JP7468056B2 - Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents

Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP7468056B2
JP7468056B2 JP2020056548A JP2020056548A JP7468056B2 JP 7468056 B2 JP7468056 B2 JP 7468056B2 JP 2020056548 A JP2020056548 A JP 2020056548A JP 2020056548 A JP2020056548 A JP 2020056548A JP 7468056 B2 JP7468056 B2 JP 7468056B2
Authority
JP
Japan
Prior art keywords
lead
terminal
die pad
back surface
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020056548A
Other languages
Japanese (ja)
Other versions
JP2021158211A5 (en
JP2021158211A (en
Inventor
昌博 永田
幸一 松尾
真史 榊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2020056548A priority Critical patent/JP7468056B2/en
Publication of JP2021158211A publication Critical patent/JP2021158211A/en
Publication of JP2021158211A5 publication Critical patent/JP2021158211A5/ja
Priority to JP2024060978A priority patent/JP2024083463A/en
Application granted granted Critical
Publication of JP7468056B2 publication Critical patent/JP7468056B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、リードフレーム及びその製造方法、並びに半導体装置及びその製造方法に関する。 This disclosure relates to a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

近年、基板に実装される半導体装置の小型化及び薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。 In recent years, there has been a demand for smaller and thinner semiconductor devices mounted on substrates. To meet this demand, various types of so-called QFN (Quad Flat Non-lead) type semiconductor devices have been proposed, which are conventionally constructed using a lead frame, with a semiconductor element mounted on the mounting surface sealed with sealing resin and with a portion of the leads exposed on the back side.

しかしながら、従来、リードフレームが薄くなるにしたがって、リードフレームの強度を維持することが難しくなり、エッチング後にリードフレームが変形してしまうことが問題となる。 However, traditionally, as the lead frame becomes thinner, it becomes more difficult to maintain the strength of the lead frame, and the lead frame becomes deformed after etching, which is a problem.

また近年、チップサイズを変更することなく、リードの数(ピン数)を増やすことが求められてきている。これに対して、従来、リードの幅を細くすることが行われているが、リードが細くなるにしたがって、リードに変形が生じやすくなり、ワイヤボンディングを安定して行いにくくなるという問題が生じる。 In recent years, there has also been a demand to increase the number of leads (number of pins) without changing the chip size. In response to this, the conventional approach has been to narrow the width of the leads, but as the leads become thinner, they become more susceptible to deformation, which creates the problem of making it difficult to perform stable wire bonding.

特開2019-57590号公報JP 2019-57590 A

特許文献1には、リードフレームの裏面に樹脂部を設けた後、樹脂部の不要部を除去する技術が開示されている。このような裏面に樹脂部を設けたリードフレームを用いて半導体装置を作製する際、封止樹脂とリードフレームとの密着性をより高めることが求められている。 Patent Document 1 discloses a technique for providing a resin portion on the back surface of a lead frame and then removing unnecessary portions of the resin portion. When manufacturing a semiconductor device using a lead frame with such a resin portion on the back surface, there is a demand for improved adhesion between the sealing resin and the lead frame.

本開示は、裏面側樹脂を有するリードフレームにおいて、封止樹脂とリードフレームとの密着性を高めることが可能な、リードフレーム及びその製造方法、並びに半導体装置及びその製造方法を提供する。 The present disclosure provides a lead frame and a manufacturing method thereof, as well as a semiconductor device and a manufacturing method thereof, that can improve adhesion between a sealing resin and a lead frame in a lead frame having a resin on the back side.

本開示によるリードフレームは、リードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部と、前記ダイパッドと前記リード部との周囲であって、前記リードフレームの裏面側に配置された裏面側樹脂と、を備え、前記端子部は、表面側に位置する端子表面と、裏面側に位置する端子裏面と、前記端子表面と前記端子裏面との間に位置する端子側面とを有し、前記端子部の前記端子裏面の幅は、前記端子部の前記端子表面の幅よりも広く、前記端子側面は、表面側に位置する第1端子側面と、裏面側に位置する第2端子側面とを有し、前記第2端子側面は、前記裏面側樹脂と密着し、前記第1端子側面は、外方に露出するとともに、粗面化されている。 The lead frame according to the present disclosure comprises a die pad, a lead portion disposed around the die pad and having a terminal portion, and a back side resin disposed around the die pad and the lead portion on the back side of the lead frame, the terminal portion having a terminal surface located on the front side, a terminal back surface located on the back side, and a terminal side surface located between the terminal surface and the terminal back surface, the width of the terminal back surface of the terminal portion is wider than the width of the terminal surface of the terminal portion, the terminal side surface has a first terminal side surface located on the front side and a second terminal side surface located on the back side, the second terminal side surface is in close contact with the back side resin, and the first terminal side surface is exposed to the outside and is roughened.

本開示によるリードフレームにおいて、前記ダイパッドは、表面側に位置するダイパッド表面と、裏面側に位置するダイパッド裏面と、前記リード部側を向くとともに前記ダイパッド表面側に位置する第1ダイパッド側面と、前記リード部側を向くとともに前記ダイパッド裏面側に位置する第2ダイパッド側面と、を有し、前記第2ダイパッド側面は、前記裏面側樹脂と密着し、前記ダイパッド表面及び前記第1ダイパッド側面は、外方に露出するとともに、粗面化されていても良い。 In the lead frame according to the present disclosure, the die pad has a die pad surface located on the surface side, a die pad back surface located on the back side, a first die pad side surface facing the lead portion side and located on the die pad surface side, and a second die pad side surface facing the lead portion side and located on the die pad back side, the second die pad side surface being in close contact with the back side resin, and the die pad surface and the first die pad side surface may be exposed to the outside and roughened.

本開示によるリードフレームにおいて、前記リード部は、前記端子部に連結されたインナーリードを有し、前記インナーリードは、裏面側から薄肉化され、前記インナーリードは、表面側に位置するインナーリード表面と、裏面側に位置するインナーリード裏面と、前記インナーリード表面と前記インナーリード裏面との間に位置するインナーリード側面とを有し、前記インナーリード裏面は、前記裏面側樹脂と密着し、前記インナーリード表面及び前記インナーリード側面は、外方に露出するとともに、粗面化されていても良い。 In the lead frame according to the present disclosure, the lead portion has an inner lead connected to the terminal portion, the inner lead is thinned from the back side, the inner lead has an inner lead surface located on the front side, an inner lead back surface located on the back side, and an inner lead side surface located between the inner lead surface and the inner lead back surface, the inner lead back surface is in close contact with the back side resin, and the inner lead surface and the inner lead side surface may be exposed to the outside and roughened.

本開示によるリードフレームにおいて、前記端子部は、前記端子側面から側方に突出する側方突起部を有し、前記第1端子側面は、前記側方突起部よりも前記端子表面側に位置し、前記第2端子側面は、前記側方突起部よりも前記端子裏面側に位置しても良い。 In the lead frame according to the present disclosure, the terminal portion may have a lateral protrusion protruding laterally from the terminal side surface, the first terminal side surface being located closer to the front surface of the terminal than the lateral protrusion, and the second terminal side surface being located closer to the rear surface of the terminal than the lateral protrusion.

本開示による半導体装置は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部と、前記ダイパッドと前記リード部との周囲であって、前記半導体装置の裏面側に配置された裏面側樹脂と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂と、を備え、前記端子部は、表面側に位置する端子表面と、裏面側に位置する端子裏面と、前記端子表面と前記端子裏面との間に位置する端子側面とを有し、前記端子部の前記端子裏面の幅は、前記端子部の前記端子表面の幅よりも広く、前記端子側面は、表面側に位置する第1端子側面と、裏面側に位置する第2端子側面とを有し、前記第2端子側面は、前記裏面側樹脂と密着し、前記第1端子側面は、前記封止樹脂と密着するとともに、粗面化されている。 The semiconductor device according to the present disclosure is a semiconductor device comprising a die pad, a lead portion arranged around the die pad and having a terminal portion, a back side resin arranged around the die pad and the lead portion on the back side of the semiconductor device, a semiconductor element mounted on the die pad, a connection member electrically connecting the semiconductor element and the lead portion, and a sealing resin that seals the die pad, the lead portion, the semiconductor element, and the connection member, and the terminal portion has a terminal surface located on the front side, a terminal back surface located on the back side, and a terminal side surface located between the terminal surface and the terminal back surface, the width of the terminal back surface of the terminal portion is wider than the width of the terminal surface of the terminal portion, the terminal side surface has a first terminal side surface located on the front side and a second terminal side surface located on the back side, the second terminal side surface is in close contact with the back side resin, and the first terminal side surface is in close contact with the sealing resin and is roughened.

本開示によるリードフレームの製造方法は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の裏面側から前記金属基板を厚み方向の途中までエッチングすることにより、裏面側凹部を形成する工程と、前記金属基板の裏面側に裏面側樹脂を形成し、前記裏面側樹脂によって前記裏面側凹部を覆う工程と、前記金属基板の表面側から前記金属基板を厚み方向の途中までエッチングすることにより、前記裏面側樹脂を表面側に露出させるとともに、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部とを形成する工程と、前記裏面側樹脂を所定の厚みだけ除去する工程と、前記金属基板の表面側を粗面化する工程と、を備え、前記端子部は、表面側に位置する端子表面と、裏面側に位置する端子裏面と、前記端子表面と前記端子裏面との間に位置する端子側面とを有し、前記端子部の前記端子裏面の幅は、前記端子部の前記端子表面の幅よりも広く、前記端子側面は、表面側に位置する第1端子側面と、裏面側に位置する第2端子側面とを有し、前記第2端子側面は、前記裏面側樹脂と密着し、前記第1端子側面は、外方に露出するとともに、粗面化されている。 The method for manufacturing a lead frame according to the present disclosure includes the steps of: preparing a metal substrate; etching the metal substrate from the rear surface side to the middle of the thickness direction to form a rear surface recess; forming a rear surface resin on the rear surface side of the metal substrate and covering the rear surface recess with the rear surface resin; and etching the metal substrate from the front surface side to the middle of the thickness direction to expose the rear surface resin to the front surface side, forming a die pad and a lead portion disposed around the die pad and having a terminal portion. The method includes the steps of forming a surface of the metal substrate, removing the resin on the rear surface side by a predetermined thickness, and roughening the surface side of the metal substrate, and the terminal portion has a terminal surface located on the front surface side, a terminal rear surface located on the rear surface side, and a terminal side surface located between the terminal surface and the terminal rear surface, the width of the terminal rear surface of the terminal portion is wider than the width of the terminal surface of the terminal portion, the terminal side surface has a first terminal side surface located on the front surface side and a second terminal side surface located on the rear surface side, the second terminal side surface is in close contact with the resin on the rear surface side, and the first terminal side surface is exposed to the outside and is roughened.

本開示による半導体装置の製造方法は、半導体装置の製造方法において、本開示によるリードフレームを準備する工程と、前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、前記リードフレームと、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、を備えている。 The method for manufacturing a semiconductor device according to the present disclosure includes the steps of preparing a lead frame according to the present disclosure, mounting a semiconductor element on the die pad, electrically connecting the semiconductor element and the lead portion with a connecting member, and sealing the lead frame, the semiconductor element, and the connecting member with a sealing resin.

本開示によれば、裏面側樹脂を有するリードフレームにおいて、封止樹脂とリードフレームとの密着性を高めることができる。 According to the present disclosure, in a lead frame having a backside resin, it is possible to improve the adhesion between the sealing resin and the lead frame.

図1は、一実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to an embodiment. 図2は、一実施の形態によるリードフレームを示す底面図。FIG. 2 is a bottom view showing a lead frame according to an embodiment. 図3は、一実施の形態によるリードフレームを示す断面図(図1のIII-III線断面図)。FIG. 3 is a cross-sectional view showing a lead frame according to one embodiment (a cross-sectional view taken along line III-III in FIG. 1). 図4は、一実施の形態によるリードフレームを示す断面図(図1のIV-IV線断面図)。FIG. 4 is a cross-sectional view showing a lead frame according to one embodiment (a cross-sectional view taken along line IV-IV in FIG. 1). 図5は、一実施の形態による半導体装置を示す平面図。FIG. 5 is a plan view showing a semiconductor device according to an embodiment. 図6は、一実施の形態による半導体装置を示す断面図(図5のVI-VI線断面図)。FIG. 6 is a cross-sectional view showing the semiconductor device according to the embodiment (a cross-sectional view taken along line VI-VI in FIG. 5). 図7(a)-(j)は、一実施の形態によるリードフレームの製造方法を示す断面図。7(a) to (j) are cross-sectional views showing a method for manufacturing a lead frame according to one embodiment. 図8(a)-(e)は、一実施の形態による半導体装置の製造方法を示す断面図。8A to 8E are cross-sectional views showing a method for manufacturing a semiconductor device according to one embodiment.

以下、一実施の形態について、図1乃至図8を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。 One embodiment will be described below with reference to Figures 1 to 8. Note that in the following figures, the same parts are given the same reference numerals, and some detailed descriptions may be omitted.

本明細書中、X方向、Y方向とは、リードフレーム10の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。また、「内」、「内側」とは、各パッケージ領域10aの中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域10aの中心から離れる側をいう。また、「表面」とは、半導体素子21が搭載される側(Z方向プラス側)の面をいい、「裏面」とは、「表面」の反対側(Z方向マイナス側)の面であって外部の図示しない配線基板に接続される側の面をいう。 In this specification, the X direction and the Y direction are two directions parallel to each side of the lead frame 10, and the X direction and the Y direction are perpendicular to each other. The Z direction is perpendicular to both the X direction and the Y direction. The terms "inside" and "inner side" refer to the side facing the center of each package area 10a, and the terms "outside" and "outer side" refer to the side away from the center of each package area 10a. The term "front side" refers to the side on which the semiconductor element 21 is mounted (the positive side in the Z direction), and the term "back side" refers to the side opposite the "front side" (the negative side in the Z direction) that is connected to an external wiring board (not shown).

また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。 In addition, in this specification, half-etching refers to etching the material to be etched partway in the thickness direction. The thickness of the material to be etched after half-etching is, for example, 30% to 70%, preferably 40% to 60%, of the thickness of the material to be etched before half-etching.

(リードフレームの構成)
まず、図1乃至図4により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図である。
(Lead frame configuration)
First, an outline of the lead frame according to the present embodiment will be described with reference to Figures 1 to 4. Figures 1 to 4 are diagrams showing the lead frame according to the present embodiment.

図1及び図2に示すように、リードフレーム10は、外枠40と、外枠40の内側に配置されたパッケージ領域(単位リードフレーム)10aを含んでいる。 As shown in Figures 1 and 2, the lead frame 10 includes an outer frame 40 and a package area (unit lead frame) 10a arranged inside the outer frame 40.

この場合、パッケージ領域10aは、多列及び多段に(マトリックス状に)複数配置されている。しかしながら、これに限らずパッケージ領域10aは1つ以上存在していれば良い。なお、パッケージ領域10aは、それぞれ半導体装置20(後述)に対応する領域であり、図1及び図2において仮想線の内側に位置する領域である。また、図1及び図2の仮想線は半導体装置20の外周縁に対応している。 In this case, multiple package areas 10a are arranged in multiple rows and columns (in a matrix). However, this is not limited to the above, and it is sufficient that there is one or more package areas 10a. Note that each package area 10a corresponds to a semiconductor device 20 (described below), and is an area located inside the imaginary lines in Figures 1 and 2. Also, the imaginary lines in Figures 1 and 2 correspond to the outer periphery of the semiconductor device 20.

次に、図1乃至図3を参照してリードフレーム10の構成についてさらに説明する。 Next, the configuration of the lead frame 10 will be further explained with reference to Figures 1 to 3.

図1乃至図3に示すように、リードフレーム10の各パッケージ領域10aは、ダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21(後述)と外部回路(図示せず)とを接続する複数の細長いリード部12A、12B、12Cと、ダイパッド11とリード部12A、12B、12Cの周囲であって、リードフレーム10の裏面側に配置された裏面側樹脂18と、を備えている。複数のパッケージ領域10aは、支持リード(支持部材)13を介して互いに連結されている。この支持リード13は、ダイパッド11とリード部12A、12B、12Cとを支持するものであり、X方向及びY方向に沿ってそれぞれ延びている。 As shown in Figures 1 to 3, each package area 10a of the lead frame 10 includes a die pad 11, a plurality of elongated lead portions 12A, 12B, and 12C that are provided around the die pad 11 and connect a semiconductor element 21 (described below) to an external circuit (not shown), and a back side resin 18 that is disposed around the die pad 11 and the lead portions 12A, 12B, and 12C and on the back side of the lead frame 10. The package areas 10a are connected to each other via support leads (support members) 13. The support leads 13 support the die pad 11 and the lead portions 12A, 12B, and 12C, and extend along the X and Y directions, respectively.

本実施の形態において、リードフレーム10の表面側が粗面化されている。具体的には、リードフレーム10のダイパッド11、リード部12、支持リード13及び外枠40のうち、裏面側樹脂18よりも表面側であって、裏面側樹脂18に接触していない部分がそれぞれ粗面化されている。 In this embodiment, the front surface side of the lead frame 10 is roughened. Specifically, the die pad 11, lead portion 12, support lead 13, and outer frame 40 of the lead frame 10, which are closer to the front surface than the back surface side resin 18 and are not in contact with the back surface side resin 18, are each roughened.

この粗面化された部分は、後述するように金属基板31の表面を粗面化処理(例えばマイクロエッチング処理)することにより形成される。すなわち、リードフレーム10の粗面化された部分のあらさは、リードフレーム10の粗面化されていない部分のあらさよりも粗い。粗面化された部分の平均あらさは、例えばRa=0.03μm以上0.6μm以下とすることができる。平均あらさRaは、JIS B0601で規定される算術平均あらさである。なお、図1及び図2において、粗面化された部分を網掛けで示している(後述する図5についても同様)。また、図3において、粗面化された部分を太い破線で示している(後述する図4、図6乃至図8についても同様)。 The roughened portion is formed by subjecting the surface of the metal substrate 31 to a roughening treatment (e.g., microetching treatment) as described below. That is, the roughness of the roughened portion of the lead frame 10 is rougher than the roughness of the non-roughened portion of the lead frame 10. The average roughness of the roughened portion can be, for example, Ra = 0.03 μm or more and 0.6 μm or less. The average roughness Ra is the arithmetic mean roughness defined in JIS B0601. Note that in Figures 1 and 2, the roughened portion is indicated by a shaded area (the same applies to Figure 5 described below). Also, in Figure 3, the roughened portion is indicated by a thick dashed line (the same applies to Figures 4, 6 to 8 described below).

ダイパッド11は、平面略正方形形状を有している。この場合、ダイパッド11は、ハーフエッチングされておらず、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。ダイパッド11の平面形状は、正方形に限らず、長方形等の多角形としても良い。なお、ダイパッド11には吊りリードが連結されておらず、ダイパッド11は、裏面側樹脂18のみを介して支持リード13又は外枠40に支持されている。この場合、例えばダイパッド11の角部近傍の領域に、図示しない他のリード部を配置しても良い。これにより、ダイパッド11の角部近傍の領域を有効に利用することができる。なお、これに限らず、ダイパッド11は吊りリードを介して支持リード13又は外枠40に支持されても良い。 The die pad 11 has a substantially square shape in plan view. In this case, the die pad 11 is not half-etched and has the same thickness as the metal substrate (metal substrate 31 described later) before processing. The planar shape of the die pad 11 is not limited to a square, but may be a polygon such as a rectangle. No suspension leads are connected to the die pad 11, and the die pad 11 is supported by the support leads 13 or the outer frame 40 only via the back side resin 18. In this case, for example, other lead parts not shown may be arranged in the areas near the corners of the die pad 11. This allows the areas near the corners of the die pad 11 to be effectively used. However, this is not limited to this, and the die pad 11 may be supported by the support leads 13 or the outer frame 40 via the suspension leads.

図3に示すように、ダイパッド11は、表面側に位置するダイパッド表面11aと、裏面側に位置するダイパッド裏面11bとを有している。ダイパッド表面11aには、後述する半導体素子21が搭載される。ダイパッド裏面11bは、リードフレーム10から外方に露出する。また、ダイパッド11のうちリード部12A、12B、12Cを向く側には、第1ダイパッド側面11cと、第2ダイパッド側面11dとが形成されている。第1ダイパッド側面11cは、ダイパッド表面11a側に位置しており、リードフレーム10から外方に露出している。第2ダイパッド側面11dは、ダイパッド裏面11b側に位置しており、裏面側樹脂18に密着している。この場合、ダイパッド11のうちダイパッド表面11aと第1ダイパッド側面11cとがそれぞれ粗面化されている。一方、ダイパッド11のうちダイパッド裏面11bと第2ダイパッド側面11dとは粗面化されていない。 3, the die pad 11 has a die pad surface 11a located on the surface side and a die pad back surface 11b located on the back surface side. A semiconductor element 21 described later is mounted on the die pad surface 11a. The die pad back surface 11b is exposed to the outside from the lead frame 10. In addition, a first die pad side surface 11c and a second die pad side surface 11d are formed on the side of the die pad 11 facing the lead portions 12A, 12B, and 12C. The first die pad side surface 11c is located on the die pad surface 11a side and is exposed to the outside from the lead frame 10. The second die pad side surface 11d is located on the die pad back surface 11b side and is in close contact with the back surface resin 18. In this case, the die pad surface 11a and the first die pad side surface 11c of the die pad 11 are each roughened. On the other hand, the die pad back surface 11b and the second die pad side surface 11d of the die pad 11 are not roughened.

次に、リード部12A、12B、12Cの構成について説明する。なお、リード部12A、12B、12Cのことを、それぞれ第1リード部12A、第2リード部12B、第3リード部12Cともいう。 Next, the configuration of the lead portions 12A, 12B, and 12C will be described. Note that the lead portions 12A, 12B, and 12C are also referred to as the first lead portion 12A, the second lead portion 12B, and the third lead portion 12C, respectively.

各リード部12A、12B、12Cは、それぞれ後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11との間に空間を介して配置されている。各リード部12A、12B、12Cは、それぞれ支持リード13又は外枠40から延び出している。 Each of the lead portions 12A, 12B, and 12C is connected to the semiconductor element 21 via a bonding wire 22, as described below, and is disposed with a space between it and the die pad 11. Each of the lead portions 12A, 12B, and 12C extends from the support lead 13 or the outer frame 40.

図1に示すように、第1リード部12Aは、それぞれ第1端子部53Aと、第1端子部53Aに連結されたインナーリード51Aとを有している。このうちインナーリード51Aは、第1端子部53Aから内側(ダイパッド11側)に向けて延びるとともに、その先端部がダイパッド11から離間して配置されている。また第1端子部53Aは、支持リード13又は外枠40に対して直接連結されている。 As shown in FIG. 1, each first lead portion 12A has a first terminal portion 53A and an inner lead 51A connected to the first terminal portion 53A. The inner lead 51A extends from the first terminal portion 53A toward the inside (the die pad 11 side), and its tip portion is disposed away from the die pad 11. The first terminal portion 53A is also directly connected to the support lead 13 or the outer frame 40.

第2リード部12Bは、それぞれ第2端子部53Bと、第2端子部53Bに連結されたインナーリード51Bと、第2端子部53Bに連結された接続リード52Bとを有している。このうちインナーリード51Bは、第2端子部53Bから内側(ダイパッド11側)に向けて延びるとともに、その先端部がダイパッド11から離間して配置されている。また接続リード52Bは、第2端子部53Bから外側(支持リード13又は外枠40側)に向けて延びるとともに、支持リード13又は外枠40に連結されている。 The second lead portion 12B has a second terminal portion 53B, an inner lead 51B connected to the second terminal portion 53B, and a connection lead 52B connected to the second terminal portion 53B. Of these, the inner lead 51B extends from the second terminal portion 53B toward the inside (the die pad 11 side), and its tip is disposed away from the die pad 11. The connection lead 52B extends from the second terminal portion 53B toward the outside (the support lead 13 or outer frame 40 side), and is connected to the support lead 13 or the outer frame 40.

第3リード部12Cは、それぞれ第3端子部53Cと、第3端子部53Cに連結されたインナーリード51Cと、第3端子部53Cに連結された接続リード52Cとを有している。このうちインナーリード51Cは、第3端子部53Cから内側(ダイパッド11側)に向けて延びるとともに、その先端部がダイパッド11から離間して配置されている。また接続リード52Cは、第3端子部53Cから外側(支持リード13又は外枠40側)に向けて延びるとともに、支持リード13又は外枠40に連結されている。 The third lead portion 12C has a third terminal portion 53C, an inner lead 51C connected to the third terminal portion 53C, and a connection lead 52C connected to the third terminal portion 53C. Of these, the inner lead 51C extends from the third terminal portion 53C toward the inside (the die pad 11 side), and its tip is disposed away from the die pad 11. The connection lead 52C extends from the third terminal portion 53C toward the outside (the support lead 13 or outer frame 40 side), and is connected to the support lead 13 or the outer frame 40.

リード部12A、12B、12Cのインナーリード51A、51B、51Cの先端(ダイパッド11側端部)には、それぞれインナーリード先端面51dが形成されている(図3)。インナーリード先端面51dは、それぞれダイパッド11の第2ダイパッド側面11dに対向する位置に配置されている。インナーリード先端面51dは、裏面側樹脂18に覆われることなく、インナーリード先端面51dと第2ダイパッド側面11dとの間には空間が形成されている。 An inner lead tip surface 51d is formed at the tip (end on the die pad 11 side) of each of the inner leads 51A, 51B, and 51C of the lead portions 12A, 12B, and 12C (FIG. 3). The inner lead tip surface 51d is disposed in a position facing the second die pad side surface 11d of the die pad 11. The inner lead tip surface 51d is not covered by the back surface side resin 18, and a space is formed between the inner lead tip surface 51d and the second die pad side surface 11d.

また、リード部12A、12B、12Cのインナーリード51A、51B、51Cの先端部(ダイパッド11側端部)の表面には、それぞれ内部端子15が形成されている。この内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。このため、内部端子15上には、ボンディングワイヤ22との密着性を向上させるめっき層25が設けられている。めっき層25は、例えば銀めっきからなっていても良い。また、リード部12A、12B、12Cの各内部端子15は、ダイパッド11の辺に平行な直線に沿って配置されている。これにより、ボンディング作業の効率を高めることができる。 Also, an internal terminal 15 is formed on the surface of the tip end (die pad 11 side end) of the inner leads 51A, 51B, 51C of the lead portions 12A, 12B, 12C. This internal terminal 15 is an area that is electrically connected to the semiconductor element 21 via the bonding wire 22 as described below. For this reason, a plating layer 25 that improves adhesion with the bonding wire 22 is provided on the internal terminal 15. The plating layer 25 may be made of, for example, silver plating. Also, each internal terminal 15 of the lead portions 12A, 12B, 12C is arranged along a straight line parallel to the side of the die pad 11. This can increase the efficiency of the bonding work.

互いに隣接するリード部12A、12Bと、リード部12B、12Cと、リード部12C、12Aとは、それぞれ半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、各リード部12A、12B、12Cは、半導体装置20の製造後にダイパッド11と電気的に絶縁される形状となっている。 The mutually adjacent lead portions 12A, 12B, lead portions 12B, 12C, and lead portions 12C, 12A are shaped so as to be electrically insulated from each other after the semiconductor device 20 (described below) is manufactured. In addition, each of the lead portions 12A, 12B, and 12C is shaped so as to be electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured.

図2に示すように、端子部53A、53B、53Cの裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17A、17B、17Cが形成されている。各外部端子17A、17B、17Cは、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出するようになっている。 As shown in FIG. 2, external terminals 17A, 17B, and 17C are formed on the back surfaces of terminal portions 53A, 53B, and 53C, respectively, to be electrically connected to an external mounting board (not shown). Each of external terminals 17A, 17B, and 17C is adapted to be exposed to the outside from semiconductor device 20 after semiconductor device 20 (described below) is manufactured.

リード部12A、12B、12Cのインナーリード51A、51B、51C及び接続リード52B、52Cは、それぞれ裏面側からハーフエッチングにより薄肉に形成されている。一方、端子部53A、53B、53Cは、ハーフエッチングされることなく、ダイパッド11と同一の厚みを有している。このように、インナーリード51A、51B、51C及び接続リード52B、52Cの厚みを端子部53A、53B、53Cの厚みよりも薄くすることにより、幅の狭いリード部12A、12B、12Cを精度良く形成することができ、小型でピン数の多い半導体装置20を得ることができる。なお、本実施の形態において、第1リード部12Aは接続リードを有していないが、これに限らず、第1リード部12Aが、裏面側からハーフエッチングにより薄肉に形成された接続リードを有していても良い。 The inner leads 51A, 51B, 51C and the connection leads 52B, 52C of the lead portions 12A, 12B, 12C are each thin-walled by half-etching from the back side. On the other hand, the terminal portions 53A, 53B, 53C have the same thickness as the die pad 11 without being half-etched. In this way, by making the thickness of the inner leads 51A, 51B, 51C and the connection leads 52B, 52C thinner than the thickness of the terminal portions 53A, 53B, 53C, the narrow lead portions 12A, 12B, 12C can be formed with high precision, and a small semiconductor device 20 with a large number of pins can be obtained. In this embodiment, the first lead portion 12A does not have a connection lead, but this is not limited to this, and the first lead portion 12A may have a connection lead thin-walled by half-etching from the back side.

図1に示すように、第1リード部12A、第2リード部12B及び第3リード部12Cは、それぞれ支持リード13に支持されるとともに、支持リード13に沿ってこの順番に繰り返し配置されている。すなわち、本実施の形態において、支持リード13の長手方向端部側から長手方向中央部側に向けて、第3リード部12C、第2リード部12B及び第1リード部12Aがこの順に繰り返し配列されている。なお、これに限らず、支持リード13の長手方向端部側から長手方向中央部側に向けて、第1リード部12A、第2リード部12B及び第3リード部12Cの順番に繰り返し配列されていても良い。 As shown in FIG. 1, the first lead portion 12A, the second lead portion 12B, and the third lead portion 12C are each supported by the support lead 13, and are repeatedly arranged in this order along the support lead 13. That is, in this embodiment, the third lead portion 12C, the second lead portion 12B, and the first lead portion 12A are repeatedly arranged in this order from the longitudinal end side of the support lead 13 toward the longitudinal center side. However, this is not limited to this, and the first lead portion 12A, the second lead portion 12B, and the third lead portion 12C may be repeatedly arranged in this order from the longitudinal end side of the support lead 13 toward the longitudinal center side.

また、支持リード13の長手方向中央部には、第1リード部12Aが設けられている。この中央の第1リード部12Aから、支持リード13の長手方向両端部側に向けて、第2リード部12B、第1リード部12A及び第3リード部12Cがこの順に繰り返し配列されている。この場合、支持リード13に支持された複数の第1リード部12A、複数の第2リード部12B及び複数の第3リード部12Cが、支持リード13の長手方向中央部を中心として線対称に配置されている。具体的には、中央の第1リード部12Aを中心として、その両側のリード部12A、12B、12Cの形状及び配置関係の両方が線対称となっている。これにより、端子部53A、53B、53Cをバランス良く配置することができ、半導体装置20の設計や製造を容易にすることができる。 In addition, the first lead portion 12A is provided at the center of the length of the support lead 13. From the center first lead portion 12A toward both ends of the length of the support lead 13, the second lead portion 12B, the first lead portion 12A, and the third lead portion 12C are repeatedly arranged in this order. In this case, the multiple first lead portions 12A, the multiple second lead portions 12B, and the multiple third lead portions 12C supported by the support lead 13 are arranged line-symmetrically with the center of the length of the support lead 13 as the center. Specifically, with the center first lead portion 12A as the center, both the shapes and the arrangement of the lead portions 12A, 12B, and 12C on both sides are line-symmetric. This allows the terminal portions 53A, 53B, and 53C to be arranged in a well-balanced manner, making it easier to design and manufacture the semiconductor device 20.

図1に示すように、複数のリード部12A、12B、12Cの端子部53A、53B、53Cは、平面から見て千鳥状に配置されている。この場合、複数の端子部53A、53B、53Cは、それぞれX方向又はY方向のいずれかに対して平行な直線に沿って、3列に配列されている。すなわち、複数の端子部53A、53B、53Cの中心は、それぞれ直線L、L、Lに沿って配列されている。なお、直線L、L間の距離Dと、直線L、L間の距離Dとは、互いに等しくなっている(D=D)。 As shown in Fig. 1, the terminals 53A, 53B, and 53C of the leads 12A, 12B, and 12C are arranged in a staggered pattern when viewed from above. In this case, the terminals 53A, 53B, and 53C are arranged in three rows along straight lines parallel to either the X direction or the Y direction. That is, the centers of the terminals 53A, 53B, and 53C are arranged along straight lines L A , L B , and L C , respectively. The distance D1 between the straight lines L A and L B and the distance D2 between the straight lines L B and L C are equal to each other (D 1 =D 2 ).

第1リード部12Aの第1端子部53Aは、第2リード部12Bの第2端子部53Bよりも外側(支持リード13側)に位置している。また、第2リード部12Bの第2端子部53Bは、第3リード部12Cの第3端子部53Cよりも外側(支持リード13側)に位置している。これにより、端子部53A、53B、53C間のピッチが確保されるので、端子部53A、53B、53Cが、隣接するリード部12A、12B、12Cに接触することが抑制される。 The first terminal portion 53A of the first lead portion 12A is located outside (towards the support lead 13) the second terminal portion 53B of the second lead portion 12B. Also, the second terminal portion 53B of the second lead portion 12B is located outside (towards the support lead 13) the third terminal portion 53C of the third lead portion 12C. This ensures the pitch between the terminal portions 53A, 53B, and 53C, preventing the terminal portions 53A, 53B, and 53C from contacting the adjacent lead portions 12A, 12B, and 12C.

なお、リード部12A、12B、12Cは、それぞれインナーリード51A、51B、51Cを有していなくても良い。この場合、リード部12A、12B、12Cは、支持リード13からダイパッド11側に延びて、それぞれ端子部53A、53B、53Cで終端しても良い。 Note that the lead portions 12A, 12B, and 12C may not have the inner leads 51A, 51B, and 51C, respectively. In this case, the lead portions 12A, 12B, and 12C may extend from the support lead 13 toward the die pad 11 and terminate at the terminal portions 53A, 53B, and 53C, respectively.

次に、図4を参照して、リード部12A、12B、12Cの断面形状について説明する。図4は、図1のIV-IV線におけるリード部12A、12B、12Cの断面を示している。 Next, the cross-sectional shapes of the lead portions 12A, 12B, and 12C will be described with reference to Figure 4. Figure 4 shows the cross sections of the lead portions 12A, 12B, and 12C taken along line IV-IV in Figure 1.

図4に示すように、第1リード部12Aのインナーリード51Aは、裏面側から薄肉化されている。この第1リード部12Aのインナーリード51Aは、断面において左右略対称な形状を有している。またインナーリード51Aは、表面側に位置するインナーリード表面51aと、裏面側に位置するインナーリード裏面51bと、インナーリード表面51aとインナーリード裏面51bとの間に位置する一対のインナーリード側面51cとを有している。このうちインナーリード表面51aは、ダイパッド11のダイパッド表面11aと同一平面上に位置する。また、インナーリード裏面51bは、ハーフエッチングにより形成された面である。このインナーリード裏面51bは、ダイパッド11のダイパッド裏面11bよりも表面側(Z方向プラス側)に位置するとともに、裏面側樹脂18と密着している。また、一対のインナーリード側面51cは、それぞれインナーリード51Aの幅方向内側に向けて凹んだ形状を有している。各インナーリード側面51cは、裏面側樹脂18に覆われることなく外方に露出している。 As shown in FIG. 4, the inner lead 51A of the first lead portion 12A is thinned from the back surface side. The inner lead 51A of the first lead portion 12A has a shape that is approximately symmetrical in cross section. The inner lead 51A has an inner lead surface 51a located on the front surface side, an inner lead back surface 51b located on the back surface side, and a pair of inner lead side surfaces 51c located between the inner lead surface 51a and the inner lead back surface 51b. The inner lead surface 51a is located on the same plane as the die pad surface 11a of the die pad 11. The inner lead back surface 51b is a surface formed by half etching. The inner lead back surface 51b is located on the front surface side (positive side in the Z direction) of the die pad back surface 11b of the die pad 11, and is in close contact with the back surface resin 18. The pair of inner lead side surfaces 51c each have a shape that is recessed toward the inside in the width direction of the inner lead 51A. Each inner lead side surface 51c is exposed to the outside without being covered by the back surface resin 18.

この場合、インナーリード51Aのうち、めっき層25に覆われていないインナーリード表面51aと、インナーリード側面51cとがそれぞれ粗面化されている。また、上述したインナーリード先端面51dも粗面化されている(図3参照)。一方、めっき層25に覆われたインナーリード表面51aと、インナーリード裏面51bとは粗面化されていない。なお、これに限らず、めっき層25に覆われた部分以外のインナーリード表面51aの全体が粗面化されていても良い。 In this case, the inner lead surface 51a and the inner lead side surface 51c of the inner lead 51A that are not covered with the plating layer 25 are each roughened. The inner lead tip surface 51d described above is also roughened (see FIG. 3). On the other hand, the inner lead surface 51a and the inner lead back surface 51b that are covered with the plating layer 25 are not roughened. However, this is not limited to the above, and the entire inner lead surface 51a other than the portion covered with the plating layer 25 may be roughened.

なお、図示していないが、第2リード部12Bのインナーリード51B及び第3リード部12Cのインナーリード51Cの幅方向に沿う断面形状は、それぞれ図4に示す第1リード部12Aのインナーリード51Aの断面形状と略同一である。 Although not shown, the cross-sectional shapes along the width direction of the inner lead 51B of the second lead portion 12B and the inner lead 51C of the third lead portion 12C are each substantially the same as the cross-sectional shape of the inner lead 51A of the first lead portion 12A shown in FIG. 4.

また、図4に示すように、第2リード部12Bの第2端子部53Bは、断面において幅方向に対称な形状を有している。この第2端子部53Bは、表面側に位置する端子表面53aと、裏面側に位置する端子裏面53bと、端子表面53aと端子裏面53bとの間に位置する一対の端子側面53cと、端子側面53cからそれぞれ側方に突出する一対の側方突起部53fとを有している。この第2端子部53Bはダイパッド11と同一の厚みを有しており、第2端子部53Bの端子表面53a及び端子裏面53bは、それぞれダイパッド11のダイパッド表面11a及びダイパッド裏面11bと同一平面上に位置している。なお、第2端子部53Bの端子裏面53bには、外部端子17Bが形成されている。 As shown in FIG. 4, the second terminal portion 53B of the second lead portion 12B has a shape symmetrical in the width direction in cross section. This second terminal portion 53B has a terminal surface 53a located on the surface side, a terminal back surface 53b located on the back surface side, a pair of terminal side surfaces 53c located between the terminal surface 53a and the terminal back surface 53b, and a pair of lateral projections 53f each protruding laterally from the terminal side surface 53c. This second terminal portion 53B has the same thickness as the die pad 11, and the terminal surface 53a and the terminal back surface 53b of the second terminal portion 53B are located on the same plane as the die pad surface 11a and the die pad back surface 11b of the die pad 11, respectively. An external terminal 17B is formed on the terminal back surface 53b of the second terminal portion 53B.

各端子側面53cは、側方突起部53fよりも端子表面53a側に位置する第1端子側面53dと、側方突起部53fよりも端子裏面53b側に位置する第2端子側面53eとを有している。各第1端子側面53dは、側方突起部53fから端子表面53aまで延び、各第2端子側面53eは、側方突起部53fから端子裏面53bまで延びている。第1端子側面53d及び第2端子側面53eは、それぞれ第2リード部12Bの幅方向内側に向けて湾曲している。また各第1端子側面53dは、端子表面53a側から側方突起部53f側に向けて、第2端子部53Bの幅が広がるように傾斜している。 Each terminal side surface 53c has a first terminal side surface 53d located closer to the terminal surface 53a than the lateral protrusion 53f, and a second terminal side surface 53e located closer to the terminal back surface 53b than the lateral protrusion 53f. Each first terminal side surface 53d extends from the lateral protrusion 53f to the terminal surface 53a, and each second terminal side surface 53e extends from the lateral protrusion 53f to the terminal back surface 53b. The first terminal side surface 53d and the second terminal side surface 53e are each curved toward the inside in the width direction of the second lead portion 12B. Each first terminal side surface 53d is also inclined from the terminal surface 53a side toward the lateral protrusion 53f side so that the width of the second terminal portion 53B increases.

この場合、第2端子部53Bの端子裏面53bの幅wは、第2端子部53Bの端子表面53aの幅wよりも広くなっている。これにより、互いに隣接する第1リード部12Aと第2リード部12Bと第3リード部12Cとの間隔を狭めた場合であっても、外部端子17Bの面積を広く確保することができ、外部端子17Bと外部の実装基板(図示せず)とを確実に接続することができる。また、第2端子部53Bの側方突起部53f間の幅wは、第2端子部53Bの端子表面53aの幅wよりも広くなっている。なお、第2端子部53Bの側方突起部53f間の幅wは、第2端子部53Bの端子裏面53bの幅wよりも広くても良く、狭くても良い。 In this case, the width wb of the terminal back surface 53b of the second terminal portion 53B is wider than the width wa of the terminal front surface 53a of the second terminal portion 53B. As a result, even if the interval between the first lead portion 12A, the second lead portion 12B, and the third lead portion 12C adjacent to each other is narrowed, the area of the external terminal 17B can be secured wide, and the external terminal 17B can be reliably connected to an external mounting board (not shown). In addition, the width wf between the lateral projections 53f of the second terminal portion 53B is wider than the width wa of the terminal front surface 53a of the second terminal portion 53B. Note that the width wf between the lateral projections 53f of the second terminal portion 53B may be wider or narrower than the width wb of the terminal back surface 53b of the second terminal portion 53B.

この場合、第2端子部53Bのうち、端子表面53aと、第1端子側面53dとがそれぞれ粗面化されている。一方、第2端子部53Bのうち、端子裏面53bと、第2端子側面53eとは粗面化されていない。このように、第2端子部53Bの第1端子側面53dが粗面化されていることにより、第2端子部53Bと後述する封止樹脂23との密着性を高め、第2リード部12Bが封止樹脂23から脱落することを抑制することができる。とりわけ、第2端子部53Bの端子裏面53bの幅wが端子表面53aの幅wよりも広くなっており、第2端子部53Bが封止樹脂23から裏面側に脱落しやすい形状を有している場合であっても、第2端子部53Bの第1端子側面53dが粗面化されていることにより、第2端子部53Bの脱落を抑制することができる。 In this case, the terminal surface 53a and the first terminal side surface 53d of the second terminal portion 53B are roughened. On the other hand, the terminal back surface 53b and the second terminal side surface 53e of the second terminal portion 53B are not roughened. In this way, the first terminal side surface 53d of the second terminal portion 53B is roughened, so that the adhesion between the second terminal portion 53B and the sealing resin 23 described later can be improved and the second lead portion 12B can be prevented from falling off from the sealing resin 23. In particular, even if the width w b of the terminal back surface 53b of the second terminal portion 53B is wider than the width w a of the terminal surface 53a and the second terminal portion 53B has a shape that is likely to fall off from the sealing resin 23 to the back surface side, the first terminal side surface 53d of the second terminal portion 53B is roughened, so that the second terminal portion 53B can be prevented from falling off.

なお、図示していないが、第1リード部12Aの第1端子部53A及び第3リード部12Cの第3端子部53Cの幅方向に沿う断面形状は、それぞれ図4に示す第2リード部12Bの第2端子部53Bの断面形状と略同一である。 Although not shown, the cross-sectional shapes along the width direction of the first terminal portion 53A of the first lead portion 12A and the third terminal portion 53C of the third lead portion 12C are each substantially the same as the cross-sectional shape of the second terminal portion 53B of the second lead portion 12B shown in FIG. 4.

図4に示すように、第3リード部12Cの接続リード52Cは、裏面側から薄肉化されている。この第3リード部12Cの接続リード52Cは、断面において左右略対称な形状を有している。また接続リード52Cは、表面側に位置する接続リード表面52aと、裏面側に位置する接続リード裏面52bと、接続リード表面52aと接続リード裏面52bとの間に位置する一対の接続リード側面52cとを有している。このうち接続リード表面52aは、ダイパッド11のダイパッド表面11aと同一平面上に位置する。また、接続リード裏面52bは、ハーフエッチングにより形成された面である。この接続リード裏面52bは、ダイパッド11のダイパッド裏面11bよりも表面側(Z方向プラス側)に位置するとともに、裏面側樹脂18の樹脂表面18aに密着している。また、一対の接続リード側面52cは、それぞれ接続リード52Cの幅方向内側に向けて凹んだ形状を有している。各接続リード側面52cは、裏面側樹脂18に覆われることなく外方に露出している。 As shown in FIG. 4, the connection lead 52C of the third lead portion 12C is thinned from the back surface side. The connection lead 52C of the third lead portion 12C has a shape that is approximately symmetrical in cross section. The connection lead 52C has a connection lead surface 52a located on the front surface side, a connection lead back surface 52b located on the back surface side, and a pair of connection lead side surfaces 52c located between the connection lead surface 52a and the connection lead back surface 52b. The connection lead surface 52a is located on the same plane as the die pad surface 11a of the die pad 11. The connection lead back surface 52b is a surface formed by half etching. The connection lead back surface 52b is located on the front surface side (positive side in the Z direction) of the die pad back surface 11b of the die pad 11, and is in close contact with the resin surface 18a of the back surface side resin 18. The pair of connection lead side surfaces 52c each have a shape that is recessed toward the inside in the width direction of the connection lead 52C. Each connection lead side surface 52c is exposed to the outside without being covered by the back surface side resin 18.

この場合、接続リード52Cのうち、接続リード表面52aと、接続リード側面52cとがそれぞれ粗面化されている。一方、接続リード52Cの接続リード裏面52bは粗面化されていない。 In this case, the connection lead surface 52a and the connection lead side surface 52c of the connection lead 52C are each roughened. On the other hand, the connection lead back surface 52b of the connection lead 52C is not roughened.

なお、図示していないが、第3リード部12Cの接続リード52Cの幅方向に沿う断面形状は、第2リード部12Bの接続リード52Bの断面形状と略同一である。 Although not shown, the cross-sectional shape along the width direction of the connection lead 52C of the third lead portion 12C is substantially the same as the cross-sectional shape of the connection lead 52B of the second lead portion 12B.

裏面側樹脂18は、ダイパッド11とリード部12A、12B、12Cの周囲に配置されている。すなわち、図1に示すように、表面側から見て、裏面側樹脂18は、ダイパッド11の4辺と、複数のリード部12A、12B、12Cと、支持リード13又は外枠40とによって取り囲まれる領域に位置している。また、図2に示すように、裏面側から見て、裏面側樹脂18は、ダイパッド11の4辺と、リード部12A、12B、12Cの外部端子17A、17B、17Cと、支持リード13又は外枠40とによって取り囲まれる領域に位置している。なお、図1及び図2において、裏面側樹脂18を灰色で示している(後述する図5についても同様)。 The back side resin 18 is disposed around the die pad 11 and the leads 12A, 12B, and 12C. That is, as shown in FIG. 1, when viewed from the front side, the back side resin 18 is located in an area surrounded by the four sides of the die pad 11, the multiple leads 12A, 12B, and 12C, and the support leads 13 or the outer frame 40. As shown in FIG. 2, when viewed from the back side, the back side resin 18 is located in an area surrounded by the four sides of the die pad 11, the external terminals 17A, 17B, and 17C of the leads 12A, 12B, and 12C, and the support leads 13 or the outer frame 40. Note that in FIG. 1 and FIG. 2, the back side resin 18 is shown in gray (the same applies to FIG. 5 described later).

裏面側樹脂18は、リードフレーム10の裏面側に配置されている。すなわち裏面側樹脂18は、リードフレーム10のうち、厚み方向(Z方向)の中間位置よりも表面側(Z方向プラス側)には存在せず、厚み方向の中間位置よりも裏面側(Z方向マイナス側)にのみ存在している。なお、上記中間位置は、リードフレーム10の厚み方向の中央に限らず、厚み方向の中央よりも表面側又は裏面側に位置しても良い。 The back surface side resin 18 is disposed on the back surface side of the lead frame 10. In other words, the back surface side resin 18 is not present on the front surface side (positive side in the Z direction) of the lead frame 10 relative to the middle position in the thickness direction (Z direction), but is present only on the back surface side (negative side in the Z direction) of the middle position in the thickness direction. Note that the middle position is not limited to the center in the thickness direction of the lead frame 10, and may be located on the front surface side or back surface side of the middle position in the thickness direction.

図3に示すように、裏面側樹脂18は、第2リード部12Bの長さ方向に沿う断面視において、第2端子部53Bと、インナーリード裏面51bと、第2ダイパッド側面11dとによって取り囲まれた領域に配置されている。また裏面側樹脂18は、第2リード部12Bの長さ方向に沿う断面視において、端子部53Bと、接続リード裏面52bと、支持リード13又は外枠40とによって取り囲まれた領域にも配置されている。 3, the back surface resin 18 is disposed in a region surrounded by the second terminal portion 53B, the inner lead back surface 51b, and the second die pad side surface 11d in a cross-sectional view along the length direction of the second lead portion 12B. The back surface resin 18 is also disposed in a region surrounded by the terminal portion 53B, the connection lead back surface 52b, and the support lead 13 or the outer frame 40 in a cross-sectional view along the length direction of the second lead portion 12B.

図4に示すように、裏面側樹脂18は、第1リード部12Aのインナーリード51Aのインナーリード裏面51bよりも裏面側に位置しており、インナーリード裏面51bに対して密着している。なお、第2リード部12Bのインナーリード51B及び第3リード部12Cのインナーリード51Cについても同様である。 As shown in FIG. 4, the back surface side resin 18 is located on the back surface side of the inner lead back surface 51b of the inner lead 51A of the first lead portion 12A and is in close contact with the inner lead back surface 51b. The same is true for the inner lead 51B of the second lead portion 12B and the inner lead 51C of the third lead portion 12C.

また、裏面側樹脂18は、第2リード部12Bの第2端子部53Bの側方突起部53fよりも裏面側に位置しており、第2端子側面53eに対して密着している。一方、裏面側樹脂18は、第1端子側面53dには接触していない。このため、第1端子側面53dは、外方に露出している。なお、第1リード部12Aの第1端子部53A及び第3リード部12Cの第3端子部53Cについても同様である。 The back surface side resin 18 is located on the back surface side of the lateral protrusion 53f of the second terminal portion 53B of the second lead portion 12B, and is in close contact with the second terminal side surface 53e. On the other hand, the back surface side resin 18 is not in contact with the first terminal side surface 53d. Therefore, the first terminal side surface 53d is exposed to the outside. The same is true for the first terminal portion 53A of the first lead portion 12A and the third terminal portion 53C of the third lead portion 12C.

さらに、裏面側樹脂18は、第3リード部12Cの接続リード52Cの接続リード裏面52bよりも裏面側に位置しており、接続リード裏面52bに対して密着している。なお、第3リード部12Cの接続リード52Cについても同様である。 Furthermore, the back surface side resin 18 is located on the back surface side of the connection lead back surface 52b of the connection lead 52C of the third lead portion 12C, and is in close contact with the connection lead back surface 52b. The same is true for the connection lead 52C of the third lead portion 12C.

図3に示すように、裏面側樹脂18は、表面側に位置する樹脂表面18aと、裏面側に位置する樹脂裏面18bとを有している。このうち樹脂表面18aは、第1ダイパッド側面11cとインナーリード先端面51dとの間の空間から外方に露出する。樹脂裏面18bは、リードフレーム10の裏面側から外方に露出する。また樹脂裏面18b、ダイパッド裏面11b及び外部端子17A、17B、17Cは、互いに同一平面上に位置している。 As shown in FIG. 3, the back surface side resin 18 has a resin surface 18a located on the front surface side and a resin back surface 18b located on the back surface side. Of these, the resin surface 18a is exposed to the outside from the space between the first die pad side surface 11c and the inner lead tip surface 51d. The resin back surface 18b is exposed to the outside from the back surface side of the lead frame 10. In addition, the resin back surface 18b, the die pad back surface 11b, and the external terminals 17A, 17B, and 17C are located on the same plane.

裏面側樹脂18としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。なお、裏面側樹脂18と後述する封止樹脂23との密着性を高めるため、裏面側樹脂18として、封止樹脂23と同一の材料を用いることが好ましい。 The rear surface side resin 18 can be a thermosetting resin such as silicone resin or epoxy resin, or a thermoplastic resin such as PPS resin. In order to improve adhesion between the rear surface side resin 18 and the sealing resin 23 described below, it is preferable to use the same material as the sealing resin 23 for the rear surface side resin 18.

以上説明したリードフレーム10のダイパッド11及びリード部12A、12B、12Cは、銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm以上250μm以下とすることができる。 The die pad 11 and lead portions 12A, 12B, and 12C of the lead frame 10 described above are made of metals such as copper, copper alloy, and 42 alloy (Fe alloy containing 42% Ni). The thickness of the lead frame 10 can be 80 μm or more and 250 μm or less, depending on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、リード部12A、12B、12Cは、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。 In this embodiment, the lead portions 12A, 12B, and 12C are arranged along all four sides of the die pad 11, but this is not limited thereto, and they may be arranged, for example, along only two opposing sides of the die pad 11.

また、本実施の形態では、リード部12A、12B、12Cの外部端子17A、17B、17Cが千鳥状に3列に配置されている場合を例にとって説明したが、これに限らず、外部端子が1列又は2列に配置されていても良く、4列以上に配置されていても良い。 In addition, in this embodiment, the external terminals 17A, 17B, and 17C of the lead portions 12A, 12B, and 12C are arranged in three rows in a staggered pattern, but this is not limiting, and the external terminals may be arranged in one or two rows, or four or more rows.

(半導体装置の構成)
次に、図5及び図6により、本実施の形態による半導体装置について説明する。図5及び図6は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
(Configuration of Semiconductor Device)
Next, the semiconductor device according to the present embodiment will be described with reference to Figures 5 and 6. Figures 5 and 6 are diagrams showing the semiconductor device (QFN type) according to the present embodiment.

図5及び図6に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12A、12B、12Cと、ダイパッド11上に搭載された半導体素子21と、リード部12A、12B、12Cと半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11とリード部12A、12B、12Cの周囲であって、半導体装置20の裏面側に裏面側樹脂18が配置されている。さらに、ダイパッド11、リード部12A、12B、12C、半導体素子21及びボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。 As shown in Figures 5 and 6, the semiconductor device (semiconductor package) 20 includes a die pad 11, a number of lead portions 12A, 12B, and 12C arranged around the die pad 11, a semiconductor element 21 mounted on the die pad 11, and a number of bonding wires (connecting members) 22 that electrically connect the lead portions 12A, 12B, and 12C to the semiconductor element 21. In addition, a back side resin 18 is arranged around the die pad 11 and the lead portions 12A, 12B, and 12C on the back side of the semiconductor device 20. Furthermore, the die pad 11, the lead portions 12A, 12B, and 12C, the semiconductor element 21, and the bonding wires 22 are resin-sealed with sealing resin 23.

このうちダイパッド11、リード部12A、12B、12C及び裏面側樹脂18は、上述したリードフレーム10から作製されたものである。ダイパッド11、リード部12A、12B、12C及び裏面側樹脂18の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図4に示すものと同様であるため、ここでは詳細な説明を省略する。 Of these, the die pad 11, the leads 12A, 12B, 12C, and the back surface side resin 18 are made from the lead frame 10 described above. The configurations of the die pad 11, the leads 12A, 12B, 12C, and the back surface side resin 18 are similar to those shown in Figures 1 to 4 described above, except for the areas not included in the semiconductor device 20, so detailed explanations will be omitted here.

本実施の形態において、ダイパッド11及びリード部12A、12B、12Cのうち、裏面側樹脂18よりも表面側であって、封止樹脂23に接触する部分がそれぞれ粗面化されている。ダイパッド11及びリード部12A、12B、12Cの粗面化されている部分は、半導体装置20に含まれない部分を除き、上述した図1乃至図4を示す部分と同様である。 In this embodiment, the die pad 11 and the lead portions 12A, 12B, and 12C are roughened at the front side of the back side resin 18 and at the portions that come into contact with the sealing resin 23. The roughened portions of the die pad 11 and the lead portions 12A, 12B, and 12C are similar to the portions shown in Figures 1 to 4 described above, except for the portions that are not included in the semiconductor device 20.

また、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。 The semiconductor element 21 may be any of a variety of commonly used semiconductor elements, including, but not limited to, integrated circuits, large-scale integrated circuits, transistors, thyristors, and diodes. The semiconductor element 21 has a number of electrodes 21a to which bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 by an adhesive 24, such as die bonding paste.

各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12A、12B、12Cの内部端子15上に位置するめっき層25にそれぞれ接続されている。 Each bonding wire 22 is made of a material with good conductivity, such as gold or copper. One end of each bonding wire 22 is connected to the electrode 21a of the semiconductor element 21, and the other end is connected to the plating layer 25 located on the internal terminal 15 of each lead portion 12A, 12B, 12C.

封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23の一辺(半導体装置20の一辺)は、例えば1mm以上16mm以下することができる。ダイパッド11とリード部12A、12B、12Cとの間の空間において、封止樹脂23は、裏面側樹脂18の樹脂表面18aに密着している。なお、図5において、ダイパッド11、リード部12A、12B、12C及び裏面側樹脂18よりも表面側に位置する封止樹脂23の表示を省略している。 The sealing resin 23 may be a thermosetting resin such as silicone resin or epoxy resin, or a thermoplastic resin such as PPS resin. The thickness of the entire sealing resin 23 may be about 300 μm or more and 1200 μm or less. In addition, one side of the sealing resin 23 (one side of the semiconductor device 20) may be, for example, 1 mm or more and 16 mm or less. In the space between the die pad 11 and the lead portions 12A, 12B, and 12C, the sealing resin 23 is in close contact with the resin surface 18a of the back side resin 18. Note that in FIG. 5, the sealing resin 23 located on the front side of the die pad 11, the lead portions 12A, 12B, and 12C, and the back side resin 18 is omitted from the illustration.

(リードフレームの製造方法)
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)-(j)を用いて説明する。
(Lead frame manufacturing method)
Next, a method for manufacturing the lead frame 10 shown in FIGS. 1 to 4 will be described with reference to FIGS.

まず図7(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。 First, as shown in FIG. 7(a), a flat metal substrate 31 is prepared. This metal substrate 31 may be made of a metal such as copper, a copper alloy, or alloy 42 (a 42% Ni-Fe alloy). It is preferable to use a metal substrate 31 that has been degreased and cleaned on both sides.

次に、金属基板31の表裏全体にそれぞれ感光性レジストを塗布し、乾燥する。続いて、金属基板31上の感光性レジストに対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図7(b))。 Next, photosensitive resist is applied to the entire front and back surfaces of the metal substrate 31 and dried. The photosensitive resist on the metal substrate 31 is then exposed through a photomask and developed to form etching resist layers 32 and 33 having the desired openings 32b and 33b (FIG. 7(b)).

次に、ハーフエッチングにより、金属基板31の裏面側から金属基板31を厚み方向の途中まで薄肉化する。この場合、裏面側のエッチング用レジスト層33を耐腐蝕膜として、金属基板31の裏面側に腐蝕液でエッチングを施す(図7(c))。なお、このとき表面側のエッチング用レジスト層32を図示しないフィルムで覆っても良い。これにより、金属基板31の裏面側に非貫通凹部である裏面側凹部36を形成する。この裏面側凹部36は、裏面側樹脂18に対応する形状を有する。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、この塩化第二鉄水溶液を金属基板31の一方の面又は両面からスプレーエッチングしても良い。 Next, the metal substrate 31 is thinned from the back side of the metal substrate 31 to the middle of the thickness direction by half etching. In this case, the back side etching resist layer 33 is used as a corrosion-resistant film, and the back side of the metal substrate 31 is etched with an etchant (FIG. 7(c)). At this time, the front side etching resist layer 32 may be covered with a film (not shown). This forms a back side recess 36, which is a non-penetrating recess, on the back side of the metal substrate 31. This back side recess 36 has a shape corresponding to the back side resin 18. The etchant can be appropriately selected depending on the material of the metal substrate 31 used. For example, when copper is used as the metal substrate 31, a ferric chloride aqueous solution is usually used, and this ferric chloride aqueous solution may be spray-etched from one side or both sides of the metal substrate 31.

次に、表面側のエッチング用レジスト層32を残して、裏面側のエッチング用レジスト層33を剥離除去し、次いで金属基板31を水洗及び乾燥させる(図7(d))。 Next, the etching resist layer 33 on the back side is peeled off and removed, leaving the etching resist layer 32 on the front side, and then the metal substrate 31 is washed with water and dried (Figure 7 (d)).

続いて、金属基板31の裏面側に裏面側樹脂18を形成し、裏面側樹脂18によって裏面側凹部36を覆う(図7(e))。この際、金属基板31の裏面側に熱硬化性樹脂又は熱可塑性樹脂を射出成形又はトランスファ成形しても良い。これにより、裏面側樹脂18が裏面側凹部36内に充填される。なお、ダイパッド裏面11bに対応する部分11eからの裏面側樹脂18の厚みT1は、25μm以上200μm以下としても良い。この場合、金属基板31の裏面であって、ダイパッド裏面11bに対応する部分11eとリード部12A、12B、12Cの外部端子17A、17B、17Cに対応する部分17aが裏面側樹脂18で覆われる。なお、このとき金属基板31の裏面全域が裏面側樹脂18によって覆われても良い。 Next, the back side resin 18 is formed on the back side of the metal substrate 31, and the back side recess 36 is covered with the back side resin 18 (FIG. 7(e)). At this time, a thermosetting resin or a thermoplastic resin may be injection molded or transfer molded on the back side of the metal substrate 31. As a result, the back side resin 18 is filled into the back side recess 36. The thickness T1 of the back side resin 18 from the portion 11e corresponding to the die pad back side 11b may be 25 μm or more and 200 μm or less. In this case, the back side of the metal substrate 31, the portion 11e corresponding to the die pad back side 11b, and the portion 17a corresponding to the external terminals 17A, 17B, and 17C of the lead portions 12A, 12B, and 12C are covered with the back side resin 18. At this time, the entire back side of the metal substrate 31 may be covered with the back side resin 18.

次に、ハーフエッチングにより、金属基板31の表面側から金属基板31を厚み方向の途中まで薄肉化する。この場合、表面側のエッチング用レジスト層32を耐腐蝕膜として、金属基板31の表面側に腐蝕液でエッチングを施す(図7(f))。これにより、ダイパッド11、リード部12A、12B、12C及び支持リード13の外形が形成される。また、金属基板31の表面側がハーフエッチングされることにより、ダイパッド11とリード部12A、12B、12Cとの間に隙間が形成され、裏面側樹脂18が表面側に露出する。なお、腐蝕液としては、金属基板31の裏面側をエッチングする際に用いたものと同様のものを用いることができる(図7(c))。 Next, the metal substrate 31 is thinned from the front surface side to the middle of the thickness direction by half etching. In this case, the front surface side of the metal substrate 31 is etched with an etchant, using the etching resist layer 32 on the front surface side as a corrosion-resistant film (FIG. 7(f)). This forms the outlines of the die pad 11, the leads 12A, 12B, 12C, and the support leads 13. Furthermore, by half-etching the front surface side of the metal substrate 31, gaps are formed between the die pad 11 and the leads 12A, 12B, 12C, and the back surface side resin 18 is exposed to the front surface side. The etchant may be the same as that used when etching the back surface side of the metal substrate 31 (FIG. 7(c)).

次に、裏面側樹脂18を所定の厚みだけ除去して、金属基板31の裏面を露出させる(図7(g))。具体的には、裏面側樹脂18を裏面側から研磨してゆき、金属基板31の裏面が出現した際、裏面側樹脂18の研磨を終了する。このとき、ダイパッド11のダイパッド裏面11b及びリード部12A、12B、12Cの外部端子17A、17B、17Cを構成する金属面が裏面側に露出する。なお、裏面側樹脂18を除去する方法としては、例えば半導体装置20を製造する際の最も上流工程である、半導体素子21を所定の厚さに仕上げるためのバックグラインド研削を挙げることができる。 Next, the back side resin 18 is removed by a predetermined thickness to expose the back side of the metal substrate 31 (FIG. 7(g)). Specifically, the back side resin 18 is polished from the back side, and when the back side of the metal substrate 31 appears, polishing of the back side resin 18 is completed. At this time, the die pad back side 11b of the die pad 11 and the metal surfaces constituting the external terminals 17A, 17B, 17C of the lead portions 12A, 12B, 12C are exposed on the back side. Note that, as a method for removing the back side resin 18, for example, back grinding, which is the most upstream process in manufacturing the semiconductor device 20, for finishing the semiconductor element 21 to a predetermined thickness, can be mentioned.

次に、エッチング用レジスト層32を剥離除去し、次いで金属基板31を水洗及び乾燥させる(図7(h))。 Next, the etching resist layer 32 is peeled off and the metal substrate 31 is washed with water and dried (Figure 7(h)).

続いて、リード部12A、12B、12Cのインナーリード51A、51B、51Cに電解めっきを施す。これによりリード部12A、12B、12Cのインナーリード51A、51B、51C上に金属(例えば銀)を析出させて、それぞれめっき層25を形成する(図7(i))。 Next, electrolytic plating is applied to the inner leads 51A, 51B, and 51C of the lead portions 12A, 12B, and 12C. This causes a metal (e.g., silver) to deposit on the inner leads 51A, 51B, and 51C of the lead portions 12A, 12B, and 12C, forming plating layers 25 (FIG. 7(i)).

その後、金属基板31の表面側を粗面化する(図7(j))。このとき金属基板31の裏面を図示しないフィルムで覆うとともに、金属基板31の表面に対してマイクロエッチング液を供給し、めっき層25で覆われている部分を除く、金属基板31の表面側全域に粗面を形成しても良い。ここでマイクロエッチング液とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。例えば銅又は銅合金からなる金属基板31を粗面化する場合、過酸化水素水と硫酸を主成分とするマイクロエッチング液を用いても良い。このようにして図1乃至図4に示すリードフレーム10が得られる(図7(j))。 Then, the front surface of the metal substrate 31 is roughened (FIG. 7(j)). At this time, the rear surface of the metal substrate 31 is covered with a film (not shown), and a micro-etching solution is supplied to the front surface of the metal substrate 31 to form a rough surface over the entire front surface of the metal substrate 31 except for the portion covered with the plating layer 25. The micro-etching solution is a surface treatment agent that slightly dissolves the metal surface to form a rough surface with fine irregularities. For example, when roughening the metal substrate 31 made of copper or a copper alloy, a micro-etching solution mainly composed of hydrogen peroxide and sulfuric acid may be used. In this way, the lead frame 10 shown in FIGS. 1 to 4 is obtained (FIG. 7(j)).

(半導体装置の製造方法)
次に、図5及び図6に示す半導体装置20の製造方法について、図8(a)-(e)を用いて説明する。
(Method of manufacturing a semiconductor device)
Next, a method for manufacturing the semiconductor device 20 shown in FIGS. 5 and 6 will be described with reference to FIGS.

まず、例えば図7(a)-(j)に示す方法により、リードフレーム10を作製する(図8(a))。 First, the lead frame 10 is fabricated (Figure 8(a)) using, for example, the method shown in Figures 7(a)-(j).

次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図8(b))。 Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed on the die pad 11 and fixed thereon using an adhesive 24 such as die bonding paste (die attachment process) (FIG. 8(b)).

次に、半導体素子21の各電極21aと、各リード部12A、12B、12Cに形成されためっき層25とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(c))。 Next, each electrode 21a of the semiconductor element 21 and the plating layer 25 formed on each lead portion 12A, 12B, 12C are electrically connected to each other by a bonding wire (connecting member) 22 (wire bonding process) (Figure 8 (c)).

次に、リードフレーム10に対して、例えば熱硬化性樹脂又は熱可塑性樹脂を射出成形又はトランスファ成形することにより、封止樹脂23を形成する(図8(d))。このようにして、リードフレーム10、リード部12A、12B、12C、半導体素子21及びボンディングワイヤ22を封止する。 Next, the sealing resin 23 is formed on the lead frame 10 by injection molding or transfer molding, for example, a thermosetting resin or a thermoplastic resin (FIG. 8(d)). In this way, the lead frame 10, the lead portions 12A, 12B, and 12C, the semiconductor element 21, and the bonding wires 22 are sealed.

次に、各半導体素子21間の封止樹脂23及び支持リード13をダイシングすることにより、リードフレーム10を各半導体装置20毎に分離する。この際、例えばダイヤモンド砥石からなるブレードを回転させながら、各半導体装置20間の封止樹脂23及び支持リード13を切断しても良い。 Next, the sealing resin 23 and the support leads 13 between each semiconductor element 21 are diced to separate the lead frame 10 into each semiconductor device 20. At this time, the sealing resin 23 and the support leads 13 between each semiconductor device 20 may be cut while rotating a blade made of, for example, a diamond grindstone.

このようにして、図5及び図6に示す半導体装置20が得られる(図8(e))。 In this manner, the semiconductor device 20 shown in Figures 5 and 6 is obtained (Figure 8 (e)).

このように本実施の形態によれば、端子部53A、53B、53Cの端子側面53cは、それぞれ裏面側樹脂18と密着し、端子部53A、53B、53Cの第2端子側面53eは、裏面側樹脂18に覆われることなく粗面化されている。これにより、半導体装置20を作製した後、粗面化された第2端子側面53eが封止樹脂23に高い密着強度で密着するので、端子部53A、53B、53Cが封止樹脂23から脱落することを抑制することができる。とりわけ、端子部53A、53B、53Cの端子裏面53bの幅が端子表面53aの幅よりも広くなっており、端子部53A、53B、53Cが封止樹脂23から剥離しやすい形状である場合に、粗面化された第2端子側面53eが封止樹脂23に密着する。このため、端子部53A、53B、53Cが封止樹脂23から脱落することを抑制することができる。 Thus, according to this embodiment, the terminal side surface 53c of the terminal portions 53A, 53B, and 53C are in close contact with the back surface resin 18, and the second terminal side surface 53e of the terminal portions 53A, 53B, and 53C are roughened without being covered by the back surface resin 18. As a result, after the semiconductor device 20 is manufactured, the roughened second terminal side surface 53e adheres to the sealing resin 23 with high adhesion strength, so that the terminal portions 53A, 53B, and 53C can be prevented from falling off the sealing resin 23. In particular, when the width of the terminal back surface 53b of the terminal portions 53A, 53B, and 53C is wider than the width of the terminal front surface 53a, and the terminal portions 53A, 53B, and 53C have a shape that is easily peeled off from the sealing resin 23, the roughened second terminal side surface 53e adheres to the sealing resin 23. Therefore, it is possible to prevent the terminal portions 53A, 53B, and 53C from falling off the sealing resin 23.

また、本実施の形態によれば、ダイパッド11の第2ダイパッド側面11dは、裏面側樹脂18と密着し、ダイパッド表面11a及び第1ダイパッド側面11cは、外方に露出するとともに、粗面化されている。これにより、半導体装置20を作製した後、粗面化されたダイパッド表面11a及び第1ダイパッド側面11cが封止樹脂23に高い密着強度で密着するので、ダイパッド11が封止樹脂23から脱落することを抑制することができる。 In addition, according to this embodiment, the second die pad side surface 11d of the die pad 11 is in close contact with the back surface resin 18, and the die pad surface 11a and the first die pad side surface 11c are exposed to the outside and are roughened. As a result, after the semiconductor device 20 is manufactured, the roughened die pad surface 11a and the first die pad side surface 11c are in close contact with the sealing resin 23 with high adhesion strength, so that the die pad 11 can be prevented from falling off the sealing resin 23.

また、本実施の形態によれば、インナーリード51A、51B、51Cのインナーリード裏面51bは、裏面側樹脂18と密着し、インナーリード表面51a及びインナーリード側面51cは、外方に露出するとともに、粗面化されている。これにより、半導体装置20を作製した後、粗面化されたインナーリード表面51a及びインナーリード側面51cが封止樹脂23に高い密着強度で密着するので、インナーリード51A、51B、51Cが封止樹脂23から脱落することを抑制することができる。 In addition, according to this embodiment, the inner lead back surface 51b of the inner leads 51A, 51B, and 51C is in close contact with the back surface resin 18, and the inner lead surface 51a and the inner lead side surface 51c are exposed to the outside and are roughened. As a result, after the semiconductor device 20 is manufactured, the roughened inner lead surface 51a and the inner lead side surface 51c are in close contact with the sealing resin 23 with high adhesion strength, so that the inner leads 51A, 51B, and 51C can be prevented from falling off the sealing resin 23.

また、本実施の形態によれば、端子部53A、53B、53Cは、端子表面53aから側方に突出する側方突起部53fを有し、第1端子側面53dは、側方突起部53fよりも端子表面53a側に位置し、第2端子側面53eは、側方突起部53fよりも端子裏面53b側に位置する。これにより、半導体装置20を作製した後、側方突起部53fが封止樹脂23と裏面側樹脂18との境界に進入し、アンカーとしての役割を果たすので、端子部53A、53B、53Cが封止樹脂23及び裏面側樹脂18から脱落することを抑制することができる。 In addition, according to this embodiment, the terminals 53A, 53B, and 53C have lateral protrusions 53f that protrude laterally from the terminal surface 53a, and the first terminal side surface 53d is located closer to the terminal surface 53a than the lateral protrusions 53f, and the second terminal side surface 53e is located closer to the terminal back surface 53b than the lateral protrusions 53f. As a result, after the semiconductor device 20 is manufactured, the lateral protrusions 53f penetrate into the boundary between the sealing resin 23 and the back surface resin 18 and act as an anchor, preventing the terminals 53A, 53B, and 53C from falling off the sealing resin 23 and the back surface resin 18.

また、本実施の形態によれば、エッチングにより裏面側樹脂18を表面側に露出させる工程(図7(f))は、裏面側樹脂18を所定の厚みだけ除去する工程(図7(g))よりも前に行われる。これにより、金属基板31の表面側をエッチングする際、金属基板31の裏面側が裏面側樹脂18によって覆われるので、金属基板31の裏面側を他の部材で覆う工程を別途設けることなく、金属基板31の表面側のみを薄肉化することができる。 In addition, according to this embodiment, the process of exposing the back surface resin 18 to the front surface by etching (FIG. 7(f)) is performed before the process of removing a predetermined thickness of the back surface resin 18 (FIG. 7(g)). As a result, when the front surface side of the metal substrate 31 is etched, the back surface side of the metal substrate 31 is covered with the back surface resin 18, so that only the front surface side of the metal substrate 31 can be thinned without a separate process of covering the back surface of the metal substrate 31 with another member.

また、本実施の形態によれば、エッチング用レジスト層32、33を形成するためのフォトリソグラフィの工程を1回とすることができるので(図7(b))、リードフレーム10の製造工程を簡潔にすることができる。 In addition, according to this embodiment, the photolithography process for forming the etching resist layers 32 and 33 can be performed only once (Figure 7 (b)), which simplifies the manufacturing process of the lead frame 10.

上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。 The components disclosed in each of the above embodiments and modifications may be combined as necessary. Alternatively, some components may be deleted from all the components shown in each of the above embodiments and modifications.

10 リードフレーム
10a パッケージ領域
11 ダイパッド
12A、12B、12C リード部
15 内部端子
17A、17B、17C 外部端子
18 裏面側樹脂
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
25 めっき層
51A、51B、51C インナーリード
52B、52C 接続リード
53A、53B、53C 端子部
53a 端子表面
53b 端子裏面
53c 端子側面
53d 第1端子側面
53e 第2端子側面
53f 側方突起部
REFERENCE SIGNS LIST 10 Lead frame 10a Package area 11 Die pad 12A, 12B, 12C Lead portion 15 Internal terminal 17A, 17B, 17C External terminal 18 Back surface resin 20 Semiconductor device 21 Semiconductor element 22 Bonding wire (connecting member)
23 Sealing resin 25 Plating layer 51A, 51B, 51C Inner lead 52B, 52C Connection lead 53A, 53B, 53C Terminal portion 53a Terminal surface 53b Terminal back surface 53c Terminal side surface 53d First terminal side surface 53e Second terminal side surface 53f Lateral protrusion portion

Claims (8)

リードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に配置され、端子部を有するリード部と、
前記ダイパッドと前記リード部との周囲であって、前記リードフレームの裏面側に配置された裏面側樹脂と、を備え、
前記端子部は、表面側に位置する端子表面と、裏面側に位置する端子裏面と、前記端子表面と前記端子裏面との間に位置する端子側面とを有し、
前記端子側面は、表面側に位置する第1端子側面と、裏面側に位置する第2端子側面とを有し、
前記第2端子側面は、前記裏面側樹脂と密着し、
前記第1端子側面は、外方に露出するとともに、粗面化されており、
前記第1端子側面のあらさは、前記第2端子側面のあらさよりも粗い、リードフレーム。
In the lead frame,
A die pad;
a lead portion disposed around the die pad and having a terminal portion;
a back surface side resin disposed around the die pad and the lead portion on a back surface side of the lead frame,
the terminal portion has a terminal front surface located on the front surface side, a terminal back surface located on the back surface side, and a terminal side surface located between the terminal front surface and the terminal back surface,
The terminal side surface includes a first terminal side surface located on the front surface side and a second terminal side surface located on the back surface side,
the second terminal side surface is in close contact with the rear surface side resin,
The first terminal side surface is exposed to the outside and is roughened,
A lead frame , wherein the roughness of the side surface of the first terminal is greater than the roughness of the side surface of the second terminal .
リードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に配置され、端子部を有するリード部と、
前記ダイパッドと前記リード部との周囲であって、前記リードフレームの裏面側に配置された裏面側樹脂と、を備え、
前記ダイパッドは、表面側に位置するダイパッド表面と、裏面側に位置するダイパッド裏面と、前記リード部側を向くとともに前記ダイパッド表面側に位置する第1ダイパッド側面と、前記リード部側を向くとともに前記ダイパッド裏面側に位置する第2ダイパッド側面と、を有し、
前記第2ダイパッド側面は、前記裏面側樹脂と密着し、
前記ダイパッド表面及び前記第1ダイパッド側面は、外方に露出するとともに、粗面化されており、
前記ダイパッド表面及び前記第1ダイパッド側面のあらさは、前記第2ダイパッド側面のあらさよりも粗い、リードフレーム。
In the lead frame,
A die pad;
a lead portion disposed around the die pad and having a terminal portion;
a back surface side resin disposed around the die pad and the lead portion on a back surface side of the lead frame,
the die pad has a die pad front surface located on the front surface side, a die pad back surface located on the back surface side, a first die pad side surface facing the lead portion side and located on the die pad front surface side, and a second die pad side surface facing the lead portion side and located on the die pad back surface side,
the second die pad side surface is in close contact with the rear surface side resin,
the die pad front surface and the first die pad side surface are exposed outward and are roughened;
A lead frame , wherein the roughness of the die pad surface and the first die pad side surface is rougher than the roughness of the second die pad side surface .
リードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に配置され、端子部を有するリード部と、
前記ダイパッドと前記リード部との周囲であって、前記リードフレームの裏面側に配置された裏面側樹脂と、を備え、
前記リード部は、前記端子部に連結されたインナーリードを有し、前記インナーリードは、裏面側から薄肉化され、
前記インナーリードは、表面側に位置するインナーリード表面と、裏面側に位置するインナーリード裏面と、前記インナーリード表面と前記インナーリード裏面との間に位置するインナーリード側面とを有し、
前記インナーリード裏面は、前記裏面側樹脂と密着し、
前記インナーリード表面及び前記インナーリード側面は、外方に露出するとともに、粗面化されており、
前記インナーリード表面及び前記インナーリード側面のあらさは、前記インナーリード裏面のあらさよりも粗い、リードフレーム。
In the lead frame,
A die pad;
a lead portion disposed around the die pad and having a terminal portion;
a back surface side resin disposed around the die pad and the lead portion on a back surface side of the lead frame,
the lead portion has an inner lead connected to the terminal portion, the inner lead being thinned from a rear surface side,
the inner lead has an inner lead surface located on the surface side, an inner lead back surface located on the back side, and an inner lead side surface located between the inner lead surface and the inner lead back surface,
The back surface of the inner lead is in close contact with the back surface side resin,
the inner lead surface and the inner lead side surface are exposed outward and are roughened;
A lead frame , wherein the roughness of the inner lead surface and the inner lead side surface is greater than the roughness of the inner lead back surface .
前記端子部は、前記端子側面から側方に突出する側方突起部を有し、前記第1端子側面は、前記側方突起部よりも前記端子表面側に位置し、前記第2端子側面は、前記側方突起部よりも前記端子裏面側に位置する、請求項1記載のリードフレーム。 The lead frame according to claim 1, wherein the terminal portion has a lateral protrusion protruding laterally from the terminal side surface, the first terminal side surface is located closer to the front surface of the terminal than the lateral protrusion, and the second terminal side surface is located closer to the rear surface of the terminal than the lateral protrusion. 前記リード部は複数存在し、複数の前記リード部は、第1リード部と、第2リード部と、第3リード部とを含み、
前記第1リード部、前記第2リード部及び前記第3リード部は、この順番に繰り返し配置され、
前記第1リード部の前記端子部は、前記第2リード部の前記端子部よりも外側に位置し、前記第2リード部の前記端子部は、前記第3リード部の前記端子部よりも外側に位置する、請求項1乃至4のいずれか一項記載のリードフレーム。
There are a plurality of the lead portions, and the plurality of lead portions include a first lead portion, a second lead portion, and a third lead portion;
the first lead portion, the second lead portion, and the third lead portion are repeatedly arranged in this order;
The lead frame according to claim 1 , wherein the terminal portion of the first lead portion is positioned outside the terminal portion of the second lead portion, and the terminal portion of the second lead portion is positioned outside the terminal portion of the third lead portion.
リードフレームの製造方法において、
金属基板を準備する工程と、
前記金属基板の裏面側から前記金属基板を厚み方向の途中までエッチングすることにより、裏面側凹部を形成する工程と、
前記金属基板の裏面側に裏面側樹脂を形成し、前記裏面側樹脂によって前記裏面側凹部を覆う工程と、
前記金属基板の表面側から前記金属基板を厚み方向の途中までエッチングすることにより、前記裏面側樹脂を表面側に露出させるとともに、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部とを形成する工程と、
前記裏面側樹脂を所定の厚みだけ除去する工程と、
前記金属基板の表面側を粗面化する工程と、を備え、
前記ダイパッドと、前記ダイパッドの周囲に配置され、前記端子部を有する前記リード部とを形成する工程は、前記裏面側樹脂によって前記裏面側凹部を覆う工程よりも後の工程であって、前記金属基板の表面側を粗面化する工程よりも前の工程であり、
前記端子部は、表面側に位置する端子表面と、裏面側に位置する端子裏面と、前記端子表面と前記端子裏面との間に位置する端子側面とを有し、
前記端子側面は、表面側に位置する第1端子側面と、裏面側に位置する第2端子側面とを有し、
前記第2端子側面は、前記裏面側樹脂と密着し、
前記第1端子側面は、外方に露出するとともに、粗面化されている、リードフレームの製造方法。
In a method for manufacturing a lead frame,
Providing a metal substrate;
forming a back surface recess by etching the metal substrate from a back surface side to a middle of a thickness direction;
forming a back surface side resin on a back surface side of the metal substrate and covering the back surface side recess with the back surface side resin;
a step of etching the metal substrate from the front surface side to a middle of the thickness direction to expose the back surface side resin to the front surface side, and forming a die pad and a lead portion disposed around the die pad and having a terminal portion;
removing the back surface side resin by a predetermined thickness;
and roughening the front surface side of the metal substrate,
a step of forming the die pad and the lead portion disposed around the die pad and having the terminal portion is a step subsequent to a step of covering the rear surface side recess with the rear surface side resin and prior to a step of roughening the front surface side of the metal substrate,
the terminal portion has a terminal front surface located on the front surface side, a terminal back surface located on the back surface side, and a terminal side surface located between the terminal front surface and the terminal back surface,
The terminal side surface includes a first terminal side surface located on the front surface side and a second terminal side surface located on the back surface side,
the second terminal side surface is in close contact with the rear surface side resin,
A method for manufacturing a lead frame, wherein the first terminal side surface is exposed to the outside and is roughened.
リードフレームの製造方法において、
金属基板を準備する工程と、
前記金属基板の裏面側から前記金属基板を厚み方向の途中までエッチングすることにより、裏面側凹部を形成する工程と、
前記金属基板の裏面側に裏面側樹脂を形成し、前記裏面側樹脂によって前記裏面側凹部を覆う工程と、
前記金属基板の表面側から前記金属基板を厚み方向の途中までエッチングすることにより、前記裏面側樹脂を表面側に露出させるとともに、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部とを形成する工程と、
前記裏面側樹脂を所定の厚みだけ除去する工程と、
前記金属基板の表面側を粗面化する工程と、を備え、
前記ダイパッドと、前記ダイパッドの周囲に配置され、前記端子部を有する前記リード部とを形成する工程は、前記裏面側樹脂によって前記裏面側凹部を覆う工程よりも後の工程であって、前記金属基板の表面側を粗面化する工程よりも前の工程であり、
前記ダイパッドは、表面側に位置するダイパッド表面と、裏面側に位置するダイパッド裏面と、前記リード部側を向くとともに前記ダイパッド表面側に位置する第1ダイパッド側面と、前記リード部側を向くとともに前記ダイパッド裏面側に位置する第2ダイパッド側面と、を有し、
前記第2ダイパッド側面は、前記裏面側樹脂と密着し、
前記ダイパッド表面及び前記第1ダイパッド側面は、外方に露出するとともに、粗面化されている、リードフレームの製造方法。
In a method for manufacturing a lead frame,
Providing a metal substrate;
forming a back surface recess by etching the metal substrate from a back surface side to a middle of a thickness direction;
forming a back surface side resin on a back surface side of the metal substrate and covering the back surface side recess with the back surface side resin;
a step of etching the metal substrate from the front surface side to a middle of the thickness direction to expose the back surface side resin to the front surface side, and forming a die pad and a lead portion disposed around the die pad and having a terminal portion;
removing the back surface side resin by a predetermined thickness;
and roughening the front surface side of the metal substrate,
a step of forming the die pad and the lead portion disposed around the die pad and having the terminal portion is a step subsequent to a step of covering the rear surface side recess with the rear surface side resin and prior to a step of roughening the front surface side of the metal substrate,
the die pad has a die pad front surface located on the front surface side, a die pad back surface located on the back surface side, a first die pad side surface facing the lead portion side and located on the die pad front surface side, and a second die pad side surface facing the lead portion side and located on the die pad back surface side,
the second die pad side surface is in close contact with the rear surface side resin,
A method for manufacturing a lead frame, wherein the die pad surface and the first die pad side surface are exposed to the outside and are roughened.
リードフレームの製造方法において、
金属基板を準備する工程と、
前記金属基板の裏面側から前記金属基板を厚み方向の途中までエッチングすることにより、裏面側凹部を形成する工程と、
前記金属基板の裏面側に裏面側樹脂を形成し、前記裏面側樹脂によって前記裏面側凹部を覆う工程と、
前記金属基板の表面側から前記金属基板を厚み方向の途中までエッチングすることにより、前記裏面側樹脂を表面側に露出させるとともに、ダイパッドと、前記ダイパッドの周囲に配置され、端子部を有するリード部とを形成する工程と、
前記裏面側樹脂を所定の厚みだけ除去する工程と、
前記金属基板の表面側を粗面化する工程と、を備え、
前記ダイパッドと、前記ダイパッドの周囲に配置され、前記端子部を有する前記リード部とを形成する工程は、前記裏面側樹脂によって前記裏面側凹部を覆う工程よりも後の工程であって、前記金属基板の表面側を粗面化する工程よりも前の工程であり、
前記リード部は、前記端子部に連結されたインナーリードを有し、前記インナーリードは、裏面側から薄肉化され、
前記インナーリードは、表面側に位置するインナーリード表面と、裏面側に位置するインナーリード裏面と、前記インナーリード表面と前記インナーリード裏面との間に位置するインナーリード側面とを有し、
前記インナーリード裏面は、前記裏面側樹脂と密着し、
前記インナーリード表面及び前記インナーリード側面は、外方に露出するとともに、粗面化されている、リードフレームの製造方法。
In a method for manufacturing a lead frame,
Providing a metal substrate;
forming a back surface recess by etching the metal substrate from a back surface side to a middle of a thickness direction;
forming a back surface side resin on a back surface side of the metal substrate and covering the back surface side recess with the back surface side resin;
a step of etching the metal substrate from the front surface side to a middle of the thickness direction to expose the back surface side resin to the front surface side, and forming a die pad and a lead portion disposed around the die pad and having a terminal portion;
removing the back surface side resin by a predetermined thickness;
and roughening the front surface side of the metal substrate,
a step of forming the die pad and the lead portion disposed around the die pad and having the terminal portion is a step subsequent to a step of covering the rear surface side recess with the rear surface side resin and prior to a step of roughening the front surface side of the metal substrate,
the lead portion has an inner lead connected to the terminal portion, the inner lead being thinned from a rear surface side,
the inner lead has an inner lead surface located on the surface side, an inner lead back surface located on the back side, and an inner lead side surface located between the inner lead surface and the inner lead back surface,
The back surface of the inner lead is in close contact with the back surface side resin,
A method for manufacturing a lead frame, wherein the inner lead surface and the inner lead side surfaces are exposed to the outside and are roughened.
JP2020056548A 2020-03-26 2020-03-26 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Active JP7468056B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020056548A JP7468056B2 (en) 2020-03-26 2020-03-26 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2024060978A JP2024083463A (en) 2020-03-26 2024-04-04 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020056548A JP7468056B2 (en) 2020-03-26 2020-03-26 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024060978A Division JP2024083463A (en) 2020-03-26 2024-04-04 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2021158211A JP2021158211A (en) 2021-10-07
JP2021158211A5 JP2021158211A5 (en) 2023-09-04
JP7468056B2 true JP7468056B2 (en) 2024-04-16

Family

ID=77919771

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020056548A Active JP7468056B2 (en) 2020-03-26 2020-03-26 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2024060978A Pending JP2024083463A (en) 2020-03-26 2024-04-04 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024060978A Pending JP2024083463A (en) 2020-03-26 2024-04-04 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (2) JP7468056B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180247A (en) 2005-12-27 2007-07-12 Dainippon Printing Co Ltd Circuit member manufacturing method
JP2012164877A (en) 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd Lead frame, lead frame manufacturing method, semiconductor device and semiconductor device manufacturing method
JP2016048784A (en) 2014-08-27 2016-04-07 大日本印刷株式会社 Lead frame, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2019057590A (en) 2017-09-20 2019-04-11 新光電気工業株式会社 Semiconductor element substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2019145774A (en) 2018-02-23 2019-08-29 ヘソン・ディーエス・カンパニー・リミテッド Method for forming semiconductor package substrate, semiconductor package substrate formed by the same, method for forming semiconductor package, and semiconductor package formed by the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180247A (en) 2005-12-27 2007-07-12 Dainippon Printing Co Ltd Circuit member manufacturing method
JP2012164877A (en) 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd Lead frame, lead frame manufacturing method, semiconductor device and semiconductor device manufacturing method
JP2016048784A (en) 2014-08-27 2016-04-07 大日本印刷株式会社 Lead frame, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2019057590A (en) 2017-09-20 2019-04-11 新光電気工業株式会社 Semiconductor element substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2019145774A (en) 2018-02-23 2019-08-29 ヘソン・ディーエス・カンパニー・リミテッド Method for forming semiconductor package substrate, semiconductor package substrate formed by the same, method for forming semiconductor package, and semiconductor package formed by the same

Also Published As

Publication number Publication date
JP2021158211A (en) 2021-10-07
JP2024083463A (en) 2024-06-21

Similar Documents

Publication Publication Date Title
JP3169919B2 (en) Ball grid array type semiconductor device and method of manufacturing the same
KR100299384B1 (en) Ball grid array package
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP7044142B2 (en) Lead frame and its manufacturing method
JP2021150638A (en) Lead frame, manufacturing method of the lead frame, and manufacturing method of semiconductor device
JP2014212207A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP7174363B2 (en) Lead frames and semiconductor equipment
JP7193284B2 (en) Lead frame and lead frame manufacturing method
JP6936963B2 (en) Lead frame
JP7510612B2 (en) Lead frame, manufacturing method of lead frame, and manufacturing method of semiconductor device
JP6917010B2 (en) Semiconductor devices and their manufacturing methods
JPH10335566A (en) Resin-sealed semiconductor device and circuit member used therein, and manufacture of resin-sealed semiconductor device
JP7468056B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JPH1140720A (en) Circuit member and resin-sealed semiconductor device using the same
JP2024096387A (en) Lead frame, manufacturing method of lead frame, and manufacturing method of semiconductor device
JP7486065B1 (en) Lead frame and manufacturing method thereof
WO2024106469A1 (en) Lead frame and method for manufacturing same
JP6946870B2 (en) Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices
JP6911377B2 (en) Lead frames and semiconductor devices
JP7404763B2 (en) Lead frame, lead frame manufacturing method, and semiconductor device manufacturing method
JP7380750B2 (en) Lead frames and semiconductor devices
WO2023228898A1 (en) Lead frame and method for producing same
JP7365588B2 (en) Lead frames and semiconductor devices
JP2023174472A (en) Lead frame and method for manufacturing the same
JP7112663B2 (en) Manufacturing method of lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150