JP7465887B2 - データ構造処理 - Google Patents
データ構造処理 Download PDFInfo
- Publication number
- JP7465887B2 JP7465887B2 JP2021550246A JP2021550246A JP7465887B2 JP 7465887 B2 JP7465887 B2 JP 7465887B2 JP 2021550246 A JP2021550246 A JP 2021550246A JP 2021550246 A JP2021550246 A JP 2021550246A JP 7465887 B2 JP7465887 B2 JP 7465887B2
- Authority
- JP
- Japan
- Prior art keywords
- data structure
- instruction
- processing
- identifier
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 247
- 239000011159 matrix material Substances 0.000 claims description 93
- 230000004044 response Effects 0.000 claims description 39
- 238000002360 preparation method Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000013459 approach Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 17
- 238000004422 calculation algorithm Methods 0.000 description 8
- 238000010801 machine learning Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000036316 preload Effects 0.000 description 6
- 238000013528 artificial neural network Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Description
Claims (23)
- 装置であって、
命令を復号するための命令デコーダと、
前記命令デコーダによって復号された命令に応答してデータ処理を実行する処理回路と
を備え、
少なくとも1つの入力データ構造識別子及び出力データ構造識別子を指定するデータ構造処理命令に応答して、前記命令デコーダは、前記処理回路を制御して、前記出力データ構造識別子によって識別された出力データ構造を生成するために、前記少なくとも1つの入力データ構造識別子によって識別された少なくとも1つの入力データ構造上で処理動作を実行させるように構成されており、
前記少なくとも1つの入力データ構造及び前記出力データ構造は各々、複数のメモリアドレスに対応するデータの配列を含み、
前記装置は、1つ以上のデータ構造メタデータレジスタの複数のセットを含み、1つ以上のデータ構造メタデータレジスタの各セットは、対応するデータ構造識別子に関連付けられており、前記対応するデータ構造識別子によって識別された前記データ構造のための前記複数のメモリアドレスを識別するためのアドレス表示メタデータを保持するように指定される、装置。 - 前記処理回路は、データ構造識別子の少なくともサブセットについて、データ構造識別子の前記サブセットのうちの1つに対応するデータ構造がクリーン又はダーティであるかを、ソフトウェアが識別することを可能にする命令セットアーキテクチャに従って動作するように構成されている、請求項1に記載の装置。
- 前記出力データ構造識別子は、前記少なくとも1つの入力データ構造識別子とは別個の識別子空間内に定義される、請求項1又は2のいずれか一項に記載の装置。
- 少なくとも1つのダーティインジケータを保持するための少なくとも1つのアーキテクチャレジスタを備え、各ダーティインジケータは、所与のデータ構造識別子に対応するデータ構造がクリーンであるか又はダーティであるかを示す、請求項1から3のいずれか一項に記載の装置。
- プロセッサ状態の所定のサブセットをメモリに保存するために、コンテキスト保存トリガイベントに応答するコンテキスト保存回路を備え、プロセッサ状態の前記所定のサブセットは、クリーンデータ構造に対応する少なくとも1つのデータ構造識別子に対応する1つ以上のデータ構造メタデータレジスタのセットを含むが、前記少なくとも1つのデータ構造識別子に対応する前記データ構造を除外する、請求項1から4のいずれか一項に記載の装置。
- 所与のデータ構造識別子に関連付けられた前記データ構造メタデータレジスタは、
前記命令デコーダ及び前記処理回路によってサポートされる非データ構造処理命令に応答してアクセス可能でもある複数の汎用レジスタの固定サブセットと、
前記複数の汎用レジスタとは別個のデータ構造メタデータレジスタの専用セットと
のうちの1つを含む、請求項1から5のいずれか一項に記載の装置。 - 前記データ構造処理命令に応答して、前記処理回路は、所与の入力データ構造又は所与の出力データ構造の先行の値が前記処理回路に利用できない場合に、前記所与の入力データ構造又は前記所与の出力データ構造の前記先行の値を、メモリからロードするためのロード要求を生成するように構成されている、請求項1から6のいずれか一項に記載の装置。
- 前記処理回路は、前記所与の入力データ構造が、前記メモリとは別個のデータ構造保持回路内で利用可能であるか否かをチェックするためのチェック回路を備える、請求項7に記載の装置。
- メモリとは別個のデータ構造保持回路を備え、
前記データ構造処理命令に応答して、前記命令デコーダは、前記処理回路を制御して、前記データ構造保持回路から前記少なくとも1つの入力データ構造を読み出させ、前記出力データ構造を前記データ構造保持回路に書き込ませる又は更新させるように構成されている、請求項1から8のいずれか一項に記載の装置。 - 所与のデータ構造が前記データ構造保持回路内に保持されると、前記処理回路は、前記データが前記データ構造保持回路に書き込まれた順序とは異なる順序で、前記所与のデータ構造からデータを読み取ることができる、請求項9に記載の装置。
- 前記データ構造保持回路は、
アーキテクチャ的にアドレス指定可能なレジスタと、
非アーキテクチャ的にアドレス指定可能なレジスタと、
スクラッチパッドメモリと、
キャッシュと
のうちの少なくとも1つを備える、請求項9又は10に記載の装置。 - 目標入力データ構造識別子又は目標出力データ構造識別子を指定するデータ構造ロード命令に応答して、前記命令デコーダは、処理回路を制御して、前記データ構造保持回路に、前記目標入力データ構造識別子又は前記目標出力データ構造識別子に対応する1つ以上のデータ構造メタデータレジスタの前記セット内に保持された前記アドレス表示メタデータから導出されたメモリアドレスからロードされたデータ構造を書き込ませるように構成されている、請求項9から11のいずれか一項に記載の装置。
- 目標入力データ構造識別子又は目標出力データ構造識別子、及び1つ以上の汎用レジスタを指定するデータ構造ロード命令に応答して、前記命令デコーダは、前記処理回路を制御して、
前記データ構造保持回路に、前記1つ以上の汎用レジスタに保持された目標アドレス識別情報から導出されたメモリアドレスからロードされたデータ構造を書き込ませ、
前記目標アドレス識別情報又は前記データ構造ロード命令のプロパティに基づいて、前記目標入力データ構造識別子又は前記目標出力データ構造識別子に対応する1つ以上のデータ構造メタデータレジスタの前記セットを更新させる
ように構成されている、請求項9から12のいずれか一項に記載の装置。 - 目標入力データ構造識別子を指定するロード準備命令に応答して、前記命令デコーダは、前記処理回路を制御して、
前記ロード準備命令によって暗黙的又は明示的に指定された目標アドレス識別情報と、
前記ロード準備命令のプロパティと
のうちの1つに基づいて、前記目標入力データ構造識別子に対応する1つ以上のデータ構造メタデータレジスタの前記セットを更新させるように構成されている、請求項1から13のいずれか一項に記載の装置。 - 前記ロード準備命令に応答して、前記処理回路は、前記目標入力データ構造識別子に関連付けられたデータ構造が、前記目標アドレス識別情報に基づいて決定されたメモリアドレスからデータ構造保持回路に転送されることを要求するためのロード要求を生成するように構成されている、請求項14に記載の装置。
- 目標出力データ構造識別子を指定する記憶準備命令に応答して、前記命令デコーダは、前記処理回路を制御して、
前記記憶準備命令によって暗黙的又は明示的に指定された目標アドレス識別情報と、
前記記憶準備命令のプロパティと
のうちの1つに基づいて、前記目標出力データ構造識別子に対応する1つ以上のデータ構造メタデータレジスタの前記セットを更新させるように構成されている、請求項1から15のいずれか一項に記載の装置。 - 前記複数のメモリアドレスは、メモリアドレスの複数の不連続ブロックを含む、請求項1から16のいずれか一項に記載の装置。
- 前記アドレス表示メタデータは、
メモリアドレスの前記複数の不連続ブロックのうちの少なくとも1つの開始アドレスを示す開始アドレス情報と、
メモリアドレスの前記複数の不連続ブロックの開始アドレス間の分離を示すオフセット情報と、
メモリアドレスの各不連続ブロックのサイズを示す第1のサイズ情報と、
前記データ構造を形成するメモリアドレスの前記不連続ブロックの数を示す第2のサイズ情報と、
前記データ構造のデータ要素サイズを示す要素サイズ情報と、
前記開始アドレス情報、前記オフセット情報、前記第1のサイズ情報、及び前記第2のサイズ情報のうちの少なくとも1つを保持する1つ以上の汎用レジスタを識別する1つ以上のレジスタ識別子と、
前記開始アドレス情報、前記オフセット情報、前記第1のサイズ情報、及び前記第2のサイズ情報のうちの少なくとも1つを保持するレジスタを指定する命令のアドレスを識別する命令アドレス表示と
のうちの少なくとも1つを含む、請求項17に記載の装置。 - 前記データ構造処理命令は、2つの入力データ構造識別子を指定する行列乗算命令を含み、前記処理動作は、前記出力データ構造を生成するために、前記2つの入力データ構造識別子によって識別された2つの入力データ構造に対して実行される行列乗算演算を含む、請求項1から18のいずれか一項に記載の装置。
- 前記出力データ構造は、少なくとも64バイトのサイズを有する、請求項1から19のいずれか一項に記載の装置。
- 前記データ構造処理命令に応答して、前記処理回路は、前記少なくとも1つの入力データ構造識別子又は前記出力データ構造識別子に対応する1つ以上のデータ構造メタデータレジスタの少なくとも1つのセットに保持された前記アドレス表示メタデータに応じて、前記少なくとも1つの入力データ構造上で実行される前記処理動作を適合させるように構成されている、請求項1から20のいずれか一項に記載の装置。
- データ処理方法であって、
少なくとも1つの入力データ構造識別子及び出力データ構造識別子を指定するデータ構造処理命令の復号に応答して、処理回路を制御して、前記出力データ構造識別子によって識別された出力データ構造を生成するために、前記少なくとも1つの入力データ構造識別子によって識別された少なくとも1つの入力データ構造上で処理動作を実行させることであって、前記少なくとも1つの入力データ構造及び前記出力データ構造は各々、複数のメモリアドレスに対応するデータの配列を含む、ことと、
1つ以上のデータ構造メタデータレジスタの複数のセットにアドレス表示メタデータを保持することであって、1つ以上のデータ構造メタデータレジスタの各セットは、対応するデータ構造識別子に関連付けられ、前記対応するデータ構造識別子によって識別された前記データ構造のための前記複数のメモリアドレスを識別するためのアドレス表示メタデータを保持するように指定される、ことと
を含む、方法。 - 目標データ処理装置による目標プログラムの実行をシミュレートするためにホストデータ処理装置を制御するためのコンピュータプログラムを記憶する非一時的記憶媒体であって、
前記コンピュータプログラムは、
前記目標プログラムの命令を復号するための命令復号プログラムロジックであって、少なくとも1つの入力データ構造識別子及び出力データ構造識別子を指定するデータ構造処理命令に応答して、前記命令復号プログラムロジックは、前記ホストデータ処理装置を制御して、前記出力データ構造識別子によって識別された出力データ構造を生成するために、前記少なくとも1つの入力データ構造識別子によって識別された少なくとも1つの入力データ構造上で処理動作を実行させるように構成されており、前記少なくとも1つの入力データ構造及び前記出力データ構造は各々、複数のメモリアドレスに対応するデータの配列を含む命令復号プログラムロジックと、
前記目標データ処理装置のレジスタをエミュレートするための記憶構造へのアクセスを制御するレジスタエミュレートプログラムロジックであって、前記レジスタは、1つ以上のデータ構造メタデータレジスタの複数のセットを含み、1つ以上のデータ構造メタデータレジスタの各セットは、対応するデータ構造識別子に関連付けられており、前記対応するデータ構造識別子によって識別された前記データ構造のための前記複数のメモリアドレスを識別するためのアドレス表示メタデータを保持するように指定される、レジスタエミュレートプログラムロジックと
を備える、非一時的記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/531,208 | 2019-08-05 | ||
US16/531,208 US11068268B2 (en) | 2019-08-05 | 2019-08-05 | Data structure processing |
PCT/GB2020/050774 WO2021023954A1 (en) | 2019-08-05 | 2020-03-23 | Data structure processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022543331A JP2022543331A (ja) | 2022-10-12 |
JP7465887B2 true JP7465887B2 (ja) | 2024-04-11 |
Family
ID=70166055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021550246A Active JP7465887B2 (ja) | 2019-08-05 | 2020-03-23 | データ構造処理 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11068268B2 (ja) |
EP (1) | EP3912027B1 (ja) |
JP (1) | JP7465887B2 (ja) |
KR (1) | KR20220038581A (ja) |
CN (1) | CN113498507A (ja) |
IL (1) | IL285610B1 (ja) |
TW (1) | TW202107276A (ja) |
WO (1) | WO2021023954A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11392316B2 (en) * | 2019-05-24 | 2022-07-19 | Texas Instruments Incorporated | System and method for predication handling |
CN113570028A (zh) * | 2020-04-28 | 2021-10-29 | 超威半导体公司 | 用于在神经网络中处理数据的静态生成的经编译表示 |
US11799986B2 (en) * | 2020-09-22 | 2023-10-24 | Apple Inc. | Methods and apparatus for thread level execution in non-kernel space |
US11423580B2 (en) * | 2020-10-12 | 2022-08-23 | Arm Limited | Decoding data arrays |
CN112100121B (zh) * | 2020-11-17 | 2021-02-12 | 北京壁仞科技开发有限公司 | 计算装置、计算设备以及可编程调度方法 |
TWI767644B (zh) * | 2021-04-01 | 2022-06-11 | 劉玉堂 | 透過設定資料結構與自動生成應用程式介面服務資訊的系統 |
EP4167143A1 (en) | 2021-10-15 | 2023-04-19 | Electronics and Telecommunications Research Institute | Resource resettable deep neural network accelerator, system, and method |
CN115098271B (zh) * | 2022-08-25 | 2022-12-02 | 北京医百科技有限公司 | 一种多线程数据处理方法、装置、设备及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050055543A1 (en) | 2003-09-05 | 2005-03-10 | Moyer William C. | Data processing system using independent memory and register operand size specifiers and method thereof |
US20170337156A1 (en) | 2016-04-26 | 2017-11-23 | Onnivation Llc | Computing machine architecture for matrix and array processing |
US20180004510A1 (en) | 2016-07-02 | 2018-01-04 | Intel Corporation | Interruptible and restartable matrix multiplication instructions, processors, methods, and systems |
US20190042448A1 (en) | 2017-12-22 | 2019-02-07 | Intel Corporation | Systems, methods, and apparatuses utilizing cpu storage with a memory reference |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7447868B2 (en) * | 2005-06-15 | 2008-11-04 | International Business Machines Corporation | Using vector processors to accelerate cache lookups |
US8635415B2 (en) * | 2009-09-30 | 2014-01-21 | Intel Corporation | Managing and implementing metadata in central processing unit using register extensions |
US10203958B2 (en) * | 2013-07-15 | 2019-02-12 | Texas Instruments Incorporated | Streaming engine with stream metadata saving for context switching |
GB2549511B (en) * | 2016-04-20 | 2019-02-13 | Advanced Risc Mach Ltd | An apparatus and method for performing operations on capability metadata |
-
2019
- 2019-08-05 US US16/531,208 patent/US11068268B2/en active Active
-
2020
- 2020-03-23 WO PCT/GB2020/050774 patent/WO2021023954A1/en unknown
- 2020-03-23 JP JP2021550246A patent/JP7465887B2/ja active Active
- 2020-03-23 KR KR1020217029253A patent/KR20220038581A/ko unknown
- 2020-03-23 CN CN202080018004.6A patent/CN113498507A/zh active Pending
- 2020-03-23 IL IL285610A patent/IL285610B1/en unknown
- 2020-03-23 EP EP20716877.4A patent/EP3912027B1/en active Active
- 2020-06-22 TW TW109121041A patent/TW202107276A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050055543A1 (en) | 2003-09-05 | 2005-03-10 | Moyer William C. | Data processing system using independent memory and register operand size specifiers and method thereof |
US20170337156A1 (en) | 2016-04-26 | 2017-11-23 | Onnivation Llc | Computing machine architecture for matrix and array processing |
US20180004510A1 (en) | 2016-07-02 | 2018-01-04 | Intel Corporation | Interruptible and restartable matrix multiplication instructions, processors, methods, and systems |
US20190042448A1 (en) | 2017-12-22 | 2019-02-07 | Intel Corporation | Systems, methods, and apparatuses utilizing cpu storage with a memory reference |
Also Published As
Publication number | Publication date |
---|---|
CN113498507A (zh) | 2021-10-12 |
IL285610A (en) | 2021-09-30 |
JP2022543331A (ja) | 2022-10-12 |
EP3912027A1 (en) | 2021-11-24 |
IL285610B1 (en) | 2024-01-01 |
EP3912027B1 (en) | 2022-11-30 |
TW202107276A (zh) | 2021-02-16 |
US20210042115A1 (en) | 2021-02-11 |
KR20220038581A (ko) | 2022-03-29 |
WO2021023954A1 (en) | 2021-02-11 |
US11068268B2 (en) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7465887B2 (ja) | データ構造処理 | |
EP3602279B1 (en) | Systems, methods, and apparatuses for matrix add, subtract, and multiply | |
Mittal et al. | A survey of architectural approaches for data compression in cache and main memory systems | |
US8639882B2 (en) | Methods and apparatus for source operand collector caching | |
US8751771B2 (en) | Efficient implementation of arrays of structures on SIMT and SIMD architectures | |
US20100115233A1 (en) | Dynamically-selectable vector register partitioning | |
US20140123145A1 (en) | Efficient memory virtualization in multi-threaded processing units | |
CN108205448B (zh) | 具有在每个维度上可选择的多维循环寻址的流引擎 | |
KR102434170B1 (ko) | 하이브리드 메모리 시스템 | |
JP7445431B2 (ja) | 命令の実行を制御する装置および方法 | |
CN114327362A (zh) | 大规模矩阵重构和矩阵-标量操作 | |
EP4189537A1 (en) | Register addressing information for data transfer instruction | |
US9928033B2 (en) | Single-pass parallel prefix scan with dynamic look back | |
US11023382B2 (en) | Systems, methods, and apparatuses utilizing CPU storage with a memory reference | |
US20230393849A1 (en) | Method and apparatus to expedite system services using processing-in-memory (pim) | |
US20230289185A1 (en) | Data processing apparatus, method and virtual machine | |
WO2023148467A1 (en) | Technique for performing memory access operations | |
GB2619911A (en) | Technique for performing outer product operations | |
JP2501001B2 (ja) | 仮想アドレス変換装置 | |
CN114675888A (zh) | 用于加载矩阵操作加速器瓦片的指令的装置、方法和系统 | |
TW201935249A (zh) | 在資料處理設備中的位址轉換 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20211018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20211227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7465887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |