JP7463397B2 - 組み込みリング領域を有するネットワークコンピュータ - Google Patents

組み込みリング領域を有するネットワークコンピュータ Download PDF

Info

Publication number
JP7463397B2
JP7463397B2 JP2021557203A JP2021557203A JP7463397B2 JP 7463397 B2 JP7463397 B2 JP 7463397B2 JP 2021557203 A JP2021557203 A JP 2021557203A JP 2021557203 A JP2021557203 A JP 2021557203A JP 7463397 B2 JP7463397 B2 JP 7463397B2
Authority
JP
Japan
Prior art keywords
pair
processing nodes
node
processing
links
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021557203A
Other languages
English (en)
Other versions
JP2022526158A (ja
Inventor
ノウルズ サイモン
トルドゥバッケン オラ
フェリックス ステファン
ポール ヒューズ ラーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Graphcore Ltd
Original Assignee
Graphcore Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Graphcore Ltd filed Critical Graphcore Ltd
Publication of JP2022526158A publication Critical patent/JP2022526158A/ja
Application granted granted Critical
Publication of JP7463397B2 publication Critical patent/JP7463397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Description

本開示は、特に、但し非限定的に、機械学習／人工知能用途におけるデータ交換を最適化するための、コンピュータ内で接続された処理ノード間のデータの交換に関する。
コレクティブ（ｃｏｌｌｅｃｔｉｖｅｓ）とは、コンピュータ内でデータを処理する際によく使用されるルーティンである。これらは、複数の異なる処理間でデータを共有及び処理可能にするルーティンであり、処理は、同じ処理ノード又は異なる処理ノードで動作し得る。例えば、ある処理がデータ記憶装置からデータを読み出す場合、「ブロードキャスト（ｂｒｏａｄｃａｓｔ）」処理を用いてそのデータを他の処理と共有することができる。別の例は、特定の機能の結果を複数の処理で必要とする場合である。「集約（ｒｅｄｕｃｔｉｏｎ）」は、複数の処理の各々からのデータ値に計算機能の適用を要求した結果である。「Ｇａｔｈｅｒ」及び「Ｓｃａｔｔｅｒ」コレクティブは、複数のデータ項目を扱う。特定のコレクティブは、機械学習処理用途で一層重要になっている。
ＭＰＩ（メッセージ通信インターフェース）は、多くの並列コンピューティングアーキテクチャに適用可能なメッセージ通信標準である。ＭＰＩは、機械学習に適用可能な多くのコレクティブを定義している。１つのそのようなコレクティブは、「Ａｌｌｒｅｄｕｃｅ」と称される。Ａｌｌｒｅｄｕｃｅ動作は、異なるソース処理からの複数のデータ値に作用する計算機能の結果が受信処理で提供されることを可能にする。受信処理がソース処理の１つであり得、複数の受信処理があり得ることに留意されたい。Ａｌｌｒｅｄｕｃｅコレクティブは、複数のソース処理からのデータ値を集約して、結果を（集約された結果の受信処理として動作する）全てのソース処理に配信する。ＭＰＩ標準によれば、Ａｌｌｒｅｄｕｃｅコレクティブは、全てのソース処理からのデータ値をｒｅｄｕｃｅコレクティブで（例えば、複数の処理の１つにおいて）集約し、次いで各ソース処理に結果をブロードキャストすることにより実行される。
図１は、ニューラルネットワークを訓練する分散アーキテクチャの概略ブロック図である。訓練データのソース１００が提供される。これは、訓練データを、訓練されているニューラルネットワークモデルに適用可能な状態に維持することができるデータベース又は他の任意の種類のデータ記憶装置であり得る。ニューラルネットワークモデルによる処理自体が複数の処理ユニット１１０ａ、１１０ｂ、１１０ｃ等にわたり分散される。図１には、３つのユニットのみを示しているが、任意の数の処理ユニットが使用され得ることが容易に認識されるであろう。各処理ユニット１１０ａ、ｂ、ｃが訓練データソース１００から訓練データのバッチを受信する。各処理ユニット１１０ａ、ｂ、ｃは、モデルを定義するパラメータの組１１２ａ、１１２ｂ、１１２ｃを保持する。訓練データの入力バッチは、計算機能１１４のパラメータの現在の組を用いて処理され、計算機能の結果を用いて、元のパラメータと、訓練データのバッチ及びパラメータの現在の組に対して計算機能を適用した結果としての新たなパラメータとの差異を表すいわゆるデルタを生成する。多くのニューラルネットワークにおいて、これらのパラメータは、「重み」と呼ばれ、そのため、デルタ値は、「デルタ重み」と称される。図１において、重みは、１１２ａ、ｂ、ｃと表示され、デルタ重みは、１１６ａ、ｂ、ｃと表示される。実際には、重み及びデルタ重みは、処理ユニットからアクセス可能な適当な記憶装置に保存されることが認識されるであろう。重み及びデルタ重みをローカルメモリに保持することができる場合、訓練処理の効率が大幅に向上する。
図１のアーキテクチャの目的は、３つの別々のモデルを訓練するのではなく、単一のモデルを分散的に訓練することである。従って、目的は、モデルパラメータ（又は重み）を各処理ユニット内の単一の共通の組に収束させることである。任意の特定の重みの組から始まり、各処理ユニットで受信された訓練データのバッチが同じでないと仮定すると、各処理ユニットの各計算機能により生成されるデルタ重みに変動があることは、明らかである。従って、必要とされるのは、バッチ化された訓練データの各反復後に複数の処理ユニットにわたりデルタ重みを分散させる方法である。これは、図１に概略的に示されており、組み合わせ関数１１８は、各処理ユニットからデルタ重みを受信し、デルタ重みを集約する平均化関数等の数学関数を実行する。組み合わせ関数１１８の出力は、次いで、各処理ユニット内の結合回路１２０ａ、１２０ｂ及び１２０ｃにそれぞれフィードバックされる。従って、新たな重みの組は、元の重みと、組み合わせ関数１１８からの組み合わされた出力との組み合わせとして生成され、新たな重み１１８ａ、１１８ｂ、１１８ｃは、局所メモリに戻されて保存される。次いで、訓練データの次のバッチが各処理ユニットに供給され、処理が複数回反復される。処理ユニットの開始重みが同じである場合、各反復後に同じ新たな値に再びリセットされることが明らかである。上記は、Ａｌｌｒｅｄｕｃｅ関数が特に有用な例であることが容易に分かるであろう。デルタ重みは、組み合わせ関数１１８に供給され、そこで集約され、次いで集約された形式で各処理ユニットに戻されて、元の重みと組み合わされ得る。
図１Ａは、Ａｌｌｒｅｄｕｃｅコレクティブが５つの処理ノードＮ０．．．Ｎ５の直線的に接続されたトポロジとしてどのように実装され得るかを示す概略図である。これらの処理ノードは、組み合わせ関数が分散される図１の処理ユニットに対応し得る。処理ノードは、各処理ノードが「順方向」リンクＬＦ及び「逆方向」リンクＬＢによって隣接ノードに接続されるライン構成で接続されて示されている。この図に示すように、方向語句が示唆するように、順方向リンクは、処理ノードを図１Ａの左から右に接続し、逆方向リンクは、処理ノードを図１Ａの右から左に接続する。各処理ノードは、２００として指定された処理能力及び２０２として指定された記憶能力を有する。処理能力及び記憶能力は、非常に多くの方法のいずれかで実装され得る。１つの特定の具体例において、処理ノードは、個々のタイルがその処理能力及び付随するメモリ機能を有する複数のタイルを含み得る。各処理ノードは、それがリンクＬＦ／ＬＢを介して隣接ノードに接続されることを可能にする１つ以上のリンクインターフェースも有する。
Ａｌｌｒｅｄｕｃｅコレクティブの実装を理解するために、第１のノードＮ０が、Δ０と表示された「部分」ベクトルを生成していると仮定する。「部分」とは、デルタ重みの配列、例えばベクトル又はテンソルを含むデータ構造であり得る。部分ベクトルは、各々が処理ノードに対する計算に対応する複数の部分の配列である。部分は、Ａｌｌｒｅｄｕｃｅコレクティブ内で直ちに交換可能であるように記憶能力２０２に保存される。単純な「ストリーミング」ラインＡｌｌｒｅｄｕｃｅアルゴリズムにおいて、順方向リンクは、「集約」に使用され、逆方向リンクは、「ブロードキャスト」に使用される。アルゴリズムは、一端の処理ノード（図１Ａの左側ノード）において、その隣接するノードＮ１に部分Δ０を送信することから始まる。ノードにおいて、入力部分（この場合にはΔ０）は、処理ノードＮ１における計算機能２００により生成された対応する部分Δ１だけ集約される。次いで、この集約（図１ＡではＡＤＤ機能として示す）の結果は、処理ノードＮ１から次の接続ノードＮ２に送られる。以下に詳述するように、ＡＤＤ機能は、部分の集約に使用され得る任意の組み合わせ関数で代替することができる。処理は、図１ＡにＮ４で示す最後の処理ノードにおいて部分の集約が完了するまで各処理ノードで行われる。この時点において、集約結果（和Δ）は、逆方向リンクＬＢを介して各処理ノードに返送される。集約結果は、各ノードで受信され、そのノードのメモリ機能に保存され、その後、次のノードにも送信される。このように、各処理ノードは、集約結果で終了する。
図１Ｂは、集約及びブロードキャストフェーズのタイミング図を示す。処理ノードは、１つ前のノードから入力データを受信するまで、集約結果を次のノードに送信できないことに留意されたい。従って、順方向リンクの各出力送信のために、Δと表記する固有の待ち時間が存在する。
更に、逆方向リンクは、完全に集約された結果が終点ノードで取得されるまでブロードキャストに使用されない。しかし、パイプライン効果に起因して部分ベクトルが大きい場合、そのノードが自らの部分のデータ項目の送信を終了するよりもかなり前に結果の先頭のデータ項目が始点ノードに戻るため、全ての順方向及び逆方向リンクで動作が相当重なる可能性がある。
若干の改良であるこのアルゴリズムの変更形態では、線の各終端の処理ノードは、集約が中央ノードで完了した状態で自らの部分の中央ノードに送信を開始することができる。その場合、結果は、ブロードキャストされて終点ノードに戻される。このシナリオでは、順方向及び逆方向リンクの両方において、例えばノードＮ２及びＮ３間並びにＮ３及びＮ４間で移動方向が反転されることに留意されたい。（順方向及び逆方向リンクの両方において最終ノードＮ５を第１のノードＮ０に接続することにより）線が閉じてリングとした場合、パイプラインアルゴリズムは、集約及びブロードキャストを同じ方向に直列化できるため、双方向リンクによって形成された２つの論理リングは、それぞれ独立して、データの半分に対して作用することができる。図１Ｃを参照されたい。すなわち、各部分ベクトルは、２つの部分に分割される。第１の半分ΔＡは、順方向リンクで集約され（図１Ａのように）、Ｎ５とＮ０との間で接続レッグにブロードキャストされる。ベクトルΔＢの他の半分は、逆方向リンクで集約され、次いで逆方向リンクの接続リングにブロードキャストされる。
図１Ｄは、順方向及び逆方向リンクに対応するタイミング図を示す。１次元リングの原理は、図１Ｃ及び１Ｄに示されており、円環状に接続されたコンピュータのような２次元リングに拡張可能である。
２次元でリングを用いる代替方式は、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒコレクティブに続いてＡｌｌｇａｔｈｅｒコレクティブを用いてＡｌｌｒｅｄｕｃｅを実行することである。Ｊａｉｎ及びＳａｂｈａｒｗａｌによる「Ｏｐｔｉｍａｌ Ｂｕｃｋｅｔ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ ｌａｒｇｅ ＭＰＩ ｃｏｌｌｅｃｉｖｅｓ ｏｎ ｔｏｒｕｓ ｉｎｔｅｒｃｏｎｎｅｃｔｓ」（ＩＣＳ’１０，Ｊｕｎｅ ２－４，Ｔｓｕｋｕｂａ）という名称の論文は、円環相互接続プロセッサ内の処理ノード間の双方向リンクを仮定するＡｌｌｇａｔｈｅｒ、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒ及びＡｌｌｒｅｄｕｃｅコレクティブのためのバケットに基づくアルゴリズムを提示している。このアプローチは、各ステップで扱われる複数のデータ値（フラグメント）があることに基づいて動作する。ｒｅｄｕｃｅ－ｓｃａｔｔｅｒコレクティブにおいて、各処理は、初期部分ベクトルから開始される。ここでの処理への言及は、処理ノードで実行される処理への言及であると仮定する。部分ベクトルは、複数の要素又はフラグメントに分割することができる。全ての処理の対応する要素が集約され、これらの集約要素は、次いで、複数の処理にわたり分散される。Ａｌｌｇａｔｈｅｒコレクティブにおいて、他の処理が他の全ての処理から全ての要素を受信する。ｒｅｄｕｃｅ－ｓｃａｔｔｅｒコレクティブは、全ての部分を集約し、各集約を各ノードに保存する（図２を参照されたい）。Ａｌｌｒｅｄｕｃｅコレクティブは、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒコレクティブに続いて、Ａｌｌｇａｔｈｅｒコレクティブ動作を実行することにより実行され得る。
Ｊａｉｎの論文で議論されているように、円環相互接続は、分散メモリスーパーコンピュータのための魅力的な相互接続アーキテクチャである。上記の議論において、コレクティブを処理間通信に関連して説明してきた。分散スーパーコンピュータにおいて、処理ノードは、相互接続され、各処理ノードは、コレクティブに関する１つ以上の処理に対して応答的であり得る。円環相互接続は、Ｎ次元配列に構成された処理ノードを有する一種のメッシュ相互接続であり、各ノードは、最も近い隣接ノードに接続され、配列の両エッジの対応するノードも接続される。双方向通信リンクは、相互接続された処理ノード間に存在する。
Ｊａｉｎ及びＳａｂｈａｒｗａｌによる上述の論文で議論されたコレクティブを実行するアルゴリズムは、円環接続されたアーキテクチャに適用される。これにより、コレクティブは、異なる次元のリング内のベクトルの異なるフラグメントを同時に処理することができるため、処理帯域幅が効率的になる。実際に、Ｊａｉｎ及びＳａｂｔｈａｗａｌは、その技術を非対称トーラスに対して最適であるように提示しており、これが正しいことは、この分野で受け入れられている。
本開示の目的は、特に、但し非限定的に、機械学習における処理機能に使用するための、Ａｌｌｒｅｄｕｃｅ関数を実行するための改良されたトポロジ及び方法を提示することである。本明細書に記述するトポロジ及び構成は、特にＡｌｌｒｅｄｕｃｅの効率的な実装に有効であるが、他の機械学習コレクティブ及び他の種類の並列プログラムにも有利に使用され得る。
本明細書に記述するトポロジ及び構成は、Ａｌｌｒｅｄｕｃｅの効率的な実行に特に効果的であるが、他の機械学習コレクティブ及び他の種類の並列プログラムにも有利に使用され得る。
本発明の一態様は、処理ノードの複数の対向するペアを含むラダー構成をとるように配置された複数の相互接続された処理ノードを含むコンピュータであって、各ペアの処理ノードは、２つのリンクによって互いに接続され、各ペアにおける処理ノードは、少なくとも１つのリンクにより、隣接するペアにおける対応する処理ノードに接続され、処理ノードは、処理ノード及びリンクのそれぞれの組によって形成された２つの組み込み１次元リングを周回してデータを送信するようにラダー構成を動作させるようにプログラムされ、各リングは、ラダー内の全ての処理ノードを１回のみ使用する、コンピュータを提供する。
ラダー構成は、処理ノードの第１の終端ペア、処理ノードの少なくとも１つの中間ペア及び処理ノードの第２の終端ペアを含んでもよく、第１及び第２の終端ペアにおける対応する処理ノードは、それぞれの少なくとも１つのリンクによって互いに接続される。
一実施形態において、各処理ノードは、当該ノードの部分ベクトルをフラグメントに分割し、連続的なフラグメントを、各リングを周回して送信するようにプログラムされる。
各リングは、論理リングの組として動作してもよく、連続的なフラグメントは、同時送信ステップで各論理リングを周回して送信される。
各処理ノードは、フラグメントを２つのリンクの各々で同時に出力するように構成されてもよい。
各処理ノードは、フラグメントを２つのリンクの各々で同時に受信するように構成されてもよい。
いくつかの実施形態において、各リンクは、双方向性である。これにより、コンピュータ内で動作中のリングの数が２倍になる。
ＭＬ又は他の分散アプリケーションのためのＡｌｌｒｅｄｕｃｅコレクティブを実行するために、各処理ノードは、２つの入力フラグメントを、その処理ノードにおける部分ベクトルの２つの対応する局所的に保存されたフラグメントに集約し、集約されたフラグメントをＡｌｌｒｅｄｕｃｅコレクティブのｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおいて２つのリンクで同時に送信するように構成され得る。
各処理ノードは、完全に集約されたフラグメントをＡｌｌｒｅｄｕｃｅコレクティブのＡｌｌｇａｔｈｅｒフェーズにおいて２つのリンクで同時に送信するように構成され得る。
本発明の別の態様は、処理ノードの対向するペアが２つのリンクによって接続されるラダー構成をとるように配置された複数の相互接続された処理ノードを含むコンピュータを動作させる方法であって、各ペアにおける処理ノードは、隣接するペアにおける対応する処理ノードにそれぞれ接続され、本方法は、２つの組み込み１次元リングを周回してデータを送信するようにラダー構成を動作させることを含み、各リングは、ラダー内の全ての処理ノードを１回のみ使用する、方法を提供する。
いくつかの実施形態による方法は、各組み込み１次元リングを複数の論理リングとして動作させることと、連続的なフラグメントを、連続送信ステップで各論理リングを周回して送信することとを含む。
別の態様は、ラダー構成でコンピュータを構築する方法であって、
処理ノードの第１のペアを提供することと、
２つの第１のリンクにより、処理ノードの第１のペアを一緒に接続すること、
処理ノードの第２のペアを提供することと、
２つの第２のリンクにより、処理ノードの第２のペアを一緒に接続することと、
処理ノードの第１のペアの１つを、ラダー接続リンクにより、処理ノードの第２のペアの対応する１つに接続することと、
処理ノードの第３のペアを提供することと、
２つの第３のリンクにより、処理ノードの第３のペアを一緒に接続することと、
処理ノードの第２のペアの１つを、更なるラダー接続リンクにより、処理ノードの第３のペアの対応する１つに接続することと、
処理ノードの第３のペアの１つを、ラダー戻りリンクにより、処理ノードの第１のペアの対応する１つに接続することと、
を含み、
コンピュータは、２つの組み込み１次元リングを周回してデータを送信するように動作するように構成され、各リングは、ラダー構成内の全ての処理ノードを１回のみ使用する、方法を提供する。
ラダー構成は、ラダー構成に対する終端ペアとして機能する第１及び第３のペアの中間に更なる第２のペアを導入することによって拡張されてもよい。更なる第２のペアは、更なるラダー接続リンクによって互いに接続された対応する処理ノードを有する。実際に、更なる第２のペアの導入は、ラダー戻りリンクを切り離し、それらをラダー接続リンクとして機能するように使用して、後続のペアの処理ノードに接続することにより、第３のペアの状態を変更することによって実行されてもよい。その後続のペアは、次いで、終端ペアとして機能するか、又は終端ペアとして機能する別の後続のペアにそれ自体接続されてもよい。このように、ラダー構成は、追加的な処理ノードを収容するために拡張することができる。
各処理ノードは、４つの動作可能なリンクを有してもよく、２つは、そのペアとなる処理ノードに接続するために使用され、１つは、隣接するペアにおける対応するノードに接続するために使用され、１つは、別の隣接するペア（それが中間ペアである場合）における対応するノードに接続するか、又はラダー戻りリンクとして他の終端ペア（それが終端ペアである場合）に接続するために使用される。
Ａｌｌｒｅｄｕｃｅコレクティブを実行するために、本方法は、２つの組み込みリングを同時に使用してｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズを、２つの組み込みリングを同時に使用してＡｌｌｇａｔｈｅｒフェーズを実行するようにラダー構成を動作させることを含んでもよく、Ａｌｌｇａｔｈｅｒフェーズは、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズに続く。
各処理ノードは、ｒｅｄｕｃｅ ｓｃａｔｔｅｒフェーズで交換される準備ができているデータ項目（ベクトル又はテンソルなど）の配列を保存するように構成されたメモリを含んでもよく、各データ項目は、それぞれ配列内に配置され、対応するデータ項目は、他の処理ノードの配列内の対応する位置に配置される。配列は、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおける「部分」ベクトル（部分結果のベクトル）又はＡｌｌｇａｔｈｅｒフェーズにおける「結果」（完全に集約された部分のベクトル）であってもよい。
処理ノードは、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおいて、各リング内の隣接する処理ノードにデータ項目を順方向に送信するようにプログラムされてもよい。各ステップで送信され得るデータ項目は、「フラグメント」と称される。フラグメントは、本明細書に記述するようにベクトルの一部であり、ベクトルは、組み込みリングに形成された論理リングを利用するために複数のフラグメントに分割される。
各配列は、部分デルタのベクトルの少なくとも一部を表してもよく、各部分デルタは、各処理ノードに保存された値への調整を表す。各処理ノードは、計算ステップで部分デルタのベクトルを生成するようにプログラムされてもよい。各処理ノードは、そのベクトルを、２つの組み込みリングの利用のために２つの部分配列に分割するようにプログラムされてもよい。
ここで、本発明のよりよい理解のため、本発明がどのように実施されるかを示すために添付の図面を例として参照する。
ニューラルネットの分散訓練を示す概略図である。 簡単な「ストリーミング」ラインＡｌｌｒｅｄｕｃｅアルゴリズムを実行する一連の処理ノードを示す概略図である。 「ストリーミング」ラインＡｌｌｒｅｄｕｃｅアルゴリズムのタイミング図である。 リング状に接続された終点ノードを有するラインの概略図である。 リングＡｌｌｒｅｄｕｃｅアルゴリズムのタイミング図である。 ｒｅｄｕｃｅ－ｓｃａｔｔｅｒステップに続いて、ＡｌｌｇａｔｈｅｒステップによるＡｌｌｒｅｄｕｃｅ関数の実行を示す概略図である。 バケットに基づくＡｌｌｒｅｄｕｃｅアルゴリズムを示す。 ２つのリングが組み込まれた処理ノードの構成の概略図である。 ２：１帯域幅非対称性を有する、２×１２トロイド又は二重リングとしてのラダー構成を示す。 グラフの接続性を示す図であり、リンクへの全ノード帯域幅Ｂの割り当てを示す。
本発明の複数の態様は、機械学習の動作負荷のアクセラレータとして機能するように設計されたマルチタイルプロセッサに関連して開発された。アクセラレータは、複数の相互接続された処理ノードを含む。各処理ノードは、単一のマルチタイルチップ、複数のチップのパッケージ又は複数のパッケージのラックであり得る。本明細書における目的は、決定論的（反復可能）な計算で極めて効率的な機械を考案することである。処理ノードは、コレクティブ、特にブロードキャスト及びＡｌｌｒｅｄｕｃｅを効率的に実行可能にするように相互接続される。
１つの特定のアプリケーションは、分散処理を用いてニューラルネットワークを訓練する際にモデルを更新することである。これに関連して、分散処理は、チップ若しくはパッケージ又はラック等の異なる物理的実体として存在する複数の処理ノードを利用する。すなわち、処理ノード間のデータの送信では、物理リンクを介してメッセージを交換する必要がある。
機械学習専用のトポロジを開発する際の課題は、高性能コンピューティング（ＨＰＣ）ネットワークの一般的な分野の課題と異なる。ＨＰＣネットワークは、通常、オンデマンド非同期全対全個人向け通信に重点が置かれているため、動的ルーティング及び帯域幅の過剰供給が通常である。帯域幅の提供よりも待ち時間を短縮する目的のため、余剰帯域幅がＨＰＣネットワーク供給される場合がある。動作中の通信リンクの過剰供給は、電力を浪費して計算性能に影響する恐れがある。今日計算に用いられる最も一般的な種類のリンクは、データ送信に使用されるか否かに関わらず、動作中に電力を消費する。
本発明者は、ＭＩ作業負荷に特に適合され、且つＭＩ作業負荷の以下の属性に対処する機械トポロジを開発した。
ＭＩ作業負荷において、チップ間通信では、現在、ブロードキャスト及びＡｌｌｒｅｄｕｃｅコレクティブが主流である。ブロードキャストコレクティブは、ｓｃａｔｔｅｒコレクティブに続いてＡｌｌｇａｔｈｅｒコレクティブにより実行可能であり、Ａｌｌｒｅｄｕｃｅコレクティブは、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒコレクティブに続いてＡｌｌｇａｔｈｅｒコレクティブにより実行可能である。これに関連して、チップ間という用語は、外部通信リンクを介して接続された処理ノード間の任意の通信を指す。上述のように、これらの処理ノードは、チップ、パッケージ又はラックであり得る。通信リンクは、印刷された回路基板上のチップ間又は異なる印刷された回路基板上のチップ間に存在し得ることに留意されたい。
動作負荷は、個々の知能処理装置（ＩＰＵ）機械内で全対全通信が基本的にチップ間であるようにコンパイル可能である。
Ａｌｌｒｅｄｕｃｅコレクティブは、上述の通りであり、図２に示されている。図２は、開始状態Ｓ１における４つのノードの各々の部分値の組（ベクトル）、すなわち「部分」ベクトルＰ０、Ｐ１、Ｐ２、Ｐ３を示す。これに関連して、ノードとは、複数の処理ノードのネットワークにおける処理ノードである。各ノードＮ０、Ｎ１、Ｎ２、Ｎ３は、対応して斜線が引かれた大きいひし形格子、幅広の下向き斜め縞、大きい正方形格子、幅広の上向き斜め縞である４つの「対応する」部分を有することに留意されたい。すなわち、各部分は、例えば、Ｐ０（ｎ）のベクトルにおけるノードｎが、Ｐ０（ｎ＋１）のベクトルにおけるノードｎ＋１と同じ位置を有するように、自らの部分ベクトルに位置を有する。添え字（ｎ）は、部分が存在するノードを示すために使用され、従って、Ｐ０（０）は、ノードＮ０の部分Ｐ０である。ｒｅｄｕｃｅ－ｓｃａｔｔｅｒパスにおいて、対応する部分は、集約され、集約は、複数ノードの１つに施される。例えば、部分Ｐ０（０）、Ｐ０（１）、Ｐ０（２）、Ｐ０（３）は、（ｒ０に）集約されてノードＮ０に置かれる。同様に、部分Ｐ１（０）、Ｐ１（１）、Ｐ１（２）及びＰ１（３）は、（ｒ１に）集約されてノードＮ１に置かれる。以下同様であり、中間状態Ｓ２において、各ノードは、複数の集約ｒ０、ｒ１、ｒ２及びｒ３の１つを施される。説明したように、集約は、任意の組み合わせ関数、

であり得、これは、独立演算子（例えば、最大化）又は関連演算子＝Ｐ１（０）＊Ｐ１（１）＊Ｐ１（２）＊Ｐ１（３）を含み得る。次いで、Ａｌｌｇａｔｈｅｒパスにおいて、各集約が全てのノードに施されて状態Ｓ３を起動させ、ここで、各ノードに４つの集約の全てが施される。Ｓ１において、「対応する」部分、例えばＰ０（０）、Ｐ０（１）、Ｐ０（２）及びＰ０（３）が全て異なり得るのに対し、状態Ｓ３では、各集約、例えばｒ０が全てのノードに対して同じであるが、但しｒｉ＝ｆ｛（Ｐｉ（０）、Ｐｉ（１）、Ｐｉ（２）及びＰｉ（３））｝であることに留意されたい。機械学習において、部分値Ｐ０、Ｐ１、Ｐ２、Ｐ３の組は、ベクトルである。部分（例えば、更新された重み）のベクトルが訓練中にモデルの各パスに生成される。状態Ｓ３における各ノードの集約ｒ０（ひし形格子）、ｒ１（下向き斜め縞）、ｒ２（正方形格子）、ｒ３（上向き斜め縞）は、完全集約ベクトル、すなわち結果（又は完全に集約された部分）のベクトルである。機械学習に関連して、各部分は、モデルのパラメータに対する更新デルタの組であり得る。代替的に、各部分は、（本明細書で詳述しない構成での）更新されたパラメータであり得る。
図３Ａ及び３Ｂは、６つの「仮想」ＩＤリングを仮定するｒｅｄｕｃｅ－ｓｃａｔｔｅｒ／Ａｌｌｇａｔｈｅｒのための、バケットに基づくアルゴリズムを示す。これらは、本明細書において「論理」リングとも称される。図３Ａは、複数の仮想リングにおける部分の集約を示す概略図である。各部分は、６つのフラグメントに分割される。図３Ａにおいて、大文字Ｒ、Ｙ、Ｇ、Ｂ、Ｐ、Ｌは、それぞれハッチングされたひし形格子、上向き斜め縞、正方形格子、水平縞、下向き斜め縞、垂直縞で示す各ノードで保存された部分の異なるフラグメントを指す。文字は、互いに集約対象であり、フラグメントの「仮想」又は「論理」リングを定義する対応するフラグメントを示す。図３Ａを参照すると、各々の部分Ｐ０、Ｐ１、Ｐ２、Ｐ３及びＰ４における「Ｒ」フラグメントは、結果ベクトル

の単一のフラグメントに集約される。Ｙ、Ｇ、Ｂ、Ｐ及びＬフラグメントも同様である。
図３Ｂは、Ａｌｌｒｅｄｕｃｅ処理の各ステップにおけるデータ交換及び計算を示す、横軸に時間を取ったタイミング図を示す。図３Ａ及びＢにおいて、Ａｌｌｒｅｄｕｃｅ処理は、ｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズに続いてＡｌｌｇａｔｈｅｒフェーズにより実現される。図３Ｂにおいて、各フラグメントを上記のように異なるハッチングで示している。
図３Ａ及び３Ｂにおける表記は、以下の通りである。部分は、それぞれＰ０、Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５として示される。処理の開始時点において、各部分は、各ノードＮ０、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５に保存される。各フラグメントは、各々が集約されると考えられる仮想リング内でのフラグメントの定義及び位置に応じて表示される。例えば、ＲＡ０は、ノードＮ０－Ｎ１－Ｎ２－Ｎ３－Ｎ４－Ｎ０によって形成された仮想リングの先頭フラグメントであるため、部分Ｐ０のＲフラグメントを示す。ＲＡ１は、その仮想リングで２番目の位置にあるノードＮ１のＲフラグメントを示す。ＹＡ０は、ノードＮ１のＹフラグメントを示す。添え字「０」は、その仮想リングの先頭フラグメントであることを示し、Ｙ－リングは、Ｎ１－Ｎ２－Ｎ３－Ｎ４－Ｎ０－Ｎ１である。特に、Ａの添え字が仮想リングを反映し、物理ノード（又は部分）に対応しないことに留意されたい。図３Ａは、順方向リンクの仮想リングのみを示すことに留意されたい。図３Ｂは、逆方向リンクで均等な処理が行われることを示し、フラグメントをＢで示す。
ステップ１において、各仮想リングの先頭フラグメント（Ａ０）がそのノードから次の隣接ノードに移送され、そのノードで対応するフラグメントにより集約される。すなわち、ＲＡ０は、Ｎ０からＮ１まで移動して、Ｒ（Ａ０＋Ａ１）に集約される。再び、ここでは記号「＋」は、任意の組み合わせ関数の省略形として使用される。同じステップで各仮想リングのＡ０フラグメントが同時に送信されることに留意されたい。すなわち、Ｎ１とＮ２との間のリンクは、ＹＡ０の送信に使用され、Ｎ２とＮ３との間のリンクは、ＧＡ０の送信に使用され、以下同様である。次のステップでは、対応する集約フラグメントが順方向リンクを介して次の隣接ノードに送信される。例えば、Ｒ（Ａ０＋Ａ１）がＮ１からＮ２に送信され、Ｙ（Ａ０＋Ａ１）がＮ２からＮ３に送信される。分かりやすくするために、図３Ａで全てのフラグメントに番号が付与されておらず、全ての送信に番号が付与されていないことに留意されたい。フラグメント及び数の完全な組を図３Ｂに示す。本処理は、５ステップで実行される。５ステップ後、各ノードで全てのフラグメントが集約される。第５のステップの終了時点において、集約は、そのフラグメントの対応する各リングの最後のノードで行われる。例えば、Ｒ集約は、ノードＮ５で行われる。
Ａｌｌｇａｔｈｅｒフェーズの開始は、各仮想リングの最後から最初のノードへの送信により始まる。従って、Ｒフラグメントの最後の集約は、Ａｌｌｇａｔｈｅｒフェーズの第１のステップの準備ができているノードＮ５で終了する。Ｙフラグメントの最後の集約は、対応してノードＮ０で終了する。Ａｌｌｇａｔｈｅｒフェーズの次のステップでは、集約されたフラグメントは、自らの次の隣接ノードに再び送信される。従って、完全に集約されたＲフラグメントは、現在、Ｎ２にも存在し、完全に集約されたＹフラグメントは、現在、Ｎ３にも存在し、以下同様である。このように、各ノードは、Ａｌｌｇａｔｈｅｒフェーズの終了時点において、部分ベクトルの全てのフラグメントＲ、Ｙ、Ｇ、Ｂ、Ｐ、Ｌが完全に集約された状態となって終了する。
アルゴリズムの実行が最適であるのは、集約に必要な計算をパイプライン待ち時間に覆い隠すことができる場合である。Ａｌｌｒｅｄｕｃｅの実行のためにコンピュータ内に適当なリングを形成する際、リングの循環がリング内の各ノードを１回のみ訪問しなければならないことに留意されたい。従って、双方向リンク（図１Ａ）を有するラインによって形成された自然のリングは、最も効率的なリングではない。
ここで、Ａｌｌｒｅｄｕｃｅコレクティブを実行するために、処理ノード間で部分及び結果の効率的な受け渡しを可能にする処理ノードの相互接続されたネットワークの改良されたトポロジについて記述する。
図４Ａは、複数の処理ノードが接続されたトポロジを示す概略図である。図４Ａにおいて、ラダー形式の８つの処理ノードがあるが、本原理は、ラダー状に配置された処理ノードの任意の数のペアに拡張できることが認識されるであろう。各処理ノードは、円として示され、参照が容易であるように数字が表示される。以下の記述において、ノードを参照する場合に添え字Ｎが挿入される。例えば、図４Ａにおいて、Ｎ０は、ノードＮ０を表す円を示す。処理ノードは、後述する方法でリンクによって接続される。各リンクは、双方向性であり、すなわち、リンクを介して両方向にデータを送信することができる。物理的相互接続及び論理的接続があることに留意されたい。論理的接続を用いて、各々が２つの方向を有する２つの連続的な組み込みリングを形成する。最初に、物理的接続について記述する。Ｙ方向の処理ノードは、単一の双方向リンクにより、その隣接するノードにそれぞれ接続される。対向する処理ノードが２つの双方向リンクによって接続される。例えば（図４Ａの左側垂直方向を見ると）、Ｎ０は、単一の双方向リンク（図４において、２つの逆向きに対向する矢印として示す）によりＮ２に接続される。同様に、Ｎ２は、Ｎ４に接続され、Ｎ４は、Ｎ６に接続され、Ｎ６は、Ｎ０に戻って接続される。水平方向において、ノードＮ０は、２つの双方向リンク（一方を黒色の細かい破線の逆向き矢印で示し、他方をグレーの粗い破線の逆向き矢印で示す）によりＮ１に接続される。同様に、Ｎ２は、Ｎ３に接続され、Ｎ４は、Ｎ５に接続され、Ｎ６は、Ｎ７に接続される。この物理的接続により、２つの論理組み込みリング（それぞれ双方向である）を構造に組み込むことができる。第１のリング（グレーの粗い破線で示す）は、Ｎ０からＮ１、Ｎ１からＮ３、Ｎ３からＮ２、Ｎ２からＮ４、Ｎ４からＮ５、Ｎ５からＮ７、Ｎ７からＮ６、そしてＮ０に戻って伸長する。第２の論理リング（黒色の細かい破線で示す）は、Ｎ０からＮ２、Ｎ２からＮ３、Ｎ３からＮ５、Ｎ５からＮ４、Ｎ４からＮ６、Ｎ６からＮ７、Ｎ７からＮ１、Ｎ１からＮ０に戻って伸長する。各リングは、全て８つの処理ノードを含む。いずれの単一の経路にも衝突がないため、２つのリングを同時に使用できることにも留意されたい。
図４Ａ及び４ＢのノードＮ０を考える。ノードＮ０は、対向ペアノードと称するノードＮ１にそれを接続する２つのリンクを有する。これらのリンクは、Ｌ０１１及びＬ０１２と表示される。Ｌ０１の表記は、リンクがノード０及び１を接続することを示すためのものである。表記１は、ノード０及び１間の第１のリンクであることを示し、表記２は、ノードＮ０及びＮ１間の第２のリンクであることを示す。本実施形態において、各リンクは、双方向であることに留意されたい。ノードＮ０は、Ｌ０２と表示された第３の双方向リンクも有する。リンクＬ０２は、次の隣接するペアの対応するノードＮ２にラダー構成で接続される。この理由のため、リンクＬ０２は、ラダー接続リンクと称される。ノードＮ０は、Ｌ０６と表示された第４のリンクを有する。このリンクは、対応するノードＮ０及びＮ６をラダー構成の終端ペアにおいて接続する。図４Ａ及び４Ｂにおいて、第１の終端ペアは、ノードＮ０及びＮ１の対向ペアであり、第２の終端ペアは、対向ノードＮ６及びＮ７である。対向ペアＮ６、Ｎ７の処理ノードは、２つの双方向リンクＬ６７１、Ｌ６７２により同様に接続されることに留意されたい。
終端ペア（Ｎ０及びＮ６）の対応するノード間で伸長するリンクＬ０６と、対応してノードＮ１及びＮ７間で伸長するリンクＬ１７とは、ラダー戻りリンクと称される。これらのリンクは、ラダー構成の各組み込みリングを完全な１次元リングにすることができる。
図４の実施形態のラダー構成は、２つの中間対向ペアＮ２／Ｎ３及びＮ４／Ｎ５を含む。各ペアの対向ノードは、対応するリンクＬ２３１、Ｌ２３２；Ｌ４５１、Ｌ４５２によって接続される。
対向ペアの対応するノードは、ラダー接続リンクを介して接続される。例えば、第１の終端ペアのノードＮ１は、リンクＬ１３によりノードＮ３及び隣接する中間ペアに接続される。図４Ａ及び４Ｂにおいて、各リンクを２つの双方向矢印によって示している。しかし、これらは、単一の物理リンク構造に収容でき、その物理リンク構造を介する双方向通信路を示す。代替的な実施形態において、リンク構造の各方向は、別々の物理的表現であり得る。
図４Ａ及び４Ｂの実施形態において、８つのノードの４つの対向ペアは、全体でラダー構成を形成する。ラダー構成は、更なる対向ペアを含むように簡単に拡張され得ることが容易に認識されるであろう。これは、終端ペアのノードにおけるリンクの接続を変えることにより行われ得る。例えば、別の対向ペアをラダー構成に追加するために、リンクＬ６０は、ノードＮ０から切り離されて、更なるノードＮ８（点で示す）に接続される。ノードＮ８は、自らの物理リンクを有し、このリンクは、次いで、ノードＮ０にラダー戻りリンクとして接続される。同様に、ノードＮ７からノードＮ１まで伸長するリンクＬ７１は、ノードＮ１から切り離されて、新たなノードＮ９（点で示す）に接続される。Ｎ９からの物理リンクは、次いで、ラダー戻りリンクノードＮ１として接続される。ノードＮ８及びＮ９は、物理リンクＮ８９１及びＮ８９２によって互いに接続される。
必要に応じて、更なるノードのペアをラダー構成に追加して、コンピュータの処理能力を拡張することができる。新たなノードが追加された場合、ラダー構成の終端ペア以外の他のノードのペアに存在する接続を中断する必要がないことに留意されたい。これにより、所望の追加的な処理ノードを含めるようにラダー構成を拡張することが極めて容易になる。
ラダー構成の組み込みリングは、図４Ｂに示すような外観のため、ＶＲ１、ＶＲ２と表示された「バーリーツイスト」リングと見なすことができる。図４Ｂに示すリングは、ラダー構成で組み込まれた仮想データ送信リングであることが強調される。これらのリングは、異なる競合リングではいずれのリンクも２回使用されないため、同時に動作可能である。
図４Ｃは、２×１２環構造に配置された２４の処理ノードを有する一実施形態を示す。リンクを介した帯域幅の使用率を図４Ｃに示す。ペア内リンクの帯域幅は、Ｂ／２である。ペア間リンクの帯域幅使用率は、Ｂ／４である。戻りリンクの帯域幅使用率は、Ｂ／４である。本明細書では、これを２：１帯域幅非対称性と称する。
図４Ｄは、構造を同時に循環可能な２つの組み込みリングを概略的に示す。これらのリングは、同型（すなわち同じ形状であり、従って長さが同じ）である。上述のように、各リングは、構造内の全てのノードを厳密に１回通る。各リングは、リング内でリンク毎に帯域幅Ｂ／４を使用する。処理ノード間で動作する２つのリンク（ペア内リンク）が存在する場合、上述のように、全帯域幅は、Ｂ／２である。
この構造を使用するために、送信対象の部分（又はフラグメント）が各ノードで２つの部分に分割され、各部分は、図３Ａ及び３Ｂを参照しながら上に述べた１次元リングアルゴリズムを用いて複数のリングの１つを周回して完全に集約される。
各ノードは、サイズ、

のフラグメントを出力し、ここで、Ｎは、ノードの数であり、Ｖは、特定のフェーズでｒｅｄｕｃｅ－ｓｃａｔｔｅｒ又はＡｌｌｇａｔｈｅｒされるデータ構造のサイズである。開始時点において、Ｖは、部分ベクトルのサイズである。フラグメントの数は、リングを周回する各ステップの実行前のリング内のノードの数に等しい。前述のＪａｉｎ論文に記述されている構造と比較して、リングは、全てのノードを経由し、全てのリンクが常時使用されることに留意されたい。本明細書において、各処理ノードは、自らのデータを２つのリンクに同時に出力可能であり、且つ同時にデータを受信及び処理可能であると仮定する。各リングは、１次元、すなわち処理ノードの非分岐鎖である。
各ノードは、処理又は計算機能を実行できる。各ノードは、単一のプロセッサとして実装することができる。しかし、各ノードが単一のチップ又はチップのパッケージとして実装され、各チップが複数のプロセッサを含む可能性がより高い。個々のノードの各々を実現する多くの異なる方法がある。一例において、ノードは、公開番号英国特許第２５６９８４３号明細書、英国特許第２５６９４３０号明細書、英国特許第２５６９２７５号明細書の英国出願に記述される種類の知能処理ユニットで構成され得、その内容は、参照により本明細書に援用される。しかし、本明細書に記述する技術は、ノードを構成する任意の種類のプロセッサに使用され得る。本明細書で概説するのは、機械学習モデルで有用な特定の交換パターンを実行するために効率的にデータを交換する方法である。更に、リンクは、任意の適当な方法で実現できる。リンクが双方向であることが有利であり、同時に両方向で動作可能であることが好適であるが、これは、必須条件ではない。通信リンクの１つの特定のカテゴリは、リンクを介して搬送されるデータの量又はそのデータの搬送に費やした時間から独立した電力要件を有するＳＥＲＤＥＳリンクである。ＳＥＲＤＥＳは、シリアライザ／デシリアライザの略語であり、そのようなリンクは、公知である。このようなリンクの導線を介して信号を送信するには、信号を生成するために導線に電力を印加して電圧を変化させる必要がある。ＳＥＲＤＥＳリンクには、電力を導線に印加し続けて特定の電圧レベルに維持して、その電圧レベルの変動（０～印加電圧レベルの変動）により信号が搬送されるようにするという特徴がある。従って、使用されるか否かに関わらず、ＳＥＲＤＥＳリンクの帯域幅容量を維持するのに固定電力が存在する。ＳＥＲＤＥＳリンクは、各終端において、リンク層装置を銅線等の物理リンクに接続する回路により実装される。この回路は、ＰＨＹ（物理層）と称される場合がある。ＰＣＩｅ（周辺機器相互接続エクスプレス（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ））は、高速コンピュータを接続するためのインターフェース基準である。
リンクが使用されない間、電力を殆ど消費しないように動的に無効化することが可能である。しかし、機械学習アプリケーションの起動時間及び非決定論的性質では、一般にプログラム実行中の動的起動が問題となる。その結果、本発明者は、チップ間リンクの電力消費がいずれの特定の構成でも本質的に一定であり、従って、最良の最適化が、チップ間トラフィックを可能な限りＩＰＵ動作と同期状態に維持することにより、物理リンクの利用率を最大化することであるとの事実を利用することがより良好であり得ると判断した。
ＳＥＲＤＥＳ ＰＨＹは、全二重（すなわち、毎秒１６ＧビットのＰＨＹは、各方向に同時に毎秒１６Ｇビットをサポートする）であるため、全リンク帯域幅使用は、バランスが取れた双方向トラフィックを示唆する。更に、直接チップ間通信の使用は、スイッチ経由等の間接通信と比較して重要な利点があることに留意されたい。直接チップ間通信は、スイッチ方式の通信よりも電力効率がはるかに高い。
考慮すべき別の要因として、ノード間の帯域幅要件がある。１つの目的は、ノード間通信を、分散機械学習の各ノードで実行される計算で覆い隠すのに十分な帯域幅を得ることである。
機械学習用マシンアーキテクチャを最適化する場合、必要とされる帯域幅の尺度としてＡｌｌｒｅｄｕｃｅコレクティブを用いることができる。Ａｌｌｒｅｄｕｃｅコレクティブの一例を、モデル平均化のためのパラメータ更新の扱いに関して上記に示した。他の複数の例では、勾配平均化及び基準の計算が含まれる。
一例として、残差学習ネットワークのＡｌｌｒｅｄｕｃｅ要件を考慮することができる。残差学習ネットワークは、深い畳み込みニューラルネットワークのクラスである。深い畳み込みのニューラルネットワークにおいて、複数の層を用いて各層内の各々の特徴を学習する。残差学習において、特徴の代わりに残差が学習され得る。ＲｅｓＮｅｔとして知られる特定の残差学習ネットワークは、ネットワークの異なる層間の直接接続を実行する。このような残差ネットワークの訓練は、ある状況では従来の深い畳み込みニューラルネットワークよりも容易であり得ることが示されている。
ＲｅｓＮｅｔ５０は、５０層の残差ネットワークである。ＲｅｓＮｅｔ５０は、２５Ｍの重みを有するため、単位置浮動小数点形式Ｆ１６の全ての重み勾配のＡｌｌｒｅｄｕｃｅが５０メガバイトの部分を含む。帯域幅要件を例示するために、１つの完全なＡｌｌｒｅｄｕｃｅが完全なバッチ毎に必要であると仮定する。これは、勾配のＡｌｌｒｅｄｕｃｅである可能性が高い（しかし、必須ではない）。これを実現するには、各ノードは、完全な集約毎に１００メガビットを出力しなければならない。ＲｅｓＮｅｔ５０は、訓練用画像毎に２５０ギガフロップスを必要とする。処理ノード毎のサブバッチサイズが１６画像である場合、各プロセッサは、各Ａｌｌｒｅｄｕｃｅコレクティブに対して４００ギガフロップスを実行する。プロセッサが毎秒１００テラフロップを達成した場合、Ａｌｌｒｅｄｕｃｅ通信との計算の並列性を維持するには、全てのリンク間で毎秒約２５ギガビットが必要とされる。プロセッサ毎のサブバッチが８画像である場合、より小さいバッチを処理するのに要する毎秒テラフロップ数が少なくて済むため、部分的に緩和されて、必要な帯域幅は、名目的に２倍になる。
各々がサイズｍメガバイト（集約サイズに等しい）である部分から始まるｐ個のプロセッサ間でのＡｌｌｒｅｄｕｃｅコレクティブの実行は、リンクを介して少なくとも２ｍ・（ｐ－１）メガバイトの送信を必要とする。従って、各プロセッサが、同時送信可能なｌリンクを有する場合、漸近的最短集約時間は、２ｍ・（ｐ－１）・（ｐ－１）／（ｐ・ｌ）である。
上述の概念及び技術は、いくつかの異なる例で用いることができる。
一例において、コンピュータとして使用するために固定構成が提供される。本例において、複数の処理ノードは、上述の各種の実施形態で記述及び図示したように相互接続される。
固定構成は、その構成の処理ノードの厳密な数で構築され得る。代替的に、それは、より大きい構造から分割することにより提供され得る。すなわち、積層の元の組で「ラダー」を構成する処理ノードの組が提供され得る。各積層内の処理ノードは、隣接する積層内の対応する処理ノードへの層間リンク及び層内の隣接する処理ノード間のペア内リンクを有し得る。
所望の数の積層の固定構成は、積層の元の組の指定された積層内の各層間リンクを切り離し、それを、指定された積層内の隣接する処理ノードに接続してペア内リンクを提供することにより得られる。このように、積層の元の組の指定された積層に構造の第１及び第２の末端層の１つを形成することができる。複数の層の元の組は、このように複数の固定構造に分割できることに留意されたい。
層間及びペア内リンクは、上述のように適当なバス又は導線により提供される物理リンクである。１つの具体例において、各処理ノードから、自らを別の処理ノードに接続する複数の導線の組が伸長する。これは、例えば、１つ以上の物理的導線が接続された１つ以上のポートを有する各処理ノードの１つ以上のインターフェースにより行うことができる。
別の具体例において、リンクは、オンボード導線により構成され得る。例えば、単一の基板がチップのグループ、例えば４つのチップを支持することができる。各チップは、他のチップに接続可能なポートとのインターフェースを有する。所定の方法に従って基板に導線をはんだ付けすることにより、チップ間の接続を形成することができる。本明細書に記述する概念及び技術は、印刷された回路基板のチップ間に予めはんだ付けされるリンクの利用率を最大化するため、特にこの状況で有用であることに留意されたい。
本明細書に記述する概念及び技術が特に有用である理由は、切り替え不可能なリンクを最適に使用できるようにするからである。ノード間の固定された切り替え不可能なリンクを使用して、本明細書に記述するように処理ノードを接続することにより構成を構築することができる。いくつかの具体例において、このようなリンクを使用しない場合、処理ノード間に更なるリンクを提供する必要がない。例えば、構成の複数の中間層では、処理ノード間のリンクが末端層よりも少ない。代替的に、処理ノード間にリンクが提供され得るが、特定の構成では永久に無効化される場合がある。
この構成を用いるために、並列プログラムの組が生成される。並列プログラムの組は、ノードレベルプログラム、すなわち構成内の特定の処理ノードに対して作用するように指定されたプログラムを含む。特定の構成に作用する並列プログラムの組は、コンパイラにより生成することができる。特定のデータの各データ送信ステップで使用するリンクを正しく定義するノードレベルプログラムを生成することは、コンパイラが担当する。これらのプログラムは、リンク識別子を用いて、送信ステージで使用されるリンクを識別する、そのデータ送信ステージでデータ送信を実行するための１つ以上の命令を含む。例えば、処理ノードは、いずれの１つの時点でも２又は３つ（リンクが同時に双方向性である場合にはその２倍）の有効リンクを有し得る。リンク識別子は、その送信ステージのためのデータ項目に対して正しいリンクを選択させる。各処理ノードがその隣接するノードの動作について不可知であり得、すなわち、交換動作は、交換ステージ毎に予めコンパイルされることに留意されたい。
リンクを切り替える必要もなく、すなわちデータ項目を送信時点で動的にルーティングするか又はリンクの接続を変える必要がないことにも留意されたい。
上述のように、本明細書に記述するコンピュータネットワークの構成は、計算の並列性を強化するものである。これに関連して、並列性は、並列に実行する、例えば上述のように人工知能モデルを分散的に訓練することを意図されたノードレベルプログラムを構成の処理ノードにロードすることにより実現される。しかし、これは、本明細書に記述する構成により可能にされる並列性の１つの応用例に過ぎないことが容易に認識されるであろう。並列性を実現する１つのスキームは、「バルク同期並列」（ＢＳＰ）計算として知られる。ＢＳＰプロトコルによれば、各処理ノードは、計算フェーズ及び計算フェーズに続いて交換フェーズを実行する。計算フェーズ実行中、各処理ノードは、その計算タスクを局所的に実行するが、計算の結果を他の処理ノードと交換しない。交換フェーズにおいて、各処理ノードは、先行計算フェーズからの計算結果を構成の他の処理ノードと交換することが許容される。この構成で交換フェーズが完了するまで、新たな計算フェーズは開始されない。この形式のＢＳＰプロトコルにおいて、バリア同期化は、計算フェーズから交換フェーズに遷移するか若しくは交換フェーズから計算フェーズに遷移する分岐点又はその両方で行われる。
本実施形態において、交換フェーズが開始された場合、各処理ノードは、コンパイラにより、その交換フェーズのために決定されたリンク識別子を用いて、その隣接するノードとデータを交換するための命令を実行する。交換フェーズの性質は、叙述のＭＰＩメッセージ受け渡し標準を用いて決定することができる。例えば、Ａｌｌｒｅｄｕｃｅｄコレクティブ等のコレクティブをライブラリから取り出すことができる。このように、コンパイラは、部分ベクトルが送信される（又は部分ベクトルの各フラグメントが送信される）リンクを制御するノードレベルプログラムを予めコンパイルする。
他の同期化プロトコルを用い得ることは、容易に明らかになるであろう。
特定の実施形態について記述してきたが、開示する技術の他の応用及び変型形態は、本明細書の開示をもって当業者に明らかになるであろう。本開示の範囲は、記述する実施形態ではなく、添付の請求項のみによって限定される。

Claims (17)

  1. 処理ノードの複数の対向するペアを含むラダー構成をとるように配置された複数の相互接続された処理ノードを含むコンピュータであって、各ペアの前記処理ノードは、２つのリンクによって互いに接続され、各ペアにおける処理ノードは、少なくとも１つのリンクにより、隣接するペアにおける対応する処理ノードに接続され、前記処理ノードは、処理ノード及びリンクのそれぞれの組によって形成された２つの組み込み１次元リングを周回してデータを送信するように前記ラダー構成を動作させるようにプログラムされ、
    各リングは、前記ラダー構成内の全ての処理ノードのうち１つの処理ノードから開始し、他の全ての処理ノードを１回のみ通り、前記１つの処理ノードに戻るように構成され、
    各処理ノードは、
    当該処理ノードに記憶された部分ベクトルをフラグメントに分割し、連続的なフラグメントを、各リングを周回して送信するようにプログラムされ、
    Ａｌｌｒｅｄｕｃｅコレクティブのｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおいて、２つの入力フラグメントを、前記処理ノードにおける前記部分ベクトルの２つの対応する局所的に保存されたフラグメントに集約し、集約されたフラグメントを２つのリンクで同時に送信するように構成される、
    コンピュータ。
  2. 各リングを論理リングの組として動作させるようにプログラムされ、前記連続的なフラグメントは、同時送信ステップで各論理リングを周回して送信される、請求項１に記載のコンピュータ。
  3. 各処理ノードは、フラグメントを２つのリンクの各々で同時に出力するように構成される、請求項１又は２に記載のコンピュータ。
  4. 各処理ノードは、フラグメントを２つのリンクの各々で同時に受信するように構成される、請求項１～３のいずれか一項に記載のコンピュータ。
  5. 各リンクは双方向性である、請求項１～４のいずれか一項に記載のコンピュータ。
  6. 各処理ノードは、完全に集約されたフラグメントをＡｌｌｒｅｄｕｃｅコレクティブのＡｌｌｇａｔｈｅｒフェーズにおいて２つのリンクで同時に送信するように構成される、請求項１に記載のコンピュータ。
  7. 前記ラダー構成は、処理ノードの第１の終端ペア、処理ノードの少なくとも１つの中間ペア及び処理ノードの第２の終端ペアを含み、前記第１及び第２の終端ペアにおける対応する処理ノードは、それぞれの少なくとも１つのリンクによって互いに接続される、請求項１～６のいずれか一項に記載のコンピュータ。
  8. 処理ノードの対向するペアが２つのリンクによって接続されるラダー構成をとるように配置された複数の相互接続された処理ノードを含むコンピュータを動作させる方法であって、各ペアにおける前記処理ノードは、少なくとも１つのリンクにより、隣接するペアにおける対応する処理ノードにそれぞれ接続され、前記方法は、２つの組み込み１次元リングを周回してデータを送信するように前記ラダー構成を動作させることを含み、
    各リングは、前記ラダー構成内の全ての処理ノードのうち１つの処理ノードから開始し、他の全ての処理ノードを１回のみ通り、前記１つの処理ノードに戻るように構成され、
    各処理ノードは、
    当該処理ノードに記憶された部分ベクトルをフラグメントに分割し、連続的なフラグメントを、各リングを周回して送信し、
    Ａｌｌｒｅｄｕｃｅコレクティブのｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおいて、２つの入力フラグメントを、前記処理ノードにおける前記部分ベクトルの２つの対応する局所的に保存されたフラグメントに集約し、集約されたフラグメントを２つのリンクで同時に送信するように構成される、
    方法。
  9. 各組み込み１次元リングを複数の論理リングとして動作させることと、連続的なフラグメントを、連続送信ステップで各論理リングを周回して送信することとを含む、請求項８に記載の方法。
  10. 前記２つの組み込みリングを同時に使用したｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズと、前記２つの組み込みリングを同時に使用したＡｌｌｇａｔｈｅｒフェーズとを実行することにより、Ａｌｌｒｅｄｕｃｅコレクティブを実行するように前記ラダー構成を動作させることを含み、前記Ａｌｌｇａｔｈｅｒフェーズは、前記ｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズに続く、請求項８又は９に記載の方法。
  11. ラダー構成でコンピュータを構築する方法であって、
    処理ノードの第１のペアを提供することと、
    ２つの第１のリンクにより、前記処理ノードの第１のペアを一緒に接続することと、
    処理ノードの第２のペアを提供することと、
    ２つの第２のリンクにより、前記処理ノードの第２のペアを一緒に接続することと、
    前記処理ノードの第１のペアの１つを、ラダー接続リンクにより、前記処理ノードの第２のペアの対応する１つに接続することと、
    処理ノードの第３のペアを提供することと、
    ２つの第３のリンクにより、前記処理ノードの第３のペアを一緒に接続することと、
    前記処理ノードの第２のペアの１つを、更なるラダー接続リンクにより、前記処理ノードの第３のペアの対応する１つに接続することと、
    前記処理ノードの第３のペアの１つを、ラダー戻りリンクにより、前記処理ノードの第１のペアの対応する１つに接続することと、
    を含み、
    前記コンピュータは、２つの組み込み１次元リングを周回してデータを送信するように動作するように構成され、
    各リングは、前記ラダー構成内の全ての処理ノードのうち１つの処理ノードから開始し、他の全ての処理ノードを１回のみ通り、前記１つの処理ノードに戻るように構成され、
    各処理ノードは、
    当該処理ノードに記憶された部分ベクトルをフラグメントに分割し、連続的なフラグメントを、各リングを周回して送信し、
    Ａｌｌｒｅｄｕｃｅコレクティブのｒｅｄｕｃｅ－ｓｃａｔｔｅｒフェーズにおいて、２つの入力フラグメントを、前記処理ノードにおける前記部分ベクトルの２つの対応する局所的に保存されたフラグメントに集約し、集約されたフラグメントを２つのリンクで同時に送信するように構成される、
    方法。
  12. 前記ラダー構成に対する終端ペアとして機能する前記第１及び第３のペアの中間に少なくとも１つの更なる第２のペアを導入することにより、前記ラダー構成を拡張することを含み、前記少なくとも１つの更なる第２のペアは、更なるラダー接続リンクによって互いに接続された対応する処理ノードを有する、請求項１１に記載の方法。
  13. 前記少なくとも１つの更なる第２のペアを導入するステップは、前記ラダー戻りリンクを切り離し、それらをラダー接続リンクとして機能するように使用して、後続のペアの処理ノードに接続することにより、前記第３のペアの状態を、前記更なる第２のペアとして機能するように変更することによって実現される、請求項１２に記載の方法。
  14. 前記後続のペアは、終端ペアとして機能する、請求項１３に記載の方法。
  15. 別の後続のペアを提供することを含み、前記後続のペアは、前記終端ペアとして機能する前記別の後続のペアに接続される、請求項１３に記載の方法。
  16. 各処理ノードは、４つの動作可能なリンクを有し、前記４つの動作可能なリンクの第１及び第２のリンクは、前記ノードを、そのペアである処理ノードに接続するために使用され、前記４つの動作可能なリンクの第３のリンクは、前記処理ノードを、隣接するペアにおける対応するノードに接続するために使用され、前記動作可能なリンクの第４のリンクは、前記処理ノードを、別の隣接するペアにおけるその対応するノードに接続するために使用される、請求項１３～１５のいずれか一項に記載の方法。
  17. 各処理ノードは、４つの動作可能なリンクを有し、前記４つの動作可能なリンクの第１及び第２のリンクは、前記ノードを、そのペアである処理ノードに接続するために使用され、前記４つの動作可能なリンクの第３のリンクは、前記処理ノードを、隣接するペアにおける対応するノードに接続するために使用され、前記動作可能なリンクの第４のリンクは、前記処理ノードをラダー戻りリンクとして処理ノードの終端ペアに接続するために使用される、請求項１３～１５のいずれか一項に記載の方法。
JP2021557203A 2019-03-27 2020-03-26 組み込みリング領域を有するネットワークコンピュータ Active JP7463397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1904266.2A GB201904266D0 (en) 2019-03-27 2019-03-27 A networked computer with embedded rings
PCT/EP2020/058623 WO2020193732A1 (en) 2019-03-27 2020-03-26 A networked computer with embedded rings field

Publications (2)

Publication Number Publication Date
JP2022526158A JP2022526158A (ja) 2022-05-23
JP7463397B2 true JP7463397B2 (ja) 2024-04-08

Family

ID=66381518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557203A Active JP7463397B2 (ja) 2019-03-27 2020-03-26 組み込みリング領域を有するネットワークコンピュータ

Country Status (7)

Country Link
US (1) US11169956B2 (ja)
EP (1) EP3948561A1 (ja)
JP (1) JP7463397B2 (ja)
KR (1) KR20210138764A (ja)
CN (1) CN113678115B (ja)
GB (2) GB201904266D0 (ja)
WO (1) WO2020193732A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521593A (ja) 2003-03-25 2006-09-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンピュータシステム構造ないしルーティングのコンフィグレーションを行う方法及びルーティング表現
WO2014045444A1 (ja) 2012-09-24 2014-03-27 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
US20190045003A1 (en) 2018-01-09 2019-02-07 Intel Corporation Collective communication operation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644718B2 (ja) * 1983-12-28 1997-08-25 株式会社日立製作所 コンピュータシステム
CA2090428C (en) * 1990-08-31 1996-10-01 Niranjan Bhogilal Sandesara Self-healing meshed network using logical ring structures
US5583990A (en) * 1993-12-10 1996-12-10 Cray Research, Inc. System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel
JPH07226736A (ja) * 1994-02-14 1995-08-22 Hitachi Ltd メッシュ網における障害復旧方法
AUPN573795A0 (en) * 1995-10-02 1995-10-26 Telefonaktiebolaget Lm Ericsson (Publ) Transmitting data between multiple computer processors
US6580723B1 (en) * 1998-11-02 2003-06-17 Cisco Technology, Inc. Time slotted logical ring
JP2006215816A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 情報処理システムおよび情報処理システムの制御方法
CN101473603B (zh) * 2006-06-26 2014-11-26 三菱电机株式会社 通信节点以及环状通信系统的令牌发行方法、令牌环通信方法
US8161268B2 (en) * 2008-05-21 2012-04-17 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
EP2553882B1 (en) * 2010-03-30 2014-07-16 Telefonaktiebolaget LM Ericsson (publ) Method for protecting an ethernet ring from a superloop going through the ethernet ring
US9665531B2 (en) * 2012-06-13 2017-05-30 International Business Machines Corporation Performing synchronized collective operations over multiple process groups
US20140149715A1 (en) * 2012-11-28 2014-05-29 Los Alamos National Security, Llc Scalable and programmable computer systems
CN104461467B (zh) * 2013-09-25 2018-05-04 广州中国科学院软件应用技术研究所 针对SMP集群系统采用MPI和OpenMP混合并行提高计算速度的方法
US9391845B2 (en) * 2014-09-24 2016-07-12 Intel Corporation System, method and apparatus for improving the performance of collective operations in high performance computing
US10372507B2 (en) * 2016-12-31 2019-08-06 Intel Corporation Compute engine architecture to support data-parallel loops with reduction operations
JP6822182B2 (ja) * 2017-02-03 2021-01-27 富士ゼロックス株式会社 プログラム及び情報処理装置
US10055692B1 (en) * 2017-02-21 2018-08-21 Google Llc Parallel processing of reduction and broadcast operations on large datasets of non-scalar data
US11488008B2 (en) 2017-05-05 2022-11-01 Intel Corporation Hardware implemented point to point communication primitives for machine learning
GB2569275B (en) 2017-10-20 2020-06-03 Graphcore Ltd Time deterministic exchange
GB201717295D0 (en) 2017-10-20 2017-12-06 Graphcore Ltd Synchronization in a multi-tile processing array
GB201717303D0 (en) 2017-10-20 2017-12-06 Graphcore Ltd Scheduling tasks in a multi-threaded processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521593A (ja) 2003-03-25 2006-09-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンピュータシステム構造ないしルーティングのコンフィグレーションを行う方法及びルーティング表現
WO2014045444A1 (ja) 2012-09-24 2014-03-27 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
US20190045003A1 (en) 2018-01-09 2019-02-07 Intel Corporation Collective communication operation

Also Published As

Publication number Publication date
GB202004428D0 (en) 2020-05-13
GB2582710A (en) 2020-09-30
US20200311020A1 (en) 2020-10-01
KR20210138764A (ko) 2021-11-19
CN113678115A (zh) 2021-11-19
JP2022526158A (ja) 2022-05-23
US11169956B2 (en) 2021-11-09
CN113678115B (zh) 2024-08-20
WO2020193732A1 (en) 2020-10-01
EP3948561A1 (en) 2022-02-09
GB2582710B (en) 2021-09-01
GB201904266D0 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
JP7551731B2 (ja) ２つの組み込みリングを有するネットワークコンピュータ
JP7344981B2 (ja) 環状コンピュータネットワークにおけるリングの組み込み
JP7463397B2 (ja) 組み込みリング領域を有するネットワークコンピュータ
US11614946B2 (en) Networked computer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240327

R150 Certificate of patent or registration of utility model

Ref document number: 7463397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150