JP7456480B1

JP7456480B1 - 双方向絶縁型ｄｃｄｃコンバータ

Info

Publication number: JP7456480B1
Application number: JP2022195306A
Authority: JP
Inventors: 隼比嘉
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2022-12-07
Filing date: 2022-12-07
Publication date: 2024-03-27
Anticipated expiration: 2042-12-07
Also published as: JP2024081841A; WO2024122580A1

Abstract

【課題】双方向絶縁型ＤＣＤＣコンバータにおいて、フォルトトレランス動作を追加素子無し、かつ、高効率で実現する。【解決手段】双方向絶縁型ＤＣＤＣコンバータは、１次側インバータＩＮＶ１と、１次側インバータＩＮＶ１の交流側に接続された第１直流カットキャパシタＣ１と、２次側インバータＩＮＶ２と、２次側インバータＩＮＶ２の交流側に接続された第２直流カットキャパシタＣ２と、１次側インバータＩＮＶ１の交流側に１次巻線が接続され、２次側インバータＩＮＶ２の交流側に２次巻線が接続されたトランスＴｒと、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２のスイッチングデバイスを制御する制御部と、を備える。制御部は、スイッチングデバイスの故障状態に応じて、トランスＴｒの漏れインダクタンスＬ１，Ｌ２に印加される電圧の増加を抑制するように、１次側インバータＩＮＶ１の動作と２次側インバータＩＮＶ２の動作を決定する。【選択図】図１

Description

本発明は、双方向絶縁型ＤＣＤＣコンバータにおけるフォルトトレランス動作の高効率化に関する。

系統に接続される変換器は系統擾乱・内部故障時でも系統連系されている他機器に影響を与えないフォルトトレランス動作が要求される。フォルトトレランス動作の先行技術として、非特許文献１～３が開示されている。

非特許文献１では、図１に示す回路方式および図２に示す回路動作において、半導体素子の短絡故障もしくは開放故障時におけるフォルトトレランス動作を検証している。

図２に基づいてＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ（以下、ＤＡＢと称する）動作における動作波形を説明する。図２（ａ）では、１次側インバータＩＮＶ１をフルブリッジ動作（以下、ＦＢ動作と称する）、２次側インバータＩＮＶ２をＦＢ動作とする。

１次側インバータＩＮＶ１はＳ１，Ｓ４：ＯＮ、Ｓ２，Ｓ３：ＯＦＦと、Ｓ１，Ｓ４：ＯＦＦ、Ｓ２，Ｓ３：ＯＮを繰り返し、２次側インバータＩＮＶ２はＳ５，Ｓ８：ＯＮ、Ｓ６，Ｓ７：ＯＦＦと、Ｓ５，Ｓ８：ＯＦＦ、Ｓ６，Ｓ７：ＯＮを繰り返す。１次側インバータＩＮＶの出力電圧Ｖｐｒ，２次側インバータの出力電圧Ｖｓｅ，交流電流ｉｐｒは図示のようになる。

図２（ｂ）では、１次側インバータＩＮＶ１をＦＢ動作、２次側インバータＩＮＶ２をハーフブリッジ動作（以下、ＨＢ動作と称する）とする。

１次側インバータＩＮＶ１はＳ１，Ｓ４：ＯＮ、Ｓ２，Ｓ３：ＯＦＦと、Ｓ１，Ｓ４：ＯＦＦ、Ｓ２，Ｓ３：ＯＮを繰り返す。２次側インバータＩＮＶ２はＳ５，Ｓ８：ＯＮ、Ｓ６，Ｓ７：ＯＦＦと、Ｓ５，Ｓ７：ＯＦＦ、Ｓ６，Ｓ８：ＯＮを繰り返す。１次側インバータＩＮＶの出力電圧Ｖｐｒ，２次側インバータの出力電圧Ｖｓｅ，交流電流ｉｐｒは図示のようになる。

ここで、ＦＢ動作は、一方の経路は電流を流して他方の経路は電流を流さない状態と、一方の経路は電流を流さず他方の経路は電流を流す状態と、を繰り返す。ＨＢ動作は、一方の経路は常時電流を流さない状態とし、他方の経路は電流を流す状態と電流を流さない状態を繰り返す。

なお、Ｖｉｎは１次側直流電圧を示し、Ｖｏｕｔは２次側直流電圧を示す。

図２（ｂ）に示すように短絡故障時には正常素子を常時オフ，開放故障時には正常素子を常時オンでＨＢ動作させることで、内部故障時にも系統に事故を波及させることなく動作を維持させることができる。

非特許文献２および非特許文献３では、スイッチング周波数を共振周波数付近で動作させ、半導体素子故障時にトランスやキャパシタをスイッチによって切り替えることで高効率かつフォルトトレランス動作を達成している。

一方、ＤＡＢの先行技術として、非特許文献４、特許文献１が開示されている。

非特許文献４は、ＤＡＢとして動作させ、片レグの上アームもしくは下アームを常時オンにすることでＨＢ動作となり、電圧変動に対して効率を改善する方式である。

特許文献１では、ＤＡＢ方式にパルス幅制御を適用することで、入出力直流電圧変動時の効率を改善している。

ＷＯ２０１５／０５６５０３Ａ１

Haoyuan Weng, Jinghang Li and Dehong Xu, "Fault Tolerance Scheme for a DC Solid State Transformer,"2020 IEEE 9th International Power Electronics and Motion Control Conference (IPEMC2020-ECCE Asia), 2020, pp. 252-259. Levy Costa, Giampaolo Buticchi and Marco Liserre, "A Fault-Tolerant Series-Resonant DC-DC Converter," in IEEE Transactions on Power Electronics, vol.32, no.2, pp. 900-905, Feb.2017. Xuejun Pei, Songsong Nie, Yu Chen and Yong Kang, "Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters," in IEEE Transactions on Power Electronics, vol.27, no.5, pp.2550-2565, May.2012. Zian Qin, Yanfeng Shen, Huai Wang and Frede Blaabjerg, "A voltage doubler circuit to extend the soft-switching range of dual active bridge converters,"2017 IEEE Applied Power Electronics Conference and Exposition (APEC), 2017, pp. 300-306.

しかし、非特許文献１は故障などでＨＢ動作になると、トランス電圧の大小関係が変化するため、ソフトスイッチング不成立やトランス電流の増加により効率が低下する。

また、非特許文献２，３は、高効率かつフォルトトレランスを達成しいているが追加素子が必要となる。

また、非特許文献４は、素子故障時におけるフォルトトレランス動作として適用すると、過渡的に大きな電流が発生する。

また、特許文献１は、素子故障時のフォルトトレランス動作については検証していない。

以上示したようなことから、双方向絶縁型ＤＣＤＣコンバータにおいて、フォルトトレランス動作を追加素子無し、かつ、高効率で実現することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、１次側インバータと、前記１次側インバータの交流側に接続された第１直流カットキャパシタと、２次側インバータと、前記２次側インバータの交流側に接続された第２直流カットキャパシタと、前記１次側インバータの交流側に１次巻線が接続され、前記２次側インバータの交流側に２次巻線が接続されたトランスと、前記１次側インバータと前記２次側インバータのスイッチングデバイスを制御する制御部と、を備えた双方向絶縁型ＤＣＤＣコンバータであって、前記制御部は、前記１次側インバータと前記２次側インバータの前記スイッチングデバイスの故障状態に応じて、前記トランスの漏れインダクタンスに印加される電圧の増加を抑制するように、前記１次側インバータの動作と前記２次側インバータの動作を決定することを特徴とする。

また、その一態様として、前記制御部は、位相差指令値を下限値以上、かつ、上限値以下の値に制限して出力するリミッタと、キャリア信号を出力するキャリア生成部と、短絡故障信号および開放故障信号に基づいて、前記１次側インバータの出力電圧と前記２次側インバータの出力電圧の差分が小さくなるように、故障したインバータの動作と正常なインバータの動作を決定する故障時動作決定部と、前記１次側インバータと前記２次側インバータの両方が正常の時は、前記リミッタから出力された前記位相差指令値と前記キャリア信号に基づいて前記スイッチングデバイスのゲート信号を生成し、前記１次側インバータと前記２次側インバータのうち少なくとも何れか一方が故障の時は、前記リミッタから出力された前記位相差指令値と前記キャリア信号、および、前記故障時動作決定部で決定された故障したインバータの動作と正常なインバータの動作に基づいて前記スイッチングデバイスの前記ゲート信号を生成するゲート信号生成部と、を備えたことを特徴とする。

また、その一態様として、前記制御部は、１次側直流電圧と２次側直流電圧の比と前記位相差指令値に基づいて、前記１次側直流電圧と前記２次側直流電圧の電圧条件に対するソフトスイッチングを実現できる前記１次側インバータの出力電圧と前記２次側インバータの出力電圧の位相差と前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択を出力する正常時動作決定部を備え、前記ゲート信号生成部は、前記１次側インバータと前記２次側インバータの両方が正常の時は、前記電圧条件を満たす前記位相差のうち、前記位相差指令値に最も近い前記位相差と前記キャリア信号との比較と、前記正常時動作決定部から出力された前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択に基づいて前記ゲート信号を生成することを特徴とする。

また、その一態様として、前記制御部は、前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択に応じて、前記位相差指令値にゲインを乗算し、ゲイン乗算後の前記位相差指令値を前記リミッタに出力するゲイン調整部を備えたことを特徴とする。

また、他の態様として、前記１次側インバータは、１次側直流電源の正極と負極との間に接続された第１、第２スイッチングデバイスと、前記１次側直流電源の正極と負極との間に接続された第３、第４スイッチングデバイスと、を備え、前記２次側インバータは、２次側直流電源の正極と負極との間に接続された第５、第６スイッチングデバイスと、前記２次側直流電源の正極と負極との間に接続された第７、第８スイッチングデバイスと、を備え、前記第１、第２スイッチングデバイスの接続点と前記第３、第４スイッチングデバイスの接続点を前記１次側インバータの交流端子とし、前記第５、第６スイッチングデバイスの接続点と前記第７、第８スイッチングデバイスの接続点を前記２次側インバータの交流端子とし、前記故障時動作決定部は、以下の表１、表２に基づいて、故障したインバータの動作と正常なインバータの動作を決定することを特徴とする。

短絡故障時における動作

開放故障時における動作

Ｓ１～Ｓ８：第１～第８スイッチングデバイス
ＩＮＶ１：１次側インバータ
ＩＮＶ２：２次側インバータ。

また、他の態様として、前記正常時動作決定部は、以下の（１）式～（６）式に基づいて、前記位相差と前記１次側インバータ、前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択を導出することを特徴とする。

（１）式、（２）式の場合、１次側インバータ：フルブリッジ動作，２次側インバータ：フルブリッジ動作
（３）式、（４）式の場合、１次側インバータ：フルブリッジ動作，２次側インバータ：ハーフブリッジ動作
（５）式、（６）式の場合、１次側インバータ：ハーフブリッジ動作，２次側インバータ：フルブリッジ動作
θ_ＺＶＳ：位相差
Ｎ：巻数比
Ｖｏｕｔ：２次側直流電圧
Ｖｉｎ：１次側直流電圧。

また、他の態様として、前記ゲイン調整部で用いる前記ゲインは以下の表３に示す値とすることを特徴とする。

各動作のゲイン

ＦＢ動作：フルブリッジ動作
ＨＢ動作：ハーフブリッジ動作
ＩＮＶ１：１次側インバータ
ＩＮＶ２：２次側インバータ。

本発明によれば、双方向絶縁型ＤＣＤＣコンバータにおいて、フォルトトレランス動作を追加素子無し、かつ、高効率で実現することが可能となる。

双方向絶縁型ＤＣＤＣコンバータの回路構成図。ＤＡＢ動作における動作波形図。フォルトトレランス動作（故障時の動作に非特許文献４の手法を適用）を行う制御システムの構成図。図３の制御システムの動作波形（負荷電圧制御適用時）を示す図。実施形態１における制御システムの構成図。実施形態１の動作波形（負荷電圧制御適用時）を示す図。実施形態２における制御システムの構成図。実施形態１、２の動作波形（電圧制御適用時）を示す図。実施形態３における制御システムの構成図。実施形態３の動作波形（ゲイン調整適用前後）を示す図。

以下、本願発明における双方向絶縁型ＤＣＤＣコンバータの実施形態１～３を図１，図３～図１０に基づいて詳述する。

まず、図１に基づいて、双方向絶縁型ＤＣＤＣコンバータの主回路構成を説明する。

第１直流電源（例えばコンデンサ、以下第１コンデンサと称する）Ｃ３の正極と負極との間には第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。また、第１コンデンサＣ３の正極と負極との間には第３，第４スイッチングデバイスＳ３，Ｓ４が直列接続される。第１～第４スイッチングデバイスＳ１～Ｓ４を１次側インバータＩＮＶ１とする。

第１スイッチングデバイスＳ１と第２スイッチングデバイスＳ２の接続点と第３スイッチングデバイスＳ３と第４スイッチングデバイスＳ４の接続点が１次側インバータＩＮＶ１の交流端子となる。この２つの交流端子の間には、第１直流カットキャパシタＣ１、トランスＴｒの１次巻線が接続される。Ｌ１はトランスＴｒの漏れインダクタンスである。

第２直流電源（例えばコンデンサ、以下第２コンデンサと称する）Ｃ４の正極と負極との間には第５，第６スイッチングデバイスＳ５，Ｓ６が直列接続される。また、第２コンデンサＣ４の正極と負極との間には第７，第８スイッチングデバイスＳ７，Ｓ８が直列接続される。第５～第８スイッチングデバイスＳ５～Ｓ８を２次側インバータＩＮＶ２とする。

第５スイッチングデバイスＳ５と第６スイッチングデバイスＳ６の接続点と第７スイッチングデバイスＳ７と第８スイッチングデバイスＳ８の接続点が２次側インバータＩＮＶ２の交流端子となる。この２つの交流端子の間には、第２直流カットキャパシタＣ２、トランスＴｒの２次巻線が接続される。Ｌ２はトランスＴｒの漏れインダクタンスである。

図１において、Ｖｐｒは１次側インバータＩＮＶ１の出力電圧、Ｖｓｅは２次側インバータＩＮＶ２の出力電圧、ｉｐｒは交流電流を示す。また、トランスＴｒの巻線比は、１次巻線：２次巻線＝１：Ｎとする。

図３に図１に示す構成の双方向絶縁型ＤＣＤＣコンバータにフォルトトレランス動作を実現する制御システム（制御部）の基本構成図を示す。図３では，ＤＡＢとして駆動し、故障状態および電圧，負荷条件によって１次側インバータＩＮＶ１，２次側インバータＩＮＶ２のＦＢ動作とＨＢ動作を切り替える。図３では下記の構成を有している。

位相差指令値θは、電力制御，電流制御，電圧制御および１次側直流電圧Ｖｉｎと２次側直流電圧Ｖｏｕｔの比から出力される値である。計算方法は特許文献１を参照する。

リミッタ１は、位相差指令値θを－π／２（下限値）≦θ≦π／２（上限値）に制限する。キャリア生成部２は、アップダウンカウントによりキャリア信号（のこぎり波ｏｒ三角波）を生成する。

切替器３は、故障信号に基づいて、正常時にはＦＢ動作，短絡故障もしくは開放故障時はＨＢ動作に切り替える。

ゲート信号生成部４は、１次側インバータＩＮＶ１、２次側インバータＩＮＶ２が両方とも正常な場合は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２をＦＢ動作させるようにゲート信号を生成する。また、ゲート信号生成部４は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２のうち少なくとも何れか一方が短絡故障、開放故障の場合は、故障したインバータはＨＢ動作させ正常なインバータはＦＢ動作させるようにゲート信号を生成する。ＦＢ動作、ＨＢ動作の両方の場合において、各位相差指令値θとキャリア信号を比較し、所望の位相をもつデューティ比５０％のゲート信号を生成する。

図３の手法は、非特許文献４の動作を素子故障時に適用した方式である。図４（ａ）は動作切替前後の動作波形を示し、図４（ｂ）に動作切替時の拡大波形を示す。図３の手法では故障したインバータの動作のみを変更するため、図４に示すように１次側インバータＩＮＶ１の短絡故障を模擬して、１次側インバータＩＮＶ１をＨＢ動作に切り替えている。

図４から動作切替時に１次側インバータＩＮＶ１の出力電圧Ｖｐｒ，２次側インバータＩＮＶ２の出力電圧Ｖｓｅの差分電圧が増加し、トランスＴｒの漏れインダクタンスＬ１，Ｌ２に印可される電圧が大きくなるため、トランス電流の定常値が増加し、切替時に過大な電流が発生する。

［実施形態１］
図５に本実施形態１における制御システム（制御部）の構成図を示す。本実施形態１では故障したインバータの動作だけでなく、正常なインバータの動作も変更する。以下、図３と同様の箇所は説明を省略し、図３と異なる点のみ説明する。

故障時動作決定部５は、故障信号（短絡故障信号、開放故障信号）を入力とし、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２のうち少なくとも何れか一方が短絡故障、開放故障の場合、１次側インバータＩＮＶ１の出力電圧Ｖｐｒ，２次側インバータＩＮＶ２の出力電圧Ｖｓｅの差分が小さくなるように故障したインバータの動作と正常なインバータの動作を決定する。ここで、「動作」とは各スイッチングデバイスの「ＯＮ」、「ＯＦＦ」、「ＳＷ（スイッチング）」を示し、「ＯＮ」、「ＯＦＦ」、「ＳＷ」の中から選択して決定する。

故障時動作決定部５は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２のうち少なくとも何れか一方が短絡故障、開放故障の場合、故障したインバータと正常なインバータの両方をＨＢ動作させる。

ゲート信号生成部４は、１次側インバータＩＮＶ１、２次側インバータＩＮＶ２が両方とも正常な場合は、位相差指令値θとキャリア信号を比較し、所望の位相をもつデューティ比５０％のゲート信号を生成する。一般的に正常時は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２をＦＢ動作させるようにゲート信号を生成する。

また、ゲート信号生成部４は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２のうち少なくとも何れか一方が短絡故障、開放故障の場合は、故障時動作決定部５で決定された故障したインバータの動作と正常なインバータの動作に基づいてスイッチングデバイスのゲート信号を生成する。短絡故障、開放故障の場合は、故障したインバータと正常なインバータの両方をＨＢ動作とする。また、ＨＢ動作の場合も各位相差指令値θとキャリア信号を比較し、所望の位相をもつデューティ比５０％のゲート信号を生成する。

本実施形態１では、スイッチングデバイスの故障状態に応じて動作切替時におけるトランスＴｒの漏れインダクタンスＬ１、Ｌ２の印可電圧の増加を抑制するように１次側インバータＩＮＶ１、２次側インバータＩＮＶ２の動作を変更することでフォルトトレランス動作時における高効率化を達成する。

図１の構成をＤＡＢとして動作させる。電力制御，電圧制御もしくは電流制御から出力された１次側インバータＩＮＶ１の出力電圧Ｖｐｒと２次側インバータＩＮＶ２の出力電圧Ｖｓｅの位相差指令値θを制御する。

故障時は表１および表２に示す故障素子に応じて、故障したインバータ、正常なインバータの両方の動作を切り替えることで、トランスＴｒの漏れインダクタンスＬ１，Ｌ２に印可される電圧を抑制する。

図６に本実施形態１適用時の動作波形を示す。なお、１次側インバータＩＮＶ１のスイッチングデバイスが短絡故障と仮定し、表１に示す動作に対応した動作に切り替えている。図４および図６を比較すると、１次側インバータＩＮＶ１の出力電圧Ｖｐｒと２次側インバータＩＮＶ２の出力電圧Ｖｓｅの方向を一致させることで過渡時および定常時のトランス電流を低減している。

短絡故障時における動作

開放故障時における動作

以上示したように、本実施形態１によれば、動作変更時の過渡的なトランス電流を抑制できる。さらに、動作変更後の定常的なトランス電流も抑制できる。したがって、素子故障動作時の高効率化を実現できる。

［実施形態２］
図７に本実施形態２における制御システム（制御部）の構成図を示す。本実施形態２では正常時において、高効率となる動作で駆動させる。以下、図５と同様の箇所は説明を省略し、図５と異なる点のみ説明する。

正常時動作決定部６は、直流電圧比ＮＶｏｕｔ／Ｖｉｎ，位相差指令値θを入力として、１次側直流電圧Ｖｉｎと２次側直流電圧Ｖｏｕｔの電圧条件に対するソフトスイッチングを達成できる位相差と１次側インバータＩＮＶ１、２次側インバータＩＮＶ２のＦＢ動作とＨＢ動作の選択を出力する。ここで、電圧比は、１次側直流電圧Ｖｉｎと、２次側直流電圧Ｖｏｕｔに巻数比Ｎを乗算した値の比とする。

論理和部８は、短絡故障信号、開放故障信号を入力とし、短絡故障、開放故障を含んだ故障発生時に１を出力し、それ以外の時は０を出力する。切替器７は、正常時（論理和部８の出力が０の時）は正常時動作決定部６の出力を出力し、故障時（論理和部８の出力が１の時）は故障時動作決定部５の出力を出力する。

本実施形態２は、正常時の効率改善に特徴があり、正常時はソフトスイッチングを実現できる動作で駆動する。１次側インバータＩＮＶ１，２次側インバータＩＮＶ２のＦＢ動作、ＨＢ動作の選択、および、１次側直流電圧Ｖｉｎ，２次側直流電圧Ｖｏｕｔの大小関係（電圧条件）に対するソフトスイッチングを実現する出力電圧Ｖｐｒ、出力電圧Ｖｓｅの位相差θ_ＺＶＳを、（１）式から（６）式で計算できる。

ＩＮＶ１：ＦＢ動作，ＩＮＶ２：ＦＢ動作

ＩＮＶ１：ＦＢ動作，ＩＮＶ２：ＨＢ動作

ＩＮＶ１：ＨＢ動作，ＩＮＶ２：ＦＢ動作

本実施形態２では、ゲート信号生成部４において、図７の「リミッタ１」が出力する位相差指令値θと（１）式から（６）式のソフトスイッチングの条件を満たす位相差θ_ＺＶＳを比較し、電圧条件を満たす（１）式～（６）式の位相差θ_ＺＶＳのうち位相差指令値θに最も近い位相差θ_ＺＶＳに補正する。

また、電圧条件を満たす（１）式～（６）式のうち、位相差指令値θが（１）式、（２）式の位相差θ_ＺＶＳに最も近い場合は１次側インバータＩＮＶ１：ＦＢ動作、２次側インバータＩＮＶ２：ＦＢ動作とし、位相差指令値θが（３）式、（４）式の位相差θ_ＺＶＳに最も近い場合は１次側インバータＩＮＶ１：ＦＢ動作、２次側インバータＩＮＶ２：ＨＢ動作とし、位相差指令値θが（５）式、（６）式の位相差θ_ＺＶＳに最も近い場合は１次側インバータＩＮＶ１：ＨＢ動作、２次側インバータＩＮＶ２：ＦＢ動作とする。

こうすることで、１次側直流電圧Ｖｉｎ、２次側直流電圧Ｖｏｕｔの変化に対してソフトスイッチング範囲が拡大できる。さらに、非特許文献４で示すようにトランス電流の無効成分を低減できる。

なお、すべての動作でＺＶＳ（ＺｅｒｏＶｏｌｔａｇｅＳｗｉｔｃｈｉｎｇ）を達成できない場合、現状の位相差指令値θと各動作のソフトスイッチングを達成する出力電圧Ｖｐｒ、Ｖｓｅの位相差θ_ＺＶＳを比較して、最も近い動作を選択する。

ゲート信号生成部４は、１次側インバータＩＮＶ１と２次側インバータＩＮＶ２の両方が正常の時は、電圧条件を満たす（１）式～（６）式のうち位相差指令値θに最も近い位相差θ_ＺＶＳとキャリア信号との比較、および、正常時動作決定部６で決定された１次側インバータＩＮＶ１、２次側インバータＩＮＶ２のＦＢ動作とＨＢ動作の選択に基づいてゲート信号を生成する。

なお、異常時の動作は、実施形態１と同じである。ただし表１，表２の「ＳＷ」では、位相差指令値θを位相差θ_ＺＶＳにより補正してゲート信号を生成する。

図８に実施形態１と実施形態２適用時の動作波形を示す（Ｖｉｎ＝７６０Ｖ、Ｖｏｕｔ＝３８０Ｖ、、Ｎ＝１、電圧制御適用時）。図８から正常時においても、直流電圧比ＮＶｏｕｔ／Ｖｉｎ、位相差指令値θによって、正常時の動作を切り替えることで同じ負荷電力時においてもトランス電流を低減している。

本実施形態２により、正常時においても直流電圧比、位相差指令値に応じて動作を切り替えることで、直流電圧の差が大きい条件においてもソフトスイッチング範囲を拡大できるため、高効率化を実現できる。

［実施形態３］
図９に本実施形態３における制御システム（制御部）の構成図を示す。本実施形態３では、動作の変更前後で負荷電流を一致させるようにゲインを変更する。以下、図７と同様の箇所は説明を省略し、図７と異なる点のみ説明する。

ゲイン調整部９は、１次側インバータＩＮＶ１、２次側インバータＩＮＶ２のＦＢ動作とＨＢ動作の選択に応じて、ゲインを位相差指令値θに乗算し、ゲイン乗算後の位相差指令値θをリミッタ１に出力する。

本実施形態３では、位相差指令値θに表３に示すゲインを乗算して調整する。これにより、動作切替によって負荷電流が変化しないため、動作切替による電圧もしくは電流制御応答の悪化を抑制できる。

１次側インバータＩＮＶ１と２次側インバータＩＮＶ２が表３に示すＦＢ動作またはＨＢ動作を行っている時に、表３に示す適合したゲイン値（１、２，４のいずれか）を位相差指令値θに乗算する。このゲインを乗算した位相差指令値θを図９の「リミッタ１」に入力する。ＦＢ動作／ＨＢ動作の判別は、位相差指令値θに基づいて行う。

図１０に本実施形態３適用有無による動作波形を示す。図１０では負荷側に電圧制御を適用し、動作切替によって負荷電圧の変動を測定している。図１０に示すように本実施形態３のゲイン調整を行うことで動作切替による直流電圧の変動を抑制している。

各動作のゲイン

本実施形態３により、動作切替前後で負荷電流を一定にするため、動作切替による電圧制御や電流制御の応答の悪化を抑制できる。これにより、動作切替法適用による制御ゲインの再設計が不要になる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

ＩＮＶ１、ＩＮＶ２…１次側インバータ、２次側インバータ
１…リミッタ
２…キャリア生成部
３、７…切替器
４…ゲート信号生成部
５…故障時動作決定部
６…正常時動作決定部
８…論理和部
９…ゲイン調整部
Ｃ１、Ｃ２…第１、第２直流カットキャパシタ
Ｓ１～Ｓ８…第１～第８スイッチングデバイス
Ｌ１、Ｌ２…漏れインダクタンス
Ｔｒ…トランス
Ｃ３、Ｃ４…第１、第２直流電源（コンデンサ）

Claims

１次側インバータと、
前記１次側インバータの交流側に接続された第１直流カットキャパシタと、
２次側インバータと、
前記２次側インバータの交流側に接続された第２直流カットキャパシタと、
前記１次側インバータの交流側に１次巻線が接続され、前記２次側インバータの交流側に２次巻線が接続されたトランスと、
前記１次側インバータと前記２次側インバータのスイッチングデバイスを制御する制御部と、
を備えた双方向絶縁型ＤＣＤＣコンバータであって、
前記制御部は、
前記１次側インバータと前記２次側インバータの前記スイッチングデバイスの故障状態に応じて、前記トランスの漏れインダクタンスに印加される電圧の増加を抑制するように、前記１次側インバータの動作と前記２次側インバータの動作を決定することを特徴とする双方向絶縁型ＤＣＤＣコンバータ。
前記制御部は、
位相差指令値を下限値以上、かつ、上限値以下の値に制限して出力するリミッタと、
キャリア信号を出力するキャリア生成部と、
短絡故障信号および開放故障信号に基づいて、前記１次側インバータの出力電圧と前記２次側インバータの出力電圧の差分が小さくなるように、故障したインバータの動作と正常なインバータの動作を決定する故障時動作決定部と、
前記１次側インバータと前記２次側インバータの両方が正常の時は、前記リミッタから出力された前記位相差指令値と前記キャリア信号に基づいて前記スイッチングデバイスのゲート信号を生成し、前記１次側インバータと前記２次側インバータのうち少なくとも何れか一方が故障の時は、前記リミッタから出力された前記位相差指令値と前記キャリア信号、および、前記故障時動作決定部で決定された故障したインバータの動作と正常なインバータの動作に基づいて前記スイッチングデバイスの前記ゲート信号を生成するゲート信号生成部と、
を備えたことを特徴とする請求項１記載の双方向絶縁型ＤＣＤＣコンバータ。
前記制御部は、
１次側直流電圧と２次側直流電圧の比と前記位相差指令値に基づいて、前記１次側直流電圧と前記２次側直流電圧の電圧条件に対するソフトスイッチングを実現できる前記１次側インバータの出力電圧と前記２次側インバータの出力電圧の位相差と前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択を出力する正常時動作決定部を備え、
前記ゲート信号生成部は、
前記１次側インバータと前記２次側インバータの両方が正常の時は、前記電圧条件を満たす前記位相差のうち、前記位相差指令値に最も近い前記位相差と前記キャリア信号との比較と、前記正常時動作決定部から出力された前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択に基づいて前記ゲート信号を生成することを特徴とする請求項２記載の双方向絶縁型ＤＣＤＣコンバータ。
前記制御部は、
前記１次側インバータおよび前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択に応じて、前記位相差指令値にゲインを乗算し、ゲイン乗算後の前記位相差指令値を前記リミッタに出力するゲイン調整部を備えたことを特徴とする請求項３記載の双方向絶縁型ＤＣＤＣコンバータ。
前記１次側インバータは、１次側直流電源の正極と負極との間に接続された第１、第２スイッチングデバイスと、前記１次側直流電源の正極と負極との間に接続された第３、第４スイッチングデバイスと、を備え、
前記２次側インバータは、２次側直流電源の正極と負極との間に接続された第５、第６スイッチングデバイスと、前記２次側直流電源の正極と負極との間に接続された第７、第８スイッチングデバイスと、を備え、
前記第１、第２スイッチングデバイスの接続点と前記第３、第４スイッチングデバイスの接続点を前記１次側インバータの交流端子とし、前記第５、第６スイッチングデバイスの接続点と前記第７、第８スイッチングデバイスの接続点を前記２次側インバータの交流端子とし、
前記故障時動作決定部は、
以下の表１、表２に基づいて、故障したインバータの動作と正常なインバータの動作を決定することを特徴とする請求項２記載の双方向絶縁型ＤＣＤＣコンバータ。
短絡故障時における動作

開放故障時における動作

Ｓ１～Ｓ８：第１～第８スイッチングデバイス
ＩＮＶ１：１次側インバータ
ＩＮＶ２：２次側インバータ
前記正常時動作決定部は、以下の（１）式～（６）式に基づいて、前記位相差と前記１次側インバータ、前記２次側インバータのフルブリッジ動作とハーフブリッジ動作の選択を導出することを特徴とする請求項３記載の双方向絶縁型ＤＣＤＣコンバータ。

（１）式、（２）式の場合、１次側インバータ：フルブリッジ動作，２次側インバータ：フルブリッジ動作
（３）式、（４）式の場合、１次側インバータ：フルブリッジ動作，２次側インバータ：ハーフブリッジ動作
（５）式、（６）式の場合、１次側インバータ：ハーフブリッジ動作，２次側インバータ：フルブリッジ動作
θ_ＺＶＳ：位相差
Ｎ：巻数比
Ｖｏｕｔ：２次側直流電圧
Ｖｉｎ：１次側直流電圧
前記ゲイン調整部で用いる前記ゲインは以下の表３に示す値とすることを特徴とする請求項４記載の双方向絶縁型ＤＣＤＣコンバータ。
各動作のゲイン

ＦＢ動作：フルブリッジ動作
ＨＢ動作：ハーフブリッジ動作
ＩＮＶ１：１次側インバータ
ＩＮＶ２：２次側インバータ