JP7455641B2 - Circuit board and its manufacturing method - Google Patents
Circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP7455641B2 JP7455641B2 JP2020067143A JP2020067143A JP7455641B2 JP 7455641 B2 JP7455641 B2 JP 7455641B2 JP 2020067143 A JP2020067143 A JP 2020067143A JP 2020067143 A JP2020067143 A JP 2020067143A JP 7455641 B2 JP7455641 B2 JP 7455641B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transmission
- transmission pattern
- slit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 149
- 239000000758 substrate Substances 0.000 claims description 104
- 239000003989 dielectric material Substances 0.000 claims description 13
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 229920001169 thermoplastic Polymers 0.000 claims description 2
- 239000004416 thermosoftening plastic Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Description
本発明は、回路基板及びその製造方法に関する。 The present invention relates to a circuit board and a method for manufacturing the same.
信号伝送のための回路基板としては、種々のものが提案されているが、例えば、特許文献１の回路基板は、一の基板の両面に、信号線及びグランドがそれぞれ形成されている。 Various types of circuit boards for signal transmission have been proposed, and for example, in the circuit board disclosed in Patent Document 1, signal lines and grounds are formed on both sides of one board.
ところで、近年、回路基板の構造は複雑になっており、用途に応じて、種々の態様の回路基板が要望されていた。本発明は、この問題を解決するためになされたものであり、種々の要求に対応することができる、回路基板、及びその製造方法を提供することを目的とする。 Incidentally, in recent years, the structure of circuit boards has become more complex, and circuit boards of various types have been desired depending on the application. The present invention has been made to solve this problem, and an object of the present invention is to provide a circuit board and a method for manufacturing the same that can meet various demands.
本発明に係る回路基板は、第１面、及び前記第１面とは反対側の第２面を有し、誘電体により形成された第１基板と、第１面、及び前記第２面とは反対側の第２面を有し、前記第１基板とは異なる誘電率を有する誘電体により形成された、第２基板であって、当該第２基板の第１面と前記第１基板の第２面とが対向するように積層された第２基板と、前記第１基板の第１面に積層された第１伝送グランドと、前記第２基板の第２面に積層された第２伝送グランドと、前記第１基板と前記第２基板との間に配置された伝送パターンと、を備えている。 The circuit board according to the present invention has a first surface and a second surface opposite to the first surface, and includes a first substrate formed of a dielectric material, the first surface, and the second surface. is a second substrate having an opposite second surface and formed of a dielectric material having a dielectric constant different from that of the first substrate, the first surface of the second substrate and the first substrate a second substrate laminated so as to face each other; a first transmission ground laminated on the first surface of the first substrate; and a second transmission ground laminated on the second surface of the second substrate. The device includes a ground and a transmission pattern disposed between the first substrate and the second substrate.
上記回路基板においては、前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンの外縁よりも外側に、当該伝送パターンと略平行に延びるスリットを形成することができる。 In the circuit board, a slit extending substantially parallel to the transmission pattern may be formed in at least one of the first transmission ground and the second transmission ground, outward from an outer edge of the transmission pattern in plan view. .
上記回路基板においては、前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンを挟むように、当該伝送パターンと略平行に延びる少なくとも一対のスリットを形成することができる。 In the circuit board, at least one pair of slits extending substantially parallel to the transmission pattern may be formed in at least one of the first transmission ground and the second transmission ground so as to sandwich the transmission pattern in plan view. can.
上記回路基板において、前記スリットは、平面視において前記伝送パターンの外縁よりも外側で、当該外縁の近傍に配置することができる。 In the above circuit board, the slit may be arranged outside the outer edge of the transmission pattern in plan view and near the outer edge.
この場合、前記スリットの幅は、λｇ／２以上にすることができる。但し、λｇは前記伝送パターンによって伝送される電磁波の波長を表す。 In this case, the width of the slit can be set to λg/2 or more. However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern.
上記回路基板において、前記スリットは、平面視において前記伝送パターンの外縁から（λｇ／４＋ｎ＊λｇ）離れた位置の近傍に配置することができる。但し、λｇは前記伝送パターンによって伝送される電磁波の波長、ｎは整数を表す。 In the circuit board, the slit may be arranged near a position that is (λg/4+n*λg) away from the outer edge of the transmission pattern in plan view. However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern, and n represents an integer.
この場合、前記スリットの幅は、λｇ／６以下とすることができる。 In this case, the width of the slit can be λg/6 or less.
本発明に係る回路基板の製造方法は、第１面、及び前記第２面とは反対側の第２面を有し、熱可塑性の誘電体により形成された第１基板、前記第１面及び前記第２面にそれぞれ積層された導電膜、を有する構造体を準備するステップと、前記構造体の第２面に形成された導電膜の一部を除去することで、所定の形状の伝送パターンを形成するステップと、前記第１基板とは異なる誘電率を有し、少なくとも一枚の熱硬化性のプリプレグを、前記構造体の伝送パターンを覆うように配置するステップと、前記プリプレグを覆うように、シート状の導電膜を配置するステップと、前記構造体、プリプレグ、及び導電シートを所定の温度で加圧することで、一体化するステップと、を備えている。 A method for manufacturing a circuit board according to the present invention includes a first substrate having a first surface and a second surface opposite to the second surface, and formed of a thermoplastic dielectric; A transmission pattern having a predetermined shape is formed by preparing a structure having a conductive film laminated on the second surface, and removing a part of the conductive film formed on the second surface of the structure. arranging at least one thermosetting prepreg having a dielectric constant different from that of the first substrate so as to cover the transmission pattern of the structure; The method includes a step of arranging a sheet-like conductive film, and a step of integrating the structure, the prepreg, and the conductive sheet by applying pressure at a predetermined temperature.
本発明によれば、種々の要求に対応することができる。 According to the present invention, various demands can be met.
＜Ａ．第１実施形態＞
以下、本発明の回路基板の第１実施形態について、図面を参照しつつ、説明する。図１は、本実施形態に係る回路基板の概略構成を示す断面図、図２は図１の平面図である。以下では、説明の便宜のため、図１及び図２に示す方向にしたがって、説明を行うこととする。但し、ここで規定した方向は、あくまでも説明のためであり、本発明に係る回路基板の向きを限定するものではない。
<A. First embodiment>
Hereinafter, a first embodiment of the circuit board of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a schematic configuration of a circuit board according to this embodiment, and FIG. 2 is a plan view of FIG. 1. In the following, for convenience of explanation, the explanation will be given according to the directions shown in FIGS. 1 and 2. However, the directions defined here are for illustration purposes only, and do not limit the orientation of the circuit board according to the present invention.
＜１．回路基板の概要＞
図１に示すように、この回路基板は、上下方向に下から上へ積層された、第１伝送グランド１、第１基板２、伝送パターン３、第２基板４、及び第２伝送グランド５を備えている。以下、各構成について、詳細に説明する。
<1. Overview of circuit board>
As shown in FIG. 1, this circuit board includes a first transmission ground 1, a first substrate 2, a transmission pattern 3, a second substrate 4, and a second transmission ground 5, which are stacked vertically from bottom to top. We are prepared. Each configuration will be described in detail below.
第１基板２は、第１面（下面）２１、及びこれとは反対側の第２面（上面）２２を有し、ガラスエポキシ樹脂、ガラスフッ素樹脂等の誘電体によって形成されている。第１基板２の誘電率は、特には限定されないが、例えば、２～１０とすることができる。そして、第１伝送グランド１は、第１基板２の第１面２１のほぼ全面に薄膜状に形成されている。 The first substrate 2 has a first surface (lower surface) 21 and a second surface (upper surface) 22 opposite thereto, and is formed of a dielectric material such as glass epoxy resin or glass fluororesin. The dielectric constant of the first substrate 2 is not particularly limited, but may be, for example, 2 to 10. The first transmission ground 1 is formed in the form of a thin film over substantially the entire first surface 21 of the first substrate 2 .
第２基板４は、第１面（下面）４１、及びこれとは反対側の第２面（上面）４２を有し、第１基板２と同様の材料の誘電体によって形成されている。但し、第２基板４は、第１基板２よりも高い誘電率を有しており、具体的には、２～１０とすることができる。いる。そして、第２伝送グランド５は、第２基板４の第２面４２のほぼ全面に薄膜状に形成されている。 The second substrate 4 has a first surface (lower surface) 41 and a second surface (upper surface) 42 opposite thereto, and is formed of a dielectric material made of the same material as the first substrate 2 . However, the second substrate 4 has a higher dielectric constant than the first substrate 2, and specifically, it can be set to 2 to 10. There is. The second transmission ground 5 is formed in the form of a thin film over almost the entire second surface 42 of the second substrate 4.
上記のように、第１基板２及び第２基板４は、誘電率が相違するが、例えば、第１基板２は、誘電率が低い熱可塑性樹脂によって形成することができる。一方、第２基板４は、熱硬化性樹脂によって形成することができる。 As described above, the first substrate 2 and the second substrate 4 have different dielectric constants, and for example, the first substrate 2 can be formed of a thermoplastic resin with a low dielectric constant. On the other hand, the second substrate 4 can be formed of thermosetting resin.
伝送パターン３は、第１基板２及び第２基板４の間に配置され、左右方向の中央付近で前後方向（紙面に垂直な方向）に線状に延びている。なお、伝送パターン３、及び各伝送グランド１，５は、例えば、金、銀、銅、銅合金、アルミニウム等の金属材料により形成することができる。 The transmission pattern 3 is arranged between the first substrate 2 and the second substrate 4, and extends linearly in the front-rear direction (direction perpendicular to the paper) near the center in the left-right direction. Note that the transmission pattern 3 and each transmission ground 1, 5 can be formed of a metal material such as gold, silver, copper, copper alloy, aluminum, or the like.
＜２．回路基板の製造方法＞
次に、上記のような回路基板の製造方法について、図３を参照しつつ説明する。まず、図３（ａ）に示すように、上述した第１基板２の両面に、薄膜状の第１導電膜２５及び第２導電膜２６が予め積層された基板構造体２０を準備する。第１導電膜２５は、第１伝送グランドに相当し、第２導電膜２６は伝送パターンに相当する。第１基板２は、例えば、熱可塑性樹脂によって形成され、導電膜２５，２６を両面に配置した状態で、約３００～４００℃でプレス加工することで、基板構造体２０を形成する。次に、図３（ｂ）に示すように、基板構造体２０の第２導電膜２６に対し、エッチングを施し、上述した伝送パターン３を形成する。
<2. Manufacturing method of circuit board>
Next, a method for manufacturing the circuit board as described above will be described with reference to FIG. 3. First, as shown in FIG. 3A, a substrate structure 20 is prepared in which a first conductive film 25 and a second conductive film 26 in the form of thin films are laminated in advance on both surfaces of the first substrate 2 described above. The first conductive film 25 corresponds to a first transmission ground, and the second conductive film 26 corresponds to a transmission pattern. The first substrate 2 is made of, for example, a thermoplastic resin, and the substrate structure 20 is formed by pressing at about 300 to 400° C. with conductive films 25 and 26 disposed on both sides. Next, as shown in FIG. 3(b), the second conductive film 26 of the substrate structure 20 is etched to form the above-mentioned transmission pattern 3.
続いて、上述した第２基板４を形成するために、少なくとも一枚のシート状のプリプレグ４０を準備する。プリプレグ４０は、例えば、第２基板４と同じ材料で形成された熱硬化性樹脂で形成することができる。プリプレグ４０の枚数は、特には限定されないが、第２基板４の厚さに合わせて準備すればよい。さらに、第２伝送グランド５を形成するための、導電シート５０を準備する。 Subsequently, in order to form the second substrate 4 described above, at least one sheet-like prepreg 40 is prepared. The prepreg 40 can be made of, for example, a thermosetting resin made of the same material as the second substrate 4. The number of prepregs 40 is not particularly limited, but may be prepared in accordance with the thickness of the second substrate 4. Furthermore, a conductive sheet 50 for forming the second transmission ground 5 is prepared.
続いて、図３（ｃ）に示すように、基板構造体２０、少なくとも一枚のプリプレグ４０、及び導電シート５０を、この順で積層する。このとき、基板構造体２０の伝送パターン３を覆うように、プリプレグ４０を配置する。この状態で、上述した基板構造体２０のプレス温度よりも低い、約１８０～２５０℃で加圧し、これらの材料を一体化する。このとき、プリプレグ４０が溶融した後、硬化することで第２基板４が形成される。また、導電シート５０は、プリプレグ４０に接着し、第２伝送グランド５となる。こうして、図１及び図２に示すような、本実施形態に係る回路基板が形成される。 Subsequently, as shown in FIG. 3(c), the substrate structure 20, at least one prepreg 40, and the conductive sheet 50 are laminated in this order. At this time, the prepreg 40 is placed so as to cover the transmission pattern 3 of the substrate structure 20. In this state, pressure is applied at about 180 to 250° C., which is lower than the pressing temperature of the substrate structure 20 described above, to integrate these materials. At this time, the prepreg 40 is melted and then hardened to form the second substrate 4. Further, the conductive sheet 50 is adhered to the prepreg 40 and becomes the second transmission ground 5. In this way, the circuit board according to this embodiment as shown in FIGS. 1 and 2 is formed.
＜３．特徴＞
以上のように、次の効果を得ることができる。
（１）異なる誘電率を有する２つの基板２，４を用いているため、要望に応じて種々の回路基板を提供することができる。例えば、高速信号が伝送される基板を伝送ロスの少ないガラスフッ素樹脂により形成し、低速信号が伝送される基板を安価なガラスエポキシ樹脂（例えば、ＦＲ－４）により形成すると、全ての基板２，４をガラスフッ素樹脂により形成するよりも、安価に回路基板を形成することができる。さらに、全ての基板２，４をガラスエポキシ樹脂により形成するよりも、伝送ロスの低い回路基板を形成することができる。
<3. Features>
As described above, the following effects can be obtained.
(1) Since the two substrates 2 and 4 having different dielectric constants are used, various circuit boards can be provided according to requests. For example, if the board on which high-speed signals are transmitted is made of glass fluororesin with low transmission loss, and the board on which low-speed signals are transmitted is made of inexpensive glass epoxy resin (for example, FR-4), all the boards 2, The circuit board can be formed at a lower cost than when the circuit board 4 is made of glass fluororesin. Furthermore, it is possible to form a circuit board with lower transmission loss than when all the boards 2 and 4 are made of glass epoxy resin.
（２）第２基板４を形成するために、熱硬化性樹脂からなるプリプレグ４０を用いているため、一体化する際のプレス温度を、基板構造体２０をプレス加工で形成する際の温度よりも低くすることができる。したがって、基板構造体２０が熱によって損傷するのを防止することができる。 (2) Since the prepreg 40 made of thermosetting resin is used to form the second substrate 4, the pressing temperature at the time of integration is lower than the temperature at which the substrate structure 20 is formed by press working. can also be lowered. Therefore, the substrate structure 20 can be prevented from being damaged by heat.
＜Ｂ．第２実施形態＞
次に、本発明の回路基板の第２実施形態について、図面を参照しつつ、説明する。第２実施形態に係る回路基板が、第１実施形態と相違するのは、第２伝送グランド５の構成である。したがって、以下では、第２伝送グランド５以外の説明を省略する。
<B. Second embodiment>
Next, a second embodiment of the circuit board of the present invention will be described with reference to the drawings. The circuit board according to the second embodiment differs from the first embodiment in the configuration of the second transmission ground 5. Therefore, in the following, explanations other than the second transmission ground 5 will be omitted.
＜１．伝送グランドの態様１＞
図４は、態様１の第２伝送グランドを有する回路基板の断面図、図５は図４の平面図である。図４及び図５に示すように、本実施形態の第２伝送グランド５には、伝送パターン３を挟むように、伝送パターン３と概ね平行に延びる一対のスリット５１が形成されている。これらスリット５１は、図４及び図５に示すように、平面視において伝送パターン３の近傍に形成することができる。「近傍」とは、伝送パターン３の左右方向の外縁よりも外側で、この外縁とスリット５１との距離（以下、スリット距離という）がλｇ／４以下であることを意味する。この場合には、スリット５１の幅は、例えば、λｇ／６以上であることが好ましく、λｇ／３以上であることがさらに好ましい。スリット５１の幅の上限は特には限定されないが、後述するように、λｇ／２以上になると伝送ロスの低減効果が向上しないため、λｇ／２以下にすることが好ましい。但し、λｇは伝送パターンによって伝送される電磁波の波長を表す。
<1. Transmission ground aspect 1>
FIG. 4 is a cross-sectional view of a circuit board having a second transmission ground according to aspect 1, and FIG. 5 is a plan view of FIG. 4. As shown in FIGS. 4 and 5, in the second transmission ground 5 of this embodiment, a pair of slits 51 are formed that extend approximately parallel to the transmission pattern 3 so as to sandwich the transmission pattern 3 therebetween. These slits 51 can be formed near the transmission pattern 3 in plan view, as shown in FIGS. 4 and 5. "Nearby" means that it is outside the outer edge of the transmission pattern 3 in the left-right direction, and the distance between this outer edge and the slit 51 (hereinafter referred to as slit distance) is λg/4 or less. In this case, the width of the slit 51 is preferably, for example, λg/6 or more, and more preferably λg/3 or more. The upper limit of the width of the slit 51 is not particularly limited, but as will be described later, if it is λg/2 or more, the transmission loss reduction effect will not improve, so it is preferably λg/2 or less. However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern.
＜２．伝送グランドの態様２＞
図６は、態様２の第２伝送グランドを有する回路基板の断面図、図７は図６の平面図である。図６及び図７に示すように、この態様２では、各スリット５１のスリット距離を、（λｇ／４＋ｎ＊λｇ）の付近に形成することができる。但し、λｇは伝送パターン３によって伝送される電磁波の波長、ｎは整数を表す。例えば、スリット５１は、伝送パターンの外縁からλｇ／４＋λｇ、λｇ／４＋２λｇ、λｇ／４＋３λｇのいずれか１つ以上点の付近に配置することができる。なお、「付近」とは、各点から±λｇ／４の範囲を意味する。
<2. Transmission ground aspect 2>
6 is a cross-sectional view of a circuit board having a second transmission ground according to the second aspect, and FIG. 7 is a plan view of FIG. 6. As shown in FIGS. 6 and 7, in this second embodiment, the slit distance of each slit 51 can be formed in the vicinity of (λg/4+n*λg). However, λg represents the wavelength of the electromagnetic wave transmitted by the transmission pattern 3, and n represents an integer. For example, the slit 51 can be placed near one or more points of λg/4+λg, λg/4+2λg, and λg/4+3λg from the outer edge of the transmission pattern. Note that "nearby" means a range of ±λg/4 from each point.
＜３．特徴＞
以上の構成によれば、次の効果を得ることができる。
（１）例えば、第１実施形態のような回路基板では、図８に示すように、伝送パターン３に電流が流れているとき、伝送パターン３から各伝送グランド１，５へ電気力線（図８の矢印）が向かうが、電気力線の一部Ｚには、誘電率の低い第１基板２を経由して誘電率の高い第２基板４に向かう経路が生じる。このような電気力線が生じると、電界の漏れにより磁界分布に歪みが生じ、伝送パターン３を流れる電流が小さくなる。その結果、伝送ロスが悪化するおそれがある。
<3. Features＞
According to the above configuration, the following effects can be obtained.
(1) For example, in a circuit board like the first embodiment, when a current flows through the transmission pattern 3 as shown in FIG. 8), but a part Z of the lines of electric force has a path that goes to the second substrate 4, which has a high dielectric constant, via the first substrate 2, which has a low dielectric constant. When such electric lines of force occur, the magnetic field distribution is distorted due to electric field leakage, and the current flowing through the transmission pattern 3 becomes smaller. As a result, transmission loss may worsen.
これに対して、態様１のようにスリット５１を形成すると、図９に示すように、伝送パターン３から第２伝送グランド５に向かう電気力線が、スリット５１よりも内側の擬似的な短絡部Ｘに集中するため、電気力線が第１基板２経由することなく、第２基板４から第２伝送グランド５に向かうようにすることができる。その結果、電界の漏れが小さくなるため、磁界の歪みが抑えられ、伝送ロスを低減することができる。 On the other hand, if the slit 51 is formed as in Aspect 1, as shown in FIG. Since the electric lines of force are concentrated on X, the lines of electric force can be directed from the second substrate 4 to the second transmission ground 5 without passing through the first substrate 2. As a result, leakage of the electric field is reduced, so distortion of the magnetic field is suppressed and transmission loss can be reduced.
（２）一方、態様２のようにスリット５１を形成すると、図１０に示すように、スリット５１が擬似的な開放部となり、それよりも内側に擬似的な短絡部Ｘが生じる。そして、伝送パターン３から第２伝送グランド５に向かう電気力線は、この短絡部Ｘに集中するため、電気力線が第１基板２を経由することなく、第２基板４から第２伝送グラウンド５に向かうようにすることができる。 (2) On the other hand, when the slit 51 is formed as in the second aspect, the slit 51 becomes a pseudo open part, and a pseudo short circuit part X is generated inside the slit 51, as shown in FIG. Then, since the lines of electric force heading from the transmission pattern 3 to the second transmission ground 5 are concentrated at this short-circuit part 5.
なお、上記のようなスリット５１は、第１伝送グランド１にも同様に形成することができる。このメカニズムは、第２伝送グランド５にスリットを形成している場合と同じである。すなわち、第１基板２で発生する電界の漏れを抑制することができる。 Note that the slit 51 as described above can be formed in the first transmission ground 1 as well. This mechanism is the same as when a slit is formed in the second transmission ground 5. That is, leakage of the electric field generated in the first substrate 2 can be suppressed.
＜Ｃ．第３実施形態＞
上記各実施形態では、２つの基板２，４を用いて回路基板を形成したが、第１基板２、第２基板４、及びこれらの間に配置される伝送パターン３を有する基板ユニットを形成し、複数の基板ユニットにより回路基板を形成することもできる。
<C. Third embodiment>
In each of the above embodiments, the circuit board is formed using the two substrates 2 and 4, but it is also possible to form a substrate unit having the first substrate 2, the second substrate 4, and the transmission pattern 3 disposed between them. , a circuit board can also be formed by a plurality of board units.
例えば、図１１に示すように、２つの基板ユニット１００，２００を積層することで、回路基板を形成することができる。以下では、説明の便宜上、図１１の上側の基板ユニットを第１基板ユニット１００、下側の基板ユニットを第２基板ユニット２００と称することとする。図１１の回路基板では、第１基板ユニット１００の第１基板２と第２基板ユニット２００の第２基板４とが対向するように配置する。そして、両基板ユニット１００，２００の間には、中間伝送グランド３００が配置される。また、第１基板ユニット１００の第２基板４上には（上側）、第１外側伝送グランド４００が配置され、第２基板ユニット２００の第１基板２上（下側）には、第２外側伝送グランド５００が配置される。 For example, as shown in FIG. 11, a circuit board can be formed by stacking two board units 100 and 200. Hereinafter, for convenience of explanation, the upper board unit in FIG. 11 will be referred to as the first board unit 100, and the lower board unit will be referred to as the second board unit 200. In the circuit board of FIG. 11, the first board 2 of the first board unit 100 and the second board 4 of the second board unit 200 are arranged to face each other. An intermediate transmission ground 300 is arranged between both board units 100 and 200. Further, a first outer transmission ground 400 is arranged on the second board 4 of the first board unit 100 (on the upper side), and a second outer transmission ground 400 is arranged on the first board 2 of the second board unit 200 (on the lower side). A transmission ground 500 is arranged.
そして、第１外側伝送グランド及び第２外側伝送グランドに、第２実施形態で示したようなスリットを形成する。 Then, slits as shown in the second embodiment are formed in the first outer transmission ground and the second outer transmission ground.
このような構成の場合、少なくとも第１基板ユニット１００の伝送パターン３では、伝送ロスが生じるのを抑制することができる。なお、この例では、２つの基板ユニットを設けているが、３以上の基板ユニットを積層することもできる。 In the case of such a configuration, at least in the transmission pattern 3 of the first board unit 100, it is possible to suppress transmission loss from occurring. Note that in this example, two board units are provided, but three or more board units can also be stacked.
＜Ｄ．変形例＞
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、種々の変更が可能である。例えば、以下の変更が可能である。また、以下の変形例は、適宜組み合わせることができる。
<D. Modified example>
Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit thereof. For example, the following changes are possible: Further, the following modified examples can be combined as appropriate.
＜１＞
伝送パターン３の形状は特には限定されず、上述したような直線状のほか、Ｌ字状、Ｔ字状など、種々の形状にすることができる。また、複数の伝送パターンを配置することもできる。
<1>
The shape of the transmission pattern 3 is not particularly limited, and can be formed into various shapes such as a straight line as described above, an L-shape, a T-shape, and the like. Also, multiple transmission patterns can be arranged.
＜２＞
各基板２，４の厚みは同じでもよいし、異なっていてもよい。
<2>
The thickness of each substrate 2, 4 may be the same or different.
＜３＞
回路基板の製造方法は、特には限定されず、上述した方法以外でもよい。
<3>
The method for manufacturing the circuit board is not particularly limited, and methods other than those described above may be used.
以下、本発明の実施例について説明する。但し、本発明は以下の実施例に限定されない。 Examples of the present invention will be described below. However, the present invention is not limited to the following examples.
本発明に係る回路基板について、以下の検討を行った。 The following studies were conducted regarding the circuit board according to the present invention.
＜１．スリットの位置の検討＞
シミュレーションにより、以下のような回路基板の解析モデルを生成した。概要は図１２及び図１３に示すとおりである。
(1) 第１基板
・厚み：０．１ｍｍ
・誘電率：８．０
・サイズ：横幅２４×奥行き１０ｍｍ
(2) 第２基板
・厚み：０．１ｍｍ
・誘電率：３．０
・サイズ：横幅２４×奥行き１０ｍｍ
(3) 伝送パターン
・厚み：０．０１８ｍｍ
・幅：０．１ｍｍ
・長さ(奥行き)：１０ｍｍ
(4) 伝送グランド
・厚み：０．０１８ｍｍ
・スリットの幅：０．１ｍｍ
(5) 解析周波数：４０ＧＨｚ(空間波長：７．４９ｍｍ、誘電体中波長λｇ：３．０６ｍｍ)
なお、回路基板全体の実効誘電率は、６．０とした。また、特に断りのない限り、以下のシミュレーションでは、以上の条件にて解析モデルを作成している。
<1. Consideration of slit position>
Through simulation, we generated an analytical model of the circuit board as shown below. The outline is as shown in FIGS. 12 and 13.
(1) First board/thickness: 0.1mm
・Dielectric constant: 8.0
・Size: Width 24 x Depth 10mm
(2) Second board/thickness: 0.1mm
・Dielectric constant: 3.0
・Size: Width 24 x Depth 10mm
(3) Transmission pattern/thickness: 0.018mm
・Width: 0.1mm
・Length (depth): 10mm
(4) Transmission ground/thickness: 0.018mm
・Slit width: 0.1mm
(5) Analysis frequency: 40 GHz (spatial wavelength: 7.49 mm, dielectric medium wavelength λg: 3.06 mm)
Note that the effective dielectric constant of the entire circuit board was 6.0. In addition, unless otherwise specified, in the following simulations, analytical models are created under the above conditions.
上記のような解析モデルにおいて、図１２に示すように、第２伝送グランドにスリットを形成し、スリット距離を変化させながら、伝送ロスを算出した。結果は、図１４に示すとおりである。同図には、スリットがある場合、スリットがない場合、スリットを１つだけ（伝送パターンの左右の一方のみ）設けた場合、及びスルーホール（ＴＨ）を形成した場合の結果を示している。同図に示すように、スリットが伝送パターンの近傍に形成されていると、スリットがない場合と比べ、伝送ロスが低いことが分かった。また、スリット距離が、λｇ／４＋λｇ（３．８３ｍｍ）、λｇ／４＋２λｇ（６．８９ｍｍ）、λｇ／４＋３λ（９．９５ｍｍ）の付近では、スリットがない場合に比べ、伝送ロスが低くなっている。また、スリットが１つだけの場合、伝送パターンの近傍では伝送ロス低減効果はほとんどないが、λｇ／４＋λｇ、λｇ／４＋２λｇ、λｇ／４＋３λの各点付近では、スリットが２つの場合よりは伝送ロスは高いものの、スリットがない場合よりも伝送ロスは改善している。 In the above analytical model, as shown in FIG. 12, a slit was formed in the second transmission ground, and the transmission loss was calculated while changing the slit distance. The results are shown in FIG. The figure shows the results when there is a slit, when there is no slit, when only one slit is provided (only one on the left and right sides of the transmission pattern), and when a through hole (TH) is formed. As shown in the figure, it was found that when the slit was formed near the transmission pattern, the transmission loss was lower than when there was no slit. Furthermore, when the slit distance is around λg/4+λg (3.83 mm), λg/4+2λg (6.89 mm), and λg/4+3λ (9.95 mm), the transmission loss is lower than when there is no slit. . In addition, when there is only one slit, there is almost no transmission loss reduction effect near the transmission pattern, but near each point of λg/4+λg, λg/4+2λg, and λg/4+3λ, the transmission loss is lower than when there are two slits. Although it is higher, the transmission loss is improved compared to the case without slits.
また、図１３に示すように、第１伝送グランドにスリットを形成し、スリット距離を変化させながら、伝送ロスを算出した。結果は、図１５に示すとおりである。同図には、スリットがある場合、及びスリットがない場合の結果を示している。同図に示すように、スリットが伝送パターンの近傍に形成されていると、スリットがない場合と比べ、伝送ロスが低いことが分かった。また、スリット距離が、λｇ／４＋λｇ、λｇ／４＋２λｇ、λｇ／４＋３λの付近では、スリットがない場合に比べ、伝送ロスが低くなっている。 Further, as shown in FIG. 13, a slit was formed in the first transmission ground, and the transmission loss was calculated while changing the slit distance. The results are shown in FIG. 15. The figure shows the results with and without slits. As shown in the figure, it was found that when the slit was formed near the transmission pattern, the transmission loss was lower than when there was no slit. Furthermore, transmission loss is lower near the slit distances of λg/4+λg, λg/4+2λg, and λg/4+3λ compared to the case where there is no slit.
＜２．スリットの幅の検討＞
次に、スリットの幅について検討した。まず、図１６に示すように、伝送パターンの近傍（スリット距離が０．１ｍｍ）にスリットを形成したモデルを作成した。そして、スリットの幅を変化させつつ、伝送ロスを算出した。結果は、図１７に示すとおりである。同図に示すように、スリットの幅が広くなると、伝送ロスは大幅に改善するが、スリットの幅が約１．５ｍｍを超えると、伝送ロスは概ね一定になることが分かった。
<2. Consideration of slit width>
Next, we considered the width of the slit. First, as shown in FIG. 16, a model was created in which slits were formed near the transmission pattern (slit distance 0.1 mm). Then, the transmission loss was calculated while changing the width of the slit. The results are shown in FIG. 17. As shown in the figure, it was found that as the width of the slit becomes wider, the transmission loss is significantly improved, but when the width of the slit exceeds about 1.5 mm, the transmission loss becomes approximately constant.
続いて、図１８に示すように、伝送パターンから約（λｇ／４＋λｇ）の位置（スリット距離が４．０ｍｍ）にスリットを形成したモデルを作成した。そして、スリットの幅を変化させつつ、伝送ロスを算出した。結果は、図１９に示すとおりである。同図に示すように、スリットの幅が広くなると、伝送ロスは大幅に改善するが、スリットの幅が約０．１ｍｍを超えると、伝送ロスは悪化し、概ね一定になることが分かった。 Subsequently, as shown in FIG. 18, a model was created in which a slit was formed at a position approximately (λg/4+λg) from the transmission pattern (slit distance was 4.0 mm). Then, the transmission loss was calculated while changing the width of the slit. The results are shown in FIG. As shown in the figure, it was found that as the width of the slit becomes wider, the transmission loss is significantly improved, but when the width of the slit exceeds about 0.1 mm, the transmission loss worsens and becomes approximately constant.
＜３．２つの基板ユニットを有する回路基板の検討＞
図１１に示すような回路基板を形成した。そして、第１外側伝送グランド４００及び第２外側伝送グランド５００に形成されたスリット５１のスリット距離を変化させつつ、伝送ロスを算出した。図２０は、第１基板ユニット１００の伝送パターンの伝送ロスの結果（スリット有（多層））とともに、第１基板ユニット１００のみで回路基板を構成したときの伝送ロスの結果（スリット有（単層））も併せて示している。第１基板ユニット１００のみで構成した回路基板は、中間伝送グランド３００も含む。図２０に示すように、第１基板ユニット１００の伝送パターンは、単層の回路基板と同等の伝送ロスの低減効果を示している。
<3. Consideration of circuit board with two board units>
A circuit board as shown in FIG. 11 was formed. Then, the transmission loss was calculated while changing the slit distance of the slits 51 formed in the first outer transmission ground 400 and the second outer transmission ground 500. FIG. 20 shows the transmission loss results of the transmission pattern of the first board unit 100 (with slits (multilayer)) and the transmission loss results when a circuit board is configured with only the first board unit 100 (with slits (single layer)). )) are also shown. The circuit board composed of only the first board unit 100 also includes an intermediate transmission ground 300. As shown in FIG. 20, the transmission pattern of the first board unit 100 exhibits a transmission loss reduction effect equivalent to that of a single-layer circuit board.
一方、図２１は、第２基板ユニット２００の伝送パターンの伝送ロスの結果（スリット有（多層））とともに、第２基板ユニット２００のみで回路基板を構成したときの伝送ロスの結果（スリット有（単層））も併せて示している。第２基板ユニット２００のみで構成した回路基板は、中間伝送グランド３００も含む。図２１に示すように、第２基板ユニット２００の伝送パターンは、スリット距離が１．０ｍｍ以下の場合は、単層の回路基板よりも伝送ロスが低減されているが、スリット幅が１．０ｍｍよりも大きくなると、伝送ロスの低減効果がほとんど見られなかった。 On the other hand, FIG. 21 shows the results of the transmission loss of the transmission pattern of the second board unit 200 (with slits (multilayer)) and the results of the transmission loss when the circuit board is configured with only the second board unit 200 (with slits). Single layer)) is also shown. The circuit board composed only of the second board unit 200 also includes an intermediate transmission ground 300. As shown in FIG. 21, the transmission pattern of the second board unit 200 has lower transmission loss than a single layer circuit board when the slit distance is 1.0 mm or less, but when the slit width is 1.0 mm When the value was larger than , almost no transmission loss reduction effect was observed.
１ 第１伝送グランド
２ 第１基板
３ 伝送パターン
４ 第２基板
５ 第１伝送グランド
５１ スリット
1 First transmission ground 2 First board 3 Transmission pattern 4 Second board 5 First transmission ground 51 Slit
Claims (6)
第１面、及び前記第２面とは反対側の第２面を有し、前記第１基板とは異なる誘電率を有する誘電体により形成された、第２基板であって、当該第２基板の第１面と前記第１基板の第２面とが対向するように積層された第２基板と、
前記第１基板の第１面に積層された第１伝送グランドと、
前記第２基板の第２面に積層された第２伝送グランドと、
前記第１基板と前記第２基板との間に配置された伝送パターンと、
を備え、
前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンの外縁よりも外側に、当該伝送パターンと略平行に延びるスリットであって、当該外縁の近傍に配置されたスリットが形成され、
前記スリットの幅が、λｇ／２以上である、回路基板。
但し、λｇは前記伝送パターンによって伝送される電磁波の波長を表す。 a first substrate formed of a dielectric material and having a first surface and a second surface opposite to the first surface;
A second substrate, the second substrate having a first surface and a second surface opposite to the second surface, the second substrate being formed of a dielectric material having a dielectric constant different from that of the first substrate. a second substrate stacked such that a first surface of the substrate and a second surface of the first substrate face each other;
a first transmission ground layered on a first surface of the first substrate;
a second transmission ground laminated on a second surface of the second substrate;
a transmission pattern disposed between the first substrate and the second substrate;
Equipped with
A slit is provided in at least one of the first transmission ground and the second transmission ground, the slit extending outward from the outer edge of the transmission pattern in plan view and extending substantially parallel to the transmission pattern, and arranged near the outer edge. A slit is formed,
A circuit board, wherein the width of the slit is λg/2 or more.
However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern.
第１面、及び前記第２面とは反対側の第２面を有し、前記第１基板とは異なる誘電率を有する誘電体により形成された、第２基板であって、当該第２基板の第１面と前記第１基板の第２面とが対向するように積層された第２基板と、A second substrate, the second substrate having a first surface and a second surface opposite to the second surface, the second substrate being formed of a dielectric material having a dielectric constant different from that of the first substrate. a second substrate stacked such that a first surface of the substrate and a second surface of the first substrate face each other;
前記第１基板の第１面に積層された第１伝送グランドと、a first transmission ground layered on a first surface of the first substrate;
前記第２基板の第２面に積層された第２伝送グランドと、a second transmission ground laminated on a second surface of the second substrate;
前記第１基板と前記第２基板との間に配置された伝送パターンと、a transmission pattern disposed between the first substrate and the second substrate;
を備え、Equipped with
前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンを挟むように、当該伝送パターンと略平行に延びる少なくとも一対のスリットが形成され、At least a pair of slits extending substantially parallel to the transmission pattern are formed in at least one of the first transmission ground and the second transmission ground so as to sandwich the transmission pattern in a plan view,
前記スリットは、平面視において前記伝送パターンの外縁よりも外側で、当該外縁の近傍に配置され、The slit is arranged outside the outer edge of the transmission pattern in plan view and near the outer edge,
前記スリットの幅が、λｇ／２以上である、回路基板。A circuit board, wherein the width of the slit is λg/2 or more.
但し、λｇは前記伝送パターンによって伝送される電磁波の波長を表す。However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern.
第１面、及び前記第２面とは反対側の第２面を有し、前記第１基板とは異なる誘電率を有する誘電体により形成された、第２基板であって、当該第２基板の第１面と前記第１基板の第２面とが対向するように積層された第２基板と、A second substrate, the second substrate having a first surface and a second surface opposite to the second surface, the second substrate being formed of a dielectric material having a dielectric constant different from that of the first substrate. a second substrate stacked such that a first surface of the substrate and a second surface of the first substrate face each other;
前記第１基板の第１面に積層された第１伝送グランドと、a first transmission ground layered on a first surface of the first substrate;
前記第２基板の第２面に積層された第２伝送グランドと、a second transmission ground laminated on a second surface of the second substrate;
前記第１基板と前記第２基板との間に配置された伝送パターンと、a transmission pattern disposed between the first substrate and the second substrate;
を備え、Equipped with
前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンの外縁よりも外側に、当該伝送パターンと略平行に延びるスリットが形成され、A slit extending substantially parallel to the transmission pattern is formed in at least one of the first transmission ground and the second transmission ground outside an outer edge of the transmission pattern in a plan view,
前記スリットは、平面視において前記伝送パターンの外縁から（λｇ／４＋ｎ＊λｇ）離れた位置の近傍に配置されている、回路基板。The circuit board, wherein the slit is arranged near a position (λg/4+n*λg) away from an outer edge of the transmission pattern in plan view.
但し、λｇは前記伝送パターンによって伝送される電磁波の波長、ｎは整数を表す。However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern, and n represents an integer.
第１面、及び前記第２面とは反対側の第２面を有し、前記第１基板とは異なる誘電率を有する誘電体により形成された、第２基板であって、当該第２基板の第１面と前記第１基板の第２面とが対向するように積層された第２基板と、A second substrate, the second substrate having a first surface and a second surface opposite to the second surface, the second substrate being formed of a dielectric material having a dielectric constant different from that of the first substrate. a second substrate stacked such that a first surface of the substrate and a second surface of the first substrate face each other;
前記第１基板の第１面に積層された第１伝送グランドと、a first transmission ground layered on a first surface of the first substrate;
前記第２基板の第２面に積層された第２伝送グランドと、a second transmission ground laminated on a second surface of the second substrate;
前記第１基板と前記第２基板との間に配置された伝送パターンと、a transmission pattern disposed between the first substrate and the second substrate;
を備え、Equipped with
前記第１伝送グランド及び前記第２伝送グランドの少なくとも一方に、平面視において前記伝送パターンを挟むように、当該伝送パターンと略平行に延びる少なくとも一対のスリットが形成され、At least a pair of slits extending substantially parallel to the transmission pattern are formed in at least one of the first transmission ground and the second transmission ground so as to sandwich the transmission pattern in a plan view,
前記スリットは、平面視において前記伝送パターンの外縁から（λｇ／４＋ｎ＊λｇ）離れた位置の近傍に配置されている、回路基板。The circuit board, wherein the slit is arranged near a position (λg/4+n*λg) away from an outer edge of the transmission pattern in plan view.
但し、λｇは前記伝送パターンによって伝送される電磁波の波長、ｎは整数を表す。However, λg represents the wavelength of electromagnetic waves transmitted by the transmission pattern, and n represents an integer.
前記構造体の第２面に形成された導電膜の一部を除去することで、所定の形状の伝送パターンを形成するステップと、
前記第１基板とは異なる誘電率を有し、少なくとも一枚の熱硬化性のプリプレグを、前記構造体の伝送パターンを覆うように配置するステップと、
前記プリプレグを覆うように、導電シートを配置するステップと、
前記構造体、プリプレグ、及び導電シートを所定の温度で加圧することで、一体化するステップと、
を備えている、回路基板の製造方法。
A first substrate having a first surface and a second surface opposite to the first surface and formed of a thermoplastic dielectric material, and a conductive film laminated on the first surface and the second surface, respectively. preparing a structure having ,
forming a transmission pattern in a predetermined shape by removing a part of the conductive film formed on the second surface of the structure;
disposing at least one thermosetting prepreg having a dielectric constant different from that of the first substrate so as to cover the transmission pattern of the structure;
arranging a conductive sheet to cover the prepreg;
integrating the structure, the prepreg, and the conductive sheet by pressurizing them at a predetermined temperature;
A method of manufacturing a circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020067143A JP7455641B2 (en) | 2020-04-02 | 2020-04-02 | Circuit board and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020067143A JP7455641B2 (en) | 2020-04-02 | 2020-04-02 | Circuit board and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021164126A JP2021164126A (en) | 2021-10-11 |
| JP7455641B2 true JP7455641B2 (en) | 2024-03-26 |
Family
ID=78003807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020067143A Active JP7455641B2 (en) | 2020-04-02 | 2020-04-02 | Circuit board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7455641B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141233A (en) | 2007-12-10 | 2009-06-25 | Hitachi Ltd | Printed board and method of manufacturing the same |
| WO2019235558A1 (en) | 2018-06-07 | 2019-12-12 | 株式会社村田製作所 | Multilayer substrate, electronic device, and method for producing multilayer substrate |
-
2020
- 2020-04-02 JP JP2020067143A patent/JP7455641B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141233A (en) | 2007-12-10 | 2009-06-25 | Hitachi Ltd | Printed board and method of manufacturing the same |
| WO2019235558A1 (en) | 2018-06-07 | 2019-12-12 | 株式会社村田製作所 | Multilayer substrate, electronic device, and method for producing multilayer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021164126A (en) | 2021-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10102960B2 (en) | Electronic component | |
| JP5505455B2 (en) | Signal line | |
| US8389866B2 (en) | Resin circuit board | |
| WO2014174882A1 (en) | Printed wire board and printed wire board manufacturing method | |
| CN104427754A (en) | Rigid flexible pcb and method for manufacturing the same | |
| US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
| JPWO2019235558A1 (en) | Manufacturing method for multilayer boards, electronic devices and multilayer boards | |
| TW201944507A (en) | Embedded air gap transmission lines | |
| US20160141739A1 (en) | High-frequency signal transmission line and manufacturing method thereof | |
| JP7455641B2 (en) | Circuit board and its manufacturing method | |
| US20160349796A1 (en) | Etched multi-layer sheets | |
| TWI770388B (en) | Embedded type panel substrate and manufacturing method of embedded component package structure | |
| CN105764244B (en) | Wiring board and its manufacturing method | |
| JPH0341803A (en) | Wiring board with reduced crosstalk noise between signal lines and its manufacture | |
| US8745859B2 (en) | Component built-in module, and manufacturing method for component built-in module | |
| EP1187514A2 (en) | Printed wiring board | |
| WO2016149269A1 (en) | Comprehensive layout strategy for flip chipping integrated circuits | |
| US20110000702A1 (en) | Circuit board | |
| JP2022157155A (en) | Multilayer substrate | |
| JP7409563B2 (en) | Multilayer board and method for manufacturing multilayer board | |
| US20230319980A1 (en) | Circuit board and method of manufacturing circuit board | |
| JP5481109B2 (en) | Metal core assembly and metal core substrate manufacturing method | |
| EP3399588B1 (en) | Composite substrate for a waveguide and method of manufacturing a composite substrate | |
| JP2017208443A (en) | Wiring-circuit board and method for manufacturing the same | |
| JP6491080B2 (en) | Multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7455641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |