JP7452663B2 - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP7452663B2 JP7452663B2 JP2022541410A JP2022541410A JP7452663B2 JP 7452663 B2 JP7452663 B2 JP 7452663B2 JP 2022541410 A JP2022541410 A JP 2022541410A JP 2022541410 A JP2022541410 A JP 2022541410A JP 7452663 B2 JP7452663 B2 JP 7452663B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- computer system
- stored
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 30
- 238000004458 analytical method Methods 0.000 claims description 20
- 238000013528 artificial neural network Methods 0.000 claims description 12
- 238000007405 data analysis Methods 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 21
- 238000004364 calculation method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000013523 data management Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003062 neural network model Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1~3を参照して、本発明の第1の実施の形態にかかるコンピュータシステム1の構成について説明する。図1は、第1の実施の形態にかかるコンピュータシステムの構成を示すブロック図である。図2は、第1の実施の形態にかかるコンピュータシステムにおけるデータプリフェッチ制御装置の構成を示すブロック図である。図3は、第1の実施の形態にかかるコンピュータシステムにおける処理を説明する図である。
図1に示すように、本実施の形態のコンピュータシステム1は、N台の第1~N(Nは1以上の整数)記憶装置(10~10-N)と、データプリフェッチ制御装置20と、演算部および記憶部を具備するM台の第1~M(Mは1以上の整数)演算装置(30~30-M)と、記憶装置10と演算装置30間を接続する通信ネットワークとを備えている。コンピュータシステム1は、全体として、前記通信ネットワークを介して、第1~N記憶装置(10~10-N)が出力したデータに対して、第1~M演算装置(30~30-M)において所定の演算または処理を行い、その演算結果を出力する。
記憶装置10は、データを記憶し、当該データをデータプリフェッチ制御装置20から指定される演算装置30に送信する機能を有するデータ出力装置である。データ出力装置として、データを生成し、当該データをデータプリフェッチ制御装置が指定した演算装置30に送信する機能を有するデータ生成装置を用いてもよい。
図2は、第1の実施の形態にかかるコンピュータシステムにおけるデータプリフェッチ制御装置の構成を示すブロック図である。データプリフェッチ制御装置20は、各演算装置30が記憶しているデータを管理する機能と、記憶装置10から読み出したデータと、演算装置30にて処理した結果とを、当該演算装置30にて所定の時間内記憶するか否かを判定する機能と、各演算装置30にて記憶しているデータを消去するか否かを判定する機能と、各演算装置30のデータ記憶状態を考慮して第1~Mのいずれの演算装置(30~30-M)で処理を実行するかを決定する機能と、各演算装置30にて処理した結果を第1~Nのいずれの記憶装置(10~10-N)に出力し、記憶するかを決定する機能とを有する。
演算装置30は、記憶装置10から入力されたデータに対して、所定の演算または処理を行い、その演算結果を出力する機能を有する。演算装置30の出力は、通信ネットワークを介して、記憶装置10または他の演算装置30へ入力される。他の演算装置30へ入力することで、一つの演算装置30で完了しないような複数のステップから構成されるプログラムに対しても、コンピュータシステム1を適用できる。
図4を参照して、第1の実施の形態にかかるコンピュータシステム1の動作について説明する。図4は、第1の実施の形態にかかるコンピュータシステムの動作を示すフローチャートである。
このように、本実施の形態のコンピュータシステム1は、データプリフェッチ制御装置20にて、当該処理に用いる可能性のあるデータを予測し、予め演算装置30にて保持しておく。これにより、当該処理に必要な全てのデータが演算装置30にて揃うまでの時間を短縮することができ、当該処理の処理時間を削減できる。
図5を参照して、本発明の第2の実施の形態にかかるコンピュータシステム1の構成について説明する。図5は、第2の実施の形態にかかるコンピュータシステムにおけるデータプリフェッチ制御装置の構成を示すブロック図である。
このように、本実施の形態のコンピュータシステム1は、データプリフェッチ制御装置20にて、当該処理に用いる可能性のあるデータをニューラルネットワーク処理によって予測し、予め演算装置30にて保持しておく。これにより、当該処理に必要な全てのデータが演算装置30にて揃うまでの時間を短縮することができ、当該処理の処理時間を削減できる効果がある。
図6を参照して、本発明の第3の実施の形態にかかるコンピュータシステム1の構成について説明する。図6は、第3の実施の形態にかかるコンピュータシステムにおけるデータプリフェッチ制御装置の構成を示すブロック図である。
このように、本実施の形態のコンピュータシステム1は、データプリフェッチ制御装置20にて、当該処理のプログラムまたはソースコードを解析し、当該処理に用いる可能性のあるデータを予測し、予め演算装置30にて保持しておく。これにより、当該処理に必要な全てのデータが演算装置30にて揃うまでの時間を短縮することができ、当該処理の処理時間を削減することができる。
次に、上述した構成を有するコンピュータシステム1のハードウェア構成の一例について図7を参照して説明する。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
Claims (8)
- N(Nは2以上の整数)台のデータ出力装置と、データプリフェッチ制御装置と、M(Mは1以上の整数)台の演算装置とを備え、
前記演算装置は、前記データ出力装置と前記演算装置との間を接続する通信ネットワークを介して、N台の前記データ出力装置から収集されたデータに対して演算処理を実行し、
前記データプリフェッチ制御装置は、
前記データ出力装置から収集されたデータと、前記演算装置にて演算処理を実行した結果を、前記演算装置において記憶するか、あるいは消去するかを、前記演算装置に指示するように構成される
コンピュータシステム。 - 請求項1記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置において記憶するデータ量を決定するデータ量決定部を備え、
前記データ量決定部において決定された記憶するデータ量に基づいて、前記データ出力装置から収集されたデータと、前記演算装置にて演算処理を実行した結果を、当該演算装置において記憶するか否かを判定するように構成される
コンピュータシステム。 - 請求項2記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置において記憶したデータがヒットしたか否かを示すデータを解析するデータ解析部を備え、
前記データ量決定部は、
前記データ解析部における記憶したデータのヒット率に基づいて、記憶するデータ量を決定するように構成される
コンピュータシステム。 - 請求項1記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置における演算処理と演算処理に用いたデータとの関係をニューラルネットワークにより推定するデータ学習部を備え、
前記データ学習部において推定された演算処理と演算処理に用いたデータとの関係に基づいて、前記データ出力装置から収集されたデータと、前記演算装置にて演算処理を実行した結果を、当該演算装置において記憶するか否かを判定するように構成される
コンピュータシステム。 - 請求項4記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置において記憶したデータがヒットしたか否かを示すデータを解析するデータ解析部を備え、
前記データ学習部は、
前記データ解析部における記憶したデータのヒット率に基づいて、前記ニューラルネットワークのモデルを変更し、あるいは、前記ニューラルネットワークのパラメータを変更するように構成される
コンピュータシステム。 - 請求項1記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置における演算処理に必要なデータを解析するコード解析部を備え、
前記コード解析部における解析結果に基づいて、前記データ出力装置から収集されたデータと、前記演算装置にて演算処理を実行した結果を、当該演算装置において記憶するか否かを判定するように構成される
コンピュータシステム。 - 請求項6記載のコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記演算装置においてプリフェッチしたデータがヒットしたか否かを示すデータを解析するデータ解析部を備え、
前記コード解析部は、
前記データ解析部における記憶したデータのヒット率に基づいて、前記コード解析部におけるコード解析のレベルを変更するように構成される
コンピュータシステム。 - 請求項1~7の何れか1項にコンピュータシステムであって、
前記データプリフェッチ制御装置は、
前記各演算装置のデータ記憶状態に基づいて、M台のいずれの前記演算装置で演算処理を実行するかを決定するコンピュータシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/030022 WO2022029928A1 (ja) | 2020-08-05 | 2020-08-05 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022029928A1 JPWO2022029928A1 (ja) | 2022-02-10 |
JP7452663B2 true JP7452663B2 (ja) | 2024-03-19 |
Family
ID=80117777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022541410A Active JP7452663B2 (ja) | 2020-08-05 | 2020-08-05 | コンピュータシステム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7452663B2 (ja) |
WO (1) | WO2022029928A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004110528A (ja) | 2002-09-19 | 2004-04-08 | Yaskawa Electric Corp | 信号処理回路 |
JP2009116813A (ja) | 2007-11-09 | 2009-05-28 | Japan Aerospace Exploration Agency | 大規模計算用カスタムメイド計算機 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06149761A (ja) * | 1992-11-13 | 1994-05-31 | Toshiba Corp | 複合型システム演算装置および方法 |
-
2020
- 2020-08-05 WO PCT/JP2020/030022 patent/WO2022029928A1/ja active Application Filing
- 2020-08-05 JP JP2022541410A patent/JP7452663B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004110528A (ja) | 2002-09-19 | 2004-04-08 | Yaskawa Electric Corp | 信号処理回路 |
JP2009116813A (ja) | 2007-11-09 | 2009-05-28 | Japan Aerospace Exploration Agency | 大規模計算用カスタムメイド計算機 |
Also Published As
Publication number | Publication date |
---|---|
WO2022029928A1 (ja) | 2022-02-10 |
JPWO2022029928A1 (ja) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200334563A1 (en) | Modular quantum circuit transformation | |
RU2479013C2 (ru) | Способ оптимизации твердотельного накопителя и оптимизатор | |
JP5575879B2 (ja) | ユーザプロファイルベースの無線デバイスシステムレベル管理 | |
JP2021504829A (ja) | ソフトウェア定義された量子コンピュータ | |
US11321625B2 (en) | Quantum circuit optimization using machine learning | |
JP2020535517A (ja) | 量子計算対応のクラウド環境におけるジョブ処理のための方法、量子クラウド環境(qce)、およびコンピュータ・プログラム | |
US20170091112A1 (en) | Configurable cache architecture | |
WO2020216647A1 (en) | A multi-control quantum state inversion gate | |
JP6857196B2 (ja) | 1つまたは複数の通信チャネルにより相互接続された複数の異なるメモリ・ロケーションを有するコンピューティング・システムのアプリケーションを最適化する方法、コンピュータ可読プログラムを含む非一時的コンピュータ可読記憶媒体、およびシステム | |
JP7452663B2 (ja) | コンピュータシステム | |
CN116301667B (zh) | 一种数据库系统,数据访问方法、装置、设备及存储介质 | |
US10339065B2 (en) | Optimizing memory mapping(s) associated with network nodes | |
US20150269073A1 (en) | Compiler-generated memory mapping hints | |
JP7322345B2 (ja) | シナリオプロファイルベースのパーティショニングおよびアプリケーションコードの管理 | |
US9552451B1 (en) | Cross-hierarchy interconnect adjustment for power recovery | |
US7287228B2 (en) | On-demand and incremental application adaptation | |
CN115879562A (zh) | 一种量子程序初始映射的确定方法、装置及量子计算机 | |
KR100714970B1 (ko) | 컴퓨터 | |
CN111177066A (zh) | 一种提高访问片外存储器的效率的方法、设备及介质 | |
US20230409922A1 (en) | Optimising evolutionary algorithm storage usage | |
KR20190143115A (ko) | 블록체인 기반 데이터 관리 방법 | |
US11431353B1 (en) | Encoding method, electronic device, and program product | |
US11452003B1 (en) | Compatible packet separation for communication networks | |
US11487542B2 (en) | Instruction cache behavior and branch prediction | |
US11334898B2 (en) | Method and apparatus for microservice architecture for locally based applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7452663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |