JP7449784B2 - MEMS device manufacturing method and MEMS device - Google Patents
MEMS device manufacturing method and MEMS device Download PDFInfo
- Publication number
- JP7449784B2 JP7449784B2 JP2020103309A JP2020103309A JP7449784B2 JP 7449784 B2 JP7449784 B2 JP 7449784B2 JP 2020103309 A JP2020103309 A JP 2020103309A JP 2020103309 A JP2020103309 A JP 2020103309A JP 7449784 B2 JP7449784 B2 JP 7449784B2
- Authority
- JP
- Japan
- Prior art keywords
- mems device
- wiring
- manufacturing
- mask
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 230000003287 optical effect Effects 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 38
- 229910052782 aluminium Inorganic materials 0.000 description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 29
- 239000010410 layer Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- VJPLIHZPOJDHLB-UHFFFAOYSA-N lead titanium Chemical compound [Ti].[Pb] VJPLIHZPOJDHLB-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Mechanical Optical Scanning Systems (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Description
本発明は、光偏向器(Micro Electro Mechanical Systems)等のMEMSデバイスの製造方法及びMEMSデバイスに関する。 The present invention relates to a method of manufacturing a MEMS device such as an optical deflector (Micro Electro Mechanical Systems), and a MEMS device.
MEMSデバイスとして製造される光偏向器は、圧電アクチュエータに駆動電圧を供給するため、配線が表面側に形成される。光偏向器の表面側は、圧電膜層等の積層のために、段差が生じているので、配線は、段差の傾斜面の表面に傾斜線部を有することになる。 In an optical deflector manufactured as a MEMS device, wiring is formed on the front side in order to supply a driving voltage to a piezoelectric actuator. Since a step is formed on the front side of the optical deflector due to the lamination of piezoelectric film layers, etc., the wiring has an inclined line portion on the surface of the inclined surface of the step.
一方、MEMSデバイスの配線は、半導体素子と同様に、フォトリソグラフィを使用して、製作される。 On the other hand, wiring for MEMS devices is manufactured using photolithography, similar to semiconductor elements.
特許文献1は、半導体デバイスの配線を形成する際、配線の導電性薄膜がサイドエッチングによりライン幅がくびれて減少し、断線し易くなることに対処する方法を開示する。該方法では、くびれて幅狭になり易い箇所は、該箇所に対するフォトマスクのパターニング線を曲線又は折れ線にして、くびれが生じても、所望のライン幅が確保されるようにしている。 Patent Document 1 discloses a method for dealing with the problem that when forming wiring for a semiconductor device, the line width of the conductive thin film of the wiring is narrowed and reduced due to side etching, and the wiring becomes easily disconnected. In this method, the patterning line of the photomask for the part that is likely to become narrow due to constriction is made into a curved line or a broken line, so that even if the constriction occurs, the desired line width is ensured.
特許文献2は、表面が配線により凹凸になることを防止する半導体デバイスを開示する。該半導体デバイスによれば、表面に溝を形成し、配線を該溝内に少なくとも部分的に埋設し、表面が平滑化されるようにしている。その場合、配線は、溝内に出入りする際、溝の段差を通ることになって、断線を起こし易くなる。この対策として、特許文献2では、配線において、段差を含む所定の線部のライン幅をその前後の線部のライン幅より幅広にする。 Patent Document 2 discloses a semiconductor device whose surface is prevented from becoming uneven due to wiring. According to the semiconductor device, a groove is formed in the surface, and the wiring is at least partially buried in the groove, so that the surface is smoothed. In that case, when the wiring goes in and out of the groove, it passes through the step of the groove, making it more likely to break. As a countermeasure for this, in Patent Document 2, in wiring, the line width of a predetermined line portion including a step is made wider than the line width of the line portions before and after the predetermined line portion.
特許文献3は、表面側に段差を有し、配線が段差の傾斜面を通って延在する半導体デバイスを開示する。該半導体デバイスでは、配線は、肩部、すなわち傾斜面を上り切った上側表面における傾斜面側の端部において太くして(ライン幅又は配線厚さを大きくして)、断線を防止している。 Patent Document 3 discloses a semiconductor device that has a step on the front side and wiring extends through the slope of the step. In this semiconductor device, the wiring is thickened (increased line width or wiring thickness) at the shoulder, that is, the end on the slope side of the upper surface that has gone up the slope, to prevent disconnection. .
なお、ライン幅を全体にわたり、幅広にすることは、断線対策としては、有効である。しかし、このことは、配線と基板との間の容量を増大させ、クロストークを増大させてしまう。したがって、MEMSデバイスの表面側のライン幅は、断線を防止できる範囲で、極力、幅狭であることが望ましい。また、クロストーク抑制のために、基板をアースに接続することは、構成の複雑化及びコストの増大になる。 Note that increasing the line width over the entire line is effective as a measure against disconnection. However, this increases the capacitance between the wiring and the substrate and increases crosstalk. Therefore, it is desirable that the line width on the front side of the MEMS device be as narrow as possible within a range that can prevent disconnection. Furthermore, connecting the board to ground in order to suppress crosstalk complicates the configuration and increases costs.
本発明者は、フォトリソグラフィを利用して、MEMSデバイスを製造するときに、MEMSデバイスの表面側の傾斜面で散乱光が発生し、該散乱光によるフォトレジストの二次露光のために、エッチング時に傾斜面及びその近傍においてライン幅が縮小し、これが断線につながる可能性が高いという知見を得た。 The present inventor discovered that when manufacturing a MEMS device using photolithography, scattered light is generated on the inclined surface on the front side of the MEMS device, and due to the secondary exposure of the photoresist by the scattered light, etching It was found that the line width sometimes decreases on and near sloped surfaces, which is highly likely to lead to wire breakage.
特許文献1~3は、フォトリソグラフィ時の傾斜面からの散乱光に対処するパターニングについて開示するものではない。 Patent Documents 1 to 3 do not disclose patterning to deal with scattered light from an inclined surface during photolithography.
すなわち、特許文献1は、パターニングは正常であるにも関わらず、オーバエッチング及びサイドエッチングに因るライン幅の縮小に対処するものである。そして、特許文献1の配線は、傾斜面の線部だけを幅狭にするものではなく、配線全長にわたり幅広とする。これは、クロストークの増大につながってしまう。 That is, Patent Document 1 deals with reduction in line width due to over-etching and side-etching even though patterning is normal. The wiring in Patent Document 1 is not made narrow only in the line portion of the inclined surface, but is made wide over the entire length of the wiring. This leads to an increase in crosstalk.
特許文献2のMEMSデバイスの配線は、溝の側壁としての段差の表面上で幅広になっている。しかしながら、溝は、MEMSデバイスの表面の平滑化のために、隆起の原因になる配線を少なくとも部分的に埋設するために、形成されているものである。すなわち、溝の深さが配線の厚さより大きかったり、溝の幅がライン幅より大き過ぎると、溝の場所が周囲よりへこんでしまったりし、MEMSデバイスの表面の平滑化を阻害してしまう。換言すると、溝の幅は、ほぼライン幅に等しい。このような溝の段差では、フォトレジストの二次露光につながる散乱光は生じない。 The wiring of the MEMS device of Patent Document 2 is wide on the surface of the step serving as the side wall of the trench. However, the groove is formed to at least partially bury the wiring that causes protrusions in order to smooth the surface of the MEMS device. That is, if the depth of the groove is larger than the thickness of the wiring or the width of the groove is too large than the line width, the groove will be recessed from its surroundings, which will impede smoothing of the surface of the MEMS device. In other words, the groove width is approximately equal to the line width. Such groove steps do not generate scattered light that leads to secondary exposure of the photoresist.
特許文献3は、配線において、肩部、すなわち上側表面の傾斜面側の端部における線部を幅広にするものである。配線において傾斜面における線部を幅広にするものではない。 In Patent Document 3, in the wiring, the shoulder portion, that is, the line portion at the end on the slope side of the upper surface is made wider. In wiring, the line portion on the inclined surface is not made wider.
本発明の目的は、クロストークの原因になるライン幅の増大を抑えつつ、配線に関して信頼性の高いMEMSデバイスの製造方法及びMEMSデバイスを提供することである。 An object of the present invention is to provide a method for manufacturing a MEMS device and a MEMS device that have high wiring reliability while suppressing an increase in line width that causes crosstalk.
本発明のMEMSデバイスの製造方法は、
上側表面、下側表面及び前記上側表面と前記下側表面との間の段差の表面である傾斜面を有する基板部と、前記上側表面と前記下側表面との間で延在する配線と、を備えたMEMSデバイスの製造方法であって、
前記基板部上に、前記配線の材料として、前記段差より小さい厚さを有する金属膜を成膜する第1工程と、
前記金属膜の表面上にフォトレジストを塗布する第2工程と、
前記傾斜面上の傾斜マスク部と、前記傾斜面から前記上側表面及び前記下側表面にそれぞれ延在する上側及び下側延在マスク部とからなる段差マスク部のライン幅が、前記傾斜マスク部から前記上側表面及び前記下側表面上をそれぞれ延在する上側表面マスク部及び下側表面マスク部のライン幅より広くなるように、前記フォトレジストのパターニングを行ってエッチングマスクを形成する第3工程と、
前記エッチングマスクを用いて前記金属膜をエッチングして、前記配線を形成する第4工程と、
を備える。
The method for manufacturing a MEMS device of the present invention includes:
a substrate portion having an upper surface, a lower surface, and an inclined surface that is a surface of a step between the upper surface and the lower surface; and a wiring extending between the upper surface and the lower surface; A method for manufacturing a MEMS device comprising:
A first step of forming a metal film having a thickness smaller than the step difference as a material for the wiring on the substrate part;
a second step of applying a photoresist on the surface of the metal film;
The line width of the stepped mask section, which is composed of an inclined mask section on the inclined surface and upper and lower extending mask sections extending from the inclined surface to the upper surface and the lower surface, respectively, is determined by the inclined mask section. a third step of forming an etching mask by patterning the photoresist so that the line width is wider than the line width of the upper surface mask portion and the lower surface mask portion extending on the upper surface and the lower surface, respectively; and,
a fourth step of etching the metal film using the etching mask to form the wiring;
Equipped with
本発明によれば、第3工程におけるエッチングマスクは、段差マスク部のライン幅が、下側表面マスク部及び上側表面マスク部のライン幅より広くされる。これにより、第4工程の金属膜のエッチングでは、フォトレジストが傾斜面からの散乱光により二次露光されても、配線の金属膜は、十分なライン幅が確保され、傾斜面及びその近傍表面上の配線の断線を防止することができる。 According to the present invention, in the etching mask in the third step, the line width of the step mask portion is made wider than the line width of the lower surface mask portion and the upper surface mask portion. As a result, in the fourth step of etching the metal film, even if the photoresist is subjected to secondary exposure by scattered light from the inclined surface, the metal film of the wiring will have a sufficient line width, and the surface of the inclined surface and its vicinity will be This can prevent the upper wiring from breaking.
本発明によれば、配線幅の増大は、傾斜面の範囲に限定されるので、基板をアースに接続するアース線の設置を省略することができる。 According to the present invention, since the increase in wiring width is limited to the range of the inclined surface, it is possible to omit the installation of a ground wire that connects the board to the ground.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記段差マスク部と前記下側表面マスク部との境界は、前記傾斜面の下端からライン方向に前記段差の1.6倍以上の長さ、離れている。
Preferably, in the method for manufacturing a MEMS device of the present invention,
The boundary between the step mask portion and the lower surface mask portion is spaced apart from the lower end of the inclined surface in the line direction by a length that is 1.6 times or more the step difference.
この構成によれば、幅広の配線範囲をライン方向に適切に設定することができる。 According to this configuration, a wide wiring range can be appropriately set in the line direction.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記段差マスク部と前記下側表面マスク部との境界は、前記傾斜面の下端から前記ライン方向に前記段差の1.6倍と、前記パターニングにおけるアライメントのずれとして予め設定してある設定値との和の長さ以上、離れている。
Preferably, in the method for manufacturing a MEMS device of the present invention,
The boundary between the step mask part and the lower surface mask part is 1.6 times the step in the line direction from the lower end of the slope, and a set value preset as an alignment deviation in the patterning. are separated by at least the length of the sum of .
この構成によれば、パターニングにおけるアライメントのずれも考慮して、幅広の配線範囲をライン方向に適切に設定することができる。 According to this configuration, it is possible to appropriately set a wide wiring range in the line direction, taking into account misalignment during patterning.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記段差マスク部のライン幅の両端は、前記下側表面マスク部のライン幅の両端からライン幅方向の外側に前記段差の0.6倍以上の長さ、離れている。
Preferably, in the method for manufacturing a MEMS device of the present invention,
Both ends of the line width of the step mask portion are spaced from both ends of the line width of the lower surface mask portion outward in the line width direction by a length that is 0.6 times or more the step difference.
この構成によれば、幅広の配線範囲のライン幅を適切に設定することができる。 According to this configuration, the line width of the wide wiring range can be appropriately set.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記段差マスク部のライン幅の両端は、前記下側表面マスク部のライン幅の両端から前記ライン幅方向の外側に前記段差の0.6倍と、前記パターニングにおけるアライメントのずれとして予め設定してある設定値との和の長さ以上、離れている。
Preferably, in the method for manufacturing a MEMS device of the present invention,
Both ends of the line width of the step mask portion are set in advance as 0.6 times the step outward in the line width direction from both ends of the line width of the lower surface mask portion, and an alignment deviation in the patterning. The distance is greater than the length of the sum of a certain setting value.
この構成によれば、パターニングにおけるアライメントのずれも考慮して、幅広の配線範囲のライン幅を適切に設定することができる。 According to this configuration, it is possible to appropriately set the line width of the wide wiring range, taking into consideration misalignment during patterning.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記フォトレジストは、ポジ型であり、
前記傾斜面は、PZTの圧電膜の結晶が露出して、前記傾斜面の長手方向に沿って配列された複数の半円柱状側面を有し、
前記半円柱状側面は、前記第3工程においての露光工程における、前記半円柱状側面からの散乱光の集光位置が、前記段差マスク部の前記下側延在マスク部の側縁に位置する形状を有する。
Preferably, in the method for manufacturing a MEMS device of the present invention,
The photoresist is positive type,
The inclined surface has a plurality of semi-cylindrical side surfaces arranged along the longitudinal direction of the inclined surface, in which crystals of a PZT piezoelectric film are exposed,
The semi-cylindrical side surface is such that a condensing position of scattered light from the semi-cylindrical side surface in the exposure step in the third step is located at a side edge of the lower extending mask portion of the stepped mask portion. It has a shape.
この構成によれば、傾斜面の半円柱状側面部からの散乱光を利用して、配線にくびれ部を形成し、下側表面からの配線の剥がれを防止することができる。 According to this configuration, it is possible to form a constriction in the wiring by using scattered light from the semi-cylindrical side surface of the inclined surface, thereby preventing the wiring from peeling off from the lower surface.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記基板部は、前記上側表面及び前記下側表面の下に共通の基板を有し、前記上側表面の下には、さらに、前記基板の上に積層されて圧電膜層を含む積層部を有している。
Preferably, in the method for manufacturing a MEMS device of the present invention,
The substrate portion has a common substrate under the upper surface and the lower surface, and further has a laminated portion laminated on the substrate and including a piezoelectric film layer under the upper surface. are doing.
この構成によれば、圧電膜層を備えるMEMSデバイスの製造方法として適切に実施することができる。 According to this configuration, it is possible to appropriately implement the method for manufacturing a MEMS device including a piezoelectric film layer.
好ましくは、本発明のMEMSデバイスの製造方法において、
前記MEMSデバイスは、MEMSの光偏向器である。
Preferably, in the method for manufacturing a MEMS device of the present invention,
The MEMS device is a MEMS optical deflector.
この構成によれば、MEMSデバイスの光偏向器の製造方法として適切に実施することができる。 According to this configuration, it can be appropriately implemented as a method for manufacturing an optical deflector for a MEMS device.
本発明のMEMSデバイスは、
上側表面、下側表面及び前記上側表面と前記下側表面との間の段差の表面である傾斜面を有する基板部と、前記上側表面と前記下側表面との間で延在する配線と、を備えたMEMSデバイスであって、
前記配線は、
前記傾斜面上の傾斜延在部と、前記傾斜面から前記上側表面及び前記下側表面にそれぞれ延在する上側及び下側延在部とからなる段差線部と、
前記段差線部から延び出してそれぞれ前記上側表面及び前記下側表面上に延在する上側表面線部及び下側表面線部と、
を備え、
前記配線は、全長にわたり前記段差より小さい厚さを有し、
前記配線のライン幅は、前記段差線部において前記上側表面線部及び前記下側表面線部より広い。
The MEMS device of the present invention includes:
a substrate portion having an upper surface, a lower surface, and an inclined surface that is a surface of a step between the upper surface and the lower surface; and a wiring extending between the upper surface and the lower surface; A MEMS device comprising:
The wiring is
a stepped line portion consisting of an inclined extending portion on the inclined surface, and upper and lower extending portions extending from the inclined surface to the upper surface and the lower surface, respectively;
an upper surface line portion and a lower surface line portion extending from the stepped line portion and extending onto the upper surface and the lower surface, respectively;
Equipped with
The wiring has a thickness smaller than the step over the entire length,
The line width of the wiring is wider in the stepped line portion than in the upper surface line portion and the lower surface line portion.
本発明のMEMSデバイスによれば、クロストークを抑制しつつ、配線の断線を防止することができる。 According to the MEMS device of the present invention, disconnection of wiring can be prevented while suppressing crosstalk.
以下、本発明の実施形態について、図面を参照して説明する。本発明は、実施形態に限定されないことは、言うまでもない。本発明は、その技術的思想の範囲内で種々に変形して実施可能である。図面全体を通して、同一の構成要素に対しては、同一の符号を付けている。 Embodiments of the present invention will be described below with reference to the drawings. It goes without saying that the present invention is not limited to the embodiments. The present invention can be implemented with various modifications within the scope of its technical idea. The same components are given the same reference numerals throughout the drawings.
(MEMSデバイス)
図1は、光偏向器10の正面図である。ここで、構成を説明する便宜上、3軸座標系を定義する。光偏向器10の周輪郭は、光偏向器10の正面視で矩形となっている。X軸及びY軸は、それぞれ光偏向器10の長辺及び短辺に平行である。Z軸は、光偏向器10の厚さ方向に平行である。
(MEMS device)
FIG. 1 is a front view of the optical deflector 10. Here, for convenience of explaining the configuration, a three-axis coordinate system will be defined. The circumferential outline of the optical deflector 10 is rectangular when the optical deflector 10 is viewed from the front. The X-axis and Y-axis are parallel to the long side and short side of the optical deflector 10, respectively. The Z axis is parallel to the thickness direction of the optical deflector 10.
図1は、光偏向器10を作動停止時の状態で示している。光偏向器10の作動時では、光偏向器10の可動部分は、図1に示されている状態から変位する。 FIG. 1 shows the optical deflector 10 in an inoperative state. When the optical deflector 10 is activated, the movable part of the optical deflector 10 is displaced from the state shown in FIG.
MEMSの光偏向器10は、ミラー部11、トーションバー12a,12b、内側圧電アクチュエータ13a,13b、可動枠14、外側アクチュエータ15a,15b及び固定枠16を備える。 The MEMS optical deflector 10 includes a mirror section 11, torsion bars 12a, 12b, inner piezoelectric actuators 13a, 13b, a movable frame 14, outer actuators 15a, 15b, and a fixed frame 16.
ミラー部11は、光偏向器10の中心に位置し、この例では、円形になっている。入射ビームBiは、不図示の光源からミラー部11の中心Oに入射する。ミラー部11は、内側圧電アクチュエータ13(内側圧電アクチュエータ13a,13bの総称)及び外側アクチュエータ15(外側アクチュエータ15a,15bの総称)の作動により中心Oで直交する第1回転軸22y及び第2回転軸22xの2軸の回りに往復揺動する。これにより、入射ビームBiは、ミラー部11において反射して、走査ビームBsとなって、ミラー部11から出射する。走査ビームBsは、その照射領域においてラスタースキャンする。 The mirror portion 11 is located at the center of the optical deflector 10 and has a circular shape in this example. The incident beam Bi enters the center O of the mirror section 11 from a light source (not shown). The mirror part 11 is rotated by the operation of the inner piezoelectric actuator 13 (a generic term for the inner piezoelectric actuators 13a and 13b) and the outer actuator 15 (a generic term for the outer actuators 15a and 15b) to rotate a first rotation axis 22y and a second rotation axis that are perpendicular to each other at the center O. It reciprocates around two axes of 22x. As a result, the incident beam Bi is reflected at the mirror section 11, becomes a scanning beam Bs, and exits from the mirror section 11. The scanning beam Bs performs raster scanning in its irradiation area.
内側圧電アクチュエータ13a,13bは、X軸方向にミラー部11の両側に配置され、第1回転軸22y上で相互に結合して、環状体を形成する。該環状体は、Y軸方向の両側が半円で、中間が直線の輪郭を有し、ミラー部11を包囲している。 The inner piezoelectric actuators 13a and 13b are arranged on both sides of the mirror section 11 in the X-axis direction, and are coupled to each other on the first rotation axis 22y to form an annular body. The annular body has a semicircular profile on both sides in the Y-axis direction and a straight line in the middle, and surrounds the mirror portion 11 .
可動枠14は、内側圧電アクチュエータ13(内側圧電アクチュエータ13a,13bの総称)と同一の形状を有し、内側圧電アクチュエータ13を包囲する。 The movable frame 14 has the same shape as the inner piezoelectric actuator 13 (general term for the inner piezoelectric actuators 13a and 13b), and surrounds the inner piezoelectric actuator 13.
トーションバー12a,12bは、ミラー部11からY軸方向にそれぞれ反対方向へ突出し、第1回転軸22yに沿って延在する。各トーションバー12(トーションバー12a,12bの総称)は、先端において可動枠14の内周に結合し、中間部において内側圧電アクチュエータ13に結合している。 The torsion bars 12a and 12b protrude from the mirror portion 11 in opposite directions in the Y-axis direction, and extend along the first rotation axis 22y. Each torsion bar 12 (general term for torsion bars 12a, 12b) is coupled to the inner periphery of the movable frame 14 at its tip, and coupled to the inner piezoelectric actuator 13 at its intermediate portion.
外側アクチュエータ15a,15bは、可動枠14に対してX軸方向の各側に配置され、可動枠14と固定枠16との間に介在している。外側アクチュエータ15(外側アクチュエータ15a,15bの総称)は、ミアンダパターンの配列で直列に結合した複数のカンチレバー18から構成されている。各連結部24は、X軸方向に隣り合っているカンチレバー18同士を相互に連結している。 The outer actuators 15a and 15b are arranged on each side of the movable frame 14 in the X-axis direction, and are interposed between the movable frame 14 and the fixed frame 16. The outer actuator 15 (general term for the outer actuators 15a and 15b) is composed of a plurality of cantilevers 18 connected in series in a meander pattern arrangement. Each connecting portion 24 connects cantilevers 18 adjacent to each other in the X-axis direction.
各カンチレバー18は、専用の圧電膜層60(図5A)を有し、該圧電膜層60に駆動電圧が印加されて、Z軸方向に湾曲する。X軸方向に隣り合うカンチレバー18同士は、相互に逆位相の駆動電圧が印加される。これにより、各カンチレバー18の両端間のZ軸方向の変位量が加算され、可動枠14をX軸に平行な回転軸の回りに大きな振れ角で往復回動させる。 Each cantilever 18 has a dedicated piezoelectric film layer 60 (FIG. 5A), and when a driving voltage is applied to the piezoelectric film layer 60, it bends in the Z-axis direction. Drive voltages having mutually opposite phases are applied to cantilevers 18 adjacent to each other in the X-axis direction. As a result, the amount of displacement in the Z-axis direction between both ends of each cantilever 18 is added, and the movable frame 14 is reciprocated around the rotation axis parallel to the X-axis at a large deflection angle.
電極パッド20a,20bは、固定枠16の短辺部に形成される。光偏向器10は、不図示のパッケージに封入されて、使用される。その際、各電極パッド20(電極パッド20a,20bの総称)は、パッケージ側の対応電極に不図示のボンディングワイヤにより接続される。各電極パッド20は、光偏向器10内の配線25(図2)を介して内側圧電アクチュエータ13及び可動枠14に接続されて、駆動電圧を供給する。 The electrode pads 20a and 20b are formed on the short sides of the fixed frame 16. The optical deflector 10 is used while being enclosed in a package (not shown). At this time, each electrode pad 20 (general term for electrode pads 20a and 20b) is connected to a corresponding electrode on the package side by a bonding wire (not shown). Each electrode pad 20 is connected to the inner piezoelectric actuator 13 and the movable frame 14 via wiring 25 (FIG. 2) in the optical deflector 10, and supplies a driving voltage.
光偏向器10の作用について簡単に説明する。内側圧電アクチュエータ13は、トーションバー12を介してミラー部11を第1回転軸22yの回りに共振周波数(例えば、約1.6kHz)で往復回動させる。外側アクチュエータ15は、可動枠14をX軸に平行な回転軸の回りに非共振周波数(例えば、60Hz)往復回動させる。これにより、ミラー部11は、それぞれ第2回転軸22x及び第1回転軸22yの回りに往復回動する。光偏向器10の作動中、ミラー部11が真正面を向いた時には、第2回転軸22x及び第1回転軸22yは、それぞれX軸及びY軸に平行となる。 The function of the optical deflector 10 will be briefly explained. The inner piezoelectric actuator 13 reciprocates the mirror portion 11 around the first rotation axis 22y via the torsion bar 12 at a resonance frequency (for example, about 1.6 kHz). The outer actuator 15 reciprocates the movable frame 14 around a rotation axis parallel to the X-axis at a non-resonant frequency (for example, 60 Hz). Thereby, the mirror part 11 reciprocates around the second rotation axis 22x and the first rotation axis 22y, respectively. During operation of the optical deflector 10, when the mirror section 11 faces straight ahead, the second rotation axis 22x and the first rotation axis 22y are parallel to the X axis and the Y axis, respectively.
なお、内側圧電アクチュエータ13及び外側アクチュエータ15は、共に、ユニポーラ型の圧電アクチュエータである。 Note that both the inner piezoelectric actuator 13 and the outer actuator 15 are unipolar piezoelectric actuators.
(内部配線)
図2は、図1のA2における配線25の延在状態を示す図である。A2は、X軸方向に隣り合うカンチレバー18と、それらの間の連結部24とを含んでいる。
(internal wiring)
FIG. 2 is a diagram showing an extended state of the wiring 25 at A2 in FIG. A2 includes cantilevers 18 adjacent to each other in the X-axis direction and a connecting portion 24 between them.
図2では、内部配線としての配線25の延在状態を分かり易くするために、Z軸方向(積層方向)に表面側の被覆層をはぎ取って、配線25を露出状態で示している。 In FIG. 2, in order to make it easier to understand the extended state of the wiring 25 as an internal wiring, the wiring 25 is shown in an exposed state by peeling off the coating layer on the surface side in the Z-axis direction (the stacking direction).
カンチレバー18は、連結部24より隆起している。この結果、連結部24の表面としての下側表面29は、カンチレバー18の表面としての上側表面30より低くなっている。そして、段差としての傾斜面32が下側表面29と上側表面30との間に形成される。 The cantilever 18 is protruded from the connecting portion 24. As a result, the lower surface 29 of the connecting portion 24 is lower than the upper surface 30 of the cantilever 18 . Then, an inclined surface 32 as a step is formed between the lower surface 29 and the upper surface 30.
(配線構造)
図3Aは、傾斜面32における配線構造の模式図である。図3B-図3Dは、比較例としての配線構造の模式図である。
(Wiring structure)
FIG. 3A is a schematic diagram of the wiring structure on the inclined surface 32. 3B to 3D are schematic diagrams of wiring structures as comparative examples.
図3Aにおいて、配線25は、下側表面29、傾斜面32及び上側表面30の各表面をそれぞれ延在する下側表面線部35、段差線部36及び上側表面線部37を有している。換言すると、下側表面線部35及び上側表面線部37は、段差線部36の上側及び下側の端から下側表面29及び上側表面30に延び出している。 In FIG. 3A, the wiring 25 has a lower surface line portion 35, a step line portion 36, and an upper surface line portion 37 extending from the lower surface 29, the inclined surface 32, and the upper surface 30, respectively. . In other words, the lower surface line portion 35 and the upper surface line portion 37 extend from the upper and lower ends of the step line portion 36 to the lower surface 29 and the upper surface 30.
段差線部36は、下側表面線部35から上側表面線部37へ順番に下側延在部36a、傾斜延在部36b及び上側延在部36cを有している。図3Aは、段差線部36の拡大部分を含んでいる。 The stepped line portion 36 has a lower extending portion 36a, an inclined extending portion 36b, and an upper extending portion 36c in order from the lower surface line portion 35 to the upper surface line portion 37. 3A includes an enlarged portion of the stepped line portion 36. FIG.
段差線部36における下側延在部36a、傾斜延在部36b及び上側延在部36cの範囲を明確にするために、図3Aには、境界線38a,38b,38c,38dを記載している。境界線38aは、下側表面線部35と下側延在部36aとを仕切る線である。境界線38bは、傾斜面32の下端に沿って延在し、下側延在部36aと傾斜延在部36bとを仕切る。境界線38cは、傾斜面32の上端に沿って延在し、傾斜延在部36bと上側延在部36cとを仕切る。段差線部36は、上側延在部36cと上側表面線部37とを仕切る。 In order to clarify the ranges of the lower extending portion 36a, the inclined extending portion 36b, and the upper extending portion 36c in the stepped line portion 36, boundary lines 38a, 38b, 38c, and 38d are shown in FIG. 3A. There is. The boundary line 38a is a line that partitions the lower surface line portion 35 and the lower extending portion 36a. The boundary line 38b extends along the lower end of the inclined surface 32 and partitions the lower extending portion 36a and the inclined extending portion 36b. The boundary line 38c extends along the upper end of the inclined surface 32 and partitions the inclined extending portion 36b and the upper extending portion 36c. The stepped line portion 36 partitions the upper extending portion 36c and the upper surface line portion 37.
下側表面線部35及び上側表面線部37のライン幅Wは、標準値Wsとされる。これに対し、段差線部36のライン幅Wは、標準値Ws以上の拡大値Wb(Wb≧Ws又はWb>Ws>)とされる。標準値Wsは、水平な平面上の配線25の断線を回避しつつ、配線25に因るクロストークをー20dB以下(後述の(表1)参照)に保持する値として設定される。Wbは、傾斜面32における配線25の断線を防止する値としてWs以上の値に設定される。 The line width W of the lower surface line portion 35 and the upper surface line portion 37 is set to a standard value Ws. On the other hand, the line width W of the stepped line portion 36 is set to an enlarged value Wb (Wb≧Ws or Wb>Ws>) that is greater than or equal to the standard value Ws. The standard value Ws is set as a value that maintains crosstalk caused by the wiring 25 to -20 dB or less (see (Table 1) described later) while avoiding disconnection of the wiring 25 on a horizontal plane. Wb is set to a value greater than or equal to Ws to prevent disconnection of the wiring 25 on the inclined surface 32.
図3B及び図3Cは、それぞれ第1比較例及び第2比較例の配線構造図である。第1比較例では、ライン幅は、全体にわたり等幅のWsとされている。第2比較例では、ライン幅は、上側表面30の表面の傾斜面32側の端部の延在部分において幅広のWbとされ、その他の延在部分は標準のWsとされる。第1比較例(図3B)は、従来の一般的なMEMSデバイスにおける配線構造である。第2比較例(図3C)は、例えば、特許文献3に開示されている配線構造である。 3B and 3C are wiring structure diagrams of a first comparative example and a second comparative example, respectively. In the first comparative example, the line width is the same width Ws throughout. In the second comparative example, the line width is wide Wb in the extending portion of the end of the upper surface 30 on the inclined surface 32 side, and the line width is the standard Ws in the other extending portions. The first comparative example (FIG. 3B) is a wiring structure in a conventional general MEMS device. The second comparative example (FIG. 3C) is, for example, the wiring structure disclosed in Patent Document 3.
図3Cの配線構造には、さらに、アース線42が追加されている。アース線42については、特許文献3には開示されていない。アース線42は、半導体デバイス又はMEMSデバイスの基板45をアースに接続し、クロストークを防止する役割がある。 A ground wire 42 is further added to the wiring structure of FIG. 3C. The ground wire 42 is not disclosed in Patent Document 3. The ground wire 42 connects the substrate 45 of the semiconductor device or the MEMS device to the ground, and has the role of preventing crosstalk.
(クロストーク)
図4は、MEMSデバイス44におけるクロストークの説明図である。MEMSデバイス44は、基板45と、基板45の表面に積層された入力側アルミ配線46及び出力側アルミ配線47とを備える。入力側アルミ配線46及び出力側アルミ配線47は、基板45の表面を相互に平行に延在している。基板45は、SOI(Silicon on Insulator)50と、SOI50の表面側及び裏面側に形成された酸化膜層51a,51bとを備える。
(crosstalk)
FIG. 4 is an explanatory diagram of crosstalk in the MEMS device 44. The MEMS device 44 includes a substrate 45, and input-side aluminum wiring 46 and output-side aluminum wiring 47 laminated on the surface of the substrate 45. The input aluminum wiring 46 and the output aluminum wiring 47 extend parallel to each other on the surface of the substrate 45. The substrate 45 includes an SOI (Silicon on Insulator) 50 and oxide film layers 51a and 51b formed on the front and back sides of the SOI 50.
入力側アルミ配線46及び出力側アルミ配線47は、基板45の酸化膜層51aを間に挟んでSOI50と対向している。この結果、入力側アルミ配線46-出力側アルミ配線47間には、基板45を経由するクロストーク回路53が生成される。クロストーク回路53は、コンデンサ54a、抵抗55及びコンデンサ54bの直列回路から構成される。クロストーク回路53において、入力側アルミ配線46及び出力側アルミ配線47の直下の酸化膜層51aの箇所は、コンデンサ54a,54bとして作用し、SOI50は、抵抗55として作用する。 The input aluminum wiring 46 and the output aluminum wiring 47 face the SOI 50 with the oxide film layer 51a of the substrate 45 interposed therebetween. As a result, a crosstalk circuit 53 is generated between the input aluminum wiring 46 and the output aluminum wiring 47 via the substrate 45. The crosstalk circuit 53 is composed of a series circuit of a capacitor 54a, a resistor 55, and a capacitor 54b. In the crosstalk circuit 53, the portions of the oxide film layer 51a directly under the input aluminum wiring 46 and the output aluminum wiring 47 act as capacitors 54a and 54b, and the SOI 50 acts as a resistor 55.
コンデンサ54a,54bの容量は、入力側アルミ配線46及び出力側アルミ配線47のライン幅Wに比例する。また、抵抗55で消費される電力は、入力側アルミ配線46及び出力側アルミ配線47を流れる電流Ictに比例する。クロストークを減少させるためには、可及的にライン幅Wを小さくすることが望ましい。 The capacitance of the capacitors 54a and 54b is proportional to the line width W of the input aluminum wiring 46 and the output aluminum wiring 47. Further, the power consumed by the resistor 55 is proportional to the current Ict flowing through the input aluminum wiring 46 and the output aluminum wiring 47. In order to reduce crosstalk, it is desirable to make the line width W as small as possible.
図3Bのように、傾斜面32における配線25の断線を防止するために、配線25の長さ全体にわたり、配線25のライン幅を一律に幅広にすることは、傾斜面32における断線対策としては優れるが、クロストークを増大させてしまう。逆に一律に幅狭にすることは、クロストーク対策には優れるが、断線が生じ易くしてしまう。また、図3Cのように、基板45をアース線42で電圧=0Vにすることは、MEMSデバイス44の構造を複雑にし、コストを増大させる。 As shown in FIG. 3B, uniformly widening the line width of the wiring 25 over the entire length of the wiring 25 in order to prevent the wiring 25 from breaking on the slope 32 is a countermeasure against disconnection on the slope 32. Although it is excellent, it increases crosstalk. On the other hand, uniformly narrowing the width is an excellent measure against crosstalk, but it makes wire breakage more likely. Further, as shown in FIG. 3C, setting the voltage of the substrate 45 to 0V through the ground wire 42 complicates the structure of the MEMS device 44 and increases cost.
次の(表1)は、入力側アルミ配線46の信号の周波数、並びに入力側アルミ配線46及び出力側アルミ配線47のライン幅Wと、クロストーク量との関係を示している。クロストーク量は、入力側アルミ配線46aの信号電力÷入力側アルミ配線46bの信号電力とする。 The following (Table 1) shows the relationship between the frequency of the signal of the input side aluminum wiring 46, the line width W of the input side aluminum wiring 46 and the output side aluminum wiring 47, and the amount of crosstalk. The amount of crosstalk is defined as the signal power of the input aluminum wiring 46a divided by the signal power of the input aluminum wiring 46b.
上記(表1)より、20000Hzにおけるクロストーク量をー20dB以下に抑えるのであれば、ライン幅W≦10μmにする必要があることが理解される。 From the above (Table 1), it is understood that if the amount of crosstalk at 20,000 Hz is to be suppressed to -20 dB or less, it is necessary to make the line width W≦10 μm.
(製造方法)
図5A及び図5Bは、光偏向器10の製造方法の概略説明図である。該製造方法では、工程がSTEPの番号順に実施される。図5A及び図5Bの各断面図は、例えば、図2の傾斜面32の範囲の断面となっている。
(Production method)
5A and 5B are schematic explanatory diagrams of a method of manufacturing the optical deflector 10. In this manufacturing method, the steps are performed in the numerical order of STEP. Each cross-sectional view in FIGS. 5A and 5B is, for example, a cross section in the range of the inclined surface 32 in FIG. 2.
STEP1では、多層板58が用意される。多層板58は、基板45と、基板45の表面に積層される積層部57とを備える。多層板58は、本発明の基板部に相当する。積層部57は、下から順に下側電極層59、圧電膜層60及び上側電極層61を備える。圧電膜層60の材料は、例えばPZT(チタンジルコン酸鉛)である。 In STEP 1, the multilayer board 58 is prepared. The multilayer board 58 includes a substrate 45 and a laminated portion 57 laminated on the surface of the substrate 45. The multilayer board 58 corresponds to the substrate section of the present invention. The laminated portion 57 includes a lower electrode layer 59, a piezoelectric film layer 60, and an upper electrode layer 61 in order from the bottom. The material of the piezoelectric film layer 60 is, for example, PZT (lead titanium zirconate).
STEP2では、エッチングにより下側表面29、上側表面30及び傾斜面32が形成される。傾斜面32は、下側表面29と上側表面30との間の段差を構成する。 In STEP 2, a lower surface 29, an upper surface 30, and an inclined surface 32 are formed by etching. The sloped surface 32 constitutes a step between the lower surface 29 and the upper surface 30.
STEP3では、多層板58の表面側に層間絶縁膜63と金属膜としてのアルミ膜層65とを順番に成膜する。 In STEP 3, an interlayer insulating film 63 and an aluminum film layer 65 as a metal film are sequentially formed on the surface side of the multilayer board 58.
STEP4では、ポジ型のフォトレジスト66が、アルミ膜層65の上に成膜される。フォトレジスト66の表面は、同一の高さに揃えられる。 In STEP 4, a positive photoresist 66 is formed on the aluminum film layer 65. The surfaces of photoresist 66 are aligned to the same height.
STEP5では、フォトマスク69が、多層板58の表面に対して平行に多層板58に対向してアライメントされる。そして、フォトマスク69の露光パターン70を介して多層板58の表面をUV光(紫外光)71で露光する。また、露光パターン70は、配線25の形成に必要な遮光及び露光のパターニングを備える。該パターニングには、配線25のライン幅を決めるパターニング線が含まれる。 In STEP 5, the photomask 69 is aligned parallel to the surface of the multilayer board 58 and facing the multilayer board 58. Then, the surface of the multilayer plate 58 is exposed to UV light (ultraviolet light) 71 through the exposure pattern 70 of the photomask 69. Further, the exposure pattern 70 includes light shielding and exposure patterning necessary for forming the wiring 25. The patterning includes a patterning line that determines the line width of the wiring 25.
STEP6では、フォトレジスト66を現像する。これにより、フォトレジスト66のうちSTEP5で露光された領域は除去され、露光されなかった領域はエッチングマスクとなる。STEP6では、さらに、このエッチングマスクを用いて、多層板58の表面側からアルミ膜層65をエッチングする。この結果、配線25が、傾斜面32を通って、下側表面29-上側表面30間に形成される。 In STEP 6, the photoresist 66 is developed. As a result, the area of the photoresist 66 that was exposed in STEP 5 is removed, and the area that was not exposed becomes an etching mask. In STEP 6, the aluminum film layer 65 is further etched from the front surface side of the multilayer board 58 using this etching mask. As a result, wiring 25 is formed between lower surface 29 and upper surface 30 through inclined surface 32.
図5BのSTEP6bは、従来技術のSTEP6の現像後のエッチングマスク67(現像後のフォトレジスト66)の問題点を指摘している。STEP6bの図は、断面図ではなく、平面図である。また、参考のために、散乱光75もSTEP5における図示している。 STEP 6b in FIG. 5B points out a problem with the etching mask 67 after development (photoresist 66 after development) in STEP 6 of the prior art. The diagram of STEP 6b is not a sectional view but a plan view. For reference, scattered light 75 is also shown in STEP5.
発明者の知見では、STEP5において、UV光71が傾斜面32で反射し、散乱光75となって周囲に発散し、一部の散乱光75は、本来は遮光しなければならない配線25の直上のフォトレジスト66を露光してしまう。この結果、上側表面30の傾斜面32側の配線25の相当部分のエッチングマスク67に極端に細い狭窄部74が形成されてしまう。該狭窄部74は、その後のアルミ膜層65のエッチングにおいて、図3Bの切断部41の発生原因になる。 According to the inventor's findings, in STEP 5, the UV light 71 is reflected by the inclined surface 32, becomes scattered light 75, and diverges to the surroundings, and some of the scattered light 75 is directly above the wiring 25, which should originally be blocked. The photoresist 66 of the photoresist 66 is exposed. As a result, an extremely narrow narrowed portion 74 is formed in the etching mask 67 in a corresponding portion of the wiring 25 on the inclined surface 32 side of the upper surface 30 . The narrowed portion 74 causes the cut portion 41 shown in FIG. 3B to occur in the subsequent etching of the aluminum film layer 65.
このような散乱光75の対処方法を以下に説明する。なお、STEP6bの平面図において、A6a-A6a線は、STEP6の断面の位置を示している。また、A6b-A6b線は、次の図6Aの断面の位置を示している。U1,U2については、図6Bで説明する。 A method for dealing with such scattered light 75 will be described below. In addition, in the plan view of STEP6b, the line A6a-A6a indicates the position of the cross section of STEP6. Further, the line A6b-A6b indicates the position of the next cross section in FIG. 6A. U1 and U2 will be explained with reference to FIG. 6B.
(散乱光対策)
図6Aは、多層板58の断面における散乱光75の到達範囲の解析図である。図6Aは、図5BのA6b-A6b断面でもある。図6Aでは、エッチングマスク67は、多層板58の表面全体を覆っている。
(Scattered light countermeasures)
FIG. 6A is an analysis diagram of the reach range of the scattered light 75 in the cross section of the multilayer plate 58. FIG. 6A is also a cross section taken along line A6b-A6b in FIG. 5B. In FIG. 6A, the etching mask 67 covers the entire surface of the multilayer plate 58.
図6Aにおいて、各記号の定義は、次のとおりである。なお、La1~La4は、該断面における水平方向(横方向)の長さであり、Lsは、該断面における垂直方向(縦方向)の長さである。 In FIG. 6A, the definitions of each symbol are as follows. Note that La1 to La4 are the lengths in the horizontal direction (horizontal direction) in the cross section, and Ls is the length in the vertical direction (vertical direction) in the cross section.
Rl:散乱光75が所定強度以上で到達できる距離。なお、Rlの起点は、傾斜面32の下端である。
Cu:傾斜面32の上方向延長線
Ls:傾斜面32の段差
La1:Rlの範囲内にあって、傾斜面32の上端より上側表面30側の長さ。La1は、後述の設定値La4を含めて設定ざれる。
La2:傾斜面32の長さ
La3:=Rl
La4:パターニングにおける配線25のライン方向のパターニングにおける配線25のライン方向のアライメントのずれとして予め設定してある設定値。
Ls:垂直方向の傾斜面32の長さ(段差)
Rl: Distance that the scattered light 75 can reach with a predetermined intensity or more. Note that the starting point of Rl is the lower end of the inclined surface 32.
Cu: Upward extension line Ls of the inclined surface 32: Length within the step La1:Rl of the inclined surface 32, from the upper end of the inclined surface 32 to the upper surface 30 side. La1 is set including a setting value La4, which will be described later.
La2: Length of slope 32 La3:=Rl
La4: A setting value set in advance as a deviation in alignment of the wiring 25 in the line direction during patterning of the wiring 25 in the line direction.
Ls: Length of vertical inclined surface 32 (step)
次の(式1)が成り立つ。
散乱光75の強度=La2÷2・π・Rl・・・(式1)
The following (Formula 1) holds true.
Intensity of scattered light 75 = La2÷2・π・Rl... (Formula 1)
Rlを、UV光71の強度に対してー20dB(=0.1)の散乱光75の到達距離とすると、(式1)は、次の(式2)のようになる。
Rl=La2÷2・π÷0.1=La2×1.6・・・(式2)
If Rl is the reaching distance of the scattered light 75 at -20 dB (=0.1) with respect to the intensity of the UV light 71, then (Formula 1) becomes the following (Formula 2).
Rl=La2÷2・π÷0.1=La2×1.6...(Formula 2)
傾斜面32の傾斜角を45~60°とすると、La2≒Lsである。換言すると、散乱光75に因る下側表面29上の配線25のライン幅の縮小にも関わらず、該ライン幅を標準値Ws以上に確保するためのエッチングマスク67を形成するためには、境界線38aは、配線25の延在方向に傾斜面32の下端から下側表面29の方へ配線25に沿って1.6・Ls(=La3)以上離れた箇所に設定する必要がある。 If the angle of inclination of the inclined surface 32 is 45 to 60°, then La2≈Ls. In other words, in order to form the etching mask 67 for ensuring the line width of the wiring 25 on the lower surface 29 to be equal to or greater than the standard value Ws despite the reduction in the line width of the wiring 25 on the lower surface 29 due to the scattered light 75, The boundary line 38a needs to be set at a location 1.6·Ls (=La3) or more along the wiring 25 from the lower end of the inclined surface 32 toward the lower surface 29 in the extending direction of the wiring 25.
望ましくは、パターニングにおける配線25のライン方向のアライメントのずれを考慮して、境界線38aは、配線25のライン方向に傾斜面32の下端から1.6・Ls(=La3)の長さとLa4との和の長さ以上離れた箇所に設定する必要がある。 Preferably, in consideration of misalignment in the line direction of the wiring 25 during patterning, the boundary line 38a has a length of 1.6·Ls (=La3) from the lower end of the inclined surface 32 in the line direction of the wiring 25 and La4. It must be set at a location that is at least the length of the sum of .
図6Bは、傾斜面32に因る配線25の幅方向の散乱光75の到達範囲を説明する平面図である。図6Bにおいて、各記号の定義は、次のとおりである。
U1:傾斜面32におけるエッチングマスク67の一側の側縁を通る直線
78:U1と境界線38bとの交点
Rw:交点78からの散乱光75が所定強度以上で到達できる距離。
U2:境界線38b上で交点78からRw、内側の位置
FIG. 6B is a plan view illustrating the reach range of the scattered light 75 in the width direction of the wiring 25 due to the inclined surface 32. In FIG. 6B, the definitions of each symbol are as follows.
U1: Straight line 78 passing through one side edge of the etching mask 67 on the inclined surface 32: Intersection point of U1 and boundary line 38b Rw: Distance that the scattered light 75 from the intersection point 78 can reach with a predetermined intensity or more.
U2: Rw, inner position from intersection 78 on boundary line 38b
次の(式3)が成り立つ。
散乱光75の強度=La22÷4・π・Rw2・・・(式3)
The following (Formula 3) holds true.
Intensity of scattered light 75 = La2 2 ÷ 4・π・Rw 2 (Formula 3)
Rwを、UV光71の強度に対してー20dB(=0.1)の散乱光75の到達距離とすると、(式3)は、次の(式4)のように変換される。
Rw=√((La)2÷4・π÷0.1)=La2×0.6・・・(式4)
If Rw is the reach distance of the scattered light 75 of -20 dB (=0.1) with respect to the intensity of the UV light 71, then (Equation 3) is converted as shown in the following (Equation 4).
Rw=√((La) 2 ÷4・π÷0.1)=La2×0.6...(Formula 4)
傾斜面32の傾斜角を45~60°とすると、La2≒Lsである。換言すると、散乱光75に因る境界線38a-境界線38b間のエッチングマスク67のライン幅の減少にも関わらず下側表面29上の配線25のライン幅を標準値Ws以上にするためには、U1は、U2より境界線38bに沿って外側に0.6・Ls(=La3)以上離れた箇所に設定する必要がある。 If the angle of inclination of the inclined surface 32 is 45 to 60°, then La2≈Ls. In other words, in order to make the line width of the wiring 25 on the lower surface 29 equal to or greater than the standard value Ws despite the decrease in the line width of the etching mask 67 between the boundary line 38a and the boundary line 38b due to the scattered light 75. In this case, U1 needs to be set at a location more than 0.6·Ls (=La3) away from U2 along the boundary line 38b.
さらに、パターニングにおける配線25のライン幅方向のアライメントのずれを考慮すると、散乱光75に因る境界線38a-境界線38b間のエッチングマスク67の幅の減少にも関わらず下側表面29上の配線25のライン幅を標準値Ws以上にするためには、U1は、U2より境界線38bに沿って外側に0.6・Ls(=La3)とパターニングにおける配線25のライン幅方向のアライメントのずれとして予め設定してある設定値(該ライン幅方向の設定値は、前述のライン方向の設定値La4に等しくしてもよい。)との和の長さ以上離れた箇所に設定する必要がある。 Furthermore, considering the misalignment in the line width direction of the wiring 25 during patterning, even though the width of the etching mask 67 between the boundary line 38a and the boundary line 38b is reduced due to the scattered light 75, In order to make the line width of the wiring 25 equal to or greater than the standard value Ws, U1 must be 0.6·Ls (=La3) outward from U2 along the boundary line 38b and the alignment of the wiring 25 in the line width direction during patterning. It is necessary to set the distance at a location that is at least the length of the sum of the set value set in advance as the deviation (the set value in the line width direction may be equal to the set value La4 in the line direction described above). be.
(別の実施形態)
図7は、傾斜面32の電子顕微鏡写真である。傾斜面32は、圧電膜層60が露出するので、平面ではなく、圧電膜層60のPZTの各結晶の半円柱状の面である半円柱状側面82が露出する。そして、傾斜面32は、下側表面29との境界線の延在方向に(傾斜面32の長手方向に)配列された複数の半円柱状側面82を有している。
(Another embodiment)
FIG. 7 is an electron micrograph of the inclined surface 32. Since the piezoelectric film layer 60 is exposed on the inclined surface 32, the semi-cylindrical side surface 82, which is a semi-cylindrical surface of each PZT crystal of the piezoelectric film layer 60, is exposed instead of a flat surface. The inclined surface 32 has a plurality of semi-cylindrical side surfaces 82 arranged in the extending direction of the boundary line with the lower surface 29 (in the longitudinal direction of the inclined surface 32).
半円柱状側面82に露出している半円柱状側面82は、圧電膜層60のPZTの結晶として同一寸法で同一形状の側面となっている。半円柱状側面82は、STEP5においての露光工程における、半円柱状側面82からの散乱光75の集光位置が、エッチングマスク67の段差マスク部の下側延在マスク部の側縁に位置する形状を有する。散乱光75の集光位置を利用して、配線25の段差線部36の剥がれの防止に役立つくびれ部85(図8)を下側延在部36aに形成することが可能である。 The semi-cylindrical side surface 82 exposed to the semi-cylindrical side surface 82 has the same dimensions and the same shape as the PZT crystal of the piezoelectric film layer 60. The semi-cylindrical side surface 82 is such that the condensing position of the scattered light 75 from the semi-cylindrical side surface 82 during the exposure process in STEP 5 is located at the side edge of the lower extending mask portion of the step mask portion of the etching mask 67. It has a shape. By utilizing the condensing position of the scattered light 75, it is possible to form a constricted portion 85 (FIG. 8) in the lower extending portion 36a, which is useful for preventing the step line portion 36 of the wiring 25 from peeling off.
図8は、半円柱状側面82からの散乱光75により生成されたくびれ部85を有する配線構造を示す図である。 FIG. 8 is a diagram showing a wiring structure having a constriction 85 generated by the scattered light 75 from the semi-cylindrical side surface 82.
半円柱状側面82からの散乱光75は、配線25の段差線部36の下側延在部36aの側縁の特定の部位に集光する。この結果、図8に図示するように、該箇所に溝86が形成される。そして、幅方向の両側の溝86の間は、くびれ部85となって、ライン幅が減少する。くびれ部85及び溝86の意義について、次に説明する。 The scattered light 75 from the semi-cylindrical side surface 82 is focused on a specific portion of the side edge of the lower extending portion 36 a of the stepped line portion 36 of the wiring 25 . As a result, a groove 86 is formed at the location, as shown in FIG. A constriction 85 is formed between the grooves 86 on both sides in the width direction, and the line width is reduced. The significance of the constricted portion 85 and the groove 86 will be explained next.
図9Aは、所定の試作品において散乱光75により配線25にくびれ部85が実際に形成されることを調べたときの電子顕微鏡写真である。該試作品では残存の線幅5μmを目標にして、線幅40μmのアルミニウムの配線25を作成した。図9Aからくびれ部85が形成されていることが確認できた。 FIG. 9A is an electron micrograph taken to confirm that a constriction 85 is actually formed in the wiring 25 due to the scattered light 75 in a predetermined prototype. In this prototype, an aluminum wiring 25 with a line width of 40 μm was created, aiming at a remaining line width of 5 μm. It was confirmed from FIG. 9A that a constricted portion 85 was formed.
図9Bは、多層板58において図9Aのくびれ部85の箇所に対応する部分の断面図である。該断面図は、前述の図5BのSTEP6の後、エッチングマスク67を除去し、さらに、その後、表面を絶縁膜91で被覆する工程があり、該工程における断面図に相当する。 FIG. 9B is a cross-sectional view of a portion of the multilayer board 58 corresponding to the constricted portion 85 in FIG. 9A. This cross-sectional view corresponds to a step in which the etching mask 67 is removed after STEP 6 in FIG. 5B, and then the surface is coated with an insulating film 91.
図9Bにおいて、くびれ部85の両側の溝86には、絶縁膜91が入り込んでいる。絶縁膜91は、配線25の表面を被覆するとともに、溝86に入り込んで、配線25の側縁に固着し、絶縁膜91は、配線25を下側表面29に強固に固着させる。この結果、光偏向器10の稼働時に圧電膜層60が動作した場合においても、配線25が下側表面29の表面から剥がれるのが防止される。これにより、光偏向器10の信頼性が高まる。また、くびれ部85の分だけアルミ配線の面積が減るため、クロストークの改善にも寄与する。 In FIG. 9B, an insulating film 91 is inserted into the grooves 86 on both sides of the constricted portion 85. In FIG. Insulating film 91 covers the surface of wiring 25 and enters groove 86 to adhere to the side edge of wiring 25 , and insulating film 91 firmly adheres wiring 25 to lower surface 29 . As a result, even if piezoelectric film layer 60 operates during operation of optical deflector 10, wiring 25 is prevented from peeling off from lower surface 29. This increases the reliability of the optical deflector 10. Furthermore, since the area of the aluminum wiring is reduced by the constricted portion 85, it also contributes to improving crosstalk.
(変形例及び補足説明)
本発明の第1工程及び第2工程は、実施形態のSTEP3及びSTEP4にそれぞれ対応する。本発明の第3工程は、実施形態のSTEP5とSTEP6の前半とに対応する。本発明の第4工程は、実施形態のSTEP6の後半に対応する。
(Modifications and supplementary explanations)
The first step and the second step of the present invention correspond to STEP 3 and STEP 4 of the embodiment, respectively. The third step of the present invention corresponds to STEP5 and the first half of STEP6 of the embodiment. The fourth step of the present invention corresponds to the second half of STEP 6 of the embodiment.
本発明の金属膜は、実施形態のアルミ膜層65に対応する。本発明の金属膜の材料は、アルミニウムに限定されない。アルミニウムにCuやNdなどの他金属を6%未満で含有する他金属であってもよい。 The metal film of the present invention corresponds to the aluminum film layer 65 of the embodiment. The material of the metal film of the present invention is not limited to aluminum. Other metals containing less than 6% of other metals such as Cu and Nd in aluminum may also be used.
図5A等の実施形態において、酸化膜層51aの膜厚は、300nm以上で、望ましくは1000nmである。配線25の膜厚は、500nmが望ましい。また、配線25の膜厚が500nmである場合、配線太さ(径)は電流量1μA当たり1μm以上であることが望ましい。配線25のライン幅は、電極パッド20μm以下であることが好ましい。 In embodiments such as FIG. 5A, the thickness of the oxide film layer 51a is 300 nm or more, preferably 1000 nm. The thickness of the wiring 25 is preferably 500 nm. Further, when the film thickness of the wiring 25 is 500 nm, it is desirable that the wiring thickness (diameter) is 1 μm or more per 1 μA of current. The line width of the wiring 25 is preferably 20 μm or less than the electrode pad.
本発明の製造方法が適用される製造方法は、実施形態の光偏向器10に限定されない。該製造方法は、MEMSデバイスの圧電膜層の有無に関係なく、適用可能になっている。 The manufacturing method to which the manufacturing method of the present invention is applied is not limited to the optical deflector 10 of the embodiment. The manufacturing method can be applied regardless of the presence or absence of a piezoelectric film layer of a MEMS device.
実施形態では、段差線部36は、上側延在部36cを備えている。本発明はでは、段差線部は、上側延在部36cを備えていなくてもよい。 In the embodiment, the stepped line portion 36 includes an upper extending portion 36c. In the present invention, the stepped line portion does not need to include the upper extending portion 36c.
実施形態の製造方法で製造される光偏向器10は、配線25のライン幅Wは、全長にわたり幅広の拡大値Wbとされることなく、下側表面29及びその近辺の延在部分のみが拡大値Wbとなる。したがって、図3Dに図示したアース線42を省略して、クロストークを抑制することができる。 In the optical deflector 10 manufactured by the manufacturing method of the embodiment, the line width W of the wiring 25 is not set to a wide enlarged value Wb over the entire length, but only the lower surface 29 and the extending portion in the vicinity thereof are enlarged. The value becomes Wb. Therefore, crosstalk can be suppressed by omitting the ground wire 42 shown in FIG. 3D.
実施形態では、フォトリソグラフィでの露光用光は、UV光71が使用されている。本発明では、UV光71に代えて他の露光用光を使用してもよい。 In the embodiment, UV light 71 is used as exposure light in photolithography. In the present invention, other exposure light may be used instead of the UV light 71.
10・・・光偏向器(MEMSデバイス)、25・・・配線、29・・・下側表面、30・・・上側表面、32・・・傾斜面、35・・・下側表面線部、36・・・段差線部、36a・・・下側延在部、36b・・・傾斜延在部、36c・・・上側延在部、37・・・上側表面線部、57・・・積層部、58・・・多層板、59・・・下側電極層、60・・・圧電膜層、61・・・上側電極層、65・・・アルミ膜層、66・・・フォトレジスト、67・・・エッチングマスク、69・・・フォトマスク、71・・・UV光、75・・・散乱光、82・・・半円柱状側面、85・・・くびれ部、86・・・溝。 DESCRIPTION OF SYMBOLS 10... Optical deflector (MEMS device), 25... Wiring, 29... Lower surface, 30... Upper surface, 32... Inclined surface, 35... Lower surface line part, 36... Step line part, 36a... Lower side extension part, 36b... Inclined extension part, 36c... Upper side extension part, 37... Upper surface line part, 57... Lamination Part, 58... Multilayer plate, 59... Lower electrode layer, 60... Piezoelectric film layer, 61... Upper electrode layer, 65... Aluminum film layer, 66... Photoresist, 67 . . . Etching mask, 69 . . . Photomask, 71 .
Claims (7)
前記基板部上に、前記配線の材料として、前記段差より小さい厚さを有する金属膜を成膜する第1工程と、
前記金属膜の表面上にフォトレジストを塗布する第2工程と、
前記傾斜面上の傾斜マスク部と、前記傾斜面から前記上側表面及び前記下側表面にそれぞれ延在する上側及び下側延在マスク部とからなる段差マスク部のライン幅が、前記傾斜マスク部から前記上側表面及び前記下側表面上をそれぞれ延在する上側表面マスク部及び下側表面マスク部のライン幅より広くなるように、前記フォトレジストのパターニングを行ってエッチングマスクを形成する第3工程と、
前記エッチングマスクを用いて前記金属膜をエッチングして、前記配線を形成する第4工程と、
を備え、
前記フォトレジストは、ポジ型であり、
前記傾斜面は、PZTの圧電膜の結晶が露出して、前記傾斜面の長手方向に沿って配列された複数の半円柱状側面を有し、
前記半円柱状側面は、前記第3工程においての露光工程における、前記半円柱状側面からの散乱光の集光位置が、前記段差マスク部の前記下側延在マスク部の側縁に位置する形状を有することを特徴とするMEMSデバイスの製造方法。 a substrate portion having an upper surface, a lower surface, and an inclined surface that is a surface of a step between the upper surface and the lower surface; and a wiring extending between the upper surface and the lower surface; A method for manufacturing a MEMS device comprising:
A first step of forming a metal film having a thickness smaller than the step difference as a material for the wiring on the substrate part;
a second step of applying a photoresist on the surface of the metal film;
The line width of the stepped mask section, which is composed of an inclined mask section on the inclined surface and upper and lower extending mask sections extending from the inclined surface to the upper surface and the lower surface, respectively, is determined by the inclined mask section. a third step of forming an etching mask by patterning the photoresist so that the line width is wider than the line width of the upper surface mask portion and the lower surface mask portion extending on the upper surface and the lower surface, respectively; and,
a fourth step of etching the metal film using the etching mask to form the wiring;
Equipped with
The photoresist is positive type,
The inclined surface has a plurality of semi-cylindrical side surfaces arranged along the longitudinal direction of the inclined surface, in which crystals of a PZT piezoelectric film are exposed,
The semi-cylindrical side surface is such that a condensing position of scattered light from the semi-cylindrical side surface in the exposure step in the third step is located at a side edge of the lower extending mask portion of the stepped mask portion. A method for manufacturing a MEMS device characterized by having a shape .
前記段差マスク部と前記下側表面マスク部との境界は、前記傾斜面の下端からライン方向に前記段差の1.6倍以上の長さ、離れていることを特徴とするMEMSデバイスの製造方法。 The method for manufacturing a MEMS device according to claim 1,
A method for manufacturing a MEMS device, wherein the boundary between the step mask part and the lower surface mask part is separated from the lower end of the inclined surface in a line direction by a length that is 1.6 times or more the step difference. .
前記段差マスク部と前記下側表面マスク部との境界は、前記傾斜面の下端から前記ライン方向に前記段差の1.6倍と、前記パターニングにおけるアライメントのずれとして予め設定してある設定値との和の長さ以上、離れていることを特徴とするMEMSデバイスの製造方法。 The method for manufacturing a MEMS device according to claim 2,
The boundary between the step mask part and the lower surface mask part is 1.6 times the step in the line direction from the lower end of the slope, and a set value preset as an alignment deviation in the patterning. A method for manufacturing a MEMS device, characterized in that the MEMS devices are separated by a length equal to or more than the sum of the lengths of the MEMS devices.
前記段差マスク部のライン幅の両端は、前記下側表面マスク部のライン幅の両端からライン幅方向の外側に前記段差の0.6倍以上の長さ、離れていることを特徴とするMEMSデバイスの製造方法。 In the method for manufacturing a MEMS device according to any one of claims 1 to 3,
A MEMS device characterized in that both ends of the line width of the step mask portion are separated from both ends of the line width of the lower surface mask portion outward in the line width direction by a length of 0.6 times or more the step difference. Method of manufacturing the device.
前記段差マスク部のライン幅の両端は、前記下側表面マスク部のライン幅の両端から前記ライン幅方向の外側に前記段差の0.6倍と、前記パターニングにおけるアライメントのずれとして予め設定してある設定値との和の長さ以上、離れていることを特徴とするMEMSデバイスの製造方法。 The method for manufacturing a MEMS device according to claim 4,
Both ends of the line width of the step mask portion are set in advance as 0.6 times the step outward in the line width direction from both ends of the line width of the lower surface mask portion, and an alignment deviation in the patterning. A method for manufacturing a MEMS device, characterized in that the device is separated by a length equal to or more than the sum of a certain set value.
前記基板部は、前記上側表面及び前記下側表面の下に共通の基板を有し、前記上側表面の下には、さらに、前記基板の上に積層されて圧電膜層を含む積層部を有していることを特徴とするMEMSデバイスの製造方法。 In the method for manufacturing a MEMS device according to any one of claims 1 to 5 ,
The substrate portion has a common substrate under the upper surface and the lower surface, and further has a laminated portion laminated on the substrate and including a piezoelectric film layer under the upper surface. A method for manufacturing a MEMS device characterized by:
前記MEMSデバイスは、MEMSの光偏向器であることを特徴とするMEMSデバイスの製造方法。
The method for manufacturing a MEMS device according to claim 6 ,
A method for manufacturing a MEMS device, wherein the MEMS device is a MEMS optical deflector.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020103309A JP7449784B2 (en) | 2020-06-15 | 2020-06-15 | MEMS device manufacturing method and MEMS device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020103309A JP7449784B2 (en) | 2020-06-15 | 2020-06-15 | MEMS device manufacturing method and MEMS device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021194740A JP2021194740A (en) | 2021-12-27 |
JP7449784B2 true JP7449784B2 (en) | 2024-03-14 |
Family
ID=79196953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020103309A Active JP7449784B2 (en) | 2020-06-15 | 2020-06-15 | MEMS device manufacturing method and MEMS device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7449784B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895507B2 (en) | 1999-09-30 | 2007-03-22 | セイコーエプソン株式会社 | Substrate device and electro-optical device including the same |
JP2012009922A (en) | 2010-06-22 | 2012-01-12 | Seiko Epson Corp | Bending vibration piece, bending vibrator, oscillator, and electronic device |
JP2016115890A (en) | 2014-12-17 | 2016-06-23 | スタンレー電気株式会社 | Laminate structure and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260643A (en) * | 1993-03-05 | 1994-09-16 | Semiconductor Energy Lab Co Ltd | Thin-film transistor |
-
2020
- 2020-06-15 JP JP2020103309A patent/JP7449784B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895507B2 (en) | 1999-09-30 | 2007-03-22 | セイコーエプソン株式会社 | Substrate device and electro-optical device including the same |
JP2012009922A (en) | 2010-06-22 | 2012-01-12 | Seiko Epson Corp | Bending vibration piece, bending vibrator, oscillator, and electronic device |
JP2016115890A (en) | 2014-12-17 | 2016-06-23 | スタンレー電気株式会社 | Laminate structure and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2021194740A (en) | 2021-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4879955B2 (en) | Pixel structure of array substrate of thin film transistor liquid crystal display | |
US8378454B2 (en) | Semiconductor device including metal-insulator-metal capacitor arrangement | |
KR100436619B1 (en) | Method of manufacturing active matrix device | |
TW200531284A (en) | Thin film array panel and manufacturing method thereof | |
TWI392096B (en) | Thin film transistor array panel | |
US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
JP7449784B2 (en) | MEMS device manufacturing method and MEMS device | |
EP0608090B1 (en) | Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device | |
CN110957413A (en) | Structure and method for breakdown voltage enhancement for piezoelectric devices | |
US20120228726A1 (en) | Mems and method of manufacturing the same | |
JP2008155290A (en) | Thin film structure body, micro-actuator, optical shutter device, light flux adjusting device, and micro-switch | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
WO2011158708A1 (en) | Variable capacitance device | |
TW202109675A (en) | Phosphor and its manufacturing method and light emitting element | |
KR20060108395A (en) | Metal line structure of optical scanner and method of fabricating the same | |
EP3518280B1 (en) | Electronic product having embedded porous dielectric and method of manufacture | |
CN107134466B (en) | Flexible panel and manufacturing method thereof | |
CN111740013A (en) | Mask plate, display panel and manufacturing method of display panel | |
KR100471396B1 (en) | Method for manufacturing thin film transistor liquid crystal display device | |
JP2010072216A (en) | Substrate repairing method and substrate | |
US20220404612A1 (en) | Mems device | |
US20220371880A1 (en) | Piezoelectric actuator stack with tapered sidewall | |
US20230305288A1 (en) | Variable wavelength interference filter | |
JP2009266965A (en) | Semiconductor device | |
KR20170054765A (en) | Organic light emitting diode display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7449784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |