JP7449273B2 - 範囲チェック命令 - Google Patents

Description

本技法は、データ処理の分野に関する。

データ処理装置は、複数のメモリ属性エントリのうちの１つにおいて指定されるアクセス・パーミッションをメモリ・アクセス・リクエストが満足するかどうかをチェックするためのメモリ属性チェック回路を有することがある。例えば、アクセス・パーミッションは、領域が読み取り専用アクセスに制限されるか、又は読み取りと書き込みの両方であり得るか、又は処理回路の動作のどのモードが領域にアクセスすることができるかを指定することなど、アドレス空間の対応する領域のプロパティを指定することができる。これはメモリ・システム内の一定のデータにアクセスすることに対してセキュリティ制約を実施するのに有用であり得る。

「Ｓｏｍｅ Ｅｆｆｉｃｉｅｎｔ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｉｍｕｌａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ」、Ｒｏｂｅｒｔ Ｂｅｄｉｃｈｅｋ、Ｗｉｎｔｅｒ １９９０ ＵＳＥＮＩＸ Ｃｏｎｆｅｒｅｎｃｅ、５３～６３頁

少なくともいくつかの実例は、装置であって、命令をデコードするための命令デコーダと、命令デコーダによってデコードされた命令に応じてデータ処理を実施するための処理回路と、処理回路によって発行されたメモリ・アクセス・リクエストが、複数のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするメモリ属性チェック回路であって、それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定する、メモリ属性チェック回路とを備え、範囲チェック命令が、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定することに応じて、命令デコーダは、命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に第１のアドレス及び第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするよう制御するように構成される、装置を提供する。

少なくともいくつかの実例は、データ処理方法であって、命令デコーダを使用して、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定する範囲チェック命令をデコードすることを含み、範囲チェック命令をデコードすることに応じて、処理回路が、命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に第１のアドレス及び第２のアドレスが複数のメモリ属性エントリのうち同じメモリ属性エントリに対応するかどうかを示す状態値をセットするように制御し、それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域のためのアクセス・パーミッションを指定する、データ処理方法を提供する。

少なくともいくつかの実例は、ターゲット・コードの命令の実行用の命令実行環境を提供するためのホスト・データ処理装置を制御するコンピュータ・プログラムであって、コンピュータ・プログラムは、ターゲット・コードの命令をデコードし、デコードされた命令に応じてデータ処理を実施するようホスト・データ処理装置を制御するための命令デコード・プログラム・ロジックと、ターゲット・コードのデコードされた命令によってトリガされたメモリ・アクセス・リクエストが、複数のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするメモリ属性チェック・プログラム・ロジックであって、それぞれのメモリ属性エントリは命令実行環境によってシミュレートされるシミュレート・アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定する、メモリ属性チェック・プログラム・ロジックとを含み、範囲チェック命令が、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定することに応じて、命令デコード・プログラム・ロジックはホスト・データ処理装置が、命令デコード・プログラム・ロジックによるデコードのためにサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に第１のアドレス及び第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするよう制御するように構成される、コンピュータ・プログラムを提供する。

少なくともいくつかの実例は上述のコンピュータ・プログラムを記憶するコンピュータ可読記憶媒体を提供する。記憶媒体は非一時的な記憶媒体であってもよい。

本技法のさらなる態様、特徴及び利点は、添付の図面と併せて読まれる実例の以下の説明から明らかとなる。

メモリ属性チェック回路を有するデータ処理装置の実例の図である。 メモリ属性チェック回路がメモリ・システム内に記憶されるメモリ保護テーブルで定義されるアクセス・パーミッションに対してメモリ・アクセスをチェックするメモリ保護ユニットを含む、実例のより詳細な図である。 メモリ保護ユニット及びセキュリティ属性ユニットによってセットされたオーバラップするパーミッションの実例の図である。 異なるドメイン、モード、及び特権レベルを含む処理回路の異なる動作状態の実例の図である。 範囲チェック命令の実例の図である。 範囲チェック命令の実例の図である。 範囲チェック命令のデスティネーション・レジスタに記憶される情報の実例の図である。 範囲チェック命令の複数の変形（ｖａｒｉａｎｔ）の図である。 第１のアドレス及び第２のアドレスが同じメモリ属性エントリに対応するかどうかルックアップするための比較器を使用する実例の図である。 範囲チェック命令を処理する方法の図である。 シミュレータの実例の図である。

装置は、命令をデコードするための命令デコーダと、命令デコーダによってデコードされた命令に応じてデータ処理を実施するための処理回路とを有する。メモリ属性チェック回路は、処理回路によって発行されたメモリ・アクセス・リクエストが、２つ以上のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするために提供される。それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定することができる。したがって、それぞれのメモリ属性エントリが可変サイズのアドレス領域に対応することができるため、どのアドレスが特定のメモリ属性エントリにマッピングするか事前に決定されていない。可変サイズのエントリのサポートは、比較的大きなアドレス領域を単一のメモリ属性エントリ内でカバーできるようにするために有用であり得、それにより必要とされるメモリ属性エントリの数を削減する。

装置の命令デコーダは、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定する範囲チェック命令のデコードをサポートする。それに応じて、命令デコーダは処理回路が、命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に第１のアドレス又は第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするよう制御する。したがって、この命令はソフトウェアが第１と第２のアドレス両方が同じメモリ属性エントリに対応するか、又は異なるメモリ属性エントリに対応するかどうかについての洞察を得ることを可能にする。そのような動作は比較的稀と考えることができるが、それは典型的にはメモリ属性データが所与のターゲット・アドレスを特定するメモリ・アクセスについてチェックされる時、メモリ属性チェックに基づいてソフトウェアにとって可視である情報は、メモリ・アクセスが正常に実行されたかどうか、又はアクセス・パーミッションが指定されなかったためにフォールトをトリガしたかどうかの指標だけだからである。特定のどのメモリ属性エントリに所与のアドレスが対応するかは、典型的には興味の対象と見なされない。

しかしながら、第１及び第２のアドレスが同じメモリ属性エントリに対応するかどうかについての情報は、例えば、ソフトウェア・プロセスが第１及び第２のアドレスによって境界付けされるアレイ内のすべてのワードが特定のソフトウェア・プロセスにとってアクセス可能かどうかをチェックできるようにするために、一定のセキュリティ・チェック動作に有用な場合があると認識される。ソフトウェアから、第１と第２のアドレス両方が同じメモリ属性エントリに対応するかどうかの指標にアクセスできるようにする範囲チェック命令を提供することにより、これはそのようなセキュリティ・チェックを単純化することができる。アドレスが同じメモリ属性エントリに対応している場合、そのメモリ属性エントリがアドレス空間の対応する領域が関連するソフトウェアにとってアクセス可能であることを示す場合、これはそれぞれのアドレスを個々にチェックする必要なく第１及び第２のアドレスとの間のすべてのアドレスがアクセス可能であることを示唆することができ、これによりパーミッション・チェックを実施する速度を大いに改善することができる。第１及び第２のアドレスが同じメモリ属性エントリに対応するかどうかをチェックすることがなぜ有用であり得るかの別の理由は、確定的なレイテンシでタスクを実施することが重大である一定のリアルタイム重要タスクを実施するシステムにとって、第１及び第２のアドレスによって境界付けられるアドレスの一定の範囲がすべて同じメモリ属性エントリに対応することが予め知ることができる場合、メモリ属性エントリがまだ定義されていない異なるアドレス領域にクロスすることに起因してアドレスの範囲を処理している途中でトリガされるフォールトがないと期待することができるからである。

２つのアドレスが同じメモリ属性エントリに対応するかどうかチェックする代替的な方法は、命令セット・アーキテクチャ内で単一のアドレスを指定する命令を与えることであり、命令の実行によりそのアドレスに一致する特定のメモリ属性エントリのエントリ番号の指標がソフトウェア・アクセス可能な記憶場所にリターンされる。しかしながら、上で議論したように第１及び第２のアドレスを指定する範囲チェック命令はいくつかの利点を有する。例えば、命令は、所与のアドレスに一致する具体的なエントリを特定する領域番号ではなく、第１及び第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値を単純にリターンするため、このことは命令の結果を記憶するために必要とされる記憶容量が非常に多数の異なるメモリ属性エントリをサポートするシステムにより良好に釣り合うことを意味し、これは例えば、状態値がエントリ総数に応じてサイズが増大する複数ビット数を必要とするのではなく、与えられるメモリ属性エントリ番号に関わらず単一ビットと同程度に小さいからである。

また、第１及び第２のアドレスを指定する範囲チェック命令は、第１のアドレス及び第２のアドレス両方に関連付けられるエントリ番号を問い合わせるために２つの別個の命令を要求するのではなく、単一の命令内で第１及び第２のアドレスが同じメモリ属性エントリに対応するかどうかの情報を与えることができる。範囲チェック命令を与えることは、２つの別個の領域番号問い合わせ命令によってリターンされるエントリ番号を比較するための比較命令の必要性をやはり回避する。どのエントリが所与のアドレスに対応するかチェックするためにメモリ属性エントリのセットをルックアップするためのルックアップ・プロセスは、一定の時間を要することがある。アドレスが同じメモリ属性エントリに対応するかどうかをチェックするためのそのようなセキュリティ・チェック動作は、プログラムの全体の実行時間に対して比較的小さな割合に相当し得るが、それにもかかわらず何らかレイテンシに敏感なタスクのクリティカル・パス上にあり、そのため少ない命令で関連するチェックを実施させることを可能とすることにおけるワークロードの低減は、一定のリアルタイムの重大なアプリケーションについて殊に有益であり得る。いくつかのアプリケーションにおいて、パーミッション・チェックはソフトウェア内で大量の関数で実施されなければならないことがある。単一の範囲チェック命令を提供することは、制約された環境内でコード・サイズを削減することにおいて重要であり得る。

説明される範囲チェック命令は、メモリ属性チェック回路が所与のメモリ属性エントリについて対応するアドレス領域の可変サイズが２の累乗以外のバイト数であることを許可するシステムについて特に有用であり得る。これは例えばそれぞれのページ・テーブル・エントリが２の累乗固定のバイト数のページに対応することができる階層構造的なページ・テーブルと対照的である場合があり、そのためにアドレスの異なる部分が必要とされる特定のページ・テーブル・エントリに、場合によってはページ・テーブル・ウォーク動作における一連のマルチレベルのルックアップにより、インデックス付くことができる。そのような階層構造的なページ・テーブルでは、データのアレイが全体的に１つのページ・テーブル・エントリ内に収まり得ることは比較的起こりにくい。対照的に、単一のエントリが非２の累乗バイト数に対応することができるメモリ属性チェック手法では、例えばアドレス領域の開始アドレス及び終了アドレスを指定する情報を使用して（例えば、明示的に特定された境界アドレスを使用して、又はベース・アドレス及びサイズを使用して）、これにより任意にサイズ決めされたアドレス領域を単一のエントリ内に定義することができる。したがって、２の累乗のバイト数以外のサイズの可変領域サイズをサポートしている手法では、システムのユーザがそれらのアドレス領域を一定のデータのアレイが全体的に単一の領域に収まるように定義する傾向にあることがより起こりやすく、そのため上で議論した範囲チェック命令がそのような非２の累乗のバイト・サイズの領域を許可するシステムにとって特に有用であり得る。

同様に、処理回路は、範囲チェック命令によって特定される第１のアドレスと第２のアドレスとの差異が２の累乗以外のバイト数であることを許可することができる。

第１及び第２のアドレスは範囲チェック命令により複数の異なる方法で特定することができる。一実例において、アドレス特定パラメータは、第１のアドレスのベース・アドレスを指定することができ、また第１のアドレスと第２のアドレスとの差異を特定するためのオフセットを特定することができる。ベース・アドレス及びオフセットは、範囲チェック命令によって特定されるレジスタ内で指定することができる。代替的には、ベース・アドレスはレジスタ内で指定することができるが、オフセットは即値として指定することができる。

別の実例では、オフセットは掛け合わせるとオフセットを与える、倍数とサイズ値として指定することができる。倍数とサイズ値うちの一方は、範囲チェック命令によって指定される可変パラメータであり得、可変パラメータは例えば即値によって、又は範囲チェック命令によって指定されるレジスタ内に記憶される値によって特定される。一方で、倍数とサイズ値のもう一方は、固定値、範囲チェック命令によって指定される即値、又は範囲チェック命令によって指定されるレジスタ内に記憶される値の任意の１つとして指定することができる。

一般的に、ベース・アドレスを通じて第１のアドレスを指定すること、及びベース・アドレスに加算されるオフセットを使用して第２のアドレスを指定することは有用であり得るが、それはどのアドレスが下位アドレス及び上位アドレスであるかについての曖昧さがないことを意味しており、これは第１及び第２のアドレスが同じメモリ属性エントリにマッピングするかどうか判断するために問い合わせの実施を行うことがより簡単に実装できるからである。オフセットを倍数とサイズ値の積として指定することは有用であり得るが、それは場合によってはソフトウェア実行命令が、アドレス空間内の総オフセットの観点ではなく何らかの所与のサイズの要素数の観点からアレイのサイズを指定することがより便利であると分かることがあるからである。したがって、倍数及び／又はサイズを指定する命令の変形は、プログラミング又はコードのコンパイルをより単純にするために有用であり得る。これはやはり結果の実行ファイルのパフォーマンス及びサイズを改善することができる。

代替的に、アドレス特定パラメータを特定する別の方法は、第１のアドレスがそこから読み出される第１のレジスタ、及び第２のアドレスがそこから読み出される第２のアドレスを指定することであり得る。したがって、この場合、第１と第２のアドレスの両方は、範囲チェック命令を実行することに先立って、コードによってそれらを第１及び第２のレジスタに書き込むことにより明示的に指定される。

同様に、様々なアーキテクチャが、記憶場所が範囲チェック命令に応じて状態値が書き込まれるソフトウェア・アクセス可能な記憶場所である、異なる選択肢を提供することができる。場合によっては、ソフトウェア・アクセス可能な記憶場所は、メモリ内に記憶される記憶場所であり得る。しかしながら、ソフトウェア・アクセス可能な記憶がレジスタであることを、実装形態が提供することが有用であり得るが、このことにより後続の状態値の読み出しが速くなるためであり、これによって上で議論したタイプのセキュリティ・チェック動作をスピード・アップすることができる。

したがって、一実例において、少なくとも１つのソフトウェア・アクセス可能な記憶場所は、範囲チェック命令によって指定されるデスティネーション・レジスタを含むことができる。例えば、デスティネーション・レジスタは処理回路の複数の汎用レジスタのうちの任意の１つとして指定することができる。選択されたデスティネーション・レジスタは、第１及び第２のアドレスが同じメモリ属性エントリに対応するかどうかを条件として、あるアクションを実行するために後続の命令のソース・レジスタとして使用することができる。

デスティネーション・レジスタに状態値を書き込むことに代替的に、又は追加として、別の手法は、制御レジスタ内で少なくとも１つの条件状態指標を更新することにより状態値をセットする。例えば、制御レジスタは、以前の条件状態インジケータ生成命令の結果のプロパティを示す少なくとも１つの条件状態指標を記憶することができる。例えば、いくつかの命令は、処理結果がゼロであるかどうか、処理結果がマイナスか、又は符号付き若しくは符号無しのオーバーフローが発生しているかなどのプロパティを示すことができる条件状態フラグのセットをトリガすることができる。命令デコーダは、制御レジスタに記憶される少なくとも１つの条件状態指標が試験条件を満足するかどうかを条件とする条件付き動作を実施するように処理回路をトリガする少なくとも１つの条件付き命令をサポートすることができる。したがって、いくつかの命令は、以前の命令の結果を条件として実施される何らかのアクションをトリガするために、条件状態指標に直接アクセスすることができる。したがって、第１及び第２のアドレスが同じメモリ属性エントリにマッピングするかどうかに依存する情報を示す状態値を与えるために条件状態指標を使用することにより、これは比較命令から得られる条件に依存する後続の条件付き命令を有する前に、汎用レジスタ内に配置された値を比較するための介在する命令を必要とすることとは対照的に、後続の命令が単一の命令内で直接条件付き動作を実施できるようにする。これにより、セキュリティ・チェック動作をより速く実施することができる。

範囲チェック命令のいくつかの実例では、命令はデスティネーション・レジスタのみを更新することがあるが、条件状態指標はいずれも更新しないことがあり、又はその逆の場合、ただ１つの条件状態指標だけがセットされ、汎用デスティネーション・レジスタ内には値がない場合もある。他の変形は両方のタイプのレジスタを更新することがあり、それによって後続の条件付き命令は、以前の範囲チェック命令が第１及び第２のアドレスが同じメモリ属性エントリにマッピングすると分かったかどうかを判断するために制御レジスタ内の条件コードを直接試験することができるが、他の情報はやはり範囲チェック命令のデスティネーション・レジスタから導出可能であり得る。

範囲チェック命令に応じて、少なくとも第１と第２のアドレスの両方が同じメモリ属性エントリにマッピングする時、処理回路が、少なくとも１つのソフトウェア・アクセス可能な記憶場所に、第１及び第２のアドレスに対応する一致メモリ属性エントリから導出された属性情報を記憶することが有用であり得る。例えば、属性情報は一致メモリ属性エントリに対応するアドレス領域へのアクセスが、処理回路の所与の動作モードで許可されるかどうかを示すことができる。そのような属性情報は、第１及び第２のアドレスが同じメモリ属性エントリにマッピングするかどうかの指標に加えて（又はそれと組み合わせて）、単一の命令を使用してセキュリティ・チェックのいくつかの形態を実施することができる。

一実例では、属性情報は、第１及び第２のアドレスが同じメモリ属性エントリをマッピングするかどうかを示す状態値とは別個の追加的なフィールドとして記録することができる。

他の実例では、属性情報の指標は、第１及び第２のアドレスが同じメモリ属性エントリをマッピングするかどうかを示す状態値と組み合わせることができる。例えば、単一の状態インジケータは次の条件の両方が満足される場合、第１の値にセットすることができる（ｉ）第１と第２のアドレスの両方が同じメモリ属性エントリにマッピングしている、（ｉｉ）一致メモリ属性エントリが、そのエントリによって定義される対応するアドレス領域へのメモリ・アクセスが許可されることを指定している、そして、これらの条件のいずれかが満足されない場合、状態インジケータを第２の値にセットすることができる。したがって、そのような実施例では、同じ状態インジケータは状態値と属性情報の両方として機能することができる。

一実例において、処理回路は、例えば異なるモード、ドメイン又は特権レベルを機能させることができる複数の異なる動作状態を持つことがある。範囲チェック命令の少なくとも１つの変形に応じて、処理回路の現在の動作状態とは異なる動作状態にある場合、処理回路は、一致メモリ属性エントリについて対応するアドレス領域へのメモリ・アクセスに課されるアクセス・パーミッションに基づいてソフトウェア・アクセス可能な記憶場所に書き込まれる属性情報を導出することがある。したがって、アクセスが現在の動作状態で許可されるかどうかチェックするのではなく、代わりに命令はシステムが異なる動作状態にある場合アクセスが許可されるかどうかの指標を与える。クロス動作状態チェックを許可する範囲チェック命令のそのような変形は、信頼されないソフトウェアを有する攻撃者が、例えば境界外部にあるアレイにポインタを渡すことにより信頼されるソフトウェアを騙して不適切な動作を実施させることを試行することがある混乱した使節の問題（Ｃｏｎｆｕｓｅｄ Ｄｅｐｕｔｙ Ｐｒｏｂｌｅｍ）に基づくセキュリティ攻撃に対する防御のために特に有用であり得る。したがって、範囲チェック命令のクロス動作状態の変形は、信頼されないコードによって渡された値が有効かどうかをチェックするために、例えばその値に基づいて計算されたアドレスが同じメモリ属性エントリにマッピングするかどうか、及び攻撃者の動作状態について導出された属性情報が、アクセスが許可されることを示しているかどうかをチェックすることにより、信頼されるコードによって使用することができる。

特定の一実例において、処理回路はセキュアなドメイン及びあまりセキュアではないドメインを含む複数の動作のドメインを有することができ、それぞれのセキュリティ・ドメイン内で処理回路は複数のモードのうちの１つ、且つ複数の特権レベルのうちの１つで動作することができる。一部のモードは、特定の特権レベルの動作に関連付けられることがある。他のモードは、特定の制御レジスタに記憶することができる現在の特権レベルのインジケータに応じて、２つ以上の異なる特権レベルでの動作をサポートすることができる。セキュリティ・チェック動作の複数の異なるタイプを可能にするために、命令デコーダが、範囲チェック命令の以下の変形のうちの少なくとも１つをサポートすることが有用であり得る：第１の変形であって、処理回路が現在のセキュリティ・ドメイン内にあり、且つ現在のモードに関連付けられる特権レベルにある場合、属性情報が第１のアドレスと第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第１の変形；第２の変形であって、処理回路が現在のドメインとは異なるセキュリティ・ドメインにあり、且つ異なるセキュリティ・ドメインで動作する際に現在のモードに関連付けられる特権レベルにある場合、属性情報が、第１のアドレスと第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第２の変形；第３の変形であって、属性情報が、第１のアドレスと第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが、現在のセキュリティ・ドメイン内で、且つ現在のモードに関連付けられる特権レベルとは異なる特権レベルで許可されるかどうかを指定する、第３の変形；第４の変形であって、処理回路が現在のセキュリティ・ドメインとは異なるセキュリティ・ドメイン内、且つ現在のモードに関連付けられる特権レベルとは異なる特権レベルにある場合、属性情報が、第１のアドレスと第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第４の変形。プログラマ又はコンパイラに選択の柔軟性を与えるために、いくつかの実施例では第１から第４の変形のうちの少なくとも２つを、命令デコーダによってサポートすることができる。

したがって、第１の変形では、現在のドメイン及びモードに関連付けられる属性に基づいたセキュリティ・チェックが可能である。

第２及び第４の変形は、現在のドメインとは異なるセキュリティ・ドメインが、第１及び第２のアドレス間のアドレス範囲へのアクセスすることを許可されるどうかをチェックするために、クロス・ドメイン・チェックを許可する。例えば、一部のシステムは、セキュアなドメイン及びあまりセキュアではないドメインそれぞれについてメモリ属性エントリの異なるセットを維持することをサポートすることがあり、そのため範囲チェック命令の第２及び第４の変形について、属性情報を導出するために実施されるチェックは現在のドメインについて使用されるものとは異なるメモリ属性エントリのセットに基づくことができる。命令デコーダが範囲チェック命令の第２の変形及び第４の変形の少なくとも１つをサポートする場合、異なるセキュリティ・ドメインがあまりセキュアではないドメインを含むことが有用であり得る。あまりセキュアではないドメインがセキュリティ・パーミッションを調査するのを妨げるために、あまりセキュアではないドメインで動作している際、命令の第２及び第４の変形のうちの１つを実行する試行があると、処理回路はフォールトのシグナリングをトリガすることがある。したがって、これらの変形によって、よりセキュアなドメインが、第１のアドレスと第２のアドレスとの間のアドレスへのアクセスがあまりセキュアではないドメインに許可されるかどうかをチェックできるようになることがあり、これは混乱した使節の攻撃を回避するために有用であり得る。

同様に、第３及び第４の変形について、属性情報は第１及び第２のアドレスの間の範囲にあるアドレスへのメモリ・アクセスが、処理回路の現在の特権レベルとは異なる特権レベルで許可されるかどうかに基づくことができる。やはり、このタイプの変形は、異なる特権レベルが現在の特権レベルより低い特権を与えられた特権レベルである場合に、特に有用であり得る。このケースでは、処理回路が少なくとも１つの所定の特権レベルにある際に範囲チェック命令の第３及び第４の変形のうちの１つを実行する試行がある場合、フォールトがトリガされることがあり、それについて少なくとも１つの所定の特権レベルよりも高い特権を与えられた少なくとも１つの特権レベルがある。命令のこれらの変形は、高い特権を与えられたコードが、低い特権を与えられたコードによって渡された値が信頼できるかどうかをチェックできるようにするために有用であり得る。

処理システムの所与の実装形態によって、４つすべての変形がサポートされることは必須ではないことを了解されたい。

いくつかの実例において、メモリ属性チェック回路は所与のメモリ・アクセス・リクエストについて、メモリ・アクセス・リクエストが、メモリ属性エントリの第１のセットで指定されたアクセス・パーミッションとメモリ属性エントリの第２のセットで指定されたアクセス・パーミッションとの両方を満足するかどうかをチェックすることができる。例えば、異なる機能に関連付けられる複数の異なるタイプのメモリ属性エントリがある可能性があり、例えばメモリ保護情報（読み取り専用、若しくは読み取り可能及び書き込み可能な領域を定義すること、又はどの特権レベルが対応するアドレス領域にアクセスすることができるかを指定すること、など）を与えるエントリの第１のセット、及びどのセキュリティ・ドメインが所与のアドレス領域に関連付けられるかを指定することができるメモリ属性エントリの第２のセットである。

したがって、いくつかの実例では、範囲チェック命令に応じて、命令デコーダは処理回路が、少なくとも１つのソフトウェア・アクセス可能な記憶場所に、第１のアドレス及び第２のアドレスがメモリ属性エントリの第１のセットの同じエントリに対応するかどうかを示す第１の状態値と、第１及び第２のアドレスがメモリ属性エントリの第２のセットの同じエントリに対応するかどうかを示す第２の状態値との両方をセットするよう制御することができる。したがって、単一の命令において、メモリ属性エントリの両方のセットをルックアップすることができ、アドレスの範囲全体がメモリ属性エントリの両方のセットにおいて同じエントリにマッピングするかどうかの指標をリターンすることができる。

上で言及したように、メモリ属性エントリのセットのうちの１つはメモリ保護エントリのセットであってもよい。上で議論した範囲チェック命令は、メモリ・アクセス・リクエストが所与のメモリ・システムをターゲットとし、メモリ・システムへのアクセスを制御するために使用されるメモリ保護エントリがメモリ保護テーブルに与えられ、メモリ保護テーブル自身がメモリ・システム内に記憶される、実装形態において特に有用であり得る。この手法は比較的稀であるが、比較的多数のメモリ保護エントリを有するメモリ保護テーブルを、そのような多数のエントリを記憶し管理するハードウェア・コストを大きく増やすことなく、サポートさせることができる。殊に命令が上で議論したようにメモリ属性エントリの複数の異なるセットにおいてマッピングしているアドレスについての情報をリターンするよう意図されている実装形態において、サポートされるメモリ保護エントリの数を増やすことができるようメモリ保護テーブルがメモリ・システム内に記憶されるシステムでは、どの特定のエントリ番号が所与のアドレスに関連付けられるかをリターンする命令を提供することの代替はメモリ保護テーブルのサイズの増大に合わせて増減することが難しいことがあるため、上で議論したタイプの範囲チェック命令は、特に有用であり得る。やはり、メモリ保護エントリがメモリ・システム内に記憶されるシステムでは、メモリ・システムから取得したメモリ保護テーブルの少なくとも１つのメモリ保護エントリをキャッシュするためのメモリ保護キャッシュ記憶回路を提供することが有用であり得る。所与のアドレスにマッピングするメモリ保護エントリのエントリ番号をリターンする代替的な命令が使用される場合、そのような命令はキャッシュ記憶がそれぞれのキャッシュ・エントリに関連付けられるエントリ番号をキャッシュする必要があることを示唆することになり、それによって所与のアドレスに関連付けられるエントリ番号を問い合わせるための命令は、メモリ・システム内でメモリ保護テーブルを探す必要なくキャッシュされたメモリ保護エントリに関連付けられるエントリ番号に素早くアクセスすることができる。対照的に、上で議論した範囲チェック命令では、エントリ番号そのものをキャッシュする必要なく第１又は第２のアドレスが同じエントリにマッピングするかどうか判断することができるため、そのようなエントリ番号のキャッシュは必要ない。これは、メモリ保護キャッシュ記憶回路内のエントリはレジスタ・ベースの記憶として実装することができるため、特に有用であり得、エントリ番号をキャッシュする必要性を無くすことにより、これはそれぞれキャッシュされたエントリ内でビット数を大幅に節約することができ、回路エリアの大幅な削減をもたらすことができる。

メモリ・ベースのメモリ保護テーブルを使用するシステムでは、メモリ内に記憶されたメモリ保護テーブルに加えてメモリ保護エントリの少なくとも１つのサブセットを記憶するために一部の設定レジスタをハードウェア内に設けることがやはり可能である。キャッシュとして作用することのない（しかし代わりに、頻繁に使用されるアドレス空間の領域についての一定のプロパティを定義する固定メモリ保護エントリを提供するよう割り振られる）スタティックに設定される一部のレジスタは、パフォーマンスを改善するために有用であり得る。したがって、場合によっては、範囲チェック命令はやはり、そのような設定レジスタに記憶される何らかのメモリ保護エントリを問い合わせることもある。

代替的に、範囲チェック命令は、メモリ・システム自身にメモリ保護エントリを１つも記憶しないが、メモリ保護エントリのセット全体が設定レジスタを使用して実装されるシステム内でサポートされ得る。

メモリ属性エントリのセットの別の実例は、複数のセキュリティ・ドメインのどれが対応するアドレス領域に関連付けられるかを示すアクセス・パーミッションを指定するセキュリティ属性エントリであり得る。これらは、上で議論したメモリ保護エントリに加えて実装することができる。例えば、所与のアドレス領域に関連付けられるセキュリティ・ドメインをチェックすることは、所与のアドレス領域からコードを実行する際どのセキュリティ・ドメインで処理回路が動作すべきかをチェックするために有用であり得る。やはり、メモリ・アクセス・リクエストが所与のセキュリティ・ドメインから発行される際、セキュリティ属性エントリをチェックすることができる。例えば、あまりセキュアではないドメインに関連付けられるメモリ・アドレス領域は、セキュアなドメイン内でアクセス可能であり得、一方でセキュアなドメインに関連付けられる領域はセキュアなドメイン内でアクセス可能であり得るが、あまりセキュアではないドメイン内ではアクセス不可能であり得る。

範囲チェック命令の少なくとも１つの変形に応じて、少なくとも第１と第２のアドレスの両方が同じセキュリティ属性エントリに対応する場合、少なくとも１つのソフトウェア・アクセス可能な記憶場所に与えられる属性情報は、第１及び第２のアドレスに対応する一致セキュリティ属性エントリによって対応するアドレス領域に関連付けられるとして指定されたセキュリティ・ドメインから導出することができる。

上で議論したように、一部のシステムでは、メモリ属性チェック回路は、上で議論したメモリ保護エントリとセキュリティ属性エントリ両方をサポートすることができる。このケースでは、範囲チェック命令の少なくとも１つの変形が、第１及び第２のアドレスに対応する一致メモリ属性エントリと、第１及び第２のアドレスに対応する一致セキュリティ属性エントリとの組み合わせから情報を導出することが有用であり得る。例えば、この範囲チェック命令の変形に応じて、命令デコーダは少なくとも１つのソフトウェア・アクセス可能な記憶場所に、単一のインジケータにおいて一致メモリ保護エントリ内のアクセス・パーミッションと一致セキュリティ属性エントリ内のアクセス・パーミッションとの両方が所与のタイプのメモリ・アクセスが許可されることを指定するかどうかを指定する少なくとも１つの組み合わせたパーミッション・インジケータを記憶することができる。例えば、この組み合わされたパーミッション指標は、上で議論したような制御レジスタ内の条件状態指標に記憶することができ、それによって後続の条件付き命令が後続の動作を進めることができるかどうかを判断するために組み合わされたインジケータを直接試験することができる。

単一の命令において第１のアドレス及び第２のアドレスの両方が同じメモリ属性エントリにマッピングするかどうかをチェックすることは、特にメモリ・アドレス領域が上で議論したような任意の非２の累乗のサイズを有し得る場合、比較的実施に時間がかかることがあると考えられるかも知れない。しかしながら、実際には、発明者は、第１及び第２のアドレスが同じメモリ属性エントリにマッピングするかどうかを特定する状態情報をリターンするための範囲チェック動作は、実際には単一のアドレスに対応するメモリ属性エントリを特定するために実施されるルックアップ動作と同様のレイテンシを伴って実施され得るということを認識している。実際には、メモリ属性チェック回路は、比較器の少なくとも１つのセットを有することができ、比較器のそれぞれのセットは、メモリ・アクセス・リクエストのターゲット・アドレスを所与のメモリ属性エントリの下位境界アドレスと比較するための下位境界比較器、及びメモリ・アクセス・リクエストのターゲット・アドレスを所与のメモリ属性エントリの上位境界アドレスと比較するための上位境界比較器を含む。定期的なメモリ・アクセス・リクエストについては、下位境界比較器と上位境界比較器の両方がポジティブな結果を与える場合、所与のメモリ属性エントリは、メモリ・アクセス・リクエストのターゲット・アドレスに一致するものとして特定され得る。例えば、下位境界比較器はターゲット・アドレスが下位境界アドレス以上であるかどうかを判断し、上位境界比較器はターゲット・アドレスが上位境界アドレス以下であるかどうかを判断することができる。

範囲チェック命令については、第１のアドレス及び第２のアドレスの両方がターゲット・アドレスとして順次に、２つの別個のルックアップで比較器のそれぞれのセットに与えられなければならないと考えられるかも知れない。しかしながら、発明者は、範囲チェック命令に応じて、命令デコーダが、処理回路が第１のアドレスをターゲット・アドレスとして比較器のそれぞれのセットの下位境界比較器に与え、並行して第２のアドレスを比較器のそれぞれのセットの上位境界比較器に与えるよう制御することができることを認識している。したがって、定期的なメモリ・アクセスについてはそれぞれのセット内の２つの比較器が典型的には同じアドレスを下位及び上位境界アドレスそれぞれに対して比較するよう期待される一方で、範囲チェック命令については、第１及び第２のアドレスに基づく比較が並行して実施できるように、これらは異なる入力を受信するよう適合され得る。比較器のセットいずれかが、比較器の同じセット内の下位境界比較器と上位境界比較器の両方が比較のポジティブな結果を特定することをリターンする場合、第１及び第２のアドレスが同じエントリにマッピングすることを示すためにヒット・シグナルが生成され得る。したがって、両方の比較器にターゲット・アドレスを与える代わりに第１及び第２のアドレスを下位及び上位境界比較器に与えるロジック以外、メモリ属性エントリをルックアップする残りのロジックは、典型的には定期的なメモリ・アクセス動作用のルックアップを扱うために既に与えられていると同じであってもよく、そのため範囲チェック命令は、実際には比較的小さな追加的なエリアのオーバヘッドでサポートすることができる。このことは、上で議論したタイプの範囲チェック命令は、２つの別個の命令がどのメモリ属性エントリが単一のアドレスにマッピングされているかを個々にチェックする代替のものよりも著しいパフォーマンスの改善を有することができることを意味する。

下位及び上位境界比較器がそれぞれ第１及び第２のアドレスを比較するルックアップ手法は、下位アドレスを下位境界比較器に与えることができるように、また上位アドレスを上位境界比較器に与えることができるように、第１及び第２のアドレスのどちらが下位アドレスであるかに関して先行する情報を必要とすることがある。

異なるアーキテクチャの実装形態は、第１のアドレスがいつも第２のアドレスよりも下位であることを確実にするための異なる手法を使用することがある。いくつかの実例において、範囲チェック命令のエンコード自体が、第１のアドレスが第２のアドレスよりも下位であるように制約することができる。例えば、第２のアドレスが第１のアドレスに加算されるオフセットとして指定される上で議論した命令の変形は、定義により第２のアドレスが第１のアドレスよりも上位であることを確実にすることができる。このケースでは、第１のアドレス及び第２のアドレスの完全な比較を与えてどちらが下位であるかをチェックする必要がない。一般的に、第１のアドレスにオフセットを加算することでオーバーフロー又はラップアラウンドが引き起こされない限り、第２のアドレスは第１のアドレスよりも上位であると仮定され得る。例えば、第１のアドレスが許容可能なアドレス範囲内で比較的上位にある場合、オフセットを加算することにより、第２のアドレスがアドレス範囲内の比較的下位のアドレスでラップアラウンドするようになり得る。そのようなラップアラウンドを引き起こす加算について、フォールトをシグナリングすること、又は第１及び第２のアドレスが同じメモリ属性エントリに対応しないことを示す値を伴う状態値を単純にリターンさせることのいずれかが可能である。

代替的に、他の手法により、第１及び第２のアドレスの制約されない指定が可能である場合があり、例えば、第２のアドレスが第１のアドレスよりも下位になる機会があるように両方のアドレスが個別のレジスタで指定される上で議論した変形である。このケースでは、ある手法は、第１及び第２のアドレスを比較し、どちらが下位であるかを判断し、第１及び第２のアドレスの低いほうをそれぞれのセットの下位境界比較器に与え、もう一方を上位境界比較器に与えるロジックを提供することである（このロジックは、やはり任意選択で第１及び第２のアドレスの制約される指定を伴う変形に与えられてもよいが、これは必須ではない）。しかしながら、実際にはこのロジックは回路エリアの観点から正当化されないことがあり、代わりにいくつかのアーキテクチャは、命令が第１のアドレスよりも下位である第２のアドレスで定義される場合、命令の結果は予期不可能であり得ることを単純に定義することができる。

したがって、第２のアドレスが第１のアドレスよりも下位である場合にあらゆる命令の実行を妨げることによりセキュリティを確実にするために、いくつかの実装形態は、第２のアドレスが第１のアドレスよりも下位である範囲チェック命令を実行する試行がある場合、フォールトのシグナリングをトリガすることができる。代替的に、（又はフォールトをシグナリングすることに加えて）範囲チェック命令が第２のアドレスが第１のアドレスよりも下位である状態で実行されるよう試行される場合、処理回路は、第１のアドレス及び第２のアドレスが同じメモリ属性エントリに対応しないことを示す状態値をリターンすることができる（メモリ属性エントリをルックアップするあらゆる比較ロジックによって、ヒット・シグナルが生成されるかどうかに関わらず）。

対応するコンピュータ・プログラムが、命令の実行のための命令実行環境を提供するためにホスト・データ処理装置を制御するために設けられる場合がある。コンピュータ・プログラムは、機能性において上で議論した命令デコーダ及びメモリ属性チェック回路に対応する、命令デコード・プログラム・ロジック及びメモリ属性チェック・プログラム・ロジックを含むことができる。したがって、コンピュータ・プログラムによってシミュレートされる命令実行環境内のプログラムで実行中の範囲チェック命令は、実際に上で議論した命令デコーダ及びメモリ属性チェック回路を含むハードウェア上で実行中のプログラムの範囲チェック命令に類似した方法で扱うことができる。シミュレータ・コンピュータ・プログラムは、これらの特徴をシミュレータ・コンピュータ・プログラムを実行しているホスト・コンピュータに与える実際のハードウェアが何もなくても、シミュレータ・コンピュータ・プログラム上で実行するソフトウェアに、実際のハードウェア装置によって与えられるのと類似した命令環境を提案することができる。上で議論したハードウェア・アーキテクチャの機能性は、命令のセット又はデータ構造などのプログラム・ロジックを与えることによってエミュレートすることができ、それによって、実際にそのようなハードウェアを有する装置で達成される結果と互換性のあるやり方で、一般的なホスト・コンピュータが上で議論したメモリ属性チェックをサポートされる装置での実行を意図されたコードを実行することができる。ホスト・データ処理装置を制御するためのシミュレータ・コンピュータ・プログラムは、記憶媒体に記録することができる。この記憶媒体は非一時的な記憶媒体であってもよい。

図１は、命令に応じてデータ処理を実施するための処理回路４を有するデータ処理システム２を概略的に図示している。例えば、処理回路４はＣＰＵ、ＤＳＰ、ＧＰＵ又はデータ処理システムの他の処理要素であり得る。処理回路４は、処理回路によって処理するためにメモリ・システム１０から命令をフェッチするための命令フェッチ・ユニット５、及びフェッチされた命令をデコードし、デコードされた命令に応じてデータ処理動作を実施するために実行ユニット６、８を制御する制御信号を生成するための命令デコーダ７を含むことができる。例えば、実行ユニットは、レジスタ１２、１４からフェッチされたオペランドに対して算術又は論理演算を実施し、レジスタに書き戻すことができる結果値を生成するための算術／論理ユニット（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ／ｌｏｇｉｃ ｕｎｉｔ）６を含むことができる。実行ユニットは、レジスタ１２、１４とメモリ・システム１０との間でデータを移送するためにロード／ストア演算を実施するためのロード／ストア・ユニット８も含むことができる。レジスタは、処理回路４によって処理するために整数値を格納するための汎用（整数）レジスタ１２、及び、浮動小数点表現を使用して表現される値を格納するための浮動小数点レジスタ１４を含む複数の異なるタイプのレジスタを含むことができる。処理回路４にとってアクセス可能なレジスタは、簡潔にするために図１には示されていない他のタイプのレジスタを含むことができ、複数の独立したデータ要素を含むベクトル・オペランドを格納するためのベクトル・レジスタ、並びに／又は処理回路４の動作を制御するための、条件付き動作を実施するかどうかを判断するために条件付き命令によってチェックされ得る条件フラグ、現在の実行ポイントを表現するアドレスを格納するプログラム・カウンタ、及び例えば例外処理を制御するための制御レジスタなどの様々な制御パラメータを格納するための制御レジスタ１３などである。

メモリ・システム１０は１つ又は複数のキャッシュのレベル並びにメイン・メモリを含むことができる。メモリ・システム１０は、処理回路４によって、ロード／ストア・ユニット８をトリガして、データをメモリ・システム１０からレジスタ１２、１４にロードするためにメモリ・アクセス・リクエストを発行するロード命令、又はロード／ストア・ユニット８をトリガして、データをレジスタ１２、１４からメモリ・システム１０に格納するためにメモリ・アクセス・リクエストを発行するストア命令を実行することによりアクセス可能である。命令フェッチ・ユニット５も、メモリ・システム１０から命令をフェッチするためにメモリ・アクセス・リクエストを発行する。それぞれのメモリ・アクセス・リクエストはアクセスされる場所のターゲット・アドレスを指定することができる。この実例において、ターゲット・アドレスは、アクセスされる場所を直接指定する物理アドレスであるため、アドレス・トランスレーションは必要とされない。

メモリ保護ユニット（ＭＰＵ：ｍｅｍｏｒｙ ｐｒｏｔｅｃｔｉｏｎ ｕｎｉｔ）２０は、ターゲット・アドレスに基づいてメモリ・アクセス・リクエストが、メモリ・システム１０によってサービスされることを許可されるかどうかをチェックするために設けられる。ＭＰＵ２０は、アドレス空間の対応するアドレス領域についてのアクセス・パーミッションを定義する複数のメモリ保護エントリを記憶することができるか、又はそれにアクセスを有することができる。例えば、アクセス・パーミッションは、アドレス空間の所与の領域が読み取り専用領域であるか、若しくは読み取り及び書き込み両方であり得るかどうかを指定することができ、及び／又は処理回路４のどの特権レベルが対応するアドレス領域にアクセスできるかを定義することができる。図１に示すように、ＭＰＵ２０は、いくつかの実例において、２つの別個のＭＰＵであるセキュアなＭＰＵ２１及びあまりセキュアではないＭＰＵ２３を備え、それぞれセキュアなドメイン及びあまりセキュアではないドメインに対応する。処理回路４がセキュアなドメインで動作している時、セキュアなＭＰＵ２１がアクセスされ得、一方であまりセキュアではないドメインで動作している時はあまりセキュアではないＭＰＵ２３がアクセスされ得る。

ＭＰＵ２０に加え、メモリ属性チェック回路１６はやはり、セキュリティ属性ユニット（ＳＡＵ：ｓｅｃｕｒｉｔｙ ａｔｔｒｉｂｕｔｅ ｕｎｉｔ）４２を含むこともでき、これはアドレス空間内のセキュアな及びあまりセキュアではない領域を定義するセキュリティ保護エントリを記憶するメモリ・セキュリティ設定レジスタを備える。メモリ・アクセス・リクエストのターゲット・アドレスは、ＳＡＵ４２によってセキュリティ保護エントリのデータを定義する領域に対してチェックされ、処理回路４は、動作のセキュアなドメイン内で動作する時のみアドレス空間のセキュアな領域をアクセスすることに制限されることがある（アドレス空間のあまりセキュアではない領域はセキュアなドメイン又はあまりセキュアではないドメインの両方でアクセス可能であってもよい）。ＳＡＵ４２のセキュリティ保護エントリによって定義されるアクセス・パーミッションは、メモリ保護エントリ内でＭＰＵ２０によって定義されるパーミッションに直交するパーミッションに適用することができる。すなわち、ＭＰＵ２０によって許可されるアクセスは、それにも関わらずＳＡＵ４２によって拒否されることがあるか、又はその逆である。命令フェッチ・ユニット５によって開始されたメモリ・アクセス・リクエスト、及びロード／ストア・ユニット８によって開始されたメモリ・アクセス・リクエストの両方が、ＭＰＵ２０及びＳＡＵ４２によってチェックにかけることができる。ＭＰＵ２０とＳＡＵ４２は順次に動作しているように図１に示されるが、いくつかの実装形態は、処理セキュリティによって発行されたメモリ・アクセスのためにＭＰＵ２０及びＳＡＵ４２へ並列なルックアップを可能にし、パフォーマンスを改善することができる。

ＭＰＵ２０は、処理回路によって発行されたメモリ・アクセス・リクエストが複数のメモリ保護エントリで指定されるアクセス・パーミッションを満足するかどうかチェックする。それぞれのメモリ保護エントリは、アドレス空間内の可変サイズの特定のアドレス領域に対応することができる。所与のメモリ保護エントリについての対応するアドレス領域は、所与のメモリ保護エントリのパラメータを通じて特定される開始アドレス及び終了アドレスによって境界付けすることができる。メモリ管理ユニット（ＭＭＵ：ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ）によって使用されるページ・テーブルとは違って、ＭＰＵの場合メモリ保護エントリに対応する領域は、２の累乗以外のバイト数であることを許可され得る可変サイズを有することができる。この手法では、アドレスのアクセスがページ・アドレス境界をクロスするたびに発生するページ・ウォーク及びページ・フォールトのリスクを回避するために、単一のメモリ保護エントリを使用して任意サイズ（非２の累乗）のメモリ・アドレス領域を定義できることが保証され得る。これによりＭＰＵが、リアルタイムのアプリケーションを処理するために設計されたシステムにとってより適したものとなる。また、ＭＰＵはメモリ保護エントリを、ＭＰＵのローカルに設けられたレジスタ内に記憶することができ、速くアクセスすることができ、やはりリアルタイム処理を支援して、メモリ・システム内で階層構造的な構造を有する大きなページ・テーブルを記憶する必要性を回避しており、これは限られたＲＡＭを有するシステムで重要な場合がある。

一実例において、ＭＰＵ２０についてのメモリ保護エントリは、アクセスされるターゲット・アドレスを、レジスタに格納されたそれぞれのメモリ保護エントリのパラメータを特定する領域と比較する際、比較器の並列なバンクに直接接続することができるレジスタを使用して指定することができる。この手法は、例えば８個、１６個など限られた数のメモリ保護エントリしか必要としないシステムに適切な場合がある。別個であるセキュアなＭＰＵ２１及びあまりセキュアではないＭＰＵ２３を有するシステムでは、レジスタの別個のセットを、セキュアなメモリ保護エントリ及びあまりセキュアではないメモリ保護エントリをそれぞれ定義するために設けることができ、ＭＰＵ２０をルックアップする際、動作の現在のドメインについて関連するエントリのセットが選択される。

しかしながら、すべてのメモリ保護エントリがレジスタ内に記憶されるＭＰＵでは、ＭＰＵによってサポートされるメモリ保護エントリの数が増加する場合、ＭＰＵに関連付けられる能力及びエリアはうまくスケーリングできないことがある。より多数のメモリ保護エントリを必要とするシステムの場合（例えば、レジスタ・ベースのＭＰＵ内のメモリ保護エントリの限られた数により、パフォーマンス、又は与えられる保護に重大な影響を及ぼすことがあるため）、メモリ・システム１０内でメモリ保護テーブルを提供することによりサポートされるエントリ数を拡張することが有用であり得る。したがって、ＭＰＵ２０によってアクセスが監視される同じメモリ・システム内にメモリ保護テーブルを設けることにより、これはターゲット・アドレスと並行して比較されるそれぞれのエントリごとにデータを定義する領域を記憶するレジスタに基づいている典型的なＭＰＵ用に実用的であるよりも、多数のメモリ保護エントリを与えるための柔軟性を提供する。メモリ保護テーブルをメモリ・システム内に入れることがソフトウェアのパフォーマンスを改善させること（典型的にはレジスタよりもアクセスが遅くなる）は、反直観的であり得る。しかしながら、個々のメモリ保護エントリをメモリ・システムからアクセスすることはより低速な場合があるが、ハードウェアのＭＰＵによってサポートされるエントリ数がソフトウェアの要求を扱うには十分でないケースに対処するための以下で議論するソフトウェア回避策を回避することにより、全体的なパフォーマンスを改善することができ、そうでなければアドレス空間の未定義領域へのアクセスのため頻発する例外に遭遇することにより多大なパフォーマンス・コストを損なう。メモリ内にメモリ保護テーブルを設けることにより、ハードウェア・コストはエントリ数に応じて大幅には増減しない。

また、それぞれの領域に２の累乗以外のバイト数に相当する任意サイズを持たせることにより、これはそれぞれの領域が大量のメモリをカバーすることができることを意味し、同じアクセス・パーミッションを有することを意図された領域を複数の別個のエントリにサブ分割する必要がなく、そうでなければこれはアドレスが領域境界をクロスする際にメモリ保護のフォールトを引き起こすリスクとなる。これはＭＰＵを、高速及び／又は確定的な応答時間で重大な動作を扱うよう要求するリアルタイムのアプリケーションをサービスすることにおいてＭＭＵよりも良いものにしている。

メモリ保護エントリを記憶するためにメモリを使用するこの手法は、いくつかの目的のために有用であり得る。例えば、１つのソフトウェアは多数の別個のアドレス領域を、ＭＰＵのレジスタでサポートされる保護エントリの数において、ハードウェアでサポートされるのとは異なるアクセス・パーミッションで定義するよう要求することがある。メモリ内にメモリ保護テーブルが与えられない場合、所与の時間にそのソフトウェアによってアクセスされる必要があるアドレス空間の少なくともいくつかの部分は、そのために定義された対応するメモリ保護エントリを現在有していないことになる。これは、現在アドレス空間の未定義領域内のアドレスへのアクセスが、例外をトリガすることを意味し、次いで、異なる領域用に以前に定義されたパラメータを、今アクセスされる必要がある領域のために必要とされるパラメータで上書きするよう、ソフトウェアがステップインしてＭＰＵのレジスタを再構成することを必要とする。後々命令が以前に定義された上書きされている領域にアクセスする場合、これによりＭＰＵ設定を元にスイッチ・バックすることができる。ＭＰＵレジスタの内容の、この絶え間ないスイッチングは、毎回スイッチングをトリガするために例外を必要とし、パフォーマンスに大きな悪影響を及ぼすことがある。

別の実例は、プロセッサが、相互に信頼していないが互いにデータを共有する必要がある複数のソフトウェアを実行する必要がある場合である。データの共有を可能にするために、所与のソフトウェアは、アドレス空間の限定された部分だけが他のプロセスにとってアクセス可能であるよう、アドレス空間の部分を分割することを望む場合があるが、アドレス空間へのアクセスに対してそのような細かい制御を与えるためには、これは追加的なアドレス領域を定義する必要があることがあり、またそのような細かくされた制御を可能とするためのハードウェア内でＭＰＵによってサポートされるスペアのメモリ保護エントリが十分にないことがある。したがって、実際には、同じデータはアドレス空間の複数の部分に複製される場合があり、例えばある複製は第１のソフトウェアによってアクセスされる部分にあり、別の複製は第２のソフトウェアによってアクセスされる部分にあり、結果として複製を実施するために時間が浪費され、利用可能なメモリ容量の使用が非効率的であり、これは制約のあるメモリ・リソースを伴うシステムでは特に問題となり得る。

これらの問題は、メモリ内にメモリ保護テーブルを提供することにより回避することができ、ずっと多くの別個のメモリ保護エントリをサポートがあるため、パフォーマンスを改善することができる。

したがって、図２は処理システム２の第２の実例を示しており、メモリ・システム１０内にＭＰＵ２０によるアクセス用のメモリ保護テーブル２２が設けられている。この実例では、処理回路４が所与のアドレス領域にアクセスを許可されるかどうかを制御するためのアクセス・パーミッションは、２つの方法でＭＰＵ２０によって定義することができる。メモリ保護テーブル２２はメモリ・システム内に記憶することができ、それぞれが対応するアドレス領域用のアクセス・パーミッションを定義する複数のエントリを含む。ＭＰＵ２０は、ＭＰＵテーブル２２から情報を取得するために、メモリ・システム１０へメモリ・アクセス・リクエストを開始するＭＰＵメモリ・アクセス回路２４を有している。ＭＰＵメモリ・アクセス回路２４は、ＭＰＵテーブル２２が、処理回路４から受信したメモリ・アクセス・リクエストによって特定されるターゲット・アドレスを含むアドレス領域用のエントリを含むかどうかを特定するために必要とされる比較を実施するためのテーブル・ルックアップ回路２６を有する。メモリ・システム１０は、複数のＭＰＵテーブルを記憶することができ、それぞれのテーブル２２はそれぞれのソフトウェア・プロセスに関連付けられている。どの特定のＭＰＵテーブルがＭＰＵメモリ・アクセス回路２４を使用してアクセスされるかを特定するアクティブ・テーブル識別子が、アクティブ・テーブル識別子レジスタ（又はレジスタのグループ）２８に格納される。例えば、アクティブ・テーブル識別子レジスタ２８は、現在アクティブなＭＰＵテーブルのベース・アドレス３０を特定することができ、任意選択で、アクティブ・テーブルのサイズを指定することもできる。メモリ・システム１０から選択されたＭＰＵテーブルのエントリをキャッシュするために、ＭＰＵキャッシュ記憶装置３２がＭＰＵ内に設けられ、それによって同じエントリが再度必要とされる場合、より速くアクセスすることができる。例えば、ＭＰＵキャッシュ記憶装置は、メモリ・システム１０内のＭＰＵテーブル２２のバッキング・ストアと比べて、アクセスのレイテンシが低減されたＭＰＵテーブルのエントリをローカルに記憶するためにレジスタのセットを含むことができる。

メモリ・システム１０へのアクセスを制御するためのアクセス・パーミッションを提供するための別の方法は、スタティックなＭＰＵレジスタ記憶装置３６内に、スタティックに設定されるメモリ保護エントリを定義することであり得る。処理回路４は、スタティックなＭＰＵレジスタ記憶装置をアクセスすることを具体的に意図される専用のタイプの命令など、スタティックなＭＰＵレジスタ記憶装置３６の内容を設定するための命令をサポートすることができるか、又はターゲット・アドレスとして、スタティックなＭＰＵレジスタ記憶装置３６用に設けられるレジスタにマッピングされたメモリにマッピングされているアドレスを指定するロード／ストア・ユニット８によって実施されるより一般的なストア演算を使用することができる。一般的に、いったんスタティックなＭＰＵレジスタ記憶装置３６の内容をポピュレートして所与のアドレス領域に対応する所与のメモリ保護エントリを定義するためにＭＰＵパラメータ再設定動作（例えば、これらのメモリにマッピングされるロード／ストア演算のうちの１つ、又は専用のタイプの再設定命令）が実行されると、スタティックなレジスタ記憶装置３６内に記憶した情報が失われるリセット又はパワー・ダウンのイベントがなければ、その所与のメモリ保護エントリは、別のＭＰＵパラメータ再設定動作がエントリの内容を変更するまで、スタティックなＭＰＵ記憶装置３６に残ったままである。これは、所与のアドレス領域用の実際のパラメータ・セットを変更するためのＭＰＵパラメータの再設定動作がなくても、ＭＰＵキャッシュ記憶装置３２の内容がキャッシュ置換ポリシにしたがって時間とともに変わることがあるＭＰＵキャッシュ記憶装置３２とは異なっている。例えば、ＭＰＵキャッシュ記憶装置３２は、メモリ・システム１０内の最も最近アクセスされたメモリ保護テーブル２２のエントリのために空間を作る必要がある場合、又は類似の置換ポリシを使用して将来的に最も使用されないと予測されるエントリを追い出すキャッシュ・コントローラに関連付けられることがある。

図２はスタティックなＭＰＵレジスタ記憶装置３６をＭＰＵキャッシュ記憶装置３２と別個になっていることを示しているが、他の実例ではこれらは共通の記憶装置構造の個々の部分であってもよい。例えば、共通の記憶装置構造の一部のエントリは、それらがキャッシュ置換ポリシにより追い出されないスタティックなエントリとして見なされるべきであることを示すためにフラグでマークされることがある。しかしながら、実際には、別個の記憶装置構造３２、３６を設けることは、キャッシュ記憶装置３２へのより効率的なインデックス付けを可能にする場合がある。

ＭＰＵは、メモリ・システム１０に格納されたメモリ保護テーブル２２の（又はＭＰＵキャッシュ記憶装置３２にキャッシュされた）ルックアップされたエントリ、又はスタティックなＭＰＵレジスタ記憶装置３６で指定されたスタティックに設定されたＭＰＵエントリのいずれかにおいて指定されるアクセス・パーミッションのデータを読み出すこと、及び処理回路４によって発行されたメモリ・アクセス・リクエストのプロパティが、メモリ・アクセス・リクエストのターゲット・アドレスに基づいて選択されたエントリについてのアクセス・パーミッションによって指定される要求を満足するかどうか判断することのための、パーミッション・チェック回路４０を備える。例えば、アクセス・パーミッションは領域が読み取り専用領域（ここに対しては、処理回路４によって実行されるストア命令によってトリガされるあらゆる書き込みリクエストが拒否されるべきである）かどうか、又は読み取りと書き込みの両方が許可されているかどうかを指定することができる。アクセス・パーミッションはフェッチ・ユニット５が、対応するアドレス領域から命令をフェッチするよう許可されているかどうかを指定することもできる。アクセス・パーミッションは、やはり対応するアドレス領域へのアクセスを一定の例外レベル又は処理回路４の特権レベルまで制限することができ、またパーミッション・チェック回路４０は、現在の例外レベル又はメモリ・アクセス・リクエストに関連付けられる特権レベルが、アクセス・パーミッションで定義される制限を満足するかどうかをチェックすることができる。

図２の実例は図１のようにセキュアなＭＰＵ２１とあまりセキュアではないＭＰＵ２３を分けて示していないが、そのようにＭＰＵを分けることはこの実例でもやはり可能であり、セキュアなＭＰＵとあまりセキュアではないＭＰＵのそれぞれは、図２で示す実例２０のように設定されることを了解されたい。例えば、セキュアなＭＰＵ及びあまりセキュアではないＭＰＵは、メモリ内の対応するＭＰＵテーブル２２について異なるベース・アドレスを指定することができ、またスタティックなＭＰＵレジスタ記憶装置３６及び／又はＭＰＵキャッシュ記憶装置３２のための別個のレジスタを有することができる。

図２の実例は、図１のようにＳＡＵ４２も有しており、これはアドレス空間のセキュアな／あまりセキュアではない領域を定義するセキュリティ属性エントリを定義するメモリ・セキュリティ設定レジスタ４４、及びメモリ・アクセスが許可され得るかどうかを判断するためにターゲット・アドレスをセキュリティ属性エントリに対してチェックするためのセキュリティ・チェック回路４６を備えている。この実例では、セキュリティ属性エントリは純粋にレジスタ・ベースであり、他の実例はメモリ１０内にＭＰＵテーブル２２に類似するセキュリティ属性テーブルを与えることができ、ＳＡＵはＭＰＵ２０の回路２４、３６、３２、２８と等価な回路を備えているが、メモリ保護エントリの代わりにセキュリティ属性エントリをルックアップする。

したがって、図３に示すように、ＭＰＵ（動作の現在のドメインに応じて、セキュア又はあまりセキュアではない）及びＳＡＵ４２は両方、アドレス空間の異なる領域についてのアクセス・パーミッションの直交するセットを定義することができる。ＳＡＵ４２の場合、領域はセキュアなドメイン又はあまりセキュアではないドメインに関連付けられるとして定義することができる。図３に示されるように、ＭＰＵ２０において領域Ａ、Ｂ、Ｃを定義することができ、それぞれの領域は読み取り専用、若しくは読み取り可能／書き込み可能の状態、アドレス領域にアクセスすることができる特権レベルに対する制限、又は領域がメモリ・システムによるメモリ・アクセスのリオーダリングが制限され得るデバイス・タイプの領域かどうかなどの対応する領域について定義される領域タイプなどの他の情報などの何らかのプロパティが定義されている。ＭＰＵ２０又はＳＡＵ４２が、アドレス空間のすべての部分にメモリ保護エントリを定義することは必須ではない。例えば図３には、ＭＰＵエントリが定義されていない５０とマークされたいくつかの領域があってもよい。これらの領域の１つのアドレスに処理回路４によるアクセスがある場合、メモリ・アクセスを拒否することができ、フォールトがトリガされることもある。図３の実例では、ＭＰＵ２０及びＳＡＵ４２の両方が、メモリ・システム１０において対応する場所を直接特定する物理アドレスに基づいてアクセスされる物理アドレス空間内のアドレスに基づいてメモリ・アドレス領域を定義している。しかしながら、ＭＰＵ２０又はＳＡＵ４２は、メモリ１０に与えられる対応する物理アドレスを取得するために、処理回路４によって与えられるアドレスに一定のオフセットを加算するなどの、アドレス・トランスレーションの限定された形式を適用することも可能である。

一般的に、ＭＰＵエントリは、ソフトウェアによって非オーバラップとして定義されるよう期待することができる。いくつかの実装形態は、所与のメモリ属性エントリを設定する際、エントリがあらゆる他のエントリとオーバラップするかどうかをチェックするため、またオーバラップするのであれば所与のメモリ属性エントリの更新を拒否するための、ハードウェア・ロジックを提供することができる。しかしながら、このロジックは、すべての他のＭＰＵエントリで定義されるアドレス範囲に対して比較を必要とすることがあるため、ハードウェア及びパフォーマンスの観点から（殊にメモリ内で定義されるＭＰＵテーブル２２を有する図２の実例では）高価な場合がある。したがって、他の実装形態は、このロジックを提供するコストを高価過ぎるように考えることがあり、そのため別の手法は、メモリ属性エントリを定義された非オーバラップのメモリ領域として定義するようソフトウェアが単純に期待されることである可能性があり、アーキテクチャは、ソフトウェアがこの要求を満足しない場合はセキュリティを保証することができないことを指定することができる。

同様に、ＳＡＵエントリも非オーバラップと期待することができ、ハードウェアのチェックによって強制することができるか、又はハードウェアによっては強制されずソフトウェアがこの要求にしたがうと期待され、ソフトウェアがそのようにしない場合セキュリティは保証されない、のいずれかである。

図２の実施例の場合、所与のＭＰＵテーブルのエントリは、非オーバラップ領域を定義するよう期待されることがあるが、スタティックなＭＰＵレジスタ記憶装置３６内のスタティックなＭＰＵエントリが、ＭＰＵテーブル２２内のメモリ・ベースのＭＰＵエントリによって定義されるアドレス領域とオーバラップする領域を定義するよう許可される場合がある。スタティックなＭＰＵレジスタ記憶装置３６及びメモリ・ベースのＭＰＵエントリの両方において、アドレスがヒットする場合、いくつかの実装形態は、スタティックなＭＰＵレジスタ記憶装置３６からのスタティックなＭＰＵエントリで定義されたパーミッションを使用することができ、一致メモリ・ベースのＭＰＵエントリで定義されたあらゆる相反するパーミッションを却下することができる。代替的に、別の手法は、スタティックなＭＰＵエントリがメモリ・アクセスを許可し、メモリ・アクセスが、一致メモリ・ベースのＭＰＵエントリがメモリ・アクセスを許可するかどうかに関わらず許可され得るが、スタティックなＭＰＵエントリがメモリ・アクセスを許可しない場合、依然としてメモリ・アクセスは一致メモリ・ベースのＭＰＵエントリがメモリ・アクセスを許可する場合に許可され得ることであり得る。それにもかかわらず、２つのスタティックなＭＰＵエントリに関連付けられる領域同士のオーバラップは禁止される場合があり、同様に２つのメモリ・ベースのＭＰＵエントリに関連付けられる領域同士のオーバラップが禁止される場合がある。

図４に示すように、処理回路４は、命令を実行することができる複数の動作状態をサポートすることができる。これらは、ドメイン、モード、及び特権レベルを含むことができる。処理回路４は、少なくとも２つの動作のセキュリティ・ドメインをサポートすることができ、少なくとも１つのセキュアなドメインＳ、及びあまりセキュアではないドメインＬＳを含む。一般的にシステムは、ＳＡＵ４２によって定義されるアドレス空間のセキュアな領域の１つに記憶されるプログラム・コードを処理する際、セキュアなドメインで動作し、ＳＡＵ４２によって定義されるあまりセキュアではない領域からのコードを実行する際はあまりセキュアではないドメインで動作する。あまりセキュアではないドメインでは、アドレス空間のセキュアな領域はアクセス不能である。

加えて、処理回路４は、バックグラウンド処理用のスレッド・モードＴ、及び例外ハンドリング用のハンドラ・モードＨを含む、複数のモードを有することができる。スレッドとハンドラのモードを別個にすることは、例外のハンドリングを単純化するために有用であり得、例えば、レジスタにアクセス可能な処理回路４の制御は、システムがスレッド・モード又はハンドラ・モードのどちらであるかに依存することがある。

加えてシステムは、少なくともより高い特権を与えられた特権レベル及びより低い特権を与えられた特権レベルを含む、複数の特権レベルを有することができる。単純にするために、以下でこれらのレベルは「特権を与えられた」及び「特権を与えられていない」と説明するが、他の実例では３つ以上の異なる特権レベルがあってもよく、そのため用語「特権を与えられていない」は単純により低い特権を与えられたものの１つを指し、それよりも高い特権を与えられている少なくとも１つの他の特権レベルがあることを了解されたい。ハンドラ・モードにおいて、システムはデフォルトで特権を与えられた状態で動作することができる。スレッド・モードでは、現在の特権レベルは、制御レジスタ１３のうちの１つに維持される現在の特権インジケータに応じて特権を与えられるか、又は特権を与えられないかのいずれかであり得る。現在の特権インジケータの別個のバンクされたバージョンは、セキュアなドメイン及びあまりセキュアではないドメインについてそれぞれ定義することができ、例えば、スレッド・モードは、セキュアなドメインにある時は特権を与えられるとして定義することができるが、あまりセキュアではないドメインにある時は特権を与えられないとして定義される。

図５Ａは、ＭＰＵ２０及びＳＡＵ４２によって定義されるメモリ属性を問い合わせるために使用することができる範囲チェック命令（ＴＴ命令）の実例を示している。ＴＴ命令は、ＴＴ命令に応じて状態値が書き込まれるデスティネーション・レジスタＲｄを指定する。ＴＴ命令はまた第１のアドレス＃ａｄｄ１及び第２のアドレス＃ａｄｄ２を定義するパラメータを指定する。第１及び第２のアドレスは、例えば、アドレスを定義する値を格納している汎用レジスタ１２を示すレジスタ指定子を使用して、ＴＴ命令によって複数の方法で定義することができ、例えば、明示的に個々のレジスタ内のアドレスを特定するか、又はベース・アドレス及びオフセットを通じてアドレスを指定する。第１のアドレス＃ａｄｄ１はレジスタ内に特定されるが、第２のアドレスはサイズ値の倍数及び乗数として特定されるよう、アドレスを定義することもでき、ここで乗数とサイズ値のうち一方又は両方は変数である。変数である乗数及び／又は可変サイズ値は、即値によって又は制御レジスタ１３のうちの１つにある設定インジケータによって、レジスタ内で特定することができる。一般的に、ＴＴ命令のエンコードは、第１のアドレス＃ａｄｄ１が第２のアドレス＃ａｄｄ２よりも小さくなるように制約されるか、又はエンコードにより第２のアドレス＃ａｄｄ２が第１のアドレス＃ａｄｄ１よりも小さくなるよう許可される場合、処理回路４は所与のＴＴ命令のインスタンスについて第２のアドレス＃ａｄｄ２が第１のアドレス＃ａｄｄ１よりも小さいことを検出するとフォールトをトリガすることができる、のいずれかに制約され得る。

図５Ｂは、範囲チェック命令（ＴＴ命令）の別の実例を示しており、上述のように、この命令は状態値をＲｄによって指定されるデスティネーション・レジスタに書き込む。しかしながら、この実例では、第１のアドレスがＲｎパラメータによって指定される汎用レジスタ１２から読み取られる。Ｒｍパラメータによって指定される別の汎用レジスタ１２は読み取られ、Ｒｍから読み取られたサイズ値（オフセット）は、第２のアドレスを作り出すために第１のアドレスに加算される。任意選択で、サイズ値は即値＃ｉｍｍによって指定される分、左シフトすることができ、Ｒｍパラメータによって指定されるレジスタから読み取られたサイズ値が効果的に乗算されるようにしている（例えば、１シフトは２を乗ずることに相当し、２シフトは４を乗ずることに相当するなど）。したがって、Ｒｍによって指定されるレジスタ内の値はアレイの長さ（要素の数）であり得、一般的なアレイ要素のサイズの場合（例えば、３２ビット・ワードのアレイでは、４バイト）、ＴＴ命令は追加的な命令を必要とすることなく第２のアドレス（すなわちアレイの終了アドレス）を計算することができる。

ＴＴ命令に応じて、メモリ属性チェック回路１６は、第１及び第２のアドレスに基づいてＭＰＵ２０及びＳＡＵ４２をルックアップし、デスティネーション・レジスタＲｄに、第１及び第２のアドレスがＭＰＵ２０の同じメモリ保護エントリにマッピングするかどうか、及び第１及び第２のアドレスがＳＡＵ４２の同じセキュリティ保護エントリにマッピングするかどうかの指標を記録する。加えて、第１のアドレス及び第２のアドレスが同じエントリにマッピングされるケースでは、デスティネーション・レジスタＲｄは、やはりＭＰＵ２０又はＳＡＵ４２の一致エントリから導出された情報を書き込まれることがある。

例えば、図６に示すように、デスティネーション・レジスタＲｄには、複数の情報を書き込むことができ、以下を含む：
・ＭＶＡＬＩＤ：第１のアドレス及び第２のアドレスの両方がＭＰＵ２０の同じメモリ保護エントリに対応するかどうかを示す；
・ＳＶＡＬＩＤ：第１のアドレス及び第２のアドレスがＳＡＵ４２の同じセキュリティ保護エントリにマッピングするかどうかを示す；
・読み取りパーミッション・フラグＲ：（少なくとも第１及び第２のアドレスが同じＭＰＵエントリに対応する場合）その一致エントリに対応するアドレス領域へのメモリ・アクセスが許可されるかどうかを指定する；
・読み取り／書き込みパーミッション・フラグＲＷ：（少なくとも第１及び第２のアドレスが同じＭＰＵエントリに対応する場合）読み取り及び書き込みアクセスの両方が、一致エントリ内のアクセス・パーミッションによって許可されるかどうかを示す；
・セキュリティ・ドメイン・フラグＳ：第１及び第２のアドレスがセキュアな領域又はあまりセキュアではない領域のどちらに対応するかを示す（少なくとも第１及び第２のアドレスが同じＳＡＵエントリに対応する場合）；
・組み合わされたインジケータＬＳＲ：次の条件がすべて満足される場合、１にセットされる：セキュリティ・フラグＳが第１及び第２のアドレスがあまりセキュアではないドメインに対応していることを示している、読み取りフラグＲが読み取りアクセスが許可されていることを示している、ＳＶＡＬＩＤ及びＭＶＡＬＩＤインジケータの両方が１である。これらの条件のうちいずれかが満足されない場合、ＬＳＲは０にセットされる；
・第２の組み合わされたインジケータＬＳＲＷ：次の条件がすべて満足される場合、１にセットされる：第１及び第２のアドレスに関連付けられるセキュリティ・ドメインがあまりセキュアではないドメインである、読み取り／書き込みフラグＲＷが１であり、読み取り及び書き込みのアクセスが許可されていることを示している、ＳＶＡＬＩＤ及びＭＶＡＬＩＤ指標の両方が１である。これらの条件のうちいずれかが満足されない場合、ＬＳＲＷは０にセットされる。

ＴＴ命令に応じたハードウェア内での組み合わされたインジケータの設定は、（そうでなければより多くの命令を必要とすることがある、２つ以上の値の組み合わせを試験することを必要とするのではなく）情報の単一ビットを試験することによりセキュリティ・チェックの比較的一般的な形態を素早く実施できるようにしており、有用であり得る。場合によっては、これらの組み合わされたインジケータをデスティネーション・レジスタＲｄに書き込むことに加えて、処理回路４は、ＴＴ命令に応じて、やはり図６に示される情報のうち１つ又は複数に基づいて制御レジスタ１３内の条件フラグを更新することができ（例えば、組み合わされたインジケータに基づいて）、それによって後続の条件付き命令は、条件フラグが何らかの試験条件を満足するかどうかに基づいて条件付き動作を直接トリガすることができる。セキュリティ・チェックの少なくともいくつかの形態について、これはどの条件付き動作を実施すべきかを決定するためにレジスタＲｄ内のパラメータを比較するための後続の比較命令の必要性を回避することができ、コード密度を改善するのに役立つ場合がある。

図６に示される情報は一実例に過ぎず、第１及び第２のアドレスが同じエントリにマッピングしている場合、ＭＰＵ又はＳＡＵの一致エントリから導出した情報の他の組み合わせも提供できることを了解されたい。

例えば、いくつかの実装形態では、ＳＶＡＬＩＤ及びＭＶＡＬＩＤは全体的に省略されてもよく、また組み合わされたインジケータ・フィールドＬＳＲＷ及びＬＳＲは状態値として機能することができ、第１及び第２のアドレスが同じ属性エントリにマッピングされるかどうかを示しており、同様にアドレスが実際に同じエントリにマッピングしているケースでは、一致エントリの属性から導出された追加的な情報を示している。例えば、ＬＳＲＷ又はＬＳＲ＝１の時、ＳＡＵ及びＭＰＵの両方においてアドレスが同じ属性エントリにマッピングしていると推論することができる。ＬＳＲＷ又はＬＳＲ＝０の場合、いくつかの実施例では、アドレスが異なるエントリにマッピングされた（そうであれば、ＭＰＵとＳＡＵのどちらかが異なるエントリにアドレスがマップされた）からか、又は一致エントリが対応する領域へのアクセスを禁止している属性を指定したからか、のいずれであるかを見分けることは重要ではないと考えられ得る。

また、状態値が読み取り専用、又は読み取り／書き込みパーミッションの別個の指標をリターンすることは必須ではない。他の実装形態では、ＴＴ命令の命令エンコードにおいてパラメータは、パーミッションが読み取りアクセスか又は書き込みアクセスかチェックされるかどうかを指定することができ、単一のパーミッション・インジケータ（ＲＷ／Ｒを置換する）又は組み合わされたインジケータ（ＬＳＲＷ及びＬＳＲを置換）は、指定されたタイプのメモリ・アクセス（読み取り又は書き込み）が、第１のアドレスと第２のアドレスとの間のアドレス範囲で許可されるかどうかを示すことができる。

この命令は、ソフトウェアが信頼されないソフトウェア（例えば、あまりセキュアではないドメイン内で動作する非セキュアなソフトウェア、又は特権を与えられていないレベルで動作する特権を与えられていないソフトウェア）から生じるポインタのパーミッションをチェックする際、有用であり得る。あまりセキュアではない信頼されないソフトウェアが、不適切なポインタをよりセキュアなソフトウェアによってアクセスされるアレイに渡すことにより、よりセキュアな又は高い特権を与えられたソフトウェアを騙してメモリの不適切な領域（あまりセキュアではない信頼されないソフトウェアにとってアクセス可能ではない可能性がある）へのアクセスを実施させるよう試行することがある場合に、例えば、これは混乱した使節の攻撃を回避するために有用であり得る。ＴＴ命令を、メモリ内のアレイの開始及び終了アドレスに対応する第１及び第２のアドレスとともに使用することにより、信頼されるソフトウェアは、そのアレイ内のすべてのワードが、アレイにポインタを渡した信頼されないソフトウェアによってアクセス可能かどうかをチェックすることができる（ソフトウェアがオーバラップするメモリ属性領域を定義していないとすると）。このタイプの命令は、プロセッサがアレイの境界内のあらゆるポインタが信頼されないソフトウェアにとってアクセス可能かどうかを素早くチェックするよう許可することができる。

２つのアドレスを定義し、両方のアドレスがＭＰＵ及び／又はＳＡＵの同じアドレス領域にあるかどうかをチェックする、図５及び図６に示される命令のフォーマットは、メモリ保護テーブル２２がメモリ・システム１０に記憶される図２で示される実装形態に特に有用であり得る。例えば所与のアドレスに関連付けられる領域数をリターンするのではなく、レジスタ内でＭＶＡＬＩＤ又はＳＶＡＬＩＤ情報を指定することにより、これは非常に多くのメモリ保護エントリ数をサポートするメモリ保護テーブル２２により良好にスケーリングすることができる。やはり、（所与のアドレスに関連付けられる領域数の代わりに）第１及び第２のアドレスが同じエントリにマッピングするかどうかを示す単一のビット・フラグをリターンすることは、ＴＴ命令による問い合わせ用にそれぞれのキャッシュ・エントリ内に対応するメモリ保護エントリ全部の領域数をＭＰＵキャッシュ記憶装置３２が記憶する必要がないことを意味する。ＭＰＵキャッシュ記憶装置３２内のエントリは、典型的にはＳＲＡＭではなくレジスタ・ベースであるため、キャッシュ記憶装置３２内にそれぞれのＭＰＵエントリの領域数を記憶する必要性を回避することで著しいエリアの削減を実現することができる。

図７に示すように、複数のＴＴ命令の変形を、処理回路４の動作状態の異なる組み合わせによって定義されるアクセス・パーミッションに対するチェックのために与えることができる。ＴＴ命令の第１の変形では、ＭＰＵ及びＳＡＵを、現在のセキュリティ・ドメインのアクセス・パーミッション、及び処理回路４の現在のモードに基づいてルックアップすることができる。したがって、ＴＴ命令に応じて、セキュアなＭＰＵ２１及びあまりセキュアではないＭＰＵ２３のうち関連するほうを、動作の現在のドメインに基づいて選択することができ、関連するＭＰＵ内のアクセス・パーミッションが、特権を与えられていないアクセス又は特権を与えられたアクセスのどちらを仮定してルックアップされるかを、システムの現在のモード、及び現在のモードで使用される現在の特権レベルに基づいて選択することができる。例えば、現在のモードがハンドラ・モードである場合、アクセスは定義により特権が与えられると仮定され得、一方現在のモードがスレッド・モードである場合、特権を与えられた又は特権を与えられていないルックアップが実施されるか、そうでないか、は制御レジスタ１３のうちの１つに記憶されるパラメータに依存することがある。特権を与えられていないルックアップでは、もし領域が特権を与えられていないコードによってアクセスされるよう許可されていなければ、Ｒ又はＲＷフラグは０であり得る。

ＴＴ命令の第２の変形（ＴＴＡ）の場合、処理回路４は、命令があまりセキュアではないドメイン内で実行されるよう試行されるとフォールトをトリガすることがあり、ＴＴＡ命令がセキュアなドメイン内で実行される場合、第１の変形の命令のようにセキュアなＭＰＵ２１をルックアップすることの代わりに、あまりセキュアではないＭＰＵ２３に代わりにＭＰＵのルックアップがなされ得る。これは、セキュアなドメイン内で動作するソフトウェアが、もしあまりセキュアではないコードによって実施される場合に一定のメモリ・アクセスが許可されるかどうかをチェックできるようにするために有用であり得、これは混乱した使節の攻撃を妨げるよう、あまりセキュアではないコードによって与えられるポインタをサニタイジングするために有用であり得る。第２の変形の場合、ＭＰＵルックアップは、システムがあまりセキュアではないドメインで動作している場合、動作の現在のモードに関連付けられる特権レベルに基づくことができる。場合によっては、ルックアップ用に仮定される特権レベルは、命令のＴＴＡ変形を実行する時点の現在の特権レベルとは異なっていてもよい。例えば、ＴＴＡ命令が現在の特権レベルが特権を与えられている時にセキュアなドメイン内で、且つスレッド・モードで実行されるが、あまりセキュアではないドメインについてスレッド・モードの特権インジケータのバンクされたバージョンがスレッド・モードはあまりセキュアではないドメイン内では特権を与えられるべきではないと定義している場合、ＴＴＡ命令は、セキュアなドメイン内のスレッド・モードに関連付けられる現在の特権を与えられた状態ではなく、あまりセキュアではないドメイン内のスレッド・モードに関連付けられる特権を与えられていない状態に基づいて、あまりセキュアではないＭＰＵ２３のルックアップをトリガすることができる。

図７はまた、現在のセキュリティ・ドメインに関連付けられるＭＰＵ２１、２３をチェックするが、処理回路４の現在の特権レベルに関わらず特権を与えられていない状態に基づいてＭＰＵのルックアップを強制する命令の第３の変形（ＴＴＴ）を示している。したがって、処理回路４が現在特権を与えられた状態にあるとしても、図６のパラメータＲ、ＲＷなどは、処理回路４が現在特権を与えられていない状態にあった場合、読み取り又は読み取り／書き込み動作が許可されるかどうかを示すためにセットされ得る。より高い特権を与えられたコードが、低い特権を与えられたコードにとってアクセス可能である特権を与えられていないパーミッションに対してチェックできるようにし、それによって特権を与えられていないコードによって与えられたポインタをチェックできるようにするために、これは有用であり得る。第３の変形の場合、第３の変形が特権を与えられていない状態で実行される場合にフォールトがトリガされる。

同様に、命令の第２及び第３の変形のプロパティを組み合わせた命令の第４の変形（ＴＴＡＴ）を与えることができる。第４の変形の場合、第４の変形が特権を与えられていない状態、又はあまりセキュアではないドメイン内のいずれかで実行される場合にフォールトがトリガされる。第４の変形は、セキュアなドメイン内で実行される場合でも、あまりセキュアではないＭＰＵ２３のルックアップをトリガし、また現在特権を与えられた状態で実行される場合でも特権を与えられていないメモリ・アクセスについて定義された特権を与えられていないパーミッションに基づいてルックアップをトリガする。

したがって、より信頼されるコードがあまり信頼されないコードが第１及び第２のアドレスによって境界付けられるアドレスにアクセスするよう許可されているかどうかをチェックできるように、メモリ・アクセス・パーミッションのクロス動作状態チェックを可能にする第１から第４の変形は複数の命令を定義しており、あまり信頼されないコードによってより信頼されるコードに渡されたポインタをチェックするために、これは有用であり得る。所与の実装形態について、命令の第１から第４の変形のすべてが、命令セット・アーキテクチャ内でサポートされる必要はないことを了解されたい。これらの変形の１つ、２つ又はそれ以上のあらゆるサブセットが、サポートされ得る。命令の異なる変形は、例えば異なるオペコードを使用して、又は変形が同じオペコードを共有する場合は命令の命令エンコード内で定義される別のパラメータを使用して、様々な方法によって区別することができる。例えば、変形のフィールドは、どの変形が使用されるかを特定するために命令エンコード内に設けることができる。他の実例では、命令のエンコードは異なる変形について同じであってもよいが、制御レジスタ１３に格納されるパラメータはＴＴ命令が第１、第２、第３又は第４の変形のどれで取り扱われるべきかどうかを指定するためにセットすることができる。

第１及び第２のアドレスが同じメモリ属性エントリにマッピングするかどうかをルックアップするルックアップ回路を提供することは、アドレスのそれぞれに対して２つの別個のルックアップを必要とする場合があるため、パフォーマンス及びハードウェアの観点から比較的高価であり得ると考えられるかも知れない。しかしながら、実際にはこれは要求されず、単一のルックアップで両方のアドレスが同じエントリにマッピングするかどうかを特定することができる。図８に示すように、領域チェック・ハードウェアは典型的には、比較器６０、６２のアレイを含むことができ、この場合スタティックなレジスタ３６又はキャッシュ記憶装置３２でサポートされるそれぞれのメモリ属性エントリを２つの比較器６０、６２のセットに関連付けることができる。これらの比較器は、入力アドレスを対応するアドレス領域のベース・アドレス６４と比較し、入力アドレス６５がベース・アドレス６４以上である場合にアサートされるヒット・シグナル６６を出力する下位境界比較器６０を含む。やはり、スタティックなレジスタ３６又はキャッシュ記憶装置３２に与えられるそれぞれのエントリについて、入力アドレス６７を、対応するアドレス領域の上限を定義するリミット・アドレス６８と比較し、入力アドレス６７がリミット・アドレス６８以下である場合にヒット・シグナル６９をアサートする第２の上位境界比較器６２を設けることができる。領域ヒット・シグナル７０は、ＡＮＤゲート７１によって生成することができ、下位境界ヒット・シグナル６６及び上位境界シグナル６９の両方がアサートされている場合、１にセットされる。

定期的なメモリ・アクセスの場合、メモリ・アクセスのターゲット・アドレス＃ａｄｄは、入力アドレス６５として下位境界比較器６０に、また入力アドレス６７として上位境界比較器６２の両方に与えることができる。

２つの別個のアドレスを比較する必要があるＴＴ命令を実装するために、第１のアドレス＃ａｄｄ１を入力アドレス６５としてそれぞれの下位境界比較器６０に与え、第２のアドレス＃ａｄｄ２を入力アドレス６７としてそれぞれの上位境界比較器６２に与えることが可能である。第１のアドレス＃ａｄｄ１が第２のアドレス＃ａｄｄ２より下位であるとすれば、所与のエントリについてのヒット・シグナル７０が、第１と第２のアドレスの両方がそのエントリにマッピングしているか、そうでないかを示す。第１及び第２のアドレスが異なるエントリにマッピングしている場合、個々のエントリについての領域ヒット・シグナル７０のいずれもアサートされない。第１及び第２のアドレスが同じエントリに対応している場合、その一致エントリについてのヒット・シグナル７０だけがアサートされる。したがって、命令が典型的には既存のメモリ・アクセスをチェックするために既に設けられている比較器６０、６２を単純に再使用することができるため、追加的なパフォーマンス及びエリアの影響がほとんどない状態で（単一のアドレスのルックアップと比べて、追加的なルックアップの時間もほとんどない）、図５で示されるＴＴ命令を実行することが可能である。比較器のネットワークの単一のルックアップのみが必要とされるため、図５及び図６で示されるＴＴ命令の形態は、第１及び第２のアドレスを領域数に対してチェックするための別個の命令の代わりに単一のＴＴ命令が実行される必要があるという点において、単一のアドレスに関連付けられる領域数のリターンをトリガする代替的な実例と比べて追加的なメリットがある。ＴＴ命令は、すべてのサイクルがカウントに入る何らかの割り込みレイテンシ敏感タスクについてのクリティカル・パス上にあると期待されるため、これは大いなる利点となり得る。

図９は、範囲チェック命令を処理する方法を示す流れ図である。ステップ１００において、範囲チェック命令が命令デコーダ７によってデコードされる。範囲チェック命令は第１のアドレス＃ａｄｄ１及び第２のアドレス＃ａｄｄ２を特定するアドレス特定パラメータを特定する。この実例では、範囲チェック命令は第１のアドレス＃ａｄｄ１が第２のアドレス＃ａｄｄ２より下位であるよう制約するエンコードを有するが、これに当てはまらない場合、特定の命令についてアドレス特定パラメータが第２のアドレス＃ａｄｄ２が第１のアドレス＃ａｄｄ１より下位であることを特定する場合フォールトをトリガすることができる。

ステップ１０２において、デコーダ７は範囲チェック命令のどの変形がデコードされるかを特定する。これは、命令エンコードそれ自身のパラメータ、又は制御レジスタ１３に格納されているパラメータに基づくことができる。変形に基づいて、命令デコーダ７は制御信号を生成して、セキュアなＭＰＵ２１とあまりセキュアではないＭＰＵ２３とのどちらが、命令に応じてルックアップするために選択されるＭＰＵであるべきか、またどの特権レベルが関連するＭＰＵ内のアクセス・パーミッションをチェックするために想定する選択される特権レベルであるべきか、を判断する。

命令が、第１の変形のものである場合、ステップ１０４において、選択されるＭＰＵが、処理回路４の現在のセキュリティ・ドメインに対応するセキュアなＭＰＵ２１及びあまりセキュアではないＭＰＵ２３のうちの１つであるように、また選択される特権レベルが処理回路４の現在の特権レベルであると決定される。

変形が第２の変形である場合、ステップ１０６において、システムは現在のセキュリティ・ドメインがあまりセキュアではないドメインであるかどうかをチェックし、そうであれば、ステップ１０８においてフォールトがトリガされる。したがって、第２の変形の実行は、セキュアなドメイン内での実行に制限されることがある。現在のドメインがセキュアなドメインである場合、ステップ１１０において、選択されるＭＰＵがあまりセキュアではないＭＰＵ２３であるように、また処理回路４があまりセキュアではないドメインで動作している際に選択される特権レベルが現在のモードに関連付けられる特権レベルであると決定される。

ステップ１０２において、デコードされた範囲チェック命令の変形が第３の変形であると特定される場合、ステップ１１２において、現在の特権レベルが特権を与えられていない状態かどうかチェックされ、そうであれば、やはりステップ１０８でフォールトがトリガされる。したがって、第３の変形の実行はより高い特権を与えられた状態に制限される。現在の特権レベルが、特権を与えられていない状態である場合、ステップ１１４において、選択されるＭＰＵが、現在のセキュリティ・ドメインに関連付けられるセキュアなＭＰＵ２１及びあまりセキュアではないＭＰＵ２３のうちの１つであるように、また選択される特権レベルが処理回路４が動作している現在の特権レベルに関わらず特権を与えられないよう強制されると決定される。

命令の変形が第４の変形である場合、ステップ１１６において、現在のセキュリティ・ドメインがあまりセキュアではないドメインであるかどうか、及び／又は現在の特権レベルが特権を与えられていない状態かどうか判断される。現在のドメインがあまりセキュアではないドメインであること、又は現在の特権レベルが特権を与えられていない状態であることのいずれかである場合、ステップ１１８でフォールトがトリガされる。したがって、第４の変形の実行は、処理回路がセキュアなドメイン且つより高い特権が与えられた状態にあることを制限される。現在のドメインがあまりセキュアではないドメインではなく、且つ現在の特権レベルが特権を与えられていない状態ではない場合、ステップ１２０において、選択されるＭＰＵがあまりセキュアではないＭＰＵ２３であるように決定され、また選択される特権レベルが処理回路４の現在の特権レベルに関わらず特権を与えられていない状態であるように決定される。

どの変形に遭遇するかに関わらず、ステップ１２２において、メモリ属性チェック回路１６は、それぞれのエントリの下位境界アドレスと比較された第１のアドレス＃ａｄｄ１、及びそれぞれのエントリの上位境界アドレスと比較された第２のアドレス＃ａｄｄ２で、選択されたＭＰＵをルックアップするように制御される。図２の実例において、スタティックなＭＰＵレジスタ記憶装置３６及びＭＰＵキャッシュ記憶装置３２内のエントリがルックアップされる可能性があり、エントリのうちいずれに対しても第１のアドレス又は第２のアドレスのヒットがない場合、メモリ内のＭＰＵテーブル２２からメモリ保護エントリを取得するためにテーブル・ルックアップ２６を実施する必要がある可能性がある。このテーブル・ルックアップは、第１のアドレス又は第２のアドレスのいずれかに基づくことができるが、それはリターンされるエントリを問い合わせて、第１及び第２のアドレスのもう一方がやはり同じエントリに一致するかどうかを判断することができるためである。第１及び第２のアドレスのうちの１つがスタティックなＭＰＵレジスタ記憶装置３６又はＭＰＵキャッシュ記憶装置３２内のエントリのうちの１つに一致するＴＴ命令の実行の場合、ＭＰＵ２０のローカルに記憶されたエントリから第２のアドレスも同じエントリに一致するかどうか分かるため、メモリ・システムへのテーブル・ルックアップをトリガする必要はない。

ステップ１２４において、第１及び第２のアドレスが選択されたＭＰＵの同じＭＰＵエントリに対応するかどうか判断される。その場合、ステップ１２６において、ＭＰＵ状態有効インジケータ（ＭＶＡＬＩＤ：ＭＰＵ ｓｔａｔｕｓ ｖａｌｉｄ ｉｎｄｉｃａｔｏｒ）は、第１及び第２のアドレスが同じメモリ属性エントリに対応することを示すために１にセットされ、一方、第１及び第２のアドレスが同じエントリに対応しない場合、ステップ１２８においてＭＶＡＬＩＤは０にセットされる。ＭＶＡＬＩＤが１に等しい場合、ステップ１３０において、読み取りアクセスが許可されているかどうか、又は読み取り及び書き込みアクセスの両方が許可されているかどうかを示す、Ｒ及びＲＷフラグなどの属性情報は、選択された特権レベルがステップ１０４、１１０、１１４、１２０のうち１つにおいて選択されると仮定すると、一致ＭＰＵエントリ内で指定される情報に基づいてセットされる。ステップ１２４において第１及び第２のアドレスが同じＭＰＵエントリに対応していない場合、ステップ１３０は省略されてもよい。代替的に、ステップ１３０は第１及び第２のアドレスが同じＭＰＵエントリに対応していなくても実施することができ、例えば、第２のアドレスも同じエントリに一致するかどうかに関わらず、第１のアドレスに対応するエントリからの情報に基づいて属性情報をセットする。第１のアドレスに関連付けられるエントリだけに基づいて属性情報をセットすることは問題ではないが、それはこの情報が第２のアドレスもカバーするものとして信頼することができるかどうかを示すＭＶＡＬＩＤフラグによって資格を与えられ得るからである。したがって、いくつかの実装形態では、回路ロジックにおいて、第１及び第２のアドレスが同じエントリに対応するかどうかに基づいて属性情報の更新を抑制するためのロジックを提供するのではなく、第１及び第２のアドレスが同じＭＰＵエントリに対応するかどうかに関わらず、常に属性情報Ｒ、ＲＷをセットするほうがより簡単な場合がある。ステップ１２８から続く２つの代替的な点線は、実装することができる代替的な選択肢を示している。

ステップ１３２において、ＳＡＵ４２がやはりそれぞれのセキュリティ保護（ＳＡＵ）エントリの下位境界アドレスと比較された第１のアドレス、及びそれぞれのセキュリティ保護エントリの上位境界アドレスと比較された第２のアドレスでルックアップされる。ステップ１３４において、処理回路は、第１及び第２のアドレスが同じＳＡＵエントリに対応するかどうかを判断し、そうであればステップ１３６においてセキュリティ状態値ＳＶＡＬＩＤは１にセットされ、一方ステップ１３８において第１及び第２のアドレスが同じＳＡＵエントリに対応していない場合、ＳＶＡＬＩＤは０にセットされる。ステップ１４０において、属性情報（例えば、一致エントリが、アドレス空間のセキュアな又はあまりセキュアではない領域として定義されるかどうかを示すセキュリティ・ドメイン・フラグＳ）が、一致ＳＡＵエントリ内で指定される情報に基づいてセットされる。ステップ１４０は、少なくとも第１及び第２のアドレスが同じＳＡＵエントリに対応する場合実施されるが、（ＭＰＵルックアップについてと同様の理由で）ステップ１３８の後、ステップ１４０は実施してもよいし、省略されてもよい。図９の実例は、ステップ１２２～１３０の後、ステップ１３２～１４０が順次実施されることを示すが、他の実例では、ＭＰＵルックアップより前にＳＡＵルックアップを実施してもよく、又はＭＰＵ及びＳＡＵルックアップが並行して実施されてもよい。

ＭＶＡＬＩＤ＝１且つＳＶＡＬＩＤ＝１の場合、ソフトウェアがＳＡＵ又はＭＰＵが第１及び第２のアドレスの間の範囲でオーバラップするエントリを有するようにセットされていなければ、Ｓ、Ｒ、ＲＷパラメータによって示されるパーミッションが第１及び第２のアドレスの間の範囲全体に適用することが保証される。ソフトウェアがオーバラップする領域を定義している場合、このプロパティは保証できない。上で議論したように、ＭＰＵ領域が非オーバラップであり、且つＳＡＵ領域が非オーバラップであることを強制するハードウェア・ロジックを提供する際にコストが発生することは正当化されているとは見なされない場合がある。

ステップ１４２において、処理回路は、一致ＳＡＵエントリから導出された情報と一致ＭＰＵエントリから導出された情報との組み合わせに基づいて組み合わされたパーミッション・インジケータを生成することができる。やはり、このステップは少なくともＭＶＡＬＩＤ＝１且つＳＶＡＬＩＤ＝１である場合に実施することができるが、ＭＶＡＬＩＤ若しくはＳＶＡＬＩＤのいずれかが０であるか、又はそれに関わらず実施することができる（上で議論したのと同じ理由で）。この実例では、２つの組み合わされたパーミッション・インジケータが生成される：アクセスがあまりセキュアではない領域に対してであるかどうか、またその領域に対する読み取りアクセスが選択されたＭＰＵでのルックアップの際選択された特権状態において許可されているかどうかを示す第１のインジケータＬＳＲ、一致アドレス領域があまりセキュアではない領域であるかどうか、また読み取り及び書き込み両方が選択されたＭＰＵでのルックアップの際に選択された特権レベルで許可されているかどうかを示す第２のインジケータＬＳＲＷ。これらは、実施することがしばしば有用であり得る一般的なチェックを表している場合があり、様々なエントリからルックアップされた異なるパラメータからの情報を組み合わせるために単一のビット・インジケータを提供することによって、これは後続のチェックを素早く実施することができる。例えば、セキュリティ・フラグが、領域がセキュアなドメインに関連付けられる場合１であり、領域があまりセキュアではないドメインに関連付けられる場合０であると仮定される場合、ＬＳＲを（ＭＶＡＬＩＤ ＡＮＤ ＳＶＡＬＩＤ ＡＮＤ （ＮＯＴ Ｓ） ＡＮＤ Ｒ）の結果に基づいてセットすることができ、ＬＳＲＷを（ＭＶＡＬＩＤ ＡＮＤ ＳＶＡＬＩＤ ＡＮＤ （ＮＯＴ Ｓ） ＡＮＤ ＲＷ）の結果に基づいてセットすることができる。明らかに、これらのパラメータのうちいくつかについて代替的なマッピングを使用することが可能であり（例えば、Ｓ＝０がセキュアなドメインを示すことができ、Ｓ＝１があまりセキュアではないドメインを示すことができる）、この場合、組み合わされたパーミッション・インジケータを生成するために使用される論理演算の組み合わせは変わってもよい。

ステップ１４４において、処理回路４は、少なくとも第１及び第２のアドレスが同じＭＰＵエントリに対応するかどうかを示す状態値ＭＶＡＬＩＤ、ＳＶＡＬＩＤを、ソフトウェア・アクセス可能レジスタ、例えば、範囲チェック命令によって指定されるデスティネーション・レジスタＲｄに書き込む。ステップ１３０、１４０、１４２において決定された属性情報は、同様にレジスタに書き込むことができる。任意選択で、ステップ１４６において命令は、制御レジスタ１３のうちの１つにある条件フラグを更新することができる。これらの条件フラグは、以前の処理結果の様々な条件を指定するために条件フラグ・セット命令に応じて更新することができ、また試験条件が条件フラグによって満足されるよう指定する条件付き命令によって試験することができ、対応する条件付き動作を条件フラグの現在の値がこの試験条件を満足するかどうかに応じて条件的に実施するようトリガする。例えば、条件フラグのうちいくつかは、組み合わされたパーミッション・インジケータに対応する値にセットすることができ、それによって後続の条件付き命令は、組み合わされたパーミッション・インジケータの値に基づいて条件的に実施されるアクションを直接トリガすることができる。ステップ１４４と１４６との間の点線は、ステップ１４６が任意選択であることを示している。それにもかかわらず、制御レジスタ内の条件フラグが、第１及び第２のアドレスが同じエントリに対応するかどうかを示す状態情報を記憶することができるソフトウェア・アクセス可能な場所の別の実例を表すことができる。他の実例では、デスティネーション・レジスタへの書き込みを省略することができ、命令の唯一の結果は条件フラグを更新することだけである場合がある（例えば、ステップ１４４が省略される）。値をレジスタに書き込む代わりに、他の実例では、値をアドレス＃ａｄｄ１、＃ａｄｄ２が同じメモリ属性エントリに対応するかどうかを示すメモリに書き込むことができる。

図９に示される例では、命令は、ＭＰＵ２０に対応するメモリ属性エントリの第１のセット、及びＳＡＵ４２に対応する属性エントリの第２のセットの両方に問い合わせを行う。しかしながら、ＴＴ命令は、チェックするメモリ属性エントリのセットを提供するだけのシステムで使用することもできるため、メモリ属性エントリの２つの異なるセットについての値をリターンすることは必須ではない。

図１０は使用され得るシミュレータの実装形態を図示している。先に説明された実施例は考慮される技法をサポートする特定の処理ハードウェアを動作させるための装置及び方法の点で本発明を実装している一方、本明細書で説明される実施例にしたがっており、コンピュータ・プログラムの使用を通じて実装される命令実行環境を提供することも可能である。そのようなコンピュータ・プログラムは、それらがハードウェア・アーキテクチャのソフトウェアベースの実装形態を提供する限りにおいて、しばしばシミュレータと称される。シミュレータ・コンピュータ・プログラムの種類としては、エミュレータ、仮想マシン、モデル、及びダイナミック・バイナリ変換器を含むバイナリ変換器が挙げられる。典型的には、シミュレータ実装形態は、任意選択でホスト・オペレーティング・システム２２０を実行させ、シミュレータ・プログラム２１０をサポートする、ホスト・プロセッサ２３０上で実行することができる。いくつかの配置構成において、ハードウェアと提供される命令実行環境との間に複数のシミュレーションのレイヤ、及び／又は同じホスト・プロセッサ上に設けられる複数の別個の命令実行環境があってもよい。歴史的には、適度な速度で実行するシミュレータ実装形態を提供するためにはパワーのあるプロセッサが要求されてきたが、そのような手法は一定の状況下で正当化されてもよく、例えば互換性又は再利用目的のために別のプロセッサにとってネイティブなコードを実行する所望がある場合などである。例えば、シミュレータ実装形態は、ホスト・プロセッサ・ハードウェアによってサポートされていない追加的な機能性を伴う命令実行環境を提供すること、又は典型的には異なるハードウェア・アーキテクチャに関連付けられる命令実行環境を提供することができる。シミュレーションの概略は「Ｓｏｍｅ Ｅｆｆｉｃｉｅｎｔ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｉｍｕｌａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ」、Ｒｏｂｅｒｔ Ｂｅｄｉｃｈｅｋ、Ｗｉｎｔｅｒ １９９０ ＵＳＥＮＩＸ Ｃｏｎｆｅｒｅｎｃｅ、５３～６３頁に示されている。

実施例が特定のハードウェア構築物又は特徴を参照して以前に説明されてきた範囲で、シミュレートされる実施例において等価な機能性が適切なソフトウェア構築物又は特徴によって提供され得る。例えば、特定の回路がコンピュータ・プログラム・ロジックとしてシミュレートされる実施例に実装されてもよい。同様に、レジスタ又はキャッシュなどのメモリ・ハードウェアが、ソフトウェア・データ構造体としてシミュレートされた実施例に実装されてもよい。やはり、ハードウェア装置２内でメモリ６にアクセスするために使用される物理アドレス空間は、シミュレータ２１０によってホスト・オペレーティング・システム２２０によって使用される仮想アドレス空間にマッピングされるシミュレートされたアドレス空間２０２としてエミュレートすることができる。以前に説明された実施例において参照されるハードウェア要素の１つ又は複数がホスト・ハードウェアに存在する配置構成（例えば、ホスト・プロセッサ２３０）において、いくつかのシミュレートされる実施例は適切であればホスト・ハードウェアを利用することができる。

シミュレータ・プログラム２１０はコンピュータ可読記憶媒体（非一時的媒体であってもよい）に記憶することができ、ターゲット・コード２００（アプリケーション、オペレーティング・システム、及びハイパーバイザを含み得る）にプログラム・インターフェース（命令実行環境）を提供するが、ターゲット・コード２００はシミュレータ・プログラム２１０によってモデリングされるハードウェア・アーキテクチャのアプリケーション・プログラム・インターフェースと同じものである。したがって、ターゲット・コード２００のプログラム命令は、命令実行環境内からシミュレータ・プログラム２１０を使用して実行することができ、それによって、上で議論した装置２のハードウェア特徴を実際には有していないホスト・コンピュータ２３０がこれらの特徴をエミュレートすることができる。シミュレータ・プログラムは命令デコード・プログラム・ロジック２３５と、メモリ・アクセス・チェック・プログラム・ロジック２４０とを含み（ＭＰＵプログラム・ロジック２４２及びＳＡＵプログラム・ロジック２４４を含む）、命令デコーダ７及び図１のハードウェア装置２のメモリ・アクセス・チェック回路２２（ＭＰＵ２６及びＳＡＵ２４を含む）の振る舞いをエミュレートする機能性を与える。システム２のアーキテクチャ的なレジスタ１４は、シミュレータ・コード２１０によって維持されるレジスタ・データ構造２５５を使用してエミュレートすることもできる。したがって、メモリ属性チェック及びＴＴ命令のためのサポートは、上で議論した技法に対応する方法で、シミュレータ・プログラム２１０によって実施することができる

本出願において、語句「するように構成される」は、装置の要素が定義される動作を実行することができる構成を有することを意味するために使用される。この文脈において、「構成」はハードウェア又はソフトウェアの内部接続の、配置又はやり方を意味する。例えば、装置は定義される動作を提供する専用のハードウェアを有してもよく、又はプロセッサ若しくは他の処理デバイスは機能を実施するためにプログラムされてもよい。「するように構成される」は、定義される動作を提供するために装置要素がいかなるやり方でも変更される必要があることを含意するものではない。

本発明の図示的な実施例を本明細書において添付の図面を参照して詳細に説明してきたが、本発明はこれらの正確な実施例に限定されず、当業者により添付の特許請求の範囲によって定義されるような本発明の範囲及び精神を逸脱することなく、その様々な変形及び修正がそこになされ得ることを理解されたい。

Claims (23)

1. 装置であって、
   命令をデコードするための命令デコーダと、
   前記命令デコーダによってデコードされた前記命令に応じてデータ処理を実施するための処理回路と、
   前記処理回路によって発行されたメモリ・アクセス・リクエストが、複数のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするメモリ属性チェック回路であって、それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定する、メモリ属性チェック回路と
   を備え、
   範囲チェック命令が、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定することに応じて、前記命令デコーダは、前記命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするように前記処理回路を制御するように構成され、
   前記範囲チェック命令に応じて、少なくとも前記第１のアドレスと前記第２のアドレスの両方が同じメモリ属性エントリに対応する場合、前記処理回路は、前記少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスに対応する一致したメモリ属性エントリから導出された属性情報を記憶するように構成され、
   前記処理回路が、セキュアなドメイン及びあまりセキュアではないドメインを含む、動作の複数のセキュリティ・ドメインを有し、それぞれのセキュリティ・ドメイン内で前記処理回路が複数のモードのうちの１つで、且つ複数の特権レベルのうちの１つで動作するように構成され、ここで、前記セキュアなドメインは前記あまりセキュアでないドメインではアクセスできない少なくとも１つのメモリ・アドレス領域にアクセスできるところのドメインであり、
   前記命令デコーダが、前記範囲チェック命令の以下の変形、すなわち
   第１の変形であって、前記処理回路が現在のセキュリティ・ドメイン内にあり、且つ前記現在のモードに関連付けられる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第１の変形、
   第２の変形であって、前記処理回路が前記現在のドメインとは異なるセキュリティ・ドメインにあり、且つ前記異なるセキュリティ・ドメインで動作する際に前記現在のモードに関連付けられる前記特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第２の変形、
   第３の変形であって、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが現在のセキュリティ・ドメイン内で、且つ前記現在のモードに関連付けられる前記特権レベルとは異なる特権レベルで許可されるかどうかを指定する、第３の変形、及び
   第４の変形であって、前記処理回路が現在のセキュリティ・ドメインとは異なるセキュリティ・ドメイン内に、且つ前記現在のモードに関連付けられる特権レベルとは異なる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第４の変形、
   の変形のうちの少なくとも１つをサポートするように構成される、
   装置。
2. 前記メモリ属性チェック回路が、前記可変サイズが２の累乗以外のバイト数であることを許可するように構成される、請求項１に記載の装置。
3. 前記処理回路が、前記第１のアドレスと前記第２のアドレスとの差異が２の累乗以外のバイト数であることを許可するように構成される、請求項１又は２に記載の装置。
4. 前記アドレス特定パラメータが、前記第１のアドレスがそこから読み出されるベース・アドレス・レジスタ、及び前記第１のアドレスと前記第２のアドレスとの差異を特定するためのオフセットを特定する、請求項１から３までのいずれかに記載の装置。
5. 前記オフセットが、倍数及びサイズ値として指定され、
   前記倍数及び前記サイズ値うちの一方が、前記範囲チェック命令によって指定される可変パラメータであり、
   前記倍数及び前記サイズ値のうちのもう一方が
   固定値、
   前記範囲チェック命令によって指定される即値、
   前記範囲チェック命令によって指定されるレジスタ内に格納される値、
   のうちの１つである、
   請求項４に記載の装置。
6. 前記アドレス特定パラメータが、前記第１のアドレスがそこから読み出される第１のレジスタ、及び前記第２のアドレスがそこから読み出される第２のレジスタを特定する、請求項１から３までのいずれか一項に記載の装置。
7. 前記少なくとも１つのソフトウェア・アクセス可能な記憶場所が、前記範囲チェック命令によって指定されるデスティネーション・レジスタを含む、請求項１から６までのいずれかに記載の装置。
8. 以前の命令の結果のプロパティを示す少なくとも１つの条件状態指標を格納するための制御レジスタを備え、
   条件付き命令に応じて、前記命令デコーダは、前記制御レジスタに記憶される前記少なくとも１つの条件状態指標が試験条件を満足するかどうかを条件とする条件付き動作を実施するように前記処理回路を制御するように構成され、
   前記範囲チェック命令に応じて、前記命令デコーダは、前記制御レジスタ内の前記少なくとも１つの条件状態指標のうちの少なくとも１つを更新することによって前記状態値をセットするように前記処理回路を制御するように構成される、
   請求項１から７までのいずれかに記載の装置。
9. 前記処理回路が複数の動作状態を有し、
   前記範囲チェック命令の少なくとも１つの変形に応じて、前記処理回路が、前記処理回路の現在の動作状態とは異なる動作状態にある場合に前記一致したメモリ属性エントリについて前記対応するアドレス領域へのメモリ・アクセスに課されるアクセス・パーミッションに基づいて前記属性情報を導出するように構成される、請求項１から８までのいずれかに記載の装置。
10. 前記命令デコーダが、前記第２の変形及び前記第４の変形のうちの少なくとも１つをサポートするように構成され、前記異なるセキュリティ・ドメインが前記あまりセキュアではないドメインを含み、前記処理回路が前記あまりセキュアではないドメイン内にある場合、前記処理回路が、前記第２の変形及び前記第４の変形のうちの前記少なくとも１つを実行する試行に応じて、フォールトのシグナリングをトリガするように構成される、及び
    前記命令デコーダが、前記第３の変形及び前記第４の変形のうちの少なくとも１つをサポートするように構成され、前記異なる特権レベルが、現在の特権レベルよりも低い特権を与えられた特権レベルを含み、前記処理回路は、少なくとも１つの所定の特権レベルにある場合、前記第３の変形及び前記第４の変形のうちの前記少なくとも１つを実行する試行に応じて、フォールトのシグナリングをトリガするように構成され、前記複数の特権レベルが、前記少なくとも１つの所定の特権レベルよりも高い特権を与えられた少なくとも１つの特権レベルを含む
    のうちの少なくとも１つである、請求項１から８までのいずれかに記載の装置。
11. 装置であって、
    命令をデコードするための命令デコーダと、
    前記命令デコーダによってデコードされた前記命令に応じてデータ処理を実施するための処理回路と、
    前記処理回路によって発行されたメモリ・アクセス・リクエストが、複数のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするメモリ属性チェック回路であって、それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定する、メモリ属性チェック回路と
    を備え、
    範囲チェック命令が、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定することに応じて、前記命令デコーダは、前記命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするように前記処理回路を制御するように構成され、
    前記メモリ属性チェック回路は、前記処理回路によって発行されたメモリ・アクセス・リクエストが、第１の複数のメモリ属性エントリ内で指定されるアクセス・パーミッションを満足するかどうかをチェックし、前記メモリ・アクセス・リクエストが、第２の複数のメモリ属性エントリ内で指定されるアクセス・パーミッションを満足するかどうかをチェックするように構成され、
    前記範囲チェック命令に応じて、前記命令デコーダは、
    前記第１のアドレス及び前記第２のアドレスが、前記第１の複数のメモリ属性エントリの同じエントリに対応するかどうかを示す第１の状態値と、
    前記第１のアドレス及び前記第２のアドレスが、前記第２の複数のメモリ属性エントリの同じエントリに対応するかどうかを示す第２の状態値と
    を前記少なくとも１つのソフトウェア・アクセス可能な記憶場所にセットするように前記処理回路を制御するように構成される、
    装置。
12. 前記複数のメモリ属性エントリが複数のメモリ保護エントリを含み、前記複数のメモリ保護エントリのそれぞれが、
    前記対応するアドレス領域が、読み取り専用であるか、又は読み取り可能／書き込み可能の両方であるかどうか、
    前記処理回路の複数の特権レベルのどれが前記対応するアドレス領域へアクセスできるか、
    のうちの少なくとも１つを示すアクセス・パーミッションを指定する、請求項１から１１までのいずれかに記載の装置。
13. 前記メモリ・アクセス・リクエストがメモリ・システムをアクセスするリクエストを含み、
    前記複数のメモリ保護エントリは、メモリ保護テーブルを含み、前記メモリ保護テーブルは前記メモリ・システムに記憶される、
    請求項１２に記載の装置。
14. 前記メモリ・システムから取得された前記メモリ保護テーブルの少なくとも１つのメモリ保護エントリをキャッシュするためのメモリ保護キャッシュ記憶回路を備える、請求項１３に記載の装置。
15. 前記処理回路が、セキュアなドメイン及びあまりセキュアではないドメインを含む、動作の複数のドメインを有し、ここで、前記セキュアなドメインは前記あまりセキュアでないドメインではアクセスできない少なくとも１つのメモリ・アドレス領域にアクセスできるところのドメインであり、
    前記複数のメモリ属性エントリが複数のセキュリティ属性エントリを含み、前記複数のセキュリティ属性エントリのそれぞれが、前記複数のドメインのどれが前記対応するアドレス領域に関連付けられるかを示すアクセス・パーミッションを指定する、請求項１から１４までのいずれかに記載の装置。
16. 前記範囲チェック命令の少なくとも１つの変形に応じて、少なくとも前記第１のアドレスと前記第２のアドレスの両方が同じセキュリティ属性エントリに対応する場合、前記処理回路が、前記少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスに対応する前記同じセキュリティ属性エントリにより前記対応するアドレス領域に関連付けられるとして指定された前記セキュリティ・ドメインから導出された属性情報を記憶するように構成される、請求項１乃至１０のいずれかを引用する請求項１５に記載の装置。
17. 前記複数のメモリ属性エントリはまた、複数のメモリ保護エントリを含み、前記複数のメモリ保護エントリのそれぞれが、
    前記対応するアドレス領域が、読み取り専用であるか、又は読み取り可能／書き込み可能の両方であるかどうか、
    前記処理回路の特権レベルのどれが前記対応するアドレス領域へアクセスできるか、
    のうちの少なくとも１つを示すアクセス・パーミッションを指定し、
    前記範囲チェック命令の少なくとも１つの変形に応じて、少なくとも前記第１のアドレスと前記第２のアドレスの両方が同じメモリ属性エントリに対応する場合、前記処理回路が、前記少なくとも１つのソフトウェア・アクセス可能な記憶場所に、
    前記第１のアドレス及び前記第２のアドレスに対応する一致したメモリ保護エントリ内のアクセス・パーミッションと、前記第１のアドレス及び前記第２のアドレスに対応する一致したセキュリティ属性エントリ内で指定されるアクセス・パーミッションとの両方が、所与のタイプのメモリ・アクセスが許可されていることを指定するかどうかを、単一のインジケータで指定する少なくとも１つの組み合わされたパーミッション指標
    を記憶するように構成される、
    請求項１５又は１６に記載の装置。
18. 前記メモリ属性チェック回路が少なくとも１セットの比較器を備え、それぞれの比較器のセットは、
    メモリ・アクセス・リクエストのターゲット・アドレスを所与のメモリ属性エントリの下位境界アドレスと比較するための、下位境界比較器と、
    メモリ・アクセス・リクエストの前記ターゲット・アドレスを前記所与のメモリ属性エントリの上位境界アドレスと比較するための、上位境界比較器と
    を備え、
    前記範囲チェック命令に応じて、前記命令デコーダは、前記第１のアドレスを前記ターゲット・アドレスとしてそれぞれの比較器のセットの前記下位境界比較器に与え、前記第２のアドレスを前記ターゲット・アドレスとしてそれぞれの比較器のセットの前記上位境界比較器に与えるように前記処理回路を制御するように構成される、
    請求項１から１７までのいずれかに記載の装置。
19. 前記範囲チェック命令のエンコードが、前記第１のアドレスが前記第２のアドレスよりも下位であるように制約する、請求項１から１８までのいずれかに記載の装置。
20. 前記第２のアドレスが前記第１のアドレスより下位である範囲チェック命令に応じて、前記処理回路が少なくとも
    フォールトをシグナリングすること、
    前記第１のアドレス及び前記第２のアドレスが同じメモリ属性エントリに対応しないことを示す前記状態値をリターンすること、
    のうちの１つを実施するように構成される、請求項１から１９までのいずれかに記載の装置。
21. データ処理方法であって、
    命令デコーダを使用して、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定する範囲チェック命令をデコードすること
    を含み、
    前記範囲チェック命令をデコードすることに応じて、前記命令デコーダによってサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスが複数のメモリ属性エントリのうちの同じメモリ属性エントリに対応するかどうかを示す状態値をセットするように処理回路を制御し、それぞれのメモリ属性エントリは、アドレス空間内の可変サイズの対応するアドレス領域のためのアクセス・パーミッションを指定し、
    前記範囲チェック命令に応じて、少なくとも前記第１のアドレスと前記第２のアドレスの両方が同じメモリ属性エントリに対応する場合、前記少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスに対応する一致したメモリ属性エントリから導出された属性情報を記憶するように前記処理回路を制御し、
    前記処理回路が、セキュアなドメイン及びあまりセキュアではないドメインを含む、動作の複数のセキュリティ・ドメインを有し、それぞれのセキュリティ・ドメイン内で前記処理回路が複数のモードのうちの１つで、且つ複数の特権レベルのうちの１つで動作し、ここで、前記セキュアなドメインは前記あまりセキュアでないドメインではアクセスできない少なくとも１つのメモリ・アドレス領域にアクセスできるところのドメインであり、
    前記命令デコーダを使用し、前記範囲チェック命令の以下の変形、すなわち
    第１の変形であって、前記処理回路が現在のセキュリティ・ドメイン内にあり、且つ前記現在のモードに関連付けられる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第１の変形、
    第２の変形であって、前記処理回路が前記現在のドメインとは異なるセキュリティ・ドメインにあり、且つ前記異なるセキュリティ・ドメインで動作する際に前記現在のモードに関連付けられる前記特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第２の変形、
    第３の変形であって、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが現在のセキュリティ・ドメイン内で、且つ前記現在のモードに関連付けられる前記特権レベルとは異なる特権レベルで許可されるかどうかを指定する、第３の変形、及び
    第４の変形であって、前記処理回路が現在のセキュリティ・ドメインとは異なるセキュリティ・ドメイン内に、且つ前記現在のモードに関連付けられる特権レベルとは異なる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第４の変形、
    の変形のうちの少なくとも１つをサポートする、
    データ処理方法。
22. ターゲット・コードの命令の実行用の命令実行環境を提供するためのホスト・データ処理装置を制御するコンピュータ・プログラムであって、
    前記ターゲット・コードの命令をデコードし、前記デコードされた命令に応じてデータ処理を実施するように前記ホスト・データ処理装置を制御するための命令デコード・プログラム・ロジックと、
    前記ターゲット・コードの前記デコードされた命令によってトリガされたメモリ・アクセス・リクエストが、複数のメモリ属性エントリにおいて指定されるアクセス・パーミッションを満足するかどうかをチェックするメモリ属性チェック・プログラム・ロジックであって、それぞれのメモリ属性エントリは、前記命令実行環境によってシミュレートされるシミュレート・アドレス空間内の可変サイズの対応するアドレス領域に対するアクセス・パーミッションを指定する、メモリ属性チェック・プログラム・ロジックと
    を含み、
    範囲チェック命令が、第１のアドレス及び第２のアドレスを特定するためのアドレス特定パラメータを指定することに応じて、前記命令デコード・プログラム・ロジックは、前記命令デコード・プログラム・ロジックによるデコードのためにサポートされる命令の少なくとも１つのタイプにとってアクセス可能である少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスが同じメモリ属性エントリに対応するかどうかを示す状態値をセットするように前記ホスト・データ処理装置を制御するように構成され、
    前記範囲チェック命令に応じて、少なくとも前記第１のアドレスと前記第２のアドレスの両方が同じメモリ属性エントリに対応する場合、前記命令デコード・プログラム・ロジックが、前記少なくとも１つのソフトウェア・アクセス可能な記憶場所に、前記第１のアドレス及び前記第２のアドレスに対応する一致したメモリ属性エントリから導出された属性情報を記憶するように前記ホスト・データ処理装置を制御し、
    前記命令実行環境が、セキュアなドメイン及びあまりセキュアではないドメインを含む、動作の複数のセキュリティ・ドメインを有し、それぞれのセキュリティ・ドメイン内で前記命令実行環境が複数のモードのうちの１つで、且つ複数の特権レベルのうちの１つで動作するように構成され、ここで、前記セキュアなドメインは前記あまりセキュアでないドメインではアクセスできない少なくとも１つのメモリ・アドレス領域にアクセスできるところのドメインであり、
    前記命令デコード・プログラム・ロジックは、前記範囲チェック命令の以下の変形、すなわち
    第１の変形であって、前記命令実行環境が現在のセキュリティ・ドメイン内にあり、且つ前記現在のモードに関連付けられる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第１の変形、
    第２の変形であって、前記命令実行環境が前記現在のドメインとは異なるセキュリティ・ドメインにあり、且つ前記異なるセキュリティ・ドメインで動作する際に前記現在のモードに関連付けられる前記特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第２の変形、
    第３の変形であって、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが現在のセキュリティ・ドメイン内で、且つ前記現在のモードに関連付けられる前記特権レベルとは異なる特権レベルで許可されるかどうかを指定する、第３の変形、及び
    第４の変形であって、前記命令実行環境が現在のセキュリティ・ドメインとは異なるセキュリティ・ドメイン内に、且つ前記現在のモードに関連付けられる特権レベルとは異なる特権レベルにある場合、前記属性情報が、前記第１のアドレスと前記第２のアドレスとの間の範囲内のアドレスへのメモリ・アクセスが許可されるかどうかを指定する、第４の変形、
    の変形のうちの少なくとも１つをサポートするように構成される、
    コンピュータ・プログラム。
23. 請求項２２に記載のコンピュータ・プログラムを記憶するコンピュータ可読記憶媒体。

Images