JP7447723B2

JP7447723B2 - 情報処理プログラム、情報処理方法、および情報処理装置

Info

Publication number: JP7447723B2
Application number: JP2020125270A
Authority: JP
Inventors: 訓広野田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2020-07-22
Filing date: 2020-07-22
Publication date: 2024-03-12
Anticipated expiration: 2040-07-22
Also published as: JP2022021600A

Description

本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。

従来、ソフトウェアを実現するソースコード内から、ソフトウェアに意図しない挙動を起こさせるバグの原因となる箇所を探し、バグの原因となる箇所を自動修正するための、ＡＰＲ（ＡｕｔｏｍａｔｅｄＰｒｏｇｒａｍＲｅｐａｉｒ）と呼ばれる技術がある。この際、ソースコード内から、バグの原因となる箇所を探すための、バグ局所化（ＦａｕｌｔＬｏｃａｌｉｚａｔｉｏｎ）と呼ばれる技術が用いられることがある。

先行技術としては、例えば、プログラムの不具合に対する複数の修復候補の各々に対してテキスト類似度スコアを決定し、複数の修復候補をテキスト類似度スコアに基づき分類した結果に基づき複数の修復候補から特定の修復候補を選択するものがある。

特開２０１７－１５１９７７号公報

しかしながら、従来技術では、ソースコード内の、それぞれ異なる種類のバグの原因となる複数の箇所を網羅的に修正することが難しい場合がある。例えば、ソースコードに対して何らかの修正案を適用した結果、ソースコード内のいずれか一つのバグの原因となる箇所が修正されたとしても、他のバグの原因となる箇所が修正されずに残っているため、修正案が妥当であるか否かを正しく判断することができない。

１つの側面では、本発明は、それぞれ異なる種類のバグの原因となるソースコード内の複数の箇所を修正可能にすることを目的とする。

１つの実施態様によれば、テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する情報処理プログラム、情報処理方法、および情報処理装置が提案される。

一態様によれば、それぞれ異なる種類のバグの原因となるソースコード内の複数の箇所を修正可能にすることが可能になる。

図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。図２は、バグ修正システム２００の一例を示す説明図である。図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。図４は、情報処理装置１００の機能的構成例を示すブロック図である。図５は、情報処理装置１００の具体的な機能的構成例を示すブロック図である。図６は、テストＰＲＧ６０１と本体ＰＲＧ６０２との一例を示す説明図である。図７は、対応テスト実行メソッド群を特定する一例を示す説明図（その１）である。図８は、対応テスト実行メソッド群を特定する一例を示す説明図（その２）である。図９は、対応テスト実行メソッド群を特定する一例を示す説明図（その３）である。図１０は、対応テスト実行メソッド群を特定する一例を示す説明図（その４）である。図１１は、対応テスト実行メソッド群を特定する一例を示す説明図（その５）である。図１２は、テスト関係グラフを生成する一例を示す説明図（その１）である。図１３は、テスト関係グラフを生成する一例を示す説明図（その２）である。図１４は、テスト関係グラフを生成する一例を示す説明図（その３）である。図１５は、テスト関係グラフを生成する一例を示す説明図（その４）である。図１６は、修正パッチを生成する一例を示す説明図（その１）である。図１７は、修正パッチを生成する一例を示す説明図（その２）である。図１８は、修正パッチを生成する一例を示す説明図（その３）である。図１９は、修正パッチを生成する一例を示す説明図（その４）である。図２０は、修正パッチを生成する一例を示す説明図（その５）である。図２１は、情報処理装置１００の動作の具体例を示す説明図（その１）である。図２２は、情報処理装置１００の動作の具体例を示す説明図（その２）である。図２３は、情報処理装置１００の動作の具体例を示す説明図（その３）である。図２４は、全体処理手順の一例を示すフローチャートである。図２５は、分類処理手順の一例を示すフローチャートである。図２６は、特定処理手順の一例を示すフローチャートである。図２７は、生成処理手順の一例を示すフローチャートである。

以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。

（実施の形態にかかる情報処理方法の一実施例）
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。情報処理装置１００は、ＡＰＲを実現し、ソースコードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができるコンピュータである。情報処理装置１００は、例えば、サーバやＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）などである。

従来では、ＡＰＲを実現する際、バグの原因となる箇所を絞り込むために、バグ局所化の一種である、ＳＢＦＬ（Ｓｐｅｃｔｒｕｍ－ＢａｓｅｄＦａｕｌｔＬｏｃａｌｉｚａｔｉｏｎ）と呼ばれる技術が用いられる傾向がある。ＳＢＦＬは、ソースコードに対して複数のテストを実行し、それぞれのテストの実行結果の妥当性と、それぞれのテストで実行されたソースコード内の命令文を記録したログ情報とに基づいて、命令文ごとに、バグの原因である可能性の高さを示す疑惑値（ＳｕｓｐｉｃｉｏｕｓｎｅｓｓＳｃｏｒｅ）を算出する。

テストは、ソースコードの処理内容の妥当性を判定することを目的とし、具体的には、ソースコード内の１以上の命令文で形成される処理コードの処理内容の妥当性を判定することを目的とする。テストは、例えば、テスト実行コードによって定義される。テスト実行コードは、ソースコード内の１以上の命令文で形成される処理コードを、テスト実行用に呼び出すコードである。テスト実行用とは、テストを実行し、ソースコード内の１以上の命令文で形成される処理コードの処理内容の妥当性を判定する用途を意味する。

そして、ＡＰＲは、ソースコード内の、算出された疑惑値が比較的高い命令文から順に、当該命令文を修正する処理と、複数のテストにより、当該命令文を修正した後のソースコードの処理内容の妥当性を検証する処理とを実行することになる。ここで、ＡＰＲは、検証した結果、当該命令文を修正した後のソースコードが妥当であると判断すれば、当該命令文を修正したことが妥当であったと判断する。一方で、ＡＰＲは、検証した結果、当該命令文を修正した後のソースコードが妥当ではないと判断すれば、当該命令文を修正したことが妥当ではないと判断し、当該命令文を修正したことを取り消す。

しかしながら、従来では、ＡＰＲにより、ソースコード内の、それぞれ異なる種類のバグの原因となる複数の箇所を網羅的に修正することは難しい。例えば、ソースコード内の、疑惑値が最も高い命令文を修正し、複数のテストにより、疑惑値が最も高い命令文を修正した後のソースコードの処理内容の妥当性を検証する場合が考えられる。

この場合、修正により、ソースコード内のいずれか一つのバグの原因となる箇所が修正されたとしても、他のバグの原因となる箇所が修正されずに残っているため、疑惑値が最も高い命令文を修正した後のソースコードは、妥当ではないと判断されてしまう。結果として、疑惑値が最も高い命令文に対する修正が取り消され、バグの原因となっている疑惑値が最も高い命令文が修正されることなく、ソースコード内に残ったままになる。また、疑惑値が高い順に、他の命令文を修正する場合も、同様に、当該命令文を修正した後のソースコードは、妥当ではないと判断されてしまう。このように、ＡＰＲにより、ソースコード内の、それぞれ異なる種類のバグの原因となる複数の箇所を網羅的に修正することは難しい。

また、例えば、下記参考文献１を参考に、同種のバグの原因となる複数の命令文を纏めて修正しようとする手法が考えられるが、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正することはできない。

参考文献１：Ｓａｈａ，Ｓｅｅｍａｎｔａ，ｅｔａｌ． “Ｈａｒｎｅｓｓｉｎｇｅｖｏｌｕｔｉｏｎｆｏｒｍｕｌｔｉ－ｈｕｎｋｐｒｏｇｒａｍｒｅｐａｉｒ．” ２０１９ＩＥＥＥ／ＡＣＭ４１ｓｔＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＳｏｆｔｗａｒｅＥｎｇｉｎｅｅｒｉｎｇ（ＩＣＳＥ）．ＩＥＥＥ，２０１９．

また、下記参考文献２を参考に、論理的推論により、バグの原因である可能性が相対的に高い、命令文の組み合わせを特定し、特定した組み合わせの単位で修正しようとする手法が考えられるが、組み合わせを精度よく特定することができない場合がある。例えば、比較的多くの命令文をテスト実行用に呼び出して実行するテストが存在すると、論理的推論が難しくなる傾向があり、組み合わせを精度よく特定することができなくなる傾向がある。このため、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正することが難しい場合がある。

参考文献２：Ａｂｒｅｕ，Ｒｕｉ，ＰｅｔｅｒＺｏｅｔｅｗｅｉｊ，ａｎｄＡｒｊａｎＪＣＶａｎＧｅｍｕｎｄ． “Ｓｉｍｕｌｔａｎｅｏｕｓｄｅｂｕｇｇｉｎｇｏｆｓｏｆｔｗａｒｅｆａｕｌｔｓ．” ＪｏｕｒｎａｌｏｆＳｙｓｔｅｍｓａｎｄＳｏｆｔｗａｒｅ８４．４（２０１１）：５７３－５８６．

また、下記参考文献３を参考に、同一のバグに関するテストが同一のグループに属するよう、複数のテストをグループ分けし、グループの単位で、ソースコードを修正し、修正した後のソースコードの処理内容の妥当性を検証しようとする手法が考えられる。例えば、この手法では、類似する実行パスを有するテストが、同一のグループに分類される。この手法では、複数のテストを精度よくグループ分けすることができない。例えば、同一のバグに関し、入力値が異なる複数のテストは、異なる実行パスを有することがあり、同一のグループに分類されない。このため、この手法では、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正することが難しい場合がある。

参考文献３：Ｊｏｎｅｓ，ＪａｍｅｓＡ．，ＪａｍｅｓＦ．Ｂｏｗｒｉｎｇ，ａｎｄＭａｒｙＪｅａｎＨａｒｒｏｌｄ． “Ｄｅｂｕｇｇｉｎｇｉｎｐａｒａｌｌｅｌ．” Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ２００７ｉｎｔｅｒｎａｔｉｏｎａｌｓｙｍｐｏｓｉｕｍｏｎＳｏｆｔｗａｒｅｔｅｓｔｉｎｇａｎｄａｎａｌｙｓｉｓ．２００７．

また、下記参考文献４を参考に、同一のバグに関する命令文が同一のグループに属するよう、ソースコード内の複数の命令文をグループ分けし、グループの単位で修正し、修正した後のグループの処理内容の妥当性を検証しようとする手法が考えられる。例えば、この手法では、類似する実行カバレッジを有する命令文が、同一のグループに分類される。この手法では、比較的多くの命令文をテスト実行用に呼び出して実行するテストが存在すると、ソースコード内の複数の命令文を精度よくグループ分けすることができない。このため、この手法では、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正することが難しい場合がある。

参考文献４：特開２０１６－３８６１２号公報

そこで、本実施の形態では、ＡＰＲを実現し、ソースコードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる情報処理方法について説明する。

（１－１）情報処理装置１００は、テスト対象コード１０１を取得する。テスト対象コード１０１は、例えば、ソースコードである。テスト対象コード１０１は、例えば、Ｊａｖａ言語により記述される。テスト対象コード１０１は、複数存在していてもよい。情報処理装置１００は、例えば、テスト対象コード１０１の入力を受け付けることにより、テスト対象コード１０１を取得する。テスト対象コード１０１は、複数の処理コードを含む。処理コードは、例えば、メソッドである。以下、処理コードは、メソッドであるとする。情報処理装置１００は、テスト対象コード１０１に含まれるメソッド群に対するテストを実行するテスト実行コード１０２を複数取得する。情報処理装置１００は、例えば、テスト実行コード１０２の入力を受け付けることにより、テスト実行コード１０２を取得する。メソッド群は、１以上のメソッドの集まりであり、例えば、パッケージ、または、クラスであってもよい。クラスは、１以上のメソッドを含む。パッケージは、１以上のクラスを含む。

（１－２）情報処理装置１００は、テスト対象コード１０１と、テスト実行コード１０２のそれぞれとに基づいて、テスト対象コード１０１に含まれるメソッドと、少なくとも当該メソッドに対するテストを実行するテスト実行コード１０２との対応関係を特定する。情報処理装置１００は、例えば、テスト対象コード１０１と、テスト実行コード１０２のそれぞれとをテキスト解析する。そして、情報処理装置１００は、例えば、テキスト解析した結果に基づいて、テスト対象コード１０１に含まれるメソッドと、少なくとも当該メソッドに対するテストを実行するテスト実行コード１０２との対応関係を特定する。図１の例では、情報処理装置１００は、テスト対象コード１０１に含まれるメソッド１と、テスト実行コード１、および、テスト実行コード２とが対応することを特定する。また、情報処理装置１００は、テスト対象コード１０１に含まれるメソッド２と、テスト実行コード２とが対応することを特定する。

（１－３）情報処理装置１００は、特定した対応関係に基づいて、それぞれ異なるテスト実行コード１０２によりテストが実行される、テスト対象コード１０１に含まれるメソッド群同士の包含関係を特定する。図１の例では、情報処理装置１００は、テスト実行コード１によりテストが実行されるメソッド１が、テスト実行コード２によりテストが実行されるメソッド１とメソッド２とで形成されるメソッド群に包含されることを特定する。

（１－４）情報処理装置１００は、特定した包含関係に基づいて、テスト実行コード１０２のそれぞれを実行していくことにより、テスト対象コード１０１に対する修正処理を実施する。修正処理は、例えば、テスト対象コード１０１を自動修正することである。修正処理は、例えば、テスト対象コード１０１に対する修正内容を規定した修正案を生成することであってもよい。この際、情報処理装置１００は、包含関係を有する組み合わせのうち、一方のメソッド群に包含される他方のメソッド群に対するテストを実行するテスト実行コード１０２を、一方のメソッド群に対するテストを実行するテスト実行コード１０２よりも先に実行する。図１の例では、情報処理装置１００は、テスト実行コード１を、テスト実行コード２より先に実行するよう、テスト実行コード１０２のそれぞれを実行していくことにより、テスト対象コード１０１に対する修正処理を実施する。

これにより、情報処理装置１００は、ＡＰＲを実現し、テスト対象コード１０１に含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。このため、情報処理装置１００は、開発者にかかる作業負担の低減化を図ることができる。情報処理装置１００は、比較的多くの命令文をテスト実行用に呼び出して実行するテスト実行コード１０２が存在しても、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正可能にすることができる。情報処理装置１００は、設定された入力値が異なる複数のテスト実行コード１０２が存在しても、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正可能にすることができる。

ここでは、複数のテスト実行コード１０２が、それぞれ異なるデータである場合について説明したが、これに限らない。例えば、複数のテスト実行コード１０２が、１つのデータに包含されている場合があってもよい。

ここでは、テスト対象コード１０１、および、テスト実行コード１０２が、Ｊａｖａ言語により記述される場合について説明したが、これに限らない。例えば、テスト対象コード１０１、および、テスト実行コード１０２が、Ｊａｖａ言語以外により記述される場合があってもよい。Ｊａｖａ言語以外とは、例えば、Ｃ言語である。

ここでは、情報処理装置１００が、テスト対象コード１０１と、テスト実行コード１０２との入力を受け付けることにより、テスト対象コード１０１と、テスト実行コード１０２とを取得する場合について説明したが、これに限らない。例えば、情報処理装置１００が、テスト対象コード１０１と、テスト実行コード１０２とを、他のコンピュータから受信することにより取得する場合があってもよい。この場合、情報処理装置１００と、他のコンピュータとを含むバグ修正システムが形成される。

（バグ修正システム２００の一例）
次に、図２を用いて、図１に示した情報処理装置１００を適用した、バグ修正システム２００の一例について説明する。

図２は、バグ修正システム２００の一例を示す説明図である。図２において、バグ修正システム２００は、情報処理装置１００と、１以上のクライアント装置２０１とを含む。

バグ修正システム２００において、情報処理装置１００とクライアント装置２０１は、有線または無線のネットワーク２１０を介して接続される。ネットワーク２１０は、例えば、ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）、ＷＡＮ（ＷｉｄｅＡｒｅａＮｅｔｗｏｒｋ）、インターネットなどである。

情報処理装置１００は、テスト対象コードと、複数のテスト実行コードとを、クライアント装置２０１から受信する。情報処理装置１００は、受信したテスト対象コードと、複数のテスト実行コードとをテキスト解析した結果に基づいて、テスト対象コードに含まれるメソッドと、当該メソッドをテスト実行用に呼び出すテスト実行コードとの対応関係を特定する。情報処理装置１００は、特定した対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される、テスト対象コードに含まれるメソッド群同士の包含関係を特定する。

情報処理装置１００は、特定した包含関係に基づいて、受信した複数のテスト実行コードのうち、いずれのテスト実行コードをいずれのテスト実行コードよりも先に実行すればよいのかを規定した先後情報を設定する。情報処理装置１００は、設定した先後情報に従って、受信した複数のテスト実行コードを実行し、テスト対象コードに対する修正処理を実施する。修正処理は、例えば、テスト対象コードを自動修正すること、または、テスト対象コードに対する修正内容を規定した修正案を生成することなどである。情報処理装置１００は、修正されたテスト対象コード、または、テスト対象コードに対する修正内容を規定した修正案を、クライアント装置２０１に送信する。

クライアント装置２０１は、開発者に用いられるコンピュータである。クライアント装置２０１は、テスト対象コードと、テスト実行コードとを、情報処理装置１００に送信する。クライアント装置２０１は、修正されたテスト対象コード、または、テスト対象コードに対する修正内容を規定した修正案を、情報処理装置１００から受信し、開発者が参照可能に出力する。出力形式は、例えば、ディスプレイへの表示、プリンタへの印刷出力、他のコンピュータへの送信、または、記憶領域への記憶などである。クライアント装置２０１は、例えば、サーバ、ＰＣ、スマートフォン、または、端末装置などである。これにより、クライアント装置２０１は、テスト対象コードを修正する際に開発者にかかる作業負担の低減化を図ることができる。

ここでは、情報処理装置１００が、単独で、上述した各種処理を実行する場合について説明したが、これに限らない。例えば、情報処理装置１００が、他のコンピュータと協働する場合があってもよい。具体的には、他のコンピュータが、それぞれ異なるテスト実行コードによりテストが実行される、テスト対象コードに含まれるメソッド群同士の包含関係を特定する場合があってもよい。そして、情報処理装置１００が、包含関係を、他のコンピュータから取得し、取得した包含関係に基づいて、先後情報を設定し、複数のテスト実行コードを実行し、テスト対象コードに対する修正処理を実施する場合があってもよい。

（情報処理装置１００のハードウェア構成例）
次に、図３を用いて、情報処理装置１００のハードウェア構成例について説明する。

図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。図３において、情報処理装置１００は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）３０１と、メモリ３０２と、ネットワークＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）３０３と、記録媒体Ｉ／Ｆ３０４と、記録媒体３０５とを有する。また、各構成部は、バス３００によってそれぞれ接続される。

ここで、ＣＰＵ３０１は、情報処理装置１００の全体の制御を司る。メモリ３０２は、例えば、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）およびフラッシュＲＯＭなどを有する。具体的には、例えば、フラッシュＲＯＭやＲＯＭが各種プログラムを記憶し、ＲＡＭがＣＰＵ３０１のワークエリアとして使用される。メモリ３０２に記憶されるプログラムは、ＣＰＵ３０１にロードされることにより、コーディングされている処理をＣＰＵ３０１に実行させる。

ネットワークＩ／Ｆ３０３は、通信回線を通じてネットワーク２１０に接続され、ネットワーク２１０を介して他のコンピュータに接続される。そして、ネットワークＩ／Ｆ３０３は、ネットワーク２１０と内部のインターフェースを司り、他のコンピュータからのデータの入出力を制御する。ネットワークＩ／Ｆ３０３は、例えば、モデムやＬＡＮアダプタなどである。

記録媒体Ｉ／Ｆ３０４は、ＣＰＵ３０１の制御に従って記録媒体３０５に対するデータのリード／ライトを制御する。記録媒体Ｉ／Ｆ３０４は、例えば、ディスクドライブ、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ポートなどである。記録媒体３０５は、記録媒体Ｉ／Ｆ３０４の制御で書き込まれたデータを記憶する不揮発メモリである。記録媒体３０５は、例えば、ディスク、半導体メモリ、ＵＳＢメモリなどである。記録媒体３０５は、情報処理装置１００から着脱可能であってもよい。

情報処理装置１００は、上述した構成部の他、例えば、キーボード、マウス、ディスプレイ、プリンタ、スキャナ、マイク、スピーカーなどを有してもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を複数有していてもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を有していなくてもよい。

（クライアント装置２０１のハードウェア構成例）
クライアント装置２０１のハードウェア構成例は、図３に示した、情報処理装置１００のハードウェア構成例と同様であるため、説明を省略する。

（情報処理装置１００の機能的構成例）
次に、図４を用いて、情報処理装置１００の機能的構成例について説明する。

図４は、情報処理装置１００の機能的構成例を示すブロック図である。情報処理装置１００は、記憶部４００と、取得部４０１と、第１特定部４０２と、第２特定部４０３と、修正部４０４と、出力部４０５とを含む。

記憶部４００は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域によって実現される。以下では、記憶部４００が、情報処理装置１００に含まれる場合について説明するが、これに限らない。例えば、記憶部４００が、情報処理装置１００とは異なる装置に含まれ、記憶部４００の記憶内容が情報処理装置１００から参照可能である場合があってもよい。

取得部４０１～出力部４０５は、制御部の一例として機能する。取得部４０１～出力部４０５は、具体的には、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶されたプログラムをＣＰＵ３０１に実行させることにより、または、ネットワークＩ／Ｆ３０３により、その機能を実現する。各機能部の処理結果は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶される。

記憶部４００は、各機能部の処理において参照され、または更新される各種情報を記憶する。記憶部４００は、１以上のテスト対象コードを記憶する。テスト対象コードは、ソースコードである。テスト対象コードは、例えば、Ｊａｖａ言語により記述される。テスト対象コードは、Ｊａｖａ言語以外により記述される場合があってもよい。Ｊａｖａ言語以外は、例えば、Ｃ言語である。

テスト対象コードは、実行単位の処理コードを複数含む。処理コードは、例えば、メソッドである。処理コードは、例えば、パッケージ、または、クラスである場合があってもよい。処理コードは、例えば、関数であってもよい。以下、処理コードが、メソッドである場合について説明する。テスト対象コードは、具体的には、図５に後述する本体ＰＲＧ（ｐｒｏｇｒａｍ）である。

記憶部４００は、複数のテスト実行コードを記憶する。テスト実行コードは、ソースコードである。テスト実行コードは、テスト対象コードに対するテストを実行することを、処理内容として規定するソースコードである。テスト実行コードは、例えば、テスト対象コードに含まれるメソッド群をテスト実行用に呼び出し、当該メソッド群に対するテストを実行することを、処理内容として規定する。テスト実行コードは、テスト対象コードのうち、いずれかのメソッド群をテスト実行用に呼び出す他、他のメソッド群をテスト実行用以外に呼び出すことを、処理内容として規定することがある。テスト実行用以外とは、テスト準備用、または、テスト検証用などの用途である。テスト実行コードは、例えば、Ｊａｖａ言語により記述される。テスト実行コードは、Ｊａｖａ言語以外により記述される場合があってもよい。Ｊａｖａ言語以外は、例えば、Ｃ言語である。

テスト実行コードは、例えば、メソッドである。テスト実行コードは、例えば、パッケージ、または、クラスである場合があってもよい。テスト実行コードは、それぞれ、テスト対象コードに対し、互いに種類が異なるテストを実行することが好ましい。メソッド群は、１以上のメソッドの集まりであり、例えば、パッケージ、または、クラスである。テスト実行コードは、具体的には、図５に後述するテストＰＲＧに含まれるテスト実行メソッドである。

取得部４０１は、各機能部の処理に用いられる各種情報を取得する。取得部４０１は、取得した各種情報を、記憶部４００に記憶し、または、各機能部に出力する。また、取得部４０１は、記憶部４００に記憶しておいた各種情報を、各機能部に出力してもよい。取得部４０１は、例えば、利用者の操作入力に基づき、各種情報を取得する。利用者は、例えば、開発者である。取得部４０１は、例えば、情報処理装置１００とは異なる装置から、各種情報を受信してもよい。

取得部４０１は、例えば、テスト対象コードと、複数のテスト実行コードとを取得する。取得部４０１は、例えば、利用者の操作入力に基づき、テスト対象コードと、複数のテスト実行コードとの入力を受け付けることにより、テスト対象コードと、複数のテスト実行コードとを取得する。取得部４０１は、例えば、テスト対象コードと、複数のテスト実行コードとを、着脱可能な記録媒体３０５から読み出すことにより取得する場合があってもよい。取得部４０１は、例えば、テスト対象コードと、複数のテスト実行コードとを、他のコンピュータから受信することにより取得する場合があってもよい。他のコンピュータは、例えば、クライアント装置２０１である。

取得部４０１は、いずれかの機能部の処理を開始する開始トリガーを受け付けてもよい。開始トリガーは、例えば、利用者による所定の操作入力があったことである。開始トリガーは、例えば、他のコンピュータから、所定の情報を受信したことであってもよい。開始トリガーは、例えば、いずれかの機能部が所定の情報を出力したことであってもよい。取得部４０１は、例えば、テスト対象コードと、複数のテスト実行コードとを取得したことを、第１特定部４０２と、第２特定部４０３と、修正部４０４と、出力部４０５との処理を開始する開始トリガーとして受け付ける。

第１特定部４０２は、取得したテスト対象コードと、取得した複数のテスト実行コードとに基づいて、取得したテスト対象コードに含まれるメソッドと、少なくとも当該メソッドに対するテストを実行するテスト実行コードとの対応関係を特定する。第１特定部４０２は、テスト対象コードに含まれるメソッドと、少なくとも当該メソッドをテスト実行用に呼び出して実行すると判断されるテスト実行コードとが、対応関係を有すると特定する。第１特定部４０２は、テスト対象コードに含まれるメソッドと、当該メソッドをテスト実行用以外で呼び出して実行するテスト実行コードとが、対応関係を有さないと特定することが好ましい。これにより、第１特定部４０２は、テスト実行コードを実行する順序を決定する指針となる情報を得ることができる。

第１特定部４０２は、例えば、テスト実行コードに対応する名称と、テスト対象コードに含まれるメソッドに対応する名称との類似度を算出する。類似度は、例えば、Ｊａｃｃａｒｄ係数値である。そして、第１特定部４０２は、例えば、算出した類似度に基づいて、取得したテスト対象コードに含まれるメソッドと、少なくとも当該メソッドに対するテストを実行するテスト実行コードとの対応関係を特定する。

第１特定部４０２は、具体的には、テスト実行コードと、テスト対象コードに含まれるメソッドとの組み合わせごとに、当該テスト実行コードに対応する名称と、当該メソッドに対応する名称との類似度を算出する。そして、第１特定部４０２は、具体的には、算出した類似度が閾値以上となる組み合わせが、対応関係を有すると特定する。閾値は、例えば、予め利用者によって設定される。これにより、第１特定部４０２は、テスト実行コードと、テスト対象コードに含まれるメソッドとの対応関係を精度よく特定することができる。

第１特定部４０２は、例えば、テスト実行コードと、テスト対象コードに含まれるメソッドとの呼出関係を特定する。そして、第１特定部４０２は、例えば、特定した呼出関係に基づいて、取得したテスト対象コードに含まれるメソッドと、少なくとも当該メソッドに対するテストを実行するテスト実行コードとの対応関係を特定する。これにより、第１特定部４０２は、テスト実行コードに対応する、テスト対象コードに含まれるメソッドを特定することができない状況を回避し易くすることができる。

第２特定部４０３は、特定した対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される、テスト対象コードに含まれるメソッド群同士の包含関係を特定する。第２特定部４０３は、例えば、いずれかのテスト実行コードによりテストが実行されるメソッド群が、他のテスト実行コードによりテストが実行されるメソッド群に包含されることを特定する。これにより、第２特定部４０３は、テスト実行コードを実行する順序を決定する指針となる情報を得ることができる。

第２特定部４０３は、特定したメソッド群同士の包含関係に基づいて、テスト実行コード同士の包含関係を特定する。第２特定部４０３は、いずれかのメソッド群に対するテストを実行するテスト実行コードが、当該メソッド群を包含する他のメソッド群に対するテストを実行するテスト実行コードに包含されるよう、テスト実行コード同士の包含関係を特定する。これにより、第２特定部４０３は、テスト実行コードを実行する順序を決定する指針となる情報を得ることができる。

修正部４０４は、特定した包含関係に基づいて、取得した複数のテスト実行コードを実行していくことにより、テスト対象コードに対する修正処理を実施する。修正処理は、例えば、テスト対象コードを自動修正することである。修正処理は、例えば、テスト対象コードに対する修正内容を規定した修正案を生成することであってもよい。この際、修正部４０４は、いずれかのメソッド群に対するテストを実行するテスト実行コードを、当該メソッド群を包含する他のメソッド群に対するテストを実行するテスト実行コードよりも先に実行するよう、複数のテスト実行コードを実行する。これにより、修正部４０４は、ＡＰＲを実現し、テスト対象コードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。

修正部４０４は、例えば、テスト実行コード同士の包含関係に基づいて、いずれかのテスト実行コードを、当該テスト実行コードを包含する他のテスト実行コードよりも先に実行するよう、複数のテスト実行コードを実行する順序を決定する。修正部４０４は、決定した順序に従って、複数のテスト実行コードを実行していくことにより、テスト対象コードに対する修正処理を実施する。これにより、修正部４０４は、ＡＰＲを実現し、テスト対象コードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。

修正部４０４は、具体的には、決定した順序に従って、他のテスト実行コードを包含していないテスト実行コードを実行した結果に基づいて、テスト対象コードを修正する。次に、修正部４０４は、具体的には、決定した順序に従って、他のテスト実行コードを包含し、未実行のテスト実行コードを包含していないテスト実行コードを実行した結果に基づいて、テスト対象コードを修正することを繰り返す。これにより、修正部４０４は、ＡＰＲを実現し、テスト対象コードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。

修正部４０４は、例えば、テストを実行する対象とするメソッドの数が相対的に少ないテスト実行コードを、テストを実行する対象とするメソッドの数が相対的に多いテスト実行コードよりも先に実行するよう、複数のテスト実行コードを実行する順序を決定する。修正部４０４は、決定した順序に従って、複数のテスト実行コードを実行していくことにより、テスト対象コードに対する修正処理を実施する。これにより、修正部４０４は、ＡＰＲを実現し、テスト対象コードに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。

出力部４０５は、少なくともいずれかの機能部の処理結果を出力する。出力形式は、例えば、ディスプレイへの表示、プリンタへの印刷出力、ネットワークＩ／Ｆ３０３による外部装置への送信、または、メモリ３０２や記録媒体３０５などの記憶領域への記憶である。これにより、出力部４０５は、少なくともいずれかの機能部の処理結果を利用者に通知可能にし、情報処理装置１００の利便性の向上を図ることができる。

出力部４０５は、例えば、修正したテスト対象コードを、利用者が参照可能に出力する。また、出力部４０５は、例えば、生成した修正案を、利用者が参照可能に出力してもよい。これにより、出力部４０５は、テスト対象コードを修正する際、利用者にかかる作業負担の低減化を図ることができる。

（情報処理装置１００の具体的な機能的構成例）
次に、図５を用いて、情報処理装置１００の具体的な機能的構成例について説明する。

図５は、情報処理装置１００の具体的な機能的構成例を示すブロック図である。情報処理装置１００は、本体ＰＲＧ５０１と、テストＰＲＧ５０２とを取得する。情報処理装置１００は、分類部５１０と、特定部５２０と、生成部５３０とを含む。ここで、分類部５１０と、特定部５２０と、生成部５３０とは、具体的には、取得部４０１と、第１特定部４０２と、第２特定部４０３と、修正部４０４と、出力部４０５との機能を実現する。

分類部５１０は、本体ＰＲＧ５０１に含まれるメソッドごとに、テストＰＲＧ５０２に含まれるテスト実行メソッドを分類し、メソッドごとの対応テスト実行メソッド群の一覧５１１を生成する。分類部５１０は、ＴｅｓｔｔｏＣｏｄｅＴｒａｃｅａｂｉｌｉｔｙ技術を用いて、メソッドごとの対応テスト実行メソッド群の一覧５１１を生成する。本体ＰＲＧ５０１に含まれるメソッドごとに、テストＰＲＧ５０２に含まれるテスト実行メソッドを分類する具体例については、例えば、図７～図１１を用いて後述する。

これにより、分類部５１０は、分類した対応テスト実行メソッド群の単位で、修正パッチの生成および検証を実施可能にすることができる。このため、分類部５１０は、本体ＰＲＧ５０１に、それぞれ異なる種類の複数のバグの原因となる箇所が含まれていても、生成した修正パッチの妥当性を正しく検証可能にすることができる。また、分類部５１０は、ＴｅｓｔｔｏＣｏｄｅＴｒａｃｅａｂｉｌｉｔｙ技術を用いるため、本体ＰＲＧ５０１に含まれるメソッドごとに、テストＰＲＧ５０２に含まれるテスト実行メソッドを分類する精度の向上を図ることができる。

特定部５２０は、一覧５１１に基づいて、テスト実行メソッド間の包含関係を特定し、テスト実行メソッド間の包含関係を表すテスト関係グラフ５２１を生成する。テスト関係グラフ５２１は、木構造である。テスト関係グラフ５２１は、テスト実行メソッドをノードとし、テスト実行メソッド間の包含関係をエッジとする。テスト関係グラフ５２１は、テスト実行メソッドのノードを、当該テスト実行メソッドを包含する他のテスト実行メソッドのノードの下位に、エッジで接続するよう形成される。下位とは、木構造の葉ノード側である。テスト関係グラフ５２１を生成する具体例については、例えば、図１２～図１５を用いて後述する。

これにより、特定部５２０は、テスト実行メソッド間の包含関係に基づいて、規模が比較的小さいテストを実行するテスト実行メソッドから先に利用して、修正パッチの生成および検証を実施可能にすることができる。このため、特定部５２０は、本体ＰＲＧ５０１に、それぞれ異なる種類の複数のバグの原因となる箇所が含まれていても、生成した修正パッチの妥当性を正しく検証可能にすることができる。また、分類部５１０は、バグの原因となる箇所が複数修正された後、規模が比較的大きいテストを実行するテスト実行メソッドを利用することができ、本体ＰＲＧ５０１内の、バグの原因となる箇所が網羅的に修正されたか否かを検証可能にすることができる。

生成部５３０は、テスト関係グラフ５２１に基づいて、テスト実行メソッドを選択し、本体ＰＲＧ５０１に対する修正パッチを生成することを繰り返す。生成部５３０は、例えば、選択したテスト実行メソッドに基づいて、単一バグ局所化処理５４０を実行し、バグとなる箇所を特定し、単一バグ局所化結果５４１を生成する。次に、生成部５３０は、例えば、単一バグ局所化結果５４１に基づいて、単一バグ修正パッチ生成処理５５０を実行し、単一バグに対する修正パッチ５５１を生成する。そして、生成部５３０は、単一バグ修正パッチ検証処理５６０を実行し、修正パッチ５５１の妥当性を検証し、修正パッチ５５１を保持するか、または、破棄する。生成部５３０は、保持した修正パッチ５５１を纏めることにより、複数バグに対する修正パッチ５６１を生成して出力する。

これにより、生成部５３０は、ＡＰＲを実現し、本体ＰＲＧ５０１に含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。このため、生成部５３０は、開発者にかかる作業負担の低減化を図ることができる。生成部５３０は、比較的多くの命令文をテスト実行用に呼び出して実行するテスト実行メソッドが存在しても、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正可能にすることができる。生成部５３０は、設定された入力値が異なる複数のテスト実行メソッドが存在しても、それぞれ異なる種類のバグの原因となる複数の命令文を網羅的に修正可能にすることができる。

（情報処理装置１００の動作の一例）
次に、図６～図２０を用いて、情報処理装置１００の動作の一例について説明する。まず、図６を用いて、テストＰＲＧ６０１と本体ＰＲＧ６０２との一例について説明する。

図６は、テストＰＲＧ６０１と本体ＰＲＧ６０２との一例を示す説明図である。情報処理装置１００は、テストＰＲＧ６０１と本体ＰＲＧ６０２とを取得する。テストＰＲＧ６０１のｔｅｓｔＭ１＿１、ｔｅｓｔＭ１＿２、ｔｅｓｔＭ２＿１、ｔｅｓｔＭ１Ｍ２、ｔｅｓｔＣ１、ｔｅｓｔＩｓｓｕｅ２２２、または、ｔｅｓｔＩｓｓｕｅ２３４などが、テスト実行メソッドである。本体ＰＲＧ６０２のｍ１、ｍ２、ｍ３、または、ｏｎＣｌｉｃｋなどが、テスト対象メソッドとなり得る本体メソッドである。

図中の「バグ有」は、バグの原因となる箇所を含む本体メソッドまたは本体クラスを示すために表記されている。図中の「バグ有」は、説明の都合上、図中に表記されたものであり、本体ＰＲＧ６０２内に、コメントとして実際に表記されたものではない。次に、図７～図１１を用いて、情報処理装置１００が、本体ＰＲＧ６０２に含まれるテスト対象メソッドごとに、対応テスト実行メソッド群を特定する一例について説明する。

図７～図１１は、対応テスト実行メソッド群を特定する一例を示す説明図である。図７～図１１において、情報処理装置１００は、テスト実行メソッドの全体集合Ｕを分類する。情報処理装置１００は、例えば、本体ＰＲＧ６０２の本体メソッドＭ_iごとに、少なくとも本体メソッドＭ_iに対するテストを実行する対応テスト実行メソッド群を含むテストケース集合Ｕ_Miを特定する。例えば、Ｕ＝｛ＴｅｓｔＣ１＃ｔｅｓｔＭ１＿１、ＴｅｓｔＣ１＃ｔｅｓｔＭ１＿２、・・・｝である。Ｍ₁＝Ｃ１＃ｍ１である。ここで、ＡＡＡ＃ｘｘｘは、ＡＡＡがクラス名を表し、ｘｘｘがメソッド名を表す。

図７において、情報処理装置１００は、Ｔｅｓｔｔｏｃｏｄｅｔｒａｃｅａｂｉｌｉｔｙ技術を用いて、各テスト実行メソッドに対応するテスト対象メソッドＭ_iを特定する。テスト対象メソッドＭ_iは、テスト実行メソッドによってテスト実行用に呼び出される、本体ＰＲＧ６０２のいずれかの本体メソッドＭ_iである。ここで、Ｔｅｓｔｔｏｃｏｄｅｔｒａｃｅａｂｉｌｉｔｙ技術については、例えば、下記参考文献５を参照することができる。

参考文献５：Ｑｕｓｅｆ，Ａｂｄａｌｌａｈ，ｅｔａｌ． “Ｒｅｃｏｖｅｒｉｎｇｔｅｓｔ－ｔｏ－ｃｏｄｅｔｒａｃｅａｂｉｌｉｔｙｕｓｉｎｇｓｌｉｃｉｎｇａｎｄｔｅｘｔｕａｌａｎａｌｙｓｉｓ．” ＪｏｕｒｎａｌｏｆＳｙｓｔｅｍｓａｎｄＳｏｆｔｗａｒｅ８８（２０１４）：１４７－１６８．

図７の例では、情報処理装置１００は、テスト実行メソッドに付されたテスト実行メソッド名と、本体ＰＲＧ６０２の本体メソッドＭ_iに付された本体メソッド名との類似度に基づいて、テスト実行メソッドに対応するテスト対象メソッドＭ_iを特定する。類似度は、例えば、テスト実行メソッド名に含まれる単語と、本体メソッド名に含まれる単語との類似度である。情報処理装置１００は、具体的には、テスト実行メソッドに付されたテスト実行メソッド名との類似度が閾値以上となる本体メソッド名を有する本体メソッドＭ_iを、当該テスト実行メソッドに対応するテスト対象メソッドＭ_iに特定する。

図７の例では、情報処理装置１００は、テスト実行メソッド名＝ＴｅｓｔＣ１＃ｔｅｓｔＭ１＿１と、本体メソッド名＝Ｃ１＃ｍ１との類似度が閾値以上であると判定する。このため、情報処理装置１００は、テスト実行メソッド名＝ＴｅｓｔＣ１＃ｔｅｓｔＭ１＿１が付されたテスト実行メソッドと、本体メソッド名＝Ｃ１＃ｍ１が付された本体メソッドとが対応すると判定する。そして、情報処理装置１００は、テスト実行メソッド名＝ＴｅｓｔＣ１＃ｔｅｓｔＭ１＿１と、本体メソッド名＝Ｃ１＃ｍ１との組み合わせを、表７００に記憶する。

情報処理装置１００は、例えば、テスト実行メソッドが呼び出す本体メソッドＭ_iであっても、テスト実行メソッド名との類似度が閾値未満である本体メソッド名を有する本体メソッドＭ_iは、テスト対象メソッドＭ_iに特定しなくてもよい。例えば、テスト実行メソッドは、テスト実行用以外に、テスト準備用、または、テスト検証用に、本体メソッドＭ_iを呼び出す場合があるため、テスト実行メソッドが呼び出す本体メソッドＭ_iが、テスト対象メソッドＭ_iであるとは限らない。これに対し、情報処理装置１００は、類似度を考慮し、テスト対象メソッドＭ_iを精度よく特定することができる。次に、図８の説明に移行する。

図８において、情報処理装置１００が、類似度に基づいて、いずれかのテスト実行メソッドに対応するテスト対象メソッドＭ_iについては特定することができなかったという状況が考えられる。図８の例では、情報処理装置１００は、例えば、テストＰＲＧ６０１のテスト実行メソッドｔｅｓｔＩｓｓｕｅ２２２、および、ｔｅｓｔＩｓｓｕｅ２３４に対応するテスト対象メソッドＭ_iを特定していない。以下の説明では、類似度に基づいて、対応するテスト対象メソッドＭ_iが特定されなかったテスト実行メソッドを、「特定失敗テスト実行メソッド」と表記する場合がある。次に、図９の説明に移行する。

図９において、情報処理装置１００は、特定失敗テスト実行メソッドと、本体ＰＲＧ６０２内の本体メソッドＭ_iとの呼出関係を特定する。そして、情報処理装置１００は、特定失敗テスト実行メソッドによって呼び出される本体メソッドＭ_iを、特定失敗テスト実行メソッドに対応するテスト対象メソッドＭ_iに特定する。情報処理装置１００は、特定失敗テスト実行メソッドに付されたテスト実行メソッド名と、特定したテスト対象メソッドＭ_iに付されたテスト対象メソッド名との組み合わせを、表９００に記憶する。次に、図１０の説明に移行する。

図１０において、情報処理装置１００は、表７００と、表９００とに基づいて、本体メソッドＭ_iごとに、テスト実行メソッドを分類する。情報処理装置１００は、分類した結果、それぞれの本体メソッドＭ_iに対応する、対応テスト実行メソッド群を生成し、表１０００に記憶する。次に、図１１の説明に移行する。

図１１に示すように、情報処理装置１００は、表１０００により、テスト実行メソッドの全体集合Ｕを、本体ＰＲＧ６０２内のそれぞれの本体メソッドＭ_iに対する対応テスト実行メソッド群を含むテストケース集合Ｕ_Miに分類したことになる。図１１の例では、情報処理装置１００は、全体集合Ｕを、本体メソッドＭ₁に対する対応テスト実行メソッド群を含むテストケース集合Ｕ_M1と、本体メソッドＭ₂に対する対応テスト実行メソッド群を含むテストケース集合Ｕ_M2とに分類したことになる。次に、図１２～図１５を用いて、情報処理装置１００が、テスト関係グラフを生成する一例について説明する。

図１２～図１５は、テスト関係グラフを生成する一例を示す説明図である。図１２において、情報処理装置１００は、表１２００に示す、テスト実行メソッドに対応する対応テスト対象メソッド群に基づいて、テスト実行メソッド間の包含関係を特定する。表１２００は、表７００、および、表９００を纏めることにより得られる。テスト実行メソッドＡが、テスト実行メソッドＢを包含する（Ａ⊇Ｂ）とは、テスト実行メソッドＡに対応するテスト対象メソッド集合ＴＡが、テスト実行メソッドＢに対応するテスト対象メソッド集合ＴＢを包含する（ＴＡ⊇ＴＢ）ことを意味する。

情報処理装置１００は、例えば、いずれかのテスト実行メソッドが、当該テスト実行メソッドに対応する対応テスト対象メソッド群に包含される他の対応テスト対象メソッド群に対応する他のテスト実行メソッドを包含すると判定する。情報処理装置１００は、例えば、判定した結果に基づいて、テスト実行メソッド間の包含関係を特定する。図１２の例では、情報処理装置１００は、テスト実行メソッドｔｅｓｔＭ１Ｍ２が、テスト実行メソッドｔｅｓｔＭ１＿１、ｔｅｓｔＭ１＿２、ｔｅｓｔＭ２＿１を包含すると特定する。また、情報処理装置１００は、テスト実行メソッドｔｅｓｔＣ１が、テスト実行メソッドｔｅｓｔＭ１Ｍ２を包含すると特定する。

情報処理装置１００は、特定したテスト実行メソッド間の包含関係を表す包含関係グラフを生成する。包含関係グラフの一部は、例えば、グラフ１２１０である。グラフ１２１０に示すように、包含関係グラフは、木構造である。包含関係グラフは、テスト実行メソッドをノードとし、テスト実行メソッド間の包含関係をエッジとする。包含関係グラフは、テスト実行メソッドのノードを、当該テスト実行メソッドを包含する他のテスト実行メソッドのノードの下位に、エッジで接続するよう形成される。下位とは、木構造の葉ノード側である。次に、図１３の説明に移行する。

図１３において、情報処理装置１００は、包含関係グラフに基づいて、テスト関係グラフ１３００を生成する。テスト関係グラフ１３００は、テスト実行メソッド間の包含関係を表すと共に、テスト実行メソッドとテスト対象メソッドとの対応関係を表す。テスト関係グラフ１３００は、包含関係グラフを含み、テスト対象メソッドを葉ノードとする。次に、図１４の説明に移行する。

図１４に示すように、情報処理装置１００は、テスト関係グラフ１３００により、本体ＰＲＧ６０２の各メソッドＭ_iに対するテストケース集合Ｕ_Miを判別可能にすることができる。情報処理装置１００は、例えば、テスト関係グラフ１３００により、本体ＰＲＧ６０２のメソッドＭ₁に対するテストケース集合Ｕ_M1、および、本体ＰＲＧ６０２のメソッドＭ₃に対するテストケース集合Ｕ_M3などを判別可能にすることができる。次に、図１５の説明に移行する。

図１５において、情報処理装置１００は、テスト関係グラフ１３００に、レイヤを設定する。情報処理装置１００は、例えば、テスト対象メソッドの数に基づいて、複数のレイヤを設定する。そして、情報処理装置１００は、例えば、それぞれのテスト実行メソッドを、それぞれのテスト実行メソッドに対応するテスト対象メソッドの数に基づいて、複数のレイヤのいずれかのレイヤに属させる。

情報処理装置１００は、具体的には、全体のテスト対象メソッドの数を、レイヤの数に設定し、上下の階層構造を有する複数のレイヤを設定する。複数のレイヤは、最下層のレイヤから、レイヤ番号が順に割り振られる。最下層のレイヤは、例えば、レイヤ番号＝１が割り振られる。レイヤは、テスト対象メソッドの数が、レイヤ番号と同一であるテスト実行メソッドが属することになる。

情報処理装置１００は、具体的には、テスト実行メソッドを、当該テスト実行メソッドに対応するテスト対象メソッドの数と同一であるレイヤ番号を有するレイヤに属させることになる。このため、テスト実行メソッドの規模が小さいほど、テスト実行メソッドは、下層のレイヤに属することになる。

これにより、情報処理装置１００は、それぞれ異なる種類の複数のバグを網羅的に修正するための指針となる、テスト関係グラフを生成することができる。情報処理装置１００は、例えば、テスト実行メソッドの規模を考慮して、規模の比較的小さいテスト実行メソッドから先に利用することができ、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を、一つずつ修正可能にすることができる。次に、図１６～図２０を用いて、情報処理装置１００が、修正パッチを生成する一例について説明する。

図１６～図２０は、修正パッチを生成する一例を示す説明図である。図１６において、情報処理装置１００は、テスト対象メソッドＭ_iごとに、テスト対象メソッドＭ_iに対応するテストケース集合Ｕ_Mi単位で、属するレイヤが下層であるテスト実行メソッドから順に利用して、ＡＰＲを実施する。次に、図１７～図２０の説明に移行し、情報処理装置１００が、ＡＰＲを実施する具体例について説明する。

図１７において、情報処理装置１００は、レイヤ１以下に属するテスト実行メソッドに基づいて、テスト対象メソッドＭ_iに対する修正パッチを生成する。情報処理装置１００は、例えば、テスト対象メソッドＣ＃ｍ１に対するレイヤ１以下に属するテスト実行メソッド群｛ｔｅｓｔＭ１＿１、ｔｅｓｔＭ１＿２、・・・｝を利用して、ＳＢＦＬを実施し、バグが存在すると判断し、修正パッチを生成する。

図１７の例では、情報処理装置１００は、テスト対象メソッドＣ＃ｍ２に対するレイヤ１以下に属するテスト実行メソッド群｛ｔｅｓｔＭ２＿１，・・・｝を利用して、ＳＢＦＬを実施し、バグが存在しないと判断したため、修正パッチを生成しない。情報処理装置１００は、テスト対象メソッドＣ＃ｍ３に対するレイヤ１以下に属するテスト実行メソッド群が存在しないため、修正パッチを生成しない。情報処理装置１００は、他のテスト対象メソッドに対しても同様の処理を実行する。次に、図１８の説明に移行する。

図１８において、情報処理装置１００は、レイヤ２以下に属するテスト実行メソッド群に基づいて、テスト対象メソッドＭ_iに対する生成済みの修正パッチの妥当性を検証する。また、情報処理装置１００は、レイヤ２以下に属するテスト実行メソッド群に基づいて、修正パッチを未生成のテスト対象メソッドＭ_iがあれば、テスト対象メソッドＭ_iに対する修正パッチを生成する。次に、図１９の説明に移行する。

図１９の例では、情報処理装置１００は、テスト対象メソッドＣ＃ｍ１に対するレイヤ２以下に属するテスト実行メソッド群｛ｔｅｓｔＭ１Ｍ２、ｔｅｓｔＭ１＿１、ｔｅｓｔＭ１＿２、・・・｝に基づいて、生成済みの修正パッチの妥当性を検証する。情報処理装置１００は、生成済みの修正パッチが妥当でなければ、テスト対象メソッドＣ＃ｍ１に対するレイヤ１以下に属するテスト実行メソッド群｛ｔｅｓｔＭ１＿１、ｔｅｓｔＭ１＿２、・・・｝を利用して、修正パッチを生成し直す。

また、情報処理装置１００は、同様に、テスト対象メソッドＣ＃ｍ２に対する生成済みの修正パッチの妥当性を検証する。また、情報処理装置１００は、テスト対象メソッドＣ＃ｍ３に対するレイヤ２以下に属するテスト実行メソッド群｛ｔｅｓｔＭ２Ｍ３｝に基づいて、テスト対象メソッドＣ＃ｍ３に対する修正パッチを生成する。情報処理装置１００は、他のテスト対象メソッドに対しても同様の処理を実行する。次に、図２０の説明に移行する。

図２０において、情報処理装置１００は、図１８および図１９と同様に、レイヤＮまで、１つずつ上位のレイヤに移行し、移行したレイヤ以下に属するテスト実行メソッド群に基づいて、修正パッチを検証し、または、修正パッチを生成することを繰り返す。そして、情報処理装置１００は、レイヤＮまで移行した後、生成済みの修正パッチを纏めることにより、本体ＰＲＧ６０２に対する修正パッチを生成する。

これにより、情報処理装置１００は、本体ＰＲＧ６０２における、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正可能な、修正パッチを利用者が参照可能にすることができる。また、情報処理装置１００は、本体ＰＲＧ６０２における、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を、自動修正してもよい。このため、情報処理装置１００は、開発者にかかる作業負担の低減化を図ることができる。

情報処理装置１００は、妥当であると判断される修正パッチが生成されなかった場合、参考情報として、生成済みの修正パッチを出力してもよい。情報処理装置１００は、１つの本体メソッドＭ_iに、複数のバグの原因となる箇所が含まれる場合、レイヤ１に属するテスト実行メソッド群に基づいて、修正パッチを修正するにあたり、既存の複数バグに対する局所化技術を適用する場合があってもよい。

（情報処理装置１００の動作の具体例）
次に、図２１～図２３を用いて、情報処理装置１００の動作の具体例について説明する。

図２１～図２３は、情報処理装置１００の動作の具体例を示す説明図である。情報処理装置１００は、図２１に示すテストＰＲＧ２１００を取得する。テストＰＲＧ２１００は、テストＰＲＧ６０１の具体例である。情報処理装置１００は、図２２に示す本体ＰＲＧ２２００を取得する。本体ＰＲＧ２２００は、本体ＰＲＧ６０２の具体例である。

ここで、本体メソッドｓｈｏｗＡｄｄｒｅｓｓ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙに、バグの原因となる箇所が存在する。このため、例えば、テスト実行メソッドｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２などがテスト失敗となる状況である。また、例えば、テスト実行メソッドｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿ｅｎ、ｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐ、ｔｅｓｔＳｈｏｗＡｌｌＡｃｃｏｕｎｔＩｎｆｏ＿ｊｐなどがテスト失敗となる状況である。次に、図２３の説明に移行する。

図２３において、情報処理装置１００が、図２１に示すテストＰＲＧ２１００と、図２２に示す本体ＰＲＧ２２００とを、処理対象とした場合について説明する。

まず、情報処理装置１００は、レイヤ１以下に属するテスト実行メソッド群を利用したＡＰＲを実施する。図２３に示すように、ＡＰＲは、自動バグ局所化の後、修正パッチを生成して検証し、修正パッチが妥当でなければ、修正パッチを生成し直すという処理を繰り返し、修正パッチが妥当であれば、修正パッチを出力することである。

情報処理装置１００は、例えば、テスト対象メソッドｓｈｏｗＡｄｄｒｅｓｓに対するレイヤ１以下に属するテスト実行メソッド群｛ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２｝を読み出す。そして、情報処理装置１００は、例えば、読み出したテスト実行メソッド群｛ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２｝を利用して、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓに対する修正パッチを生成する。

結果として、バグが解消され、テスト実行メソッド群｛ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２｝がテスト成功となるため、テスト対象メソッドｓｈｏｗＡｄｄｒｅｓｓに対するＡＰＲが完了する。

例えば、テスト対象メソッドｓｅｔＬａｎｇｕａｇｅに対するレイヤ１以下に属するテスト実行メソッド群｛ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ｝がテスト成功となる。このため、情報処理装置１００は、例えば、テスト対象メソッドｓｅｔＬａｎｇｕａｇｅに対するＡＰＲが不要と判断する。情報処理装置１００は、例えば、テスト対象メソッドｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙに対するレイヤ１以下に属するテスト実行メソッド群が存在しないため、修正パッチを生成しない。

次に、情報処理装置１００は、レイヤ２以下に属するテスト実行メソッド群を利用したＡＰＲを実施する。

情報処理装置１００は、例えば、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ｝に対して、同時にＡＰＲを実施する。情報処理装置１００は、具体的には、生成済みパッチを適用する。情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ｝に対するレイヤ２以下に属するテスト実行メソッド群を読み出す。情報処理装置１００は、具体的には、読み出したテスト実行メソッド群｛ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２、ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿ｅｎ｝を実行する。

ここで、テスト対象メソッドｓｈｏｗＡｄｄｒｅｓｓのバグの原因となる箇所が解消されている。このため、テスト実行メソッド群｛ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿１、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿２、ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ、ｔｅｓｔＳｈｏｗＡｄｄｒｅｓｓ＿ｅｎ｝がテスト成功となる。従って、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ｝に対するＡＰＲが完了する。

情報処理装置１００は、例えば、テスト対象メソッド｛ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対して、同時にＡＰＲを実施する。情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対するレイヤ２以下に属するテスト実行メソッド群を読み出す。情報処理装置１００は、具体的には、読み出したテスト実行メソッド群｛ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ、ｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐ｝を実行する。

ここで、テスト対象メソッドｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐは、バグの原因となる箇所が含まれたままである。このため、テスト実行メソッド群｛ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ、ｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐ｝がテスト失敗となる。従って、情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝のうち、いずれかのテスト対象メソッドに対する修正パッチを生成する。ここで、情報処理装置１００は、より具体的には、テスト実行メソッド群｛ｔｅｓｔＳｅｔＬａｎｇｕａｇｅ、ｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐ｝がテスト成功となるよう、修正パッチを生成する。情報処理装置１００は、より具体的には、テスト対象メソッドｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙに対する修正パッチを生成する。

情報処理装置１００は、例えば、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対して、同時にＡＰＲを実施する。情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｅｔＡｄｄｒｅｓｓ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対するレイヤ２以下に属するテスト実行メソッド群が存在しないため、処理を行わない。

次に、情報処理装置１００は、レイヤ３以下に属するテスト実行メソッド群を利用したＡＰＲを実施する。

情報処理装置１００は、例えば、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対して、同時にＡＰＲを実施する。情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対して、生成済みパッチを適用する。情報処理装置１００は、具体的には、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対するレイヤ３以下に属するテスト実行メソッド群＝すべてのテスト実行メソッドを実行する。

ここで、テスト対象メソッドｓｈｏｗＡｄｄｒｅｓｓ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙのバグの原因となる箇所が解消されているため、すべてのテスト実行メソッドがテスト成功となる。従って、テスト対象メソッド｛ｓｈｏｗＡｄｄｒｅｓｓ、ｓｅｔＬａｎｇｕａｇｅ、ｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ｝に対するＡＰＲが完了する。情報処理装置１００は、すべてのテスト実行メソッドがテスト成功となったため、本体ＰＲＧ２２００全体に対するＡＰＲを完了する。

情報処理装置１００は、生成済みの修正パッチを纏めて、本体ＰＲＧ２２００全体に対する修正パッチとして出力する。これにより、情報処理装置１００は、本体ＰＲＧ２２００に含まれる、それぞれ種類の異なる複数のバグのそれぞれのバグの原因となる箇所を網羅的に修正可能にすることができる。

一方で、従来手法では、いずれかのテスト対象メソッドに対して修正パッチを生成した場合、すべてのテスト実行メソッドがテスト成功とならなければ、修正パッチを破棄することになり、ＡＰＲが完了しないことになる。このため、従来手法では、本体ＰＲＧ２２００に、それぞれ種類の異なる複数のバグのそれぞれのバグの原因となる箇所が含まれると、ＡＰＲを完了することが難しくなる。

例えば、従来手法で、テスト対象メソッドｓｈｏｗＡｄｄｒｅｓｓに対する修正パッチが生成され、適用される場合が考えられる。この場合、テスト対象メソッドｓｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙには、バグの原因となる箇所が残っている。このため、テスト実行メソッドｔｅｓｔＳｈｏｗＰｕｒｃｈａｓｅＨｉｓｔｏｒｙ＿ｊｐ、ｔｅｓｔＳｈｏｗＡｌｌＡｃｃｏｕｎｔＩｎｆｏ＿ｊｐがテスト失敗となり、修正パッチが破棄され、ＡＰＲが完了しない。これに対し、情報処理装置１００は、ＡＰＲを完了することができ、本体ＰＲＧ２２００全体に対する修正パッチを出力することができる。

また、それぞれのテスト対象メソッドに対して生成し得る修正パッチのすべての組み合わせで、バグが解消されるか否かを検証する手法が考えられるが、処理量の膨大化を招くことがある。これに対し、情報処理装置１００は、本体ＰＲＧ２２００に含まれる、それぞれ種類の異なる複数のバグのそれぞれのバグの原因となる箇所を網羅的に修正する際にかかる処理量の低減化を図ることができる。

（全体処理手順）
次に、図２４を用いて、情報処理装置１００が実行する、全体処理手順の一例について説明する。全体処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

図２４は、全体処理手順の一例を示すフローチャートである。図２４において、まず、情報処理装置１００は、本体ＰＲＧと、テストＰＲＧとを取得する（ステップＳ２４０１）。

次に、情報処理装置１００は、本体ＰＲＧと、テストＰＲＧとに基づいて、図２５に後述する分類処理を実行する（ステップＳ２４０２）。そして、情報処理装置１００は、本体ＰＲＧと、テストＰＲＧとに基づいて、図２６に後述する特定処理を実行する（ステップＳ２４０３）。

次に、情報処理装置１００は、本体ＰＲＧと、テストＰＲＧとに基づいて、図２７に後述する生成処理を実行する（ステップＳ２４０４）。そして、情報処理装置１００は、全体処理を終了する。これにより、情報処理装置１００は、ＡＰＲを実現し、本体ＰＲＧに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能にすることができる。このため、情報処理装置１００は、開発者にかかる作業負担の低減化を図ることができる。

（分類処理手順）
次に、図２５を用いて、情報処理装置１００が実行する、分類処理手順の一例について説明する。分類処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

図２５は、分類処理手順の一例を示すフローチャートである。図２５において、まず、情報処理装置１００は、ＴｅｓｔｔｏＣｏｄｅＴｒａｃｅａｂｉｌｉｔｙ技術を用いて、テストＰＲＧに含まれるそれぞれのテスト実行メソッドに対応するテスト対象メソッドを特定する（ステップＳ２５０１）。

次に、情報処理装置１００は、テスト実行メソッドと、本体ＰＲＧに含まれる本体メソッドとの呼出関係を特定する。そして、情報処理装置１００は、特定した呼出関係に基づいて、テストＰＲＧに含まれる複数のテスト実行メソッドのうち、対応するテスト対象メソッドが特定されなかったテスト実行メソッドに対応するテスト対象メソッドを特定する（ステップＳ２５０２）。

次に、情報処理装置１００は、特定した結果に基づいて、テスト対象メソッドごとにテスト実行メソッドを分類し、それぞれのテスト対象メソッドに対応するテスト実行メソッド群で形成されるテストケース集合を生成する（ステップＳ２５０３）。

そして、情報処理装置１００は、分類処理を終了する。これにより、情報処理装置１００は、生成したテストケース集合の単位で、修正パッチの生成および検証を実施可能にすることができる。このため、情報処理装置１００は、本体ＰＲＧに、それぞれ異なる種類の複数のバグの原因となる箇所が含まれていても、生成した修正パッチの妥当性を正しく検証可能にすることができる。

（特定処理手順）
次に、図２６を用いて、情報処理装置１００が実行する、特定処理手順の一例について説明する。特定処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

図２６は、特定処理手順の一例を示すフローチャートである。図２６において、まず、情報処理装置１００は、テスト対象メソッド同士の包含関係に基づいて、テスト実行メソッド同士の包含関係を特定する（ステップＳ２６０１）。

次に、情報処理装置１００は、それぞれのテスト対象メソッドに対応するテストケース集合と、テスト実行メソッド同士の包含関係とに基づいて、テスト関係グラフを生成する（ステップＳ２６０２）。そして、情報処理装置１００は、特定処理を終了する。これにより、情報処理装置１００は、テスト実行メソッド同士の包含関係に基づいて、規模が比較的小さいテストを実行するテスト実行メソッドから先に利用して、修正パッチの生成および検証を実施可能にすることができる。このため、情報処理装置１００は、本体ＰＲＧに、それぞれ異なる種類の複数のバグの原因となる箇所が含まれていても、生成した修正パッチの妥当性を正しく検証可能にすることができる。

（生成処理手順）
次に、図２７を用いて、情報処理装置１００が実行する、生成処理手順の一例について説明する。生成処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

図２７は、生成処理手順の一例を示すフローチャートである。図２７において、まず、情報処理装置１００は、ｉ＝１に設定する（ステップＳ２７０１）。

次に、情報処理装置１００は、テスト関係グラフのレイヤｉを選択する（ステップＳ２７０２）。そして、情報処理装置１００は、本体ＰＲＧに含まれる、まだ処理対象として選択していないテスト対象メソッドＭ_jを、処理対象に選択する（ステップＳ２７０３）。

次に、情報処理装置１００は、本体ＰＲＧに対して、生成済みの修正パッチを適用する（ステップＳ２７０４）。そして、情報処理装置１００は、選択したテスト対象メソッドＭ_jに関する修正パッチを生成済みであるか否かを判定する（ステップＳ２７０５）。

ここで、生成済みではない場合（ステップＳ２７０５：Ｎｏ）、情報処理装置１００は、ステップＳ２７０６の処理に移行する。一方で、生成済みである場合（ステップＳ２７０５：Ｙｅｓ）、情報処理装置１００は、ステップＳ２７０７の処理に移行する。

ステップＳ２７０６では、情報処理装置１００は、レイヤｉ以下にある１以上のテスト対象メソッドＭ_jに対するテストを実行した結果に基づいて、テスト対象メソッドＭ_jに関する修正パッチを生成する（ステップＳ２７０６）。そして、情報処理装置１００は、ステップＳ２７０４の処理に戻る。

ステップＳ２７０７では、情報処理装置１００は、レイヤｉ以下にある１以上のテスト対象メソッドＭ_jに対するテストを実行した結果に基づいて、本体ＰＲＧに対して適用したそれぞれの修正パッチの妥当性を検証する（ステップＳ２７０７）。

次に、情報処理装置１００は、本体ＰＲＧを、修正パッチを適用する前の状態に戻す（ステップＳ２７０８）。そして、情報処理装置１００は、検証結果が成功であるか否かを判定する（ステップＳ２７０９）。

ここで、検証結果が成功ではない場合（ステップＳ２７０９：Ｎｏ）、情報処理装置１００は、ステップＳ２７１０の処理に移行する。一方で、検証結果が成功である場合（ステップＳ２７０９：Ｙｅｓ）、情報処理装置１００は、ステップＳ２７１１の処理に移行する。

ステップＳ２７１０では、情報処理装置１００は、ｉを、最後に修正パッチを生成したレイヤの階層を示す番号に設定する（ステップＳ２７１０）。そして、情報処理装置１００は、ステップＳ２７０２の処理に戻る。

ステップＳ２７１１では、情報処理装置１００は、本体ＰＲＧの中に、まだ処理対象として選択していないテスト対象メソッドＭ_jが残っているか否かを判定する（ステップＳ２７１１）。

ここで、テスト対象メソッドＭ_jが残っている場合（ステップＳ２７１１：Ｙｅｓ）、情報処理装置１００は、ステップＳ２７０３の処理に戻る。一方で、テスト対象メソッドＭ_jが残っていない場合（ステップＳ２７１１：Ｎｏ）、情報処理装置１００は、ステップＳ２７１２の処理に移行する。

ステップＳ２７１２では、情報処理装置１００は、ｉをインクリメントする（ステップＳ２７１２）。そして、情報処理装置１００は、ｉが、最上位レイヤの階層を示す番号を超えたか否かを判定する（ステップＳ２７１３）。

ここで、ｉが、最上位レイヤの階層を示す番号を超えていない場合（ステップＳ２７１３：Ｎｏ）、情報処理装置１００は、ステップＳ２７０２の処理に移行する。一方で、ｉが、最上位レイヤの階層を示す番号を超えている場合（ステップＳ２７１３：Ｙｅｓ）、情報処理装置１００は、ステップＳ２７１４の処理に移行する。

ステップＳ２７１４では、情報処理装置１００は、生成した修正パッチ群を出力する（ステップＳ２７１４）。そして、情報処理装置１００は、生成処理を終了する。これにより、情報処理装置１００は、ＡＰＲを実現し、本体ＰＲＧに含まれる、それぞれ異なる種類のバグの原因となる複数の箇所を、網羅的に修正可能な修正パッチ群を出力することができる。このため、情報処理装置１００は、開発者にかかる作業負担の低減化を図ることができる。

以上説明したように、情報処理装置１００によれば、テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得することができる。情報処理装置１００によれば、テスト対象コードと、取得したテスト実行コードのそれぞれとに基づいて、取得したテスト対象コードに含まれる処理コードと、当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定することができる。情報処理装置１００によれば、特定した対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行されるテスト対象コードに含まれる処理コード群同士の包含関係を特定することができる。情報処理装置１００によれば、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、修正処理を実施することができる。これにより、情報処理装置１００は、テスト対象コードに含まれる、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正可能にすることができる。

情報処理装置１００によれば、テスト実行コードに対応する名称と、テスト対象コードに含まれる処理コードに対応する名称との類似度を算出することができる。情報処理装置１００によれば、算出した類似度に基づいて、取得したテスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定することができる。これにより、情報処理装置１００は、処理コードと、テスト実行コードとの対応関係を特定する精度の向上を図ることができる。

情報処理装置１００によれば、テスト実行コードと、テスト対象コードに含まれる処理コードとの呼出関係を特定することができる。情報処理装置１００によれば、特定した呼出関係に基づいて、取得したテスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定することができる。これにより、情報処理装置１００は、処理コードと、テスト実行コードとの対応関係を特定することができない状況を回避することができる。

情報処理装置１００によれば、テストを実行する対象とする処理コードの数が相対的に少ないテスト実行コードを、テストを実行する対象とする処理コードの数が相対的に多いテスト実行コードよりも先に実行するよう、修正処理を実施することができる。これにより、情報処理装置１００は、テスト実行コードの規模の大きさを考慮して、修正処理を実施可能にすることができ、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を、順に修正可能にすることができる。

情報処理装置１００によれば、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを実行し、テスト対象コードを修正した後、一方の処理コード群に対するテストを実行するテスト実行コードを実行することができる。これにより、情報処理装置１００は、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を、順に修正することができる。

情報処理装置１００によれば、テスト対象コードを修正することができる。これにより、情報処理装置１００は、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正済みのテスト対象コードを、利用者が利用可能にすることができる。

情報処理装置１００によれば、テスト対象コードに対する修正内容を規定した情報を生成することができる。これにより、情報処理装置１００は、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正可能にする情報を、利用者が利用可能にすることができる。

情報処理装置１００によれば、メソッドであるテスト実行コードを処理対象とすることができる。これにより、情報処理装置１００は、テスト実行コードがメソッド単位である場合に対応し、テスト対象コードに含まれる、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正可能にすることができる。

情報処理装置１００によれば、メソッドである処理コードを処理対象とすることができる。これにより、情報処理装置１００は、処理コードがメソッド単位である場合に対応し、テスト対象コードに含まれる、それぞれ異なる種類の複数のバグのそれぞれのバグの原因となる箇所を修正可能にすることができる。

なお、本実施の形態で説明した情報処理方法は、予め用意されたプログラムをＰＣやワークステーションなどのコンピュータで実行することにより実現することができる。本実施の形態で説明した情報処理プログラムは、コンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。記録媒体は、ハードディスク、フレキシブルディスク、ＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）－ＲＯＭ、ＭＯ（ＭａｇｎｅｔｏＯｐｔｉｃａｌｄｉｓｃ）、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）などである。また、本実施の形態で説明した情報処理プログラムは、インターネットなどのネットワークを介して配布してもよい。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。

（付記２）前記テスト実行コードに対応する名称と、前記テスト対象コードに含まれる処理コードに対応する名称との類似度を算出する、処理を前記コンピュータに実行させ、
前記対応関係を特定する処理は、
算出した前記類似度に基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定する、ことを特徴とする付記１に記載の情報処理プログラム。

（付記３）前記テスト実行コードと、前記テスト対象コードに含まれる処理コードとの呼出関係を特定する、処理を前記コンピュータに実行させ、
前記対応関係を特定する処理は、
特定した前記呼出関係に基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定する、ことを特徴とする付記１または２に記載の情報処理プログラム。

（付記４）前記実施する処理は、
テストを実行する対象とする処理コードの数が相対的に少ないテスト実行コードを、テストを実行する対象とする処理コードの数が相対的に多いテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、ことを特徴とする付記１～３のいずれか一つに記載の情報処理プログラム。

（付記５）前記実施する処理は、
前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを実行し、前記テスト対象コードを修正した後、前記一方の処理コード群に対するテストを実行するテスト実行コードを実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、ことを特徴とする付記１～４のいずれか一つに記載の情報処理プログラム。

（付記６）前記修正処理は、前記テスト対象コードを修正する、ことを特徴とする付記１～５のいずれか一つに記載の情報処理プログラム。

（付記７）前記修正処理は、前記テスト対象コードに対する修正内容を規定した情報を生成する、ことを特徴とする付記１～５のいずれか一つに記載の情報処理プログラム。

（付記８）前記テスト実行コードは、メソッドである、ことを特徴とする付記１～７のいずれか一つに記載の情報処理プログラム。

（付記９）前記処理コードは、メソッドである、ことを特徴とする付記１～８のいずれか一つに記載の情報処理プログラム。

（付記１０）テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
処理をコンピュータが実行することを特徴とする情報処理方法。

（付記１１）テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
制御部を有することを特徴とする情報処理装置。

１００情報処理装置
１０１テスト対象コード
１０２テスト実行コード
２００バグ修正システム
２０１クライアント装置
２１０ネットワーク
３００バス
３０１ＣＰＵ
３０２メモリ
３０３ネットワークＩ／Ｆ
３０４記録媒体Ｉ／Ｆ
３０５記録媒体
４００記憶部
４０１取得部
４０２第１特定部
４０３第２特定部
４０４修正部
４０５出力部
５０１，６０２，２２００本体ＰＲＧ
５０２，６０１，２１００テストＰＲＧ
５１０分類部
５１１一覧
５２０特定部
５２１，１３００テスト関係グラフ
５３０生成部
５４０単一バグ局所化処理
５４１単一バグ局所化結果
５５０単一バグ修正パッチ生成処理
５５１，５６１修正パッチ
５６０単一バグ修正パッチ検証処理
７００，９００，１０００，１２００表
１２１０グラフ

Claims

テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。
前記テスト実行コードに対応する名称と、前記テスト対象コードに含まれる処理コードに対応する名称との類似度を算出する、処理を前記コンピュータに実行させ、
前記対応関係を特定する処理は、
算出した前記類似度に基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定する、ことを特徴とする請求項１に記載の情報処理プログラム。
前記テスト実行コードと、前記テスト対象コードに含まれる処理コードとの呼出関係を特定する、処理を前記コンピュータに実行させ、
前記対応関係を特定する処理は、
特定した前記呼出関係に基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定する、ことを特徴とする請求項１または２に記載の情報処理プログラム。
前記実施する処理は、
テストを実行する対象とする処理コードの数が相対的に少ないテスト実行コードを、テストを実行する対象とする処理コードの数が相対的に多いテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、ことを特徴とする請求項１～３のいずれか一つに記載の情報処理プログラム。
前記実施する処理は、
前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを実行し、前記テスト対象コードを修正した後、前記一方の処理コード群に対するテストを実行するテスト実行コードを実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、ことを特徴とする請求項１～４のいずれか一つに記載の情報処理プログラム。
前記修正処理は、前記テスト対象コードを修正する、ことを特徴とする請求項１～５のいずれか一つに記載の情報処理プログラム。
前記修正処理は、前記テスト対象コードに対する修正内容を規定した情報を生成する、ことを特徴とする請求項１～５のいずれか一つに記載の情報処理プログラム。
テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
処理をコンピュータが実行することを特徴とする情報処理方法。
テスト対象コードに含まれる、１以上の処理コードを含む処理コード群に対するテストを実行するテスト実行コードを複数取得し、
前記テスト対象コードと、取得した前記テスト実行コードのそれぞれとに基づいて、前記テスト対象コードに含まれる処理コードと、少なくとも当該処理コードに対するテストを実行するテスト実行コードとの対応関係を特定し、
特定した前記対応関係に基づいて、それぞれ異なるテスト実行コードによりテストが実行される前記テスト対象コードに含まれる処理コード群同士の包含関係を特定し、
特定した前記包含関係に基づいて、前記包含関係を有する処理コード群の組み合わせのうち、一方の処理コード群に包含される他方の処理コード群に対するテストを実行するテスト実行コードを、前記一方の処理コード群に対するテストを実行するテスト実行コードよりも先に実行するよう、取得した前記テスト実行コードのそれぞれを実行していくことにより、前記テスト対象コードに対する修正処理を実施する、
制御部を有することを特徴とする情報処理装置。