JP7401484B2 - 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム - Google Patents

Description

本発明は、情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラムに関し、特に、当該情報処理装置が複数のＯＳ（Operating System）を実行する場合において、ＯＳ間の通信経路を制御する技術に関する。

マイクロコンピュータ（マイコン）等の情報処理装置を動作させるＯＳには、例えば、ＩＴＲＯＮ（登録商標）等のリアルタイムＯＳや、Ｌｉｎｕｘ（登録商標）等のリッチＯＳなどが存在する。リアルタイムＯＳは、例えばＩｏＴ（Internet of Things）におけるエッジ側の機器の制御において求められるリアルタイムな情報処理を行うことを重視したＯＳである。一方、リッチＯＳは、リアルタイムＯＳと比較してリアルタイム性に関しては劣るものの、ＧＵＩ（Graphical User Interface）等の様々な汎用的な機能を備えたＯＳである。

上述したような特徴の異なる２つのＯＳを同一の機器に組み込む場合、例えば、当該機器にマイクロコンピュータを２つ搭載し、片方のマイクロコンピュータにリアルタイムＯＳを組み込み、もう片方のマイクロコンピュータにリッチＯＳを組み込むことが考えられる。しかしながら、この場合、マイクロコンピュータを２つ搭載することによって機器のコストが高くなる問題がある。このような問題に対応するため、機器に搭載するマイクロコンピュータを１つとし、そのマイクロコンピュータが複数のＯＳを実行するマルチＯＳ構成を備える場合がある。そして、マルチＯＳ構成を備えるシステムにおいて必要となるＯＳ間の通信を行う技術への期待が高まってきている。

このような技術に関連して、特許文献１には、コンピュータシステム上の異なるパーティション中で複数のＯＳを動作させ、各々が共用メモリを介して相互に通信可能にするようにしたコンピュータシステムが開示されている。このシステムは、各パーティションを構成する複数の処理モジュールとメインメモリとを含む。当該各パーティションは別々のＯＳの制御の下で動作する。このシステムでは、少なくとも１つの共用メモリウインドウがメインメモリ内に規定され、複数のパーティションが共用メモリウインドウに対する共用アクセス権を有する。このシステムにおける各パーティションは、異なるパーティションにおいて実行されるプログラムコードにより、共用メモリウインドウを介して相互通信可能である。

また、特許文献２には、マルチＯＳ環境において、ＯＳ間のメッセージ転送を実現する情報処理装置が開示されている。この装置は、物理アドレス空間のメッセージ領域を、メッセージ送信側のＯＳの論理パーティションアドレス空間のメッセージ領域から、メッセージ受信側のＯＳの論理パーティションアドレス空間のメッセージ領域へマッピング状態を切り替える処理を実行することによりＯＳ間のメッセージ転送制御を行なう。

また、特許文献３には、複数のＯＳパーティションにネットワーク通信を分配するため の装置が開示されている。この装置は、ネットワークとコンピュータシステムとの間の通信を可能にする物理ポートと、当該物理ポートと関連付けられた論理ポートとを含む。この装置における各論理ポートはＯＳパーティションの１つと関連付けられ、物理ポートと関連するＯＳパーティションとの間での通信を可能にする。

また、特許文献４には、複数の仮想マシンが動作し、当該複数の仮想マシンと接続されたゲートウェイ装置を備える情報処理装置が開示されている。この装置は、複数の仮想マシン間で送受信されるパケットを識別するための識別情報を取得する。そしてこの装置は、複数の仮想マシン間で送受信されるパケットを、取得した識別情報に基づいて識別し、複数の仮想マシンのうち、送信側仮想マシンから受信側仮想マシンへと折り返す通信制御を行う。

特開２００６－２１６０６８号公報 特開２００６－１２７４６１号公報 特表２００８－５３５３４２号公報 特開２０１６－１５２５６１号公報

マイクロコンピュータ等の情報処理装置が上述したような複数のＯＳを実行するマルチＯＳ構成を備える場合、実行するＯＳ間における通信、及び、ＯＳと外部の装置における通信が発生する。そして、実行するＯＳの数の増加とともに、このような通信を行うために必要となる記憶領域（メモリ）等の情報処理資源（ハードウェア資源）も増加する。しかしながら、例えばＩｏＴにおけるエッジ側の機器に搭載されるマイクロコンピュータは、一般的に大容量のメモリ等を搭載することは困難であり、複数のＯＳに関する上述した通信を、限られた情報処理資源で実現できるようにすることが課題である。上述した特許文献１乃至４が示す技術は、この課題を解決するのに十分であるとは言えない。

本発明の主たる目的は、複数のＯＳを実行する場合において、ＯＳ間における通信、及び、ＯＳと外部の装置とにおける通信を、限られた情報処理資源によって実現する情報処理装置等を提供することにある。

本発明の一態様に係る情報処理装置は、複数のＯＳを実行する情報処理装置であって、個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備え、前記第１の実行手段は、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御する第１の内部通信制御手段を備え、前記第２の実行手段は、前記第１の実行手段との間のＯＳ間の通信を制御する第２の内部通信制御手段を備え、前記第３の実行手段は、前記第１の実行手段との間のＯＳ間の通信を制御する第３の内部通信制御手段を備え、前記第１の実行手段は、さらに、外部の装置との通信を制御する外部通信制御手段と、前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する通信経路確立手段と、を備える。

上記目的を達成する他の見地において、本発明の一態様に係る情報処理装置の制御方法は、個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備えることによって、複数のＯＳを実行する情報処理装置によって、前記第１の実行手段による、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御し、前記第２の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御し、前記第３の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御し、前記第１の実行手段による、外部の装置との通信を制御し、前記第１の実行手段によって、前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する。

また、上記目的を達成する更なる見地において、本発明の一態様に係る情報処理装置の制御プログラムは、個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備えることによって、複数のＯＳを実行する情報処理装置に、前記第１の実行手段による、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御する第１の内部通信制御処理と、前記第２の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御する第２の内部通信制御処理と、前記第３の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御する第３の内部通信制御処理と、前記第１の実行手段による、外部の装置との通信を制御する外部通信制御処理と、前記第１の実行手段による、前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する通信経路確立処理と、を実行させる。

更に、本発明は、係る情報処理装置の制御プログラム（コンピュータプログラム）が格納された、コンピュータ読み取り可能な、不揮発性の記録媒体によっても実現可能である。

本発明によれば、複数のＯＳを実行する場合において、ＯＳ間における通信、及び、ＯＳと外部の装置とにおける通信を、限られた情報処理資源によって実現する情報処理装置等が得られる。

本発明の第１の実施形態に係るマイクロコンピュータ１０の構成を示すブロック図である。 本発明の第１の実施形態に係るマイクロコンピュータ１０がＣＰＵ１２とＣＰＵ１３との間でＯＳ間の通信を行う動作を示すフローチャートである。 本発明の第１の実施形態に係るマイクロコンピュータ１０がＣＰＵ１２により実行されているＯＳと外部装置２０との間で通信する動作を示すフローチャートである。 本発明の第１の実施形態に係るマイクロコンピュータ１０と一般的なマイクロコンピュータとにおいて、実行するＯＳの数とＯＳ間の通信経路の数との関係を例示するグラフである。 本発明の第２の実施形態に係る情報処理装置３０の構成を示すブロック図である。 本発明の各実施形態に係るマイクロコンピュータ１０あるいは情報処理装置３０を実現可能な情報処理装置９００の構成を示すブロック図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施の形態に係るマイクロコンピュータ１０の構成を示すブロック図である。マイクロコンピュータ１０は、様々な電子機器に搭載される情報処理装置である。

マイクロコンピュータ１０は、ＣＰＵ（Central Processing Unit）１１乃至１３、及び、通信デバイス１４を備える。ＣＰＵ１１、１２、及び、１３は、順に、第１の実行手段、第２の実行手段、及び、第３の実行手段の一例である。尚、マイクロコンピュータ１０が備えるＣＰＵの数は３つに限定されず、４つ以上であってもよい。

通信デバイス１４は、有線ＬＡＮ（Local Area Network）あるいは無線ＬＡＮ等の通信インタフェースを備えるデバイスであり、外部装置２０と通信可能に接続されている。

ＣＰＵ１１は、ＯＳ１１０を実行し、ＣＰＵ１２は、ＯＳ１２０を実行し、ＣＰＵ１３は、ＯＳ１３０を実行する。ＯＳ１１０、ＯＳ１２０、及び、ＯＳ１３０は、例えば、ＩＴＲＯＮやＬｉｎｕｘ等のＯＳである。ＯＳ１１０、ＯＳ１２０、及び、ＯＳ１３０は、同じ種別のＯＳであってもよいし、異なる種別のＯＳであってもよい。

ＣＰＵ１１は、仮想通信ドライバ１１１、実通信ドライバ１１２、Ｌ２／Ｌ３スイッチ１１３を備える。ＣＰＵ１２は、仮想通信ドライバ１２１を備える。ＣＰＵ１３は、仮想通信ドライバ１３１を備える。仮想通信ドライバ１１１、１２１、及び、１３１は、順に、第１の内部通信制御手段、第２の内部通信制御手段、及び、第３の内部通信制御手段の一例である。実通信ドライバ１１２は、外部通信制御手段の一例である。Ｌ２／Ｌ３スイッチは、通信経路確立手段の一例である。

仮想通信ドライバ１１１は、ＯＳ１１０を実行するＣＰＵ１１によって行われる、ＯＳ１２０を実行するＣＰＵ１２あるいはＯＳ１３０を実行するＣＰＵ１３との間におけるＯＳ間の通信を制御する。仮想通信ドライバ１２１は、ＯＳ１２０を実行するＣＰＵ１２によって行われる、ＯＳ１１０を実行するＣＰＵ１１あるいはＯＳ１３０を実行するＣＰＵ１３との間におけるＯＳ間の通信を制御する。仮想通信ドライバ１３１は、ＯＳ１３０を実行するＣＰＵ１３によって行われる、ＯＳ１１０を実行するＣＰＵ１１あるいはＯＳ１２０を実行するＣＰＵ１２との間におけるＯＳ間の通信を制御する。

ＣＰＵ１１、１２、及び、１３は、互いにＯＳ間の通信を行う際に、所定の通信プロトコルを使用する。本実施形態では、ＣＰＵ１１、１２、及び、１３は、所定の通信プロトコルとして、ＴＣＰ／ＩＰ（Transmission Control Protocol / Internet Protocol）を使用することとする。即ちこの場合、仮想通信ドライバ１１１、１２１、及び、１３１は、ＴＣＰ／ＩＰを使用した通信を制御する機能を備える。尚、ＣＰＵ１１、１２、及び、１３は、所定の通信プロトコルとして、ＴＣＰ／ＩＰとは異なる通信プロトコルを使用してもよい。

実通信ドライバ１１２は、ＣＰＵ１１が通信デバイス１４を介して外部装置２０と行う通信を制御する。ＣＰＵ１１、１２、及び、１３が、通信プロトコルとしてＴＣＰ／ＩＰを使用する場合、実通信ドライバ１１２は、ＴＣＰ／ＩＰを使用した通信を制御する機能を備える。

Ｌ２／Ｌ３スイッチ１１３は、ＣＰＵ１１、１２、及び、１３の間で行われるＯＳ間の通信に使用する通信経路を確立する。Ｌ２／Ｌ３スイッチ１１３は、また、ＣＰＵ１１、１２、及び、１３のいずれかと外部装置２０との間で行われる通信に使用する通信経路を確立する。

Ｌ２／Ｌ３スイッチ１１３は、ＯＳＩ（Open Systems Interconnection）参照モデルにおけるデータリンク層（第２層）及びネットワーク層（第３層）において通信経路を確立する。Ｌ２／Ｌ３スイッチ１１３は、ＣＰＵ１１、１２、及び、１３の間で行われるＯＳ間の通信に使用する通信経路を確立する場合、データリンク層におけるルーティングを行うことによって、通信経路を確立する。Ｌ２／Ｌ３スイッチ１１３は、ＣＰＵ１１、１２、及び、１３のいずれかと外部装置２０との間で行われる通信に使用する通信経路を確立する場合、ネットワーク層におけるブリッジ接続を行うことによって、通信経路を確立する。

上述した通り、ＣＰＵ１２及び１３は、ＣＰＵ１１が備える実通信ドライバ１１２及びＬ２／Ｌ３スイッチ１１３に相当する構成を備えていない。ＣＰＵ１１は、ＣＰＵ１２とＣＰＵ１３との間で行われるＯＳ間の通信、及び、ＣＰＵ１２あるいはＣＰＵ１３と外部装置２０との間で行われる通信に関して、通信経路を制御するマスターＣＰＵとして動作する。

次に、ＣＰＵ１２がＣＰＵ１３とＯＳ間の通信を行う場合について説明する。

ＣＰＵ１２がＣＰＵ１３とＯＳ間の通信を行う際の通信経路は、マイクロコンピュータ１０の動作環境が所定の条件を満たすか否かによって異なる。当該所定の条件は、例えば、ＣＰＵ１２とＣＰＵ１３との間における通信速度の要件が基準（例えば閾値）以上であることを表す。あるいは、当該所定の条件は、例えば、ＣＰＵ１２がＣＰＵ１３との間における通信に使用可能な情報処理資源として備える量（例えばメモリ容量）が基準（例えば閾値）以上であることを表す。尚、当該所定の条件を表す情報は、例えば、マイクロコンピュータ１０のユーザによる入力操作等によって、マイクロコンピュータ１０のメモリ（不図示）等における所定の記憶領域に記憶されていることとする。

ＣＰＵ１２における仮想通信ドライバ１２１は、マイクロコンピュータ１０の動作環境が上述した条件を満たす場合、ＣＰＵ１２とＣＰＵ１３とを直接接続する通信経路を介して、ＣＰＵ１３における仮想通信ドライバ１３１との通信を行う。即ちこの場合、ＣＰＵ１１は、マスターＣＰＵとして、ＣＰＵ１２とＣＰＵ１３との間の通信経路を確立することを行わない。

ＣＰＵ１２における仮想通信ドライバ１２１は、マイクロコンピュータ１０の動作環境が上述した条件を満たさない場合、ＣＰＵ１１に対して、ＣＰＵ１３との間の通信経路を確立することを依頼する通信を行う。ＣＰＵ１１におけるＬ２／Ｌ３スイッチ１１３は、ＣＰＵ１２からの上述した依頼に応じて、データリンク層におけるルーティングを行うことによって、ＣＰＵ１２とＣＰＵ１３との間のＯＳ間の通信に使用する通信経路を確立する。仮想通信ドライバ１２１は、Ｌ２／Ｌ３スイッチ１１３によって確立された通信経路を介して、ＣＰＵ１３における仮想通信ドライバ１３１との通信を行う。この場合、上述の通り、ＣＰＵ１１は、マスターＣＰＵとして、ＣＰＵ１２とＣＰＵ１３との間の通信経路を確立する。

ＣＰＵ１３がＣＰＵ１２とＯＳ間の通信を行う場合におけるマイクロコンピュータ１０の動作も、上述と同様である。

次に、ＣＰＵ１２により実行されているＯＳ１２０が外部装置２０と通信を行う場合について説明する。

外部装置２０との通信において使用する通信デバイス１４はＣＰＵ１１に接続されているので、ＣＰＵ１２における仮想通信ドライバ１２１は、ＣＰＵ１１に対して、通信デバイス１４を介した外部装置２０との間の通信経路を確立することを依頼する通信を行う。ＣＰＵ１１におけるＬ２／Ｌ３スイッチ１１３は、ＣＰＵ１２からの上述した依頼に応じて、ネットワーク層におけるブリッジ接続を行うことによって、ＯＳ１２０と外部装置２０との間の通信に使用する通信経路を確立する。この場合、上述の通り、ＣＰＵ１１は、マスターＣＰＵとして、ＯＳ１２０と外部装置２０との間の通信経路を確立する。

次に図２及び図３のフローチャートを参照して、本実施形態に係るマイクロコンピュータ１０の動作（処理）について詳細に説明する。

図２は、マイクロコンピュータ１０がＣＰＵ１２とＣＰＵ１３との間でＯＳ間の通信を行う動作を示すフローチャートである。

仮想通信ドライバ１２１は、ＣＰＵ１２によるＣＰＵ１３とのＯＳ間の通信を開始するにあたり、マイクロコンピュータ１０の動作環境が、通信速度の要件や通信に使用可能なメモリ容量等に関する所定の条件を満たすか否かを確認する（ステップＳ１０１）。マイクロコンピュータ１０の動作環境が所定の条件を満たす場合（ステップＳ１０２でＹｅｓ）、仮想通信ドライバ１２１は、ＣＰＵ１２とＣＰＵ１３とを直接接続する通信経路を用いて、仮想通信ドライバ１３１を介して、ＣＰＵ１３とのＯＳ間の通信を行い（ステップＳ１０３）、全体の処理は終了する。

マイクロコンピュータ１０の動作環境が所定の条件を満たない場合（ステップＳ１０２でＮｏ）、仮想通信ドライバ１２１は、ＣＰＵ１１に対して、ＣＰＵ１３との通信を行うための通信経路の確立を依頼する（ステップＳ１０４）。Ｌ２／Ｌ３スイッチ１１３は、データリンク層におけるルーティングを行うことによって、ＣＰＵ１２とＣＰＵ１３との通信経路を確立する（ステップＳ１０５）。仮想通信ドライバ１２１は、確立された通信経路を用いて、仮想通信ドライバ１１１及び仮想通信ドライバ１３１を介して、ＣＰＵ１３とのＯＳ間の通信を行い（ステップＳ１０６）、全体の処理は終了する。

図３は、マイクロコンピュータ１０がＣＰＵ１２において実行されているＯＳ１２０と外部装置２０との間で通信を行う動作を示すフローチャートである。

仮想通信ドライバ１２１は、ＣＰＵ１１に対して、外部装置２０との通信を行うための通信経路の確立を依頼する（ステップＳ２０１）。Ｌ２／Ｌ３スイッチ１１３は、ネットワーク層におけるブリッジ接続を行うことによって、ＯＳ１２０と外部装置２０との通信経路を確立する（ステップＳ２０２）。仮想通信ドライバ１２１は、確立された通信経路を用いて、仮想通信ドライバ１１１、実通信ドライバ１１２、及び、通信デバイス１４を介して、外部装置２０との通信を行い（ステップＳ２０３）、全体の処理は終了する。

本実施形態に係るマイクロコンピュータ１０は、複数のＯＳを実行する場合において、ＯＳ間における通信、及び、ＯＳと外部装置２０とにおける通信を、限られた情報処理資源によって実現することができる。その理由は、マイクロコンピュータ１０は、ＣＰＵ１２とＣＰＵ１３との間のＯＳ通信、及び、ＯＳ１２０あるいはＯＳ１３０と外部装置２０との間の通信に使用する通信経路を、ＣＰＵ１１におけるＬ２／Ｌ３スイッチ１１３により確立するからである。

以下に、本実施形態に係るマイクロコンピュータ１０によって実現される効果について、詳細に説明する。

マイクロコンピュータ等の情報処理装置が複数のＯＳを実行するマルチＯＳ構成を備える場合、実行するＯＳ間における通信、及び、ＯＳと外部の装置における通信が発生する。そして、実行するＯＳの数の増加とともに、このような通信を行うために必要となる記憶領域等の情報処理資源も増加する。しかしながら、例えばＩｏＴにおけるエッジ側の機器に搭載されるマイクロコンピュータは、一般的に大容量のメモリ等を搭載することは困難であり、複数のＯＳに関する上述した通信を、限られた情報処理資源で実現できるようにすることが課題である。

このような課題に対して、本実施形態に係るマイクロコンピュータ１０は、ＯＳ１１０を実行するＣＰＵ１１、ＯＳ１２０を実行するＣＰＵ１２、及び、ＯＳ１３０を実行するＣＰＵ１３を備える。ＣＰＵ１１は、仮想通信ドライバ１１１、実通信ドライバ１１２、及び、Ｌ２／Ｌ３スイッチ１１３を備える。ＣＰＵ１２は、仮想通信ドライバ１２１を備える。ＣＰＵ１３は、仮想通信ドライバ１３１を備える。そして、上述した構成を備えるマイクロコンピュータ１０は、例えば図１乃至図３を参照して上述した通り動作する。即ち、仮想通信ドライバ１１１は、ＣＰＵ１２及びＣＰＵ１３との間のＯＳ間の通信を制御する。仮想通信ドライバ１２１は、ＣＰＵ１１との間のＯＳ間の通信を制御する。仮想通信ドライバ１３１は、ＣＰＵ１１との間のＯＳ間の通信を制御する。実通信ドライバ１１２は、外部装置２０との通信を制御する。そして、Ｌ２／Ｌ３スイッチ１１３は、ＣＰＵ１２とＣＰＵ１３との間の通信、及び、ＣＰＵ１２あるいはＣＰＵ１３と外部装置２０との間の通信に使用する通信経路を確立する。

図４は、本実施形態に係るマイクロコンピュータ１０と一般的なマイクロコンピュータとにおいて、実行するＯＳの数とＯＳ間の通信経路の数との関係を例示するグラフである。図４のグラフにおいて、実線は、本実施形態に係るマイクロコンピュータ１０に関する当該関係を表し、点線は、一般的なマイクロコンピュータに関する当該関係を表す。但し、図４のグラフにおける本実施形態に係るマイクロコンピュータ１０に関する当該関係は、マイクロコンピュータ１０の動作環境が、上述した通信速度の要件や通信に使用可能なメモリ容量等に関する所定の条件を満たさない場合における関係を表す。

一般的なマイクロコンピュータでは、実行する全てのＯＳ間において、１対１に通信経路を設定するので、実行するＯＳの数を表すｎ（ｎは２以上の任意の整数）に対して、ＯＳ間の通信経路の数は、図４に例示する通り、（１／２）ｘｎｘ（ｎ－１）となる。ただし、「ｘ」は乗算を表す演算子である。

これに対して、本実施形態に係るマイクロコンピュータ１０では、ＣＰＵ１１が他のＣＰＵに関するＯＳ間の通信の通信経路を制御するマスターＣＰＵとして動作するので、ＣＰＵ１１とその他のＣＰＵとの間において、１対１に通信経路を設定すればよい。従って、マイクロコンピュータ１０における通信経路の数は、図４に例示する通り、ｎ－１となる。

図４に例示する通り、実行するＯＳの数が大きくなればなるほど、マイクロコンピュータ１０におけるＯＳ間の通信経路の数は、一般的なマイクロコンピュータにおけるＯＳ間の通信経路の数と比較して、大きく削減される。通常、ＯＳ間の通信を行うにあたり、通信経路ごとに、通信するデータ等を格納するメモリ等の情報処理資源を確保する必要があるので、通信経路の数が小さいほど、ＯＳ間の通信のために確保する情報処理資源の量も少なくて済む。したがって、マイクロコンピュータ１０は、複数のＯＳを実行する場合において、ＯＳ間における通信を、限られた情報処理資源によって実現することができる。

また、本実施形態に係るマイクロコンピュータ１０では、ＣＰＵ１２及び１３は通信デバイス１４とは接続されておらず、ＯＳ１２０あるいはＯＳ１３０が外部装置２０と通信を行う際に、ＣＰＵ１１をマスターＣＰＵとする通信経路の制御を行う。これにより、マイクロコンピュータ１０は、ＯＳと外部装置２０とにおける通信を、限られた情報処理資源によって実現することができる。

また、本実施形態に係るマイクロコンピュータ１０は、マイクロコンピュータ１０の動作環境が通信速度の要件や通信に使用可能なメモリ容量等に関する所定の条件を満たす場合、ＣＰＵ１１のＬ２／Ｌ３スイッチ１１３によって確立された通信経路を介さずに、ＣＰＵ１２がＣＰＵ１３と直接通信するように制御する。そして、マイクロコンピュータ１０は、当該動作環境が所定の条件を満たさない場合、Ｌ２／Ｌ３スイッチ１１３によって確立された通信経路を介して、ＣＰＵ１２がＣＰＵ１３と通信するように制御する。例えば、ＣＰＵ１２がＣＰＵ１３と直接通信する場合、ＣＰＵ１２がＬ２／Ｌ３スイッチ１１３によって確立された通信経路を介してＣＰＵ１３と通信する場合と比較して、その通信速度は速くなる。これにより、マイクロコンピュータ１０は、所望の動作環境に応じて、ＯＳ間の通信経路を好適に構築することができる。

また、本実施形態に係るマイクロコンピュータ１０は、ＯＳ間の通信の通信プロトコルとして、例えばＴＣＰ／ＩＰのような既存の通信プロトコルを使用する。したがって、マイクロコンピュータ１０は、ＯＳ間の通信を利用するアプリケーションに関して、汎用的なソケット通信のプログラミングを用いた通信プログラムの作成を可能にする。これにより、マイクロコンピュータ１０は、既存のソフトウェア資産の流用によるソフトウェアの作成の効率化を実現することができる。

尚、マイクロコンピュータ１０におけるＯＳを実行する単位に関して、１つのＣＰＵが１つのＯＳを実行することに限定されない。マイクロコンピュータ１０において、例えば、１つのＣＰＵが複数のＯＳを実行してもよいし、ＣＰＵに含まれる個々のコアが１以上のＯＳを実行してもよい。あるいは、マイクロコンピュータ１０に構築された複数の仮想マシンの個々がＯＳを実行するようにしてもよい。
＜第２の実施形態＞
図５は、本発明の第２の実施形態に係る情報処理装置３０の構成を示すブロック図である。

本実施形態に係る情報処理装置３０は、複数のＯＳを実行する情報処理装置であって、ＯＳ３１０を実行する第１の実行部３１、ＯＳ３２０を実行する第２の実行部３２、及び、ＯＳ３３０を実行する第３の実行部３３を備えている。第１の実行部３１、第２の実行部３２、及び、第３の実行部３３は、順に、第１の実行手段、第２の実行手段、及び、第３の実行手段の一例である。第１の実行部３１、第２の実行部３２、及び、第３の実行部３３は、例えば、第１の実施形態に係るＣＰＵ１１、ＣＰＵ１２、及び、ＣＰＵ１３と同様に動作する。ＯＳ３１０、ＯＳ３２０、及び、ＯＳ３３０は、例えば、第１の実施形態に係るＯＳ１１０、ＯＳ１２０、及び、ＯＳ１３０と同様なＯＳである。

第１の実行部３１は、第１の内部通信制御部３１１、外部通信制御部３１２、及び、通信経路確立部３１３を備える。第１の内部通信制御部３１１、外部通信制御部３１２、及び、通信経路確立部３１３は、順に、第１の内部通信制御手段、外部通信制御手段、及び、通信経路確立手段の一例である。

第１の内部通信制御部３１１は、第２の実行部３２及び第３の実行部３３との間のＯＳ間の通信を制御する。第１の内部通信制御部３１１は、例えば、第１の実施形態に係る仮想通信ドライバ１１１と同様に動作する。

第２の実行部３２は、第２の内部通信制御部３２１を備える。第３の実行部３３は、第３の内部通信制御部３３１を備える。第２の内部通信制御部３２１、及び、第３の内部通信制御部３３１は、順に、第２の内部通信制御手段、及び、第３の内部通信制御手段の一例である。

第２の内部通信制御部３２１は、第１の実行部３１との間のＯＳ間の通信を制御する。第３の内部通信制御部３３１は、第１の実行部３１との間のＯＳ間の通信を制御する。第２の内部通信制御部３２１、及び、第３の内部通信制御部３３１は、例えば、第１の実施形態に係る仮想通信ドライバ１２１、及び、仮想通信ドライバ１３１と同様に動作する。

外部通信制御部３１２は、外部の装置４０との通信を制御する。外部通信制御部３１２は、例えば、第１の実施形態に係る実通信ドライバ１１２と同様に動作する。

通信経路確立部３１３は、第２の実行部３２と第３の実行部３３との間の通信、及び、第２の実行部３２あるいは第３の実行部３３と外部の装置４０との間の通信に使用する通信経路を確立する。通信経路確立部３１３は、例えば、第１の実施形態に係るＬ２／Ｌ３スイッチ１１３と同様に動作する。

本実施形態に係る情報処理装置３０は、複数のＯＳを実行する場合において、ＯＳ間における通信、及び、ＯＳと外部の装置４０とにおける通信を、限られた情報処理資源によって実現することができる。その理由は、情報処理装置３０は、第２の実行部３２と第３の実行部３３との間のＯＳ通信、及び、ＯＳ３２０あるいはＯＳ３３０と外部の装置４０との間の通信に使用する通信経路を、第１の実行部３１における通信経路確立部３１３により確立するからである。

＜ハードウェア構成例＞
上述した各実施形態において図１、及び、図５に示したマイクロコンピュータあるいは情報処理装置における各部は、専用のＨＷ（ＨａｒｄＷａｒｅ）（電子回路）によって実現することができる。また、図１、及び、図５において、少なくとも、下記構成は、プロセッサによって実行される命令を含むソフトウェアプログラムの機能（処理）単位（ソフトウェアモジュール）と捉えることができる。
・仮想通信ドライバ１１１、１２１、１３１、
・実通信ドライバ１１２、
・Ｌ２／Ｌ３スイッチ１１３、
・第１の内部通信制御部３１１、
・外部通信制御部３１２、
・通信経路確立部３１３、
・第２の内部通信制御部３２１、
・第３の内部通信制御部３３１。

但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図６を参照して説明する。

図６は、本発明の各実施形態に係るマイクロコンピュータあるいは情報処理装置を実現可能な情報処理装置９００（コンピュータ）の構成を例示的に説明する図である。即ち、図６は、図１、及び、図５に示したマイクロコンピュータあるいは情報処理装置を実現可能なコンピュータ（情報処理装置）の構成であって、上述した実施形態における各機能を実現可能なハードウェア環境を表す。

図６に示した情報処理装置９００は、構成要素として下記を備えている。
・ＣＰＵ（Ｃｅｎｔｒａｌ＿Ｐｒｏｃｅｓｓｉｎｇ＿Ｕｎｉｔ）９０１、
・ＲＯＭ（Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）９０２、
・ＲＡＭ（Ｒａｎｄｏｍ＿Ａｃｃｅｓｓ＿Ｍｅｍｏｒｙ）９０３、
・ハードディスク（記憶装置）９０４、
・通信インタフェース９０５、
・バス９０６（通信線）、
・ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ＿Ｄｉｓｃ＿Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）等の記録媒体９０７に格納されたデータを読み書き可能なリーダライタ９０８、
・モニターやスピーカ、キーボード等の入出力インタフェース９０９。

即ち、上記構成要素を備える情報処理装置９００は、これらの構成がバス９０６を介して接続された一般的なコンピュータである。情報処理装置９００は、ＣＰＵ９０１を複数備える場合もあれば、マルチコアにより構成されたＣＰＵ９０１を備える場合もある。

そして、上述した実施形態は、図６に示した情報処理装置９００に対して、次の機能を実現可能なコンピュータプログラムを供給してもよい。例えば、その機能とは、その実施形態の説明において参照したブロック構成図（図１及び図５）における上述した構成、或いはフローチャート（図２及び図３）の機能である。上述した実施形態に係るサーバあるいは情報処理装置の機能は、その後、そのコンピュータプログラムを、当該ハードウェアのＣＰＵ９０１に読み出して解釈し実行することによって達成される。また、当該装置内に供給されたコンピュータプログラムは、読み書き可能な揮発性のメモリ（ＲＡＭ９０３）、または、ＲＯＭ９０２やハードディスク９０４等の不揮発性の記憶デバイスに格納すれば良い。

また、前記の場合において、当該ハードウェア内へのコンピュータプログラムの供給方法は、現在では一般的な手順を採用することができる。その手順としては、例えば、ＣＤ－ＲＯＭ等の各種記録媒体９０７を介して当該装置内にインストールする方法や、インターネット等の通信回線を介して外部よりダウンロードする方法等がある。そして、このような場合において、本実施形態に係る情報処理装置に供給されるコンピュータプログラムは、そのプログラムを構成するコード或いは、そのコードが格納された記録媒体９０７によって構成されると捉えることができる。

以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。

１０ マイクロコンピュータ
１１ ＣＰＵ
１１０ ＯＳ
１１１ 仮想通信ドライバ
１１２ 実通信ドライバ
１１３ Ｌ２／Ｌ３スイッチ
１２ ＣＰＵ
１２０ ＯＳ
１２１ 仮想通信ドライバ
１３ ＣＰＵ
１３０ ＯＳ
１３１ 仮想通信ドライバ
１４ 通信デバイス
２０ 外部装置
３０ 情報処理装置
３１ 第１の実行部
３１０ ＯＳ
３１１ 第１の内部通信制御部
３１２ 外部通信制御部
３１３ 通信経路確立部
３２ 第２の実行部
３２０ ＯＳ
３２１ 第２の内部通信制御部
３３ 第３の実行部
３３０ ＯＳ
３３１ 第３の内部通信制御部
４０ 外部の装置
９００ 情報処理装置
９０１ ＣＰＵ
９０２ ＲＯＭ
９０３ ＲＡＭ
９０４ ハードディスク（記憶装置）
９０５ 通信インタフェース
９０６ バス
９０７ 記録媒体
９０８ リーダライタ
９０９ 入出力インタフェース

Claims (9)

1. 複数のＯＳ（Operating System）を実行する情報処理装置であって、個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備え、
   前記第１の実行手段は、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御する第１の内部通信制御手段を備え、
   前記第２の実行手段は、前記第１の実行手段との間のＯＳ間の通信を制御する第２の内部通信制御手段を備え、
   前記第３の実行手段は、前記第１の実行手段との間のＯＳ間の通信を制御する第３の内部通信制御手段を備え、
   前記第１の実行手段は、さらに、
   外部の装置との通信を制御する外部通信制御手段と、
   前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する通信経路確立手段と、
   を備え、
   前記第２の内部通信制御手段は、
   前記情報処理装置の動作環境が所定の条件を満たす場合、前記通信経路確立手段によって確立された前記通信経路を介さずに、前記第２の実行手段が前記第３の実行手段と直接通信するように制御し、
   前記情報処理装置の動作環境が所定の条件を満たさない場合、前記通信経路確立手段によって確立された前記通信経路を介して、前記第２の実行手段が前記第３の実行手段と通信するように制御する、
   情報処理装置。
2. 前記所定の条件は、前記第２の実行手段と前記第３の実行手段との間における通信速度の要件が基準以上であることを表す、
   請求項１に記載の情報処理装置。
3. 前記所定の条件は、前記第２の実行手段と前記第３の実行手段との間における通信に使用可能な情報処理資源として備える量が、基準以上であることを表す、
   請求項１または請求項２に記載の情報処理装置。
4. 前記第１の内部通信制御手段、前記第２の内部通信制御手段、前記第３の内部通信制御手段、及び、前記外部通信制御手段は、所定の通信プロトコルを用いた通信を制御する、
   請求項１乃至請求項３のいずれか一項に記載の情報処理装置。
5. 前記所定の通信プロトコルは、ＴＣＰ／ＩＰ（Transmission Control Protocol / Internet Protocol）である、
   請求項４に記載の情報処理装置。
6. 前記通信経路確立手段は、ＯＳＩ（Open Systems Interconnection）参照モデルのデータリンク層のスイッチ、及び、ネットワーク層のスイッチを含み、
   前記第２の実行手段と前記第３の実行手段との間の通信に使用する前記通信経路を確立する場合は、前記データリンク層のスイッチを使用し、
   前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する前記通信経路を確立する場合は、前記ネットワーク層のスイッチを使用する、
   請求項１乃至請求項５のいずれか一項に記載の情報処理装置。
7. 前記第１の実行手段、前記第２の実行手段、及び、前記第３の実行手段は、前記情報処理装置に含まれるＣＰＵ（Central Processing Unit）、前記情報処理装置に含まれるＣＰＵに含まれるコア、あるいは前記情報処理装置に構築された仮想マシンである、
   請求項１乃至請求項６のいずれか一項に記載の情報処理装置。
8. 個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備えることによって、複数のＯＳを実行する情報処理装置によって、
   前記第１の実行手段による、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御し、
   前記第２の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御し、
   前記第３の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御し、
   前記第１の実行手段による、外部の装置との通信を制御し、
   前記第１の実行手段によって、前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する、
   方法であって、
   前記情報処理装置の動作環境が所定の条件を満たす場合、確立された前記通信経路を介さずに、前記第２の実行手段が前記第３の実行手段と直接通信するように制御し、
   前記情報処理装置の動作環境が所定の条件を満たさない場合、確立された前記通信経路を介して、前記第２の実行手段が前記第３の実行手段と通信するように制御する、
   情報処理装置の制御方法。
9. 個々にＯＳを実行する第１の実行手段、第２の実行手段、及び、第３の実行手段を備えることによって、複数のＯＳを実行する情報処理装置に、
   前記第１の実行手段による、前記第２の実行手段及び前記第３の実行手段との間のＯＳ間の通信を制御する第１の内部通信制御処理と、
   前記第２の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御する第２の内部通信制御処理と、
   前記第３の実行手段による、前記第１の実行手段との間のＯＳ間の通信を制御する第３の内部通信制御処理と、
   前記第１の実行手段による、外部の装置との通信を制御する外部通信制御処理と、
   前記第１の実行手段による、前記第２の実行手段と前記第３の実行手段との間の通信、及び、前記第２の実行手段あるいは前記第３の実行手段と前記外部の装置との間の通信に使用する通信経路を確立する通信経路確立処理と、
   を実行させるためのプログラムであって、
   前記第２の内部通信制御処理は、
   前記情報処理装置の動作環境が所定の条件を満たす場合、前記通信経路確立処理によって確立された前記通信経路を介さずに、前記第２の実行手段が前記第３の実行手段と直接通信するように制御し、
   前記情報処理装置の動作環境が所定の条件を満たさない場合、前記通信経路確立処理によって確立された前記通信経路を介して、前記第２の実行手段が前記第３の実行手段と通信するように制御する、
   情報処理装置の制御プログラム。

Images