JP7399063B2

JP7399063B2 - 電力変換装置

Info

Publication number: JP7399063B2
Application number: JP2020184896A
Authority: JP
Inventors: 将樹佐藤
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2020-11-05
Filing date: 2020-11-05
Publication date: 2023-12-15
Anticipated expiration: 2040-11-05
Also published as: JP2022074661A

Description

本発明の実施形態は、電力変換装置に関する。

複数のサイリスタ素子を直列に接続したサイリスタバルブと、サイリスタバルブの駆動（点弧）を制御する制御装置と、を備えた電力変換装置が知られている。制御装置は、例えば、ＶＢＥ（Valve Base Electronics）などと呼ばれている。

サイリスタバルブは、サイリスタ素子の順方向電圧を検出し、検出した順方向電圧に応じた順方向電圧信号を制御装置に出力する電圧検出器を有する。制御装置は、電圧検出器から入力された順方向電圧信号を基に、ゲート信号を生成し、生成したゲート信号をサイリスタ素子に入力することにより、サイリスタバルブの駆動を制御する。

こうした電力変換装置において、制御装置を二重化することが検討されている。すなわち、サイリスタバルブの駆動を２台の制御装置のそれぞれで制御できるようにする。これにより、一方の制御装置に故障などが発生した際にも、他方の制御装置で運転を継続することができ、電力変換装置の運転継続性を向上させることができる。

上記のように、制御装置においてサイリスタバルブの駆動を制御するためには、順方向電圧信号が必要となる。従って、制御装置を二重化する場合には、２台の制御装置のそれぞれに順方向電圧信号を入力する必要がある。

２台の制御装置に順方向電圧信号を入力する方法として、２台の制御装置に対応した２台の電圧検出器を複数のサイリスタ素子のそれぞれに対して設けることが考えられる。すなわち、制御装置の二重化に対応させて、電圧検出器も二重化し、一方の電圧検出器から一方の制御装置に順方向電圧信号を入力し、他方の電圧検出器から他方の制御装置に順方向電圧信号を入力する。これにより、２台の制御装置に順方向電圧信号を適切に入力することができる。

しかしながら、複数のサイリスタ素子のそれぞれに対して２台の電圧検出器を設ける構成では、サイリスタバルブの部品点数が増加し、サイリスタバルブの構成が複雑化してしまうことが懸念される。サイリスタ素子の数量は、数十～数百に及ぶため、それに応じて電圧検出器に関する用品数量も増加してしまう。このため、電力変換装置においては、サイリスタバルブの構成の複雑化を抑制しつつ、制御装置を二重化できるようにすることが望まれる。

特開２０１４－１１７１１６号公報

本発明の実施形態は、サイリスタバルブの構成の複雑化を抑制しつつ、制御装置を二重化できるようにした電力変換装置を提供する。

本発明の実施形態によれば、サイリスタバルブと、前記サイリスタバルブの駆動を制御する第１制御装置と、前記サイリスタバルブの駆動を制御する第２制御装置と、を備え、前記サイリスタバルブは、一対の端子と、前記一対の端子の間に直列に接続された複数のサイリスタ素子と、前記複数のサイリスタ素子のそれぞれに並列に接続され、前記複数のサイリスタ素子のそれぞれに印加された順方向の電圧を検出する複数の電圧検出器と、を有し、前記複数の電圧検出器のそれぞれは、前記サイリスタ素子に印加された順方向の電圧を検出するための発光素子を有し、前記発光素子は、前記サイリスタ素子に印加された順方向の電圧が所定値以上の時に点灯し、前記所定値未満の時に消灯する光信号の順方向電圧信号を出力し、前記複数の電圧検出器は、前記順方向電圧信号を前記第１制御装置に出力する第１グループと、前記順方向電圧信号を前記第２制御装置に出力する第２グループと、に分けられている電力変換装置が提供される。

サイリスタバルブの構成の複雑化を抑制しつつ、制御装置を二重化できるようにした電力変換装置が提供される。

第１の実施形態に係る電力変換装置を模式的に表すブロック図である。第１の実施形態に係る電力変換装置の変形例を模式的に表すブロック図である。第２の実施形態に係る電力変換装置を模式的に表すブロック図である。第３の実施形態に係る電力変換装置を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、第１制御装置１１と、第２制御装置１２と、サイリスタバルブ１４と、を備える。

サイリスタバルブ１４は、例えば、サイリスタ制御リアクトル（ＴＣＲ：Thyristor Controlled Reactor）方式を採用した静止型無効電力補償装置（ＳＶＣ：Static Var Compensator)の一部を構成する。電力変換装置１０は、換言すれば、無効電力補償装置である。電力変換装置１０は、例えば、複数のサイリスタバルブ１４を備える。但し、電力変換装置１０は、無効電力補償装置に限ることなく、サイリスタバルブ１４のオン・オフによって電力の変換を行う任意の電力変換装置でよい。サイリスタバルブ１４は、例えば、三相ブリッジ整流回路の一部を構成するものなどでもよい。

第１制御装置１１及び第２制御装置１２は、サイリスタバルブ１４の駆動（点弧）を制御する。換言すれば、第１制御装置１１及び第２制御装置１２は、サイリスタバルブ１４のオンタイミングを制御する。第１制御装置１１及び第２制御装置１２は、例えば、ＶＢＥ（Valve Base Electronics）である。

このように、電力変換装置１０は、第１制御装置１１及び第２制御装置１２の２台の制御装置を備える。換言すれば、電力変換装置１０は、制御装置を二重化している。これにより、電力変換装置１０では、第１制御装置１１及び第２制御装置１２の一方が故障した場合などにおいても、第１制御装置１１及び第２制御装置１２の他方で運転（サイリスタバルブ１４による電力の変換動作）を継続することができ、高い運転継続性を得ることができる。

サイリスタバルブ１４は、一対の端子Ｔ１、Ｔ２と、複数の第１サイリスタ素子２１と、複数の第２サイリスタ素子２２と、複数のスナバ回路２６と、複数の分圧抵抗２８と、複数の電圧検出器３０と、を有する。

複数の第１サイリスタ素子２１は、一対の端子Ｔ１、Ｔ２の間に直列に接続されている。複数の第２サイリスタ素子２２は、一対の端子Ｔ１、Ｔ２の間に直列に接続されるとともに、複数の第１サイリスタ素子２１と逆並列に接続されている。複数の第２サイリスタ素子２２に流れる電流の向きは、複数の第１サイリスタ素子２１に流れる電流の向きと逆向きである。例えば、各第１サイリスタ素子２１は、端子Ｔ２から端子Ｔ１に向かう方向に電流を流し、各第２サイリスタ素子２２は、端子Ｔ１から端子Ｔ２に向かう方向に電流を流す。このように、サイリスタバルブ１４では、端子Ｔ２から端子Ｔ１に向かう方向、及び端子Ｔ１から端子Ｔ２に向かう方向の双方向に電流を流すことができる。

複数のスナバ回路２６は、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のそれぞれに並列に接続されている。複数のスナバ回路２６は、サイリスタバルブ１４の端子Ｔ１と端子Ｔ２との間に加わる交流電圧成分を複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２に対して均一になるように分圧すると共に、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のターンオン及びターンオフ時に複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２に加わる過渡的な電圧分担の不均一及び過電圧から複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２を保護する。複数のスナバ回路２６は、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２に対して電力損失を低減させ、安定したスイッチングをさせるために設けられている。

各スナバ回路２６は、抵抗素子２６ａと、抵抗素子２６ａに直列に接続されたコンデンサ２６ｂと、を有する。但し、各スナバ回路２６の構成は、これに限ることなく、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の保護を適切に行うことができる任意の構成でよい。

複数の分圧抵抗２８及び複数の電圧検出器３０は、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のそれぞれに並列に接続されている。複数の分圧抵抗２８は、複数の電圧検出器３０と直列に接続されている。すなわち、分圧抵抗２８及び電圧検出器３０の直列接続体が、第１サイリスタ素子２１及び第２サイリスタ素子２２と並列に接続されている。

複数の分圧抵抗２８は、一対の端子Ｔ１、Ｔ２の間に印加される直流電圧成分を複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２に対して均一になるように分圧するとともに、複数の電圧検出器３０に流れる電流を抑制する。

複数の電圧検出器３０は、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のそれぞれに印加された順方向の電圧を検出する。電圧検出器３０は、第１サイリスタ素子２１に印加された順方向の電圧を検出するための第１発光素子３１と、第２サイリスタ素子２２に印加された順方向の電圧を検出するための第２発光素子３２と、を有する。第１発光素子３１及び第２発光素子３２には、例えば、ＬＥＤ（Light Emitting Diode）が用いられる。但し、第１発光素子３１及び第２発光素子３２は、ＬＥＤに限ることなく、任意の発光素子でよい。

第１発光素子３１は、第１サイリスタ素子２１に印加された順方向の電圧が第１所定値以上の時に点灯し、第１所定値未満の時に消灯する光信号の第１順方向電圧信号ＦＶ１を出力する。同様に、第２発光素子３２は、第２サイリスタ素子２２に印加された順方向の電圧が第２所定値以上の時に点灯し、第２所定値未満の時に消灯する光信号の第２順方向電圧信号ＦＶ２を出力する。第２所定値は、第１所定値と実質的に同じでもよいし、第１所定値と異なってもよい。

このように、電圧検出器３０は、第１発光素子３１を点灯させることにより、第１サイリスタ素子２１に第１所定値以上の順方向の電圧が印加された状態を検出し、第２発光素子３２を点灯させることにより、第２サイリスタ素子２２に第２所定値以上の順方向の電圧が印加された状態を検出する。そして、電圧検出器３０は、第１発光素子３１の点灯及び消灯に基づく光信号の第１順方向電圧信号ＦＶ１と、第２発光素子３２の点灯及び消灯に基づく光信号の第２順方向電圧信号ＦＶ２と、を出力する。

図１に表したように、電力変換装置１０では、複数の電圧検出器３０が、第１順方向電圧信号ＦＶ１を第１制御装置１１に出力し、第２順方向電圧信号ＦＶ２を第２制御装置１２に出力する第１グループＧ１と、第２順方向電圧信号ＦＶ２を第１制御装置１１に出力し、第１順方向電圧信号ＦＶ１を第２制御装置１２に出力する第２グループＧ２と、に分けられている。

第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０は、例えば、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の直列接続の方向において交互に並ぶように配置されている。より詳しくは、第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０は、直列接続の方向において１つずつ交互に並べて配置されている。

但し、第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０の配置は、上記に限定されるものではない。例えば、第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０は、２つずつや３つずつなどの単位で交互に並べて配置してもよい。あるいは、第１グループＧ１の電圧検出器３０を端子Ｔ１及び端子Ｔ２の一方側に寄せて配置し、第２グループＧ２の電圧検出器３０を端子Ｔ１及び端子Ｔ２の他方側に寄せて配置してもよい。

複数の電圧検出器３０の数が偶数である場合、第１グループＧ１の電圧検出器３０の数は、第２グループＧ２の電圧検出器３０の数と同じである。複数の電圧検出器３０の数が奇数である場合、第１グループＧ１の電圧検出器３０の数は、第２グループＧ２の電圧検出器３０の数と１つ違いである。但し、第１グループＧ１の電圧検出器３０の数は、第２グループＧ２の電圧検出器３０の数と異なってもよい。第１グループＧ１の電圧検出器３０の数、及び第２グループＧ２の電圧検出器３０の数は、任意の数でよい。

電力変換装置１０は、複数の光ファイバ４１～４４を備える。光ファイバ４１は、第１グループＧ１の電圧検出器３０の第１発光素子３１と第１制御装置１１とを接続する。光ファイバ４２は、第１グループＧ１の電圧検出器３０の第２発光素子３２と第２制御装置１２とを接続する。光ファイバ４３は、第２グループＧ２の電圧検出器３０の第１発光素子３１と第２制御装置１２とを接続する。光ファイバ４４は、第２グループＧ２の電圧検出器３０の第２発光素子３２と第１制御装置１１とを接続する。

これにより、第１グループＧ１の電圧検出器３０の第１順方向電圧信号ＦＶ１と、第２グループＧ２の電圧検出器３０の第２順方向電圧信号ＦＶ２と、が、第１制御装置１１に入力される。そして、第１グループＧ１の電圧検出器３０の第２順方向電圧信号ＦＶ２と、第２グループＧ２の電圧検出器３０の第１順方向電圧信号ＦＶ１と、が、第２制御装置１２に入力される。

第１制御装置１１は、複数の光電変換器５１と、複数の光電変換器５２と、を有する。複数の光電変換器５１は、光ファイバ４１を介して入力された光信号の第１順方向電圧信号ＦＶ１を受信し、第１順方向電圧信号ＦＶ１を電気信号に変換する。複数の光電変換器５２は、光ファイバ４４を介して入力された光信号の第２順方向電圧信号ＦＶ２を受信し、第２順方向電圧信号ＦＶ２を電気信号に変換する。

第２制御装置１２は、複数の光電変換器５３と、複数の光電変換器５４と、を有する。複数の光電変換器５３は、光ファイバ４３を介して入力された光信号の第１順方向電圧信号ＦＶ１を受信し、第１順方向電圧信号ＦＶ１を電気信号に変換する。複数の光電変換器５４は、光ファイバ４２を介して入力された光信号の第２順方向電圧信号ＦＶ２を受信し、第２順方向電圧信号ＦＶ２を電気信号に変換する。

第１制御装置１１は、入力された第１順方向電圧信号ＦＶ１を基に、複数の第１サイリスタ素子２１のゲート信号を生成し、生成したゲート信号を複数の第１サイリスタ素子２１に入力することにより、複数の第１サイリスタ素子２１の駆動を制御する。これにより端子Ｔ２から端子Ｔ１に向かう方向に電流を流すことができる。

同様に、第１制御装置１１は、入力された第２順方向電圧信号ＦＶ２を基に、複数の第２サイリスタ素子２２のゲート信号を生成し、生成したゲート信号を複数の第２サイリスタ素子２２に入力することにより、複数の第２サイリスタ素子２２の駆動を制御する。これにより端子Ｔ１から端子Ｔ２に向かう方向に電流を流すことができる。

第２制御装置１２の動作は、第１制御装置１１の動作と同様であるから、詳細な説明は、省略する。なお、電力変換装置１０は、例えば、第１制御装置１１及び第２制御装置１２から出力されるゲート信号を複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のそれぞれに入力するための複数の光ファイバをさらに備えるが、図１では、図を見やすくするため、ゲート信号を入力するための光ファイバなどの図示を便宜的に省略している。

このように、本実施形態に係る電力変換装置１０では、複数の電圧検出器３０が、第１順方向電圧信号ＦＶ１を第１制御装置１１に出力し、第２順方向電圧信号ＦＶ２を第２制御装置１２に出力する第１グループＧ１と、第２順方向電圧信号ＦＶ２を第１制御装置１１に出力し、第１順方向電圧信号ＦＶ１を第２制御装置１２に出力する第２グループＧ２と、に分けられている。

これにより、本実施形態に係る電力変換装置１０では、第１制御装置１１と第２制御装置１２とを備え、制御装置を二重化する場合にも、２台の制御装置に対応した２台の電圧検出器３０を複数のサイリスタ素子２１、２２のそれぞれに対して設ける構成と比べて、サイリスタバルブ１４の構成の複雑化を抑制することができる。例えば、複数のサイリスタ素子２１、２２に対して１台の電圧検出器３０を設けるだけでよく、サイリスタバルブ１４における部品点数の増加を抑制することができる。例えば、部品点数の増加にともなうコスト増などを抑制することができる。本実施形態に係る電力変換装置１０では、サイリスタバルブ１４の構成の複雑化を抑制しつつ、制御装置を二重化することができる。

なお、電力変換装置１０の構成では、第１制御装置１１は、第２グループＧ２の電圧検出器３０の第１順方向電圧信号ＦＶ１を受け取ることができない。このため、第１制御装置１１は、複数の第１サイリスタ素子２１の駆動を制御する際に、第１グループＧ１の電圧検出器３０の第１順方向電圧信号ＦＶ１を基に、第２グループＧ２の電圧検出器３０の第１順方向電圧信号ＦＶ１を予測する。また、第１制御装置１１は、第１グループＧ１の電圧検出器３０の第２順方向電圧信号ＦＶ２を受け取ることができない。このため、第１制御装置１１は、複数の第２サイリスタ素子２２の駆動を制御する際に、第２グループＧ２の電圧検出器３０の第２順方向電圧信号ＦＶ２を基に、第１グループＧ１の電圧検出器３０の第２順方向電圧信号ＦＶ２を予測する。

同様に、第２制御装置１２は、第１グループＧ１の電圧検出器３０の第１順方向電圧信号ＦＶ１を受け取ることができない。このため、第２制御装置１２は、複数の第１サイリスタ素子２１の駆動を制御する際に、第２グループＧ２の電圧検出器３０の第１順方向電圧信号ＦＶ１を基に、第１グループＧ１の電圧検出器３０の第１順方向電圧信号ＦＶ１を予測する。また、第２制御装置１２は、第２グループＧ２の電圧検出器３０の第２順方向電圧信号ＦＶ２を受け取ることができない。このため、第２制御装置１２は、複数の第２サイリスタ素子２２の駆動を制御する際に、第１グループＧ１の電圧検出器３０の第２順方向電圧信号ＦＶ２を基に、第２グループＧ２の電圧検出器３０の第２順方向電圧信号ＦＶ２を予測する。

これにより、複数の電圧検出器３０を第１グループＧ１と第２グループＧ２とに分けた場合にも、第１制御装置１１及び第２制御装置１２のそれぞれで複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２のそれぞれの駆動を適切に制御することができる。

この際、上記のように、第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０を、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の直列接続の方向において交互に並ぶように配置する。これにより、受け取ることができない第１順方向電圧信号ＦＶ１や第２順方向電圧信号ＦＶ２をより予測し易くすることができる。第１グループＧ１の電圧検出器３０及び第２グループＧ２の電圧検出器３０を、直列接続の方向において１つずつ交互に並べて配置する。これにより、受け取ることができない第１順方向電圧信号ＦＶ１や第２順方向電圧信号ＦＶ２をさらに予測し易くすることができる。

なお、電力変換装置１０の構成において、サイリスタバルブ１４は、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の一方のみを有する構成としてもよい。この場合、電圧検出器３０は、第１サイリスタ素子２１に対応する第１発光素子３１及び第２サイリスタ素子２２に対応する第２発光素子３２のいずれか一方のみを有していればよい。第１グループＧ１の電圧検出器３０は、順方向電圧信号（第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２のいずれか一方）を第１制御装置１１に出力し、第２グループＧ２の電圧検出器３０は、順方向電圧信号を第２制御装置１２に出力すればよい。このように、電力変換装置１０の構成において、サイリスタバルブ１４は、端子Ｔ２から端子Ｔ１に向かう方向、及び端子Ｔ１から端子Ｔ２に向かう方向のいずれか一方のみに電流を流す構成でもよい。

図２は、第１の実施形態に係る電力変換装置の変形例を模式的に表すブロック図である。
図２に表したように、電力変換装置１０ａは、通信線１６をさらに備える。なお、上記実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。

通信線１６は、第１制御装置１１と第２制御装置１２とを接続する。電力変換装置１０ａでは、第１制御装置１１と第２制御装置１２とが、通信線１６を介して互いに通信を行う。なお、第１制御装置１１と第２制御装置１２との間の通信は、有線通信に限ることなく、無線通信でもよい。

第１制御装置１１は、第１グループＧ１の電圧検出器３０から入力された第１順方向電圧信号ＦＶ１と、第２グループＧ２の電圧検出器３０から入力された第２順方向電圧信号ＦＶ２と、を第２制御装置１２に入力する。

第２制御装置１２は、第１グループＧ１の電圧検出器３０から入力された第２順方向電圧信号ＦＶ２と、第２グループＧ２の電圧検出器３０から入力された第１順方向電圧信号ＦＶ１と、を第１制御装置１１に入力する。

第１制御装置１１は、第２制御装置１２が正常である場合には、複数の電圧検出器３０及び第２制御装置１２から入力された第１順方向電圧信号ＦＶ１と第２順方向電圧信号ＦＶ２とを基に、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の駆動を制御する。

一方、第１制御装置１１は、第２制御装置１２が停止している場合などには、上記のように、第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２の予測を行う。

同様に、第２制御装置１２は、第１制御装置１１が正常である場合には、複数の電圧検出器３０及び第１制御装置１１から入力された第１順方向電圧信号ＦＶ１と第２順方向電圧信号ＦＶ２とを基に、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の駆動を制御する。

第２制御装置１２は、第１制御装置１１が停止している場合などには、上記のように、第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２の予測を行う。

このように、電力変換装置１０ａでは、第１制御装置１１及び第２制御装置１２が互いに第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２の通信を行う。これにより、電力変換装置１０ａでは、第１制御装置１１及び第２制御装置１２が正常である場合には、第１制御装置１１及び第２制御装置１２において、複数の第１サイリスタ素子２１の全ての第１順方向電圧信号ＦＶ１を基に、複数の第１サイリスタ素子２１の駆動を制御することができるとともに、複数の第２サイリスタ素子２２の全ての第２順方向電圧信号ＦＶ２を基に、複数の第２サイリスタ素子２２の駆動を制御することができる。

従って、電力変換装置１０ａによれば、第１制御装置１１及び第２制御装置１２が正常に動作している際の、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の制御性をより向上させることができる。

（第２の実施形態）
図３は、第２の実施形態に係る電力変換装置を模式的に表すブロック図である。
図３に表したように、電力変換装置１０ｂでは、上記第１の実施形態の電力変換装置１０の複数の光ファイバ４１～４４が、複数の２分岐光ファイバ６１、６２に置き換えられている。電力変換装置１０ｂは、複数の２分岐光ファイバ６１、６２を備える。その他の構成は、上記第１の実施形態の電力変換装置１０と同様であるから、同符号を付し、詳細な説明は省略する。

複数の２分岐光ファイバ６１は、１つの入力端と、２つの出力端と、を有する。複数の２分岐光ファイバ６１のそれぞれの入力端は、複数の電圧検出器３０のそれぞれの第１発光素子３１と接続されている。複数の２分岐光ファイバ６１のそれぞれの一方の出力端は、第１制御装置１１と接続されている。複数の２分岐光ファイバ６１のそれぞれの他方の出力端は、第２制御装置１２と接続されている。

複数の２分岐光ファイバ６２は、１つの入力端と、２つの出力端と、を有する。複数の２分岐光ファイバ６２のそれぞれの入力端は、複数の電圧検出器３０のそれぞれの第２発光素子３２と接続されている。複数の２分岐光ファイバ６２のそれぞれの一方の出力端は、第１制御装置１１と接続されている。複数の２分岐光ファイバ６２のそれぞれの他方の出力端は、第２制御装置１２と接続されている。

これにより、電力変換装置１０ｂでは、複数の電圧検出器３０のそれぞれの第１発光素子３１から出力された第１順方向電圧信号ＦＶ１が、複数の２分岐光ファイバ６１を介して第１制御装置１１及び第２制御装置１２に入力され、複数の電圧検出器３０のそれぞれの第２発光素子３２から出力された第２順方向電圧信号ＦＶ２が、複数の２分岐光ファイバ６２を介して第１制御装置１１及び第２制御装置１２に入力される。換言すれば、複数の２分岐光ファイバ６１は、複数の電圧検出器３０のそれぞれの第１発光素子３１から出力された第１順方向電圧信号ＦＶ１を第１制御装置１１及び第２制御装置１２に入力する。複数の２分岐光ファイバ６２は、複数の電圧検出器３０のそれぞれの第２発光素子３２から出力された第２順方向電圧信号ＦＶ２を第１制御装置１１及び第２制御装置１２に入力する。

このように、電力変換装置１０ｂでは、複数の２分岐光ファイバ６１及び複数の２分岐光ファイバ６２によって、複数の電圧検出器３０の第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２を第１制御装置１１及び第２制御装置１２に入力することができる。

従って、電力変換装置１０ｂでは、第１の実施形態の電力変換装置１０、１０ａと同様に、第１制御装置１１と第２制御装置１２とを備え、制御装置を二重化する場合にも、２台の制御装置に対応した２台の電圧検出器３０を複数のサイリスタ素子２１、２２のそれぞれに対して設ける構成と比べて、サイリスタバルブ１４の構成の複雑化を抑制することができる。例えば、複数のサイリスタ素子２１、２２に対して１台の電圧検出器３０を設けるだけでよく、サイリスタバルブ１４における部品点数の増加を抑制することができる。例えば、部品点数の増加にともなうコスト増などを抑制することができる。本実施形態に係る電力変換装置１０ｂでは、サイリスタバルブ１４の構成の複雑化を抑制しつつ、制御装置を二重化することができる。

電力変換装置１０ｂでは、第１制御装置１１及び第２制御装置１２のそれぞれにおいて、複数の電圧検出器３０の第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２を取得することができる。従って、電力変換装置１０のように、第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２の予測を行う必要が無く、複数の第１サイリスタ素子２１及び複数の第２サイリスタ素子２２の制御性をより向上させることができる。

一方で、電力変換装置１０ｂでは、電力変換装置１０と比べて、分岐の分だけ光ファイバの全体の線路長が長くなってしまうことが懸念される。第１の実施形態の電力変換装置１０のように、複数の電圧検出器３０を第１グループＧ１と第２グループＧ２とに分ける構成では、光ファイバの線路長が長くなってしまうことを抑制し、より簡単な構成で制御装置の二重化を抑制することができる。

なお、電力変換装置１０ｂの構成においても、サイリスタバルブ１４は、複数のサイリスタ素子２１及び複数のサイリスタ素子２２の一方のみを有する構成としてもよい。電力変換装置１０ｂは、サイリスタ素子２１、２２のいずれか一方に対応する２分岐光ファイバ６１、６２の一方のみを備える構成でもよい。電力変換装置１０ｂの構成において、サイリスタバルブ１４は、端子Ｔ２から端子Ｔ１に向かう方向、及び端子Ｔ１から端子Ｔ２に向かう方向のいずれか一方のみに電流を流す構成としてもよい。

（第３の実施形態）
図４は、第３の実施形態に係る電力変換装置を模式的に表すブロック図である。
図４に表したように、電力変換装置１０ｃでは、上記第２の実施形態の電力変換装置１０ｂの複数の２分岐光ファイバ６１、６２が、複数の光ファイバ７１～７３と、複数の分光器７４、及び複数の光ファイバ８１～８３と、複数の分光器８４と、に置き換えられている。その他の構成は、上記第２の実施形態の電力変換装置１０ｂと同様であるから、同符号を付し、詳細な説明は省略する。

複数の光ファイバ７１のそれぞれは、複数の電圧検出器３０のそれぞれの第１発光素子３１と複数の分光器７４のそれぞれとを接続する。複数の光ファイバ７２のそれぞれは、複数の分光器７４と第１制御装置１１とを接続する。複数の光ファイバ７３のそれぞれは、複数の分光器７４と第２制御装置１２とを接続する。複数の分光器７４は、複数の電圧検出器３０のそれぞれの第１発光素子３１から出力された第１順方向電圧信号ＦＶ１を光ファイバ７２及び光ファイバ７３に入力する。

複数の光ファイバ８１のそれぞれは、複数の電圧検出器３０のそれぞれの第２発光素子３２と複数の分光器８４のそれぞれとを接続する。複数の光ファイバ８２のそれぞれは、複数の分光器８４と第１制御装置１１とを接続する。複数の光ファイバ８３のそれぞれは、複数の分光器８４と第２制御装置１２とを接続する。複数の分光器８４は、複数の電圧検出器３０のそれぞれの第２発光素子３２から出力された第２順方向電圧信号ＦＶ２を光ファイバ８２及び光ファイバ８３に入力する。

これにより、電力変換装置１０ｃでは、複数の電圧検出器３０のそれぞれの第１発光素子３１から出力された第１順方向電圧信号ＦＶ１が、複数の分光器７４を介して第１制御装置１１及び第２制御装置１２に入力され、複数の電圧検出器３０のそれぞれの第２発光素子３２から出力された第２順方向電圧信号ＦＶ２が、複数の分光器８４を介して第１制御装置１１及び第２制御装置１２に入力される。換言すれば、複数の分光器７４は、複数の電圧検出器３０のそれぞれの第１発光素子３１から出力された第１順方向電圧信号ＦＶ１を第１制御装置１１及び第２制御装置１２に入力する。複数の分光器８４は、複数の電圧検出器３０のそれぞれの第２発光素子３２から出力された第２順方向電圧信号ＦＶ２を第１制御装置１１及び第２制御装置１２に入力する。

このように、電力変換装置１０ｃでは、複数の分光器７４及び複数の分光器８４によって、複数の電圧検出器３０の第１順方向電圧信号ＦＶ１及び第２順方向電圧信号ＦＶ２を第１制御装置１１及び第２制御装置１２に入力することができる。

従って、電力変換装置１０ｃでは、上記各実施形態の電力変換装置１０、１０ａ、１０ｂと同様に、第１制御装置１１と第２制御装置１２とを備え、制御装置を二重化する場合にも、２台の制御装置に対応した２台の電圧検出器３０を複数のサイリスタ素子２１、２２のそれぞれに対して設ける構成と比べて、サイリスタバルブ１４の構成の複雑化を抑制することができる。例えば、複数のサイリスタ素子２１、２２に対して１台の電圧検出器３０を設けるだけでよく、サイリスタバルブ１４における部品点数の増加を抑制することができる。例えば、部品点数の増加にともなうコスト増などを抑制することができる。本実施形態に係る電力変換装置１０ｃでは、サイリスタバルブ１４の構成の複雑化を抑制しつつ、制御装置を二重化することができる。

なお、電力変換装置１０ｃの構成においても、サイリスタバルブ１４は、複数のサイリスタ素子２１及び複数のサイリスタ素子２２の一方のみを有する構成としてもよい。電力変換装置１０ｃは、サイリスタ素子２１、２２のいずれか一方に対応する分光器７４、８４の一方のみを備える構成でもよい。電力変換装置１０ｃの構成において、サイリスタバルブ１４は、端子Ｔ２から端子Ｔ１に向かう方向、及び端子Ｔ１から端子Ｔ２に向かう方向のいずれか一方のみに電流を流す構成としてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０、１０ａ～１０ｃ…電力変換装置、１１…第１制御装置、１２…第２制御装置、１４…サイリスタバルブ、１６…通信線、２１…第１サイリスタ素子、２２…第２サイリスタ素子、２６…スナバ回路、２６ａ…抵抗素子、２６ｂ…コンデンサ、２８…分圧抵抗、３０…電圧検出器、４１～４４…光ファイバ、５１～５４…光電変換器、６１、６２…２分岐光ファイバ、７１～７３…光ファイバ、７４…分光器、８１～８３…光ファイバ、８４…分光器

Claims

サイリスタバルブと、
前記サイリスタバルブの駆動を制御する第１制御装置と、
前記サイリスタバルブの駆動を制御する第２制御装置と、
を備え、
前記サイリスタバルブは、
一対の端子と、
前記一対の端子の間に直列に接続された複数のサイリスタ素子と、
前記複数のサイリスタ素子のそれぞれに並列に接続され、前記複数のサイリスタ素子のそれぞれに印加された順方向の電圧を検出する複数の電圧検出器と、
を有し、
前記複数の電圧検出器のそれぞれは、前記サイリスタ素子に印加された順方向の電圧を検出するための発光素子を有し、
前記発光素子は、前記サイリスタ素子に印加された順方向の電圧が所定値以上の時に点灯し、前記所定値未満の時に消灯する光信号の順方向電圧信号を出力し、
前記複数の電圧検出器は、
前記順方向電圧信号を前記第１制御装置に出力する第１グループと、
前記順方向電圧信号を前記第２制御装置に出力する第２グループと、
に分けられている電力変換装置。
前記第１グループの前記電圧検出器及び前記第２グループの前記電圧検出器は、前記複数のサイリスタ素子の直列接続の方向において交互に並ぶように配置されている請求項１記載の電力変換装置。
前記第１制御装置は、前記複数のサイリスタ素子の駆動を制御する際に、前記第１グループの前記電圧検出器の前記順方向電圧信号を基に、前記第２グループの前記電圧検出器の前記順方向電圧信号を予測し、
前記第２制御装置は、前記複数のサイリスタ素子の駆動を制御する際に、前記第２グループの前記電圧検出器の前記順方向電圧信号を基に、前記第１グループの前記電圧検出器の前記順方向電圧信号を予測する請求項１又は２に記載の電力変換装置。
前記第１制御装置と前記第２制御装置とは、互いに通信を行い、
前記第１制御装置は、前記第１グループの前記電圧検出器から入力された前記順方向電圧信号を前記第２制御装置に入力し、
前記第２制御装置は、前記第２グループの前記電圧検出器から入力された前記順方向電圧信号を前記第１制御装置に入力する請求項１～３のいずれか１つに記載の電力変換装置。
前記複数のサイリスタ素子は、
前記一対の端子の間に直列に接続された複数の第１サイリスタ素子と、
前記一対の端子の間に直列に接続されるとともに、前記複数の第１サイリスタ素子と逆並列に接続された複数の第２サイリスタ素子と、
を有し、
前記複数の電圧検出器は、前記複数の第１サイリスタ素子及び前記複数の第２サイリスタ素子のそれぞれに並列に接続され、前記複数の第１サイリスタ素子及び前記複数の第２サイリスタ素子のそれぞれに印加された順方向の電圧を検出し、
前記複数の電圧検出器のそれぞれの前記発光素子は、
前記第１サイリスタ素子に印加された順方向の電圧を検出するための第１発光素子と、
前記第２サイリスタ素子に印加された順方向の電圧を検出するための第２発光素子と、
を有し、
前記第１発光素子は、前記第１サイリスタ素子に印加された順方向の電圧が第１所定値以上の時に点灯し、前記第１所定値未満の時に消灯する光信号の第１順方向電圧信号を出力し、
前記第２発光素子は、前記第２サイリスタ素子に印加された順方向の電圧が第２所定値以上の時に点灯し、前記第２所定値未満の時に消灯する光信号の第２順方向電圧信号を出力し、
前記第１グループの前記電圧検出器は、前記第１順方向電圧信号を前記第１制御装置に出力し、前記第２順方向電圧信号を前記第２制御装置に出力し、
前記第２グループの前記電圧検出器は、前記第２順方向電圧信号を前記第１制御装置に出力し、前記第１順方向電圧信号を前記第２制御装置に出力する請求項１～４のいずれか１つに記載の電力変換装置。