JP7390800B2 - Printed circuit board manufacturing method - Google Patents
Printed circuit board manufacturing method Download PDFInfo
- Publication number
- JP7390800B2 JP7390800B2 JP2019083794A JP2019083794A JP7390800B2 JP 7390800 B2 JP7390800 B2 JP 7390800B2 JP 2019083794 A JP2019083794 A JP 2019083794A JP 2019083794 A JP2019083794 A JP 2019083794A JP 7390800 B2 JP7390800 B2 JP 7390800B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- electrode
- slit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 148
- 239000004020 conductor Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 106
- 238000003780 insertion Methods 0.000 description 42
- 230000037431 insertion Effects 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 10
- 238000005476 soldering Methods 0.000 description 9
- 239000011190 CEM-3 Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Description
本発明は、プリント回路基板の製造方法に関する。 The present invention relates to a method of manufacturing a printed circuit board .
電子機器等では、筐体内に電子部品を搭載したプリント回路基板が収容されている。プリント回路基板の取付け構造の一つに、メインのプリント基板(メイン基板)に対して、サブのプリント基板(サブ基板)をほぼ垂直に装着した取付け構造がある。このような立体型のプリント回路基板を開示した特許文献の例として、たとえば、特許文献1がある。
In electronic devices, a printed circuit board with electronic components mounted thereon is housed in a housing. One of the mounting structures for printed circuit boards is a mounting structure in which a sub printed circuit board (sub board) is mounted almost perpendicularly to a main printed circuit board (main board). An example of a patent document disclosing such a three-dimensional printed circuit board is, for example,
メイン基板には、メイン基板電極と、サブ基板が挿入されるスリットとが設けられている。メイン基板電極は、スリットの周囲に配置されている。サブ基板には、メイン基板電極に電気的に接続されるサブ基板電極が設けられている。サブ基板電極は、サブ基板の端部に配置されている。サブ基板は、サブ基板の端部が、メイン基板のスリットから突出する態様でスリットに挿入される。その後、対応するサブ基板電極とメイン基板電極とが、はんだによって接合される。 The main board is provided with a main board electrode and a slit into which the sub board is inserted. The main substrate electrode is arranged around the slit. The sub-board is provided with a sub-board electrode electrically connected to the main board electrode. The sub-substrate electrode is arranged at the end of the sub-substrate. The sub-board is inserted into the slit in such a manner that the end of the sub-board protrudes from the slit of the main board. Thereafter, the corresponding sub-board electrodes and main board electrodes are joined by solder.
従来の取付け構造によるプリント回路基板では、サブ基板をメイン基板のスリットに挿入する際に、サブ基板の端部に設けられたサブ基板電極が、スリットの壁面に擦れてしまい、サブ基板電極が損傷を受けることがある。このため、サブ基板電極とメイン基板電極とをはんだによって接合する際に、はんだ付けが良好に行われず、はんだによる接合部の信頼性に悪影響を及ぼすことが想定される。 With a printed circuit board using the conventional mounting structure, when inserting the sub-board into the slit of the main board, the sub-board electrode provided at the end of the sub-board rubs against the wall of the slit, causing damage to the sub-board electrode. may be received. For this reason, when the sub-board electrode and the main board electrode are joined by soldering, it is assumed that the soldering is not performed well, and the reliability of the soldered joint is adversely affected.
本発明は、上記問題点を解決するためになされたものであり、その目的は、接合部の信頼性を向上させることができるプリント回路基板の製造方法を提供することである。 The present invention has been made to solve the above problems, and its purpose is to provide a method for manufacturing a printed circuit board that can improve the reliability of the joint.
本発明に係るプリント回路基板の製造方法は、以下の工程を備えている。第1方向に延在するスリットが形成されるスリット形成領域が規定され、スリット形成領域を横切るように、第1方向と交差する第2方向に延在する第1導電体が配置された第1基板を用意する。スリット形成領域に第1基板を貫通するスリットを形成して、第1導電体を二分し、二分された第1導電体を第1電極として形成する。第3方向に延在する第2導電体と、第3方向と交差する第4方向に帯状に延在し、第2導電体を二分するように覆う被覆部とが配置されるとともに、第4方向に延在し、第2導電体および被覆部を二分する態様でダイシング領域を規定した第2基板シートを用意する。ダイシング領域を切削することによって、第2導電体、被覆部および第2基板シートを二分し、2つの第2基板として分離する。第1基板に、1つ以上の第1電子部品を実装する。第2基板に、1つ以上の第2電子部品を実装する。第2基板を第1基板のスリットに挿通する。第2基板が第1基板のスリットに挿通された状態で接合材を噴き付ける。第2基板シートを第2基板として分離する工程では、分離された二つの第2基板のそれぞれにおいて、二分された第2導電体が第2電極とされて、被覆部が、第2基板における分離された側を起点として、第2電極の一部を覆うように、第3方向に延在している。第2基板を第1基板のスリットに挿通する工程では、第2基板は、第2電極の一部が被覆部によって覆われている側が、第1基板のスリットに挿通される。接合材を噴き付ける工程では、第1電極と第2電極とが接合材によって接合される。 The method for manufacturing a printed circuit board according to the present invention includes the following steps. A slit forming region in which a slit extending in a first direction is formed is defined, and a first conductor extending in a second direction intersecting the first direction is arranged so as to cross the slit forming region. Prepare the board. A slit penetrating the first substrate is formed in the slit formation region to divide the first conductor into two, and the divided first conductor is formed as a first electrode. A second conductor extending in a third direction and a covering portion extending in a strip shape in a fourth direction intersecting the third direction and covering the second conductor in two are disposed, and a fourth conductor is disposed. A second substrate sheet is prepared in which a dicing area is defined in such a manner that the second conductor and the covering portion are divided into two. By cutting the dicing area, the second conductor, the covering portion, and the second substrate sheet are divided into two and separated as two second substrates. One or more first electronic components are mounted on the first substrate. One or more second electronic components are mounted on the second substrate. The second substrate is inserted into the slit of the first substrate. The bonding material is sprayed while the second substrate is inserted into the slit of the first substrate. In the step of separating the second substrate sheet as a second substrate, in each of the two separated second substrates, the bisected second conductor is used as a second electrode, and the covering portion is separated in the second substrate. The second electrode extends in the third direction starting from the side where the second electrode is covered. In the step of inserting the second substrate into the slit of the first substrate, the side of the second substrate where a portion of the second electrode is covered by the covering portion is inserted into the slit of the first substrate. In the step of spraying the bonding material, the first electrode and the second electrode are bonded by the bonding material.
本発明に係るプリント回路基板の製造方法によれば、第2基板を第1基板のスリットに挿通する際には、第2電極の一部が被覆部によって覆われている。これにより、第2電極が損傷を受けるのを防止して、接合材による接合の信頼性が向上するプリント回路基板を製造することができる。 According to the method for manufacturing a printed circuit board according to the present invention, when the second board is inserted into the slit of the first board, a part of the second electrode is covered by the covering part. Thereby, it is possible to manufacture a printed circuit board in which the second electrode is prevented from being damaged and the reliability of bonding by the bonding material is improved.
実施の形態1.
実施の形態1に係る立体型のプリント回路基板等について説明する。なお、説明の便宜上、X-Y-Z軸座標軸を用いる。図1に示すように、立体型のプリント回路基板1には、第1基板としてのメイン基板3と第2基板としてのサブ基板21とが使用される。メイン基板3が、X-Y平面に平行に配置され、サブ基板21がZ-X平面に平行に配置されている。
A three-dimensional printed circuit board and the like according to the first embodiment will be explained. Note that for convenience of explanation, XYZ coordinate axes are used. As shown in FIG. 1, the three-dimensional printed
メイン基板3とサブ基板21のそれぞれでは、プリント回路基板として、プリグレグを用いた積層基板であるガラス布・ガラス不織布複合機材エポキシ樹脂銅張積層板(CEM-3:Composite Epoxy Material-3)が適用されている。プリグレグとは、ガラス布または炭素繊維等の繊維状補強基材に、たとえば、エポキシ樹脂等の熱硬化性樹脂を含浸させて、半硬化状態にしたシート状の強化プラスチック成形材料である。
For each of the
メイン基板3には、1つ以上の第1電子部品61が、はんだ付けによって実装されている。第1電子部品61には、たとえば、IC(Integrated Circuit)、コンデンサ、抵抗、コイル等が含まれる。メイン基板3では、第1電子部品61等によって、たとえば、インバータ回路が構成されている。インバータ回路は、直流または交流の電流から、周波数の異なる交流の電流を発生させる電源回路である。
One or more first
サブ基板21には、1つ以上の第2電子部品63が、はんだ付けによって実装されている。第2電子部品63には、たとえば、IC、コンデンサ、抵抗、コイル等が含まれる。サブ基板21では、第2電子部品63等によって、たとえば、メイン基板3の動作を制御する制御回路が構成されている。
One or more second
図2に示すように、メイン基板3は、対向する主面3aと主面3bとを有する。メイン基板3には、第1方向としてのX方向に延在するスリット5が、メイン基板3を貫通するように設けられている。メイン基板3の主面3bには、第1電極としての複数のメイン基板電極7が形成されている。メイン基板電極7は、スリット5から、X方向と交差する第2方向としてのY方向に延在するように形成されている。スリット5では、メイン基板電極7の端面が露出する。
As shown in FIG. 2, the
図3に示すように、サブ基板21は、本体部21aと挿通部21bとを備えている。挿通部21bが、メイン基板3のスリット5に挿通されている。挿通部21bは、対向する挿通主面21ba、21bbを有する。挿通主面21ba、21bbのそれぞれに、第2電極としての複数のサブ基板電極23が形成されている。サブ基板電極23は、挿通主面21ba、21bbにおける先端から、第3方向としてのZ方向(本体部21a)へ延在するように形成されている。
As shown in FIG. 3, the sub-board 21 includes a
挿通部21bには、挿通主面21ba、21bbのそれぞれの先端の側に位置するサブ基板電極23の部分を覆う、被覆部としてのソルダレジスト処理部25が形成されている。ソルダレジスト処理部25は、挿通主面21ba、21bbにおける先端を起点として、先端から離れる方向(Z方向)に延在している(図4参照)。後述するように、ソルダレジスト処理部25は、たとえば、写真製版法によって形成されている。
The
図4に示すように、立体型のプリント回路基板1では、サブ基板21の挿通部21bが、メイン基板3のスリット5に挿通された状態で、対応するメイン基板電極7とサブ基板電極23とが、接合材としてのはんだ31によって接合されている。はんだ31は、ソルダレジスト処理部25によって覆われていないサブ基板電極23の部分と、メイン基板電極7とを接合する。これにより、メイン基板3とサブ基板21とが、物理的および電気的に接続されて、サブ基板21の制御回路が、メイン基板3のインバータ回路を制御する一つのプリント回路基板が構成される。実施の形態1に係る立体型のプリント回路基板1は、上記のように構成される。
As shown in FIG. 4, in the three-dimensional printed
次に、上述した立体型のプリント回路基板1の製造方法の一例について説明する。図5に示すように、メイン基板3を用意する。メイン基板3は、たとえば、ルーターの切削刃によって基材(図示せず)に外形加工を施すことによって形成される。メイン基板3には、第1方向としてのX方向に延在するスリットが形成されるスリット形成領域(二点鎖線参照)が規定される。そのスリット形成領域を横切るように、第2方向としてのY方向にそれぞれ延在する第1導電体6が配置されている。第1導電体6は、メイン基板電極7となる。次に、たとえば、切削刃(図示せず)によって、スリット形成領域にメイン基板3を貫通するスリット5を形成することにより、第1導電体6を二分する。二分された第1導電体6がメイン基板電極7となる。こうして、図2に示すメイン基板3が得られる。
Next, an example of a method for manufacturing the three-dimensional printed
次に、図6に示すように、第2基板としてのサブ基板21となるサブ基板シート27を用意する。サブ基板シート27には、サブ基板電極23となる第2導電体22が形成されている。第2導電体22は、第3方向としてのZ方向にそれぞれ延在し、第4方向としてのX方向に互いに間隔を隔てられて配置されている。サブ基板シート27は、あらかじめ第2導電体22が形成された基材(図示せず)を、たとえば、ルーターの切削刃によって、外形加工が施される。
Next, as shown in FIG. 6, a
次に、サブ基板シート27を覆うように、レジストインク(図示せず)が塗布される。次に、レジストインクを半硬化させ、所望の写真製版処理が行われる。これにより、第2導電体22を二分する態様で、X方向に帯状に延在するように、被覆部としてのソルダレジスト処理部25が形成される。また、第2導電体22およびソルダレジスト処理部25を二分する態様で、X方向に延在するダイシング領域28を規定する。
Next, resist ink (not shown) is applied so as to cover the
次に、図6および図7に示すように、切削刃51によってダイシング領域28を切削することにより、第2導電体22、ソルダレジスト処理部25およびサブ基板シート27を二分し、二つのサブ基板21として分離する。二つのサブ基板21のうち、一方のサブ基板21には、二分された第2導電体22のうちの一方の部分が、複数のサブ基板電極23として形成される。二つのサブ基板21のうち、他方のサブ基板21には、二分された第2導電体22のうちの他方の部分が、複数のサブ基板電極23として形成される。次に、メイン基板3に、たとえば、はんだ付けによって第1電子部品61が実装される。また、サブ基板21に、たとえば、はんだ付けによって第2電子部品63が実装される(図1参照)。
Next, as shown in FIGS. 6 and 7, by cutting the dicing
次に、図8に示すように、メイン基板3に形成されたスリット5に、サブ基板21の挿通部21bが挿通される。このとき、挿通部21bの先端の側には、サブ基板電極23を覆うように、ソルダレジスト処理部25が形成されていることで、サブ基板電極23が、スリット5に直接接触することが阻止される。
Next, as shown in FIG. 8, the
次に、図9に示すように、メイン基板3のスリット5に、サブ基板21の挿通部21bが挿通された状態で、たとえば、コンベア(図示せず)でX方向に搬送しながら、メイン基板電極7およびサブ基板電極23が、溶融はんだの噴流53に浸漬される。これにより、図1および図4に示される立体型のプリント回路基板1が製造される。
Next, as shown in FIG. 9, with the
上述した立体型のプリント回路基板1では、サブ基板電極23を覆うようにソルダレジスト処理部25が形成されている。これにより、サブ基板21の挿通部21bをメイン基板3のスリット5に挿通させる際に、サブ基板電極23がスリット5に擦れてしまうのを阻止することができる。このことについて、比較例に係る立体型のプリント回路基板と比べて説明する。
In the three-dimensional printed
図10に示すように、比較例に係る立体型のプリント回路基板101では、まず、サブ基板121となるサブ基板シート127を用意する。サブ基板シート127には、X方向に互いに間隔を隔てられ、Y方向にそれぞれ延在するように、第2導電体122が配置されている。サブ基板シート127には、ソルダレジスト処理部は形成されていない。
As shown in FIG. 10, in the three-dimensional printed
次に、図10および図11に示すように、切削刃51によってダイシング領域128を切削することにより、第2導電体122およびサブ基板シート127を二分し、二つのサブ基板121として分離する。二分された第2導電体のうちの一方の第2導電体が、一方のサブ基板121の複数のサブ基板電極123として形成される。二分された第2導電体のうちの他方の第2導電体が、他方のサブ基板121の複数のサブ基板電極123として形成される。
Next, as shown in FIGS. 10 and 11, the
次に、図12に示すように、メイン基板103に形成されたスリット105に、サブ基板121の挿通部121bが挿通される。その後、メイン基板103スリット105にサブ基板121が挿通された状態で、溶融はんだの噴流に晒される。こうして、図13に示すように、対応するメイン基板電極107とサブ基板電極123とが、はんだ131によって接合された立体型のプリント回路基板101が製造される。
Next, as shown in FIG. 12, the
比較例に係る立体型のプリント回路基板101では、サブ基板121の挿通部121bをスリット105に挿通させる際に、挿通部121bには、サブ基板電極123が露出している。このため、露出したサブ基板電極123が、スリット105に直接接触してしまい、サブ基板電極123が損傷を受けることが想定される(図12の丸枠W1内参照)。
In the three-dimensional printed
サブ基板電極123が損傷を受けた状態で、溶融はんだの噴流に浸漬されると、メイン基板電極107とサブ基板電極123との接合が良好に行われないことがある。その結果、接合部の信頼性が低下するおそれがある。
If the
比較例に係る立体型のプリント回路基板に対して、上述した立体型のプリント回路基板1では、図3に示すように、サブ基板21の挿通部21bには、挿通主面21ba、21bbのそれぞれの先端の側に位置するサブ基板電極23の部分を覆うように、ソルダレジスト処理部25が形成されている。
In contrast to the three-dimensional printed circuit board according to the comparative example, in the three-dimensional printed
このため、図8に示すように、サブ基板21の挿通部21bをメイン基板3のスリット5に挿通させる際には、サブ基板電極23がスリット5に擦れてしまうのが阻止されて、サブ基板電極23が損傷を受けるのを防止することができる。これにより、溶融はんだの噴流に浸漬することによって、対応するメイン基板電極7とサブ基板電極23との接合を良好に行うことができる。
Therefore, as shown in FIG. 8, when inserting the
また、ソルダレジスト処理部25の厚み(たとえば、40~60μm程度)を調整することで、溶融はんだの噴流に浸漬させる際に、溶融したはんだが、ソルダレジスト処理部25によって下方から支持されることになる。これにより、サブ基板電極23から脱落してしまい、はんだ31による接合が行われていない箇所が生じるのを防止することができる。
Furthermore, by adjusting the thickness of the solder resist treated portion 25 (for example, about 40 to 60 μm), the molten solder can be supported from below by the solder resist treated
さらに、比較例に係る立体型のプリント基板に対して、上述した立体型のプリント回路基板1では、ソルダレジスト処理部25が形成されていることで、サブ基板電極23が溶融はんだの噴流に晒される時間をより長くすることができ、はんだ31による接合部分の信頼性を向上させることができる。このことについて説明する。
Furthermore, in contrast to the three-dimensional printed circuit board according to the comparative example, in the three-dimensional printed
溶融はんだの噴流53に浸漬する工程では、メイン基板電極7およびサブ基板電極23は、溶融したはんだを貯留するはんだフロー槽のコンベアによって搬送されながら、順次浸漬される。このとき、対応するメイン基板電極7とサブ基板電極23とを接合するはんだの量(フィレット体積)は、メイン基板電極7とサブ基板電極23とに付着するはんだの量によって決定される。はんだの量は、メイン基板電極7上およびサブ基板電極23上におけるはんだの表面張力と重力との関係によって決まる。
In the step of immersing in the
溶融したはんだに浸漬される際に、メイン基板電極7およびサブ基板電極23のそれぞれの温度が高い場合には、メイン基板電極7上およびサブ基板電極23上のそれぞれの溶融はんだの温度も高くなる。この場合には、溶融はんだの粘度が小さくなり、溶融したはんだが、毛細管現象によって、メイン基板電極7およびサブ基板電極23のそれぞれを濡れながら拡がる速度が大きくなる。このため、対応するメイン基板電極7とサブ基板電極23とを接合するはんだ31のフィレット体積を大きくすることができる。
If the temperatures of the
一方、メイン基板電極7およびサブ基板電極23のそれぞれの温度が低い場合には、メイン基板電極7上およびサブ基板電極23上のそれぞれの溶融はんだの温度も低くなる。この場合には、溶融はんだの粘度が大きくなり、溶融したはんだが、毛細管現象によって、メイン基板電極7およびサブ基板電極23のそれぞれを濡れながら拡がる速度が小さくなる。このため、対応するメイン基板電極7とサブ基板電極23とを接合するはんだ31のフィレット体積は小さくなる。
On the other hand, when the temperatures of the
はんだ31による接合が完了した後、立体型のプリント回路基板1は、製品に組み込まれる。製品が稼働する際に、使用環境によっては、立体型のプリント回路基板が温度の高い環境に晒されたり、温度の低い環境に晒されることがある(温度サイクル)。このため、メイン基板3とサブ基板21との熱膨張係数の差から生じる応力が、メイン基板電極7とサブ基板電極23とを接合するはんだ31の部分に繰り返し作用することになる。その結果、はんだ31の部分に熱ひずみが生じて、最終的には疲労破壊に至ることがある。
After the
このとき、はんだ31のフィレット体積が大きい場合は、はんだ31のフィレット体積が小さい場合と比べて、機械的強度が強くなる。これにより、はんだ31のフィレット体積が大きい場合には、はんだ31の部分が破断に至るまでの時間は、はんだ31のフィレット体積が小さい場合と比べて長くなる。
At this time, when the fillet volume of the
ここで、図14に示される、実施の形態に係る立体型のプリント回路基板1(実施例)と、比較例に係る立体型のプリント回路基板(比較例)とにおいて、次のような条件を想定する。露出しているサブ基板電極23の面積(長さL×奥行きの長さ)と、露出しているサブ基板電極123の面積(長さL×奥行きの長さ)とを同じ面積とする。立体型のプリント回路基板1を搬送する速度と、比較例に係る立体型のプリント回路基板を搬送する速度とを同じ速度とする。立体型のプリント回路基板1に対する溶融はんだの噴流条件と、比較例に係る立体型のプリント回路基板に対する溶融はんだの噴流条件とを同じ噴流条件とする。
Here, the following conditions are applied to the three-dimensional printed
図14では、立体型のプリント回路基板が、溶融はんだの噴流に浸漬される様子を、状態A、状態B、状態Cおよび状態Dの順に時系列的に示す。図14に示すように、まず、比較例では、状態Aから状態Bまでは、立体型のプリント回路基板は溶融はんだの噴流に浸漬されて、溶融はんだの熱がプリント回路基板に伝導する。状態C以降では、立体型のプリント回路基板は溶融はんだの噴流に浸漬されておらず、プリント回路基板には溶融はんだの熱は伝導しない。 FIG. 14 shows how a three-dimensional printed circuit board is immersed in a jet of molten solder in the order of state A, state B, state C, and state D in chronological order. As shown in FIG. 14, first, in the comparative example, from state A to state B, the three-dimensional printed circuit board is immersed in a jet of molten solder, and the heat of the molten solder is conducted to the printed circuit board. After state C, the three-dimensional printed circuit board is not immersed in the jet of molten solder, and the heat of the molten solder is not conducted to the printed circuit board.
一方、実施例では、状態Aから状態Cに至るまで、立体型のプリント回路基板は溶融はんだの噴流に浸漬されて、溶融はんだの熱がプリント回路基板に伝導する。これにより、立体型のプリント回路基板には、比較例に係る立体型のプリント回路基板に比べて、溶融はんだの熱がより多く伝導することになる。 On the other hand, in the embodiment, from state A to state C, the three-dimensional printed circuit board is immersed in a jet of molten solder, and the heat of the molten solder is conducted to the printed circuit board. As a result, more heat from the molten solder is conducted to the three-dimensional printed circuit board than in the three-dimensional printed circuit board according to the comparative example.
これにより、メイン基板電極7およびサブ基板電極23のそれぞれの温度がより高くなり、上述したように、対応するメイン基板電極7とサブ基板電極23とを接合するはんだ31のフィレット体積を大きくすることができる。その結果、メイン基板電極7とサブ基板電極23との接合部分の機械的強度を強くすることができ、はんだ31による接合部の信頼性を向上させることができる。
This increases the temperature of each of the
(変形例)
上述した立体型のプリント回路基板1では、サブ基板電極23の部分を覆うソルダレジスト処理部25として、図4に示すように、挿通主面21ba、21bbにおける先端を起点として、先端から離れる方向(Z方向)に延在している場合を例に挙げて説明した。
(Modified example)
In the three-dimensional printed
ソルダレジスト処理部25としては、図15に示すように、たとえば、隣り合うサブ基板電極23とサブ基板電極23との間に位置する部分を覆うように、Z方向にさらに延在したソルダレジスト処理部25を適用してもよい。この場合には、溶融はんだの噴流から離れる際に、溶融はんだが切れやすくなり、隣り合うサブ基板電極23とサブ基板電極23との間が、はんだによって接合されるのを抑制することができる。すなわち、ブリッジ等のはんだ付け不良を低減することができる。
As shown in FIG. 15, the solder resist
また、図16に示すように、挿通部21bの端面21bcを覆うソルダレジスト処理部26を設けてもよい。この場合には、サブ基板21をスリット5に挿通する際に、サブ基板電極23が損傷を受けるのを効果的に阻止することができる。
Further, as shown in FIG. 16, a solder resist
また、ソルダレジスト処理部25の形成方法としては、写真製版処理による形成方法の他に、ダイレクトイメージング法またはスクリーン印刷法等を適用してもよい。ダイレクトイメージング法とは、基板の全面にレジストインクを塗布し、レーザー光等を用いて選択的に硬化することで選択的にレジスト処理を施す手法である。スクリーン印刷法とは、基板上にスクリーンを介して印刷したレジストインクを光の照射によって選択的に硬化することで選択的にレジスト処理を施す手法である。これらの手法を用いて形成されたソルダレジスト処理部でも、写真製版処理によって形成されたレジスト処理部の場合と同様の効果を得ることができる。
Further, as a method for forming the solder resist
上述した立体型のプリント回路基板では、メイン基板3およびサブ基板21として、CEM-3を例に挙げて説明した。メイン基板3およびサブ基板21としては、この他に、たとえば、耐熱性ガラス布基材エポキシ樹脂銅張積層板(FR-4:Flame retardant-4)を適用してもよい。FR-4とは、耐熱性ガラス布基材エポキシ樹脂銅張積層板は、ガラス繊維の布にエポキシ樹脂を含浸させたものである。
In the three-dimensional printed circuit board described above, CEM-3 was used as an example of the
また、メイン基板3およびサブ基板21として、紙フェノール基板を適用してもよい。紙フェノール基板とは、絶縁体の紙にフェノール樹脂を含浸させて形成された基板である。さらに、メイン基板3およびサブ基板21として、配線導体とセラミックス基材とを同時に焼成して形成されたセラミック基板等を適用してもよい。これらの基板を適用した場合でも、CEM-3の場合と同様の効果を得ることができる。
Further, a paper phenol substrate may be used as the
さらに、たとえば、サブ基板21としてCEM-3を適用し、メイン基板3としてFR-4を適用する等、メイン基板3とサブ基板21とで、異なる材料からなる基板を適用してもよい。このような基板を適用した場合でも、CEM-3の場合と同様の効果を得ることができる。
Further, the
実施の形態2.
実施の形態2に係る立体型のプリント回路基板等について説明する。図17に示すように、立体型のプリント回路基板1では、サブ基板電極23は、挿通部21bの挿通主面21ba、21bbにおける先端から距離Dを隔てられた位置を起点として、本体部21aの側(Z方向)に向かって延在している。距離Dは、たとえば、0.1mm~0.5mm程度である。
Embodiment 2.
A three-dimensional printed circuit board and the like according to the second embodiment will be explained. As shown in FIG. 17, in the three-dimensional printed
ソルダレジスト処理部25は、挿通主面21ba、21bbにおける先端を起点としてZ方向に延在して、サブ基板電極23の部分を覆うように形成されている。つまり、挿通主面21ba、21bbの先端の側から上方に向かって、ソルダレジスト処理部25は、オーバーハングするようにサブ基板電極23を覆っている。なお、これ以外の構成については、図1および図4に示す立体型のプリント回路基板の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
The solder resist
次に、上述した立体型のプリント回路基板1の製造方法の一例について説明する。図18に示すように、サブ基板シート27を用意する。サブ基板シート27には、それぞれサブ基板電極23となる、第2導電体第1部22aと第2導電体第2部22bとが形成されている。第2導電体第1部22aおよび第2導電体第2部22bのそれぞれは、第3方向としてのZ方向に延在する。第2導電体第2部22bと第2導電体第1部22aとは、Z方向に間隔を隔てられている。
Next, an example of a method for manufacturing the three-dimensional printed
その第2導電体第1部22aと第2導電体第2部22bとの間に位置する領域における、第2導電体第1部22aおよび第2導電体第2部22bのそれぞれとは、Z方向に距離を隔てられた部分に、ダイシング領域28が帯状に規定される。
Each of the second conductor
次に、たとえば、写真製版処理によって、ソルダレジスト処理部25が形成される。ソルダレジスト処理部25は、第2導電体第1部22aおよび第2導電体第2部22bのそれぞれの一部を覆うとともに、第2導電体第2部22bと第2導電体第1部22aとの間に位置する領域を覆うように形成される。帯状のソルダレジスト処理部25は、X方向に延在するように形成される。
Next, the solder resist
次に、図18および図19に示すように、ソルダレジスト処理部25およびサブ基板シート27を二分する態様で、X方向に沿って切削刃51によってダイシング領域28を切削することにより、二つのサブ基板21が形成される。二つのサブ基板21のうち、一方のサブ基板21では、第2導電体第1部22aがサブ基板電極23となる。二つのサブ基板21のうち、他方のサブ基板21では、第2導電体第2部22bがサブ基板電極23となる。このとき、ダイシング領域28が第2導電体第1部22aおよび第2導電体第2部22bのそれぞれから離れていることで、第2導電体第1部22a等の切削くずが発生することはない。次に、メイン基板3に、たとえば、はんだ付けによって第1電子部品61が実装される。また、サブ基板21に、たとえば、はんだ付けによって第2電子部品63が実装される(たとえば、図1参照)。
Next, as shown in FIGS. 18 and 19, by cutting the dicing
次に、図20に示すように、メイン基板3に形成されたスリット5に、サブ基板21の挿通部21bが挿通される。このとき、挿通部21bの先端の側には、サブ基板電極23を覆うように、ソルダレジスト処理部25が形成されていることで、サブ基板電極23が、スリット5に直接接触することが阻止される。その後、図9に示す工程と同様の工程を経て、図17に示される立体型のプリント回路基板1が製造される。
Next, as shown in FIG. 20, the
上述した立体型のプリント回路基板1では、サブ基板電極23を覆うようにソルダレジスト処理部25が形成されている。これにより、前述した立体型のプリント回路基板1について説明したのと同様に、対応するメイン基板電極7とサブ基板電極23との接合を良好に行うことができる。また、はんだ31による接合が行われていない箇所が生じるのを防止することができる。さらに、対応するメイン基板電極7とサブ基板電極23とを接合するはんだ31のフィレット体積を大きくすることができ、はんだ31による接合部分の信頼性を向上させることができる。
In the three-dimensional printed
上述した立体型のプリント回路基板1では、さらに、次のような効果が得られる。まず、立体型のプリント回路基板1のサブ基板21となるサブ基板シート27では、ダイシング領域28が、第2導電体第1部22aおよび第2導電体第2部22bのそれぞれから離れて規定されている。このため、ダイシング領域28を切削刃51によって切削する際に、切削刃51が、第2導電体第1部22aまたは第2導電体第2部22bに接触することはない。これにより、第2導電体第1部22aまたは第2導電体第2部22bの切削くずに起因するはんだの接合不良も防止することができる。
The three-dimensional printed
また、メイン基板電極7とサブ基板電極23とに付着したはんだが凝固する際に、サブ基板電極23が、サブ基板21から剥離するのを防止することができる。このことについて、前述した比較例に係る立体型のプリント回路基板と比べて説明する。
Further, when the solder adhering to the
立体型のプリント回路基板101が溶融はんだの噴流に浸漬された後では、メイン基板電極107とサブ基板電極123とに付着したはんだ131が凝固することになる。はんだ131が凝固する際には、はんだ131が収縮する。このため、図21に示すように、はんだ131の収縮に伴って、サブ基板電極123が、サブ基板121から剥離することが想定される。
After the three-dimensional printed
比較例に係る立体型のプリント回路基板101に対して、上述した立体型のプリント回路基板1では、ソルダレジスト処理部25が、挿通主面21ba、21bbからサブ基板電極23の一部までを連続して覆うように形成されている。これにより、図22に示すように、はんだ31が凝固する際に、はんだ31が収縮したとしても、サブ基板電極23がサブ基板21から剥離するのを防止することができる。
In contrast to the three-dimensional printed
さらに、上述した立体型のプリント回路基板1では、サブ基板電極23は、挿通部21bの挿通主面21ba、21bbにおける先端から距離Dを隔てられた位置を起点として、本体部21aの側に向かって延在している。このため、挿通部21bの先端では、ソルダレジスト処理部25が挿通主面21ba、21bbを直接覆うように形成されていることになる。
Further, in the three-dimensional printed
このため、サブ基板電極23が挿通主面21ba、21bbにおける先端を起点として形成されて、ソルダレジスト処理部25によって覆われた構造と比べると、サブ基板21の挿通部21bの先端の厚さが薄くなる。これにより、スリットの幅が狭い場合であっても、サブ基板21の挿通部21bをスリット5に容易に挿通させることができる。その結果、効率的な立体型のプリント回路基板1の製造に貢献することができる。
Therefore, compared to a structure in which the
(変形例)
上述した立体型のプリント回路基板1では、ルーターを用いた切削加工によって、サブ基板シート27の外形加工を施す場合について説明した。この他に、たとえば、金型によるプレス加工を適用して、サブ基板シート27に打ち抜き加工を行うようにしてもよい。
(Modified example)
In the three-dimensional printed
実施の形態3.
実施の形態3に係る立体型のプリント回路基板等について説明する。図23に示すように、立体型のプリント回路基板1では、メイン基板3のスリット5にサブ基板21が取り付けられている。スリット5には、キャスタレーション電極部11が設けられている。
A three-dimensional printed circuit board and the like according to the third embodiment will be explained. As shown in FIG. 23, in the three-dimensional printed
キャスタレーション電極部11は、サブ基板21からY方向に後退するように形成されている。なお、これ以外の構成については、図1および図4に示す立体型のプリント回路基板の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
The
次に、上述した立体型のプリント回路基板1の製造方法の一例について説明する。図24に示すように、メイン基板3を用意する。メイン基板は、たとえば、ルーターの切削刃によって基材(図示せず)に外形加工を施すことによって形成される。図24および図25に示すように、メイン基板3には、メイン基板電極7となる第1導電体6が配置されている。
Next, an example of a method for manufacturing the three-dimensional printed
次に、第1導電体6のそれぞれの部分に、長円形の開口部が形成される。まず、図25に示すように、メイン基板3においてスリットが形成されることになる領域の長手方向(X方向)に沿って、開口部の中心が位置する中心線CLを規定し、スリットの幅およびスリットからの後退量に基づく長さRを規定する。
Next, oval openings are formed in each portion of the
次に、図26に示すように、規定された中心線CLに沿って、ルーターの切削刃51を摺動させることによって、長円形の開口部9a、9bが第1導電体6のそれぞれに形成される。次に、図27に示すように、メッキを施すことによって、開口部9a、9bの内壁面のそれぞれが導電層(図示せず)によって覆われたスルーホール10a、10bが形成される。スルーホール10a、10bは、キャスタレーション電極部となる。
Next, as shown in FIG. 26,
次に、図28に示すように、たとえば、金型によるプレス加工を施すことによって、メイン基板3にスリット5が形成される。このとき、スリット5からの後退量BLは、0.5mm以下になることが望ましい。こうして、キャスタレーション電極部11が形成される。一方、サブ基板21(図23参照)は、たとえば、図6および図7に示す工程と同様の工程を経て形成される。
Next, as shown in FIG. 28, slits 5 are formed in the
次に、図29に示すように、キャスタレーション電極部11が形成されたメイン基板3のスリット5に、サブ基板21の挿通部21bが挿通される。その後、図9に示す工程と同様の工程を経て、図23に示される立体型のプリント回路基板1が製造される。
Next, as shown in FIG. 29, the
上述した立体型のプリント回路基板1では、サブ基板電極23を覆うようにソルダレジスト処理部25が形成されていることで、対応するメイン基板電極7とサブ基板電極23との接合を良好に行うことができる。また、はんだ31による接合が行われていない箇所が生じるのを防止することができる。
In the three-dimensional printed
上述した立体型のプリント回路基板1では、さらに、次のような効果が得られる。立体型のプリント回路基板1では、スリット5にキャスタレーション電極部11が形成されている。このため、図29に示すように、サブ基板の挿通部21bをスリット5に挿通させる際に、図30に示される、キャスタレーション電極部が形成されていない場合と比べて、図31に示すように、サブ基板21はメイン基板電極7にはほとんど接触しない。これにより、対応するメイン基板電極7とサブ基板電極23との接合を、さらに良好に行うことができる。また、はんだ31による接合が行われていない箇所が生じるのを、確実に防止することができる。
The three-dimensional printed
さらに、溶融はんだの噴流に浸漬する際には、溶融したはんだが、サブ基板21から後退したキャスタレーション電極部11に、毛細管現象によって流れ込むことになる。このため、対応するメイン基板電極7とサブ基板電極23とを接合するはんだのフィレット体積を、さらに増やすことができる。これにより、はんだ31による接合部の信頼性をさらに向上させることができる。
Furthermore, when immersed in a jet of molten solder, the molten solder flows into the
(変形例)
上述した立体型のプリント回路基板1では、切削刃51によって、メイン基板3に長円形の開口部9a、9bを形成する場合について説明した。この他に、たとえば、金型によるプレス加工によって、メイン基板3に長円形の開口部9a、9bを形成するようにしても、同様の効果を得ることができる。
(Modified example)
In the three-dimensional printed
なお、各実施の形態において説明した立体型のプリント回路基板については、必要に応じて種々組み合わせることが可能である。 Note that the three-dimensional printed circuit boards described in each embodiment can be combined in various ways as necessary.
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example and is not limited thereto. The present invention is defined not by the scope described above, but by the scope of the claims, and is intended to include all changes within the meaning and range equivalent to the scope of the claims.
本発明は、立体型のプリント回路基板に有効に利用される。 INDUSTRIAL APPLICATION This invention is effectively utilized for a three-dimensional printed circuit board.
1 プリント回路基板、3 メイン基板、3a、3b 主面、5 スリット、6 第1導電体、7 メイン基板電極、9a、9b 開口部、10a、10b スルーホール、11 キャスタレーション電極部、21 サブ基板、21a 本体部、21b 挿通部、21ba、21bb 挿通主面、21bc 挿通端面、22 第2導電体、22a 第2導電体第1部、22b 第2導電体第2部、23 サブ基板電極、25、26 ソルダレジスト処理部、27 サブ基板シート、28 ダイシング領域、31 はんだ、51 切削刃、53 噴流はんだ、61 第1電子部品、63 第2電子部品。 1 printed circuit board, 3 main board, 3a, 3b main surface, 5 slit, 6 first conductor, 7 main board electrode, 9a, 9b opening, 10a, 10b through hole, 11 castellation electrode section, 21 sub board , 21a main body part, 21b insertion part, 21ba, 21bb insertion main surface, 21bc insertion end surface, 22 second conductor, 22a first part of second conductor, 22b second part of second conductor, 23 sub-board electrode, 25 , 26 solder resist processing section, 27 sub-substrate sheet, 28 dicing area, 31 solder, 51 cutting blade, 53 jet solder, 61 first electronic component, 63 second electronic component.
Claims (4)
前記スリット形成領域に前記第1基板を貫通する前記スリットを形成して、前記第1導電体を二分し、二分された前記第1導電体を第1電極として形成する工程と、
第3方向に延在する第2導電体と、前記第3方向と交差する第4方向に帯状に延在し、前記第2導電体を二分するように覆う被覆部とが配置されるとともに、前記第4方向に延在し、前記第2導電体および前記被覆部を二分する態様でダイシング領域を規定した第2基板シートを用意する工程と、
前記ダイシング領域を切削することによって、前記第2導電体、前記被覆部および前記第2基板シートを二分し、2つの第2基板として分離する工程と、
前記第1基板に、1つ以上の第1電子部品を実装する工程と、
前記第2基板に、1つ以上の第2電子部品を実装する工程と、
前記第2基板を前記第1基板の前記スリットに挿通する工程と、
前記第2基板が前記第1基板の前記スリットに挿通された状態で接合材を噴き付ける工程と
を備え、
前記第2基板シートを前記第2基板として分離する工程では、分離された二つの前記第2基板のそれぞれにおいて、二分された前記第2導電体が第2電極とされて、前記被覆部が、前記第2基板における分離された側を起点として、前記第2電極の一部を覆うように、前記第3方向に延在しており、
前記第2基板を前記第1基板の前記スリットに挿通する工程では、前記第2基板は、前記第2電極の一部が前記被覆部によって覆われている側が、前記第1基板の前記スリットに挿通され、
前記接合材を噴き付ける工程では、前記第1電極と前記第2電極とが前記接合材によって接合される、プリント回路基板の製造方法。 A slit forming region in which a slit extending in a first direction is formed is defined, and a first conductor extending in a second direction intersecting the first direction is arranged so as to cross the slit forming region. a step of preparing a first substrate;
forming the slit penetrating the first substrate in the slit formation region, dividing the first conductor into two, and forming the divided first conductor as a first electrode;
A second conductor extending in a third direction, and a covering portion extending in a strip shape in a fourth direction intersecting the third direction and covering the second conductor so as to divide the second conductor into two are disposed, and preparing a second substrate sheet that extends in the fourth direction and defines a dicing area in a manner that bisects the second conductor and the covering portion;
dividing the second conductor, the covering portion, and the second substrate sheet into two by cutting the dicing area, and separating them as two second substrates;
mounting one or more first electronic components on the first substrate;
mounting one or more second electronic components on the second substrate;
inserting the second substrate into the slit of the first substrate;
spraying a bonding material while the second substrate is inserted into the slit of the first substrate,
In the step of separating the second substrate sheet as the second substrate, in each of the two separated second substrates, the bisected second conductor is used as a second electrode, and the covering portion is extending in the third direction starting from the separated side of the second substrate and covering a part of the second electrode;
In the step of inserting the second substrate into the slit of the first substrate, the second substrate has a side where a portion of the second electrode is covered by the covering portion is inserted into the slit of the first substrate. inserted,
In the method of manufacturing a printed circuit board, in the step of spraying the bonding material, the first electrode and the second electrode are bonded by the bonding material.
前記第2導電体は、
前記第3方向に延在する第2導電体第1部と、
前記第2導電体第1部に対して前記第3方向に間隔を隔てられて、前記第3方向に延在する第2導電体第2部と
を含み、
前記被覆部は、前記第2導電体第1部と前記第2導電体第2部との間の領域を覆う部分を含むように配置され、
前記ダイシング領域は、前記第2導電体第1部と前記第2導電体第2部との間の前記領
域における、前記第2導電体第1部および前記第2導電体第2部のそれぞれとは前記第3方向に距離を隔てられた部分に規定され、
前記第2基板シートを前記第2基板として分離する工程では、
分離された二つの前記第2基板のうち、一方の前記第2基板では、
前記第2導電体第1部が第2電極第1部とされ、
前記第2電極第1部は、前記第2基板における分離された側から前記第3方向に距離を隔てられた位置を起点として前記第3方向に延在し、
分離された二つの前記第2基板のうち、他方の前記第2基板では、
前記第2導電体第2部が第2電極第2部とされ、
前記第2電極第2部は、前記第2基板における分離された側から前記第3方向に距離を隔てられた位置を起点として前記第3方向に延在する、請求項1記載のプリント回路基板の製造方法。 In the step of preparing the second substrate sheet,
The second conductor is
a first portion of a second conductor extending in the third direction;
a second part of the second conductor extending in the third direction and spaced apart from the first part of the second conductor in the third direction;
The covering portion is arranged to include a portion covering a region between the first portion of the second conductor and the second portion of the second conductor,
The dicing region is configured to separate the first part of the second conductor and the second part of the second conductor in the region between the first part of the second conductor and the second part of the second conductor. is defined in a portion separated by a distance in the third direction,
In the step of separating the second substrate sheet as the second substrate,
Of the two separated second substrates, one of the second substrates includes:
The first part of the second conductor is a first part of a second electrode,
The first portion of the second electrode extends in the third direction from a position spaced apart from the separated side of the second substrate in the third direction,
Of the two separated second substrates, the other second substrate includes:
The second part of the second conductor is a second part of a second electrode,
The printed circuit board according to claim 1 , wherein the second portion of the second electrode extends in the third direction from a position spaced apart in the third direction from the separated side of the second substrate. manufacturing method.
前記第1導電体に、前記第2方向に互いに距離を隔てられるとともに前記第1基板を貫通する態様で第1開口部および第2開口部をそれぞれ形成する工程と、
前記第1開口部および前記第2開口部のそれぞれの開口側壁面を覆うように、導電性膜を形成する工程と、
前記スリットから後退するように前記第1開口部の側壁部分を残すとともに、前記スリットから後退するように前記第2開口部の側壁部分を残す態様で、前記スリットを形成することにより、前記スリットから後退した前記第1開口部の側壁部分および前記第2開口部の側壁部分をキャスタレーション電極部とする工程と
を含み、
前記第2基板を前記第1基板の前記スリットに挿通する工程では、前記第2基板は、前記キャスタレーション電極部が形成された前記スリットに挿通される、請求項1記載のプリント回路基板の製造方法。 The step of forming the slit includes:
forming a first opening and a second opening in the first conductor so as to be separated from each other in the second direction and to penetrate through the first substrate;
forming a conductive film so as to cover side wall surfaces of each of the first opening and the second opening;
By forming the slit in such a manner that a side wall portion of the first opening is left so as to recede from the slit, and a side wall portion of the second opening is left so as to recede from the slit, the slit can be removed from the slit. a step of using a receded side wall portion of the first opening and a side wall portion of the second opening as a castellation electrode portion;
Manufacturing a printed circuit board according to claim 1 , wherein in the step of inserting the second board into the slit of the first board, the second board is inserted into the slit in which the castellation electrode portion is formed. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083794A JP7390800B2 (en) | 2019-04-25 | 2019-04-25 | Printed circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083794A JP7390800B2 (en) | 2019-04-25 | 2019-04-25 | Printed circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181883A JP2020181883A (en) | 2020-11-05 |
JP7390800B2 true JP7390800B2 (en) | 2023-12-04 |
Family
ID=73024874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019083794A Active JP7390800B2 (en) | 2019-04-25 | 2019-04-25 | Printed circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7390800B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142791A (en) | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | Card edge connector, manufacturing method thereof, electronic card, and electronic apparatus |
JP2010258190A (en) | 2009-04-24 | 2010-11-11 | Nikon Corp | Connection body for printed board |
JP2018107389A (en) | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | Printed board conjugate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2877171B2 (en) * | 1991-08-20 | 1999-03-31 | 富士電機株式会社 | Composite hybrid integrated circuit |
-
2019
- 2019-04-25 JP JP2019083794A patent/JP7390800B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142791A (en) | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | Card edge connector, manufacturing method thereof, electronic card, and electronic apparatus |
JP2010258190A (en) | 2009-04-24 | 2010-11-11 | Nikon Corp | Connection body for printed board |
JP2018107389A (en) | 2016-12-28 | 2018-07-05 | 三菱電機株式会社 | Printed board conjugate |
Also Published As
Publication number | Publication date |
---|---|
JP2020181883A (en) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5073351B2 (en) | Electronic devices for surface mounting | |
JP6024693B2 (en) | Electronic components | |
US8418358B2 (en) | Wiring board with built-in component and method for manufacturing wiring board with built-in component | |
US9839135B2 (en) | Method of producing electronic components and method of producing substrate-type terminals | |
JP7390800B2 (en) | Printed circuit board manufacturing method | |
US7143772B2 (en) | Method of manufacturing a circuit board and its manufacturing apparatus | |
JP2001156488A (en) | Electronic component with shield case and its manufacturing method | |
US11266018B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2019071332A (en) | Wiring board, electronic device, attaching method of sheet metal component, and manufacturing method of wiring board | |
JP4273918B2 (en) | Module manufacturing method | |
JP2009188154A (en) | Printed circuit board and its production process | |
JP2019140327A (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
JP3774039B2 (en) | Resin molded substrate | |
CN210519039U (en) | Rigid-flex board | |
WO2024023980A1 (en) | Component mounting substrate | |
KR100814710B1 (en) | Heavy copper etching lamination pcb(printed circuit board) and method thereof | |
KR20140027070A (en) | Method of manufacturing a surface mounted device and corresponding surface mounted device | |
WO2023209902A1 (en) | Component mounting substrate | |
WO2021235196A1 (en) | Mounting structure for chip component | |
JP4748455B2 (en) | Electronic component module | |
JP2003078220A (en) | Resin-molded board | |
JPH05191026A (en) | Flat package ic solder-dipped type printed wiring board | |
JP2022094390A (en) | Electronic circuit module and manufacturing method thereof | |
JP2024036232A (en) | wiring board | |
JP3643399B2 (en) | Manufacturing method of electronic component mounting board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7390800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |