JP7389255B2 - 集積回路チップの潜在的な通信異常の検出 - Google Patents
集積回路チップの潜在的な通信異常の検出 Download PDFInfo
- Publication number
- JP7389255B2 JP7389255B2 JP2022533134A JP2022533134A JP7389255B2 JP 7389255 B2 JP7389255 B2 JP 7389255B2 JP 2022533134 A JP2022533134 A JP 2022533134A JP 2022533134 A JP2022533134 A JP 2022533134A JP 7389255 B2 JP7389255 B2 JP 7389255B2
- Authority
- JP
- Japan
- Prior art keywords
- latency
- component
- operating time
- time window
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 76
- 238000001514 detection method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 67
- 238000012544 monitoring process Methods 0.000 claims description 67
- 230000004044 response Effects 0.000 claims description 29
- 230000002159 abnormal effect Effects 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000004931 aggregating effect Effects 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 1
- 239000005441 aurora Substances 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
第1の態様によれば、集積回路(IC)チップ上の部品間の通信における異常な待ち時間(latency)を検出する方法が提供されており、該方法は、以下のステップ、すなわち
(i)ICチップの第1の部品とICチップの他の部品との間の通信を監視するステップであって、各通信は、第1の部品から別の部品に送信されるコマンドと、他の部品から第1の部品によって受信される応答とを含むステップと、ただし、当該監視するステップは、一連の監視される時間窓の各々における通信回数を測定するステップと、一連の監視される時間窓における各通信の待ち時間を測定するステップとを含むものであり、
(ii)動作時間窓における通信回数と、動作時間窓における第1の部品の利用可能な機能停止時間(stall time)と、動作時間窓のための待ち時間ペナルティ係数とから、第1の部品の動作時間窓の各々について最大許容待ち時間を計算するステップと、
(iii)測定された待ち時間が、最大許容待ち時間より大きい場合、その測定された待ち時間を異常であると決定するステップとを含む。
MTLi=TSi*BPi/Bi
に従って計算されてよく、ここで、MTLiは、動作時間窓iの最大許容待ち時間であり、TSiは、動作時間窓iにおける第1の部品の利用可能な機能停止時間であり、BPiは、動作時間窓iにおける待ち時間ペナルティ係数であり、Biは、動作時間窓iにおけるバイト数である。
TSi=WLi*(1-RSi)
に従って計算されてよく、ここで、TSiは、動作時間窓iにおける第1の部品の利用可能な機能停止時間であり、WLiは、動作時間窓iの長さであり、RSiは、第1の部品が計算を実行するために予約された時間の割合である、
MTLi=TSi*BPi/Bi (式1)
によって決定されてもよい。ここで、MTLiは、動作時間窓iの最大許容待ち時間であり、TSiは、動作時間窓iにおける部品の利用可能な機能停止時間であり、BPiは、動作時間窓iにおける待ち時間ペナルティ係数であり、Biは、動作時間窓iのバイト数である。
PEi=Bi/BPi (式2)
によって与えられる。
MTLi=TSi/PEi (式3)
のように表すことができる。
TSi=WLi*(1-RSi) (式4)
によって決定されてもよい。ここで、TSiは、動作時間窓iにおける部品の利用可能な機能停止時間であり、WLiは、動作時間窓iの長さであり、RSiは、部品が、受信された応答の処理などの計算を行うために予約された時間の割合である。
Claims (20)
- 集積回路(IC)チップ上の監視回路が、前記ICチップ上の部品間の通信における異常な待ち時間を検出する方法であって、前記方法は、
(i)前記ICチップの第1の部品と前記ICチップの他の部品との間の通信を監視するステップであって、各通信は、前記第1の部品から別の部品に送信されるコマンドと、前記他の部品から前記第1の部品によって受信される応答とを含み、該監視するステップは、
一連の監視される時間窓の各々における通信回数を測定するステップと、
前記一連の監視される時間窓における各通信の待ち時間を測定するステップと、
を含む、ステップと、
(ii)動作時間窓のバイト数と、前記動作時間窓における前記第1の部品の利用可能な機能停止時間と、前記動作時間窓のための待ち時間ペナルティ係数とから、前記第1の部品の動作時間窓の各々について最大許容待ち時間を計算するステップと、
(iii)前記測定された待ち時間が、前記最大許容待ち時間より大きい場合、該測定された待ち時間を異常であると決定するステップと、
を含む、方法。 - 動作時間窓のための前記待ち時間ペナルティ係数は、前記第1の部品が、前記動作時間窓における待ち時間応答間で許容できる平均最小バイト数である、請求項1記載の方法。
- 動作時間窓の前記最大許容待ち時間は、
MTLi=TSi*BPi/Bi
に従って計算され、ここで、前記MTLiは、動作時間窓iの前記最大許容待ち時間であり、前記TSiは、動作時間窓iにおける前記第1の部品の前記利用可能な機能停止時間であり、前記BPiは、動作時間窓iにおける前記待ち時間ペナルティ係数であり、前記Biは、動作時間窓iにおけるバイト数である、請求項2記載の方法。 - 請求項1記載の前記ステップ(iii)は、
前記一連の監視される時間窓の各々において測定された待ち時間の最大待ち時間を決定するステップと、
前記最大待ち時間と前記最大許容待ち時間とを比較するステップと、
前記最大待ち時間が、前記最大許容待ち時間より大きい場合、該最大待ち時間を異常であると決定するステップと、
を含む、請求項1から3までのいずれか1項記載の方法。 - 前記方法は、各動作時間窓における前記第1の部品の前記利用可能な機能停止時間を、動作時間窓長さと、予約された処理時間とから計算するステップをさらに含み、前記予約された処理時間は、計算を実行するために前記第1の部品によって使用されるものである、請求項1から4までのいずれか1項記載の方法。
- 前記各動作時間窓における前記第1の部品の前記利用可能な機能停止時間は、
TSi=WLi*(1-RSi)
に従って計算され、ここで、前記TSiは、動作時間窓iにおける前記第1の部品の前記利用可能な機能停止時間であり、前記WLiは、前記動作時間窓iの前記長さであり、前記RSiは、前記第1の部品が計算を実行するために予約された時間の割合である、請求項5記載の方法。 - 前記方法は、前記一連の監視される時間窓の各々の帯域幅を、当該監視される時間窓における測定された通信回数から決定するステップをさらに含む、請求項1から6までのいずれか1項記載の方法。
- 前記方法は、前記第1の部品の一連の動作時間窓の各々についての帯域幅および待ち時間のセットを、請求項1記載のステップ(i)の前記一連の監視される時間窓の前記帯域幅および前記測定された待ち時間から決定するステップをさらに含む、請求項7記載の方法。
- 各動作時間窓は、監視される各時間窓よりも大きい、請求項8記載の方法。
- 前記方法は、前記第1の部品の前記一連の動作時間窓の各々についての前記帯域幅および前記待ち時間のセットを形成するために、ステップ(i)の前記一連の監視される時間窓の前記帯域幅および前記測定された待ち時間を集約するステップを含む、請求項8または9記載の方法。
- 前記第1の部品の前記一連の動作時間窓の各々の前記待ち時間は、前記一連の監視される時間窓の最大待ち時間である、請求項8から10までのいずれか1項記載の方法。
- 前記方法は、前記一連の動作時間窓の各々についての前記帯域幅および前記測定された待ち時間の相関を求めるステップをさらに含む、請求項11記載の方法。
- 前記相関は、前記一連の動作時間窓の各々についての前記帯域幅および前記最大待ち時間の相関である、請求項12記載の方法。
- 前記方法は、前記ICチップ上の部品のセットの各部品と、前記ICチップの他の部品との間の通信を監視するステップをさらに含み、前記セットの各部品の監視は、請求項1記載のステップ(i)によるものである、請求項11から13までのいずれか1項記載の方法。
- 前記方法は、前記セットの各部品について、前記一連の監視される時間窓の各々の前記帯域幅を、当該監視される時間窓における測定された通信回数から決定するステップをさらに含む、請求項14記載の方法。
- 前記方法は、前記部品のセットの各部品について、前記一連の動作時間窓の各々についての前記帯域幅および前記測定された待ち時間の相関を求めるステップをさらに含む、請求項15記載の方法。
- 前記相関は、前記一連の動作時間窓の各々についての前記帯域幅および前記最大待ち時間の相関である、請求項16記載の方法。
- 前記相関は、互いに時間的にシフトしている動作時間窓の前記帯域幅および前記最大待ち時間の相関である、請求項16記載の方法。
- 前記方法は、前記部品のセットの異なる部品の相関を比較するステップをさらに含む、請求項16から18までのいずれか1項記載の方法。
- 集積回路(IC)チップであって、
部品を含むシステム回路と、
前記システム回路の前記部品間の通信を監視するように構成された監視回路と、
を含み、
各通信は、第1の部品から他の部品に送信されるコマンドと、前記他の部品から前記第1の部品によって受信される応答とを含み、前記監視回路は、
一連の監視される時間窓の各々における通信回数を測定するように構成されたカウンタと、
前記第1の部品から別の部品にコマンドが送信されてから前記第1の部品によって応答が受信されるまでの間にかかる時間を測定するように構成された待ち時間タイマと、
プロセッサと、
を含み、前記プロセッサは、
動作時間窓のバイト数
と、前記動作時間窓における前記第1の部品の利用可能な機能停止時間と、前記動作時間窓のための待ち時間ペナルティ係数とから、前記第1の部品の動作時間窓の各々についての最大許容待ち時間を計算し、
前記測定された待ち時間が、前記最大許容待ち時間より大きい場合、その測定された待ち時間を異常であると決定する
ように構成されている、
集積回路(IC)チップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1917654.4A GB2589594B (en) | 2019-12-03 | 2019-12-03 | Detecting anomalous latent communications in an integrated circuit chip |
GB1917654.4 | 2019-12-03 | ||
PCT/EP2020/083478 WO2021110529A1 (en) | 2019-12-03 | 2020-11-26 | Detecting anomalous latent communications in an integrated circuit chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023504520A JP2023504520A (ja) | 2023-02-03 |
JP7389255B2 true JP7389255B2 (ja) | 2023-11-29 |
Family
ID=69146985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022533134A Active JP7389255B2 (ja) | 2019-12-03 | 2020-11-26 | 集積回路チップの潜在的な通信異常の検出 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11983087B2 (ja) |
EP (1) | EP4070198B1 (ja) |
JP (1) | JP7389255B2 (ja) |
CN (1) | CN114930302A (ja) |
GB (1) | GB2589594B (ja) |
WO (1) | WO2021110529A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295312A (ja) | 1999-04-05 | 2000-10-20 | Nec Corp | 端末応答監視自動制御装置および端末応答監視自動制御方法 |
JP2008152665A (ja) | 2006-12-19 | 2008-07-03 | Toshiba Corp | 半導体集積回路の動作解析方法 |
JP2009025866A (ja) | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。 |
WO2012049760A1 (ja) | 2010-10-14 | 2012-04-19 | 富士通株式会社 | ストレージ制御装置における基準時間設定方法 |
JP2014238670A (ja) | 2013-06-06 | 2014-12-18 | 富士通株式会社 | 半導体回路装置、及び、電子装置 |
US20160003910A1 (en) | 2011-10-21 | 2016-01-07 | Renesas Electronics Corporation | Semiconductor device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4369470B2 (ja) * | 2006-12-26 | 2009-11-18 | 富士通株式会社 | データ中継装置、ストレージ装置、および応答遅延監視方法 |
US8266281B1 (en) * | 2010-04-22 | 2012-09-11 | Imdb.Com, Inc. | Collecting client-side performance metrics and latencies |
US8417812B1 (en) * | 2010-07-12 | 2013-04-09 | Vmware, Inc. | Methods and systems for detecting anomalies during IO accesses |
US8929872B2 (en) * | 2010-09-16 | 2015-01-06 | Qualcomm Incorporated | Management of paging channel monitoring |
US9286257B2 (en) * | 2011-01-28 | 2016-03-15 | Qualcomm Incorporated | Bus clock frequency scaling for a bus interconnect and related devices, systems, and methods |
GB2490390B (en) * | 2012-03-29 | 2014-01-29 | Renesas Mobile Corp | Method, apparatus and computer program for latency measurement |
US8832330B1 (en) * | 2013-05-23 | 2014-09-09 | Nimble Storage, Inc. | Analysis of storage system latency by correlating activity of storage system components with latency measurements |
KR20150106224A (ko) | 2014-03-11 | 2015-09-21 | 삼성전자주식회사 | 시스템-온-칩 및 그의 부하 불균형 검출 방법 |
US20160196231A1 (en) | 2015-01-07 | 2016-07-07 | Qualcomm Incorporated | System and method for bus bandwidth management in a system on a chip |
US10069713B2 (en) * | 2015-11-13 | 2018-09-04 | Raytheon Company | Tracking data latency and availability for dynamic scheduling |
US10114582B1 (en) * | 2016-12-28 | 2018-10-30 | EMC IP Holdinig Company LLC | Dynamically selecting between sync and async replication modes |
US10756990B1 (en) * | 2017-09-22 | 2020-08-25 | Equinix, Inc. | Monitoring and performance improvement of enterprise applications using correlated data associated with a plurality of service layers |
CN108319359B (zh) * | 2017-12-29 | 2020-01-03 | 华中科技大学 | 一种基于微云的能耗优化方法 |
JP7004902B2 (ja) * | 2018-02-05 | 2022-01-21 | 富士通株式会社 | 性能評価プログラム、および性能評価方法 |
US10785105B1 (en) * | 2019-03-12 | 2020-09-22 | Microsoft Technology Licensing, Llc | Dynamic monitoring on service health signals |
US11237893B2 (en) * | 2019-06-26 | 2022-02-01 | Western Digital Technologies, Inc. | Use of error correction-based metric for identifying poorly performing data storage devices |
-
2019
- 2019-12-03 GB GB1917654.4A patent/GB2589594B/en active Active
-
2020
- 2020-11-26 CN CN202080084154.7A patent/CN114930302A/zh active Pending
- 2020-11-26 WO PCT/EP2020/083478 patent/WO2021110529A1/en unknown
- 2020-11-26 US US17/780,339 patent/US11983087B2/en active Active
- 2020-11-26 JP JP2022533134A patent/JP7389255B2/ja active Active
- 2020-11-26 EP EP20824108.3A patent/EP4070198B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295312A (ja) | 1999-04-05 | 2000-10-20 | Nec Corp | 端末応答監視自動制御装置および端末応答監視自動制御方法 |
JP2008152665A (ja) | 2006-12-19 | 2008-07-03 | Toshiba Corp | 半導体集積回路の動作解析方法 |
JP2009025866A (ja) | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。 |
WO2012049760A1 (ja) | 2010-10-14 | 2012-04-19 | 富士通株式会社 | ストレージ制御装置における基準時間設定方法 |
US20160003910A1 (en) | 2011-10-21 | 2016-01-07 | Renesas Electronics Corporation | Semiconductor device |
JP2014238670A (ja) | 2013-06-06 | 2014-12-18 | 富士通株式会社 | 半導体回路装置、及び、電子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4070198B1 (en) | 2023-08-30 |
WO2021110529A1 (en) | 2021-06-10 |
EP4070198A1 (en) | 2022-10-12 |
GB2589594B (en) | 2023-10-11 |
JP2023504520A (ja) | 2023-02-03 |
US11983087B2 (en) | 2024-05-14 |
CN114930302A (zh) | 2022-08-19 |
US20230004473A1 (en) | 2023-01-05 |
GB2589594A (en) | 2021-06-09 |
GB201917654D0 (en) | 2020-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Molka et al. | Detecting memory-boundedness with hardware performance counters | |
Bin et al. | Studying co-running avionic real-time applications on multi-core COTS architectures | |
US9632138B2 (en) | Functional testing of an integrated circuit chip | |
US20030046614A1 (en) | System and method for using embedded real-time analysis components | |
JP5153904B2 (ja) | プログラムの動作推測方法及びプログラム | |
US9454424B2 (en) | Methods and apparatus for detecting software inteference | |
US9140753B2 (en) | Monitoring functional testing of an integrated circuit chip | |
Moro et al. | Hardware performance sniffers for embedded systems profiling | |
CN106919462A (zh) | 一种生成处理器故障记录的方法及装置 | |
Abdel-Khalek et al. | Post-silicon platform for the functional diagnosis and debug of networks-on-chip | |
Cabo et al. | SafeSU: an extended statistics unit for multicore timing interference | |
Skitsas et al. | DaemonGuard: O/S-assisted selective software-based Self-Testing for multi-core systems | |
Verner et al. | Batch method for efficient resource sharing in real-time multi-GPU systems | |
JP7389255B2 (ja) | 集積回路チップの潜在的な通信異常の検出 | |
US10088523B2 (en) | Debug adapter | |
Saeed et al. | Memory latency distribution-driven regulation for temporal isolation in mpsocs | |
CN101458671B (zh) | 外设访问控制方法、装置与系统 | |
JP7425871B2 (ja) | 集積回路チップにおいて観察された異常の原因識別 | |
Ghosh et al. | A framework for evaluation of debug path performance in SoC | |
Cao et al. | A Communication-Centric Observability Selection for Post-Silicon System-on-Chip Integration Debug | |
Bertout | Measurement-Based Timing Analysis on Heterogeneous MPSoCs: A Practical Approach | |
EP3722957A1 (en) | Performance profiling | |
US10977075B2 (en) | Performance profiling for a multithreaded processor | |
Lee et al. | Performance modelling and evaluation for the XMP shared-bus multiprocessor architecture | |
JPH09101906A (ja) | 並列計算機の性能測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7389255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |