JP7388976B2 - Error diffusion device and D/A conversion device - Google Patents

Error diffusion device and D/A conversion device Download PDF

Info

Publication number
JP7388976B2
JP7388976B2 JP2020080588A JP2020080588A JP7388976B2 JP 7388976 B2 JP7388976 B2 JP 7388976B2 JP 2020080588 A JP2020080588 A JP 2020080588A JP 2020080588 A JP2020080588 A JP 2020080588A JP 7388976 B2 JP7388976 B2 JP 7388976B2
Authority
JP
Japan
Prior art keywords
input
output
cell
switch
exchange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020080588A
Other languages
Japanese (ja)
Other versions
JP2021175158A (en
Inventor
淳一 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2020080588A priority Critical patent/JP7388976B2/en
Publication of JP2021175158A publication Critical patent/JP2021175158A/en
Application granted granted Critical
Publication of JP7388976B2 publication Critical patent/JP7388976B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本開示は、誤差拡散装置及びＤ／Ａ変換装置に関する。 The present disclosure relates to an error diffusion device and a D/A conversion device.

サーモメータコーディングされた同じ重みをもつ変換エレメントを用いて、デジタル／アナログ変換を行う装置が提案されている。
例えば、特許文献１記載の技術（第１の従来技術）は、入力された順に、順繰りで変換エレメントを操作していくことで、入力されるデータが一定のランダム性を持つならば、選択されるエレメントは均等となり、誤差が拡散されるようになっている。
また、特許文献２及び非特許文献１記載の技術（第２の従来技術）は、２入力２出力を持つスクランブラと称される交換機セルを２ｂｉｔずつの信号に割り当て、バタフライ結線したものである。それぞれのスクランブラの操作によって発生するノイズは一次のノイズシェーピングとなり、スイッチ操作は均等にスクランブル操作が行われるように結線されており、結果的に帯域内のシステム上のノイズの発生を抑えつつ誤差を拡散している。 Devices have been proposed for performing digital-to-analog conversion using thermometer-coded conversion elements with equal weights.
For example, the technology described in Patent Document 1 (first prior art) operates the transformation elements in the order in which they are input, so that if the input data has a certain randomness, the selected The elements are uniform, and errors are spread out.
In addition, the technology described in Patent Document 2 and Non-Patent Document 1 (second prior art) is a system in which a switch cell called a scrambler having two inputs and two outputs is assigned to each 2-bit signal and connected in a butterfly manner. . The noise generated by the operation of each scrambler is first-order noise shaping, and the switch operations are wired so that the scramble operation is performed evenly.As a result, errors are suppressed while suppressing system noise in the band. is spreading.

特開２０００－０７８０１５号公報Japanese Patent Application Publication No. 2000-078015 特表平９－５０１２８７号公報Special Publication No. 9-501287

「Sigma-Delta New algorithms and Techniques」Bob Adams著「Oversampling and Coarse Quantization for Signals April 11-April 15, 2005」資料 https://home.cscamm.umd.edu/programs/ocq05/schedule-ocq05.htm"Sigma-Delta New algorithms and Techniques" by Bob Adams "Oversampling and Coarse Quantization for Signals April 11-April 15, 2005" material https://home.cscamm.umd.edu/programs/ocq05/schedule-ocq05.htm

ところが、第１の従来技術では、入力されるデータパターンによっては周期性をもってしまい、必要な帯域内への周期性のある信号(トーンと呼ばれる)が発生してしまう虞があった。
また第２の従来技術では、ランダム性が非常に高まるため、常に多くの変換エレメントを動作させる必要があり、消費電力が大きくなるという虞があった。
本技術は、個別部品で構成したデジタル・アナログ変換器においても、一定の誤差拡散効果を得つつ、変換エレメントの動作を減らして低消費電力化を図ることが可能な誤差拡散装置及びＤ／Ａ変換装置を提供することを目的としている。 However, in the first conventional technique, depending on the input data pattern, it may have periodicity, and there is a risk that a periodic signal (called a tone) may be generated within the required band.
Further, in the second conventional technique, since the randomness is greatly increased, it is necessary to operate many conversion elements at all times, and there is a fear that power consumption will increase.
This technology provides an error diffusion device and D/A that can reduce power consumption by reducing the operation of conversion elements while achieving a certain error diffusion effect even in digital-to-analog converters configured with individual components. The purpose is to provide a conversion device.

実施形態の誤差拡散装置は、８・２ｎ－１（ｎは自然数）レベルのサーモメータコードとして構成された２・ｎビットの入力デジタルデータを多段に接続された複数の交換器セルを用いて誤差拡散を行い出力デジタルデータとして出力する誤差拡散装置であって、出力デジタルデータを出力する終段の複数の交換器セル以外の交換器セルであって、入力デジタルデータの最下位ビットが入力される交換器セルを含み、８・２ｎ－１・（１／４）レベル以下に相当するビットに対応する交換器セルについては、入力デジタルデータの最下位ビットが遷移する場合においてのみ交換器セルにおいて交換動作を行わせるように交換動作を制限し、出力デジタルデータを出力する後段の交換器セル以外の交換器セルであって、入力デジタルデータの最上位ビットが入力される交換器セルを含み、８・２ｎ－１・（３／４）レベル以上に相当するビットに対応する交換器セルについては、入力デジタルデータの最上位ビットが遷移する場合においてのみ交換器セルにおいて交換動作を行わせるように交換動作を制限し、出力デジタルデータを出力する終段の全ての交換器セルについては、入力デジタルデータの最上位ビット及び最下位ビットが遷移しない場合においてのみ交換動作を行わせるように交換動作を制限する。 The error diffusion device of the embodiment uses a plurality of exchanger cells connected in multiple stages to input 2.n-bit digital data configured as a thermometer code of 8.2 n-1 (n is a natural number) level. An error diffusion device that performs error diffusion and outputs as output digital data, the switch cell other than the final stage plural switch cells that output the output digital data, into which the least significant bit of the input digital data is input. For switch cells that correspond to bits corresponding to 8.2 n-1. A switch cell other than a subsequent switch cell that outputs output digital data, including a switch cell to which the most significant bit of the input digital data is input. , 8.2 For switch cells corresponding to bits corresponding to n-1 ·(3/4) level or higher, a switch operation is performed in the switch cell only when the most significant bit of the input digital data transitions. The switching operation is restricted in this way, and all switching cells at the final stage that output digital data are switched so that the switching operation is performed only when the most significant bit and the least significant bit of the input digital data do not transition. Restrict movement.

図１は、実施形態のＤ／Ａ変換装置の概要構成ブロック図である。FIG. 1 is a schematic block diagram of a D/A converter according to an embodiment. 図２は、誤差拡散装置の概要構成ブロック図である。FIG. 2 is a schematic block diagram of the error diffusion device. 図３は、交換器セル及びコントローラの一例の要部構成説明図である。FIG. 3 is an explanatory diagram of a main part configuration of an example of a switching cell and a controller. 図４は、第１実施形態の動作説明図である。FIG. 4 is an explanatory diagram of the operation of the first embodiment. 図５は、第１実施形態の特性例の説明図である。FIG. 5 is an explanatory diagram of a characteristic example of the first embodiment. 図６は、振幅状態と消費電流との関係を説明する図である。FIG. 6 is a diagram illustrating the relationship between amplitude state and current consumption. 図７は、第２実施形態の誤差拡散装置の交換器セルユニットの説明図である。FIG. 7 is an explanatory diagram of the exchanger cell unit of the error diffusion device of the second embodiment.

以下、図面を参照して、実施形態について詳細に説明する。
［１］第１実施形態
図１は、実施形態のＤ／Ａ変換装置の概要構成ブロック図である。
図１においては、３ビット／８レベルのサーモメータコード入力の誤差拡散装置を備えたＤ／Ａ変換装置を例として説明する。
Ｄ／Ａ変換装置１０は、サーモメータコードとしての入力データＤＩＮが入力されて、誤差拡散を行った出力データＤＯＵＴを出力する誤差拡散装置１１と、誤差拡散装置１１の出力データＤＯＵＴのデジタル／アナログ変換（Ｄ／Ａ変換）を行ってアナログ出力信号ＳＡとして出力するＤ／Ａ変換ユニット１２と、を備えている。 Hereinafter, embodiments will be described in detail with reference to the drawings.
[1] First Embodiment FIG. 1 is a schematic block diagram of a D/A converter according to an embodiment.
In FIG. 1, a D/A converter including a 3-bit/8-level thermometer code input error diffusion device will be described as an example.
The D/A converter 10 includes an error diffusion device 11 which receives input data DIN as a thermometer code, performs error diffusion, and outputs output data DOUT, and converts the output data DOUT of the error diffusion device 11 into digital/analog. It includes a D/A conversion unit 12 that performs conversion (D/A conversion) and outputs it as an analog output signal SA.

図２は、誤差拡散装置の概要構成ブロック図である。
誤差拡散装置１１は、交換器セルユニット２１と、コントローラ２２と、を備えている。
交換器セルユニット２１は、第１交換器セル３１－１～第１０交換器セル３１－１０を備えている。 FIG. 2 is a schematic block diagram of the error diffusion device.
The error diffusion device 11 includes an exchange cell unit 21 and a controller 22.
The exchange cell unit 21 includes a first exchange cell 31-1 to a tenth exchange cell 31-10.

第１交換器セル３１－１は、入力データＤＩＮの最上位ビットｂ７及びビットｂ６が入力され、コントローラ２２からの交換制御信号Ｃ１に基づいて、いずれか一方を第７交換器セル３１－７に出力し、いずれか他方を第８交換器セル３１－８に出力する。 The first exchange cell 31-1 receives the most significant bit b7 and bit b6 of the input data DIN, and sends either one to the seventh exchange cell 31-7 based on the exchange control signal C1 from the controller 22. The other one is outputted to the eighth exchange cell 31-8.

第２交換器セル３１－２は、入力データＤＩＮのビットｂ５及びビットｂ４が入力され、コントローラ２２からの交換制御信号Ｃ２に基づいて、いずれか一方を第５交換器セル３１－５に出力し、いずれか他方を第６交換器セル３１－６に出力する。 The second exchange cell 31-2 receives bits b5 and b4 of the input data DIN, and outputs either one to the fifth exchange cell 31-5 based on the exchange control signal C2 from the controller 22. , the other is output to the sixth exchange cell 31-6.

第３交換器セル３１－３は、入力データＤＩＮのビットｂ３及びビットｂ２が入力され、コントローラ２２からの交換制御信号Ｃ３に基づいて、いずれか一方を第５交換器セル３１－５に出力し、いずれか他方を第６交換器セル３１－６に出力する。 The third exchange cell 31-3 receives bits b3 and b2 of the input data DIN, and outputs either one to the fifth exchange cell 31-5 based on the exchange control signal C3 from the controller 22. , the other is output to the sixth exchange cell 31-6.

第４交換器セル３１－４は、入力データＤＩＮのビットｂ１及び最下位ビットｂ０が入力され、コントローラ２２からの交換制御信号Ｃ４に基づいて、いずれか一方を第９交換器セル３１－９に出力し、いずれか他方を第１０交換器セル３１－１０に出力する。 The fourth switch cell 31-4 receives the bit b1 and the least significant bit b0 of the input data DIN, and sends either one to the ninth switch cell 31-9 based on the switch control signal C4 from the controller 22. The other one is outputted to the tenth exchange cell 31-10.

第５交換器セル３１－５は、一方の入力端子に第２交換器セル３１－２からのデータが入力され、他方の入力端子に第３交換器セル３１－３からのデータが入力され、コントローラ２２からの交換制御信号Ｃ５に基づいて、いずれか一方を第７交換器セル３１－７に出力し、いずれか他方を第８交換器セル３１－８に出力する。 The fifth exchange cell 31-5 has one input terminal inputted with data from the second exchange cell 31-2, and the other input terminal inputted with data from the third exchange cell 31-3. Based on the exchange control signal C5 from the controller 22, one of them is output to the seventh exchange cell 31-7, and the other is output to the eighth exchange cell 31-8.

第６交換器セル３１－６は、一方の入力端子に第２交換器セル３１－２からのデータが入力され、他方の入力端子に第３交換器セル３１－３からのデータが入力され、コントローラ２２からの交換制御信号Ｃ６に基づいて、いずれか一方を第９交換器セル３１－９に出力し、いずれか他方を第１０交換器セル３１－１０に出力する。 The sixth exchange cell 31-6 has one input terminal inputted with data from the second exchange cell 31-2, and the other input terminal inputted with data from the third exchange cell 31-3. Based on the exchange control signal C6 from the controller 22, one of them is output to the ninth exchange cell 31-9, and the other is output to the tenth exchange cell 31-10.

第７交換器セル３１－７は、一方の入力端子に第１交換器セル３１－１からのデータが入力され、他方の入力端子に第５交換器セル３１－５からのデータが入力され、コントローラ２２からの交換制御信号Ｃ７に基づいて、いずれか一方を出力データＤＯＵＴの最上位ビットＢ７として出力し、いずれか他方を出力データＤＯＵＴのビットＢ６として出力する。 In the seventh exchange cell 31-7, data from the first exchange cell 31-1 is input to one input terminal, data from the fifth exchange cell 31-5 is input to the other input terminal, Based on the exchange control signal C7 from the controller 22, one of them is output as the most significant bit B7 of the output data DOUT, and the other is output as the bit B6 of the output data DOUT.

第８交換器セル３１－８は、一方の入力端子に第１交換器セル３１－１からのデータが入力され、他方の入力端子に第５交換器セル３１－５からのデータが入力され、コントローラ２２からの交換制御信号Ｃ８に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ５として出力し、いずれか他方を出力データＤＯＵＴのビットＢ４として出力する。 The eighth exchange cell 31-8 has one input terminal inputted with data from the first exchange cell 31-1, and the other input terminal inputted with data from the fifth exchange cell 31-5. Based on the exchange control signal C8 from the controller 22, one of them is output as bit B5 of output data DOUT, and the other is output as bit B4 of output data DOUT.

第９交換器セル３１－９は、一方の入力端子に第６交換器セル３１－６からのデータが入力され、他方の入力端子に第４交換器セル３１－４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ９に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ３として出力し、いずれか他方を出力データＤＯＵＴのビットＢ２として出力する。 In the ninth exchange cell 31-9, data from the sixth exchange cell 31-6 is input to one input terminal, data from the fourth exchange cell 31-4 is input to the other input terminal, Based on the exchange control signal C9 from the controller 22, one of them is outputted as bit B3 of the output data DOUT, and the other one is outputted as the bit B2 of the output data DOUT.

第１０交換器セル３１－１０は、一方の入力端子に第６交換器セル３１－６からのデータが入力され、他方の入力端子に第４交換器セル３１－４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ１０に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ１として出力し、いずれか他方を出力データＤＯＵＴの最下位ビットＢ０として出力する。 The tenth exchange cell 31-10 has one input terminal input with data from the sixth exchange cell 31-6, and the other input terminal input with data from the fourth exchange cell 31-4. Based on the exchange control signal C10 from the controller 22, one of them is outputted as bit B1 of the output data DOUT, and the other one is outputted as the least significant bit B0 of the output data DOUT.

図３は、交換器セル及びコントローラの一例の要部構成説明図である。
図３においては、理解の容易のため、一つの交換器セルについてのみ説明する。
交換器セル３１－ｘ（ｘ＝１～１０）は、第１入力端子ＴＩ１と、第２入力端子ＴＩ２と、スイッチ部ＳＷと、第１出力端子ＴＯ１と、第２出力端子ＴＯ２と、を備えている。
コントローラ２２は、１ビットのデータをクロック信号ＣＬＫにより更新可能に記憶するレジスタ４１と、一方の入力端子にレジスタ４１の出力端子が接続され、他方の入力端子に第１入力端子ＴＩ１の入力データが入力され、交換制御信号Ｃｘを出力する第１ＥＸＯＲ（排他論理和回路）４２と、一方の入力端子に第１ＥＸＯＲ４２の出力端子が接続され、他方の入力端子に第２入力端子ＴＩ２の入力データが入力され、出力端子がレジスタ４１の入力端子に接続された第２ＥＸＯＲ４３と、を備えている。 FIG. 3 is an explanatory diagram of a main part configuration of an example of a switching cell and a controller.
In FIG. 3, only one switch cell is described for ease of understanding.
The exchange cell 31-x (x=1 to 10) includes a first input terminal TI1, a second input terminal TI2, a switch section SW, a first output terminal TO1, and a second output terminal TO2. ing.
The controller 22 includes a register 41 that stores 1-bit data in an updatable manner using a clock signal CLK, an output terminal of the register 41 is connected to one input terminal, and input data of a first input terminal TI1 is connected to the other input terminal. The output terminal of the first EXOR 42 is connected to one input terminal, and the input data of the second input terminal TI2 is input to the other input terminal. and a second EXOR 43 whose output terminal is connected to the input terminal of the register 41.

上記構成において、第１交換器セル３１－１は、出力デジタルデータとしての出力データＤＯＵＴを出力する後段の交換器セル（＝第７交換器セル３１－７～第１０交換器セル３１－１０）以外の交換器セルであって、入力デジタルデータとして入力データＤＩＮの最上位ビットｂ７が入力され、８・２ｎ－１・（３／４）レベル以上に相当するビットに対応する交換器セルに相当している。本第１実施形態においては、ｎ＝１である。 In the above configuration, the first exchange cell 31-1 is a subsequent exchange cell (=seventh exchange cell 31-7 to tenth exchange cell 31-10) that outputs output data DOUT as output digital data. The most significant bit b7 of the input data DIN is input as the input digital data to the switch cell corresponding to the bit corresponding to the 8.2 n-1 .(3/4) level or higher. It is equivalent. In the first embodiment, n=1.

そして、第１交換器セル３１－１は、入力デジタルデータとしての入力データＤＩＮの最上位ビットｂ７が遷移する場合においてのみ交換動作を行わせるように交換動作が制限されている。 The switching operation of the first switching cell 31-1 is restricted so that the switching operation is performed only when the most significant bit b7 of the input data DIN as the input digital data changes.

第４交換器セル３１－４は、出力デジタルデータを出力する終段の複数の交換器セル以外の交換器セルであって、前記入力デジタルデータの最下位ビットが入力され、８・２ｎ－１・（１／４）レベル以下に相当するビットに対応する交換器セルに相当している。本第１実施形態においては、ｎ＝１である。 The fourth switch cell 31-4 is a switch cell other than the last-stage switch cells that output digital data, and receives the least significant bit of the input digital data, and is 8.2 n- This corresponds to a switch cell corresponding to a bit corresponding to 1. (1/4) level or lower. In the first embodiment, n=1.

そして、第４交換器セル３１－４は、入力デジタルデータとしての入力データＤＩＮの最下位ビットｂ０が遷移する場合においてのみ交換動作を行わせるように交換動作が制限されている。 The switching operation of the fourth switching cell 31-4 is restricted so that the switching operation is performed only when the least significant bit b0 of the input data DIN as input digital data changes.

また、第７交換器セル３１－７～第１０交換器セル３１－１０は、出力デジタルデータを出力する終段の全ての交換器セルに相当している。 Further, the seventh switch cell 31-7 to the tenth switch cell 31-10 correspond to all switch cells at the final stage that output digital data.

さらに第２交換器セル３１－２、第３交換器セル３１－３、第５交換器セル３１－５及び第６交換器セル３１－６は、交換動作が制限されている以外の交換器セルに相当し、常時交換動作を行わせることとなっている。 Furthermore, the second exchange cell 31-2, the third exchange cell 31-3, the fifth exchange cell 31-5, and the sixth exchange cell 31-6 are exchange cells other than those whose exchange operation is restricted. This corresponds to , and the replacement operation is to be performed at all times.

図４は、第１実施形態の動作説明図である。
図４（Ａ）は、入力データＤＩＮとして入力する８ビットのサーモメータコードとして、マルチビットデルタシグマ変調を行った８ビット９値のフルスイング信号（正の最大値から負の最大値までの信号）を示している。図４（Ａ）においては、振幅に応じて、おおむね２ｂｉｔ分を使用して表現を行っている。 FIG. 4 is an explanatory diagram of the operation of the first embodiment.
Figure 4(A) shows an 8-bit 9-value full swing signal (signal from the maximum positive value to the maximum negative value) that has undergone multi-bit delta-sigma modulation as the 8-bit thermometer code input as input data DIN. ) is shown. In FIG. 4(A), approximately 2 bits are used for expression depending on the amplitude.

したがって、入力データＤＩＮの変化に対して変化するビットは少なく、スイッチングに伴う電力消費は少ないが、誤差はこの２ビットでのみしか緩和できない。
また、図４（Ｂ）は、従来手法で誤差拡散を行った場合の説明図である。信号全域にわたって拡散動作が行われているが、常にスイッチングに伴う電力消費が発生している。 Therefore, the number of bits that change in response to changes in the input data DIN is small, and the power consumption associated with switching is small, but errors can only be alleviated with these two bits.
Moreover, FIG. 4(B) is an explanatory diagram when error diffusion is performed using the conventional method. Although the spreading operation is performed over the entire signal area, power consumption always occurs due to switching.

図４（Ｃ）は、第１実施形態の誤差拡散処理を行った場合の説明図である。
本第１実施形態において、以下の説明では、入力データＤＩＮがビットｂ２～ｂ５のみで表されている信号である場合（ビットｂ０，ｂ１，ｂ６，ｂ７は、例えば、“０”であり、実質的に信号を構成していない場合）には、小振幅の信号に対応する小信号として扱うものとする。換言すれば、入力信号が最大振幅の場合に対して、振幅が半分以下の場合が小信号に相当している。 FIG. 4C is an explanatory diagram when error diffusion processing according to the first embodiment is performed.
In the first embodiment, in the following explanation, when input data DIN is a signal represented only by bits b2 to b5 (bits b0, b1, b6, and b7 are, for example, "0", (in the case where the signal does not constitute a signal in a typical manner), it shall be treated as a small signal corresponding to a signal of small amplitude. In other words, when the input signal has a maximum amplitude, a case where the amplitude is less than half corresponds to a small signal.

また、入力データＤＩＮがビットｂ１あるいはビットｂ６を含んで表されている信号である場合には、中信号として扱うものとする。
さらには、入力データＤＩＮが、最下位ビットｂ０あるいは最上位ビットｂ７を含んで表されている場合には、大信号として扱うものとする。 Furthermore, if the input data DIN is a signal expressed including bit b1 or bit b6, it is treated as a medium signal.
Furthermore, if the input data DIN is expressed including the least significant bit b0 or the most significant bit b7, it is treated as a large signal.

本第１実施形態においては、入力データＤＩＮに対応する信号が小信号、すなわち、信号ビットｂ２～ｂ５のみで表されている場合においては、コントローラ２２は、下位ビットｂ０、ｂ１及び上位ビットｂ６、ｂ７の遷移をしないように、第１交換器セル３１－１及び第４交換器セル３１－４のスイッチング動作を停止させる。 In the first embodiment, when the signal corresponding to the input data DIN is represented by a small signal, that is, only signal bits b2 to b5, the controller 22 controls the lower bits b0, b1 and the upper bit b6, The switching operations of the first exchange cell 31-1 and the fourth exchange cell 31-4 are stopped to prevent the transition of b7.

すなわち、コントローラ２２は、第１交換機セル３１－１及び第４交換器セル３１－４に対するクロック信号ＣＬＫの入力を停止し、第２交換器セル３１－２、第３交換器セル３１－３、第７交換器セル３１－７～第１０交換器セル３１－１０にクロック信号ＣＬＫの入力を継続する。 That is, the controller 22 stops inputting the clock signal CLK to the first exchange cell 31-1 and the fourth exchange cell 31-4, and inputs the clock signal CLK to the second exchange cell 31-2, the third exchange cell 31-3, The clock signal CLK continues to be input to the seventh exchange cell 31-7 to the tenth exchange cell 31-10.

この結果、第１交換器セル３１－１及び第４交換器セル３１－４によるスイッチングノイズの発生を抑えることができる。
この場合において、下位ビットｂ０、ｂ１及び上位ビットｂ６、ｂ７に存在する誤差成分は固定値の誤差として変動しないので小信号の成分には影響が出ない。 As a result, generation of switching noise by the first exchange cell 31-1 and the fourth exchange cell 31-4 can be suppressed.
In this case, the error components present in the lower bits b0, b1 and the upper bits b6, b7 do not change as fixed value errors, so the small signal component is not affected.

また、入力データＤＩＮに対応する信号が中信号である場合には、第１交換器セル３１－１及び第４交換器セル３１－４は動作して交換操作を行うようにし、最後段の交換機セルである第７交換器セル３１－７～第１０交換器セル３１－１０は動作を停止するようにコントローラ２２が制御を行っている。 Further, when the signal corresponding to the input data DIN is a medium signal, the first exchange cell 31-1 and the fourth exchange cell 31-4 operate to perform the exchange operation, and the last stage exchange The controller 22 controls the cells 7th exchange cell 31-7 to 10th exchange cell 31-10 to stop operating.

この場合においては、信号が変化する経路は上位ビット側及び下位ビット側でブロック分けがなされているので、小信号領域から大信号領域へ遷移していく過程において、変化個数は抑えつつも、不連続な点が起きないようになっている。 In this case, the path where the signal changes is divided into blocks on the upper bit side and the lower bit side, so in the process of transitioning from the small signal area to the large signal area, the number of changes is suppressed, but the Consecutive points are prevented from occurring.

さらに入力データＤＩＮに対応する信号が大信号の場合は、初段の振幅感応を持つ第１交換機セル３１－１及び第４交換器セル３１－４の交換操作を停止し、最後段の交換機セルである第７交換器セル３１－７～第１０交換器セル３１－１０は交換操作を行うようにコントローラ２２が制御を行っている。 Furthermore, if the signal corresponding to the input data DIN is a large signal, the switching operation of the first switching cell 31-1 and the fourth switching cell 31-4, which are amplitude sensitive in the first stage, is stopped, and the switching operation in the switching cell in the last stage is stopped. The controller 22 controls certain seventh exchanger cells 31-7 to tenth exchanger cells 31-10 to perform exchange operations.

すなわち、コントローラ２２は、第１交換機セル３１－１及び第４交換器セル３１－４にクロック信号ＣＬＫの入力を停止し、第７交換器セル３１－７～第１０交換器セル３１－１０にクロック信号ＣＬＫの入力を継続する。 That is, the controller 22 stops inputting the clock signal CLK to the first exchange cell 31-1 and the fourth exchange cell 31-4, and inputs the clock signal CLK to the seventh exchange cell 31-7 to the tenth exchange cell 31-10. Continue inputting the clock signal CLK.

これは、サーモメータコード入力の場合には、最上位ビットｂ７あるいは最下位ビットｂ０が遷移する状況においては、ビットｂ２～ビットｂ５は変化しないため、これらのビットｂ２～ビットｂ５に対応する第２交換器セル３１－２、第３交換器セル３１－３、第５交換器セル３１－５、第６交換器セル３１－５は、常時動作しているが、これらの出力は同一の値となるので、実効的な変換ビットは２ビットに限定される。 This is because in the case of thermometer code input, bits b2 to bit b5 do not change in a situation where the most significant bit b7 or the least significant bit b0 changes, so the second bit corresponding to these bits b2 to bit b5 Switcher cell 31-2, third switcher cell 31-3, fifth switcher cell 31-5, and sixth switcher cell 31-5 are always operating, but their outputs are the same value. Therefore, the effective conversion bits are limited to 2 bits.

したがって、誤差拡散操作は少なくなるが、この後段に接続されるアナログ増幅回路から見た場合に、大信号（大振幅）の状況で限界まで拡散操作を行ったとしても、スイッチングに伴う本来不要なノイズがアンプの誤動作を起こす虞がある。 Therefore, the number of error diffusion operations is reduced, but from the perspective of the analog amplifier circuit connected to the subsequent stage, even if the diffusion operation is carried out to the limit in a large signal (large amplitude) situation, there will be unnecessary errors caused by switching. Noise may cause the amplifier to malfunction.

例えば、過大振幅時に信号反転を起こす現象などが発生する可能性がある。
すなわち、本第１実施形態においては、拡散操作で得られるメリットに対してデメリットも大きいので積極的に操作を行わないようにしているのである。 For example, a phenomenon that causes signal inversion may occur when the amplitude is excessive.
That is, in the first embodiment, the disadvantages are greater than the advantages obtained by the diffusion operation, so the operation is not actively performed.

以上の説明のように、本第１実施形態の誤差拡散装置１１によれば、対応する信号の振幅に応じて、使用するエリアが拡大していくのがわかる。単純に分割した場合は、上位ビット側あるいは下位ビット側のつなぎ目が不連続になってしまうが、本第１実施形態の誤差拡散手法を採ることで、つなぎ目に入る信号も誤差拡散の対象とすることができ、ひいては、Ｄ／Ａ変換装置１０として良好なアナログ出力信号ＳＡを得ることが可能となる。 As described above, it can be seen that according to the error diffusion device 11 of the first embodiment, the area to be used expands according to the amplitude of the corresponding signal. If it is simply divided, the joints on the upper bit side or the lower bit side will be discontinuous, but by adopting the error diffusion method of the first embodiment, the signals entering the joints will also be subject to error diffusion. Therefore, it becomes possible to obtain a good analog output signal SA as the D/A converter 10.

図５は、第１実施形態の特性例の説明図である。
第１実施形態の効果を確認するために十分マッチングをとった交換器セル（変換エレメント）３１を用意し、意図的に３ビット目のみを１％ずらしたときの入力レベルに対する歪率を測定したものである。
図５においては、無補正の場合（Ｌ０）、従来手法の場合（ＬＰ）及び第１実施形態の場合（Ｌ１）の特性例を示している。
無補正の場合には極端に特性が悪化してしまう。
これに対し、従来手法及び第１実施形態の場合では、第１実施形態の場合が、最大振幅近傍で若干の歪み率の低下が認められるが、実効的には、ほぼ全域で良好な特性が得られることがわかる。 FIG. 5 is an explanatory diagram of a characteristic example of the first embodiment.
In order to confirm the effect of the first embodiment, a sufficiently matched exchanger cell (conversion element) 31 was prepared, and the distortion rate with respect to the input level was measured when only the third bit was intentionally shifted by 1%. It is something.
FIG. 5 shows characteristic examples in the case of no correction (L0), the case of the conventional method (LP), and the case of the first embodiment (L1).
If no correction is made, the characteristics will be extremely deteriorated.
On the other hand, in the case of the conventional method and the first embodiment, in the case of the first embodiment, a slight decrease in the distortion rate is observed near the maximum amplitude, but effectively, good characteristics are achieved over almost the entire range. You can see what you can get.

図６は、振幅状態と消費電流との関係を説明する図である。
図６においては、フルスイング(0dBFS)から-80dBFS動作及び無信号時について、従来手法の場合及び第１実施形態の場合における誤差変換装置の消費電流を示している。 FIG. 6 is a diagram illustrating the relationship between amplitude state and current consumption.
FIG. 6 shows the current consumption of the error conversion device in the case of the conventional method and in the case of the first embodiment for operation from full swing (0 dBFS) to -80 dBFS and when there is no signal.

図６に示すように、第１実施形態は、従来手法の場合と比較して、低い消費電流に抑えることができていることがわかる。
以上の説明のように、本第１実施形態によれば、一定の誤差拡散効果を得つつ、誤差拡散装置１１における交換器セル（エレメント）操作の消費電流を減らしつつ、総合的な性能を維持することができていることがわかる。 As shown in FIG. 6, it can be seen that in the first embodiment, the current consumption can be suppressed to a lower level than in the case of the conventional method.
As described above, according to the first embodiment, while obtaining a certain error diffusion effect, reducing current consumption for operating the exchanger cell (element) in the error diffusion device 11, and maintaining overall performance. I can see that I am able to do this.

［２］第２実施形態
次に第２実施形態について説明する。
本第２実施形態と異なる点は、入力データＤＩＮとして８ビットではなく、１６ビット構成としている点である。 [2] Second Embodiment Next, a second embodiment will be described.
The difference from the second embodiment is that the input data DIN has a 16-bit configuration instead of an 8-bit configuration.

図７は、第２実施形態の誤差拡散装置の交換器セルユニットの説明図である。
交換器セルユニット２１Ａは、第１交換器セル３１－１１～第２８交換器セル３１－３８を備えている。 FIG. 7 is an explanatory diagram of the exchanger cell unit of the error diffusion device of the second embodiment.
The exchange cell unit 21A includes a first exchange cell 31-11 to a twenty-eighth exchange cell 31-38.

第１交換器セル３１－１１は、入力データＤＩＮの最上位ビットｂ１５及びビットｂ１４が入力され、コントローラ２２からの交換制御信号Ｃ１１に基づいて、いずれか一方を第９交換器セル３１－１９に出力し、いずれか他方を第１０交換器セル３１－２０に出力する。 The first exchange cell 31-11 receives the most significant bit b15 and bit b14 of the input data DIN, and sends either one to the ninth exchange cell 31-19 based on the exchange control signal C11 from the controller 22. and outputs the other one to the tenth exchange cell 31-20.

第２交換器セル３１－１２は、入力データＤＩＮのビットｂ１３及びビットｂ１２が入力され、コントローラ２２からの交換制御信号Ｃ１２に基づいて、いずれか一方を第９交換器セル３１－１９に出力し、いずれか他方を第１０交換器セル３１－２０に出力する。 The second exchange cell 31-12 receives bit b13 and bit b12 of the input data DIN, and outputs either one to the ninth exchange cell 31-19 based on the exchange control signal C12 from the controller 22. , the other is output to the tenth exchange cell 31-20.

第３交換器セル３１－１３は、入力データＤＩＮのビットｂ１１及びビットｂ１０が入力され、コントローラ２２からの交換制御信号Ｃ１３に基づいて、いずれか一方を第１１交換器セル３１－２１に出力し、いずれか他方を第１２交換器セル３１－２２に出力する。 The third exchange cell 31-13 receives bit b11 and bit b10 of the input data DIN, and outputs either one to the eleventh exchange cell 31-21 based on the exchange control signal C13 from the controller 22. , the other is output to the twelfth exchange cell 31-22.

第４交換器セル３１－１４は、入力データＤＩＮのビットｂ９及びビットｂ８が入力され、コントローラ２２からの交換制御信号Ｃ１４に基づいて、いずれか一方を第１１交換器セル３１－２１に出力し、いずれか他方を第１２交換器セル３１－２２に出力する。 The fourth exchange cell 31-14 receives bits b9 and b8 of the input data DIN, and outputs either one to the eleventh exchange cell 31-21 based on the exchange control signal C14 from the controller 22. , the other is output to the twelfth exchange cell 31-22.

第５交換器セル３１－１５は、入力データＤＩＮのビットｂ７及びビットｂ６が入力され、コントローラ２２からの交換制御信号Ｃ１５に基づいて、いずれか一方を第１３交換器セル３１－２３に出力し、いずれか他方を第１４交換器セル３１－２４に出力する。 The fifth exchange cell 31-15 receives bits b7 and b6 of the input data DIN, and outputs either one to the thirteenth exchange cell 31-23 based on the exchange control signal C15 from the controller 22. , the other is output to the fourteenth exchange cell 31-24.

第６交換器セル３１－１６は、入力データＤＩＮのビットｂ５及びビットｂ４が入力され、コントローラ２２からの交換制御信号Ｃ１６に基づいて、いずれか一方を第１３交換器セル３１－２３に出力し、いずれか他方を第１４交換器セル３１－２４に出力する。 The sixth exchange cell 31-16 receives bits b5 and b4 of the input data DIN, and outputs either one to the thirteenth exchange cell 31-23 based on the exchange control signal C16 from the controller 22. , the other is output to the fourteenth exchange cell 31-24.

第７交換器セル３１－１７は、入力データＤＩＮのビットｂ３及びビットｂ２が入力され、コントローラ２２からの交換制御信号Ｃ１７に基づいて、いずれか一方を第１５交換器セル３１－２５に出力し、いずれか他方を第１６交換器セル３１－２６に出力する。 The seventh exchange cell 31-17 receives bits b3 and b2 of the input data DIN, and outputs either one to the fifteenth exchange cell 31-25 based on the exchange control signal C17 from the controller 22. , the other is output to the 16th exchange cell 31-26.

第８交換器セル３１－１８は、入力データＤＩＮのビットｂ１及び最下位ビットｂ０が入力され、コントローラ２２からの交換制御信号Ｃ１８に基づいて、いずれか一方を第１５交換器セル３１－２５に出力し、いずれか他方を第１６交換器セル３１－２６に出力する。 The eighth exchange cell 31-18 receives the bit b1 and the least significant bit b0 of the input data DIN, and transfers either one to the fifteenth exchange cell 31-25 based on the exchange control signal C18 from the controller 22. The other one is outputted to the sixteenth exchange cell 31-26.

第９交換器セル３１－１９は、一方の入力端子に第１交換器セル３１－１１からのデータが入力され、他方の入力端子に第２交換器セル３１－１２からのデータが入力され、コントローラ２２からの交換制御信号Ｃ１９に基づいて、いずれか一方を第２１交換器セル３１－３１に出力し、いずれか他方を第２３交換器セル３１－３３に出力する。 In the ninth exchange cell 31-19, data from the first exchange cell 31-11 is input to one input terminal, data from the second exchange cell 31-12 is input to the other input terminal, Based on the exchange control signal C19 from the controller 22, one of them is output to the 21st exchange cell 31-31, and the other is output to the 23rd exchange cell 31-33.

第１０交換器セル３１－２０は、一方の入力端子に第１交換器セル３１－１１からのデータが入力され、他方の入力端子に第２交換器セル３１－１２からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２０に基づいて、いずれか一方を第２２交換器セル３１－３２に出力し、いずれか他方を第２４交換器セル３１－３４に出力する。 The tenth exchange cell 31-20 has one input terminal inputted with data from the first exchange cell 31-11, and the other input terminal inputted with data from the second exchange cell 31-12. Based on the exchange control signal C20 from the controller 22, one of them is output to the 22nd exchange cell 31-32, and the other is output to the 24th exchange cell 31-34.

第１１交換器セル３１－２１は、一方の入力端子に第３交換器セル３１－１３からのデータが入力され、他方の入力端子に第４交換器セル３１－１４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２１に基づいて、いずれか一方を第１７交換器セル３１－２７に出力し、いずれか他方を第１９交換器セル３１－２９に出力する。 The eleventh exchange cell 31-21 has one input terminal inputted with data from the third exchange cell 31-13, and the other input terminal inputted with data from the fourth exchange cell 31-14. Based on the exchange control signal C21 from the controller 22, one of them is output to the seventeenth exchange cell 31-27, and the other one is output to the nineteenth exchange cell 31-29.

第１２交換器セル３１－２２は、一方の入力端子に第３交換器セル３１－１３からのデータが入力され、他方の入力端子に第４交換器セル３１－１４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２２に基づいて、いずれか一方を第１８交換器セル３１－２８に出力し、いずれか他方を第２０交換器セル３１－３０に出力する。 The twelfth exchange cell 31-22 has one input terminal inputted with data from the third exchange cell 31-13, and the other input terminal inputted with data from the fourth exchange cell 31-14. Based on the exchange control signal C22 from the controller 22, one of them is output to the 18th exchange cell 31-28, and the other is output to the 20th exchange cell 31-30.

第１３交換器セル３１－２３は、一方の入力端子に第５交換器セル３１－１５からのデータが入力され、他方の入力端子に第６交換器セル３１－１６からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２３に基づいて、いずれか一方を第１７交換器セル３１－２７に出力し、いずれか他方を第１９交換器セル３１－２９に出力する。 The thirteenth exchange cell 31-23 has one input terminal inputted with data from the fifth exchange cell 31-15, and the other input terminal inputted with data from the sixth exchange cell 31-16. Based on the exchange control signal C23 from the controller 22, one of them is output to the seventeenth exchange cell 31-27, and the other one is output to the nineteenth exchange cell 31-29.

第１４交換器セル３１－２４は、一方の入力端子に第５交換器セル３１－１５からのデータが入力され、他方の入力端子に第６交換器セル３１－１６からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２４に基づいて、いずれか一方を第１８交換器セル３１－２８に出力し、いずれか他方を第２０交換器セル３１－３０に出力する。 The fourteenth exchange cell 31-24 has one input terminal input with data from the fifth exchange cell 31-15, and the other input terminal input with data from the sixth exchange cell 31-16. Based on the exchange control signal C24 from the controller 22, one of them is output to the 18th exchange cell 31-28, and the other is output to the 20th exchange cell 31-30.

第１５交換器セル３１－２５は、一方の入力端子に第７交換器セル３１－１７からのデータが入力され、他方の入力端子に第８交換器セル３１－１８からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２５に基づいて、いずれか一方を第２５交換器セル３１－３５に出力し、いずれか他方を第２７交換器セル３１－３７に出力する。 The fifteenth exchange cell 31-25 has one input terminal inputted with data from the seventh exchange cell 31-17, and the other input terminal inputted with data from the eighth exchange cell 31-18. Based on the exchange control signal C25 from the controller 22, one of them is output to the 25th exchange cell 31-35, and the other is output to the 27th exchange cell 31-37.

第１６交換器セル３１－２６は、一方の入力端子に第７交換器セル３１－１７からのデータが入力され、他方の入力端子に第８交換器セル３１－１８からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２６に基づいて、いずれか一方を第２６交換器セル３１－３６に出力し、いずれか他方を第２８交換器セル３１－３８に出力する。 The 16th exchange cell 31-26 has one input terminal inputted with data from the seventh exchange cell 31-17, and the other input terminal inputted with data from the eighth exchange cell 31-18. Based on the exchange control signal C26 from the controller 22, one of them is output to the 26th exchange cell 31-36, and the other is output to the 28th exchange cell 31-38.

第１７交換器セル３１－２７は、一方の入力端子に第１１交換器セル３１－２１からのデータが入力され、他方の入力端子に第１３交換器セル３１－２３からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２７に基づいて、いずれか一方を第２１交換器セル３１－３１に出力し、いずれか他方を第２３交換器セル３１－３３に出力する。 In the 17th exchange cell 31-27, data from the 11th exchange cell 31-21 is input to one input terminal, data from the 13th exchange cell 31-23 is input to the other input terminal, Based on the exchange control signal C27 from the controller 22, one of them is output to the 21st exchange cell 31-31, and the other is output to the 23rd exchange cell 31-33.

第１８交換器セル３１－２８は、一方の入力端子に第１２交換器セル３１－２２からのデータが入力され、他方の入力端子に第１４交換器セル３１－２４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２８に基づいて、いずれか一方を第２２交換器セル３１－３２に出力し、いずれか他方を第２４交換器セル３１－３４に出力する。 In the 18th exchange cell 31-28, data from the 12th exchange cell 31-22 is input to one input terminal, data from the 14th exchange cell 31-24 is input to the other input terminal, Based on the exchange control signal C28 from the controller 22, one of them is output to the 22nd exchange cell 31-32, and the other is output to the 24th exchange cell 31-34.

第１９交換器セル３１－２９は、一方の入力端子に第１１交換器セル３１－２１からのデータが入力され、他方の入力端子に第１３交換器セル３１－２３からのデータが入力され、コントローラ２２からの交換制御信号Ｃ２９に基づいて、いずれか一方を第２５交換器セル３１－３５に出力し、いずれか他方を第２７交換器セル３１－３７に出力する。 In the 19th exchange cell 31-29, data from the 11th exchange cell 31-21 is input to one input terminal, data from the 13th exchange cell 31-23 is input to the other input terminal, Based on the exchange control signal C29 from the controller 22, one of them is output to the 25th exchange cell 31-35, and the other is output to the 27th exchange cell 31-37.

第２０交換器セル３１－３０は、一方の入力端子に第１２交換器セル３１－２２からのデータが入力され、他方の入力端子に第１４交換器セル３１－２４からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３０に基づいて、いずれか一方を第２６交換器セル３１－３６に出力し、いずれか他方を第２８交換器セル３１－３８に出力する。 The 20th exchange cell 31-30 has one input terminal inputted with data from the 12th exchange cell 31-22, and the other input terminal inputted with data from the 14th exchange cell 31-24, Based on the exchange control signal C30 from the controller 22, one of them is output to the twenty-sixth exchange cell 31-36, and one of the two is output to the twenty-eighth exchange cell 31-38.

第２１交換器セル３１－３１は、一方の入力端子に第９交換器セル３１－１９からのデータが入力され、他方の入力端子に第１７交換器セル３１－２７からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３１に基づいて、いずれか一方を出力データＤＯＵＴの最上位ビットＢ１５として出力し、いずれか他方を出力データＤＯＵＴのビットＢ１４として出力する。 In the 21st exchange cell 31-31, data from the 9th exchange cell 31-19 is input to one input terminal, data from the 17th exchange cell 31-27 is input to the other input terminal, Based on the exchange control signal C31 from the controller 22, one of them is output as the most significant bit B15 of the output data DOUT, and the other is output as the bit B14 of the output data DOUT.

第２２交換器セル３１－３２は、一方の入力端子に第１０交換器セル３１－２０からのデータが入力され、他方の入力端子に第１８交換器セル３１－２８からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３２に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ１３として出力し、いずれか他方を出力データＤＯＵＴのビットＢ１２として出力する。 The 22nd exchange cell 31-32 has one input terminal input with data from the 10th exchange cell 31-20, and the other input terminal input with data from the 18th exchange cell 31-28. Based on the exchange control signal C32 from the controller 22, one of them is output as bit B13 of output data DOUT, and the other is output as bit B12 of output data DOUT.

第２３交換器セル３１－３３は、一方の入力端子に第９交換器セル３１－１９からのデータが入力され、他方の入力端子に第１７交換器セル３１－２７からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３３に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ１１として出力し、いずれか他方を出力データＤＯＵＴのビットＢ１０として出力する。 The 23rd exchange cell 31-33 has one input terminal inputted with data from the 9th exchange cell 31-19, and the other input terminal inputted with data from the 17th exchange cell 31-27. Based on the exchange control signal C33 from the controller 22, one of them is output as bit B11 of the output data DOUT, and the other is output as bit B10 of the output data DOUT.

第２４交換器セル３１－３４は、一方の入力端子に第１０交換器セル３１－２０からのデータが入力され、他方の入力端子に第１８交換器セル３１－２８からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３４に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ９として出力し、いずれか他方を出力データＤＯＵＴのビットＢ８として出力する。 The 24th exchange cell 31-34 has one input terminal inputted with data from the 10th exchange cell 31-20, and the other input terminal inputted with data from the 18th exchange cell 31-28. Based on the exchange control signal C34 from the controller 22, one of them is output as bit B9 of output data DOUT, and the other is output as bit B8 of output data DOUT.

第２５交換器セル３１－３５は、一方の入力端子に第１９交換器セル３１－２９からのデータが入力され、他方の入力端子に第１５交換器セル３１－２５からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３５に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ７として出力し、いずれか他方を出力データＤＯＵＴのビットＢ６として出力する。 The 25th exchange cell 31-35 has one input terminal inputted with data from the 19th exchange cell 31-29, and the other input terminal inputted with data from the 15th exchange cell 31-25. Based on the exchange control signal C35 from the controller 22, one of them is output as bit B7 of output data DOUT, and the other is output as bit B6 of output data DOUT.

第２６交換器セル３１－３６は、一方の入力端子に第１６交換器セル３１－２６からのデータが入力され、他方の入力端子に第２０交換器セル３１－３０からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３６に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ５として出力し、いずれか他方を出力データＤＯＵＴのビットＢ４として出力する。 The 26th exchange cell 31-36 has one input terminal inputted with data from the 16th exchange cell 31-26, and the other input terminal inputted with data from the 20th exchange cell 31-30, Based on the exchange control signal C36 from the controller 22, one of them is output as bit B5 of output data DOUT, and the other is output as bit B4 of output data DOUT.

第２７交換器セル３１－３７は、一方の入力端子に第１５交換器セル３１－２５からのデータが入力され、他方の入力端子に第１９交換器セル３１－２９からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３７に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ３として出力し、いずれか他方を出力データＤＯＵＴのビットＢ２として出力する。 The 27th exchange cell 31-37 has one input terminal inputted with data from the 15th exchange cell 31-25, and the other input terminal inputted with data from the 19th exchange cell 31-29. Based on the exchange control signal C37 from the controller 22, one of them is output as bit B3 of output data DOUT, and the other is output as bit B2 of output data DOUT.

第２８交換器セル３１－３８は、一方の入力端子に第１６交換器セル３１－２６からのデータが入力され、他方の入力端子に第２０交換器セル３１－３０からのデータが入力され、コントローラ２２からの交換制御信号Ｃ３８に基づいて、いずれか一方を出力データＤＯＵＴのビットＢ１として出力し、いずれか他方を出力データＤＯＵＴの最下位ビットＢ０として出力する。 The 28th exchange cell 31-38 has one input terminal inputted with data from the 16th exchange cell 31-26, and the other input terminal inputted with data from the 20th exchange cell 31-30, Based on the exchange control signal C38 from the controller 22, one of them is output as bit B1 of the output data DOUT, and the other is output as the least significant bit B0 of the output data DOUT.

上記構成において、第１交換器セル３１－１１、第２交換器セル３１－１２、第９交換器セル３１－１９及び第１０交換器セル３１－２０は、出力デジタルデータとしての出力データＤＯＵＴを出力する後段の交換器セル（＝第２１交換器セル３１－３１～第２８交換器セル３１－３８）以外の交換器セルであって、入力デジタルデータとして入力データＤＩＮの最上位ビットｂ７が入力される交換器セル３１－１１、３１－１９及び３１－２０を含む交換器セルであって、８・２ｎ－１・（３／４）レベル以上に相当するビットに対応する交換器セルに相当している。本第２実施形態においては、ｎ＝２である。 In the above configuration, the first exchange cell 31-11, the second exchange cell 31-12, the ninth exchange cell 31-19, and the tenth exchange cell 31-20 output the output data DOUT as output digital data. The most significant bit b7 of the input data DIN is input as input digital data to switch cells other than the switch cells in the subsequent stage to be output (=21st switch cell 31-31 to 28th switch cell 31-38). switch cells including switch cells 31-11, 31-19, and 31-20, which correspond to bits corresponding to 8.2 n-1 .(3/4) level or higher; It is equivalent. In the second embodiment, n=2.

そして、第１交換器セル３１－１１、第２交換器セル３１－１２、第９交換器セル３１－１９及び第１０交換器セル３１－２０は、入力デジタルデータとしての入力データＤＩＮの最上位ビットｂ１５が遷移する場合においてのみ交換動作を行わせるように交換動作が制限されている。 The first exchange cell 31-11, the second exchange cell 31-12, the ninth exchange cell 31-19, and the tenth exchange cell 31-20 are the topmost input data DIN as input digital data. The exchange operation is limited so that the exchange operation is performed only when bit b15 transitions.

第７交換器セル３１－１７、第８交換器セル３１－１８、第１５交換器セル３１－２５及び第１６交換器セル３１－２６は、出力デジタルデータを出力する終段の複数の交換器セル以外の交換器セルであって、前記入力デジタルデータの最下位ビットが入力される交換器セルを含む交換器セルであって、８・２ｎ－１・（１／４）レベル以下に相当するビットに対応する交換器セルに相当している。本第２実施形態においては、ｎ＝２である。 The seventh exchange cell 31-17, the eighth exchange cell 31-18, the fifteenth exchange cell 31-25, and the sixteenth exchange cell 31-26 are a plurality of final stage exchanges that output digital data. A switch cell other than a cell, including a switch cell into which the least significant bit of the input digital data is input, and corresponds to the 8.2 n-1 .(1/4) level or lower corresponds to the switch cell corresponding to the bit. In the second embodiment, n=2.

そして、第７交換器セル３１－１７、第８交換器セル３１－１８、第１５交換器セル３１－２５及び第１６交換器セル３１－２６は、入力デジタルデータとしての入力データＤＩＮの最下位ビットｂ０が遷移する場合においてのみ交換動作を行わせるように交換動作が制限されている。 The seventh switch cell 31-17, the eighth switch cell 31-18, the fifteenth switch cell 31-25, and the sixteenth switch cell 31-26 are the lowest order of the input data DIN as the input digital data. The switching operation is limited so that the switching operation is performed only when bit b0 transitions.

また、第２１交換器セル３１－３１～第２８交換器セル３１－３８は、出力デジタルデータを出力する終段の全ての交換器セルに相当している。 Furthermore, the 21st switch cell 31-31 to the 28th switch cell 31-38 correspond to all switch cells at the final stage that output digital data.

さらに第３交換器セル３１－１３～第６交換器セル３１－１６、第１１交換器セル３１－２１～第１４交換器セル３１－２４及び第１７交換器セル３１－２７～第２０交換器セル３１－３０は、交換動作が制限されている以外の交換器セルに相当し、常時交換動作を行わせることとなっている。 Furthermore, the third exchange cell 31-13 to the sixth exchange cell 31-16, the eleventh exchange cell 31-21 to the fourteenth exchange cell 31-24, and the seventeenth exchange cell 31-27 to the 20th exchange cell The cells 31-30 correspond to exchange cells other than those whose switching operations are restricted, and are designed to perform switching operations at all times.

本第２実施形態の動作は、扱うデータが１６ビットである点を除き、第１実施形態と同様である。 The operation of the second embodiment is similar to the first embodiment except that the data handled is 16 bits.

したがって、本第２実施形態によっても、一定の誤差拡散効果を得つつ、誤差拡散装置１１における交換器セル（エレメント）操作の消費電流を減らしつつ、総合的な性能を維持することができる。 Therefore, according to the second embodiment as well, it is possible to obtain a certain error diffusion effect, reduce the current consumption for operating the exchanger cell (element) in the error diffusion device 11, and maintain overall performance.

［３］実施形態の変形例
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。 [3] Modifications of Embodiments The embodiments of the present technology are not limited to the embodiments described above, and various changes can be made without departing from the gist of the present technology.

例えば、以上の説明においては、８・２ｎ－１（ｎは自然数）レベルのサーモメータコードとして構成された２・ｎビットの入力デジタルデータを多段に接続された複数の交換器セルを用いて誤差拡散を行い出力デジタルデータとして出力する誤差拡散装置のうち、ｎ＝１，２の場合について説明したが、３以上の場合であっても同様に適用が可能である。 For example, in the above explanation, 2.n bits of input digital data configured as an 8.2 n-1 (n is a natural number) level thermometer code is input using a plurality of switch cells connected in multiple stages. Among the error diffusion devices that perform error diffusion and output as output digital data, the cases where n=1 and 2 have been described, but the present invention can be similarly applied to cases where n=3 or more.

１０ Ｄ／Ａ変換装置
１１ 誤差拡散装置
１２ Ｄ／Ａ変換ユニット
２１ 交換器セルユニット
２２ コントローラ
３１－１～３１－１０ 第１交換器セル～第１０交換器セル
３１－１１～３１－３８ 第１交換器セル～第２８交換器セル
４１ レジスタ
Ｃ１～Ｃ９ 交換制御信号
ＴＩ１ 第１入力端子
ＴＩ２ 第２入力端子
ＴＯ１ 第１出力端子
ＴＯ２ 第２出力端子
ｂ０ 最下位ビット
ｂ７ 最上位ビット
ｂ１５ 最上位ビット
Ｃ１～Ｃ９、Ｃ１１～Ｃ３８ 交換制御信号
ＣＬＫ クロック信号
ＤＩＮ 入力データ（入力デジタルデータ）
ＤＯＵＴ 出力データ（出力デジタルデータ）
ＳＡ アナログ出力信号
ＳＷ スイッチ部 10 D/A conversion device 11 Error diffusion device 12 D/A conversion unit 21 Exchanger cell unit 22 Controller 31-1 to 31-10 1st exchanger cell to 10th exchanger cell 31-11 to 31-38 1st Exchanger cell to 28th exchanger cell 41 Register C1 to C9 Exchange control signal TI1 First input terminal TI2 Second input terminal TO1 First output terminal TO2 Second output terminal b0 Least significant bit b7 Most significant bit b15 Most significant bit C1 ~C9, C11~C38 Exchange control signal CLK Clock signal DIN Input data (input digital data)
DOUT Output data (output digital data)
SA Analog output signal SW Switch section

Claims (5)

８・２ｎ－１（ｎは自然数）レベルのサーモメータコードとして構成された２・ｎビットの入力デジタルデータを多段に接続された複数の交換器セルを用いて誤差拡散を行い出力デジタルデータとして出力する誤差拡散装置であって、
前記出力デジタルデータを出力する終段の複数の前記交換器セル以外の前記交換器セルであって、前記入力デジタルデータの最下位ビットが入力される前記交換器セルを含み、８・２ｎ－１・（１／４）レベル以下に相当するビットに対応する前記交換器セルについては、前記入力デジタルデータの最下位ビットが遷移する場合においてのみ前記交換器セルにおいて交換動作を行わせるように前記交換動作を制限し、
前記出力デジタルデータを出力する後段の前記交換器セル以外の前記交換器セルであって、前記入力デジタルデータの最上位ビットが入力される前記交換器セルを含み、８・２ｎ－１・（３／４）レベル以上に相当するビットに対応する前記交換器セルについては、前記入力デジタルデータの最上位ビットが遷移する場合においてのみ前記交換器セルにおいて交換動作を行わせるように前記交換動作を制限し、
前記出力デジタルデータを出力する終段の全ての前記交換器セルについては、前記入力デジタルデータの前記最上位ビット及び前記最下位ビットが遷移しない場合においてのみ交換動作を行わせるように前記交換動作を制限する、
誤差拡散装置。 8.2 Input digital data of 2.n bits configured as n-1 (n is a natural number) level thermometer code is subjected to error diffusion using multiple exchanger cells connected in multiple stages and output as digital data. An error diffusion device that outputs,
The switch cells other than the plurality of switch cells at the final stage that output the output digital data include the switch cells to which the least significant bit of the input digital data is input, and 8.2 n- For the switch cell corresponding to a bit corresponding to 1. (1/4) level or below, the switch cell is configured to perform a switch operation only when the least significant bit of the input digital data transitions. Restricts exchange movements,
The switch cells other than the switch cell in the subsequent stage that outputs the output digital data, including the switch cell to which the most significant bit of the input digital data is input, and 8.2 n-1 .( 3/4) For the switch cell corresponding to a bit corresponding to a level or higher, the switch operation is performed in the switch cell only when the most significant bit of the input digital data transitions. limit,
For all of the switch cells at the final stage that output the output digital data, the switching operation is performed so that the switching operation is performed only when the most significant bit and the least significant bit of the input digital data do not transition. Restrict,
Error diffuser. 前記複数の交換器セルのうち、前記交換動作が制限されている以外の前記交換器セルについては、常時前記交換動作を行わせる、
請求項１記載の誤差拡散装置。 Among the plurality of switch cells, the switch cells other than those in which the switch operation is restricted are caused to always perform the switch operation.
The error diffusion device according to claim 1. 前記交換器セルは、各１ビットのデータが入力される第１入力端子及び第２入力端子と、接続切替を行うスイッチ部と、前記第１入力端子あるいは前記第２入力端子に排他的に前記スイッチ部を介して接続され、各１ビットのデータを出力する第１出力端子及び第２出力端子と、を備え、
前記交換動作を行う場合には、前記スイッチ部は、前記第１入力端子に入力されたデータを前記第２出力端子から出力し、前記第２入力端子に入力されたデータを前記第１出力端子から出力し、
前記交換動作が制限される場合には、前記スイッチ部は、前記第１入力端子に入力されたデータを前記第１出力端子から出力し、前記第２入力端子に入力されたデータを前記第２出力端子から出力する、
請求項１又は請求項２記載の誤差拡散装置。 The exchange cell includes a first input terminal and a second input terminal into which 1-bit data is inputted, a switch section for switching connections, and a switch section that exclusively connects the first input terminal or the second input terminal. comprising a first output terminal and a second output terminal connected via a switch unit and each outputting 1-bit data;
When performing the exchange operation, the switch unit outputs the data input to the first input terminal from the second output terminal, and outputs the data input to the second input terminal to the first output terminal. Output from
When the exchange operation is restricted, the switch section outputs the data input to the first input terminal from the first output terminal, and outputs the data input to the second input terminal from the second output terminal. output from the output terminal,
Error diffusion device according to claim 1 or claim 2. 前記入力デジタルデータに基づいて前記交換器セルのそれぞれに対し、前記交換動作を行わせ、あるいは、制限するための制御信号を出力するコントローラを備えた、
請求項１乃至請求項３のいずれか一項に記載の誤差拡散装置。 comprising a controller that outputs a control signal for causing or limiting the switching operation to each of the switching cells based on the input digital data;
An error diffusion device according to any one of claims 1 to 3. 請求項１乃至請求項４のいずれか一項に記載の誤差拡散装置と、
前記出力デジタルデータが入力され、前記出力デジタルデータのデジタル／アナログ変換を行ってアナログ信号として出力するＤ／Ａ変換ユニットと、
を備えたＤ／Ａ変換装置。 The error diffusion device according to any one of claims 1 to 4,
a D/A conversion unit into which the output digital data is input, performs digital/analog conversion of the output digital data and outputs it as an analog signal;
A D/A converter equipped with
JP2020080588A 2020-04-30 2020-04-30 Error diffusion device and D/A conversion device Active JP7388976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020080588A JP7388976B2 (en) 2020-04-30 2020-04-30 Error diffusion device and D/A conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020080588A JP7388976B2 (en) 2020-04-30 2020-04-30 Error diffusion device and D/A conversion device

Publications (2)

Publication Number Publication Date
JP2021175158A JP2021175158A (en) 2021-11-01
JP7388976B2 true JP7388976B2 (en) 2023-11-29

Family

ID=78280036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020080588A Active JP7388976B2 (en) 2020-04-30 2020-04-30 Error diffusion device and D/A conversion device

Country Status (1)

Country Link
JP (1) JP7388976B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197633A1 (en) 2002-04-23 2003-10-23 Adams Robert W. Efficient data-directed scrambler for noise-shaping mixed-signal converters
JP2004236143A (en) 2003-01-31 2004-08-19 Toshiba Corp Pipeline type a/d converter
JP2013505665A (en) 2009-09-22 2013-02-14 メディア テック シンガポール ピーティーイー．リミテッド Digital-to-analog converter system and method using multi-level scrambling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197633A1 (en) 2002-04-23 2003-10-23 Adams Robert W. Efficient data-directed scrambler for noise-shaping mixed-signal converters
JP2004236143A (en) 2003-01-31 2004-08-19 Toshiba Corp Pipeline type a/d converter
JP2013505665A (en) 2009-09-22 2013-02-14 メディア テック シンガポール ピーティーイー．リミテッド Digital-to-analog converter system and method using multi-level scrambling

Also Published As

Publication number Publication date
JP2021175158A (en) 2021-11-01

Similar Documents

Publication Publication Date Title
US7812753B1 (en) Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US20100103003A1 (en) Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Analog-to-Digital Converters
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
US6738004B2 (en) Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator
US6774830B2 (en) Methods and systems for digital dither
JP4991012B2 (en) System and method for tri-level logic data shuffling for oversampling data conversion
EP1081863B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
US7969340B2 (en) Noise-shaped segmented digital-to-analog converter
US20120242521A1 (en) Method and circuit for continuous-time delta-sigma dac with reduced noise
US20020105453A1 (en) Curcuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter
JP2022003830A (en) Segmented digital-to-analog converter
US20070222657A1 (en) Delta sigma modulators with comparator offset noise conversion
Chan et al. Segmented dynamic element matching for high-resolution digital-to-analog conversion
JP2009273131A (en) Hybrid delta-sigma adc
JP7388976B2 (en) Error diffusion device and D/A conversion device
KR20100005217A (en) Low-power digital-to-analog converter
US9100041B1 (en) Flash converter capacitance reduction method
US6816100B1 (en) Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
JP7324596B2 (en) Audio analog-to-digital converter system and method
CN108832932B (en) Sigma delta modulator and dynamic element matching method
US6753799B2 (en) Randomizer for sigma-delta-type converter
JPWO2007094255A1 (en) D / A converter
US7283081B2 (en) Application circuit and method for shaping noises
KR20110020815A (en) Signal converter, parameter deciding device, parameter deciding method, program, and recording medium
CN110190855B (en) Dynamic element matching system and method for sigma delta modulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231116

R150 Certificate of patent or registration of utility model

Ref document number: 7388976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150