JP7386035B2 - Current limiting circuit, display device, and current limiting method - Google Patents

Current limiting circuit, display device, and current limiting method Download PDF

Info

Publication number
JP7386035B2
JP7386035B2 JP2019186111A JP2019186111A JP7386035B2 JP 7386035 B2 JP7386035 B2 JP 7386035B2 JP 2019186111 A JP2019186111 A JP 2019186111A JP 2019186111 A JP2019186111 A JP 2019186111A JP 7386035 B2 JP7386035 B2 JP 7386035B2
Authority
JP
Japan
Prior art keywords
value
power ratio
gain
screen
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019186111A
Other languages
Japanese (ja)
Other versions
JP2021060557A (en
Inventor
敏行 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jdi Design And Development
Original Assignee
Jdi Design And Development
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jdi Design And Development filed Critical Jdi Design And Development
Priority to JP2019186111A priority Critical patent/JP7386035B2/en
Priority to US17/027,090 priority patent/US11107403B2/en
Publication of JP2021060557A publication Critical patent/JP2021060557A/en
Application granted granted Critical
Publication of JP7386035B2 publication Critical patent/JP7386035B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本開示は、表示パネルに含まれる複数の画素に供給される電流を制限する電流制限回路、表示装置、及び電流制限方法に関する。 The present disclosure relates to a current limiting circuit, a display device, and a current limiting method that limit current supplied to a plurality of pixels included in a display panel.

従来、有機EL(Electro-Luminescence)表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている(特許文献1参照)。特許文献1に開示された表示装置においては、映像信号に基いて水平期間(水平同期周期)毎に表示パネルにおける消費電力値を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献1に開示された表示装置においては、表示パネルにおける消費電力値を制御目標電力値以下に抑制しようとしている。 Conventionally, display devices such as organic EL (Electro-Luminescence) display devices have been developed in which each pixel includes a self-luminous element. In such display devices, there is a demand for larger display panels. As display panels become larger, power consumption in display devices increases. Therefore, a technique for suppressing power consumption in a display device is known (see Patent Document 1). In the display device disclosed in Patent Document 1, the power consumption value in the display panel is calculated for each horizontal period (horizontal synchronization period) based on the video signal, and the current supplied to each pixel of the display panel is calculated based on the calculation result. The power consumption of the display panel is controlled by limiting the power consumption of the display panel. As a result, in the display device disclosed in Patent Document 1, it is attempted to suppress the power consumption value in the display panel to the control target power value or less.

特開2007-212644号公報Japanese Patent Application Publication No. 2007-212644

特許文献1に開示された表示装置においては、小面積映像表示(つまり、黒表示状態の画素が多い状態)では、従来の液晶表示装置などのような各画素が自発光素子を備えない表示装置と同様のガンマ特性(つまり、輝度が画素値の2.2乗に比例する特性)を有する。しかしながら、大面積映像表示(つまり、黒表示状態でない画素が多い状態)では、各画素の画素値が大きい場合に、各画素の自発光素子に供給される電流が制限されるため、画素値に対して輝度の変化が小さくなる。例えば、特許文献1に記載された表示装置では、大面積映像表示において画素値が大きい場合に、画素値の変化に対して輝度が一定となる。このため、特許文献1に記載された表示装置では、大面積映像表示の場合に、必ずしも映像信号を忠実に反映した輝度の映像を表示できない。 In the display device disclosed in Patent Document 1, in a small-area video display (that is, a state in which there are many pixels in a black display state), each pixel does not have a self-luminous element, such as a conventional liquid crystal display device. It has the same gamma characteristic (that is, the characteristic that the brightness is proportional to the 2.2 power of the pixel value). However, in large-area video displays (that is, in a state where there are many pixels that are not in a black display state), when the pixel value of each pixel is large, the current supplied to the self-emissive element of each pixel is limited, so the pixel value On the other hand, the change in brightness becomes smaller. For example, in the display device described in Patent Document 1, when a pixel value is large in a large-area video display, the brightness remains constant with respect to changes in the pixel value. For this reason, the display device described in Patent Document 1 cannot necessarily display an image with a brightness that faithfully reflects the image signal when displaying a large area image.

本開示は、上記の課題に鑑みてなされたものであり、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる電流制限回路などを提供することを目的とする。 The present disclosure has been made in view of the above-mentioned problems, and an object of the present disclosure is to provide a current limiting circuit and the like that can bring gamma characteristics in a large-area video display closer to gamma characteristics in a small-area video display.

上記目的を達成するために、本開示の一態様に係る電流制限回路は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、前記複数の画素の各々は、自発光素子を含み、前記電流制限回路は、前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン決定回路と、前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、前記定格電力値に対する前記制御目標電力値の比を目標電力比として、前記ゲイン決定回路によって決定される前記ゲインは、前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、前記画面電力比が100%の場合には、前記目標電力比である。 In order to achieve the above object, a current limiting circuit according to one aspect of the present disclosure limits the current supplied to a plurality of pixels of a display panel that displays an image based on a video signal. A current limiting circuit that controls a power consumption value in a pixel to be equal to or less than a control target power value, wherein each of the plurality of pixels includes a self-emitting element, and the current limiting circuit corresponds to each of the plurality of pixels. a gain determination circuit that calculates a screen power value related to the power consumption value based on the pixel value of the video signal and determines a gain based on the screen power value; and the pixel value corresponding to each of the plurality of pixels. and a gain multiplication circuit that multiplies the gain by the gain, the screen power value when a current corresponding to the upper limit of the pixel value is supplied to each of the plurality of pixels is defined as the rated power value, and The gain determined by the gain determining circuit is such that the ratio of the screen power values is the screen power ratio, and the ratio of the control target power value to the rated power value is the target power ratio. When the screen power ratio is less than or equal to the first power ratio, it is 1, and when the screen power ratio is larger than the first power ratio and is 100% or less, it decreases monotonically with respect to the screen power ratio, When the screen power ratio is greater than or equal to the target power ratio and less than 100%, the value is less than the value obtained by dividing the target power ratio by the screen power ratio, and when the screen power ratio is 100%, This is the target power ratio.

また、上記目的を達成するために、本開示の一態様に係る表示装置は、前記電流制限回路と、前記表示パネルとを備える。 Furthermore, in order to achieve the above object, a display device according to one aspect of the present disclosure includes the current limiting circuit and the display panel.

また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、前記複数の画素の各々は、自発光素子を含み、前記電流制限方法は、前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、前記画面電力値に基づいてゲインを決定するゲイン決定ステップと、前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算ステップとを含み、前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、前記定格電力値に対する前記制御目標電力値の比を目標電力比として、前記ゲイン決定ステップにおいて決定される前記ゲインは、前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、前記画面電力比が100%の場合には、前記目標電力比である。 Further, in order to achieve the above object, a current limiting method according to an aspect of the present disclosure includes a current limiting method according to an aspect of the present disclosure, by limiting the current supplied to a plurality of pixels included in a display panel that displays an image based on a video signal. A current limiting method for controlling a power consumption value in a plurality of pixels to be equal to or less than a control target power value, wherein each of the plurality of pixels includes a self-emitting element; a power calculation step of calculating a screen power value related to the power consumption value based on a pixel value of the corresponding video signal; a gain determination step of determining a gain based on the screen power value; and each of the plurality of pixels. a gain multiplication step of multiplying the pixel value corresponding to the pixel value by the gain, and the screen power value when a current corresponding to the upper limit of the pixel value is supplied to each of the plurality of pixels is set as the rated power value. , where the ratio of the screen power value to the rated power value is taken as a screen power ratio, and the ratio of the control target power value to the rated power value is taken as a target power ratio, the gain determined in the gain determining step is the screen power ratio. If the power ratio is less than or equal to a first power ratio that is less than the target power ratio, the value is 1; if the screen power ratio is greater than the first power ratio and is 100% or less, the ratio is 1 to the screen power ratio. If the screen power ratio is greater than or equal to the target power ratio and less than 100%, the value is less than the value obtained by dividing the target power ratio by the screen power ratio, and the screen power ratio is 100%. %, it is the target power ratio.

本開示によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる電流制限回路などを提供できる。 According to the present disclosure, it is possible to provide a current limiting circuit and the like that can bring gamma characteristics in a large-area video display close to gamma characteristics in a small-area video display.

図1は、実施の形態1に係る表示装置の機能構成を示すブロック図である。FIG. 1 is a block diagram showing the functional configuration of a display device according to Embodiment 1. 図2は、実施の形態1に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。FIG. 2 is a block diagram showing the functional configuration of a current limiting circuit included in the display device according to the first embodiment. 図3は、実施の形態1に係る画面データ記憶部の構成を示す模式図である。FIG. 3 is a schematic diagram showing the configuration of the screen data storage unit according to the first embodiment. 図4は、実施の形態1に係るゲイン決定回路及びゲイン乗算回路における演算処理の流れを示すフローチャートである。FIG. 4 is a flowchart showing the flow of arithmetic processing in the gain determination circuit and gain multiplication circuit according to the first embodiment. 図5は、実施の形態1に係る画面電力比とゲインとの関係を示すグラフである。FIG. 5 is a graph showing the relationship between screen power ratio and gain according to the first embodiment. 図6は、比較例の電流制限回路を用いる場合のガンマ特性を示すグラフである。FIG. 6 is a graph showing gamma characteristics when using the current limiting circuit of the comparative example. 図7は、実施の形態1に係る電流制限回路を用いる場合のガンマ特性を示すグラフである。FIG. 7 is a graph showing gamma characteristics when using the current limiting circuit according to the first embodiment. 図8は、実施の形態2に係る表示装置の機能構成を示すブロック図である。FIG. 8 is a block diagram showing the functional configuration of the display device according to the second embodiment. 図9は、実施の形態2に係る表示装置が備える表示パネルの機能構成を示すブロック図である。FIG. 9 is a block diagram showing the functional configuration of a display panel included in the display device according to the second embodiment. 図10は、実施の形態2に係る画素を構成するサブ画素の構成の一例を示す回路図である。FIG. 10 is a circuit diagram illustrating an example of the configuration of sub-pixels that constitute a pixel according to the second embodiment. 図11は、実施の形態2に係るサブ画素に入力される書き込み信号の一例を示す図である。FIG. 11 is a diagram illustrating an example of a write signal input to a sub-pixel according to the second embodiment. 図12は、実施の形態2に係る表示部の表示状態の遷移を示す模式図である。FIG. 12 is a schematic diagram showing the transition of the display state of the display unit according to the second embodiment. 図13は、比較例の電流制限回路を用いる場合のガンマ特性を示すグラフである。FIG. 13 is a graph showing gamma characteristics when using the current limiting circuit of the comparative example. 図14は、実施の形態2に係る電流制限回路を用いる場合のガンマ特性を示すグラフである。FIG. 14 is a graph showing gamma characteristics when using the current limiting circuit according to the second embodiment. 図15は、変形例に係る電流制限回路と表示装置との関係を示すブロック図である。FIG. 15 is a block diagram showing the relationship between a current limiting circuit and a display device according to a modification. 図16は、変形例に係る処理回路を内蔵したPCの外観図である。FIG. 16 is an external view of a PC incorporating a processing circuit according to a modified example. 図17は、変形例に係る処理回路を内蔵したハードディスクレコーダの外観図である。FIG. 17 is an external view of a hard disk recorder incorporating a processing circuit according to a modified example. 図18は、各実施の形態に係る表示装置を内蔵した薄型フラットTVの外観図である。FIG. 18 is an external view of a thin flat TV incorporating a display device according to each embodiment.

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。 Embodiments of the present disclosure will be described below with reference to the drawings. Note that each of the embodiments described below represents one specific example of the present disclosure. Therefore, the numerical values, shapes, materials, components, arrangement positions and connection forms of the components, steps, order of steps, etc. shown in the following embodiments are merely examples and do not limit the present disclosure. do not have.

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Note that each figure is a schematic diagram and is not necessarily strictly illustrated. Further, in each figure, substantially the same configurations are denoted by the same reference numerals, and overlapping explanations will be omitted or simplified.

(実施の形態1)
実施の形態1に係る電流制限回路などについて説明する。
(Embodiment 1)
The current limiting circuit and the like according to the first embodiment will be explained.

[1-1.表示装置の全体構成]
まず、実施の形態に係る表示装置の全体構成について図1及び図2を用いて説明する。
[1-1. Overall configuration of display device]
First, the overall configuration of a display device according to an embodiment will be described using FIGS. 1 and 2.

図1は、本実施の形態に係る表示装置110の機能構成を示すブロック図である。図2は、本実施の形態に係る表示装置110が備える電流制限回路140の機能構成を示すブロック図である。 FIG. 1 is a block diagram showing the functional configuration of a display device 110 according to this embodiment. FIG. 2 is a block diagram showing the functional configuration of current limiting circuit 140 included in display device 110 according to this embodiment.

図1に示される表示装置110は、映像信号に基づいて映像を表示する装置であり、電流制限回路140と、表示パネル60とを備える。 The display device 110 shown in FIG. 1 is a device that displays images based on a video signal, and includes a current limiting circuit 140 and a display panel 60.

表示パネル60は、複数の画素を有し、映像信号に基づいて映像を表示するパネルである。複数の画素の各々は、自発光素子を含む。本実施の形態では、複数の画素の各々は、複数のサブ画素を有し、複数のサブ画素の各々は、自発光素子を含む。本実施の形態では、複数の画素の各々は、RGBの三色にそれぞれ対応する三個のサブ画素を有する。本実施の形態では、表示パネル60は、各サブ画素に入力される画素値に、各サブ画素の輝度が比例する。なお、ここでいう画素値とは、各画素の階調(明暗)を規定する信号レベルであり、ピクセル値、階調レベル、もしくは単に信号レベルとも呼ばれるものである。 The display panel 60 is a panel that has a plurality of pixels and displays images based on video signals. Each of the plurality of pixels includes a self-luminous element. In this embodiment, each of the plurality of pixels has a plurality of sub-pixels, and each of the plurality of sub-pixels includes a self-luminous element. In this embodiment, each of the plurality of pixels has three sub-pixels corresponding to three colors, RGB. In the present embodiment, in the display panel 60, the luminance of each sub-pixel is proportional to the pixel value input to each sub-pixel. Note that the pixel value here is a signal level that defines the gradation (brightness and darkness) of each pixel, and is also called a pixel value, gradation level, or simply signal level.

表示パネル60は、画素値に輝度が比例する表示パネルであれば特に限定されない。例えば、表示パネル60として、プラズマディスプレイパネルなどを用いることができる。 The display panel 60 is not particularly limited as long as it is a display panel whose brightness is proportional to the pixel value. For example, a plasma display panel or the like can be used as the display panel 60.

電流制限回路140は、表示パネル60が有する複数の画素に供給される電流を制限することによって、複数の画素における消費電力値を制御目標電力値以下に制御する回路である。本実施の形態では、電流制限回路140は、映像信号に基づいて、複数の画素に供給される電力値を算出し、当該電力値に基いて複数の画素に供給される電流を制限する。具体的には、電流制限回路140は、映像信号における各画素値を補正し、補正した各画素値を表示パネル60に出力することによって、複数の画素に供給される電流を制限する。本実施の形態では、電流制限回路140は、映像信号に基づいて決定されるゲインを各画素値に乗じることで、各画素値を補正する。電流制限回路140は、図2に示されるように、加重平均回路43と、水平期間データ演算回路44と、画面データ記憶部45と、ゲイン決定回路148と、ゲイン乗算回路50とを有する。 The current limiting circuit 140 is a circuit that controls the power consumption value of the plurality of pixels to be equal to or less than the control target power value by limiting the current supplied to the plurality of pixels included in the display panel 60. In this embodiment, current limiting circuit 140 calculates the power value supplied to the plurality of pixels based on the video signal, and limits the current supplied to the plurality of pixels based on the power value. Specifically, the current limiting circuit 140 limits the current supplied to the plurality of pixels by correcting each pixel value in the video signal and outputting each corrected pixel value to the display panel 60. In this embodiment, current limiting circuit 140 corrects each pixel value by multiplying each pixel value by a gain determined based on the video signal. As shown in FIG. 2, the current limiting circuit 140 includes a weighted average circuit 43, a horizontal period data calculation circuit 44, a screen data storage section 45, a gain determination circuit 148, and a gain multiplication circuit 50.

加重平均回路43は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均を算出する回路である。図2に示されるように、加重平均回路43は、RGB各々の画素値に対して、表示部70の複数のサブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。 The weighted average circuit 43 is a circuit that calculates a weighted average of pixel values corresponding to each of a plurality of sub-pixels that each of a plurality of pixels has. As shown in FIG. 2, the weighted average circuit 43 multiplies each RGB pixel value by a weighting coefficient according to the power consumption characteristics of each of the plurality of sub-pixels of the display unit 70, and calculates the sum thereof. do.

水平期間データ演算回路44は、水平期間毎に画素値に対応する水平期間電力換算データを演算する。本実施の形態では、水平期間データ演算回路44は、加重平均回路43が出力した加重平均の水平期間における積算値、又は、平均値を水平期間電力換算データ(レベル積算値)として算出する。 The horizontal period data calculation circuit 44 calculates horizontal period power conversion data corresponding to the pixel value for each horizontal period. In the present embodiment, the horizontal period data calculation circuit 44 calculates the integrated value or average value of the weighted average outputted by the weighted average circuit 43 in the horizontal period as horizontal period power conversion data (level integrated value).

画面データ記憶部45は、1フレーム分の電力換算データを記憶する。本実施の形態では、画面データ記憶部45は、水平期間データ演算回路44が出力する電力換算データを1フレーム分記憶する。 The screen data storage unit 45 stores power conversion data for one frame. In this embodiment, the screen data storage unit 45 stores one frame of power conversion data output by the horizontal period data calculation circuit 44.

ゲイン決定回路148は、複数の画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定する回路である。ゲインは、ゲイン乗算回路50によって各画素値に乗じられる0より大きく、1以下の値である。ゲインは、少なくとも画面電力値が制御目標電力値を超える場合に、1未満の値に決定される。このようなゲインを各画素値に乗じることで、表示パネル60における消費電力が制限される。 The gain determination circuit 148 is a circuit that calculates a screen power value related to the power consumption value of a plurality of pixels based on a pixel value of a video signal corresponding to each of the plurality of pixels, and determines a gain based on the screen power value. be. The gain is a value greater than 0 and less than or equal to 1, which is multiplied by each pixel value by the gain multiplication circuit 50. The gain is determined to be a value less than 1 at least when the screen power value exceeds the control target power value. By multiplying each pixel value by such a gain, power consumption in the display panel 60 is limited.

ゲイン決定回路148は、画面データ記憶部45が記憶する電力換算データに基づいて、複数の画素における1フレーム分の消費電力値に係る画面電力値を算出する。本実施の形態では、ゲイン決定回路148は、算出した画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル(LUT)149を有する。ゲイン決定回路148は、ルックアップテーブル149に基づいて、算出した画面電力値に対応するゲインを決定する。ゲイン決定回路148によって決定されるゲインの詳細については、後述する。 The gain determination circuit 148 calculates a screen power value related to the power consumption value for one frame in a plurality of pixels based on the power conversion data stored in the screen data storage section 45. In this embodiment, the gain determination circuit 148 has a lookup table (LUT) 149 that indicates the relationship between the value corresponding to the calculated screen power value and the value corresponding to the gain. Gain determination circuit 148 determines a gain corresponding to the calculated screen power value based on lookup table 149. Details of the gain determined by the gain determining circuit 148 will be described later.

ゲイン乗算回路50は、映像信号にゲインを乗じる回路である。つまり、ゲイン乗算回路50は、複数のサブ画素の各々に対応する映像信号の画素値に、ゲイン決定回路148で決定されたゲインを乗じる。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に1未満のゲインが乗じられるため、映像信号の輝度を低減できる。したがって、表示パネル60の複数の画素に供給される電流が制限される。 The gain multiplication circuit 50 is a circuit that multiplies a video signal by a gain. That is, the gain multiplication circuit 50 multiplies the pixel value of the video signal corresponding to each of the plurality of sub-pixels by the gain determined by the gain determination circuit 148. Thereby, when the screen power value exceeds the control target power value, the video signal is multiplied by a gain of less than 1, so that the brightness of the video signal can be reduced. Therefore, the current supplied to the plurality of pixels of the display panel 60 is limited.

[1-2.電流制限回路の動作]
次に、電流制限回路140の動作について説明する。
[1-2. Operation of current limit circuit]
Next, the operation of current limiting circuit 140 will be explained.

まず、電流制限回路140が有する画面データ記憶部45の構成及び動作について図3を用いて説明する。図3は、本実施の形態に係る画面データ記憶部45の構成を示す模式図である。図3に示されるように、画面データ記憶部45は、表示部70に書き込まれる信号情報として、表示部70の表示画面上の水平ライン毎の水平期間電力換算データを記憶する。例えば、第iラインの水平期間電力換算データは、第iラインの電力値として画面データ記憶部45に記憶される。次フィールドの書き替えが始まると、画面データ記憶部45は、記憶する電力値も新たに書き替えていき、表示画面に書き込まれた信号に相当する電力値として記憶する。 First, the configuration and operation of the screen data storage section 45 included in the current limiting circuit 140 will be described using FIG. 3. FIG. 3 is a schematic diagram showing the configuration of the screen data storage section 45 according to this embodiment. As shown in FIG. 3, the screen data storage unit 45 stores horizontal period power conversion data for each horizontal line on the display screen of the display unit 70 as signal information written to the display unit 70. For example, the horizontal period power conversion data of the i-th line is stored in the screen data storage unit 45 as the power value of the i-th line. When rewriting of the next field begins, the screen data storage unit 45 also rewrites the stored power value and stores it as a power value corresponding to the signal written on the display screen.

次に、ゲイン決定回路148及びゲイン乗算回路50における演算処理について、図4を用いて説明する。図4は、本実施の形態に係るゲイン決定回路148及びゲイン乗算回路50における演算処理の流れを示すフローチャートである。 Next, the arithmetic processing in the gain determination circuit 148 and the gain multiplication circuit 50 will be explained using FIG. 4. FIG. 4 is a flowchart showing the flow of arithmetic processing in gain determination circuit 148 and gain multiplication circuit 50 according to the present embodiment.

図4に示されるように、まず、ゲイン決定回路148は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出する(S10)。本実施の形態では、ゲイン決定回路148は、画面データ記憶部45が記憶する水平期間電力換算データに基づいて画面電力値を算出する。具体的には、画面データ記憶部45に記憶された水平ライン数の水平期間電力換算データの和を画面電力値として算出する。 As shown in FIG. 4, first, the gain determination circuit 148 calculates a screen power value related to the power consumption value based on the pixel value of the video signal corresponding to each of the plurality of pixels (S10). In the present embodiment, the gain determination circuit 148 calculates the screen power value based on the horizontal period power conversion data stored in the screen data storage section 45. Specifically, the sum of the horizontal period power conversion data of the number of horizontal lines stored in the screen data storage unit 45 is calculated as the screen power value.

続いて、ゲイン決定回路148は、ステップS10で算出した画面電力値に基づいてゲインを決定する(S11)。具体的には、ゲイン決定回路148は、算出した画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル149に基づいて、算出した画面電力値に対応するゲインを決定する。 Subsequently, the gain determination circuit 148 determines a gain based on the screen power value calculated in step S10 (S11). Specifically, the gain determination circuit 148 determines the gain corresponding to the calculated screen power value based on a lookup table 149 indicating the relationship between the value corresponding to the calculated screen power value and the value corresponding to the gain. do.

以上のようにゲイン決定回路148によって算出されたゲインが、ゲイン乗算回路50に入力され、ゲイン乗算回路50は、ゲインを映像信号に乗じる(S12)。より詳しくは、ゲイン乗算回路50は、ゲインを映像信号の各画素値に乗じる。これにより、少なくとも画面電力値が制御目標電力値を超える場合に、各画素値が低減されるため、表示パネル60の複数の画素に供給される電流が制限される。 The gain calculated by the gain determining circuit 148 as described above is input to the gain multiplication circuit 50, and the gain multiplication circuit 50 multiplies the video signal by the gain (S12). More specifically, the gain multiplication circuit 50 multiplies each pixel value of the video signal by a gain. As a result, each pixel value is reduced at least when the screen power value exceeds the control target power value, so the current supplied to the plurality of pixels of the display panel 60 is limited.

[1-3.動作例]
次に、本実施の形態に係る表示装置110の動作例について比較例の表示装置の動作と比較しながら図5を用いて説明する。図5は、本実施の形態に係る画面電力比とゲインとの関係を示すグラフである。図5において、横軸が画面電力比を示し、縦軸がゲインを示す。また、図5には、比較例の電流制限回路における画面電力比とゲインとの関係も併せて示されている。図5に示される実線及び破線のグラフがそれぞれ本実施の形態及び比較例のゲインを表す。
[1-3. Operation example]
Next, an example of the operation of the display device 110 according to the present embodiment will be described using FIG. 5 while comparing it with the operation of a display device of a comparative example. FIG. 5 is a graph showing the relationship between screen power ratio and gain according to this embodiment. In FIG. 5, the horizontal axis shows the screen power ratio, and the vertical axis shows the gain. Further, FIG. 5 also shows the relationship between the screen power ratio and the gain in the current limiting circuit of the comparative example. The solid line and broken line graphs shown in FIG. 5 represent the gains of this embodiment and the comparative example, respectively.

ここで、表示パネル60の複数の画素の各々に画素値の上限値に対応する電流を供給した場合の画面電力値を定格電力値とし、定格電力値に対する画面電力値の比を画面電力比とする。表示パネル60が有するすべての画素に画素値が上限値であり、かつ、電流を制限しない場合における画面電力値が定格電力値である。また、定格電力値に対する制御目標電力値の比を目標電力比とする。図5に示されるグラフでは、目標電力比が0.4である場合のグラフの一例が示されている。 Here, the screen power value when a current corresponding to the upper limit of the pixel value is supplied to each of the plurality of pixels of the display panel 60 is defined as the rated power value, and the ratio of the screen power value to the rated power value is defined as the screen power ratio. do. The pixel value of all the pixels of the display panel 60 is the upper limit value, and the screen power value when the current is not limited is the rated power value. Further, the ratio of the control target power value to the rated power value is set as the target power ratio. The graph shown in FIG. 5 shows an example of a graph when the target power ratio is 0.4.

図5に破線で示されるゲインを用いる比較例の電流制限回路では、画面電力比が目標電力比(40%)以下の場合には、ゲインは1であり、画面電力比が40%より大きい場合には、ゲインは画面電力比に反比例する。このような比較例の電流制限回路及び本実施の形態に係る電流制限回路140を表示装置において用いる場合のガンマ特性について、図6及び図7を用いて説明する。図6及び図7は、それぞれ比較例の電流制限回路及び本実施の形態に係る電流制限回路140を用いる場合のガンマ特性を示すグラフである。図6及び図7に示される実線及び破線がそれぞれ大面積映像表示及び小面積映像表示の場合のガンマ特性を示す。図6及び図7には、大面積映像表示の一例として、全画素において白色表示する場合のガンマ特性が示されており、小面積映像表示の一例として、10%の画素において、白色表示し、他の90%の画素において黒表示する場合のガンマ特性が示されている。図6及び図7のグラフの横軸は画素値を示し、縦軸は各画素の輝度を示す。 In the current limiting circuit of the comparative example using the gain shown by the broken line in FIG. 5, the gain is 1 when the screen power ratio is less than or equal to the target power ratio (40%), and when the screen power ratio is greater than 40%. In this case, the gain is inversely proportional to the screen power ratio. Gamma characteristics when the current limiting circuit of the comparative example and the current limiting circuit 140 according to the present embodiment are used in a display device will be described with reference to FIGS. 6 and 7. 6 and 7 are graphs showing gamma characteristics when using the current limiting circuit of the comparative example and the current limiting circuit 140 according to the present embodiment, respectively. A solid line and a broken line shown in FIGS. 6 and 7 indicate gamma characteristics in the case of large-area video display and small-area video display, respectively. 6 and 7 show gamma characteristics when all pixels are displayed in white as an example of a large-area image display, and gamma characteristics are shown in a case where 10% of pixels are displayed in white as an example of a small-area image display. The gamma characteristics when the other 90% of pixels display black are shown. The horizontal axes of the graphs in FIGS. 6 and 7 indicate pixel values, and the vertical axes indicate the brightness of each pixel.

図6に示されるように、比較例の電流制限回路においては、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値に比例するガンマ特性が得られる。一方、大面積映像表示においては、画素値が小さい範囲では、輝度が画素値に比例するガンマ特性が得られるものの、画素値が上限値(255)に近い範囲で、輝度が一定となっている。このように、大面積映像表示の場合には、ガンマ特性が、輝度が画素値に比例するガンマ特性と大きく異なる。 As shown in FIG. 6, in the current limiting circuit of the comparative example, since the gain is 1 in the case of small-area video display, a gamma characteristic in which the luminance is proportional to the pixel value is obtained. On the other hand, in a large-area video display, a gamma characteristic in which the brightness is proportional to the pixel value is obtained in a range where the pixel value is small, but the brightness remains constant in a range where the pixel value is close to the upper limit (255). . In this way, in the case of large-area video display, the gamma characteristic is significantly different from the gamma characteristic in which the luminance is proportional to the pixel value.

本実施の形態に係る電流制限回路140では、ゲイン決定回路148によって決定されるゲインは、画面電力比が10%以下の場合には、1であり、画面電力比が10%より大きく、100%以下の場合には、画面電力比に対して単調に減少する。また、ゲインは、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。言い換えると、本実施の形態に係るゲインは、画面電力比が10%より大きく、画面電力比が目標電力比未満の場合には、比較例のゲイン以下であり、画面電力比が目標電力比以上、100%未満の場合には、比較例のゲインより小さく、画面電力比が10%以下、及び、100%の場合には、比較例のゲインと同一である。 In the current limiting circuit 140 according to the present embodiment, the gain determined by the gain determining circuit 148 is 1 when the screen power ratio is 10% or less, and 100% when the screen power ratio is greater than 10%. In the following cases, the screen power ratio decreases monotonically. Furthermore, when the screen power ratio is equal to or higher than the target power ratio and less than 100%, the gain is a value less than the value obtained by dividing the target power ratio by the screen power ratio, and when the screen power ratio is 100%, This is the target power ratio. In other words, when the screen power ratio is greater than 10% and the screen power ratio is less than the target power ratio, the gain according to the present embodiment is less than or equal to the gain of the comparative example, and the screen power ratio is greater than or equal to the target power ratio. , less than 100%, it is smaller than the gain of the comparative example, and when the screen power ratio is 10% or less and 100%, it is the same as the gain of the comparative example.

本実施の形態では、ゲインをルックアップテーブル149を用いて任意に設定できるため、画面電力値に対して最適なゲインを設定することができる。 In this embodiment, since the gain can be arbitrarily set using the lookup table 149, the optimal gain can be set for the screen power value.

ここで、ゲインが単調に減少するとの記載には、画面電力比の増加に対してゲインが常に減少する場合だけでなく、画面電力比の増加に対してゲインが一定である範囲が含まれる場合も含まれる。例えば、画面電力比の増加に対してゲインがステップ状に減少する場合も、ゲインが単調に減少する場合に含まれる。 Here, the statement that the gain monotonically decreases includes not only the case where the gain always decreases as the screen power ratio increases, but also the case where the gain remains constant as the screen power ratio increases. Also included. For example, a case where the gain decreases stepwise with respect to an increase in the screen power ratio is also included in the case where the gain decreases monotonically.

図5に示される例では、画面電力比が10%以下の範囲において、ゲインは1であり、画面電力比が10%より大きく、100%以下の範囲においては、画面電力比に対するゲインは、単調に減少する。図5に示される例では、画面電力比が10%より大きく、100%以下の範囲においては、ゲインのグラフは、下に凸な曲線となる(つまり、グラフの傾きの変化率は正である。)。より詳しくは、画面電力比が予め定められた値より大きい範囲の少なくとも一部において、ゲインGは、画面電力比Pを用いて、以下の式1で表される。 In the example shown in FIG. 5, the gain is 1 in the range where the screen power ratio is 10% or less, and the gain with respect to the screen power ratio is monotonous in the range where the screen power ratio is greater than 10% and 100% or less. decreases to In the example shown in FIG. 5, when the screen power ratio is greater than 10% and less than 100%, the gain graph becomes a downwardly convex curve (that is, the rate of change in the slope of the graph is positive). ). More specifically, in at least a part of the range where the screen power ratio is larger than a predetermined value, the gain G is expressed by the following equation 1 using the screen power ratio P.

G=a×Pb-1 (0<a<1、b<1) (式1) G=a×P b-1 (0<a<1, b<1) (Formula 1)

本実施の形態では、画面電力比Pが10%より大きく100%以下の範囲ではゲインGは、以下の式2で表される。 In the present embodiment, the gain G is expressed by the following equation 2 in a range where the screen power ratio P is greater than 10% and less than 100%.

G=0.4P(1.325/2.2-1) (式2) G=0.4P (1.325/2.2-1) (Formula 2)

本実施の形態に係る電流制限回路140を用いる場合のガンマ特性について図7を用いて説明する。 Gamma characteristics when using current limiting circuit 140 according to this embodiment will be explained using FIG. 7.

図7に示されるように、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値に比例するガンマ特性が得られる。また、大面積映像表示においては、画素値が小さい範囲(89以下の範囲)では、輝度が画素値に比例するガンマ特性が得られ、画素値が上限値(255)に近い範囲(89より大きく255以下の範囲)でも、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きい。より詳しくは、本実施の形態に係る電流制限回路140によれば、画素値が上限値に近い範囲でも、画素値に比例する曲線に近い曲線で示されるガンマ特性が得られている。つまり、輝度を最大値で規格化した値Y及び画素値を最大値で規格化した値Xを用いると、画素値が89以下の範囲では、以下の式3が成り立つ。 As shown in FIG. 7, in the case of small-area video display, since the gain is 1, a gamma characteristic in which the brightness is proportional to the pixel value is obtained. In addition, in large-area video display, a gamma characteristic in which the brightness is proportional to the pixel value is obtained in a range where the pixel value is small (a range of 89 or less), and a gamma characteristic where the pixel value is close to the upper limit (255) (a range greater than 89) is obtained. 255 or less), the slope of the graph showing the brightness for each pixel value of a plurality of pixels is greater than zero at any pixel value. More specifically, according to the current limiting circuit 140 according to the present embodiment, a gamma characteristic represented by a curve close to a curve proportional to the pixel value is obtained even in a range where the pixel value is close to the upper limit value. In other words, when using the value Y that normalizes the brightness by the maximum value and the value X that normalizes the pixel value by the maximum value, the following formula 3 holds true in the range where the pixel value is 89 or less.

Y=a1×Xb1 (式3) Y=a1×X b1 (Formula 3)

また、画素値が89より大きい範囲では、以下の式4が成り立つ。 Further, in a range where the pixel value is greater than 89, the following formula 4 holds true.

Y=a2×Xb2 (式4) Y=a2×X b2 (Formula 4)

ここで、本実施の形態では、a1=1>a2=0.4>0であり、b1=1>b2>0である。 Here, in this embodiment, a1=1>a2=0.4>0, and b1=1>b2>0.

以上のように、本実施の形態に係る電流制限回路140によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。 As described above, according to the current limiting circuit 140 according to the present embodiment, the gamma characteristic in a large-area video display can be brought close to the gamma characteristic in a small-area video display.

また、本実施の形態に係る電流制限回路140では、画面電力比が10%より大きい場合には、ゲインは1未満である。これにより、画面電力比が10%より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。 Furthermore, in current limiting circuit 140 according to the present embodiment, the gain is less than 1 when the screen power ratio is greater than 10%. As a result, the gain can be increased more slowly than in the current limiting circuit of the comparative example in a range where the screen power ratio is greater than 10%. Therefore, the gamma characteristics in large area video display can be brought closer to the gamma characteristics in small area video display.

なお、本実施の形態に係る電流制限回路140の説明においては、目標電力比を40%とする例を示したが、目標電力比は、40%に限定されず、0%より大きく、100%未満であればよい。 Note that in the description of the current limiting circuit 140 according to the present embodiment, an example in which the target power ratio is 40% is shown, but the target power ratio is not limited to 40%, and may be greater than 0% or 100%. It is sufficient if it is less than

また、本実施の形態に係る電流制限回路140では、画面電力比が10%以下の場合に、ゲインが1であったが、10%との数値は、目標電力比未満の値である第1電力比の一例に過ぎない。言い換えると、第1電力比は、10%に限定されず、0%より大きく、目標電力比未満であればよい。本実施の形態に係る電流制限回路140のゲイン決定回路148で決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。 Further, in the current limiting circuit 140 according to the present embodiment, the gain is 1 when the screen power ratio is 10% or less, but the value of 10% is a value less than the target power ratio. This is just an example of a power ratio. In other words, the first power ratio is not limited to 10%, but may be greater than 0% and less than the target power ratio. The gain determined by the gain determining circuit 148 of the current limiting circuit 140 according to the present embodiment is 1 when the screen power ratio is equal to or less than the first power ratio that is less than the target power ratio; When the power ratio is greater than 1 and less than 100%, it decreases monotonically with respect to the screen power ratio, and when the screen power ratio is greater than or equal to the target power ratio and less than 100%, the target power ratio is changed to the screen power ratio. If the screen power ratio is 100%, it is the target power ratio.

[1-4.効果など]
以上のように、本実施の形態に係る電流制限回路140は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定するゲイン決定回路148と、複数の画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算回路50とを備える。ゲイン決定回路148によって決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。
[1-4. Effects, etc.]
As described above, current limiting circuit 140 according to the present embodiment calculates the screen power value related to the power consumption value based on the pixel value of the video signal corresponding to each of the plurality of pixels, and calculates the screen power value related to the power consumption value based on the screen power value. and a gain multiplication circuit 50 that multiplies a pixel value corresponding to each of a plurality of pixels by a gain. The gain determined by the gain determination circuit 148 is 1 when the screen power ratio is less than or equal to the first power ratio that is less than the target power ratio, and is 1 when the screen power ratio is greater than the first power ratio and 100% or less. decreases monotonically with respect to the screen power ratio, and if the screen power ratio is greater than or equal to the target power ratio but less than 100%, the value is less than the value obtained by dividing the target power ratio by the screen power ratio, and the screen power When the ratio is 100%, it is the target power ratio.

このような構成を有する電流制限回路140によれば、大面積映像表示においても、画素値の全範囲において輝度を単調に増加させることができるため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。 According to the current limiting circuit 140 having such a configuration, the brightness can be monotonically increased over the entire range of pixel values even in a large area video display, so that the gamma characteristic in the large area video display can be adjusted to the same level as that in the small area video display. The gamma characteristic can be approached to that of .

また、本実施の形態に係る電流制限回路140において、画素値が予め定められた第1の値以下の範囲では、画素値を最大値で規格化した値Xと、画素値に対応する複数の画素の各々の輝度を最大値で規格化した値Yとの間に、
Y=a1×Xb1 (a1>0、b1>0) (式5)
が成り立ち、前記画素値が所定の値より大きい範囲では、
Y=a2×Xb2 (式6)
が成り立ち、さらに、a1>a2>0、かつ、b1>b2>0が成り立ってもよい。
In the current limiting circuit 140 according to the present embodiment, in a range where the pixel value is less than or equal to a predetermined first value, the pixel value is normalized by the maximum value X, and a plurality of Between the value Y, which is the luminance of each pixel normalized by the maximum value,
Y=a1×X b1 (a1>0, b1>0) (Formula 5)
holds true, and in the range where the pixel value is larger than a predetermined value,
Y=a2×X b2 (Formula 6)
holds true, and furthermore, a1>a2>0 and b1>b2>0 may hold true.

また、本実施の形態に係る電流制限回路140において、画面電力比が、予め定められた第2の値より大きい範囲の少なくとも一部において、ゲインGと、画面電力比Pとの間に、
G=a×Pb-1 (0<a<1、b<1) (式7)
が成り立ってもよい。
Furthermore, in the current limiting circuit 140 according to the present embodiment, in at least a part of the range where the screen power ratio is larger than the predetermined second value, there is a difference between the gain G and the screen power ratio P.
G=a×P b-1 (0<a<1, b<1) (Formula 7)
may hold true.

また、本実施の形態に係る電流制限回路140において、ゲイン決定回路148は、画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル149を有してもよい。 Furthermore, in the current limiting circuit 140 according to the present embodiment, the gain determining circuit 148 may include a lookup table 149 indicating the relationship between the value corresponding to the screen power value and the value corresponding to the gain.

これにより、ゲイン決定回路148によれば、ゲインを任意に設定することができるため、画面電力値に対して最適なゲインを設定することができる。 Thereby, according to the gain determination circuit 148, the gain can be set arbitrarily, so that the optimum gain can be set for the screen power value.

また、本実施の形態に係る電流制限回路140において、ゲイン決定回路148によって決定されるゲインは、画面電力比が目標電力比未満の第1電力比より大きい場合には、1未満であってもよい。 Further, in the current limiting circuit 140 according to the present embodiment, the gain determined by the gain determining circuit 148 may be less than 1 if the screen power ratio is larger than the first power ratio which is less than the target power ratio. good.

これにより、本実施の形態に係る電流制限回路では、画面電力比が目標電力比未満の第1電力比より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。 As a result, the current limiting circuit according to the present embodiment can increase the gain more gently than the current limiting circuit of the comparative example in a range where the screen power ratio is greater than the first power ratio that is less than the target power ratio. Therefore, the gamma characteristics in large area video display can be brought closer to the gamma characteristics in small area video display.

また、本実施の形態に係る電流制限回路140において、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きくてもよい。 Furthermore, in the current limiting circuit 140 according to the present embodiment, the slope of the graph showing the luminance for each pixel value of a plurality of pixels may be greater than zero at any pixel value.

また、本実施の形態に係る表示装置110は、電流制限回路140と、表示パネル60とを備える。 Furthermore, the display device 110 according to the present embodiment includes a current limiting circuit 140 and a display panel 60.

本実施の形態に係る表示装置110は、電流制限回路140を備えるため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。 Since the display device 110 according to the present embodiment includes the current limiting circuit 140, it is possible to make the gamma characteristic in a large-area video display close to the gamma characteristic in a small-area video display.

また、本実施の形態に係る電流制限方法は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出する電力算出ステップと、画面電力値に基づいてゲインを決定するゲイン決定ステップと、複数の画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算ステップとを含む。ゲイン決定ステップにおいて決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。 Further, the current limiting method according to the present embodiment includes a power calculation step of calculating a screen power value related to a power consumption value based on a pixel value of a video signal corresponding to each of a plurality of pixels; and a gain multiplication step of multiplying a pixel value corresponding to each of a plurality of pixels by a gain. The gain determined in the gain determination step is 1 when the screen power ratio is less than or equal to the first power ratio that is less than the target power ratio, and is 1 when the screen power ratio is greater than the first power ratio and 100% or less. decreases monotonically with respect to the screen power ratio, and when the screen power ratio is greater than or equal to the target power ratio and less than 100%, it is a value that is less than the value obtained by dividing the target power ratio by the screen power ratio, and the screen power ratio When is 100%, it is the target power ratio.

このような構成を有する電流制限方法では、上述した電流制限回路140と同様の効果が奏される。 The current limiting method having such a configuration provides the same effects as the current limiting circuit 140 described above.

(実施の形態2)
次に、実施の形態2に係る表示装置について説明する。本実施の形態では、使用される表示パネルのガンマ特性において、実施の形態1と相違する。以下、本実施の形態に係る表示装置について、実施の形態1に係る表示装置110との相違点を中心に説明する。
(Embodiment 2)
Next, a display device according to Embodiment 2 will be described. This embodiment differs from Embodiment 1 in the gamma characteristics of the display panel used. The display device according to this embodiment will be described below, focusing on the differences from the display device 110 according to Embodiment 1.

[2-1.表示装置の全体構成]
まず、本実施の形態に係る表示装置の全体構成について図8を用いて説明する。
[2-1. Overall configuration of display device]
First, the overall configuration of the display device according to this embodiment will be described using FIG. 8.

図8は、本実施の形態に係る表示装置110aの機能構成を示すブロック図である。 FIG. 8 is a block diagram showing the functional configuration of the display device 110a according to this embodiment.

図8に示される表示装置110aは、映像信号に基づいて映像を表示する装置であり、逆ガンマ補正回路151と、電流制限回路140と、ガンマ補正回路152と、表示パネル160とを備える。 The display device 110a shown in FIG. 8 is a device that displays images based on a video signal, and includes an inverse gamma correction circuit 151, a current limit circuit 140, a gamma correction circuit 152, and a display panel 160.

逆ガンマ補正回路151は、映像信号に含まれる画素値と、表示パネル160に含まれる各サブ画素の輝度との関係を、比例関係に補正する回路である。本実施の形態では、逆ガンマ補正回路151は、画素値を変換することによって、輝度が画素値の2.2乗に比例するガンマ特性を、輝度が画素値に比例するガンマ特性に補正する。逆ガンマ補正回路151は、変換した画素値を含む映像信号を電流制限回路140に出力する。 The inverse gamma correction circuit 151 is a circuit that corrects the relationship between the pixel value included in the video signal and the luminance of each sub-pixel included in the display panel 160 into a proportional relationship. In this embodiment, the inverse gamma correction circuit 151 corrects the gamma characteristic in which the brightness is proportional to the 2.2 power of the pixel value to the gamma characteristic in which the brightness is proportional to the pixel value by converting the pixel value. The inverse gamma correction circuit 151 outputs a video signal including the converted pixel value to the current limiting circuit 140.

本実施の形態に係る電流制限回路140は、実施の形態1に係る電流制限回路140と同様の構成を有する。 Current limiting circuit 140 according to this embodiment has the same configuration as current limiting circuit 140 according to Embodiment 1.

ガンマ補正回路152は、映像信号に含まれる画素値と、表示パネル160に含まれる各サブ画素の輝度との関係を、比例関係から、所定の関係に補正する回路である。本実施の形態では、ガンマ補正回路152は、画素値を変換することによって、輝度が画素値に比例するガンマ特性を、輝度が画素値の2.2乗に比例するガンマ特性に補正する。ガンマ補正回路152は、変換した画素値を含む映像信号を表示パネル160に出力する。 The gamma correction circuit 152 is a circuit that corrects the relationship between the pixel value included in the video signal and the luminance of each sub-pixel included in the display panel 160 from a proportional relationship to a predetermined relationship. In this embodiment, the gamma correction circuit 152 corrects the gamma characteristic in which the brightness is proportional to the pixel value to the gamma characteristic in which the brightness is proportional to the 2.2 power of the pixel value by converting the pixel value. Gamma correction circuit 152 outputs a video signal including the converted pixel values to display panel 160.

以上のように、逆ガンマ補正回路151及びガンマ補正回路152を用いることで、輝度が画素値の2.2乗に比例する表示パネル160を用いる場合にも、実施の形態1に係る電流制限回路140を用いることができる。 As described above, by using the inverse gamma correction circuit 151 and the gamma correction circuit 152, even when using the display panel 160 whose brightness is proportional to the 2.2 power of the pixel value, the current limiting circuit according to the first embodiment 140 can be used.

表示パネル160は、実施の形態1に係る表示パネル160と同様に、複数の画素を有し、映像信号に基づいて映像を表示するパネルである。複数の画素の各々は、複数のサブ画素を有し、複数のサブ画素の各々は、自発光素子を含む。複数の画素の各々は、RGBの三色にそれぞれ対応する三個のサブ画素を有する。本実施の形態では、表示パネル160は、各サブ画素に入力される画素値の2.2乗に各サブ画素の輝度が比例する。 Display panel 160, like display panel 160 according to Embodiment 1, is a panel that has a plurality of pixels and displays video based on a video signal. Each of the plurality of pixels has a plurality of sub-pixels, and each of the plurality of sub-pixels includes a self-luminous element. Each of the plurality of pixels has three sub-pixels corresponding to three colors of RGB. In the present embodiment, in the display panel 160, the luminance of each sub-pixel is proportional to the 2.2 power of the pixel value input to each sub-pixel.

表示パネル160は、画素値の2.2乗程度に輝度が比例する表示パネルであれば特に限定されない。例えば、表示パネル160として、有機ELディスプレイパネルなどを用いることができる。以下、本実施の形態に係る表示パネル160の構成について、図9を用いて説明する。 The display panel 160 is not particularly limited as long as it is a display panel whose brightness is proportional to the 2.2 power of the pixel value. For example, an organic EL display panel or the like can be used as the display panel 160. The configuration of display panel 160 according to this embodiment will be described below using FIG. 9.

図9は、本実施の形態に係る表示装置110aが備える表示パネル160の機能構成を示すブロック図である。 FIG. 9 is a block diagram showing the functional configuration of display panel 160 included in display device 110a according to this embodiment.

図9に示されるように、表示パネル160は、表示部70と、書き込み処理部62と、ソースドライバ68と、書き込み用シフトレジスタ64とを有する。表示部70は、複数の画素を有し、映像信号に対応する映像を表示する。書き込み処理部62は、表示データに相当する画素値を表示部70に書き込むための制御信号とデータ信号とを出力する。ソースドライバ68は、表示部70に対してデータ信号を出力する。書き込み用シフトレジスタ64は、データ信号を表示部70に書き込むための制御信号である書き込み信号を表示部70に出力する。 As shown in FIG. 9, the display panel 160 includes a display section 70, a write processing section 62, a source driver 68, and a write shift register 64. The display section 70 has a plurality of pixels and displays an image corresponding to a video signal. The write processing unit 62 outputs a control signal and a data signal for writing pixel values corresponding to display data to the display unit 70. Source driver 68 outputs a data signal to display section 70 . The write shift register 64 outputs a write signal, which is a control signal for writing a data signal to the display section 70, to the display section 70.

表示パネル160が有する複数の画素について、図10を用いて説明する。図10は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図10には、自発光素子として有機EL素子を用いるサブ画素が示されている。本実施の形態に係る画素は、RGBの三色にそれぞれ対応する三つのサブ画素を含む。図10に示されるサブ画素は、赤色(R)の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するためのサブ画素も、図10に示される回路と同様の回路構成を有する。 A plurality of pixels included in the display panel 160 will be explained using FIG. 10. FIG. 10 is a circuit diagram illustrating an example of the configuration of sub-pixels that constitute the pixel according to this embodiment. FIG. 10 shows a sub-pixel that uses an organic EL element as a self-luminous element. The pixel according to this embodiment includes three sub-pixels corresponding to three colors, RGB. The subpixel shown in FIG. 10 is a subpixel for emitting red (R) light. Note that the sub-pixels for emitting green and blue light also have the same circuit configuration as the circuit shown in FIG. 10.

サブ画素は、図10に示されるように、TFT(Thin Film Transistor、薄膜トランジスタ)81と、コンデンサ84と、TFT82と、自発光素子85rとを有する。 As shown in FIG. 10, the sub-pixel includes a TFT (Thin Film Transistor) 81, a capacitor 84, a TFT 82, and a self-luminous element 85r.

TFT81は、ソースドライバ68の出力信号であるデータ信号が一端に入力される。コンデンサ84は、TFT81に接続される。TFT82は、TFT81とコンデンサ84との接続点に制御端子が接続されている。自発光素子85rは、TFT82に接続される。 A data signal, which is an output signal of the source driver 68, is input to one end of the TFT 81. Capacitor 84 is connected to TFT 81 . A control terminal of the TFT 82 is connected to a connection point between the TFT 81 and the capacitor 84 . The self-luminous element 85r is connected to the TFT 82.

TFT81は、書き込み用シフトレジスタ64の出力する制御信号である書き込み信号に基づいてオン/オフを切り替える。1水平期間内に書き込み信号によりTFT81がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ84に保持される。 The TFT 81 is switched on/off based on a write signal, which is a control signal output from the write shift register 64. When the TFT 81 is turned on by a write signal within one horizontal period, a data signal which is a source driver output signal corresponding to the signal level written to the pixel is held in the capacitor 84.

書き込み信号がオフになった後、コンデンサ84に保持された電圧に応じた電流がTFT82に流れ、自発光素子85rは点灯する。 After the write signal is turned off, a current corresponding to the voltage held in the capacitor 84 flows through the TFT 82, and the self-luminous element 85r lights up.

まず、図10に示されるサブ画素に入力される信号について図11を用いて説明する。図11は、本実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。表示装置110aは、ソースドライバ68の出力するデータ信号を書き込み信号により表示部70に書き込み、水平ライン(以下、単に「ライン」ともいう。)単位の発光を行う。 First, signals input to the sub-pixels shown in FIG. 10 will be explained using FIG. 11. FIG. 11 is a diagram illustrating an example of a write signal input to a sub-pixel according to this embodiment. The display device 110a writes the data signal output from the source driver 68 into the display section 70 using a write signal, and emits light in units of horizontal lines (hereinafter also simply referred to as "lines").

次に、表示部70の表示状態の遷移について図12を用いて説明する。図12は、本実施の形態に係る表示部70の表示状態の遷移を示す模式図である。図12において、表示画面は、時点T1から時点T2、時点T2から時点T3の表示へと移行する。図12に示される第mフィールドの終わりに相当する時点T1においては第mフィールドの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ64は、表示部70の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第mフィールドの次のフィールドである第nフィールド(つまり、第m+1フィールド)の中間に相当する時点T2では、画面の上半分が第nフィールドの画面となり、下半分は第mフィールドの画面のままとなる。第nフィールドの終わりに相当する時点T3になると、表示エリアの下まで走査され、全画面第nフィールドの画面となる。 Next, the transition of the display state of the display section 70 will be explained using FIG. 12. FIG. 12 is a schematic diagram showing the transition of the display state of the display unit 70 according to the present embodiment. In FIG. 12, the display screen transitions from time T1 to time T2, and from time T2 to time T3. At time T1, which corresponds to the end of the m-th field shown in FIG. 12, the screen of the m-th field is displayed. Here, the write shift register 64 that outputs a write signal, which is a control signal for writing a data signal to each pixel, scans from the top to the bottom of the screen starting from the top of the display area of the display unit 70. Outputs a write signal. Therefore, at time T2, which corresponds to the middle of the n-th field (that is, the m+1 field), which is the next field after the m-th field, the upper half of the screen becomes the n-th field screen, and the lower half becomes the m-th field screen. The screen remains. At time T3, which corresponds to the end of the n-th field, the display area is scanned to the bottom, and the entire screen becomes the n-th field screen.

[2-2.動作例]
次に、本実施の形態に係る表示装置110aの動作例について比較例の表示装置の動作と比較しながら説明する。本実施の形態及び比較例に係る画面電力比とゲインとの関係は、実施の形態1と同様に、図5に示される関係となる。
[2-2. Operation example]
Next, an example of the operation of the display device 110a according to the present embodiment will be described while comparing it with the operation of a display device of a comparative example. The relationship between the screen power ratio and the gain according to the present embodiment and the comparative example is as shown in FIG. 5, as in the first embodiment.

このような比較例の電流制限回路及び本実施の形態に係る電流制限回路140を表示装置において用いる場合のガンマ特性について、図13及び図14を用いて説明する。図13及び図14は、それぞれ比較例の電流制限回路及び本実施の形態に係る電流制限回路140を用いる場合の表示装置110aのガンマ特性を示すグラフである。図13及び図14に示される実線及び破線がそれぞれ大面積映像表示及び小面積映像表示の場合のガンマ特性を示す。図13及び図14には、大面積映像表示の一例として、全画素において白色表示する場合のガンマ特性が示されており、小面積映像表示の一例として、10%の画素において、白色表示し、他の90%の画素において黒表示する場合のガンマ特性が示されている。図13及び図14のグラフの横軸は表示装置110aに入力される画素値(つまり、逆ガンマ補正される前の画素値)を示し、縦軸は各画素の輝度を示す。 Gamma characteristics when the current limiting circuit of the comparative example and the current limiting circuit 140 according to the present embodiment are used in a display device will be described with reference to FIGS. 13 and 14. 13 and 14 are graphs showing gamma characteristics of the display device 110a when using the current limiting circuit of the comparative example and the current limiting circuit 140 according to the present embodiment, respectively. A solid line and a broken line shown in FIGS. 13 and 14 indicate gamma characteristics in the case of large-area video display and small-area video display, respectively. 13 and 14 show gamma characteristics when all pixels are displayed in white as an example of a large-area image display, and gamma characteristics are shown in a case where 10% of pixels are displayed in white as an example of a small-area image display. The gamma characteristics when the other 90% of pixels display black are shown. The horizontal axis of the graphs in FIGS. 13 and 14 indicates the pixel value input to the display device 110a (that is, the pixel value before inverse gamma correction), and the vertical axis indicates the brightness of each pixel.

図13に示されるように、比較例の電流制限回路においては、小面積映像表示の場合には、ガンマは1であることから、輝度が画素値の2.2乗に比例するガンマ特性が得られる。一方、大面積映像表示においては、画素値が小さい範囲では、輝度が画素値の2.2乗に比例するガンマ特性が得られるものの、画素値が上限値(255)に近い範囲で、輝度が一定となっている。このように、大面積映像表示の場合には、ガンマ特性が、輝度が画素値の2.2乗に比例するガンマ特性と大きく異なる。 As shown in FIG. 13, in the current limiting circuit of the comparative example, since the gamma is 1 in the case of small-area video display, a gamma characteristic in which the luminance is proportional to the 2.2 power of the pixel value is obtained. It will be done. On the other hand, in a large-area video display, in a range where the pixel value is small, a gamma characteristic in which the brightness is proportional to the 2.2 power of the pixel value is obtained, but in a range where the pixel value is close to the upper limit (255), the brightness decreases. It remains constant. In this way, in the case of large-area video display, the gamma characteristic is significantly different from the gamma characteristic in which the luminance is proportional to the 2.2 power of the pixel value.

本実施の形態に係る電流制限回路140では、ゲイン決定回路148によって決定されるゲインは、画面電力比が10%以下の場合には、1であり、画面電力比が10%より大きく、100%以下の場合には、画面電力比に対して単調に減少する。また、ゲインは、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。言い換えると、本実施の形態に係るゲインは、画面電力比が10%より大きく、画面電力比が目標電力比未満の場合には、比較例のゲイン以下であり、画面電力比が目標電力比以上、100%未満の場合には、比較例のゲインより小さく、画面電力比が10%以下、及び、100%の場合には、比較例のゲインと同一である。 In the current limiting circuit 140 according to the present embodiment, the gain determined by the gain determining circuit 148 is 1 when the screen power ratio is 10% or less, and 100% when the screen power ratio is greater than 10%. In the following cases, the screen power ratio decreases monotonically. Furthermore, when the screen power ratio is equal to or higher than the target power ratio and less than 100%, the gain is a value less than the value obtained by dividing the target power ratio by the screen power ratio, and when the screen power ratio is 100%, This is the target power ratio. In other words, when the screen power ratio is greater than 10% and the screen power ratio is less than the target power ratio, the gain according to the present embodiment is less than or equal to the gain of the comparative example, and the screen power ratio is greater than or equal to the target power ratio. , less than 100%, it is smaller than the gain of the comparative example, and when the screen power ratio is 10% or less and 100%, it is the same as the gain of the comparative example.

本実施の形態に係る電流制限回路140を用いる場合の表示装置110aのガンマ特性について図14を用いて説明する。 The gamma characteristics of the display device 110a when using the current limiting circuit 140 according to this embodiment will be explained using FIG. 14.

図14に示されるように、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値の2.2乗に比例するガンマ特性が得られる。また、大面積映像表示においては、画素値が小さい範囲(89以下の範囲)では、輝度が画素値の2.2乗に比例するガンマ特性が得られ、画素値が上限値(255)に近い範囲(89より大きく255以下の範囲)でも、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きい。より詳しくは、本実施の形態に係る電流制限回路140によれば、画素値が上限値に近い範囲でも、画素値の2.2乗に比例する曲線に近い曲線で示されるガンマ特性が得られている。つまり、輝度を最大値で規格化した値Y及び画素値を最大値で規格化した値Xを用いると、画素値が89以下の範囲では、以下の式8が成り立つ。 As shown in FIG. 14, in the case of small-area video display, since the gain is 1, a gamma characteristic in which the luminance is proportional to the 2.2 power of the pixel value is obtained. In addition, in large-area video display, in a range where the pixel value is small (range of 89 or less), a gamma characteristic in which the brightness is proportional to the 2.2 power of the pixel value is obtained, and the pixel value is close to the upper limit value (255). Even within the range (a range greater than 89 and less than or equal to 255), the slope of the graph showing the luminance for each pixel value of a plurality of pixels is greater than zero at any pixel value. More specifically, according to the current limiting circuit 140 according to the present embodiment, even in a range where the pixel value is close to the upper limit value, a gamma characteristic shown by a curve close to a curve proportional to the 2.2 power of the pixel value can be obtained. ing. In other words, when using the value Y that normalizes the brightness by the maximum value and the value X that normalizes the pixel value by the maximum value, the following formula 8 holds true in a range where the pixel value is 89 or less.

Y=a1×Xb1 (式8) Y=a1×X b1 (Formula 8)

また、画素値が89より大きい範囲では、以下の式9が成り立つ。 Further, in a range where the pixel value is greater than 89, the following formula 9 holds true.

Y=a2×Xb2 (式9) Y=a2×X b2 (Formula 9)

ここで、本実施の形態では、a1=1>a2=0.4>0であり、b1=2.2>b2≒1.325>0である。 Here, in this embodiment, a1=1>a2=0.4>0, and b1=2.2>b2≈1.325>0.

以上のように、本実施の形態に係る電流制限回路140によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。 As described above, according to the current limiting circuit 140 according to the present embodiment, the gamma characteristic in a large-area video display can be brought close to the gamma characteristic in a small-area video display.

また、本実施の形態に係る電流制限回路140では、ゲインが画面電力比が10%より大きい場合には、1未満である。これにより、画面電力比が10%より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。 Further, in current limiting circuit 140 according to the present embodiment, the gain is less than 1 when the screen power ratio is greater than 10%. As a result, the gain can be increased more slowly than in the current limiting circuit of the comparative example in a range where the screen power ratio is greater than 10%. Therefore, the gamma characteristics in large area video display can be brought closer to the gamma characteristics in small area video display.

なお、本実施の形態の説明に係る電流制限回路140において、目標電力比を40%とする例を示したが、目標電力比は、40%に限定されず、0%より大きく、100%未満であればよい。 Note that in the current limiting circuit 140 according to the description of this embodiment, an example is shown in which the target power ratio is 40%, but the target power ratio is not limited to 40%, and may be greater than 0% and less than 100%. That's fine.

また、本実施の形態に係る電流制限回路140では、画面電力比が10%以下の場合に、ゲインが1であったが、10%との数値は、目標電力比未満の値である第1電力比の一例に過ぎない。言い換えると、第1電力比は、10%に限定されず、0%より大きく、目標電力比未満であればよい。 Further, in the current limiting circuit 140 according to the present embodiment, the gain is 1 when the screen power ratio is 10% or less, but the value of 10% is a value less than the target power ratio. This is just an example of a power ratio. In other words, the first power ratio is not limited to 10%, but may be greater than 0% and less than the target power ratio.

(その他の実施の形態)
以上、本開示に係る電流制限回路などについて、実施の形態に基づいて説明したが、本開示に係る電流制限回路などは、上記各実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、各実施の形態に係る電流制限回路などを内蔵した各種機器も本開示に含まれる。
(Other embodiments)
Although the current limiting circuit and the like according to the present disclosure have been described above based on the embodiments, the current limiting circuit and the like according to the present disclosure are not limited to the above embodiments. Other embodiments realized by combining arbitrary components in each embodiment, and modifications obtained by making various modifications to each embodiment that a person skilled in the art can think of without departing from the gist of the present disclosure. The present disclosure also includes various devices incorporating the current limiting circuit and the like according to the examples and embodiments.

例えば、上記各実施の形態では、電流制限回路は表示装置に備えられているが、電流制限回路は、必ずしも表示装置に備えられなくてもよい。このような変形例について図15を用いて説明する。図15は、本変形例に係る電流制限回路140と表示装置210との関係を示すブロック図である。図15に示されるように、電流制限回路140は、GPU(Graphics Processing Unit)212に備えられる。GPU212は、画像処理用の演算装置であり、映像信号が入力されて、電流制限回路140によって処理された映像信号を出力する。GPU212は、表示装置210の外部に配置され、処理回路20によって処理された映像信号を表示装置210に出力する。GPU212は、例えば、図16に示されるようなPC(Personal Computer)804に備えられてもよい。PC804は、キーボード806及びマウス807などによって操作される。表示装置210は、図16に示されるモニタ805に備えられてもよい。モニタ805は、表示装置210を備え、PC804からの映像信号を表示する。また、GPU212は、図17に示されるようなハードディスクレコーダ808に備えられてもよい。 For example, in each of the above embodiments, the current limiting circuit is provided in the display device, but the current limiting circuit does not necessarily need to be provided in the display device. Such a modification will be explained using FIG. 15. FIG. 15 is a block diagram showing the relationship between the current limiting circuit 140 and the display device 210 according to this modification. As shown in FIG. 15, the current limiting circuit 140 is included in a GPU (Graphics Processing Unit) 212. The GPU 212 is an arithmetic unit for image processing, receives a video signal, and outputs a video signal processed by the current limiting circuit 140. The GPU 212 is placed outside the display device 210 and outputs the video signal processed by the processing circuit 20 to the display device 210. The GPU 212 may be included in a PC (Personal Computer) 804 as shown in FIG. 16, for example. The PC 804 is operated using a keyboard 806, a mouse 807, and the like. Display device 210 may be included in monitor 805 shown in FIG. 16. The monitor 805 includes a display device 210 and displays the video signal from the PC 804. Further, the GPU 212 may be included in a hard disk recorder 808 as shown in FIG. 17.

以上のように電流制限回路140が表示装置に備えられない場合にも、上記実施の形態に係る電流制限回路140と同様の効果が奏される。 As described above, even when the display device is not equipped with the current limiting circuit 140, the same effects as the current limiting circuit 140 according to the embodiment described above can be achieved.

また、上記各実施の形態に係る表示装置は、図18に示されるような薄型フラットTV802に内蔵されてもよい。この場合にも、上記各実施の形態と同様の効果が奏される。 Further, the display device according to each of the above embodiments may be built into a thin flat TV 802 as shown in FIG. 18. In this case as well, the same effects as in each of the above embodiments can be achieved.

また、上記各実施の形態では、説明を簡潔にするために、電流制限回路140に入力される画素値に、輝度が比例する例を示したが、電流制限回路に入力される画素値に輝度が必ずしも比例しなくてもよい。例えば、電流制限回路に入力される画素値の2.2乗に輝度が比例する場合にも、LUTに含まれるデータを変換することで上記各実施の形態に係る電流制限回路と同様の効果を奏する電流制限回路を実現できる。 Furthermore, in each of the above embodiments, in order to simplify the explanation, an example was shown in which the brightness is proportional to the pixel value input to the current limit circuit 140, but the brightness is proportional to the pixel value input to the current limit circuit 140. may not necessarily be proportional. For example, even if the brightness is proportional to the 2.2 power of the pixel value input to the current limiting circuit, the same effect as the current limiting circuit according to each of the above embodiments can be achieved by converting the data included in the LUT. It is possible to realize a current limiting circuit that performs well.

また、上記実施の形態2では、輝度が画素値の2.2乗に比例する表示パネル160を用いたが、表示パネルはこれに限定されない。例えば、輝度が画素値の2.4乗以上2.6乗以下程度に比例する有機ELディスプレイパネルなどを用いてもよい。 Further, in the second embodiment, the display panel 160 whose luminance is proportional to the 2.2 power of the pixel value is used, but the display panel is not limited to this. For example, an organic EL display panel whose luminance is proportional to the 2.4th power or more and the 2.6th power or less of the pixel value may be used.

また、上記実施の形態では、表示パネルが有する画素が、RGBの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、RGBWの四色にそれぞれ対応する四つのサブ画素を含んでもよい。 Further, in the above embodiment, a pixel included in the display panel includes three sub-pixels corresponding to each of the three colors RGB, but the pixel configuration is not limited to this. For example, a pixel may include four sub-pixels, each corresponding to four RGBW colors.

また、上記実施の形態では、映像信号は、RGB信号であったが、映像信号には、RGB信号以外の信号が含まれてもよい。つまり、映像信号は、RGB信号を含めばよい。 Further, in the above embodiment, the video signal is an RGB signal, but the video signal may include a signal other than the RGB signal. In other words, the video signal may include RGB signals.

また、上記実施の形態においては、自発光素子として、プラズマディスプレイパネルの放電セル、及び、有機EL素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機EL素子などを用いてもよい。 Further, in the above embodiment, an example is shown in which a discharge cell of a plasma display panel and an organic EL element are used as the self-luminous elements, but the self-luminous elements are not limited thereto. For example, an inorganic EL element or the like may be used as the self-luminous element.

本開示は、有機ELフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。 The present disclosure is useful for organic EL flat panel displays, and is particularly suitable for use in large-screen displays that consume large amounts of power.

43 加重平均回路
44 水平期間データ演算回路
45 画面データ記憶部
50 ゲイン乗算回路
60、160 表示パネル
62 書き込み処理部
64 書き込み用シフトレジスタ
68 ソースドライバ
70 表示部
81、82 TFT
84 コンデンサ
85r 自発光素子
110、110a、210 表示装置
140 電流制限回路
148 ゲイン決定回路
149 ルックアップテーブル(LUT)
151 逆ガンマ補正回路
152 ガンマ補正回路
212 GPU
802 薄型フラットTV
804 PC
805 モニタ
806 キーボード
807 マウス
808 ハードディスクレコーダ
43 Weighted average circuit 44 Horizontal period data calculation circuit 45 Screen data storage section 50 Gain multiplication circuit 60, 160 Display panel 62 Writing processing section 64 Writing shift register 68 Source driver 70 Display section 81, 82 TFT
84 capacitor 85r self-luminous element 110, 110a, 210 display device 140 current limiting circuit 148 gain determining circuit 149 look-up table (LUT)
151 Reverse gamma correction circuit 152 Gamma correction circuit 212 GPU
802 Thin flat TV
804 PC
805 Monitor 806 Keyboard 807 Mouse 808 Hard disk recorder

Claims (7)

映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、
前記複数の画素の各々は、自発光素子を含み、
前記電流制限回路は、
前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン決定回路と、
前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、
前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、
前記定格電力値に対する前記制御目標電力値の比を目標電力比として、
前記ゲイン決定回路によって決定される前記ゲインは、
前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、
前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、
前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、
前記画面電力比が100%の場合には、前記目標電力比であり、
前記画素値が予め定められた第1の値以下の範囲では、前記画素値を最大値で規格化した値Xと、前記画素値に対応する前記複数の画素の各々の輝度を最大値で規格化した値Yとの間に、
Y=a1×X b1
が成り立ち、前記画素値が所定の値より大きい範囲では、
Y=a2×X b2
が成り立ち、
さらに、a1>a2>0、かつ、b1>b2>0が成り立つ
電流制限回路。
A current limiting circuit that controls the power consumption value of the plurality of pixels to be equal to or less than the control target power value by limiting the current supplied to the plurality of pixels of a display panel that displays images based on a video signal. ,
Each of the plurality of pixels includes a self-emitting element,
The current limiting circuit is
a gain determination circuit that calculates a screen power value related to the power consumption value based on a pixel value of the video signal corresponding to each of the plurality of pixels, and determines a gain based on the screen power value;
a gain multiplication circuit that multiplies the pixel value corresponding to each of the plurality of pixels by the gain;
The screen power value when a current corresponding to the upper limit of the pixel value is supplied to each of the plurality of pixels is a rated power value, and the ratio of the screen power value to the rated power value is a screen power ratio,
The ratio of the control target power value to the rated power value is set as a target power ratio,
The gain determined by the gain determining circuit is
when the screen power ratio is equal to or less than a first power ratio that is less than the target power ratio, it is 1;
When the screen power ratio is greater than the first power ratio and less than 100%, it monotonically decreases with respect to the screen power ratio,
When the screen power ratio is greater than or equal to the target power ratio and less than 100%, the value is less than the value obtained by dividing the target power ratio by the screen power ratio,
When the screen power ratio is 100%, it is the target power ratio,
In a range where the pixel value is equal to or less than a predetermined first value, a value Between the converted value Y,
Y=a1×X b1
holds true, and in the range where the pixel value is larger than a predetermined value,
Y=a2×X b2
holds true,
Furthermore, a1>a2>0 and b1>b2>0 hold.
Current limit circuit.
前記画面電力比が、予め定められた第2の値より大きい範囲の少なくとも一部において、前記ゲインGと、前記画面電力比Pとの間に
G=a×Pb-1 (0<a<1、b<1)
が成り立つ
請求項1に記載の電流制限回路。
In at least a part of the range where the screen power ratio is larger than a predetermined second value, there is a relationship between the gain G and the screen power ratio P: G=a×P b−1 (0<a< 1, b<1)
The current limiting circuit according to claim 1, wherein the following holds true.
前記ゲイン決定回路は、前記画面電力値に対応する値と前記ゲインに対応する値との関係を示すルックアップテーブルを有する
請求項1又は2に記載の電流制限回路。
The current limiting circuit according to claim 1 or 2 , wherein the gain determining circuit includes a look-up table indicating a relationship between a value corresponding to the screen power value and a value corresponding to the gain.
前記ゲイン決定回路によって決定される前記ゲインは、
前記画面電力比が前記第1電力比より大きい場合には、1未満である
請求項1~のいずれか1項に記載の電流制限回路。
The gain determined by the gain determining circuit is
The current limiting circuit according to any one of claims 1 to 3 , wherein when the screen power ratio is larger than the first power ratio, it is less than 1.
前記複数の画素の各々の前記画素値に対する輝度を示すグラフの傾きは、任意の前記画素値においてゼロより大きい
請求項1~のいずれか1項に記載の電流制限回路。
The current limiting circuit according to any one of claims 1 to 4 , wherein a slope of a graph showing luminance with respect to the pixel value of each of the plurality of pixels is greater than zero at any pixel value.
請求項1~のいずれか1項に記載の電流制限回路と、
前記表示パネルとを備える
表示装置。
The current limiting circuit according to any one of claims 1 to 5 ,
A display device comprising the display panel.
映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、
前記複数の画素の各々は、自発光素子を含み、
前記電流制限方法は、
前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、
前記画面電力値に基づいてゲインを決定するゲイン決定ステップと、
前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算ステップとを含み、
前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、
前記定格電力値に対する前記制御目標電力値の比を目標電力比として、
前記ゲイン決定ステップにおいて決定される前記ゲインは、
前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、
前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、
前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、
前記画面電力比が100%の場合には、前記目標電力比であり、
前記画素値が予め定められた第1の値以下の範囲では、前記画素値を最大値で規格化した値Xと、前記画素値に対応する前記複数の画素の各々の輝度を最大値で規格化した値Yとの間に、
Y=a1×X b1
が成り立ち、前記画素値が所定の値より大きい範囲では、
Y=a2×X b2
が成り立ち、
さらに、a1>a2>0、かつ、b1>b2>0が成り立つ
電流制限方法。
A current limiting method for controlling a power consumption value in a plurality of pixels to a control target power value or less by limiting a current supplied to a plurality of pixels of a display panel that displays an image based on a video signal, the method comprising: ,
Each of the plurality of pixels includes a self-emitting element,
The current limiting method includes:
a power calculation step of calculating a screen power value related to the power consumption value based on a pixel value of the video signal corresponding to each of the plurality of pixels;
a gain determining step of determining a gain based on the screen power value;
a gain multiplication step of multiplying the pixel value corresponding to each of the plurality of pixels by the gain;
The screen power value when a current corresponding to the upper limit of the pixel value is supplied to each of the plurality of pixels is a rated power value, and the ratio of the screen power value to the rated power value is a screen power ratio,
The ratio of the control target power value to the rated power value is set as a target power ratio,
The gain determined in the gain determining step is:
when the screen power ratio is equal to or less than a first power ratio that is less than the target power ratio, it is 1;
When the screen power ratio is greater than the first power ratio and less than 100%, it monotonically decreases with respect to the screen power ratio,
When the screen power ratio is greater than or equal to the target power ratio and less than 100%, the value is less than the value obtained by dividing the target power ratio by the screen power ratio,
When the screen power ratio is 100%, it is the target power ratio,
In a range where the pixel value is equal to or less than a predetermined first value, a value Between the converted value Y,
Y=a1×X b1
holds true, and in the range where the pixel value is larger than a predetermined value,
Y=a2×X b2
holds true,
Furthermore, a1>a2>0 and b1>b2>0 hold.
Current limiting method.
JP2019186111A 2019-09-24 2019-10-09 Current limiting circuit, display device, and current limiting method Active JP7386035B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019186111A JP7386035B2 (en) 2019-10-09 2019-10-09 Current limiting circuit, display device, and current limiting method
US17/027,090 US11107403B2 (en) 2019-09-24 2020-09-21 Current limiting circuit, display device, and current limiting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019186111A JP7386035B2 (en) 2019-10-09 2019-10-09 Current limiting circuit, display device, and current limiting method

Publications (2)

Publication Number Publication Date
JP2021060557A JP2021060557A (en) 2021-04-15
JP7386035B2 true JP7386035B2 (en) 2023-11-24

Family

ID=75380293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019186111A Active JP7386035B2 (en) 2019-09-24 2019-10-09 Current limiting circuit, display device, and current limiting method

Country Status (1)

Country Link
JP (1) JP7386035B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311935A (en) 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd Device and method for video display power control
JP2003255901A (en) 2001-12-28 2003-09-10 Sanyo Electric Co Ltd Organic el display luminance control method and luminance control circuit
JP2006030264A (en) 2004-07-12 2006-02-02 Canon Inc Image display device and image display method
US20070139406A1 (en) 2005-12-05 2007-06-21 Sony Corporation Self light emission display device, power consumption detecting device, and program
JP2010139780A (en) 2008-12-11 2010-06-24 Sony Corp Display device, luminance adjusting device, luminance adjusting method, and program
JP2013200346A (en) 2012-03-23 2013-10-03 Sony Corp Display device, integrated circuit, and control method
US20160307490A1 (en) 2015-04-15 2016-10-20 Samsung Display Co., Ltd. Organic light-emitting diode display and method of driving the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311935A (en) 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd Device and method for video display power control
JP2003255901A (en) 2001-12-28 2003-09-10 Sanyo Electric Co Ltd Organic el display luminance control method and luminance control circuit
JP2006030264A (en) 2004-07-12 2006-02-02 Canon Inc Image display device and image display method
US20070139406A1 (en) 2005-12-05 2007-06-21 Sony Corporation Self light emission display device, power consumption detecting device, and program
JP2007156045A (en) 2005-12-05 2007-06-21 Sony Corp Spontaneous light emission display device, power consumption detecting device, and program
JP2010139780A (en) 2008-12-11 2010-06-24 Sony Corp Display device, luminance adjusting device, luminance adjusting method, and program
JP2013200346A (en) 2012-03-23 2013-10-03 Sony Corp Display device, integrated circuit, and control method
US20160307490A1 (en) 2015-04-15 2016-10-20 Samsung Display Co., Ltd. Organic light-emitting diode display and method of driving the same

Also Published As

Publication number Publication date
JP2021060557A (en) 2021-04-15

Similar Documents

Publication Publication Date Title
CN110444152B (en) Optical compensation method and device, display method and storage medium
KR101479993B1 (en) Four color display device and method of converting image signal therefor
KR102554379B1 (en) Image processing method and module for high dynamic range (hdr) and display device using the same
JP4055679B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR102083299B1 (en) Display device and luminance control method thereof
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
KR102505640B1 (en) Display device and methd for controlling peak luminance of the same
US20080088548A1 (en) Organic light emitting diode display device and driving method thereof
JP2001154636A (en) Liquid crystal display device
KR20160139678A (en) Image processing method, image processing circuit and organic emitting diode display device using the same
KR102083297B1 (en) Display device and luminance control method thereof
US20190295462A1 (en) Method and device for luminance adjustment, display device, and computer-readable storage medium
WO2021147904A1 (en) Image processing method, image processing module, and display device
US20070052633A1 (en) Display device
US11100859B2 (en) Processing circuit, display device, and processing method for reducing current during luminance change
WO2021235415A1 (en) Display device and current-limiting method
JP2023108808A (en) Current limiting circuit, display device, and current limiting method
KR101354325B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
JP7386035B2 (en) Current limiting circuit, display device, and current limiting method
US10431165B2 (en) Display apparatus and method of driving the same
CN111599295B (en) Display device and peak brightness control method thereof
CN115064118A (en) Display panel driving method, driving device and display device
JP2023079069A (en) Current limiting circuit, display device, and current limiting method
JP7305179B2 (en) CURRENT LIMITING CIRCUIT, DISPLAY DEVICE AND CURRENT LIMITING METHOD
JP2021113970A (en) Device and method for brightness control of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7386035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150