JP7338686B2 - 半導体装置、制御フロー検査方法、制御フロー検査プログラム及び電子機器 - Google Patents

Description

本開示は、半導体装置、制御フロー検査方法及び制御フロー検査プログラムが格納された非一時的なコンピュータ可読媒体に関する。

特許文献１には、プロセッサのセキュリティを監視する回路に関する技術が開示されている。特許文献１にかかるプロセッサは、プロセッサによる実行対象のプログラムの実行内容データから１以上の署名を決定し、当該署名と既定の署名とを比較することで、セキュリティを強化するものである。また、プログラム実行時のセキュリティを強化する技術として制御フロー整合性（ＣＦＩ（Control Flow Integrity））の検査がある。

欧州特許出願公開第３３７３１７８号明細書

ここで、デバイスのセキュリティを維持するために、プログラム実行中にＣＦＩ検査を行うと、通常、詳細な処理が必要となり、オーバーヘッド（正味の実行コスト）が大きい。そのため、制御フロー整合性の検査を行う場合、デバイスのセキュリティを維持しつつ、処理のオーバーヘッドを削減することが困難であるという問題点がある。

本開示は、このような問題点を解決するためになされたものであり、デバイスのセキュリティを維持しつつ、処理のオーバーヘッドを削減するための、半導体装置、制御フロー検査方法及び制御フロー検査プログラムが格納された非一時的なコンピュータ可読媒体を提供することを目的とする。

本開示の第１の態様にかかる半導体装置は、
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う判定手段と、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する検査手段と、
を備える。

本開示の第２の態様にかかる制御フロー検査方法は、
コンピュータが、
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行い、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する。

本開示の第３の態様にかかる制御フロー検査プログラムが格納された非一時的なコンピュータ可読媒体は、
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う処理と、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する処理と、
をコンピュータに実行させる制御フロー検査プログラムが格納されたものである。

上述の態様によれば、デバイスのセキュリティを維持しつつ、処理のオーバーヘッドを削減するための、半導体装置、制御フロー検査方法及び制御フロー検査プログラムが格納された非一時的なコンピュータ可読媒体を提供することができる。

本実施形態１にかかる半導体装置の構成を示すブロック図である。 本実施形態１にかかる制御フロー検査方法の流れを示すフローチャートである。 本実施形態２にかかるデバイスの構成を示すブロック図である。 本実施形態２にかかる制御フローグラフと検査命令の関係を説明するための図である。 本実施形態２にかかる事前処理の流れを示すフローチャートである。 本実施形態２にかかる制御フロー検査方法の流れを示すフローチャートである。 本実施形態２にかかる入力値判定処理の流れを示すフローチャートである。 本実施形態２にかかる回避判定処理の流れを示すフローチャートである。 本実施形態２にかかる制御フロー整合性の検査処理の回避の概念を説明するための図である。 本実施形態３にかかるデバイスの構成を示すブロック図である。 本実施形態３にかかる制御フロー検査方法の流れを示すフローチャートである。 本実施形態３にかかる内部状態変数値判定処理の流れを示すフローチャートである。 本実施形態３にかかる回避判定処理の流れを示すフローチャートである。 本実施形態３にかかる制御フロー整合性の検査処理の回避の概念を説明するための図である。 本実施形態３にかかるデバイスの実施例の構成を示すブロック図である。 本実施形態３にかかる情報処理装置の実施例の構成を示すブロック図である。 本実施形態４にかかるデバイスの構成を示すブロック図である。 本実施形態４にかかる学習処理を含む制御フロー検査方法の流れを示すフローチャートである。

以下では、本開示の実施形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。

＜実施形態１＞
図１は、本実施形態１にかかる半導体装置１００の構成を示すブロック図である。半導体装置１００は、所定のプログラムの実行を制御するプロセッサ等の制御装置や情報処理装置である。また、半導体装置１００は、コンピュータもしくは情報処理装置、又は、ＩｏＴ（Internet of Thing）機器もしくは組み込み機器等の電子機器に搭載されたものであってもよい。半導体装置１００は、判定部１１０と、検査部１２０とを備える。

判定部１１０は、対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う。ここで、対象コードブロックとは、所定のプログラム内の複数のコードブロックのうち実行対象であるコードブロックである。また、判定補助情報とは、判定部１１０による判定を補助するための情報である。例えば、判定補助情報は、対象コードブロックに対する入力値や対象コードブロックの内部状態を示す変数値等である。但し、判定補助情報はこれらに限定されない。また、回避条件とは、例えば、判定補助情報のデータ内容と所定値との一致度合いや、判定補助情報のデータサイズが所定の範囲内であることといった条件である。また、回避条件の所定値や所定の範囲には、過去の入力値の履歴情報、判定結果等を反映しても良い。検査部１２０は、回避条件を満たすと判定した場合に、対象コードブロックにおける制御フロー整合性の検査を回避する。

図２は、本実施形態１にかかる制御フロー検査方法の流れを示すフローチャートである。まず、判定部１１０は、対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う（Ｓ１１）。回避条件を満たすと判定した場合、検査部１２０は、対象コードブロックにおける制御フロー整合性の検査を回避する（Ｓ１２）。つまり、検査部１２０は、対象コードブロックにおける制御フロー整合性の検査を行わない。一方、回避条件を満たさないと判定した場合、検査部１２０は、対象コードブロックにおける制御フロー整合性の検査を実行する（Ｓ１３）。

このように、本実施形態では、対象コードブロックにおける判定補助情報が所定の条件を満たす場合（例えば、前回と同じ値が入力された場合等）には、対象コードブロックを実行したとしても安全性が確保できるとみなす。そのため、安全性が確保できると判定した場合には、処理負荷の無視できない制御フロー整合性の検査処理の実行を回避するものである。つまり、対象コードブロックの制御フロー整合性の検査処理（実行順序の比較やハッシュ値の比較処理等）の実行回数を減少できる。一方、判定補助情報が回避条件を満たさない場合（例えば、通常とは著しく異なる値が入力された場合等）には、セキュリティが懸念されるとみなす。そのため、制御フロー整合性の検査処理を通常通り実行し、セキュリティを維持できる。よって、本実施形態により、デバイスのセキュリティを維持しつつ、処理のオーバーヘッドを削減することができる。

尚、半導体装置１００は、図示しない構成としてプロセッサ、メモリ及び他の記憶装置を備えるものである。また、当該他の記憶装置には、本実施形態にかかる（図２を含む）制御フロー検査方法が実装されたコンピュータプログラムが記憶されている。そして、当該プロセッサは、記憶装置からコンピュータプログラムを前記メモリへ読み込み、当該コンピュータプログラムを実行する。これにより、前記プロセッサは、判定部１１０及び検査部１２０の機能を実現する。

または、判定部１１０及び検査部１２０は、それぞれが専用のハードウェアで実現されていてもよい。また、各装置の各構成要素の一部又は全部は、汎用または専用の回路（circuitry）、プロセッサ等やこれらの組合せによって実現されもよい。これらは、単一のチップによって構成されてもよいし、バスを介して接続される複数のチップによって構成されてもよい。各装置の各構成要素の一部又は全部は、上述した回路等とプログラムとの組合せによって実現されてもよい。また、プロセッサとして、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＦＰＧＡ（field-programmable gate array）、ＡＲＭ（登録商標）アーキテクチャ等を用いることができる。

＜実施形態２＞
本実施形態２は、上述した実施形態１の具体例である。
図３は、本実施形態２にかかるデバイス２００の構成を示すブロック図である。デバイス２００は、上述した半導体装置１００の一例である。デバイス２００は、プログラム実行部２１０と、入力値判定部２２０と、制御フロー整合性検査部２３０と、制御フローグラフ２４１と、ハッシュ値２４２と、回避レベル閾値２４３と、履歴情報記憶部２５０とを少なくとも備える。

プログラム実行部２１０は、所定のプログラム内の対象コードブロック２１１を実行する制御装置である。プログラム実行部２１０は、例えば、プロセッサコアであるがこれに限定されない。ここで、所定のプログラムは、１以上のモジュールで構成され、各モジュールには１以上のコードブロックが実装されているものとする。そして、各コードブロックは、例えば、関数等の単位のプログラムコードの集合である。また、各コードブロックの一部には、制御フロー整合性の検査命令２１２が設定されているものとする。検査命令２１２は、後述する入力値判定部２２０及び制御フロー整合性検査部２３０による検査処理を呼び出す命令であり、例えば、関数である。検査命令２１２は、１のコードブロック内に複数設定されていてもよい。検査命令２１２は、コードブロック内の冒頭、中盤、末尾等の任意の位置に設定可能であるものとする。また、コードブロック間に検査命令２１２を設定することも可能であるが、その場合、検査命令２１２の直前のコードブロックの末尾か、検査命令２１２の直後のコードブロックの冒頭に設定した場合と同等であるものとする。検査命令２１２は、プログラムの開発時にソースコード上に実装されても良く、コンパイル後のバイナリに対して挿入されてもよい。尚、検査命令２１２の引数として対象コードブロック２１１への入力値が与えられていてもよい。または、対象コードブロック２１１への入力値は、別途、入力値判定部２２０から取得されても良い。

入力値判定部２２０は、上述した判定部１１０の一例であり、検査命令２１２からの呼び出しに応じて取得される入力値を判定し、判定結果を制御フロー整合性検査部２３０へ通知するソフトウェアプロセス又はハードウェア回路である。入力値判定部２２０は、対象コードブロック２１１における過去の実行時の入力値との類似度合いを回避条件として判定を行う。これにより、実行時に用いられた実績のある入力値である場合に検査を回避でき、安全性を確保しつつ、検査処理の回数を減少させ、処理のオーバーヘッドをより削減することができる。

ここで、判定補助情報は、対象コードブロックへの入力値を含むものとする。この場合、入力値判定部２２０は、入力値のデータ内容又はデータサイズの範囲を回避条件として判定を行う。これにより、バッファオーバーフロー等の攻撃の場合には回避条件を満たさず、通常通り検査させることで、当該攻撃を検出し得る。よって、セキュリティを維持し得る。

また、入力値判定部２２０は、回避条件を満たすと判定した場合、当該回避条件を満たす度合いに応じて回避レベルを設定する。これにより、検査処理の実行をきめ細かく制御できる。

また、入力値判定部２２０は、対象コードブロックにおける判定補助情報として入力値を取得する。そして、入力値判定部２２０は、後述する履歴情報と取得した判定補助情報とに基づいて、判定を行う。さらに、入力値判定部２２０は、後述する制御フロー整合性検査部２３０による回避結果に応じて、取得した入力値を履歴情報として履歴情報記憶部２５０に追加する。これにより、実行された実績や回避された実績を加味して精度よく、検査処理の回避の判定を行わせることができる。例えば、入力値が回避条件を満たすと判定され、後述する回避判定処理によって検査処理が回避されるという回避結果になった場合がある。その場合、入力値判定部２２０は、回避結果と入力値を対応付けた履歴情報として履歴情報記憶部２５０に追加する。また、入力値が回避条件を満たすと判定されたとしても、後述する回避判定処理により検査処理が回避されないという回避結果となる場合もある。その場合には、入力値判定部２２０は、回避結果及び検査結果と共に入力値を履歴情報として履歴情報記憶部２５０に追加するとよい。

制御フローグラフ（ＣＦＧ(Control Flow Graph)）２４１は、プログラムの制御構造の解析結果をコードブロック間の制御の流れを定義したグラフ情報である。制御フローグラフ２４１は、デバイス２００内のメモリ等の記憶装置に格納され、データベースとして機能するものである。制御フローグラフ２４１は、各コードブロックのプログラム内の位置及び実行順序が定義され、先に実行されたコードブロックから次に実行されるコードブロックへのリンク、分岐先へのリンク等が定義された情報である。

図４は、本実施形態２にかかる制御フローグラフと検査命令の関係を説明するための図である。モジュール３１は、コードブロックの集合であり、例えば、プログラムファイル等である。コードブロック３２は、１以上のプログラムコードの集合であり、例えば、関数等である。ハッシュ値検査処理３３は、コードブロック内に設定された検査命令の実行により呼び出され、入力値判定部２２０により回避条件を満たさない、又は、回避判定により回避できないと判定された場合に、実行されることを概念的に示したものである。

図３に戻り説明を続ける。ハッシュ値２４２は、所定のプログラム内の複数のコードブロックの実行順序の検査に用いる情報である。言い換えると、本実施形態にかかるハッシュ値２４２は、所定のプログラム内の複数のコードブロックの実行順序を特定するための情報である。例えば、ハッシュ値２４２は、複数のコードブロックについての所定のプログラム内での実行順序を示す数値情報から所定のハッシュ関数により事前に算出された値である。また、ハッシュ値２４２は、２以上のコードブロックの制御フローのパスや実行順序の番号の組から、所定のハッシュ関数により算出された値であってもよい。尚、実行順序の検査には、ハッシュ値２４２の代わりに、実行順序そのものや実行順序の組そのものを用いても良い。

回避レベル閾値２４３は、複数のコードブロックのそれぞれに予め定義された回避レベルの閾値である。尚、ハッシュ値２４２及び回避レベル閾値２４３のそれぞれは、デバイス２００内のメモリ等の記憶装置に格納されている。尚、ハッシュ値２４２は、算出時に用いた実行順序と対応付けられて記憶装置に格納されているものとする。

制御フロー整合性検査部２３０は、上述した検査部１２０の一例であり、検査命令に応じた、対象コードブロックのハッシュ値の検査処理が実装されたソフトウェアプロセス又はハードウェア回路である。制御フロー整合性検査部２３０は、プログラム実行部２１０で現在実行中の対象コードブロック２１１又は直後に実行され得るコードブロックについての制御フロー整合性の検査を行う。制御フロー整合性検査部２３０は、検査で問題なしと判定されれば、当該コードブロックの後続の処理の実行を許可する旨をプログラム実行部２１０へ返信し、検査で問題ありと判定されれば、当該コードブロックの後続の処理の実行をブロックする旨をプログラム実行部２１０へ返信する。

ここで、本実施形態にかかる制御フロー整合性検査部２３０は、回避レベルに応じて検査を回避する。これにより、検査の回避の有無をきめ細かく制御できる。そして、制御フロー整合性検査部２３０は、入力値判定部２２０により設定された回避レベルが、対象コードブロックに定義された回避レベル閾値２４３を満たす場合、検査を回避する。これにより正確に回避の判定を行うことができる。

履歴情報記憶部２５０は、判定補助情報の履歴情報を記憶する記憶装置である。ここでは、履歴情報記憶部２５０は、入力値２５１と、回避結果２５２とを対応付けて記憶する。また、入力値２５１及び回避結果２５２は、対象コードブロックとも対応付けられているものとする。入力値２５１は、入力値判定部２２０における判定に用いられた入力値である。回避結果２５２は、制御フロー整合性検査部２３０において検査が回避されたか否かを示す情報である。尚、履歴情報記憶部２５０は、入力値２５１及び回避結果２５２に加えて、制御フロー整合性検査部２３０による検査結果及び対象コードブロックの実行結果をさらに対応付けて記憶してもよい。

図５は、本実施形態２にかかる事前処理の流れを示すフローチャートである。事前処理は、実行予定のプログラムからハッシュ値やＣＦＧを生成し、保存する処理である。そして、事前処理は、デバイス２００又は任意の情報処理装置で実現可能である。以下の説明では、任意の情報処理装置で実行するものとする。

まず、情報処理装置は、デバイス２００において実行予定のプログラムを解析する（Ｓ２１）。そして、情報処理装置は、解析結果に基づき当該プログラムの制御フローグラフ（ＣＦＧ）を生成する（Ｓ２２）。そして、情報処理装置は、ＣＦＧに基づきプログラムの各コードブロックに検査命令を挿入する。例えば、上述した図４のように挿入される。尚、検査命令が解析対象のプログラムに予め実装済みである場合、ステップＳ２３を省略することができる。

続いて、情報処理装置は、ＣＦＧに基づき各コードブロックの実行順序のハッシュ値を算出する（Ｓ２４）。例えば上述したように、情報処理装置は、所定のハッシュ関数に実行順序を与えて、ハッシュ値を算出する。その後、情報処理装置は、算出したハッシュ値を実行順序と対応付けてデバイス２００内のメモリに保存する（Ｓ２５）。また、情報処理装置は、生成したＣＦＧをデバイス２００内の記憶装置（不図示）に制御フローグラフ２４１として保存する。

図６は、本実施形態２にかかる制御フロー検査方法の流れを示すフローチャートである。ここでは、上記事前処理でＣＦＧ及びハッシュ値を作成したプログラムを、デバイス２００で実行する際に、制御フロー検査処理を行う場合について説明する。

まず、プログラム実行部２１０は、プログラムの実行を開始する（Ｓ３０１）。例えば、デバイス２００内のプロセッサコアが（外部から入力された）実行対象のプログラムをメモリ（不図示）に読み込み、実行する。

次に、プログラム実行部２１０は、対象コードブロックを実行中に検査命令を実行し、入力値判定部２２０を呼び出す。入力値判定部２２０は、検査命令実行による呼び出しを受け付ける（Ｓ３０２）。そして、入力値判定部２２０は、入力値判定処理を行う（Ｓ３０３）。

図７は、本実施形態２にかかる入力値判定処理の流れを示すフローチャートである。まず、入力値判定部２２０は、対象コードブロックへの入力値を取得する（Ｓ３２１）。例えば、検査命令の引数に対象コードブロックへの入力値が設定されている場合、入力値判定部２２０は、検査命令の引数から入力値を取得する。また、検査命令の引数に入力値が設定されていない場合、入力値判定部２２０は、プログラム実行部２１０へ問い合わせて、対象コードブロックへの入力値を取得してもよい。

次に、入力値判定部２２０は、入力値が回避条件を満たすか否かを判定する（Ｓ３２２）。ここで、回避条件には、例えば、入力値のデータ内容が所定値と完全一致することや部分一致すること、部分一致する場合の一致する文字数や一致する文字数の全文字数における割合等が挙げられる。または、回避条件には、例えば、入力値が示す数値が所定範囲内であること等が挙げられる。または、回避条件には、例えば、入力値のデータ長が所定値と一致すること、データ長が所定範囲以内であること、所定範囲より短いこと、所定範囲以上であること、所定範囲より長いこと等が挙げられる。但し、回避条件は、これらに限定されない。また、回避条件は、デバイス２００内のメモリ（不図示）等の記憶装置に予め保存されているものとする。また、所定値は、履歴情報記憶部２５０に記憶された入力値２５１のうち、対象コードブロックに対応するものを用いても良い。

ステップＳ３２２において回避条件を満たすと判定した場合、入力値判定部２２０は、回避条件を満たす度合いに応じた回避レベルを設定する（Ｓ３２３）。例えば、入力値のデータ内容が所定値と完全一致する場合には、入力値判定部２２０は、回避レベルを高レベル（例えば「３」）に設定する。また、入力値のデータ内容が８０％部分一致する場合には、入力値判定部２２０は、回避レベルを中レベル（例えば「２」）に設定する。また、入力値のデータ内容が５０％部分一致する場合には、入力値判定部２２０は、回避レベルを低レベル（例えば「１」）に設定する。尚、回避レベルの設定ルールは一例であり、これらに限定されない。また、回避レベルの設定ルールは、デバイス２００内のメモリ（不図示）等の記憶装置に予め保存されているものとする。つまり、入力値判定部２２０は、回避レベルの設定ルールを参照して回避レベルを設定する。また、回避レベルは、３段階である必要はなく、２段階（例えば、二値）以上であればよい。

ステップＳ３２２において回避条件を満たさないと判定した場合、入力値判定部２２０は、回避レベルを「０」に設定する（Ｓ３２４）。尚、回避レベルにｎｕｌｌを設定するか、設定しなくてもよい。

ステップＳ３２３又はＳ３２４の後、入力値判定部２２０は、設定した回避レベルを制御フロー整合性検査部２３０へ出力する（Ｓ３２５）。

図６に戻り説明を続ける。ステップＳ３０３の入力値判定処理の後、制御フロー整合性検査部２３０は、回避判定処理を行う（Ｓ３０４）。

図８は、本実施形態２にかかる回避判定処理の流れを示すフローチャートである。まず、制御フロー整合性検査部２３０は、入力値判定部２２０から回避レベルを取得する（Ｓ３３１）。次に、制御フロー整合性検査部２３０は、取得した回避レベルが０以外か否かを判定する（Ｓ３３２）。取得した回避レベルが０以外である場合、制御フロー整合性検査部２３０は、回避レベルが１、２又は３のいずれかを判定する（Ｓ３３３）。尚、ステップＳ３３２及びＳ３３３はまとめて実施しても構わない。

回避レベルが１の場合、制御フロー整合性検査部２３０は、対象コードブロックの回避頻度に応じた回避フラグを設定する（Ｓ３３４）。ここで、回避頻度とは、対象コードブロックに対応付けられた回避結果２５２から算出された値、比率であるとよい。また、回避フラグは０又は１の二値であるものとする。例えば、対象コードブロックの回避頻度が所定値以上の場合、制御フロー整合性検査部２３０は、回避フラグを１に設定する。一方、対象コードブロックの回避頻度が所定値未満の場合、制御フロー整合性検査部２３０は、回避フラグを０に設定する。

回避レベルが２の場合、制御フロー整合性検査部２３０は、対象コードブロックの重要度に応じた回避フラグを設定する（Ｓ３３５）。ここで、重要度は、コードブロックのセキュリティ上の重要性を示す情報である。対象コードブロックの重要度が所定値未満の場合、制御フロー整合性検査部２３０は、回避フラグを１に設定する。一方、対象コードブロックの重要度が所定値以上の場合、制御フロー整合性検査部２３０は、回避フラグを０に設定する。つまり、より重要なコードブロックの検査処理は極力回避しないことで、セキュリティを維持できる。

または、コードブロックの実行順序の優先度（処理時間の制約が高い等）が予め設定されている場合、制御フロー整合性検査部２３０は、優先度に応じた回避フラグを設定してもよい。例えば、優先度が所定値以上の場合、制御フロー整合性検査部２３０は、回避フラグを１に設定する。一方、優先度が所定値未満の場合、制御フロー整合性検査部２３０は、回避フラグを０に設定する。つまり、優先度がより高いコードブロックは、検査を回避することで、処理時間の制約を満たすように努めることができる。

尚、上述した対象コードブロックの重要度又は優先度には、対象コードブロックごとに対応付けられた回避レベル閾値２４３を用いてもよい。また、回避頻度に基づいて回避レベル閾値２４３を更新してもよい。

回避レベルが３の場合、制御フロー整合性検査部２３０は、回避フラグを１に設定する（Ｓ３３６）。

ステップＳ３３２において取得した回避レベルが０である場合、制御フロー整合性検査部２３０は、回避フラグを０に設定する（Ｓ３３７）。

尚、回避レベルの上述した判定条件は一例であり、これらに限定されない。また、回避レベルの判定条件は、デバイス２００内のメモリ（不図示）等の記憶装置に予め保存されているものとする。つまり、制御フロー整合性検査部２３０は、回避レベルの判定条件を参照して回避フラグを設定する。

図６に戻り説明を続ける。制御フロー整合性検査部２３０は、回避フラグが１であるか否かを判定する（Ｓ３０５）。回避フラグが１以外の場合、制御フロー整合性検査部２３０は、ハッシュ値取得処理を行う（Ｓ３０６）。例えば、制御フロー整合性検査部２３０は、プログラム実行部２１０から対象コードブロックの現在の実行順序を取得し、実行順序を用いてハッシュ値を算出する。ここで、ハッシュ値の算出の仕方、用いるハッシュ関数等は、事前処理（ステップＳ２４）と同様であるものとする。また、ハッシュ値の算出と独立して、制御フロー整合性検査部２３０は、現在の実行順序に対応付けられたハッシュ値２４２を取得する。

そして、制御フロー整合性検査部２３０は、算出したハッシュ値と取得したハッシュ値とが一致するか否かを判定する（Ｓ３０７）。ハッシュ値が一致すると判定した場合、制御フロー整合性検査部２３０は、対象コードブロックの実行を許可する旨をプログラム実行部２１０へ出力する。そして、プログラム実行部２１０は、対象コードブロックを実行する（Ｓ３０８）。そして、入力値判定部２２０は、取得した入力値２５１及び制御フロー整合性検査部２３０における回避結果２５２を履歴情報記憶部２５０へ格納する。つまり、入力値判定部２２０は、履歴を追加する（Ｓ３０９）。さらに、入力値判定部２２０は、入力値２５１及び回避結果２５２と共に、検査結果及び対象コードブロックの実行結果を対応付けて履歴情報として履歴情報記憶部２５０へ格納してもよい。さらに、入力値判定部２２０の代わりにプログラム実行部２１０又は入力値判定部２２０が、履歴情報を履歴情報記憶部２５０へ格納してもよい。
尚、制御フロー整合性の検査には、ハッシュ値２４２の代わりに、実行順序そのものや実行順序の組そのものを用いても良い。具体的には、対象コードブロックの現在の実行順序と、あらかじめ記録しておいた実行順序を列挙したパターンと比較し、現在の実行順序がそのパターンの中にあれば、正常とみなしてプログラムの実行を許可する。

その後、プログラム実行部２１０は、次の対象コードブロックが存在するか否かを判定する（Ｓ３１０）。存在する場合、プログラム実行部２１０は、検査命令を実行した際に、再び、入力値判定部２２０を呼び出し、ステップＳ３０２へ進み、以降を繰り返し実行する。ステップＳ３１０で、次の対象コードブロックが存在しないと判定した場合、プログラムの実行を終了する。

一方、ステップＳ３０７でハッシュ値が一致しないと判定した場合、制御フロー整合性検査部２３０は、対象コードブロックの実行を許可しない旨（エラー通知）をプログラム実行部２１０へ出力する（Ｓ３１１）。そして、プログラムの実行を終了する。

尚、本実施形態では、入力値判定処理にて回避フラグを設定することで、ステップＳ３０４の回避判定処理を省略してもよい。

図９は、本実施形態２にかかる制御フロー整合性の検査処理の回避の概念を説明するための図である。図９では、各コードブロックにおける検査命令の呼び出しに対して、回避３３１、３３２、３３３、３３４及び３３５の箇所でハッシュ値の検査処理が回避されたことを概念的に示すものである。尚、回避される箇所や数がこれらに限定されないことはもちろんである。

このように、本実施形態により対象コードブロックへの入力値を判定することで、例えば、バッファオーバーフローなどの場合の検査を漏らさず、一方で、過去の入力値との類似度合いが高い場合には、検査を回避することで処理速度を向上できる。特に、各コードブロックにおける入力値とそれに関連する情報を含む履歴情報を用いることで、回避条件を満たすか否かの判定精度を向上できる。さらに、入力値判定処理で回避レベルを設定した後に、回避判定処理で（回避フラグにより）最終的な回避有無を判定することで、きめ細かく検査の回避を制御できる。これらによっても、デバイスのセキュリティを維持しつつ、処理のオーバーヘッドを削減することができる。

＜実施形態３＞
本実施形態３は、上述した実施形態１の変形例である。本実施形態３にかかる判定補助情報は、対象コードブロックの実行時の内部状態変数値をさらに含む。そして、判定手段は、内部状態変数値の範囲を回避条件としてさらに加味して判定を行うものである。これにより、回避条件を満たすか否かの判定精度をより向上できる。その理由は、対象コードブロックが繰り返し実行される場合に、入力値が類似したとしても、実行に伴い内部状態変数値が変化し、内部状態変数値によっては検査を要する場合があり得るためである。

図１０は、本実施形態３にかかるデバイス２００ａの構成を示すブロック図である。デバイス２００ａは、上述したデバイス２００に対して、制御フロー整合性検査部２３０が制御フロー整合性検査部２３０ａに置き換わり、内部状態変数値判定部２６０及び内部状態変数値２５３が追加されたものである。それ以外の構成には同一の符号を付し、適宜説明を省略する。

内部状態変数値判定部２６０は、上述した入力値判定部２２０の一部を改良したものであり、検査命令２１２からの呼び出しに応じて取得される内部状態変数値を判定し、判定結果を制御フロー整合性検査部２３０ａへ通知するソフトウェアプロセス又はハードウェア回路である。特に、内部状態変数値判定部２６０は、内部状態変数値の範囲を回避条件として加味して判定を行う。

内部状態変数値２５３は、対象コードブロックの内部状態を保持するための変数値であり、履歴情報に含めて履歴情報記憶部２５０に記憶される。

制御フロー整合性検査部２３０ａは、入力値判定部２２０及び内部状態変数値判定部２６０のそれぞれにおける判定結果として、各回避レベルを取得する。制御フロー整合性検査部２３０ａは、双方の回避レベルのいずれか一方が０（又はｎｕｌｌ）である場合、検査処理を行う。制御フロー整合性検査部２３０ａは、両方の回避レベルが共に０以外の場合、より低い回避レベルに応じた回避判定処理を行う。

図１１は、本実施形態３にかかる制御フロー検査方法の流れを示すフローチャートである。以下では、図６と同等の構成については説明を省略する。また、図５の事前処理が実施済みであることも実施形態２と同様である。

ステップＳ３０２の後、ステップＳ３０３と共に、内部状態変数値判定部２６０は、内部状態変数値判定処理を行う（Ｓ３１２）。

図１２は、本実施形態３にかかる内部状態変数値判定処理の流れを示すフローチャートである。まず、内部状態変数値判定部２６０は、対象コードブロックの実行時の内部状態変数値を取得する（Ｓ３２１ａ）。例えば、検査命令の引数に内部状態変数値が設定されている場合、内部状態変数値判定部２６０は、検査命令の引数から内部状態変数値を取得する。また、検査命令の引数に内部状態変数値が設定されていない場合、内部状態変数値判定部２６０は、プログラム実行部２１０へ問い合わせて、又は、履歴情報記憶部２５０から内部状態変数値２５３を取得してもよい。

次に、内部状態変数値判定部２６０は、内部状態変数値が回避条件を満たすか否かを判定する（Ｓ３２２ａ）。ここで、回避条件については、ステップＳ３２２と同等である。

ステップＳ３２２ａの判定結果に応じてステップＳ３２３又はＳ３２４により内部状態変数値における回避レベルが設定され、制御フロー整合性検査部２３０ａへ出力される（Ｓ３２５）。

図１１に戻り説明を続ける。ステップＳ３０３及びＳ３１２の後、制御フロー整合性検査部２３０ａは、回避判定処理を行う（Ｓ３０４ａ）。

図１３は、本実施形態３にかかる回避判定処理の流れを示すフローチャートである。まず、制御フロー整合性検査部２３０ａは、入力値判定部２２０及び内部状態変数値判定部２６０のそれぞれから回避レベルを取得する（Ｓ３３１ａ）。例えば、制御フロー整合性検査部２３０ａは、入力値判定部２２０から回避レベルＡを、内部状態変数値判定部２６０から回避レベルＢを取得するものとする。

次に、制御フロー整合性検査部２３０ａは、取得した回避レベルが共に０以外か否かを判定する（Ｓ３３２ａ）。回避レベルＡ及びＢが共に１～３であれば、ステップＳ３３３ａへ進む。一方、回避レベルＡが１～３であっても回避レベルＢが０の場合、回避レベルＢが１～３であっても回避レベルＡが０の場合、回避レベルＡ及びＢが共に０の場合、ステップＳ３３７へ進む。

回避レベルＡ及びＢが共に１～３の場合、制御フロー整合性検査部２３０ａは、回避レベルＡ及びＢのうちレベルがより低い方の回避レベルが１、２又は３のいずれかを判定する（Ｓ３３３ａ）。もし、回避レベルＡ及びＢが同じであれば、いずれか一方を判定すればよい。以降は、図８と同様である。

図１１に戻り説明を続ける。ステップＳ３０５からＳ３０８、Ｓ３１０及びＳ３１１は、図８と同様である。ステップＳ３０８の後、そして、入力値判定部２２０は、取得した入力値２５１及び制御フロー整合性検査部２３０における回避結果２５２に加えて、取得した内部状態変数値２５３を履歴情報記憶部２５０へ格納する。つまり、入力値判定部２２０は、履歴を追加する（Ｓ３０９ａ）。これにより、当該対象ブロックを次回、回避条件を判定する際に、内部状態変数値判定部２６０は、履歴情報記憶部２５０から内部状態変数値２５３を取得でき、処理時間をより短縮できる。

その他、本実施形態３では、上述した実施形態２と同様の変形が可能である。

図１４は、本実施形態３にかかる制御フロー整合性の検査処理の回避の概念を説明するための図である。コードブロック３２１、３２２及び３２３は、それぞれ入力値だけでなく、内部状態変数値が共通するものとする。その場合、コードブロック３２１においてはハッシュ値検査処理３３０が実行されるが、後続のコードブロック３２２及び３２３においては、回避されることを示す。また、他の箇所では、入力値又は内部状態変数値が回避条件を満たさないため、検査が実行されることを示す。尚、回避される箇所や数がこれらに限定されないことはもちろんである。

図１５は、本実施形態３にかかるデバイス２００ａの実施例の構成を示すブロック図である。デバイス４００は、デバイス２００ａの具体例であり、例えば、ＴＥＥ（Trusted Execution Environment）を適用したものである。デバイス４００は、非セキュア領域であるｎｏｒｍａｌ ｗｏｒｌｄ４１０と、セキュア領域であるｓｅｃｕｒｅ ｗｏｒｌｄ４２０と、を備える。ｎｏｒｍａｌ ｗｏｒｌｄ４１０は、プログラム実行部２１０としてプロセッサコア４１１を備える。プロセッサコア４１１は、対象コードブロック２１１を実行するものとする。

ｓｅｃｕｒｅ ｗｏｒｌｄ４２０は、上述した入力値判定部２２０、内部状態変数値判定部２６０、履歴情報記憶部２５０、制御フロー整合性検査部２３０ａ、制御フローグラフ２４１、ハッシュ値２４２及び回避レベル閾値２４３を備える。但し、ｓｅｃｕｒｅ ｗｏｒｌｄ４２０は、少なくとも入力値判定部２２０、内部状態変数値判定部２６０及び制御フロー整合性検査部２３０ａを備えるものであればよい。入力値判定部２２０及び内部状態変数値判定部２６０は、プロセッサコア４１１により対象コードブロックに設定された制御フロー整合性の検査を呼び出す検査命令の実行に応じて、検査の回避条件を満たすか否かの判定を行う。ｓｅｃｕｒｅ ｗｏｒｌｄ４２０は、例えば、ＡＲＭ（登録商標）アーキテクチャにおけるＴｒｕｓｔｅｄＺｏｎｅである。

図１６は、本実施形態３にかかる情報処理装置５００の実施例の構成を示すブロック図である。情報処理装置５００は、記憶装置５１０と、制御部５２０と、メモリ５３０と、ＩＦ（InterFace）部５４０とを備える。記憶装置５１０は、ハードディスク、フラッシュメモリ等の不揮発性記憶装置である。記憶装置５１０は、制御フロー検査プログラム５１１と、制御フローグラフ５１２と、ハッシュ値５１３と、回避レベル閾値５１４と、実行対象プログラム５１５と、履歴情報５１６とを記憶する。制御フロー検査プログラム５１１は、本実施形態にかかる制御フロー検査方法の処理が実装されたコンピュータプログラムである。制御フローグラフ５１２、ハッシュ値５１３及び回避レベル閾値５１４のそれぞれは、上述した制御フローグラフ２４１、ハッシュ値２４２及び回避レベル閾値２４３に対応する。実行対象プログラム５１５は、所定のプログラムに対応し、複数のコードブロックが含まれる。履歴情報５１６は、上述した履歴情報記憶部２５０に記憶された履歴情報に対応する。

メモリ５３０は、制御部５２０の動作時に一時的に情報を保持するための記憶領域である。ＩＦ部５４０は、情報処理装置５００の外部との入出力を行うインタフェースである。例えば、ＩＦ部５４０は、外部からの入力データを制御部５２０へ出力し、制御部５２０から受け付けたデータを外部へ出力する。

制御部５２０は、情報処理装置５００の各構成を制御するプロセッサつまり制御装置である。例えば、制御部５２０は、１以上のプロセッサコアであってもよい。制御部５２０は、記憶装置５１０から制御フロー検査プログラム５１１をメモリ５３０へ読み込み、制御フロー検査プログラム５１１を実行する。また、制御部５２０は、記憶装置５１０から制御フローグラフ５１２、ハッシュ値５１３、回避レベル閾値５１４及び履歴情報５１６を適宜、メモリ５３０へ読み込む。また、制御部５２０は、記憶装置５１０から実行対象プログラム５１５をメモリ５３０へ読み込み、実行する。これらにより、制御部５２０は、プログラム実行部２１０、入力値判定部２２０、制御フロー整合性検査部２３０ａ、制御フローグラフ２４１、ハッシュ値２４２、回避レベル閾値２４３、履歴情報記憶部２５０、内部状態変数値判定部２６０の機能を実現する。尚、制御部５２０は、好適には、ＴＥＥ（Trusted Execution Environment）を備えたＣＰＵであり、その場合、本実施形態にかかる制御フロー検査プログラム５１１は、ＴＥＥを備えたＣＰＵ上で実行されるものといえる。

＜実施形態４＞
本実施形態４は、上述した実施形態１から３の変形例である。実施形態４では、デバイスの各種ログを用いて回避条件の判定モデルを機械学習し、判定精度を向上させるものである。

図１７は、本実施形態４にかかるデバイス２００ｂの構成を示すブロック図である。デバイス２００ｂは、上述したデバイス２００ａに対して、入力値判定部２２０及び内部状態変数値判定部２６０が入力値判定部２２０ｂ及び内部状態変数値判定部２６０ｂに置き換わり、学習部２７０及び判定モデル２７１並びに検査結果２５４及び実行結果２５５が追加されたものである。尚、デバイス２００ｂは、実施形態３の変形例であるが、実施形態１又は２を変形しても構わない。

検査結果２５４は、制御フロー整合性検査部２３０ａによる対象コードブロックの検査結果であり、履歴情報記憶部２５０に記憶されている。実行結果２５５は、検査で認められた対象コードブロックの実行結果であり、履歴情報記憶部２５０に記憶されている。

判定モデル２７１は、入力値又は内部状態変数値を入力として、設定されたパラメータを用いて所定の演算を行い、演算結果を回避レベル又は回避フラグとして出力する処理が実装されたプログラムモジュールやモデル式である。つまり、判定モデル２７１は、入力値用と内部状態変数値用の２つのモデルであってもよい。または、判定モデル２７１は、入力値及び内部状態変数値の両方を入力として、設定されたパラメータを用いて所定の演算を行い、演算結果を回避レベル又は回避フラグとして出力するものであってもよい。例えば、判定モデル２７１は、入力値及び内部状態変数値の各データを入力データの要素とし、各入力データに所定のパラメータ（重み付け係数）を用いて回避条件を満たすか否かを判定し、満たす度合いに応じて回避レベルを設定する。尚、判定モデル２７１は、ニューラルネットワーク、サポートベクターマシン等で表現されたものであればよい。

学習部２７０は、履歴情報記憶部２５０に記憶された履歴情報の少なくとも一部を学習用データとして判定モデル２７１を学習する。例えば、学習部２７０は学習用データを用いて回避条件や回避レベルの設定ルール等の機械学習を行い、判定モデル２７１のパラメータを更新する。これにより、判定モデル２７１をリアルタイムに最新状態に更新できる。よって、よりセキュリティを維持できる。

入力値判定部２２０ｂ及び内部状態変数値判定部２６０ｂは、履歴情報を用いて回避条件が学習された判定モデル２７１を用いて、判定を行う。尚、入力値判定部２２０ｂ又は内部状態変数値判定部２６０ｂのいずれか一方が判定モデル２７１を用い、他方は、他の実施形態と同様のものを用いても良い。または、判定モデル２７１が入力値及び内部状態変数値の両方を入力とする場合、入力値判定部２２０ｂ及び内部状態変数値判定部２６０ｂを一つの判定部とし、１つの回避レベルを制御フロー整合性検査部２３０ａへ出力してもよい。これらにより、過去の検査の実績を踏まえることができ、回避条件の判定精度がより向上する。

図１８は、本実施形態４にかかる学習処理を含む制御フロー検査方法の流れを示すフローチャートである。以下では、図１１と同等の構成については説明を省略する。また、図５の事前処理が実施済みであることも実施形態３と同様である。尚、図７のステップＳ３２２及び図１２のステップＳ３２２ａは、判定モデル２７１を用いるものとする。

そして、ステップＳ３０９の後、学習部２７０は、履歴情報記憶部２５０から履歴情報を読み出し、学習用データとして判定モデル２７１の回避条件、回避レベルの設定ルールを機械学習する（Ｓ３１３）。例えば、学習部２７０は、学習用データとして入力値２５１、回避結果２５２、内部状態変数値２５３、検査結果２５４及び実行結果２５５の少なくとも一部を用いる。その後ステップＳ３１０へ進む。以降は、同様である。

尚、本実施形態では、学習部２７０が必須ではない。別途、外部の情報処理装置が学習部２７０を備え、学習済みの判定モデル２７１をデバイス２００ｂ内の記憶装置に保存してもよい。

＜その他の実施形態＞
尚、上記実施形態において、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Central Processing Unit）、メモリ、その他の回路で構成することができ、ソフトウェア的には、ＣＰＵがメモリにロードして実行するプログラム等によって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、又はそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。

また、上記のプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Compact Disc-Read Only Memory）、ＣＤ－Ｒ（CD-Recordable）、ＣＤ－Ｒ／Ｗ（CD-ReWritable）、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されても良い。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

なお、本開示は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。また、本開示は、それぞれの実施形態を適宜組み合わせて実施されてもよい。

上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記Ａ１）
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う判定手段と、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する検査手段と、
を備える半導体装置。
（付記Ａ２）
前記判定手段は、
前記対象コードブロックにおける過去の実行時の判定補助情報との類似度合いを前記回避条件として前記判定を行う
付記Ａ１に記載の半導体装置。
（付記Ａ３）
前記判定補助情報は、前記対象コードブロックへの入力値を含み、
前記判定手段は、
前記入力値のデータ内容又はデータサイズの範囲を前記回避条件として前記判定を行う
付記Ａ１又はＡ２に記載の半導体装置。
（付記Ａ４）
前記判定補助情報は、前記対象コードブロックの実行時の内部状態変数値をさらに含み、
前記判定手段は、
前記内部状態変数値の範囲を前記回避条件としてさらに加味して前記判定を行う
付記Ａ３に記載の半導体装置。
（付記Ａ５）
前記判定手段は、
前記回避条件を満たすと前記判定を行った場合、当該回避条件を満たす度合いに応じて回避レベルを設定し、
前記検査手段は、
前記回避レベルに応じて前記検査を回避する
付記Ａ１乃至Ａ４のいずれか１項に記載の半導体装置。
（付記Ａ６）
前記複数のコードブロックのそれぞれは、前記回避レベルの閾値が予め定義されており、
前記検査手段は、
前記判定手段により設定された回避レベルが、前記対象コードブロックに定義された回避レベルの閾値を満たす場合、前記検査を回避する
付記Ａ５に記載の半導体装置。
（付記Ａ７）
前記判定補助情報の履歴情報を記憶する記憶手段をさらに備え、
前記判定手段は、
前記対象コードブロックにおける判定補助情報を取得し、
前記履歴情報と前記取得した判定補助情報とに基づいて、前記判定を行い、
前記検査手段による回避結果に応じて、前記取得した判定補助情報を前記履歴情報として前記記憶手段に追加する
付記Ａ１乃至Ａ６のいずれか１項に記載の半導体装置。
（付記Ａ８）
前記判定手段は、
前記履歴情報を用いて前記回避条件が学習された判定モデルを用いて、前記判定を行う
付記Ａ７に記載の半導体装置。
（付記Ａ９）
前記履歴情報を用いて前記判定モデルの前記回避条件を学習してパラメータを更新する学習手段をさらに備える
付記Ａ８に記載の半導体装置。
（付記Ａ１０）
前記半導体装置は、セキュア領域と非セキュア領域とを備え、
前記セキュア領域は、前記判定手段及び前記検査手段を少なくとも含み、
前記非セキュア領域は、プログラム実行手段を含み、
前記判定手段は、
前記プログラム実行手段により前記対象コードブロックに設定された前記制御フロー整合性の検査を呼び出す検査命令の実行に応じて、前記判定を行う
付記Ａ１乃至Ａ９のいずれか１項に記載の半導体装置。
（付記Ｂ１）
コンピュータが、
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行い、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する
制御フロー検査方法。
（付記Ｃ１）
所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う処理と、
前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する処理と、
をコンピュータに実行させる制御フロー検査プログラムが格納された非一時的なコンピュータ可読媒体。
（付記Ｄ１）
付記Ａ１乃至Ａ１０のいずれか１項に記載の半導体装置を備える電子機器。

以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１００ 半導体装置
１１０ 判定部
１２０ 検査部
２００ デバイス
２００ａ デバイス
２００ｂ デバイス
２１０ プログラム実行部
２１１ 対象コードブロック
２１２ 検査命令
２２０ 入力値判定部
２２０ｂ 入力値判定部
２３０ 制御フロー整合性検査部
２３０ａ 制御フロー整合性検査部
２４１ 制御フローグラフ
２４２ ハッシュ値
２４３ 回避レベル閾値
２５０ 履歴情報記憶部
２５１ 入力値
２５２ 回避結果
２５３ 内部状態変数値
２５４ 検査結果
２５５ 実行結果
２６０ 内部状態変数値判定部
２６０ｂ 内部状態変数値判定部
２７０ 学習部
２７１ 判定モデル
３１ モジュール
３２ コードブロック
３２１ コードブロック
３２２ コードブロック
３２３ コードブロック
３３ ハッシュ値検査処理
３３１ 回避
３３２ 回避
３３３ 回避
３３４ 回避
３３５ 回避
３３６ 回避
４００ デバイス
４１０ normal world
４１１ プロセッサコア
４２０ secure world
５００ 情報処理装置
５１０ 記憶装置
５１１ 制御フロー検査プログラム
５１２ 制御フローグラフ
５１３ ハッシュ値
５１４ 回避レベル閾値
５１５ 実行対象プログラム
５１６ 履歴情報
５２０ 制御部
５３０ メモリ
５４０ ＩＦ部

Claims (13)

1. 所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う判定手段と、
   前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する検査手段と、
   を備え、
   前記判定補助情報は、前記対象コードブロックへの入力値を含み、
   前記判定手段は、
   前記入力値のデータ内容又はデータサイズの範囲を前記回避条件として前記判定を行う
   半導体装置。
2. 前記判定手段は、
   前記対象コードブロックにおける過去の実行時の判定補助情報との類似度合いを前記回避条件として前記判定を行う
   請求項１に記載の半導体装置。
3. 前記判定補助情報は、前記対象コードブロックの実行時の内部状態変数値をさらに含み、
   前記判定手段は、
   前記内部状態変数値の範囲を前記回避条件としてさらに加味して前記判定を行う
   請求項１又は２に記載の半導体装置。
4. 所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う判定手段と、
   前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する検査手段と、
   を備え、
   前記判定手段は、
   前記回避条件を満たすと前記判定を行った場合、当該回避条件を満たす度合いに応じて回避レベルを設定し、
   前記複数のコードブロックのそれぞれは、前記回避レベルの閾値が予め定義されており、
   前記検査手段は、
   前記判定手段により設定された回避レベルが、前記対象コードブロックに定義された回避レベルの閾値を満たす場合、前記検査を回避する
   半導体装置。
5. 所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う判定手段と、
   前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する検査手段と、
   前記判定補助情報の履歴情報を記憶する記憶手段をさらに備えと、
   を備え、
   前記判定手段は、
   前記対象コードブロックにおける判定補助情報を取得し、
   前記履歴情報と前記取得した判定補助情報とに基づいて、前記判定を行い、
   前記検査手段による回避結果に応じて、前記取得した判定補助情報を前記履歴情報として前記記憶手段に追加する
   半導体装置。
6. 前記判定手段は、
   前記履歴情報を用いて前記回避条件が学習された判定モデルを用いて、前記判定を行う
   請求項５に記載の半導体装置。
7. 前記履歴情報を用いて前記判定モデルの前記回避条件を学習してパラメータを更新する学習手段をさらに備える
   請求項６に記載の半導体装置。
8. 前記半導体装置は、セキュア領域と非セキュア領域とを備え、
   前記セキュア領域は、前記判定手段及び前記検査手段を少なくとも含み、
   前記非セキュア領域は、プログラム実行手段を含み、
   前記判定手段は、
   前記プログラム実行手段により前記対象コードブロックに設定された前記制御フロー整合性の検査を呼び出す検査命令の実行に応じて、前記判定を行う
   請求項１乃至７のいずれか１項に記載の半導体装置。
9. コンピュータが、
   所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行い、
   前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する
   制御フロー検査方法であって、
   前記判定補助情報は、前記対象コードブロックへの入力値を含み、
   前記入力値のデータ内容又はデータサイズの範囲を前記回避条件として前記判定を行う
   制御フロー検査方法。
10. コンピュータが、
    所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行い、
    前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する
    制御フロー検査方法であって、
    前記回避条件を満たすと前記判定を行った場合、当該回避条件を満たす度合いに応じて回避レベルを設定し、
    前記複数のコードブロックのそれぞれは、前記回避レベルの閾値が予め定義されており、
    前記設定された回避レベルが、前記対象コードブロックに定義された回避レベルの閾値を満たす場合、前記検査を回避する
    制御フロー検査方法。
11. コンピュータが、
    所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行い、
    前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する
    制御フロー検査方法であって、
    前記対象コードブロックにおける判定補助情報を取得し、
    前記判定補助情報の履歴情報と前記取得した判定補助情報とに基づいて、前記判定を行い、
    前記検査の回避結果に応じて、前記取得した判定補助情報を前記履歴情報として記憶装置に追加する
    制御フロー検査方法。
12. 所定のプログラム内の複数のコードブロックのうち実行対象である対象コードブロックにおける判定補助情報に基づき、制御フロー整合性の検査の回避条件を満たすか否かの判定を行う処理と、
    前記回避条件を満たすと判定した場合に、前記対象コードブロックにおける前記制御フロー整合性の検査を回避する処理と、
    をコンピュータに実行させる制御フロー検査プログラムであって、
    前記判定補助情報は、前記対象コードブロックへの入力値を含み、
    前記入力値のデータ内容又はデータサイズの範囲を前記回避条件として前記判定を行う処理をコンピュータに実行させる制御フロー検査プログラム。
13. 請求項１乃至８のいずれか１項に記載の半導体装置を備える電子機器。

Images