JP7329605B2 - メモリを保護するために使用されるストレージ・キーの変更の検出 - Google Patents

Description

１つまたは複数の態様は、一般に、コンピューティング環境内の処理を容易にすることに関し、詳細には、メモリへのアクセスを保護することに関連する処理を容易にすることに関する。

ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャにおいて、メモリへのアクセスを制御するためにストレージ・キーが使用される。例えば、各メモリ・ブロックには、そのメモリ・ブロックへのアクセスを制御するストレージ・キーが関連付けられている。ストレージ・キーは、プログラムによって実行される様々な命令によって設定または変更され得る複数のフィールドを含む。特定のフィールドは、オペレーティング・システムなどの特権プログラムまたは他の特権プログラムによって実行される命令を介して、設定または変更される。

慣例により、特定のプログラムのみがストレージ・キーを変更することが期待されている。他のプログラムがストレージ・キーを変更すると、悪影響が生じる可能性がある。また、ストレージ・キーを変更するための命令を出すプログラムがプログラミング・エラーを有する場合、ストレージ・キーは不正確に変更され、破損する場合がある。

請求項１に記載の方法ならびに対応するシステムおよびコンピュータ・プログラムを提供することによって、従来技術の欠点が克服され、追加の利点がもたらされる。

プログラムは、ストレージ・キーの変更を検出することによって、ストレージ・キーが破損しているかどうかを判定し、例えば、ストレージ・キーを変更する不正確なプログラムまたはストレージ・キーを不正確に変更するプログラムあるいはその両方を識別するためのアクションを実行することができる。プロセッサ内のセキュリティおよび性能が向上する。

一例として、通知を提供するステップは、ストレージ・キー変更イベントが発生したとの判定に基づいて、ストレージ・キー変更イベントの通知を割り込みによって提供することを含む。

一例において、確認することは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含む。ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたと確認が示したことに基づいて発生する。

一例において、ストレージ・キー変更イベントが発生したかどうかを判定するステップは、指定されたストレージ領域内にメモリ・ブロックがあるかどうかを判定することをさらに含む。ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドが更新され、かつ指定されたストレージ領域内にメモリ・ブロックがあると確認が示したことに基づいて発生する。

さらに、一例において、確認することは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含み、ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新され、かつ指定されたストレージ領域内にメモリ・ブロックがあると確認が示したことに基づいて発生する。

一例として、指定されたストレージ領域は、第１の位置で指定されたメモリの開始アドレスおよび第２の位置で指定されたメモリの終了アドレスによって定義される。第１の位置は、例えば、選択された制御レジスタであり、第２の位置は、別の選択された制御レジスタである。

一例において、終了アドレスは開始アドレスにラップ・アラウンドし、開始アドレスおよび終了アドレスの選択された数の下位ビットは、２つ以上のメモリ・ブロックを含むように、指定されたストレージ領域の定義に使用される。

さらに、一例において、指定されたストレージ領域内にメモリ・ブロックがあるかどうかを判定することは、指定されたストレージ領域内にメモリ・ブロックのメモリの１つまたは複数のユニットがあるかどうかを判定することを含む。

例として、１つまたは複数の選択されたフィールドは、ストレージ・キーのアクセス制御フィールドまたはストレージ・キーのフェッチ保護フィールドあるいはその両方を含む。

１つまたは複数の態様に関連するコンピュータ実施方法およびシステムもまた、本明細書で説明および特許請求されている。さらに、１つまたは複数の態様に関係するサービスも、本明細書で説明されており、特許請求され得る。

本明細書に記載の技術を通して、追加の特徴および利点が実現される。他の実施形態および態様が、本明細書に詳細に記載されており、特許請求される態様の一部と見なされる。

１つまたは複数の態様が、本明細書に添付の特許請求の範囲の例として具体的に取り上げられ、明確に特許請求されている。１つまたは複数の態様の前述の目的、特徴、および利点は、以下の添付の図面と併せて行われる以下の詳細な説明から明らかになる。

本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の一例を示す図である。 本発明の１つまたは複数の態様による、図１Ａのプロセッサのさらなる詳細を示す図である。 本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例を示す図である。 本発明の一態様による、ストレージ・キーの一例を示す図である。 本発明の一態様により使用されるストレージ・キー変更検出コンポーネントのさらなる詳細を示す図である。 本発明の一態様による、ストレージ・キーの更新の検出に関連する処理の一例を示す図である。 本発明の一態様による、コンピューティング環境内の処理を容易にする一例を示す図である。 本発明の一態様による、コンピューティング環境内の処理を容易にする一例を示す図である。 本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例を示す図である。 図７Ａのメモリのさらなる詳細を示す図である。 クラウド・コンピューティング環境の一実施形態を示す図である。 抽象化モデル層の一例を示す図である。

本発明の一態様によれば、コンピューティング環境内の処理を容易にするための機能が提供される。例えば、コンピューティング環境のメモリ・ブロックを保護するために使用されるストレージ・キーが変更されたことを検出するための機能が提供される。機能は、例えば、ストレージ・キーが変更されたことを示すプログラム・イベント記録（ＰＥＲ：program event recording）のイベント割り込みを含む。プログラムは、ストレージ・キーの変更を検出することによって、ストレージ・キーが破損しているかどうかを判定し、例えば、ストレージ・キーを変更する不正確なプログラムまたはストレージ・キーを不正確に変更するプログラムあるいはその両方を識別するためのアクションを実行することができる。一例として、メモリ・ブロック（本明細書ではストレージとも呼ぶ）は、メモリ・ページであり、このメモリは、例えば、４Ｋバイトのメモリである。他の例において、メモリ・ブロックは、メモリ・ページ以外であり得るか、またはメモリ・ページは、４Ｋバイト以外であり得るか、あるいはその両方である。多くの変形形態が可能である。

本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の一実施形態について、図１Ａを参照して説明する。コンピューティング環境１００は、例えば、１つまたは複数のバス１０８または他の接続あるいはその両方を介して互いに結合された、例えば、プロセッサ１０２（例えば、中央処理装置）と、メモリ１０４（例えば、システム・メモリ、メイン・ストレージ、中央ストレージ、ストレージとしても知られている、メイン・メモリ）と、１つまたは複数の入出力（Ｉ／Ｏ：input/output）デバイスまたはインターフェースあるいはその両方１０６とを含む。

一例において、プロセッサ１０２は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャに基づいており、同様にインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供され、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャを実装するＩＢＭ Ｚ（Ｒ）サーバなどのサーバの一部である。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャの一実施形態が、「z/Architecture Principles of Operation」、IBM Publication No. SA22-7832-11、第１２版、２０１７年９月に記載されている。しかしながら、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャは、アーキテクチャの一例にすぎず、他のアーキテクチャまたは他のタイプのコンピューティング環境あるいはその両方が、本発明の１つまたは複数の態様を含むか、または使用するか、あるいはその両方でもよい。一例において、プロセッサは、ｚ／ＯＳ（Ｒ）オペレーティング・システムなどのオペレーティング・システムを実行する。

プロセッサ１０２は、命令を実行するために使用される複数の機能コンポーネントを含む。図１Ｂに示すように、これらの機能コンポーネントは、例えば、実行される命令をフェッチするための命令フェッチ・コンポーネント１２０と、フェッチされた命令をデコードし、デコードされた命令のオペランドを取得するための命令デコード・ユニット１２２と、デコードされた命令を実行するための命令実行コンポーネント１２４と、必要に応じて、命令を実行するためにメモリにアクセスするためのメモリ・アクセス・コンポーネント１２６と、実行された命令の結果を提供するためのライト・バック・コンポーネント１３０とを含む。本発明の１つまたは複数の態様によれば、これらのコンポーネントのうちの１つまたは複数は、本明細書に記載のように、ストレージ・キー変更検出（または、本発明の１つまたは複数の態様を使用することができる他の処理）で使用される１つまたは複数の他のコンポーネントの少なくとも一部を含むか、またはそれらにアクセスしてもよい。１つまたは複数の他のコンポーネントは、例えば、ストレージ・キー変更検出コンポーネント（または、他のコンポーネント）１３６を含む。

一例において、メモリ・アクセス・コンポーネント１２６は、１つまたは複数のストレージ・キー１２８を使用して、１つまたは複数のメモリ・ブロックへのアクセスを要求する命令が、要求されているタイプのアクセスに対して許可されるかどうかを判定する。一例において、ストレージ・キーは、例えば、構成で利用可能な各メモリ・ブロック（例えば、各４Ｋバイトのブロック）に関連付けられている。

本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例について、図２を参照して説明する。一例において、コンピューティング環境はｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャに基づいているが、コンピューティング環境は、インターナショナル・ビジネス・マシーンズ・コーポレーションまたはその他によって提供される他のアーキテクチャに基づいてもよい。

図２を参照すると、一例において、コンピューティング環境は、中央電子処理装置（ＣＥＣ：central electronics complex）２００を含む。ＣＥＣ２００は、１つまたは複数のプロセッサ（中央処理装置（ＣＰＵ：central processing unit）としても知られている）２０４、および入出力サブシステム２０６に結合された、例えば、メモリ２０２（システム・メモリ、メイン・メモリ、メイン・ストレージ、中央ストレージ、ストレージとしても知られている）などの複数のコンポーネントを含む。

メモリ２０２は、例えば、１つまたは複数の論理区画２０８と、論理区画を管理するハイパーバイザ２１０と、プロセッサ・ファームウェア２１２と、関連する（本明細書に記載の）ストレージ・キー２１４とを含む。ハイパーバイザ２１０の一例は、ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるプロセッサ・リソース／システム管理機構（ＰＲ／ＳＭ（ＴＭ））ハイパーバイザである。本明細書で使用される場合、ファームウェアは、例えば、プロセッサのマイクロコードを含む。ファームウェアは、例えば、高レベルのマシン・コードの実装で使用されるハードウェアレベルの命令またはデータ構造あるいはその両方を含む。一実施形態において、ファームウェアは、例えば、典型的には、信頼できるソフトウェアを含むマイクロコード、または基盤になるハードウェアに固有のマイクロコードとして提供される、システム・ハードウェアへのオペレーティング・システムのアクセスを制御する独自のコードを含む。

各論理区画２０８は、別個のシステムとして機能することができる。すなわち、各論理区画は、独立してリセットされ、ｚ／ＯＳ（Ｒ）オペレーティング・システムまたは別のオペレーティング・システムなどのゲスト・オペレーティング・システム２２０を実行し、異なるプログラム２２２によって動作することができる。論理区画で実行しているオペレーティング・システムまたはアプリケーション・プログラムは、十分かつ完全なシステムにアクセスできるように見えるが、実際には、その一部のみが利用可能である。

メモリ２０２は、論理区画に割り当てられ得る物理プロセッサ・リソースであるプロセッサ（例えば、ＣＰＵ）２０４に結合される。例えば、論理区画２０８は、１つまたは複数の論理プロセッサを含み、各論理プロセッサは、論理区画に動的に割り当てられ得る物理プロセッサ・リソース２０４の全部または一部を表す。

さらに、メモリ２０２は、Ｉ／Ｏサブシステム２０６に結合される。Ｉ／Ｏサブシステム２０６は、中央電子処理装置の一部であっても、中央電子処理装置から分離されていてもよい。Ｉ／Ｏサブシステム２０６は、中央電子処理装置に結合された、メイン・ストレージ２０２と、入出力制御ユニット２３０および入出力（Ｉ／Ｏ）デバイス２４０との間の情報の流れを指示する。

多くのタイプのＩ／Ｏデバイスが使用されてもよい。特定のタイプの１つは、データ記憶デバイス２５０である。データ記憶デバイス２５０は、１つまたは複数のプログラム２５２、１つまたは複数のコンピュータ可読プログラム命令２５４、またはデータ、あるいはその組合せなどを記憶してもよい。コンピュータ可読プログラム命令は、本発明の態様の実施形態の機能を実行するように構成されてもよい。

一例として、各プロセッサ２０４は、ストレージ・キーの変更の検出（または、本発明の１つまたは複数の態様の他の動作、あるいはその両方）で使用されるストレージ・キー変更検出コンポーネント（または、他のコンポーネント）２６０を含むか、またはストレージ・キー変更検出コンポーネント２６０にアクセスすることができるか、あるいはその両方である。様々な例において、これらの機能を実行する１つまたは複数のコンポーネントが存在する場合がある。多くの変形形態が可能である。

中央電子処理装置２００は、取り外し可能／取り外し不可、揮発性／不揮発性コンピュータ・システム記憶媒体を含むか、またはそれらに結合されるか、あるいはその両方であってもよい。例えば、中央電子処理装置２００は、取り外し不可、不揮発性の磁気媒体（通常は「ハード・ドライブ」と呼ぶ）、取り外し可能、不揮発性の磁気ディスク（例えば、「フロッピー・ディスク」）の読出しと書込みを行うための磁気ディスク・ドライブ、またはＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭもしくは他の光媒体などの取り外し可能、不揮発性の光ディスクに対する読出しと書込みを行うための光ディスク・ドライブ、あるいはその組合せを含むか、またはこれらに結合されるか、あるいはその両方であってもよい。他のハードウェア・コンポーネントまたはソフトウェア・コンポーネントあるいはその両方も中央電子処理装置２００と共に使用され得ることを理解されたい。例として、マイクロコード、デバイス・ドライバ、冗長処理ユニット、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、およびデータ・アーカイブ・ストレージ・システムなどが挙げられるが、これらに限定されない。

さらに、中央電子処理装置２００は、他の多数の汎用もしくは専用のコンピューティング・システム環境または構成で運用されてもよい。中央電子処理装置２００での使用に適している可能性のある、よく知られているコンピューティング・システム、環境、または構成、あるいはその組合せの例には、パーソナル・コンピュータ（ＰＣ）システム、サーバ・コンピュータ・システム、シン・クライアント、シック・クライアント、ハンドヘルドまたはラップトップ・デバイス、マルチプロセッサ・システム、マイクロプロセッサベースのシステム、セット・トップ・ボックス、プログラマブル・コンシューマ・エレクトロニクス、ネットワークＰＣ、ミニコンピュータ・システム、メインフレーム・コンピュータ・システム、および上記のシステムまたはデバイスのいずれかを含む分散クラウド・コンピューティング環境などが含まれるが、これらに限定されない。

コンピューティング環境の様々な例が本明細書に記載されているが、本発明の１つまたは複数の態様は、多くのタイプの環境で使用されてもよい。本明細書で提供されるコンピューティング環境は単なる例である。

上に示したように、ストレージ・キーは、メモリ・ブロックへのアクセスを制御するために使用される。一例において、図３を参照すると、ストレージ・キー３００は、以下のフィールドを含む。

アクセス制御（ＡＣＣ：Access-Control）３０２：参照がキー制御保護の対象である場合、情報が記憶されるとき、およびフェッチから保護されている位置から情報がフェッチされるとき、４アクセス制御ビット、すなわちビット０～３が、例えば、プログラム・ステータス・ワード（ＰＳＷ：program status word）内の４ビットのアクセス・キーと突き合わされる。

フェッチ保護（Ｆ：Fetch-Protection）３０４：参照がキー制御保護の対象である場合、フェッチ保護ビットは、キー制御保護がフェッチ・タイプの参照に適用されるかどうかを制御する。０は、記憶タイプの参照のみが監視され、任意のアクセス・キーを用いたフェッチが許可されることを示し、１は、キー制御保護がフェッチと記憶の両方に適用されることを示す。命令のフェッチかオペランドのフェッチかの区別はされない。

参照（Ｒ：Reference）３０６：参照ビットは通常、例えば、情報を記憶するためまたは情報をフェッチするために、対応するストレージ・ブロック内の位置が参照されるたびに１に設定される。

変更（Ｃ：Change）３０８：変更ビットは、対応するストレージ・ブロック内の位置に情報が記憶されるたびに１に設定される。

一実施形態において、参照フィールドおよび変更フィールドはストレージ・キーの一部であるが、例えば、フェッチまたは記憶の動作によって暗黙的に変更された場合、ＰＥＲストレージ・キー変更イベントは検出されない。

本発明の一態様によれば、ストレージ・キーを変更する不正確なプログラムまたは破損したストレージ・キーあるいはその両方の検出を容易にするために、ストレージ・キーの変更を検出するための機能が提供される。機能は、例えば、ストレージ・キー変更検出コンポーネント（例えば、ストレージ・キー変更検出コンポーネント１３６またはストレージ・キー変更検出コンポーネント２６０）の使用を含む。本発明の一態様による、ストレージ・キー変更検出コンポーネントに関連するさらなる詳細について、図４を参照して説明する。

図４に示すように、一例において、プロセッサ４００（例えば、プロセッサ１０２またはプロセッサ２０４など）は、ストレージ・キー変更検出コンポーネント４０２（例えば、ストレージ・キー変更検出コンポーネント１３６またはストレージ・キー変更検出コンポーネント２６０など）を含み、このストレージ・キー変更検出コンポーネント４０２は、プログラム・イベント記録コンポーネント（ＰＥＲ）４０４を含むか、またはプログラム・イベント記録コンポーネント（ＰＥＲ）４０４にアクセスすることができる。プログラム・イベント記録コンポーネント４０４は、本発明の一態様によれば、ストレージ・キーの変更などの特定のイベントを検出し、そのようなイベントの通知を提供し、その通知に基づいてアクションを取ることを可能にするために使用される。このようなアクションは、例えば、ストレージ・キー変更が破損しているかどうかを判定し、破損している場合、ストレージ・キーを変更する不正確なプログラムまたはストレージ・キーを不正確に変更するプログラムあるいはその両方を識別することを含む。これに基づいて、ストレージ・キーを破損させるプログラムまたは命令あるいはその両方が修正されてもよい。さらに、一例において、プログラムは、通知を受信したことに基づいて、例えば、アラートを提供すること、プログラムの一部の実行を防止することなど、１つまたは複数のタスクを（例えば、自動的に）実行してもよい。

プログラム・イベント記録コンポーネント４０４は、例えば、以下を含む複数のレジスタ４１０に関連付けられている。

例えば、以下のフィールドを含む制御レジスタ９（４２０）。

ＰＥＲイベント・マスク（ＥＭ：PER-Event Masks）４２２：どのタイプのイベントを認識するかを指定するために使用される。

分岐アドレス制御（Ｂ：Branch-Address Control）４２４：正常分岐イベントがいつ発生するかを示すために使用される。

イベント抑制制御（ＥＳ：Event-Suppression Control）４２６：選択されたイベントの通知の抑制を示すために使用される。

ストレージ変更空間制御（Ｓ：Storage-Alteration Space Control）４２８：指定されたアドレス空間内のストレージ変更イベントを示すために使用される。

制御レジスタ１０（４３０）は、指定されたストレージ領域の開始アドレスを含む。

制御レジスタ１１（４４０）は、指定されたストレージ領域の終了アドレスを含む。

それぞれの制御レジスタについては、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャの一実施形態について定義されたようなプログラム・イベント記録（ＰＥＲ）の説明に関連して、以下でさらに詳細に説明する。

本明細書の説明において、特定の位置、特定のフィールド、またはレジスタのフィールドの特定のサイズ、あるいはその組合せ、他の位置または命令あるいはその両方が示されることがある（例えば、特定のバイトまたはビットあるいはその両方）。しかしながら、他の位置、フィールド、またはサイズ、あるいはその組合せが提供されてもよい。また、ビットを特定の値、例えば１または０に設定するよう指定されることがあるが、これは一例にすぎない。他の例において、ビットは、反対の値または別の値などの異なる値に設定されてもよい。多くの変形形態が可能である。

引き続き図４を参照すると、一例として、プロセッサ４００は、ＰＥＲによって使用されるデータを含むメモリ４５０（例えば、メモリ１０４、またはメモリ２０２）に結合される。例えば、メモリ４５０は、プログラム・ステータス・ワード（ＰＳＷ）データ４５２および実メモリ位置１５０～１５１（４５４）、ならびに図示されていない他の実位置またはデータあるいはその両方を含む。

一例において、メモリ位置４５４は、例えば、ＰＥＲイベントの発生を示すために使用されるＰＥＲコード４５６と、ＰＥＲイベントの原因を示すために使用されるアドレス指定および変換モード識別情報（ＡＴＭＩＤ：Addressing-and-Translation-Mode Identification）フィールド４５８と、イベントを引き起こした参照を変換するために使用されたアドレス空間制御要素（ＡＳＣＥ：address-space-control element）を識別するために、特定のインスタンスで使用されるＰＥＲ ＡＳＣＥ識別情報（ＡＩ：PER ASCE Identification）フィールド４６０とを含む。メモリ位置４５４は、追加のフィールド、より少ないフィールド、または他のフィールド、あるいはその組合せを含んでもよい。さらに、特定のフィールドの使用は、検出されるイベントのタイプに依存することがある。例えば、一実施形態において、ＡＩフィールド４６０は、ストレージ・キー変更イベントの検出には使用されないが、他のタイプのイベントに使用される。他の変形形態も可能である。各フィールドについては、以下でさらに詳細に説明する。

一例において、ストレージ・キー変更検出コンポーネント（例えば、コンポーネント４０２）は、ＰＥＲを使用して、ストレージ・キー変更イベントを検出し、イベントに関する通知をプログラムに提供する。ストレージ・キー変更イベントを検出することに関するさらなる詳細について、図５を参照して説明する。一例において、プロセッサ（例えば、プロセッサ１０２、２０４、または４００）によって、処理が実行される。特定の例として、プロセッサのハードウェアまたはファームウェアあるいはその両方によって、処理が実行される。

図５を参照すると、一例において、ストレージ・キー変更イベント、および場合によっては破損したストレージ・キーを検出するために、プロセッサは、ストレージ・キー（例えば、ストレージ・キー３００）の選択されたフィールドが更新されたかどうかを判定する（照会５００）。例として、例えば、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャの一部であるストレージ・キー拡張設定（Set Storage Key Extended）命令、フレーム管理機能実行（Perform Frame Management Function）命令、ブロック・テスト（Test Block）命令、およびページ移動（Move Page）命令を含む命令セット・アーキテクチャ（ＩＳＡ）の１つまたは複数の命令を介して、ストレージ・キーが更新されてもよい。これらの命令は単なる例であり、ストレージ・キーを更新するために他の命令が使用されてもよい。

一例において、これらの命令のうちの１つまたは複数がストレージ・キーの選択されたフィールドのうちの１つまたは複数を更新したとき、（これらの命令のうちの１つまたは複数を実行する）プログラムは、本発明の一態様によるイベント、例えば、ストレージ・キー変更イベントが認識されるべきであることを、ＰＥＲを介して示す。

例として、選択されたフィールドは、アクセス制御フィールド（例えば、アクセス制御３０２）およびフェッチ保護フィールド（例えば、フェッチ保護３０４）である。更新は、選択されたフィールドを同じ値または異なる値に更新することを含んでもよい。この例では、アクセス制御フィールドおよびフェッチ保護フィールドのうちの１つまたは複数の更新なしに参照フィールド（例えば、参照３０６）および変更フィールド（例えば、変更３０８）を更新すると、ストレージ・キー変更イベントは生じない。

一実施形態において、選択されたフィールド（例えば、アクセス制御またはフェッチ保護あるいはその両方）が更新された場合、アクセス例外があったかどうかに関してさらなる判定が行われる（照会５０２）。一実施形態において、選択されたフィールドがアクセス例外なしに更新された場合、ストレージ・キーに関連付けられたメモリ・ブロック（例えば、４Ｋバイトのブロック）が（例えば、開始アドレス４３２および終了アドレス４４２によって定義される）メモリの指定された領域内にあるかどうかに関してさらなる照会が行われる（照会５０４）。別の実施形態において、メモリの指定された領域またはアクセス例外あるいはその両方の確認は、任意選択である。

選択されたフィールドがアクセス例外なしに更新され、関連するメモリ・ブロックが指定された領域内にある場合、ストレージ・キー変更イベントが検出される（ステップ５０６）。一例において、判定を行い、ストレージ・キー変更イベントを検出するのは、プロセッサ内で実行しているＰＥＲ機構である。ストレージ・キー変更イベントを検出したことに基づいて、プログラム割り込みが提供される（ステップ５０８）。一例において、プログラム割り込みは、０ｘ８０のプログラム割り込みコードを有する。さらに、一実施形態では、以下に説明するように、原因を特定し、プログラムにより多くの情報を提供するために、例えばストレージ内の固定位置に、追加情報が提供される（ステップ５１０）。

照会５００に戻り、一例において、選択されたフィールドが更新されていない場合、またはアクセス例外が発生した場合（照会５０２）、またはメモリ・ブロックが指定された領域にない場合、ストレージ・キー変更イベントは検出されない。

本明細書に記載のように、一例において、ストレージ・キー変更イベントの検出は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャのプログラム・イベント記録（ＰＥＲ）機構を使用して実行される。ＰＥＲは、本発明の一態様によれば、ストレージ・キー変更イベントなどの選択されたイベントのプログラムを検出および警告するためのメカニズムを提供する。プログラム・イベント記録機能のさらなる詳細について、以下で説明する。完全を期すために、本発明の一態様による、ストレージ・キー変更イベントを検出し、その通知を提供するために使用される１つまたは複数の態様に必要ではないが追加される機構について説明する。また、本明細書に記載の実施形態において、ストレージ・キー変更イベントを検出し、ストレージ・キー変更イベントの通知を提供するために、ＰＥＲが使用されるが、他の実施形態において、ストレージ・キー変更イベントを検出し、ストレージ・キー変更イベントの通知を提供するために、他の機構またはメカニズムあるいはその両方が使用されてもよい。

プログラム・イベント記録（ＰＥＲ）

一実施形態において、ＰＥＲは、プログラムのデバッグを支援するために使用される。これにより、例として、次のタイプのイベントをプログラムに警告することが可能になる。

＊正常分岐命令の実行。分岐の目標位置が指定されたストレージ領域内にある場合にのみイベントを発生させるオプションが提供される。指定されたストレージ領域について、本明細書でさらに説明する。

＊指定されたストレージ領域からの命令のフェッチ。

＊指定されたストレージ領域のコンテンツの変更。ストレージ領域が指定されたアドレス空間内にある場合にのみイベントを発生させるオプションが提供される。

＊実アドレス使用ストア（Store Using Real Address）命令の実行

・トランザクション終了命令の実行

・例えばインストールされているＰＥＲゼロ・アドレス検出機構に基づいた、０を含む汎用レジスタから形成されたオペランド・アドレスを使用してストレージにアクセスする命令の実行。

・例えば、本発明の一態様による、インストールされているＰＥＲストレージ・キー変更機構に基づいた、ストレージ・キー拡張設定命令、フレーム管理機能実行命令、ページ移動命令、または指定されたストレージ領域のストレージ・キーを更新するブロック・テスト命令の実行。

プログラムは、上記のタイプのイベントのうちの１つまたは複数が認識されるように選択的に指定することができる。ＰＥＲイベントに関する情報は、例えば、プログラム割り込み（または他のメカニズム）によってプログラムに提供され、割り込みの原因は、割り込みコードにおいて識別される。

ＰＥＲ命令フェッチ無効化（PER instruction-fetching nullification）

一例として、ＰＥＲ－３機構は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャを実装するモデル上で使用可能であってもよい。この機構がインストールされている場合、制御レジスタ９のビット３９は、１のとき、ＰＥＲ命令フェッチ・イベントが無効化を強制することを指定する。ビット３９は、制御レジスタ９のビット３３、命令フェッチＰＥＲイベント・マスク・ビットも１である場合に、この目的に対して有効である。ビット３３が０である場合、ＰＥＲ命令フェッチ・イベントは認識されず、ビット３９は効果がない。ＰＥＲ－３機構がインストールされていない場合、またはビット３９が０である場合、ＰＥＲ命令フェッチ・イベントは無効化を強制しない。無効化を強制するＰＥＲ命令フェッチ・イベントを、ＰＥＲ命令フェッチ無効化イベントと呼ぶ。無効化を強制しないＰＥＲイベントを、ＰＥＲ基本イベントと呼ぶ。

ＰＥＲ－３機構がインストールされており、ビット３９が１である場合、フェッチされた命令が実行される前にＰＥＲ命令フェッチ・イベントによる割り込みが発生し、ＰＥＲ命令フェッチ無効化イベントが示され、他のＰＥＲイベントおよび他のプログラム割り込み条件は報告されず、命令の実行は無効化される。ＰＥＲ－３機構がインストールされていない場合、またはビット３９が０である場合、無効化は強制されず、ＰＥＲ命令フェッチ基本イベントが示され、他のＰＥＲイベントおよび他のプログラム割り込み条件が同時に報告されてもよく、命令の実行が完了、終了、抑制、または無効化されてもよい。他の条件がない場合、フェッチされた命令またはその動作ユニットの実行が完了した後に、ＰＥＲ命令フェッチ基本イベントによる割り込みが発生する。

制御レジスタ割当ておよびアドレス空間制御要素

ＰＥＲを制御するための情報は、例えば、制御レジスタ９、１０、および１１、ならびにアドレス空間制御要素内に存在する。

モデルに応じて、制御レジスタ９、１０もしくは１１のいずれかまたはすべてが０以外の値を含む場合、アドレス比較制御は無効となり、制御レジスタ９から１１が０に戻っても依然として無効であることがある。

一例において、制御レジスタ内の情報は次のフォーマットを有し、図４を参照する。

制御レジスタ９（４２０）は、例えば、以下を含む。

ＰＥＲイベント・マスク（ＥＭ）４２２：ビット３２～３９は、どのタイプのイベントを認識するかを指定する。ビット３２～３４および３６が利用可能であり、正常分岐イベント、命令フェッチ基本イベント、およびストレージ変更イベントを制御する。本発明の一態様によれば、ＰＥＲストレージ・キー変更機構がインストールされている場合、ＰＥＲイベント・マスクのビット３５も使用される。ＰＥＲゼロ・アドレス検出機構がインストールされている場合、ＰＥＲイベント・マスクのビット３７が使用される。ＰＥＲ－３機構がインストールされている場合、ＰＥＲイベント・マスクのビット３９が使用される。ＥＳＡ／３９０互換モードでは、ストレージ・キー変更、ゼロ・アドレス検出、命令フェッチ無効化マスク、ビット３５、３７、および３９がそれぞれサポートされているかどうかは予測不可能である。一例において、ビットは、次のように割り当てられる。

ビット３２：正常分岐イベント

ビット３３：命令フェッチ・イベント

ビット３４：ストレージ変更イベント

ビット３５：ストレージ・キー変更イベント

ビット３６：実アドレス使用ストア・イベント（ビット３４も１でなければならない）

ビット３７：ゼロ・アドレス検出イベント

ビット３８：トランザクション終了イベント

ビット３９：命令フェッチ無効化イベント（ビット３３も１でなければならない）

ビット３２～３４およびビット３６は、１である場合、対応するタイプのイベントが認識されることを指定する。しかしながら、ビット３６は、ビット３４も１である場合に、この目的に対して有効である。ビット３４が１である場合、ストレージ変更イベントが認識される。ビット３４および３６が１である場合、ストレージ変更イベントと実アドレス使用ストア・イベントの両方が認識される。ビットが０である場合、対応するタイプのイベントは認識されない。ビット３４が０である場合、ストレージ変更イベントと実アドレス使用ストア・イベントの両方が認識されない。

ＰＥＲ－３機構がインストールされていない場合、ビット３９は無視される。ビット３９は、ビット３３も１である場合に有効である。ビット３３が１であり、ＰＥＲ－３機構がインストールされており、ビット３９が１である場合、ＰＥＲ命令フェッチ無効化イベントが認識される。ビット３３が１であり、ビット３９が０である場合（またはＰＥＲ－３機構がインストールされていない場合）、ＰＥＲ命令フェッチ基本イベントが認識される。ビット３３が０である場合、ＰＥＲ命令フェッチ基本イベントもＰＥＲ命令フェッチ無効化イベントも認識されない。

トランザクション実行機構がインストールされていない場合、またはトランザクション実行機構がインストールされており、ビット３８が０である場合、トランザクション終了イベントは認識されない。トランザクション実行機構がインストールされており、ビット３８が１である場合、最外トランザクション終了命令の完了の結果として、トランザクション終了イベントが認識される。ＥＳＡ／３９０互換モードでは、制御レジスタ９のビット３８は無視される。

ＰＥＲストレージ・キー変更機構がインストールされていない場合、ビット３５は無視される。ビット３５が１であり、ＰＥＲストレージ・キー変更機構がインストールされている場合、本発明の一態様によれば、例えば、次の命令のいずれかが、例えば指定された領域内にある４Ｋバイトのストレージ・ブロックに関連付けられたストレージ・キーのＡＣＣビットまたはＦビットを実行および更新するとき、ストレージ・キー変更イベントが認識される。

ページ移動およびキー設定機構がインストールされており、キー機能制御（ＫＦＣ：key function control）（汎用レジスタ０のビット５１～５３）が４または５の値を含むとき、ページを移動する（Move Page）

ＳＫ（汎用レジスタＲ_１のビット４６）が１であるとき、フレーム管理機能を実行する（Perform Frame Management Function）

拡張されたストレージ・キーを設定する（Set Storage Key Extended）

モデルの実装がストレージ・キーを更新するとき、ブロックをテストする（Test Block）

制御レジスタ９は、ＰＥＲイベント・マスク４２２に加えて、以下に説明する様々な制御を含む。追加の制御、より少ない制御、または他の制御、あるいはその組合せが使用されてもよい。

分岐アドレス制御（Ｂ）４２４：制御レジスタ９のビット４０は、１である場合、指定されたストレージ領域内の位置にある分岐に対してのみ正常分岐イベントが発生することを指定する。ビット４０が０である場合、分岐目標アドレスに関係なく、正常分岐イベントが発生する。

イベント抑制制御（ＥＳ）４２６：ＣＰＵが命令の開始時にトランザクション実行モードにある場合、制御レジスタ９のビット４１は、１のとき、レジスタのビット３２～３４、３６、３７、および３９のＰＥＲイベント・マスクが無視され、０を含むと見なされることを指定する。以下に記載する場合を除いて、ＣＰＵが命令の開始時にトランザクション実行モードにない場合、またはレジスタのビット４１が０である場合、すべてのＰＥＲイベント・マスクは定義どおりに動作する。

（ａ）最外トランザクション開始（Transaction Begin）命令が実行され、（ｂ）同時プログラム例外条件がなく、（ｃ）ＥＳ制御が１である場合、ＴＢＥＧＩＮ指定のトランザクション診断ブロック（ＴＤＢ：Transaction Diagnostic Block）のＰＥＲストレージ変更イベントまたはゼロ・アドレス検出イベント、および命令フェッチ基本イベントは抑制され、この場合、命令フェッチ無効化イベントは抑制されない。ＥＳＡ／３９０互換モードでは、イベント抑制制御は無視される。

ストレージ変更空間制御（Ｓ）４２８：制御レジスタ９のビット４２は、１である場合、指定されたストレージ領域への参照の結果として、ストレージ変更イベントが、指定されたアドレス空間内でのみ発生することを指定する。アドレス空間は、アドレス空間への参照を変換するために使用されるアドレス空間制御要素におけるストレージ変更イベント・ビットによってストレージ変更イベントが発生するアドレス空間として指定される。動的アドレス変換（ＤＡＴ：Dynamic Address Translation）が有効でない場合、ビット４２は無視される。ＤＡＴが有効でない場合、またはビット４２が０である場合、ストレージ変更イベントは特定のアドレス空間でのみ発生するようには制限されない。

制御レジスタ１０（４３０）は、例えば、以下を含む。

ＰＥＲ開始アドレス４３２：制御レジスタ１０のビット０～６３は、指定されたストレージ領域の開始のアドレスである。ＥＳＡ／３９０互換モードでは、ＰＥＲ開始アドレスのビット３２が０として扱われるかどうかは予測不可能である。

制御レジスタ１１（４４０）は、例えば、以下を含む。

ＰＥＲ終了アドレス４４２：制御レジスタ１１のビット０～６３は、指定されたストレージ領域の終了のアドレスである。ＥＳＡ／３９０互換モードでは、ＰＥＲ開始アドレスのビット３２が０として扱われるかどうかは予測不可能である。

アドレス空間制御要素（ＡＳＣＥ）

制御レジスタ９におけるストレージ変更空間制御が１である場合、アドレス空間制御要素のビット５６は、１のとき、アドレス空間制御要素によって定義されるアドレス空間が、ストレージ変更イベントが発生し得るアドレス空間であることを指定する。ＡＳＣＥのビット５６は、アドレス空間制御要素を使用してストレージ・オペランド・ストア参照の動的アドレス変換を実行するときに検査される。

ＰＥＲ動作

一実施形態において、ＰＥＲは、ＰＳＷ（例えば、ＰＳＷ４５２）のビット１、ＰＥＲマスクの制御下にある。一例として、ＰＥＲマスクおよび特定のＰＥＲイベント・マスク・ビットが１である場合、ＣＰＵは、対応するタイプのイベントに対して有効になり、それ以外の場合は無効になる。

ＰＥＲ基本イベントによる割り込みは、通常、イベントの原因となる命令の実行後に発生する。イベントの発生は、命令の実行に影響を与えず、命令の実行は、完了、部分的に完了、終了、抑制、または無効化される場合がある。しかしながら、ストレージ変更イベントの認識により、イベントの原因となったバイトから４Ｋバイト以下しか記憶されず、動作ユニットの完了時に、ゼロ・アドレス検出イベントの認識が発生する場合があり、これらのＰＥＲイベントを認識すると、割り込み可能命令が部分的に完了することになる場合がある。一例において、複数の４Ｋバイト・ブロックのストレージ・キーを更新する命令上でストレージ・キー変更イベントが検出されると、イベントが検出されたブロックのストレージ・キーが設定され次第、その命令が割り込みされる。

ＰＳＷ内のＰＥＲマスクまたは制御レジスタ９内のマスクのいずれかによって、特定のＰＥＲイベントの発生時に特定のＰＥＲイベントに対してＣＰＵが無効にされている場合、そのイベントは認識されない。

ＰＳＷ内のＰＥＲマスクまたは制御レジスタ９、１０、および１１内のＰＥＲ制御フィールドへの変更は、直後の命令の実行から始まるＰＥＲに影響する。したがって、変更の結果として、命令フェッチ無効化イベントが直後の命令に適用される場合、その命令の実行は無効化され、命令フェッチ無効化イベントが報告される。

制御レジスタ１、７、または１３のアドレス空間制御要素のストレージ変更イベント・ビットへの変更も、直後の命令の実行から始まるＰＥＲに影響する。アクセス・レジスタの間に、メイン・ストレージまたはＡＬＢのいずれかのＡＳＮ第２テーブル・エントリから取得され得るアドレス空間制御要素のストレージ変更イベント・ビットへの変更は、ＰＥＲに影響があるとしても、必ずしも即時に影響するわけではない。しかしながら、ＰＥＲは、ＡＬＢをパージするＡＬＢパージ（Purge ALB）または比較交換パージ（Compare And Swap And Purge）のいずれかが実行された直後に影響を受ける。

ＣＰＵを有効から無効に変更する命令の実行中にそのタイプのイベントに対してＰＥＲ基本イベントが発生した場合、そのＰＥＲイベントが認識される。

ＰＥＲ基本イベントは、命令の試行の実行で認識さてもよく、その後、実際の実行のために、命令、ＤＡＴテーブル・エントリ、およびオペランドが再フェッチされてもよい。再フェッチされたフィールドが、試行の実行と実際の実行の間に別のＣＰＵまたはチャネル・プログラムによって変更された場合、示されたＰＥＲイベントが試行の実行に対するものか、実際の実行に対するものかは予測不可能である。

原因の特定

ＰＥＲのプログラム割り込みは、割り込みコードのビット８を１に設定し、識別情報を実ストレージ位置１５０～１５９に配置する。ＰＥＲイベントがストレージ変更イベントまたはゼロ・アドレス検出イベントである場合、情報は位置１６１にも記憶される。プログラム旧プログラム・ステータス・ワード（ＰＳＷ）の命令アドレスおよび割り込み長コード（ＩＬＣ：Interruption Length Code）によって、追加情報が提供される。

一例において、位置１５０～１５１（例えば、図４の位置４５４）は、以下を含む。

ＰＥＲコード４５６：ＰＥＲイベントの発生は、ビット位置０～７が１であることによって示される。一実施形態において、特定のタイプのイベントのＰＥＲコードのビット位置は以下の通りである。
ビット ＰＥＲイベント
０ 正常分岐
１ 命令フェッチ
２ ストレージ変更
３ ストレージ・キー変更
４ 実アドレス使用ストア
５ ゼロ・アドレス検出
６ トランザクション終了
７ 命令フェッチ無効化（ＰＥＲ－３）

位置１５０のビット位置２が１であり、ビット位置４が０である場合、ストレージ変更イベントを示し、ビット位置２が１であり、ビット位置４が１である場合、実アドレス使用ストア・イベントを示す。プログラム割り込みが発生するとき、２つ以上のタイプのＰＥＲ基本イベントを同時に示すことができる。しかしながら、ストレージ変更イベントとゼロ・アドレス検出イベントが同時に認識された場合、ストレージ変更イベントのみが示される。さらに、別のプログラム割り込み条件が存在する場合、プログラム割り込みの割り込みコードは、ＰＥＲ基本イベントとその他の条件の両方を示してもよい。

ＰＥＲ命令フェッチ無効化イベントについてプログラム割り込みが発生する場合、ＰＥＲコードのビット１およびビット７が１に設定される。他のＰＥＲイベントは同時に示されない。

トランザクション実行機構がインストールされており、トランザクション・イベントのプログラム割り込みが発生する場合、ＰＥＲコードのビット６は１に設定される。命令フェッチ基本イベントがトランザクション終了イベントと同時に発生する場合、ＰＥＲコードのビット１も１に設定される。他のＰＥＲイベントは、トランザクション終了イベントと同時に示されない。

位置１５０～１５１のビット位置３には、０が記憶される。ＰＥＲゼロ・アドレス検出機構がインストールされていない場合、ビット位置５に０が記憶される。トランザクション実行機構がインストールされていない場合、ビット位置６に０が記憶される。ＰＥＲ－３がインストールされていない場合、ビット位置７に０が記憶される。

アドレス指定および変換モード識別情報（ＡＴＭＩＤ）４５８：ＰＥＲイベントが示されるときのプログラム割り込み中、そのイベントを引き起こした命令の実行開始時のＰＳＷ（例えば、ＰＳＷ４５２）ビット３１、３２、５、１６、および１７が、実位置１５０～１５１のビット位置８および１０～１３にそれぞれ記憶されてもよい。ビット３１、３２、５、１６および１７が記憶される場合、位置１５０～１５１のビット位置９に、１ビットが記憶される。ビット３１、３２、５、１６、および１７が記憶されない場合、位置１５０～１５１のビット位置８～１３に、０ビットが記憶される。

実位置１５０～１５１のビット８～１３を、アドレス指定および変換モード識別情報（ＡＴＭＩＤ）と呼ぶ。ビット９を、ＡＴＭＩＤ妥当性ビットと呼ぶ。ビット９が０である場合、無効なＡＴＭＩＤ（例えば、すべて０）が記憶されたことを示す。

一実施形態において、有効なＡＴＭＩＤのビットの意味は以下の通りである。
ビット 意味
８ ＰＳＷビット３１
９ ＡＴＭＩＤ妥当性ビット
１０ ＰＳＷビット３２
１１ ＰＳＷビット５
１２ ＰＳＷビット１６
１３ ＰＳＷビット１７

例えば、ＰＥＲイベントが、次の命令のうちの１つによって引き起こされた場合にのみ、有効なＡＴＭＩＤが記憶される。Ｂｒａｎｃｈ Ａｎｄ Ｓａｖｅ Ａｎｄ Ｓｅｔ Ｍｏｄｅ（ＢＡＳＳＭ）、Ｂｒａｎｃｈ Ａｎｄ Ｓｅｔ Ａｕｔｈｏｒｉｔｙ（ＢＳＡ）、Ｂｒａｎｃｈ Ａｎｄ Ｓｅｔ Ｍｏｄｅ（ＢＳＭ）、Ｂｒａｎｃｈ Ｉｎ Ｓｕｂｓｐａｃｅ Ｇｒｏｕｐ（ＢＳＧ）、Ｌｏａｄ ＰＳＷ（ＬＰＷＳ）、Ｌｏａｄ ＰＳＷ ｅｘｔｅｎｄｅｄ（ＬＰＷＳＥ）、Ｐｒｏｇｒａｍ Ｃａｌｌ（ＰＣ）、Ｐｒｏｇｒａｍ Ｒｅｔｕｒｎ（ＰＲ）、Ｐｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ（ＰＴ）、Ｐｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ Ｗｉｔｈ Ｉｎｓｔａｎｃｅ（ＰＴＩ）、Ｒｅｓｕｍｅ Ｐｒｏｇｒａｍ（ＲＰ）、Ｓｅｔ Ａｄｄｒｅｓｓ Ｓｐａｃｅ Ｃｏｎｔｒｏｌ（ＳＡＣ）、Ｓｅｔ Ａｄｄｒｅｓｓ Ｓｐａｃｅ Ｃｏｎｔｒｏｌ Ｆａｓｔ（ＳＡＣＦ）、Ｓｅｔ Ａｄｄｒｅｓｓｉｎｇ Ｍｏｄｅ（ＳＡＭ２４、ＳＡＭ３１、ＳＡＭ６４）、Ｓｅｔ Ｓｙｓｔｅｍ Ｍａｓｋ（ＳＳＭ）、Ｓｔｏｒｅ Ｔｈｅｎ Ａｎｄ Ｓｙｓｔｅｍ Ｍａｓｋ（ＳＴＮＳＭ）、Ｓｔｏｒｅ Ｔｈｅｎ Ｏｒ Ｓｙｓｔｅｍ Ｍａｓｋ（ＳＴＯＳＭ）、Ｓｕｐｅｒｖｉｓｏｒ Ｃａｌｌ（ＳＶＣ）、およびＴｒａｐ（ＴＲＡＰ２、ＴＲＡＰ４）

ＰＥＲイベントが他の命令によって引き起こされた場合、有効なＡＴＭＩＤが記憶されるかどうかは予測不可能である。ＰＥＲ命令フェッチ無効化イベント・マスク・ビットの値は、ＡＴＭＩＤフィールドの内容に影響を与えない。

ＰＥＲ ＡＳＣＥ識別情報（ＡＩ）４６０：ＰＥＲコードが、ストレージ変更イベント（例えば、ビット２が１であり、ビット４が０である）またはゼロ・アドレス検出イベント（例えば、ビット５が１である）の表示を含み、ＰＳＷビット５が１であるとともに、イベントの原因となった参照を変換するためにＡＳＣＥが使用されたときに、そのイベントが発生した場合、位置１５０～１５１のビット１４および１５は、イベントの原因となった参照を変換するために使用されたアドレス空間制御要素（ＡＳＣＥ）を、一例では以下のように識別するように設定される。
ビット１４～１５ 意味
００ １次ＡＳＣＥが使用された。
０１ ＡＲ指定のＡＳＣＥが使用された。ＰＥＲアクセスＩＤ、実位置１６１を調べて、使用されたＡＳＣＥを判断することができる。ＡＲ指定のＡＳＣＥが使用される場合でも、ＡＲの内容が１次、２次、またはホームＡＳＣＥを指定している場合、ビット１４および１５は、０１ではなく、それぞれ００、１０、または１１に設定されてもよい。
１０ ２次ＡＳＣＥが使用された。
１１ ホームＡＳＣＥが使用された。

上記に加えて、ＰＥＲ機構は、例えば以下を含む。

ＰＥＲアドレス：（メモリ内の）位置１５２～１５９のＰＥＲアドレス・フィールドは、認識された１つまたは複数のＰＥＲイベントの原因となる命令をフェッチするために使用される命令アドレスを含む。ＥＳＡ／３９０互換モードでは、位置１５２～１５５のＰＥＲアドレス・フィールドは、認識された１つまたは複数のＰＥＲイベントの原因となる命令をフェッチするために使用される命令アドレスのビット３３～６３を含む。位置１５２のビット０は、０として記憶される。

命令が、実行型命令（ＥｘｅｃｕｔｅまたはＥｘｅｃｕｔｅ Ｒｅｌａｔｉｖｅ Ｌｏｎｇ）のターゲットである場合、その実行型命令をフェッチするために使用される命令アドレスが、ＰＥＲアドレス・フィールドに配置される。

ＰＥＲアクセス識別情報（ＰＡＩＤ：PER Access Identification）：ＰＥＲコードにストレージ変更イベントまたはゼロ・アドレス検出イベントが示され、ＰＥＲ ＡＳＣＥ識別情報（ＡＩ、位置１５０～１５１のビット１４～１５）が０１バイナリを含む場合、イベントが適用されるアドレス空間の表示は、（実メモリの）位置１６１に記憶される。位置１６１のビット位置４～７に、使用されるアクセス・レジスタの番号が記憶され、ビット位置０～３に、０が記憶される。ＰＥＲ ＡＳＣＥ識別情報が０１バイナリを含まない場合、位置１６１の内容は予測不可能である。

命令アドレス：プログラム旧ＰＳＷにおける命令アドレスは、別のプログラム条件も示されていない限り、次に実行されるはずの命令のアドレスであり、別のプログラム条件が示されている場合、命令アドレスは、その条件に起因して終了する命令によって決定されるアドレスである。ＰＥＲ命令フェッチ無効化イベントが認識された場合、プログラム旧ＰＳＷにおける命令アドレスは、イベントを引き起こした命令のアドレスである。これは、実ストレージ位置１５２～１５９のＰＥＲアドレス・フィールドに記憶されているアドレスと同じアドレスである。

ＩＬＣ：ＰＥＲ命令無効化イベントの場合、ＩＬＣは０である。ＰＥＲ基本イベントの場合、ＰＳＷロード（Load PSW）、ＰＳＷロード拡張（Load PSW Extended）、プログラム戻り（Program Return）、またはＩＬＣスーパーバイザ呼び出し割り込みセットによって導入されたＰＳＷの同時指定例外がＩＬＣを０に設定する場合を除き、ＩＬＣは、ＰＥＲアドレスによって指定された命令の長さを示す。

表示の優先順位

ＰＥＲ命令フェッチ無効化イベントが認識され、他のプログラム割り込み条件も存在するとき、最も優先順位の高いプログラム割り込み条件が示される。

ＰＥＲ命令フェッチ無効化イベントが示されるとき、他のＰＥＲイベントは示されない。ＰＥＲ命令フェッチ無効化イベントが示されないとき、２つ以上のＰＥＲ基本イベントが認識および報告さてもよい。本セクションではこれより、これらの事例について提示する。

ＰＥＲのプログラム割り込みが発生し、２つ以上のＰＥＲ基本イベントが認識された場合、認識されたすべてのＰＥＲイベントが同時にＰＥＲコードに示される。しかしながら、ストレージ変更イベントまたは実アドレス使用ストア・イベントのいずれかがゼロ・アドレス検出イベントと同時に認識される場合、ストレージ変更イベントまたは実アドレス使用ストア・イベントのみが示される。

ゼロ・アドレス検出イベントが２つ以上のストレージ・オペランドについて認識された場合、位置１５０～１５１および１６１にどのオペランドのＡＳＣＥ識別情報、および該当する場合はＡＲ番号が記憶されるかは予測不可能である。

スーパーバイザ呼び出し（Supervisor Call）のための命令フェッチ基本イベントの場合、プログラム割り込みは、スーパーバイザ呼び出し割り込みの直後に発生する。

早く認識されるタイプのＰＳＷ形式エラーを有する新しいＰＳＷも導入する命令の実行中にＰＥＲ基本イベントが認識される場合、プログラム割り込みの割り込みコードに、指定例外とＰＥＲの両方が同時に示される。ＰＳＷ形式エラーが、遅れて認識されるタイプの場合、割り込みコードにＰＥＲのみが示される。どちらの場合も、無効なＰＳＷは、プログラム旧ＰＳＷとして記憶される。

ＰＥＲ基本イベントの認識は、通常、命令実行の終了に影響を及ぼさない。しかしながら、以下の場合、割り込み可能命令の実行は正常に完了しない。

１．命令が非同期条件（Ｉ／Ｏ、外部、再起動、または抑制可能なマシン確認条件）のために割り込みされる場合、最初にＰＥＲイベントのプログラム割り込みが発生し、その後に他の割り込みが（新しいＰＳＷのマスク・ビットに従って）通常の優先順位で発生する。

２．停止機能が実行されると、ＣＰＵが停止状態に入る前に、ＰＥＲイベントを示すプログラム割り込みが発生する。

３．プログラム例外が認識されると、その命令実行のために認識されたＰＥＲイベントが同時に示される。

４．モデルによっては、特定の状況で、ＰＥＲイベントの認識は、プログラム例外の同時表示なしで、非同期条件の割り込みなしで、またＣＰＵが停止状態になることなく、命令が早期に割り込みされるように見える場合がある。具体的には、ストレージ変更イベントの認識により、イベントの原因となったバイトから４Ｋバイト以下しか記憶されず、動作ユニットの完了時に、ゼロ・アドレス検出イベントの認識が発生する場合がある。

上記の事例１および２において、認識された唯一のＰＥＲイベントが命令フェッチ基本イベントであり、命令の別の動作ユニットが依然として実行予定である場合、イベントは破棄されてもよく、その結果、プログラム割り込みは発生しない。イベントが破棄されるかどうかは予測不可能である。

ＰＥＲ命令フェッチ無効化イベントの認識は、イベントの原因となる命令の実行を無効化させる。

ストレージ領域の指定

一実施形態において、命令フェッチ、ストレージ変更、およびストレージ・キー変更の３つのタイプのＰＥＲイベントは、ストレージ内の領域の指定を含む。正常分岐イベントが、この指定を含んでもよい。ストレージ領域は、制御レジスタ１０の開始アドレスによって指定された位置から始まり、制御レジスタ１１の終了アドレスによって指定された位置まで（その位置も含む）延在する。この領域は、開始アドレスの右側まで延在する。

命令フェッチ・イベントは、（アドレス変換が適用される前に）命令アドレスによって指定された命令の先頭バイトまたは目標もしくは実行型命令の先頭バイトが、指定された領域からフェッチされるときは常に、発生する。

ストレージ変更イベントは、論理アドレスまたは仮想アドレスとして定義されているオペランド・アドレスを使用して、指定された領域にストア・アクセスが行われたときに発生する。しかしながら、ＤＡＴがオンであり、制御レジスタ９のストレージ変更空間制御が１である場合、ストレージ領域は、アドレス空間制御要素のストレージ変更イベント・ビットが１であるアドレス空間内にある。実アドレスとして定義されたオペランド・アドレスを用いて行われたストア・アクセスの場合、ストレージ変更イベントは発生しない。

制御レジスタ９の分岐アドレス制御が１である場合、（アドレス変換が適用される前に）分岐アドレスによって指定された分岐目標命令の先頭バイトが、指定された領域内にあるとき、正常分岐イベントが発生する。

ストレージ・キー変更イベントは、更新されたストレージ・キーに関連付けられた４Ｋバイト・ブロック内のいずれかのバイトが指定された領域内にある場合に発生する。一例において、下位１２ビットを含む制御レジスタ１０および１１のすべてのビットが、指定された領域の決定に関与する。例えば、ＣＲ１０＝０ｘ００００００００００１２３０１７、ＣＲ１１＝０ｘ００００００００００１２３０１６と仮定する。定義が制御レジスタの下位１２ビットを無視する場合、一例では、アドレス０ｘ０００００００００１２３０００の単一の４Ｋバイト・ブロックのみが指定された領域にある。

さらに、ＣＲ１０＝０Ｘ００００００００００１２３００１、ＣＲ１１＝０ｘ００００００００００１２３ＦＦと仮定し、さらに、定義が、４Ｋバイト・ブロックの先頭バイトのみが指定された領域内になければならないことを示すと仮定すると、例えば、アドレス０ｘ００００００００００１２３０００へのＳＳＫＥは、指定された領域にヒットしない。

一例において、破損しているストレージ・キーが特定の範囲内にあることがわかっている場合、指定されたストレージ領域は、その特定の範囲に設定されてもよい。代替として、ストレージ・キーが修正される場合に常にＰＥＲストレージ・キー変更イベントを検出するために、ＣＲ１０は０ｘ００００００００００００００００に等しく設定されてもよく、ＣＲ１１は０ｘＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦに設定されてもよい。他の変形形態も可能である。

例として、アドレスは、ブロック・テストの実アドレス、フレーム管理機能実行およびストレージ・キー拡張設定の実アドレスまたは絶対アドレス、ならびにページ移動の論理アドレスである。

正常分岐、命令フェッチ、ストレージ変更イベント、およびストレージ・キー変更イベント用に指定されたアドレスのセットは、アドレス２^６４－１でラップ・アラウンドする、すなわち、アドレス２^６４－１の次にアドレス０が続くものと見なされる。開始アドレスが終了アドレスよりも小さい場合、領域は連続している。開始アドレスが終了アドレスより大きい場合、指定されたセットの位置は、開始アドレスからアドレス２^６４－１までの領域と、アドレス０から終了アドレスまで（終了アドレスも含む）の領域とを含む。開始アドレスが終了アドレスと等しい場合、その１つの位置のみが指定される。

正常分岐イベント、命令フェッチ・イベント、ストレージ変更イベント、およびストレージ・キー変更イベントのアドレス比較は、６４ビット・アドレスを使用して実行される。アドレス比較は、アドレスを開始アドレスおよび終了アドレスと比較する前に、２４ビットまたは３１ビットのアドレス指定モードで、仮想アドレス、論理アドレス、または命令アドレスをそれぞれ左側に４０個または３３個の０を拡張することによって実現される。

例示的なプログラミング・ノート：いくつかのモデルにおいて、アドレス範囲確認の実行は、変換索引バッファ（ＴＬＢ：translation look-aside buffer）の各ページ・テーブル・エントリへの拡張によって支援される。このような実装では、正常分岐、命令フェッチ、またはストレージ変更のイベント・マスクが１である場合に制御レジスタ１０および１１の内容を変更するか、またはこれらのＰＥＲイベント・マスクのいずれかを１に設定すると、ＴＬＢがエントリからクリアされることがある。これは、ＣＰＵがＰＥＲイベントに対して無効になっている場合でも生じる可能性がある。したがって、プログラムは、可能な場合、制御レジスタ９、１０、または１１のロードを回避すべきである。

ＰＥＲイベントの例には、例えば、以下が含まれる。

正常分岐

制御レジスタ９の分岐アドレス制御が０である場合、分岐目標アドレスに関係なく、正常分岐イベントが発生する。分岐アドレス制御が１である場合、分岐目標命令の先頭バイトが制御レジスタ１０および１１で指定されたストレージ領域にある場合にのみ、正常分岐イベントが発生する。

分岐アドレス制御の効果を条件として、例として次の命令のうちの１つが分岐を引き起こす場合は常に、正常分岐イベントが発生する。Ｂｒａｎｃｈ Ａｎｄ Ｌｉｎｋ（ＢＡＬ、ＢＡＬＲ）、Ｂｒａｎｃｈ Ａｎｄ Ｓａｖｅ（ＢＡＳ、ＢＡＳＲ）、Ｂｒａｎｃｈ Ａｎｄ Ｓａｖｅ Ａｎｄ Ｓｅｔ Ｍｏｄｅ（ＢＡＳＳＭ）、Ｂｒａｎｃｈ Ａｎｄ Ｓｅｔ Ａｕｔｈｏｒｉｔｙ（ＢＳＡ）、Ｂｒａｎｃｈ Ａｎｄ Ｓｅｔ Ｍｏｄｅ（ＢＳＭ）、Ｂｒａｎｃｈ Ａｎｄ Ｓｔａｃｋ（ＢＡＫＲ）、Ｂｒａｎｃｈ Ｉｎ Ｓｕｂｓｐａｃｅ Ｇｒｏｕｐ（ＢＳＧ）、Ｂｒａｎｃｈ Ｉｎｄｉｒｅｃｔ Ｏｎ Ｃｏｎｄｉｔｉｏｎ、Ｂｒａｎｃｈ ｏｎ Ｃｏｎｄｉｔｉｏｎ（ＢＣ、ＢＣＲ）、Ｂｒａｎｃｈ Ｏｎ Ｃｏｕｎｔ（ＢＣＴ、ＢＣＴＲ、ＢＣＴＧ、ＢＣＴＧＲ）、Ｂｒａｎｃｈ Ｏｎ Ｉｎｄｅｘ Ｈｉｇｈ（ＢＸＨ、ＢＸＨＧ）、Ｂｒａｎｃｈ Ｏｎ Ｉｎｄｅｘ Ｌｏｗ Ｏｒ Ｅｑｕａｌ（ＢＸＬＥ、ＢＸＬＥＧ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ａｎｄ Ｓａｖｅ、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ａｎｄ Ｓａｖｅ Ｌｏｎｇ、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｃｏｎｄｉｔｉｏｎ（ＢＲＣ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｃｏｎｄｉｔｉｏｎ Ｌｏｎｇ（ＢＲＣＬ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｃｏｕｎｔ（ＢＲＣＴ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｃｏｕｎｔ Ｈｉｇｈ（ＢＲＣＴＨ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｉｎｄｅｘ Ｈｉｇｈ（ＢＲＸＨ、ＢＲＸＨＧ）、Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ Ｏｎ Ｉｎｄｅｘ Ｌｏｗ Ｏｒ Ｅｑｕａｌ（ＢＲＸＬＥ、ＢＲＸＬＧ）、Ｃｏｍｐａｒｅ Ａｎｄ Ｂｒａｎｃｈ（ＣＲＢ、ＣＧＲＢ）、Ｃｏｍｐａｒｅ Ａｎｄ Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ（ＣＲＪ、ＣＧＲＪ）、Ｃｏｍｐａｒｅ Ｉｍｍｅｄｉａｔｅ Ａｎｄ Ｂｒａｎｃｈ（ＣＩＢ、ＣＧＩＢ）、Ｃｏｍｐａｒｅ Ｉｍｍｅｄｉａｔｅ Ａｎｄ Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ（ＣＩＪ、ＣＧＩＪ）、Ｃｏｍｐａｒｅ Ｌｏｇｉｃａｌ Ａｎｄ Ｂｒａｎｃｈ（ＣＬＲＢ、ＣＬＧＲＢ）、Ｃｏｍｐａｒｅ Ｌｏｇｉｃａｌ Ａｎｄ Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ（ＣＬＲＪ、ＣＬＧＲＪ）、Ｃｏｍｐａｒｅ Ｌｏｇｉｃａｌ Ｉｍｍｅｄｉａｔｅ Ａｎｄ Ｂｒａｎｃｈ（ＣＬＩＢ、ＣＬＧＩＢ）、Ｃｏｍｐａｒｅ Ｌｏｇｉｃａｌ Ｉｍｍｅｄｉａｔｅ Ａｎｄ Ｂｒａｎｃｈ Ｒｅｌａｔｉｖｅ（ＣＬＩＪ、ＣＬＧＩＪ）、Ｒｅｓｕｍｅ Ｐｒｏｇｒａｍ（ＲＰ）、およびＴｒａｐ（ＴＲＡＰ２、ＴＲＡＰ４）

分岐アドレス制御の効果を条件として、次の命令のうちの１つが分岐を引き起こす場合も常に、正常分岐イベントが発生する。Ｐｒｏｇｒａｍ Ｃａｌｌ（ＰＣ）、Ｐｒｏｇｒａｍ Ｒｅｔｕｒｎ（ＰＲ）、Ｐｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ（ＰＴ）、およびＰｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ Ｗｉｔｈ Ｉｎｓｔａｎｃｅ（ＰＴＩ）

Ｐｒｏｇｒａｍ Ｃａｌｌ（ＰＣ）、Ｐｒｏｇｒａｍ Ｒｅｔｕｒｎ（ＰＲ）、Ｐｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ（ＰＴ）、およびＰｒｏｇｒａｍ Ｔｒａｎｓｆｅｒ Ｗｉｔｈ Ｉｎｓｔａｎｃｅ（ＰＴＩ）の場合、分岐目標アドレスは、命令によってＰＳＷに配置される新しい命令アドレスであると見なされる。

保護ストレージ機構が有効である場合、次の命令、すなわち、読み込み保護（ＬＧＧ：Load Guarded）、ならびに読み込み論理およびシフト保護（ＬＬＧＦＳＧ：Load Logical and Shift Guarded）のいずれかによって引き起こされる保護ストレージ・イベントの結果として、正常分岐イベントが認識される。

分岐アドレス制御が１である場合、分岐アドレスは、保護ストレージ・イベント・パラメータ・リスト（ＧＳＥＰＬ：guarded storage event parameter list）内の保護ストレージ・イベント・ハンドラ・アドレス（ＧＳＥＨＡ：guarded storage event handler address）フィールドの内容であると見なされる。

正常分岐イベントは、ＰＥＲイベント・マスクのビット３２が１であり、ＰＳＷ内のＰＥＲマスクが１である場合に、ＰＥＲ正常分岐イベントを認識させる。

ＰＥＲ正常分岐イベントは、ビット０またはＰＥＲコードを１に設定することによって示される。

命令フェッチ

命令フェッチ・イベントは、命令の先頭バイトが制御レジスタ１０および１１によって指定されたストレージ領域内にある場合に発生する。命令フェッチ・イベントは、実行型命令の目標の先頭バイトが指定されたストレージ領域内にある場合にも発生する。

命令フェッチ基本イベント：命令フェッチ・イベントは、ＰＳＷ内のＰＥＲマスクが１であり、ＰＥＲイベント・マスクのビット３３が１であり、ＰＥＲ－３機構がインストールされていないか、またはＰＥＲイベント・マスクのビット３９が０であるかのいずれかの場合に、ＰＥＲ命令フェッチ基本イベントを認識させる。

命令フェッチ基本イベントが、非同期条件（Ｉ／Ｏ、外部、再起動、または抑制可能なマシン確認条件）または停止機能の実行のために割り込みされる割り込み可能命令に対して認識される唯一のＰＥＲイベントである場合、および命令の動作ユニットが依然として実行予定である場合、命令フェッチ・イベントは破棄されてもよく、命令フェッチ・イベントが破棄されるかどうかは予測不可能である。

ＰＥＲ命令フェッチ基本イベントは、ＰＥＲコードのビット１およびＰＥＲコードのビット７を０に設定することによって示される。

命令フェッチ無効化イベント：命令フェッチ・イベントは、ＰＳＷ内のＰＥＲマスクが１であり、ＰＥＲイベント・マスクのビット３３が１であり、ＰＥＲ－３機構がインストールされており、ＰＥＲイベント・マスクのビット３９が１である場合に、ＰＥＲ命令フェッチ無効化イベントを認識させる。

ＰＥＲ命令フェッチ無効化イベントは、ＰＥＲコードのビット１および７を１に設定することによって示される。

ストレージ変更

ＣＰＵが論理アドレスまたは仮想アドレスを使用することによって制御レジスタ１０および１１によって指定されたストレージ領域へのアクセス例外なしにストア・アクセスを行う場合は常に、ストレージ変更イベントが発生する。しかしながら、ＤＡＴがオンであり、制御レジスタ９のストレージ変更空間制御が１である場合、参照をストレージ位置に変換するためにＤＡＴによって使用されるアドレス空間制御要素内のストレージ変更イベント・ビットが１である場合にのみ、イベントが発生する。

オペランドの全部または一部を指定されたストレージ領域内に記憶する命令をＣＰＵが実行する場合は常に、ストレージの内容が変更されたと見なされる。チャネル・プログラムによるデータの記憶に対して認識が発生しないことを除いて、示された保護例外の目的で記憶が行われると見なされる場合は常に、変更が加えられると見なされる。記憶された値が元の値と同じであっても、記憶はＰＥＲを目的とする変更を構成する。さらに、ＴＢＥＧＩＮ指定のＴＤＢの内容は、中止されたトランザクションによってＴＤＢが実際に記憶されているかどうかに関係なく、最外ＴＢＥＧＩＮ命令の実行によって変更されたと見なされ、内部ＴＢＥＧＩＮ命令の第１のオペランド位置でＰＥＲストレージ変更イベントが検出されるかどうかは予測不可能である。

ＣＰＵによって参照される暗黙の位置は監視されない。このような位置には、ＰＳＷおよび割り込みコードの位置、プログラム割り込みトランザクション診断ブロック、拡張監視例外カウンタ、および制御レジスタ１２によって指定されたトレース・エントリが含まれる。しかしながら、これらの位置は、情報が命令によって明示的にそこに記憶されている場合に監視される。同様に、監視は、チャネル・プログラムによるデータの記憶には適用されない。リンケージ・スタック上で動作する命令によって記憶されるリンケージ・スタック内の暗黙の位置、およびＭｏｎｉｔｏｒ Ｃａｌｌ命令によって記憶される拡張監視カウント配列エントリが監視される。

Ｉ／Ｏ命令は、実際に記憶が発生する場合にのみ、第２のオペランド位置を変更すると見なされる。

ストレージ変更は、オペランドが実アドレスまたは絶対アドレスを有するように指定されている命令には適用されない。したがって、ストレージの変更は、（実効アドレスが０である場合）Ｃｏｍｐａｒｅ ａｎｄ Ｒｅｐｌａｃｅ ＤＡＴ Ｔａｂｌｅ Ｅｎｔｒｙ、Ｉｎｖａｌｉｄａｔｅ ＤＡＴ Ｔａｂｌｅ Ｅｎｔｒｙ（ｉｎｖａｌｉｄａｔｉｏｎ－ａｎｄ－ｃｌｅａｒｉｎｇ ｏｐｅｒａｔｉｏｎ）、Ｉｎｖａｌｉｄａｔｅ Ｐａｇｅ Ｔａｂｌｅ Ｅｎｔｒｙ、Ｐａｇｅ Ｉｎ、Ｐｅｒｆｏｒｍ Ｆｒａｍｅ Ｍａｎａｇｅｍｅｎｔ Ｆｕｎｃｔｉｏｎ、Ｒｅｓｅｔ Ｒｅｆｅｒｅｎｃｅ Ｂｉｔ Ｅｘｔｅｎｄｅｄ、Ｒｅｓｅｔ Ｒｅｆｅｒｅｎｃｅ Ｂｉｔｓ Ｍｕｌｔｉｐｌｅ、Ｓｅｔ Ｓｔｏｒａｇｅ Ｋｅｙ Ｅｘｔｅｎｄｅｄ、Ｓｔｏｒｅ Ｕｓｉｎｇ Ｒｅａｌ Ａｄｄｒｅｓｓ、Ｔｅｓｔ Ｂｌｏｃｋ、およびＴｅｓｔ Ｐｅｎｄｉｎｇ Ｉｎｔｅｒｒｕｐｔｉｏｎには適用されない。ストレージ変更は、ストア機構リストによる実位置２００への記憶には適用されず、また、トレースを発生させる命令によるトレース・テーブルへの記憶にも適用されない。

ストレージ変更イベントは、ＰＥＲイベント・マスクのビット３４が１であり、ＰＳＷ内のＰＥＲマスクが１である場合に、ＰＥＲストレージ変更イベントが認識させる。ＰＥＲストレージ変更イベントを認識すべきかどうかを判定するとき、ＰＥＲイベント・マスクのビット３６は無視される。

ＰＥＲストレージ変更イベントは、ＰＥＲコードのビット２を１に、ＰＥＲコードのビット４を０に設定することによって示される。

実アドレス使用ストア

実アドレス使用ストア・イベントは、実アドレス使用ストア命令が実行される場合は常に発生する。

実アドレス使用ストア・イベントと指定されたストレージ領域との間に関係はない。

実アドレス使用ストア・イベントは、ＰＥＲイベント・マスクのビット３４および３６が１であり、ＰＳＷ内のＰＥＲマスクが１である場合に、ＰＥＲ実アドレス使用ストア・イベントを認識させる。

ＰＥＲ実アドレス使用ストア・イベントは、ＰＥＲコードのビット２および４を１に設定することによって示される。

ゼロ・アドレス検出

ＰＥＲゼロ・アドレス検出機構がインストールされている場合、ＣＰＵが、ゼロを含む汎用レジスタまたは汎用レジスタのサブフィールドから形成された実効オペランド・アドレスを使用してストレージ・アクセスを行うときは常に、ゼロ・アドレス検出イベントが発生する。しかしながら、ＲＸ、ＲＸＥ、ＲＸＦ、ＲＸＹ、またはＶＲＸ形式の命令の実行中は、ＣＰＵが次のいずれかの条件で形成された実効オペランド・アドレスを使用してストレージ・アクセスを行った場合にのみ、イベントが発生する。

１．ベース・レジスタ番号が０であり、インデックス・レジスタ番号が０以外であり、インデックス・レジスタが０を含む。

２．インデックス・レジスタ番号が０であり、ベース・レジスタ番号が０以外であり、ベース・レジスタが０を含む。

３．ベース・レジスタ番号とインデックス・レジスタ番号の両方が０以外である場合、以下の条件のどちらがイベントを引き起こすかは予測不可能である。

（ａ）ベース・レジスタが０を含む。

（ｂ）ベース・レジスタとインデックス・レジスタの内容の合計が０である。

ＶＲＶ形式の命令の実行中、ＣＰＵがストレージ・アクセスを行った場合、以下の条件の１つまたは複数のどれがイベントを発生させるかは予測不可能である。

１．ベース・レジスタ番号が０であり、第２のオペランドのインデックス付き要素の値が０である。

２．ベース・レジスタ番号が０以外であり、ベース・レジスタが０を含む。

３．ベース・レジスタとインデックス付き要素の値の内容の合計が０である。

以下に記載する場合を除いて、オペランド・アドレスのゼロ・アドレス検出は、そのアドレスを使用してストレージへのフェッチ、ストア、または更新参照が行われる場合に常に実行され、ゼロ・アドレス検出は、オペランド・アドレスを使用してストレージにアクセスする場合にのみ実行される。

ゼロ・アドレス検出は、Ｂｒａｎｃｈ Ｉｎｄｉｒｅｃｔ Ｏｎ Ｃｏｎｄｉｔｉｏｎを除き、分岐型命令の分岐アドレスに対して実行されない。Ｂｒａｎｃｈ Ｉｎｄｉｒｅｃｔ Ｏｎ Ｃｏｎｄｉｔｉｏｎの場合、ゼロ・アドレス検出は第２のオペランド・アドレスで実行されるが、第２のオペランドからフェッチされた分岐アドレスでは実行されない。Ｌｏａｄ Ｇｕａｒｄｅｄ ａｎｄ Ｌｏａｄ Ｌｏｇｉｃａｌ Ａｎｄ Ｓｈｉｆｔ Ｇｕａｒｄｅｄの場合、保護ストレージ・イベントが認識されたときに分岐型命令と見なされたとしても、ゼロ・アドレス検出は命令の第２のオペランド・アドレスで実行される。

ゼロ・アドレス検出は、Ｅｘｅｃｕｔｅ命令の目標命令アドレスおよびＴｅｓｔ Ｂｌｏｃｋ命令の汎用レジスタＲ_２の内容に対しても実行されない。

Ｃｏｍｐｒｅｓｓｉｏｎ Ｃａｌｌ、Ｃｏｎｖｅｒｔ ＵＴＦ－１６ Ｔｏ ＵＴＦ－３２、Ｃｏｎｖｅｒｔ ＵＴＦ－１６ Ｔｏ ＵＴＦ－８、Ｃｏｎｖｅｒｔ ＵＴＦ－３２ Ｔｏ ＵＴＦ－１６、Ｃｏｎｖｅｒｔ ＵＴＦ－３２ Ｔｏ ＵＴＦ－８、Ｃｏｎｖｅｒｔ ＵＴＦ－８ Ｔｏ ＵＴＦ－１６、およびＣｏｎｖｅｒｔ ＵＴＦ－８ Ｔｏ ＵＴＦ－３２の場合、第１のオペランドの終了に達したが、第２のオペランドの終了に達していないとき、ＰＥＲゼロ・アドレス検出イベントがストレージ・オペランドで認識されるかどうかは予測不可能である。

ゼロ・アドレス検出イベントを引き起こすための条件は、命令実行の開始時に評価される。これらの条件が命令の実行中に再評価されるかどうかは予測不可能である。

以下に記載する場合を除いて、レジスタの内容が０であるかどうかの判定は、次のように現在のアドレス指定モードに依存する。

・２４ビットおよび３１ビットのアドレス指定モードでは、ビット３２～６３がすべて０である場合、レジスタは０を含むと見なされる。

・６４ビットのアドレス指定モードでは、ビット０～６３がすべて０である場合、レジスタは０を含むと見なされる。

Ｃｏｍｐａｒｅ Ａｎｄ Ｒｅｐｌａｃｅ ＤＡＴ Ｔａｂｌｅ Ｅｎｔｒｙの場合、汎用レジスタＲ_２のビット位置５９が０を含むとき、ビット０～５２がすべて０であれば、汎用レジスタＲ_２は０を含むと見なされ、汎用レジスタＲ_２のビット位置５９が１を含むとき、ビット０～５１がすべて０であれば、汎用レジスタＲ_２は０を含むと見なされる。Ｉｎｖａｌｉｄａｔｅ ＤＡＴ Ｔａｂｌｅ Ｅｎｔｒｙの場合、ビット０～５１がすべて０であるとき、汎用レジスタＲ_１は０を含むと見なされ、Ｉｎｖａｌｉｄａｔｅ Ｐａｇｅ Ｔａｂｌｅ Ｅｎｔｒｙの場合、ビット０～５２がすべて０であるとき、アドレス指定モードに関係なく、汎用レジスタＲ_１は０を含むと見なされる。

ゼロ・アドレス検出イベント：ゼロ・アドレス検出イベントは、ＰＳＷ内のＰＥＲマスクが１であり、ＰＥＲイベント・マスクのビット３７が１である場合に、ＰＥＲゼロ・アドレス検出イベントを認識させる。

ＰＥＲゼロ・アドレス検出イベントは、ＰＥＲコードのビット５を１に設定することによって示される。

トランザクション終了

トランザクション終了イベントは、ＣＰＵが最外Ｔｒａｎｓａｃｔｉｏｎ Ｅｎｄ命令の開始時にトランザクション実行モードにあるとき、命令の完了時に発生する。

トランザクション終了イベントと指定されたストレージ領域との間に関係はない。

トランザクション終了イベントは、ＰＥＲイベント・マスクのビット３８が１であり、ＰＳＷ内のＰＥＲマスクが１である場合に、ＰＥＲトランザクション終了イベントを認識させる。

ＰＥＲトランザクション終了イベントは、ＰＥＲコードのビット６を１に設定することによって示される。

Ｔｒａｎｓａｃｔｉｏｎ Ｅｎｄ命令が実行され、ＣＰＵがトランザクション実行モードにない場合、トランザクション終了イベントは認識されない。

ストレージ・キー変更

本発明の一態様によれば、ＣＰＵが、例えば、制御レジスタ１０および１１によって指定されたストレージ領域内の４Ｋバイトのストレージ・ブロックに関連付けられたストレージ・キーのＡＣＣまたはＦビットなどをアクセス例外なしに更新する場合は常に、ストレージ・キー変更イベントが発生する。ＲビットまたはＣビットを変更しても、ＡＣＣビットまたはＦビットも変更されない限り、このイベントは発生しない。一例において、新しい値が元の値と同じであっても、ＡＣＣまたはＦビットの更新はＰＥＲを目的とする変更と見なされる。

他の実施形態において、ＣＰＵが、例えば、（指定されたストレージ領域に関係なく）４Ｋバイトのストレージ・ブロックに関連付けられたストレージ・キーのＡＣＣフィールドまたはＦフィールドを（アクセス例外に関係なく）更新する場合に、ストレージ・キー変更イベントが発生する。他の変形形態も可能である。

一例として、更新されたストレージ・キーに関連付けられた４Ｋバイト・ブロックが指定された領域内にある場合（または、別の実施形態では、指定される領域が指定されていない場合）、４つの命令がストレージ・キー変更イベントを引き起こすことができる。

・ストレージ・キー拡張設定の実行。条件付きＳＳＫＥ機構がインストールされており、ＭＲビットとＭＣビットのいずれかまたは両方が１であり、アクセス制御ビットおよびフェッチ保護ビットを更新する必要がない場合、これがストレージ・キー変更イベントと見なされるかどうかはモデルに依存する。アクセス制御ビットおよびフェッチ保護ビットが更新される場合、例えば、関連する４Ｋバイトのストレージ・ブロックが指定された領域内にある限り、ストレージ・キー変更イベントが発生する。

・ＳＫ（汎用レジスタＲ_１のビット４６）が１である場合、フレーム管理機能を実行する。条件付きＳＳＫＥ機構がインストールされている場合、ＭＲビットまたはＭＣビットのいずれかが０以外であるときの対処は、上記のストレージ・キー拡張設定命令について説明したものと同じである。

・ページ移動およびキー設定機構がインストールされており、キー機能制御（ＫＦＣ）（汎用レジスタ０のビット５１～５３）が４または５の値を含むとき、ページを移動する。

・ブロック・テストの任意の実行。だたし、一例では、モデルの実装が実際にストレージ・キーを更新する場合のみ実行する。

ストレージ・キー変更イベントは、例えば、ＰＥＲイベント・マスクのビット３５が１であり、ＰＳＷ内のＰＥＲマスクが１である場合に、ＰＥＲストレージ・キー変更イベントを認識させる。

ＰＥＲストレージ・キー変更イベントは、ＰＥＲコードのビット３を１に設定することによって示される。

ＰＥＲイベントの他の割り込み条件との同時表示

ＰＥＲ命令フェッチ無効化イベントが報告される場合、他のＰＥＲイベントおよび他のプログラム割り込み条件は報告されない。

一例として、以下の規則は、プログラム例外、監視イベント、空間スイッチ・イベント、またはスーパーバイザ呼び出し割り込みも引き起こす命令によって引き起こされるＰＥＲ基本イベントの表示を規定する。

１．命令フェッチ基本イベントの表示は、命令の実行が完了したか、終了したか、抑制されたか、無効化されたかには依存しない。しかしながら、抑制および無効化の特殊な事例は、次の通りである。

ａ．命令が、ＰＳＷにおける奇数の命令アドレスによって指定されている場合、命令フェッチ・イベントは示されない。

ｂ．ＰＳＷ命令アドレスによって指定された命令の第１、第２、または第３のハーフワードにアクセス例外が適用され、ＰＥＲ－３機構がインストールされている場合、命令フェッチ・イベントは示されない。しかしながら、ＰＥＲ－３機構がインストールされていない場合、命令フェッチ・イベントが示されるかどうかは予測不可能である。

ｃ．（ａ）アクセス例外が実行型命令の目標位置の第１、第２、もしくは第３のハーフワードに適用される場合、または（ｂ）Ｅｘｅｃｕｔｅの目標アドレスが奇数の場合、一例では、以下が適用される。ＰＥＲ－３機構がインストールされている場合、目標位置について命令フェッチ・イベントは示されず、ＰＥＲアドレス範囲が実行型命令とその目標の両方を含む場合を含め、実行型命令について命令フェッチ・イベントが示されるかどうかは予測不可能である。ＰＥＲ－３機構がインストールされていない場合、命令フェッチ・イベントが実行型命令について示されるのか、目標位置について示されるかは予測不可能である。

２．動作が完了するか、または部分的に完了すると、プログラム例外、空間スイッチ・イベント、または監視イベントも認識されるかどうかに関係なく、イベントが示される。

３．正常分岐、ゼロ・アドレス検出、ストレージ変更、および実アドレス使用ストアは、動作について、または命令が割り込み可能である場合は、抑制または無効化された動作ユニットについては示されない。

４．命令の実行が終了すると、イベントが発生する場合は常にストレージ変更またはゼロ・アドレス検出が示される。結果フィールドの内容の変更がオペランド値を条件としている場合でも、命令の実行が完了した場合にイベントが発生したとき、モデルはイベントを示してもよい。この定義において、終了を許可する例外（アドレス指定、保護、およびデータ）の発生は、結果の領域が変更されていない場合でも終了を引き起こすと見なされる。

５．Ｌｏａｄ ＰＳＷ、Ｌｏａｄ ＰＳＷ Ｅｘｔｅｎｄｅｄ、Ｐｒｏｇｒａｍ Ｒｅｔｕｒｎ、Ｓｅｔ Ｓｙｓｔｅｍ Ｍａｓｋ、Ｓｔｏｒｅ Ｔｈｅｎ Ｏｒ Ｓｙｓｔｅｍ Ｍａｓｋ、またはＳｕｐｅｒｖｉｓｏｒ ＣａｌｌがＰＥＲ基本条件を引き起こし、同時に、ＰＳＷがアクティブになった直後に認識されるタイプのＰＳＷ形式エラーを有する新しいＰＳＷを導入する場合、割り込みコードは、ＰＥＲ基本条件と指定例外の両方を識別する。

６．Ｌｏａｄ ＰＳＷ、Ｌｏａｄ ＰＳＷ Ｅｘｔｅｎｄｅｄ、Ｐｒｏｇｒａｍ Ｒｅｔｕｒｎ、またはＳｕｐｅｒｖｉｓｏｒ ＣａｌｌがＰＥＲ条件を引き起こし、同時に、次の命令の実行の一部として認識されるタイプのＰＳＷ形式エラーを有する新しいＰＳＷを導入する場合、次の命令がフェッチまたは実行されることなく、また指定例外が認識されることなく、導入されたＰＳＷは旧ＰＳＷとして記憶される。

７．最外トランザクション開始（Transaction Begin）命令がＰＥＲ基本イベントおよび同時プログラム例外を引き起こした場合、イベント抑制制御は適用されない。

ＣＰＵがトランザクション実行モードにある間にＰＥＲイベントが発生すると、トランザクションは中止される。

プログラミング・ノートの例には、例えば、以下が含まれる。

１．割り込み可能命令のＣｏｍｐａｒｅ Ａｎｄ Ｆｏｒｍ Ｃｏｄｅｗｏｒｄ、Ｃｏｍｐａｒｅ Ｌｏｇｉｃａｌ Ｌｏｎｇ、Ｃｏｍｐａｒｅ ｕｎｔｉｌ Ｓｕｂｓｔｒｉｎｇ Ｅｑｕａｌ、Ｃｏｍｐｒｅｓｓｉｏｎ Ｃａｌｌ、Ｍｏｖｅ Ｌｏｎｇ、Ｔｅｓｔ Ｂｌｏｃｋ、およびＵｐｄａｔｅ Ｔｒｅｅの実行により、命令フェッチおよびゼロ・アドレス検出のイベントが発生する可能性がある。割り込み可能命令のＰｅｒｆｏｒｍ Ｆｒａｍｅ Ｍａｎａｇｅｍｅｎｔ Ｆｕｎｃｔｉｏｎ（拡張ＤＡＴ機構がインストールされており、フレームサイズのコードが１Ｍバイトのフレームを指定している場合）、Ｓｅｔ Ｓｔｏｒａｇｅ Ｋｅｙ Ｅｘｔｅｎｄｅｄ（拡張ＤＡＴ機構がインストールされており、複数ブロック制御が１である場合）、およびＴｅｓｔ Ｂｌｏｃｋの実行により、命令フェッチのイベントが発生する可能性がある。Ｃｏｍｐｒｅｓｓｉｏｎ Ｃａｌｌ、Ｍｏｖｅ Ｌｏｎｇ、およびＵｐｄａｔｅ Ｔｒｅｅの実行により、命令フェッチおよびストレージ変更のイベントが発生する可能性がある。

このような命令を割り込みは、ＰＥＲ基本イベントを２回以上表示させてもよい。したがって、一例において、プログラムは、ＰＥＲデータから冗長なイベント表示を除去してもよい。一例として、次の規則は、これらの命令の実行中に適用可能なイベントの表示を規定する。

ａ．命令フェッチ基本イベントは、例えば、実行が最初の実行であるか再開であるかに関係なく命令が実行のためにフェッチされる場合は常に示されるが、例外として、イベントが、示される唯一のＰＥＲイベントであり、割り込みが非同期割り込み条件または停止機能の実行によるものであり、命令の動作ユニットが依然として実行予定である場合、イベントは、破棄される（示されない）場合がある。

ｂ．ストレージ変更イベントは、最後の開始から始まり、割り込み前に転送された最後のバイトで終わる動作の部分によって、指定されたストレージ領域にデータが記憶された場合にのみ示される。動作の再開時にイベントが再び発生するかどうかに関して、早期割り込みについての特別な表示は提供されない。指定されたストレージ領域が１バイトの位置である場合、ストレージ変更イベントは、Ｍｏｖｅ ＬｏｎｇまたはＣｏｍｐｒｅｓｓｉｏｎ Ｃａｌｌの実行時に１回だけ認識される可能性があるが、Ｕｐｄａｔｅ Ｔｒｅｅの場合、２回以上認識される可能性がある。

２．以下は、命令の実行が完了するごとに１つのエントリのみが取得されるように、割り込み可能命令に対するＰＥＲデータ内のＰＥＲ基本イベントの複数のエントリを削除するためにプログラムが実行する一般的なアクションの概要の一例である。

ａ．ＰＥＲアドレスが旧ＰＳＷ内の命令アドレスと等しいかどうか、および最後に実行された命令が割り込み可能であったかどうかを確認する。

ｂ．両方の条件が満たされている場合、命令フェッチ・イベントを削除する。

ｃ．両方の条件が満たされ、イベントがストレージ変更である場合、残りのデスティネーション・オペランドの一部が指定されたストレージ領域内にあるとき、イベントを削除する。

３．Ｌｏａｄ ＰＳＷ（もしくは、Ｌｏａｄ ＰＳＷ Ｅｘｔｅｎｄｅｄ）命令、またはＬｏａｄ ＰＳＷ命令によって導入されたエントリＰＳＷ形式エラーまたは奇数の命令アドレスに関連する次の命令のずれかによって引き起こされたＰＥＲ命令フェッチ基本イベントの表示の一例。

ＰＥＲ機構の一実施形態について本明細書に記載されているが、他の実施形態も可能である。さらに、本発明の１つまたは複数の態様を提供するために、他の機構または機能が使用されてもよい。多くの変更および変形が行われてもよい。

本発明の１つまたは複数の態様は、コンピュータ技術と密接に結び付いており、コンピュータ内での処理を容易にし、コンピュータの性能を向上させる。ストレージ・キー変更イベントの検出により、ストレージ・キーを変更する不正確なプログラムまたは破損したストレージ・キーあるいはその両方の検出が可能になり、コンピューティング環境内のメモリおよび処理のセキュリティが向上する。破損したストレージ・キーを特定するために多くの命令を実行する必要なしに、プログラミング・エラーの検出を容易にし、誤ったプログラムを修正することによって、性能も向上する。

本発明の１つまたは複数の態様に関連する、コンピューティング環境内の処理を容易にする一実施形態のさらなる詳細について、図６Ａ～図６Ｂを参照して説明する。一例において、プロセッサのハードウェアまたはファームウェアあるいはその両方を使用して、以下に説明する処理を実行する。

図６Ａを参照すると、一実施形態において、コンピューティング環境のプロセッサ内でストレージ・キー変更イベントが発生したかどうかに関して判定が行われる（６００）。判定するステップは、ストレージ・キーの１つまたは複数の選択されたフィールドが更新されたかどうかを確認することを含む（６０２）。ストレージ・キーは、メモリ・ブロックに関連付けられ、メモリ・ブロックへのアクセスを制御する（６０４）。一例において、ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドが更新されたと確認が示したことに基づいて発生する（６０６）。ストレージ・キー変更イベントが発生したとの判定に基づいて、ストレージ・キー変更イベントの通知が提供される（６０８）。

一例として、通知を提供するステップは、ストレージ・キー変更イベントが発生したとの判定に基づいて、ストレージ・キー変更イベントの通知を割り込みによって提供することを含む（６０９）。

一例において、確認することは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含む（６１０）。ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたと確認が示したことに基づいて発生する（６１２）。

一例において、ストレージ・キー変更イベントが発生したかどうかを判定するステップは、指定されたストレージ領域内にメモリ・ブロックがあるかどうかを判定することをさらに含む（６１４）。ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドが更新され、かつ指定されたストレージ領域内にメモリ・ブロックがあると確認が示したことに基づいて発生する（６１６）。

さらに、一例において、図６Ｂを参照すると、確認することは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含み（６２０）、ストレージ・キー変更イベントは、ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新され、かつ指定されたストレージ領域内にメモリ・ブロックがあると確認が示したことに基づいて発生する（６２２）。

一例として、指定されたストレージ領域は、第１の位置で指定されたメモリの開始アドレスおよび第２の位置で指定されたメモリの終了アドレスによって定義される（６２４）。第１の位置は、例えば、選択された制御レジスタであり、第２の位置は、別の選択された制御レジスタである（６２６）。

一例において、終了アドレスは、開始アドレスにラップ・アラウンドし、開始アドレスおよび終了アドレスの選択された数の下位ビットは、２つ以上のメモリ・ブロックを含むように、指定されたストレージ領域の定義に使用される（６２８）。さらに、一例において、指定されたストレージ領域内にメモリ・ブロックがあるかどうかを判定することは、指定されたストレージ領域内にメモリ・ブロックのメモリの１つまたは複数のユニットがあるかどうかを判定することを含む（６３０）。

例として、１つまたは複数の選択されたフィールドは、ストレージ・キーのアクセス制御フィールド（６３２）またはストレージ・キーのフェッチ保護フィールド（６３４）あるいはその両方を含む。

他の変形形態および実施形態が可能である。

本発明の態様は、多くのタイプのコンピューティング環境によって使用されてもよい。本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の実施形態について、図７Ａを参照して説明する。この例では、コンピューティング環境１０は、１つまたは複数のバス１８または他の接続あるいはその両方を介して互いに結合された、例えば、ネイティブ中央処理装置（ＣＰＵ）１２と、メモリ１４と、１つまたは複数の入出力デバイスまたはインターフェースあるいはその両方１６とを含む。例として、コンピューティング環境１０には、ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるＰｏｗｅｒＰＣ（Ｒ）プロセッサ、カリフォルニア州パロ・アルトのヒューレット・パッカードによって提供されるＩｎｔｅｌ Ｉｔａｎｉｕｍ ＩＩプロセッサを搭載したＨＰ Ｓｕｐｅｒｄｏｍｅ、またはインターナショナル・ビジネス・マシーンズ・コーポレーション、ヒューレット・パッカード、インテル、オラクルなどによって提供されるアーキテクチャに基づく他のマシン、あるいはその組合せが含まれ得る。ＩＢＭ、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ、ＩＢＭ Ｚ、ｚ／ＯＳ、ＰＲ／ＳＭ、およびＰｏｗｅｒＰＣは、少なくとも１つの管轄区域におけるインターナショナル・ビジネス・マシーンズ・コーポレーションの商標または登録商標である。ＩｎｔｅｌおよびＩｔａｎｉｕｍは、インテルまたは米国および他国におけるその子会社の商標または登録商標である。

ネイティブ中央処理装置１２は、１つまたは複数の汎用レジスタ、または環境内での処理中に使用される１つまたは複数の専用レジスタ、あるいはその両方などの１つまたは複数のネイティブ・レジスタ２０を含む。これらのレジスタは、特定の時点での環境の状態を表す情報を含む。

さらに、ネイティブ中央処理装置１２は、メモリ１４に記憶されている命令およびコードを実行する。特定の一例において、中央処理装置は、メモリ１４に記憶されたエミュレータ・コード２２を実行する。このコードは、あるアーキテクチャで構成されたコンピューティング環境が、別のアーキテクチャをエミュレートすることを可能にする。例えば、エミュレータ・コード２２により、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャ以外のアーキテクチャに基づく、ＰｏｗｅｒＰＣ（Ｒ）プロセッサ、ＨＰ Ｓｕｐｅｒｄｏｍｅサーバなどのマシンが、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャをエミュレートし、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャに基づいて開発されたソフトウェアおよび命令を実行することが可能になる。

エミュレータ・コード２２に関するさらなる詳細について、図７Ｂを参照して説明する。メモリ１４に記憶されたゲスト命令３０は、ネイティブＣＰＵ１２のアーキテクチャ以外のアーキテクチャで実行されるように開発された（例えば、機械命令に相関する）ソフトウェア命令を含む。例えば、ゲスト命令３０は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャに基づくプロセッサ上で実行するように設計されている場合があるが、代わりに、例えば、Ｉｎｔｅｌ Ｉｔａｎｉｕｍ ＩＩプロセッサであり得るネイティブＣＰＵ１２上でエミュレートされている。一例において、エミュレータ・コード２２は、メモリ１４から１つまたは複数のゲスト命令３０を取得するため、また任意選択で、取得された命令にローカル・バッファリングを提供するための命令フェッチ・ルーチン３２を含む。エミュレータ・コード２２はまた、取得されたゲスト命令のタイプを特定し、ゲスト命令を１つまたは複数の対応するネイティブ命令３６に変換するための命令変換ルーチン３４も含む。この変換は、例えば、ゲスト命令によって実行される機能を識別し、その機能を実行するためのネイティブ命令を選択することを含む。

さらに、エミュレータ・コード２２は、ネイティブ命令を実行させるためのエミュレーション制御ルーチン４０を含む。エミュレーション制御ルーチン４０は、ネイティブＣＰＵ１２に、１つまたは複数の以前に取得されたゲスト命令をエミュレートするネイティブ命令のルーチンを実行させ、その実行の終了時に、制御を命令フェッチ・ルーチンに戻して、次のゲスト命令またはゲスト命令のグループの取得をエミュレートさせてもよい。ネイティブ命令３６の実行は、メモリ１４からレジスタにデータをロードすること、レジスタからメモリにデータを戻して記憶すること、または、変換ルーチンによって決定された、あるタイプの算術演算もしくは論理演算を実行することを含んでもよい。

各ルーチンは、例えば、ソフトウェアにおいて実装され、ソフトウェアは、メモリに記憶され、ネイティブの中央処理装置１２によって実行される。他の例において、ルーチンまたは動作のうちの１つまたは複数は、ファームウェア、ハードウェア、ソフトウェア、またはそのいくつかの組合せにおいて実装される。エミュレートされたプロセッサのレジスタは、ネイティブＣＰＵのレジスタ２０を使用して、またはメモリ１４内の位置を使用することによってエミュレートされてもよい。実施形態において、ゲスト命令３０、ネイティブ命令３６、およびエミュレータ・コード２２は、同じメモリに存在しても、異なるメモリ・デバイス間で分配されてもよい。

上記のコンピューティング環境は、使用され得るコンピューティング環境の単なる例である。非区画環境、区画環境、またはエミュレートされた環境、あるいはその組合せを含むがこれらに限定されない他の環境が使用されてもよく、実施形態は、いずれか１つの環境に限定されない。

それぞれのコンピューティング環境は、本発明の１つまたは複数の態様を含むように構成することができる。例えば、それぞれは、本発明の１つまたは複数の態様により、ストレージ・キー変更検出処理を実行するように構成されてもよい。

１つまたは複数の態様は、クラウド・コンピューティングに関連し得る。

本開示はクラウド・コンピューティングに関する詳細な説明を含むが、本明細書に記載された教示の実装はクラウド・コンピューティング環境に限定されないことを理解されたい。むしろ、本発明の実施形態は、現在知られている、または後に開発される他の任意のタイプのコンピューティング環境と組み合わせて実装することが可能である。

クラウド・コンピューティングは、最小限の管理労力、またはサービス・プロバイダとの最小限の対話で迅速にプロビジョニングおよび解放され得る構成可能なコンピューティング・リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共用プールへの簡便かつオンデマンドのネットワーク・アクセスを可能にするためのサービス提供のモデルである。このクラウド・モデルは、少なくとも５つの特徴、少なくとも３つのサービス・モデル、および少なくとも４つの展開モデルを含み得る。

特徴は、以下の通りである。

オンデマンド・セルフサービス：クラウド・コンシューマは、サービス・プロバイダとの間で人間の対話を必要とすることなく、必要に応じて自動的に、サーバ時間およびネットワーク・ストレージなどのコンピューティング機能を一方的にプロビジョニングすることができる。

広範なネットワーク・アクセス：機能は、ネットワーク上で利用可能であり、異種のシン・クライアント・プラットフォームまたはシック・クライアント・プラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による使用を促進する標準的なメカニズムを介してアクセスされる。

リソースのプール化：プロバイダのコンピューティング・リソースは、マルチテナント・モデルを使用して複数のコンシューマにサービス提供するようにプール化され、異なる物理リソースおよび仮想リソースが、要求に応じて動的に割当ておよび再割当てされる。コンシューマは一般に、提供されるリソースの正確な位置に対して制御も知識も有していないが、より高い抽象化レベルでは位置（例えば、国、州、またはデータセンタ）を特定し得るという点で、位置の独立性があるといえる。

迅速な柔軟性：機能を、迅速かつ柔軟に、場合によっては自動的にプロビジョニングして素早くスケール・アウトし、迅速に解放して素早くスケール・インすることができる。コンシューマにとっては、プロビジョニングに利用可能な機能は、しばしば無制限であるように見え、いつでも任意の数量で購入することができる。

サービスの測定：クラウド・システムは、サービスのタイプ（例えば、ストレージ、処理、帯域幅、およびアクティブなユーザ・アカウント）に適した一定の抽象化レベルでの計量機能を活用することによって、リソースの使用を自動的に制御および最適化する。リソースの使用状況を監視、制御、および報告することができ、利用するサービスのプロバイダとコンシューマの両方に透明性を提供する。

サービス・モデルは、以下の通りである。

ソフトウェア・アズ・ア・サービス（ＳａａＳ）：クラウド・インフラストラクチャ上で動作しているプロバイダのアプリケーションを使用するために、コンシューマに提供される機能である。アプリケーションは、ウェブ・ブラウザ（例えば、ウェブ・ベースの電子メール）などのシン・クライアント・インターフェースを介して様々なクライアント・デバイスからアクセス可能である。限定されたユーザ固有のアプリケーション構成設定を想定される例外として、コンシューマは、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または個々のアプリケーション機能を含む基礎となるクラウド・インフラストラクチャを管理も制御もしない。

プラットフォーム・アズ・ア・サービス（ＰａａＳ）：プロバイダによってサポートされるプログラミング言語およびツールを使用して生成されたコンシューマが生成または取得したアプリケーションをクラウド・インフラストラクチャ上に展開するために、コンシューマに提供される機能である。コンシューマは、ネットワーク、サーバ、オペレーティング・システム、またはストレージなどの基礎となるクラウド・インフラストラクチャを管理も制御もしないが、展開されたアプリケーション、および場合によってはアプリケーションをホストする環境構成を制御する。

インフラストラクチャ・アズ・ア・サービス（ＩａａＳ）：オペレーティング・システムおよびアプリケーションを含み得る任意のソフトウェアをコンシューマが展開および動作させることができる、処理、ストレージ、ネットワーク、および他の基本的なコンピューティング・リソースをプロビジョニングするために、コンシューマに提供される機能である。コンシューマは、基礎となるクラウド・インフラストラクチャを管理も制御もしないが、オペレーティング・システム、ストレージ、展開されたアプリケーションを制御し、場合によっては選択されたネットワーキング・コンポーネント（例えば、ホスト・ファイアウォール）を限定的に制御する。

展開モデルは、以下の通りである。

プライベート・クラウド：クラウド・インフラストラクチャは、ある組織のためだけに運用される。このクラウド・インフラストラクチャは、組織または第三者によって管理されてもよく、オンプレミスまたはオフプレミスで存在してもよい。

コミュニティ・クラウド：クラウド・インフラストラクチャは複数の組織で共有され、関心事項（例えば、ミッション、セキュリティ要件、ポリシー、およびコンプライアンス上の考慮事項）を共有している特定のコミュニティをサポートする。このクラウド・インフラストラクチャは、組織または第三者によって管理されてもよく、オンプレミスまたはオフプレミスで存在してもよい。

パブリック・クラウド：クラウド・インフラストラクチャは、一般公衆または大規模な業界グループにとって利用可能であり、クラウド・サービスを販売する組織によって所有される。

ハイブリッド・クラウド：クラウド・インフラストラクチャは、固有のエンティティのままであるが、データおよびアプリケーションの移植性（例えば、クラウド間の負荷分散のためのクラウド・バースティング）を可能にする標準化された技術または専用の技術によって結び付けられる２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の合成である。

クラウド・コンピューティング環境は、ステートレス性、低結合性、モジュール性、および意味的相互運用性に焦点を置くことを重視したサービスである。クラウド・コンピューティングの中心は、相互接続されたノードのネットワークを含むインフラストラクチャである。

次に図８を参照すると、例示的なクラウド・コンピューティング環境５０が示されている。図示のように、クラウド・コンピューティング環境５０は、例えば、携帯情報端末（ＰＤＡ：ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）もしくは携帯電話５４Ａ、デスクトップ・コンピュータ５４Ｂ、ラップトップ・コンピュータ５４Ｃ、または自動車コンピュータ・システム５４Ｎあるいはその組合せなどのクラウド・コンシューマによって使用されるローカル・コンピューティング・デバイスが通信することができる１つまたは複数のクラウド・コンピューティング・ノード５２を含む。ノード５２は、互いに通信してもよい。ノード５２は、本明細書で上述したようなプライベート・クラウド、コミュニティ・クラウド、パブリック・クラウド、またはハイブリッド・クラウドなどの１つまたは複数のネットワーク内で物理的にまたは仮想的にグループ化されてもよい（図示せず）。これにより、クラウド・コンピューティング環境５０は、インフラストラクチャ、プラットフォーム、またはソフトウェア、あるいはその組合せを、クラウド・コンシューマがローカル・コンピューティング・デバイス上にリソースを保持する必要のないサービスとして提供することが可能になる。図８に示すコンピューティング・デバイス５４Ａ～５４Ｎのタイプは、例示のみを意図しており、コンピューティング・ノード５２およびクラウド・コンピューティング環境５０は、（例えば、ウェブ・ブラウザを使用して）任意のタイプのネットワークまたはネットワーク・アドレス指定可能な接続あるいはその両方を介して任意のタイプのコンピュータ化されたデバイスと通信できることを理解されたい。

次に図９を参照すると、クラウド・コンピューティング環境５０（図８）によって提供される機能抽象化層のセットが示されている。図９に示すコンポーネント、層、および機能は、例示のみを意図しており、本発明の実施形態はそれらに限定されないことを予め理解されたい。図示のように、以下の層および対応する機能が提供される。

ハードウェアおよびソフトウェア層６０は、ハードウェア・コンポーネントおよびソフトウェア・コンポーネントを含む。ハードウェア・コンポーネントの例には、メインフレーム６１、ＲＩＳＣ（縮小命令セット・コンピュータ）アーキテクチャ・ベースのサーバ６２、サーバ６３、ブレード・サーバ６４、記憶デバイス６５、ならびにネットワークおよびネットワーキング・コンポーネント６６が含まれる。いくつかの実施形態において、ソフトウェア・コンポーネントは、ネットワーク・アプリケーション・サーバ・ソフトウェア６７およびデータベース・ソフトウェア６８を含む。

仮想化層７０は、抽象化層を提供し、この層から仮想エンティティの以下の例、すなわち、仮想サーバ７１、仮想ストレージ７２、仮想プライベート・ネットワークを含む仮想ネットワーク７３、仮想アプリケーションおよびオペレーティング・システム７４、ならびに仮想クライアント７５が提供され得る。

一例において、管理層８０は、以下に記載の機能を提供することができる。リソース・プロビジョニング８１は、クラウド・コンピューティング環境内でタスクを実行するために利用されるコンピューティング・リソースおよび他のリソースの動的な調達を提供する。計量および価格決定８２は、クラウド・コンピューティング環境内でリソースが利用されるときのコスト追跡、およびこれらのリソースの消費に対する課金または請求を提供する。一例において、これらのリソースは、アプリケーション・ソフトウェア・ライセンスを含むことがある。セキュリティは、クラウド・コンシューマおよびタスクのための本人確認、ならびにデータおよび他のリソースのための保護を提供する。ユーザ・ポータル８３は、コンシューマおよびシステム管理者にクラウド・コンピューティング環境へのアクセスを提供する。サービス・レベル管理８４は、要求されるサービス・レベルが満たされるように、クラウド・コンピューティング・リソースの割当ておよび管理を提供する。サービス・レベル・アグリーメント（ＳＬＡ）の計画および履行８５は、ＳＬＡに従って将来において要求されることが予想されるクラウド・コンピューティング・リソースの事前配置および調達を提供する。

ワークロード層９０は、クラウド・コンピューティング環境が利用され得る機能の例を提供する。この層から提供され得るワークロードおよび機能の例には、マッピングおよびナビゲーション９１、ソフトウェア開発およびライフサイクル管理９２、仮想教室教育配信９３、データ分析処理９４、トランザクション処理９５、ならびにストレージ・キー変更検出処理９６が含まれる。

本発明の態様は、任意の可能な技術的詳細の統合レベルでのシステム、方法、またはコンピュータ・プログラム製品あるいはその組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（または複数のコンピュータ可読記憶媒体）を含んでもよい。

コンピュータ可読記憶媒体は、命令実行デバイスが使用するための命令を保持および記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または上記の任意の適切な組合せとすることができるが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、および上記の任意の適切な組合せが含まれる。本明細書で使用するコンピュータ可読記憶媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を介して伝播する電磁波（例えば、光ファイバ・ケーブルを通る光パルス）、または電線を介して送信される電気信号などの、一過性の信号自体であると解釈されるべきではない。

本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワークあるいはその組合せを介して外部コンピュータまたは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはその組合せを含んでもよい。各コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、そのコンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体での記憶のために転送する。

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語および「Ｃ」プログラミング言語もしくは同様のプログラム言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードとすることができる。コンピュータ可読プログラム命令は、スタンドアロン・ソフトウェア・パッケージとして全体がユーザのコンピュータ上で、一部がユーザのコンピュータ上で、一部がユーザのコンピュータ上かつ一部がリモート・コンピュータ上で、または全体がコンピュータ上もしくはサーバ上で実行されてもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよく、または（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに対して接続されてもよい。いくつかの実施形態では、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して、例えばプログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路をパーソナライズすることによって、電子回路がコンピュータ可読プログラム命令を実行してもよい。

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照しながら本明細書で説明されている。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令によって実施され得ることが理解されよう。

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作を実施するための手段を作り出すように、汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンを作り出すものであってもよい。また、これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作の態様を実施する命令を含む製造品を含むように、コンピュータ可読媒体に記憶され、コンピュータ、プログラマブル・データ処理装置、または他のデバイスあるいはその組合せに対して特定の方式で機能するように指示できるものであってもよい。

また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／動作を実施するように、コンピュータ実施プロセスを作り出すべくコンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実行させるものであってもよい。

図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。これに関して、フローチャートまたはブロック図の各ブロックは、指定された論理機能を実装するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または一部を表すことがある。いくつかの代替の実装形態では、ブロックに記載された機能は、図に記載された順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、実際には、関与する機能に応じて、実質的に同時に実行されてもよく、またはそれらのブロックは、場合によっては逆の順序で実行されてもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方のブロックの組合せは、指定された機能または動作を実行するか、あるいは専用ハードウェアとコンピュータ命令との組合せを遂行する専用ハードウェア・ベースのシステムによって実装され得ることにも留意されたい。

上記に加えて、顧客環境の管理を提供するサービス・プロバイダによって、１つまたは複数の態様が提供、提示、展開、管理、サービスなどされてもよい。例えば、サービス・プロバイダは、１人または複数人の顧客のために１つまたは複数の態様を実行するコンピュータコードまたはコンピュータ・インフラストラクチャあるいはその両方を作成、維持、サポートなどすることができる。その見返りとして、サービス・プロバイダは、例としてサブスクリプションまたは料金契約あるいはその両方の下で、顧客から支払いを受け取ってもよい。追加または代替として、サービス・プロバイダは、１つまたは複数のサード・パーティへの広告コンテンツの販売から支払いを受け取ってもよい。

一態様では、１つまたは複数の実施形態を実行するために、アプリケーションが展開されてもよい。一例として、アプリケーションの展開は、１つまたは複数の実施形態を実行するように動作可能なコンピュータ・インフラストラクチャを提供することを含む。

さらなる態様として、コンピュータ可読コードをコンピューティング・システムに統合することを含むコンピューティング・インフラストラクチャが展開されてもよく、コンピューティング・システムと組み合わせたコードが、１つまたは複数の実施形態を実行することができる。

さらに別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピューティング・インフラストラクチャを統合するためのプロセスが提供されてもよい。コンピュータ・システムは、コンピュータ可読媒体を含み、コンピュータ媒体は、１つまたは複数の実施形態を含む。コンピュータ・システムと組み合わせたコードは、１つまたは複数の実施形態を実行することができる。

上記で様々な実施形態について説明したが、これらは単なる例である。例えば、１つまたは複数の実施形態を組み込んで使用するために、他のアーキテクチャのコンピューティング環境を使用され得る。さらに、ストレージ・キーの変更を検出するために、様々な機構が使用されてもよい。多くの変形形態が可能である。

さらに、他のタイプのコンピューティング環境も、恩恵を受けることができ、使用され得る。一例として、プログラム・コードを記憶または実行あるいはその両方を行うのに適した、システムバスを介してメモリ素子に直接的または間接的に結合された少なくとも２つのプロセッサを含む、データ処理システムが使用可能である。メモリ素子には、例えば、プログラム・コードの実際の実行中に使用されるローカル・メモリ、バルク・ストレージ、および実行中にバルク・ストレージからコードが取得されなければならない回数を低減するために少なくともいくつかのプログラム・コードを一時的に記憶するキャッシュ・メモリが含まれる。

入出力デバイスまたはＩ／Ｏデバイス（キーボード、ディスプレイ、ポインティング・デバイス、ＤＡＳＤ、テープ、ＣＤ、ＤＶＤ、サム・ドライブ、他の記憶媒体などを含むが、これらに限定されない）は、直接的に、または介在するＩ／Ｏコントローラを通じて、システムに結合され得る。ネットワーク・アダプタがシステムに結合され、介在するプライベート・ネットワークまたはパブリック・ネットワークを通じて、データ処理システムを、他のデータ処理システムまたはリモート・プリンタまたは記憶デバイスに結合できるようにしてもよい。モデム、ケーブル・モデム、およびイーサネット（Ｒ）・カードは、利用可能なネットワーク・アダプタのうちの、ごくわずかのタイプにすぎない。

本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、限定することを意図するものではない。本明細書で使用される場合、単数形「ある（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、文脈上特に明記されていない限り、複数形も含むことを意図している。「備える」または「備えている」あるいはその両方の用語は、本明細書で使用される場合、記載された特徴、整数、ステップ、動作、要素、またはコンポーネントあるいはその組合せの存在を示すが、１つまたは複数の他の機能、整数、ステップ、動作、要素、コンポーネント、またはこれらのグループ、あるいはその組合せの存在または追加を除外するものではないことが、さらに理解されよう。

添付の特許請求の範囲内のすべての手段またはステップおよび機能要素の対応する構造、材料、動作、および均等物がある場合それらは、具体的に特許請求されるときに、他の特許請求される要素と組み合わせて機能を実行するための任意の構造、材料、または動作を含むことが意図されている。１つまたは複数の実施形態の説明は、例示および説明の目的で提示されているが、網羅的であること、または開示された形態に限定されることを意図するものではない。多くの変更形態および変形形態があることは、当業者には明らかであろう。実施形態は、様々な態様および実際の適用を最も適切に説明するため、また企図されている特定の使用に適した様々な変更を加えた様々な実施形態を当業者が理解できるようにするために選択および説明されたものである。

Claims (13)

1. コンピューティング環境内の処理を容易にするためのコンピュータ実施方法であって、
   前記コンピューティング環境のプロセッサ内でストレージ・キー変更イベントが発生したかどうかを判定するステップであって、前記判定するステップが、ストレージ・キーの１つまたは複数の選択されたフィールドが更新されたかどうかを確認することを含み、前記ストレージ・キーが、メモリ・ブロックに関連付けられ、前記メモリ・ブロックへのアクセスを制御し、前記ストレージ・キー変更イベントが、前記ストレージ・キーの前記１つまたは複数の選択されたフィールドが更新されたと前記確認が示したことに基づいて発生する、前記判定するステップと、
   前記ストレージ・キー変更イベントが発生したとの判定に基づいて、前記ストレージ・キー変更イベントの通知を提供するステップと
   を含む、コンピュータ実施方法。
2. 通知を提供する前記ステップが、前記ストレージ・キー変更イベントが発生したとの判定に基づいて、前記ストレージ・キー変更イベントの通知を割り込みによって提供することを含む、請求項１に記載の方法。
3. 前記確認することが、前記ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含み、前記ストレージ・キー変更イベントが、前記ストレージ・キーの前記１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたと前記確認が示したことに基づいて発生する、請求項１に記載の方法。
4. 前記ストレージ・キー変更イベントが発生したかどうかを判定する前記ステップが、指定されたストレージ領域内に前記メモリ・ブロックがあるかどうかを判定することをさらに含み、前記ストレージ・キー変更イベントが、前記ストレージ・キーの前記１つまたは複数の選択されたフィールドが更新され、かつ前記指定されたストレージ領域内に前記メモリ・ブロックがあると前記確認が示したことに基づいて発生する、請求項１に記載の方法。
5. 前記確認することが、前記ストレージ・キーの１つまたは複数の選択されたフィールドがアクセス例外なしに更新されたかどうかを確認することを含み、前記ストレージ・キー変更イベントが、前記ストレージ・キーの前記１つまたは複数の選択されたフィールドがアクセス例外なしに更新され、かつ前記指定されたストレージ領域内に前記メモリ・ブロックがあると前記確認が示したことに基づいて発生する、請求項４に記載の方法。
6. 前記指定されたストレージ領域が、第１の位置で指定されたメモリの開始アドレスおよび第２の位置で指定されたメモリの終了アドレスによって定義される、請求項４に記載の方法。
7. 前記第１の位置が選択された制御レジスタであり、前記第２の位置が別の選択された制御レジスタである、請求項６に記載の方法。
8. 前記終了アドレスが前記開始アドレスにラップ・アラウンドし、前記開始アドレスおよび前記終了アドレスの選択された数の下位ビットが、２つ以上のメモリ・ブロックを含むように、前記指定されたストレージ領域の前記定義に使用される、請求項６に記載の方法。
9. 前記指定されたストレージ領域内に前記メモリ・ブロックがあるかどうかを判定することが、前記指定されたストレージ領域内に前記メモリ・ブロックのメモリの１つまたは複数のユニットがあるかどうかを判定することを含む、請求項４に記載の方法。
10. 前記１つまたは複数の選択されたフィールドが、前記ストレージ・キーのアクセス制御フィールドを含む、請求項１に記載の方法。
11. 前記１つまたは複数の選択されたフィールドが、前記ストレージ・キーのフェッチ保護フィールドを含む、請求項１に記載の方法。
12. 請求項１ないし１１のいずれか一項に記載の方法のステップのすべてを実行するように適合された手段を含むシステム。
13. コンピュータ・プログラムであって、前記コンピュータ・プログラムがコンピュータ・システム上で実行されると、請求項１ないし１１のいずれか一項に記載の方法のステップのすべてを実行するための命令を含むコンピュータ・プログラム。

Images