JP7324240B2 - power supply - Google Patents
power supply Download PDFInfo
- Publication number
- JP7324240B2 JP7324240B2 JP2021035661A JP2021035661A JP7324240B2 JP 7324240 B2 JP7324240 B2 JP 7324240B2 JP 2021035661 A JP2021035661 A JP 2021035661A JP 2021035661 A JP2021035661 A JP 2021035661A JP 7324240 B2 JP7324240 B2 JP 7324240B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- power loop
- loop circuit
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、半導体素子や容量素子、制御IC等が実装された回路基板を備える電源装置に関する。 The present invention relates to a power supply device having a circuit board on which semiconductor elements, capacitive elements, control ICs, and the like are mounted.
この種の電源装置に関して従来、構成部品の伝導放熱構造に着目した先行技術が知られている(例えば、特許文献1参照。)。この先行技術は、高熱を発生するパワー半導体を高発熱部品とし、一方、それ自身では発熱の少ない入力フィルタや制御回路、電解コンデンサ等を低発熱部品として区分し、高発熱部品と低発熱部品とで実装先の基板を別々に分離した構造を採用している。 Regarding this type of power supply device, there is known a prior art that focuses on the conductive heat dissipation structure of the component parts (see, for example, Patent Document 1). In this prior art, power semiconductors that generate high heat are classified as high heat generation parts, while input filters, control circuits, electrolytic capacitors, etc., which themselves generate little heat, are classified as low heat generation parts. A structure is adopted in which the substrates to be mounted are separated from each other.
しかしながら、先行技術の構造では、高発熱部品の熱から低発熱部品を保護するために、分離した基板同士を高さ方向に大きく隔離して配置しているため、それだけ電源装置(ユニット)全体の容積が不用意に増大してしまっている。これは、パワー半導体部品の放熱にヒートシンクを使用した場合についても同様であり、仮に、高さ方向で基板の配置を低く抑えることができたとしても、代わりに放熱用のヒートシンクを基板上に配置すると、結果的に装置全体の体積が増大してしまうという問題がある。 However, in the structure of the prior art, in order to protect the low heat generation components from the heat of the high heat generation components, the separated substrates are arranged in a large separation in the height direction, so the power supply device (unit) as a whole is reduced accordingly. The volume has increased inadvertently. This is also the case when a heat sink is used to dissipate heat from power semiconductor components. Even if the height of the board can be kept low, a heat sink for heat dissipation is placed on the board instead. As a result, there is a problem that the volume of the entire device increases.
本発明は、ユニットの小型化を図ることができる技術を提供するものである。 The present invention provides a technology capable of miniaturizing the unit.
本発明は、電源装置を提供する。本発明は、以下の解決手段を採用する。なお、以下の解決手段は、単独又は複数の組み合わせにより本発明の電源装置を実現可能であり、電源装置が全ての解決手段を常に備えていなくてもよい。
(1)パワー半導体部品を全て面実装化する。
(2)ヒートシンクやヒートパイプといった放熱部品を基板に実装しない。
(3)制御IC部品の実装先をパワー半導体部品とは別基板化する。
(4)電解コンデンサ(バルクコンデンサ)を複数実装する。
The present invention provides a power supply. The present invention employs the following solutions. It should be noted that the power supply device of the present invention can be realized by the following solution means alone or in combination, and the power supply device does not always have to have all the solution means.
(1) All power semiconductor components are surface-mounted.
(2) Do not mount heat dissipation components such as heat sinks and heat pipes on the board.
(3) The control IC component is mounted on a different board from the power semiconductor component.
(4) Mount multiple electrolytic capacitors (bulk capacitors).
上記解決手段(1)~(4)の課題に対する技術的なアプローチは、概要以下の通りである。
すなわち、解決手段(1)は、パワー半導体部品には全て面実装部品を使用することで、空間的な密度を下げることに寄与する。パワー半導体部品の面実装化により、高さ方向への体積の増大が抑えられ、ユニットの小型化を実現することができる。
Technical approaches to the problems of the above solutions (1) to (4) are outlined below.
That is, solution (1) contributes to lowering the spatial density by using surface-mounted parts for all power semiconductor parts. Surface-mounting of power semiconductor components suppresses an increase in volume in the height direction, making it possible to reduce the size of the unit.
解決手段(2)は、パワー半導体部品の面実装化とともに採用される。すなわち、パワー半導体部品の熱は、実装先のパワーループ回路基板を通じて放熱されるため、ヒートシンクやヒートパイプといった放熱部品を使用する必要がなくなる。これにより、ユニットの小型化を実現することができる。その一方で、面実装タイプのパワー半導体部品を実装するためには、基板面に添う方向(基板面上)のスペースを確保する必要が生じてくることになる。 Solution (2) is employed together with surface mounting of power semiconductor components. That is, since the heat of the power semiconductor component is dissipated through the power loop circuit board on which it is mounted, there is no need to use heat dissipating components such as heat sinks and heat pipes. Thereby, miniaturization of the unit can be realized. On the other hand, in order to mount a surface mount type power semiconductor component, it becomes necessary to secure a space in the direction along the substrate surface (above the substrate surface).
ここで、解決手段(3)が好適に採用される。すなわち、パワー半導体部品(パワーループ用部品)については、実装先をパワーループ回路基板に集約することとし、それらの制御に必要な複数の制御IC部品については、別途小型化(小基板化)した制御回路基板上に実装することとする。これにより、パワーループ回路基板上には、全てのパワーループ用部品を面実装するのに充分なスペースが確保されることになり、ユニットの小型化を実現することができる。 Here, solution (3) is preferably adopted. In other words, the power semiconductor parts (parts for the power loop) were mounted on the power loop circuit board, and the multiple control IC parts required for their control were separately miniaturized (reduced to a small board). It shall be mounted on the control circuit board. As a result, sufficient space is secured on the power loop circuit board for surface-mounting all the power loop components, and the size of the unit can be reduced.
なお、基板を別々に分離したという手法であれば、既に先行技術(特許文献1)等においても採用されているが、本発明の解決手段(3)には以下の技術的特徴がある。
すなわち、構造的には別基板化していても、制御回路基板上で全ての制御IC部品には安定した基準電位が付与されている必要があり、そのためには、パワーループ回路基板上にある電解コンデンサ(バルクコンデンサ)の基準電位に対して安定的に接続されている必要がある。しかし、構造的に別基板化すると、パワーループ回路基板上の基準電位となる領域から各制御IC部品の基準電位に接続するための導体(パターン)の距離が長くなり、かつ、距離のばらつきによって制御IC部品ごとの基準電位が不安定になるリスクがある。例えば、動作周波数の異なる複数の制御IC部品が用いられている場合、基準電位に直近の制御IC部品の周波数に影響されて基準電位レベルが揺らぎ、その他の制御IC部品に与える基準電位が不安定となりやすい。
Note that the method of separating the substrates separately has already been adopted in the prior art (Patent Document 1), etc., but the solution (3) of the present invention has the following technical features.
In other words, even if they are structurally separate substrates, all control IC parts must be supplied with a stable reference potential on the control circuit substrate. It must be connected stably to the reference potential of the capacitor (bulk capacitor). However, if the substrate is structurally separated, the distance of the conductor (pattern) for connecting from the reference potential area on the power loop circuit board to the reference potential of each control IC component becomes longer, and the distance variation causes There is a risk that the reference potential of each control IC part becomes unstable. For example, when a plurality of control IC parts with different operating frequencies are used, the reference potential level fluctuates due to the influence of the frequency of the control IC part closest to the reference potential, and the reference potential applied to the other control IC parts becomes unstable. easy to become.
〔第1構成〕
そこで本発明の電源装置は、制御回路基板のパワーループ回路基板への実装に際し、電解コンデンサの基準電位となる領域を有したパワーループ回路基板に対して制御回路基板を平行な姿勢で配置することとしている。
[First configuration]
Therefore, in the power supply device of the present invention, when the control circuit board is mounted on the power loop circuit board, the control circuit board is arranged in parallel with the power loop circuit board having a region serving as the reference potential of the electrolytic capacitor. and
上記の構成とすることで、制御回路基板上の任意の複数点に対して、パワーループ回路基板上で電解コンデンサの基準電位となる領域から最短の距離で導体(配線)を接続することができる。このような「最短距離での接続」は、制御回路基板がパワーループ回路基板と平行に実装されていることによって実現可能なものであり、仮に制御回路基板がパワーループ回路基板に対して垂直に実装されていた場合は実現できない。すなわち、この場合はパワーループ回路基板上の基準電位の位置から制御回路基板上の任意の複数点までの距離が垂直方向で大きくばらつくため、より高い地点までの距離はどのようにしても長くなってしまうからである。 With the above configuration, conductors (wiring) can be connected to arbitrary multiple points on the control circuit board at the shortest distance from the reference potential area of the electrolytic capacitor on the power loop circuit board. . Such "connection at the shortest distance" can be realized by mounting the control circuit board parallel to the power loop circuit board. It cannot be realized if it is implemented. That is, in this case, the distances from the position of the reference potential on the power loop circuit board to arbitrary points on the control circuit board vary greatly in the vertical direction, so the distance to higher points will be longer no matter what. This is because
この点、本発明のように制御回路基板がパワーループ回路基板に対して平行に配置されていれば、パワーループ回路基板上で基準電位となる領域から制御回路基板上の任意の点までの垂直方向の高さは均一になるため、複数の制御IC部品が制御回路基板上の任意の位置に実装されていても、それぞれの基準電位までの距離は最短とすることができる。これにより、導体配線をより短くし、電源装置動作時に制御IC部品ごとの基準電位が不安定化するリスクを確実に抑えることができる。 In this regard, if the control circuit board is arranged parallel to the power loop circuit board as in the present invention, the vertical voltage from the area serving as the reference potential on the power loop circuit board to an arbitrary point on the control circuit board Since the height in the direction is uniform, even if a plurality of control IC components are mounted at arbitrary positions on the control circuit board, the distance to each reference potential can be minimized. As a result, the conductor wiring can be made shorter, and the risk of destabilizing the reference potential of each control IC component during operation of the power supply can be reliably suppressed.
さらに第1構成によれば、構造的に制御回路基板を小型化し、パワーループ回路基板をメイン基板(規格サイズの基板)にすることで、パワーループ回路基板の導体パターンインピーダンスが下がり、ノイズの発生リスクを抑えることができるという効果もある。さらには、基板面積を大きく取ることができることから、導体パターンからの放熱効果も上昇する。 Furthermore, according to the first configuration, by structurally downsizing the control circuit board and using the power loop circuit board as the main board (standard size board), the conductor pattern impedance of the power loop circuit board is lowered and noise is generated. It also has the effect of reducing risk. Furthermore, since a large substrate area can be secured, the heat radiation effect from the conductor pattern is also improved.
〔第2構成〕
パワーループ回路基板は、少なくとも2個以上の電解コンデンサをそれぞれの端子が線状に配列される位置関係で実装されることにより、複数の電解コンデンサの基準電位となる領域が複数の端子の配列に沿った線状に形成されている構成とすることができる。
[Second configuration]
In the power loop circuit board, at least two electrolytic capacitors are mounted in a positional relationship in which the respective terminals are arranged linearly, so that the area serving as the reference potential of the plural electrolytic capacitors is arranged in the arrangement of the plural terminals. It can be set as the structure currently formed in the linear shape which followed.
これにより、パワーループ回路基板(メイン基板)上に形成する基準電位の面積(範囲)を点状から線状にまで拡張することができ、このように面積を拡張された基準電位の領域から制御回路基板への基準電位の配線長をより短く、かつ容易にすることができる。 As a result, the area (range) of the reference potential formed on the power loop circuit board (main board) can be expanded from a point-like shape to a linear shape, and the area can be controlled from the expanded reference potential region. The wiring length of the reference potential to the circuit board can be made shorter and easier.
〔第3構成〕
制御回路基板は、パワーループ回路基板に対して平行な姿勢で実装された電解コンデンサの本体部とパワーループ回路基板との間に配置されている構成とすることができる。
[Third configuration]
The control circuit board can be arranged between the power loop circuit board and the main body of the electrolytic capacitor mounted in a posture parallel to the power loop circuit board.
これにより、パワーループ回路基板から見ると、先ず直上に平行な姿勢で制御回路基板が配置され、その上に円柱形状の本体部を横向き(水平)にした電解コンデンサが配置された位置関係となり、空間効率を高めてユニットの小型化に寄与することができる。 As a result, when viewed from the power loop circuit board, the control circuit board is first placed in a parallel position directly above, and the electrolytic capacitor is placed above it with the cylindrical main body facing sideways (horizontal). It is possible to improve the space efficiency and contribute to the miniaturization of the unit.
〔第4構成〕
そして、AC-DC変換部やDC-DC変換部等の変換部(変換回路)に使用されるスイッチング半導体素子は、面実装型のパワーループ部品としてパワーループ回路基板に面実装されることにより、放熱用ヒートシンクを使用することなく、スイッチング半導体素子の放熱がパワーループ回路基板を伝達して行われる構成とする。
[Fourth configuration]
The switching semiconductor element used in the conversion section (conversion circuit) such as the AC-DC conversion section and the DC-DC conversion section is surface-mounted on the power loop circuit board as a surface-mounted power loop component, The heat dissipation of the switching semiconductor element is conducted through the power loop circuit board without using a heat sink for heat dissipation.
これにより、ヒートシンク等の放熱用部品を廃止し、全体の小型化や低コスト化を図ることができる。 As a result, heat radiation components such as heat sinks can be eliminated, and the overall size and cost can be reduced.
本発明によれば、ユニットの小型化を実現することができる。 According to the present invention, miniaturization of the unit can be realized.
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態では、電源装置の一例として規格サイズ(例えば3インチ×5インチ)のAC-DC変換電源装置を挙げているが、本発明はこれに限られるものではない。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, an AC-DC conversion power supply with a standard size (for example, 3 inches by 5 inches) is taken as an example of the power supply, but the present invention is not limited to this.
図1は、AC-DC変換電源装置100の全体構成を示す機能ブロック図である。AC-DC変換電源装置100は、構造的に分離された2つの基板で構成されており、1つがメイン基板となるパワーループ回路基板102であり、もう1つがサブ基板となる制御回路基板130である。図1のブロック構成中、AC-DC変換部及びDC-DC変換部を構成する各種機能ブロックは全てパワーループ回路基板102上に配置されているが、1次側の制御IC152,154,156は全て制御回路基板130上に配置されている。以下、AC-DC変換電源装置100の機能ブロック構成について説明する。 FIG. 1 is a functional block diagram showing the overall configuration of an AC-DC conversion power supply device 100. As shown in FIG. The AC-DC conversion power supply device 100 is composed of two structurally separated boards, one being a power loop circuit board 102 as a main board and the other being a control circuit board 130 being a sub board. be. In the block configuration of FIG. 1, various functional blocks constituting the AC-DC converter and the DC-DC converter are all arranged on the power loop circuit board 102, but the control ICs 152, 154, 156 on the primary side are All are arranged on the control circuit board 130 . The functional block configuration of the AC-DC conversion power supply device 100 will be described below.
〔メイン基板(パワーループ回路基板)〕
AC-DC変換電源装置100は、1次側要素として入力フィルタ105、整流部109、力率改善回路(PFC)110、バルクコンデンサ111、LLC共振回路112等を備える他、補助電源回路114を備えている。また、AC-DC変換電源装置100は、2次側要素として同期整流部128、平滑部129等を備える他、2次側制御回路127を備えている。
[Main board (power loop circuit board)]
The AC-DC conversion power supply device 100 includes an input filter 105, a rectifier 109, a power factor correction circuit (PFC) 110, a bulk capacitor 111, an LLC resonance circuit 112, etc. as primary side elements, and an auxiliary power supply circuit 114. ing. The AC-DC conversion power supply device 100 also includes a secondary side control circuit 127 in addition to a synchronous rectification section 128 and a smoothing section 129 as secondary side elements.
AC電源からの入力は、入力フィルタ105でノイズフィルタリングされ、整流部109で全波整流された後、力率改善回路110でのスイッチングを経て、バルクコンデンサ111に昇圧されたエネルギが蓄積される。入力フィルタ105はインダクタ(図1に示されないL1,L2等)を有しており、また、整流部109は、ダイオードブリッジを構成するパワー半導体(D1,D2,D3,D4)等を有しており、力率改善回路110はインダクタやスイッチング半導体素子(Q1,Q2,Q3)、整流ダイオード等を有している。LLC共振回路112はスイッチング半導体素子(Q4,Q5)やコンデンサ、インダクタ、トランスT1を有する。そして、LLC共振回路112がトランスT1の1次側を駆動(DC-DC変換)し、2次側で同期整流及び平滑化が行われて低電圧の大電流としてDC出力される。 The input from the AC power supply is noise-filtered by the input filter 105, full-wave rectified by the rectifier 109, then switched by the power factor correction circuit 110, and boosted energy is stored in the bulk capacitor 111. The input filter 105 has inductors (L1, L2, etc. not shown in FIG. 1), and the rectifying section 109 has power semiconductors (D1, D2, D3, D4), etc. that form a diode bridge. The power factor correction circuit 110 includes inductors, switching semiconductor elements (Q1, Q2, Q3), rectifier diodes, and the like. The LLC resonant circuit 112 has switching semiconductor elements (Q4, Q5), a capacitor, an inductor, and a transformer T1. Then, the LLC resonance circuit 112 drives the primary side of the transformer T1 (DC-DC conversion), synchronous rectification and smoothing are performed on the secondary side, and a large current of low voltage is output as a DC current.
補助電源回路114は、整流部109からのDC電流で補助電源用のトランスT2を駆動し、2次側制御回路127に補助電力を供給する。2次側制御回路127は、同期整流制御部127aや過電流保護部127b、過電圧保護部127c、過熱保護部127d等の2次側回路を有している。 The auxiliary power supply circuit 114 drives the transformer T2 for auxiliary power supply with the DC current from the rectifying section 109 and supplies auxiliary power to the secondary side control circuit 127 . The secondary side control circuit 127 has secondary side circuits such as a synchronous rectification control section 127a, an overcurrent protection section 127b, an overvoltage protection section 127c, and an overheat protection section 127d.
〔サブ基板(制御回路基板)〕
AC-DC変換電源装置100は、力率改善回路110(スイッチング半導体素子Q1,Q2,Q3)の動作を制御IC152で制御し、また、LLC共振回路112(スイッチング半導体素子Q4,Q5)の動作を制御IC154で制御する他、2次側制御回路127の動作用に補助電源回路114(トランスT2の駆動)を制御IC156で制御する。
[Sub board (control circuit board)]
The AC-DC conversion power supply device 100 controls the operation of the power factor correction circuit 110 (switching semiconductor elements Q1, Q2, Q3) with the control IC 152, and also controls the operation of the LLC resonance circuit 112 (switching semiconductor elements Q4, Q5). In addition to being controlled by the control IC 154 , the control IC 156 controls the auxiliary power supply circuit 114 (driving the transformer T<b>2 ) for the operation of the secondary side control circuit 127 .
〔複数の電解コンデンサ〕
ここで、本実施形態では、機能ブロック要素としてのバルクコンデンサ111に2つの電解コンデンサC10,C20を用いることで、複数の電解コンデンサC10,C20のマイナス端子を線状に配列し、これを基準に、マイナス端子の配列に沿って線状に延びる基準電位の領域(グランドパターンGP0)をパワーループ回路基板102に形成している。これにより、電解コンデンサC10,C20の基準電位となる領域が「点」から「線」に拡張されている。なお、電解コンデンサC10,C20の基準電位は、1次側パワーループ全体の基準電位となっている。
[Multiple electrolytic capacitors]
Here, in this embodiment, two electrolytic capacitors C10 and C20 are used for the bulk capacitor 111 as a function block element, and the negative terminals of the plurality of electrolytic capacitors C10 and C20 are linearly arranged. , a reference potential region (ground pattern GP0) linearly extending along the arrangement of the negative terminals is formed on the power loop circuit board 102. As shown in FIG. As a result, the area serving as the reference potential of the electrolytic capacitors C10 and C20 is expanded from the "point" to the "line". The reference potential of the electrolytic capacitors C10 and C20 is the reference potential of the entire primary side power loop.
〔制御ICのグランド配線〕
サブ基板である制御回路基板130との接続に関しては、パワーループ回路基板102において電解コンデンサC10,C20の基準電位が線状の領域に形成されているため、各制御IC152,154,156へ最短でグランド配線(GP1,GP2,GP3)を接続することができる。すなわち、制御回路基板130上で制御IC152,154,156が各所に分かれて実装(配置)されていても、パワーループ回路基板102側の基準電位の領域から制御回路基板130側の各所への配線をいずれも最短に抑えることができる。これは、上記のように電解コンデンサC10,C20により基準電位の領域が線状に形成されていることに加えて、制御回路基板130がパワーループ回路基板102に対して平行に配置されていることも一因となっている。以下、この点について説明する。
[Ground wiring of control IC]
Regarding the connection with the control circuit board 130, which is a sub-board, since the reference potentials of the electrolytic capacitors C10 and C20 are formed in a linear region on the power loop circuit board 102, each control IC 152, 154, 156 can be Ground wiring (GP1, GP2, GP3) can be connected. That is, even if the control ICs 152, 154, and 156 are separately mounted (arranged) on the control circuit board 130, wiring from the reference potential area on the power loop circuit board 102 side to various places on the control circuit board 130 side can be minimized. This is because the control circuit board 130 is arranged parallel to the power loop circuit board 102 in addition to the fact that the reference potential region is linearly formed by the electrolytic capacitors C10 and C20 as described above. is also a factor. This point will be described below.
〔全体構造〕
図2は、AC-DC変換電源装置100の全体構造を示す斜視図である。図3は、電解コンデンサC10,C20及び制御回路基板130をパワーループ回路基板102から分離した状態で示す分解斜視図である。
[Overall structure]
FIG. 2 is a perspective view showing the overall structure of the AC-DC conversion power supply device 100. As shown in FIG. 3 is an exploded perspective view showing the electrolytic capacitors C10, C20 and the control circuit board 130 separated from the power loop circuit board 102. FIG.
上記のように、AC-DC変換電源装置100はパワーループ回路基板102及び制御回路基板130を備えており、メインのパワーループ回路基板102が規格化された外形寸法(例えば3インチ×5インチ)を有するのに対し、サブの制御回路基板130は外形が小型化されていることが分かる。また、この種の電源装置において、電解コンデンサC10,C20は通常、円柱形状の本体部を水平に寝かせた状態で実装される場合が多いが、さらに本実施形態では、パワーループ回路基板102と2つの電解コンデンサC10,C20の本体部との間に制御回路基板130が配置されている。 As described above, the AC-DC conversion power supply 100 includes the power loop circuit board 102 and the control circuit board 130, and the main power loop circuit board 102 has standardized external dimensions (eg, 3 inches by 5 inches). , whereas the sub control circuit board 130 has a smaller outer shape. Further, in this type of power supply device, the electrolytic capacitors C10 and C20 are usually mounted in a state in which the cylindrical body portion is laid horizontally. A control circuit board 130 is arranged between the body portions of the two electrolytic capacitors C10 and C20.
その他、パワーループ回路基板102には上記のインダクタL1,L2やトランスT1,T2が実装されている他、AC電源の入力コネクタ104や電子部品106,107,108等が図2及び図3の上面に実装されている。また、パワーループ回路基板102には、2次側のサブ基板120や各種の電子部品122が実装されている他、DC電源の出力コネクタ124や信号出力コネクタ126等が実装されている。 In addition, the inductors L1 and L2 and the transformers T1 and T2 are mounted on the power loop circuit board 102, and the AC power supply input connector 104 and electronic components 106, 107, 108, etc. are mounted on the upper surface of FIGS. is implemented in The power loop circuit board 102 is mounted with a secondary side sub-board 120 and various electronic components 122, as well as a DC power supply output connector 124, a signal output connector 126, and the like.
電解コンデンサC10,C20は、それぞれ両極の端子10a,20aが略直角に屈曲され、パワーループ回路基板102のスルーホール102aに挿通して実装されている。ただし、2つの電解コンデンサC10,C20の本体部が軸方向(基板面方向)で互いにずれているため、スルーホール102aは4つが全て同一線上にはなく、僅かにずれているが、全体としては線状に配列されている。 Electrolytic capacitors C10 and C20 are mounted so that terminals 10a and 20a of both poles are bent substantially at a right angle and inserted through through holes 102a of power loop circuit board 102, respectively. However, since the body portions of the two electrolytic capacitors C10 and C20 are offset from each other in the axial direction (substrate surface direction), the four through holes 102a are not all on the same line and are slightly offset, but overall arranged linearly.
また、制御回路基板130には、その一側縁部にU字形状の切欠部130aが4箇所に形成されており、4本の端子10a,20aがそれぞれ対応する位置の切欠部130a内に収容されている。4つの切欠部130aもまた、2つの電解コンデンサC10,C20の位置関係に合わせて長さが異なっている。 The control circuit board 130 has four U-shaped cutouts 130a formed on one side edge thereof, and the four terminals 10a and 20a are accommodated in the cutouts 130a at corresponding positions. It is The four notches 130a also have different lengths according to the positional relationship between the two electrolytic capacitors C10 and C20.
パワーループ回路基板102と制御回路基板130との接続は、図示しない接続端子配列(図3に符号132のみ示す)を用いて行われている。このため、制御回路基板130の別の一側縁部には多数のスルーホール130bが配列して形成されているとともに、パワーループ回路基板102にも対応する位置に多数のスルーホール102bが配列して形成されている。また、制御回路基板130は、スルーホール103bとは別の位置でも図示しない接続端子を用いて接続されるとともに、図示しない支持用の端子を用いてパワーループ回路基板102に支持されている。 The connection between the power loop circuit board 102 and the control circuit board 130 is made using a connection terminal arrangement (not shown) (only reference numeral 132 is shown in FIG. 3). For this reason, a large number of through holes 130b are arranged in another side edge of the control circuit board 130, and a large number of through holes 102b are arranged in positions corresponding to the power loop circuit board 102 as well. formed by The control circuit board 130 is also connected to the through hole 103b using a connection terminal (not shown), and is supported by the power loop circuit board 102 using a supporting terminal (not shown).
図4は、AC-DC変換電源装置100の平面図(A)及び正面図(B)である。図4にも示されているように、制御回路基板130は、平面視で2つの電解コンデンサC10,C20の本体部の投影範囲より僅かに大きい外形を有している。ただし、制御回路基板130の外形寸法はこの例に限るものではない。 4A and 4B are a plan view (A) and a front view (B) of the AC-DC conversion power supply device 100. FIG. As also shown in FIG. 4, the control circuit board 130 has an outline that is slightly larger than the projection range of the main bodies of the two electrolytic capacitors C10 and C20 in plan view. However, the outer dimensions of the control circuit board 130 are not limited to this example.
また、制御回路基板130はパワーループ回路基板102に対して平行となる姿勢で実装されるとともに、パワーループ回路基板102からの位置が大多数の実装部品より低く抑えられている。このため、制御回路基板130の上方に電解コンデンサC10,C20の本体部が配置されていても、パワーループ回路基板102からの高さは他の実装部品(例えば、インダクタL1,L2、トランスT1,T3、2次側サブ基板120等)よりも低い。 In addition, the control circuit board 130 is mounted parallel to the power loop circuit board 102, and the position from the power loop circuit board 102 is kept lower than most of the mounted components. Therefore, even if the bodies of the electrolytic capacitors C10 and C20 are arranged above the control circuit board 130, the height from the power loop circuit board 102 is higher than that of other mounted components (eg inductors L1 and L2, transformers T1, T1, etc.). T3, secondary side sub-substrate 120, etc.).
なお、図3、図4等には示されていないが、パワーループ回路基板102の上面側には、その他のコンデンサやインダクタ、抵抗、フォトトランジスタ等の電子部品が各所に実装されている。 Although not shown in FIGS. 3 and 4, other electronic components such as capacitors, inductors, resistors, and phototransistors are mounted on the upper surface of the power loop circuit board 102 at various locations.
〔パワーループ用部品の面実装化〕
図5は、AC-DC変換電源装置100の底面図である。このため図5には、パワーループ回路基板102の底面側に実装された各種の電子部品が適宜示されている。また図5には、パワーループ回路基板102の上面側に実装される制御回路基板130及び電解コンデンサC10,C20の配置が破線で示されている。
[Surface mounting of power loop components]
5 is a bottom view of the AC-DC conversion power supply device 100. FIG. Therefore, various electronic components mounted on the bottom side of the power loop circuit board 102 are appropriately shown in FIG. Also, in FIG. 5, the arrangement of the control circuit board 130 and the electrolytic capacitors C10 and C20 mounted on the upper surface side of the power loop circuit board 102 is indicated by broken lines.
図5に示されているように、パワーループ回路基板102の底面側には、上記のパワー半導体D1,D2,D3,D4やスイッチング半導体素子Q1,Q2,Q3,Q4,Q5が各所に実装されている。これらのパワーループ用部品は、いずれも面実装タイプのものが用いられることで、パワーループ回路基板102の底面側に面実装されている。なお、図5には示されていないが、パワーループ回路基板102の底面側には、その他の1次側及び2次側に用いられる整流ダイオードやスイッチング半導体素子(MOSFET)等が各所に面実装されている他、コンデンサや抵抗等の電子部品も実装されている。 As shown in FIG. 5, the power semiconductors D1, D2, D3 and D4 and the switching semiconductor elements Q1, Q2, Q3, Q4 and Q5 are mounted on the bottom surface of the power loop circuit board 102. ing. These power loop components are all surface-mounted on the bottom surface of the power loop circuit board 102 by using surface-mounted components. Although not shown in FIG. 5, on the bottom side of the power loop circuit board 102, other rectifying diodes and switching semiconductor elements (MOSFETs) used for the primary and secondary sides are surface-mounted in various places. In addition, electronic parts such as capacitors and resistors are also mounted.
〔グランド配線〕
図6は、AC-DC変換電源装置100の底面視で、パワーループ回路基板102から制御回路基板130を分離した状態を示す図である。また、図6には、パワーループ回路基板102に形成されたグランドパターンGP0やグランド配線GP1,GP2,GP3が網掛けで示されている。なお、図6では煩雑化を防止するため、各種の半導体部品を二点鎖線で示している。
[Ground wiring]
FIG. 6 is a bottom view of the AC-DC conversion power supply device 100 showing a state in which the control circuit board 130 is separated from the power loop circuit board 102. FIG. In addition, in FIG. 6, the ground pattern GP0 and the ground wirings GP1, GP2, and GP3 formed on the power loop circuit board 102 are shaded. In addition, in FIG. 6, various semiconductor components are indicated by two-dot chain lines in order to prevent complication.
上記のように、グランドパターンGP0は、2つの電解コンデンサC10,C20のマイナス側の端子10a,20aを基準として形成された基準電位の領域である。本実施形態では、2つの電解コンデンサC10,C20の端子10a,20aが線状に配列されることで、2本のマイナス側端子10a,20aに跨がるグランドパターンGP0が線状(直線状でなくてもよい)に延びるように形成されていることが分かる。 As described above, the ground pattern GP0 is a reference potential region formed with reference to the negative terminals 10a and 20a of the two electrolytic capacitors C10 and C20. In the present embodiment, the terminals 10a and 20a of the two electrolytic capacitors C10 and C20 are linearly arranged so that the ground pattern GP0 spanning the two negative terminals 10a and 20a is linear (linear). ) is formed to extend to
そして、このようなグランドパターンGP0からは、3系統のグランド配線GP1,GP2,GP3が制御回路基板130と対向する範囲に向けて延びており、このうちグランド配線GP1は、上記のスルーホール102b,130bを通じて制御回路基板130に接続している。また、他のグランド配線GP2は、例えば2つの電解コンデンサC10,C20の間の位置でスルーホール102cに接続し、これと対向する位置に形成されたスルーホール130cで制御回路基板130に接続している。そして残りのグランド配線GP3は、先のグランド配線GP1とは反対側に延びてスルーホール102bとは別の位置に形成されたスルーホール102dに接続し、これと対向する位置に形成されたスルーホール130dで制御回路基板130に接続している。 From such a ground pattern GP0, three systems of ground wirings GP1, GP2, and GP3 extend toward a range facing the control circuit board 130. Among them, the ground wiring GP1 extends through the through holes 102b and 102b. It is connected to the control circuit board 130 through 130b. Another ground wiring GP2 is connected to the through hole 102c at a position between the two electrolytic capacitors C10 and C20, for example, and is connected to the control circuit board 130 through a through hole 130c formed at a position opposite to the through hole 102c. there is The remaining ground wiring GP3 is connected to a through-hole 102d formed at a position different from the through-hole 102b by extending in the opposite direction to the ground wiring GP1, and is formed at a position opposite to the through-hole 102d. It is connected to the control circuit board 130 at 130d.
なお、図6に示すグランドパターンGP10、グランド配線GP1,GP2,GP3は、パワーループ回路基板102の内層に形成されていてもよい。 The ground pattern GP10 and the ground wirings GP1, GP2, and GP3 shown in FIG. 6 may be formed in the inner layer of the power loop circuit board 102. FIG.
制御回路基板130には、3系統のグランド配線GP1,GP2,GP3にそれぞれ対向して3つのグランドパターンGP10,GP20,GP30が形成されている。なお、これらグランドパターンGP10,GP20もまた、制御回路基板130の内層に形成されている。 Three ground patterns GP10, GP20, and GP30 are formed on the control circuit board 130 so as to face the three systems of ground wiring GP1, GP2, and GP3, respectively. These ground patterns GP10 and GP20 are also formed in the inner layer of the control circuit board 130. As shown in FIG.
そして、グランド配線GP1に対向するグランドパターンGP10が上記のスルーホール130bに接続されており、グランド配線GP2に対向するグランドパターンGP20が上記のスルーホール130cに接続されており、そして、グランド配線GP3に対向するグランドパターンGP30が上記のスルーホール130dに接続されている。 A ground pattern GP10 facing the ground wiring GP1 is connected to the through hole 130b, a ground pattern GP20 facing the ground wiring GP2 is connected to the through hole 130c, and a ground wiring GP3 is connected to the ground wiring GP3. The opposing ground pattern GP30 is connected to the through hole 130d.
図6には示されていないが、上記の制御IC152,154,156がパワーループ回路基板102と対向する制御回路基板130の面(下面)に実装されている。そして、制御IC152のグランド端子が上記のグランドパターンGP10に接続されており、他の制御IC154のグランド端子が上記のグランドパターンGP20に接続されており、その他の制御IC156のグランド端子が上記のグランドパターンGP30に接続されている。これにより、電解コンデンサC10,C20の基準電位から各制御IC152,154,156に対して最短で基準電位の配線を形成することができる。以下、この点についてさらに説明する。 Although not shown in FIG. 6, the control ICs 152 , 154 , 156 are mounted on the surface (lower surface) of the control circuit board 130 facing the power loop circuit board 102 . The ground terminal of the control IC 152 is connected to the ground pattern GP10, the ground terminal of another control IC 154 is connected to the ground pattern GP20, and the ground terminal of the other control IC 156 is connected to the ground pattern GP10. It is connected to GP30. As a result, it is possible to form the wiring of the shortest reference potential from the reference potential of the electrolytic capacitors C10, C20 to each of the control ICs 152, 154, 156. FIG. This point will be further described below.
〔接続配線の最短化の原理〕
図7は、本実施形態による基準電位の配線を模式的に示した立体図である。このため図7では、パワーループ回路基板102や制御回路基板130をはじめ、グランドパターンGP0、グランド配線GP1,GP2,GP3等が模式的に示されている。また、制御IC152,154,156についても簡略化して示されている。なお、以下の説明においては適宜、方向を図7に示すXYZ軸で表すものとする。
[Principle of shortest connection wiring]
FIG. 7 is a three-dimensional diagram schematically showing the wiring of the reference potential according to this embodiment. Therefore, FIG. 7 schematically shows the power loop circuit board 102, the control circuit board 130, the ground pattern GP0, the ground wirings GP1, GP2, GP3, and the like. Also, the control ICs 152, 154 and 156 are shown in a simplified manner. In the following description, directions are indicated by the XYZ axes shown in FIG. 7 as appropriate.
上記のように本実施形態では、電解コンデンサC10,C20を複数にすることで、基準電位となる領域をグランドパターンGP0として線状に形成している。加えて本実施形態では、制御回路基板130をグランドパターンGP0に対向させるとともに、パワーループ回路基板102に対して平行となる姿勢で配置している。なお、図7では理解を容易にするため、グランドパターンGP0の直上からX軸方向へずらした位置に制御回路基板130を配置しているが、実際には図6に示したように、制御回路基板130はグランドパターンGP0とも対向する位置にある。したがって、本実施形態では、グランドパターンGP0から制御回路基板130の任意の点までの距離を以下のように最短で接続することができる。なお、制御回路基板130がグランドパターンGP0の一部分とだけ対向していてもよいし、グランドパターンGP0と対向していなくてもよい。 As described above, in the present embodiment, by providing a plurality of electrolytic capacitors C10 and C20, the area serving as the reference potential is linearly formed as the ground pattern GP0. In addition, in this embodiment, the control circuit board 130 faces the ground pattern GP<b>0 and is arranged parallel to the power loop circuit board 102 . In FIG. 7, the control circuit board 130 is arranged at a position shifted in the X-axis direction from directly above the ground pattern GP0 for easy understanding. The substrate 130 also faces the ground pattern GP0. Therefore, in this embodiment, the shortest distance from the ground pattern GP0 to any point on the control circuit board 130 can be connected as follows. Note that the control circuit board 130 may face only a portion of the ground pattern GP0, or may not face the ground pattern GP0.
〔最短接続(1)〕
例えば、図7ではY軸方向でみて、最も手前側に位置する制御IC152のグランド端子と接続する場合を考えると、グランドパターンGP0がY軸方向へ線状に延びて形成されているため、グランドパターンGP0から敢えてY軸方向にグランド配線GP1を延ばす必要がない。また、制御回路基板130がパワーループ回路基板102と平行に配置されているため、高さ方向のZ軸方向については、制御IC152の位置に関係なく一定であり、対応する位置に接続端子132を配置するだけでよい。このため、グランドパターンGP0からの配線長さは、主としてX軸方向の距離だけに依存し、Y軸方向及びZ軸方向への配線長さは制御IC152の位置に関係なく、常に一定長さのものとして最短にすることができる。
[Shortest connection (1)]
For example, in FIG. 7, considering the case of connecting to the ground terminal of the control IC 152 located on the frontmost side in the Y-axis direction, since the ground pattern GP0 is formed linearly extending in the Y-axis direction, the ground There is no need to intentionally extend the ground wiring GP1 in the Y-axis direction from the pattern GP0. In addition, since the control circuit board 130 is arranged in parallel with the power loop circuit board 102, the Z-axis direction of the height direction is constant regardless of the position of the control IC 152, and the connection terminal 132 is placed at the corresponding position. Just place it. Therefore, the wiring length from the ground pattern GP0 mainly depends only on the distance in the X-axis direction, and the wiring lengths in the Y-axis and Z-axis directions are always constant regardless of the position of the control IC 152. It can be made as short as possible.
〔最短接続(2)〕
次に、Y軸方向でみて中央に位置する制御IC154のグランド端子と接続する場合、グランドパターンGP0からそのままX軸方向にグランド配線GP2を形成するだけでよく、後はZ軸方向の接続端子132を用いるだけで最短の接続を実現することができる。
[Shortest connection (2)]
Next, when connecting to the ground terminal of the control IC 154 located in the center in the Y-axis direction, it is sufficient to form the ground wiring GP2 directly from the ground pattern GP0 in the X-axis direction. The shortest connection can be achieved simply by using
〔最短接続(3)〕
そして、Y軸方向でみて最も奥側に位置する制御IC156のグランド端子と接続する場合、同じくグランドパターンGP0がY軸方向へ線状に延びて形成されているため、グランドパターンGP0から敢えてY軸方向にグランド配線GP3を延ばす必要がない。同様に、Z軸方向についても対応する位置に接続端子132を配置するだけでよいことから、グランドパターンGP0からの配線長さは、やはり主としてX軸方向の距離だけに依存し、Y軸方向及びZ軸方向への配線長さは制御IC156の位置に関係なく、常に一定長さのものとして最短にすることができる。
[Shortest connection (3)]
When connecting to the ground terminal of the control IC 156 located on the farthest side in the Y-axis direction, the ground pattern GP0 is also formed linearly extending in the Y-axis direction. There is no need to extend the ground wiring GP3 in the direction. Similarly, since it is only necessary to arrange the connection terminals 132 at corresponding positions in the Z-axis direction, the wiring length from the ground pattern GP0 also mainly depends only on the distance in the X-axis direction. The wiring length in the Z-axis direction can be made the shortest by always having a fixed length regardless of the position of the control IC 156 .
〔比較例を用いた説明〕
図8は、本実施形態と対比される比較例の配線接続を模式的に示した立体図である。本実施形態による最短接続の優位性は、以下の比較例との対比からより明らかとなる。
[Explanation using a comparative example]
FIG. 8 is a three-dimensional diagram schematically showing wiring connection of a comparative example to be compared with the present embodiment. The superiority of the shortest connection according to this embodiment will become clearer from comparison with the following comparative example.
この比較例では、メイン基板202の基準電位GP200が1箇所の「点」で形成されている。また比較例は、メイン基板202に対してサブ基板230が垂直に実装されている態様である。このような比較例では、基準電位GP200からサブ基板230の任意の点までの距離は、各点の位置によって大きくばらつくことになる。以下、具体的に説明する。 In this comparative example, the reference potential GP200 of the main substrate 202 is formed at one "point". In the comparative example, the sub-board 230 is vertically mounted on the main board 202 . In such a comparative example, the distance from the reference potential GP200 to any point on the sub-board 230 varies greatly depending on the position of each point. A specific description will be given below.
〔接続距離(1)〕
先ず、Y軸方向でみて最も手前側に位置する点との接続を考える。この場合、メイン基板202上で基準電位GP200からY軸方向に配線GP201を延ばす必要はほとんどなく、X軸方向については、サブ基板230の位置まで配線GP201を最短にすることができるが、Z軸方向についてはサブ基板230上のどの高さに点が位置するかによって配線GP201の長さが影響されることになる。図8のように、点の位置がZ軸方向に低い場合、それだけ配線GP201は短くなるが、点の位置が高くなると、それだけ配線GP201も長くなることになる。
[Connection distance (1)]
First, consider the connection with the point located on the frontmost side when viewed in the Y-axis direction. In this case, it is almost unnecessary to extend the wiring GP201 in the Y-axis direction from the reference potential GP200 on the main board 202, and in the X-axis direction, the wiring GP201 can be minimized to the position of the sub-board 230. As for the direction, the length of the wiring GP201 is affected by the height of the point on the sub-board 230 . As shown in FIG. 8, when the position of the point is low in the Z-axis direction, the wiring GP201 is shortened accordingly, but when the position of the point is high, the wiring GP201 is correspondingly long.
〔接続距離(2)〕
次に、Y軸方向でみて中央に位置する点との接続を考える。この場合、メイン基板202上で基準電位GP200からX-Y軸方向に配線GP201を延ばす必要があり、そこからX軸方向にサブ基板230の位置まで配線GP202を形成することになる。Z軸方向についても、先と同様にサブ基板230上のどの高さに点が位置するかによって配線GP202の長さが影響されることになる。そして、ここでもZ軸方向に点の位置が高くなると、それだけ配線GP202も長くなることになる。
[Connection distance (2)]
Next, consider the connection with the central point when viewed in the Y-axis direction. In this case, it is necessary to extend the wiring GP201 from the reference potential GP200 on the main substrate 202 in the XY axis direction, and from there, the wiring GP202 is formed to the position of the sub substrate 230 in the X axis direction. In the Z-axis direction as well, the length of the wiring GP202 is affected by the height on the sub-board 230 at which the point is located. Also in this case, the higher the position of the point in the Z-axis direction, the longer the wiring GP202.
〔接続距離(3)〕
そして、Y軸方向でみて最も奥側に位置する点との接続を考えた場合、メイン基板202上では、先ず基準電位GP200からY軸方向に配線GP201を大きく延ばす必要があり、さらにそこからX軸方向にサブ基板230の位置まで配線GP202を形成することになる。そして、Z軸方向についても同様に、サブ基板230上のどの高さに点が位置するかによって配線GP202の長さが影響されることになり、図8のように、Z軸方向に点の位置が他よりも高くなると、それだけ配線GP202も長くなることになる。
[Connection distance (3)]
When considering the connection with the point located on the farthest side in the Y-axis direction, on the main board 202, it is first necessary to greatly extend the wiring GP201 in the Y-axis direction from the reference potential GP200. The wiring GP202 is formed up to the position of the sub-board 230 in the axial direction. Similarly, in the Z-axis direction, the length of the wiring GP 202 is affected by the height of the point on the sub-board 230. As shown in FIG. If the position is higher than others, the wiring GP202 will be correspondingly longer.
このように比較例の場合、点状の基準電位GP200からサブ基板230の任意の点までの配線距離を最短にすることが困難である。このため、サブ基板230の異なる各所に制御IC部品を実装した場合、各制御IC部品までのグランド配線長さが大きくばらつき、制御IC部品ごとの動作周波数の違いによって基準電位が不安定となるリスクがある。 Thus, in the case of the comparative example, it is difficult to minimize the wiring distance from the point-like reference potential GP200 to an arbitrary point on the sub-board 230 . Therefore, if the control IC parts are mounted in different places on the sub-board 230, there is a risk that the ground wiring length to each control IC part varies greatly, and the reference potential becomes unstable due to the difference in the operating frequency of each control IC part. There is
これに対し、本実施形態では、上記のように制御回路基板130上の位置に影響されることなく、基準電位となるグランドパターンGP0から各制御IC152,154,156への配線長さを最短にすることができる。これにより、制御IC152,154,156の動作の安定性を高め、制御動作不良を抑えることができる。 In contrast, in the present embodiment, the wiring length from the ground pattern GP0 serving as the reference potential to each of the control ICs 152, 154, and 156 is minimized without being affected by the position on the control circuit board 130 as described above. can do. As a result, the stability of the operation of the control ICs 152, 154, and 156 can be enhanced, and control operation failures can be suppressed.
本実施形態によれば、以下のような優位性が得られる。
(1)配線の自由度が増す。
これは、複数の電解コンデンサC10,C20を用いたことにより、基準電位が「点(点状)」ではなく「線(線状)」となるためである。具体的には、図6、図7等に示したように、線状に延びたグランドパターンGP0からグランド配線GP1,GP2,GP3等を形成する際の自由度が極めて高いことが分かる。
According to this embodiment, the following advantages are obtained.
(1) The flexibility of wiring is increased.
This is because the use of the plurality of electrolytic capacitors C10 and C20 results in a "line (linear)" rather than a "point (point-like)" reference potential. Specifically, as shown in FIGS. 6 and 7, it can be seen that the degree of freedom in forming the ground wirings GP1, GP2, GP3, etc. from the linearly extending ground pattern GP0 is extremely high.
(2)制御ICの動作の安定性が増す。
これは、複数の電解コンデンサC10,C20を用いたことと、パワーループ回路基板102と制御回路基板130とを分離し、かつパワーループ回路基板102と平行に配置したことにより、各制御IC152,154,156へ最短でグランド配線することができるためである。なお、動作の安定については既に述べた通りである。
(2) The stability of the operation of the control IC is increased.
This is because a plurality of electrolytic capacitors C10 and C20 are used, and the power loop circuit board 102 and the control circuit board 130 are separated from each other and arranged in parallel with the power loop circuit board 102. , 156 in the shortest possible time. It should be noted that the stability of the operation has already been described.
(3-1)電源装置の実装密度が増す(ユニットの小型化)。
第1として、2次元方向の広がりを抑えることで小型化が実現されている。これは、パワーループ回路基板102と制御回路基板130とを分離し、かつパワーループ回路基板102と平行に配置しつつ、複数の電解コンデンサC10,C20を用いたことで1つあたりの体積を小さくし、その分の空間を埋めやすくしたことによる。例えば、図2等に示したように、規格サイズの外形寸法を有したパワーループ回路基板102上の限られた空間内でも、各種の実装部品を高密度に実装することができる。
(3-1) The mounting density of the power supply device is increased (downsizing of the unit).
First, miniaturization is achieved by suppressing the expansion in two-dimensional directions. This is achieved by separating the power loop circuit board 102 and the control circuit board 130 and arranging them in parallel with the power loop circuit board 102, and using a plurality of electrolytic capacitors C10 and C20 to reduce the volume of each capacitor. and made it easier to fill the space for that amount. For example, as shown in FIG. 2 and the like, various mounting components can be mounted at high density even within a limited space on the power loop circuit board 102 having standard size external dimensions.
(3-2)電源装置の実装密度が増す(ユニットの小型化)。
第2として、パワーループ用の半導体部品の面実装化が実現されている。これは、主にパワーループ回路基板102と制御回路基板130とを分離したことによる。すなわち、面実装部品は相応の実装面積を必要とするが、別基板化したことでスペースに余裕ができ、制御IC152,154,156を実装する分のスペースをパワーループ回路基板102に割り当ててパワーループ用の半導体を面実装化することができる。
(3-2) The mounting density of the power supply device is increased (downsizing of the unit).
Secondly, surface mounting of semiconductor components for power loops has been realized. This is mainly due to the fact that the power loop circuit board 102 and the control circuit board 130 are separated. In other words, surface-mounted components require a considerable mounting area, but the use of a separate board provides ample space. A semiconductor for the loop can be surface-mounted.
(3-3)電源装置の実装密度が増す(ユニットの小型化)。
第3として、パワーループ用の半導体部品に対する放熱部品(ヒートシンク)が不要となっている。これは、主にパワーループ回路基板102と制御回路基板130とを分離し、パワーループ回路基板102に確保したスペースに面実装部品を使用することで、本実施形態の電源装置を実装するアプリケーションのシャーシへの放熱が可能となることによる。一実施形態でいえば、AC-DC変換電源装置100は、DC電源を使用する他のアプリケーション機器(例えば、無線基地局内機器等)に実装して使用されることになるが、パワーループ用の半導体の熱は、これらを面実装したパワーループ回路基板102に伝達され、さらにそこから実装先のアプリケーション機器のシャーシ側へ放熱することができるし、パワーループ回路基板102からも直接の放熱が可能となる。
(3-3) The mounting density of the power supply device is increased (downsizing of the unit).
Thirdly, there is no need for a heat dissipation component (heat sink) for the semiconductor component for the power loop. Mainly, the power loop circuit board 102 and the control circuit board 130 are separated from each other, and surface-mount components are used in the space secured in the power loop circuit board 102. This makes it possible to mount the power supply device of this embodiment in an application. This is because heat can be dissipated to the chassis. In one embodiment, the AC-DC conversion power supply device 100 is used by being installed in other application equipment that uses a DC power supply (for example, equipment in a wireless base station, etc.). The heat of the semiconductor is transmitted to the power loop circuit board 102 on which these are surface-mounted, and can be further dissipated from there to the chassis side of the application equipment on which they are mounted, and the heat can be dissipated directly from the power loop circuit board 102 as well. becomes.
本発明は上述した実施形態に制約されることなく、種種に変形して実施することが可能である。
各種の実装部品の配置は、図示の例に限定されることなく、適宜に変更した配置とすることができる。また、パワーループ回路基板102が規格サイズの外形寸法である必要はなく、用途に合わせた最適の大きさであってよい。
The present invention can be modified in various ways without being restricted by the above-described embodiments.
The arrangement of various mounted components is not limited to the illustrated example, and may be changed as appropriate. In addition, the power loop circuit board 102 does not have to have the standard size, and may have an optimum size according to the application.
電解コンデンサは、少なくとも2つ以上であればよく、2つに限定されることはない。また、複数の電解コンデンサの端子配列は、基準電位となる領域を線状にすることができれば、直線状や曲線状のように、どのような配列であってもよい。
また、一実施形態では、基準電位となる領域が線状に形成されているが、基準電位となる領域が面状に形成されていてもよい。したがって、複数の電解コンデンサの端子配列は、面に拡がった2次元的な形態であってもよい。
The number of electrolytic capacitors should be at least two or more, and the number is not limited to two. Moreover, the arrangement of the terminals of the plurality of electrolytic capacitors may be any arrangement such as a straight line or a curved line, as long as the region serving as the reference potential can be made linear.
Further, in one embodiment, the area serving as the reference potential is formed in a linear shape, but the area serving as the reference potential may be formed in a planar shape. Therefore, the terminal arrangement of the plurality of electrolytic capacitors may be in a two-dimensional form spread over the surface.
制御回路基板130の配置は、パワーループ回路基板102に対して幾何学的な意味で完全な平行である必要はなく、製作意図として平行な姿勢を保持しているものであればよい。したがって、パワーループ回路基板102と制御回路基板130との間に僅かな角度が付いていたとしても、それらは平行な配置であるものに含まれる。 The arrangement of the control circuit board 130 does not have to be completely parallel to the power loop circuit board 102 in a geometrical sense, and it is sufficient if a parallel posture is maintained for the intention of manufacture. Therefore, even if there is a slight angle between the power loop circuit board 102 and the control circuit board 130, they are included in the parallel arrangement.
一実施形態では、基準電位となるグランドパターンGP0と平面視で重なる位置に制御回路基板130を配置しているが、平面視で重ならない位置に制御回路基板130が配置されていてもよい。 In one embodiment, the control circuit board 130 is arranged at a position that overlaps the ground pattern GP0 serving as the reference potential in plan view, but the control circuit board 130 may be arranged at a position that does not overlap in plan view.
電解コンデンサC10,C20の本体部は、一実施形態のようにパワーループ回路基板102と平行でなくてもよく、ある程度の角度が設けられていてもよいし、端子10a,20aの配列を挟んで一実施形態とは反対側に本体部が位置していてもよい。 The bodies of the electrolytic capacitors C10 and C20 may not be parallel to the power loop circuit board 102 as in one embodiment, but may be angled to some extent, or may be arranged with the arrangement of the terminals 10a and 20a therebetween. The body portion may be located on the opposite side of one embodiment.
その他、実施形態において図示とともに挙げた構造はあくまで好ましい一例であり、基本的な構造に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることはいうまでもない。 In addition, the structure shown in the drawings in the embodiment is merely a preferred example, and it goes without saying that the present invention can be preferably carried out by adding various elements to the basic structure or by substituting a part thereof. Nor.
100 AC-DC変換電源装置
102 パワーループ回路基板
130 制御回路基板
C10,C20 電解コンデンサ
10a,20a 端子
D1,D2,D3,D4 ブリッジダイオード(パワー半導体素子)
Q1,Q2,Q3,Q4,Q5 MOSFET(スイッチング半導体素子)
100 AC-DC conversion power supply device 102 Power loop circuit board 130 Control circuit board C10, C20 Electrolytic capacitors 10a, 20a Terminals D1, D2, D3, D4 Bridge diode (power semiconductor element)
Q1, Q2, Q3, Q4, Q5 MOSFET (switching semiconductor element)
Claims (3)
前記変換部を制御する複数の制御IC部品を実装するとともに、前記パワーループ回路基板に対して平行な姿勢で実装された制御回路基板とを備え、
前記パワーループ回路基板は、
少なくとも2個以上の前記電解コンデンサがそれぞれの端子を線状に配列した位置関係で実装されることにより、複数の前記電解コンデンサの基準電位となる領域が複数の端子の配列に沿った線状に形成されており、
前記制御回路基板上の複数の前記制御IC部品は、
前記パワーループ回路基板に線状に形成された前記領域の複数箇所に分かれて個々に基準電位に接続されていることを特徴とする電源装置。 a power loop circuit board having at least one of an AC-DC converter and a DC-DC converter formed by mounting a plurality of power loop components, and having a region serving as a reference potential for an electrolytic capacitor;
A control circuit board mounted with a plurality of control IC components for controlling the conversion unit and mounted in a posture parallel to the power loop circuit board,
The power loop circuit board,
At least two or more of the electrolytic capacitors are mounted in a positional relationship in which their respective terminals are linearly arranged, so that the reference potential area of the plurality of electrolytic capacitors is arranged linearly along the arrangement of the terminals. is formed and
The plurality of control IC components on the control circuit board,
A power supply device , wherein the area formed linearly on the power loop circuit board is divided into a plurality of locations and individually connected to a reference potential.
前記制御回路基板は、
前記パワーループ回路基板に対して、円柱形状をなす本体部における軸線方向を平行にした姿勢で実装された前記電解コンデンサの本体部と前記パワーループ回路基板との間に配置されていることを特徴とする電源装置。 The power supply device according to claim 1,
The control circuit board is
It is arranged between the power loop circuit board and the main body of the electrolytic capacitor mounted in a posture in which the axial direction of the cylindrical main body is parallel to the power loop circuit board. and power supply.
前記変換部に使用されるスイッチング半導体素子は、面実装型のパワーループ部品として前記パワーループ回路基板に面実装されることにより、放熱用ヒートシンクを使用することなくスイッチング半導体素子の放熱が前記パワーループ回路基板を伝達して行われることを特徴とする電源装置。 The power supply device according to claim 1 or 2,
The switching semiconductor element used in the conversion section is surface-mounted on the power loop circuit board as a surface-mounted power loop component, so that the switching semiconductor element can dissipate heat from the power loop without using a heat sink for heat dissipation. A power supply device characterized in that it is performed by transmitting through a circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021035661A JP7324240B2 (en) | 2021-03-05 | 2021-03-05 | power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021035661A JP7324240B2 (en) | 2021-03-05 | 2021-03-05 | power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022135697A JP2022135697A (en) | 2022-09-15 |
JP7324240B2 true JP7324240B2 (en) | 2023-08-09 |
Family
ID=83232037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021035661A Active JP7324240B2 (en) | 2021-03-05 | 2021-03-05 | power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7324240B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001054286A (en) | 1999-08-06 | 2001-02-23 | Mitsubishi Electric Corp | Electronic control substrate |
JP2005286270A (en) | 2004-03-31 | 2005-10-13 | Tdk Corp | Power module and electric power conversion apparatus using it |
JP2008125283A (en) | 2006-11-14 | 2008-05-29 | Fuji Electric Holdings Co Ltd | Power converter system |
JP3203085U (en) | 2015-12-25 | 2016-03-10 | サンケン電気株式会社 | DC / DC converter module |
JP2017027970A (en) | 2015-07-15 | 2017-02-02 | 株式会社村田製作所 | Electronic component |
WO2019131620A1 (en) | 2017-12-27 | 2019-07-04 | パナソニックIpマネジメント株式会社 | Switching power supply device |
JP2020061894A (en) | 2018-10-12 | 2020-04-16 | パナソニックIpマネジメント株式会社 | Power conversion device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567078U (en) * | 1992-02-14 | 1993-09-03 | 株式会社東芝 | Power conversion unit |
-
2021
- 2021-03-05 JP JP2021035661A patent/JP7324240B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001054286A (en) | 1999-08-06 | 2001-02-23 | Mitsubishi Electric Corp | Electronic control substrate |
JP2005286270A (en) | 2004-03-31 | 2005-10-13 | Tdk Corp | Power module and electric power conversion apparatus using it |
JP2008125283A (en) | 2006-11-14 | 2008-05-29 | Fuji Electric Holdings Co Ltd | Power converter system |
JP2017027970A (en) | 2015-07-15 | 2017-02-02 | 株式会社村田製作所 | Electronic component |
JP3203085U (en) | 2015-12-25 | 2016-03-10 | サンケン電気株式会社 | DC / DC converter module |
WO2019131620A1 (en) | 2017-12-27 | 2019-07-04 | パナソニックIpマネジメント株式会社 | Switching power supply device |
JP2020061894A (en) | 2018-10-12 | 2020-04-16 | パナソニックIpマネジメント株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2022135697A (en) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240096543A1 (en) | Apparatus and power module | |
CN100367645C (en) | Switching power supply | |
JP4558407B2 (en) | Switching power supply | |
US20050083665A1 (en) | Power conversion module device and power unit using the same | |
US20140306791A1 (en) | Power converter | |
JP5222821B2 (en) | Electronic circuit equipment | |
US9078372B2 (en) | Power system and power converting device thereof | |
KR100742104B1 (en) | Multifunction lead frame and integrated circuit package incorporating the same | |
WO2020066192A1 (en) | Electronic control device | |
JP7324240B2 (en) | power supply | |
US20090237898A1 (en) | Heat sink arrangement for electrical apparatus | |
JP6873217B1 (en) | Power converter | |
JPWO2017183384A1 (en) | Power supply module and power supply | |
CN113196473A (en) | Integrated component and power conversion device | |
JP2001359280A (en) | Power supply apparatus | |
JP2007150212A (en) | Circuit board | |
JP4802807B2 (en) | Electromagnetic induction parts and power supply | |
JP6409976B2 (en) | Isolated DC-DC converter | |
JP2006310435A (en) | Multilayer printed board | |
JP7264073B2 (en) | power supply | |
JP3781279B2 (en) | Switching power supply | |
JPS62176196A (en) | Power module | |
JP7098025B1 (en) | Power converter | |
JP2008211100A (en) | Multilayer printed circuit board | |
JPS625696A (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7324240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |