JP7317609B2 - electronic controller - Google Patents
electronic controller Download PDFInfo
- Publication number
- JP7317609B2 JP7317609B2 JP2019128948A JP2019128948A JP7317609B2 JP 7317609 B2 JP7317609 B2 JP 7317609B2 JP 2019128948 A JP2019128948 A JP 2019128948A JP 2019128948 A JP2019128948 A JP 2019128948A JP 7317609 B2 JP7317609 B2 JP 7317609B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage area
- data
- unit
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
Description
本発明は、電子制御装置に関する。 The present invention relates to electronic control units.
近年では様々な機器がネットワークに接続され、機器に記録された情報を更新する仕組みが広く知られている。人が持ち歩く携帯端末や移動体に搭載する機器には、衝撃への耐性が強い不揮発性メモリが用いられることが多い。特許文献１には、車両の動作を制御する処理を実装した制御プログラムを格納する不揮発メモリ、前記制御プログラムを実行する演算部、を備え、前記不揮発メモリは、第１記憶領域と第２記憶領域を有し、前記不揮発メモリはさらに、前記第１記憶領域と前記第２記憶領域のうちいずれが現在実行すべき現行版制御プログラムを格納しているかを表す管理データを格納し、前記演算部は、前記現行版制御プログラムの更新版である更新版制御プログラムと前記現行版制御プログラムとの間の差分を表す差分データ、前記更新版制御プログラムを圧縮した圧縮データ、または前記更新版制御プログラムのうちいずれかを用いて前記更新版制御プログラムのイメージを復元し、前記演算部は、前記第１記憶領域と前記第２記憶領域のうち前記管理データが指定していない側である一方に対して前記更新版制御プログラムのイメージを書き込むとともに、前記更新版制御プログラムの書込みが正常に完了した場合は、前記管理データを前記第１記憶領域と前記第２記憶領域のうち前記管理データが指定していない側を表すデータに書き換え、前記更新版制御プログラムの書込みが正常でない場合は、前記管理データを書き換えないことを特徴とする車両制御装置が開示されている。
In recent years, various devices are connected to a network, and a mechanism for updating information recorded in the devices is widely known. Portable terminals carried by people and devices mounted on moving bodies often use non-volatile memories that are highly resistant to impact.
特許文献１に記載されている発明では、特定のアドレスの書き換え回数が多くなる傾向があり、製品寿命の観点から改善の余地がある。
In the invention described in
本発明の第１の態様による電子制御装置は、アドレスが付されデータセットが記録されるデータ記憶領域、および２以上の前記アドレスを格納可能なアドレス記憶領域を含む不揮発性の記憶領域である記憶部と、前記データセットが入力される入力部と、前記入力部に入力された前記データセットを前記データ記憶領域における未記録領域に記録し、前記未記録領域のアドレスに関する情報を前記アドレス記憶領域の未記録領域に記録する記録部と、前記アドレス記憶領域における最新の記録に基づいて前記データ記憶領域から前記データセットを読み出す読出部と、を備え、前記データセットは複数のデータから構成され、前記記録部は、前記複数のデータのそれぞれが記録されたアドレスを示すアドレステーブルを前記データセットとともに前記データ記憶領域に記録し、前記未記録領域のアドレスに関する情報とは前記アドレステーブルが記録されているアドレスである。 An electronic control device according to a first aspect of the present invention is a memory which is a non-volatile storage area including a data storage area in which addresses are assigned and data sets are recorded, and an address storage area capable of storing two or more of the addresses. an input unit to which the data set is input; the data set input to the input unit is recorded in an unrecorded area in the data storage area; and a reading unit for reading the data set from the data storage area based on the latest recording in the address storage area, wherein the data set is composed of a plurality of data, The recording unit records an address table indicating an address where each of the plurality of data is recorded in the data storage area together with the data set, and the information regarding the address of the unrecorded area is the address table recorded. address .
本発明によれば、特定の領域が集中して書き換えられることを防止し、製品の寿命を延ばすことができる。 According to the present invention, it is possible to prevent concentrated rewriting in a specific area and extend the life of the product.
―第１の実施の形態―
以下、図１～図７を参照して、電子制御装置の第１の実施の形態を説明する。
-First Embodiment-
A first embodiment of an electronic control unit will be described below with reference to FIGS. 1 to 7. FIG.
図１は、本発明に係る電子制御装置９のハードウエア構成図である。電子制御装置９は、中央演算装置であるＣＰＵ１、読み出し専用の記憶装置であるＲＯＭ２、および読み書き可能な記憶装置であるＲＡＭ３、不揮発性の記憶領域、たとえばフラッシュメモリである記憶部４、および通信部５を備える。ＣＰＵ１は、ＲＯＭ２に格納されるプログラムをＲＡＭ３に展開して実行することで後述する複数の機能を実現する。
FIG. 1 is a hardware configuration diagram of an
記憶部４は、書き換え可能でかつ、ハードウエアの仕様として書き込み回数に制限がある不揮発性の記憶装置、たとえばフラッシュメモリである。記憶部４への書き込みおよび記憶部４からの読み込みは任意のデータサイズで可能である。記憶部４に記録された情報の消去は、所定のブロック単位（以下、「消去単位ブロック」）でしか実行できない。なお消去単位ブロックは数キロバイト～数百キロバイトの製品が多いが、本実施の形態では説明の簡略のために消去単位ブロックを１６バイトとする。通信部５は、電子制御装置９の外部から情報を受信する通信モジュールである。通信部５が実行する通信は、無線通信でもよいし有線通信でもよい。
The
図２は、電子制御装置９の機能構成図である。ただし図２には、記憶部４の便宜的な領域構成も図示している。電子制御装置９は、その機能として、入力部１１と、記録部１２と、読出部１３とを備える。記憶部４には、データ記憶領域４１と、アドレス記憶領域４２とが含まれる。入力部１１は、電子制御装置９の外部から通信部５に入力された情報を取得する。入力部１１は、通信部５に入力された全ての情報を取得してもよいし、特別な識別子が付された情報のみを取得してもよい。
FIG. 2 is a functional configuration diagram of the
以下では、入力部１１が取得する情報を「データセット」と呼ぶ。データセットは、電子データであればよく、その実態は不問である。たとえばデータセットは、１つの実行可能ファイル、複数の実行可能ファイル、実行可能ファイルの一部、ソースコード、ソースコードの差分、演算に用いるデータなどである。念のために記載すると、データセットはアスキーデータでもよいしバイナリデータでもよい。
Information acquired by the
記録部１２は、入力部１１が取得した情報、すなわちデータセットをデータ記憶領域４１に記録し、記録したアドレスの情報をアドレス記憶領域４２に記録する。読出部１３は、アドレス記憶領域４２に記録されたアドレス情報に基づき、データ記憶領域４１に記録された最新のデータセットを読み出す。読出部１３は、読み出したデータセットをＣＰＵ１に提供してもよいし、通信部５を通じて外部に提供してもよい。なお読出部１３は、最新以外のデータセットは読み出せる必要はなく、最新以外のデータセットは記憶部４に完全な状態で記録されていなくてもよい。記録部１２および読出部１３の動作は次に詳しく説明する。
The
データ記憶領域４１およびアドレス記憶領域４２は、あらかじめ設定された記憶部４の領域である。詳しくは後述するが、データ記憶領域４１およびアドレス記憶領域４２はリングバッファのように使用される。記憶部４の全領域にあらかじめアドレスが設定されており、アドレスを指定することで記憶部４に記録された特定の情報にアクセスできる。アドレスは既知の固定長、たとえば３２ビットであり具体的には、「０ｘＦＦＦＦＦＦＦＦ」、「０ｘ１２３４５６７８」などである。なお例示した２つのアドレスの先頭に記載した「０ｘ」は１６進法の表記であることを示す符号であり、以下では記載を省略することもある。
The
本実施の形態では、アドレスの情報を格納可能な連続する３２ビット、すなわち連続する４バイトを「アドレスブロック」とも呼ぶ。さらにこのアドレスブロックは、便宜的に先頭から通し番号を付してアドレスブロック（１）、アドレスブロック（２）、・・・と呼ぶこともある。 In this embodiment, continuous 32 bits capable of storing address information, that is, continuous 4 bytes are also called an "address block". Further, these address blocks may be referred to as address block (1), address block (2), .
入力部１１、記録部１２、および読出部１３の動作を概略すると次のとおりである。たとえば、あるプログラムのバイナリデータを通信部５が受信するたびに入力部１１がそのバイナリデータをデータセットとして取得する。そして記録部１２は入力部１１が取得したバイナリデータを記憶部４に記録する。詳しくは後述するが、記録部１２は原則としてデータセットを上書きではなく追記する。読出部１３は、所定のタイミング、たとえば電子制御装置９の起動時に記憶部４に記録された最新のバイナリデータを読み取る。
The operations of the
（記憶部４の初期状態）
図３は、データセットが記録される前の記憶部４、すなわち記憶部４の初期状態を示す図である。図３は、左側のベースアドレス部４７と、上部のオフセットアドレス部４８と、右下の大きな領域であるデータ部４９とから構成される。記憶部４に実際に格納されている情報はデータ部４９に示すものであり、ベースアドレス部４７およびオフセットアドレス部４８は便宜的に記載している。
(Initial state of storage unit 4)
FIG. 3 is a diagram showing the
図３に示すデータ部４９は８行から構成され、１行は１６個の小さなブロックから構成される。１つの小さなブロックは、「０ｘ００」～「０ｘＦＦ」の情報、すなわち１バイトの情報が格納できる。すなわち、オフセットアドレス部４８に示す「＋０」や「＋１」は、アドレスをベースアドレスから指定された数のバイト数だけ増加させることを意味する。本実施の形態では、アドレスは４バイトなので、１つのアドレスはたとえばオフセットアドレス部４８の「＋０」～「＋３」の範囲に格納された情報で表される。
The
本実施の形態では、アドレス記憶領域４２はアドレス「０ｘ００００００００」から「０ｘ００００００１Ｆ」まで、データ記憶領域４１はアドレス「０ｘ００００００２０」から「０ｘ００００００８Ｆ」までである。初期状態では、アドレス記憶領域４２およびデータ記憶領域４１は全ビットが「１」で初期化されている。ただしこれは例示に過ぎず、データ記憶領域４１の領域の広さおよびアドレス記憶領域４２の領域の広さは任意である。
In this embodiment, the
アドレス記憶領域４２の領域は、消去単位ブロックの少なくとも２倍の領域を有する。本実施の形態では消去単位ブロックが１６バイト（０ｘ１０バイト）なので、アドレス記憶領域４２は少なくとも３２バイト（０ｘ２０バイト）の領域を有する。また、アドレス記憶領域４２およびデータ記憶領域４１の初期状態はあらかじめ定まっていればよく図３の状態に限定されない。具体的には、初期状態の全ビットが「０」でもよいし、データ記憶領域４１とアドレス記憶領域４２では初期状態のビット状態が同一でなくてもよい。
The area of the
（記憶部４の状態例）
図４は、データセットが４回記録された記憶部４の状態を示す図である。図４ではデータセットを記録された順番に「データ１－１」～「データ１－４」と記載している。データ１－１は、「０ｘ００００００２０」～「０ｘ００００００２Ｂ」に記録されている。データ１－２は、「０ｘ００００００２Ｃ」～「０ｘ００００００３Ｆ」に記録されている。データ１－３は、「０ｘ００００００４０」～「０ｘ００００００５７」に記録されている。データ１－４は、「０ｘ００００００５８」～「０ｘ００００００６Ｆ」に記録されている。
(Example of state of storage unit 4)
FIG. 4 is a diagram showing the state of the
データ１－１～データ１－４が記録されたアドレスを示すように、アドレス記憶領域４２にはアドレス情報が格納される。前述のように本実施の形態ではアドレスは４バイトで表記するので、符号９０１などで示すように４つの小さなブロックが１つのアドレスを示す。アドレスブロック９０１に格納されている値である「０ｘ００００００２０」は、データ１－１が格納される先頭のアドレスである。アドレスブロック９０２に格納されている値である「０ｘ００００００２Ｃ」は、データ１－２が格納される先頭のアドレスである。アドレスブロック９０３に格納されている値である「０ｘ００００００４０」は、データ１－３が格納される先頭のアドレスである。アドレスブロック９０４に格納されている値である「０ｘ００００００５８」は、データ１－４が格納される先頭のアドレスである。
Address information is stored in the
なお本実施の形態では、説明の都合上、バイトオーダーにビッグインディアンを採用しているがリトルインディアンを採用してもよい。また、本実施の形態では消去単位ブロックが１６バイトなので、図４における１行に相当する。 In this embodiment, for convenience of explanation, the Big Indian is used as the byte order, but the Little Indian may be used. Also, in this embodiment, since the erase unit block is 16 bytes, it corresponds to one row in FIG.
（記憶部４の別の状態例）
図５は、記憶部４の別の状態を示す図である。図５は、データ記憶領域４１およびアドレス記憶領域４２の全域を使いきり、それぞれの先頭領域を初期化した状態を示している。図５では「データ１－５１」が「０ｘ００００００２０」～「０ｘ００００００２７」および「０ｘ００００００７１」～「０ｘ００００００７Ｆ」に記録されている。符号９１１で示すアドレスは「０ｘ００００００３２」であり、符号９１２で示すアドレスは「０ｘ００００００４６」であり、符号９１３で示すアドレスは「０ｘ００００００５Ｅ」であり、符号９１４で示すアドレスは「０ｘ００００００７１」である。
(Another example of the state of the storage unit 4)
FIG. 5 is a diagram showing another state of the
データ記憶領域４１では、データ１－５１が２つに分かれて記載されているが、これは、データ記憶領域４１の末尾と先頭を繋げて使用しているからである。換言すると、データ１－５１における「０ｘ００００００７Ｆ」の次のデータは、「０ｘ００００００２０」に記載されている。すなわちデータ１－５１が記録されている先頭のアドレスは「０ｘ００００００７１」であり、符号９１４で示す領域に記録されている。
In the
（記録部１２の動作概要）
記録部１２の動作の概要を説明する。記録部１２は、入力部１１がデータセットを取得すると、データセットを書き込むデータ記憶領域４１を特定する。この書き込み位置は、データ記憶領域４１における書き込み済の領域の直後である。すなわち記録部１２は、データセットを上書きではなく追記することでデータ記憶領域４１に記録する。このように記録することで、データ記憶領域４１の特定のアドレスへの書き込みが集中することを避けることができ、記憶部４の寿命を延ばすことができる。
(Overview of Operation of Recording Unit 12)
An outline of the operation of the
ただし記録部１２は、追記を繰り返したことでデータ記憶領域４１にデータセットを記録しきれないと判断する場合は、消去可能なデータ記憶領域４１を特定して消去する。そして記録部１２は、残りの領域と消去した領域を用いてデータセットを記録する。この際にも記録部１２は、書き込み回数が均一になるように書き込みを行う。たとえば図５に示したように、データ１－５１の一部を「０ｘ００００００７１」～「０ｘ００００００７Ｆ」に記録し、残りを消去した領域である「０ｘ００００００２０」～「０ｘ００００００２７」に記録する。
However, when the
また記録部１２は、アドレスを書き込むアドレス記憶領域４２を特定し、データセットを記録した先頭のアドレスを記録する。さらに記録部１２は、データ記憶領域４１と同様にアドレス記憶領域４２も必要に応じて消去単位ブロックごとの消去を行う。ただし記録部１２は、初期化を行った際にも書き込み回数が均一になるように書き込みを行う。このように記録することで、アドレス記憶領域４２の特定のアドレスへの書き込みが集中することを避けることができ、記憶部４の寿命を延ばすことができる。
The
（読出部１３の動作概要）
読出部１３の動作の概要を説明する。読出部１３は、所定のイベントが発生した場合に、たとえば電子制御装置９に備えられる他のプログラムから指令を受けた場合や、電子制御装置９の外部から通信部５を介して指令を受けた場合に動作する。読出部１３は、まずアドレス記憶領域４２に記録されている最新のアドレス情報を特定する。本実施の形態では、アドレス情報はアドレス記憶領域４２の先頭から順番に記録されるので、最新のアドレス情報は原則として、アドレス記憶領域４２に記録されているアドレス情報のうち一番後ろのものである。すなわちアドレス記憶領域４２の先頭からアドレスブロックの大きさである４バイト単位で読み込み、格納されている情報が「ＦＦＦＦＦＦＦＦ」ではない最後のアドレスブロックの値を最新のアドレス情報と判断する。
(Outline of operation of reading unit 13)
An outline of the operation of the
例外は、アドレス記憶領域４２の先頭領域を含む消去単位ブロックが初期化された場合である。この場合は、アドレス記憶領域４２の先頭領域に格納されるアドレス情報が「ＦＦ・・・」となる。この場合には読出部１３は、アドレス記憶領域４２における最終の消去単位ブロックの先頭から検索を開始する。読出部１３は、アドレスを特定すると、そのアドレスからデータセットを読み出す。
An exception is when an erase unit block including the head area of the
（記録部１２の動作フローチャート）
図６は、記録部１２の動作を示すフローチャートである。記録部１２は、入力部１１がデータセットを取得すると、図６に示す処理を開始する。まず記録部１２は、データセットを書き込むデータ記憶領域４１を特定する（Ｓ３０１）。この書き込み位置は、データ記憶領域４１における書き込み済の領域の直後である。書き込み済の領域は、書き込まれている情報が初期化された値であるか否かにより判断してもよいし、書き込みを行った領域を別途管理することで実現してもよい。
(Operational flowchart of recording unit 12)
FIG. 6 is a flow chart showing the operation of the
続いて記録部１２は、Ｓ３０１において特定したアドレスから書き込みを開始した場合に、書き込み領域が不足するか否かを判断する。たとえば受信したデータセットが２３バイトあり、書き込み開始位置からデータ記憶領域４１の末尾までが１５バイトの場合には、記録部１２は不足すると判断する。この場合（Ｓ３０２：ＹＥＳ）には記録部１２は、消去可能なブロックを特定して消去する。たとえば記録部１２は、全領域にデータセットが書き込まれている消去単位ブロックを消去可能なブロックとして特定する。たとえば図４に示す状態において取得したデータセットが２０バイトの場合には、「０ｘ００００００２０」～「０ｘ００００００６Ｆ」の４つの消去単位ブロックが消去される。
Subsequently, the
Ｓ３０２において否定判断された場合、およびＳ３０３の次に実行されるＳ３０４では、記録部１２はＳ３０１において特定した領域にデータセットを書き込む。次に記録部１２は、アドレス記憶領域４２におけるアドレスの記録位置を特定する。書き込み済の領域は、書き込まれている情報が初期化された値であるか否かにより判断してもよいし、書き込みを行った領域を別途管理することで実現してもよい。すなわち記録部１２は、データセットを上書きではなく追記することでデータ記憶領域４１に記録する。このように記録することで、特定のアドレスへの書き込みが集中することを避けることができ、記憶装置の寿命を延ばすことができる。
If a negative determination is made in S302, and in S304 executed after S303, the
次に記録部１２は、追記を繰り返したことでデータ記憶領域４１にデータセットを記録しきれないと判断する場合は、消去可能なデータ記憶領域４１を特定して消去する。そして記録部１２は、残りの領域と消去した領域を用いてデータセットを記録する。この際にも記録部１２は、書き込み回数が均一になるように書き込みを行う。具体的には、データ記憶領域４１の最後までデータセットを記録し、その続きをデータ記憶領域４１の先頭から記録する。
Next, when the
さらに記録部１２は、アドレスを書き込むアドレス記憶領域４２を特定し（Ｓ３０５）、データセットを記録した先頭のアドレスを記録する（Ｓ３０６）。なお以下では、Ｓ３０６において書き込むアドレスの値を「最新アドレス」とも呼ぶ。すなわち最新アドレスとは、データセットを記録した先頭のアドレスである。記録部１２は、アドレス記憶領域４２への書き込み位置は、アドレス記憶領域４２における未記録領域、すなわち書き込み済の領域の直後である。書き込み済の領域は、書き込まれている情報が初期化された値であるか否かにより判断してもよいし、書き込みを行った領域を別途管理することで実現してもよい。
Further, the
次に記録部１２は、Ｓ３０６における書き込みが、アドレス記憶領域４２における最終位置、たとえば図３～図５に示す例では「０ｘ００００００１Ｃ」～「０ｘ００００００１Ｆ」への書き込みであるか否かを判断する（Ｓ３０７）。記録部１２は、書き込みがアドレス記憶領域４２の最終位置であると判断する場合には（Ｓ３０７：ＹＥＳ）、アドレス記憶領域４２における最終の消去単位ブロック以外を消去する。
Next, the
Ｓ３０７において否定判断された場合に実行されるＳ３０９では記録部１２は、Ｓ３０６における書き込みが、アドレス記憶領域４２における先頭位置、たとえば図３～図５に示す例では「０ｘ００００００００」～「０ｘ０００００００３」への書き込みであるか否かを判断する（Ｓ３０９）。記録部１２は、書き込みがアドレス記憶領域４２の先頭位置であると判断する場合には（Ｓ３０９：ＹＥＳ）、アドレス記憶領域４２における最終の消去単位ブロックを消去する（Ｓ３１０）。記録部１２は、Ｓ３０８またはＳ３１０を実行すると、もしくはＳ３０９を否定判断すると図６に示す処理を終了する。
In S309, which is executed when a negative determination is made in S307, the
（読出部１３の動作フローチャート）
図７は、読出部１３の動作を示すフローチャートである。読出部１３はまず、アドレス記憶領域４２の先頭から初期化されたままの領域、具体的には４バイトにわたってビットがすべて「１」であるアドレスブロックを検索する（Ｓ３２１）。次に読出部１３は、「ＦＦＦＦＦＦＦＦ」がアドレス記憶領域４２の先頭に存在するか否かを判断し、先頭に存在すると判断する場合は（Ｓ３２２：ＹＥＳ）、アドレス記憶領域４２における最終の消去単位ブロックの先頭から再度検索を行う（Ｓ３２３）。ただしアドレス記憶領域４２の末尾の次はアドレス記憶領域４２の先頭を検索する。
(Operational flowchart of reading unit 13)
FIG. 7 is a flow chart showing the operation of the
次に読出部１３は、検出した最初の「ＦＦＦＦＦＦＦＦ」の直前のアドレスブロックに記載されているアドレスをターゲットに設定し（Ｓ３２４）、ターゲットのアドレスからデータセットを読み出す。なおアドレス記憶領域４２にはデータセットが記録された終末位置のアドレスや、データセットのデータ長は記録されていないが、読出部１３は何らかの手段でデータセットの終了位置を判断する。読出部１３はたとえば、データセットそのものにデータ長の情報が格納されていればそれを利用してデータセットの終了位置を判断し、データセットの長さが固定長であれば、読み出し位置のアドレスにその固定長を加えたアドレスをデータセットの終了位置と判断する。
Next, the
Ｓ３２４の動作を具体的に説明する。たとえば図４に示す例では、アドレス記憶領域４２の先頭から検索すると「０ｘ００００００１０」～「０ｘ００００００１３」が「ＦＦＦＦＦＦＦＦ」なので、その直前のアドレスブロックに記載された「０ｘ００００５８」をターゲットに設定する。また図５に示す例では、アドレス記憶領域４２の先頭に「ＦＦＦＦＦＦＦＦ」が存在するので、アドレス記憶領域４２における最終の消去単位ブロックの先頭、すなわち「０ｘ００００００１０」から再度検索を行う。そしてアドレス記憶領域４２の末尾まで検索しても「ＦＦＦＦＦＦＦＦ」が見つからないのでアドレス記憶領域４２の先頭に戻り、先頭で「ＦＦＦＦＦＦＦＦ」を発見する。そして先頭の直前のアドレスブロック、すなわちアドレス記憶領域４２の末尾のアドレスブロックに記載された「０ｘ００００００７１」をターゲットに設定する。
The operation of S324 will be specifically described. For example, in the example shown in FIG. 4, since "0x00000010" to "0x00000013" are "FFFFFFFF" when searching from the top of the
上述した第１の実施の形態によれば、次の作用効果が得られる。
（１）電子制御装置９は、アドレスが付されデータセットが記録されるデータ記憶領域４１、および２以上のアドレスを格納可能なアドレス記憶領域４２を含む不揮発性の記憶領域である記憶部４と、データセットが入力される入力部１１と、入力部１１に入力されたデータセットをデータ記憶領域４１における未記録領域に記録し、未記録領域のアドレスに関する情報をアドレス記憶領域４２の未記録領域に記録する記録部１２と、アドレス記憶領域４２における最新の記録に基づいてデータ記憶領域４１からデータセットを読み出す読出部１３と、を備える。すなわち記録部１２は、データセットを未記録領域に記録するので、上書き処理ではなく追記処理を行う。そのため、書き換え回数に制限があるフラッシュメモリの特定の領域が集中して書き換えられることを防止し、記憶部４の寿命を延ばすことができる。
According to the first embodiment described above, the following effects are obtained.
(1) The
（２）記憶部４は、データセットを記録した未記録領域のアドレスをアドレス記憶領域４２の未記録領域に最新アドレスとして記録し、読出部１３は、アドレス記憶領域４２に記録された最新の最新アドレスが示すデータ記憶領域からデータセットを読み出す。そのため電子制御装置９は、アドレス記憶領域４２に記録された最新アドレスからデータセットを読み出すことができる。
(2) The
（３）データ記憶領域４１およびアドレス記憶領域４２のそれぞれは、ハードウエア特性により定まるデータを消去可能な最小単位である消去単位ブロックを少なくとも２つ含む。そのため、追記を繰り返すことでデータ記憶領域４１およびアドレス記憶領域４２のそれぞれの容量が不足した場合に、各領域の一部のみを消去して使用を継続できる。
(3) Each of the
（４）記録部１２は、アドレス記憶領域４２において、先頭から後方に向かって順番に、かつ隙間をあけずに最新アドレスを書き込む。そのためアドレス記憶領域４２を有効に使用し、かつ処理ロジックを簡潔にできる。
(4) The
（５）記録部１２は、アドレス記憶領域４２において、先頭から後方に向かって順番に最新アドレスを書き込む。読出部１３は、アドレス記憶領域４２における最後方に記録されたアドレスを最新アドレスと判断する。
(5) The
（６）記録部１２は、アドレス記憶領域４２において、先頭から後方に向かって順番に最新アドレスを書き込む。読出部１３は、アドレス記憶領域４２に格納されている値を記憶部４に設定されたアドレス空間の大きさの区切りで、本実施の形態では４バイト区切りでアドレスブロックとして先頭から後方に向かって検索する。読出部１３は図７のフローチャートに示すように、記憶部４を初期化した際の値である「ＦＦＦＦＦＦＦＦ」を有し、検索により最初に該当したアドレスブロックの直前のアドレスブロックに格納されている値を最新アドレスと判断する。
(6) The
（変形例１）
上述した第１の実施の形態では、データ記憶領域４１およびアドレス記憶領域４２には、先頭から後方に向かって順番に書き込みが行われた。しかし書き込む順番が規定されていればよく、たとえばデータ記憶領域４１およびアドレス記憶領域４２の末尾から先頭に向かって順番に書き込みが行われてもよい。またデータ記憶領域４１とアドレス記憶領域４２の書き込み方向が異なってもよい。
(Modification 1)
In the above-described first embodiment, the
（変形例２）
記憶部４には、データ記憶領域４１およびアドレス記憶領域４２以外の領域（以下、「通常領域」と呼ぶ）が設けられてもよい。たとえば通常領域には、プログラムやデータが格納されてもよい。この際に、プログラムやデータに更新があった際に、同一のアドレス領域に新たな情報が書き込まれると、そのアドレス領域だけ書き込み回数が増大して記憶部４の寿命が短くなる可能性がある。そのため、通常領域に対しては既知の手法であるハードウエア実装型のウェアレベリングを適用してもよい。
(Modification 2)
The
（変形例３）
上述した第１の実施の形態では、動作中の電源断に対して特に対策をしていない。しかし記録部１２は、特別なフラグを用意して対策を行ってもよい。たとえば記憶部４に記録中フラグを初期値「０」で用意する。記録部１２は、書き込み処理を行う直前、すなわち図６のＳ３０４の直前に記録中フラグを「１」に変更し、Ｓ３０６の処理が完了すると記録中フラグを「０」に戻す。この場合に読出部１３は、Ｓ３２４の実行前に記録中フラグの値を読み込み、記録中フラグの値が「０」の場合はそのままＳ３２４を実行する。また、記録中フラグの値が「１」の場合は読出部１３は、「ＦＦＦＦＦＦＦＦ」の２つ前のアドレスブロックをターゲットに決定する。
(Modification 3)
In the above-described first embodiment, no particular countermeasures are taken against power interruption during operation. However, the
この変形例３によれば、記録部１２による記録が中断されて不完全な記録が行われた場合に、読出部１３は従前の記録を読み出すことで障害の発生を回避できる。
According to
（変形例４）
入力部１１、記録部１２、および読出部１３は、記憶部４と一体に構成されてもよい。すなわち、入力部１１、記録部１２、および読出部１３がフラッシュメモリのコントローラの機能の一部として記憶部４に搭載されてもよい。
(Modification 4)
（変形例５）
入力部１１、記録部１２、および読出部１３は、ＣＰＵ１、ＲＯＭ２、およびＲＡＭ３の組み合わせの代わりに書き換え可能な論理回路であるＦＰＧＡ（Field Programmable Gate Array）や特定用途向け集積回路であるＡＳＩＣ（Application Specific Integrated Circuit）により実現されてもよい。また入力部１１、記録部１２、および読出部１３は、ＣＰＵ１、ＲＯＭ２、およびＲＡＭ３の組み合わせの代わりに、異なる構成の組み合わせ、たとえばＣＰＵ１、ＲＯＭ２、ＲＡＭ３とＦＰＧＡの組み合わせにより実現されてもよい。
(Modification 5)
The
（変形例６）
入力部１１は、電子制御装置９の動作終了時にＲＡＭ３に格納されている情報であって、データ記憶領域４１に格納されている情報と異なる情報をデータセットとして扱ってもよい。たとえば空燃比マップやカメラの外部パラメータなど、時折更新されうる情報であって高頻度で使用される情報を記憶部４に記録する場合に本変形例が有効である。空燃比マップを例に具体的に説明する。
(Modification 6)
The
読出部１３は、電子制御装置９の起動時に記憶部４に記録されている空燃比マップを読み出してＲＡＭ３にコピーする。空燃比マップは、電子制御装置９に搭載される他のプログラムから参照され、必要に応じて修正が加えられる。入力部１１は、電子制御装置９の電源がオフにされる際に、ＲＡＭ３に格納されている空燃比マップと、記憶部４に記録されている空燃比マップとの異同を確認する。そして入力部１１は、両者が異なる場合にはＲＡＭ３に格納されている空燃比マップを入力部１１に入力されるデータセットとして扱い、記録部１２がこれを記憶部４に記録する。
The
この変形例６によれば、低頻度で更新される可能性があるデータを書き換え回数に制限がある記憶部４に効率よく記録できる。
According to
―第２の実施の形態―
図８～図１０を参照して、電子制御装置の第２の実施の形態を説明する。以下の説明では、第１の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第１の実施の形態と同じである。本実施の形態では、主に、アドレス記憶領域にアドレスが２つ連続で記録される点で、第１の実施の形態と異なる。
-Second Embodiment-
A second embodiment of the electronic control unit will be described with reference to FIGS. 8 to 10. FIG. In the following description, the same components as those in the first embodiment are given the same reference numerals, and differences are mainly described. Points that are not particularly described are the same as those in the first embodiment. The present embodiment differs from the first embodiment mainly in that two consecutive addresses are recorded in the address storage area.
第２の実施の形態における電子制御装置９のハードウエア構成は第１の実施の形態と同様なので説明を省略する。第２の実施の形態における電子制御装置９の機能構成は、第１の実施の形態に比べて記録部１２および読出部１３の動作が次のように異なる。記録部１２は、アドレス記憶領域４２にデータセットを記録したアドレスを２回書き込む。読出部１３は、アドレス記憶領域に記録された２つの連続するアドレスであって、最も後ろに記録されているアドレスを最新アドレスと判断する。
The hardware configuration of the
（記録部１２の動作）
図８は、第２の実施の形態における記録部１２の動作を示すフローチャートである。ただし図８では、図６や図７と同じ処理には同一のステップ番号を付して説明を省略する。さらに図８では、図示の都合により図６や図７の複数の処理をまとめて記載することもある。記録部１２は、Ｓ３１３として図６に示すＳ３０１～Ｓ３０３の処理を行う。次に記録部１２は、Ｓ３１４として図６に示すＳ３０４～Ｓ３１０の処理を行う。そして記録部１２は、Ｓ３１５として図７に示すＳ３２１～Ｓ３２５の処理を行う。
(Operation of recording unit 12)
FIG. 8 is a flow chart showing the operation of the
次に記録部１２は、Ｓ３１６において正常な書き込みが確認できたか否かを判断する。具体的には記録部１２は、Ｓ３２５において読み出したデータと、Ｓ３０４において書き込んだデータが同一であればＳ３１６を肯定判断し、両者が異なればＳ３１６を否定判断する。記録部１２は、Ｓ３１６を否定判断するとＳ３１４に戻って処理をやり直す。記録部１２は、Ｓ３１６を肯定判断すると、Ｓ３１７に進んで２回目のアドレスの書き込みを行う。Ｓ３１７によるアドレス記憶領域４２へのアドレスの書き込みは、Ｓ３０６において書き込んだ領域の直後である。以上が第２の実施の形態における記録部１２の動作の説明である。
Next, the
（読出部１３の動作）
図９は、第２の実施の形態における読出部１３の動作を示すフローチャートである。ただし図９では、図７と同じ処理には同一のステップ番号を付して説明を省略する。読出部１３は、Ｓ３２１～Ｓ３２３の処理を行う。次に読出部１３は、Ｓ３３１において、アドレスブロック（ｋ）を検出した最初の「ＦＦＦＦＦＦＦＦ」のアドレスブロックとする。続くＳ３３２では読出部１３は、アドレスブロック（ｋ－１）に格納されている値と、アドレスブロック（ｋ－２）に格納されている値とが同一であるか否かを判断する。
(Operation of reading unit 13)
FIG. 9 is a flow chart showing the operation of reading
読出部１３は、両者が同一と判断する場合はＳ３３３に進み、両者が同一でないと判断する場合はＳ３３４に進む。Ｓ３３３では読出部１３は、アドレスブロック（ｋ－１）に格納されたアドレスからデータを読み出して図９に示す処理を終了する。Ｓ３３４では読出部１３は、変数ｋをデクリメントして、すなわち変数ｋの値を「１」だけ減算してＳ３３２に戻る。すなわちＳ３３２とＳ３３４のループでは、格納されているアドレス値が同一になるまで、比較対象を後ろから前に移動させる。以上が第２の実施の形態における読出部１３の動作の説明である。
The
（動作例）
図１０は、第２の実施の形態において記録部１２による書き込みの途中で電源断された場合の、記憶部４の状態例を示す図である。図１０ではデータセットを記録された順番に「データ１－２１」～「データ１－２３」と記載している。データ１－２１は、「０ｘ００００００２０」～「０ｘ００００００２Ｂ」に記録されている。データ１－２２は、「０ｘ００００００２Ｃ」～「０ｘ００００００３Ｆ」に記録されている。データ１－２３は、「０ｘ００００００４０」～「０ｘ００００００４Ｄ」に記録されている。ただしデータ１－２３は書き込みが完了しておらず途中までしか記録されていない。
(Operation example)
FIG. 10 is a diagram showing an example of the state of the
アドレスブロック９２１およびアドレスブロック９２２には、「データ１－２１」の先頭のアドレスが格納されている。アドレスブロック９２３およびアドレスブロック９２４には、「データ１－２２」の先頭のアドレスが格納されている。アドレスブロック９２５には、「データ１－２３」の先頭のアドレスが格納されている。アドレスブロック９２６にはアドレス記憶領域４２の初期値である「０ｘＦＦＦＦＦＦＦＦ」が格納されている。
便宜的にアドレスブロックに通し番号を付すと、アドレスブロック（１）がアドレスブロック９２１、アドレスブロック（２）がアドレスブロック９２２、アドレスブロック（３）がアドレスブロック９２３、アドレスブロック（４）がアドレスブロック９２４、アドレスブロック（５）がアドレスブロック９２５、アドレスブロック（６）がアドレスブロック９２６である。
Address block (1) is
読出部１３の動作を図９のフローチャートと合わせて説明する。読出部１３は、アドレス記憶領域４２の先頭から「ＦＦＦＦＦＦＦＦ」を検索し、アドレスブロック９２６を発見する（Ｓ３２１）。アドレスブロック９２６はアドレス記憶領域４２の先頭ではないので（Ｓ３２２：ＮＯ）、Ｓ３３１に進む。Ｓ３３１では読出部１３は、アドレスブロック９２６をアドレスブロック（ｋ）とする。前述のとおり、アドレスブロック９２６はアドレスブロック（６）とも表記されるので、Ｓ３３１では「ｋ＝６」に設定される。
The operation of the
続くＳ３３２では読出部１３は、アドレスブロック（ｋ－１）とアドレスブロック（ｋ－２）の値が同一か否か、すなわちアドレスブロック（５）であるアドレスブロック９２５と、アドレスブロック（４）であるアドレスブロック９２４の値が同一か否かを判断する。両者は「００００００４０」と「００００００２Ｃ」で異なる値なので、読出部１３は否定判断してＳ３３４に進み、変数「ｋ」をデクリメントして「ｋ＝５」としてＳ３３２に戻る。
In subsequent S332, the
再び実行されるＳ３３２では読出部１３は、アドレスブロック（４）であるアドレスブロック９２４と、アドレスブロック（３）であるアドレスブロック９２３の値が同一か否かを判断する。両者は「００００００２Ｃ」で同一なので、読出部１３はＳ３３３に進んでアドレス「０ｘ００００００２Ｃ」からデータ１－２２を読み出す。
In S332, which is executed again, the
上述した第２の実施の形態によれば、次の作用効果が得られる。
（７）記録部１２は、最新アドレスをアドレス記憶領域４２の未記録領域の末尾に記録し、記録した最新アドレスからデータセットが読み出せるとアドレス記憶領域４２の未記録領域の末尾にさらに最新アドレスを記録する。読出部１３は、アドレス記憶領域４２に記録された２つの連続するアドレスであって、最も後ろに記録されているアドレスを最新アドレスと判断する。そのため記録部１２による記録の最中に電源の遮断などで動作が停止しても、読出部１３は同じアドレスが続けて記録されていないことで異常の発生を検知し、問題が検出されていない従前の情報を読み出すことができる。すなわち本実施の形態による電子制御装置９は、異常時が発生する以前の状態にロールバックすることができる。
According to the second embodiment described above, the following effects are obtained.
(7) The
（第２の実施の形態の変形例１）
記録部１２は、アドレスを３回以上連続で書き込んでもよい。この場合は、３回目以降のアドレスの書き込みは、２回目の書き込みと同時に行ってもよい。さらに記録部１２は、Ｎ－１回目の書き込みが正常に行われていることを確認してからＮ回目の書き込みを行ってもよい。
(
The
（第２の実施の形態の変形例２）
アドレス記憶領域４２は、第１アドレス記憶領域４２１と、第２アドレス記憶領域４２２とから構成されてもよい。この場合に記録部１２は、データセットを記録したアドレスを第１アドレス記憶領域４２１および第２アドレス記憶領域４２２に追記する。記録部１２による追記する位置の決定方法は第１の実施の形態と同様である。記録部１２はたとえば、１回目のアドレスの書き込みを第１アドレス記憶領域４２１に行い、２回目のアドレスの書き込みを第２アドレス記憶領域４２２に行う。ただし記録部１２は、２回目のアドレスの書き込みは、第２の実施の形態と同様に１回目の書き込みが正常に行われていることを確認してから行う。
(
The
この場合に読出部１３は、第１アドレス記憶領域４２１および第２アドレス記憶領域４２２の同じ位置に記録されたアドレスであって、最も後ろに記録されているアドレスからデータセットを読み出す。具体的には読出部１３は、まず第１アドレス記憶領域４２１および第２アドレス記憶領域４２２の両方を対象として先頭から順番に、格納されている値が「ＦＦＦＦＦＦＦＦ」ではない最も後ろのアドレスブロックを検索する。そして第１アドレス記憶領域４２１および第２アドレス記憶領域４２２における先頭からの位置が同じであり、格納されている値が「ＦＦＦＦＦＦＦＦ」ではなく、同一の値が格納されているアドレスブロックを特定する。さらに読出部１３は、その特定したアドレスブロックに格納されているアドレスからデータセットを読み出す。
In this case, the
図１１は、第２の実施の形態の変形例２における記憶部４の状態例を示す図である。図１１では、第２の実施の形態で示した図１０と同様の状況、すなわち記録部１２による書き込みの途中で電源断された場合を示している。本変形例では、記憶部４の最初の０ｘ２０バイトが第１アドレス記憶領域４２１、次の０ｘ２０バイトが第２アドレス記憶領域４２２、さらに次の０ｘ６０バイトがデータ記憶領域４１である。データ１－２１は、「０ｘ００００００４０」～「０ｘ００００００４Ｂ」に記録されている。データ１－２２は、「０ｘ００００００４Ｃ」～「０ｘ００００００５Ｆ」に記録されている。データ１－２３は、「０ｘ００００００６０」～「０ｘ００００００６Ｄ」に記録されている。ただしデータ１－２３は書き込みが完了しておらず途中までしか記録されていない。
FIG. 11 is a diagram showing a state example of the
アドレスブロック９３１およびアドレスブロック９３４には、「データ１－２１」の先頭のアドレスが格納されている。アドレスブロック９３２およびアドレスブロック９３５には、「データ１－２２」の先頭のアドレスが格納されている。アドレスブロック９３３には、「データ１－２３」の先頭のアドレスが格納されている。アドレスブロック９３６にはアドレス記憶領域４２の初期値である「０ｘＦＦＦＦＦＦＦＦ」が格納されている。
読出部１３は、第１アドレス記憶領域４２１および第２アドレス記憶領域４２２の両方を対象として先頭から順番に、格納されている値が「ＦＦＦＦＦＦＦＦ」ではない最も後ろのアドレスブロックを検索する。これにより、第１アドレス記憶領域４２１ではアドレスブロック９３３が選択され、第２アドレス記憶領域４２２ではアドレスブロック９３５が検索される。しかしアドレスブロック９３３は第１アドレス記憶領域４２１の先頭から３番目であり、アドレスブロック９３５が第２アドレス記憶領域４２２の先頭から２番目で両者は同じ位置ではない。そのため読出部１３は、第１アドレス記憶領域４２１の先頭から２番目のアドレスブロック９３２を選択し、アドレスブロック９３２とアドレスブロック９３５に格納されている値が同一なので、読出部１３は「０ｘ００００００４Ｃ」からデータセットを読み出す。
Reading
以上説明した変形例によれば次の作用効果が得られる。
（８）アドレス記憶領域４２は、第１アドレス記憶領域４２１および第２アドレス記憶領域４２２から構成される。記録部１２は、最新アドレスを第１アドレス記憶領域４２１の未記録領域の末尾に記録し、記録した最新アドレスからデータセットが読み出せると第２アドレス記憶領域４２２の未記録領域の末尾に最新アドレスを記録する。読出部１３は、第１アドレス記憶領域４２１および第２アドレス記憶領域４２２の先頭から同じ位置に記録されたアドレスであって、最も後ろに記録されているアドレスを最新アドレスと判断する。そのため、第２の実施の形態と異なる実装形態で、電源の不意な切断に対応できる。
According to the modified example described above, the following effects can be obtained.
(8) The
―第３の実施の形態―
図１２～図１５を参照して、電子制御装置の第３の実施の形態を説明する。以下の説明では、第１の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第１の実施の形態と同じである。本実施の形態では、主に、データ記憶領域に複数種類のデータが記録され、それぞれを示すアドレステーブルも併せて保存される点で、第１の実施の形態と異なる。本実施の形態では、入力部１１に入力されるデータセットには１または複数のデータが含まれ、さらにデータセットには含まれるデータの種類を示す識別子が付されている。
-Third Embodiment-
A third embodiment of the electronic control unit will be described with reference to FIGS. 12 to 15. FIG. In the following description, the same components as those in the first embodiment are given the same reference numerals, and differences are mainly described. Points that are not particularly described are the same as those in the first embodiment. This embodiment differs from the first embodiment mainly in that a plurality of types of data are recorded in the data storage area, and an address table indicating each type is also stored together. In this embodiment, the data set input to the
（データセット）
図１２は、第３の実施の形態におけるデータセットの例を示す図である。図１２では符号１１０１～１１０３で示す３つのデータセットを図示しており、符号の順番で入力部１１に入力される。データセット１１０１にはデータ１、データ２、およびデータ３が含まれる。図１２では、データの種類を示す識別子として山括弧で数字を囲った記号、すなわち「＜１＞」などを記載している。ただし実際にはあらかじめ定めた符号を用いればよく、表記形式は任意である。
(data set)
FIG. 12 is a diagram showing an example of data sets in the third embodiment. FIG. 12 shows three data sets denoted by
（記憶部４の状態例）
図１３は、第３の実施の形態における記憶部４の状態例を示す図である。図１３では、図１２に示した３つのデータセットを記録した状態を示している。ただし各データのサイズは作図の都合により非常に小さく記載している。実際にはデータのサイズは数キロバイト以上あってもよい。
(Example of state of storage unit 4)
FIG. 13 is a diagram showing a state example of the
図１３では、アドレス記憶領域４２の最初のアドレスブロック９４１に「０ｘ００００００２０」が格納され、２番目のアドレスブロック９４２に「０ｘ００００００４０」が格納され、３番目のアドレスブロック９４３に「０ｘ００００００５０」が格納されている。図１３のデータ記憶領域４１には、３つのアドレステーブルと、受信したそれぞれのデータが格納されている。記録部１２は、入力部１１がデータセットを受信するたびにアドレステーブルを作成して受信したデータセットに含まれるデータとともにデータ記憶領域４１に格納する。
In FIG. 13, the
アドレステーブルには、データ１～データ３が格納されているアドレスが格納される。図１３に示す例ではデータセットに含まれるデータの種類は３つなので、データセットにはアドレスが３つ含まれる。そのためデータセットのサイズは、４バイトの３倍である１２バイトである。各アドレステーブルの具体的な値は図１３の下部に示している。アドレステーブル１には、データ１が格納されているアドレスを示す「００００００２Ｃ」と、データ２が格納されているアドレスを示す「００００００３０」と、データ３が格納されているアドレスを示す「００００００３４」とから構成される。
The address table stores addresses where
アドレステーブル２の値は、データ２を除いてアドレステーブル１と同じである。図１２に示したようにデータセット１１０２にはデータ２しか含まれないからである。アドレステーブル２のデータ２の値は、「００００００４Ｃ」である。アドレステーブル３の値は、データ３のみアドレステーブル２と同じである。データセット１１０３にはデータ１およびデータ２しか含まれないからである。アドレステーブル３のデータ１の値は「００００００５Ｃ」、データ２の値は「００００００６０」である。
The values in address table 2 are the same as in address table 1 except for
（記録部１２の動作フローチャート）
図１４は、本実施の形態における記録部１２のＳ３０４の詳細を示すフローチャートである。本実施の形態における記録部１２の動作は第１の実施の形態とＳ３０４を除いて同一なので、ここでは図１４を参照してＳ３０４の詳細のみを説明する。本実施の形態では、Ｓ３０４は以下に説明するようにＳ３０４１～Ｓ３０４５で構成される。Ｓ３０４１では記録部１２は、データ記憶領域４１に保存されている最新のアドレステーブルを読み込む。ただし記録部１２は、ＲＡＭ３に最新のアドレステーブルを記録し、Ｓ３０４１ではＲＡＭ３からアドレステーブルを読み込んでもよい。
(Operational flowchart of recording unit 12)
FIG. 14 is a flow chart showing details of S304 of the
続くＳ３０４２では記録部１２は、受信したデータセットに付された識別子に基づき、更新されたデータを特定する。続くＳ３０４３では記録部１２は、新たに記録されるデータが記録されるデータ記憶領域４１のアドレスを特定する。このアドレスはたとえば、Ｓ３０５において特定したアドレスにアドレステーブルのサイズを加えることで算出できる。また、新たに記録されるデータが複数存在する場合には、他のデータのデータサイズをあわせて利用することで、データの記録されるアドレスを算出できる。
In subsequent S3042, the
続くＳ３０４４では記録部１２は、データ記憶領域４１におけるＳ３０５において特定した位置に新たなアドレステーブルを記録する。このアドレステーブルは、全データについて記録されているアドレスを示すものである。最後のＳ３０４５では記録部１２は、アドレステーブルを記録した領域の直後に新たなデータを書き込む。
In subsequent S3044, the
（読出部１３の動作フローチャート）
図１５は、本実施の形態における読出部１３のＳ３２５の詳細を示すフローチャートである。本実施の形態における読出部１３の動作は第１の実施の形態とＳ３２５を除いて同一なので、ここでは図１５を参照してＳ３２５の詳細のみを説明する。本実施の形態では、Ｓ３２５は以下に説明するようにＳ３２５１～Ｓ３２５２で構成される。Ｓ３２５１では読出部１３は、ターゲットからアドレステーブルを読み込む。続くＳ３２５２では読出部１３は、アドレステーブルに記載された各アドレスからデータを読み出す。
(Operational flowchart of reading unit 13)
FIG. 15 is a flow chart showing details of S325 of the
上述した第３の実施の形態によれば、次の作用効果が得られる。
（９）データセットは複数のデータから構成される。記録部１２は、複数のデータのそれぞれが記録されたアドレスを示すアドレステーブルをデータセットとともにデータ記憶領域に記録する。そのため複数のデータを記録する場合にも、第１の実施の形態と同様に記憶部４の寿命を延ばすことができる。
According to the third embodiment described above, the following effects are obtained.
(9) A data set consists of a plurality of data. The
（１０）データセットを構成する複数のデータのそれぞれには識別子が対応付けられている。入力部１１に入力されるデータセットには、当該データセットに含まれるデータに対応する識別子が付されている。記録部１２は、入力部１１にデータセットが入力されると、データセットに付された識別子に基づきアドレステーブルにおける書き換え対象を特定する（図１４のＳ３０４２）。そして記録部１２は、特定した書き換え対象を新たに記録したアドレスに書き換える（図１４のＳ３０４４）。そのため、データセットを構成する一部のデータのみが更新された場合に、効率よく情報を記録することができる。
(10) An identifier is associated with each of a plurality of pieces of data forming a data set. A data set input to the
上述した各実施の形態および変形例において、機能ブロックの構成は一例に過ぎない。別々の機能ブロックとして示したいくつかの機能構成を一体に構成してもよいし、１つの機能ブロック図で表した構成を２以上の機能に分割してもよい。また各機能ブロックが有する機能の一部を他の機能ブロックが備える構成としてもよい。 In each of the embodiments and modifications described above, the configuration of the functional blocks is merely an example. Some functional configurations shown as separate functional blocks may be configured integrally, or a configuration represented by one functional block diagram may be divided into two or more functions. Further, a configuration may be adopted in which part of the functions of each functional block is provided in another functional block.
上述した各実施の形態および変形例において、プログラムは不図示のＲＯＭに格納されるとしたが、プログラムは記憶部４に格納されていてもよい。また、電子制御装置９が不図示の入出力インタフェースを備え、必要なときに入出力インタフェースと電子制御装置９が利用可能な媒体を介して、他の装置からプログラムが読み込まれてもよい。ここで媒体とは、例えば入出力インタフェースに着脱可能な記憶媒体、または通信媒体、すなわち有線、無線、光などのネットワーク、または当該ネットワークを伝搬する搬送波やディジタル信号、を指す。また、プログラムにより実現される機能の一部または全部がハードウエア回路やＦＰＧＡにより実現されてもよい。
Although the program is stored in the ROM (not shown) in each of the embodiments and modifications described above, the program may be stored in the
上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 Each of the embodiments and modifications described above may be combined. Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other aspects conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention.
４…記憶部
９…電子制御装置
１１…入力部
１２…記録部
１３…読出部
４１…データ記憶領域
４２…アドレス記憶領域
４２１…第１アドレス記憶領域
４２２…第２アドレス記憶領域
4
Claims (5)
前記データセットが入力される入力部と、
前記入力部に入力された前記データセットを前記データ記憶領域における未記録領域に記録し、前記未記録領域のアドレスに関する情報を前記アドレス記憶領域の未記録領域に記録する記録部と、
前記アドレス記憶領域における最新の記録に基づいて前記データ記憶領域から前記データセットを読み出す読出部と、を備え、
前記データセットは複数のデータから構成され、
前記記録部は、前記複数のデータのそれぞれが記録されたアドレスを示すアドレステーブルを前記データセットとともに前記データ記憶領域に記録し、
前記未記録領域のアドレスに関する情報とは前記アドレステーブルが記録されているアドレスである、電子制御装置。 a storage unit, which is a non-volatile storage area including a data storage area in which addresses are assigned and data sets are recorded, and an address storage area capable of storing two or more of the addresses;
an input unit to which the data set is input;
a recording unit that records the data set input to the input unit in an unrecorded area in the data storage area, and records information about an address of the unrecorded area in an unrecorded area of the address storage area;
a reading unit that reads the data set from the data storage area based on the latest record in the address storage area ;
The data set is composed of a plurality of data,
The recording unit records an address table indicating an address where each of the plurality of data is recorded together with the data set in the data storage area;
The electronic control device , wherein the information about the address of the unrecorded area is the address where the address table is recorded .
前記データセットを構成する前記複数のデータのそれぞれには識別子が対応付けられており、
前記入力部に入力されるデータセットには、当該データセットに含まれるデータに対応する前記識別子が付されており、
前記記録部は、前記入力部に前記データセットが入力されると、前記データセットに付された前記識別子に基づき前記アドレステーブルにおける書き換え対象を特定し、特定した前記書き換え対象を新たに記録したアドレスに書き換える電子制御装置。 In the electronic control device according to claim 1,
each of the plurality of data constituting the data set is associated with an identifier;
The data set input to the input unit is attached with the identifier corresponding to the data included in the data set,
When the data set is input to the input unit, the recording unit specifies a rewriting target in the address table based on the identifier attached to the data set, and an address where the specified rewriting target is newly recorded. Electronic control unit that rewrites to
前記記録部は、前記アドレス記憶領域において、先頭から後方に向かって順番に、または末尾から先頭に向かって順番に、前記アドレステーブルが記録されているアドレスを書き込む電子制御装置。 In the electronic control device according to claim 1,
The recording unit is an electronic control unit that writes addresses in which the address table is recorded in order from the head to the rear or from the tail to the head in the address storage area.
前記記録部は、前記アドレス記憶領域において、先頭から後方に向かって順番に前記アドレステーブルが記録されているアドレスである最新アドレスを書き込み、
前記読出部は、前記アドレス記憶領域における最後方に記録されたアドレスを前記最新アドレスと判断する電子制御装置。 In the electronic control device according to claim 1,
The recording unit writes the latest address, which is the address where the address table is recorded, in order from the beginning to the rear in the address storage area,
The electronic control unit, wherein the reading unit determines an address recorded last in the address storage area as the latest address.
前記記録部は、前記アドレス記憶領域において、先頭から後方に向かって順番に前記最新アドレスを書き込み、
前記読出部は、前記アドレス記憶領域に格納されている値を前記記録部に設定されたアドレス空間の大きさの区切りでアドレスブロックとして先頭から後方に向かって検索し、前記記憶部を初期化した際の値を有し前記検索により最初に該当したアドレスブロックの直前のアドレスブロックに格納されている値を前記最新アドレスと判断する電子制御装置。 In the electronic control device according to claim 4,
The recording unit writes the latest addresses in order from the beginning to the end in the address storage area,
The readout unit retrieves the values stored in the address storage area from the beginning to the rear as address blocks at intervals of the size of the address space set in the recording unit, and initializes the storage unit. an electronic control unit for determining, as the latest address, a value stored in an address block immediately preceding an address block first found by the search and having an actual value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019128948A JP7317609B2 (en) | 2019-07-11 | 2019-07-11 | electronic controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019128948A JP7317609B2 (en) | 2019-07-11 | 2019-07-11 | electronic controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021015388A JP2021015388A (en) | 2021-02-12 |
| JP7317609B2 true JP7317609B2 (en) | 2023-07-31 |
Family
ID=74531440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019128948A Active JP7317609B2 (en) | 2019-07-11 | 2019-07-11 | electronic controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7317609B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001318824A (en) | 2000-05-10 | 2001-11-16 | Nec Miyagi Ltd | System for managing data of flash memory and recording medium with its program recorded |
| JP2006190036A (en) | 2005-01-05 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07182246A (en) * | 1993-11-25 | 1995-07-21 | Sanyo Electric Co Ltd | Device and method for controlling non-volatile memory |
-
2019
- 2019-07-11 JP JP2019128948A patent/JP7317609B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001318824A (en) | 2000-05-10 | 2001-11-16 | Nec Miyagi Ltd | System for managing data of flash memory and recording medium with its program recorded |
| JP2006190036A (en) | 2005-01-05 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021015388A (en) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100847506B1 (en) | Storage device, memory management method and program | |
| JP4418439B2 (en) | Nonvolatile storage device and data writing method thereof | |
| US10509570B2 (en) | Method, device, and program for managing a flash memory for mass storage | |
| JP4122972B2 (en) | Data recording apparatus and data writing method for flash memory | |
| KR100645540B1 (en) | Apparatus and method for managing data on flash memory | |
| JP2005242897A (en) | Flash disk drive | |
| JP2010020586A (en) | Data processing device | |
| JP4153324B2 (en) | DIFFERENTIAL DATA GENERATION DEVICE AND METHOD, UPDATED DATA RESTORE DEVICE AND METHOD, AND PROGRAM | |
| US20070136510A1 (en) | Storage device, memory managing device, memory managing method, and program | |
| JP6123766B2 (en) | Data reading apparatus, program, and data reading method | |
| JP2009205689A (en) | Flash disk device | |
| JP7317609B2 (en) | electronic controller | |
| JP6050794B2 (en) | FLASH MEMORY MODULE, NONVOLATILE SEMICONDUCTOR MEMORY MODULE, AND STORAGE DEVICE | |
| JP4826232B2 (en) | Information processing apparatus and boot program rewriting method | |
| JP2004078902A (en) | Storage device, memory management method, and program thereof | |
| JP3826115B2 (en) | Storage device, memory management method, and program | |
| US11609844B2 (en) | Memory system with hierarchical tables | |
| KR102315314B1 (en) | Apparatus and method for controlling eeprom | |
| US20110082995A1 (en) | Information processing apparatus | |
| KR20050011869A (en) | Memory device using flash memory and error correction method the same | |
| US11182286B2 (en) | Data storage device and control method for non-volatile memory | |
| WO2020039927A1 (en) | Non-volatile storage device, host device, and data storage system | |
| JP5521437B2 (en) | Portable terminal device, software update method and program | |
| JP2010182160A (en) | Memory access device, nonvolatile storage device, nonvolatile storage system, memory access method, program and integrated circuit | |
| JP2005321843A (en) | Rewriting method for firmware |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7317609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |