JP7315290B2 - Semiconductor device and battery voltage measurement method - Google Patents
Semiconductor device and battery voltage measurement method Download PDFInfo
- Publication number
- JP7315290B2 JP7315290B2 JP2019067432A JP2019067432A JP7315290B2 JP 7315290 B2 JP7315290 B2 JP 7315290B2 JP 2019067432 A JP2019067432 A JP 2019067432A JP 2019067432 A JP2019067432 A JP 2019067432A JP 7315290 B2 JP7315290 B2 JP 7315290B2
- Authority
- JP
- Japan
- Prior art keywords
- battery cell
- voltage
- switch
- battery
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
本発明は、半導体装置及び電池電圧の測定方法に関するものである。 The present invention relates to a semiconductor device and a battery voltage measuring method.
従来から、複数の電池セルを直列（多段）に接続した組電池を用いることにより、高電圧を生成することが行われている。一般に、組電池に含まれる電池セルの電池電圧は、組電池に接続された電池電圧測定用の半導体装置により測定される。 Conventionally, a high voltage is generated by using an assembled battery in which a plurality of battery cells are connected in series (multistage). In general, the battery voltage of the battery cells included in the assembled battery is measured by a battery voltage measuring semiconductor device connected to the assembled battery.
このような電池電圧測定用の半導体装置として、電池セルの高電位側の電圧と、電池セルの低電位側の電圧とが入力されるアナログレベルシフタを備え、高電位側の電圧と低電位側の電圧との差に基づいて電池電圧を測定する技術が知られている（例えば、特許文献１参照）。 As such a semiconductor device for battery voltage measurement, there is known a technology that includes an analog level shifter to which the voltage on the high potential side of the battery cell and the voltage on the low potential side of the battery cell are input, and measures the battery voltage based on the difference between the voltage on the high potential side and the voltage on the low potential side (see, for example, Patent Document 1).
近年、電池電圧測定用の半導体装置においては、端子数の削減が要求されている。端子数を削減することにより、パッケージサイズの縮小、すなわち、装置の小型化を図ることができる。 In recent years, there has been a demand for a reduction in the number of terminals in semiconductor devices for battery voltage measurement. By reducing the number of terminals, the package size can be reduced, that is, the size of the device can be reduced.
しかしながら、特許文献１に記載の技術において、電池セルの電池電圧に応じた電圧が入力される入力端子を削減しようとした場合、寄生容量が発生し、発生した寄生容量に蓄積された電荷に応じた電圧が誤差となるため、電池電圧の測定が正確にできないという問題が生じる場合がある。 However, in the technique described in Patent Document 1, if an attempt is made to reduce the number of input terminals to which a voltage corresponding to the battery voltage of the battery cell is input, a parasitic capacitance is generated, and the voltage corresponding to the charge accumulated in the generated parasitic capacitance becomes an error, which may cause a problem that the battery voltage cannot be measured accurately.
本発明は、上述した問題を解決するために提案されたものであり、電池電圧の測定において発生する寄生容量による測定誤差を抑制することができる、半導体装置及び電池電圧の測定方法を提供することを目的とする。 The present invention has been proposed to solve the above-described problems, and an object of the present invention is to provide a semiconductor device and a battery voltage measuring method capable of suppressing measurement errors due to parasitic capacitance that occurs in battery voltage measurement.
上記目的を達成するために、第１の発明に係る半導体装置は、第１の電池セルから第２の電池セルまで直列に接続された複数の電池セルから選択された１つの電池セルの高電位側の電圧が入力される第１の接続線と、前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、第１の接続線及び第２の接続線に接続される電圧計測回路と、第１の接続線に接続される第１のスイッチと、第２の接続線に接続される第２のスイッチと、出力端が第１のスイッチ及び第２のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されているバッファ回路と、第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定するときに、第１のスイッチ及び第２のスイッチをオンするように制御する制御部と、を備える。 In order to achieve the above object, a semiconductor device according to a first aspect of the present invention comprises a first connection line to which a high potential side voltage of one battery cell selected from a plurality of battery cells connected in series from a first battery cell to a second battery cell is input, a second connection line to which a low potential side voltage of one battery cell selected from the plurality of battery cells is input, a voltage measurement circuit connected to the first connection line and the second connection line, and a first switch connected to the first connection line. a second switch connected to the second connection line; a buffer circuit having an output end connected to the first switch and the second switch and an input end connected to the low potential side of the first battery cell;
また、第２の発明に係る半導体装置は、第１の電池セルから第２の電池セルまで直列に接続された複数の電池セルから選択された１つの電池セルの高電位側の電圧が入力される第１の接続線と、前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、第１の接続線及び第２の接続線に接続される電圧計測回路と、第１の接続線に接続される第１のスイッチと、第２の接続線に接続される第２のスイッチと、出力端が第１のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路と、出力端が第２のスイッチに接続され、かつ入力端が第１の電池セルの高電位側に接続されている第２のバッファ回路と、第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定するときに、第１のスイッチ及び第２のスイッチをオンするように制御する制御部と、を備える。 A semiconductor device according to a second aspect of the present invention includes: a first connection line to which a high potential side voltage of one battery cell selected from a plurality of battery cells connected in series from a first battery cell to a second battery cell is input; a second connection line to which a low potential side voltage of one battery cell selected from the plurality of battery cells is input; a voltage measurement circuit connected to the first connection line and the second connection line; a first switch connected to the first connection line; a second switch connected to the connection line; a first buffer circuit having an output end connected to the first switch and an input end connected to the low potential side of the first battery cell; a second buffer circuit having an output end connected to the second switch and an input end connected to the high potential side of the first battery cell; and
また、第３の発明に係る電池電圧の測定方法は、第１の電池セルから第２の電池セルまで直列に接続された複数の電池セルから選択された１つの電池セルの高電位側の電圧が入力される第１の接続線と、前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、第１の接続線及び第２の接続線に接続される電圧計測回路と、第１の接続線に接続される第１のスイッチと、第２の接続線に接続される第２のスイッチと、出力端が第１のスイッチ及び第２のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されているバッファ回路と、を備えた半導体装置による電池電圧の測定方法であって、第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定する際に、第１のスイッチ及び第２のスイッチをオンする処理を含む。 A battery voltage measuring method according to a third aspect of the present invention includes: a first connection line to which a high potential side voltage of one battery cell selected from a plurality of battery cells connected in series from a first battery cell to a second battery cell is input; a second connection line to which a low potential side voltage of one battery cell selected from the plurality of battery cells is input; a voltage measuring circuit connected to the first connection line and the second connection line; a first switch connected to the first connection line; A method for measuring a battery voltage by a semiconductor device comprising a second switch connected to a second connection line and a buffer circuit having an output end connected to the first switch and the second switch and an input end connected to the low potential side of the first battery cell, the method including turning on the first switch and the second switch when measuring the voltage of the first battery cell after measuring the voltage of the second battery cell.
また、第４の発明に係る電池電圧の測定方法は、第１の電池セルから第２の電池セルまで直列に接続された複数の電池セルから選択された１つの電池セルの高電位側の電圧が入力される第１の接続線と、前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、第１の接続線及び第２の接続線に接続される電圧計測回路と、第１の接続線に接続される第１のスイッチと、第２の接続線に接続される第２のスイッチと、出力端が第１のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路と、出力端が第２のスイッチに接続され、かつ入力端が第１の電池セルの高電位側に接続されている第２のバッファ回路と、を備えた半導体装置による電池電圧の測定方法であって、第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定する際に、第１のスイッチ及び第２のスイッチをオンする処理を含む。 A battery voltage measuring method according to a fourth aspect of the present invention includes a first connection line to which a high potential side voltage of one battery cell selected from a plurality of battery cells connected in series from a first battery cell to a second battery cell is input, a second connection line to which a low potential side voltage of one battery cell selected from the plurality of battery cells is input, a voltage measurement circuit connected to the first connection line and the second connection line, a first switch connected to the first connection line, A method for measuring battery voltage by a semiconductor device comprising: a second switch connected to a second connection line; a first buffer circuit having an output end connected to the first switch and an input end connected to the low potential side of the first battery cell; and a second buffer circuit having an output end connected to the second switch and an input end connected to the high potential side of the first battery cell, the method comprising: measuring the voltage of the first battery cell after measuring the voltage of the second battery cell; , turning on the first switch and the second switch.
電池電圧の測定において発生する寄生容量による測定誤差を抑制することができる、という効果を奏する。 This has the effect of suppressing measurement errors due to parasitic capacitance that occurs in battery voltage measurement.
以下、図面を参照して、本発明の半導体装置の一例である電池電圧測定用の半導体装置について説明する。 A semiconductor device for battery voltage measurement, which is an example of the semiconductor device of the present invention, will be described below with reference to the drawings.
［第１実施形態］ [First embodiment]
まず、第１形態の半導体装置の構成について図面を参照して説明する。図１には、第１実施形態の半導体装置１０の一例の回路図を示す。 First, the configuration of the semiconductor device of the first embodiment will be described with reference to the drawings. FIG. 1 shows a circuit diagram of an example of the semiconductor device 10 of the first embodiment.
図１に示すように、本実施の形態の半導体装置１０は、制御部（以下、「ＣＮＴ」という。）１２と、スイッチ群２０と、電圧計測回路３０と、を備える。 As shown in FIG. 1, a semiconductor device 10 according to the present embodiment includes a control section (hereinafter referred to as “CNT”) 12, a switch group 20, and a voltage measurement circuit 30. FIG.
本実施の形態の半導体装置１０は、複数の電池セルＣ１～Ｃｎ（以下、総称する場合は、「電池セルＣ」という。）の各々の電池電圧を測定するための機能を有する。複数の電池セルＣ１～Ｃｎは、電池セルＣ１を最下段とし、電池セルＣｎを最上段として直列に接続されている。なお、本実施の形態では、直列に接続された電池セルＣのうち、最高電位側を最上段、最低電位側を最下段という。電池セルの具体的一例としては、ニッケル水素電池やリチウムイオン電池等が挙げられる。電池セルＣ１は、第１の電池セルの一例である。また、電池セルＣｎは、第２の電池セルの一例である。 Semiconductor device 10 of the present embodiment has a function of measuring the battery voltage of each of a plurality of battery cells C1 to Cn (hereinafter collectively referred to as "battery cell C"). The plurality of battery cells C1 to Cn are connected in series with the battery cell C1 as the bottom and the battery cell Cn as the top. In the present embodiment, among the battery cells C connected in series, the highest potential side is called the uppermost stage, and the lowest potential side is called the lowermost stage. Specific examples of battery cells include nickel-metal hydride batteries and lithium-ion batteries. Battery cell C1 is an example of a first battery cell. Also, the battery cell Cn is an example of a second battery cell.
なお、図１には、最下段の電池セルＣ１から最上段の電池セルＣｎが直列に接続されているが、最下段の電池セルＣ１よりも更に下位に電池セルが存在しており、かつ最上段の電池セルＣｎよりも更に上位に電池セルが存在している。 In FIG. 1, the battery cell C1 at the bottom stage to the battery cell Cn at the top stage are connected in series, but the battery cells exist below the battery cell C1 at the bottom stage, and the battery cells exist above the battery cell Cn at the top stage.
電池セルＣ１～Ｃｎの各々は、ローパスフィルタＬＰＦ０～ＬＰＦｎ（以下、総称する場合は「ローパスフィルタＬＰＦ」という。）を介して、半導体装置１０に接続されている。本実施の形態のローパスフィルタＬＰＦ０～ＬＰＦｎ各々は、抵抗素子ＲＬｐｆ（ＲＬｐｆ１～ＲＬｐｆ４）及び容量素子ＣＬｐｆ（ＣＬｐｆ１～ＣＬｐｆ４）を組み合わせた、いわゆるＲＣフィルタである。 Each of the battery cells C1-Cn is connected to the semiconductor device 10 via low-pass filters LPF 0 -LPF n (hereinafter collectively referred to as "low-pass filter LPF"). Each of the low-pass filters LPF 0 to LPF n of the present embodiment is a so-called RC filter that combines resistive elements RLpf (RLpf1 to RLpf4) and capacitive elements CLpf (CLpf1 to CLpf4).
例えば、半導体装置１０には、ローパスフィルタＬＰＦ１を介して、電池セルＣ１の高電位側の電圧が入力される。また、半導体装置１０には、ローパスフィルタＬＰＦ０を介して電池セルＣ１の低電位側の電圧が入力される。 For example, the voltage on the high potential side of the battery cell C1 is input to the semiconductor device 10 via the low-pass filter LPF1. Also, the voltage on the low potential side of the battery cell C1 is input to the semiconductor device 10 via the low-pass filter LPF0.
スイッチ群２０は、スイッチＳＷｎ、ＳＷｎ－１，１，ＳＷｎ－１，２，・・・，ＳＷ１，１，ＳＷ１，２，ＳＷ０，ＳＷＥ１，ＳＷＥ２を備える。以下では、スイッチ群２０が備えるこれらのスイッチを総称する場合は、「スイッチ群２０のスイッチＳＷ」という。また、スイッチ群２０は、バッファ回路Ｂｕｆｆ１を備えている。 The switch group 20 includes switches SW n , SW n−1,1 , SW n−1,2 , . . . , SW 1,1 , SW 1,2 , SW 0 , SW E1 , SW E2 . Hereinafter, when these switches included in the switch group 20 are collectively referred to as "switches SW of the switch group 20". The switch group 20 also includes a buffer circuit Buff1.
ＣＮＴ１２は、半導体装置１０の外部に設けられたＭＣＵ（Memory Control Unit）から入力される制御信号に基づいて、半導体装置１０のスイッチＳＷの各々のオン、オフを制御する機能を有する。 The CNT 12 has a function of controlling ON/OFF of each switch SW of the semiconductor device 10 based on a control signal input from an MCU (Memory Control Unit) provided outside the semiconductor device 10 .
第１の接続線Ｌ１は、ＣＮＴ１２によるスイッチＳＷのオンオフ制御に応じて、電圧測定の対象である電池セルＣの高電位側に接続される。また、第２の接続線Ｌ２は、ＣＮＴ１２によるスイッチＳＷのオンオフ制御に応じて、電圧測定の対象である電池セルＣの低電位側に接続される。例えば、電圧測定の対象として最上段の電池セルＣｎが選択された場合には、スイッチＳＷｎとスイッチＳＷｎ－１，２とがオンされる。 The first connection line L1 is connected to the high potential side of the battery cell C whose voltage is to be measured according to the ON/OFF control of the switch SW by the CNT 12 . In addition, the second connection line L2 is connected to the low potential side of the battery cell C whose voltage is to be measured according to the ON/OFF control of the switch SW by the CNT12. For example, when the uppermost battery cell Cn is selected as the voltage measurement target, the switch SW n and the switches SW n−1 and 2 are turned on.
電圧計測回路３０は、複数の電池セルＣ１～Ｃｎの各々の電圧を計測する。電圧計測回路３０は、図１に示されるように、第１の接続線Ｌ１及び第２の接続線Ｌ２に接続される。 The voltage measurement circuit 30 measures the voltage of each of the plurality of battery cells C1-Cn. The voltage measurement circuit 30 is connected to the first connection line L1 and the second connection line L2, as shown in FIG.
ここで、寄生容量について説明する。図１に示されるように、第１の接続線Ｌ１には寄生容量Ｃｐ１が発生し、第２の接続線Ｌ２には寄生容量Ｃｐ２が発生する。これらの寄生容量に蓄積された電荷は、電池電圧を測定する際に測定誤差を生じさせる。 Here, the parasitic capacitance will be explained. As shown in FIG. 1, a parasitic capacitance Cp1 is generated in the first connection line L1, and a parasitic capacitance Cp2 is generated in the second connection line L2. Charges stored on these parasitic capacitances cause measurement errors when measuring battery voltage.
図４に、従来の電池電圧測定用の半導体装置を示す。図４に示されるように、最下段の電池セルＣ１とは異なる上位の電池セルＣの電圧を測定した後に、最下段の電池セルＣ１を測定する場合、寄生容量Ｃｐ１及び寄生容量Ｃｐ２に蓄積された電荷によって、残電荷電流が最下段の電池セルＣ１へ流れ込む。残電荷電流はＬＰＦ０及びＬＰＦ１に流れ込み、誤差電圧を発生させる。この残電荷電流により、最下段の電池セルＣ１の電圧を測定する際には測定誤差が生じる。 FIG. 4 shows a conventional semiconductor device for battery voltage measurement. As shown in FIG. 4, when measuring the voltage of the lowermost battery cell C after measuring the voltage of the upper battery cell C different from the lowermost battery cell C1, the charge accumulated in the parasitic capacitance Cp1 and the parasitic capacitance Cp2 causes the residual charge current to flow into the lowermost battery cell C1. Residual charge current flows into LPF0 and LPF1 and generates an error voltage. This residual charge current causes a measurement error when measuring the voltage of the lowermost battery cell C1.
そこで、本実施形態においては、図１に示されるように、バッファ回路Ｂｕｆｆ１を設ける。バッファ回路Ｂｕｆｆ１は、出力端が第１のスイッチＳＷＥ１及び第２のスイッチＳＷＥ２に接続され、かつ入力端が最下段の電池セルＣ１の低電位側に接続されている。また、第１のスイッチは、第１の接続線に接続される。また、第２のスイッチは、第２の接続線に接続される。 Therefore, in this embodiment, as shown in FIG. 1, a buffer circuit Buff1 is provided. The buffer circuit Buff1 has an output end connected to the first switch SW E1 and the second switch SW E2 , and an input end connected to the low potential side of the battery cell C1 in the lowest stage. Also, the first switch is connected to the first connection line. Also, the second switch is connected to the second connection line.
このため、ＣＮＴ１２は、最下段の電池セルＣ１から最上段の電池セルＣｎまで直列に接続された複数の電池セルの各々の電圧を順次測定する場合、最上段の電池セルＣｎの電圧を測定した後に、最下段の電池セルＣ１の電圧を測定するときには、第１のスイッチＳＷＥ１及び第２のスイッチＳＷＥ２をオンするように制御する。これにより、寄生容量Ｃｐ１及び寄生容量Ｃｐ２に蓄積された電荷は、残電荷電流としてバッファ回路Ｂｕｆｆ１の出力端へ流れる。このため、最下段の電池セルＣ１の電圧が計測される際には、残電荷電流が最下段の電池セルＣ１へ流れ込むことがないため、最下段の電池セルＣ１の電圧を精度良く計測することができる。 Therefore, when sequentially measuring the voltage of each of the plurality of battery cells connected in series from the lowest battery cell C1 to the highest battery cell Cn, the CNT 12 controls the first switch SW E1 and the second switch SW E2 to turn on when measuring the voltage of the lowest battery cell Cn after measuring the voltage of the highest battery cell Cn. As a result, the charges accumulated in the parasitic capacitance Cp1 and the parasitic capacitance Cp2 flow to the output terminal of the buffer circuit Buff1 as residual charge current. Therefore, when the voltage of the lowermost battery cell C1 is measured, the residual charge current does not flow into the lowermost battery cell C1, so the voltage of the lowermost battery cell C1 can be accurately measured.
次に、本実施の形態の半導体装置１０における電池セルＣの電池電圧の測定動作について、図面を参照して説明する。図２には、本実施の形態の半導体装置１０における測定動作の一例を表すフローチャートを示す。なお、本実施の形態では、最下段の電池セルＣ１から、順次、最上段の電池セルＣｎまで、各電池セルＣの電池電圧を測定する場合について説明する。このため、最上段の電池セルＣｎの電圧が計測された後には、最下段の電池セルＣ１の電圧が計測される。 Next, the operation of measuring the battery voltage of the battery cell C in the semiconductor device 10 of this embodiment will be described with reference to the drawings. FIG. 2 shows a flowchart representing an example of the measurement operation in the semiconductor device 10 of this embodiment. In the present embodiment, a case will be described in which the battery voltage of each battery cell C is measured sequentially from the lowest battery cell C1 to the highest battery cell Cn. Therefore, after the voltage of the battery cell Cn in the uppermost stage is measured, the voltage of the battery cell C1 in the lowermost stage is measured.
図２に示した測定動作は、ＣＮＴ１２が、ＭＣＵから電池電圧の測定を行う指示を表す制御信号を受信した場合に実行される。 The measurement operation shown in FIG. 2 is executed when the CNT 12 receives a control signal representing an instruction to measure the battery voltage from the MCU.
ステップＳ１００において、ＣＮＴ１２は、電圧を測定する対象の電池セルは、最下段の電池セルＣ１であるか否かを判定する。電圧を測定する対象の電池セルが、最下段の電池セルＣ１である場合には、ステップＳ１０４へ移行する。一方、電圧を測定する対象の電池セルが、最下段の電池セルＣ１でない場合には、ステップＳ１０２へ移行する。 In step S100, the CNT 12 determines whether the battery cell whose voltage is to be measured is the lowest battery cell C1. When the battery cell whose voltage is to be measured is the lowest battery cell C1, the process proceeds to step S104. On the other hand, if the battery cell whose voltage is to be measured is not the lowest battery cell C1, the process proceeds to step S102.
ステップＳ１０２において、ＣＮＴ１２は、測定対象の電池セルＣのスイッチをオンするように制御する。これにより、電圧計測回路３０によって測定対象の電池セルＣの電圧が計測される。例えば、測定対象の電池セルが最上段の電池セルＣｎである場合、第１のスイッチＳＷＥ１と第２のスイッチＳＷＥ２とがオンされ、電圧計測回路３０によって最上段の電池セルＣｎの電圧が計測される。 In step S102, the CNT 12 controls to switch on the battery cell C to be measured. Thereby, the voltage of the battery cell C to be measured is measured by the voltage measurement circuit 30 . For example, when the battery cell to be measured is the uppermost battery cell Cn, the first switch SW E1 and the second switch SW E2 are turned on, and the voltage measurement circuit 30 measures the voltage of the uppermost battery cell Cn.
ステップＳ１０４において、ＣＮＴ１２は、第１のスイッチＳＷＥ１と第２のスイッチＳＷＥ２とをオンするように制御する。これにより、寄生容量Ｃｐ１及び寄生容量Ｃｐ２に溜まった残電荷は、残電荷電流としてバッファ回路Ｂｕｆｆ１の出力端へ流れる。 In step S104, the CNT 12 turns on the first switch SW E1 and the second switch SW E2 . As a result, the residual charges accumulated in the parasitic capacitance Cp1 and the parasitic capacitance Cp2 flow to the output terminal of the buffer circuit Buff1 as residual charge current.
最下段の電池セルＣ１の電圧を計測する際には、最上段の電池セルＣｎを含む上位の電池セルの電圧が計測された後であるため、寄生容量Ｃｐ１及び寄生容量Ｃｐ２に残電荷が溜まる。このため、上記ステップＳ１０４において、第１のスイッチＳＷＥ１と第２のスイッチＳＷＥ２とをオンするように制御し、寄生容量Ｃｐ１及び寄生容量Ｃｐ２に溜まった残電荷を残電荷電流としてバッファ回路Ｂｕｆｆ１の出力端へ流すようにする。 When the voltage of the lowermost battery cell C1 is measured, the voltages of the upper battery cells including the uppermost battery cell Cn are measured, so residual charges accumulate in the parasitic capacitances Cp1 and Cp2. Therefore, in step S104, the first switch S E1 and the second switch S E2 are controlled to be turned on, and the residual charge accumulated in the parasitic capacitance Cp1 and the parasitic capacitance Cp2 is made to flow to the output end of the buffer circuit Buff1 as a residual charge current.
ステップＳ１０６において、ＣＮＴ１２は、スイッチＳＷ１，１とスイッチＳＷ０とをオンするように制御する。これにより、電圧計測回路３０によって測定対象の最下段の電池セルＣ１の電圧が計測される。 In step S106, the CNT 12 turns on the switches SW1,1 and SW0 . As a result, the voltage measurement circuit 30 measures the voltage of the lowermost battery cell C1 to be measured.
ステップＳ１０８において、全ての電池セルＣの電圧を測定したか否か判定する。全ての電池セルＣの電圧を測定した場合には処理を終了する。一方、電圧を測定していない電池セルＣが存在する場合には、ステップＳ１１０において、次の測定対象の電池セルＣが設定される。そして、全ての電池セルＣの電圧の測定が終了するまで、ステップＳ１００～Ｓ１０８の処理が繰り返される。 In step S108, it is determined whether or not the voltages of all the battery cells C have been measured. When the voltages of all the battery cells C have been measured, the process ends. On the other hand, if there is a battery cell C whose voltage has not been measured, the next battery cell C to be measured is set in step S110. Then, the processes of steps S100 to S108 are repeated until the measurement of the voltages of all the battery cells C is completed.
以上説明したように、本実施の形態の半導体装置１０は、最下段の電池セルＣ１から最上段の電池セルＣｎまで直列に接続された複数の電池セルＣと、電圧測定の対象である電池セルの高電位側に接続される第１の接続線Ｌ１と、電圧測定の対象である電池セルの低電位側に接続される第２の接続線Ｌ２と、第１の接続線Ｌ１及び第２の接続線Ｌ２に接続される電圧計測回路３０と、出力端が第１のスイッチＳＷＥ１及び第２のスイッチＳＷＥ２に接続され、かつ入力端が最下段の電池セルＣｎの低電位側に接続されているバッファ回路Ｂｕｆｆ１と、ＣＮＴ１２と、を備える。ＣＮＴ１２は、最上段の電池セルＣｎ等の上位の電池セルＣの電圧を測定した後に、最下段の電池セルＣ１の電圧を測定するときに、第１のスイッチＳＷＥ１及び第２のスイッチＳＷＥ２をオンするように制御する。これにより、電池電圧の測定において発生する寄生容量による測定誤差を抑制することができる。具体的には、直列に接続された複数の電池セルＣのうち、最低の電位側に接続された電池セルの電圧を計測する際の測定誤差を抑制することができる。 以上説明したように、本実施の形態の半導体装置１０は、最下段の電池セルＣ１から最上段の電池セルＣｎまで直列に接続された複数の電池セルＣと、電圧測定の対象である電池セルの高電位側に接続される第１の接続線Ｌ１と、電圧測定の対象である電池セルの低電位側に接続される第２の接続線Ｌ２と、第１の接続線Ｌ１及び第２の接続線Ｌ２に接続される電圧計測回路３０と、出力端が第１のスイッチＳＷ Ｅ１及び第２のスイッチＳＷ Ｅ２に接続され、かつ入力端が最下段の電池セルＣｎの低電位側に接続されているバッファ回路Ｂｕｆｆ１と、ＣＮＴ１２と、を備える。 The CNT 12 controls the first switch SW E1 and the second switch SW E2 to turn on when measuring the voltage of the lowermost battery cell C1 after measuring the voltage of the upper battery cell C such as the uppermost battery cell Cn. Thereby, it is possible to suppress the measurement error due to the parasitic capacitance that occurs in the measurement of the battery voltage. Specifically, it is possible to suppress the measurement error when measuring the voltage of the battery cell connected to the lowest potential side among the plurality of battery cells C connected in series.
また、最下段の電池セルＣ１よりも更に下位に電池セルが存在している場合に、第１の接続線Ｌ１及び第２の接続線Ｌ２を接地させなくとも、電圧の測定において発生する寄生容量による測定誤差を抑制することができる。 In addition, when there are battery cells below the lowest battery cell C1, measurement errors due to parasitic capacitance generated in voltage measurement can be suppressed without grounding the first connection line L1 and the second connection line L2.
［第２実施形態］ [Second embodiment]
次に、第２形態の半導体装置の構成について図面を参照して説明する。図３には、第２実施形態の半導体装置２１０の一例の回路図を示す。 Next, the configuration of the semiconductor device of the second embodiment will be described with reference to the drawings. FIG. 3 shows a circuit diagram of an example of the semiconductor device 210 of the second embodiment.
図３に示すように、第２実施形態の半導体装置２１０は、ＣＮＴ１２と、スイッチ群２２０と、電圧計測回路３０と、を備える。 As shown in FIG. 3, a semiconductor device 210 of the second embodiment includes CNTs 12, a switch group 220, and a voltage measurement circuit 30. As shown in FIG.
スイッチ群２２０は、スイッチＳＷｎ、ＳＷｎ－１，１，ＳＷｎ－１，２，・・・，ＳＷ１，１，ＳＷ１，２，ＳＷ０，ＳＷＥ３，ＳＷＥ４を備える。また、スイッチ群２０は、第１のバッファ回路Ｂｕｆｆ２－１と、第２のバッファ回路Ｂｕｆｆ２－２とを備えている。 The switch group 220 includes switches SW n , SW n−1,1 , SW n−1,2 , . . . , SW 1,1 , SW 1,2 , SW 0 , SW E3 , and SW E4 . The switch group 20 also includes a first buffer circuit Buff2-1 and a second buffer circuit Buff2-2.
第１のバッファ回路Ｂｕｆｆ２－１は、出力端が第１のスイッチＳＷＥ３に接続され、かつ入力端が最下段の電池セルＣ１の低電位側に接続されている。また、第２のバッファ回路Ｂｕｆｆ２－２は、出力端が第２のスイッチＳＷＥ４に接続され、かつ入力端が最下段の電池セルＣ１の高電位側に接続されている。 The first buffer circuit Buff2-1 has an output terminal connected to the first switch S E3 and an input terminal connected to the low potential side of the battery cell C1 in the lowest stage. The second buffer circuit Buff2-2 has an output end connected to the second switch S E4 and an input end connected to the high potential side of the lowermost battery cell C1.
第２実施形態のＣＮＴ１２は、最上段の電池セルＣｎ等の上位の電池セルＣの電圧を測定した後に、最下段の電池セルＣ１の電圧を測定するときには、第１のスイッチＳＷＥ３及び第２のスイッチＳＷＥ４をオンするように制御する。これにより、寄生容量Ｃｐ２に蓄積された電荷は、残電荷電流ＩＲ１として第１のバッファ回路Ｂｕｆｆ２－１の出力端へ流れる。また、寄生容量Ｃｐ１に蓄積された電荷は、残電荷電流ＩＲ２として第２のバッファ回路Ｂｕｆｆ２－２の出力端へ流れる。このため、最下段の電池セルＣ１の電圧が計測される際には、残電荷電流が最下段の電池セルＣ１へ流れ込むことがないため、最下段の電池セルＣ１の電圧を精度良く計測することができる。 The CNT 12 of the second embodiment controls the first switch SW E3 and the second switch SW E4 to turn on when measuring the voltage of the lowermost battery cell C1 after measuring the voltage of the upper battery cell C such as the uppermost battery cell Cn. As a result, the charge accumulated in the parasitic capacitance Cp2 flows to the output terminal of the first buffer circuit Buff2-1 as the residual charge current IR1 . Also, the charge accumulated in the parasitic capacitance Cp1 flows to the output end of the second buffer circuit Buff2-2 as the residual charge current IR2 . Therefore, when the voltage of the lowermost battery cell C1 is measured, the residual charge current does not flow into the lowermost battery cell C1, so the voltage of the lowermost battery cell C1 can be accurately measured.
以上説明したように、本実施の形態の半導体装置２１０は、最下段の電池セルＣ１から最上段の電池セルＣｎまで直列に接続された複数の電池セルＣと、電圧測定の対象である電池セルの高電位側に接続される第１の接続線Ｌ１と、電圧測定の対象である電池セルの低電位側に接続される第２の接続線Ｌ２と、第１の接続線Ｌ１及び第２の接続線Ｌ２に接続される電圧計測回路３０と、出力端が第１のスイッチＳＷＥ３に接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路Ｂｕｆｆ２－１と、出力端が第２のスイッチＳＷＥ４に接続され、かつ入力端が最下段の電池セルＣｎの高電位側に接続されている第２のバッファ回路Ｂｕｆｆ２－２と、ＣＮＴ１２とを備える。ＣＮＴ１２は、最上段の電池セルＣｎ等の上位の電池セルの電圧を測定した後に、最下段の電池セルＣ１の電圧を測定するときに、第１のスイッチＳＷＥ３及び第２のスイッチＳＷＥ４をオンするように制御する。これにより、電池電圧の測定において発生する寄生容量による測定誤差を抑制することができる。具体的には、直列に接続された複数の電池セルＣのうち、最低の電位側に接続された電池セルの電圧を計測する際の測定誤差を抑制することができる。 以上説明したように、本実施の形態の半導体装置２１０は、最下段の電池セルＣ１から最上段の電池セルＣｎまで直列に接続された複数の電池セルＣと、電圧測定の対象である電池セルの高電位側に接続される第１の接続線Ｌ１と、電圧測定の対象である電池セルの低電位側に接続される第２の接続線Ｌ２と、第１の接続線Ｌ１及び第２の接続線Ｌ２に接続される電圧計測回路３０と、出力端が第１のスイッチＳＷ Ｅ３に接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路Ｂｕｆｆ２－１と、出力端が第２のスイッチＳＷ Ｅ４に接続され、かつ入力端が最下段の電池セルＣｎの高電位側に接続されている第２のバッファ回路Ｂｕｆｆ２－２と、ＣＮＴ１２とを備える。 The CNT 12 controls to turn on the first switch SW E3 and the second switch SW E4 when measuring the voltage of the lowermost battery cell C1 after measuring the voltage of the higher battery cells such as the uppermost battery cell Cn. Thereby, it is possible to suppress the measurement error due to the parasitic capacitance that occurs in the measurement of the battery voltage. Specifically, it is possible to suppress the measurement error when measuring the voltage of the battery cell connected to the lowest potential side among the plurality of battery cells C connected in series.
なお、本実施形態の半導体装置で示した、電池セルの個数等は、特に限定されるものではない。 Note that the number of battery cells and the like shown in the semiconductor device of this embodiment are not particularly limited.
また、本実施の形態で説明した半導体装置等の構成及び測定動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能である。 Further, the configuration of the semiconductor device and the like and the measurement operation and the like described in the present embodiment are examples, and can be changed depending on the situation without departing from the gist of the present invention.
１０，２１０ 半導体装置
２０，２２０ スイッチ群
３０ 電圧計測回路
ＳＷＥ１，ＳＷＥ３ 第１のスイッチ
ＳＷＥ２，ＳＷＥ４ 第２のスイッチ
Ｂｕｆｆ１ バッファ回路
Ｂｕｆｆ２－１ 第１のバッファ回路
Ｂｕｆｆ２－２ 第２のバッファ回路
Ｃ，Ｃ１，Ｃｎ 電池セル
Ｌ１ 第１の接続線
Ｌ２ 第２の接続線
10, 210 semiconductor device 20, 220 switch group 30 voltage measurement circuit SW E1 , SW E3 first switch SW E2 , SW E4 second switch Buff1 buffer circuit Buff2-1 first buffer circuit Buff2-2 second buffer circuit C, C1, Cn battery cell L1 first connection line L2 second connection line
Claims (2)
前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、
第１の接続線及び第２の接続線に接続される電圧計測回路と、
第１の接続線に接続される第１のスイッチと、
第２の接続線に接続される第２のスイッチと、
出力端が第１のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路と、
出力端が第２のスイッチに接続され、かつ入力端が第１の電池セルの高電位側に接続されている第２のバッファ回路と、
第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定するときに、第１のスイッチ及び第２のスイッチをオンするように制御する制御部と、
を備えた半導体装置。 a first connection line to which a voltage on the high potential side of one battery cell selected from a plurality of battery cells connected in series from the first battery cell to the second battery cell is input;
a second connection line to which a voltage on the low potential side of one battery cell selected from the plurality of battery cells is input;
a voltage measurement circuit connected to the first connection line and the second connection line;
a first switch connected to the first connection line;
a second switch connected to the second connection line;
a first buffer circuit having an output end connected to the first switch and an input end connected to the low potential side of the first battery cell;
a second buffer circuit having an output end connected to the second switch and an input end connected to the high potential side of the first battery cell;
a control unit that controls to turn on the first switch and the second switch when measuring the voltage of the first battery cell after measuring the voltage of the second battery cell;
A semiconductor device with
前記複数の電池セルから選択された１つの電池セルの低電位側の電圧が入力される第２の接続線と、
第１の接続線及び第２の接続線に接続される電圧計測回路と、
第１の接続線に接続される第１のスイッチと、
第２の接続線に接続される第２のスイッチと、
出力端が第１のスイッチに接続され、かつ入力端が第１の電池セルの低電位側に接続されている第１のバッファ回路と、
出力端が第２のスイッチに接続され、かつ入力端が第１の電池セルの高電位側に接続されている第２のバッファ回路と、
を備えた半導体装置による電池電圧の測定方法であって、
第２の電池セルの電圧を測定した後に、第１の電池セルの電圧を測定する際に、第１のスイッチ及び第２のスイッチをオンする
処理を含む電池電圧の測定方法。 a first connection line to which a voltage on the high potential side of one battery cell selected from a plurality of battery cells connected in series from the first battery cell to the second battery cell is input;
a second connection line to which a voltage on the low potential side of one battery cell selected from the plurality of battery cells is input;
a voltage measurement circuit connected to the first connection line and the second connection line;
a first switch connected to the first connection line;
a second switch connected to the second connection line;
a first buffer circuit having an output end connected to the first switch and an input end connected to the low potential side of the first battery cell;
a second buffer circuit having an output end connected to the second switch and an input end connected to the high potential side of the first battery cell;
A method for measuring battery voltage by a semiconductor device comprising
A method of measuring battery voltage, including a process of turning on a first switch and a second switch when measuring the voltage of the first battery cell after measuring the voltage of the second battery cell.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019067432A JP7315290B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and battery voltage measurement method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019067432A JP7315290B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and battery voltage measurement method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020165846A JP2020165846A (en) | 2020-10-08 |
| JP7315290B2 true JP7315290B2 (en) | 2023-07-26 |
Family
ID=72714509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019067432A Active JP7315290B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and battery voltage measurement method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7315290B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022057534A (en) | 2020-09-30 | 2022-04-11 | 住友大阪セメント株式会社 | Dispersion liquid, composition, sealing member, light-emitting device, lighting fixture, and display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204537A (en) | 2000-12-28 | 2002-07-19 | Japan Storage Battery Co Ltd | Battery pack device |
| JP2003282158A (en) | 2002-03-26 | 2003-10-03 | Shin Kobe Electric Mach Co Ltd | Battery voltage measuring circuit |
| WO2011105083A1 (en) | 2010-02-25 | 2011-09-01 | 三洋電機株式会社 | Battery control apparatus, battery system, electrically driven vehicle, charge control apparatus, charger, moving body, power supply system, power storage apparatus, and power supply apparatus |
| JP2012118003A (en) | 2010-12-03 | 2012-06-21 | Denso Corp | Voltage detection device of battery pack |
| JP2016121967A (en) | 2014-12-25 | 2016-07-07 | ラピスセミコンダクタ株式会社 | Semiconductor device and method for measuring battery voltage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6628552B2 (en) * | 2015-10-28 | 2020-01-08 | ラピスセミコンダクタ株式会社 | Semiconductor device and method for measuring cell voltage |
-
2019
- 2019-03-29 JP JP2019067432A patent/JP7315290B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204537A (en) | 2000-12-28 | 2002-07-19 | Japan Storage Battery Co Ltd | Battery pack device |
| JP2003282158A (en) | 2002-03-26 | 2003-10-03 | Shin Kobe Electric Mach Co Ltd | Battery voltage measuring circuit |
| WO2011105083A1 (en) | 2010-02-25 | 2011-09-01 | 三洋電機株式会社 | Battery control apparatus, battery system, electrically driven vehicle, charge control apparatus, charger, moving body, power supply system, power storage apparatus, and power supply apparatus |
| JP2012118003A (en) | 2010-12-03 | 2012-06-21 | Denso Corp | Voltage detection device of battery pack |
| JP2016121967A (en) | 2014-12-25 | 2016-07-07 | ラピスセミコンダクタ株式会社 | Semiconductor device and method for measuring battery voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020165846A (en) | 2020-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6624782B2 (en) | Semiconductor device and method of measuring battery voltage | |
| US9958505B2 (en) | Voltage sensing circuit and battery pack monitoring system | |
| US7924209B2 (en) | Self-calibration circuit and method for capacitors | |
| US20110292261A1 (en) | Analog-to-digital converter and devices including the same | |
| DE102015121385B4 (en) | Calibration Techniques for SAR ADCs with Reservoir Capacitors on-Chip | |
| JP2009055689A (en) | Protection device for assembled battery and assembled battery including the same | |
| US9300312B2 (en) | Analog-digital converter | |
| JP6630151B2 (en) | Semiconductor device, battery monitoring system, and method of diagnosing semiconductor device | |
| US20160036459A1 (en) | Selection device | |
| CN106253901B (en) | Analog-digital conversion device and related calibration method and calibration module | |
| JP7315290B2 (en) | Semiconductor device and battery voltage measurement method | |
| KR20150083399A (en) | Reference voltage generator having enhanced filtering feature | |
| CN111431529A (en) | Successive approximation type analog-to-digital converter with capacitance mismatch correction function | |
| JP5049903B2 (en) | Battery voltage measuring device and battery pack system using the same | |
| JP4928618B2 (en) | Storage module controller | |
| JP2017163193A (en) | Semiconductor device | |
| US8633847B2 (en) | Analog-digital converter | |
| JP6862518B2 (en) | Semiconductor device | |
| JP6621256B2 (en) | Semiconductor device, battery monitoring device, and battery cell voltage detection method | |
| JP4407107B2 (en) | Secondary battery serial connection device and control method for secondary battery connected in series | |
| KR101441324B1 (en) | Slope type analog-to-digital converter | |
| JP2009276296A (en) | Apparatus and method for voltage measurement | |
| JP2017090383A (en) | Voltage measurement device | |
| US20230288491A1 (en) | Battery monitoring device | |
| CN110365339B (en) | Upper polar plate sampling successive comparison type analog-digital converter and working method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7315290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |