JP7313739B2 - game machine - Google Patents

game machine Download PDF

Info

Publication number
JP7313739B2
JP7313739B2 JP2022147611A JP2022147611A JP7313739B2 JP 7313739 B2 JP7313739 B2 JP 7313739B2 JP 2022147611 A JP2022147611 A JP 2022147611A JP 2022147611 A JP2022147611 A JP 2022147611A JP 7313739 B2 JP7313739 B2 JP 7313739B2
Authority
JP
Japan
Prior art keywords
lottery
game
state
internal winning
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022147611A
Other languages
Japanese (ja)
Other versions
JP2022171830A (en
Inventor
孝忠 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017097735A external-priority patent/JP2018191941A/en
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2022147611A priority Critical patent/JP7313739B2/en
Publication of JP2022171830A publication Critical patent/JP2022171830A/en
Priority to JP2023110383A priority patent/JP2023118863A/en
Application granted granted Critical
Publication of JP7313739B2 publication Critical patent/JP7313739B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Slot Machines And Peripheral Devices (AREA)
  • Game Rules And Presentations Of Slot Machines (AREA)

Description

本発明は、パチスロ機などの遊技機に関する。 The present invention relates to gaming machines such as pachislot machines.

従来、遊技者により、メダルやコインなどの遊技媒体が投入(以下、「投入操作」という。)され、スタートレバーが操作(以下、「開始操作」という。)されると、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始し、ストップボタンが操作(以下、「停止操作」という。)されると、複数のリールの回転が停止し、その結果表示された図柄の組合せに応じて特典が付与される、いわゆるパチスロ機と称される遊技機が知られている。 Conventionally, when a player inserts game media such as medals and coins (hereinafter referred to as "insertion operation") and operates a start lever (hereinafter referred to as "start operation"), a plurality of reels each having a plurality of symbols arranged on its surface start to rotate, and when a stop button is operated (hereinafter referred to as "stop operation"), the rotation of the plurality of reels stops, and as a result, benefits are awarded according to the combination of displayed symbols. is known.

このような遊技機においては、開始操作をスタートスイッチにより検出すると、乱数値を抽出して抽籤を行う(以下、この抽籤の結果を「内部当籤役」という。)とともに、ステッピングモータを駆動制御して複数のリールの回転を開始させる制御を行い、停止操作をストップスイッチにより検出すると、ステッピングモータを駆動制御し、内部当籤役に基づいて複数のリールの回転を停止させる制御を行う。 In such a game machine, when a start operation is detected by a start switch, a random number value is extracted and a lottery is drawn (hereinafter, the result of this lottery is referred to as an "internal winning combination"). At the same time, the stepping motor is driven and controlled to start the rotation of a plurality of reels.

従来、上述した構成の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特許文献1)。特許文献1に記載の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。 Conventionally, among game machines configured as described above, there is known a game machine that obtains a checksum of data stored in a RAM when the power is turned off, and performs determination processing of the checksum obtained when the power is restored when the power is restored (for example, Patent Document 1). In the gaming machine described in Patent Document 1, in the checksum determination process at the time of power restoration, if the checksum obtained at the time of power restoration does not match the checksum obtained at the time of power failure, an error is reported.

特開2009-011375号公報JP 2009-011375 A

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the increasing complexity of game play, and there is a demand for reducing the capacity of processing programs and the like managed by the main control circuit.

本発明はこのような問題に鑑みてなされたものであり、主制御回路で管理する処理プログラムなどの容量を削減可能な遊技機を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a game machine capable of reducing the capacity of processing programs managed by a main control circuit.

本発明に係る遊技機は、遊技動作を制御するための演算処理を行う演算処理手段と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、停止操作の態様を報知する停止操作報知手段と、を備え、前記演算処理手段は、内部当籤役を決定する内部当籤役決定手段と、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時に格納されたデータにより前記第2記憶手段内の上位側のアドレスを指定可能な1バイトの拡張レジスタと、前記内部当籤役決定手段により決定された前記内部当籤役に応じたナビデータを決定するナビデータ決定手段と、を有し、前記内部当籤役を記憶する内部当籤役格納領域及び前記ナビデータを記憶するナビデータ格納領域は、前記第2記憶手段に含まれ、前記ナビデータ決定手段は、前記拡張レジスタを使用する所定の命令を使用して、前記内部当籤役格納領域から前記内部当籤役を取得し、前記内部当籤役に基づいて、前記ナビデータを決定し、決定した前記ナビデータを前記所定の命令を使用して、前記ナビデータ格納領域に記憶し、前記演算処理手段は、前記所定の命令を使用して前記ナビデータ格納領域から前記ナビデータを取得し、取得した前記ナビデータに基づき、前記停止操作報知手段により前記停止操作の態様を報知するための報知データを生成し、前記演算処理手段は、一定の周期で処理を行う定周期処理手段を有し、前記演算処理手段により、前記所定の命令を使用して前記ナビデータ格納領域から前記ナビデータを取得する処理、及び、取得した前記ナビデータに基づき、前記報知データを生成する処理は、前記定周期処理手段により実行可能であることを特徴とする。 A gaming machine according to the present invention comprises: arithmetic processing means for performing arithmetic processing for controlling a game action; first storage means for storing information necessary for execution of the arithmetic processing by the arithmetic processing means; second storage means for storing information necessary for execution of the arithmetic processing by the arithmetic processing means; a 1-byte extension register capable of designating an upper address in the second storage means according to the data stored when the arithmetic processing is executed by the arithmetic processing means; and navigation data determining means for determining navigation data according to the internal winning combination determined by the internal winning combination determining means. wherein the navigation data determination means acquires the internal winning combination from the internal winning combination storage area using a predetermined instruction using the extension register, determines the navigation data based on the internal winning combination, stores the determined navigation data in the navigation data storage area using the predetermined instruction, and the arithmetic processing means acquires the navigation data from the navigation data storage area using the predetermined instruction, and performs the stop operation based on the acquired navigation data. The notification means generates notification data for notifying the mode of the stop operation, and the arithmetic processing means has a periodic processing means for performing processing at a constant cycle, and the arithmetic processing means is characterized in that the processing of acquiring the navigation data from the navigation data storage area using the predetermined command and the processing of generating the notification data based on the acquired navigation data can be executed by the periodic processing means.

本発明によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減することができる。 According to the present invention, it is possible to reduce the capacity of processing programs and tables managed by the main control circuit.

本発明の一実施形態における遊技機の機能フローを説明するための図である。It is a figure for demonstrating the function flow of the gaming machine in one Embodiment of this invention. 本発明の一実施形態における遊技機の外観構造を示す斜視図である。1 is a perspective view showing the appearance structure of a game machine in one embodiment of the present invention; FIG. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in one embodiment of the present invention; FIG. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in one embodiment of the present invention; FIG. 本発明の一実施形態のサブ表示装置に表示される各種表示画面の概略構成を示す図である。4A and 4B are diagrams showing schematic configurations of various display screens displayed on a sub-display device according to an embodiment of the present invention; FIG. 本発明の一実施形態におけるサブ表示装置の表示画面の遷移例を示す図である。FIG. 4 is a diagram showing a transition example of display screens of a sub-display device according to an embodiment of the present invention; 本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。1 is a block diagram showing the overall configuration of a circuit included in a gaming machine according to one embodiment of the present invention; FIG. 本発明の一実施形態における主制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a main control circuit in one embodiment of the present invention. 本発明の一実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。1 is a block diagram showing the internal configuration of a microprocessor in one embodiment of the present invention; FIG. 本発明の一実施形態における副制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a sub-control circuit in one embodiment of the present invention. 本発明の一実施形態におけるメインCPUが有する各種レジスタの構成図である。3 is a configuration diagram of various registers of a main CPU in one embodiment of the present invention; FIG. 本発明の一実施形態における主制御回路のメモリマップを示す図である。It is a figure which shows the memory map of the main control circuit in one Embodiment of this invention. 本発明の一実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。FIG. 4 is a diagram showing a game state transition flow between a pachislot bonus state and a non-bonus state in one embodiment of the present invention. 本発明の一実施形態におけるパチスロのART遊技状態、非ART遊技状態及びボーナス状態間における遊技状態の遷移フローを示す図である。FIG. 4 is a diagram showing a game state transition flow among a pachislot ART gaming state, a non-ART gaming state, and a bonus state in one embodiment of the present invention. 本発明の一実施形態における図柄配置テーブルの一例を示す図である。It is a figure which shows an example of the pattern arrangement|positioning table in one Embodiment of this invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in one Embodiment of this invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in one Embodiment of this invention. 本発明の一実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between internal winning combinations and stop symbol combinations in one embodiment of the present invention; 本発明の一実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between internal winning combinations and stop symbol combinations in one embodiment of the present invention; 本発明の一実施形態におけるリール停止初期設定テーブルの一例を示す図である。FIG. 5 is a diagram showing an example of a reel stop initial setting table in one embodiment of the present invention; 本発明の一実施形態における引込優先順位テーブルの一例を示す図である。It is a figure which shows an example of the attraction priority table in one Embodiment of this invention. 本発明の一実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その1)を示す図である。It is a figure which shows the structure (1) of the hit request|requirement flag storage area|region in one Embodiment of this invention, and a prize-winning operation flag storage area|region. 本発明の一実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成(その2)を示す図である。It is a figure which shows the structure (part 2) of the hit request|requirement flag storage area|region in one Embodiment of this invention, and a prize-winning operation flag storage area|region. 本発明の一実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の(その3)を示す図である。It is a figure which shows the hit request|requirement flag storage area|region in one Embodiment of this invention, and the prize-winning operation flag storage area|region (part 3). 本発明の一実施形態における持越役格納領域の構成を示す図である。FIG. 10 is a diagram showing the configuration of a carryover combination storing area in one embodiment of the present invention; 本発明の一実施形態における遊技状態フラグ格納領域の構成を示す図である。It is a figure which shows the structure of the game state flag storage area in one Embodiment of this invention. 本発明の一実施形態における作動ストップボタン格納領域の構成を示す図である。FIG. 4 is a diagram showing the configuration of an operation stop button storage area in one embodiment of the present invention; 本発明の一実施形態における押下順序格納領域の構成を示す図である。FIG. 4 is a diagram showing the configuration of a pressing order storage area in one embodiment of the present invention; 本発明の一実施形態における図柄コード格納領域の構成を示す図である。It is a figure which shows the structure of the design code storage area|region in one Embodiment of this invention. 本発明の一実施形態における内部当籤役とサブフラグとの対応表(その1)を示す図である。FIG. 10 is a diagram showing a correspondence table (part 1) between internal winning combinations and sub-flags in one embodiment of the present invention; 本発明の一実施形態における内部当籤役とサブフラグとの対応表(その2)を示す図である。FIG. 10 is a diagram showing a correspondence table (part 2) between internal winning combinations and sub-flags in one embodiment of the present invention; 本発明の一実施形態の遊技機において、サブフラグEX「3連チリリプ」又は「リーチ目リプ」が当籤した際の報知動作を説明するための図である。FIG. 10 is a diagram for explaining a notification operation when the sub-flag EX “three consecutive Chiririp” or “Reaching eyelid” is won in the gaming machine of one embodiment of the present invention. 本発明の一実施形態における一般遊技状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of the game during the normal game state in one embodiment of the present invention. 本発明の一実施形態における通常中高確率抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a normal medium-to-high probability lottery table in one embodiment of the present invention; 本発明の一実施形態におけるCZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table in one Embodiment of this invention. 本発明の一実施形態におけるCZ1中モードアップ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the mode up lottery table in CZ1 in one Embodiment of this invention. 本発明の一実施形態におけるCZ2中ポイント抽籤テーブルの一例を示す図である。It is a figure which shows an example of the point lottery table in CZ2 in one Embodiment of this invention. 本発明の一実施形態におけるCZ中ART抽籤テーブル(CZ1,CZ2用)の一例を示す図である。FIG. 10 is a diagram showing an example of a CZ-in-ART lottery table (for CZ1 and CZ2) in one embodiment of the present invention; 本発明の一実施形態におけるCZ中ART抽籤テーブル(CZ3用)の一例を示す図である。It is a figure which shows an example of the ART lottery table (for CZ3) in CZ in one Embodiment of this invention. 本発明の一実施形態における通常ART中の遊技の流れを説明するための図である。FIG. 10 is a diagram for explaining the flow of a game during normal ART in one embodiment of the present invention; 本発明の一実施形態におけるART中フラグ変換抽籤テーブルの一例を示す図である。It is a figure which shows an example of the during-ART flag conversion lottery table in one Embodiment of this invention. 本発明の一実施形態におけるARTレベル決定テーブルの一例を示す図である。It is a figure which shows an example of the ART level determination table in one Embodiment of this invention. 本発明の一実施形態における通常ART中高確率抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a normal ART medium-to-high probability lottery table in one embodiment of the present invention; 本発明の一実施形態におけるART中CT抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CT lottery table in ART in one Embodiment of this invention. 本発明の一実施形態における通常ART中上乗せ抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a lottery table for addition during normal ART in one embodiment of the present invention; 本発明の一実施形態におけるCT状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of the game during the CT state in one embodiment of the present invention. 本発明の一実施形態におけるCT中テーブル抽籤テーブルの一例を示す図である。It is a figure which shows an example of the during-CT table lottery table in one embodiment of the present invention. 本発明の一実施形態におけるCT中フラグ変換抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a during-CT flag conversion lottery table in one embodiment of the present invention; 本発明の一実施形態におけるCT中上乗せ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the lottery table added during CT in one embodiment of the present invention. 本発明の一実施形態におけるCT中セット数上乗せ抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a lottery table for adding the number of sets during CT according to one embodiment of the present invention. 本発明の一実施形態におけるボーナス状態中の遊技の流れを説明するための図である。It is a diagram for explaining the flow of the game during the bonus state in one embodiment of the present invention. 本発明の一実施形態におけるボーナス種別抽籤テーブルの一例を示す図である。It is a figure which shows an example of the bonus type lottery table in one Embodiment of this invention. 本発明の一実施形態におけるボーナス中ARTゲーム数上乗せ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the lottery table which adds the number of ART games during a bonus in one Embodiment of this invention. 本発明の一実施形態におけるボーナス終了時CT抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a CT lottery table at the end of a bonus in one embodiment of the present invention; 本発明の一実施形態における一般遊技状態中の遊技(その他)の流れを説明するための図である。It is a diagram for explaining the flow of the game (other) in the normal game state in one embodiment of the present invention. 本発明の一実施形態における非ART中フラグ変換抽籤テーブルの一例を示す図である。It is a figure which shows an example of the non-ART flag conversion lottery table in one Embodiment of this invention. 本発明の一実施形態におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。FIG. 4 is a diagram showing a correspondence relationship between main-side navigation data and sub-side navigation data in one embodiment of the present invention; 本発明の一実施形態における遊技機の主制御回路により実行される電源投入(リセット割込み)時処理の例を示すフローチャートである。4 is a flowchart showing an example of power-on (reset interrupt) processing executed by the main control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における電源投入時処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of power-on processing in one embodiment of the present invention; 本発明の一実施形態における遊技復帰処理の例を示すフローチャートである。It is a flow chart which shows an example of game return processing in one embodiment of the present invention. 本発明の一実施形態における遊技復帰処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the game return process in one Embodiment of this invention. 本発明の一実施形態における設定変更確認処理の例を示すフローチャートである。6 is a flow chart showing an example of setting change confirmation processing in one embodiment of the present invention. 本発明の一実施形態における設定変更確認処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of setting change confirmation processing according to an embodiment of the present invention; 本発明の一実施形態における設定変更コマンド生成格納処理の例を示すフローチャートである。6 is a flowchart showing an example of setting change command generation and storage processing according to an embodiment of the present invention; 本発明の一実施形態における設定変更コマンド生成格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of setting change command generation and storage processing according to an embodiment of the present invention; 本発明の一実施形態における通信データ格納処理の例を示すフローチャートである。4 is a flow chart showing an example of communication data storage processing in one embodiment of the present invention. 本発明の一実施形態における通信データ格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of communication data storage processing in one embodiment of the present invention; 本発明の一実施形態における通信データポインタ更新処理の例を示すフローチャートである。4 is a flow chart showing an example of communication data pointer update processing in one embodiment of the present invention. 本発明の一実施形態における通信データポインタ更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of communication data pointer update processing in one embodiment of the present invention; 本発明の一実施形態における電断時(外部)処理の例を示すフローチャートである。5 is a flow chart showing an example of power failure (external) processing in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of checksum generation processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例、並びに、チェックサム生成処理で実行されるスタックポインタの更新動作及びレジスタへのデータの読み出し動作の様子を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of checksum generation processing according to an embodiment of the present invention, and a stack pointer update operation and a data read operation to a register that are executed in the checksum generation processing. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。6 is a flow chart showing an example of sum check processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。6 is a flow chart showing an example of sum check processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of sum check processing in one embodiment of the present invention; 本発明の一実施形態における遊技機の主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。4 is a flowchart showing an example of main processing (main operation processing) executed by the main control circuit of the gaming machine in one embodiment of the present invention; 本発明の一実施形態におけるメダル受付・スタートチェック処理の例を示すフローチャートである。4 is a flowchart showing an example of medal reception/start check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル受付・スタートチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of medal acceptance/start check process in one embodiment of the present invention; 本発明の一実施形態におけるメダル投入処理の例を示すフローチャートである。4 is a flow chart showing an example of medal insertion processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of medal insertion processing in one embodiment of the present invention; 本発明の一実施形態におけるメダル投入チェック処理の例を示すフローチャートである。4 is a flow chart showing an example of medal insertion check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of medal insertion check processing in one embodiment of the present invention; 本発明の一実施形態におけるエラー処理の例を示すフローチャートである。4 is a flow chart showing an example of error handling in one embodiment of the present invention. 本発明の一実施形態におけるエラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。FIG. 4 is a diagram showing an example of the configuration of an error table that is actually referred to on a source program for error processing in one embodiment of the present invention; 本発明の一実施形態における乱数取得処理の例を示すフローチャートである。6 is a flow chart showing an example of random number acquisition processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理の例を示すフローチャートである。6 is a flow chart showing an example of internal lottery processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of internal lottery processing in one embodiment of the present invention; 本発明の一実施形態における内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技用)の構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of an internal lottery table (for general games) that is actually referred to on the source program for internal lottery processing in one embodiment of the present invention; 本発明の一実施形態における内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a lottery value selection table by RT state that is actually referred to in the source program for internal lottery processing in one embodiment of the present invention; 本発明の一実施形態における内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of an internal lottery value table selection table, a 1-byte internal lottery value table, a 2-byte internal lottery value table, an internal lottery value table by 1-byte setting, and an internal lottery value table by 2-byte setting that are actually referred to in the source program of the internal lottery processing in one embodiment of the present invention. 本発明の一実施形態における図柄設定処理の例を示すフローチャートである。It is a flow chart which shows an example of design setting processing in one embodiment of the present invention. 本発明の一実施形態における特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応を示す図である。FIG. 10 is a diagram showing correspondence between a special prize (bonus) winning number, a minor winning combination winning number, and an internal winning combination in one embodiment of the present invention. 本発明の一実施形態における図柄設定処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the design setting process in one Embodiment of this invention. 本発明の一実施形態における図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブルの構成の一例を示す図である。It is a figure which shows an example of a structure of the hit request|requirement flag table actually referred on the source program of the design setting process in one Embodiment of this invention. 本発明の一実施形態における圧縮データ格納処理の例を示すフローチャートである。4 is a flow chart showing an example of compressed data storage processing in one embodiment of the present invention. 本発明の一実施形態における第2インターフェースボード制御処理(規定外)の例を示すフローチャートである。10 is a flow chart showing an example of second interface board control processing (non-regulation) in one embodiment of the present invention. 本発明の一実施形態における第2インターフェースボード出力処理の例を示すフローチャートである。4 is a flow chart showing an example of second interface board output processing in one embodiment of the present invention. 本発明の一実施形態における状態別制御処理の例を示すフローチャートである。4 is a flowchart showing an example of state-specific control processing in one embodiment of the present invention. 本発明の一実施形態におけるサブフラグ変換処理の例を示すフローチャートである。4 is a flow chart showing an example of sub-flag conversion processing in one embodiment of the present invention. 本発明の一実施形態におけるサブフラグ変換処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of subflag conversion processing in one embodiment of the present invention; 本発明の一実施形態におけるサブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a sub-flag conversion table that is actually referred to on the source program for sub-flag conversion processing in one embodiment of the present invention; 本発明の一実施形態におけるナビセット処理の例を示すフローチャートである。FIG. 4 is a flowchart illustrating an example of navigation set processing in one embodiment of the present invention; FIG. 本発明の一実施形態におけるナビセット処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of naviset processing in one embodiment of the present invention; 本発明の一実施形態におけるナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。FIG. 4 is a diagram showing an example of the configuration of a navigation data table that is actually referred to on the source program for navigation set processing in one embodiment of the present invention; 本発明の一実施形態におけるフラグ変換処理の例を示すフローチャートである。4 is a flowchart showing an example of flag conversion processing in one embodiment of the present invention; 本発明の一実施形態における通常中スタート時処理の例を示すフローチャートである。It is a flow chart which shows an example of processing at the time of start during normal in one embodiment of the present invention. 本発明の一実施形態におけるCZ中スタート時処理の例を示すフローチャートである。FIG. 10 is a flowchart showing an example of processing at the time of starting during CZ in one embodiment of the present invention; FIG. 本発明の一実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。4 is a flowchart showing an example of processing during CZ1 (CZ2) in one embodiment of the present invention; 本発明の一実施形態におけるCZ1(CZ2)中処理の例を示すフローチャートである。4 is a flowchart showing an example of processing during CZ1 (CZ2) in one embodiment of the present invention; 本発明の一実施形態におけるCZ3中処理の例を示すフローチャートである。4 is a flow chart showing an example of processing during CZ3 in one embodiment of the present invention. 本発明の一実施形態における通常ART中スタート時処理の例を示すフローチャートである。FIG. 10 is a flowchart showing an example of processing at the time of starting during normal ART in one embodiment of the present invention; FIG. 本発明の一実施形態におけるCT中スタート時処理の例を示すフローチャートである。4 is a flow chart showing an example of processing at the time of starting during CT in one embodiment of the present invention. 本発明の一実施形態におけるCT中CT抽籤処理の例を示すフローチャートである。It is a flow chart which shows an example of CT lottery processing in CT in one embodiment of the present invention. 本発明の一実施形態におけるテーブルデータ取得処理の例を示すフローチャートである。6 is a flow chart showing an example of table data acquisition processing in one embodiment of the present invention. 本発明の一実施形態におけるテーブルデータ取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of table data acquisition processing in one embodiment of the present invention; 本発明の一実施形態におけるテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a CT-in-CT lottery table that is actually referred to on the source program of the table data acquisition process in one embodiment of the present invention; 本発明の一実施形態における1バイト抽籤処理の例を示すフローチャートである。4 is a flow chart showing an example of 1-byte lottery processing in one embodiment of the present invention. 本発明の一実施形態における1バイト抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of the 1-byte lottery process in one embodiment of the present invention; 本発明の一実施形態におけるBB中スタート時処理の例を示すフローチャートである。4 is a flow chart showing an example of processing at the time of starting during BB in one embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority storage processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the attraction priority storage process in one Embodiment of this invention. 本発明の一実施形態における図柄コード取得処理の例を示すフローチャートである。It is a flow chart which shows an example of the design code acquisition processing in one embodiment of the present invention. 本発明の一実施形態における図柄コード取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the symbol code acquisition process in one Embodiment of this invention. 本発明の一実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第1回胴(左リール)図柄配置テーブル、及び、第1回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a first reel (left reel) symbol arrangement table actually referred to in the source program of symbol code acquisition processing in one embodiment of the present invention, and a symbol corresponding winning operation table referred to when the first reel symbol arrangement table is set. 本発明の一実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第2回胴(中リール)図柄配置テーブル、及び、第2回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a second reel (middle reel) symbol arrangement table actually referred to in the source program of the symbol code acquisition process in one embodiment of the present invention, and a symbol corresponding winning actuation table referred to when the second reel symbol arrangement table is set. 本発明の一実施形態における図柄コード取得処理のソースプログラム上で、実際に参照される第3回胴(右リール)図柄配置テーブル、及び、第3回胴図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a third reel (right reel) symbol arrangement table actually referred to in the source program of the symbol code acquisition process in one embodiment of the present invention, and a symbol corresponding winning actuation table referred to when the third reel symbol arrangement table is set. 本発明の一実施形態における論理積演算処理の例を示すフローチャートである。4 is a flow chart showing an example of logical AND operation processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the attraction priority acquisition process in one Embodiment of this invention. 本発明の一実施形態における引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the structure of an attraction priority table that is actually referred to on the source program of the attraction priority acquisition process in one embodiment of the present invention; 本発明の一実施形態におけるリール停止制御処理の例を示すフローチャートである。4 is a flowchart showing an example of reel stop control processing in one embodiment of the present invention. 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of reel stop control processing in one embodiment of the present invention; 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of reel stop control processing in one embodiment of the present invention; 本発明の一実施形態におけるリール停止可能信号OFF処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of reel stop possible signal OFF processing (non-regulation) in one embodiment of the present invention. 本発明の一実施形態におけるリール停止可能信号ON処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of reel stop possible signal ON processing (out of specification) in one embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理の例を示すフローチャートである。4 is a flow chart showing an example of non-regular port output processing in one embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of the non-specified port output process according to one embodiment of the present invention; 本発明の一実施形態における入賞検索処理の例を示すフローチャートである。4 is a flowchart showing an example of winning search processing in one embodiment of the present invention. 本発明の一実施形態における入賞検索処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of winning search processing in one embodiment of the present invention; 本発明の一実施形態における入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。FIG. 10 is a diagram showing an example of the configuration of a payout number data table that is actually referred to in the source program for the winning search process in one embodiment of the present invention; 本発明の一実施形態におけるイリーガルヒットチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of illegal hit check processing in one embodiment of the present invention. 本発明の一実施形態におけるイリーガルヒットチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of illegal hit check processing according to an embodiment of the present invention; 本発明の一実施形態における入賞チェック・メダル払出処理の例を示すフローチャートである。4 is a flowchart showing an example of winning check/medal payout processing in one embodiment of the present invention. 本発明の一実施形態における入賞チェック・メダル払出処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of the winning check/medal payout process according to the embodiment of the present invention; 本発明の一実施形態におけるメダル払出枚数チェック処理の例を示すフローチャートである。4 is a flowchart showing an example of medal payout number check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル払出枚数チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of the medal payout number check process in one embodiment of the present invention; 本発明の一実施形態におけるBBチェック処理の例を示すフローチャートである。4 is a flowchart showing an example of BB check processing in one embodiment of the present invention; 本発明の一実施形態におけるRTチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of RT check processing in one embodiment of the present invention. 本発明の一実施形態におけるRTチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of RT check processing in one embodiment of the present invention. 本発明の一実施形態におけるCZ・ART終了時処理の例を示すフローチャートである。4 is a flowchart showing an example of CZ/ART termination processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の主制御回路により実行される割込処理の例を示すフローチャートである。4 is a flowchart showing an example of interrupt processing executed by the main control circuit of the gaming machine according to one embodiment of the present invention; 本発明の一実施形態における7セグLED駆動処理の例を示すフローチャートである。6 is a flowchart showing an example of 7-segment LED drive processing in one embodiment of the present invention; 本発明の一実施形態における7セグLED駆動処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of the 7-segment LED driving process in one embodiment of the present invention; 本発明の一実施形態における7セグ表示データ生成処理の例を示すフローチャートである。4 is a flowchart showing an example of 7-segment display data generation processing in one embodiment of the present invention. 本発明の一実施形態における7セグ表示データ生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of the 7-segment display data generation process in one embodiment of the present invention; 本発明の一実施形態における7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。FIG. 4 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to in a source program for 7-segment display data generation processing in one embodiment of the present invention; 本発明の一実施形態におけるタイマー更新処理の例を示すフローチャートである。4 is a flowchart showing an example of timer update processing in one embodiment of the present invention; 本発明の一実施形態におけるタイマー更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of timer update processing in one embodiment of the present invention; 本発明の一実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of test-firing test signal control processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態における回胴制動信号生成処理の例を示すフローチャートである。4 is a flow chart showing an example of a reel braking signal generation process in one embodiment of the present invention; 本発明の一実施形態における特賞信号制御処理の例を示すフローチャートである。4 is a flowchart showing an example of prize signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。4 is a flow chart showing an example of conditional device signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。4 is a flow chart showing an example of conditional device signal control processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の副制御回路により実行されるサブ側ナビ制御処理の例を示すフローチャートである。4 is a flowchart showing an example of sub-side navigation control processing executed by the sub-control circuit of the gaming machine in one embodiment of the present invention; 本発明の一実施形態における遊技者登録処理の例を示すフローチャートである。It is a flow chart which shows an example of player registration processing in one embodiment of the present invention. 本発明の一実施形態における履歴管理処理の例を示すフローチャートである。4 is a flowchart showing an example of history management processing in one embodiment of the present invention; 本発明の変形例1におけるCT前兆中の遊技の流れを示す図である。It is a figure which shows the flow of the game during CT precursor in the modified example 1 of this invention. 本発明の変形例2における内部当籤役と停止図柄組合せとの対応関係を示す図である。FIG. 11 is a diagram showing a correspondence relationship between an internal winning combination and a stop symbol combination in Modification 2 of the present invention; 本発明の変形例3におけるメイン側ナビデータとサブ側ナビデータとの対応関係を示す図である。FIG. 12 is a diagram showing a correspondence relationship between main-side navigation data and sub-side navigation data in Modification 3 of the present invention; 本発明の変形例5における押し順とロック状態との対応関係を示す図である。It is a figure which shows the correspondence of a pushing order and a locked state in the modification 5 of this invention. 本発明の別実施形態におけるパチスロのボーナス状態及び非ボーナス状態間における遊技状態の遷移フローを示す図である。FIG. 10 is a diagram showing a game state transition flow between a pachislot bonus state and a non-bonus state in another embodiment of the present invention. 上記実施形態における図柄配置テーブルの一例を示す図である。It is a figure which shows an example of the design arrangement table in the said embodiment. 上記実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in the said embodiment. 上記実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in the said embodiment. 上記実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せ決定テーブルの一例を示す図である。It is a figure which shows an example of the symbol combination determination table in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における図柄組合せの内容の一例を示す図である。It is a figure which shows an example of the content of the design combination in the said embodiment. 上記実施形態における内部当籤役と停止図柄組合せとの対応関係を示す図である。It is a diagram showing the correspondence relationship between the internal winning combination and the stop symbol combination in the above embodiment. 上記実施施形態におけるパチスロの報知を考慮した遊技状態の遷移フローを示す図である。FIG. 10 is a diagram showing a game state transition flow in consideration of pachi-slot notification in the embodiment; 上記実施施形態におけるパチスロの報知を考慮した遊技状態の遷移条件を示す図である。FIG. 10 is a diagram showing a transition condition of a game state in consideration of notification of pachislot in the embodiment; 上記実施施形態における内部当籤役と抽籤用フラグとの対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between internal winning combinations and lottery flags in the embodiment; 上記実施施形態における通常状態中の遊技の流れを示す図である。It is a figure which shows the flow of the game in the normal state in the said embodiment. 上記実施施形態におけるCZ中の遊技の流れを示す図である。It is a figure which shows the flow of the game in CZ in the said embodiment. 上記実施施形態におけるCZ中の遊技の流れを示す図である。It is a figure which shows the flow of the game in CZ in the said embodiment. 上記実施施形態におけるART状態中の遊技の流れを示す図である。It is a figure which shows the flow of the game in ART state in the said embodiment. 上記実施施形態におけるART状態中の遊技の流れを示す図である。It is a figure which shows the flow of the game in ART state in the said embodiment. 上記実施施形態におけるボーナス状態中の遊技の流れを示す図である。It is a figure which shows the flow of the game during the bonus state in the said embodiment. 上記実施形態におけるモード移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the mode transition lottery table in the said embodiment. 上記実施形態における状態移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the state transition lottery table in the said embodiment. 上記実施形態における状態移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the state transition lottery table in the said embodiment. 上記実施形態における高確保証ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the lottery table of the number of high guarantee certificate games in the said embodiment. 上記実施形態におけるモード別CZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table classified by mode in the said embodiment. 上記実施形態におけるBB当籤時状態別CZ抽籤テーブルの一例を示す図である。It is a diagram showing an example of a CZ lottery table classified by state at the time of BB winning in the above embodiment. 上記実施形態における状態別CZ抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ lottery table classified by state in the said embodiment. 上記実施形態におけるCZ前兆ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the lottery table of the number of CZ precursor games in the said embodiment. 上記実施形態におけるBB当籤時ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table at the time of BB winning in the said embodiment. 上記実施形態における通常時ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the normal time ART lottery table in the said embodiment. 上記実施形態におけるART前兆ゲーム数抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART precursor game number lottery table in the said embodiment. 上記実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in CZ in the said embodiment. 上記実施形態におけるCZ中ART抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART lottery table in CZ in the said embodiment. 上記実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in the said embodiment. 上記実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in the said embodiment. 上記実施形態におけるART中ストック抽籤テーブルの一例を示す図である。It is a figure which shows an example of the stock lottery table during ART in the said embodiment. 上記実施形態におけるART中BB当籤時ストック抽籤テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a stock lottery table for BB winning during ART in the above embodiment. 上記実施形態におけるART当籤時ストック数抽籤テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a lottery table for the number of stocks at the time of ART winning in the embodiment; 上記実施形態における特殊CZ移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the special CZ shift lottery table in the said embodiment. 上記実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in the said embodiment. 上記実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in the said embodiment. 上記実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in the said embodiment. 上記実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in the said embodiment. 上記実施形態におけるART当籤時ランク抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank lottery table at the time of ART winning in the said embodiment. 上記実施形態におけるストック放出順序抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a stock release order lottery table in the embodiment; 上記実施形態におけるランク決めART中ランク昇格抽籤テーブルの一例を示す図である。It is a figure which shows an example of the rank promotion lottery table in ranking ART in the said embodiment. 上記実施形態におけるナビ高確ゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the acquisition lottery table of the number of navigation high probability games in the said embodiment. 上記実施形態におけるCZゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the CZ game number acquisition lottery table in the said embodiment. 上記実施形態におけるARTゲーム数獲得抽籤テーブルの一例を示す図である。It is a figure which shows an example of the ART game number acquisition lottery table in the said embodiment. 上記実施形態における転落モード抽籤テーブルの一例を示す図である。It is a figure which shows an example of the fall mode lottery table in the said embodiment. 上記実施形態における転落モード移行抽籤テーブルの一例を示す図である。It is a figure which shows an example of the fall mode transition lottery table in the said embodiment. 上記実施形態におけるBB当籤時転落モード移行抽籤テーブルの一例を示す図である。FIG. 11 is a diagram showing an example of a lottery table for transition to fall mode at the time of BB winning in the embodiment; 上記実施形態におけるBB中ART抽籤テーブル、BB中CZ抽籤テーブル、BB中EPストック抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a BB ART lottery table, a BB CZ lottery table, and a BB EP stock lottery table in the embodiment; 上記実施形態におけるパチスロの主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。4 is a flow chart showing an example of main processing (main operation processing) executed by the main control circuit of the pachi-slot machine in the embodiment; 上記実施形態におけるパチスロの通常状態中の抽籤内容を示す図である。FIG. 10 is a diagram showing lottery contents in the normal state of pachi-slot in the embodiment; 上記実施形態におけるパチスロのCZ前兆中の抽籤内容を示す図である。It is a figure which shows the lottery content in CZ omen of pachislot in the said embodiment. 上記実施形態におけるパチスロのART前兆中の抽籤内容を示す図である。It is a figure which shows the lottery content in the ART precursor of pachislot in the said embodiment. 上記実施形態におけるパチスロの初当りCZ、及び、初当りCZ終了の次遊技の抽籤内容を示す図である。It is a diagram showing the lottery contents of the first winning CZ of pachislot and the next game after the ending of the first winning CZ in the above embodiment. 上記実施形態におけるパチスロのART準備中の抽籤内容を示す図である。FIG. 10 is a diagram showing lottery contents during pachislot ART preparation in the embodiment; 上記実施形態におけるパチスロのランク決めART中の抽籤内容を示す図である。FIG. 10 is a diagram showing the lottery contents in the pachislot ranking ART in the embodiment; 上記実施形態におけるパチスロの通常ART中の抽籤内容を示す図である。It is a diagram showing the lottery contents in the normal ART of pachislot in the above embodiment. 上記実施形態におけるパチスロのEP準備中の抽籤内容を示す図である。It is a diagram showing the lottery contents during EP preparation of pachislot in the above embodiment. 上記実施形態におけるパチスロのEP中の抽籤内容を示す図である。It is a figure which shows the lottery content in EP of the pachislot in the said embodiment. 上記実施形態におけるパチスロのCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中の抽籤内容を示す図である。It is a diagram showing lottery contents during the Pachi-slot CZ (after ART), the next game after the end of the CZ (after ART), and the special CZ in the above embodiment. 上記実施形態におけるパチスロの通常フラグ間中の抽籤内容を示す図である。It is a diagram showing the lottery contents during the normal flag period of pachislot in the above embodiment. 上記実施形態におけるパチスロの通常BB中の抽籤内容を示す図である。It is a diagram showing the lottery contents in the normal BB of pachislot in the above embodiment. 上記実施形態におけるパチスロのART中フラグ間中の抽籤内容を示す図である。It is a diagram showing the lottery contents during the pachislot during ART flag in the above embodiment. 上記実施形態におけるパチスロのART中BB中の抽籤内容を示す図である。It is a figure which shows the lottery content in BB in ART of pachislot in the said embodiment. 上記実施形態におけるパチスロのCZの残りゲーム数とCZ中の各抽籤との関係性を示す図である。FIG. 4 is a diagram showing the relationship between the number of remaining games in the Pachislot CZ and each lottery in the CZ in the above embodiment. 上記実施形態におけるパチスロのCZ中のストックの有無と各抽籤との関係性を示す図である。FIG. 10 is a diagram showing the relationship between the presence or absence of stock in the Pachislot CZ and each lottery in the above embodiment. 上記実施形態におけるパチスロのRT4状態又はRT5状態中のART抽籤の概要を示す図である。FIG. 10 is a diagram showing an outline of an ART lottery during the pachislot RT4 state or RT5 state in the embodiment; 上記実施形態におけるパチスロの押し順ベル当籤時の押し順と図柄組合せとの対応関係を示す図である。FIG. 10 is a diagram showing the correspondence relationship between the pressing order and the symbol combination at the time of pachi-slot pressing order bell winning in the above embodiment. 上記実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between the pressing order and the RT control at the time of pachislot pressing order bell winning in the above embodiment. 上記実施形態におけるパチスロの押し順ベル当籤時の押し順とRT制御との対応関係の別例を示す図である。FIG. 10 is a diagram showing another example of the correspondence relationship between the pressing order and the RT control at the time of pachislot pressing order bell winning in the above embodiment. 上記実施形態におけるパチスロのナビ高確ゲーム数の管理方法を示す図である。FIG. 10 is a diagram showing a method of managing the number of pachislot navigation high-precision games in the embodiment; 上記実施形態におけるパチスロのナビ高確の有無と各抽籤との関係性を示す図である。It is a diagram showing the relationship between the presence or absence of pachislot navigation accuracy and each lottery in the above embodiment.

以下、本発明の一実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びART機能を備えたパチスロについて説明する。 Hereinafter, a pachislot machine will be taken as an example of a gaming machine according to an embodiment of the present invention, and its configuration and operation will be described with reference to the drawings. In this embodiment, a pachi-slot machine equipped with a bonus activation function and an ART function will be described.

<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
<Function flow>
First, referring to FIG. 1, the functional flow of pachislot will be described. In the pachi-slot machine of this embodiment, medals are used as game media for playing games. As game media, other than medals, for example, coins, game balls, game point data or tokens, etc. can be applied.

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0~65535)の乱数から1つの値(以下、乱数値という)が抽出される。 When the player inserts medals into the pachislot machine and operates the start lever, one value (hereinafter referred to as random number) is extracted from random numbers within a predetermined numerical range (eg, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技(リプレイ)の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動(ボーナスゲーム)に係る役を「ボーナス役」ともいう。 The internal lottery means performs a lottery based on the extracted random number value to determine an internal winning combination. This internal lottery means is one of various processing means (processing functions) provided in a main control circuit, which will be described later. By determining the internal winning combination, a combination of symbols that are permitted to be displayed along an effective line (a prize determination line), which will be described later, is determined. As for the types of symbol combinations, there are those related to "winning" in which the player is given benefits such as payout of medals, activation of replay, activation of bonuses, etc., and other so-called "losing". In the following description, a combination related to payout of medals will be referred to as a "minor combination", and a combination related to a replay operation will be referred to as a "replay combination". Also, the combination related to the operation of the bonus (bonus game) is also referred to as a "bonus combination".

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。 Further, when the start lever is operated, the plurality of reels are rotated. Thereafter, when the player presses a stop button corresponding to a predetermined reel, the reel stop control means performs control to stop the rotation of the reel based on the internal winning combination and the timing at which the stop button is pressed. This reel stop control means is one of various processing means (processing functions) provided in a main control circuit which will be described later.

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定期間が190msecである場合には、滑り駒数の最大数(最大滑り駒数)を図柄4個分に定める。 In pachislot, basically, control is performed to stop the rotation of the relevant reel within a specified time (190 msec) from when the stop button is pressed. In this embodiment, the number of symbols that move with the rotation of the reels within the specified time is referred to as "the number of sliding symbols". In this embodiment, when the prescribed period is 190 msec, the maximum number of sliding symbols (maximum number of sliding symbols) is set to four symbols.

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。 A reel stop control means normally stops the rotation of the reels so that the combination of symbols is displayed along the effective line as much as possible within a prescribed time of 190 msec (for four symbols) when an internal winning combination permitting the combination display of symbols relating to winning is determined. In addition, the reel stop control means stops the rotation of the reels by using the specified time so that the combination of symbols whose display is not permitted by the internal winning combination is not displayed along the effective line.

このようにして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであると判定されると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。 When all of the plurality of reels stop rotating in this way, the winning determination means determines whether or not the combination of symbols displayed along the activated line is related to winning. This winning determination means is also one of various processing means (processing functions) provided in a main control circuit, which will be described later. Then, when the combination of the displayed symbols is determined to be related to winning by the winning determination means, the player is given a privilege such as payout of medals. In pachislot, the series of flows as described above are performed as one game (unit game).

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 Also, in pachislot, in the flow of the series of game operations described above, various effects are performed using display of images by a display device or the like, output of light by various lamps, output of sound by speakers, or a combination of these.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段(処理機能)の一つである。 Specifically, when the start lever is operated, a random number value for effect is extracted in addition to the random number value used for determining the internal winning combination described above. When the random value for the effect is extracted, the effect content determination means determines the effect to be executed this time by lottery from the plurality of types of effect contents associated with the internal winning combination. This effect content determining means is one of various processing means (processing functions) provided in a sub-control circuit described later.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, when the performance contents are determined by the performance content determining means, the performance executing means executes the corresponding performances in conjunction with each opportunity such as the start of rotation of the reels, the stop of rotation of each reel, and the determination of the presence or absence of winning. Thus, in pachislot, for example, by executing the performance contents associated with the internal winning combination, the player is provided with an opportunity to know or predict the determined internal winning combination (in other words, a combination of symbols to be targeted), and the interest of the player can be improved.

<パチスロの構造>
次に、図2~図4を参照して、本発明の一実施形態に係るパチスロの構造について説明する。
<Structure of Pachislot>
Next, referring to FIGS. 2 to 4, the structure of a pachislot machine according to one embodiment of the present invention will be described.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[Appearance structure]
FIG. 2 is a perspective view showing the external structure of the pachislot machine 1. As shown in FIG.

パチスロ1は、図2に示すように、外装体(遊技機本体)2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aの開口を開閉可能に取り付けられるフロントドア2bとを有する。 The pachi-slot machine 1 includes an exterior body (game machine main body) 2, as shown in FIG. The exterior body 2 has a cabinet 2a that houses reels, circuit boards, etc., and a front door 2b that is attached so as to be able to open and close the opening of the cabinet 2a.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段、表示列)が横一列に並べて設けられている。以下、各リール3L,3C,3R(メインリール)を、それぞれ左リール3L、中リール3C、右リール3Rともいう。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数(例えば20個)の図柄が周方向(リールの回転方向)に沿って所定の間隔をあけて描かれている。 Inside the cabinet 2a, three reels 3L, 3C, 3R (variation display means, display row) are arranged in a row. Hereinafter, the respective reels 3L, 3C, 3R (main reels) are also referred to as the left reel 3L, middle reel 3C, and right reel 3R, respectively. Each of the reels 3L, 3C, and 3R has a cylindrical reel body and a translucent sheet material attached to the peripheral surface of the reel body. A plurality of (for example, 20) patterns are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (rotational direction of the reel).

フロントドア2bは、ドア本体9と、フロントパネル10と、腰部パネル12と、台座部13とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)から見て、ドア本体9の左側の側端部に設けられる。 The front door 2 b includes a door body 9 , a front panel 10 , a waist panel 12 and a pedestal 13 . The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is provided at the left side edge of the door body 9 when viewed from the front side (player side) of the pachi-slot machine 1 .

フロントパネル10は、ドア本体9の上部に設けられている。このフロントパネル10は、開口10aを有する枠状部材で構成される。フロントパネル10の開口10aは、表示装置カバー30によって塞がれ、表示装置カバー30は、キャビネット2aの内部に配置された後述の表示装置11と対向して配置される。 The front panel 10 is provided above the door body 9 . The front panel 10 is composed of a frame member having an opening 10a. The opening 10a of the front panel 10 is closed by a display device cover 30, and the display device cover 30 is arranged to face the later-described display device 11 arranged inside the cabinet 2a.

表示装置カバー30は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置11により表示された映像(画像)を、表示装置カバー30を介して視認することができる。また、本実施形態では、表示装置カバー30を黒色の半透明な合成樹脂で形成することにより、キャビネット2a内への外光の入り込みを抑制して、表示装置11により表示された映像(画像)を鮮明に視認できるようにしている。 The display device cover 30 is made of black translucent synthetic resin. Therefore, the player can visually recognize a video (image) displayed by the display device 11 to be described later through the display device cover 30 . Further, in this embodiment, the display device cover 30 is made of a black translucent synthetic resin, thereby suppressing the entry of external light into the cabinet 2a and making it possible to clearly view the video (image) displayed by the display device 11.

フロントパネル10には、ランプ群21が設けられている。ランプ群21は、例えば、遊技者側から見て、フロントパネル10の上部に設けられたランプ21a、21bを含む。ランプ群21を構成する各ランプは、LED(Light Emitting Diode)等で構成され(後述の図7中のLED群85参照)、演出内容に対応するパターンで、光を点灯及び消灯する。 A lamp group 21 is provided on the front panel 10 . The lamp group 21 includes, for example, lamps 21a and 21b provided on the upper part of the front panel 10 when viewed from the player side. Each lamp constituting the lamp group 21 is composed of an LED (Light Emitting Diode) or the like (see an LED group 85 in FIG. 7, which will be described later), and lights and extinguishes light in a pattern corresponding to the effect content.

腰部パネル12は、ドア本体9の略中央部に設けられる。腰部パネル12は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源(後述のLED群85に含まれるLED)とを有する。 The waist panel 12 is provided substantially in the center of the door body 9 . The waist panel 12 has a decorative panel on which an arbitrary image is drawn, and a light source (LEDs included in the LED group 85 described later) that emits light for illuminating the decorative panel from the back side.

台座部13は、フロントパネル10と腰部パネル12との間に設けられる。台座部13には、図柄表示領域4と、遊技者による操作の対象となる各種装置(メダル投入口14、MAXベットボタン15a、1ベットボタン15b、スタートレバー16、3つのストップボタン17L,17C,17R、精算ボタン(不図示)等)とが設けられる。 A pedestal 13 is provided between the front panel 10 and the waist panel 12 . The pedestal portion 13 is provided with a pattern display area 4 and various devices to be operated by the player (a medal slot 14, a MAX bet button 15a, a 1 bet button 15b, a start lever 16, three stop buttons 17L, 17C, 17R, a checkout button (not shown), etc.).

図柄表示領域4は、正面から見て、3つのリール3L,3C,3Rに重畳する領域で、かつ、3つのリール3L,3C,3Rより遊技者側の位置に配置されており、3つのリール3L,3C,3Rを視認可能にするサイズを有する。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを視認することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The pattern display area 4 is an area superimposed on the three reels 3L, 3C and 3R when viewed from the front, is arranged at a position closer to the player side than the three reels 3L, 3C and 3R, and has a size that makes the three reels 3L, 3C and 3R visible. The symbol display area 4 functions as a display window, and is configured so that the reels 3L, 3C, and 3R provided behind it can be visually recognized. The symbol display area 4 is hereinafter referred to as a reel display window 4 .

リール表示窓4は、その背後に設けられた3つのリール3L,3C,3Rの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された3つの図柄がその枠内に表示されるように構成されている。すなわち、3つのリール3L,3C,3Rの回転が停止されたとき、リール表示窓4の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)が表示される(リール表示窓4の枠内には、3行×3列の態様で図柄が表示される)。そして、本実施形態では、リール表示窓4の枠内において、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶ擬似的なライン(センターライン)を、入賞か否かの判定を行う有効ラインとして定義する。 The reel display window 4 is constructed so that three patterns arranged continuously among a plurality of patterns provided on the peripheral surface of each reel are displayed in its frame when the rotation of the three reels 3L, 3C and 3R provided behind it is stopped. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one pattern (three in total) is displayed in each of the upper, middle, and lower regions of each reel within the frame of the reel display window 4 (the patterns are displayed within the frame of the reel display window 4 in a manner of 3 rows×3 columns). In this embodiment, within the frame of the reel display window 4, a pseudo line (center line) connecting the middle area of the left reel 3L, the middle area of the middle reel 3C, and the middle area of the right reel 3R is defined as an effective line for determining whether or not a prize has been won.

リール表示窓4は、台座部13に設けられた枠部材31の開口により形成される。また、リール表示窓4を画成する枠部材31の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口14が設けられ、左側にはMAXベットボタン15a及び1ベットボタン15bが設けられる。 The reel display window 4 is formed by an opening of a frame member 31 provided on the pedestal portion 13 . A substantially horizontal pedestal area is provided below the frame member 31 that defines the reel display window 4 . A medal slot 14 is provided on the right side of the pedestal area when viewed from the player side, and a MAX bet button 15a and a 1 bet button 15b are provided on the left side.

メダル投入口14は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口14から受け入れられたメダルは、予め設定された所定枚数(例えば3枚)を上限として1回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能(遊技媒体貯留手段))。 A medal slot 14 is provided for receiving medals dropped into the slot machine 1 from the outside by a player. The medals accepted from the medal slot 14 are used for one game with a predetermined number (for example, three) set as the upper limit, and the number of medals exceeding the predetermined number can be deposited inside the pachi-slot machine 1 (so-called credit function (game medium storage means)).

MAXベットボタン15a及び1ベットボタン15bは、キャビネット2aの内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。なお、MAXベットボタン15aの内部には、メダル投入が可能な時に点灯するベットボタンLED(不図示)が設けられている。また、精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。 The MAX bet button 15a and the 1 bet button 15b are provided for determining the number of medals deposited in the cabinet 2a to be used for one game. Inside the MAX bet button 15a, there is provided a bet button LED (not shown) that lights up when medals can be inserted. Also, the checkout button is provided for withdrawing (discharging) medals deposited inside the pachislot machine 1 to the outside.

なお、遊技者がMAXベットボタン15aを押下操作すると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。一方、1ベットボタン15bが1回、押下操作される度に1枚のメダルが投入される。1ベットボタン15bが3回操作されると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。 When the player presses the MAX bet button 15a, the number of medals (three) bet for the unit game is inserted, and the activated line is activated. On the other hand, one medal is inserted each time the 1-bet button 15b is pressed once. When the 1-bet button 15b is operated three times, the number of medals to bet (three) for the unit game is inserted, and the activated line is activated.

なお、以下では、MAXベットボタン15aの操作、1ベットボタン15bの操作及びメダル投入口14にメダルを投入する操作(遊技を行うためにメダルを投入する操作)をいずれも「投入操作」という。 Hereinafter, the operation of the MAX bet button 15a, the operation of the 1 bet button 15b, and the operation of inserting medals into the medal slot 14 (operation of inserting medals for playing a game) are all referred to as "insertion operations".

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rともいう。 A start lever 16 is provided to start rotation of all the reels (3L, 3C, 3R). The stop buttons 17L, 17C and 17R are provided corresponding to the left reel 3L, the middle reel 3C and the right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. The stop buttons 17L, 17C, and 17R are hereinafter also referred to as the left stop button 17L, middle stop button 17C, and right stop button 17R, respectively.

また、リール表示窓4の下方の略水平面の台座領域の略中央には、情報表示器6が設けられる。なお、情報表示器6は、透明の窓カバー(不図示)によって覆われている。 In addition, an information display 6 is provided substantially in the center of the substantially horizontal pedestal area below the reel display window 4 . The information display 6 is covered with a transparent window cover (not shown).

情報表示器6には、特典として遊技者に対して払い出されるメダルの枚数(以下、「払出枚数」という)の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグメントLED(以下、「7セグLED」という)や、パチスロ1の内部に預けられているメダルの枚数(以下、「クレジット枚数」という)などの情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDが設けられる。なお、本実施形態では、メダルの払出枚数表示用の2桁の7セグLEDは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の2桁の7セグLEDの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display device 6 is provided with a two-digit seven-segment LED (hereinafter referred to as a "7-segment LED") for digitally displaying (notifying) the information of the number of medals to be paid out to the player as a privilege (hereinafter referred to as "payout number") to the player, and a two-digit seven-segment LED for digitally displaying (notifying) information such as the number of medals deposited inside the pachi-slot machine 1 (hereinafter referred to as "credit number") to the player. In this embodiment, the 2-digit 7-segment LED for displaying the number of medals to be paid out is also used as a 2-digit 7-segment LED for digitally displaying (informing) the player of information on the occurrence of an error and error type. Therefore, when an error occurs, the display mode of the 2-digit 7-segment LED for displaying the number of payout medals is switched from the display mode of the number of payouts to the display mode of the error type information.

さらに、情報表示器6には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ(不図示)が設けられている。指示モニタ(指示表示器)は、例えば、2桁の7セグメントLEDにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、2桁の7セグLEDが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 Further, the information display device 6 is provided with an instruction monitor (not shown) for notifying the information of the stop operation necessary for displaying along the effective line the symbol combination corresponding to the combination determined as the internal winning combination. The indication monitor (indication indicator) is composed of, for example, a 2-digit 7-segment LED. The command monitor notifies the player of the necessary stop operation information by lighting, blinking, or extinguishing the 2-digit 7-segment LED in a manner uniquely corresponding to the information of the stop operation to be notified.

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「1st(第1停止操作を左リール3Lに対して行うこと)」を報知する場合には指示モニタに数値「1」を表示し、押し順「2nd(第1停止操作を中リール3Cに対して行うこと)」を報知する場合には指示モニタに数値「2」を表示し、押し順「3rd(第1停止操作を右リール3Rに対して行うこと)」を報知する場合には指示モニタに数値「3」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様(後述のメイン側で決定されるナビデータ)については、後述の図63を参照しながら後で詳述する。 Here, the aspect that uniquely corresponds to the information of the stop operation to be notified is, for example, when the pressing order "1st (perform the first stopping operation to the left reel 3L)" is reported, the numerical value "1" is displayed on the instruction monitor, and when the pressing order "2nd (the first stopping operation is performed to the middle reel 3C)" is notified, the numerical value "2" is displayed on the instruction monitor, and the pressing order "3rd (the first stopping operation is performed to the right reel 3R)". When notifying, it is a mode such as displaying a numerical value "3" on the instruction monitor. It should be noted that the mode of notifying the stop operation information on the instruction monitor (navigation data determined on the main side, which will be described later) will be described in detail later with reference to FIG. 63 described later.

情報表示器6は、後述の図7に示すように、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に電気的に接続され、情報表示器6の表示動作は、主制御基板71内の後述の主制御回路90により制御される。また、上述した各種7セグLEDの制御方式は、ダイナミック点灯制御である。 The information display 6 is electrically connected to the main control board 71 via the door relay terminal plate 68 and the game operation display board 81, as shown in FIG. Also, the control method for the various 7-segment LEDs described above is dynamic lighting control.

なお、本実施形態のパチスロ1では、主制御基板71により制御される指示モニタに加えて、副制御基板72により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構211及び表示ユニット212(図3及び後述の図7参照)により構成される後述の表示装置11により停止操作の情報を報知する。 In the pachi-slot machine 1 of the present embodiment, in addition to the instruction monitor controlled by the main control board 71, another means controlled by the sub-control board 72 is used to notify the stop operation information. Specifically, the information of the stop operation is notified by the display device 11, which is described later and which includes a projector mechanism 211 and a display unit 212 (see FIG. 3 and FIG. 7, which will be described later).

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板72により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない(例えば、指示モニタにおいて数値「1」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない)。一方、後述の表示装置11等のその他の手段によるサブ側(副制御基板側)での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「1st」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「1」を表示するが、その他の手段(例えば、表示装置11等)では、左リール3Lに対して第1停止操作を行わせるための指示情報を直接的に報知してもよい。 When such a configuration is applied, the mode of notification by the instruction monitor and the mode of notification by other means controlled by the sub-control board 72 may be different from each other. In other words, the instruction monitor may report in a manner that uniquely corresponds to the information of the stop operation to be reported, and it is not always necessary to directly report the information of the stop operation (for example, even if the numerical value "1" is displayed on the instruction monitor, it may not be possible to specify the content of the report depending on the player, so it cannot be said to be a direct report). On the other hand, information on the stop operation may be directly notified on the sub side (sub control board side) by other means such as the display device 11 which will be described later. For example, when notifying the pressing order "1st", the instruction monitor displays a numerical value "1" that uniquely corresponds to the pressing order to be notified, but other means (for example, the display device 11, etc.) may directly notify the left reel 3L of the instruction information for performing the first stop operation.

このような構成のパチスロ1では、副制御基板72の制御だけでなく、主制御基板71の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態に応じて制御されるようにしてもよい。例えば、後述の一般遊技状態(非ART遊技状態)では停止操作の情報を報知せずに、後述のART遊技状態(後述の図14参照)において停止操作の情報を報知するようにしてもよい。 In the pachi-slot machine 1 having such a configuration, not only the control of the sub-control board 72 but also the control of the main control board 71 can inform the information of the necessary stop operation according to the internal winning combination. Further, whether or not to notify information about such a stop operation may be controlled according to the game state. For example, the information of the stop operation may be notified in the ART game state (see FIG. 14 described later) without notifying the information of the stop operation in the general game state (non-ART game state) described later.

また、遊技者側から見て、リール表示窓4の左方には、サブ表示装置18が設けられる。サブ表示装置18は、図2に示すように、ドア本体9の前面部のうち、台座部13の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置18は、液晶ディスプレイや有機EL(Electro-Luminescence)ディスプレイで構成され、各種情報を表示する。 A sub-display device 18 is provided on the left side of the reel display window 4 as viewed from the player side. As shown in FIG. 2 , the sub-display device 18 is provided on the front surface of the door body 9 so as to stand substantially vertically from the substantially horizontal pedestal area of the pedestal 13 . The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.

また、サブ表示装置18の表示面上には、タッチセンサ19が設けられている(後述の図7参照)。タッチセンサ19は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ1は、タッチセンサ19を介して受け付けた遊技者の操作(タッチセンサ19から出力されるタッチ入力情報)に応じて、サブ表示装置18の表示を切り替え可能にする機能を有する。なお、サブ表示装置18は、タッチセンサ19から出力されるタッチ入力情報に基づいて後述の副制御基板72(後述の図7参照)により制御される。 A touch sensor 19 is provided on the display surface of the sub-display device 18 (see FIG. 7 described later). The touch sensor 19 operates according to a predetermined operation principle such as a capacitive method, and upon receiving an operation by the player, outputs a signal corresponding to the operation as touch input information. The pachi-slot machine 1 of the present embodiment has a function of switching the display of the sub-display device 18 in accordance with the player's operation received via the touch sensor 19 (touch input information output from the touch sensor 19). The sub-display device 18 is controlled by a sub-control board 72 (see FIG. 7 described below) based on touch input information output from the touch sensor 19 .

ドア本体9の下部には、メダル払出口24、メダル受皿25、2つのスピーカ用孔20L,20R等が設けられる。メダル払出口24は、後述のメダル払出装置51の駆動により排出されるメダルを外部に導く。メダル受皿25は、メダル払出口24から排出されたメダルを貯める。また、2つのスピーカ用孔20L,20Rからは、演出内容に対応する効果音や楽曲等の音声が出力される。 A medal payout port 24, a medal tray 25, two speaker holes 20L and 20R, and the like are provided in the lower portion of the door body 9. As shown in FIG. The medal payout port 24 guides to the outside the medals discharged by driving the medal payout device 51, which will be described later. A medal receiving tray 25 stores medals ejected from the medal dispensing port 24.例文帳に追加Also, from the two speaker holes 20L and 20R, sounds such as sound effects and music corresponding to the content of the presentation are output.

[内部構造]
次に、パチスロ1の内部構造を、図3及び図4を参照しながら説明する。図3は、キャビネット2aの内部構造を示す図であり、図4は、フロントドア2bの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the pachislot 1 will be described with reference to FIGS. 3 and 4. FIG. FIG. 3 is a diagram showing the internal structure of the cabinet 2a, and FIG. 4 is a diagram showing the internal structure of the rear side of the front door 2b.

キャビネット2aは、図3に示すように、上面板27aと、底面板27bと、左右の側面板27c,27dと、背面板27eとを有する。そして、キャビネット2a内の上部には、表示装置11が配設される。 As shown in FIG. 3, the cabinet 2a has a top plate 27a, a bottom plate 27b, left and right side plates 27c and 27d, and a rear plate 27e. A display device 11 is arranged in the upper part of the cabinet 2a.

表示装置11は、プロジェクタ機構211と、プロジェクタ機構211から投射された映像光が投影される箱状の被投影部材212aとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置11では、立体物となる被投影部材212aの位置(投影距離や角度など)や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構211により被投影部材212aの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図3には示さないが、箱状の被投影部材212aの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット2a内は、遊技状態に応じて、被投影部材を切り換える機能(不図示)も設けられる。 The display device 11 has a projector mechanism 211 and a box-shaped projection target member 212a onto which image light projected from the projector mechanism 211 is projected, and performs image display by projection mapping. Specifically, in the display device 11, image light is generated based on the position (projection distance, angle, etc.) and shape of the projection target member 212a, which is a three-dimensional object, and the image light is projected onto the surface of the projection target member 212a by the projector mechanism 211. By providing such an effect function, it is possible to perform an advanced and powerful effect. Further, although not shown in FIG. 3, another projection target member having a curved display surface is provided on the back side of the box-shaped projection target member 212a, and one of the projection target members is used as a screen on which image light is projected according to the game state. Therefore, the cabinet 2a is also provided with a function (not shown) for switching the projected member according to the game state.

キャビネット2a内の下部には、メダル払出装置(以下、ホッパー装置という)51と、メダル補助収納庫52と、電源装置53とが配設される。 A token payout device (hereinafter referred to as a hopper device) 51, an auxiliary token storage box 52, and a power supply device 53 are arranged in the lower part of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板27bの中央部に取り付けられる。このホッパー装置51は、多量のメダルを収容可能で、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、貯留されたメダルが例えば50枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置51によって払い出されたメダルは、メダル払出口24(図2参照)から排出される。 The hopper device 51 is attached to the central portion of the bottom plate 27b of the cabinet 2a. This hopper device 51 has a structure capable of accommodating a large amount of medals and discharging them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50, or when the payment button is pressed and the payment of medals is executed. The medals paid out by the hopper device 51 are discharged from the medal payout port 24 (see FIG. 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置される。また、メダル補助収納庫52は、キャビネット2aの底面板27bに対して着脱可能に取り付けられている。 The medal auxiliary storage box 52 stores the medals overflowing from the hopper device 51. - 特許庁This medal auxiliary storage box 52 is arranged on the right side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front. The auxiliary medal storage box 52 is detachably attached to the bottom plate 27b of the cabinet 2a.

電源装置53は、電源スイッチ53aと、電源基板53b(電源供給手段)とを有している(後述の図7参照)。この電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板27cに取り付けられている。電源装置53は、サブ電源装置(不図示)から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply device 53 has a power switch 53a and a power supply substrate 53b (power supply means) (see FIG. 7 described later). The power supply device 53 is arranged on the left side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front, and is attached to the left side plate 27c. The power supply device 53 converts AC voltage power of 100V supplied from a sub-power supply device (not shown) into DC voltage power required by each part, and supplies the converted power to each part.

また、キャビネット2a内の電源装置53の上方には、副制御基板72(後述の図7参照)を収容する副制御基板ケース57が配設される。副制御基板ケース57に収納された副制御基板72には、後述の副制御回路200(後述の図10参照)が搭載されている。この副制御回路200は、映像の表示等による演出の実行を制御する回路である。副制御回路200の具体的な構成については後述する。 A sub-control board case 57 for housing a sub-control board 72 (see FIG. 7, which will be described later) is arranged above the power supply device 53 in the cabinet 2a. The sub-control board 72 accommodated in the sub-control board case 57 is mounted with a sub-control circuit 200 (see FIG. 10, which will be described later). The sub-control circuit 200 is a circuit that controls the execution of effects such as video display. A specific configuration of the sub-control circuit 200 will be described later.

キャビネット2a内の副制御基板ケース57の上方には、副中継基板61が配設される。この副中継基板61は、副制御基板72と後述の主制御基板71とを接続する配線が実装された中継基板である。また、副中継基板61は、副制御基板72と副制御基板72の周辺に配設された基板や各種装置部(ユニット)などとを接続する配線が実装された中継基板である。 A sub relay board 61 is arranged above the sub control board case 57 in the cabinet 2a. The sub-relay board 61 is a relay board on which wiring for connecting the sub-control board 72 and the main control board 71, which will be described later, is mounted. Further, the sub-relay board 61 is a relay board on which wiring for connecting the sub-control board 72 and boards and various devices (units) arranged around the sub-control board 72 is mounted.

また、図3には示さないが、キャビネット2a内には、キャビネット側中継基板44(後述の図7参照)が配設される。このキャビネット側中継基板44は、主制御基板71(後述の図7参照)と、ホッパー装置51、遊技メダル補助収納庫スイッチ77(後述の図7参照)及びメダル払出カウントスイッチ(不図示)のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in FIG. 3, a cabinet-side relay board 44 (see FIG. 7, which will be described later) is arranged in the cabinet 2a. This cabinet-side relay board 44 is a relay board on which wiring for connecting the main control board 71 (see FIG. 7 described later), the hopper device 51, the game medal auxiliary storage switch 77 (see FIG. 7 described later), and the medal payout count switch (not illustrated) are mounted.

フロントドア2bの裏面側の中央部には、図4に示すように、ミドルドア41が、配設され、リール表示窓4(図2参照)を裏側から開閉可能に取り付けられている。また、図4には示さないが、ミドルドア41のリール表示窓4側には、3つのリール3L,3C,3Rが取り付けられ、ミドルドア41のリール表示窓4側とは反対側には、主制御基板71(後述の図7参照)が収納された主制御基板ケース55が取り付けられている。なお、3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータ(不図示)が接続されている。 As shown in FIG. 4, a middle door 41 is arranged at the center of the rear side of the front door 2b, and is attached so that the reel display window 4 (see FIG. 2) can be opened and closed from the rear side. Although not shown in FIG. 4, three reels 3L, 3C, and 3R are mounted on the reel display window 4 side of the middle door 41, and a main control board case 55 housing a main control board 71 (see FIG. 7 described later) is mounted on the opposite side of the middle door 41 from the reel display window 4 side. A stepping motor (not shown) is connected to the three reels 3L, 3C and 3R via a gear having a predetermined reduction ratio.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路90(後述の図9参照)を有する。主制御回路90(主制御手段)は、内部当籤役の決定、各リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ARTの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路90により行われる。なお、主制御回路90の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see FIG. 9, which will be described later). The main control circuit 90 (main control means) is a circuit that controls the main flow of the game in the pachislot 1, such as determination of an internal winning combination, rotation and stoppage of the reels 3L, 3C, and 3R, and determination of the presence or absence of winning. Further, in the present embodiment, the main control circuit 90 also controls, for example, a lottery process for determining whether or not ART is determined, a process for displaying navigation information on an instruction monitor, a process for transmitting various test signals, and the like. A specific configuration of the main control circuit 90 will be described later.

フロントドア2bの裏面側において、ミドルドア41の下方には、スピーカ65L,65Rが配設される。スピーカ65L,65Rは、それぞれスピーカ用孔20L,20R(図2参照)と対向する位置に配置されている。 Speakers 65L and 65R are arranged below the middle door 41 on the rear side of the front door 2b. The speakers 65L and 65R are arranged at positions facing the speaker holes 20L and 20R (see FIG. 2), respectively.

また、スピーカ65Lの上方には、セレクタ66と、ドア開閉監視スイッチ67とが配設される。セレクタ66は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口14に投入された適正なメダルをホッパー装置51へ案内する。セレクタ66内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ(遊技媒体検出手段:不図示)が設けられている。 A selector 66 and a door opening/closing monitoring switch 67 are arranged above the speaker 65L. The selector 66 is a device for selecting whether or not the material, shape, etc. of medals are appropriate, and guides appropriate medals inserted into the medal slot 14 to the hopper device 51 . A medal sensor (game medium detection means: not shown) for detecting that a proper medal has passed is provided in the selector 66 on the path through which the medal passes.

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、セレクタ66の左斜め下に配置される。このドア開閉監視スイッチ67は、フロントドア2bの開閉を報知するためのセキュリティ信号をパチスロ1の外部に出力する。 The door opening/closing monitoring switch 67 is arranged diagonally below the selector 66 to the left when the front door 2b is viewed from the rear side. The door opening/closing monitoring switch 67 outputs a security signal to the outside of the pachi-slot machine 1 to inform the opening/closing of the front door 2b.

また、図4には示さないが、フロントドア2bを裏面において、ミドルドア41により開閉された領域であり且つリール表示窓4の下方には、ドア中継端子板68が配設される(後述の図7参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71と、各種のボタンやスイッチ、副中継基板61、セレクタ66、遊技動作表示基板81、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、MAXベットボタン15a、1ベットボタン15b、ドア開閉監視スイッチ67、後述のBETスイッチ77、スタートスイッチ79等が挙げられる。 Further, although not shown in FIG. 4, a door relay terminal plate 68 is arranged in an area opened and closed by the middle door 41 on the rear side of the front door 2b and below the reel display window 4 (see FIG. 7 described later). The door relay terminal board 68 is a relay board on which wiring for connecting the main control board 71 in the main control board case 55, various buttons and switches, the sub-relay board 61, the selector 66, the game operation display board 81, the first tester interface board 301, and the second tester interface board 302 are mounted. Various buttons and switches include, for example, a MAX bet button 15a, a 1 bet button 15b, a door opening/closing monitoring switch 67, a BET switch 77 to be described later, a start switch 79, and the like.

<サブ表示装置の表示例>
ここで、図5A~図5Eを参照して、サブ表示装置18に表示される各種表示画面について説明する。なお、図5Aは、サブ表示装置18に表示されるトップ画面221を示す図であり、図5Bは、サブ表示装置18に表示されるメニュー画面222を示す図である。また、図5C~図5Eは、サブ表示装置18に表示される遊技情報画面223,224,225を示す図である。
<Display example of the sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to FIGS. 5A to 5E. 5A shows a top screen 221 displayed on the sub-display device 18, and FIG. 5B shows a menu screen 222 displayed on the sub-display device 18. As shown in FIG. 5C to 5E are diagrams showing game information screens 223, 224 and 225 displayed on the sub-display device 18. FIG.

サブ表示装置18には、遊技者のタッチ操作により様々な表示画面が表示され、図5A~図5Eに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ19を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 by the player's touch operation, and as shown in FIGS. These display screens are switched based on the player's operation signal received via the touch sensor 19 .

トップ画面221は、サブ表示装置18に表示される表示画面のうちの初期画面であり、トップ画面221では、「MENU」ボタン221aと、概要遊技履歴221bとが表示される。「MENU」ボタン221aは、図5Bに示すメニュー画面222を呼び出すための操作ボタンであり、「MENU」ボタン221aに対して遊技者による所定操作(例えばタップ)が行われると、メニュー画面222が呼び出される。また、トップ画面221では、概要遊技履歴221bとして、パチスロ1の一部の遊技履歴(概要遊技履歴)を表示する。本実施形態では、概要遊技履歴221bとして、例えば、ボーナス回数、ART回数及びゲーム数(遊技回数)が表示される。 The top screen 221 is an initial screen of the display screens displayed on the sub-display device 18. On the top screen 221, a "MENU" button 221a and a summary game history 221b are displayed. The “MENU” button 221a is an operation button for calling up the menu screen 222 shown in FIG. 5B, and the menu screen 222 is called up when the player performs a predetermined operation (for example, tapping) on the “MENU” button 221a. In addition, on the top screen 221, a partial game history (summary game history) of the pachi-slot 1 is displayed as a summary game history 221b. In this embodiment, for example, the number of bonuses, the number of ARTs, and the number of games (the number of games played) are displayed as the summary game history 221b.

メニュー画面222は、サブ表示装置18で表示可能なメニューを表示する画面であり、メニュー画面222では、「戻る」ボタン222a、「登録」ボタン222b、「説明」ボタン222c、「配列配当」ボタン222d、「リーチ目」ボタン222e、「WEBサイト」ボタン222f及び「音量」ボタン222gが表示される。「戻る」ボタン222aは、トップ画面221を呼び出すための操作ボタンであり、「戻る」ボタン222aに対して遊技者による操作が行われると、トップ画面221が呼び出される。また、「登録」ボタン222b~「音量」ボタン222gは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays a menu that can be displayed on the sub-display device 18. On the menu screen 222, a "return" button 222a, a "register" button 222b, an "description" button 222c, an "arrangement payout" button 222d, a "reach" button 222e, a "website" button 222f, and a "volume" button 222g are displayed. The "return" button 222a is an operation button for calling the top screen 221, and when the player operates the "return" button 222a, the top screen 221 is called. The "registration" button 222b to "volume" button 222g are operation buttons for calling up the corresponding menu content display screen, and when the player operates each button, the corresponding menu content display screen is called up.

例えば、メニュー画面222において「登録」ボタン222bが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面(不図示)がサブ表示装置18の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン222bにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when the "Register" button 222b on the menu screen 222 is operated by the player, a registration screen (not shown) for registering the player who is playing is called up on the display screen of the sub-display device 18. FIG. 2. Description of the Related Art In recent pachislot machines, a service has been widely provided in which a player is registered for each model and various information such as the achievement status of predetermined missions is managed based on the player's past game history. A registration screen called up by the "registration" button 222b is a display screen for registering a player when receiving provision of this service.

また、例えば、メニュー画面222において「説明」ボタン222cが遊技者により操作された場合、パチスロ1の説明画面(不図示)がサブ表示装置18の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やART当籤確率などのパチスロ1の仕様に関する説明や、パチスロ1の演出に登場するキャラクタの紹介説明などが含まれる。 Further, for example, when the “description” button 222c on the menu screen 222 is operated by the player, a description screen (not shown) of pachislot 1 is called up on the display screen of the sub display device 18. FIG. The information displayed on the explanation screen includes, for example, an explanation on the specifications of Pachi-Slot 1 such as bonus winning probability and ART winning probability for each set value, an introduction explanation of characters appearing in Pachi-Slot 1 production, and the like.

また、例えば、メニュー画面222において「配列配当」ボタン222dが遊技者により操作された場合、パチスロ1の配列配当画面(不図示)がサブ表示装置18の表示画面に呼び出される。配列配当画面には、例えば、パチスロ1において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係(配当表)や、各リール3L,3C,3Rに描かれた図柄列(リール配列)などが表示される。 Further, for example, when the player operates the “arrangement payout” button 222 d on the menu screen 222 , an arrangement payout screen (not shown) for pachislot 1 is called up on the display screen of the sub display device 18 . The arrangement dividend screen displays, for example, a correspondence relationship (dividend table) between a combination of symbols determined as winning in the pachi-slot 1 and benefits when the winning is determined, and a symbol row (reel array) drawn on each of the reels 3L, 3C, and 3R.

また、例えば、メニュー画面222において「リーチ目」ボタン222eが遊技者により操作された場合、パチスロ1のリーチ目画面(不図示)がサブ表示装置18の表示画面に呼び出される。リーチ目画面には、パチスロ1で設定されている「リーチ目」と称される図柄組合せがの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与される図柄組合せであり、本実施形態のパチスロ1では、後述の図28~図30の入賞作動フラグ格納領域の内容欄に示す略称「リーチ目リプ」に対応する図柄組合せが該当する。そして、本実施形態では、「リーチ目リプ」に係る図柄組合せが有効ラインに沿って表示された場合、その後、遊技者にとって有利な状態(例えば、ボーナス状態、通常ART又はCT(後述の図14参照))に移行することが確定する。 Further, for example, when the player operates the “reach” button 222 e on the menu screen 222 , the reach number screen (not shown) of pachislot 1 is called up on the display screen of the sub display device 18 . Information of a symbol combination called "reach number" set in the pachi-slot 1 is displayed on the reach number screen. It should be noted that the symbol combination referred to as "Reach Eye" is a symbol combination that gives a special privilege when the symbol combination is displayed along the activated line. Then, in the present embodiment, when the symbol combination related to the "ready-to-win" is displayed along the activated line, it is confirmed that the game moves to a state advantageous to the player (for example, a bonus state, normal ART or CT (see FIG. 14 to be described later)).

また、例えば、メニュー画面222において「WEBサイト」ボタン222fが遊技者により操作された場合、パチスロ1のWEB紹介画面(不図示)がサブ表示装置18の表示画面に呼び出される。WEB紹介画面には、例えば、パチスロ1の機種ごとに設けられた特設WEBサイトやパチスロ1のメーカーのWEBサイトなど任意のWEBサイトのURLを示す二次元コード(例えば、QRコード(登録商標))が表示される。遊技者は、携帯電話などでWEB紹介画面に表示される二次元コードを読み込むことにより、対応するWEBサイトにアクセスすることができる。 Further, for example, when the "WEB site" button 222f on the menu screen 222 is operated by the player, a WEB introduction screen (not shown) of Pachi-slot 1 is called up on the display screen of the sub display device 18. FIG. The WEB introduction screen displays a two-dimensional code (eg, QR code (registered trademark)) indicating the URL of an arbitrary WEB site such as a special WEB site provided for each model of the pachi-slot 1 or the WEB site of the maker of the pachi-slot 1, for example. A player can access the corresponding website by reading the two-dimensional code displayed on the website introduction screen with a mobile phone or the like.

また、例えば、メニュー画面222において「音量」ボタン222gが遊技者により操作された場合、スピーカ65L,65Rから出力する音の音量を調整することが可能な音量調整画面(不図示)がサブ表示装置18の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ1の演出音の音量を調整することができる。 Further, for example, when the player operates the “volume” button 222g on the menu screen 222, a volume adjustment screen (not shown) capable of adjusting the volume of sounds output from the speakers 65L and 65R is called up on the display screen of the sub display device 18. A player can adjust the volume of the pachi-slot 1 performance sound through the volume adjustment screen.

なお、サブ表示装置18は、上述した表示装置11(プロジェクタ機構211及び表示ユニット212)とは別体に設けられるため、表示装置11とは別個に制御することができる。それゆえ、本実施形態のパチスロ1では、遊技中(表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置11の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン222cを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン222dを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 Since the sub-display device 18 is provided separately from the above-described display device 11 (the projector mechanism 211 and the display unit 212 ), it can be controlled separately from the display device 11 . Therefore, in the pachi-slot machine 1 of the present embodiment, the display screen of the sub-display device 18 can be switched by the player's operation even during the game (during the performance by the display device 11). As a result, for example, when the player wants to know about the characters appearing in the performance of the display device 11, the player can grasp information such as the relationship between the characters during the game by operating the "description" button 222c to call up the description screen. Further, for example, when the player wants to grasp the symbols to be used as a guideline for winning a rare combination during reel rotation when a so-called "rare combination" is won during the game, the player can grasp the reel arrangement by operating the "arrangement dividend" button 222d to call an arrangement dividend screen.

遊技情報画面223,224,225は、パチスロ1の遊技履歴のうちのトップ画面221に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223 , 224 , 225 are display screens for displaying detailed game history information including a summary game history displayed on the top screen 221 of the game history of the pachi-slot 1 .

遊技情報画面223には、「戻る」ボタン223aと、「MENU」ボタン223bと、「前へ」ボタン223cと、「次へ」ボタン223dと、遊技履歴223eとが表示される。「戻る」ボタン223a及び「MENU」ボタン223bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン223c及び「次へ」ボタン223dは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン223cが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面225に切り替わり、「次へ」ボタン223dが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面224に切り替わる。また、遊技履歴223eとしては、図5Cに示すように、ゲーム数(遊技回数)、ボーナス回数、ART回数及びCZ(チャンスゾーン)回数が表示される。 The game information screen 223 displays a "return" button 223a, a "MENU" button 223b, a "previous" button 223c, a "next" button 223d, and a game history 223e. The "return" button 223a and the "MENU" button 223b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18. When the player operates each button, the corresponding display screen is called. The "previous" button 223c and the "next" button 223d are operation buttons for switching the game information screens in a predetermined order. When the "previous" button 223c is operated by the player, the display screen switches from the game information screen 223 to the game information screen 225. When the "next" button 223d is operated by the player, the display screen switches from the game information screen 223 to the game information screen 224. . As the game history 223e, as shown in FIG. 5C, the number of games (number of games played), the number of bonuses, the number of ARTs, and the number of CZ (chance zone) are displayed.

遊技情報画面224には、「戻る」ボタン224aと、「MENU」ボタン224bと、「前へ」ボタン224cと、「次へ」ボタン224dと、遊技履歴214eとが表示される。「戻る」ボタン224a及び「MENU」ボタン224bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン224c及び「次へ」ボタン224dは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン224cが遊技者に操作されると、表示画面が遊技情報画面224から遊技情報画面223に切り替わり、「次へ」ボタン224dが遊技者により操作されると、表示画面が遊技情報画面224から遊技情報画面225に切り替わる。また、遊技履歴224eとしては、後述のCZ(チャンスゾーン)の突入回数及び成功回数が表示される。なお、後述するように、本実施形態では、CZとして、CZ1,CZ2,CZ3の3種類のCZが設けられる。それゆえ、遊技履歴224eとしては、図5Dに示すように、CZ1~CZ3のそれぞれの突入回数及び成功回数が表示される。 The game information screen 224 displays a "return" button 224a, a "MENU" button 224b, a "previous" button 224c, a "next" button 224d, and a game history 214e. The "return" button 224a and the "MENU" button 224b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18. When the player operates each button, the corresponding display screen is called. The "previous" button 224c and the "next" button 224d are operation buttons for switching the game information screen in a predetermined order. When the "previous" button 224c is operated by the player, the display screen switches from the game information screen 224 to the game information screen 223. When the "next" button 224d is operated by the player, the display screen switches from the game information screen 224 to the game information screen 225. Also, as the game history 224e, the number of times of entry and the number of successes of a CZ (chance zone), which will be described later, are displayed. As will be described later, in this embodiment, three types of CZs, CZ1, CZ2, and CZ3, are provided as CZs. Therefore, as the game history 224e, as shown in FIG. 5D, the number of times of entry and the number of successes of each of CZ1 to CZ3 are displayed.

遊技情報画面225には、「戻る」ボタン225aと、「MENU」ボタン225bと、「前へ」ボタン225cと、「次へ」ボタン225dと、遊技履歴225eとが表示される。「戻る」ボタン225a及び「MENU」ボタン225bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン225c及び「次へ」ボタン225dは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン225cが遊技者に操作されると、表示画面が遊技情報画面225から遊技情報画面224に切り替わり、「次へ」ボタン225dが遊技者により操作されると、表示画面が遊技情報画面225から遊技情報画面223に切り替わる。また、遊技履歴225eとしては、図5Eに示すように、小役の当籤回数及び当籤確率(分子が1の分数)が表示される。 The game information screen 225 displays a "return" button 225a, a "MENU" button 225b, a "previous" button 225c, a "next" button 225d, and a game history 225e. The "return" button 225a and the "MENU" button 225b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub-display device 18. When the player operates each button, the corresponding display screen is called. The "previous" button 225c and the "next" button 225d are operation buttons for switching the game information screen in a predetermined order. When the "previous" button 225c is operated by the player, the display screen switches from the game information screen 225 to the game information screen 224. When the "next" button 225d is operated by the player, the display screen switches from the game information screen 225 to the game information screen 223. . Also, as the game history 225e, as shown in FIG. 5E, the number of wins of minor wins and the win probability (a fraction whose numerator is 1) are displayed.

なお、サブ表示装置18に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 As a switching method of the display screen displayed on the sub-display device 18, for example, a switching method based on a tap operation on an operation button displayed on each display screen may be adopted, or a switching method based on a swipe operation on the display screen may be adopted.

<サブ表示装置の表示画面の各種切り替え機能>
次に、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の各種切り替え機能について説明する。
<Various switching functions of the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be described.

[サブ表示装置の表示画面の遷移例]
まず、図6A及び6Bを参照して、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の遷移例(切り替え態様)について説明する。なお、図6Aは、遊技者登録状態がセットされていない状況におけるサブ表示装置18の表示画面の遷移例を示す図であり、図6Bは、遊技者登録状態がセットされている状況におけるサブ表示装置18の表示画面の遷移例を示す図である。
[Transition example of the display screen of the sub display device]
First, with reference to FIGS. 6A and 6B, a transition example (switching mode) of the display screen of the sub-display device 18 in the pachi-slot machine 1 of the present embodiment will be described. FIG. 6A is a diagram showing a transition example of the display screen of the sub-display device 18 when the player registration state is not set, and FIG. 6B is a diagram showing a transition example of the display screen of the sub-display device 18 when the player registration state is set.

遊技者登録状態がセットされていない状況では、図6Aに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。例えば、副制御基板72は、タッチセンサ19を介して取得したタッチ操作(例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作)に基づいて、トップ画面221及びメニュー画面222間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板72は、遊技情報画面223,224,225の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができない。 In a situation where the player registration state is not set, as shown in FIG. 6A, the display screen of the sub-display device 18 can only transition between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens that can be transitioned from the menu screen 222, and the transition between these display screens is controlled by the sub-control board 72 (sub-CPU 201 described later). For example, the sub-control board 72 switches the display screen between the top screen 221 and the menu screen 222 based on a touch operation (for example, a tap operation on a predetermined button or a swipe operation on the display screen) acquired via the touch sensor 19. However, in a situation where the player registration state is not set, the sub-control board 72 controls so that the display of the game information screens 223, 224 and 225 is disabled. In other words, the player cannot display the game information screens 223, 224 and 225 on the sub-display device 18 when the player registration state is not set.

一方、遊技者登録状態がセットされている状況では、図6Bに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間に加え、メニュー画面222と遊技情報画面223,224,225との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。すなわち、副制御基板72は、タッチセンサ19を介して取得したタッチ操作に基づいて、トップ画面221とメニュー画面222との間だけでなく、トップ画面221及びメニュー画面222のそれぞれと、遊技情報画面223,224,225との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができる。 On the other hand, when the player registration state is set, as shown in FIG. 6B, the display screen of the sub-display device 18 can transition between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens that can be transitioned from the menu screen 222, as well as between the menu screen 222 and the game information screens 223, 224, and 225. Transitions between these display screens are controlled by the sub-control board 72 (sub-CPU 201 described later). . That is, the sub-control board 72 can switch the display screen not only between the top screen 221 and the menu screen 222, but also between each of the top screen 221 and the menu screen 222 and the game information screens 223, 224, and 225 based on the touch operation acquired via the touch sensor 19. Therefore, in this embodiment, when the player registration state is set, the player can display the game information screens 223 , 224 and 225 on the sub-display device 18 .

なお、図6Bに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面221から遊技情報画面223,224,225に直接遷移可能となる構成にしてもよいし、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能となる構成にしてもよい。 As shown in FIG. 6B, the display screen transition order among the top screen 221, the menu screen 222, and the game information screens 223, 224, and 225 is arbitrary. Therefore, for example, the top screen 221 may be configured to directly transition to the game information screens 223, 224, and 225, or the top screen 221 may be configured to transition to the game information screens 223, 224, and 225 only via the menu screen 222.

本実施形態のパチスロ1では、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能な構成(トップ画面221から遊技情報画面223,224,225に直接遷移できない構成)を採用している。なお、本実施形態のパチスロ1では、メニュー画面222において、遊技者が表示画面に対してスワイプ操作(メニュー選択操作ではない)を行うことにより、表示画面をメニュー画面222から遊技情報画面223,224,225に遷移させることができる。 The pachi-slot machine 1 of this embodiment employs a configuration in which transition from the top screen 221 to the game information screens 223, 224, and 225 is possible only via the menu screen 222 (a configuration in which the top screen 221 cannot directly transition to the game information screens 223, 224, and 225). In the pachi-slot machine 1 of the present embodiment, the display screen can be changed from the menu screen 222 to the game information screens 223, 224, and 225 by performing a swipe operation (not a menu selection operation) on the display screen on the menu screen 222.

なお、本実施形態では、遊技情報画面223,224,225は、メニュー画面222とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ1では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面222に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面223,224,225を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens provided completely independently of the menu screen 222. FIG. That is, in the pachi-slot machine 1 of the present embodiment, the game history, that is, the information indicating the game results in which the player has a strong interest during the game, is independently displayed as information irrelevant to the game results such as payout arrangement and volume control. In this embodiment, the game information screens 223 , 224 and 225 can be displayed without the player performing a menu selection operation on the menu screen 222 when the player registration state is set. Therefore, in this embodiment, when the player registration state is set, the player can easily access the desired gaming history information.

また、本実施形態では、メニュー画面222に対するメニュー選択操作では、表示画面を遊技情報画面223,224,225に遷移させることができず、メニュー画面222に対してスワイプ操作(メニュー表示では指定されていない操作)を行わなければ、表示画面を遊技情報画面223,224,225に遷移させることができない。それゆえ、本実施形態のパチスロ1では、表示画面を遊技情報画面223,224,225に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ1に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 Further, in this embodiment, the display screen cannot be changed to the game information screens 223, 224, and 225 by the menu selection operation on the menu screen 222, and the display screen cannot be changed to the game information screens 223, 224, and 225 unless a swipe operation (an operation not specified in the menu display) is performed on the menu screen 222. Therefore, in the pachi-slot machine 1 of this embodiment, the swipe operation for changing the display screen to the game information screens 223, 224, and 225 can be handled as a hidden command in a situation where the player registration state is set. In this case, from the player's point of view, the player can see more detailed game history information that cannot be seen by other players with less knowledge, based on his or her own knowledge of the pachi-slot 1, so that the player can play the game more favorably than the other player, and as a result, the player can be expected to actively play the game.

[遊技情報画面からトップ画面への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、遊技情報画面223,224,225から、遊技者の手動により、又は、自動的に、トップ画面221に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面223,224,225において「戻る」ボタンが操作されると、表示画面が遊技情報画面223,224,225からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、遊技情報画面223,224,225が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面221に遷移する(自動遷移機能)。
[Display switching function from the game information screen to the top screen]
The pachi-slot machine 1 of this embodiment has a function of causing the display screen of the sub-display device 18 to transition from the game information screens 223, 224, 225 to the top screen 221 manually or automatically by the player. Specifically, in the present embodiment, when the "return" button is operated on the game information screens 223, 224, 225, the display screen transitions from the game information screens 223, 224, 225 to the top screen 221 (manual transition function). Further, in this embodiment, when a predetermined condition is satisfied while the game information screens 223, 224, and 225 are displayed, the display screen automatically transitions to the top screen 221 regardless of the player's operation (automatic transition function).

より具体的には、パチスロ1では、遊技情報画面223,224,225が表示されている状態において、投入操作(MAXベットボタン15aへの操作、1ベットボタン15bへの操作及びメダル投入口14にメダルを投入する操作)が行われると、サブ表示装置18の表示画面が自動的にトップ画面221に遷移する。なお、ART遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態(高リプ状態)では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面223,224,225を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ1では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 More specifically, in the pachi-slot 1, when the game information screens 223, 224, and 225 are displayed, when the insertion operation (the MAX bet button 15a, the 1 bet button 15b, and the medal insertion slot 14) is performed, the display screen of the sub display device 18 automatically transitions to the top screen 221. In a game state (high replay state) such as the ART game state in which the probability that the replay combination is determined as the internal winning combination is high, medals are automatically inserted by the operation of the replay associated with the winning of the replay combination, and as a result, in the high replay state, there is a possibility that opportunities for displaying the game information screens 223, 224, and 225 are limited. Therefore, in the pachi-slot machine 1 of the present embodiment, when medals are automatically inserted by replay operation, the display screen is automatically changed from the game information screens 223, 224, 225 to the top screen 221 not by the medal insertion operation but by the start operation.

すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面223,224,225が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 That is, in this embodiment, when the replay is activated and the game information screens 223, 224 and 225 are displayed, the display screen automatically transitions from the game information screens 223, 224 and 225 to the top screen 221 with the start operation as a trigger. On the other hand, when the replay operation is not performed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 with the input operation as a trigger.

[メニュー内容表示画面からトップ画面(又はメニュー画面)への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、メニュー画面222に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面(登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面)から、遊技者の手動により、又は、自動的に、トップ画面221(又はメニュー画面222)に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン(例えば、「TOPへ戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、メニュー内容表示画面において特定のボタン(例えば、「戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面222に表示画面を遷移する(手動遷移機能)。
[Display switching function from menu content display screen to top screen (or menu screen)]
The pachi-slot machine 1 of the present embodiment has a function of manually or automatically by the player or manually or automatically causing the display screen of the sub-display device 18 to transition to the top screen 221 (or the menu screen 222) from various menu content display screens (registration screen, explanation screen, arrangement payout screen, reach screen, WEB introduction screen, and volume adjustment screen) that can be transitioned by a menu selection operation on the menu screen 222. Specifically, in the present embodiment, when a predetermined button (for example, a “return to TOP” button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 (manual transition function). Further, in the present embodiment, when a specific button (for example, a “return” button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition function).

さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面221(又はメニュー画面222)に遷移する(自動遷移機能)。なお、この際、トップ画面221(又はメニュー画面222)に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ1から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined time elapses while the menu content display screen is being displayed, the display screen automatically transitions to the top screen 221 (or the menu screen 222) regardless of the player's operation (automatic transition function). In this case, the predetermined time that triggers the automatic transition to the top screen 221 (or the menu screen 222) differs depending on the type of menu content display screen that is currently being displayed. For example, if a volume adjustment screen for adjusting the volume output from the pachi-slot machine 1 is displayed for a long time, there is a risk that the volume will be adjusted to an unintended volume due to an erroneous operation, and that the erroneous operation will make other players uncomfortable. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or the menu screen 222) in a shorter time than the other menu content display screens. On the other hand, the registration screen is set to automatically transition to the top screen 221 (or the menu screen 222) in a longer time than the other menu content display screens, in order to facilitate registration of the player.

すなわち、各メニュー内容表示画面には、トップ画面221(又はメニュー画面222)に自動遷移する契機となる経過時間(自動遷移時間)が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 That is, an elapsed time (automatic transition time) that triggers automatic transition to the top screen 221 (or the menu screen 222) is appropriately set for each menu content display screen according to the type of the menu content display screen, an automatic transition time that is shorter than the other menu content display screens is set for the volume adjustment screen, and an automatic transition time that is longer than the other menu content display screens is set for the registration screen.

[メニューの操作可否の選択機能]
本実施形態のパチスロ1では、サブ表示装置18の表示画面を、メニュー画面222から、登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能(メニューの操作可否の選択機能)を設けてもよい。
[Selection function for enabling/disabling menu operations]
In the pachi-slot machine 1 of the present embodiment, the display screen of the sub-display device 18 is changed from the menu screen 222 to the registration screen, the explanation screen, the array dividend screen, the reach screen, the WEB introduction screen, and the volume adjustment screen, so that the player can perform various operations according to these menu content display screens and can confirm various information. It should be noted that a function (a function of selecting whether or not menu operation is permitted) may be provided to limit the functions that the player can select from the menu according to the settings of the game arcade.

例えば、遊技店側の設定により、表示画面をメニュー画面222から音量調節画面に遷移不可能にする(例えば、メニュー画面222に「音量」ボタン222gを表示しない)ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the setting on the amusement arcade side may disable the transition of the display screen from the menu screen 222 to the volume control screen (for example, the "volume" button 222g may not be displayed on the menu screen 222). In this case, volume control by the player can be disabled.

<パチスロが備える制御系>
次に、パチスロ1が備える制御系について、図7を参照して説明する。図7は、パチスロ1の制御系の構成を示す回路ブロック図である。
<Control system of Pachislot>
Next, the control system of the pachi-slot 1 will be described with reference to FIG. FIG. 7 is a circuit block diagram showing the structure of the control system of the pachi-slot machine 1. As shown in FIG.

パチスロ1は、ミドルドア41に設けられた主制御基板71と、フロントドア2bに設けられた副制御基板72とを有する。また、パチスロ1は、主制御基板71に接続された、リール中継端子板74、設定用鍵型スイッチ54(設定スイッチ)及びキャビネット側中継基板44を有する。さらに、パチスロ1は、キャビネット側中継基板44を介して主制御基板71に接続された外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53を有する。なお、ホッパー装置51の構成については上述したので、ここでは、その説明を省略する。 The pachi-slot machine 1 has a main control board 71 provided on the middle door 41 and a sub-control board 72 provided on the front door 2b. The pachi-slot machine 1 also has a reel relay terminal board 74 , a setting key-type switch 54 (setting switch), and a cabinet-side relay board 44 which are connected to the main control board 71 . Further, the pachi-slot machine 1 has an external centralized terminal board 47 connected to the main control board 71 via the cabinet-side relay board 44, a hopper device 51, an auxiliary medal storage switch 75, a reset switch 76, and a power supply device 53. Since the configuration of the hopper device 51 has been described above, the description thereof will be omitted here.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。リール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal plate 74 is arranged inside the reel bodies of the reels 3L, 3C, and 3R. The reel relay terminal plate 74 is electrically connected to a stepping motor (not shown) for each of the reels 3L, 3C, and 3R, and relays signals output from the main control board 71 to the stepping motor.

設定用鍵型スイッチ54は、主制御基板ケース55に設けられる。設定用鍵型スイッチ54は、パチスロ1の設定(設定1~設定6)を変更するとき、若しくは、パチスロ1の設定を確認するときに使用される。 The setting key-type switch 54 is provided on the main control board case 55 . The setting key-type switch 54 is used when changing the settings of the pachi-slot 1 (settings 1 to 6) or when confirming the settings of the pachi-slot 1. FIG.

キャビネット側中継基板44は、主制御基板71と、外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ1の外部へ出力するために設けられる。メダル補助収納庫スイッチ75は、メダル補助収納庫52に設けられ、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。リセットスイッチ76は、例えば、パチスロ1の設定を変更する際に用いられる。 Cabinet-side relay board 44 is a relay board on which wiring for connecting main control board 71, external centralized terminal board 47, hopper device 51, medal auxiliary storage switch 75, reset switch 76 and power supply device 53 are mounted. The external centralized terminal board 47 is provided for outputting signals such as a medal insertion signal, a medal payout signal and a security signal to the outside of the pachislot machine 1 . The medal auxiliary storage switch 75 is provided in the medal auxiliary storage 52 and detects whether or not the medal auxiliary storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachislot machine 1 .

電源装置53は、電源基板53bと、電源基板53bに接続された電源スイッチ53aとを有する。電源スイッチ53aは、パチスロ1に必要な電源を供給するときに押下される。電源基板53bは、キャビネット側中継基板44を介して主制御基板71に接続されるとともに、副中継基板61を介して副制御基板72にも接続される。 The power supply device 53 has a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed to supply power necessary for the pachi-slot machine 1. FIG. The power supply board 53 b is connected to the main control board 71 via the cabinet-side relay board 44 and also connected to the sub-control board 72 via the sub-relay board 61 .

また、パチスロ1は、ドア中継端子板68、並びに、該ドア中継端子板68を介して、主制御基板71に接続された、セレクタ66、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81、副中継基板61、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302を有する。なお、セレクタ66、ドア開閉監視スイッチ67及び副中継基板61については、上述したので、ここでは、それらの説明を省略する。 In addition, the pachislot machine 1 has a door relay terminal plate 68, and a selector 66, a door opening/closing monitoring switch 67, a BET switch 77, an adjustment switch 78, a start switch 79, a stop switch board 80, a game operation display board 81, a sub-relay board 61, a first tester interface board 301, and a second tester interface board 302, which are connected to the main control board 71 via the door relay terminal board 68. Since the selector 66, the door opening/closing monitoring switch 67 and the sub-relay board 61 have been described above, the description thereof will be omitted here.

BETスイッチ77(投入操作検出手段)は、MAXベットボタン15a又は1ベットボタン15bが遊技者により押下されたことを検出する。精算スイッチ78は、精算ボタン(不図示)が遊技者により押下されたことを検出する。スタートスイッチ79(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 (insertion operation detection means) detects that the MAX bet button 15a or the 1 bet button 15b has been pressed by the player. The settlement switch 78 detects that a settlement button (not shown) has been pressed by the player. The start switch 79 (start operation detection means) detects that the start lever 16 has been operated by the player (start operation).

ストップスイッチ基板80(停止操作検出手段)は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをLEDなどにより表示するための回路とを備える。また、ストップスイッチ基板80には、ストップスイッチ(不図示)が設けられる。ストップスイッチは、各ストップボタン17L,17C,17Rが遊技者により押下されたこと(停止操作)を検出する。 The stop switch board 80 (stopping operation detection means) includes a circuit for stopping the rotating main reels and a circuit for displaying the main reels that can be stopped by means of LEDs or the like. A stop switch (not shown) is provided on the stop switch substrate 80 . The stop switch detects that the respective stop buttons 17L, 17C, 17R have been pressed by the player (stop operation).

遊技動作表示基板81は、情報表示器(7セグ表示器)6及びLED82に接続される。LED82には、例えば、今回の遊技に投入されたメダルの枚数(以下、「投入枚数」という)に対応して点灯する、メダル投入枚数表示用の3つのLED(以下、「第1LED」~「第3LED」という)や、遊技動作表示基板81から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるLEDなどが含まれる。第1LED~第3LED(表示手段)では、メダルが1枚投入されると、第1LEDが点灯し、メダルが2枚投入されると、第1及び第2LEDが点灯し、メダルが3枚(遊技開始可能枚数)投入されると、第1LED~第3LEDが点灯する。なお、情報表示器6については、上述したので、ここでは、それらの説明を省略する。 The game operation display board 81 is connected to the information display (7-segment display) 6 and the LED 82 . The LEDs 82 include, for example, three LEDs for displaying the number of inserted medals (hereinafter referred to as "first LED" to "third LED") that light up corresponding to the number of medals inserted in the current game (hereinafter referred to as "number of inserted medals"), an LED that lights a mark indicating that medals can be inserted, a mark indicating the start of the game, a mark indicating that the game will be played again, etc., based on a signal input from the game operation display board 81. In the first to third LEDs (display means), when one medal is inserted, the first LED lights up, when two medals are inserted, the first and second LEDs light up, and when three medals (game startable number) are inserted, the first LED to third LED light up. Since the information display device 6 has been described above, the description thereof will be omitted here.

試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302はともに、パチスロ1の検定試験(試射試験)において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である(なお、販売用のリリース製品としてのパチスロ1にはこれらの中継基板は搭載されていないので、販売用の主制御基板71の主制御回路90には、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302に接続するために必要な各種電子部品もまた実装されていない)。例えば、遊技に係る主要な動作(例えば、内部抽籤、リール停止制御等)を制御するための試験信号は、試験機用第1インターフェースボード301を介して出力され、例えば、主制御基板71で決定された押し順ナビに係る試験信号などは、試験機用第2インターフェースボード302を介して出力される。 Both the first interface board for testing machine 301 and the second interface board for testing machine 302 are relay boards used for outputting various game-related signals to the testing machine in the certification test (testing test) of the pachi-slot machine 1 (Note that the pachi-slot machine 1 as a release product for sale does not include these relay boards, so the main control circuit 90 of the main control board 71 for sale includes the first interface board for testing machine 301 and the second interface board for testing machine 302. (The various electronic components required to connect to the For example, a test signal for controlling the main operations related to the game (e.g., internal lottery, reel stop control, etc.) is output via the first tester interface board 301. For example, a test signal related to navigation in the pressing order determined by the main control board 71 is output via the second tester interface board 302.

副制御基板72は、ドア中継端子板68及び副中継基板61を介して主制御基板71に接続される。また、パチスロ1は、副中継基板61を介して副制御基板72に接続された、スピーカ群84、LED群85、24hドア開閉監視ユニット63、タッチセンサ19及び表示ユニット212を有する。なお、タッチセンサ19については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61 . The pachi-slot machine 1 also has a speaker group 84 , an LED group 85 , a 24h door opening/closing monitoring unit 63 , a touch sensor 19 and a display unit 212 connected to the sub control board 72 via the sub relay board 61 . Since the touch sensor 19 has been described above, the description thereof will be omitted here.

スピーカ群84は、スピーカ65L,65Rや図示しない各種スピーカを含んで構成される。LED群85は、フロントパネル10に設けられたランプ群21や、腰部パネル12の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴情報を保存する。また、24hドア開閉監視ユニット63は、ミドルドア41が開放されたときに、表示装置11によりエラー表示を行うための信号を副制御基板72(副制御回路200)に出力する。表示ユニット212は、例えば、表示装置11を構成する被投影部材212a、及び、被投影部材212aの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。 The speaker group 84 includes speakers 65L and 65R and various speakers (not shown). The LED group 85 includes the lamp group 21 provided on the front panel 10, a light source for emitting light for illuminating the decorative panel of the waist panel 12 from the back side, and the like. The 24h door opening/closing monitoring unit 63 stores history information of opening/closing of the middle door 41 . Further, the 24h door opening/closing monitoring unit 63 outputs a signal for displaying an error on the display device 11 to the sub control board 72 (sub control circuit 200) when the middle door 41 is opened. The display unit 212 includes, for example, a projection target member 212a that constitutes the display device 11, and another projection target member having a curved display surface provided on the back side of the projection target member 212a.

また、パチスロ1は、副制御基板72に接続された、ロムカートリッジ基板86及び液晶中継基板87を有する。なお、ロムカートリッジ基板86及び液晶中継基板87は、副制御基板72とともに副制御基板ケース57に収納されている。 The pachi-slot machine 1 also has a ROM cartridge board 86 and a liquid crystal relay board 87 connected to the sub-control board 72 . The ROM cartridge board 86 and the liquid crystal relay board 87 are housed in the sub-control board case 57 together with the sub-control board 72 .

ロムカートリッジ基板86は、サブCPU201により実行される各種制御プログラムと、演出用の画像(映像)、音声(スピーカ群84)、光(LED群85)及び通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と、表示装置11を構成するプロジェクタ機構211、及び、サブ表示装置18との間の接続配線を中継する基板である。なお、プロジェクタ機構211及びサブ表示装置18については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board for managing various control programs executed by the sub CPU 201, images (video) for presentation, sound (speaker group 84), light (LED group 85), and communication data. The liquid crystal relay board 87 is a board that relays connection wiring between the sub-control board 72 , the projector mechanism 211 constituting the display device 11 , and the sub-display device 18 . Since the projector mechanism 211 and the sub-display device 18 have been described above, the description thereof will be omitted here.

<主制御回路>
次に、図8を参照して、主制御基板71に実装される主制御回路90の構成について説明する。図8は、パチスロ1の主制御回路90の構成例を示すブロック図である。
<Main control circuit>
Next, the configuration of the main control circuit 90 mounted on the main control board 71 will be described with reference to FIG. FIG. 8 is a block diagram showing a configuration example of the main control circuit 90 of the pachi-slot machine 1. As shown in FIG.

主制御回路90は、マイクロプロセッサ91と、クロックパルス発生回路92と、電源管理回路93と、スイッチングレギュレータ94(電源供給手段)とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generator circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).

マイクロプロセッサ91は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ91では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ91に特有の様々な命令コード(例えば、後述の「LDQ」命令等:以下、「メインCPU101専用命令コード」という)が設けられている。本実施形態では、このメインCPU101専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ91の内部構成については、後述の図9を参照して詳述し、マイクロプロセッサ91に設けられているメインCPU101専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with a security function for gaming machines. As will be described later, the microprocessor 91 of the present embodiment is provided with various instruction codes specific to the microprocessor 91 that can be specified on the source program (for example, the "LDQ" instruction described later: hereinafter referred to as "main CPU 101 dedicated instruction code"). In the present embodiment, by using this dedicated instruction code for the main CPU 101, it is possible to improve the efficiency of processing and reduce the program capacity. The internal configuration of the microprocessor 91 will be described later in detail with reference to FIG. 9, and the instruction code dedicated to the main CPU 101 provided in the microprocessor 91 will be described in detail in various processes executed by the main control circuit described later.

クロックパルス発生回路92は、メインCPU作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ91に出力する。マイクロプロセッサ91は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 A clock pulse generating circuit 92 generates a clock pulse signal for operating the main CPU and outputs the generated clock pulse signal to the microprocessor 91 . Microprocessor 91 executes a control program based on the input clock pulse signal.

電源管理回路93は、電源基板53b(図7参照)から供給される直流12Vの電源電圧の変動を管理する。そして、電源管理回路93は、例えば、電源が投入された際(電源電圧が0Vから起動電圧値(10V)を上回った際)には、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、電断が発生した際(電源電圧が12Vから停電電圧値(10.5V)を下回った際)には、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力する。すなわち、電源管理回路93は、電源投入時に、マイクロプロセッサ91にリセット信号(起動信号)を出力する手段(起動手段)、及び、電断発生時に、マイクロプロセッサ91に電断検知信号(停電信号)を出力する手段(停電手段)も兼ねる。 The power management circuit 93 manages fluctuations in the DC 12V power supply voltage supplied from the power supply substrate 53b (see FIG. 7). The power management circuit 93, for example, outputs a reset signal to the "XSRST" terminal of the microprocessor 91 when the power is turned on (when the power supply voltage rises from 0 V to the startup voltage value (10 V)), and outputs a power interruption detection signal to the "XINT" terminal of the microprocessor 91 when a power failure occurs (when the power supply voltage falls below the power failure voltage value (10.5 V) from 12 V). That is, the power management circuit 93 also serves as means (starting means) for outputting a reset signal (starting signal) to the microprocessor 91 when the power is turned on, and means for outputting a power failure detection signal (power failure signal) to the microprocessor 91 when a power failure occurs (power failure means).

スイッチングレギュレータ94は、DC/DC変換回路であり、マイクロプロセッサ91の直流駆動電圧(直流5Vの電源電圧)を生成し、該生成した直流駆動電圧をマイクロプロセッサ91の「VCC」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (5 V DC power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the “VCC” terminal of the microprocessor 91 .

<マイクロプロセッサ>
次に、図9を参照して、マイクロプロセッサ91の内部構成について説明する。図9は、マイクロプロセッサ91の内部構成を示すブロック図である。
<Microprocessor>
Next, referring to FIG. 9, the internal configuration of microprocessor 91 will be described. FIG. 9 is a block diagram showing the internal configuration of the microprocessor 91. As shown in FIG.

マイクロプロセッサ91は、メインCPU101と、メインROM102(第1記憶手段)と、メインRAM103(第2記憶手段)と、外部バスインターフェース104と、クロック回路105と、リセットコントローラ106と、演算回路107と、乱数回路110と、パラレルポート111と、割込みコントローラ112と、タイマー回路113と、第1シリアル通信回路114と、第2シリアル通信回路115と、を有する。そして、マイクロプロセッサ91を構成するこれらの各部は信号バス116を介して互いに接続されている。 The microprocessor 91 has a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, a random number circuit 110, a parallel port 111, an interrupt controller 112, a timer circuit 113, a first serial communication circuit 114, and a second serial communication circuit 115. These parts constituting microprocessor 91 are connected to each other via signal bus 116 .

メインCPU101は、クロック回路105で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインCPU101の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and controls all game operations. Here, reel stop control will be described as an example of the control operation of the main CPU 101 .

メインCPU101は、リールインデックスを検出してから各リール3L,3C,3L(メインリール)のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインCPU101は、各リールの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部(不図示)により検出される。 The main CPU 101 counts the number of times pulses are output to the stepping motors of the reels 3L, 3C, and 3L (main reels) after detecting the reel index. Thereby, the main CPU 101 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). The reel index is information indicating that the reel has made one rotation. This reel index is detected by a reel position detection section (not shown) that includes, for example, an optical sensor having a light emitting section and a light receiving section, and a detection piece provided at a predetermined position on each reel and interposed between the light emitting section and the light receiving section as each main reel rotates.

ここで、各リール3L,3C,3L(メインリール)の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM103に設けられたパルスカウンタによって計数される。そして、図柄1つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインRAM103に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, management of the rotation angle of each reel 3L, 3C, 3L (main reel) will be specifically described. A pulse counter provided in the main RAM 103 counts the number of pulses output to the stepping motor. Each time the pulse counter counts the output of a predetermined number of pulses required for one pattern rotation, the pattern counter provided in the main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by a reel position detector (not shown).

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 That is, in this embodiment, by managing the symbol counter, it is managed how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected with reference to the position where the reel index is detected.

メインROM102には、メインCPU101により実行される各種制御プログラム、各種データテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。メインRAM103には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインROM102及びメインRAM103の内部構成(メモリーマップ)については、後述の図12を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for transmitting various control instructions (commands) to the sub control circuit 200, and the like. The main RAM 103 is provided with a storage area for storing various data such as an internal winning combination determined by executing the control program. The internal configuration (memory map) of the main ROM 102 and the main RAM 103 will be described in detail with reference to FIG. 12 which will be described later.

外部バスインターフェース104は、マイクロプロセッサ91の外部に設けられた各種構成部(例えば、各リール等)が接続された外部信号バス(不図示)と、マイクロプロセッサ91とを電気的に接続するためのインターフェース回路である。クロック回路105は、例えば分周器(不図示)等を含んで構成され、クロックパルス発生回路92から入力されたCPU作動用のクロックパルス信号を、その他の構成部(例えば、タイマー回路113)で使用される周波数のクロックパルス信号に変換する。なお、クロック回路105で生成されたクロックパルス信号は、リセットコントローラ106にも出力される。 The external bus interface 104 is an interface circuit for electrically connecting an external signal bus (not shown) to which various components (for example, reels, etc.) provided outside the microprocessor 91 are connected to the microprocessor 91. The clock circuit 105 includes, for example, a frequency divider (not shown) or the like, and converts the clock pulse signal for CPU operation input from the clock pulse generation circuit 92 into a clock pulse signal having a frequency used in other components (for example, the timer circuit 113). Note that the clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106 .

リセットコントローラ106は、電源管理回路93から入力されたリセット信号に基づいて、IAT(Illegal Address Trap)やWDT(watchdog timer)のリセットを行う。演算回路107は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「MUL(乗算)」命令(後述の図93B参照)を実行するときには、演算回路107がこの「MUL」命令に基づく乗算処理を実行する。 The reset controller 106 resets an IAT (Illegal Address Trap) and a WDT (watchdog timer) based on a reset signal input from the power management circuit 93 . The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when executing a "MUL (multiplication)" instruction (see FIG. 93B, which will be described later) on the source program, the arithmetic circuit 107 executes multiplication processing based on this "MUL" instruction.

乱数回路110は、予め定められた範囲の乱数(例えば、0~65535又は0~255)を発生させる。また、図示しないが、乱数回路110は、2バイトのハードラッチ乱数を得るための乱数レジスタ0と、2バイトのソフトラッチ乱数を得るための乱数レジスタ1~3と、1バイトのソフトラッチ乱数を得るための乱数レジスタ4~7とで構成されている。なお、メインCPU101は、乱数回路110で発生させた所定範囲の乱数の中から1つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート111は、マイクロプロセッサ91と、マイクロプロセッサ91の外部に設けられた各種回路(例えば、電源管理回路93等)との間で入出力される信号のポート(メモリーマップI/O)である。また、パラレルポート111は、乱数回路110及び割込みコントローラ112にも接続される。スタートスイッチ79はパラレルポート111のPI0~PI4のいずれかの入力ポートに接続され、スタートスイッチ79がオン状態になったタイミング(オンエッジ)で、パラレルポート111から乱数回路110の乱数レジスタ0へラッチ信号が出力される。そして、乱数回路110では、ラッチ信号が入力されることにより乱数レジスタ0がラッチされ、2バイトのハードラッチ乱数が取得される。 Random number circuit 110 generates a random number within a predetermined range (eg, 0-65535 or 0-255). Although not shown, the random number circuit 110 includes a random number register 0 for obtaining a 2-byte hard latch random number, random number registers 1 to 3 for obtaining a 2-byte soft latch random number, and random number registers 4 to 7 for obtaining a 1-byte soft latch random number. It should be noted that the main CPU 101 extracts one value from the random numbers within a predetermined range generated by the random number circuit 110 as a random number for internal lottery, for example. The parallel port 111 is a port (memory mapped I/O) for signals input/output between the microprocessor 91 and various circuits provided outside the microprocessor 91 (for example, the power management circuit 93, etc.). Parallel port 111 is also connected to random number circuit 110 and interrupt controller 112 . The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and a latch signal is output from the parallel port 111 to the random number register 0 of the random number circuit 110 at the timing (on edge) when the start switch 79 is turned on. Then, in the random number circuit 110, the random number register 0 is latched by inputting the latch signal, and a 2-byte hard latch random number is obtained.

割込みコントローラ112は、パラレルポート111を介して電源管理回路93から入力される電断検知信号、又は、タイマー回路113から1.1172ms周期で入力されるタイムアウト信号に基づいて、メインCPU101による割込処理の実行タイミングを制御する。電源管理回路93から電断検知信号が入力された場合、又は、タイマー回路113からタイムアウト信号が入力された場合には、割込みコントローラ112は、割込処理開始指令を示す割込要求信号をメインCPU101に出力する。メインCPU101は、タイマー回路113からのタイムアウト信号に応じて割込みコントローラ112から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、7セグLED駆動処理、タイマー更新処理等の各種割込処理(後述の図158参照)を行う。 The interrupt controller 112 controls the execution timing of interrupt processing by the main CPU 101 based on a power interruption detection signal input from the power management circuit 93 via the parallel port 111 or a timeout signal input from the timer circuit 113 at a period of 1.1172 ms. When a power failure detection signal is input from the power management circuit 93 or when a timeout signal is input from the timer circuit 113, the interrupt controller 112 outputs an interrupt request signal indicating an interrupt processing start command to the main CPU 101. The main CPU 101 performs various interrupt processes such as input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, and timer update processing (see FIG. 158 described later) based on an interrupt request signal input from the interrupt controller 112 in response to a timeout signal from the timer circuit 113.

タイマー回路113(PTC)は、クロック回路105で生成されたクロックパルス信号(メインCPU作動用のクロックパルス信号を分周器(不図示)で分周された周波数のクロックパルス信号)で動作する(経過時間をカウントする)。そして、タイマー回路113は、1.1172msecの周期で割込みコントローラ112にタイムアウト信号(トリガー信号)を出力する。 The timer circuit 113 (PTC) operates (counts the elapsed time) with a clock pulse signal generated by the clock circuit 105 (a clock pulse signal having a frequency obtained by dividing the main CPU operation clock pulse signal by a frequency divider (not shown)). The timer circuit 113 then outputs a timeout signal (trigger signal) to the interrupt controller 112 with a period of 1.1172 msec.

第1シリアル通信回路114は、主制御基板71から副制御基板72にデータ(各種制御指令(コマンド))を送信する際のシリアル送信動作を制御する回路である。第2シリアル通信回路115は、主制御基板71から試験機用第2インターフェースボード302にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls a serial transmission operation when data (various control instructions (commands)) are transmitted from the main control board 71 to the sub control board 72 . The second serial communication circuit 115 is a circuit that controls the serial transmission operation when data is transmitted from the main control board 71 to the second tester interface board 302 .

<副制御回路>
次に、図10を参照して、副制御基板72に実装される副制御回路200(副制御手段)の構成について説明する。図10は、パチスロ1の副制御回路200の構成例を示すブロック図である。
<Sub control circuit>
Next, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described with reference to FIG. FIG. 10 is a block diagram showing a configuration example of the sub-control circuit 200 of the pachi-slot machine 1. As shown in FIG.

副制御回路200は、主制御回路90と電気的に接続されており、主制御回路90から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路200は、基本的に、サブCPU201、サブRAM202、レンダリングプロセッサ203、描画用RAM204、ドライバ205を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90 and performs processes such as determination and execution of effects based on commands transmitted from the main control circuit 90 . The sub-control circuit 200 basically includes a sub-CPU 201 , a sub-RAM 202 , a rendering processor 203 , a drawing RAM 204 and a driver 205 .

なお、サブCPU201は、ロムカートリッジ基板86に接続される。ドライバ205は、液晶中継基板87に接続される。すなわち、ドライバ205は、液晶中継基板87を介してプロジェクタ機構211及びサブ表示装置18に接続される。 The sub CPU 201 is connected to the ROM cartridge board 86 . Driver 205 is connected to liquid crystal relay board 87 . That is, the driver 205 is connected to the projector mechanism 211 and the sub display device 18 via the liquid crystal relay board 87 .

サブCPU201は、主制御回路90から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub CPU 201 controls output of video, sound, and light in accordance with the control program stored in the ROM cartridge board 86 in response to commands sent from the main control circuit 90 . The ROM cartridge substrate 86 is basically composed of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU201が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路90との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置11による映像の表示を制御する描画制御タスク、LED群85等の光源による光の出力を制御するランプ制御タスク、スピーカ群84による音の出力を制御する音声制御タスク等を実行するための各種プログラムも含まれる。 A control program executed by the sub CPU 201 is stored in the program storage area. For example, the control program includes a main board communication task for controlling communication with the main control circuit 90, and various programs for executing an effect registration task for extracting a random value for effect and determining and registering effect contents (effect data). The control program also includes various programs for executing a drawing control task for controlling video display by the display device 11 based on the determined effect content, a lamp control task for controlling light output from the light source such as the LED group 85, a sound control task for controlling sound output from the speaker group 84, and the like.

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing effect data constituting each effect content, and a storage area for storing animation data related to image creation. The data storage area also includes a storage area for storing sound data relating to BGM and sound effects, and a storage area for storing lamp data relating to light on/off patterns.

サブRAM202には、決定された演出内容や演出データを登録する格納領域や、主制御回路90から送信されるサブフラグ(内部当籤役)等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering the determined effect content and effect data, and a storage area for storing various data such as a sub-flag (internal winning combination) transmitted from the main control circuit 90 .

サブCPU201、レンダリングプロセッサ203、描画用RAM(フレームバッファを含む)204及びドライバ205は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18に表示させる。なお、表示装置11(プロジェクタ機構211)及びサブ表示装置18は、副制御基板72により、それぞれ個別に制御される。 The sub CPU 201, the rendering processor 203, the drawing RAM (including a frame buffer) 204, and the driver 205 create an image according to the animation data specified by the content of the presentation, and display the created image on the display device 11 (projector mechanism 211) and/or the sub display device 18. The display device 11 (projector mechanism 211 ) and the sub-display device 18 are controlled individually by the sub-control board 72 .

また、サブCPU201は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ群84により出力させる。また、サブCPU201は、演出内容により指定されたランプデータに従ってLED群85の点灯及び消灯を制御する。 Further, the sub CPU 201 causes the speaker group 84 to output sounds such as BGM in accordance with the sound data specified by the content of the presentation. Also, the sub CPU 201 controls lighting and extinguishing of the LED group 85 in accordance with lamp data designated by the effect content.

<メインCPUが有する各種レジスタ>
次に、図11を参照しながら、メインCPU101が有する各種レジスタについて説明する。なお、図11は、メインCPU101に含まれる各種レジスタの概略構成図である。
<Various registers of the main CPU>
Next, various registers of the main CPU 101 will be described with reference to FIG. 11 is a schematic configuration diagram of various registers included in the main CPU 101. As shown in FIG.

メインCPU101は、メイン・レジスタとして、アキュームレータA(以下、「Aレジスタ」という)、フラグ・レジスタF(フラグレジスタ)、汎用レジスタB(以下、「Bレジスタ」という)、汎用レジスタC(以下、「Cレジスタ」という)、汎用レジスタD(以下、「Dレジスタ」という)、汎用レジスタE(以下、「Eレジスタ」という)、汎用レジスタH(以下、「Hレジスタ」という)及び汎用レジスタL(以下、「Lレジスタ」という)を有する。また、メインCPU101は、サブ・レジスタとして、アキュームレータA′、フラグ・レジスタF′、汎用レジスタB′、汎用レジスタC′、汎用レジスタD′、汎用レジスタE′、汎用レジスタH′及び汎用レジスタL′を汎用レジスタとして有する。なお、各レジスタは、1バイトのレジスタで構成される。 The main CPU 101 has, as main registers, an accumulator A (hereinafter referred to as "A register"), a flag register F (flag register), a general-purpose register B (hereinafter referred to as "B register"), a general-purpose register C (hereinafter referred to as "C register"), a general-purpose register D (hereinafter referred to as "D register"), a general-purpose register E (hereinafter referred to as "E register"), a general-purpose register H (hereinafter referred to as "H register"), and a general-purpose register L (hereinafter referred to as "L register"). The main CPU 101 also has, as sub-registers, an accumulator A', a flag register F', a general-purpose register B', a general-purpose register C', a general-purpose register D', a general-purpose register E', a general-purpose register H', and a general-purpose register L'. Each register is composed of a 1-byte register.

また、本実施形態では、BレジスタとCレジスタとをペアレジスタ(以下、「BCレジスタ」という)として用い、DレジスタとEレジスタとをペアレジスタ(以下、「DEレジスタ」という)として用いる。さらに、本実施形態では、HレジスタとLレジスタとをペアレジスタ(以下、「HLレジスタ」という)として用いる。 In this embodiment, the B and C registers are used as pair registers (hereinafter referred to as "BC registers"), and the D and E registers are used as pair registers (hereinafter referred to as "DE registers"). Furthermore, in this embodiment, the H register and the L register are used as a pair register (hereinafter referred to as "HL register").

フラグ・レジスタF,F′の各ビットには、図11に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット6(D6)には、演算結果の判定処理において演算結果が「0」であるか否かを示すデータ(ゼロフラグ)がセットされる。具体的には、演算結果が「0」である場合、ビット6にデータ「1」がセットされ、演算結果が「0」でない場合には、ビット6にデータ「0」がセットされる。そして、演算結果の判定処理では、メインCPU101は、ビット6のデータ「0」/「1」を参照して判定(YES/NO)を行う。 As shown in FIG. 11, each bit of the flag registers F and F' is set with predetermined flag information indicating the result of arithmetic processing. For example, bit 6 (D6) is set with data (zero flag) indicating whether or not the calculation result is "0" in the calculation result determination process. Specifically, if the operation result is "0", data "1" is set to bit 6, and if the operation result is not "0", data "0" is set to bit 6. Then, in the calculation result determination process, the main CPU 101 refers to the data "0"/"1" of bit 6 and makes a determination (YES/NO).

また、メインCPU101は、拡張レジスタQ(以下、「Qレジスタ」という)を有する。Qレジスタは、1バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このQレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインROM102の容量削減などを実現している。なお、Qレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードでは、Qレジスタには、アドレスの上位側のアドレスデータ(アドレス値)が格納される。なお、Qレジスタには、メインCPU101のリセット直後に、初期値として「F0H」がセットされる。また、Qレジスタを用いた「LD Q,n(8ビットデータ)」命令において、「n」に任意の1バイトのデータをセットして該命令を実行することにより、Qレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as "Q register"). The Q register consists of 1-byte registers. In the present embodiment, as will be described in various processing flows described later, various instruction codes dedicated to the main CPU 101 that specify addresses using the Q register are provided on the source program, and the use of these instruction codes realizes efficiency of processing and reduction of the capacity of the main ROM 102. In the various instruction codes dedicated to the main CPU 101 that specify addresses using the Q register, the Q register stores address data (address value) on the upper side of the address. Immediately after the main CPU 101 is reset, the Q register is set to "F0H" as an initial value. Also, the value of the Q register can be changed by executing the "LD Q, n (8-bit data)" instruction using the Q register by setting arbitrary 1-byte data to "n".

さらに、メインCPU101は、1バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタI及びメモリ・リフレッシュ・レジスタR、並びに、2バイトのレジスタで構成された、インデックス・レジスタIX、インデックス・レジスタIY、スタックポインタSP及びプログラムカウンタPCを専用レジスタとして有する。 Further, the main CPU 101 has an interrupt page address register I and a memory refresh register R, each of which is composed of a 1-byte register, and an index register IX, an index register IY, a stack pointer SP, and a program counter PC, each of which are composed of 2-byte registers, as dedicated registers.

<メインROM及びメインRAMの内部構成(メモリマップ)>
次に、図12A~図12Cを参照しながら、主制御回路90(マイクロプロセッサ91)に含まれるメインROM102及びメインRAM103の内部構成(以下「メモリマップ」という)について説明する。なお、図12Aは、メモリ全体のメモリマップを示す図であり、図12Bは、メインROM102のメモリマップを示す図であり、図12Cは、メインRAM103のメモリマップを示す図である。
<Internal configuration of main ROM and main RAM (memory map)>
Next, referring to FIGS. 12A to 12C, the internal configuration (hereinafter referred to as "memory map") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described. 12A is a diagram showing a memory map of the entire memory, FIG. 12B is a diagram showing a memory map of the main ROM 102, and FIG. 12C is a diagram showing a memory map of the main RAM 103. FIG.

主制御回路90(マイクロプロセッサ91)が備えるメモリ全体のメモリマップでは、図12Aに示すように、アドレスの先頭(0000H)側から、メインROM102のメモリ領域、メインRAM103のメモリ領域、内蔵レジスタエリア及びXCSデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory provided in the main control circuit 90 (microprocessor 91), as shown in FIG. 12A, the memory area of the main ROM 102, the memory area of the main RAM 103, the built-in register area, and the XCS decode area are arranged at predetermined addresses in this order from the head of the address (0000H) with an unused area in between.

メインROM102のメモリマップでは、図12Bに示すように、メインROM102のアドレスの先頭(0000H)側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main ROM 102, as shown in FIG. 12B, the program area, data area, unregulated area, trademark recording area, program management area, and security setting area are arranged in this order from the beginning (0000H) side of the address of the main ROM 102 at predetermined addresses.

なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により使用される各種データ(例えば、内部抽籤テーブル等のデータテーブル、副制御回路42に対して各種制御指令(コマンド)を送信するためのデータ等)が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ROM領域(遊技用記憶領域)には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理(遊技性に関する処理)に必要な各種プログラム及び各種データが格納される。 The program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the game playability of the game performed by the player. In the data area, various data used by the main CPU 101 in various control processes related to the playability of the game performed by the player (for example, a data table such as an internal lottery table, data for transmitting various control instructions (commands) to the sub-control circuit 42, etc.) are stored. That is, in a game ROM area (game storage area) consisting of a program area and a data area, various programs and data necessary for control processing (processing related to game characteristics) related to the game characteristics of games actually performed by players at the game arcade are stored.

また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない処理)の制御プログラム及びデータが記憶される。例えば、パチスロ1の検定試験(試射試験)で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 In addition, the non-regulation area stores control programs and data for various processes (processes that do not affect the gameplay) that are not directly related to the gameplay performed by the player. For example, the programs and data used in the pachislot 1 certification test (trial test), the control programs and data used in the checksum generation process at the time of power failure, the sum check process at the time of power restoration, etc., and the fraud countermeasure program and data necessary for it, etc. are stored in the non-regulation area.

メインRAM103のメモリマップでは、図12Cに示すように、メインRAM103のアドレスの先頭(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main RAM 103, as shown in FIG. 12C, a game RAM area (predetermined storage area, game temporary storage area) and a non-standard RAM area (non-standard temporary storage area) are arranged at predetermined addresses in this order from the head (F000H) side of the address of the main RAM 103.

遊技用RAM領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用RAM領域内の所定アドレスの作業領域に格納される。 The game RAM area is provided with a work area and a stack area for temporarily storing various data such as an internal winning combination determined by execution of a control program relating to the playability of the game played by the player. Each of the various data is stored in a work area at a predetermined address in the game RAM area.

また、規定外RAM領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外RAM領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 In addition, the non-standard RAM area is provided with a non-standard work area, which is a work area for various processes that do not directly relate to the playability of the game played by the player, and a non-standard stack. In this embodiment, the non-regular RAM area is used to execute various processes that are not directly related to the gameplay performed by the player, such as sum check processing.

上述のように、本実施形態のパチスロ1では、メインROM102内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ(テーブル)を、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域(規定外記憶領域)に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインRAM103内において、遊技用RAM領域とは異なるアドレスに配置された規定外RAM領域を使用して行われる。 As described above, in the pachi-slot machine 1 of the present embodiment, various programs and various data (tables) used for various processes that are not directly related to the gameplay performed by the player are stored in the non-standard ROM area (non-standard storage area) located at an address different from the game ROM area in the main ROM 102. In addition, such various processes that are not directly related to the playability of the game performed by the player are performed using a non-regular RAM area arranged at an address different from that of the game RAM area in the main RAM 103 .

このようなメインROM102の構成では、従来の規則上においてプログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ROM領域の容量の圧迫を回避することができる。 In such a configuration of the main ROM 102, it is possible to arrange programs and data unnecessary for the game actually played by the player in the ROM area (unregulated ROM area) where the arrangement of programs, etc. was prohibited under the conventional rules. Therefore, in this embodiment, pressure on the capacity of the game ROM area can be avoided.

<遊技状態の遷移フロー>
次に、図13及び図14を参照しながら、本実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。なお、図13Aは、パチスロ1の基本的な遊技状態の遷移フロー図であり、図13Bは、その遊技状態の移行条件をまとめた表である。また、図14Aは、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー図であり、図14Bは、その遊技状態の移行条件をまとめた表である。
<Transition flow of game state>
Next, with reference to FIGS. 13 and 14, various game states managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of this embodiment and their transition flows will be described. 13A is a basic game state transition flow diagram of pachi-slot 1, and FIG. 13B is a table summarizing the game state transition conditions. Also, FIG. 14A is a transition flow diagram of the game state considering whether or not the notification (ART) function is activated, and FIG. 14B is a table summarizing transition conditions of the game state.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachi-slot 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. The BB is a continuous actuating device for a regular bonus (hereinafter referred to as "RB"), which is called a first-class special award, and continuously operates the RB.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図13Aに示すように、主制御回路90は、ボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the game state based on whether or not the bonus combination is won/actuated (winning a prize). Specifically, as shown in FIG. 13A , the main control circuit 90 manages three types of game states called “bonus non-winning state”, “inter-flag state” and “bonus state” based on the presence or absence of winning/activation (winning) of bonus combinations (internal winning combinations named “F_BB1” and “F_BB2”, which will be described later).

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 Note that the bonus non-winning state is a state in which the bonus is not won and the bonus is not activated (winning), and the bonus state is a state in which the bonus is activated. Further, in this embodiment, when a bonus combination is determined as an internal winning combination, a state occurs in which the bonus combination is carried over as the internal winning combination over a plurality of games until the bonus is won. The inter-flag state is a state in which the bonus combination is carried over as an internal winning combination, that is, a state in which the bonus combination is won and the bonus is not activated.

なお、ボーナス役の当籤の有無は、メインRAM103に設けられる後述の当り要求フラグ格納領域(後述の図28~図30参照)及び持越役格納領域(後述の図31参照)に格納されるデータに基づいて管理される。また、ボーナスの作動(入賞)の有無は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。 Whether or not the bonus combination is won is managed based on data stored in a win request flag storage area (see FIGS. 28 to 30 described later) and an carryover combination storage area (see FIG. 31 described later) provided in the main RAM 103. Whether or not the bonus is activated (winning a prize) is managed based on data stored in a later-described game state flag storage area provided in the main RAM 103 (see FIG. 32 described later).

また、本実施形態では、図13Aに示すように、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT5遊技状態の6種類の状態(以下、それぞれ「RT0状態」~「RT5状態」という)が設けられる。なお、RT0状態、RT2状態及びRT5状態は、リプレイ役が内部当籤役として決定される確率が低確率となる遊技状態であり、RT1状態はリプレイ役が内部当籤役として決定される確率が中程度の中確率となる遊技状態である。また、RT3状態及びRT4状態は、リプレイ役が内部当籤役として決定される確率が高確率となる遊技状態である。なお、本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT4状態のいずれかとなり、フラグ間状態のRT状態はRT5状態となる。 In addition, in the present embodiment, as shown in FIG. 13A, six types of states (hereinafter referred to as "RT0 state" to "RT5 state") are provided in which the type of internal winning combination related to replay and the winning probability thereof are different from each other in the gaming state in which the bonus is not activated (bonus non-winning state and inter-flag state). The RT0 state, the RT2 state and the RT5 state are game states in which the probability that the replay combination is determined as the internal winning combination is low, and the RT1 state is the game state in which the probability that the replay combination is determined as the internal winning combination is medium. Further, the RT3 state and the RT4 state are gaming states in which the probability that the replay combination is determined as the internal winning combination is high. In the present embodiment, the RT state of the bonus non-winning state is one of the RT0 state to RT4 state, and the RT state of the inter-flag state is the RT5 state.

それゆえ、本実施形態では、主制御回路90は、ボーナスが作動していない遊技状態(ボーナス非当籤状態及びフラグ間状態)において、さらに、リプレイに係る内部当籤役の種別及びその当籤確率に基づいて、RT1状態~RT5状態の6種類の状態も管理する。 Therefore, in the present embodiment, the main control circuit 90 also manages six types of states, RT1 state to RT5 state, based on the types of internal winning combinations related to replays and their winning probabilities in game states in which bonuses are not activated (bonus non-winning state and inter-flag state).

なお、RT0状態~RT5状態は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図32参照)に格納されるデータに基づいて管理される。具体的には、本実施形態のパチスロ1では、RT1状態フラグ~RT5状態フラグの5つのRT状態を示すフラグが設けられ、これらのフラグのオン/オフ状態をメインRAM103により管理することによりRT状態が管理される。そして、主制御回路90は、オン状態であるRT状態フラグに対応するRT状態を現在のRT状態として特定する。なお、全てのRT状態フラグがオフ状態である場合には、主制御回路90は、現在のRT状態がRT0状態であると特定する。 The RT0 state to RT5 state are managed based on data stored in a later-described game state flag storage area provided in the main RAM 103 (see FIG. 32 described later). Specifically, in the pachi-slot machine 1 of the present embodiment, five flags indicating the RT state, namely, the RT1 state flag to the RT5 state flag, are provided, and the RT state is managed by managing the ON/OFF states of these flags by the main RAM 103. Then, the main control circuit 90 identifies the RT state corresponding to the RT state flag that is in the ON state as the current RT state. Note that when all RT state flags are in the OFF state, the main control circuit 90 specifies that the current RT state is the RT0 state.

図13A及び13Bに示すように、ボーナス非当籤状態においてボーナス役(後述の名称「F_BB1」,「F_BB2」の内部当籤役)が内部当籤役として決定されると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。また、フラグ間状態においてボーナス役が入賞すると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。 As shown in FIGS. 13A and 13B, when a bonus combination (an internal winning combination with the names "F_BB1" and "F_BB2", which will be described later) is determined as an internal winning combination in the bonus non-winning state (when transition condition (1) is satisfied), the main control circuit 90 shifts the gaming state from the bonus non-winning state to the inter-flag state. Further, when a bonus combination is won in the inter-flag state (if transition condition (2) is established), the main control circuit 90 shifts the game state from the inter-flag state to the bonus state.

また、ボーナス状態において規定枚数(216枚)を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をボーナス状態からRT1状態(ボーナス非当籤状態)に移行させる。 In addition, when the bonus state is paid out in excess of the prescribed number (216) and the bonus state is terminated (when the shift condition (3) is established), the main control circuit 90 shifts the game state from the bonus state to the RT1 state (bonus non-winning state).

RT1状態において、20ゲームが経過すると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT0状態に移行させる。また、RT1状態において、20ゲームが経過する前に、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT1状態からRT2状態に移行させる。 When 20 games have passed in the RT1 state (when the transition condition (4) is established), the main control circuit 90 shifts the gaming state from the RT1 state to the RT0 state. In addition, in the RT1 state, when a symbol combination (see FIG. 28, which will be described later) related to the abbreviated name "Bell Drop" is displayed on the activated line before 20 games have elapsed (when the transition condition (5) is established), the main control circuit 90 shifts the game state from the RT1 state to the RT2 state.

RT0状態において、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT0状態からRT2状態に移行させる。RT2状態において、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 In the RT0 state, when a symbol combination related to the abbreviation "Bell Drop" is displayed on the activated line (when the transition condition (5) is satisfied), the main control circuit 90 shifts the game state from the RT0 state to the RT2 state. In the RT2 state, when a symbol combination (see FIG. 28 to be described later) related to the abbreviated name "RT3 shift reply" is displayed on the effective line (when the shift condition (6) is satisfied), the main control circuit 90 shifts the game state from the RT2 state to the RT3 state.

RT3状態において、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT4状態に移行させる。また、RT3状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せ(後述の図28参照)が有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT3状態からRT2状態に遊技状態を移行させる。さらに、RT4状態において、略称「ベルこぼし目」又は「RT2移行リプ」に係る図柄組合せが有効ライン上に表示されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT2状態に遊技状態を移行させる。 In the RT3 state, when a symbol combination (see FIG. 28 to be described later) related to the abbreviation "RT4 shift reply" is displayed on the effective line (when the shift condition (7) is established), the main control circuit 90 shifts the game state from the RT3 state to the RT4 state. Also, in the RT3 state, when a symbol combination (see FIG. 28 to be described later) related to the abbreviated name ``Bell spilled eye'' or ``RT2 shift reply'' is displayed on the effective line (when the transition condition (8) is satisfied), the main control circuit 90 shifts the game state from the RT3 state to the RT2 state. Further, in the RT4 state, when a symbol combination related to the abbreviated name ``Bell spilled eye'' or ``RT2 shift reply'' is displayed on the effective line (when the shift condition (8) is satisfied), the main control circuit 90 shifts the game state from the RT4 state to the RT2 state.

なお、略称「ベルこぼし目」に係る図柄組合せは、後述の名称「F_3択ベル_1st」、「F_3択ベル_2nd」又は「F_3択ベル_3rd」に係る内部当籤役(小役)が決定され、かつ、停止操作の順序が該小役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである(後述の図24参照)。略称「RT2移行リプ」に係る図柄組合せは、後述の名称「F_維持リプ_1st」、「F_維持リプ_2nd」又は「F_維持リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである。 The symbol combination associated with the abbreviated name "Bell drop eyes" is a combination of symbols displayed when an internal winning combination (small combination) associated with the name "F_3 option Bell_1st", "F_3 option Bell_2nd", or "F_3 option Bell_3rd" (to be described later) is determined and the order of the stop operation is incorrect with respect to the pressing order determined for each type of the minor combination (see FIG. 24 described later). The symbol combination associated with the abbreviation "RT2 shift description" is a combination of symbols displayed when an internal winning combination (replay combination) associated with the names "F_maintenance description_1st", "F_maintenance description_2nd", or "F_maintenance description_3rd", which will be described later, is determined and the order of the stop operation is incorrect with respect to the pressing order determined for each type of the replay combination.

略称「RT3移行リプ」に係る図柄組合せは、後述の名称「F_RT3リプ_1st」、「F_RT3リプ_213」、「F_RT3リプ_231」又は「F_RT3リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。また、略称「RT4移行リプ」に係る図柄組合せは、後述の名称「F_RT4リプ_123」、「F_RT4リプ_132」、「F_RT4リプ_2nd」又は「F_RT4リプ_3rd」に係る内部当籤役(リプレイ役)が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。 The symbol combination associated with the abbreviation "RT3 transfer reply" is a combination of symbols displayed when an internal winning combination (replay combination) associated with the name "F_RT3 reply_1st", "F_RT3 reply_213", "F_RT3 reply_231" or "F_RT3 reply_3rd", which will be described later, is determined and the order of stop operations is correct with respect to the pressing order determined for each type of the replay combination. In addition, the symbol combination associated with the abbreviation "RT4 Rep_123", "F_RT4 Rep_132", "F_RT4 Rep_2nd", or "F_RT4 Rep_3rd", which will be described later, is a combination of symbols displayed when an internal winning combination (replay combination) is determined and the order of stop operations is correct relative to the pressing order determined for each type of replay combination. .

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Transition flow of game state considering the presence or absence of activation of notification (ART) function]
In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies a stop operation that is advantageous to the player. Therefore, in this embodiment, the operating/non-operating state of the ART function is also managed as a game state in the bonus non-operating state.

本実施形態のパチスロ1では、図14Aに示すように、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「一般遊技状態」と「ART遊技状態」とを別個の遊技状態として管理する。すなわち、報知(ART)の有無を考慮した遊技状態の管理では、図14Aに示すように、主制御回路90は、大きな分類として、「ボーナス状態」、「一般遊技状態」及び「ART遊技状態」の3種類の遊技状態を管理する。 In the pachi-slot machine 1 of the present embodiment, as shown in FIG. 14A, the main control circuit 90 manages the "general game state" and the "ART game state" as separate game states based on the presence or absence of notification (ART) in the non-bonus operating state. That is, in the management of the game state considering the presence or absence of notification (ART), as shown in FIG. 14A, the main control circuit 90 manages three types of game states, which are broadly classified as "bonus state", "general game state", and "ART game state".

なお、一般遊技状態は、基本的には、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ART)であり、遊技者にとって不利な遊技状態である。また、一般遊技状態は、RT0~RT4状態のいずれかの状態であり、かつ、ART非当籤の遊技状態である。 Note that the normal game state is basically a game state (non-ART) in which information on a stop operation that is advantageous to the player is not reported, and is a game state that is disadvantageous to the player. Further, the general game state is any one of the RT0 to RT4 states, and is a game state in which ART is not won.

一方、ART遊技状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態であり、遊技者にとって有利な遊技状態である。また、ART遊技状態は、基本的には、RT4状態であり、かつ、ART当籤中の遊技状態である。なお、本実施形態では、ART当籤後、RT状態がRT4状態まで移行すると、ART遊技が開始される。 On the other hand, the ART game state is a game state in which information about a stop operation that is advantageous to the player is notified, and is a game state that is advantageous to the player. Also, the ART gaming state is basically the RT4 state, and is a gaming state during ART winning. In addition, in this embodiment, when the RT state shifts to the RT4 state after the ART winning, the ART game is started.

また、本実施形態では、図14Aに示すように、一般遊技状態として、「通常遊技状態」及び「CZ(チャンスゾーン)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of states called "normal game state" and "CZ (chance zone)" are provided as the general game state.

通常遊技状態は、遊技者にとって最も不利な遊技状態であるが、通常遊技状態の遊技ではCZへの移行抽籤を行っている。そして、図14A及び14Bに示すように、通常遊技状態の遊技において、CZへの移行抽籤に当籤すると(移行条件(A)が成立すると)、主制御回路90は、遊技状態を、通常遊技状態からCZに移行させる。 The normal game state is the most disadvantageous game state for the player, but in the game in the normal game state, a lottery for transition to CZ is performed. Then, as shown in FIGS. 14A and 14B, in the game in the normal game state, when the lottery for transition to CZ is won (when the transition condition (A) is established), the main control circuit 90 shifts the game state from the normal game state to CZ.

CZは、ART遊技状態への移行に対する期待度が高い遊技状態(チャンスゾーン)であり、CZ中の遊技ではARTへの移行抽籤が行われている。そして、図14A及び14Bに示すように、CZ中の遊技において、ARTへの移行抽籤に非当籤である場合には(移行条件(B)が成立すると)、主制御回路90は、遊技状態を、CZから通常遊技状態に移行させる。一方、CZ中の遊技において、ARTへの移行抽籤に当籤すると(移行条件(C)が成立すると)、主制御回路90は、遊技状態を、CZからART遊技状態に移行させる。この際、図14Aには示さないが、主制御回路90は、遊技状態を、CZから後述のART準備状態を経由してART遊技状態(後述の通常ART又はCT)に移行させる。 CZ is a game state (chance zone) in which there is a high degree of expectation for transition to the ART game state, and a lottery for transition to ART is performed in the game during CZ. Then, as shown in FIGS. 14A and 14B, in the game during CZ, when the transition lottery to ART is not won (when the transition condition (B) is satisfied), the main control circuit 90 shifts the game state from CZ to the normal game state. On the other hand, in the game during CZ, when the transition lottery to ART is won (when the transition condition (C) is satisfied), the main control circuit 90 shifts the game state from CZ to ART game state. At this time, although not shown in FIG. 14A, the main control circuit 90 shifts the game state from CZ to an ART game state (normal ART or CT, which will be described later) via an ART preparation state, which will be described later.

ART遊技状態は、上述のように、ART当籤後にRT状態がRT4状態まで移行すると開始される。なお、図13Aで示したように、RT4状態は、RT0~RT2状態からRT3状態を経由して移行するので、ART当籤後であってもすぐにART遊技状態が開始されない。そこで、本実施形態のパチスロ1では、ART当籤後からRT状態がRT4状態に移行するまでの期間の遊技状態をART準備状態とする。そして、このART準備状態の遊技では、RT状態をRT4状態に移行させるために必要な停止操作の情報が報知される。 The ART gaming state is started when the RT state shifts to the RT4 state after the ART winning, as described above. As shown in FIG. 13A, the RT4 state transitions from the RT0 to RT2 states via the RT3 state, so the ART gaming state is not immediately started even after the ART winning. Therefore, in the pachi-slot machine 1 of the present embodiment, the game state during the period from the ART win to the transition from the RT state to the RT4 state is defined as the ART preparation state. Then, in the game in this ART preparation state, the information of the stop operation necessary for shifting the RT state to the RT4 state is notified.

また、本実施形態では、図14Aに示すように、ART遊技状態として、遊技性が互いに異なる、「通常ART」及び「CT(上乗せチャンス)」と称する2種類の状態が設けられる。 In addition, in this embodiment, as shown in FIG. 14A, two types of states called "normal ART" and "CT (additional chance)" are provided as the ART game state, which have different game characteristics.

通常ARTは、所定ゲーム数の期間、遊技者にとって有利な停止操作(例えば、払い出されるメダルの枚数が多い図柄組合せを表示させるための停止操作や、RT4状態を維持するために必要な停止操作)が報知される遊技状態である。また、通常ART中の遊技では、CTへの移行抽籤が行われる。 Normal ART is a game state in which a stop operation advantageous to the player (for example, a stop operation for displaying a symbol combination with a large number of medals to be paid out, or a stop operation necessary to maintain the RT4 state) is notified for a predetermined number of games. Also, in the game during normal ART, a lottery for transition to CT is performed.

CTは、遊技者にとって有利な停止操作が報知されるとともに、特定期間(1セット8ゲームの期間)、通常ARTの継続期間を上乗せすることが可能となる遊技状態であり、上乗せチャンスゾーンとして機能する遊技状態である。また、CT中では、通常ARTの継続期間を消化せずに遊技が行われる。なお、CT中の遊技性については、後述の図52A~52Cを参照して後で詳述する。 CT is a game state in which a stopping operation advantageous to the player is notified and in which a specific period (a period of 8 games in one set) can be added to the normal ART duration, and functions as an additional chance zone. Also, during the CT, the game is played without consuming the duration of the normal ART. Incidentally, the gameplay during CT will be described in detail later with reference to FIGS. 52A to 52C.

図14A及び14Bに示すように、通常ART中の遊技において、CTへの移行抽籤に当籤すると(移行条件(D)が成立すると)、主制御回路90は、遊技状態を、通常ARTからCTに遊技状態を移行させる。また、通常ARTにおいて、当該通常ARTの継続期間が終了すると(移行条件(E)が成立すると)、主制御回路90は、遊技状態を、通常ARTから一般遊技状態(通常遊技状態又はCZ)に移行させる。なお、本実施形態では、ゲーム数により通常ARTの継続期間を管理するが、本発明はこれに限定されず、通常ARTの継続期間の管理方法は任意である。例えば、通常ARTの継続期間を、通常ART中に払い出されるメダルの枚数や差枚数により管理してもよいし、通常ART中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により管理してもよい。 As shown in FIGS. 14A and 14B, in a game during normal ART, when a lottery for transition to CT is won (when transition condition (D) is satisfied), the main control circuit 90 shifts the game state from normal ART to CT. Further, in the normal ART, when the duration of the normal ART ends (when the transition condition (E) is established), the main control circuit 90 shifts the game state from the normal ART to the normal game state (normal game state or CZ). In this embodiment, the duration of normal ART is managed by the number of games, but the present invention is not limited to this, and the method of managing the duration of normal ART is arbitrary. For example, the duration of the normal ART may be managed by the number of medals paid out during the normal ART or the difference in the number of medals, or by the number of times (number of times of navigation) that the notification affecting the payout of medals is performed during the normal ART.

図14A及び14Bに示すように、CT中の遊技において、CTの継続期間(1セット8ゲーム)が終了すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を、CTから通常ARTに移行させる。 As shown in FIGS. 14A and 14B, in a game during CT, when the duration of CT (eight games in one set) ends (when transition condition (F) is established), the main control circuit 90 shifts the game state from CT to normal ART.

また、図14Aに示すように、一般遊技状態(通常遊技状態又はCZ)又はART遊技状態(通常ART又はCT)において、ボーナス役が入賞すると(図13A及び13B中で説明した移行条件(2)が成立すると)、主制御回路90は、遊技状態を、一般遊技状態又はART遊技状態からボーナス状態に移行させる。 Further, as shown in FIG. 14A, when a bonus combination is won in the normal game state (normal game state or CZ) or ART game state (normal ART or CT) (when transition condition (2) described in FIGS. 13A and 13B is established), the main control circuit 90 shifts the game state from the normal game state or ART game state to the bonus state.

ボーナス状態の遊技では、上述のように、ARTへの移行抽籤を行っており、ボーナス状態の遊技において、ARTへの移行抽籤が非当籤である場合には(移行条件(G)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態から一般遊技状態(通常遊技状態又はCZ)に移行させる。ただし、ART遊技状態(通常ART又はCT)からボーナス状態に移行していた場合には、ボーナス状態の遊技においてARTの移行抽籤に非当籤であっても、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。一方、ボーナス状態の遊技において、ARTへの移行抽籤に当籤すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を、ボーナス状態からART遊技状態(通常ART又はCT)に移行させる。なお、上述のように、ボーナス状態の終了時には、RT状態がRT1状態に移行するので、ボーナス状態からART遊技状態に遊技状態を移行する場合には、主制御回路90は、遊技状態を、ART準備状態を経由してART遊技状態に移行させる。 In the game in the bonus state, a lottery for transition to ART is performed as described above, and in the game in the bonus state, when the lottery for transition to ART is not won (when the transition condition (G) is satisfied), the main control circuit 90 shifts the game state from the bonus state to the general game state (normal game state or CZ). However, when the ART game state (normal ART or CT) is shifted to the bonus state, the main control circuit 90 shifts the game state from the bonus state to the ART game state (normal ART or CT) even if the ART transition lottery is not won in the game in the bonus state. On the other hand, in the game in the bonus state, when the lottery for transition to ART is won (when the transition condition (H) is satisfied), the main control circuit 90 shifts the game state from the bonus state to the ART game state (normal ART or CT). As described above, when the bonus state ends, the RT state shifts to the RT1 state, so when shifting the game state from the bonus state to the ART game state, the main control circuit 90 shifts the game state to the ART game state via the ART preparation state.

<メインROMに記憶されているデータテーブルの構成>
次に、図15~図27を参照して、メインROM102に記憶されている各種データテーブルの構成について説明する。なお、一般遊技状態中及びART遊技状態中の遊技性(CZ、通常ART,CTの遊技性)に係る各種抽籤で用いられる各種データテーブルについては、別途、各遊技性の説明と一緒に後述する。
<Structure of Data Table Stored in Main ROM>
Next, configurations of various data tables stored in the main ROM 102 will be described with reference to FIGS. 15 to 27. FIG. Various data tables used in various lotteries relating to the game properties (CZ, normal ART, CT game properties) during the normal game state and the ART game state will be separately described later together with the description of each game property.

[図柄配置テーブル]
まず、図15を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図15中の図柄コード表を参照)という)との対応関係を規定する。
[Pattern arrangement table]
First, referring to FIG. 15, the symbol arrangement table will be described. The symbol arrangement table defines the correspondence relationship between the position of each symbol in the rotation direction of each of the left reel 3L, the middle reel 3C and the right reel 3R and the data specifying the type of symbol arranged at each position (hereinafter referred to as symbol code (see the symbol code table in FIG. 15)).

図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓4の枠内における各リールの中段領域に位置する図柄の位置を「0」と規定する。そして、各リールにおいて、図柄位置「0」を基準としてリールの回転方向(図15中の図柄位置「19」から図柄位置「0」に向かう方向)に進む順に、図柄カウンタの値に対応する「0」~「19」が、図柄位置として、各図柄に割り当てられる。 In the symbol arrangement table, when the reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0". Then, in each reel, "0" to "19" corresponding to the value of the symbol counter are assigned to each symbol as symbol positions in the order of advance in the reel rotation direction (the direction from symbol position "19" to symbol position "0" in FIG. 15) with symbol position "0" as a reference.

すなわち、図柄カウンタの値(「0」~「19」)と、図柄配置テーブルとを参照することにより、リール表示窓4の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白7」、「青7」、「チリ上1」、「チリ上2」、「チリ下」、「リプレイ」、「帽子」、「サボテン1」、「サボテン2」及び「サボテン3」の10種類の図柄を用いる。 That is, by referring to the symbol counter values (“0” to “19”) and the symbol arrangement table, the types of symbols displayed in the upper area, middle area and lower area of each reel within the frame of the reel display window 4 can be specified. In the present embodiment, 10 kinds of patterns are used as the patterns: "White 7", "Blue 7", "Chile Top 1", "Chile Top 2", "Chile Bottom", "Replay", "Hat", "Cactus 1", "Cactus 2" and "Cactus 3".

また、本実施形態では、図柄コード表に示すように、図柄「白7」(図柄コード1)には、データとして「00000001」が割り当てられ、図柄「青7」(図柄コード2)には、データとして「00000010」が割り当てられている。図柄「チリ上1」(図柄コード3)には、データとして「00000011」が割り当てられ、図柄「チリ上2」(図柄コード4)には、データとして「00000100」が割り当てられている。 In this embodiment, as shown in the symbol code table, the symbol "white 7" (symbol code 1) is assigned data "00000001", and the symbol "blue 7" (symbol code 2) is assigned data "00000010". Data "00000011" is assigned to the symbol "Chile Top 1" (symbol code 3), and data "00000100" is assigned to the symbol "Chile Top 2" (symbol code 4).

図柄「チリ下」(図柄コード5)には、データとして「00000101」が割り当てられ、図柄「リプレイ」(図柄コード6)には、データとして「00000110」が割り当てられている。図柄「帽子」(図柄コード7)には、データとして「00000111」が割り当てられ、図柄「サボテン1」(図柄コード8)には、データとして「00001000」が割り当てられている。また、図柄「サボテン2」(図柄コード9)には、データとして「00001001」が割り当てられ、図柄「サボテン3」(図柄コード10)には、データとして「00001010」が割り当てられている。 Data "00000101" is assigned to the symbol "Chile Bottom" (symbol code 5), and data "00000110" is assigned to the symbol "Replay" (symbol code 6). Data "00000111" is assigned to the design "hat" (design code 7), and data "00001000" is assigned to the design "cactus 1" (design code 8). Data "00001001" is assigned to the symbol "cactus 2" (design code 9), and data "00001010" is assigned to the symbol "cactus 3" (design code 10).

[内部抽籤テーブル]
次に、図16及び図17を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。なお、図16は、RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルである。また、図17Aは、RT5状態において参照される内部抽籤テーブルであり、図17Bは、ボーナス状態において参照される内部抽籤テーブルである。
[Internal lottery table]
Next, with reference to FIGS. 16 and 17, an internal lottery table referred to when determining an internal winning combination will be described. Note that FIG. 16 is an internal lottery table that is referenced in each of the RT0 to RT4 states. Also, FIG. 17A is an internal lottery table referenced in the RT5 state, and FIG. 17B is an internal lottery table referenced in the bonus state.

内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定(設定1~6)毎に規定される。この設定は、例えば、リセットスイッチ76及び設定用鍵型スイッチ54(図7参照)を用いて変更される。 The internal lottery table is provided for each gaming state, and defines correspondence between various internal lottery combinations and lottery values when each internal lottery combination is determined. The lottery value is defined for each setting (settings 1 to 6) for adjusting the expected value of the internal winning combination such as a preset bonus combination or minor combination. This setting is changed using, for example, the reset switch 76 and the setting key switch 54 (see FIG. 7).

本実施形態の内部抽籤処理では、まず、乱数回路110の乱数レジスタ0により、予め定められた数値の範囲(例えば、0~65535)から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果(抽籤値+乱数値)が65535を超えたか否か(抽籤結果がオーバーフローしたか否か)の判定を行う。そして、所定の内部当籤役において、抽籤結果が65535を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本発明はこれに限定されず、乱数値から抽籤値を減算して、減算結果(抽籤結果)が「0」を下回ったか否か(抽籤結果がアンダーフローしたか否か)を判定して、内部抽籤の当籤/非当籤を決定してもよい。 In the internal lottery processing of the present embodiment, first, random numbers extracted from a predetermined numerical range (for example, 0 to 65535) are sequentially added by the random number register 0 of the random number circuit 110 with a lottery value defined for each internal winning combination. Next, it is determined whether or not the lottery result (lottery value+random number) exceeds 65535 (whether or not the lottery result overflows). Then, when the lottery result exceeds 65535 in a predetermined internal winning combination, it is determined that the internal winning combination has been won. In the internal lottery processing of the present embodiment, an example of performing a lottery by adding a lottery value to an extracted random value has been described, but the present invention is not limited to this, and the lottery value may be subtracted from the random value to determine whether the subtraction result (lottery result) is less than "0" (whether the lottery result underflows) or not to determine whether the internal lottery is won or not.

それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値/抽出される可能性のある全ての乱数値の個数(乱数分母:65536)」によって表すことができる。 Therefore, in the internal lottery process of the present embodiment, the probability that an internal winning combination with a larger numerical value defined as a lottery value is determined is higher. The winning probability of each internal winning combination can be represented by "the lottery value defined for each winning number/the number of all possible random numbers to be extracted (random number denominator: 65536)".

RT0状態~RT4状態のそれぞれにおいて参照される内部抽籤テーブルでは、図16に示すように、基本的には、RT状態の種別に応じて、内部当籤役として決定されるリプレイ役の種別及び当籤確率が変化する。例えば、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役は、RT0状態~RT3状態では内部当籤役として決定されることなく、RT4状態でのみ内部当籤役として決定される。なお、本実施形態のパチスロ1では、RT4状態中に、名称「F_チリリプ(No.25)」~「F_リーチ目リプD(No.31)」に係るリプレイ役が内部当籤役として決定された場合、特有の制御(後述のフラグ変換)を行う。このフラグ変換については、後で詳述する。 In the internal lottery table referenced in each of the RT0 to RT4 states, as shown in FIG. 16, basically, the type of replay combination determined as the internal winning combination and the winning probability change according to the type of the RT state. For example, the replay combination with the names "F_Chilllip (No. 25)" to "F_Reach D (No. 31)" is not determined as an internal winning combination in the RT0 state to the RT3 state, but is determined as an internal winning combination only in the RT4 state. In the pachi-slot machine 1 of the present embodiment, when a replay combination with the names "F_chiriripu (No. 25)" to "F_reachipu D (No. 31)" is determined as an internal winning combination during the RT4 state, a specific control (flag conversion to be described later) is performed. This flag conversion will be described in detail later.

また、図16に示すように、RT0状態~RT3状態では、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役は、名称「F_BB1」又は「F_BB2」に係るボーナス役と重複して決定されることはあるが(No.3~6、15~18参照)、名称「F_リーチ目リプA」~「F_リーチ目リプD」のそれぞれの内部当籤役(リプレイ役)が単独で内部当籤役として決定されることはない。それゆえ、本実施形態において、RT0状態~RT3状態中に名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役が内部当籤役として決定された場合(遊技者からすると名称「F_リーチ目リプA」~「F_リーチ目リプD」に係るリプレイ役に応じた図柄組合せが表示された場合)、ボーナス役(名称「F_BB1」又は「F_BB2」)が同時に内部当籤役として決定されていることになる。 In addition, as shown in FIG. 16, in the RT0 to RT3 states, the internal winning combination of each of the names "F_Reach Lip A" to "F_Reach Lip D" may overlap with the bonus combination associated with the name "F_BB1" or "F_BB2" (see Nos. 3 to 6 and 15 to 18), but the internal winning combination of each of the names "F_Reach Lip A" to "F_Reach Lip D" may overlap. A winning combination (replay combination) is never independently determined as an internal winning combination. Therefore, in the present embodiment, when replay hands with the names "F_reach Lip A" to "F_reach Lip D" are determined as internal winning hands during the RT0 to RT3 states (when a symbol combination corresponding to the replay hands with the names "F_reach Lip A" to "F_reach Lip D" is displayed from the player's point of view), the bonus hand (name "F_BB1" or "F_BB2") is displayed. At the same time, it is determined as an internal winning combination.

また、フラグ間状態であるRT5状態は、上述のようにボーナス役を内部当籤役として持ち越す遊技状態である。それゆえ、図17Aに示すように、RT5状態において参照される内部抽籤テーブルでは、持ち越しているボーナス役が必ず内部当籤役として決定されるようになっている。また、図17Bに示すように、ボーナス状態において参照される内部抽籤テーブルでは、名称「F_RB役1」~「F_RB役4」のいずれかに係る内部当籤役が必ず当籤する構成になっている(「はずれ」が当籤することはない)。 Also, the RT5 state, which is the inter-flag state, is a gaming state in which the bonus combination is carried over as an internal winning combination as described above. Therefore, as shown in FIG. 17A, in the internal lottery table referred to in the RT5 state, the carry-over bonus combination is always determined as the internal winning combination. In addition, as shown in FIG. 17B, the internal lottery table referred to in the bonus state always wins an internal lottery with any of the names "F_RB combination 1" to "F_RB combination 4" ("loss" is never won).

[内部当籤役と図柄組合せ(入賞役)との対応表(図柄組合せ決定テーブル)]
次に、図18~図23を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン(センターライン)上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Correspondence table between internal winning combination and symbol combination (winning combination) (symbol combination determination table)]
Next, referring to FIGS. 18 to 23, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described. The symbol combination determination table defines correspondence relationships between various internal winning combinations and symbol combinations that can be displayed on the active line (center line) and are associated with each internal winning combination. That is, when the internal winning combination is determined, the type of symbol combination that can be displayed on the activated line (type of winnable display combination) is uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図28~図30の入賞作動フラグ格納領域に示す。 Various data described in the symbol combination columns in each symbol combination determination table are data for identifying symbol combinations permitted to be displayed along the effective lines set over the left reel 3L, middle reel 3C and right reel 3R. The relationship between each name described in the symbol combination (display combination) column and the specific symbol combination is shown in the winning operation flag storage area of FIGS. 28 to 30, which will be described later.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。例えば、内部当籤役「F_チリリプ」が決定された場合、図18及び図19に示すように、コンビネーション名称「C_維持リプA_01」~「C_維持リプG_01」、「C_チリリプA_01」~「C_チリリプD_01」に係る図柄組合せが停止表示可能となる。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図18~図23に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 In addition, the "○" mark described in the symbol combination determination table indicates the symbol combination that can be displayed on the activated line in the determined internal winning combination, that is, the display combination that can be won. For example, when the internal winning combination "F_Chilllip" is determined, as shown in FIGS. 18 and 19, the symbol combinations associated with the combination names "C_MaintainRipA_01" to "C_MaintainRipG_01" and "C_ChilllipA_01" to "C_ChilllipD_01" can be stopped and displayed. The symbol combination determination table does not define the case where the "internal winning combination" is "lost", but this means that display of all symbol combinations defined by the symbol combination tables shown in FIGS. 18 to 23 is not permitted.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図18~図23に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図18~図23に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、「○」印が付された図柄組合せであっても、表示されないことがある。 In the pachi-slot machine 1 of the present embodiment, the main control circuit 90 (main CPU 101) changes the stop control according to the internal winning combination and the game state, and when a predetermined combination is determined as the internal winning combination, the rotation stop control of the left reel 3L, the middle reel 3C and the right reel 3R is performed so that the symbol combinations having the corresponding relationships shown in FIGS. 18 to 23 can be displayed. In the correspondence tables shown in FIGS. 18 to 23, all symbol combinations that can be displayed for the determined internal winning combination are listed with "○" marks, but even the symbol combinations marked with "○" may not be displayed.

本実施形態では、停止表示可能な図柄組合せや現在の遊技状態に応じて停止制御(例えば、優先して引き込む図柄)を異ならせる機能を有し、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。内部当籤役の種別と実際に表示される図柄組合せとの対応関係については、後述の図24及び図25を参照して説明する。 In this embodiment, there is a function to change the stop control (for example, a symbol to be preferentially drawn) according to the combination of symbols that can be stopped and displayed and the current game state, and due to the relationship of the symbols to be preferentially drawn, even the symbol combination marked with "○" may not be displayed. The correspondence relationship between the types of internal winning combinations and the actually displayed symbol combinations will be described with reference to FIGS. 24 and 25 described later.

[非フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
ここで、図24を参照して、フラグ間状態を除く遊技状態(非フラグ間状態)における内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図24は、非フラグ間状態において決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係(一部の役については省略)を示す図である。なお、図24中に記載の図柄組合せの名称は、後述の図28~図30の入賞作動フラグ格納領域に示す内容欄に記載の「略称」である。
[Correspondence between Winning Combinations During Non-Flag State and Symbol Combinations Stopped and Displayed]
Here, with reference to FIG. 24, the correspondence relationship between the internal winning combination and the symbol combination to be stop-displayed in the game state (non-flag state) other than the state between flags will be described. FIG. 24 is a diagram showing the correspondence (some of the combinations are omitted) between various internal winning combinations that can be determined in the non-flag state and symbol combinations (abbreviated names) that are stop-displayed when each internal winning combination is determined. The name of the symbol combination described in FIG. 24 is the "abbreviation" described in the content column shown in the winning operation flag storage area in FIGS. 28 to 30 which will be described later.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、図24に記載の「押し順正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって有利な図柄組合せであり、「押し順不正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって不利な図柄組合せである。遊技者にとって有利な停止操作を報知する場合、正解となる押し順が報知され、その報知に従って停止操作が行われれば、「押し順正解」に対応付けられた図柄組合せが表示される。また、ART遊技状態であっても、不正解となる押し順が報知されることもあるが、その内容については、後で詳述する。 In the pachi-slot machine 1 of the present embodiment, a combination of different symbol combinations displayed according to the order of the player's stop operation (push order), that is, a so-called "push order combination" is provided. The symbol combination associated with the ``correct pressing order'' shown in FIG. 24 is a symbol combination that is advantageous to the player among the symbol combinations displayed according to the pressing order, and the symbol combination associated with the ``incorrect pressing order'' is a symbol combination that is disadvantageous to the player among the symbol combinations displayed according to the pressing order. When a stop operation that is advantageous to the player is reported, a correct pressing order is reported, and if the stop operation is performed according to the notification, the symbol combination associated with the "correct pressing order" is displayed. Also, even in the ART game state, an incorrect pressing order may be notified, but the details will be described later.

なお、本実施形態では、押し順役の一部に対しては、その名称の末尾に、正解となる押し順を示す。具体的には、内部当籤役の名称の末尾「1st」は、正解となる押し順が、第1停止操作(1番目に行われる停止操作)が左リール3Lに対するものであることを意味し、内部当籤役の名称の末尾「2nd」は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、内部当籤役の名称の末尾「3rd」は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の末尾「123」は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の末尾「132」は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の末尾「213」は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の末尾「231」は、正解となる押し順が「左、右、中」の順であることを意味する。 It should be noted that, in the present embodiment, the correct pushing order is shown at the end of the names of some of the pushing order combinations. Specifically, the end "1st" of the name of the internal winning combination means that the correct pressing order is the first stop operation (the first stopping operation) on the left reel 3L, the end "2nd" of the internal winning combination name means that the correct pressing order is the first stopping operation on the middle reel 3C, and the end "3rd" of the internal winning combination name means that the correct pressing order is the first stopping operation on the right reel. It is meant for 3R. In addition, the suffix "123" of the names of the internal winning hands means that the correct pushing order is "left, middle, right", the suffix "132" of the internal winning hands means that the correct pushing order is "left, right, middle", and the suffix "213" of the internal winning hands means that the correct pushing order is "middle, left, right". The suffix “231” means that the correct pressing order is “left, right, middle”.

また、以下では、第1停止操作が左リール3Lに対して行われた場合の停止操作順序、具体的には、「左、中、右」及び「左、右、中」の押し順を「順押し」ともいう。さらに、以下では、第1停止操作が中リール3C又は右リール3Rに対して行われた場合の停止操作順序、具体的には、「中、左、右」、「中、右、左」、「右、中、左」、及び、「右、左、中」の押し順を、「変則押し」ともいう。 Further, hereinafter, the stop operation order when the first stop operation is performed on the left reel 3L, specifically, the pressing order of "left, center, right" and "left, right, center" is also referred to as "forward pressing". Furthermore, hereinafter, the order of the stop operation when the first stop operation is performed on the middle reel 3C or the right reel 3R, specifically, the order of pressing "middle, left, right", "middle, right, left", "right, middle, left", and "right, left, middle" is also referred to as "irregular pressing".

本実施形態では、図24に示すように、内部当籤役「F_チリリプ」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_チリリプ」が決定された場合、図18~図23に示すように、コンビネーション名称「C_チリリプA_01」、「C_チリリプB_01」又は「C_チリリプC_01」(略称「単チリリプ」又は「2連チリリプ」:後述の図28中の略称「チリリプ(否3連)」に対応)に係る図柄組合せは表示できるが、コンビネーション名称「C_チリリプD_01」~「C_1確チリリプD_01」(略称「3連チリリプ」:後述の図28中の略称「チリリプ(3連)」に対応)に係る図柄組合せを表示できない。すなわち、内部当籤役「F_チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できない役である。 In the present embodiment, as shown in FIG. 24, the internal winning combination "F_Chiriripu" is a combination of symbols that are displayed in accordance with the order of pushing. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the abbreviated name "replay" (see FIG. 28, which will be described later), which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line. When the internal winning combination "F_Chirilip" is determined, as shown in FIGS. 18 to 23, the symbol combinations associated with the combination names "C_Chirilip A_01", "C_Chirilip B_01", or "C_Chirilip C_01" (abbreviation "single Chirilip" or "double Chirilip": corresponding to the abbreviation "Chirilip (not triple)" in FIG. 28 to be described later) can be displayed. It is not possible to display the symbol combination associated with the combination names "C_Chilllip D_01" to "C_1 Chillilip D_01" (abbreviation "Triple Chillilip": corresponding to the abbreviation "Chillilip (Triple)" in FIG. 28 to be described later). That is, the internal winning combination "F_Chiriripu" is a combination in which the symbol combination associated with the abbreviation "Triple Chiriripu" cannot be displayed.

また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はともに、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図18~図23に示すように、略称「3連チリリプ」に係る図柄組合せを表示できる。すなわち、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、略称「3連チリリプ」に係る図柄組合せを表示できる役である。 In addition, both the internal winning combination "F_ certain chiririp" and "F_1 certainty Chiririp" are pushing orders with different symbol combinations displayed according to the pressing order, and when the pushing order is correct, any of the symbol combinations (see FIG. 28 described later) related to the abbreviated name "Chiriripu" (see FIG. 28 to be described later) that can be displayed are displayed along the activated line. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the abbreviated name "replay" (see FIG. 28, which will be described later), which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line. In addition, when the internal winning combination "F_probable Chirrip" or "F_1 probable Chirrip" is determined, as shown in FIGS. In other words, the internal winning combination "F_definite chirilip" and "F_1 certain chirilip" are combinations that can display a symbol combination related to the abbreviated name "triple chirilip".

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リーチ目リプ」に係る図柄組合せ(後述の図28及び図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "F_Reach-th Lip A" to "F_Reach-th Lip D" is a pressing order combination in which the symbol combination displayed differs according to the pressing order, and when the pressing order is correct, any one of the symbol combinations (see FIGS. 28 and 29 described later) that can be displayed as shown in FIGS. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the abbreviated name "replay" (see FIG. 28, which will be described later), which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line.

なお、本実施形態では、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、左リール3Lに対して第1停止操作を行うものである。それゆえ、例えば、内部当籤役「F_リーチ目リプA」が決定されている遊技において、遊技者が左リール3Lに対して第1停止操作を行った場合には、略称「リーチ目リプ」に係る図柄組合せが停止表示される。なお、本発明はこれに限定されず、内部当籤役「F_チリリプ」、「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」の当籤時における正解の押し順は、任意に設定することができる。 In the present embodiment, the pressing order of the correct answer at the time of winning the internal winning combination "F_Chilllip", "F_ChallengeChilllip", "F_1Chilllip", and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is to perform the first stop operation on the left reel 3L. Therefore, for example, in a game in which the internal winning combination "F_Reach Eye Lip A" is determined, when the player performs the first stop operation on the left reel 3L, the symbol combination associated with the abbreviation "Reach Eye Lip" is stop-displayed. The present invention is not limited to this, and the order of pressing the correct answers when winning the internal winning combinations "F_Chilllip", "F_ChallengeChilllip", "F_1Chilllip", and "F_ReachRip A" to "F_ReachRip D" can be arbitrarily set.

また、内部当籤役「F_維持リプA」及び「F_維持リプB」はともに、押し順役ではなく、押し順に関わらず略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, both of the internal winning combinations "F_maintenance RIP A" and "F_maintenance RIP B" are displayed along the activated line with any of the displayable symbol combinations shown in FIGS.

また、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「RT2移行リプ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "F_Maintenance Rep_1st" to "F_Maintenance Rep_3rd" are all pushing orders with different symbol combinations displayed according to the pushing order, and if the pushing order is correct, one of the symbol combinations (see FIG. 28 described later) associated with the abbreviation "replay" (see FIG. 28 to be described later) that can be displayed as shown in FIGS. 18 to 23 is displayed along the activated line. On the other hand, if the pressing order is not correct, one of the symbol combinations (see FIG. 28, which will be described later) related to the abbreviated name "RT2 shift reply", which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line.

また、内部当籤役「F_RT3リプ_1st」~「F_RT3リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT3移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations ``F_RT3 Lip_1st'' to ``F_RT3 Lip_3rd'' are all pressing order combinations with different symbol combinations displayed according to the pressing order, and when the pressing order is correct, a symbol combination related to the abbreviated name ``RT3 Shift Lip'' (see FIG. 28 to be described later) is displayed along the activated line. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the abbreviated name "replay" (see FIG. 28, which will be described later), which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line.

また、内部当籤役「F_RT4リプ_123」~「F_RT4リプ_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「RT4移行リプ」に係る図柄組合せ(後述の図28参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ(後述の図28参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations ``F_RT4 Lip_123'' to ``F_RT4 Lip_3rd'' are all pressing order combinations with different symbol combinations displayed according to the pressing order, and when the pressing order is correct, a symbol combination related to the abbreviated name ``RT4 Shift Lip'' (see FIG. 28 to be described later) is displayed along the activated line. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the abbreviated name "replay" (see FIG. 28, which will be described later), which can be displayed as shown in FIGS. 18 to 23, is displayed along the activated line.

また、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ベル」に係る図柄組合せ(後述の図19参照)が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「ベルこぼし目」に係る図柄組合せ(後述の図28参照)、又は、略称「1枚出目」に係る図柄組合せ(後述の図30参照)が表示される。 In addition, the internal winning combinations "F_3 option bell_1st" to "F_3 option bell_3rd" are all pressing order combinations with different symbol combinations displayed according to the pressing order, and when the pressing order is correct, the symbol combination related to the abbreviated name "bell" (see FIG. 19 described later) is displayed along the activated line. On the other hand, if the pressing order is not correct, a symbol combination associated with the abbreviated name "Bell Drop" (see FIG. 28 described later) or a symbol combination associated with the abbreviated name "one-shot" (see FIG. 30 described later) is displayed.

また、内部当籤役「F_共通ベル」は、押し順役ではなく、押し順に関わらず略称「ベル」に係る図柄組合せ(後述の図29参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_サボ1」及び「F_サボ2」はいずれも、押し順役ではなく、押し順に関わらず略称「サボテン」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "F_common bell" is not the order of pushing, but any of the displayable symbol combinations shown in FIGS. In addition, both of the internal winning combinations "F_Sabo 1" and "F_Sabo 2" are not the pushing order, and any of the displayable symbol combinations shown in FIGS.

また、内部当籤役「弱チェリー」は、押し順役ではなく、押し順に関わらず略称「弱チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「F_強チリ1」及び「F_強チリ2」はいずれも、押し順役ではなく、押し順に関わらず略称「強チェリー」に係る図柄組合せ(後述の図30参照)のうちの図18~図23に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "weak cherry" is not the pushing order, but any of the displayable symbol combinations shown in FIGS. In addition, the internal winning combination "F_High Chile 1" and "F_High Chile 2" are not the pushing order combination, and any of the symbol combinations (see FIG. 30 to be described later) that can be displayed as shown in FIGS.

[フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係]
次に、図25を参照して、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図25は、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係(一部の役については省略)を示す図であり、特に、フラグ間状態中にボーナス役(BB役)に係る図柄組合せ(コンビネーション名称「C_BB1」又は「C_BB2」)を表示可能であるか否を示す図である。
[Correspondence between the winning combination during the inter-flag state and the symbol combination that is stopped and displayed]
Next, with reference to FIG. 25, the correspondence relationship between the internal winning combinations and the symbol combinations to be stopped and displayed in the inter-flag state will be described. FIG. 25 is a diagram showing the correspondence relationship between the internal winning combination and the symbol combination to be stopped and displayed (some combinations are omitted) in the inter-flag state, and in particular, it is a diagram showing whether or not the symbol combination (combination name "C_BB1" or "C_BB2") related to the bonus combination (BB combination) can be displayed during the inter-flag state.

図25の対応表中の「BBの成立可否」欄に記載の「○」印は、BB役に係る図柄組み合わせが表示可能であることを示し、「×」印は、BB役に係る図柄組合せが表示不可能であることを示す。なお、BB役に係る図柄組合せが表示不可能である場合には、内部当籤役としてボーナス役と重複して決定されている役に係る図柄組合せが表示される。例えば、内部当籤役「F_BB1+F_チリリプ」が当籤した場合(内部当籤役「F_BB1」と、内部当籤役「F_チリリプ」とが重複当籤した場合)、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできす、内部当籤役「F_チリリプ」に係る図柄組合せが停止表示される。 The “○” mark in the column “Possible or not to establish BB” in the correspondence table of FIG. 25 indicates that the symbol combination for the BB win can be displayed, and the “X” mark indicates that the symbol combination for the BB win cannot be displayed. In addition, when the symbol combination related to the BB combination cannot be displayed, the symbol combination related to the combination determined to overlap with the bonus combination is displayed as the internal winning combination. For example, when the internal winning combination "F_BB1+F_Chilllip" is won (when the internal winning combination "F_BB1" and the internal winning combination "F_Chilllip" win simultaneously), as shown in FIG. Stop is displayed.

また、フラグ間状態中において、BB役に係る図柄組合せが表示不可能であり、かつ、ボーナス役と重複して決定されている役に係る図柄組合せが表示される場合、図24で説明した押し順正解時の図柄組合せのみを表示可能にしてもよいし、押し順不正解時の図柄組合せのみを表示可能にしてもよい。 Further, in the inter-flag state, when the symbol combination related to the BB combination cannot be displayed and the symbol combination related to the combination determined overlapping with the bonus combination is displayed, only the symbol combination when the pushing order is correct as explained in FIG. 24 may be displayed, or only the symbol combination when the pushing order is incorrect may be displayed.

例えば、内部当籤役「F_BB1+F_3択ベル_1st」が当籤した場合、図25に示すように、内部当籤役「F_BB1」に係る図柄組合せを停止表示することはできないので、内部当籤役「F_3択ベル_1st」に係る図柄組合せが停止表示されるが、この際、押し順正解時に表示される略称「ベル」に係る図柄組合せのみを表示可能にし、押し順不正解時に表示される略称「ベルこぼし目」又は「1枚出目」に係る図柄組合せを表示不可能にしてもよい(図24参照)。また、例えば、内部当籤役「F_BB1+F_RT3リプ_1st」が当籤した場合に、押し順不正解時に表示される略称「リプレイ」に係る図柄組合せのみを表示可能にし、押し順正解時に表示される略称「RT3移行リプ」に係る図柄組合せを表示不可能にしてもよい(図24参照)。 For example, when the internal winning combination "F_BB1+F_3 selection Bell_1st" is won, as shown in FIG. 25, the symbol combination related to the internal winning combination "F_BB1" cannot be statically displayed, so the symbol combination related to the internal winning combination "F_3 selection Bell_1st" is statically displayed. The symbol combination associated with the abbreviated name "Bell drop" or "1 card" displayed at the time of solution may be disabled (see FIG. 24). Further, for example, when the internal winning combination ``F_BB1+F_RT3 Lip_1st'' is won, only the symbol combination associated with the abbreviation "Replay" displayed when the pressing order is incorrect may be displayed, and the symbol combination associated with the abbreviation "RT3 shift description" displayed when the pressing order is correct may be disabled (see FIG. 24).

なお、フラグ間状態では、図25に示すように、ボーナス役(BB役)と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが重複して決定された場合、BB役に係る図柄組合せを停止表示することができる。 In the inter-flag state, as shown in FIG. 25, when the bonus combination (BB combination) and any of the internal winning combination "lost", "F_special 1", "F_special 2" and "F_special 3" are determined in duplicate, the symbol combination relating to the BB combination can be stopped and displayed.

[リール停止初期設定テーブル]
次に、図26を参照して、リール停止初期設定テーブルについて説明する。リール停止初期設定テーブルは、内部当籤役と、後述のリール停止制御処理で用いられる各種データとの対応関係を規定する。
[Reel stop initial setting table]
Next, referring to FIG. 26, the reel stop initialization table will be described. The reel stop initial setting table defines correspondence relationships between internal winning combinations and various data used in reel stop control processing described later.

図26に示すリール停止初期設定テーブルは、内部当籤役(小役当籤番号)と、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号及び停止テーブル番号との対応関係を規定する。なお、図26には、参照される遊技状態、及び、内部当籤役の名称も併せて記載する。 The reel stop initial setting table shown in FIG. 26 defines the correspondence between the internal winning combination (minor winning combination winning number), the attraction priority table selection table number, the attraction priority table number, and the stop table number. Note that FIG. 26 also shows the game states to be referred to and the names of the internal winning combinations.

引込優先順位テーブル選択テーブル番号、及び、引込優先順位テーブル番号は、引込優先順位テーブルの選択処理で用いられるデータである。例えば、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていれば、引込優先順位テーブル(後述の図27参照)に規定された引込優先順位テーブル番号に対応する表示役の優先順位に関するデータを取得することができる。一方、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていなければ、引込優先順位テーブル選択テーブル(不図示)を参照して、引込優先順位テーブル選択テーブル番号に対応する引込優先順位テーブル番号が決定される。 The attraction priority table selection table number and the attraction priority table number are data used in the process of selecting the attraction priority table. For example, if the attraction priority table number corresponding to the stop table number is defined in the reel stop initial setting table, it is possible to acquire data on the priority of the display combination corresponding to the attraction priority table number defined in the attraction priority table (see FIG. 27 described later). On the other hand, if the attraction priority table number corresponding to the stop table number is not specified in the reel stop initialization table, the attraction priority table selection table (not shown) is referred to, and the attraction priority table number corresponding to the attraction priority table selection table number is determined.

ここで、本実施形態のパチスロ1におけるリールの停止制御(停止図柄位置の決定手法)について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が190msec以内に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に、滑り駒数「0」~「4」のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置(以下、「停止予定位置」という)として決定する。なお、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置(以下、「停止開始位置」という)である。 Here, a brief description will be given of reel stop control (a method of determining a stop symbol position) in the pachi-slot machine 1 of the present embodiment. In the present embodiment, reel stop control is performed so that rotation of the corresponding reel stops within 190 msec after the stop switch detects the stop operation. Specifically, one of the number of sliding symbols "0" to "4" is added to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected, and the symbol position corresponding to the obtained value is determined as the symbol position (hereinafter referred to as "predicted stop position") at which the rotation of the reel is to be stopped. The symbol position corresponding to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected is the symbol position at which the rotation of the reels starts to stop (hereinafter referred to as "stop start position").

すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓4の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 That is, the number of sliding symbols is the rotation amount of the reel from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. In other words, it is the number of symbols that pass through the middle area of the relevant reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the relevant reel stops. This is grasped by the value of the pattern counter updated after the stop operation is detected by the stop switch.

図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数(以下、「滑り駒数決定データ」という)より適切な滑り駒数が存在する場合には、後述する引込優先順位テーブル(後述の図27参照)を参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である4個先の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 By referring to a stop table (not shown), the number of sliding symbols is acquired according to the stop start position of each reel. In this embodiment, the number of sliding symbols is acquired based on the stop table, but this is a provisional number, and the acquired number of sliding symbols does not immediately determine the planned stop position of the reel. In this embodiment, when there is a more suitable number of sliding symbols than the number of sliding symbols acquired based on the stop table (hereinafter referred to as "number of sliding symbols determination data"), the number of sliding symbols is changed by referring to the attraction priority table (see FIG. 27 described later). The sliding symbol number determination data is referred to determine the search order when comparing the priority of each symbol from the stop start position to the symbol position four symbols ahead, which is the maximum number of sliding symbols.

[引込優先順位テーブル]
次に、図27を参照して、引込優先順位テーブルについて説明する。引込優先順位テーブルは、引込優先順位テーブル番号「00」~「05」のそれぞれにおける、後述の入賞作動フラグ格納領域(後述の図28~図30参照)の種別毎の引込データ(入賞作動フラグデータ)と、予め定められたその優先順位との対応関係を規定する。
[Attraction Priority Table]
Next, the attraction priority table will be described with reference to FIG. The attraction priority table defines the correspondence relationship between attraction data (winning operation flag data) for each type of a winning operation flag storage area (see FIGS. 28 to 30 described later) and a predetermined priority thereof in each of the attraction priority table numbers “00” to “05”.

引込優先順位テーブルは、停止テーブル(不図示)に基づいて得られた滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索するために使用される。優先順位は、入賞に係る図柄組合せ(入賞作動フラグ)の種別間で優先的に停止表示される(引き込まれる)順位を規定するデータである。また、図27では、説明の便宜上、引込データ(入賞作動フラグデータ)の欄には、入賞作動フラグのコンビネーション名称を記載するが、実際の引込優先順位テーブルでは、各引込データは、後述の入賞作動フラグ格納領域(後述の図28~図30参照)に示すように、1バイトのデータで表され、該1バイトデータ中の各ビットに対して固有の図柄組合せ(入賞作動フラグ)が割り当てられる。 The attraction priority table is used to search whether or not there is a more appropriate number of sliding symbols in addition to the number of sliding symbols obtained based on the stop table (not shown). The priority is data that defines the order in which symbols are preferentially stopped and displayed (attracted) among the types of symbol combinations (winning operation flags) related to winning. In FIG. 27, for convenience of explanation, the combination name of the winning operation flag is described in the column of attraction data (winning operation flag data), but in the actual attraction priority table, each attraction data is represented by 1-byte data as shown in the later-described winning operation flag storage area (see FIGS. 28 to 30 described later), and a unique symbol combination (winning operation flag) is assigned to each bit in the 1-byte data.

本実施形態のリール停止制御では、まず、停止テーブル(不図示)に基づいて滑り駒数が取得される。しかしながら、優先順位に基づいて、この滑り駒数の他に、より適切な滑り駒数が存在する場合には、その適切な滑り駒数に変更する。すなわち、本実施形態では、停止テーブルにより取得された滑り駒数に関係なく、内部当籤役によって停止表示を許可する図柄組合せの優先順位に基づいて、より適切な滑り駒数を決定する。 In the reel stop control of this embodiment, first, the number of sliding symbols is obtained based on a stop table (not shown). However, based on the priority, if there is a more appropriate number of sliding symbols in addition to this number of sliding symbols, it is changed to that appropriate number of sliding symbols. That is, in this embodiment, regardless of the number of sliding symbols obtained from the stop table, a more appropriate number of sliding symbols is determined based on the priority of symbol combinations that are permitted to be displayed stopped by the internal winning combination.

本実施形態では、優先順位が上位である図柄組合せの停止表示(引き込み)が、優先順位が下位である図柄組合せの停止表示よりも優先的に行われる。 In the present embodiment, the stop display (pull-in) of the symbol combination having the higher priority is given priority over the stop display of the symbol combination having the lower priority.

また、本実施形態では、図27に示すように、引込優先順位テーブル番号に応じて図柄組合せ(入賞作動フラグ)の優先順位が異なるだけでなく、優先順位の区分数も異なる。具体的には、引込優先順位テーブル番号が「00」である場合には、優先順位の区分数を5とし、引込優先順位テーブル番号が「01」又は「04」である場合には、優先順位の区分数を4とする。また、引込優先順位テーブル番号が「02」又は「03」である場合には、優先順位の区分数を2とし、引込優先順位テーブル番号が「05」である場合には、優先順位の区分数を3とする。 Further, in this embodiment, as shown in FIG. 27, not only the priority of the symbol combination (winning operation flag) differs depending on the attraction priority table number, but also the number of categories of priority differs. Specifically, when the attraction priority order table number is '00', the priority order division number is set to 5, and when the attraction priority order table number is '01' or '04', the priority order division number is set to 4. When the attraction priority table number is "02" or "03", the number of priority divisions is set to 2, and when the attraction priority table number is "05", the number of priority divisions is set to 3.

ここでは、引込優先順位テーブル番号が「00」である場合の優先順位について説明し、それ以外の引込優先順位テーブル番号における優先順位の説明は省略する。引込優先順位テーブル番号が「00」である場合の優先順位「1」(最上位の優先順位)には、コンビネーション名称「C_9枚A_01」、「C_1確チリリプC_01」、「C_1確チリリプD_01」及び「C_RT3リプ_01」に対応する引込データが規定される。 Here, the priority when the attraction priority order table number is "00" will be explained, and the explanation of the priority order for other attraction priority order table numbers will be omitted. Priority "1" (highest priority) when the attraction priority table number is "00" defines attraction data corresponding to the combination names "C_9 sheets A_01", "C_1 certain chillilip C_01", "C_1 certain chillilip D_01" and "C_RT3 slip_01".

引込優先順位テーブル番号が「00」である場合の優先順位「2」には、コンビネーション名称「C_強2枚C_01」~「C_強2枚C_09」、「C_弱2枚B_01」~「C_弱2枚B_03」、「C_3枚E_01」、「C_3枚E_02」、「C_9枚F_01」~「C_9枚F_03」、「C_1確チリリプB_01」、「C_チリリプD_01」及び「C_チリリプC_01」に対応する引込データが規定される。 In the priority order "2" when the attraction priority table number is "00", the combination names "C_High 2 sheets C_01" to "C_High 2 sheets C_09", "C_Low 2 sheets B_01" to "C_Low 2 sheets B_03", "C_3 sheets E_01", "C_3 sheets E_02", "C_9 sheets F_01" to "C_9 sheets F_03", "C_ Acquisition data corresponding to "1 certain Chiririp B_01", "C_Chiririp D_01" and "C_Chiririp C_01" is defined.

引込優先順位テーブル番号が「00」である場合の優先順位「3」には、コンビネーション名称「C_1確チリリプA_01」、「C_チリリプA_01」、「C_チリリプB_01」及び「C_維持リプE_01」~「C_維持リプE_04」に対応する引込データが規定される。 The priority "3" when the attraction priority table number is "00" defines attraction data corresponding to the combination names "C_1 certain Chillilip A_01", "C_Chililip A_01", "C_Chililip B_01" and "C_maintenance Lip E_01" to "C_maintenance descriptor E_04".

引込優先順位テーブル番号が「00」である場合の優先順位「4」には、コンビネーション名称「C_SP1_01」、「C_SP2_01」、「C_リーチ目リプP_01」、「C_リーチ目リプP_02」、「C_リーチ目リプO_01」、「C_リーチ目リプO_02」、「C_リーチ目リプN_01」、「C_リーチ目リプN_02」、「C_リーチ目リプM_01」、「C_リーチ目リプM_02」、「C_リーチ目リプL_01」~「C_リーチ目リプL_03」、「C_リーチ目リプK_01」~「C_リーチ目リプK_03」、「C_リーチ目リプJ_01」、「C_リーチ目リプI_01」~「C_リーチ目リプI_09」、「C_リーチ目リプH_01」~「C_リーチ目リプH_03」、「C_リーチ目リプG_01」、「C_リーチ目リプF_01」、「C_リーチ目リプF_02」、「C_リーチ目リプE_01」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」、「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプB_01」、「C_リーチ目リプB_02」、「C_リーチ目リプA_01」、「C_維持リプF_01」、「C_維持リプF_02」、「C_維持リプD_01」~「C_維持リプD_04」、「C_維持リプC_01」~「C_維持リプC_03」、「C_維持リプB_01」、「C_維持リプB_02」及び「C_維持リプA_01」に対応する引込データが規定される。 Priority "4" when the attraction priority order table number is "00" includes combination names "C_SP1_01", "C_SP2_01", "C_reach lip P_01", "C_reach lip P_02", "C_reach lip O_01", "C_reach lip O_02", "C_reach lip N_01", and "C_reach". Eye Lip N_02", "C_Reach Eye Lip M_01", "C_Reach Eye Lip M_02", "C_Reach Eye Lip L_01" to "C_Reach Eye Lip L_03", "C_Reach Eye Lip K_01" to "C_Reach Eye Lip K_03", "C_Reach Eye Lip J_01", "C_Reach Eye Lip I_01" to "C _Reachth Lip I_09", "C_Reachth Lip H_01" ~ "C_Reachth Lip H_03", "C_Reachth Lip G_01", "C_Reachth Lip F_01", "C_Reachth Lip F_02", "C_Reachth Lip E_01", "C_Reachth Lip D_01", "C_Reachth Lip D_02" , "C_Reach Lip C_01" ~ "C_Reach Lip C_03", "C_Reach Lip B_01", "C_Reach Lip B_02", "C_Reach Lip A_01", "C_Maintenance Lip F_01", "C_Maintenance Lip F_02", "C_Maintenance Lip D_01" ~ "C_Maintenance Lip D_04", "C_Maintenance Pull-in data corresponding to "lip C_01" to "C_maintenance descriptor C_03", "C_maintenance descriptor B_01", "C_maintenance descriptor B_02" and "C_maintenance descriptor A_01" are defined.

また、引込優先順位テーブル番号が「00」である場合の優先順位「5」(最下位の優先順位)には、コンビネーション名称「C_BB1」及び「C_BB2」に対応する引込データが規定される。 Also, the attraction data corresponding to the combination names "C_BB1" and "C_BB2" are defined for the priority "5" (lowest priority) when the attraction priority table number is "00".

<メインRAMに設けられている格納領域の構成>
次に、図28~図35を参照して、メインRAM103に設けられる各種格納領域の構成について説明する。
<Structure of Storage Area Provided in Main RAM>
Next, configurations of various storage areas provided in the main RAM 103 will be described with reference to FIGS. 28 to 35. FIG.

[当り要求フラグ格納領域及び入賞作動フラグ格納領域]
まず、図28~図30を参照して、当り要求フラグ格納領域(内部当籤役格納領域)及び入賞作動フラグ格納領域(表示役格納領域)の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域(フラグデータ格納領域、当籤フラグデータ格納領域)と、入賞作動フラグ格納領域(入賞フラグデータ格納領域)とは、互いに同じ構成を有する。
[Winning request flag storage area and winning operation flag storage area]
First, with reference to FIGS. 28 to 30, the structures of the win request flag storage area (internal winning combination storage area) and the winning actuation flag storage area (display combination storage area) will be described. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning operation flag storage area (winning flag data storage area) have the same configuration.

本実施形態では、当り要求フラグ格納領域は、それぞれ1バイトのデータにより表される当り要求格納領域0~11で構成され、入賞作動フラグ格納領域は、それぞれ1バイトのデータにより表される入賞作動格納領域0~11で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図28~図30中の「データ」欄の1バイトデータのみであるが、図28~図30では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せ(図中では、左リール3Lの図柄、中リール3Cの図柄及び右リール3Rの図柄の順で記載)、その名称(コンビネーション名称)及び略称、並びに、メダルの払出枚数も併せて記載する。 In this embodiment, the winning request flag storage area is composed of winning request storage areas 0 to 11 each represented by 1-byte data, and the winning operation flag storage area is composed of winning operation storage areas 0 to 11 each represented by 1-byte data. The data stored in each storage area of the win request flag storage area and the winning operation flag storage area is only 1-byte data in the "data" column in FIGS. The title and the number of medals to be paid out are also described.

当り要求フラグ格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域0~11のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する表示役(入賞作動フラグ)が入賞したことを示す。すなわち、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役の各種図柄組合せが有効ライン上に表示されたことを示す。 When "1" is stored in a predetermined bit in each of the win request flag storage areas 0 to 11, it indicates that the internal winning combination corresponding to the predetermined bit has been won. In each of the winning operation storage areas 0 to 11, when "1" is stored in a predetermined bit, it indicates that the display combination (winning operation flag) corresponding to the predetermined bit has won. That is, when "1" is stored in a predetermined bit, it indicates that various symbol combinations of internal winning combinations corresponding to the predetermined bit are displayed on the activated line.

また、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、図28~図30に示すように、各格納領域内の一つのビット(フラグ)に対して、複数の図柄組合せ(コンビネーション)が割り当てられているものもある。すなわち、そのようなフラグに対しては、停止表示可能な図柄組合せ(入賞可能なコンビネーション)が複数存在することを意味する。 In addition, in the win request flag storage area and the winning operation flag storage area, as shown in FIGS. 28 to 30, a plurality of symbol combinations are assigned to one bit (flag) in each storage area. That is, it means that there are a plurality of symbol combinations (combinations that can be won) that can be stopped and displayed for such a flag.

例えば、当り要求格納領域5及び入賞作動格納領域5のビット5には、図柄組合せ「サボテン2」-「白7」-「帽子」(コンビネーション名称「C_維持リプC_01」)、図柄組合せ「サボテン2」-「チリ上1」-「帽子」(コンビネーション名称「C_維持リプC_02」)、及び、図柄組合せ「サボテン2」-「サボテン2」-「帽子」(コンビネーション名称「C_維持リプC_03」)の3つの図柄組合せが割り当てられている。それゆえ、当り要求格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せが有効ライン上に停止表示可能であることを示す。また、入賞作動格納領域5のビット5に「1」が格納されている場合には、この3つの図柄組合せのいずれかが有効ライン上に表示されたことを示す。 For example, the bit 5 of the win request storage area 5 and the winning operation storage area 5 contains the symbol combination "cactus 2"-"white 7"-"hat" (combination name "C_maintenance descriptor C_01"), the symbol combination "cactus 2"-"Chile top 1"-"hat" (combination name "C_sustain descriptor C_02"), and the symbol combination "cactus 2"-"cactus 2"-"hat" (combination name "C _Maintenance Lip C_03”) are assigned three symbol combinations. Therefore, when "1" is stored in the bit 5 of the win request storage area 5, it indicates that these three symbol combinations can be stopped and displayed on the activated line. Also, if "1" is stored in the bit 5 of the winning operation storage area 5, it indicates that any one of these three symbol combinations is displayed on the activated line.

[持越役格納領域]
次に、図31を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、1バイトのデータ格納領域で構成される。
[Possession storage area]
Next, referring to FIG. 31, the configuration of the carryover combination storing area will be described. In the present embodiment, the carryover combination storage area is composed of a 1-byte data storage area.

内部抽籤の結果、内部当籤役「F_BB1」又は「F_BB2」が決定されたときには、その内部当籤役(BB役)は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求格納領域に格納される。 As a result of the internal lottery, when the internal winning combination "F_BB1" or "F_BB2" is determined, the internal winning combination (BB combination) is stored in the carryover combination storage area as the carryover combination. The carryover combination stored in the carryover combination storage area is held without being cleared until the corresponding symbol combination is displayed on the activated line. Further, while the carryover combination is stored in the carryover combination storage area, the carryover combination is stored in the winning request storage area in addition to the internal winning combination determined by the internal lottery.

[遊技状態フラグ格納領域]
次に、図32を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、1バイトのデータ格納領域で構成される。本実施形態では、図32に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はRTの種別が割り当てられる。
[Game state flag storage area]
Next, referring to FIG. 32, the configuration of the game state flag storage area will be described. The game state flag storage area is composed of a 1-byte data storage area. In this embodiment, as shown in FIG. 32, a unique bonus type or RT type is assigned to each bit of the gaming state flag storage area.

遊技状態フラグ格納領域において、所定のビットに「1」が格納されているとき、その所定のビットに該当するボーナスゲーム又はRTの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット0に「1」が格納されているときには、ビッグボーナス「BB」の作動が行われており、遊技状態がBB遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット3に「1」が格納されているときは、遊技状態がRT3状態であることを示す。 When "1" is stored in a predetermined bit in the gaming state flag storage area, it indicates that the bonus game or RT corresponding to the predetermined bit is being operated. For example, when "1" is stored in the bit 0 of the game state flag storage area, it indicates that the big bonus "BB" is activated and the game state is the BB game state. Further, for example, when "1" is stored in the bit 3 of the game state flag storage area, it indicates that the game state is the RT3 state.

[作動ストップボタン格納領域]
次に、図33を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, referring to FIG. 33, the configuration of the operation stop button storage area will be described. The operation stop button storage area consists of a 1-byte data storage area, and stores an operation stop button flag consisting of 1 byte. In the active stop button flag, each bit is assigned the operating state of the stop button.

例えば、左ストップボタン17Lが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット0に「1」が格納される。また、例えば、左ストップボタン17Lが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット4に「1」が格納される。メインCPU101は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the stop button pressed this time, that is, the operation stop button, "1" is stored in bit 0 of the operation stop button storage area. Further, for example, if the left stop button 17L is a stop button that has not been pressed yet, that is, if it is a valid stop button, bit 4 stores "1". The main CPU 101 identifies the stop button that has been pushed this time and the stop buttons that have not been pushed yet, based on the data stored in the operation stop button storage area.

[押下順序格納領域]
次に、図34を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, referring to FIG. 34, the configuration of the pressing order storage area will be described. The pressing order storage area consists of a 1-byte data storage area, and stores a 1-byte pressing order flag.

押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット0に「1」が格納される。 In the pressing order flag, each bit is assigned a type of pressing order of the stop button. For example, when the order of pressing the stop button is "left, middle, right", "1" is stored in bit 0 of the pressing order storage area.

[図柄コード格納領域]
次に、図35を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ1バイトのデータにより表される図柄コード格納領域0~11で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域(図28~図30参照)と同様の構成となる。
[Design code storage area]
Next, referring to FIG. 35, the configuration of the pattern code storage area will be described. In this embodiment, the pattern code storage area is composed of pattern code storage areas 0 to 11 each represented by 1-byte data. The symbol code storage area has the same configuration as the win request flag storage area and the winning operation flag storage area (see FIGS. 28 to 30).

図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ(コンビネーション)に対応するビットに「1」が格納される。なお、全てのリールが停止後、図柄コード格納領域0~11には、表示役(入賞作動フラグ)に対応する図柄コードが格納される。 In the symbol code storage area, "1" is stored in bits corresponding to symbol combinations that can be stopped on the active line. After all the reels are stopped, the symbol codes corresponding to the display combination (winning operation flag) are stored in the symbol code storage areas 0 to 11. FIG.

[内部当籤役と各種サブフラグとの関係]
一般遊技状態やART遊技状態において、主制御回路90による各種抽籤では各種データテーブルを参照するが、この際に用いるパラメータとして、本実施形態では、内部当籤役だけでなく、内部当籤役に対応する別の名称の各種パラメータ(以下、「サブフラグ(第1のサブフラグ)」、「サブフラグEX(第2のサブフラグ)」及び「サブフラグD」という)も用いる。それゆえ、本実施形態では、主制御回路90により、内部当籤役を各種サブフラグに変換する処理を行う(後述の図104中のサブフラグ変換処理、フラグ変換処理、サブフラグ圧縮処理参照)。なお、本実施形態では、内部当籤役に関する情報(通信パラメータ)として、サブフラグがスタートコマンドにセットされ、主制御回路90から副制御回路200に送信される。
[Relationship between internal winning combinations and various sub-flags]
In the general game state and the ART game state, various types of lotteries by the main control circuit 90 refer to various data tables. As parameters used at this time, in this embodiment, not only the internal winning combination but also various parameters with different names corresponding to the internal winning combination (hereinafter referred to as "sub-flag (first sub-flag)", "sub-flag EX (second sub-flag)" and "sub-flag D") are used. Therefore, in the present embodiment, the main control circuit 90 performs processing for converting internal winning combinations into various sub-flags (see sub-flag conversion processing, flag conversion processing, and sub-flag compression processing in FIG. 104 described later). In this embodiment, a sub-flag is set in the start command as information (communication parameter) regarding the internal winning combination, and is transmitted from the main control circuit 90 to the sub-control circuit 200 .

ここで、図36及び図37を参照して、内部当籤役と各種サブフラグとの対応関係について説明する。図36は、内部当籤役(小役当籤番号)と各種サブフラグとの対応関係を示す図であり、図37は、内部当籤役(特賞当籤番号)とサブフラグとの対応関係を示す図である。 Here, with reference to FIGS. 36 and 37, the correspondence relationship between internal winning combinations and various sub-flags will be described. FIG. 36 is a diagram showing the correspondence between internal winning combinations (small winning combination winning numbers) and various sub-flags, and FIG. 37 is a diagram showing the corresponding relationships between internal winning combinations (grand winning winning numbers) and sub-flags.

本実施形態のフラグ変換処理では、まず、同じ種別に属する複数の内部当籤役を一つのサブフラグにまとめる。本実施形態では、このフラグ変換処理により、図36に示すように、小役及びリプレイ役に関する32種類の内部当籤役(小役当籤番号)が、18種類のサブフラグ(「01」~「18」:フラグデータ)に変換される。例えば、内部当籤役「F_維持リプ_1st(10:小役当籤番号)」~「F_維持リプ_3rd(12)」は、サブフラグ「押し順リプ1(09:フラグデータ)」にまとめられる。なお、内部当籤役「はずれ」に対しては、サブフラグ「ハズレ(00)」が割り当てられる。 In the flag conversion process of the present embodiment, first, a plurality of internal winning combinations belonging to the same type are grouped into one sub-flag. In this embodiment, as shown in FIG. 36, 32 types of internal winning combinations (small winning combination winning numbers) relating to minor winning combinations and replay winning combinations are converted into 18 types of sub-flags (“01” to “18”: flag data) by this flag conversion process. For example, the internal winning combinations "F_Maintenance Rep_1st (10: minor winning combination winning number)" to "F_Maintenance Rep_3rd (12)" are grouped into a sub-flag "Push Order Rep 1 (09: Flag data)". A sub-flag "lost (00)" is assigned to the internal winning combination "lost".

また、本実施形態のフラグ変換処理では、図36に示すように、サブフラグ「ハズレ(00)」を含む19種類のサブフラグ(「00」~「18」)が、9種類のサブフラグEX(「00」~「08」:フラグデータ)に変換される。それゆえ、この変換処理では、サブフラグデータをさらに圧縮することができる。なお、この際、本実施形態では、抽籤(フラグ変換抽籤)によりサブフラグをサブフラグEXに変換する。具体的には、次のように変換される。 Further, in the flag conversion process of the present embodiment, as shown in FIG. 36, 19 types of sub-flags (“00” to “18”) including the sub-flag “loss (00)” are converted into 9 types of sub-flags EX (“00” to “08”: flag data). Therefore, the conversion process can further compress the sub-flag data. At this time, in the present embodiment, the sub-flag is converted into the sub-flag EX by lottery (flag conversion lottery). Specifically, it is converted as follows.

サブフラグ「ハズレ(00)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換され、サブフラグ「2連チリリプ(01)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換される。 The sub-flag ``lost (00)'' is converted into the sub-flag EX ``losing (00)'' irrespective of the result of the flag conversion lottery, and the sub-flag ``dual replay (01)'' is converted into the sub-flag EX ``replay (01)'' irrespective of the result of the flag conversion lottery.

サブフラグ「3連チリリプA(02)」及びサブフラグ「3連チリリプB(03)」は、フラグ変換抽籤に当籤した場合(後述の「変換有り」の場合)、サブフラグEX「確定役(06)」又は「3連チリリプ(07)」に変換され、フラグ変換抽籤に非当籤であった場合(後述の「変換無し」の場合)には、サブフラグEX「リプレイ(01)」に変換される。 The sub-flag "Triple Chililip A (02)" and the sub-flag "Triple Chililip B (03)" are converted into the sub-flag EX "Fixed Hand (06)" or "Triple Chililip (07)" when winning the flag conversion lottery (in the case of "with conversion" described later), and when not winning the flag conversion lottery (in the case of "no conversion" described later), the sub-flag EX "Replay (01)" is converted to

サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤した場合、サブフラグEX「確定役(06)」又は「リーチ目リプ(08)」に変換され、フラグ変換抽籤に非当籤であった場合には、サブフラグEX「リプレイ(01)」に変換される。 The sub-flags ``Reach-th rip 1 (04)'' to ``Reach-th rip 4 (07)'' are converted into the sub-flag EX ``Fixed hand (06)'' or ``Reach-th rip (08)'' when winning the flag conversion lottery, and converted to the sub-flag EX ``Replay (01)'' when not winning the flag conversion lottery.

サブフラグ「リプレイ(08)」及び「押し順リプ1(09)」~「押し順リプ3(11)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「リプレイ(01)」に変換され、サブフラグ「押し順ベル(12)」及び「共通ベル(13)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ベル(02)」に変換される。 The sub-flag "replay (08)" and "push order reply 1 (09)" to "push order reply 3 (11)" are converted into the sub-flag EX "replay (01)" regardless of the result of the flag conversion lottery, and the sub-flag "push order bell (12)" and "common bell (13)" are converted into the sub-flag EX "bell (02)" regardless of the result of the flag conversion lottery.

サブフラグ「サボテン(14)」、「弱チェリー(15)」及び「強チェリー(16)」は、フラグ変換抽籤の結果に関係なく、それぞれサブフラグEX「サボテン(03)」、「弱チェリー(04)」及び「強チェリー(05)」に変換される。また、サブフラグ「リーチ目1(17)」及び「リーチ目2(18)」は、フラグ変換抽籤の結果に関係なく、サブフラグEX「ハズレ(00)」に変換される。 The sub-flags "cactus (14)", "weak cherry (15)" and "strong cherry (16)" are converted to sub-flags EX "cactus (03)", "weak cherry (04)" and "strong cherry (05)", respectively, regardless of the result of the flag conversion lottery. Also, the sub-flags "Reach 1 (17)" and "Reach 2 (18)" are converted to the sub-flag EX "Loss (00)" regardless of the result of the flag conversion lottery.

上述のように、本実施形態では、実質、サブフラグ「3連チリリプA(02)」、「3連チリリプB(03)」及び「リーチ目リプ1(04)」~「リーチ目リプ4(07)」のみがフラグ変換抽籤の対象となる。なお、上述したフラグ変換抽籤に用いられる抽籤テーブルについては、後で詳述する。 As described above, in the present embodiment, only the sub-flags "Triple Chililip A (02)", "Triple Chililip B (03)" and "Reaching Lip 1 (04)" to "Reaching Lip 4 (07)" are subject to the flag conversion lottery. The lottery table used for the above flag conversion lottery will be described in detail later.

さらに、本実施形態のフラグ変換処理では、図36に示すように、9種類のサブフラグEX(「00」~「08」)が7種類のサブフラグD(「00」~「06」)に変換される。それゆえ、この変換処理では、より一層、サブフラグデータを圧縮することができる。なお、この変換処理では抽籤を行わず、次のようにして、サブフラグEXとサブフラグDとを対応付けて変換を行う。 Furthermore, in the flag conversion process of the present embodiment, as shown in FIG. 36, nine types of sub-flags EX (“00” to “08”) are converted into seven types of sub-flags D (“00” to “06”). Therefore, in this conversion process, the sub-flag data can be further compressed. It should be noted that no lottery is performed in this conversion process, and the sub-flags EX and sub-flags D are associated with each other and converted as follows.

サブフラグEX「ハズレ(00)」、「リプレイ(01)」及び「ベル(02)」は、サブフラグD「ハズレ(00)」に変換される。サブフラグEX「サボテン(03)」は、サブフラグD「サボテン(01)」に変換され、サブフラグEX「弱チェリー(04)」は、サブフラグD「弱チェリー(02)」に変換され、サブフラグEX「強チェリー(05)」は、サブフラグD「強チェリー(03)」に変換される。 The sub-flags EX "loss (00)", "replay (01)" and "bell (02)" are converted to sub-flag D "loss (00)". The sub-flag EX "cactus (03)" is converted into sub-flag D "cactus (01)", the sub-flag EX "weak cherry (04)" is converted into sub-flag D "weak cherry (02)", and the sub-flag EX "strong cherry (05)" is converted into sub-flag D "strong cherry (03)".

また、サブフラグEX「確定役(06)」は、サブフラグD「確定役(04)」に変換され、サブフラグEX「3連チリリプ(07)」は、サブフラグD「3連チリリプ(05)」に変換され、サブフラグEX「リーチ目リプ(08)」は、サブフラグD「リーチ目リプ(06)」に変換される。 In addition, the sub-flag EX ``determined hand (06)'' is converted into the sub-flag D ``determined hand (04)'', the sub-flag EX ``triple trigger (07)'' is converted into the sub-flag D ``triple trigger (05)'', and the sub-flag EX ``ready score (08)'' is converted into the sub-flag D ``ready score (06)''.

また、本実施形態のフラグ変換処理では、図37に示すように、内部当籤役「F_BB1(01:特賞当籤番号)」及び「F_BB2(02)」はいずれも、サブフラグ「BB」に変換される。 In addition, in the flag conversion process of the present embodiment, as shown in FIG. 37, both the internal winning combinations "F_BB1 (01: grand prize winning number)" and "F_BB2 (02)" are converted into sub-flags "BB".

[サブフラグEX変換時の遊技性]
ここで、上述した内部当籤役をサブフラグ及びサブフラグEXに変換する処理の過程、及び、サブフラグEX変換時の遊技性の一例を、図38A及び38Bを参照して説明する。図38Aは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合のフラグ変換過程を示す図であり、図38Bは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合のフラグ変換過程を示す図である。
[Playability at the time of sub-flag EX conversion]
Here, an example of the process of converting the above-described internal winning combinations into sub-flags and sub-flags EX, and an example of game playability at the time of sub-flag EX conversion will be described with reference to FIGS. 38A and 38B. FIG. 38A is a diagram showing the flag conversion process when the internal winning combination "F_probable Chillip" or "F_1 probable Chillip" is determined, and FIG. 38B is a diagram showing the flag conversion process when any one of the internal winning combinations "F_reachable Lip A" to "F_reachable Lip D" is determined.

なお、本実施形態のパチスロ1では、RT4遊技状態中に内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行う。そして、本実施形態では、このフラグ変換抽籤に当籤した場合、特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)が付与される。 In the pachi-slot 1 of the present embodiment, when any one of the internal winning combinations ``F_certain Chiririp'', ``F_1 definite chiririp'', and ``F_reaching rip A'' to ``F_reaching rip D'' is determined as the internal winning combination independently during the RT4 game state, a flag conversion lottery is performed. Then, in the present embodiment, when the flag conversion lottery is won, a special privilege (for example, an increase in the number of ART games or a CT win) is awarded.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、図38Aに示すように、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」は、それぞれサブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」に変換される。 For example, when the internal winning combination "F_definite Chiririp" or "F_1 certain Chiririp" is determined, the internal winning combinations "F_definite Chiririp" and "F_1 certain Chiririp" are converted to sub-flags "triple Chiririp A (02)" and "triple Chiririp B (03)", respectively, as shown in FIG. 38A.

次いで、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」は、フラグ変換抽籤に当籤すると、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「3連チリリプA(02)」及び「3連チリリプB(03)」はともに、サブフラグEX「リプレイ(01)」に変換される。 Next, the sub-flags "Triple Chiririp A (02)" and "Triple Chiririp B (03)" are converted into the sub-flag EX "Triple Chiririp (07)" or "Fixed Win (06)" when the flag conversion lottery is won. On the other hand, when the flag conversion lottery is not won, both the sub-flags "Triple Chililip A (02)" and "Triple Chililip B (03)" are converted to the sub-flag EX "Replay (01)".

なお、図24で説明したように、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、押し順正解時には略称「3連チリリプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」はいずれも、サブフラグEX「3連チリリプ(07)」又は「確定役(06)」の役として扱われる。 As described with reference to FIG. 24, when the internal winning combination ``F_certain Chillilip'' or ``F_1 Chillilip'' is won, the symbol combination associated with the abbreviated name ``Triple Chililip'' is displayed when the pressing order is correct, and the symbol combination associated with the abbreviated name ``Replay'' is displayed when the pressing order is incorrect. Therefore, in the present embodiment, when the internal winning combination "F_certain Chiririp" or "F_1 certain Chiririp" is determined and the flag conversion lottery is won, both of the internal winning combinations "F_certain Chiririp" and "F_1 certain Chiririp" are treated as the combination of the sub-flag EX "triple Chiririp (07)" or "definite combination (06)".

そして、このフラグ変換過程によって内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ(07)」又は「確定役(06)」に変換されると、略称「3連チリリプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しでチリ図柄を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 Then, when the internal winning combination ``F_ certain Chiriripu'' or ``F_1 definite Chiriripu'' is converted into the sub-flag EX ``Triple Chiriripu (07)'' or ``Fixed combination (06)'' by this flag conversion process, information for displaying a symbol combination related to the abbreviated name ``Triple Chiriripu'' is notified (for example, information to the effect that the player is to aim for Chili symbols by forward pressing). On the other hand, in this flag conversion process, when the flag conversion lottery becomes non-winning and the internal winning combination ``F_probable Chirrip'' or ``F_1 probable Chirrip'' is converted to the sub-flag EX ``Replay (01)'', information for displaying a symbol combination related to the abbreviation ``Replay'' is reported (for example, a pressing order other than normal pressing (irregular pressing) is reported).

また、例えば、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合、図38Bに示すように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」は、それぞれサブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」に変換される。 Further, for example, when any one of the internal winning combinations “F_Reaching Lip A” to “F_Reaching Lip D” is determined, as shown in FIG.

次いで、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、フラグ変換抽籤に当籤すると、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「リーチ目リプ1(04)」~「リーチ目リプ4(07)」は、サブフラグEX「リプレイ(01)」に変換される。 Next, the sub-flags ``Reach-th lip 1 (04)'' to ``Reach-th lip 4 (07)'' are converted into sub-flags EX ``Reach-th lip (08)'' or ``Fixed combination (06)'' when the flag conversion lottery is won. On the other hand, when the flag conversion lottery is not won, the sub-flags "Reach-th lip 1 (04)" to "Reach-th lip 4 (07)" are converted to the sub-flag EX "Replay (01)".

なお、図24で説明したように、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合、押し順正解時には略称「リーチ目リプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」はいずれも、サブフラグEX「リーチ目リプ(08)」又は「確定役(06)」の役として扱われる。 As described with reference to FIG. 24, when any one of the internal winning combinations ``F_Reach Eye Lip A'' to ``F_Reach Eye Lip D'' is won, a symbol combination associated with the abbreviated name ``Reach Eye Lip'' is displayed when the pushing order is correct, and a symbol combination associated with the abbreviated name ``Replay'' is displayed when the pushing order is incorrect. Therefore, in the present embodiment, when any one of the internal winning combinations "F_Reach Lip A" to "F_Reach Lip D" is determined and the flag conversion lottery is won, all of the internal winning combinations "F_Reach Lip A" to "F_Reach Lip D" are treated as sub-flag EX "Reach Lip (08)" or "Fixed Hand (06)".

そして、このフラグ変換過程によって内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が例えばサブフラグEX「リーチ目リプ(08)」又は「確定役(06)」に変換されると、略称「リーチ目リプ」に係る図柄組合せを表示するための情報が報知される(例えば、遊技者に対して順押しで図柄「白7」を狙わせる旨の情報が報知される)。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」がサブフラグEX「リプレイ(01)」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される(例えば、順押し以外の押し順(変則押し)が報知される)。 Then, when the internal winning combinations ``F_Reach-th Lip A'' to ``F_Reach-th Lip D'' are converted into, for example, the sub-flag EX ``Reach-th Lip (08)'' or ``Defined Hand (06)'' by this flag conversion process, information for displaying a symbol combination related to the abbreviated name ``Reach-th Lip'' is reported (for example, information to the effect that the player can aim at the symbol ``White 7'' by forward pressing). On the other hand, in this flag conversion process, when the flag conversion lottery becomes non-winning and the internal winning combinations "F_Reach Rep A" to "F_Reach Rep D" are converted to the sub-flag EX "Replay (01)", information for displaying a symbol combination related to the abbreviation "Replay" is reported (for example, a pressing order other than normal pressing (irregular pressing) is reported).

また、本実施形態では、図38A又は38Bに示すフラグ変換過程において、フラグ変換抽籤に当籤して報知に従い遊技者が停止操作を行うと、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せが有効ライン上に停止表示され、特別な特典が付与される。この付与処理は、実質的には処理上において、パチスロ1がフラグ変換抽籤に当籤したことに応じて特別な特典を遊技者に付与することになるが、遊技者に対しては、略称「3連チリリプ」に係る図柄組合せが表示されたことにより、特別な特典が付与されたと感じさせることができる。 Further, in the present embodiment, in the flag conversion process shown in FIG. 38A or 38B, when the player wins the flag conversion lottery and performs a stop operation according to the notification, the symbol combination related to the abbreviated name "three consecutive Chiriripu" or "reaching eyelid" is stopped and displayed on the activated line, and a special privilege is given. In this giving processing, a special privilege is given to the player in response to the fact that the pachi-slot 1 wins the flag conversion lottery, but the player can be made to feel that the special privilege is given by displaying the symbol combination related to the abbreviated name ``three consecutive Chirlip''.

パチスロの遊技性を高めるためには、特典が付与される図柄組合せの出現頻度が一定であるよりも、状態に応じて異なる方が好ましい場合がある。停止制御(表示される図柄組合せ)は、内部当籤役の種類によって異なるため、特典が付与される図柄組合せの出現頻度を状態に応じて異ならせる手法としては、内部当籤役の当籤確率を異ならせる手法も考えられる(パチスロ1では、内部当籤役の当籤確率は、ボーナスの作動の有無やRT状態に応じて異ならせることができるため、例えば、ART遊技状態に対応するRT状態として、RT4状態だけでなく、RT6状態やRT7状態などの他のRT状態を設けるという手法も考えられる)。しかしながら、内部当籤役の当籤確率を異ならせる契機(RT状態の移行契機)は限定されているため、遊技性(興趣)の向上という観点では、この手法は柔軟性に欠けている。 In order to enhance the playability of pachi-slot, it is sometimes preferable that the appearance frequency of the symbol combination to which the privilege is given is different depending on the state, rather than being constant. Since the stop control (symbol combination to be displayed) differs depending on the type of internal winning combination, as a method of varying the appearance frequency of the symbol combination to which the privilege is given according to the state, it is conceivable to vary the winning probability of the internal winning combination. A method of providing not only the state but also other RT states such as the RT6 state and the RT7 state is conceivable). However, since the timing for changing the winning probability of the internal winning combination (timing for transitioning to the RT state) is limited, this method lacks flexibility in terms of improving the playability (interest).

それに対して、本実施形態のパチスロ1では、内部当籤役の当籤確率を変えることなく、内部当籤役を決定するための内部抽籤に加え、フラグ変換抽籤及びその抽籤結果に基づく報知を行うことにより、特典が付与される図柄組合せの出現頻度を状態に応じて柔軟に異ならせることができる。すなわち、フラグ変換抽籤に当籤し易い状態では、特典が付与される図柄組合せの出現頻度を上げることができ、逆に、フラグ変換抽籤に当籤し難い状態では、特典が付与される図柄組合せの出現頻度を下げることができる。 On the other hand, in the pachi-slot 1 of the present embodiment, in addition to the internal lottery for determining the internal winning combination, the flag conversion lottery and notification based on the lottery result can be performed without changing the winning probability of the internal winning combination, so that the appearance frequency of the symbol combination to which the privilege is given can be flexibly changed according to the state. That is, in a state in which the flag conversion lottery is easy to win, the appearance frequency of the pattern combination to which the privilege is given can be increased, and conversely, in a state in which it is difficult to win the flag conversion lottery, the appearance frequency of the pattern combination to which the privilege is given can be lowered.

<一般遊技状態中の遊技性>
次に、図39A~39Cを参照して、一般遊技状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行し、その後、遊技状態がCZからART遊技状態に移行することにより、一般遊技状態(非ART遊技状態)からART遊技状態への移行が行われる(図14A及び14B参照)。
<Playability during normal game state>
Next, with reference to FIGS. 39A to 39C, the game flow during the normal game state will be described. In the pachi-slot machine 1 of the present embodiment, during the normal game state, the game state shifts from the normal game state to the CZ, and thereafter, the game state shifts from the CZ to the ART game state, thereby shifting from the normal game state (non-ART game state) to the ART game state (see FIGS. 14A and 14B).

図39Aは、一般遊技状態中において、遊技状態が通常遊技状態からCZに移行する際の遊技の流れを示す図である。通常遊技状態は、図39Aに示すように、CZの抽籤状態として低確率状態と高確率状態とを有する。この低確率状態及び高確率状態は、通常遊技状態中に行われるCZ抽籤に当籤する期待度が互いに異なる状態であり、低確率状態はCZ抽籤に当籤し難い状態であり、高確率状態はCZ抽籤に当籤し易い状態である。そして、通常遊技状態中の遊技において行われるCZ抽籤に当籤した場合には、遊技状態が通常遊技状態からCZに移行する。 FIG. 39A is a diagram showing the flow of the game when the game state shifts from the normal game state to the CZ during the normal game state. The normal game state has a low probability state and a high probability state as the lottery state of CZ, as shown in FIG. 39A. The low-probability state and the high-probability state are states in which the degree of expectation for winning the CZ lottery performed during the normal game state is different from each other, the low-probability state is a state in which it is difficult to win the CZ lottery, and the high-probability state is a state in which it is easy to win the CZ lottery. Then, when the CZ lottery performed in the game during the normal game state is won, the game state shifts from the normal game state to the CZ.

なお、本実施形態のパチスロ1では、CZ(チャンスゾーン)として、「CZ1」、「CZ2」及び「CZ3」の複数のチャンスゾーンを設ける。CZ1~CZ3は、CZ中の遊技で行われるART抽籤に当籤する期待度が互いに異なるチャンスゾーンであり、CZ3は、ART抽籤に必ず当籤するチャンスゾーンであり、CZ1及びCZ2は、所定の確率でART抽籤に当籤するチャンスゾーンである。通常遊技状態中の遊技で行われるCZ抽籤では、CZの当籤/非当籤だけでなく、当籤時に移行するCZの種別(CZ1~CZ3のいずれか)も決定される(後述の図41参照)。 In addition, in the pachi-slot machine 1 of the present embodiment, a plurality of chance zones "CZ1", "CZ2" and "CZ3" are provided as CZs (chance zones). CZ1 to CZ3 are chance zones with different expectations of winning the ART lottery performed in the game in the CZ, CZ3 is a chance zone that always wins the ART lottery, and CZ1 and CZ2 are chance zones that win the ART lottery with a predetermined probability. In the CZ lottery performed in the game during the normal game state, not only winning/non-winning of CZ but also the type of CZ (one of CZ1 to CZ3) to be shifted at the time of winning is determined (see FIG. 41 described later).

図39Bは、遊技状態が一般遊技状態のCZ1及びCZ2からART遊技状態に移行する際の遊技の流れを示す図である。CZ1及びCZ2はともに、前半部と後半部とから構成される。前半部は、CZ中の遊技で行われるART抽籤に当籤する期待度のランクを昇格させる期間であり、後半部は、ランクに基づくART抽籤の抽籤結果を所定の演出(本実施形態では、キャラクタによるバトル演出)により報知する期間である。 FIG. 39B is a diagram showing the flow of the game when the game state shifts from the normal game state CZ1 and CZ2 to the ART game state. Both CZ1 and CZ2 consist of a front half and a rear half. The first half is a period for raising the rank of the degree of expectation for winning the ART lottery performed in the game during the CZ, and the latter half is a period for announcing the lottery result of the ART lottery based on the rank by a predetermined performance (in this embodiment, a battle performance by characters).

CZ1中では、ランクとして6段階のモード(モード1~6)が用意され、モードが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ1の前半部では、第1の所定ゲーム数(例えば、最大で12ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてモードの昇格抽籤が行われる。そして、CZ1の後半部の1ゲーム目では、前半部で昇格させたモード(前半部終了時点のモード)に基づいてART抽籤が行われる。 In CZ1, six modes (modes 1 to 6) are prepared as ranks, and the higher the mode, the higher the expectation of winning the ART lottery. In the first half of CZ1, the game is played continuously for a period of a first predetermined number of games (for example, 12 games at maximum), and a mode promotion lottery is performed based on the internal winning combination. Then, in the first game in the second half of CZ1, an ART lottery is performed based on the mode promoted in the first half (the mode at the end of the first half).

また、CZ2中では、ランクとして10段階のポイントが用意され、ポイントが上がるほど、ART抽籤に当籤する期待度が高くなる。CZ2の前半部では、第2の所定ゲーム数(例えば、最大で15ゲーム)の期間、継続して遊技が行われ、内部当籤役に基づいてポイントの昇格抽籤が行われる。そして、CZ2の後半部の1ゲーム目では、前半部で昇格させたポイント(前半部終了時点のポイント)に基づいてART抽籤が行われる。 Also, in CZ2, 10 levels of points are prepared as ranks, and the higher the points, the higher the expectation of winning the ART lottery. In the first half of CZ2, the game is played continuously for a period of a second predetermined number of games (for example, 15 games at maximum), and point promotion lottery is performed based on internal winning combinations. Then, in the first game of the second half of CZ2, an ART lottery is performed based on the points promoted in the first half (points at the end of the first half).

CZ1の後半部では、味方キャラクタと敵キャラクタAとが対戦するバトル演出が行われ、CZ2の後半部では、味方キャラクタと敵キャラクタBとが対戦するバトル演出が行われる。このバトル演出は、第3の所定ゲーム数(例えば、最大で4ゲーム)の期間の遊技に渡って行われる。また、バトル演出の勝敗は、ART抽籤の結果に基づいて管理(決定)され、ART抽籤に当籤している場合には、バトル演出で味方キャラクタが勝利し、非当籤である場合には、バトル演出で敵キャラクタが勝利する。 In the latter half of CZ1, a battle production is performed in which the ally character and the enemy character A fight each other, and in the latter half of CZ2, a battle production in which the ally character and the enemy character B fight each other is produced. This battle effect is performed over a period of a third predetermined number of games (for example, four games at maximum). The victory or defeat of the battle performance is managed (determined) based on the result of the ART lottery, and when the ART lottery is won, the ally character wins the battle performance, and when the ART lottery is not won, the enemy character wins the battle performance.

また、CZ1及びCZ2の各後半部(バトル演出中)では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、バトル演出の結果が書き換えられる。例えば、バトル演出中にいわゆる「レア」役が内部当籤役として決定されると、ART抽籤が行われ、その結果に基づいてバトル演出の結果が書き換えられる。 In addition, in each latter half of CZ1 and CZ2 (during battle production), an ART lottery is performed every game based on the internal winning combination. And if this ART lottery is won, the result of the battle production will be rewritten. For example, when a so-called "rare" combination is determined as an internal winning combination during battle production, an ART lottery is performed, and the result of the battle production is rewritten based on the result.

CZ1及びCZ2において、ARTに非当籤の場合には、後半部のバトル演出で敗北し、基本的には、その後、遊技状態が通常遊技状態に移行する。一方、CZ1及びCZ2において、ARTに当籤している場合には、後半部のバトル演出で勝利し、その後、遊技状態がCZからART準備状態を経由して通常ARTに移行する。なお、本実施形態では、CZ1及びCZ2の前半部の遊技において、フリーズが発生する場合があり、その場合には、遊技状態がCZからART準備状態を経由して、通常ARTではなくCT(上乗せチャンスゾーン)に移行する。 In CZ1 and CZ2, if ART is not won, the player is defeated in the latter half of the battle presentation, and basically the game state shifts to the normal game state thereafter. On the other hand, in CZ1 and CZ2, when ART is won, the player wins in the latter half of the battle effect, and then the game state shifts from CZ to normal ART via ART preparation state. In this embodiment, freezing may occur in the first half of the game of CZ1 and CZ2, and in that case, the game state is not normal ART but CT (additional chance zone) via ART preparation state from CZ.

図39Cは、遊技状態が一般遊技状態のCZ3からART遊技状態に移行する際の遊技の流れを示す図である。CZ3は、第4の所定ゲーム数(例えば、最大で17ゲーム)の期間、継続して遊技が行われる。そして、CZ3では、毎ゲーム、内部当籤役に基づいてART抽籤が行われる。 FIG. 39C is a diagram showing the flow of the game when the game state shifts from the normal game state CZ3 to the ART game state. CZ3 is played continuously for a period of a fourth predetermined number of games (for example, 17 games at maximum). At CZ3, an ART lottery is performed every game based on the internal winning combination.

CZ3は、ART抽籤に当籤した時点で終了し、その次のゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。また、CZ3では、フリーズが発生する場合があり、その場合にも、次ゲーム以降、遊技状態がCZ3からART準備状態を経由してCT(上乗せチャンスゾーン)に移行する。一方、CZ3において、ART抽籤に当籤せずにCZ3の遊技期間(第4の所定ゲーム数)が経過した場合、遊技状態がCZ3からART準備状態を経由して通常ARTに移行する。すなわち、本実施形態では、CZ3は、ART遊技状態への移行が確定しているチャンスゾーンである。 CZ3 ends when the ART lottery is won, and after the next game, the game state shifts from CZ3 to CT (additional chance zone) via the ART preparation state. Also, in CZ3, freezing may occur, and even in that case, after the next game, the game state shifts from CZ3 to CT (additional chance zone) via the ART preparation state. On the other hand, in CZ3, if the ART lottery is not won and the game period of CZ3 (fourth predetermined number of games) elapses, the game state shifts from CZ3 to normal ART via the ART preparation state. That is, in this embodiment, CZ3 is a chance zone in which the transition to the ART gaming state is confirmed.

<一般遊技状態中に用いる各種データテーブル>
続いて、図40~図45を参照して、一般遊技状態中に行われる遊技性に関する抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during general game state>
Next, with reference to FIGS. 40 to 45, various data tables used in lottery processing relating to game features performed during the normal game state will be described. Various data tables described below are stored in the main ROM 102 .

また、以下に示す各種データテーブルでは、抽籤値の情報を概念的に示す。データテーブル中の「0」は、当籤確率「0%」に相当する抽籤値が規定されていることを意味し、「極々低」は、当籤確率「0%~1%未満」に相当する抽籤値が規定されていることを意味し、「極低」は、当籤確率「1%~10%未満」に相当する抽籤値が規定されていることを意味する。また、データテーブル中の「低」は、当籤確率「10%~30%未満」に相当する抽籤値が規定されていることを意味し、「中」は、当籤確率「30%~60%未満」に相当する抽籤値が規定されていることを意味し、「高」は、当籤確率「60%~80%未満」に相当する抽籤値が規定されていることを意味する。さらに、データテーブル中の「極高」は、当籤確率「80%~99%未満」に相当する抽籤値が規定されていることを意味し、「極々高」は、当籤確率「99%~100%未満」に相当する抽籤値が規定されていることを意味し、「確定」は、当籤確率「100%」に相当する抽籤値が規定されていることを意味する。 In addition, various data tables shown below conceptually show lottery value information. "0" in the data table means that a lottery value corresponding to a winning probability of "0%" is defined, "extremely low" means that a lottery value corresponding to a winning probability of "0% to less than 1%" is defined, and "extremely low" means that a lottery value corresponding to a winning probability of "1% to less than 10%" is defined. In the data table, "low" means that a lottery value corresponding to a winning probability of "10% to less than 30%" is defined, "medium" means that a lottery value corresponding to a winning probability of "30% to less than 60%" is defined, and "high" means that a lottery value corresponding to a winning probability of "60% to less than 80%" is defined. Furthermore, "extremely high" in the data table means that a lottery value corresponding to a winning probability of "80% to less than 99%" is defined, "extremely high" means that a lottery value corresponding to a winning probability of "99% to less than 100%" is defined, and "determined" means that a lottery value corresponding to a winning probability of "100%" is defined.

そして、以下に示す各種データテーブルでは、乱数回路110の乱数レジスタ1により、予め定められた数値の範囲(0~65535)から抽出される抽籤用乱数値を、規定された抽籤値で順次減算し、減算の結果が負となったか否か(いわゆる「桁かり」が生じたか否か)の判定を行うことによって内部的な抽籤が行われる。なお、本実施形態では、一般遊技状態中に行われる遊技性に関する抽籤処理において抽籤用乱数値から抽籤値を減算して当籤/非当籤を判定する例を説明したが、本発明はこれに限定されず、抽出した抽籤用乱数値に抽籤値を加算し、加算結果が65536を超えたか否か(いわゆる「桁あふれ」が生じたか否か)を判定して、当籤/非当籤を決定してもよい。 In the various data tables shown below, random number values for lottery extracted from a predetermined range of numbers (0 to 65535) are sequentially subtracted by a prescribed lottery value from the random number register 1 of the random number circuit 110, and an internal lottery is performed by determining whether or not the result of the subtraction is negative (whether or not a so-called "digit scale" has occurred). In the present embodiment, the lottery value is subtracted from the random number for lottery in the lottery process related to game characteristics performed during the normal gaming state to determine whether the lottery is won or not. However, the present invention is not limited to this. A lottery may be determined.

[通常中高確率抽籤テーブル]
まず、図40A及び40Bを参照して、CZの抽籤状態(低確率及び高確率)の移行抽籤で用いられる通常中高確率抽籤テーブルについて説明する。なお、本実施形態のパチスロ1では、毎ゲーム、内部当籤役に基づいてCZの抽籤状態の移行抽籤が行われるだけでなく、例えばボーナス終了時やCZ,ART終了時などの場合にもCZの抽籤状態の移行抽籤が行われる。図40Aは、通常遊技状態中に毎ゲーム参照される通常中高確率抽籤テーブルの構成図であり、図40Bは、例えば設定変更時、ボーナス終了時又はCZ,ART終了時等に参照される通常中高確率抽籤テーブルの構成図である。なお、図40Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal Medium/High Probability Lottery Table]
First, with reference to FIGS. 40A and 40B, the normal medium-to-high probability lottery table used in the transition lottery for the CZ lottery state (low probability and high probability) will be described. In the pachi-slot machine 1 of the present embodiment, not only is the CZ lottery state transition lottery based on the internal winning combination in each game, but also the CZ lottery state transition lottery is performed, for example, at the end of the bonus or at the end of CZ or ART. FIG. 40A is a configuration diagram of a normal medium-to-high probability lottery table that is referred to every game during the normal game state, and FIG. 40B is a configuration diagram of the normal medium-to-high probability lottery table that is referred to, for example, when changing settings, ending a bonus, or ending CZ or ART. The names of the internal winning combinations shown in FIG. 40A correspond to the names of the sub-flags described above.

図40Aに示す通常中高確率抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal medium-to-high probability lottery table shown in FIG. 40A defines the correspondence between each combination of the current CZ lottery state and the internal winning combination, the lottery result (low probability/high probability) of the CZ lottery state after transition, and the lottery value information associated with each lottery result.

図40Aに示す通常中高確率抽籤テーブルから明らかなように、現在のCZの抽籤状態が低確率である場合には、内部当籤役がサブフラグ「弱チェリー」に対応する役であるときに、CZの抽籤状態が高確率に移行し易くなる。一方、現在のCZの抽籤状態が高確率である場合には、内部当籤役がサブフラグ「共通ベル」、「サボテン」、「弱チェリー」及び「強チェリー」のいずれかに対応する役であるときに、CZの抽籤状態が高確率に維持される。 As is clear from the normal medium-to-high probability lottery table shown in FIG. 40A, when the current lottery state of CZ is low probability, the lottery state of CZ easily shifts to a high probability when the internal winning combination is a combination corresponding to the sub-flag "weak cherry". On the other hand, when the current lottery state of CZ is high probability, the lottery state of CZ is maintained with high probability when the internal winning combination is a combination corresponding to any one of the sub-flags ``common bell'', ``cactus'', ``weak cherry'' and ``strong cherry''.

図40Bに示す通常中高確率抽籤テーブルは、該テーブルを参照する際の各状況と、移行後のCZの抽籤状態の抽籤結果(低確率/高確率)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図40Bに示す通常中高確率抽籤テーブルから明らかなように、ボーナス終了時にはCZの抽籤状態が必ず高確率に移行する。 The normal medium-to-high probability lottery table shown in FIG. 40B defines the correspondence between each situation when referring to the table, the lottery result (low probability/high probability) of the lottery state of CZ after transition, and the lottery value information associated with each lottery result. As is clear from the normal medium-to-high probability lottery table shown in FIG. 40B, the lottery state of CZ always shifts to high probability at the end of the bonus.

[CZ抽籤テーブル]
次に、図41A及び41Bを参照して、CZ抽籤で用いられるCZ抽籤テーブルについて説明する。図41Aは、通常遊技状態中に内部当籤役に基づいてCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図であり、図41Bは、例えばCZ失敗時やART終了時などにおいて、CZの引き戻しを行うか否かのCZ抽籤を行う際に用いられるCZ抽籤テーブルの構成図である。なお、図41Aに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ lottery table]
Next, the CZ lottery table used in the CZ lottery will be described with reference to FIGS. 41A and 41B. FIG. 41A is a configuration diagram of a CZ lottery table used when performing a CZ lottery based on an internal winning combination during a normal game state, and FIG. 41B is a configuration diagram of a CZ lottery table used when performing a CZ lottery for determining whether or not to pull back a CZ when, for example, CZ fails or ART ends. It should be noted that the names of the internal winning combinations shown in FIG. 41A correspond to the names of the sub-flags described above.

図41Aに示すCZ抽籤テーブルは、現在のCZの抽籤状態と内部当籤役との各組合せと、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図41Aに示すCZ抽籤テーブルから明らかなように、現在のCZの抽籤状態が高確率中である場合には、現在のCZの抽籤状態が低確率中である場合よりも、CZ抽籤に当籤する確率が高くなる。 The CZ lottery table shown in FIG. 41A defines the correspondence between each combination of the current lottery state of CZ and the internal winning combination, winning/non-winning (lottery results) of CZ1, CZ2, and CZ3, and lottery value information associated with each lottery result. As is clear from the CZ lottery table shown in FIG. 41A, when the current CZ lottery state is high probability, the probability of winning the CZ lottery is higher than when the current CZ lottery state is low probability.

図41Bに示すCZ抽籤テーブルは、CZ失敗時やART終了時における、CZ1、CZ2,CZ3の当籤/非当籤(抽籤結果)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ失敗時(CZ1、CZ2中のART抽籤に非当籤時)やART遊技状態の終了時には、このCZ抽籤テーブルを用いてCZの引き戻し抽籤が行われる。 The CZ lottery table shown in FIG. 41B defines the correspondence relationship between winning/non-winning (lottery results) of CZ1, CZ2, and CZ3 and lottery value information associated with each lottery result when CZ fails or ART ends. When the CZ fails (when the ART lottery in CZ1 and CZ2 is not won) or when the ART gaming state ends, the CZ lottery table is used to pull back the CZ lottery.

[CZ1中モードアップ抽籤テーブル]
次に、図42を参照して、CZ1の前半部において行われるCZ1のモードアップ抽籤で用いられるCZ1中モードアップ抽籤テーブルについて説明する。図42は、CZ1中モードアップ抽籤テーブルの構成図である。なお、図42に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ1 middle mode upgrade lottery table]
Next, with reference to FIG. 42, the CZ1 middle mode up lottery table used in the CZ1 mode up lottery performed in the first half of CZ1 will be described. FIG. 42 is a configuration diagram of a CZ1 middle mode up lottery table. The names of the internal winning combinations shown in FIG. 42 correspond to the names of the sub-flags described above.

CZ1中モードアップ抽籤テーブルは、現在のモードと内部当籤役との各組合せと、モードアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Aに示すように、CZ1では、モードが上がる(モードの値が高くなる)ほどART抽籤に当籤する確率が上がり、モードがモード6まで上がると、ART抽籤に必ず当籤する。 The CZ1 middle mode-up lottery table defines the correspondence between each combination of the current mode and the internal winning combination, the result of the mode-up lottery (won/non-won), and the information of the lottery value associated with each lottery result. As shown in FIG. 44A to be described later, in CZ1, the higher the mode (the higher the value of the mode), the higher the probability of winning the ART lottery.

なお、図42中の抽籤結果「モード1UP」とは、CZ1のモードが1段階上がることを意味し、抽籤結果「モード2UP」とは、CZ1のモードが2段階上がることを意味する。それゆえ、例えば、現在のモードがモード2である状況において、抽籤結果「モード2UP」に当籤すると、CZ1のモードはモード2からモード4に上がる。また、例えば、抽籤結果「モード6UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 Note that the lottery result “mode 1 UP” in FIG. 42 means that the mode of CZ1 is raised by one step, and the lottery result “mode 2 UP” means that the mode of CZ1 is raised by two steps. Therefore, for example, in a situation where the current mode is mode 2, if the lottery result "mode 2 UP" is won, the mode of CZ1 is upgraded from mode 2 to mode 4. Also, for example, if the lottery result “Mode 6 UP_freeze occurrence” is won, a freeze occurs, and the ART lottery win and CT award are determined.

[CZ2中ポイント抽籤テーブル]
次に、図43を参照して、CZ2の前半部において行われるCZ2のポイントアップ抽籤で用いられるCZ2中ポイント抽籤テーブルについて説明する。図43は、CZ2中ポイント抽籤テーブルの構成図である。なお、図43に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ2 middle point lottery table]
Next, with reference to FIG. 43, the middle point lottery table for CZ2 used in the point-up lottery for CZ2 performed in the first half of CZ2 will be described. FIG. 43 is a configuration diagram of a CZ2 middle point lottery table. It should be noted that the names of the internal winning combinations shown in FIG. 43 correspond to the names of the sub-flags described above.

CZ2中ポイント抽籤テーブルは、現在のポイントと内部当籤役との各組合せと、ポイントアップ抽籤の結果(当籤/非当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図44Bに示すように、CZ2では、ポイントが上がるほどART抽籤に当籤する確率が上がり、ポイントが「ポイント10」まで上がると、ART抽籤に必ず当籤する。なお、図43中の抽籤結果「ポイント2UP」とは、現在のCZ2のポイントに「2」が加算されることを意味し、例えば、現在のポイントが「2」である状況において、抽籤結果「ポイント2UP」に当籤すると、CZ2のポイントは「2」から「4」に上がる。また、例えば、抽籤結果の「ポイント10UP_フリーズ発生」に当籤すると、フリーズが発生し、ART抽籤の当籤及びCTの付与が決定される。 The CZ2 medium point lottery table defines the correspondence between each combination of the current points and the internal winning combination, the result of the point-up lottery (win/non-win), and the lottery value information associated with each lottery result. As shown in FIG. 44B, which will be described later, in CZ2, the higher the point, the higher the probability of winning the ART lottery. The lottery result “points 2 UP” in FIG. 43 means that “2” is added to the current points of CZ2. For example, in a situation where the current points are “2”, if the lottery result “points 2 UP” is won, the points of CZ2 increase from “2” to “4”. Also, for example, when the lottery result “point 10UP_occurrence of freeze” is won, a freeze occurs, and the award of the ART lottery and the giving of CT are determined.

[CZ中ART抽籤テーブル]
次に、図44A~44C及び図45を参照して、CZ中に実行されるART抽籤で用いられるCZ中ART抽籤テーブルについて説明する。なお、図44Aは、CZ1の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ1用)の構成図であり、図44Bは、CZ2の後半部の1ゲーム目で用いられるCZ中ART抽籤テーブル(CZ2用)の構成図であり、図44Cは、CZ1,CZ2の後半部で用いられるCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)の構成図である。また、図45は、CZ3中に実行されるART抽籤で用いられるCZ中ART抽籤テーブル(CZ3用)の構成図である。なお、図44C及び図45に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ medium ART lottery table]
Next, with reference to FIGS. 44A to 44C and 45, the ART lottery table during CZ used in the ART lottery executed during CZ will be described. 44A is a configuration diagram of the ART lottery table during CZ (for CZ1) used in the first game in the second half of CZ1, FIG. 44B is a diagram of the ART lottery table during CZ (for CZ2) used in the first game in the second half of CZ2, and FIG. It is a configuration diagram for the latter half of the battle). Also, FIG. 45 is a configuration diagram of the ART lottery table during CZ (for CZ3) used in the ART lottery executed during CZ3. The names of the internal winning combinations shown in FIGS. 44C and 45 correspond to the names of the sub-flags described above.

図44Aに示すCZ中ART抽籤テーブル(CZ1用)は、現在のモードと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。また、図44Bに示すCZ中ART抽籤テーブル(CZ2用)は、現在のポイントと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The CZ ART lottery table (for CZ1) shown in FIG. 44A defines the correspondence between the current mode, the ART lottery result (whether or not there is a lottery), and the lottery value information associated with each lottery result. Also, the CZ ART lottery table (for CZ2) shown in FIG. 44B defines the correspondence between the current point, the ART lottery result (whether or not there is a lottery), and the lottery value information associated with each lottery result.

CZ中ART抽籤テーブル(CZ1用)及びCZ中ART抽籤テーブル(CZ2用)から明らかなように、CZ1及びCZ2では前半部のランク(モード又はポイント)が上がるほど、ART抽籤に当籤し易くなる。 As is clear from the CZ medium ART lottery table (for CZ1) and the CZ medium ART lottery table (for CZ2), in CZ1 and CZ2, the higher the rank (mode or point) in the first half, the easier it is to win the ART lottery.

図44Cに示すCZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)は、内部当籤役と、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ1,CZ2共通 後半バトル中用)から明らかなように、CZ1及びCZ2の後半部において、レア役(サブフラグ「弱チェリー」、「サボテン」又は「強チェリー」に対応する役)が内部当籤役として決定されると、所定の確率でART抽籤に当籤する。 The CZ middle ART lottery table (common to CZ1 and CZ2, for the second half of the battle) shown in FIG. 44C defines the correspondence relationship between the internal winning combination, the result of the ART lottery (whether or not there is a win), and the information of the lottery value associated with each lottery result. As is clear from the CZ medium ART lottery table (common to CZ1 and CZ2, for the second half of the battle), in the second half of CZ1 and CZ2, when a rare combination (a combination corresponding to the sub-flag "weak cherry", "cactus" or "strong cherry") is determined as an internal winning combination, the ART lottery is won with a predetermined probability.

図45に示すCZ中ART抽籤テーブル(CZ3用)は、CZ3の消化ゲーム数と内部当籤役との各組合せと、ART抽籤の結果(当籤の有無)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CZ中ART抽籤テーブル(CZ3用)から明らかなように、本実施形態では、CZ3中においてART抽籤に当籤すると必ずCTにも当籤する。 The CZ medium ART lottery table (for CZ3) shown in FIG. 45 defines the correspondence between each combination of the number of games played in CZ3 and the internal winning combination, the result of the ART lottery (whether or not there is a win), and the information of the lottery value associated with each lottery result. As is clear from the ART lottery table in CZ (for CZ3), in this embodiment, when the ART lottery is won in CZ3, CT is always won.

<通常ART中の遊技性>
次に、図46A及び46Bを参照して、遊技ART中の遊技の流れについて説明する。本実施形態のパチスロ1では、上述のように、ART遊技状態として、通常ARTとCTとが設けられ(図14A及び14B参照)、CT中を上乗せチャンスゾーンとしている。それゆえ、本実施形態では、遊技者は、通常ART中の遊技において、CTへの移行を目指して遊技を行うことになる。
<Playability during normal ART>
Next, with reference to FIGS. 46A and 46B, the game flow during game ART will be described. In pachi-slot 1 of the present embodiment, as described above, normal ART and CT are provided as ART gaming states (see FIGS. 14A and 14B), and during CT is an additional chance zone. Therefore, in the present embodiment, the player plays the game aiming at transition to CT in the game during normal ART.

[通常ARTからCTへの移行態様]
図46Aは、通常ARTからCTへの遊技状態の移行態様を示す図である。本実施形態のパチスロ1では、図46Aに示すように、通常ART中に行われるCT抽籤に当籤した場合、遊技状態が通常ARTからCTに移行する。なお、本実施形態のパチスロ1は、図46Aに示すように、通常ART中に行われる様々な抽籤に影響を与えるパラメータとして、ARTレベル及びCT抽籤状態が設けられる。
[Mode of transition from normal ART to CT]
FIG. 46A is a diagram showing a mode of transition of game state from normal ART to CT. In pachi-slot 1 of the present embodiment, as shown in FIG. 46A, when the CT lottery performed during normal ART is won, the game state shifts from normal ART to CT. As shown in FIG. 46A, the pachi-slot 1 of the present embodiment is provided with ART level and CT lottery status as parameters that affect various lotteries that are normally performed during ART.

ARTレベルとしては、レベル1~レベル4の4段階のレベルが設けられ、このARTレベルは、主に通常ART中の継続(消化)ゲーム数に基づいて制御(決定)される。そして、ARTレベルは、CT抽籤状態の決定や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 Four ART levels, Level 1 to Level 4, are provided as ART levels, and these ART levels are controlled (determined) mainly based on the number of continuous (completed) games during normal ART. The ART level affects determination of CT lottery status, flag conversion lottery during normal ART, and the like, which will be described later.

CT抽籤状態としては、低確率、通常、高確率及び超高確率の4段階の状態が設けられ、CT抽籤状態は、主に、ARTレベルや通常ART中の内部当籤役などに基づいて制御(決定)される。そして、CT抽籤状態は、通常ART中に行うCT抽籤や後述する通常ART中のフラグ変換抽籤などに対して影響を与える。 As the CT lottery state, four stages of low probability, normal, high probability, and ultra-high probability are provided, and the CT lottery state is mainly controlled (determined) based on the ART level, the internal winning combination in the normal ART, and the like. The CT lottery state affects the CT lottery performed during the normal ART, the flag conversion lottery during the normal ART described later, and the like.

[通常ART中のフラグ変換]
上述のように、本実施形態のパチスロ1では、RT4状態中、すなわち、ART遊技状態中に、内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行い、その抽籤結果に応じて特別な特典(例えば、ARTゲーム数の上乗せやCT当籤)を付与する。図46Bは、通常ART中に行われるフラグ変換抽籤の手法の概要を示す図である。
[Flag conversion during normal ART]
As described above, in Pachi-Slot 1 of the present embodiment, when any one of the internal winning hands "F_Ten Chillilip", "F_1 Chillilip", and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is independently determined as an internal winning combination during the RT4 state, that is, during the ART gaming state, a flag conversion lottery is performed, and a special privilege (for example, an increase in the number of ART games) is performed according to the lottery result. Give a ride or CT win). FIG. 46B is a diagram showing an overview of the method of flag conversion lottery that is normally performed during ART.

本実施形態では、図46Bに示すように、通常ART中において、ARTレベル及びCT抽籤状態を参照して、フラグ変換抽籤が行われる。その結果、フラグ変換抽籤に当籤した場合には、特別な特典を付与するとともに、略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどを有効ライン上に停止表示させるためのナビ(例えば、順押しで所定の図柄を狙わせる旨の情報の報知)が行われる。一方、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを有効ライン上に停止表示させるためのナビ(例えば、順押し以外の押し順の報知)が行われる。 In this embodiment, as shown in FIG. 46B, during normal ART, the flag conversion lottery is performed with reference to the ART level and the CT lottery state. As a result, when the flag conversion lottery is won, a special privilege is given, and navigation (for example, notification of information to the effect that a predetermined pattern is aimed at by pressing forward) is performed for stopping and displaying a pattern combination related to the abbreviated name 'three consecutive chiririp' and a symbol combination related to the abbreviated name 'reach eye' on the effective line. On the other hand, if the flag conversion lottery is not won, navigation (for example, notification of the pressing order other than the forward pressing) is performed to stop and display the symbol combination associated with the abbreviated name "replay" on the active line.

そして、遊技者がこの報知(ナビ)に従い停止操作を行うと、報知内容に応じた図柄組合せが有効ライン上に停止表示される。具体的には、フラグ変換抽籤に当籤した場合には略称「3連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどが有効ライン上に停止表示され、フラグ変換抽籤に非当籤であった場合には略称「リプレイ」に係る図柄組合せが有効ライン上に停止表示される。 When the player performs a stop operation in accordance with this notification (navigation), the symbol combination corresponding to the content of the notification is stopped and displayed on the active line. Specifically, when the flag conversion lottery is won, the symbol combination related to the abbreviated name 'triple chililip', the symbol combination related to the abbreviated name 'reach eye', etc. are stop-displayed on the active line, and when the flag conversion lottery is not won, the symbol combination related to the abbreviated name 'replay' is stop-displayed on the active line.

<通常ART中に用いる各種データテーブル>
次に、図47~図51を参照して、通常ART中の抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables normally used during ART>
Next, various data tables used in lottery processing during normal ART will be described with reference to FIGS. 47 to 51. FIG. Various data tables described below are stored in the main ROM 102 .

[ART中フラグ変換抽籤テーブル]
図47A及び47Bは、通常ART中に行われるフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。
[Art medium flag conversion lottery table]
47A and 47B are configuration diagrams of the during-ART flag conversion lottery table used in the flag conversion lottery normally performed during ART.

本実施形態に係るパチスロ1では、通常ART中のフラグ変換抽籤を2段階で行う。具体的には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤した場合、まず、1段階目のフラグ変換抽籤が行われ、この1段階目のフラグ変換抽籤に当籤すると、その後、2段階目のフラグ変換抽籤が行われる。そして、この2段階目のフラグ変換抽籤に当籤すると、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」がサブフラグEX「3連チリリプ」に変換される。一方、1段階目のフラグ変換抽籤又は2段階目のフラグ変換抽籤が非当籤であった場合には、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」はサブフラグEX「リプレイ」に変換される(通常のリプレイ役として扱う)。なお、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合には、2段階目のフラグ変換抽籤のみが行われる。 In the pachi-slot 1 according to this embodiment, the flag conversion lottery in the normal ART is performed in two stages. Specifically, when the internal winning combination "F_probable Chillip" or "F_1 probable Chilelip" is won, the first stage flag conversion lottery is performed first, and when the first stage flag conversion lottery is won, the second stage flag conversion lottery is performed. Then, when the second-stage flag conversion lottery is won, the internal winning combination "F_probable Chiririp" or "F_1 probable Chiririp" is converted into the sub-flag EX "Triple Chiririp". On the other hand, when the flag conversion lottery of the first stage or the flag conversion lottery of the second stage is not won, the internal winning combination "F_probable Chillip" or "F_1 probable Chillip" is converted to the sub-flag EX "Replay" (treated as a normal replay combination). If any one of the internal winning combinations “F_Reach-th Lip A” to “F_Reach-th Lip D” is won, only the second-stage flag conversion lottery is performed.

図47Aは、1段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図であり、図47Bは、2段階目のフラグ変換抽籤で用いられるART中フラグ変換抽籤テーブルの構成図である。 47A is a configuration diagram of the flag conversion lottery table during ART used in the first stage flag conversion lottery, and FIG. 47B is a configuration diagram of the flag conversion lottery table during ART used in the second stage flag conversion lottery.

図47Aに示すART中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」又は「F_1確チリリプ」)と、1段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り(仮))と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The in-ART flag conversion lottery table shown in FIG. 47A defines the correspondence relationship between the internal winning combination (“F_probable Chillip” or “F_1 probable Chillip”), the lottery result of the first-stage flag conversion lottery (no conversion/with conversion (provisional)), and the information of the lottery value associated with each lottery result.

図47Bに示すART中フラグ変換抽籤テーブルは、内部当籤役とARTレベルとCT抽籤状態との各組合せと、2段階目のフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、通常ARTにおいて1回、CTに当籤するまでの遊技では、図47B中の項目「ARTレベル」の「初回(一度CTに当籤するまで)」欄のテーブルが参照される。 The in-ART flag conversion lottery table shown in FIG. 47B defines the correspondence between each combination of the internal winning combination, the ART level, and the CT lottery status, the lottery result (without conversion/with conversion) of the second stage flag conversion lottery, and the information of the lottery value associated with each lottery result. In addition, in the game until the CT is won once in the normal ART, the table in the column "first time (until the CT is won once)" in the item "ART level" in FIG. 47B is referred to.

本実施形態において、図47A及び47Bに示すように、ART中フラグ変換抽籤テーブルのそれぞれを用いた段階目及び2段階目のフラグ変換抽籤では、確率分母が「256」となる乱数値(0~255)を用いて抽籤が行われる。それゆえ、本実施形態では、上述した2段階のフラグ変換抽籤は、確率分母が「65536」となる乱数値を用いて一回抽籤を行う場合と実質同一の抽籤であるとみなすことができる。 In the present embodiment, as shown in FIGS. 47A and 47B, in the flag conversion lotteries at the second stage and the second stage using the ART medium flag conversion lottery tables, random numbers (0 to 255) with a probability denominator of "256" are used. Therefore, in the present embodiment, the two-step flag conversion lottery described above can be regarded as substantially the same lottery as the one-time lottery using random numbers with a probability denominator of "65536".

近年のパチスロでは、従来、副制御基板72側(以下、「サブ側」という)で行っていた出玉に関する抽籤(ART抽籤など)を主制御基板71側(以下、「メイン側」という)で行うことが求められている。しかしながら、メイン側の記憶手段(メインROM102)の容量が小容量に制限されているため、処理容量の増加を抑えつつ遊技性を損なうことのない抽籤を可能にする仕組みが求められている。 In recent pachislot machines, lotteries related to payout balls (such as ART lotteries), which were conventionally performed on the sub-control board 72 side (hereinafter referred to as "sub-side"), are required to be performed on the main control board 71 side (hereinafter referred to as "main side"). However, since the capacity of the main storage means (main ROM 102) is limited to a small capacity, there is a demand for a mechanism that enables lottery without impairing game playability while suppressing an increase in processing capacity.

この点に関して、本実施形態のパチスロ1では、確率分母が「256」となる抽籤を2段階で行うことにより、確率分母が「65536」となる抽籤を行うことができるので、抽籤処理に係るメイン側の容量の増加を抑えることができる。また、2段階目の抽籤では、ARTレベルやCT抽籤状態などを参照するので、内部当籤役だけでなく現在の状態に応じたフラグ変換抽籤を行うことができ、その結果、多様な遊技性を持ったフラグ変換抽籤を行うことができる。 Regarding this point, in the pachi-slot machine 1 of the present embodiment, lottery with a probability denominator of ``256'' is performed in two stages, so that a lottery with a probability denominator of ``65536'' can be performed. In the lottery at the second stage, since the ART level, the CT lottery state, etc. are referred to, the flag conversion lottery can be performed not only according to the internal winning combination but also the current state, and as a result, the flag conversion lottery with various game characteristics can be performed.

[ARTレベル決定テーブル]
図48A及び48Bは、ARTレベルを決定する際に用いられるARTレベル決定テーブルの構成図である。なお、ARTレベルの決定処理は、ART遊技状態への移行が決まったART当籤時、及び、通常ART中に行われる。図48Aは、ART当籤時に用いられるARTレベル決定テーブルの構成図であり、図48Bは、通常ART中に用いられるARTレベル決定テーブルの構成図である。
[ART level decision table]
48A and 48B are configuration diagrams of ART level determination tables used when determining ART levels. ART level determination processing is performed at the time of ART winning when the transition to the ART gaming state is determined, and during normal ART. FIG. 48A is a configuration diagram of an ART level determination table used at the time of ART winning, and FIG. 48B is a configuration diagram of an ART level determination table used during normal ART.

図48Aに示すARTレベル決定テーブルは、ARTレベル1~4(抽籤結果)と、各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。なお、本実施形態では、ART当籤時にフリーズが発生している場合には、ARTレベルとしてARTレベル2が決定される。 The ART level determination table shown in FIG. 48A defines correspondence relationships between ART levels 1 to 4 (lottery results) and lottery value information associated with each ART level. In the present embodiment, ART level 2 is determined as the ART level when freezing occurs at the time of ART winning.

図48Bに示すARTレベル決定テーブルは、現在のARTレベルと通常ARTの経過(消化)ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。また、図48Bに示すARTレベル決定テーブルは、現在のARTレベルとCT突入時の通常ARTの経過ゲーム数との各組合せと、移行先の各種ARTレベルと、移行先の各ARTレベルに対応付けられた抽籤値の情報との対応関係を規定する。すなわち、通常ART中では、通常ARTの経過(消化)ゲーム数が所定ゲーム数に到達したタイミングでARTレベルが移行可能となるだけでなく、通常ART中においてCTに突入したタイミングにおいてもARTレベルが移行可能となる。 The ART level determination table shown in FIG. 48B defines the correspondence between each combination of the current ART level and the number of games played (completed) of the normal ART, various ART levels to be transitioned to, and lottery value information associated with each ART level to be transitioned to. In addition, the ART level determination table shown in FIG. 48B defines the correspondence relationship between each combination of the current ART level and the number of games that have passed in the normal ART at the time of entering the CT, various ART levels to be transferred, and lottery value information associated with each ART level to be transferred. That is, during the normal ART, not only the ART level can be shifted at the timing when the number of elapsed (completed) games of the normal ART reaches the predetermined number of games, but also the ART level can be shifted at the timing when entering CT during the normal ART.

[通常ART中高確率抽籤テーブル]
図49は、通常ART中においてCT抽籤状態を決定する際に用いられる通常ART中高確率抽籤テーブルの構成図である。
[Normal ART medium-high probability lottery table]
FIG. 49 is a configuration diagram of a high-probability lottery table during normal ART used when determining the CT lottery state during normal ART.

通常ART中高確率抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、移行先の各種CT抽籤状態と、各CT抽籤状態に対応付けられた抽籤値の情報との対応関係を規定する。なお、図49に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The normal ART medium-to-high probability lottery table defines the correspondence between each combination of the current CT lottery state and the internal winning combination, various CT lottery states to be shifted to, and lottery value information associated with each CT lottery state. The names of the internal winning combinations shown in FIG. 49 correspond to the names of the sub-flags described above.

通常ART中高確率抽籤テーブルから明らかなように、サブフラグ「3連チリリプ(3連チリリプA及び3連チリリプB)」やサブフラグ「リーチ目リプ(リーチ目リプ1~4)」に対応する内部当籤役が当籤している場合、CT抽籤状態が「低確率」に移行(転落)し易くなる。ただし、後述の図50に示すように、サブフラグ「3連チリリプ」や「リーチ目リプ」に対応する内部当籤役が当籤している場合には、CT抽籤状態が転落しても、CT抽籤に必ず当籤する構成になっている。 As is clear from the normal ART medium-high probability lottery table, when the internal winning combination corresponding to the sub-flag "triple chiririp (triple chiririp A and tricycle chiririp B)" and the sub-flag "reach eye pop (reach eye pop 1-4)" is won, the CT lottery state shifts (falls) to "low probability". However, as shown in FIG. 50, which will be described later, when an internal winning combination corresponding to the sub-flag "three consecutive Chiririp" or "reach-three rip" is won, the CT lottery is always won even if the CT lottery state falls.

[ART中CT抽籤テーブル]
図50は、通常ART中に行われるCT抽籤で用いられるART中CT抽籤テーブルの構成図である。
[CT lottery table in ART]
FIG. 50 is a configuration diagram of a CT lottery table during ART, which is used in a CT lottery usually performed during ART.

ART中CT抽籤テーブルは、現在のCT抽籤状態と内部当籤役との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT/高確率CT)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図50に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The CT lottery table during ART defines the correspondence between each combination of the current CT lottery state and the internal winning combination, various lottery results of the CT lottery (non-winning/normal CT/high-probability CT), and lottery value information associated with each lottery result. It should be noted that the names of the internal winning combinations shown in FIG. 50 correspond to the names of the sub-flags described above.

本実施形態において、内部当籤役として、サブフラグ「サボテン」、「弱チェリー」、「強チェリー」、「3連チリリプ(3連チリリプA及び3連チリリプB)」、「リーチ目リプ(リーチ目リプ1~4)」又は「BB」に対応する役が決定されている場合、ART中CT抽籤テーブルを用いたCT抽籤処理では、確率分母が「256」となる範囲の乱数値を用いたCT抽籤が行われる。また、内部当籤役としてこれらの役以外の内部当籤役(例えば、サブフラグ「リプレイ」、「共通ベル」、「押し順ベル」などに対応する役)が決定されている場合には、ART中CT抽籤テーブルを用いたCT抽籤処理において、確率分母が「65536」となる範囲の乱数値を用いたCT抽籤が行われる。 In the present embodiment, when a combination corresponding to the sub-flags "Cactus", "Weak Cherry", "Strong Cherry", "Triple Chilli Lip (Triple Chilli Lip A and Triple Chilli Lip B)", "Reach Chilli Lip (Chilli Chilli Lips 1 to 4)" or "BB" is determined as the internal winning combination, the CT lottery process using the CT lottery table in ART uses a random value with a probability denominator of "256". A CT lottery will be held. In addition, when an internal winning combination other than these winning combinations (for example, a combination corresponding to the sub-flag "replay", "common bell", "push order bell", etc.) is determined as the internal winning combination, CT lottery using a random value in the range where the probability denominator is "65536" is performed in the CT lottery process using the CT lottery table in ART.

なお、本実施形態のパチスロ1では、CTとして「通常CT」及び「高確率CT」と称する2種類のCTを設ける。通常CTと高確率CTとでは、CT(上乗せチャンスゾーン)中に上乗せされるARTゲーム数の期待度が互いに異なり、高確率CTは、通常CTに比べて多くのARTゲーム数が上乗せされ易いCTである(後述の図55参照)。 In addition, in the pachi-slot machine 1 of the present embodiment, two types of CT called "normal CT" and "high-probability CT" are provided as CT. Normal CT and high-probability CT are different in the degree of expectation of the number of ART games to be added during CT (additional chance zone), and high-probability CT is a CT in which a large number of ART games are likely to be added compared to normal CT (see FIG. 55 described later).

[通常ART中上乗せ抽籤テーブル]
図51は、通常ART中に行われるARTゲーム数の上乗せ抽籤で用いられる通常ART中上乗せ抽籤テーブルの構成図である。なお、図51に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal ART extra lottery table]
FIG. 51 is a configuration diagram of a normal ART extra lottery table used in an ART game extra lottery performed during a normal ART. The names of the internal winning combinations shown in FIG. 51 correspond to the names of the sub-flags described above.

通常ART中上乗せ抽籤テーブルは、内部当籤役と、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10G~300G)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal ART extra lottery table defines correspondence relationships among internal winning combinations, various lottery results of the extra lottery (non-winning/additional 10G to 300G), and lottery value information associated with each lottery result.

<CT中の遊技性>
次に、図52A~52Cを参照して、CT中の遊技の流れについて説明する。なお、図52A及び52Bは、主に、サブフラグEX「3連チリリプ」当籤時におけるCT中の遊技フローの概要を示す図であり、図52Cは、CT中に行われるフラグ変換処理の概要を示す図である。
<Playability during CT>
Next, the game flow during CT will be described with reference to FIGS. 52A to 52C. 52A and 52B mainly show an overview of the game flow during CT when the sub-flag EX "Triple Chillirip" is won, and FIG. 52C shows an overview of the flag conversion process performed during CT.

[CT中の遊技内容]
本実施形態のパチスロ1において、CTでは、1セット8回(8ゲーム)の遊技が行われる。CT期間中には、毎ゲーム、内部当籤役に基づいて、ARTゲーム数の上乗せ抽籤が行われる。そして、その上乗せ抽籤に当籤した場合には、CT遊技の単位遊技数(ゲーム数)の減算は行われず、一方、上乗せ抽籤が非当籤であった場合には、CT遊技の単位遊技数(ゲーム数)の減算が行われる。それゆえ、CT期間中において、ARTゲーム数が上乗せされた遊技では、CTが終了することはなく、同一のセット内でARTゲーム数が上乗せされない遊技が8回実施されると、CTが終了する。
[Game content during CT]
In pachi-slot 1 of the present embodiment, one set of eight games (eight games) is played in CT. During the CT period, a lottery for adding the number of ART games is performed every game based on the internal winning combination. When the additional lottery is won, the unit game number (the number of games) of the CT game is not subtracted, while when the additional lottery is not won, the unit game number (the number of games) of the CT game is subtracted. Therefore, during the CT period, the CT is not ended in the game with the number of ART games added, and when the game without the number of ART games is performed eight times in the same set, the CT is finished.

また、本実施形態では、図52A及び52Bに示すように、CT期間中にサブフラグEX「3連チリリプ」が当籤した場合、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤した場合、1セット8回のCT遊技が再セット(ストック)される。そして、この再セット(ストック)されたCT遊技のセットは、当該CT遊技のセットが終了した後に開始される。 In addition, in this embodiment, as shown in FIGS. 52A and 52B, when the sub-flag EX "three consecutive Chiriripu" is won during the CT period, that is, when the internal winning combination "F_Ten Chiriripu" or "F_1 Chiriripu" is won and the flag conversion lottery is won, one set of eight CT games is reset (stocked). And, the set of this reset (stocked) CT game is started after the set of the CT game is finished.

例えば、同一セット内でARTゲーム数の上乗せ抽籤に非当籤である単位遊技が7回行われた後、ARTゲーム数が上乗せされないCT遊技が1回行われるとCTが終了するが、このゲームにおいてサブフラグEX「3連チリリプ」が当籤していると、CT遊技の再セットが行われる。その結果、CT遊技が再セットされた後、ARTゲーム数の上乗せ抽籤に非当籤である単位遊技が8回行われるまでCTが終了しないことになる。それゆえ、CTの遊技期間は、サブフラグEX「3連チリリプ」が当籤するほど長くなる。 For example, after seven unit games that are not won in the lottery adding the number of ART games in the same set, the CT ends when the CT game in which the number of ART games is not added is played once, but if the sub-flag EX ``triple chirrip'' is won in this game, the CT game is reset. As a result, after the CT game is reset, the CT does not end until eight unit games that are non-winning in the extra lottery for the number of ART games are performed. Therefore, the game period of CT becomes longer as the sub-flag EX "triple chirrip" wins.

[CT中のフラグ変換]
次に、図52Cを参照して、CT中に行われるフラグ変換抽籤の手法について説明する。上述のように、本実施形態では、CT期間中にサブフラグEX「3連チリリプ」が当籤すると(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤すると)、CTが再セット(ストック)される。また、後述の図54のCT中フラグ変換抽籤テーブルに示すように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。すなわち、本実施形態では、CT中において、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、CTが必ず再セットされる。
[Flag conversion during CT]
Next, with reference to FIG. 52C, a method of flag conversion lottery performed during CT will be described. As described above, in the present embodiment, when the sub-flag EX "Triple Chillirip" is won during the CT period (when the internal winning combination "F_Turned Chillirip" or "F_1 Chillirip" is won and the flag conversion lottery is won), the CT is reset (stocked). In addition, as shown in the CT flag conversion lottery table of FIG. 54 described later, when the internal winning combination "F_definite Chiririp" or "F_1 certain Chiririp" is won during CT, the flag conversion lottery is always won (always converted to the sub-flag EX "triple Chiririp"). That is, in the present embodiment, when the internal winning combination "F_Ten Chillirip" or "F_1 Chillirip" is won during the CT, the CT is always reset.

また、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが当籤した場合におけるフラグ変換抽籤では、3種類のフラグ変換テーブル(テーブル0~2)に基づいて、フラグ変換抽籤の当籤確率が制御される。具体的には、図52Cに示すように、テーブル0はサブフラグEX「リーチ目リプ」に変換される確率が最も低いフラグ変換テーブルであり、テーブル1はサブフラグEX「リーチ目リプ」に変換される確率が次に低いフラグ変換テーブルであり、テーブル2はサブフラグEX「リーチ目リプ」に変換される確率が最も高いフラグ変換テーブルである。なお、CT中にサブフラグEX「リーチ目リプ」に当籤すると、後述の図56のCT中セット数上乗せ抽籤テーブルに示すように、CTが新たに付与される。 In addition, in the flag conversion lottery when any one of the internal winning combinations “F_Reach-th Lip A” to “F_Reach-th Lip D” is won, the winning probability of the flag conversion lottery is controlled based on three types of flag conversion tables (tables 0 to 2). Specifically, as shown in FIG. 52C , Table 0 is a flag conversion table with the lowest probability of conversion to the sub-flag EX “Reach-th item”, Table 1 is a flag conversion table with the next lowest probability of conversion to the sub-flag EX “Reach-th item”, and Table 2 is a flag conversion table with the highest probability of conversion to the sub-flag EX “Reach-th item”. Incidentally, if the sub-flag EX "Reaching eyes" is won during CT, a new CT is given as shown in the later-described lottery table with the number of sets added during CT in FIG.

また、本実施形態において、通常CTでは、図52Cに示すように、ARTレベルに基づいてフラグ変換テーブルが決定される。一方、高確率CTでは、ARTレベルに関係なく、フラグ変換テーブルとして、テーブル0が必ず決定される。 Also, in this embodiment, in normal CT, the flag conversion table is determined based on the ART level, as shown in FIG. 52C. On the other hand, in high-probability CT, table 0 is always determined as the flag conversion table regardless of the ART level.

<CT中に用いる各種データテーブル>
次に、図53~図56を参照して、CT中に行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used during CT>
Next, various data tables used in lottery processing performed during CT will be described with reference to FIGS. Various data tables described below are stored in the main ROM 102 .

[CT中テーブル抽籤テーブル]
図53は、3段階のフラグ変換テーブル(テーブル0~2)の中からフラグ変換抽籤に用いるテーブルを決定する際に用いられるCT中テーブル抽籤テーブルの構成図である。
[CT table lottery table]
FIG. 53 is a configuration diagram of a CT table lottery table used when determining a table to be used for flag conversion lottery from among three stages of flag conversion tables (tables 0 to 2).

CT中テーブル抽籤テーブルは、ARTレベルやこれから実行するCTの種別などの各状態と、フラグ変換テーブル(テーブル0~2)の種別と、各種別に対応付けられた抽籤値の情報との対応関係を規定する。なお、CT中テーブル抽籤テーブルは、CT抽籤に当籤してCTに移行することが決定された時、又は、CTの開始時に参照される。 The CT table lottery table defines the correspondence between each state such as the ART level and the type of CT to be executed from now on, the type of the flag conversion table (tables 0 to 2), and the information of the lottery value associated with each type. The table lottery table during CT is referred to when the CT lottery is won and it is decided to move to CT, or when CT is started.

[CT中フラグ変換抽籤テーブル]
図54は、CT中に行われるフラグ変換抽籤で用いられるCT中フラグ変換抽籤テーブルの構成図である。
[CT flag conversion lottery table]
FIG. 54 is a configuration diagram of a during-CT flag conversion lottery table used in a flag conversion lottery performed during CT.

CT中フラグ変換抽籤テーブルは、内部当籤役(「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれか)と、各フラグ変換テーブル(テーブル0~2)におけるフラグ変換抽籤の抽籤結果(変換無し/変換有り)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。CT中フラグ変換抽籤テーブルから明らかなように、CT中に内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する(サブフラグEX「3連チリリプ」に必ず変換される)。 The during-CT flag conversion lottery table defines the correspondence relationship between the internal winning combinations (one of "F_probable Chiririp", "F_1 certainty Chiririp", and "F_reaching lip A" to "F_reaching rip D"), the lottery results (without conversion/with conversion) of the flag conversion lottery in each flag conversion table (tables 0 to 2), and the information of the lottery value associated with each lottery result. . As is clear from the flag conversion lottery table during CT, when the internal winning combination "F_certain Chiririp" or "F_1 certain Chiririp" wins during CT, the flag conversion lottery is always won (always converted to sub-flag EX "Triple Chiririp").

[CT中上乗せ抽籤テーブル]
図55は、CT中に行われるARTゲーム数の上乗せ抽籤で用いられるCT中上乗せ抽籤テーブルの構成図である。
[Additional lottery table during CT]
FIG. 55 is a configuration diagram of an additional lottery table during CT used in an additional lottery for the number of ART games performed during CT.

CT中上乗せ抽籤テーブルは、現在のCT状態と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/上乗せ10ゲーム/…/上乗せ300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図55に示す内部当籤役の名称は、上述したサブフラグの名称に対応し、図55に示す内部当籤役(サブフラグ)以外の役が内部当籤した場合には、CT中の上乗せ抽籤に当籤することはない。 The CT extra lottery table defines the correspondence between each combination of the current CT state and the internal winning combination, various lottery results of the extra lottery (non-winning/additional 10 games/.../additional 300 games), and information on the lottery value associated with each lottery result. The names of the internal winning combinations shown in FIG. 55 correspond to the names of the sub-flags described above, and when a combination other than the internal winning combinations (sub-flags) shown in FIG.

また、本実施形態の通常CT中における上乗せ抽籤では、サブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数に応じて上乗せゲーム数の付与形態が変化する。 In addition, in the additional lottery during the normal CT of the present embodiment, the number of additional games is given in accordance with the number of wins of the sub-flag "three consecutive Chiriripu" (internal winning combination "F_definite Chiriripu" or "F_1 certainty Chiriripu").

具体的には、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が1~8回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はそれぞれ10ゲーム及び20ゲームとなる。それゆえ、この場合には、ARTの上乗せゲーム数として10ゲームが決定され易くなる。また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が9~16回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに20ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」に対応する上乗せゲーム数(抽籤結果)が20ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として20ゲームが決定され易くなる。 Specifically, when the number of wins for the sub-flag “Triple Chillirip” in the same CT set is 1 to 8, the numbers of additional games given by the lottery results “Addition_10G” and “Addition_20G” shown in FIG. 55 are 10 games and 20 games, respectively. Therefore, in this case, 10 games are likely to be determined as the number of additional games for ART. In addition, when the number of wins of the sub-flag "Triple Chillirip" in the same CT set is 9 to 16 times, the number of additional games given by the lottery results "Addition_10G" and "Addition_20G" shown in FIG. 55 is both 20 games. In other words, the number of additional games (lottery result) corresponding to the lottery value "very high" of the sub-flag "three consecutive chirrip" in FIG. 55 is promoted to 20 games. Therefore, in this case, 20 games are likely to be determined as the number of additional games for ART.

また、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が17~24回である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに30ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が30ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「30ゲーム」が決定され易くなる。さらに、同一のCTセット中におけるサブフラグ「3連チリリプ」の当籤回数が25回以上である場合には、図55中に示す抽籤結果「上乗せ_10G」及び「上乗せ_20G」で付与される上乗せゲーム数はともに50ゲームとなる。すなわち、図55中のサブフラグ「3連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数(抽籤結果)が50ゲームに昇格する。それゆえ、この場合には、ARTの上乗せゲーム数として「50ゲーム」が決定され易くなる。 Further, when the number of wins for the sub-flag "Triple Chillirip" in the same CT set is 17 to 24 times, the number of additional games given by the lottery results "Addition_10G" and "Addition_20G" shown in FIG. 55 is both 30 games. That is, the number of additional games (lottery result) corresponding to the lottery values "extremely high" and "extremely low" of the sub-flag "three consecutive chirrip" in FIG. 55 is promoted to 30 games. Therefore, in this case, "30 games" is likely to be determined as the number of games to be added to ART. Furthermore, when the number of wins for the sub-flag "Triple Chillirip" in the same CT set is 25 or more, the number of additional games given by the lottery results "Addition_10G" and "Addition_20G" shown in FIG. 55 are both 50 games. That is, the number of additional games (lottery result) corresponding to the lottery values "extremely high" and "extremely low" of the sub-flag "three consecutive chirrip" in FIG. 55 is promoted to 50 games. Therefore, in this case, "50 games" is likely to be determined as the number of games to be added to ART.

上述のように、本実施形態のパチスロ1では、CT中のサブフラグ「3連チリリプ」の当籤回数に応じて1回の上乗せ抽籤により上乗せできるARTゲーム数を増やすことが可能になる。また、上述のように、本実施形態では、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、さらに、サブフラグEX「3連チリリプ」に当籤するとCTの再セット(ストック)が行われる。それゆえ、本実施形態では、遊技者に対して、CTが継続するほど、1ゲーム当りの上乗せ量の増加に対する期待を抱かせることができ、CT中の興趣を向上させることができる。また、1ゲーム当りの上乗せ量を増やす契機となるサブフラグ「3連チリリプ」の当籤回数は、CT1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間において、利益のバランスをとることができる。 As described above, in the pachislot 1 of the present embodiment, it is possible to increase the number of ART games that can be added by one additional lottery according to the number of wins of the sub-flag "Triple Chiririp" in CT. Also, as described above, in the present embodiment, as long as the number of ART games is added, the CT does not end, and furthermore, when the sub-flag EX "triple chirrip" is won, the CT is reset (stocked). Therefore, in the present embodiment, the more the CT continues, the more the player can expect an increase in the amount of addition per game, and the interest during the CT can be improved. In addition, since the number of wins of the sub-flag ``triple chilli-rip'', which triggers an increase in the amount added per game, is a number (9 times or more) greater than the number of basic games (8 times) for one set of CT, it is possible to prevent excessive profit from being given to the player and balance the profits between the player and the game parlor.

なお、本実施形態では、上述したサブフラグ「3連チリリプ」(内部当籤役「F_確チリリプ」又は「F_1確チリリプ」)の当籤回数は、同一のCTセット中において計数された回数とするが、本発明はこれに限定されない。例えば、CT中に行われるセット数上乗せ抽籤に当籤した場合に付与される新たなCTも「同一のCTセット中」に含めるようにしてもよい。 In the present embodiment, the number of wins of the above-described sub-flag “Triple Chiririp” (internal winning combination “F_Ten Chiririp” or “F_1 Chillirip”) is the number of times counted in the same CT set, but the present invention is not limited to this. For example, a new CT that is awarded when winning a lottery to increase the number of sets performed during the CT may also be included in “in the same CT set”.

[CT中セット数上乗せ抽籤テーブル]
図56は、CT中に行われるCTセットの上乗せ抽籤で用いられるCT中セット数上乗せ抽籤テーブルの構成図である。
[Lottery table with added number of sets in CT]
FIG. 56 is a configuration diagram of a number-of-sets-in-CT-additional lottery table used in an additional lottery for CT sets performed during CT.

CT中セット数上乗せ抽籤テーブルは、現在のCT状態と内部当籤役(サブフラグ「リーチ目リプ(リーチ目リプ1~4)」)との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The number-of-sets-in-CT-additional-lottery-lottery-table defines the correspondence between each combination of the current CT state and the internal winning combination (sub-flag “Reach-eye Lip (Reach-eye Lip 1 to 4)”), various lottery results of the additional lottery (Non-winning/Normal CT winning/High-probability CT winning), and lottery value information associated with each lottery result.

CT中セット数上乗せ抽籤テーブルから明らかなように、CT中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかに当籤すると、CTセットの上乗せ抽籤に必ず当籤する(CTのセットが必ずストックされる)。なお、ストックされたCTのセットは、現在作動中のCTのセットが終了した後に開始される。 As is clear from the lottery table for adding the number of sets during CT, when any of the internal winning combinations "F_Reach Lip A" to "F_Reach Lip D" are won during CT, the CT set extra lottery is always won (CT sets are always stocked). It should be noted that the set of the stocked CT is started after the end of the set of the CT currently in operation.

<ボーナス状態中の遊技性>
次に、図57A~57Cを参照して、ボーナス状態中の遊技の流れについて説明する。図57Aは、一般遊技状態(ART非当籤)中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Bは、通常ART中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図57Cは、CT中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図である。
<Playability during bonus state>
Next, with reference to FIGS. 57A to 57C, the game flow during the bonus state will be described. 57A is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal game state (ART non-winning), FIG. 57B is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal ART, and FIG. 57C is a diagram showing the flow of the game when the game state shifts to the bonus state during CT.

なお、本実施形態のパチスロ1では、図57A~57Cに示すように、遊技性の面において、ボーナスの種別として通常BBと特殊BBとを設け、ボーナス状態への移行時にこのボーナスの種別が決定される。この際、特殊BBが決定された場合には、ボーナス状態の終了後、遊技状態はART準備状態を経由してCTに移行する。一方、通常BBが決定された場合には、移行先の遊技状態は、ボーナス状態に移行する前の状態に応じて異なる。 As shown in FIGS. 57A to 57C, in the pachi-slot 1 of the present embodiment, normal BB and special BB are provided as bonus types, and the bonus type is determined when transitioning to the bonus state. At this time, when the special BB is determined, after the bonus state ends, the game state shifts to CT via the ART preparation state. On the other hand, when normal BB is determined, the transition destination game state differs depending on the state before transition to the bonus state.

遊技状態が一般遊技状態から通常BBに移行した場合、図57Aに示すように、通常BB中の遊技では、内部当籤役に基づいてART抽籤が行われる。そして、このART抽籤に当籤すると、ボーナス状態の終了後、遊技状態がART準備状態を経由して通常ARTに移行する。なお、この場合、ART抽籤に当籤した後のボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤が行われる。 When the game state shifts from the normal game state to the normal BB, as shown in FIG. 57A, in the game during the normal BB, an ART lottery is performed based on the internal winning combination. Then, when the ART lottery is won, the game state shifts to the normal ART via the ART preparation state after the bonus state ends. In this case, in the game during the bonus state after winning the ART lottery, a lottery with the number of ART games added is performed.

遊技状態が通常ARTから通常BBに移行した場合、図57Bに示すように、通常BBの終了時にCT抽籤が行われる。このCT抽籤の当籤確率は50%であり、当籤するとボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。一方、CT抽籤に非当籤である場合には、ボーナス状態の終了後に、遊技状態はART準備状態を経由して通常ARTに移行する。なお、通常ARTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the gaming state shifts from normal ART to normal BB, as shown in FIG. 57B, a CT lottery is performed at the end of normal BB. The winning probability of this CT lottery is 50%, and when the game is won, the game state shifts to CT via the ART preparation state after the bonus state ends. On the other hand, if the CT lottery is not won, the game state shifts to the normal ART via the ART preparation state after the bonus state ends. In addition, in the game during the bonus state shifted from the normal ART, a lottery for adding the number of ART games is also performed.

遊技状態がCTから通常BB又は特殊BBに移行した場合、図57Cに示すように、ボーナス状態の終了後に、遊技状態はART準備状態を経由してCTに移行する。なお、CTから移行したボーナス状態中の遊技では、ARTゲーム数の上乗せ抽籤も行われる。 When the game state shifts from CT to normal BB or special BB, as shown in FIG. 57C, after the bonus state ends, the game state shifts to CT via the ART preparation state. In addition, in the game during the bonus state shifted from CT, a lottery for adding the number of ART games is also performed.

<ボーナス状態中の遊技で用いる各種データテーブル>
続いて、図58~図60を参照して、ボーナス状態中の遊技で行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインROM102に格納される。
<Various data tables used in the game during the bonus state>
Next, with reference to FIGS. 58 to 60, various data tables used in the lottery process performed in the game during the bonus state will be described. Various data tables described below are stored in the main ROM 102 .

[ボーナス種別抽籤テーブル]
図58は、ボーナス種別(通常BB、特殊BB)を決定する際に用いられるボーナス種別抽籤テーブルの構成図である。
[Bonus type lottery table]
FIG. 58 is a configuration diagram of a bonus type lottery table used when determining bonus types (normal BB, special BB).

ボーナス種別抽籤テーブルは、ボーナス状態に移行する前の各遊技状態(CT及びそれ以外)と、各種抽籤結果(ボーナス種別:通常BB/特殊BB)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、ボーナス種別抽籤テーブルを参照したボーナス種別の決定処理は、ボーナス状態の開始時に行われる。 The bonus type lottery table defines correspondence between each game state (CT and other) before shifting to the bonus state, various lottery results (bonus type: normal BB/special BB), and lottery value information associated with each lottery result. Note that the bonus type determination process with reference to the bonus type lottery table is performed at the start of the bonus state.

[ボーナス中ARTゲーム数上乗せ抽籤テーブル]
図59は、ボーナス状態中の遊技で行われるART抽籤及びARTゲーム数の上乗せ抽籤で用いられるボーナス中ARTゲーム数上乗せ抽籤テーブルの構成図である。
[Lottery table with the number of ART games added during the bonus]
FIG. 59 is a configuration diagram of a bonus ART game number addition lottery table used in the ART lottery and the ART game number addition lottery performed in the game during the bonus state.

ボーナス中ARTゲーム数上乗せ抽籤テーブルは、現在のボーナス種別と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果(非当籤/5ゲーム/…/300ゲーム)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The number-of-bonus-ART-games-additional lottery table defines the correspondence between each combination of the current bonus type and internal winning combination, various lottery results of the additional lottery (non-winning/5 games/.../300 games), and lottery value information associated with each lottery result.

本実施形態では、ART非当籤の状態(一般遊技状態から移行した通常BBにおいて、ART抽籤に当籤するまでの状態)では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ART抽籤に用いられる。具体的には、ART非当籤の状態において、ボーナス中ARTゲーム数上乗せ抽籤テーブルを用いた抽籤により1ゲーム以上(図59に示す例では50ゲーム以上)の上乗せゲーム数が決定されると、ART抽籤に当籤するとともに、対応するゲーム数がARTゲーム数として付与される。一方、ART当籤後の状態では、ボーナス中ARTゲーム数上乗せ抽籤テーブルは、ARTゲーム数の上乗せ抽籤のみに用いられる。 In this embodiment, in the state of ART non-winning (the state until the ART lottery is won in the normal BB after shifting from the normal game state), the bonus ART game number addition lottery table is used for the ART lottery. Specifically, in the state of ART non-winning, when the number of games to be added is one or more (50 games or more in the example shown in FIG. 59) is determined by lottery using the ART game number addition lottery table during bonus, the ART lottery is won, and the corresponding number of games is given as the number of ART games. On the other hand, in the state after the ART winning, the bonus ART game number addition lottery table is used only for the ART game number addition lottery.

[ボーナス終了時CT抽籤テーブル]
図60は、ボーナス状態の終了時に行われるCT抽籤で用いられるボーナス終了時CT抽籤テーブルの構成図である。
[CT lottery table at the end of the bonus]
FIG. 60 is a configuration diagram of a CT lottery table at the end of the bonus used in the CT lottery performed at the end of the bonus state.

ボーナス終了時CT抽籤テーブルは、ボーナス種別(通常BB、特殊BB)とボーナス状態に移行する前の遊技状態(通常CT中、高確率CT中)との各組合せと、CT抽籤の各種抽籤結果(非当籤/通常CT当籤/高確率CT当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ボーナス終了時CT抽籤テーブルから明らかなように、例えば、通常ART中に通常BBが行われると、ボーナス状態の終了時に50%の確率でCTに当籤する。 The CT lottery table at the end of the bonus defines the correspondence between each combination of the bonus type (normal BB, special BB) and the game state (normal CT in progress, high-probability CT in progress) before shifting to the bonus state, various lottery results of the CT lottery (non-winning/normal CT winning/high-probability CT winning), and lottery value information associated with each lottery result. As is clear from the bonus end CT lottery table, for example, if normal BB is performed during normal ART, CT is won with a probability of 50% at the end of the bonus state.

<一般遊技状態中の例外的な遊技性>
次に、図61を参照して、一般遊技状態中の例外的な遊技の流れについて説明する。
<Exceptional playability during general game state>
Next, referring to FIG. 61, an exceptional game flow during the normal game state will be described.

本実施形態のパチスロ1における基本的な遊技状態の流れでは、一般遊技状態中に遊技状態が通常遊技状態からCZに移行し、CZにおいてART抽籤に当籤することにより遊技状態がART遊技状態に移行する。そして、本実施形態では、RT4状態において報知を行うことによりART遊技状態を実現している。また、本実施形態では、図61に示すように、停止表示される図柄組合せに応じてRT状態の移行制御を行う。 In the basic game state flow in the pachi-slot 1 of the present embodiment, the game state shifts from the normal game state to the CZ during the normal game state, and the game state shifts to the ART game state by winning the ART lottery in the CZ. And in this embodiment, the ART game state is realized by performing notification in the RT4 state. Further, in the present embodiment, as shown in FIG. 61, RT state transition control is performed according to the symbol combination to be stopped and displayed.

なお、RT状態を移行させるための図柄組合せは、遊技者の停止操作の順序(押し順)に応じて停止表示されるもの(図24参照)であるので、報知が行われない場合であっても偶然、RT状態がRT4状態に移行することもある。また、RT4状態では、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定される可能性があるので、一般遊技状態(非ART)中であっても、特別な特典が付与されるリーチ目(略称「リーチ目リプ」に係る図柄組合せ)を表示することができる。 Since the symbol combination for shifting the RT state is stop-displayed (see FIG. 24) in accordance with the order of the stop operation (push order) of the player, the RT state may accidentally shift to the RT4 state even if the notification is not made. In addition, in the RT4 state, there is a possibility that any one of the internal winning combinations ``F_Reach-th Rip A'' to ``F_Reach-th Rip D'' can be determined, so even in the normal game state (non-ART), the Rhz-thumb (symbol combination related to abbreviated ``Reach-th Rip'') to which a special privilege is imparted can be displayed.

そこで、本実施形態のパチスロ1では、図61に示すように、一般遊技状態(非ART)中に偶然、RT状態がRT4状態に移行し、略称「リーチ目リプ」に係る図柄組合せが表示可能な状態になると、CZを経由することなく、遊技状態をART遊技状態(通常ART)に移行可能にする。 Therefore, in the pachi-slot 1 of the present embodiment, as shown in FIG. 61, when the RT state accidentally shifts to the RT4 state during the normal game state (non-ART) and the symbol combination related to the abbreviated ``ready-to-win'' pattern combination becomes displayable, the game state can be shifted to the ART game state (normal ART) without going through the CZ.

より具体的には、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤に当籤すると、略称「リーチ目リプ」に係る図柄組合せを表示するための報知(ナビ)が行われるとともに、ARTの権利が付与される。一方、一般遊技状態で、かつ、RT4状態中に内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合において、フラグ変換抽籤に非当籤となると、略称「リプレイ」に係る図柄組合せを表示するための報知が行われ、略称「リーチ目リプ」に係る図柄組合せが表示されないような制御が行われる。 More specifically, when any one of the internal winning combinations ``F_Reach-th Lip A'' to ``F_Reach-th Lip D'' is determined in the normal game state and in the RT4 state, a flag conversion lottery is performed, and when the flag conversion lottery is won, a notification (navigation) for displaying a symbol combination related to the abbreviated name ``Reach-th Lip'' is given and the right of ART is granted. On the other hand, when any one of the internal winning combinations ``F_ready-eye Lip A'' to ``F_ready-eye Lip D'' is determined in the normal game state and in the RT4 state, if the flag conversion lottery is not won, the symbol combination associated with the abbreviated name ``replay'' is notified to be displayed, and control is performed so that the symbol combination associated with the abbreviated name ``ready-eye Lip'' is not displayed.

<一般遊技状態中の例外的な遊技制御で用いる各種データテーブル>
次に、図62を参照して、上述した一般遊技状態中の例外的な遊技制御で行われる抽籤処理で用いるデータテーブルについて説明する。なお、以下に説明するデータテーブルは、メインROM102に格納される。
<Various data tables used in exceptional game control during general game state>
Next, with reference to FIG. 62, the data table used in the lottery process performed in the above-described exceptional game control during the normal game state will be described. A data table described below is stored in the main ROM 102 .

[非ART中フラグ変換抽籤テーブル]
図62は、一般遊技状態で、かつ、RT4状態中の遊技で行われるフラグ変換抽籤で用いられる非ART中フラグ変換抽籤テーブルの構成図である。
[Non-ART medium flag conversion lottery table]
FIG. 62 is a configuration diagram of the non-ART flag conversion lottery table used in the flag conversion lottery performed in the normal gaming state and in the RT4 state game.

非ART中フラグ変換抽籤テーブルは、内部当籤役(「F_リーチ目リプA」~「F_リーチ目リプD」)と、フラグ変換抽籤の抽籤結果(変換無し/変換あり)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The non-ART flag conversion lottery table defines the correspondence between the internal winning combination (“F_Reach-th Lip A” to “F_Reach-th Lip D”), the lottery results of the flag conversion lottery (without conversion/with conversion), and the lottery value information associated with each lottery result.

<メイン側の制御による報知機能>
従来のパチスロでは、ART中にサブ(副制御基板72)側の制御により、リールの停止操作の情報(押し順など)の報知(ナビ)を行っていた。しかしながら、この報知の有無が遊技者の利益(いわゆる、出玉)に影響を与えるため、近年では、遊技者の利益を管理するメイン(主制御基板71)側で報知を行うことが求められている。そこで、本実施形態のパチスロ1では、上述のように、メイン側で制御される情報表示器6に停止操作の情報を報知するための指示モニタ(不図示)を設け、メイン側の制御により、リールの停止操作の情報を報知する機能が設けられている。
<Notification function by control on the main side>
In a conventional pachislot machine, information (navigation) of reel stop operation (push order, etc.) is performed by control of the sub (sub-control board 72) during ART. However, since the presence or absence of this notification affects the player's profit (so-called ball payout), in recent years, there is a demand for the main (main control board 71) side that manages the player's profit to perform the notification. Therefore, in the pachi-slot machine 1 of the present embodiment, as described above, the information display device 6 controlled by the main side is provided with an instruction monitor (not shown) for notifying the information of the stop operation, and the function of notifying the information of the reel stop operation by the control of the main side is provided.

ここで、図63A~63Dに、本実施形態のパチスロ1において、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図63Aは、ART準備状態における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Bは、ART(通常ART又はCT)中における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。また、図63Cは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図63Dは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 Here, FIGS. 63A to 63D show the correspondence relationship between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side in the pachi-slot 1 of this embodiment. Note that FIG. 63A is a diagram showing the correspondence relationship between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side in the ART preparation state, and FIG. FIG. 63C is a diagram showing the correspondence relationship between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the RT5 state (between the BB1 flags), and FIG.

本実施形態では、図63A~63Dに示すように、メイン(主制御基板71)側では、指示モニタに「1」~「11」の数値を表示することにより、リールの停止操作の情報を報知する。なお、指示モニタに表示されるこの「1」~「11」の数値は、それぞれが報知する停止操作の内容に一義的に対応している。 In this embodiment, as shown in FIGS. 63A to 63D, on the main (main control board 71) side, by displaying numerical values "1" to "11" on the instruction monitor, the reel stop operation information is notified. The numerical values "1" to "11" displayed on the instruction monitor uniquely correspond to the content of the stop operation notified by each.

具体的には、数値「1」~「3」はそれぞれ、第1停止操作を行うリールの種別を示しており、数値「1」は第1停止操作を左リール3Lに対して行うことを意味し、数値「2」は第1停止操作を中リール3Cに対して行うことを意味し、数値「3」は第1停止操作を右リール3Rに対して行うことを意味する。 Specifically, the numerical values "1" to "3" respectively indicate the types of reels on which the first stopping operation is performed, the numerical value "1" means performing the first stopping operation on the left reel 3L, the numerical value "2" means performing the first stopping operation on the middle reel 3C, and the numerical value "3" means performing the first stopping operation on the right reel 3R.

また、数値「4」~「9」はそれぞれ、報知する押し順を示しており、数値「4」は押し順が「左、中、右」の順であることを意味し、数値「5」は押し順が「左、右、中」の順であることを意味し、数値「6」は押し順が「中、左、右」の順であることを意味し、数値「7」は押し順が「中、右、左」の順であることを意味し、数値「8」は押し順が「右、左、中」の順であることを意味し、数値「9」は押し順が「右、中、左」の順であることを意味する。 Numerical values "4" to "9" respectively indicate the pressing order to be notified. Numerical value "4" means that the pushing order is "left, middle, right"; numerical value "5" means that the pushing order is "left, right, middle"; numerical value "6" means that the pushing order is "middle, left, right"; numerical value "7" means that the pushing order is "middle, right, left"; means that the order is "right, left, center", and the number "9" means that the pressing order is "right, center, left".

また、数値「10」及び「11」はそれぞれ、ボーナス役を報知するものであり、数値「10」は、コンビネーション名称「C_BB1」に係る図柄組合せ(図柄「白7」-図柄「白7」-図柄「白7」)を意味し、数値「11」は、コンビネーション名称「C_BB2」に係る図柄組合せ(図柄「青7」-図柄「青7」-図柄「青7」)を意味する。 In addition, the numerical values "10" and "11" respectively indicate a bonus combination, the numerical value "10" means the symbol combination (symbol "white 7"-symbol "white 7"-symbol "white 7") related to the combination name "C_BB1", and the numerical value "11" means the symbol combination related to the combination name "C_BB2" (symbol "blue 7"-symbol "blue 7"-symbol "blue 7"). .

なお、メイン側(指示モニタ)で報知する数値「1」~「11」は、報知する停止操作の内容に一義的に対応しているものの、全ての遊技者が、その数値に基づいて、明確に報知内容を把握できるとは限らない。例えば、メイン側で指示モニタに数値「6」を表示しただけでは、遊技者によっては報知内容を把握できない可能性もある。 Although the numerical values ``1'' to ``11'' notified on the main side (instruction monitor) uniquely correspond to the content of the notified stop operation, not all players can clearly grasp the content of the notification based on the numerical value. For example, there is a possibility that some players will not be able to comprehend the content of the notification just by displaying the numerical value "6" on the instruction monitor on the main side.

そこで、本実施形態のパチスロ1では、メイン側の報知と併せてサブ側でもストップボタンの停止操作に係る情報を報知する。具体的には、サブ側で制御される表示装置11(プロジェクタ機構211及び表示ユニット212)を用いて、サブ側の制御により停止操作に係る情報の報知を行う。 Therefore, in the pachi-slot machine 1 of the present embodiment, in addition to the notification on the main side, the sub-side also notifies information regarding the stop operation of the stop button. Specifically, using the display device 11 (projector mechanism 211 and display unit 212) controlled by the sub-side, information relating to the stop operation is notified by the control of the sub-side.

例えば、第1停止操作を左リール3Lに対して行う押し順を報知する場合、メイン側で指示モニタに数値「1」を表示するとともに、サブ側では、表示装置11の表示画面内の左リール3Lの上方に数値「1」と表示し、左リール3Lが第1停止操作の対象であることを報知する。また、押し順「中、左、右」を報知する場合、メイン側で指示モニタに数値「6」を表示するとともに、サブ側では、表示装置11の表示画面内の中リール3Cの上方に数値「1」を表示し、左リール3Lの上方に数値「2」を表示し、右リール3Rの上方に数値「3」を表示し、この表示により押し順が「中、左、右」の順であることを報知する。また、内部当籤役「F_BB1」が決定されている場合、メイン側で指示モニタに数値「10」を表示するとともに、サブ側では、表示装置11の表示画面に「白7」-「白7」-「白7」の図柄組合せに関する情報を表示し、遊技者に対して狙うべき図柄を報知する。 For example, when notifying the pressing order of performing the first stop operation on the left reel 3L, the main side displays the numerical value "1" on the instruction monitor, and the sub side displays the numerical value "1" above the left reel 3L in the display screen of the display device 11 to notify that the left reel 3L is the target of the first stop operation. Further, when informing the pressing order of "middle, left, right", the main side displays the numerical value "6" on the instruction monitor, and the sub side displays the numerical value "1" above the middle reel 3C, the left reel 3L above the left reel 3L, and the right reel 3R above the right reel 3R, thereby informing that the pushing order is "middle, left, right". When the internal winning combination 'F_BB1' is determined, the main side displays the numerical value '10' on the instruction monitor, and the sub side displays information on the pattern combination of 'white 7'-'white 7'-'white 7' on the display screen of the display device 11 to notify the player of the pattern to be targeted.

なお、メイン側で報知を行うタイミングは、少なくとも報知を行う一遊技の期間であれば任意のタイミングに設定することができる。例えば、遊技者の開始操作を検知した(受け付けた)タイミングでメイン側の報知を行ってもよいし、リールの回転開始時にメイン側の報知を行ってもよいし、第1停止操作~第3停止操作のいずれかを検知したタイミングでメイン側の報知を行ってもよい。一方、サブ側で報知を行うタイミングは、少なくとも第1停止操作よりも前のタイミングであることが好ましい。それゆえ、本実施形態のパチスロ1では、開始操作を検知したタイミング、又は、リールの回転開始時のタイミングで、メイン側及びサブ側の双方において報知(ナビ)を行う。これにより、遊技者が停止操作を行う前に、メイン側の指示モニタ及びサブ側の表示装置11の双方において停止操作の情報が報知される。 It should be noted that the timing of the notification on the main side can be set to any timing as long as it is at least one game period during which the notification is performed. For example, the main side notification may be performed at the timing of detecting (accepting) the start operation of the player, the main side notification may be performed at the start of rotation of the reel, or the main side notification may be performed at the timing when any one of the first stop operation to the third stop operation is detected. On the other hand, it is preferable that the timing at which the sub-side makes the notification is at least the timing before the first stop operation. Therefore, in the pachi-slot machine 1 of the present embodiment, notification (navigation) is performed on both the main side and the sub side at the timing when the start operation is detected or the timing when the reels start rotating. As a result, before the player performs the stop operation, both the instruction monitor on the main side and the display device 11 on the sub side notify the information of the stop operation.

ART準備状態では、図63Aに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。「ベルナビ」では、内部当籤役「F_3択ベル_1st」~「F_3択ベル_3rd」が決定された際に、略称「ベル」に係る図柄組合せ(図29参照)を有効ライン上に停止表示させるための押し順が報知される。「維持リプナビ」では、内部当籤役「F_維持リプ_1st」~「F_維持リプ_3rd」が決定された際に、略称「リプレイ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。「RT3移行リプナビ」では、内部当籤役「F_RT3移行リプ_1st」~「F_RT3移行リプ_3rd」が決定された際に、略称「RT3移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。また、「RT4移行リプナビ」では、内部当籤役「F_RT4移行リプ_123」~「F_RT4移行リプ_3rd」が決定された際に、略称「RT4移行リプ」に係る図柄組合せ(図28参照)を有効ライン上に停止表示させるための押し順が報知される。 In the ART preparation state, as shown in FIG. 63A, notifications (navigations) called "bell navigator", "maintenance lipnavigator", "RT3 shift ripnavigator" and "RT4 shiftr ripnavigator" are performed under the control of the main side. In "BellNavi", when the internal winning combinations "F_3-choice Bell_1st" to "F_3-choice Bell_3rd" are determined, the pressing order for stopping and displaying the symbol combination (see FIG. 29) related to the abbreviated name "Bell" on the active line is notified. In the "maintenance rep navigator", when the internal winning combinations "F_maintenance lip_1st" to "F_maintenance lip_3rd" are determined, the pressing order for stopping and displaying the symbol combination (see FIG. 28) related to the abbreviated name "replay" on the active line is informed. In the ``RT3 transition description'', when the internal winning combination ``F_RT3 transition description_1st'' to ``F_RT3 transition description_3rd'' are determined, the pressing order for stopping and displaying the symbol combination (see FIG. 28) related to the abbreviated name ``RT3 transition description'' on the active line is reported. In addition, in the "RT4 transfer Lipnavi", when the internal winning combinations "F_RT4 transfer Lip_123" to "F_RT4 transfer Lip_3rd" are determined, the pressing order for stopping and displaying the symbol combination (see FIG. 28) related to the abbreviation "RT4 transfer Lip" on the active line is reported.

また、ART遊技状態(通常ART又はCT)中では、図63Bに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「RT3移行リプナビ」及び「RT4移行リプナビ」と称する報知(ナビ)が行われる。なお、ART遊技状態(RT4状態)中の遊技は、フラグ変換抽籤が行われ、この抽籤結果に基づいて略称「3連チリリプ」、「リーチ目リプ」又は「リプレイ」に係る図柄組合せを表示させるための押し順が報知されるが、この報知は、サブ側のみで行われ、メイン側では行われない。 In addition, during the ART gaming state (normal ART or CT), as shown in FIG. 63B, notifications (navigation) called "bell navigator", "maintenance lip navigator", "RT3 shift rip navigator" and "RT4 shift rip navigator" are performed by the control on the main side. In addition, in the game during the ART game state (RT4 state), a flag conversion lottery is performed, and based on the lottery result, the pushing order for displaying the symbol combination related to the abbreviated name ``triple chililip'', ``reach eyelid'' or ``replay'' is notified, but this notification is performed only on the sub side, not on the main side.

上述のように、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せは、特別な特典の付与に関係しているため、報知の有無が遊技者の利益(出玉)に影響を与えるように見えるが、実際には、本実施形態のパチスロ1では、特別な特典は、フラグ変換抽籤の抽籤結果に基づいて付与されるものであるので、表示される図柄組合せは付与する特典に対して影響を与えない。それゆえ、例えば、フラグ変換抽籤に当籤している状態において、仮に、略称「リプレイ」に係る図柄組合せが停止表示されてしまっても、特別な特典が付与される。一方、フラグ変換抽籤に当籤していない状態において、仮に、略称「3連チリリプ」又は「リーチ目リプ」に係る図柄組合せを停止表示できたとしても、特別な特典は付与されない。本実施形態のパチスロ1では、このように表示される図柄組合せが遊技者の利益(出玉)に影響を与えない場合、メイン側の指示モニタでの報知を行わずに、サブ側で制御される表示装置11でのみ報知を行う。 As described above, the symbol combinations associated with the abbreviations "three consecutive Chiriripu" or "reachable eyes" are related to the granting of special benefits, so it seems that the presence or absence of notification affects the player's profit (balls paid out). Therefore, for example, in a state where the flag conversion lottery is won, even if the symbol combination related to the abbreviated name "replay" is stopped and displayed, a special benefit is given. On the other hand, in a state in which the flag conversion lottery has not been won, even if the symbol combination related to the abbreviation "three consecutive Chiriripu" or "reaching eyelid" can be stop-displayed, no special benefit is granted. In the pachi-slot machine 1 of the present embodiment, when the symbol combination thus displayed does not affect the player's profit (balls paid out), the instruction monitor on the main side does not give notice, and the information is given only by the display device 11 controlled on the sub side.

また、RT5状態(フラグ間状態)中では、図63C及び63Dに示すように、内部当籤役として持ち越されているボーナス役に係る図柄組合せを遊技者に狙わせる旨の情報が報知される。例えば、内部当籤役「F_BB1」が持ち越されている場合には、図63Cに示すように、メイン側の制御により、「白7ナビ」と称する報知(ナビ)が行われ、内部当籤役「F_BB2」が持ち越されている場合には、図63Dに示すように、メイン側の制御により、「青7ナビ」と称する報知(ナビ)が行われる。 In addition, in the RT5 state (state between flags), as shown in FIGS. 63C and 63D, information is notified to the effect that the player should aim for a symbol combination related to the bonus combination carried over as the internal winning combination. For example, when the internal winning combination “F_BB1” is carried over, a notification (navigation) called “white 7 navigation” is performed under the control of the main side as shown in FIG.

「白7ナビ」では、内部当籤役「F_BB1」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB1」に係る図柄組合せ(「白7」-「白7」-「白7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。また、「青7ナビ」では、内部当籤役「F_BB2」に対応する図柄組合せ、すなわち、コンビネーション名称「C_BB2」に係る図柄組合せ(「青7」-「青7」-「青7」:図28参照)を有効ライン上に停止表示させるための停止操作の情報が報知される。 In "White 7 Navi", the information of the stop operation for stopping and displaying the symbol combination corresponding to the internal winning combination "F_BB1", that is, the symbol combination related to the combination name "C_BB1" ("White 7"-"White 7"-"White 7": see FIG. 28) is notified on the active line. Further, in "Blue 7 Navi", the information of the stop operation for stopping and displaying the symbol combination corresponding to the internal winning combination "F_BB2", that is, the symbol combination related to the combination name "C_BB2" ("Blue 7" - "Blue 7" - "Blue 7": see Fig. 28) on the active line is notified.

フラグ間状態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」のいずれかとが決定されている場合、図24で説明したように、ボーナス役(BB役)に係る図柄組合せを有効ライン上に停止表示することができる。しかしながら、内部当籤役「はずれ」、「F_特殊1」、「F_特殊2」及び「F_特殊3」以外の内部当籤役とボーナス役とが当籤している場合には、ボーナス役に係る図柄組合せを有効ライン上に停止表示することができない。それゆえ、本実施形態では、図63C及び63Dに示すように、持ち越されているボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが当籤としている場合に限り、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知が行われる。それゆえ、本実施形態では、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 In the inter-flag state, when the bonus combination and any one of the internal winning combinations ``lost'', ``F_special 1'', ``F_special 2'' and ``F_special 3'' are determined, the symbol combination relating to the bonus combination (BB combination) can be stopped and displayed on the activated line as described with reference to FIG. However, when an internal winning combination other than the internal winning combinations ``lost'', ``F_special 1'', ``F_special 2'' and ``F_special 3'' is won with the bonus combination, the symbol combination relating to the bonus combination cannot be stopped and displayed on the effective line. Therefore, in the present embodiment, as shown in FIGS. 63C and 63D, only when any of the bonus hand carried over and any of the internal winning hands "lost", "F_special hand 1", "F_special hand 2" and "F_special hand 3" is won, the notification called "white 7 navigator" or "blue 7 navigator" is performed under the control of the main side. Therefore, in this embodiment, the notification (navigation) called "white 7 navigator" or "blue 7 navigator" under the control of the main side can be performed at an appropriate timing at which a bonus combination can be won.

なお、本実施形態のパチスロ1には、例えば、ボーナス確定画面を表示することや、ボーナス確定ランプを点灯させることなどにより、ボーナス告知を行う機能も設けられている。そこで、メイン側では、ボーナス役が内部当籤役として決定されていることを告知(ボーナス告知)した後にのみ、「白7ナビ」又は「青7ナビ」と称するナビを行うようにしてもよい。 The pachi-slot machine 1 of the present embodiment is also provided with a function of notifying a bonus by, for example, displaying a bonus confirmation screen or lighting a bonus confirmation lamp. Therefore, on the main side, navigation called "white 7 navigation" or "blue 7 navigation" may be performed only after notifying that the bonus combination is determined as the internal winning combination (bonus notification).

ボーナス告知としては、例えば、複数回の遊技期間に渡って行われる演出(いわゆる連続演出)を行い、この連続演出の結果に応じてボーナス確定画面を表示するような演出が一般的に行われている。このような連続演出の最中にメイン側で「白7ナビ」などを行うと、連続演出の結果が途中で分かってしまうので、興趣を損ねてしまう可能性がある。そこで、本実施形態では、主制御基板71は、ボーナス告知が行われた後に、メイン側の制御による「白7ナビ」又は「青7ナビ」と称する報知(ナビ)が行われる。 As the bonus announcement, for example, an effect (so-called continuous effect) is performed over a plurality of game periods, and an effect such as displaying a bonus confirmation screen according to the result of the continuous effect is generally performed. If "white 7 navigator" or the like is performed on the main side during such a continuous effect, the result of the continuous effect will be known in the middle, which may spoil the interest. Therefore, in the present embodiment, the main control board 71 performs a notification (navigation) called "White 7 Navi" or "Blue 7 Navi" under the control of the main side after the bonus notification.

なお、ボーナス告知が行われたタイミングをメイン側で把握可能にする手法は任意である。その一手法として、ボーナス役が内部当籤役として決定されると、主制御基板71がボーナス告知終了までに要するゲーム数を決定し、このゲーム数の遊技を消化した後に、「白7ナビ」又は「青7ナビ」と称する報知(ナビ)を行う手法が考えられる。より具体的には、主制御基板71は、ボーナス告知終了までに要するゲーム数を決定すると、このゲーム数を副制御基板72に通知する。副制御基板72は、このゲーム数に従い演出の制御を行い、該ゲーム数の遊技が消化されたタイミングでボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。すなわち、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定してからの単位遊技の回数を計数し、その計数結果が所定回数に達した後、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが内部当籤役として決定された場合に、「白7ナビ」又は「青7ナビ」を行う。 Note that any method can be used to enable the main side to grasp the timing at which the bonus announcement was made. As one method, when a bonus combination is determined as an internal winning combination, the main control board 71 determines the number of games required until the bonus announcement is completed, and after playing this number of games, a notification (navigation) called ``white 7 navigation'' or ``blue 7 navigation'' is conceivable. More specifically, when the main control board 71 determines the number of games required until the bonus notification ends, it notifies the sub control board 72 of this number of games. A sub-control board 72 controls performance according to the number of games, and displays a bonus confirmation screen at the timing when the games of the number of games are completed, so that the timing at which the bonus is announced on the main side can be grasped. That is, the main control board 71 counts the number of times the unit game is played after the bonus combination is determined as the internal winning combination in a state in which the bonus combination is not carried over, and when the bonus combination and any of the internal winning combination "miss", "F_special combination 1", "F_special combination 2" and "F_special combination 3" are determined as the internal winning combination after the counting result reaches a predetermined number of times, "white 7 navigation" or "blue 7 navigation" is selected. do

また、他の手法としては、ボーナス告知をサブ側ではなくメイン側において制御する手法が考えられる。より具体的には、主制御基板71は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定すると、表示装置11で実行する演出(少なくとも演出に要するゲーム数)を決定し、副制御基板72に通知する。副制御基板72が通知された演出を実行し、ボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。 As another method, a method of controlling the bonus notification on the main side instead of the sub side can be considered. More specifically, when the main control board 71 determines the bonus combination as an internal winning combination in a state where the bonus combination is not carried over, the main control board 71 determines the performance to be executed by the display device 11 (at least the number of games required for the performance) and notifies it to the sub control board 72.例文帳に追加The sub-control board 72 executes the notified effect and displays the bonus confirmation screen, so that the timing at which the bonus is announced on the main side can be grasped.

なお上述した2つの手法以外の他の手法によりボーナス告知が行われたタイミングをメイン側で把握可能にする構成にしてもよい。この場合、主制御基板71は、副制御基板72などからの信号を受け付けることができないため、主制御基板71が受け付け可能な信号に基づいてボーナス告知が行われたタイミングを把握する必要がある。例えば、停止操作に伴う信号は、主制御基板71が受け付け可能であるため、ボーナス役が内部当籤役として決定されている状態で、所定の停止操作(例えば、順押し以外)が行われた場合に、ボーナス告知を行う手法も考えられる。具体的には、副制御基板72は、主制御基板71から内部当籤役に関する情報と停止操作に関する情報とを取得し、これらの情報の組合せが所定の組合せである場合にボーナス告知を行う。このようなボーナス告知の手法を採用することにより、ボーナス告知の契機を主制御基板71でも把握することができるため、メイン側においてボーナス告知が行われたタイミングを把握することができる。 It should be noted that a configuration may be adopted in which the main side can grasp the timing at which the bonus announcement is made by a method other than the two methods described above. In this case, the main control board 71 cannot accept signals from the sub-control board 72 or the like, so it is necessary to grasp the timing of the bonus announcement based on the signals that the main control board 71 can accept. For example, since the main control board 71 can receive a signal associated with the stop operation, it is conceivable to notify the bonus when a predetermined stop operation (for example, other than forward pressing) is performed while the bonus combination is determined as the internal winning combination. Specifically, the sub-control board 72 acquires information on the internal winning combination and information on the stop operation from the main control board 71, and makes a bonus notification when the combination of these pieces of information is a predetermined combination. By adopting such a bonus notification method, the main control board 71 can also grasp the timing of the bonus notification, so that the timing at which the bonus notification is performed can be grasped on the main side.

<主制御回路の動作説明>
次に、図64~図170を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。
<Description of the operation of the main control circuit>
Next, contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be described with reference to FIGS. 64 to 170. FIG.

[電源投入(リセット割込)時処理]
まず、メインCPU101の制御により行われるパチスロ1の電源投入(リセット割込)時処理を、図64及び図65を参照して説明する。図64は、電源投入(リセット割込)時処理の手順を示すフローチャートであり、図65A~65Cは、それぞれ、該フローチャート中のS2、S7及びS8、並びに、S13の処理を実行するためのソースプログラムの一例を示す図である。なお、図64に示す電源投入(リセット割込)時処理は、電源管理回路93が、マイクロプロセッサ91に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、それにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing at power-on (reset interrupt)]
First, the power-on (reset interrupt) process of the pachi-slot machine 1 under the control of the main CPU 101 will be described with reference to FIGS. 64 and 65. FIG. FIG. 64 is a flowchart showing the procedure of the power-on (reset interrupt) process, and FIGS. 65A to 65C are diagrams showing an example of a source program for executing the processes of S2, S7, S8, and S13 in the flowchart, respectively. The power-on (reset interrupt) processing shown in FIG. 64 is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 by outputting a reset signal to the "XSRST" terminal of the microprocessor 91 when the power management circuit 93 detects that power supply voltage has started to be supplied to the microprocessor 91.

まず、メインCPU101は、電源監視ポート(電源監視手段)がオン状態であるか否かを判別する(S1)。 First, the main CPU 101 determines whether or not the power monitoring port (power monitoring means) is on (S1).

S1において、メインCPU101が、電源監視ポートがオン状態であると判別したとき(S1がYES判定の場合)、メインCPU101は、S1の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインCPU101に供給されている電源電圧(DC+5V)が安定していない状態のことである。 In S1, when the main CPU 101 determines that the power monitoring port is on (if YES in S1), the main CPU 101 repeats the processing of S1. It should be noted that the state in which the power monitoring port is on means that the power supply voltage (DC +5 V) supplied to the main CPU 101 is not stable.

一方、S1において、メインCPU101が、電源監視ポートがオン状態でないと判別したとき(S1がNO判定の場合)、メインCPU101は、タイマー回路113(PTC)の初期化処理を行う(S2)。この処理では、メインCPU101は、タイマー回路113の初期設定を行う。具体的には、メインCPU101は、タイマー用プリスケーラレジスタ(不図示)に分周比をセットし、タイマー用制御レジスタ(不図示)に割り込み可等の設定を行い、タイマー用カウンタ(不図示)の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power monitoring port is not in the ON state (NO in S1), the main CPU 101 initializes the timer circuit 113 (PTC) (S2). In this process, the main CPU 101 initializes the timer circuit 113 . Specifically, the main CPU 101 sets a frequency division ratio in a timer prescaler register (not shown), sets interrupt enable in a timer control register (not shown), and sets an initial count value of a timer counter (not shown).

次いで、メインCPU101は、主制御回路90及び副制御回路200間用の第1シリアル通信回路114(SCU1)の初期化処理、及び、第2インターフェースボード用の第2シリアル通信回路115(SCU2)の初期化処理を行う(S3)。次いで、メインCPU101は、乱数回路110(RDG)の初期化処理を行う(S4)。次いで、メインCPU101は、メインRAM103の書き込みテストを行う(S5)。 Next, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) between the main control circuit 90 and the sub-control circuit 200, and initializes the second serial communication circuit 115 (SCU2) for the second interface board (S3). Next, the main CPU 101 initializes the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a writing test of the main RAM 103 (S5).

次いで、メインCPU101は、書き込みテストの結果、メインRAM103への書き込みが正常に行われたか否かを判別する(S6)。 Next, the main CPU 101 determines whether writing to the main RAM 103 has been performed normally as a result of the write test (S6).

S6において、メインCPU101が、メインRAM103への書き込みが正常に行われなかったと判別したとき(S6がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S6において、メインCPU101が、メインRAM103への書き込みが正常に行われたと判別したとき(S6がYES判定の場合)、メインCPU101は、タイマー回路113のタイマー用制御レジスタ(不図示)の状態を取得する(S7)。 In S6, when the main CPU 101 determines that the writing to the main RAM 103 has not been performed normally (if the determination in S6 is NO), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, when the main CPU 101 determines in S6 that the writing to the main RAM 103 has been performed normally (if the determination in S6 is YES), the main CPU 101 acquires the state of the timer control register (not shown) of the timer circuit 113 (S7).

次いで、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する(S8)。具体的には、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から1.1172ms経過したか否かを判別する。 Next, the main CPU 101 determines whether or not the current state is timing for interrupt processing based on the obtained state of the timer control register (S8). Specifically, the main CPU 101 determines whether or not 1.1172 ms has elapsed since the start of the timer count, based on the obtained state of the timer control register.

なお、本実施形態では、S2のタイマー回路113の初期化処理によりタイマー時間1.1172msがセットされると、CPU内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ(不図示)の情報を読み込むことによりタイマー回路113のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か(タイマー割込状態であるか否か)を判別(参照)可能なビット(判別ビット)が設けられる。 Note that, in this embodiment, when the timer time of 1.1172 ms is set by the initialization processing of the timer circuit 113 in S2, the count processing of the CPU built-in timer is started. After that, the status of the timer circuit 113 can be acquired by reading the information in the timer control register (not shown). In this embodiment, the timer control register is provided with a bit (determination bit) that can determine (refer to) whether or not the current state is the time to generate an interrupt process (whether or not it is a timer interrupt state).

それゆえ、上記S7の処理では、メインCPU101は、タイマー用制御レジスタ(不図示)の情報を読み込み、上記S8の処理では、メインCPU101は、タイマー用制御レジスタ内の判別ビットのオン/オフ状態(「1」/「0」)を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路113によるカウント開始から1.1172ms経過したとき(タイマー回路113のカウント値が0であれば)、該判別ビットはオン状態となる。 Therefore, in the process of S7, the main CPU 101 reads the information of the timer control register (not shown), and in the process of S8, the main CPU 101 refers to the ON/OFF state ("1"/"0") of the discrimination bit in the timer control register to determine whether or not the current state is the generation timing of the interrupt processing. When 1.1172 ms has elapsed since the timer circuit 113 started counting (if the count value of the timer circuit 113 is 0), the determination bit is turned on.

S8において、メインCPU101が、現在の状態が割込処理の発生タイミングでないと判別したとき(S8がNO判定の場合)、メインCPU101は、処理をS7の処理に戻し、S7以降の処理を繰り返す。 In S8, when the main CPU 101 determines that the current state is not the time to generate the interrupt process (NO determination in S8), the main CPU 101 returns the process to S7, and repeats the processes after S7.

一方、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)、メインCPU101は、サムチェック処理(規定外)を行う(S9)。この処理では、メインCPU101は、メインRAM103のサムチェック処理を行うが、この処理の作業は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このサムチェック処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、サムチェック処理の詳細については、後述の図79及び図80を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S8 that the current state is the time to generate an interrupt process (if YES in S8), the main CPU 101 performs a sum check process (out of scope) (S9). In this process, the main CPU 101 performs sum check processing of the main RAM 103, and this processing work is performed in the non-regular work area (see FIG. 12C) in the main RAM 103. FIG. A program used in this sum check process is stored in the non-regular area in the main ROM 102 (see FIG. 12B). Details of the sum check process will be described later with reference to FIGS. 79 and 80, which will be described later.

また、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)には、メインCPU101は、S9の処理の前に、後述の割込処理(後述の図158参照)を実行する。そして、この割込処理により、主制御回路90(主制御基板71)から副制御回路200(副制御基板72)には、無操作コマンドが送信される。 In addition, when the main CPU 101 determines in S8 that the current state is the timing for interrupt processing to occur (if the determination in S8 is YES), the main CPU 101 executes interrupt processing (see FIG. 158 described below) before processing in S9. By this interrupt processing, a no-operation command is transmitted from the main control circuit 90 (main control board 71) to the sub-control circuit 200 (sub-control board 72).

S9の処理後、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S10)。 After the processing of S9, the main CPU 101 determines whether or not the setting key-type switch 54 is in the ON state (S10).

S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S10がYES判定の場合)、メインCPU101は、後述のS15の処理を行う。一方、S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S10がNO判定の場合)、メインCPU101は、S9のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する(S11)。 In S10, when the main CPU 101 determines that the setting key-shaped switch 54 is in the ON state (if the determination in S10 is YES), the main CPU 101 performs the processing of S15, which will be described later. On the other hand, when the main CPU 101 determines in S10 that the setting key-shaped switch 54 is not in the ON state (NO determination in S10), the main CPU 101 determines whether or not the sum check determination result was normal based on the result of the sum check processing in S9 (S11).

S11において、メインCPU101が、サムチェック判定結果が正常でないと判別したとき(S11がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S11において、メインCPU101が、サムチェック判定結果が正常であると判別したとき(S11がYES判定の場合)、メインCPU101は、遊技復帰処理を行う(S12)。この処理では、メインCPU101は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図66を参照しながら後で説明する。 In S11, when the main CPU 101 determines that the sum check determination result is not normal (when S11 determines NO), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, when the main CPU 101 determines in S11 that the sum check determination result is normal (when S11 determines YES), the main CPU 101 performs game return processing (S12). In this process, the main CPU 101 performs a process of returning the game state to the state before the power interruption was detected. Details of the game return processing will be described later with reference to FIG. 66, which will be described later.

S6又はS11がNO判定の場合、メインCPU101は、情報表示器6(7セグLED表示器)に、エラー発生を意味する文字列「rr」を表示する(S13)。その後、メインCPU101は、WDTのクリア処理を繰り返す(S14)。 If the determination in S6 or S11 is NO, the main CPU 101 displays the character string "rr" indicating the occurrence of an error on the information display 6 (7-segment LED display) (S13). After that, the main CPU 101 repeats the WDT clearing process (S14).

ここで再度、S10の処理に戻って、S10がYES判定の場合、メインCPU101は、設定変更確認処理を行う(S15)。この処理では、メインCPU101は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図68を参照しながら後で説明する。 Here, returning to the processing of S10 again, if the determination in S10 is YES, the main CPU 101 performs setting change confirmation processing (S15). In this processing, the main CPU 101 mainly performs processing for generating and storing a setting change command at the start of setting change. Details of the setting change confirmation process will be described later with reference to FIG. 68 described later.

次いで、メインCPU101は、RAM初期化処理を行う(S16)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。そして、S16の処理後、メインCPU101は、後述のメイン処理(後述の図82参照)を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this process, the main CPU 101 sets the address of "at the time of RAM abnormality or setting change start" in the game RAM area of the main RAM 103 shown in FIG. Then, after the processing of S16, the main CPU 101 starts main processing (see FIG. 82, which will be described later).

本実施形態では、上述のようにして電源投入(リセット割込)時処理が行われる。そして、上述した電源投入(リセット割込)時処理中のS2の処理は、メインCPU101が、図65Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the power-on (reset interrupt) processing is performed as described above. The processing of S2 during the above-described power-on (reset interrupt) processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65A.

図65Aのソースプログラムでは、CPUクロックとして10MHz(供給クロックは20MHz)が設定され、プリスケーラレジスタ設定値として228が設定され、初期カウント値として49が設定される。この結果、割り込み処理のタイマー時間(実行周期)として、1.1172ms(=1/(10MHz/288)×49)が算出される。 In the source program of FIG. 65A, 10 MHz is set as the CPU clock (20 MHz as the supplied clock), 228 is set as the prescaler register set value, and 49 is set as the initial count value. As a result, 1.1172 ms (=1/(10 MHz/288)×49) is calculated as the timer time (execution cycle) of interrupt processing.

また、上述した電源投入(リセット割込)時処理中のS7及びS8の処理は、メインCPU101が、図65Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、S7のタイマー用制御レジスタの状態の取得処理は、図65B中の「LD」命令により実行され、S8の判定処理は、図65B中の「JBIT」命令により実行される。そして、タイマー回路113によるカウント開始から1.1172ms経過するまで、図65B中の「LD」命令及び図65B中の「JBIT」命令が繰り返し行われ、タイマー回路113によるカウント開始から1.1172ms経過すると、タイマー回路113から割込みコントローラ112を介してメインCPU101に割込要求信号が出力される。メインCPU101は、この割込要求信号の入力を契機として、電源復帰後の最初の1.1172ms周期の割込処理を開始する。 The processing of S7 and S8 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65B. Specifically, the acquisition processing of the state of the timer control register in S7 is executed by the "LD" instruction in FIG. 65B, and the determination processing in S8 is executed by the "JBIT" instruction in FIG. 65B. The “LD” instruction in FIG. 65B and the “JBIT” instruction in FIG. 65B are repeated until 1.1172 ms has elapsed since the timer circuit 113 started counting. When 1.1172 ms has elapsed since the timer circuit 113 started counting, an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112. Triggered by the input of this interrupt request signal, the main CPU 101 starts interrupt processing for the first period of 1.1172 ms after power is restored.

なお、この電源復帰直後(電源投入時の初期化後)の最初の1.1172ms周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路90から副制御回路200には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。 In the interrupt process of the first 1.1172ms period immediately after the power is restored (after the initialization at power-on), since the command related to the game operation is not set, the main control circuit 90 sends a no-operation command to the sub-control circuit 200. By permitting interrupt processing immediately after power is restored in this manner, a no-operation command can be transmitted in the shortest time after power is restored, a communication connection can be established between the main control circuit 90 and the sub control circuit 200, and communication operations between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、この通信動作で送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ1~5にそれぞれセットされるデータを、電源復帰毎に異ならせる(不定にする)ことができる。すなわち、電源復帰直後(電源投入時の初期化後)の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 When the power is restored, data stored in the L, H, E, D, and C registers are set to the communication parameters 1 to 5 that constitute the no-operation command transmitted in this communication operation. Therefore, in this embodiment, the data set in the communication parameters 1 to 5 of the no-operation command transmitted in the first interrupt process after the power is restored can be made different (indefinite) each time the power is restored. That is, the sum value (BCC) of the no-operation command transmitted in interrupt processing immediately after power is restored (after initialization when power is turned on) can be made different for each power restoration. In this case, fraudulent acts such as goto can be suppressed.

また、上述した電源投入(リセット割込)時処理中のS13の処理(割込み禁止処理)は、メインCPU101が、図65Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「rr」を、情報表示器6内の2桁の7セグLEDに表示する際の制御は、図65Cに示すように、一つのソースコード「LDW HL,100H*cZCHRAR+cBX_PAYSEG」により実行され、2桁の7セグLEDへの7セグコモン出力データの出力動作と7セグカソード出力データの出力動作とが同時に行われる。 The processing (interrupt prohibition processing) of S13 during the above-described power-on (reset interrupt) processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65C. Then, as shown in FIG. 65C , the control for displaying the error code “rr” on the 2-digit 7-segment LED in the information display 6 is executed by one source code “LDW HL, 100H*cZCHRAR+cBX_PAYSEG”, and the 7-segment common output data output operation and the 7-segment cathode output data output operation to the 2-digit 7-segment LED are performed simultaneously.

すなわち、本実施形態のパチスロ1では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the pachi-slot machine 1 of the present embodiment, the 7-segment common output data and the 7-segment cathode output data are simultaneously output when the two-digit 7-segment LED is dynamically lit. In this case, the number of instruction codes required for the dynamic lighting control of the 7-segment LED can be reduced on the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced. Therefore, in the present embodiment, it is possible to secure (increase) the free space in the main ROM 102, and to utilize the increased free space to enhance the game playability.

なお、ここでいう、「7セグコモン出力データ」は、7セグLEDをダイナミック制御する際に、7セグLEDのコモン(共通)端子に出力されるLED駆動データであり、「7セグカソード出力データ」は、7セグLEDをダイナミック点灯制御する際に、7セグLEDの各カソード端子に出力されるLED駆動データである。 The “7-segment common output data” referred to here is LED drive data output to the common terminal of the 7-segment LED when dynamically controlling the 7-segment LED, and the “7-segment cathode output data” is LED drive data output to each cathode terminal of the 7-segment LED when performing dynamic lighting control of the 7-segment LED.

[遊技復帰処理]
次に、図66及び図67を参照して、電源投入(リセット割込)時処理(図64参照)中のS12で行う遊技復帰処理について説明する。なお、図66は、遊技復帰処理の手順を示すフローチャートであり、図67は、該フローチャート中のS25~S32の処理を実行するためのソースプログラムの一例を示す図である。
[Game return processing]
Next, referring to FIGS. 66 and 67, the game return processing performed at S12 during the power-on (reset interrupt) processing (see FIG. 64) will be described. FIG. 66 is a flow chart showing the procedure of game return processing, and FIG. 67 is a diagram showing an example of a source program for executing the processing of S25 to S32 in the flow chart.

まず、メインCPU101は、スタックポインタ(SP)に、電断時のスタックポインタをセットする(S21)。次いで、メインCPU101は、入力ポートの1割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア(オフ)する(S22)。次いで、メインCPU101は、出力ポートのバックアップデータを出力ポートにセットする(S23)。次いで、メインCPU101は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び1割込処理前のデータ格納領域に保存する(S24)。 First, the main CPU 101 sets the stack pointer (SP) to the stack pointer at the time of power failure (S21). Next, the main CPU 101 clears (turns off) the on-edge data of the input port before one interrupt process and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port and stores the data in the data storage areas of the input port at present and before one interrupt processing (S24).

次いで、メインCPU101は、回胴制御データ格納領域のアドレスをセットする(S25)。次いで、メインCPU101は、チェックするリール数(本実施形態では「3」)をセットする(S26)。 Next, the main CPU 101 sets the address of the reel control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked ("3" in this embodiment) (S26).

次いで、メインCPU101は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報(電断発生時の表示列の変動制御に関するデータ)を取得する(S27)。なお、リール制御管理情報(表示列の変動制御管理情報)は、各リールの制御状態(回転状況)に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 acquires reel control management information (data relating to variation control of display rows when power failure occurs) of a predetermined reel based on the set address of the reel control data storage area (S27). The reel control management information (variation control management information for display rows) is information regarding the control state (rotational state) of each reel, and is backed up and saved when power is cut off.

次いで、メインCPU101は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する(S28)。 Next, the main CPU 101 determines whether or not the reel control management information is information corresponding to the rotation status of the reels during acceleration, waiting for a constant speed, or during constant speed (S28).

S28において、メインCPU101が、S28の条件を満たさないと判別したとき(S28がNO判定の場合)、メインCPU101は、後述のS31の処理を行う。一方、S28において、メインCPU101が、S28の条件を満たすと判別したとき(S28がYES判定の場合)、メインCPU101は、回胴制御データ(リール制御管理情報)をクリアする(S29)。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインCPU101は、リールの作動タイミング値(回胴制御データの実行開始タイミング「1」)をセットする(S30)。なお、リールの作動タイミングに「1」がセットされると、リール制御処理(後述の図158中のS903参照)内で、励磁変更タイミングとなるため、メインCPU101は、リールの回転制御を加速処理から開始する。 In S28, when the main CPU 101 determines that the condition of S28 is not satisfied (when the determination in S28 is NO), the main CPU 101 performs the processing of S31, which will be described later. On the other hand, when the main CPU 101 determines in S28 that the condition of S28 is satisfied (when S28 determines YES), the main CPU 101 clears the reel control data (reel control management information) (S29). By this process, after returning to the game, reel rotation control is started from the acceleration process. Next, the main CPU 101 sets a reel operation timing value (execution start timing "1" of reel control data) (S30). When the reel operation timing is set to "1", it becomes the excitation change timing in the reel control process (see S903 in FIG. 158 to be described later), so the main CPU 101 starts the reel rotation control from the acceleration process.

S30の処理後又はS28がNO判定の場合、メインCPU101は、リール数の値を1減算する(S31)。次いで、メインCPU101は、減算後のリール数の値が「0」であるか否かを判別する(S32)。 After the process of S30 or when the determination in S28 is NO, the main CPU 101 subtracts 1 from the number of reels (S31). Next, the main CPU 101 determines whether or not the value of the number of reels after subtraction is "0" (S32).

S32において、メインCPU101が、減算後のリール数の値が「0」でないと判別したとき(S32がNO判定の場合)、メインCPU101は、チェック対象のリールを変えて、処理をS27の処理に戻し、S27以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (if the determination in S32 is NO), the main CPU 101 changes the reel to be checked, returns the process to the process of S27, and repeats the processes after S27.

一方、S32において、メインCPU101が、減算後のリール数の値が「0」であると判別したとき(S32がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S33)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (if determined as YES in S32), the main CPU 101 performs RAM initialization processing (S33). In this process, the main CPU 101 sets the address "at the time of power return" in the game RAM area of the main RAM 103 shown in FIG.

次いで、メインCPU101は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる(S34)。そして、S34の処理後、メインCPU101は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores to all the registers the data saved when the power failure was detected (S34). Then, after the process of S34, the main CPU 101 ends the game return process, and returns the process to the process at the time of power failure detection.

本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32の処理参照)。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game return processing is performed as described above. In the game return processing of this embodiment, as described above, the input/output state of each port at the time of power failure is ensured when the power is restored, and if the reels are rotating at the time of the power failure, reel control management information is acquired when the power is restored, and the processing necessary to restart the reel rotation is also performed (see the processing of S25 to S32). Therefore, in this embodiment, even when power is restored during rotation of the reel, the re-rotation of the reels can be stably controlled, and the player will not feel uncomfortable.

また、上述した遊技復帰処理中のS25~S32の処理は、メインCPU101が、図67のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ1で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ91では、メインCPU101専用の各種命令コードが設けられている。例えば、図67中の「LDQ」命令(所定の読み出し命令)は、メインCPU101専用命令コードの一つである。 Further, the processing of S25 to S32 during the game return processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As described above, the microprocessor 91 with the game machine security function used in the pachislot machine 1 of the present embodiment is provided with various instruction codes dedicated to the main CPU 101 . For example, the “LDQ” instruction (predetermined readout instruction) in FIG. 67 is one of the main CPU 101 dedicated instruction codes.

ソースプログラム上において、例えば、ソースコード「LDQ HL,k」が実行されると、Qレジスタの内容(格納データ)と、1バイトの整数k(直値)とで指定されたアドレスが、HLレジスタにロードされる。この際、Qレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数k(直値)が指定先アドレスの下位側のアドレス値となる。それゆえ、図67中のソースコード「LDQ HL,.LOW.wR1_CTRL」が実行されると、Qレジスタの内容(回胴制御データ格納領域のアドレスの上位側のアドレス値)と、整数値「.LOW.wR1_CTRL」(回胴制御データ格納領域のアドレスの下位側のアドレス値)とで指定されるアドレス(回胴制御データ格納領域のアドレス)が、HLレジスタにロードされる。なお、「.LOW.」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「.LOW.」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のROMに格納される命令ではなく、ソースファイルをROMに格納するための形式に変換する際に、変換プログラム(アセンブラ)が参照するための命令である。 For example, when the source code "LDQ HL, k" is executed on the source program, the contents of the Q register (stored data) and the address specified by the 1-byte integer k (immediate value) are loaded into the HL register. At this time, the contents of the Q register become the upper side address value of the designated destination address, and the integer k (direct value) becomes the lower side address value of the designated destination address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in FIG. 67 is executed, the address (the address of the reel control data storage area) specified by the contents of the Q register (the address value on the upper side of the address of the reel control data storage area) and the integer value ".LOW.wR1_CTRL" (the address value on the lower side of the address of the reel control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual instruction but a pseudo-instruction. In the function of this pseudo-instruction, only the lower side address of the storage area address specified following ".LOW." is validated. Pseudo-instructions are not instructions to be actually stored in ROM, but instructions to be referenced by a conversion program (assembler) when converting a source file into a format for storage in ROM.

上述のように、本実施形態では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードを使用することにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed by using the main CPU 101 dedicated instruction code that specifies the address using the Q register (extended register). In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[設定変更確認処理]
次に、図68及び図69を参照して、電源投入(リセット割込)時処理(図64参照)中のS15で行う設定変更確認処理について説明する。なお、図68は、設定変更確認処理の手順を示すフローチャートであり、図69Aは、該フローチャート中のS44~S47の処理を実行するためのソースプログラムの一例を示す図であり、図69Bは、該フローチャート中のS57の処理を実行するためのソースプログラムの一例を示す図である。
[Setting change confirmation process]
Next, referring to FIGS. 68 and 69, the setting change confirmation process performed at S15 during the power-on (reset interrupt) process (see FIG. 64) will be described. 68 is a flowchart showing the procedure of the setting change confirmation process, FIG. 69A is a diagram showing an example of a source program for executing the processes of S44 to S47 in the flowchart, and FIG. 69B is a diagram showing an example of the source program for executing the process of S57 in the flowchart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S41)。次いで、メインCPU101は、1割り込み待ち処理を行う(S42)。この処理では、メインCPU101は、割込処理による無操作コマンドの副制御回路200への送信処理が終了するまで待機する。 First, the main CPU 101 initializes the non-regular RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs 1-interrupt wait processing (S42). In this process, the main CPU 101 waits until the process of transmitting the no-operation command to the sub-control circuit 200 by the interrupt process is completed.

次いで、メインCPU101は、RAM初期化処理を行う(S43)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs RAM initialization processing (S43). In this process, the main CPU 101 sets the address of "at the time of RAM abnormality or setting change start" in the game RAM area of the main RAM 103 shown in FIG.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S44)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、パチスロ1の設定(設定1~6)を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether or not the setting key-shaped switch 54 is on (S44). A setting key (not shown) inserted into the setting key-type switch 54 is an operation key for operating the settings (settings 1 to 6) of the pachislot 1, and when the setting key is turned on, the setting key-type switch 54 is turned on.

S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S44がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。一方、S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S44がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S45)。この処理により、セレクタ66(図7参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24(図2参照)から排出される。 In S44, when the main CPU 101 determines that the setting key-type switch 54 is not in the ON state (if the determination in S44 is NO), the main CPU 101 ends the setting change confirmation process, and shifts the process to the process of S16 of the power-on (reset interrupt) process (see FIG. 64). On the other hand, when the main CPU 101 determines in S44 that the setting key-shaped switch 54 is in the ON state (if the determination in S44 is YES), the main CPU 101 performs medal reception prohibition processing (S45). By this processing, the solenoid of the selector 66 (see FIG. 7) is not driven, and the inserted medals are ejected from the medal payout opening 24 (see FIG. 2).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H:第1の値)をセットし、設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S46)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の開始時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第1のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認開始)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 sets setting change start or setting check start information (005H: first value) in the L register, and performs generation and storage processing of a setting change command (setting change/setting check start) (S46). In this process, the main CPU 101 generates setting change command data (first command data) to be transmitted from the main control circuit 90 to the sub control circuit 200 at the start of setting change processing or setting confirmation processing, and stores the command data in a communication data storage area provided in the main RAM 103. Details of the setting change command generation and storage process will be described later with reference to FIG. 70 described later. Also, the setting change command (setting change/setting confirmation start) saved in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG.

次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S47)。次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S48)。 Next, the main CPU 101 turns on the error count relay (S47). Next, the main CPU 101 determines which of setting change and setting confirmation has been performed (S48).

S48において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S48がNO判定の場合)、メインCPU101は、後述のS55の処理を行う。 When the main CPU 101 determines in S48 that the setting has not been changed (the setting has been confirmed) (if the determination in S48 is NO), the main CPU 101 performs the processing of S55, which will be described later.

一方、S48において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S48がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S49)。次いで、メインCPU101は、設定値の7セグ表示設定処理を行う(S50)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that the setting has been changed (the setting has not been confirmed) (if the determination in S48 is YES), the main CPU 101 performs setting value update processing (S49). Next, the main CPU 101 performs a 7-segment display setting process for setting values (S50). By this processing, the set value after updating can be displayed on the 7-segment LED in the information display device 6 .

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S51)。 Next, the main CPU 101 determines whether or not the reset switch 76 is on (S51).

S51において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S51がYES判定の場合)、メインCPU101は、処理をS49の処理に戻し、S49以降の処理を繰り返す。一方、S51において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S51がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S52)。 In S51, when the main CPU 101 determines that the reset switch 76 is on (if determined as YES in S51), the main CPU 101 returns to the process of S49, and repeats the processes after S49. On the other hand, when the main CPU 101 determines in S51 that the reset switch 76 is not on (NO in S51), the main CPU 101 determines whether the start switch 79 is on (S52).

S52において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S52がNO判定の場合)、メインCPU101は、処理をS51の処理に戻し、S51以降の処理を繰り返す。一方、S52において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S52がYES判定の場合)、メインCPU101は、メインRAM103に設けられた設定値格納領域(不図示)に設定値を格納する(S53)。 In S52, when the main CPU 101 determines that the start switch 79 is not on (NO in S52), the main CPU 101 returns to the process of S51, and repeats the processes after S51. On the other hand, when the main CPU 101 determines in S52 that the start switch 79 is on (if the determination in S52 is YES), the main CPU 101 stores a set value in a set value storage area (not shown) provided in the main RAM 103 (S53).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S54)。 Next, the main CPU 101 determines whether or not the setting key-shaped switch 54 is in the OFF state (S54).

S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S54がNO判定の場合)、メインCPU101は、S54の処理を繰り返す。一方、S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S54がYES判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S54, when the main CPU 101 determines that the setting key-shaped switch 54 is not in the off state (when the determination in S54 is NO), the main CPU 101 repeats the processing of S54. On the other hand, when the main CPU 101 determines in S54 that the setting key-shaped switch 54 is in the off state (if the determination in S54 is YES), the main CPU 101 performs the processing of S55, which will be described later.

S48がNO判定の場合又はS54がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S55)。 If the determination in S48 is NO or if the determination in S54 is YES, the main CPU 101 determines whether setting change or setting confirmation has been performed (S55).

S55において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S55がNO判定の場合)、メインCPU101は、後述のS57の処理を行う。一方、S55において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S55がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S56)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 In S55, when the main CPU 101 determines that the setting has not been changed (the setting has been confirmed) (NO determination in S55), the main CPU 101 performs the processing of S57, which will be described later. On the other hand, when the main CPU 101 determines in S55 that the setting has been changed (the setting has not been confirmed) (if the determination in S55 is YES), the main CPU 101 performs RAM initialization processing (S56). In this process, the main CPU 101 sets the address (address next to the set value storage area) of the "end of setting change" (not shown) in the game RAM area of the main RAM 103 shown in FIG.

S56の処理後又はS55がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H:第2の値)をセットし、設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S57)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の終了時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第2のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図70を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認終了)は、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S57の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図64参照)のS16の処理に移す。 After the processing of S56 or when the determination in S55 is NO, the main CPU 101 sets the setting change end or setting confirmation end information (004H: second value) in the L register, and performs generation and storage processing of a setting change command (setting change/setting confirmation end) (S57). In this process, the main CPU 101 generates setting change command data (second command data) to be transmitted from the main control circuit 90 to the sub control circuit 200 at the end of the setting change process or setting confirmation process, and stores the command data in the communication data storage area provided in the main RAM 103. Details of the setting change command generation and storage process will be described later with reference to FIG. 70 described later. Also, the setting change command (setting change/setting confirmation end) saved in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. After the process of S57, the main CPU 101 ends the setting change confirmation process, and shifts the process to the process of S16 of the power-on (reset interrupt) time process (see FIG. 64).

本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のS44~S47の処理は、メインCPU101が、図69Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S44の設定キーの状態判定処理は、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4))」により実行され、S47のエラーカウントリレーをオン状態にセットする処理は、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processing of S44 to S47 in the setting change confirmation processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 69A. Among them, for example, the setting key state determination processing of S44 is executed by the source code "BITQ 7, (.LOW. (wIBUF+4))" in FIG. 69A, and the processing of setting the error count relay to the ON state of S47 is executed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A.

「BITQ」命令及び「SETQ」命令はともに、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Both the "BITQ" instruction and the "SETQ" instruction are dedicated instruction codes for the main CPU 101 that specify addresses using the Q register (extended register).

ソースプログラム上において、例えば、ソースコード「BITQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbがチェックされ、該ビットbに「1」が格納されていれば、フラグ・レジスタFのゼロフラグ(ビット6:図11参照)に「0」がセットされ、該ビットbに「0」が格納されていれば、フラグ・レジスタFのゼロフラグ(所定のビット領域)に「1」がセットされる。それゆえ、図69A中のソースコード「BITQ 7,(.LOW.(wIBUF+4)」が実行されると、Qレジスタの格納データと、整数値「.LOW.(wIBUF+4)」とで指定されるアドレスのメモリのビット7がチェックされ、該ビット7に「1」が格納されていれば、フラグ・レジスタFのゼロフラグに「0」がセットされ、該ビット7に「0」が格納されていれば、フラグ・レジスタFのゼロフラグに「1」がセットされる。 For example, when the source code "BITQ b, (k)" is executed on the source program, the memory bit b at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value k (direct value: lower address value) is checked. "1" is set in the zero flag (predetermined bit area). Therefore, when the source code "BITQ 7, (.LOW.(wIBUF+4)" in FIG. 69A is executed, bit 7 of the memory at the address specified by the data stored in the Q register and the integer value ".LOW.(wIBUF+4)" is checked. The zero flag of F is set to "1".

また、ソースプログラム上において、例えば、ソースコード「SETQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbに「1」がセットされる。それゆえ、図69A中のソースコード「SETQ 1,(.LOW.wECRREQ)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wECRREQ」とで指定されるアドレスのメモリのビット1に「1」がセットされる。 Also, when the source code "SETQ b, (k)" is executed on the source program, for example, "1" is set to the memory bit b of the address specified by the data stored in the Q register (upper side address value) and the 1-byte integer value k (direct value: lower side address value). Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A is executed, "1" is set to bit 1 of the memory at the address specified by the data stored in the Q register and the integer value ".LOW.wECRREQ".

すなわち、本実施形態の設定変更確認処理では、上述のようなQレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが使用されており、これらのメインCPU101専用命令コードの使用により、直値で、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 That is, in the setting change confirmation process of the present embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extended register) as described above are used, and by using these instruction codes dedicated to the main CPU 101, it is possible to directly access the main ROM 102, the main RAM 103, and the memory map I/O. In this case, the instruction code for address setting can be omitted, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102 and to speed up the processing.

また、上述した設定変更確認処理中のS46の設定変更/設定確認開始時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69A中の「CALLF」命令を実行することにより行われ、上述したS57の設定変更/設定確認終了時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図69B中の「CALLF」命令を実行することにより行われる。なお、「CALLF」命令もまた、メインCPU101専用命令コードである。 The generation and storage of the setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 during the setting change confirmation process described above is performed by the main CPU 101 executing the "CALLF" instruction in FIG. The "CALLF" instruction is also a main CPU 101 dedicated instruction code.

ソースプログラム上において、例えば、ソースコード「CALLF mn」が実行されると、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALLF」命令は、2バイト命令であり、ジャンプできるアドレス範囲は、0000H~11FFHの範囲となる。それゆえ、例えば、図69A中のソースコード「CALLF SB_PCINIT_00」が実行されると、現在のPCレジスタの値がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「SB_PCINIT_00」のアドレスがPCレジスタに格納されて、「SB_PCINIT_00」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed on the source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALLF" instruction is a 2-byte instruction, and the jumpable address range is 0000H to 11FFH. Therefore, for example, when the source code “CALLF SB_PCINIT_00” in FIG. 69A is executed, the current PC register value is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by −2, the address of “SB_PCINIT_00” is stored in the PC register, and the process jumps to the address specified by “SB_PCINIT_00”.

なお、本実施形態では、「CALLF」命令と同種の命令コードとして、「CALL」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「CALL mn」が実行されると、「CALLF」命令と同様に、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALL」命令は、3バイト命令であり、ジャンプできるアドレス範囲が、「CALLF」命令のそれと異なり、ジャンプできるアドレス範囲は、0000H~FFFFHの範囲である。なお、「CALLF」命令は、「CALL」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量(メインROM102の使用容量)を低減することができるとともに、処理の効率化も図ることができる。 Note that in this embodiment, an instruction code called a "CALL" instruction is also prepared as an instruction code of the same kind as the "CALLF" instruction. Then, for example, when the source code "CALL mn" is executed on the source program, the value (stored data) of the current PC register (program counter PC: see FIG. 11) is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn", similar to the "CALLF" instruction. However, the "CALL" instruction is a 3-byte instruction, and differs from the "CALLF" instruction in the jumpable address range, which is the range from 0000H to FFFFH. Since the "CALLF" instruction is an instruction code with a smaller number of bytes than the "CALL" instruction, the capacity of the source program (used capacity of the main ROM 102) can be reduced and the efficiency of processing can be improved.

また、本実施形態の設定変更確認処理では、図69A及び69Bに示すように、S46の「CALLF」命令で指定するジャンプ先のアドレス「SB_PCINIT_00」は、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化(モジュール化)されている。 In the setting change confirmation process of this embodiment, as shown in FIGS. 69A and 69B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. That is, in the present embodiment, the source program for generating and storing the setting change command (initialization command) to be transmitted to the sub-control circuit 200 at the time of changing the setting (at the start of the game machine), at the start of setting confirmation (during normal operation), and at the end of the setting confirmation is the same.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, since it is not necessary to separately provide a source program for the setting change command generation and storage process in both the processes of S46 and S57, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[設定変更コマンド生成格納処理]
次に、図70及び図71を参照して、設定変更確認処理(図68参照)中のS46及びS57で行う設定変更コマンド生成格納処理について説明する。なお、図70は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図71は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Setting change command generation and storage processing]
Next, referring to FIGS. 70 and 71, the setting change command generation and storage processing performed at S46 and S57 during the setting change confirmation processing (see FIG. 68) will be described. FIG. 70 is a flow chart showing the procedure of setting change command generation and storage processing, and FIG. 71 is a diagram showing an example of a source program for executing the setting change command generation and storage processing.

まず、メインCPU101は、設定値(1~6)の情報をEレジスタにセットする(S61)。次いで、メインCPU101は、RT状態の情報をCレジスタにセットする(S62)。次いで、メインCPU101は、設定変更コマンドのコマンド種別情報(02H)をAレジスタにセットする(S63)。 First, the main CPU 101 sets information of setting values (1 to 6) in the E register (S61). Next, the main CPU 101 sets RT state information in the C register (S62). Next, the main CPU 101 sets the command type information (02H) of the setting change command in the A register (S63).

次いで、メインCPU101は、通信データ格納処理を行う(S64)。この処理では、メインCPU101は、S61~S63で各レジスタにセットされた情報と、S46又はS57(図68参照)でDレジスタにセットされた情報(設定ステータスである設定変更開始/設定変更終了/設定確認開始/設定確認終了)とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図72を参照しながら後で説明する。 Next, the main CPU 101 performs communication data storage processing (S64). In this process, the main CPU 101 generates setting change command data using the information set in each register in S61 to S63 and the information set in the D register in S46 or S57 (see FIG. 68) (setting change start/setting change end/setting confirmation start/setting confirmation end), and stores the generated command data in the communication data storage area. Details of the communication data storage process will be described later with reference to FIG. 72 described later.

S64の処理後、メインCPU101は、設定変更コマンド生成格納処理を終了する。なお、設定変更確認処理(図68参照)中のS46で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、処理を設定変更確認処理(図68参照)のS47の処理に移す。また、設定変更確認処理(図68参照)中のS57で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理(図68参照)も終了する。 After the process of S64, the main CPU 101 ends the setting change command generation and storage process. When ending the setting change command generation and storing process in S46 of the setting change confirmation process (see FIG. 68), the main CPU 101 shifts the process to S47 of the setting change confirmation process (see FIG. 68) after the process of S64. Also, when ending the setting change command generation and storage processing performed in S57 during the setting change confirmation processing (see FIG. 68), the main CPU 101 ends the setting change command generation and storage processing after the processing of S64, and also ends the setting change confirmation processing (see FIG. 68).

本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインCPU101が、図71のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage processing is performed as described above. The setting change command generation and storage process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ4としてDレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3~5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1及び2は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1及び2に対しては、現時点でLレジスタ及びHレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1及び2の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As described above, in the setting change command generation and storage process, the setting status is stored in the D register as the communication parameter 4 immediately before the setting change command generation and storage process is executed, the set value is stored in the E register as the communication parameter 3, and the RT information is stored in the C register as the communication parameter 5 during execution of the setting change command generation and storage process. That is, among the communication parameters 1 to 5 constituting the setting change command (initialization command), the communication parameters 3 to 5 are communication parameters (use parameters) used (analyzed) on the sub control circuit 200 side, and new information is set to these communication parameters. On the other hand, the other communication parameters 1 and 2 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) by the sub-control circuit 200 side, and the values currently stored in the L and H registers are set for the communication parameters 1 and 2. Therefore, the values of the communication parameters 1 and 2 are undefined when the setting change command (initialization command) is transmitted. In this case, the sum value (BCC) of the setting change command can be set to an indefinite value each time it is sent, thereby suppressing fraudulent actions such as goto.

[通信データ格納処理]
次に、図72及び図73を参照して、例えば、設定変更コマンド生成格納処理(図70参照)中のS64で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図72は、通信データ格納処理の手順を示すフローチャートであり、図73は、通信データ格納処理中のS71~S76の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage processing]
Next, with reference to FIGS. 72 and 73, for example, communication data storage processing performed at S64 in the setting change command generation and storage processing (see FIG. 70) will be described. Note that the communication data storage process is executed not only when the setting change command is generated, but also when other commands are generated. FIG. 72 is a flow chart showing the procedure of the communication data storage process, and FIG. 73 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communication data storage process.

まず、メインCPU101は、Aレジスタにセットされているデータを通信コマンド種別のデータとして、メインRAM103内の通信データ一時格納領域(不図示)に格納する(S71)。次いで、メインCPU101は、Hレジスタ及びLレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ1及び2として、メインRAM103内の通信データ一時格納領域(所定の格納領域)に格納する(S72)。 First, the main CPU 101 stores data set in the A register in a communication data temporary storage area (not shown) in the main RAM 103 as communication command type data (S71). Next, the main CPU 101 stores the data set in the H register and L register in the communication data temporary storage area (predetermined storage area) in the main RAM 103 as parameters 1 and 2 of the communication command, respectively (S72).

次いで、メインCPU101は、Dレジスタ及びEレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ3及び4として、メインRAM103内の通信データ一時格納領域に格納する(S73)。次いで、メインCPU101は、Bレジスタ及びCレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ5及びRT状態のデータとして、メインRAM103内の通信データ一時格納領域に格納する(S74)。 Next, the main CPU 101 stores the data set in the D register and E register in the communication data temporary storage area in the main RAM 103 as parameters 3 and 4 of the communication command, respectively (S73). Next, the main CPU 101 stores the data set in the B and C registers in the communication data temporary storage area in the main RAM 103 as parameter 5 of the communication command and RT state data, respectively (S74).

次いで、メインCPU101は、Aレジスタ~Lレジスタにセットされているデータ値から通信コマンドのBCCデータ(サム値)を生成する(S75)。次いで、メインCPU101は、生成したBCCデータをメインRAM103内の通信データ一時格納領域に格納する(S76)。 Next, the main CPU 101 generates BCC data (sum value) of the communication command from the data values set in the A to L registers (S75). Next, the main CPU 101 stores the generated BCC data in the communication data temporary storage area in the main RAM 103 (S76).

S76の処理後、メインCPU101は、メインRAM103内の通信データ格納領域に空きがあるか否かを判別する(S77)。なお、本実施形態では、通信データ格納領域に最大9個のコマンドデータが格納可能である(後述の図75B参照)。 After the process of S76, the main CPU 101 determines whether or not there is an empty communication data storage area in the main RAM 103 (S77). In this embodiment, up to nine command data can be stored in the communication data storage area (see FIG. 75B described later).

S77において、メインCPU101が、通信データ格納領域に空きがないと判別したとき(S77がNO判定の場合)、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 In S77, when the main CPU 101 determines that there is no space in the communication data storage area (if the determination in S77 is NO), the main CPU 101 terminates the communication data storage processing, and also terminates, for example, the setting change command generation and storage processing (see FIG. 70).

一方、S77において、メインCPU101が、通信データ格納領域に空きがあると判別したとき(S77がYES判定の場合)、メインCPU101は、上述したS71~S76の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する(S78)。 On the other hand, when the main CPU 101 determines in S77 that there is space in the communication data storage area (if the determination in S77 is YES), the main CPU 101 stores the communication data stored in the communication data temporary storage area as communication command data in the communication data storage area (S78).

次いで、メインCPU101は、通信データポインタ更新処理を行う(S79)。この処理では、メインCPU101は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図74を参照しながら後で説明する。 Next, the main CPU 101 performs communication data pointer update processing (S79). In this process, the main CPU 101 mainly updates the communication data pointer indicating the storage address of the communication data in the communication data storage area. Details of the communication data pointer update process will be described later with reference to FIG. 74 described later.

そして、S79の処理後、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図70参照)も終了する。 After the processing of S79, the main CPU 101 terminates the communication data storage processing and, for example, also terminates the setting change command generation and storage processing (see FIG. 70).

本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のS71~S76の処理は、メインCPU101が、図73のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びBCCデータの格納処理は、図73に示すように、ソースプログラム上では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである、「LDQ」命令を用いて実行される。 In this embodiment, the communication data storage process is performed as described above. The processing of S71 to S76 during the communication data storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. In this series of processes, the process of storing communication command type data, various communication parameters, game status flag data, and BCC data included in the command data is executed using the "LDQ" instruction, which is an instruction code dedicated to the main CPU 101 that specifies addresses using the Q register (extension register) on the source program, as shown in FIG.

具体的には、ソースコード「LDQ (.LOW.(wPDT_TMP+0)),A」の実行により、Aレジスタに格納された通信コマンドの種別データが、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「.LOW.(wPDT_TMP+0)」(下位側アドレス値)とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+1)),HL」の実行により、Lレジスタに格納された通信パラメータ1が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+1)」とで指定されたアドレスの通信データ一時格納領域に格納され、Hレジスタに格納された通信パラメータ2が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+3)),DE」の実行により、Eレジスタに格納された通信パラメータ3が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+3)」とで指定されたアドレスの通信データ一時格納領域に格納され、Dレジスタに格納された通信パラメータ4が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+5)),BC」の実行により、Cレジスタに格納された通信パラメータ5が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+5)」とで指定されたアドレスの通信データ一時格納領域に格納され、Bレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code "LDQ (.LOW.(wPDT_TMP+0)),A", the communication command type data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register (higher side address value) and the 1-byte integer value ".LOW.(wPDT_TMP+0)" (lower side address value). Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+1)), HL", the communication parameter 1 stored in the L register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+1)", and the communication parameter 2 stored in the H register is stored in the communication data temporary storage area at the next address. Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+3)), DE", the communication parameter 3 stored in the E register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+3)", and the communication parameter 4 stored in the D register is stored in the communication data temporary storage area at the next address. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+5)),BC", the communication parameter 5 stored in the C register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+5)", and the gaming state flag data stored in the B register is stored in the communication data temporary storage area at the next address.

さらに、通信データ格納処理でセットされたコマンドデータのサム値となるBCCデータは、一連のソースコード「ADD(加算命令コード) A,H」~「ADD A,B」の実行により算出され、Aレジスタに格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+7)),A」の実行により、Aレジスタに格納されたBCCデータが、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+7)」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing a series of source codes "ADD (addition instruction code) A, H" to "ADD A, B" and stored in the A register. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+7)),A", the BCC data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+7)".

上述のように、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をADD(加算命令コード)により算出したが、加算命令コードに換えて、SUB(減算命令コード)、XOR(排他的論理和命令コード)により誤り符号を算出しても同様の効果が得られる。さらに、メインCPU101専用命令である、MUL(乗算命令コード)又はDIV(除算命令コード)を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer). In such a method of creating command data, the data stored in each register at the time of command generation is stored as is in the communication data temporary storage area as various parameters of the command data. Therefore, when command data including unused parameters is created, the value of the unused parameter becomes an undefined value each time the command data is created. In this case, even if there are command data of the same type and the values of the used parameters are the same, the sum value (BCC data) of the command data can be changed for each command creation. In addition, in the present embodiment, the sum value, which is one of the error codes, is calculated by ADD (addition instruction code), but the same effect can be obtained by calculating the error code by SUB (subtraction instruction code) and XOR (exclusive OR instruction code) instead of the addition instruction code. Furthermore, the same effect can be obtained by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are dedicated instructions for the main CPU 101 .

それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 Therefore, in the present embodiment, by setting the unused parameter to an indefinite value, it is possible to make it difficult to analyze the communication data and deter fraudulent acts such as gossip.In addition, since there is no need to add unnecessary gossip countermeasure processing, it is possible to suppress the pressure on the program capacity of the main control circuit 90 due to the addition of the goto countermeasure processing.

[通信データポインタ更新処理]
次に、図74及び図75を参照して、通信データ格納処理(図72参照)中のS79で行う通信データポインタ更新処理について説明する。なお、図74は、通信データポインタ更新処理の手順を示すフローチャートであり、図75Aは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図75Bは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication data pointer update process]
Next, with reference to FIGS. 74 and 75, the communication data pointer update processing performed at S79 during the communication data storage processing (see FIG. 72) will be described. FIG. 74 is a flowchart showing the procedure of the communication data pointer update process, FIG. 75A is a diagram showing an example of a source program for executing the communication data pointer update process, and FIG.

まず、メインCPU101は、現在、セットされている通信データポインタの値を取得する(S81)。 First, the main CPU 101 acquires the value of the currently set communication data pointer (S81).

次いで、メインCPU101は、通信データポインタの値を1パケット分(8バイト)加算更新する(S82)。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域(図75B参照)の上限サイズ以上となる場合には、メインCPU101は、更新後の通信データポインタの値を「0」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。 Next, the main CPU 101 adds and updates the value of the communication data pointer by one packet (8 bytes) (S82). In this process, if the value of the updated communication data pointer is greater than or equal to the upper limit size of the communication data storage area (see FIG. 75B), the main CPU 101 sets the value of the updated communication data pointer to "0", thereby invalidating all the command data stored in the communication data storage area (similar to the discarded state).

本実施形態では、1回の送信動作で送信されるデータ量(1パケット)は8バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大9個のコマンドデータを格納可能であるので(図75B参照)、通信データ格納領域の上限サイズは、72バイト(=8バイト×9)となる。それゆえ、本実施形態では、通信データポインタの範囲を「0」~「71」とし、S82の処理において、更新後(通信データポインタを+8更新した場合)の通信データポインタの値が「71(上限値)」を超えるような値となる場合には、更新後の通信データポインタの値を「0」にセットして(通信データの格納先のアドレスを先頭アドレスに戻して)、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。なお、通信データポインタの値を「0」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「71(上限値)」を超えた場合に、通信データ格納領域を初期化(クリア)する必要はない。 In this embodiment, the amount of data (one packet) transmitted in one transmission operation is 8 bytes. That is, in this embodiment, one command data can be transmitted by one transmission operation. Also, in this embodiment, since up to 9 command data can be stored in the communication data storage area (see FIG. 75B), the upper limit size of the communication data storage area is 72 bytes (=8 bytes×9). Therefore, in the present embodiment, the range of the communication data pointer is "0" to "71", and in the process of processing the S82, if the value of the communication data pointer exceeds "71 (upper limit)" after updating (when the communication data pointer is updated +8), set the renewed communication data pointer. Then (return the address of the storage destination of the communication data to the first address), disable all the command data stored in the communication data storage area (in the same state as the discarded state). When the value of the communication data pointer is set to "0", when the command data is stored in the communication data storage area next time, it is stored from the top address of the communication data storage area, so the previously stored command data is overwritten with the new command data. Therefore, in this embodiment, there is no need to initialize (clear) the communication data storage area when the value of the communication data pointer exceeds "71 (upper limit)".

そして、S82の処理後、メインCPU101は、通信データポインタ更新処理を終了するとともに、通信データ格納処理(図72参照)も終了する。 After the process of S82, the main CPU 101 terminates the communication data pointer update process and also terminates the communication data storage process (see FIG. 72).

本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインCPU101が、図75Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S82の通信データポインタの更新処理は、図75A中の「ADD」命令及び「ICPLD」命令(所定の更新命令)により実行されるが、この「ICPLD」命令もまた、メインCPU101専用命令コードである。 In this embodiment, the communication data pointer update process is performed as described above. The communication data pointer updating process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 75A. Among them, the update processing of the communication data pointer in S82 is executed by the "ADD" instruction and the "ICPLD" instruction (predetermined update instruction) in FIG. 75A.

ソースプログラム上において、例えば、ソースコード「ICPLD A,n」が実行されると、Aレジスタの内容(格納データ)と整数nとが比較され、Aレジスタの内容が整数n未満である場合には、Aレジスタの内容に「1」が加算され、Aレジスタの内容が整数n以上である場合には、Aレジスタに「0」がセットされる。 For example, when the source code "ICPLD A,n" is executed on the source program, the content (stored data) of the A register is compared with the integer n, and if the content of the A register is less than the integer n, "1" is added to the content of the A register, and if the content of the A register is greater than or equal to the integer n, "0" is set to the A register.

それゆえ、S82の通信データポインタの更新処理を実行する場合、図75Aのソースプログラム上では、まず、ソースコード「ADD A,7」が実行され、Aレジスタの内容(更新前の通信データポインタの値)に「7」が加算され、該加算結果がAレジスタに格納される。次いで、ソースコード「ICPLD A,71」が実行され、Aレジスタの内容(7加算後の通信データポインタの値)と整数「71」とを比較し、Aレジスタの内容が整数「71」未満である場合には、Aレジスタの内容に「1」を加算し、Aレジスタの内容が整数「71」以上である場合には、Aレジスタに「0」をセットする。すなわち、S82の処理において、通信データポインタの値を+7更新したときに、更新後の通信データポインタの値が上限値「71」を超えるような場合には、通信データポインタをゼロクリアする処理(通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理)が行われる。一方、更新後の通信データポインタの値が上限値「71」を超えない場合には、「ICPLD」命令でさらに通信データポインタに「1」を加算することにより、トータルで通信データポインタの値を+8更新する。 Therefore, when executing the process of updating the communication data pointer in S82, the source program of FIG. 75A first executes the source code "ADD A, 7", adds "7" to the content of the A register (the value of the communication data pointer before updating), and stores the addition result in the A register. Next, the source code "ICPLD A, 71" is executed to compare the content of the A register (the value of the communication data pointer after adding 7) and the integer "71", add "1" to the content of the A register if the content of the A register is less than the integer "71", and set "0" to the A register if the content of the A register is greater than or equal to the integer "71". That is, in the process of S82, when the value of the communication data pointer is updated by +7 and the value of the communication data pointer after updating exceeds the upper limit value "71", a process of clearing the communication data pointer to zero (a process of returning the storage address of the communication data to the top address of the communication data storage area) is performed. On the other hand, if the value of the communication data pointer after updating does not exceed the upper limit value "71", the "ICPLD" instruction is used to add "1" to the communication data pointer, thereby updating the value of the communication data pointer by +8 in total.

上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ICPLD」命令コード(送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード)により、通信データポインタの更新(1加算)処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「71」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, in the communication data pointer update process, one "ICPLD" instruction code (an instruction code in which a transmission buffer upper limit determination instruction and a judgment branch instruction are integrated) can collectively execute the communication data pointer update (1 addition) process, the communication data pointer determination check process after the update, and the communication data pointer clear process. In this case, there is no need to provide instruction codes for executing each process separately. For example, it is possible to omit the judgment branch instruction code for determining whether or not the updated communication data pointer value exceeds the upper limit value of "71".

それゆえ、通信データポインタ更新処理等において、メインCPU101専用の「ICPLD」命令コードを用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in the communication data pointer updating process, etc., the capacity of the source program (capacity used in the main ROM 102) can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[電断時(外部)処理]
次に、メインCPU101の制御により行われるパチスロ1の電断時(外部)処理を、図76を参照して説明する。図76は、電断時(外部)処理の手順を示すフローチャートである。なお、図76に示す電断時(外部)処理は、電源管理回路93が、マイクロプロセッサ91に供給される電源電圧の低下(電断)を検知した際に、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力し、これにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Power failure (external) processing]
Next, referring to FIG. 76, a description will be given of (external) processing when the pachi-slot machine 1 is turned off under the control of the main CPU 101. FIG. FIG. 76 is a flow chart showing the procedure of (external) processing at the time of power failure. 76 is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 by outputting a power failure detection signal to the "XINT" terminal of the microprocessor 91 when the power management circuit 93 detects a drop in the power supply voltage (power failure) supplied to the microprocessor 91.

まず、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S91)。次いで、メインCPU101は、電断検知ポートにセットされているデータを読み込む(S92)。 First, the main CPU 101 saves data set in all registers (S91). Next, the main CPU 101 reads the data set in the power interruption detection port (S92).

次いで、メインCPU101は、電断検知ポートがオン状態であるか否かを判別する(S93)。 Next, the main CPU 101 determines whether or not the power interruption detection port is in the ON state (S93).

S93において、メインCPU101が、電断検知ポートがオン状態でないと判別したとき(S93がNO判定の場合)、メインCPU101は、割込処理許可をセットする(S94)。そして、S94の処理後、メインCPU101は、電断時(外部)処理を終了する。なお、S93がNO判定である場合に行われるこれらの処理は、電源管理回路93が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 In S93, when the main CPU 101 determines that the power failure detection port is not in the ON state (when the determination in S93 is NO), the main CPU 101 sets interrupt processing permission (S94). After the process of S94, the main CPU 101 ends the power failure (external) process. It should be noted that these processes that are performed when the determination in S93 is NO correspond to the processes for countermeasures against momentary power failure that occur when the power management circuit 93 detects an instantaneous power failure.

一方、S93において、メインCPU101が、電断検知ポートがオン状態であると判別したとき(S93がYES判定の場合)、メインCPU101は、メダル投入不可を設定し、ホッパー装置51の停止を設定する(S95)。 On the other hand, when the main CPU 101 determines in S93 that the power failure detection port is in the ON state (if the determination in S93 is YES), the main CPU 101 sets medal insertion prohibition and sets the hopper device 51 to stop (S95).

次いで、メインCPU101は、現在セットされているスタックポインタ(SP)の値をメインRAM103内の遊技用RAM領域のスタックエリアに保存する(S96)。 Next, the main CPU 101 saves the currently set value of the stack pointer (SP) in the stack area of the game RAM area in the main RAM 103 (S96).

次いで、メインCPU101は、メインRAM103のチェックサム生成処理を行う(S97)。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このチェックサム生成処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、チェックサム生成処理の詳細については、後述の図77を参照しながら後で説明する。 Next, the main CPU 101 performs checksum generation processing for the main RAM 103 (S97). Note that this processing is performed in the non-regular work area (see FIG. 12C) in the main RAM 103 . A program used in this checksum generation process is stored in the non-regulation area in the main ROM 102 (see FIG. 12B). Details of the checksum generation process will be described later with reference to FIG. 77 described later.

次いで、メインCPU101は、メインRAM103へのアクセス禁止を設定する(S98)。そして、S98の処理後、電源が停止するまで(電源電圧が、メインCPU101が動作できない電圧に達するまで)無限ループ処理が行われる。 Next, the main CPU 101 sets prohibition of access to the main RAM 103 (S98). After the processing of S98, infinite loop processing is performed until the power supply is stopped (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).

[チェックサム生成処理(規定外)]
次に、図77及び図78を参照して、電断時(外部)処理(図76参照)中のS97で行うチェックサム生成処理について説明する。なお、図77は、チェックサム生成処理の手順を示すフローチャートであり、図78Aは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図78Bは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインRAM103からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, with reference to FIGS. 77 and 78, the checksum generation processing performed in S97 during the power failure (external) processing (see FIG. 76) will be described. FIG. 77 is a flow chart showing the procedure of the checksum generation process, FIG. 78A is a diagram showing an example of a source program for executing the checksum generation process, and FIG. 78B is a diagram showing the operation of updating the stack pointer and the operation of reading data from the main RAM 103 to the register executed in the checksum generation process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値(遊技用RAM領域のスタックエリアの使用中アドレス)をメインRAM103の規定外RAM領域の規定外スタックエリアに保存する(S101)。次いで、メインCPU101は、スタックポインタに規定外スタックエリアのアドレスをセットする(S102)。次いで、メインCPU101は、RAMアドレス(規定外スタックエリアのアドレス)の上位側のアドレス値(F0H)をQレジスタにセットする(S103)。次いで、メインCPU101は、電断発生フラグを設定する(S104)。 First, the main CPU 101 saves the current value of the stack pointer (SP) (the in-use address of the stack area of the game RAM area) in the non-standard stack area of the non-standard RAM area of the main RAM 103 (S101). Next, the main CPU 101 sets the stack pointer to the address of the non-standard stack area (S102). Next, the main CPU 101 sets the address value (F0H) on the upper side of the RAM address (address of the non-standard stack area) in the Q register (S103). Next, the main CPU 101 sets a power interruption occurrence flag (S104).

次いで、メインCPU101は、スタックポインタに、遊技用RAM領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S105)。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。そして、S105で設定されたサム算出カウンタが「0」になれば、メインRAM103の遊技用RAM領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the sum value calculation start address in the game RAM area in the stack pointer, and sets the value obtained by dividing the number of bytes of the sum value calculation target storage area by "2" in the sum calculation counter (S105). The sum calculation counter is provided in the main RAM 103 and is a counter for determining when to end the calculation of the sum value. Then, when the sum calculation counter set in S105 becomes "0", the sum value calculation processing of the game RAM area of the main RAM 103 is terminated.

次いで、メインCPU101は、HLレジスタを0クリア(値「0」をセット)する(S106)。この処理により、サム値の初期値「0」がセットされる。 Next, the main CPU 101 clears the HL register to 0 (sets a value of "0") (S106). By this processing, the initial sum value "0" is set.

次いで、メインCPU101は、「POP命令」(特定の命令)と呼ばれる命令コード(図78A中に記載のソースコード「POP DE」)を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S107)。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (source code "POP DE" shown in FIG. 78A), and reads data (saved value) of a 2-byte area from the address of the storage area of the main RAM 103 set in the stack pointer (SP) to the DE register (S107).

なお、「POP」命令が実行されると、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの上位側のレジスタにロードされる。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを「2」加算する処理)が行われる。 When the "POP" instruction is executed, the data (memory content) stored in the 1-byte area of the address specified by the stack pointer is loaded into the register on the lower side of the pair register, and the data (memory content) stored in the 1-byte area of the address specified by the stack pointer is updated by 1 and loaded into the register on the upper side of the pair register. Further, when the "POP" instruction is executed, the address set in the stack pointer (SP) is updated by 2 bytes (the process of adding "2" to the address).

それゆえ、S107の処理では、スタックポインタで指定されたアドレスに保存されているデータ(メモリ内容)がEレジスタにロードされ、スタックポインタで指定されたアドレスに「1」を加算したアドレスに保存されているデータ(メモリ内容)がDレジスタにロードされる。 Therefore, in the process of S107, the data (memory content) stored at the address designated by the stack pointer is loaded into the E register, and the data (memory content) stored at the address obtained by adding "1" to the address designated by the stack pointer is loaded into the D register.

図78Bには、「POP」命令実行時における、DEレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ(SP)にセットされているアドレスが「F010h」である場合には、アドレス「F010h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F011h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスに2加算する更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F010h」から「F012h」に変更される。次いで、再度、「POP」命令が実行されると、アドレス「F012h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F013h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスの更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F012h」から「F014h」に変更される。その後、「POP」命令が実行される度に上述した、DEレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 FIG. 78B shows how data is read into the DE register and the address set in the stack pointer is updated when the "POP" instruction is executed. When the address set in the stack pointer (SP) is 'F010h' at the start of calculation of the sum value, the data (memory contents) stored at the address 'F010h' are loaded into the E register, and the data (memory contents) stored at the address 'F011h' are loaded into the D register. At this time, update processing is performed to add 2 to the address set in the stack pointer (SP), and the address set in the stack pointer (SP) is changed from "F010h" to "F012h". Next, when the "POP" instruction is executed again, the data (memory content) stored at address "F012h" is loaded into the E register, and the data (memory content) stored at address "F013h" is loaded into the D register. At this time, the address set in the stack pointer (SP) is updated, and the address set in the stack pointer (SP) is changed from "F012h" to "F014h". After that, every time the "POP" instruction is executed, the operation of reading data into the DE register and the operation of updating the address set in the stack pointer are repeated.

S107の処理後、メインCPU101は、サム値の算出処理を行う(S108)。具体的には、メインCPU101は、HLレジスタに格納されている値にDEレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 After the process of S107, the main CPU 101 performs sum value calculation processing (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S109)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S110)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S109). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S110).

S110において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S110がNO判定の場合)、メインCPU101は、処理をS107の処理に戻し、S107以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域のサム値算出処理が終了するまで、S107~S110の処理が繰り返される。 In S110, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S110), the main CPU 101 returns the processing to S107, and repeats the processing after S107. That is, the processes of S107 to S110 are repeated until the sum value calculation process of the game RAM area of the main RAM 103 is completed.

一方、S110において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S110がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S111)。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、S111で設定されたサム算出カウンタが「0」になれば、メインRAM103の規定外RAM領域のサム値算出処理、すなわち、メインRAM103全体のサム値算出処理が終了する。 On the other hand, when the main CPU 101 determines in S110 that the value of the sum calculation counter is "0" (if the determination in S110 is YES), the main CPU 101 sets the calculation start address of the sum value in the non-standard RAM area in the main RAM 103 in the DE register, and sets the non-standard sum count value in the sum calculation counter (S111). Note that the non-standard sum count value is the number of bytes in the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the sum value calculation processing of the non-specified RAM area of the main RAM 103, that is, the sum value calculation processing of the entire main RAM 103 ends.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S112)。 Next, the main CPU 101 reads the data (saved value) of 1-byte area from the address of the non-specified RAM area set in the DE register to the A register (S112).

次いで、メインCPU101は、サム値の算出処理を行う(S113)。具体的には、メインCPU101は、HLレジスタに格納されている値にAレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation processing (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S114)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S115)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S115).

S115において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S115がNO判定の場合)、メインCPU101は、処理をS112の処理に戻し、S112以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域のサム値を遊技用RAM領域のサム値に加算する処理が終了するまで、S112~S115の処理が繰り返される。 In S115, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S115), the main CPU 101 returns to the process of S112, and repeats the processes after S112. That is, the processes of S112 to S115 are repeated until the process of adding the sum value of the non-regular RAM area of the main RAM 103 to the sum value of the game RAM area is completed.

一方、S115において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S115がYES判定の場合)、メインCPU101は、HLレジスタに格納されている値を電断発生時のサム値として、メインRAM103内のサム値格納領域(不図示)に保存する(S116)。次いで、メインCPU101は、S101で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S117)。そして、S117の処理後、メインCPU101は、チェックサム生成処理を終了し、処理を電断時(外部)処理(図76参照)のS98の処理に移す。 On the other hand, when the main CPU 101 determines in S115 that the value of the sum calculation counter is "0" (if the determination in S115 is YES), the main CPU 101 saves the value stored in the HL register in the sum value storage area (not shown) in the main RAM 103 as the sum value at the time of power failure (S116). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S101 to the stack pointer (S117). After the process of S117, the main CPU 101 ends the checksum generation process, and shifts the process to the process of S98 of the power failure (external) process (see FIG. 76).

本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインCPU101が、図78Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインRAM103のチェックサムは、加算式で算出される。この際、遊技用RAM領域のサム値算出では、2バイト単位で加算処理(図78A中のソースコード「ADD HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で加算処理(図78A中のソースコード「ADDWB HL,A」参照)が行われる。 In this embodiment, the checksum generation process is performed as described above. The checksum generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 78A. As described above, in the present embodiment, the checksum of the main RAM 103 at the time of power failure is calculated using an addition formula. At this time, when calculating the sum value in the game RAM area, addition processing is performed in units of 2 bytes (see the source code "ADD HL, DE" in FIG. 78A), and in the non-standard RAM area, addition processing is performed in units of 1 byte (see the source code "ADDWB HL, A" in FIG. 78A).

[サムチェック処理(規定外)]
次に、図79~図81を参照して、電源投入時処理(図64参照)中のS9で行うサムチェック処理について説明する。なお、図79及び図80は、サムチェック処理の手順を示すフローチャートであり、図81は、サムチェック処理中のS122~S132の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (non-standard)]
Next, with reference to FIGS. 79 to 81, the sum check process performed in S9 during the power-on process (see FIG. 64) will be described. 79 and 80 are flow charts showing the procedure of the sum check process, and FIG. 81 is a diagram showing an example of a source program for executing the processes of S122 to S132 during the sum check process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値を規定外スタックエリアに保存する(S121)。次いで、メインCPU101は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S122)。なお、ここでセットされるサム算出カウンタは、サム値算出(サム値の減算処理)の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。次いで、メインCPU101は、サム値格納領域からサム値(チェックサム)を取得する(S123)。この処理により、電断発生時に生成されたチェックサム(減算前の初期値)がHLレジスタに格納される。 First, the main CPU 101 saves the current value of the stack pointer (SP) in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area in the stack pointer, and sets the value obtained by dividing the number of bytes of the sum value calculation target storage area by "2" in the sum calculation counter (S122). It should be noted that the sum calculation counter set here is a counter for determining the trigger for ending the sum value calculation (sum value subtraction processing), and is provided in the main RAM 103 . Next, the main CPU 101 acquires the sum value (checksum) from the sum value storage area (S123). By this processing, the checksum (initial value before subtraction) generated when power failure occurs is stored in the HL register.

次いで、メインCPU101は、「POP」命令を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S124)。なお、この際、「POP」命令の実行により、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Eレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Dレジスタにロードされる(図78B参照)。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを2加算する処理)が行われる。 Next, the main CPU 101 executes the "POP" instruction, and reads the data (saved value) of the 2-byte area from the storage area address of the main RAM 103 set in the stack pointer (SP) to the DE register (S124). At this time, by executing the "POP" instruction, the data (memory contents) stored in the 1-byte area of the address specified by the stack pointer is loaded into the E register, and the data (memory contents) stored in the 1-byte area of the address that is updated by 1 from the address specified by the stack pointer is loaded into the D register (see FIG. 78B). Further, when the "POP" instruction is executed, the address set in the stack pointer (SP) is updated by 2 bytes (the process of adding 2 to the address).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S125)。具体的には、メインCPU101は、HLレジスタに格納されている値(サム値の初期値又は前回の減算処理後のサム値)からDEレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation (subtraction) processing (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial value of the sum value or the sum value after the previous subtraction process), and stores the subtracted value in the HL register as the sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S126)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S127)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S126). Next, the main CPU 101 determines whether or not the value of the sum calculation counter after updating is "0" (S127).

S127において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S127がNO判定の場合)、メインCPU101は、処理をS124の処理に戻し、S124以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域の全域に渡ってサム値の減算処理が終了するまで、S124~S127の処理が繰り返される。 In S127, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S127), the main CPU 101 returns the process to S124, and repeats the processes after S124. That is, the processes of S124 to S127 are repeated until the sum value subtraction process is completed over the entire area of the game RAM area of the main RAM 103 .

一方、S127において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S127がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S128)。なお、規定外用サムカウント値は、規定外RAM領域のバイト数となる。 On the other hand, when the main CPU 101 determines in S127 that the value of the sum calculation counter is "0" (if the determination in S127 is YES), the main CPU 101 sets the calculation start address of the sum value of the non-standard RAM area in the main RAM 103 in the DE register, and sets the non-standard sum count value in the sum calculation counter (S128). The non-standard sum count value is the number of bytes in the non-standard RAM area.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S129)。 Next, the main CPU 101 reads the data (saved value) of 1-byte area from the address of the non-specified RAM area set in the DE register to the A register (S129).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S130)。具体的には、メインCPU101は、HLレジスタに格納されている値からAレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation (subtraction) processing (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S131)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S132)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S132).

S132において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S132がNO判定の場合)、メインCPU101は、処理をS129の処理に戻し、S129以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域の全域に渡ってサム値の減算処理が終了するまで、S129~S132の処理が繰り返される。 In S132, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S132), the main CPU 101 returns to the process of S129, and repeats the processes after S129. That is, the processes of S129 to S132 are repeated until the subtraction process of the sum value is completed over the entire area of the non-specified RAM area of the main RAM 103 .

一方、S132において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S132がYES判定の場合)、メインCPU101は、サムチェック処理の判定結果に「サム異常」をセットする(S133)。次いで、メインCPU101は、算出されたサム値が「0」であるか否かを判別する(S134)。 On the other hand, when the main CPU 101 determines in S132 that the value of the sum calculation counter is "0" (if the determination in S132 is YES), the main CPU 101 sets the determination result of the sum check process to "abnormal sum" (S133). Next, the main CPU 101 determines whether or not the calculated sum value is "0" (S134).

なお、この処理では、メインCPU101は、フラグ・レジスタFのゼロフラグ(ビット6)の状態(1/0)を参照して、サム値が「0」であるか否かを判別する。本実施形態では、S128でセットされたサム算出カウンタの値が「0」になった時点、すなわち、メインRAM103の全域に渡ってサム値の減算処理が終了した時点において、サム値が「0」である場合には、フラグ・レジスタFのゼロフラグには「1」がセットされ、サム値が「0」でない場合には、フラグ・レジスタFのゼロフラグには「0」がセットされている。それゆえ、S134の処理の時点において、フラグ・レジスタFのゼロフラグに「1(オン状態)」がセットされていれば、メインCPU101はサム値が「0」であると判定する。 In this process, the main CPU 101 refers to the state (1/0) of the zero flag (bit 6) of the flag register F to determine whether or not the sum value is "0". In this embodiment, when the value of the sum calculation counter set in S128 becomes "0", that is, when the sum value subtraction processing is completed over the entire area of the main RAM 103, if the sum value is "0", the zero flag of the flag register F is set to "1", and if the sum value is not "0", the zero flag of the flag register F is set to "0". Therefore, if the zero flag of the flag register F is set to "1 (on state)" at the time of processing of S134, the main CPU 101 determines that the sum value is "0".

S134において、メインCPU101が、算出されたサム値が「0」でないと判別したとき(S134がNO判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S134において、メインCPU101が、算出されたサム値が「0」であると判別したとき(S134がYES判定の場合)、メインCPU101は、判定結果に「電断異常」をセットする(S135)。 When the main CPU 101 determines in S134 that the calculated sum value is not "0" (when the determination in S134 is NO), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, when the main CPU 101 determines in S134 that the calculated sum value is "0" (if the determination in S134 is YES), the main CPU 101 sets the determination result to "power failure" (S135).

次いで、メインCPU101は、電断発生フラグを取得する(S136)。次いで、メインCPU101は、電断発生フラグが電断なしの状態(オフ状態)であるか否かを判別する(S137)。 Next, the main CPU 101 acquires a power interruption occurrence flag (S136). Next, the main CPU 101 determines whether or not the power interruption occurrence flag is in the state of no power interruption (off state) (S137).

S137において、メインCPU101が、電断発生フラグが電断なしの状態であると判別したとき(S137がYES判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S137において、メインCPU101が、電断発生フラグが電断なしの状態でないと判別したとき(S137がNO判定の場合)、メインCPU101は、判定結果に「正常」をセットする(S138)。 In S137, when the main CPU 101 determines that the power failure occurrence flag indicates that there is no power failure (when S137 determines YES), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, when the main CPU 101 determines in S137 that the power failure occurrence flag is not in the state of no power failure (NO determination in S137), the main CPU 101 sets the determination result to "normal" (S138).

S138の処理後、S134がNO判定の場合、又は、S137がYES判定の場合、メインCPU101は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア(オフ)する(S139)。次いで、メインCPU101は、S121で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S140)。そして、S140の処理後、メインCPU101は、サムチェック処理を終了し、処理を電源投入時処理(図64参照)のS10の処理に移す。 After the process of S138, if the determination in S134 is NO or if the determination in S137 is YES, the main CPU 101 saves the determination result in the sum check determination result, and clears (turns off) the power failure occurrence flag (S139). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S121 to the stack pointer (S140). After the process of S140, the main CPU 101 ends the sum check process, and shifts the process to the process of S10 of the power-on process (see FIG. 64).

本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のS122~S132の処理は、メインCPU101が、図81のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, sum check processing is performed as described above. The processing of S122 to S132 during the sum check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

上述のように、本実施形態における、メインRAM103のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算する。この際、遊技用RAM領域では、2バイト単位で減算処理(図81中のソースコード「SUB HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で減算処理(図81中のソースコード「SUBWB HL,A」参照)が行われる。次いで、最終的な減算結果が「0」であるか否か(ゼロフラグがオン状態であるか否か)に基づいて、異常の発生の有無を判定する。そして、減算結果が「0」である場合(ゼロフラグがオン状態である場合)には、正常と判定され、減算結果が「0」でない場合(ゼロフラグがオフ状態である場合)には、異常と判定される。 As described above, in the thumbchock determination processing of the main RAM 103 in this embodiment, first, the checksum value generated when power failure occurs is sequentially subtracted from the data stored in the main RAM 103 when power is restored. At this time, subtraction processing is performed in units of 2 bytes in the game RAM area (see the source code "SUB HL, DE" in FIG. 81), and subtraction processing is performed in units of 1 byte in the non-standard RAM area (see the source code "SUBWB HL, A" in FIG. 81). Next, based on whether or not the final subtraction result is "0" (whether or not the zero flag is on), it is determined whether or not an abnormality has occurred. When the subtraction result is "0" (when the zero flag is on), it is determined to be normal, and when the subtraction result is not "0" (when the zero flag is off), it is determined to be abnormal.

すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常/異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「POP」命令は、スタックポインタ(SP)操作専用命令であり、ソースコード「POP DE」以外にもソースコード「POP HL」、「POP AF」等が存在する。 That is, in the present embodiment, the checksum generation process at the time of power failure is performed by the addition method, and the checksum determination process at the time of power restoration is performed by the subtraction method. Then, normality/abnormality determination is made based on the final subtraction result of the checksum. When such checksum generation processing and determination processing are performed, there is no need to generate a checksum again when the power is restored and compare the checksum with the checksum at the time of power failure. In this case, the collation instruction code can be omitted from the source program, and the capacity of the source program can be reduced. As a result, in the present embodiment, it is possible to secure free space corresponding to the omission of the collation instruction code in the main ROM 102, and it is possible to use the increased free space to enhance the game playability. Note that the "POP" instruction executed in the above-described checksum generation processing when power failure occurs and checksum determination processing when power is restored is an instruction dedicated to stack pointer (SP) manipulation, and there are source codes "POP HL", "POP AF", etc. in addition to the source code "POP DE".

[メインCPUの制御によるパチスロのメイン処理]
次に、図82を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。なお、図82は、メイン処理の手順を示すフローチャート(以下、メインフローという)である。
[Pachislot main processing controlled by main CPU]
Next, referring to FIG. 82, the main processing (main operation processing) of pachi-slot 1 executed under the control of main CPU 101 will be described. FIG. 82 is a flowchart (hereinafter referred to as main flow) showing the procedure of main processing.

まず、メインCPU101は、RAM初期化処理を行う(S201)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの1回の単位遊技(ゲーム)ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs RAM initialization processing (S201). In this process, the main CPU 101 sets the address of "when one game ends" in the game RAM area of the main RAM 103 shown in FIG. 12C as the start address of initialization, and erases (clears) the information from the start address to the end address of the game RAM area. The storage area in this range is, for example, a storage area such as an internal winning combination storage area or a display combination storage area, which requires erasing of data for each unit game (game).

次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S202)。この処理では、メインCPU101は、メダルセンサ(不図示)やスタートスイッチ79などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図83を参照しながら後で説明する。 Next, the main CPU 101 performs medal acceptance/start check processing (S202). In this processing, the main CPU 101 performs input check processing of the medal sensor (not shown), the start switch 79, and the like. Details of the medal acceptance/start check process will be described later with reference to FIG. 83 described later.

次いで、メインCPU101は、乱数取得処理を行う(S203)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(0~65535:ハードラッチ乱数となる乱数回路110の乱数レジスタ0の値)やART関連の各種抽籤で用いられる演出用乱数値(0~65535:ソフトラッチ乱数となる乱数回路110の乱数レジスタ1~3の各値、0~255:ソフトラッチ乱数となる乱数回路110の乱数レジスタ4~7の各値)などを抽出し、該抽出した各種乱数値をメインRAM103に設けられた乱数値格納領域(不図示)に格納する。なお、乱数取得処理の詳細については、後述の図91を参照しながら後で説明する。 Next, the main CPU 101 performs random number acquisition processing (S203). In this process, the main CPU 101 generates random numbers for the internal winning combination lottery (0 to 65535: the value of the random number register 0 of the random number circuit 110 that serves as a hard latch random number), random numbers for effects used in various ART-related lotteries (0 to 65535: values of the random number registers 1 to 3 of the random number circuit 110 that serve as soft latch random numbers, 0 to 255: the random number registers of the random number circuit 110 that serve as soft latch random numbers. 4 to 7) are extracted, and the various extracted random numbers are stored in a random number storage area (not shown) provided in the main RAM 103 . Details of the random number acquisition process will be described later with reference to FIG. 91 described later.

次いで、メインCPU101は、内部抽籤処理を行う(S204)。この処理では、メインCPU101は、S203で抽出した乱数値(ハードラッチ乱数)に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the main CPU 101 performs internal lottery processing (S204). In this process, the main CPU 101 performs a lottery process based on the random number (hard latch random number) extracted in S203 to determine the internal winning combination. Details of the internal lottery process will be described later with reference to FIG. 92 described later.

次いで、メインCPU101は、図柄設定処理を行う(S205)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図97を参照しながら後で説明する。 Next, the main CPU 101 performs symbol setting processing (S205). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the winning request flag status (flag status information), developing the winning request flag data, and storing the winning request flag data in the winning request flag storage area. Details of the pattern setting process will be described later with reference to FIG. 97 described later.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S206)。この処理では、メインCPU101は、副制御回路200に送信するスタートコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータ(サブフラグ等)を含んで構成される。 Next, the main CPU 101 performs start command generation and storage processing (S206). In this process, the main CPU 101 generates start command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. The start command includes parameters (such as sub-flags) specifying internal winning combinations.

次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S207)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。第2インターフェースボード制御処理の詳細については、後述の図102を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board control processing (S207). It should be noted that the second interface board control processing is executed in the non-regular work area of the main RAM 103 . Details of the second interface board control processing will be described later with reference to FIG. 102 described later.

次いで、メインCPU101は、状態別制御処理を行う(S208)。この処理では、メインCPU101は、主に、遊技状態に応じた遊技開始時処理(スタート処理)を行う。なお、状態別制御処理の詳細については、後述の図104を参照しながら後で説明する。 Next, the main CPU 101 performs state-specific control processing (S208). In this process, the main CPU 101 mainly performs a game start process (start process) according to the game state. Details of the state-specific control processing will be described later with reference to FIG. 104 described later.

次いで、メインCPU101は、リール停止初期設定処理を行う(S209)。この処理では、メインCPU101は、リール停止初期設定テーブル(図26参照)を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「3」を格納する処理などを行う。 Next, the main CPU 101 performs reel stop initialization processing (S209). In this process, the main CPU 101 refers to the reel stop initial setting table (see FIG. 26), and based on the internal winning combination and game state, acquires the attraction priority table selection table number, the attraction priority table number, and the stop table number, and stores "3" in the stop button non-actuated counter.

次いで、メインCPU101は、リール回転開始処理を行う(S210)。この処理では、メインCPU101は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期(1.1172msec)で実行される後述の割込処理(後述の図158参照)により、3つのステッピングモータ(不不図示)の駆動が制御され、左リール3L、中リール3C及び右リール3Rの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this process, the main CPU 101 requests the start of rotation of all reels. Then, when the start of rotation of all reels is requested, the driving of three stepping motors (not shown) is controlled by an interrupt process (see FIG. 158 described later) executed at a constant cycle (1.1172 msec), and the left reel 3L, middle reel 3C and right reel 3R start to rotate. Next, each reel is controlled to accelerate until its rotational speed reaches a constant speed, and then controlled to maintain the constant speed.

次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S211)。この処理では、メインCPU101は、副制御回路200に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs reel rotation start command generation and storage processing (S211). In this process, the main CPU 101 generates reel rotation start command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The reel rotation start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. The reel rotation start command includes a parameter indicating that the reel rotation start operation has been started.

次いで、メインCPU101は、引込優先順位格納処理を行う(S212)。この処理では、メインCPU101は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図126を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority storage processing (S212). In this process, the main CPU 101 acquires the attraction priority data and stores it in the attraction priority data storage area. Details of the attraction priority order storage process will be described later with reference to FIG. 126 described later.

次いで、メインCPU101は、リール停止制御処理を行う(S213)。この処理では、メインCPU101は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図138を参照しながら後で説明する。 Next, the main CPU 101 performs reel stop control processing (S213). In this process, the main CPU 101 performs control to stop rotation of the corresponding reel based on the timing at which the left stop button 17L, the middle stop button 17C and the right stop button 17R are pressed and the internal winning combination. The details of the reel stop control process will be described later with reference to FIG. 138, which will be described later.

次いで、メインCPU101は、入賞検索処理を行う(S214)。この処理では、メインCPU101は、図柄コード格納領域(図35参照)のデータを入賞作動フラグ格納領域(図28~図30参照)に格納する。また、この処理では、メインCPU101は、有効ラインに表示役が表示されたか否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図145を参照しながら後で説明する。 Next, the main CPU 101 performs winning search processing (S214). In this process, the main CPU 101 stores the data in the symbol code storage area (see FIG. 35) in the winning operation flag storage area (see FIGS. 28 to 30). In this process, the main CPU 101 determines whether or not a display combination is displayed on the activated line, and sets the number of medals to be paid out based on the determination result. Details of the winning search process will be described later with reference to FIG. 145 described later.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S215)。この処理では、メインCPU101は、当り要求フラグ(内部当籤役)と入賞作動フラグ(表示役)とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図148を参照しながら後で説明する。 Next, the main CPU 101 performs illegal hit check processing (S215). In this process, the main CPU 101 synthesizes the winning request flag (internal winning combination) and the winning action flag (display combination), and determines whether or not there is an illegal hit error based on the result of the combination. Details of the illegal hit check process will be described later with reference to FIG. 148 described later.

次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S216)。この処理では、メインCPU101は、入賞作動コマンドの生成処理を行う。また、この処理では、メインCPU101は、S214において決定された表示役の払出枚数に基づいて、ホッパー装置51の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図150を参照しながら後で説明する。 Next, the main CPU 101 performs winning check/medal payout processing (S216). In this process, the main CPU 101 performs a process of generating a winning operation command. Also, in this process, the main CPU 101 drives the hopper device 51 and updates the number of credits based on the number of payouts for the display combination determined in S214, and carries out the process of paying out medals. The details of the winning check/medal payout process will be described later with reference to FIG. 150 described later.

次いで、メインCPU101は、BBチェック処理を行う(S217)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。なお、BBチェック処理の詳細については、後述の図154を参照しながら後で説明する。 Next, the main CPU 101 performs BB check processing (S217). In this process, the main CPU 101 controls activation and termination of the bonus state. Details of the BB check process will be described later with reference to FIG. 154 described later.

次いで、メインCPU101は、RTチェック処理を行う(S218)。この処理では、メインCPU101は、有効ライン上に停止表示された図柄組合せに基づいてRT状態の移行制御を行う。なお、RTチェック処理の詳細については、後述の図155及び図156を参照しながら後で説明する。 Next, the main CPU 101 performs RT check processing (S218). In this process, the main CPU 101 performs RT state transition control based on the symbol combinations stopped and displayed on the activated line. Details of the RT check process will be described later with reference to FIGS. 155 and 156 described later.

次いで、メインCPU101は、CZ・ART終了時処理を行う(S219)。この処理では、メインCPU101は、主に、CZの引き戻し抽籤処理を行う。なお、CZ・ART終了時処理の詳細については、後述の図157を参照しながら後で説明する。そして、S219の処理後(一遊技終了後)、メインCPU101は、処理をS201の処理に戻す。 Next, the main CPU 101 performs CZ/ART termination processing (S219). In this process, the main CPU 101 mainly performs a pullback lottery process for CZ. The details of the CZ/ART termination process will be described later with reference to FIG. 157 described later. Then, after the process of S219 (after one game is finished), the main CPU 101 returns the process to the process of S201.

[メダル受付・スタートチェック処理]
次に、図83及び図84を参照して、メインフロー(図82参照)中のS202で行うメダル受付・スタートチェック処理について説明する。なお、図83は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図84は、メダル受付・スタートチェック処理中のS231~S233の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception/start check processing]
Next, referring to FIGS. 83 and 84, the medal reception/start check process performed at S202 in the main flow (see FIG. 82) will be described. FIG. 83 is a flow chart showing the procedure of the medal reception/start check process, and FIG. 84 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal reception/start check process.

まず、メインCPU101は、自動投入メダルカウンタの値が「0」であるか否か(自動投入要求はあるか否か)を判別する(S221)。なお、この処理において、自動投入メダルカウンタが「1」以上であるときは、メインCPU101は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技(リプレイ)に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether or not the value of the automatic insertion medal counter is "0" (whether or not there is an automatic insertion request) (S221). In this process, when the automatic insertion medal counter is "1" or more, the main CPU 101 determines that there is an automatic insertion request. Further, the automatically inserted medal counter is data for identifying whether or not a display combination relating to replay has been established in the previous unit game. When a display combination related to the replay is established, the medals of the number inserted in the previous unit game are automatically inserted into the automatic insertion medal counter.

S221において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S221がYES判定の場合)、メインCPU101は、後述のS225の処理を行う。 In S221, when the main CPU 101 determines that the value of the automatically inserted medal counter is "0" (if determined as YES in S221), the main CPU 101 performs the processing of S225, which will be described later.

一方、S221において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S221がNO判定の場合)、メインCPU101は、メダル投入処理を行う(S222)。この処理では、メインCPU101は、メダル投入コマンドの生成格納処理やメダル投入枚数のLED点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図85を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S221 that the value of the automatically inserted medal counter is not "0" (NO determination in S221), the main CPU 101 performs medal insertion processing (S222). In this process, the main CPU 101 performs processing for generating and storing medal insertion commands, LED lighting control processing for the number of inserted medals, and the like. Details of the medal insertion process will be described later with reference to FIG. 85, which will be described later.

次いで、メインCPU101は、自動投入メダルカウンタの値を1減算する(S223)。次いで、減算後の自動投入メダルカウンタの値が「0」であるか否かを判別する(S224)。 Next, the main CPU 101 subtracts 1 from the value of the automatically inserted medal counter (S223). Next, it is determined whether or not the value of the automatically inserted medal counter after subtraction is "0" (S224).

S224において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S224がNO判定の場合)、メインCPU101は、処理をS222の処理に戻し、S222以降の処理を繰り返す。 In S224, when the main CPU 101 determines that the value of the automatically inserted medal counter is not "0" (NO determination in S224), the main CPU 101 returns the processing to S222, and repeats the processing after S222.

一方、S224において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S224がYES判定の場合)、又は、S221がYES判定の場合、メインCPU101は、メダル補助収納庫スイッチチェック処理を行う(S225)。この処理では、メインCPU101は、メダル補助収納庫スイッチ75のオン/オフ状態に基づいて、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 On the other hand, when the main CPU 101 determines in S224 that the value of the automatically inserted medal counter is "0" (when S224 determines YES), or when S221 determines YES, the main CPU 101 performs medal auxiliary storage box switch check processing (S225). In this process, the main CPU 101 detects whether or not the auxiliary medal storage box 52 is full of medals based on the on/off state of the auxiliary medal storage box switch 75 .

次いで、メインCPU101は、メダル投入状態チェック処理を行う(S226)。次いで、メインCPU101は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する(S227)。 Next, the main CPU 101 performs medal insertion state check processing (S226). Next, the main CPU 101 determines whether or not it is possible to insert medals based on the result of the medal insertion state check process (S227).

S227において、メインCPU101が、メダル投入可能な状態でないと判別したとき(S227がNO判定の場合)、メインCPU101は、後述のS231の処理を行う。 When the main CPU 101 determines in S227 that medals cannot be inserted (if the determination in S227 is NO), the main CPU 101 performs the processing of S231, which will be described later.

一方、S227において、メインCPU101が、メダル投入可能な状態であると判別したとき(S227がYES判定の場合)、メインCPU101は、メダル投入チェック処理を行う(S228)。この処理では、メインCPU101は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などをを行う。なお、メダル投入チェック処理の詳細については、後述の図87を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that medals can be inserted (if determined as YES in S227), the main CPU 101 performs medal insertion check processing (S228). In this processing, the main CPU 101 performs, for example, processing for judging whether or not medals have passed normally based on the input state of the medal sensor, and processing for crediting the medals when the number of medals inserted exceeds a specified number. The details of the medal insertion check process will be described later with reference to FIG. 87, which will be described later.

次いで、メインCPU101は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する(S229)。 Next, the main CPU 101 determines whether or not it is possible to insert medals or credit based on the result of the medal insertion check process (S229).

S229において、メインCPU101が、メダル投入又はクレジット可能な状態であると判別したとき(S229がYES判定の場合)、メインCPU101は、後述のS231の処理を行う。一方、S229において、メインCPU101が、メダル投入又はクレジット可能な状態でないと判別したとき(S229がNO判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S230)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。 When the main CPU 101 determines in S229 that medals can be inserted or credit is possible (if determined as YES in S229), the main CPU 101 performs the processing of S231, which will be described later. On the other hand, when the main CPU 101 determines in S229 that medal insertion or credit is not possible (NO determination in S229), the main CPU 101 performs medal acceptance prohibition processing (S230). By this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout opening 24 .

S230の処理後、S227がNO判定の場合、又は、S229がYES判定の場合、メインCPU101は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する(S231)。なお、本実施形態では、遊技開始可能枚数は3枚である(図28~図30参照)。 After the processing of S230, if the determination in S227 is NO, or if the determination in S229 is YES, the main CPU 101 determines whether or not the current number of inserted medals is the playable start number (S231). In this embodiment, the number of cards that can be played is three (see FIGS. 28 to 30).

S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき(S231がYES判定の場合)、メインCPU101は、後述のS234の処理を行う。一方、S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき(S231がNO判定の場合)、メインCPU101は、メダル投入があるか否かを判別する(S232)。 In S231, when the main CPU 101 determines that the current number of inserted medals is the game start number (if the determination in S231 is YES), the main CPU 101 performs the processing of S234, which will be described later. On the other hand, when the main CPU 101 determines in S231 that the current number of inserted medals is not the playable start number (if the determination in S231 is NO), the main CPU 101 determines whether or not medals have been inserted (S232).

S232において、メインCPU101が、メダル投入があると判別したとき(S232がYES判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。一方、S232において、メインCPU101が、メダル投入がないと判別したとき(S232がNO判定の場合)、メインCPU101は、図68で説明した設定変更確認処理を行う(S233)。この処理では、メインCPU101は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 In S232, when the main CPU 101 determines that medals have been inserted (when S232 determines YES), the main CPU 101 returns the processing to S226, and repeats the processing from S226. On the other hand, when the main CPU 101 determines in S232 that medals have not been inserted (when the determination in S232 is NO), the main CPU 101 performs the setting change confirmation process described with reference to FIG. 68 (S233). In this process, the main CPU 101 performs a process of generating and storing a setting change command at the start of setting confirmation.

S233の処理後又はS231がYES判定の場合、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S234)。 After the process of S233 or when the determination in S231 is YES, the main CPU 101 determines whether or not the start switch 79 is on (S234).

S234において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S234がNO判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。 In S234, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S234), the main CPU 101 returns the process to S226, and repeats the processes from S226.

一方、S234において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S234がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S235)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。そして、S235の処理後、メインCPU101は、メダル受付・スタートチェック処理を終了し、処理をメインフロー(図82参照)のS203に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is in the ON state (when the determination in S234 is YES), the main CPU 101 performs medal reception prohibition processing (S235). By this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout opening 24 . After the process of S235, the main CPU 101 ends the medal reception/start check process, and shifts the process to S203 of the main flow (see FIG. 82).

本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のS231~S233の処理は、メインCPU101が、図84のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S233の処理では、メインCPU101専用命令コードである「CALLF」命令により、処理を設定変更確認処理の実行プログラムのアドレス「SB_WVSC_00」にジャンプさせ、図68及び図69で説明した設定変更確認処理を行う。 In the present embodiment, medal reception/start check processing is performed as described above. The processing of S231 to S233 during the above medal reception/start check processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, in the process of S233, the process jumps to the address "SB_WVSC_00" of the execution program for the setting change confirmation process by means of the "CALLF" instruction, which is the instruction code dedicated to the main CPU 101, and the setting change confirmation process described with reference to FIGS. 68 and 69 is performed.

そして、上述したメダル受付・スタートチェック処理中のS233の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。 Then, the process of S233 during the above-described medal reception/start check process, that is, the setting change confirmation process is executed regardless of the game state. Therefore, in the present embodiment, regardless of the game state, that is, even if the game state is a bonus state (special prize operation state), the set values and the hall menu (various history data (error, power failure history, etc.)) can be confirmed, and fraudulent actions such as goto can be suppressed.

[メダル投入処理]
次に、図85及び図86を参照して、メダル受付・スタートチェック処理(図83参照)中のS222で行うメダル投入処理について説明する。なお、図85は、メダル投入処理の手順を示すフローチャートであり、図86は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion process]
Next, referring to FIGS. 85 and 86, the medal insertion process performed at S222 during the medal reception/start check process (see FIG. 83) will be described. 85 is a flow chart showing the procedure of the medal insertion process, and FIG. 86 is a diagram showing an example of a source program for executing the medal insertion process.

まず、メインCPU101は、メダルカウンタの値に「1」を加算する(S241)。なお、メダルカウンタは、メダルの投入枚数をカウント(計数)するためのカウンタであり、メインRAM103に設けられる。 First, the main CPU 101 adds "1" to the value of the medal counter (S241). Note that the medal counter is a counter for counting the number of inserted medals, and is provided in the main RAM 103 .

次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S242)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。すなわち、メダル投入コマンドは、メダルが1枚投入される度に、主制御回路90から副制御回路200に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs medal insertion command generation and storage processing (S242). In this process, the main CPU 101 generates medal insertion command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 158 . That is, the medal insertion command is transmitted from the main control circuit 90 to the sub-control circuit 200 each time one medal is inserted. Note that the medal insertion command includes parameters for specifying the number of inserted medals and the like.

次いで、メインCPU101は、LED82(図7参照)に含まれるメダル投入枚数表示用の第1~第3LEDを消灯させる(S243)。次いで、メインCPU101は、メダル投入枚数(メダルカウンタの値)に基づいて、該メダル投入枚数に対応するLED点灯データ(点灯制御データ)を算出する(S244)。この処理において、例えば、メダル投入枚数が1枚である場合には、メダル投入枚数表示用の第1LEDのみを点灯させるLED点灯データが算出され、また、例えば、メダル投入枚数が3枚である場合には、メダル投入枚数表示用の第1~第3LEDの全てを点灯させるLED点灯データが算出される。なお、このLED点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 extinguishes the first to third LEDs for displaying the number of inserted medals included in the LED 82 (see FIG. 7) (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals (value of the medal counter) based on the number of inserted medals (S244). In this process, for example, when the number of inserted medals is one, LED lighting data for lighting only the first LED for displaying the number of inserted medals is calculated, and for example, when the number of inserted medals is three, LED lighting data for lighting all the first to third LEDs for displaying the number of inserted medals is calculated. A method for calculating the LED lighting data will be described in detail later.

次いで、メインCPU101は、算出されたLED点灯データを用いて、対応するメダル投入枚数表示用のLEDを点灯させる(S245)。そして、S245の処理後、メインCPU101は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS223に移す。 Next, the main CPU 101 uses the calculated LED lighting data to light the corresponding LED for displaying the number of inserted medals (S245). After the process of S245, the main CPU 101 ends the medal insertion process, and shifts the process to S223 of the medal acceptance/start check process (see FIG. 83).

本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインCPU101が、図86のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でS244の処理では、メダル投入枚数表示用のLED点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインCPU101が図86に示すソースプログラム中のソースコード「LD A,L」~「OR L」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated not by the loop process referring to the table but by the arithmetic process. This arithmetic processing is performed by the main CPU 101 sequentially executing the source codes "LD A, L" to "OR L" in the source program shown in FIG.

この演算処理では、まず、ソースコード「LD A,L」の実行により、Lレジスタに格納されたメダル投入枚数のデータがAレジスタに格納される。例えば、メダル投入枚数が3枚である場合には、「00000011B」(10進数で「3」)がAレジスタに格納される。なお、本実施形態において、1バイトデータを「********B」と記すが、最後の文字「B」は、文字「B」の前に示された「0」又は「1」がビットデータであることを意味する。 In this arithmetic processing, first, the data of the number of inserted medals stored in the L register is stored in the A register by executing the source code "LD A, L". For example, when the number of inserted medals is 3, "00000011B" (decimal "3") is stored in the A register. In this embodiment, 1-byte data is described as "****B", but the last character "B" means that the "0" or "1" shown before the character "B" is bit data.

次いで、ソースコード「ADD A,A」の実行により、Aレジスタに格納されたデータにAレジスタに格納されたデータが加算され、該加算結果がAレジスタに格納される。例えば、この「ADD」命令の実行前の時点でAレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「ADD」命令により、加算結果となる「00000110B」がAレジスタに格納される。 Next, by executing the source code "ADD A, A", the data stored in the A register is added to the data stored in the A register, and the addition result is stored in the A register. For example, if the data stored in the A register before the execution of this "ADD" command is "00000011B" (when the number of inserted medals is three), this "ADD" command causes the addition result "00000110B" to be stored in the A register.

次いで、ソースコード「DEC A」の実行により、Aレジスタに格納されているデータが1減算され、該減算結果がAレジスタに格納される。例えば、この「DEC」命令の実行前の時点でAレジスタに格納されているデータが「00000110B」である場合、この「DEC」命令により、減算結果となる「00000101B」がAレジスタに格納される。 Next, by executing the source code "DEC A", 1 is subtracted from the data stored in the A register, and the subtraction result is stored in the A register. For example, if the data stored in the A register before execution of the "DEC" instruction is "00000110B", the "DEC" instruction causes the subtraction result "00000101B" to be stored in the A register.

次いで、ソースコード「OR L」の実行により、Lレジスタに格納されているデータ(メダル投入枚数)とAレジスタに格納されているデータとの論理和演算が行われ、該演算結果がAレジスタに格納される。例えば、この「OR」命令の実行前の時点でAレジスタに格納されているデータが「00000101B」であり、Lレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「OR」命令により、両データの論理和演算の結果となる「00000111B」がAレジスタに格納される。そして、「OR」命令の実行によりAレジスタに格納されたデータが、メダル投入枚数表示用のLED点灯データ(メダル投入LEDの点灯状態を示すデータ)となる。 Next, by executing the source code "OR L", the data stored in the L register (the number of inserted medals) and the data stored in the A register are logically summed, and the result of the operation is stored in the A register. For example, when the data stored in the A register is ``00000101B'' and the data stored in the L register is ``00000011B'' (when the number of inserted medals is 3) before the execution of this ``OR'' instruction, ``00000111B'', which is the result of the OR operation of both data, is stored in the A register. Then, the data stored in the A register by executing the "OR" command becomes the LED lighting data for displaying the number of inserted medals (data indicating the lighting state of the inserted medal LED).

例えば、メダル投入枚数が3枚である場合には、上述のように、S244のメダル投入枚数表示用のLED点灯データの算出処理により、最終的な算出結果「00000111B」がメダル投入枚数表示用のLED点灯データとなる。そして、本実施形態では、最終的に算出されたLED点灯データのビット0の「1/0」が1枚目のメダル投入枚数表示用のLED(第1LED)への出力ポートの「オン/オフ」状態に対応し、ビット1の「1/0」が2枚目のメダル投入枚数表示用のLED(第2LED)への出力ポートの「オン/オフ」状態に対応し、ビット2の「1/0」が3枚目のメダル投入枚数表示用のLED(第3LED)への出力ポートの「オン/オフ」状態に対応する。それゆえ、メダル投入枚数が3枚である場合には、上述のように、LED点灯データとして「00000111B」が生成されるので、メダル投入枚数表示用の第1~第3LEDの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第1~第3LEDが全て点灯状態となる。 For example, when the number of inserted medals is three, as described above, the final calculation result "00000111B" becomes the LED lighting data for displaying the number of inserted medals by the calculation processing of the LED lighting data for displaying the number of inserted medals in S244. In this embodiment, "1/0" of bit 0 of the finally calculated LED lighting data corresponds to the "on/off" state of the output port to the LED for displaying the number of inserted medals (first LED), "1/0" of bit 1 corresponds to the "on/off" state of the output port to the LED for displaying the number of inserted medals (second LED), and "1/0" of bit 2 corresponds to the output port to the LED for displaying the number of inserted medals (third LED). corresponds to the "on/off" state of Therefore, when the number of inserted medals is three, as described above, "00000111B" is generated as the LED lighting data, so that all the output ports of the first to third LEDs for displaying the number of inserted medals are set to the ON state, and the first to third LEDs for displaying the number of inserted medals are all lit.

上述のようにしてメダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メダル投入枚数表示用のLED点灯データを生成する際に参照するテーブルデータが不要となるのでメインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing as described above, the table data to be referred to when generating the LED lighting data for displaying the number of inserted medals becomes unnecessary, so that the free space of the table area of the main ROM 102 can be increased and the increase in program capacity can be minimized. That is, in the above-described medal insertion processing of the present embodiment, it is possible to improve the efficiency of the medal insertion LED display processing, secure (increase) the free space of the main ROM 102, and utilize the increased free space to enhance the game playability.

[メダル投入チェック処理]
次に、図87及び図88を参照して、メダル受付・スタートチェック処理(図83参照)中のS228で行うメダル投入チェック処理について説明する。なお、図87は、メダル投入チェック処理の手順を示すフローチャートであり、図88は、メダル投入チェック処理中のS255~S258の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, referring to FIGS. 87 and 88, the medal insertion check process performed at S228 in the medal reception/start check process (see FIG. 83) will be described. FIG. 87 is a flow chart showing the procedure of the medal insertion check process, and FIG. 88 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.

まず、メインCPU101は、再遊技中であるか否かを判別する(S251)。 First, the main CPU 101 determines whether or not the game is being played again (S251).

S251において、メインCPU101が、再遊技中であると判別したとき(S251がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S251, when the main CPU 101 determines that the game is being played again (if determined as YES in S251), the main CPU 101 ends the medal insertion check process, and shifts the process to S229 of the medal acceptance/start check process (see FIG. 83).

一方、S251において、メインCPU101が、再遊技中でないと判別したとき(S251がNO判定の場合)、メインCPU101は、メダル受付許可を行う(S252)。この処理では、セレクタ66(図4参照)のソレノイドの駆動が行われ、メダル投入口14から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置51へ案内される。 On the other hand, when the main CPU 101 determines in S251 that the game is not being played again (if the determination in S251 is NO), the main CPU 101 permits receipt of medals (S252). In this process, the solenoid of the selector 66 (see FIG. 4) is driven, and medals inserted from the medal slot 14 are accepted. The accepted medals are counted and then guided to the hopper device 51 .

次いで、メインCPU101は、ベットボタンチェック処理を行う(S253)。この処理では、メインCPU101は、BETスイッチ77のオン/オフ状態に基づいて、ベットボタン(MAXベットボタン15a又は1ベットボタン15b)の操作が行われたか否かを判別する。次いで、メインCPU101は、S253のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する(S254)。 Next, the main CPU 101 performs bet button check processing (S253). In this process, the main CPU 101 determines whether or not the bet button (MAX bet button 15a or 1 bet button 15b) has been operated based on the on/off state of the BET switch 77 . Next, the main CPU 101 determines whether or not the bet operation is completed based on the result of the bet button check process of S253 (S254).

S254において、メインCPU101が、ベット動作が完了したと判別したとき(S254がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S254, when the main CPU 101 determines that the betting operation is completed (if determined as YES in S254), the main CPU 101 ends the medal insertion check process, and shifts the process to S229 of the medal acceptance/start check process (see FIG. 83).

一方、S254において、メインCPU101が、ベット動作が完了していないと判別したとき(S254がNO判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態(遊技媒体の受付状態)と、前回処理時のメダルセンサ入力状態とを取得する(S255)。なお、メダルセンサ入力状態は、メダル投入口14に受け入れられたメダルのセレクタ66内の通過状況を示す情報であり、セレクタ66に入口及び出口に設けられた各メダルセンサ(不図示)の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the betting operation has not been completed (NO determination in S254), the main CPU 101 acquires the medal sensor input state (game medium acceptance state) during the current processing and the medal sensor input state during the previous processing (S255). The medal sensor input state is information indicating the passing status of medals received in the medal insertion slot 14 in the selector 66, and is generated from detection results of medal sensors (not shown) provided at the entrance and exit of the selector 66.

本実施形態では、メダルセンサ入力状態は、1バイト(8ビット)のデータで表され、セレクタ66の出口にメダルの通過方向に並んで設けられた上流側の第1メダルセンサ(不図示)の検知結果がビット0の情報(「0」又は「1」)に対応し、下流側の第2メダルセンサ(不図示)の検知結果がビット1の情報(「0」又は「1」)に対応する。第1メダルセンサによりメダルの通過が検知された場合には、ビット0に「1」がセットされ、第2メダルセンサによりメダルの通過が検知された場合には、ビット1に「1」がセットされる。それゆえ、メダルセンサ入力状態「00000000B」は、メダル通過前又は通過後(通過時)の状態を示し、メダルセンサ入力状態「00000001B」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「00000011B」は、メダル通過中の状態を示し、メダルセンサ入力状態「00000010B」は、メダル通過完了直前の状態を示す。 In this embodiment, the medal sensor input state is represented by 1-byte (8-bit) data. The detection result of the first medal sensor (not shown) on the upstream side, which is arranged in the medal passage direction at the exit of the selector 66, corresponds to bit 0 information ("0" or "1"), and the detection result of the second medal sensor (not shown) on the downstream side corresponds to bit 1 information ("0" or "1"). When the passage of medals is detected by the first medal sensor, "1" is set to bit 0, and "1" is set to bit 1 when the passage of medals is detected by the second medal sensor. Therefore, the medal sensor input state "00000000B" indicates the state before or after passing the medal (at the time of passage), the medal sensor input state "00000001B" indicates the state at the start of passing the medal, the medal sensor input state "00000011B" indicates the state during passage of the medal, and the medal sensor input state "00000010B" indicates the state immediately before the medal has passed.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する(S256)。 Next, the main CPU 101 determines whether or not the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).

S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき(S256がNO判定の場合)、メインCPU101は、後述のS261の処理を行う。 In S256, when the main CPU 101 determines that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if NO in S256), the main CPU 101 performs the process of S261, which will be described later.

一方、S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき(S256がYES判定の場合)、メインCPU101は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値(正常変化値)を生成する(S257)。 On the other hand, when the main CPU 101 determines in S256 that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (if YES in S256), the main CPU 101 generates a normal value (normal change value) of the medal sensor input state obtained during the current process through arithmetic processing based on the medal sensor input state during the previous process (S257).

なお、この処理において、前回処理時のメダルセンサ入力状態が「00000000B」である場合(第1及び第2メダルセンサがともにメダル未検知である場合)には、メダルセンサ入力状態の正常変化値として「00000001B」(第1メダルセンサがメダル検知であり、第2メダルセンサがメダル未検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000001B」である場合には、メダルセンサ入力状態の正常変化値として「00000011B」(第1及び第2メダルセンサがともにメダル検知である場合)が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「00000011B」である場合には、メダルセンサ入力状態の正常変化値として「00000010B」(第1メダルセンサがメダル未検知であり、第2メダルセンサがメダル検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000010B」である場合には、メダルセンサ入力状態の正常変化値として「00000000B」(第1及び第2メダルセンサがともにメダル未検知である場合)が生成される。なお、メダルセンサ入力状態の正常変化値の生成(算出)手法については後で詳述する。 In this process, when the medal sensor input state at the time of the previous process is "00000000B" (when both the first and second medal sensors have not detected medals), "00000001B" (when the first medal sensor detects medals and the second medal sensor does not detect medals) is generated as the normal change value of the medal sensor input state. "00000011B" (when both the first and second medal sensors are detecting medals) is generated as a normal change value of . In this process, when the medal sensor input state at the time of the previous process is "00000011B", "00000010B" (when the first medal sensor has not detected medals and the second medal sensor has detected medals) is generated as the normal change value of the medal sensor input state. When both the first and second medal sensors have not detected medals) is generated. A method of generating (calculating) the normal change value of the medal sensor input state will be described in detail later.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであるか否かを判別する(S258)。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、S258の判定条件が満たされない場合には、メインCPU101は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether or not the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). In this determination process, it is determined whether or not a medal retrograde error has occurred. If the determination condition of S258 is not satisfied, the main CPU 101 determines that a medal retrograde error has occurred.

S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じでないと判別したとき(S258がNO判定の場合)、メインCPU101は、後述のS262の処理を行う。 In S258, when the main CPU 101 determines that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (NO determination in S258), the main CPU 101 performs the process of S262, which will be described later.

一方、S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであると判別したとき(S258がYES判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過時の状態(「00000000B」)であるか否かを判別する(S259)。S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき(S259がYES判定の場合)、メインCPU101は、後述のS263の処理を行う。 On the other hand, when the main CPU 101 determines in S258 that the medal sensor input state during the current processing is the same as the normal change value generated in S257 (if YES in S258), the main CPU 101 determines whether or not the medal sensor input state during the current processing is the medal passing state ("00000000B") (S259). In S259, when the main CPU 101 determines that the medal sensor input state at the time of the current processing is the medal passing state (if the determination in S259 is YES), the main CPU 101 performs the processing of S263 which will be described later.

S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき(S259がNO判定の場合)、メインCPU101は、メダル通過チェックタイマーをセットする(S260)。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ66を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 In S259, when the main CPU 101 determines that the medal sensor input state during the current process is not the medal passing state (NO determination in S259), the main CPU 101 sets a medal passing check timer (S260). The time set in the medal passage check timer in this process can be set to any time as long as it is possible to determine whether or not the medal has passed through the selector 66 . Also, the timer value set in this process may be changed according to, for example, the medal sensor input state during the current process.

S260の処理後又はS256がNO判定の場合、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過中の状態(「00000011B」)であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する(S261)。この判定処理では、メダル通過エラー(投入メダル通過時間エラー)の発生の有無が判定され、S261の判定条件が満たされた場合、メインCPU101は、メダル通過エラーが発生したと判定する。 After the processing of S260 or when the determination in S256 is NO, the main CPU 101 determines whether or not the medal sensor input state during the current processing is the medal passing state (“00000011B”) and whether or not the medal passage check timer is stopped (S261). In this determination process, it is determined whether or not a medal passing error (inserted medal passing time error) has occurred. If the determination condition of S261 is satisfied, the main CPU 101 determines that a medal passing error has occurred.

S261において、メインCPU101が、S261の判定条件が満たされないと判別したとき(S261がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S261, when the main CPU 101 determines that the determination condition of S261 is not satisfied (when the determination in S261 is NO), the main CPU 101 returns the processing to S253, and repeats the processing after S253.

一方、S261において、メインCPU101が、S261の判定条件が満たされると判別したとき(S261がYES判定の場合)、又は、S258がNO判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインCPU101は、エラー処理を行う(S262)。この処理では、メインCPU101は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図89を参照しながら後で説明する。そして、S262の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S261 that the determination condition of S261 is satisfied (when S261 determines YES), or when S258 determines NO, that is, when it is determined that a medal passing error or medal retrograde error has occurred, the main CPU 101 performs error processing (S262). In this process, the main CPU 101 performs various processes when an error occurs, such as an error command generation and storage process. Details of error processing will be described later with reference to FIG. 89 described later. After the process of S262, the main CPU 101 returns the process to the process of S253, and repeats the processes after S253.

ここで再度、S259の処理に戻って、S259がYES判定の場合、メインCPU101は、規定数(本実施形態では3枚)のメダルが投入済みの状態であるか否かを判別する(S263)。 Here, returning to the process of S259 again, if the determination in S259 is YES, the main CPU 101 determines whether or not the prescribed number (three medals in this embodiment) of medals has been inserted (S263).

S263において、メインCPU101が、規定数のメダルが投入済みの状態でないと判別したとき(S263がNO判定の場合)、メインCPU101は、図85で説明したメダル投入処理を行う(S264)。そして、S264の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 When the main CPU 101 determines in S263 that the specified number of medals have not been inserted (NO determination in S263), the main CPU 101 performs the medal insertion process described with reference to FIG. 85 (S264). After the process of S264, the main CPU 101 returns the process to the process of S253, and repeats the processes after S253.

一方、S263において、メインCPU101が、規定数のメダルが投入済みの状態であると判別したとき(S263がYES判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算する(S265)。次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S266)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 On the other hand, when the main CPU 101 determines in S263 that the prescribed number of medals has been inserted (if determined as YES in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). Next, the main CPU 101 performs medal insertion command generation and storage processing (S266). In this process, the main CPU 101 generates medal insertion command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 158 .

次いで、メインCPU101は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値(本実施形態では50枚)であるか否かを判別する(S267)。 Next, the main CPU 101 determines whether or not the number of medal credits is the upper limit (50 in this embodiment) based on the value of the credit counter (S267).

S267において、メインCPU101が、メダルのクレジット枚数が上限値でないと判別したとき(S267がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。一方、S267において、メインCPU101が、メダルのクレジット枚数が上限値であると判別したとき(S267がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図83参照)のS229に移す。 In S267, when the main CPU 101 determines that the credit number of medals is not the upper limit value (NO determination in S267), the main CPU 101 returns the processing to S253, and repeats the processing after S253. On the other hand, when the main CPU 101 determines in S267 that the credit number of medals is the upper limit value (if the determination in S267 is YES), the main CPU 101 ends the medal insertion check process, and shifts the process to S229 of the medal reception/start check process (see FIG. 83).

本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のS255~S258の処理は、メインCPU101が、図88のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインCPU101が図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processing of S255 to S258 in the medal insertion check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the process of generating the normal change value of the input state of the medal sensor in S257 is performed not by the process of referring to the table but by the arithmetic process. Specifically, the normal change value generation process is performed by the main CPU 101 executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 in this order.

「RLA」命令は、Aレジスタに格納された1バイトのデータを、左(ビット0からビット7に向かう方向)に1回(1ビット分)シフトさせる命令コードである。図88に示す例では、「RLA」命令より前に実行されるソースコード「LD A,B」によりAレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「RLA」命令により、左に1回シフトされる。この際、ビット0に新たに格納されるビットデータは、「RLA」命令より前に実行されるソースコード「CP cBX_MDISW2」の実行結果に基づいて決定される。 The "RLA" instruction is an instruction code that shifts 1-byte data stored in the A register to the left (in the direction from bit 0 to bit 7) once (by 1 bit). In the example shown in FIG. 88, the 1-byte data indicating the previous medal sensor input state stored in the A register by the source code "LD A, B" executed before the "RLA" instruction is shifted left once by the "RLA" instruction. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" instruction.

「CP」命令は比較動作を実行する命令コードである。また、「cBX_MDISW2」は、1バイトのデータであり、本実施形態では「00000010B」である。ソースコード「CP cBX_MDISW2」が実行されると、Aレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「cBX_MDISW2(00000010B)」と比較される。 The "CP" instruction is the instruction code that performs the compare operation. "cBX_MDISW2" is 1-byte data, which is "00000010B" in this embodiment. When the source code "CP cBX_MDISW2" is executed, the 1-byte data indicating the previous medal sensor input state stored in the A register is compared with "cBX_MDISW2 (00000010B)".

そして、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」未満であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「1」がセットされ、「RLA」命令の実行時に、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「1」が格納される。一方、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」以上であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「0」がセットされ、「RLA」命令の実行時により、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「0」が格納される。 As a result of executing the source code "CP cBX_MDISW2", if a result is obtained that the 1-byte data indicating the previous medal sensor input state is less than "cBX_MDISW2 (00000010B)", the carry flag of the flag register F (see FIG. 11) is set to "1", and when the "RLA" instruction is executed, the carry flag of the flag register F is set to "1" in bit 0 of the A register. On the other hand, as a result of executing the source code "CP cBX_MDISW2", if the result that the 1-byte data indicating the previous medal sensor input state is equal to or greater than "cBX_MDISW2 (00000010B)" is obtained, the carry flag of the flag register F (see FIG. 11) is set to "0", and the carry flag of the flag register F is stored in bit 0 of the A register when the "RLA" instruction is executed.

それゆえ、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前又は通過後(通過時)の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000001B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000011B」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」(>「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000110B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B(メダル通過完了直前の状態)」(=「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000100B」が生成される。 Therefore, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before or after medal passage (when passing))" (<"cBX_MDISW2"), "00000001B" is generated by executing the "RLA" command, and the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (<"cBX_M DISW2”), execution of the “RLA” instruction generates “00000011B”. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state in which medals are passing)" (>"cBX_MDISW2"), "00000110B" is generated by executing the "RLA" command. Execution of the "RLA" instruction produces "00000100B".

次いで、ソースコード「AND cBX_MDINSW」が実行されると、「RLA」命令の実行により生成された1バイトデータ(Aレジスタの格納データ)が、1バイトのデータ「cBX_MDINSW」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、1バイトのデータ「cBX_MDISW」は、本実施形態では「00000011B」である。それゆえ、ソースコード「AND cBX_MDINSW」が実行されれば、Aレジスタの格納データ中のビット0及びビット1のデータだけがマスクされ、その他のビットデータが「0」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the 1-byte data (data stored in the A register) generated by executing the "RLA" instruction is ANDed with the 1-byte data "cBX_MDINSW" to calculate the normal change value of the medal sensor input state. Note that the 1-byte data “cBX_MDISW” is “00000011B” in this embodiment. Therefore, when the source code 'AND cBX_MDINSW' is executed, only the data of bit 0 and bit 1 in the data stored in the A register are masked, and the other bit data becomes '0'.

その結果、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000001B(メダル通過開始時の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000011B(メダル通過中の状態)」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000010B(メダル通過完了直前の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B」(メダル通過完了直前の状態)であれば、メダルセンサ入力状態の正常変化値として「00000000B(メダル通過後(通過時)の状態)」が生成される。 As a result, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before passing medals)", "00000001B (state at the start of passing medals)" is generated as the normal change value for the medal sensor input state. state of passing medals)” is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state in which medals are passing)", then "00000010B (state immediately before completion of medal passage)" is generated as the normal change value for the medal sensor input state. (State after medal passing (when passing))” is generated.

上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the detection processing of the change mode of the medal sensor input state from the table reference processing to the arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and to minimize the increase in the capacity of the program. Therefore, by adopting the above-described method, it is possible to improve the efficiency of the processing for detecting the state of the medal insertion sensor, and to utilize the increased free space in the main ROM 102 to enhance the game playability.

[エラー処理]
次に、図89及び図90を参照して、例えば、メダル投入チェック処理(図87参照)中のS262で行うエラー処理について説明する。図89は、エラー処理の手順を示すフローチャートであり、図90は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error handling]
Next, referring to FIGS. 89 and 90, for example, error processing performed at S262 during the medal insertion check processing (see FIG. 87) will be described. FIG. 89 is a flow chart showing the procedure of error processing, and FIG. 90 is a diagram showing an example of the configuration of an error table that is actually referred to on the source program for error processing.

なお、図90に示すエラーテーブルでは、エラー要因の種別を示すポートのオン/オフ状態を表す1バイトデータ(図90中の例えばアドレス「dERR_HE」に格納されている1バイトデータ等)毎に、エラー表示データ(図90中の例えばアドレス「dERR_HE+1」及び「dERR_HE+2」に格納されている1バイトデータ等)が規定される。このエラー表示データは、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に出力される。 In the error table shown in FIG. 90, error display data (for example, 1-byte data stored at addresses "dERR_HE+1" and "dERR_HE+2" in FIG. 90) is defined for each 1-byte data representing the on/off state of a port indicating the type of error cause (for example, 1-byte data stored at address "dERR_HE" in FIG. 90). This error display data is output to a two-digit 7-segment LED (both for displaying the number of payouts and for displaying an error) included in the information display device 6 .

まず、メインCPU101は、メダルソレノイドのオフ処理を行う(S271)。具体的には、メインCPU101は、セレクタ66(図7参照)のソレノイドの駆動を停止する。次いで、メインCPU101は、メダルの払出枚数表示データの退避処理を行う(S272)。 First, the main CPU 101 turns off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see FIG. 7). Next, the main CPU 101 saves the payout number display data of medals (S272).

次いで、メインCPU101は、エラーテーブルのセット処理を行う(S273)。この処理により、図90に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs error table setting processing (S273). By this processing, the head address of the error table shown in FIG. 90 is set on the source program.

次いで、メインCPU101は、エラー要因を取得する(S274)。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図90に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のS258の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル逆行エラー(Cr)」が取得される。また、例えば、メダル投入チェック処理中のS261の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図90中の「投入メダル通過時間エラー(CE)」が取得される。 Next, the main CPU 101 acquires the error factor (S274). It should be noted that the error factor acquired in this process changes according to the process that reads out the error process currently being processed. As shown in FIG. 90, the error factors targeted in this embodiment are defined as "hopper empty error", "hopper jam error", "inserted medal passage count error", "inserted medal passage check error", "inserted medal passage check error", "inserted medal passage time error", "inserted medal retrograde error", "inserted medal auxiliary storage full error", and "illegal hit error". For example, when an error process is read out after the process of S258 during the medal insertion check process, "inserted medal reverse error (Cr)" in FIG. 90 is acquired as an error factor in this process. Also, for example, when an error process is read after the process of S261 during the medal insertion check process, "inserted medal passage time error (CE)" in FIG. 90 is obtained as an error factor in this process.

次いで、メインCPU101は、エラーテーブルとエラー要因とから、エラー表示データを取得する(S275)。例えば、エラー要因が「投入メダル逆行エラー(Cr)」である場合、この処理において、2桁の7セグLEDのうち、上位桁の7セグLEDに出力するエラー表示データとして、図90に示すエラーテーブル中のアドレス「dERR_CR+1」に格納されている1バイトデータ「01001110B」が取得され、下位桁の7セグLEDに出力するエラー表示データとして、アドレス「dERR_CR+2」に格納されている1バイトデータ「00001001B」が取得される。この場合、2桁の7セグLEDには、「Cr」の2文字がエラー情報として表示される。 Next, the main CPU 101 acquires error display data from the error table and the cause of the error (S275). For example, if the error cause is a "throwing medal reverse error (Cr)", in this process, the 1-byte data "01001110B" stored at address "dERR_CR+1" in the error table shown in FIG. 00001001B" is acquired. In this case, two characters of "Cr" are displayed as error information on the two-digit seven-segment LED.

次いで、メインCPU101は、エラーコマンド(発生)生成格納処理を行う(S276)。この処理では、メインCPU101は、副制御回路200に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs error command (occurrence) generation and storage processing (S276). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when an error occurs, and saves the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The error command saved in the communication data storage area when an error occurs is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. The error command when an error occurs includes a parameter indicating the occurrence of the error.

次いで、メインCPU101は、1割込時間(1.1172ms)の待機処理を行う(S277)。次いで、メインCPU101は、エラーが解除されたか否かを判別する(S278)。 Next, the main CPU 101 performs standby processing for one interrupt time (1.1172 ms) (S277). Next, the main CPU 101 determines whether or not the error has been resolved (S278).

S278において、メインCPU101が、エラーが解除されていないと判別したとき(S278がNO判定の場合)、メインCPU101は、処理をS277の処理に戻し、S277以降の処理を繰り返す。 In S278, when the main CPU 101 determines that the error has not been cleared (NO determination in S278), the main CPU 101 returns the process to S277, and repeats the processes after S277.

一方、S278において、メインCPU101が、エラーが解除されたと判別したとき(S278がYES判定の場合)、メインCPU101は、エラー要因のクリア処理を行う(S279)。なお、この処理は、メインRAM103の規定外作業領域で行われる。次いで、メインCPU101は、S272で退避させたメダルの払出枚数表示データの復帰処理を行う(S280)。 On the other hand, when the main CPU 101 determines in S278 that the error has been cleared (if the determination in S278 is YES), the main CPU 101 clears the cause of the error (S279). Note that this processing is performed in the non-regular work area of the main RAM 103 . Next, the main CPU 101 performs restoration processing of the display data of the number of medals to be paid out that was saved in S272 (S280).

次いで、メインCPU101は、エラーコマンド(解除)生成格納処理を行う(S281)。この処理では、メインCPU101は、副制御回路200に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図75B参照)に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、S281の処理後、メインCPU101は、エラー処理を終了し、処理を例えばメダル投入チェック処理(図87参照)中のS253に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ76が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs error command (cancel) generation and storage processing (S281). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when the error is cleared, and saves the command data in the communication data storage area provided in the main RAM 103 (see FIG. 75B). The error command saved in the communication data storage area for error cancellation is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. The error command for error cancellation includes a parameter indicating error cancellation. Then, after the processing of S281, the main CPU 101 ends the error processing, and shifts the processing to S253 during the medal insertion check processing (see FIG. 87), for example. In error cancellation, the cause of the error that has occurred is cancelled, and the error state is canceled by pressing the reset switch 76 .

[乱数取得処理]
次に、図91を参照して、メインフロー(図82参照)中のS203で行う乱数取得処理について説明する。なお、図91は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, with reference to FIG. 91, random number acquisition processing performed in S203 in the main flow (see FIG. 82) will be described. FIG. 91 is a flowchart showing the procedure of random number acquisition processing.

まず、メインCPU101は、乱数回路の乱数レジスタ0のハードラッチ乱数(0~65535)を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインRAM103内の乱数値格納領域(不図示)に保存する(S291)。 First, the main CPU 101 acquires a hard latch random number (0 to 65535) of the random number register 0 of the random number circuit, and stores the acquired random number in a random number storage area (not shown) in the main RAM 103 as a random number for the internal winning combination lottery (S291).

次いで、メインCPU101は、乱数回路の乱数レジスタ1~7のソフトラッチ乱数(0~65535:ART関連の抽籤処理で用いられる演出用乱数値、0~255:1バイト抽籤処理で乱数値)を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う(S292)。次いで、メインCPU101は、ソフトラッチ乱数の取得個数(例えば、7)をセットする(S293)。 Next, the main CPU 101 performs setting processing of a soft latch random number acquisition register for generating soft latch random numbers (0 to 65535: random number for effect used in ART-related lottery processing, 0 to 255: random number in 1 byte lottery processing) of random number registers 1 to 7 of the random number circuit (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be acquired (eg, 7) (S293).

次いで、メインCPU101は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する(S294)。なお、この際、乱数回路110の乱数レジスタ1から取得されるソフトラッチ乱数(演出用乱数値、2バイト乱数値)は、乱数値格納領域内において、乱数回路の乱数レジスタ0から取得されるハードラッチ乱数(内部当籤役抽籤用の乱数値)が格納された領域とは異なる領域に保存される。そして、S294の処理後、メインCPU101は、乱数取得処理を終了し、処理をメインフロー(図82参照)のS204に移す。なお、本実施形態では、4つの2バイト乱数と、4つの1バイト乱数を格納するために、メインRAM103に12バイトの格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 collectively acquires the soft latch random numbers for the acquired number, and stores the soft latch random numbers for the acquired number in the random value storage area (S294). At this time, the soft-latch random number (random number for effect, 2-byte random number) obtained from the random number register 1 of the random number circuit 110 is stored in an area different from the area storing the hard latch random number (random number for internal winning combination lottery) obtained from the random number register 0 of the random number circuit within the random number storage area. After the process of S294, the main CPU 101 ends the random number acquisition process and shifts the process to S204 of the main flow (see FIG. 82). In this embodiment, a 12-byte storage area is allocated to the main RAM 103 as a random number storage area in order to store four 2-byte random numbers and four 1-byte random numbers.

[内部抽籤処理]
次に、図92~図96を参照して、メインフロー(図82参照)中のS204で行う内部抽籤処理について説明する。なお、図92は、内部抽籤処理の手順を示すフローチャートであり、図93Aは、内部抽籤処理中のS302~S305の処理を実行するためのソースプログラムの一例を示す図であり、図93Bは、内部抽籤処理中のS308~S309の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery process]
Next, the internal lottery processing performed at S204 in the main flow (see FIG. 82) will be described with reference to FIGS. 92 to 96. FIG. 92 is a flowchart showing the procedure of the internal lottery process, FIG. 93A is a diagram showing an example of a source program for executing the processes of S302 to S305 during the internal lottery process, and FIG. 93B is a diagram showing an example of a source program for executing the processes of S308 to S309 during the internal lottery process.

また、図94は、内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル(一般遊技中用)の構成の一例を示す図であり、図95は、内部抽籤処理のソースプログラム上で、実際に参照されるRT状態別抽籤値選択テーブルの構成の一例を示す図である。さらに、図96は、内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、1バイト内部抽籤値テーブル、2バイト内部抽籤値テーブル、1バイト設定別内部抽籤値テーブル及び2バイト設定別内部抽籤値テーブルの構成の一例を示す図である。なお、本実施形態では、RB(BB)中用の内部抽籤テーブルも設けられているが、ここでは、内部抽籤処理のソースプログラム上で参照されるRB中用の内部抽籤テーブルの構成の図示は省略する。 FIG. 94 is a diagram showing an example of the structure of an internal lottery table (for general game use) actually referred to in the internal lottery process source program, and FIG. 95 is a diagram showing an example of the structure of an RT state-based lottery value selection table actually referred to in the internal lottery process source program. Furthermore, FIG. 96 is a diagram showing an example of the configuration of an internal lottery value table selection table, a 1-byte internal lottery value table, a 2-byte internal lottery value table, an internal lottery value table by 1-byte setting, and an internal lottery value table by 2-byte setting, which are actually referred to in the source program of the internal lottery processing. In the present embodiment, an internal lottery table for medium RB (BB) is also provided, but the configuration of the internal lottery table for medium RB referred to on the source program for internal lottery processing is omitted here.

まず、メインCPU101は、設定値・メダル投入枚数チェック処理を行う(S301)。この処理では、メインCPU101は、現遊技の設定値(1~6のいずれか)及びメダル投入枚数(本実施形態では3枚)のチェック処理を行う。 First, the main CPU 101 performs setting value/number of inserted medal check processing (S301). In this process, the main CPU 101 checks the current game set value (one of 1 to 6) and the number of inserted medals (three in this embodiment).

次いで、メインCPU101は、一般遊技中用の内部抽籤テーブル及び抽籤回数(本実施形態では53回)をセットする(S302)。この処理では、図94に示す内部抽籤テーブル(一般遊技中用)中の「特賞当籤番号+小役当籤番号」の値(当り要求フラグステータス)がCレジスタにセットされ、「抽籤値選択テーブルor抽籤係数テーブル」の値(判定データ:アドレスに関するデータ)がAレジスタにセットされる。なお、当り要求フラグステータスは、図94に示すように、特賞当籤番号(「00H(はずれ)」、「01H(BB1)」、「02H(BB2)」:10進数で0、1、2)に「25H(16進数:10進数では37(後述の特賞番号))が乗算された値に、小役当籤番号(「00H」~「24H」:10進数で0~36)を加算した値である。 Next, the main CPU 101 sets the internal lottery table for the general game and the number of lotteries (53 times in this embodiment) (S302). In this process, the value (win request flag status) of "special prize winning number + minor winning winning number" in the internal lottery table (for general game) shown in FIG. As shown in FIG. 94, the winning request flag status is obtained by multiplying the special prize winning numbers (“00H (lost)”, “01H (BB1)”, “02H (BB2)”: 0, 1, 2 in decimal) by “25H (hexadecimal: 37 in decimal (special prize number to be described later)), and the minor prize winning number (“00H” to “24H”: 1 It is a value obtained by adding 0 to 36 in decimal numbers.

次いで、メインCPU101は、RB作動中であるか否かを判別する(S303)。S303において、メインCPU101が、RB作動中でないと判別したとき(S303がNO判定の場合)、メインCPU101は、後述のS305の処理を行う。 Next, the main CPU 101 determines whether or not RB is in operation (S303). In S303, when the main CPU 101 determines that RB is not in operation (NO in S303), the main CPU 101 performs the processing of S305, which will be described later.

一方、S303において、メインCPU101が、RB作動中であると判別したとき(S303がYES判定の場合)、メインCPU101は、RB中用の内部抽籤テーブル及び抽籤回数(本実施形態では5回)をセットする(S304)。この処理では、S302でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をRB中用の内部抽籤テーブル及び抽籤回数で上書きする。 On the other hand, when the main CPU 101 determines in S303 that RB is in operation (if determined as YES in S303), the main CPU 101 sets the internal lottery table for RB and the number of lotteries (five times in this embodiment) (S304). In this process, the internal lottery table and the number of lotteries for the normal game set in S302 are overwritten with the internal lottery table and the number of lotteries for the mid-RB.

S304の処理後又はS303がNO判定の場合、メインCPU101は、セットされている内部抽籤テーブルから抽籤対象役の判定データ(アドレスに関するデータ)を取得し、抽籤テーブルアドレスを更新する(S305)。 After the process of S304 or when the determination in S303 is NO, the main CPU 101 acquires the determination data (data relating to the address) of the lottery target combination from the set internal lottery table, and updates the lottery table address (S305).

次いで、メインCPU101は、判定データがRT状態別データであるか否かを判別する(S306)。この処理では、メインCPU101は、現在取得されている抽籤対象役がRT状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図95に示すRT状態別抽籤値選択テーブル内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether or not the determination data is RT state-specific data (S306). In this process, the main CPU 101 determines whether or not the currently obtained lottery target combination is an internal winning combination in which the lottery value changes according to the RT state. Specifically, the main CPU 101 determines whether or not the address specified in the determination data of the currently acquired lottery target combination is the address in the RT state-based lottery value selection table shown in FIG.

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_チリリプ」に対応付けられている判定データ「(dRPPTR01-dRTRB_SEL)*2+001H」では、図95に示すRT状態別抽籤値選択テーブル内の内部当籤役「F_チリリプ」のアドレス「dRPPTR01」が規定されているので、内部当籤役「F_チリリプ」に対応付けられている判定データは、RT状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_チリリプ」である場合には、S306の処理において、メインCPU101は、判定データがRT状態別データであると判定する。 For example, in the determination data "(dRPPTR01-dRTRB_SEL)*2+001H" associated with the internal winning combination "F_Chilllip" in the internal lottery table of FIG. The judgment data shown corresponds to RT state-specific data. Therefore, when the currently obtained lottery target combination is the internal winning combination "F_Chiriripu", the main CPU 101 determines that the determination data is data by RT state in the process of S306.

S306において、メインCPU101が、判定データがRT状態別データでないと判別したとき(S306がNO判定の場合)、メインCPU101は、後述のS308の処理を行う。一方、S306において、メインCPU101が、判定データがRT状態別データであると判別したとき(S306がYES判定の場合)、メインCPU101は、判定データに基づいて、図95に示すRT状態抽籤値選択テーブルから選択データを取得し、該取得した選択データを判定データにセットする(S307)。 In S306, when the main CPU 101 determines that the determination data is not RT state-specific data (NO in S306), the main CPU 101 performs the processing of S308, which will be described later. On the other hand, when the main CPU 101 determines in S306 that the determination data is RT state-specific data (YES in S306), the main CPU 101 acquires selection data from the RT state lottery value selection table shown in FIG. 95 based on the determination data, and sets the acquired selection data as the determination data (S307).

S307の処理後又はS306がNO判定の場合、メインCPU101は、抽籤対象役の判定データが設定別データであるか否かを判別する(S308)。この処理では、メインCPU101は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図96に示す1バイト設定別内部抽籤値テーブル又は2バイト設定別内部抽籤値テーブル内のアドレスであるか否かを判別する。 After the process of S307 or when the determination in S306 is NO, the main CPU 101 determines whether or not the determination data for the lottery target combination is the setting-specific data (S308). In this process, the main CPU 101 determines whether or not the currently acquired lottery target combination is an internal lottery combination whose lottery value changes according to the set value. Specifically, the main CPU 101 determines whether or not the address specified in the determination data of the currently acquired lottery target combination is the address in the internal lottery value table by 1-byte setting or the internal lottery value table by 2-byte setting shown in FIG.

例えば、図94の内部抽籤テーブルにおいて内部当籤役「F_強チリ1」に対応付けられている判定データ「((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H」では、図96に示す1バイト設定別内部抽籤値テーブル内の内部当籤役「F_強チリ1」のアドレス「dNMLB00F289」が規定されているので、内部当籤役「F_強チリ1」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_強チリ1」である場合には、S308の処理において、メインCPU101は、判定データが設定別データであると判定する。 For example, in the determination data "((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H" associated with the internal lottery combination "F_High Chile 1" in the internal lottery table of FIG. Therefore, the determination data associated with the internal winning combination “F_High Chile 1” corresponds to the setting-specific data. Therefore, when the currently obtained lottery target combination is the internal winning combination "F_High Chile 1", the main CPU 101 determines that the determination data is the setting-specific data in the process of S308.

S308において、メインCPU101が、判定データが設定別データでないと判別したとき(S308がNO判定の場合)、メインCPU101は、後述のS310の処理を行う。一方、S308において、メインCPU101が、判定データが設定別データであると判別したとき(S308がYES判定の場合)、メインCPU101は、判定データに設定値データ(0~5にいずれか)を加算し、該加算した値を判定データにセットする(S309)。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「0」~「5」は、それぞれ「設定1」~「設定6」に対応するデータである。 In S308, when the main CPU 101 determines that the determination data is not the setting-specific data (NO determination in S308), the main CPU 101 performs the processing of S310, which will be described later. On the other hand, when the main CPU 101 determines in S308 that the determination data is setting-specific data (when S308 determines YES), the main CPU 101 adds the set value data (any of 0 to 5) to the determination data, and sets the added value in the determination data (S309). The setting value data added to the determination data in this process is data associated with the setting value, but the setting value data "0" to "5" are data corresponding to "setting 1" to "setting 6", respectively.

S309の処理後又はS308がNO判定の場合、メインCPU101は、セットされている判定データ(アドレスデータ)に基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する(S310)。 After the process of S309 or when the determination in S308 is NO, the main CPU 101 calculates the address of the area storing the lottery value of the lottery target combination based on the set determination data (address data), and acquires the lottery value stored at that address (S310).

S310の処理において、例えば、抽籤対象役が、その抽籤値がRT状態及び設定値の両方に依存しない内部当籤役「F_サボ2」である場合には、図96に示す1バイト内部抽籤値テーブルからアドレス「dNM_B00F26」に格納された抽籤値「128」が取得される。また、例えば、抽籤対象役が、その抽籤値がRT状態により変化する内部当籤役「F_RT3リプ_1st」であり、RT状態がRT2状態である場合には、図96に示す2バイト内部抽籤値テーブルからアドレス「dRT2B00F13456」に格納された抽籤値「1800」が取得される。 In the process of S310, for example, if the lottery target combination is the internal lottery combination "F_Sabo 2" whose lottery value does not depend on both the RT state and the set value, the lottery value "128" stored at the address "dNM_B00F26" is obtained from the 1-byte internal lottery value table shown in FIG. Further, for example, when the lottery target combination is the internal lottery combination "F_RT3 Lip_1st" whose lottery value changes depending on the RT state, and the RT state is the RT2 state, the lottery value "1800" stored at the address "dRT2B00F13456" is obtained from the 2-byte internal lottery value table shown in FIG.

また、S310の処理において、例えば、抽籤対象役が、その抽籤値が設定値により変化する内部当籤役「F_強チリ1」である場合には、図96に示す1バイト設定別内部抽籤値テーブルに規定されている6種類の抽籤値「150(設定1),150(設定2),150(設定3),150(設定4),160(設定5),170(設定6)」の中から設定値に対応する抽籤値が取得される。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算(S309の処理)して求められたアドレスを指定することにより取得される。それゆえ、例えば、抽籤対象役が「F_強チリ1」であり、設定値が「6」(設定値データが「5」)である場合には、アドレス「dNMLB00F289+5」に格納された抽籤値「170」が取得される。 In addition, in the processing of S310, for example, if the lottery target combination is the internal lottery combination "F_Strong 1" whose lottery value changes depending on the set value, the six types of lottery values "150 (setting 1), 150 (setting 2), 150 (setting 3), 150 (setting 4), 160 (setting 5), 170 (setting 5), 170 (setting 5)," which are specified in the internal lottery value table classified by 1-byte setting shown in FIG. (Setting 6)”, the lottery value corresponding to the setting value is obtained. At this time, the lottery value corresponding to the setting value is acquired by specifying the address obtained by adding the setting value data to the judgment data (processing of S309). Therefore, for example, when the lottery target role is "F_High Chile 1" and the set value is "6" (the set value data is "5"), the lottery value "170" stored at the address "dNMLB00F289+5" is acquired.

なお、本実施形態では、例えば内部当籤役「F_維持リプA」のように、その抽籤値がRT状態及び設定値の両方に依存する役の場合には、内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される。 In this embodiment, for a combination whose lottery value depends on both the RT state and the set value, such as the internal lottery combination "F_maintenance A", the lottery value is obtained by referring to both the internal lottery value table and the setting-by-setting internal lottery value table.

次いで、メインCPU101は、乱数格納領域に格納された内部当籤役抽籤用の乱数値(0~65535のいずれか)を取得する(S311)。 Next, the main CPU 101 obtains a random number value (one of 0 to 65535) for the internal winning combination lottery stored in the random number storage area (S311).

次いで、メインCPU101は、抽籤実行処理を行う(S312)。この処理では、メインCPU101は、S310で取得された抽籤値に、S311で取得された乱数値を加算し、その加算結果を抽籤結果(抽籤対象役の当籤/非当籤)とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が65535を超えた場合(オーバーフローした場合)、抽籤対象役が当籤した(抽籤対象役が内部当籤役として決定された)と判定される。 Next, the main CPU 101 performs lottery execution processing (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the addition result as the lottery result (won/non-won of the lottery target role). In this lottery execution process, when the sum of the lottery value and the random value exceeds 65535 (when overflow occurs), it is determined that the lottery target wins (the lottery target win is determined as the internal winning combination).

次いで、メインCPU101は、乱数値に抽籤値を加算した値(抽籤実行後の乱数値)を新たな乱数値として、乱数格納領域に保存する(S313)。次いで、メインCPU101は、抽籤実行処理で当籤したか否か(オーバーフローが発生したか否か)を判別する(S314)。 Next, the main CPU 101 saves a value obtained by adding the lottery value to the random value (random value after execution of the lottery) as a new random value in the random number storage area (S313). Next, the main CPU 101 determines whether or not the lottery has been won (whether or not an overflow has occurred) (S314).

S314において、メインCPU101が、抽籤実行処理で当籤したと判別したとき(S314がYES判定の場合)、メインCPU101は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)を取得する(S315)。例えば、一般遊技中において、抽籤対象役が「F_確チリリプ」であるときの抽籤実行処理で当籤した場合、S315の処理では、当り要求フラグステータス「(00H*25H)+02H」(特賞当籤番号=0、小役当籤番号=2)が取得される。そして、S315の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 In S314, when the main CPU 101 determines that the lottery is won in the lottery execution process (YES in S314), the main CPU 101 refers to the internal lottery table and acquires the winning request flag status (the value of "grand prize winning number + minor winning winning number") corresponding to the winning internal winning combination (S315). For example, in the general game, when the player wins in the lottery execution process when the lottery target role is "F_probable Chillip", the winning request flag status "(00H*25H)+02H" (grand prize winning number = 0, minor role winning number = 2) is obtained in the process of S315. After the process of S315, the main CPU 101 ends the internal lottery process and shifts the process to S205 of the main flow (see FIG. 82).

一方、S314において、メインCPU101が、抽籤実行処理で当籤していないと判別したとき(S314がNO判定の場合)、メインCPU101は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を1減算する(S316)。次いで、メインCPU101は、減算後の抽籤回数が「0」であるか否かを判別する(S317)。 On the other hand, when the main CPU 101 determines in S314 that the lottery has not been won in the lottery execution process (NO determination in S314), the main CPU 101 updates the lottery target combination to the next combination in the internal lottery table, and subtracts 1 from the number of lotteries (S316). Next, the main CPU 101 determines whether or not the number of lotteries after the subtraction is "0" (S317).

S317において、メインCPU101が、減算後の抽籤回数が「0」でないと判別したとき(S317がNO判定の場合)、メインCPU101は、処理をS305の処理に戻し、S305以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of times of lottery after the subtraction is not "0" (NO determination in S317), the main CPU 101 returns the process to the process of S305, and repeats the processes after S305.

一方、S317において、メインCPU101が、減算後の抽籤回数が「0」であると判別したとき(S317がYES判定の場合)、すなわち、内部当籤役が「はずれ」である場合、メインCPU101は、ハズレステータスをセットする(S318)。なお、「ハズレステータス」は、特賞当籤番号及び小役当籤番号のいずれもが「0」となる当り要求フラグステータスに対応する。そして、S318の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図82参照)のS205に移す。 On the other hand, when the main CPU 101 determines in S317 that the number of times of lottery after subtraction is "0" (if determined as YES in S317), that is, when the internal winning combination is "lost", the main CPU 101 sets a losing status (S318). The "losing status" corresponds to a winning request flag status in which both the grand prize winning number and the minor winning winning number are "0". After the process of S318, the main CPU 101 ends the internal lottery process and shifts the process to S205 of the main flow (see FIG. 82).

本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のS302~S305の処理は、メインCPU101が、図93Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。 In this embodiment, internal lottery processing is performed as described above. The processes of S302 to S305 in the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93A. Among them, the determination data acquisition process of S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A.

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに「1」を加算したアドレスで指定されるメモリの内容(データ)が、ss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図93A中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S305の判定データの取得処理では、上述のように、この「LDIN」命令(所定の読み出し命令)により、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤係数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory contents (data) specified by the address set in the HL register (pair register) and the address plus "1" are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 93A is executed, the memory contents (data) specified by the address set in the HL register (pair register) and the address added by 1 are loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the judgment data acquisition process of S305, as described above, the "LDIN" instruction (predetermined readout instruction) stores the judgment data (the value of the "lottery value selection table or lottery coefficient table") in the A register, and the win request flag status (the value of the "grand prize lottery number + minor winning lottery number") is stored in the C register.

上述のように、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the determination data acquisition process of S305 during the internal lottery process, both the data load process and the address update process can be performed with one instruction code (“LDIN” instruction). In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した内部抽籤処理中のS308及びS309の処理は、メインCPU101が、図93Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及び「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。なお、「MUL」命令及び「ADDQ」命令はともに、メインCPU101専用命令コードであり、「ADDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 The processes of S308 and S309 in the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 93B. Among them, the addition processing of the set value data (one of 0 to 5) in S309 is performed by the main CPU 101 executing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B in this order. Both the "MUL" instruction and the "ADDQ" instruction are instruction codes dedicated to the main CPU 101, and the "ADDQ" instruction is an instruction code dedicated to the main CPU 101 that performs addressing using the Q register (extended register).

ソースプログラム上において、例えば、ソースコード「MUL A,n」が実行されると、Aレジスタの格納データと、1バイトの整数nとを乗算し、その乗算結果をAレジスタに格納する。それゆえ、図93B中のソースコード「MUL A,6」では、Aレジスタの内容(格納データ)に、1バイトの整数6が乗算され、その乗算結果がAレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed on the source program, the data stored in the A register is multiplied by a 1-byte integer n, and the multiplication result is stored in the A register. Therefore, in the source code "MUL A, 6" in FIG. 93B, the content (stored data) of the A register is multiplied by the 1-byte integer 6, and the multiplication result is stored in the A register. This multiplication processing is executed by an arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. FIG. That is, the pachislot machine 1 of the present embodiment is provided with a dedicated arithmetic circuit (arithmetic circuit 107) for executing multiplication processing and division processing on the source program, so that multiplication processing and division processing can be made more efficient.

また、ソースプログラム上において、例えば、ソースコード「ADDQ r,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)に、rレジスタ(A、B、C、D、E、H又はLレジスタ)の格納データが加算され、該加算結果がrレジスタに格納される。それゆえ、図93B中のソースコード「ADDQ A,(.LOW.wWAVENUM)」が実行されると、Qレジスタの格納データ及び1バイトの整数値「.LOW.wWAVENUM」で指定されたアドレスのメモリの内容(設定値データ)にAレジスタの内容(格納データ)が加算され、該加算結果がAレジスタに格納される。 Also, when the source code "ADDQ r, (k)" is executed, for example, on the source program, the data stored in the r register (A, B, C, D, E, H or L registers) is added to the memory contents (stored data) at the address specified by the stored data in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value), and the addition result is stored in the r register. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B is executed, the data stored in the Q register and the memory contents (set value data) at the address specified by the 1-byte integer value ".LOW.wWAVENUM" are added to the contents of the A register (stored data), and the addition result is stored in the A register.

すなわち、図93Bに示す例では、S309の設定値の加算処理において、抽籤テーブル選択用相対値に係数「6」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 That is, in the example shown in FIG. 93B, in the setting value addition processing of S309, the lottery table selection relative value is multiplied by the coefficient "6", and the set value data is added to the multiplied value, thereby calculating the address of the lottery table storing the lottery value of the lottery target role.

上述のように、本実施形態では、内部抽籤処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コード(「ADDQ」命令)が用いられており、この命令コードを用いれば、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the present embodiment, the main CPU 101 dedicated instruction code (“ADDQ” instruction) using the Q register (extended register) is used in the internal lottery process. By using this instruction code, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed. Therefore, instructions related to address setting can be omitted from the source program of the internal lottery process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[図柄設定処理]
次に、図97~図100を参照して、メインフロー(図82参照)中のS205で行う図柄設定処理について説明する。
[Pattern setting process]
Next, referring to FIGS. 97 to 100, the symbol setting process performed at S205 in the main flow (see FIG. 82) will be described.

図97は、図柄設定処理の手順を示すフローチャートである。図98は、特賞(ボーナス)当籤番号及び小役当籤番号と、内部当籤役との対応表である。なお、図98では、「はずれ(00)」に対応する特賞当籤番号及び小役当籤番号の図示は省略している。また、図99は、図柄設定処理中のS324~S330の処理を実行するためのソースプログラムの一例を示す図であり、図100は、図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブル(フラグデータテーブル、当籤フラグテーブルデータ)の構成の一例を示す図である。 FIG. 97 is a flow chart showing the procedure of the pattern setting process. FIG. 98 is a correspondence table of special prize (bonus) winning numbers, minor winning winning numbers, and internal winning combinations. In FIG. 98, illustration of the special prize winning number and the minor winning winning number corresponding to "lost (00)" is omitted. Also, FIG. 99 is a diagram showing an example of a source program for executing the processes of S324 to S330 during the symbol setting process, and FIG. 100 is a diagram showing an example of the structure of a winning request flag table (flag data table, winning flag table data) that is actually referred to in the source program of the symbol setting process.

まず、メインCPU101は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインRAM103内の当籤番号格納領域(不図示)に保存する(S321)。 First, the main CPU 101 extracts a grand prize winning number and a minor winning combination winning number based on the winning request flag status acquired in the internal lottery processing, and stores the extracted grand winning winning number and minor winning winning number in a winning number storage area (not shown) in the main RAM 103 (S321).

本実施形態では、図98に示すように、特賞(ボーナス)当籤番号「1」及び「2」には、それぞれ、内部当籤役「F_BB1」及び「F_BB2」が対応付けられている。また、小役当籤番号「1」~「36」には、それぞれ、内部当籤役「F_チリリプ」~「F_RB役4」が対応付けられている。そして、図94で説明したように、当り要求フラグステータスの値は、特賞当籤番号に特賞番号(本実施形態では「37(16進数では25H)」)を乗算した値に、小役当籤番号を加算した値である。それゆえ、S321の処理において、当り要求フラグステータスの値から特賞当籤番号及び小役当籤番号を抽出するため、本実施形態では、メインCPU101は、当り要求フラグステータスの値を特賞番号(「37」)で除算する。その結果、除算処理により生成された、商の値が特賞当籤番号(10進数で0~2のいずれか)となり、余りの値が小役当籤番号(10進数で0~36のいずれか)となる。 In this embodiment, as shown in FIG. 98, the special prize (bonus) winning numbers "1" and "2" are associated with the internal winning combinations "F_BB1" and "F_BB2", respectively. In addition, the minor winning combination numbers "1" to "36" are associated with the internal winning combinations "F_Chilllip" to "F_RB combination 4", respectively. Then, as described with reference to FIG. 94, the value of the winning request flag status is a value obtained by multiplying the special prize winning number by the special prize number ("37 (25H in hexadecimal notation)" in this embodiment) and adding the minor winning combination winning number. Therefore, in the process of S321, in order to extract the special award number and the minor award number from the value of the winning request flag status, in this embodiment, the main CPU 101 divides the value of the winning request flag status by the special award number ("37"). As a result, the value of the quotient generated by the division process becomes the grand prize winning number (any of 0 to 2 in decimal), and the value of the remainder becomes the minor winning winning number (any of 0 to 36 in decimal).

次いで、メインCPU101は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する(S322)。この処理において、小役当籤番号が1~36のいずれかである場合には、メインCPU101は、小役が当籤したと判定し、小役当籤番号が0である場合には、メインCPU101は、小役が当籤しなかったと判定する。 Next, the main CPU 101 determines whether or not a minor winning combination has been won based on the extracted minor winning winning number (S322). In this processing, when the minor winning combination winning number is any one of 1 to 36, the main CPU 101 determines that the minor winning combination has been won, and when the minor winning combination winning number is 0, the main CPU 101 determines that the minor winning combination has not been won.

S322において、メインCPU101が、小役が当籤していないと判別したとき(S322がNO判定の場合)、メインCPU101は、後述のS331の処理を行う。一方、S322において、メインCPU101が、小役が当籤したと判別したとき(S322がYES判定の場合)、メインCPU101は、小役当籤番号を減算結果の初期値としてセットする(S323)。 When the main CPU 101 determines in S322 that the minor winning combination has not been won (when the determination in S322 is NO), the main CPU 101 performs the processing of S331 which will be described later. On the other hand, when the main CPU 101 determines in S322 that a minor winning combination has been won (YES determination in S322), the main CPU 101 sets the minor winning winning number as the initial value of the subtraction result (S323).

次いで、メインCPU101は、当り要求フラグテーブル(図100参照)をセットする(S324)。次いで、メインCPU101は、減算結果を1減算し、該減算結果を更新する(S325)。次いで、メインCPU101は、減算結果が「0」未満であるか否かを判別する(S326)。 Next, the main CPU 101 sets a win request flag table (see FIG. 100) (S324). Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S325). Next, the main CPU 101 determines whether or not the subtraction result is less than "0" (S326).

S326において、メインCPU101が、減算結果が「0」未満でないと判別したとき(S326がNO判定の場合)、メインCPU101は、ビット数算出処理を行う(S327)。なお、S327のビット数算出処理では、当り要求フラグテーブルに規定されている、小役当籤番号に対応する当り要求フラグデータの格納領域のブロック数を取得する。 When the main CPU 101 determines in S326 that the subtraction result is not less than "0" (NO in S326), the main CPU 101 performs bit number calculation processing (S327). In addition, in the number-of-bits calculation process of S327, the number of blocks of the storage area of the winning request flag data corresponding to the minor winning combination winning number defined in the winning request flag table is acquired.

なお、本実施形態では、当り要求フラグ格納領域(内部当籤役格納領域)において、当り要求格納領域0~7のブロックと、当り要求格納領域8~11のブロックとが設けられている。それゆえ、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数の最大値は「2」となる。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように、当り要求格納領域0~7のブロックに含まれる格納領域7と、当り要求格納領域8~11のブロックに含まれる格納領域9にそれぞれ当り要求フラグデータが規定されているので、S327のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数は「2」となる。 In this embodiment, the win request flag storage area (internal winning combination storage area) is provided with blocks of win request storage areas 0-7 and blocks of win request storage areas 8-11. Therefore, the maximum value of the block number of the winning request flag data storage area acquired in the bit number calculation process of S327 is "2". For example, when the internal winning combination is "F_probable", as shown in the winning request flag table (see FIG. 100), the winning request flag data is specified in the storage area 7 included in the blocks of the winning request storage areas 0 to 7 and in the storage area 9 included in the blocks of the winning request storage areas 8 to 11. Therefore, the number of blocks of the winning request flag data storage area acquired in the bit number calculation process of S327 is "2".

次いで、メインCPU101は、ビット数算出処理を行う(S328)。なお、S328のビット数算出処理では、当り要求フラグテーブル(図100参照)において規定されるブロック単位の当り要求フラグデータのバイト数を算出する。例えば、内部当籤役が「F_確チリリプ」である場合には、当り要求フラグテーブル(図100参照)に示すように格納領域7及び格納領域9ではともに1バイトの当り要求フラグデータが格納されるので、S328のビット数算出処理で取得されるブロック単位の当り要求フラグデータのバイト数は1バイトとなる。なお、図100に記載のテーブルにおいて、格納領域7に格納される当り要求フラグデータには「10000000B |01000000B」と記載されているが、これは、格納領域7に格納される当り要求フラグデータが「10000000B」又は(「|」は論理和の記号)「01000000B」であることを意味する。 Next, the main CPU 101 performs bit number calculation processing (S328). In addition, in the number-of-bits calculation process of S328, the number of bytes of the winning request flag data for each block specified in the winning request flag table (see FIG. 100) is calculated. For example, if the internal winning combination is "F_probable", the win request flag data of 1 byte is stored in both the storage area 7 and the storage area 9 as shown in the win request flag table (see FIG. 100). In the table shown in FIG. 100, the winning request flag data stored in the storage area 7 is described as "10000000B|01000000B", which means that the winning request flag data stored in the storage area 7 is "10000000B" or "01000000B" ("|" is a logical sum symbol).

なお、上述したS325~S328の処理は、小役当籤番号の回数だけ繰り返される。例えば、内部当籤役が「F_確チリリプ」(小役当籤番号が「2」)である場合には、上述したS325~S328の処理は、2回繰り返される。また、S325~S328の処理が複数回繰り返される場合には、S327及びS328のビット数算出処理でそれぞれ取得されるブロック数及びブロック単位の当り要求フラグデータのバイト数は、別の格納領域に保存される。また、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数は、当り要求フラグデータの格納先を指定する情報(オンビット情報)となる。 The processing of S325 to S328 described above is repeated the number of times corresponding to the minor winning combination winning number. For example, when the internal winning combination is "F_definite Chillip" (small winning combination winning number is "2"), the above-described processes of S325 to S328 are repeated twice. Further, when the processes of S325 to S328 are repeated multiple times, the number of blocks and the number of bytes of the per-block hit request flag data acquired in the bit number calculation processes of S327 and S328 are stored in another storage area. Further, the number of blocks and the number of bytes of the winning request flag data for each block obtained by the above-described processing of S325 to S328 serve as information (on-bit information) specifying the storage location of the winning request flag data.

ここで再度、S326の処理に戻って、S326において、メインCPU101が、減算結果が「0」未満であると判別したとき(S326がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)のセット処理を行う(S329)。この際、メインCPU101は、上述したS325~S328の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数(オンビット情報)に基づいて、チェック(更新)対象となる当り要求フラグ格納領域のみをセットする。具体的には、チェック(更新)対象となる当り要求フラグ格納領域のアドレスをDEレジスタに格納する(図99参照)。 Here, returning to the processing of S326 again, when the main CPU 101 determines in S326 that the subtraction result is less than "0" (if the determination in S326 is YES), the main CPU 101 performs a win request flag storage area (internal winning combination storage area) set processing (S329). At this time, the main CPU 101 sets only the winning request flag storage area to be checked (updated) based on the number of blocks and the number of bytes of the winning request flag data for each block (on-bit information) obtained by the processing of S325 to S328 described above. Specifically, the address of the win request flag storage area to be checked (updated) is stored in the DE register (see FIG. 99).

次いで、メインCPU101は、圧縮データ格納処理を行う(S330)。この処理では、メインCPU101は、主に、当り要求フラグデータをチェック(更新)対象となる当り要求フラグ格納領域内の所定の格納領域に転送(展開)する処理を行う。圧縮データ格納処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs compressed data storage processing (S330). In this process, the main CPU 101 mainly transfers (expands) the winning request flag data to a predetermined storage area in the winning request flag storage area to be checked (updated). Details of the compressed data storage process will be described later with reference to FIG. 101 described later.

S330の処理後又はS322がNO判定の場合、メインCPU101は、持越役格納領域(図31参照)を参照して、持越役があるか否かを判別する(S331)。S331において、メインCPU101が、持越役があると判別したとき(S331がYES判定の場合)、メインCPU101は、後述のS334の処理を行う。 After the process of S330 or when the determination in S322 is NO, the main CPU 101 refers to the carryover combination storage area (see FIG. 31) and determines whether or not there is an carryover combination (S331). In S331, when the main CPU 101 determines that there is a carryover combination (if determined as YES in S331), the main CPU 101 performs the processing of S334, which will be described later.

一方、S331において、メインCPU101が、持越役がないと判別したとき(S331がNO判定の場合)、メインCPU101は、S321の処理で抽出された特賞当籤番号に基づいて、ボーナス役(BB1又はBB2)が当籤したか否かを判別する(S332)。 On the other hand, when the main CPU 101 determines in S331 that there is no carryover combination (NO determination in S331), the main CPU 101 determines whether or not a bonus combination (BB1 or BB2) has been won based on the special prize winning number extracted in the process of S321 (S332).

S332において、メインCPU101が、ボーナス役が当籤していないと判別したとき(S332がNO判定の場合)、メインCPU101は、図柄判定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 In S332, when the main CPU 101 determines that the bonus combination has not been won (NO determination in S332), the main CPU 101 ends the symbol determination process and shifts the process to S206 of the main flow (see FIG. 82).

一方、S332において、メインCPU101が、ボーナス役が当籤したと判別したとき(S332がYES判定の場合)、メインCPU101は、当籤した特賞当籤番号を持越役格納領域に格納する(S333)。 On the other hand, when the main CPU 101 determines in S332 that a bonus combination has been won (if determined as YES in S332), the main CPU 101 stores the winning special prize winning number in the carryover combination storage area (S333).

S333の処理後又はS331がNO判定の場合、メインCPU101は、特賞当籤番号を当籤番号格納領域(不図示)にセットし、当り要求フラグ格納領域に当り要求フラグデータをセットし、RT状態をRT5状態にセットし、RT遊技数(RT1状態の消化ゲーム数)をクリア(「0」)する(S334)。そして、S334の処理後、メインCPU101は、図柄設定処理を終了し、処理をメインフロー(図82参照)のS206に移す。 After the processing of S333 or when the determination in S331 is NO, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storing area, sets the RT state to the RT5 state, and clears (“0”) the number of RT games (the number of games played in the RT1 state) (S334). After the process of S334, the main CPU 101 ends the symbol setting process and shifts the process to S206 of the main flow (see FIG. 82).

本実施形態では、上述のようにして図柄設定処理が行われる。上述した図柄設定処理中のS324~S330の処理(入賞に係るデータの圧縮・展開処理)は、メインCPU101が、図99のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol setting process is performed as described above. The processes of S324 to S330 (data compression/decompression processes related to winning prizes) in the symbol setting process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the compressed data storage process of S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。なお、S330の圧縮データ格納処理では、上述のように、当り要求フラグテーブルに格納された当り要求フラグデータ(圧縮データ)が、対応する当り要求フラグ格納領域に展開(コピー)される。 The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above. When the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, the process jumps to the address specified by "SB_BTEP_00" and the compressed data storage process is started. In the compressed data storage process of S330, as described above, the winning request flag data (compressed data) stored in the winning request flag table is expanded (copied) to the corresponding winning request flag storage area.

また、上述した図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、図柄設定処理中のS329の処理は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Also, the process of setting the address of the winning request flag storage area in S329 during the pattern setting process described above is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. That is, the process of S329 during the symbol setting process is performed by the "LDQ" instruction dedicated to the main CPU 101 that specifies the address using the Q register (extended register). In this case, the instruction code for address setting can be omitted from the source program for the pattern setting process, and the size of the source program for the pattern setting process (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

さらに、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 Furthermore, in the present embodiment, the data compression/decompression process for winning prizes is performed according to the processing procedure described in S324 to S330 during the symbol setting process, and the main CPU 101 dedicated instruction code is used in this process.

[圧縮データ格納処理]
次に、図101を参照して、例えば、図柄判定処理(図97参照)中のS330で行う圧縮データ処理について説明する。図101は、圧縮データ格納処理の手順を示すフローチャートである。
[Compressed data storage processing]
Next, with reference to FIG. 101, for example, compressed data processing performed at S330 in the pattern determination processing (see FIG. 97) will be described. FIG. 101 is a flow chart showing the procedure of the compressed data storage process.

なお、図101に示す圧縮データ格納処理は、図柄判定処理(図97参照)中のS330だけでなく、後述の図柄コード取得処理(後述の図128参照)中のS649においても実行される。図柄判定処理(図97参照)中のS330で実行される圧縮データ格納処理では、処理対象となるフラグデータは当り要求フラグデータ(当籤役に係るフラグデータ)となるが、後述の図柄コード取得処理(後述の図128参照)中のS649で実行される圧縮データ格納処理では、処理対象となるフラグデータは入賞作動フラグデータ(入賞役に係るフラグデータ)である。そして、処理対象となるフラグデータの種別が異なること以外は、両者の処理は同じ処理になる。 The compressed data storage process shown in FIG. 101 is executed not only at S330 during the symbol determination process (see FIG. 97), but also at S649 during the later-described symbol code acquisition process (see FIG. 128 described later). In the compressed data storage process executed at S330 in the symbol determination process (see FIG. 97), the flag data to be processed is the winning request flag data (flag data relating to the winning combination), but in the compressed data storage process to be processed at S649 in the later-described symbol code acquisition process (see FIG. 128 described later), the flag data to be processed is the winning operation flag data (flag data related to the winning combination). Both processes are the same except that the types of flag data to be processed are different.

それゆえ、図101のフローチャートでは、処理対象とするフラグデータを「処理対象フラグデータ」と記し、処理対象となるフラグテーブルを「処理対象フラグテーブル」と記す。また、この記載に合わせて、以下の圧縮データ格納処理の説明においても、当り要求フラグデータ又は入賞作動フラグデータを「処理対象フラグデータ」と称し、当り要求フラグテーブル(図100参照)又は後述の図柄対応入賞作動テーブル(例えば、後述の図130A等参照)を「処理対象フラグテーブル」と称す。 Therefore, in the flowchart of FIG. 101, the flag data to be processed is described as "processed flag data", and the flag table to be processed is described as "processed flag table". Further, in accordance with this description, in the following description of the compressed data storage process, the winning request flag data or the winning operation flag data will be referred to as "processed flag data", and the winning request flag table (see FIG. 100) or the later-described symbol-based winning operation table (for example, see FIG. 130A described later) will be referred to as the "processed flag table".

まず、メインCPU101は、格納先チェックビットをセットする(S341)。この処理では、格納先チェックビットはAレジスタ以外のレジスタに格納される。 First, the main CPU 101 sets the storage destination check bit (S341). In this process, the storage destination check bit is stored in a register other than the A register.

格納先チェックビットは、処理対象フラグデータの格納先(転送先)となるブロックを指定するための1バイトのデータである。本実施形態では、当り要求フラグ格納領域及び入賞作動フラグ格納領域はともに、2つのブロック(格納領域0~7のブロック及び格納領域8~11のブロック)で構成される。そして、例えば、内部当籤役「F_確チリリプ」が決定された場合には、図100の当り要求フラグテーブルに示すように格納領域7及び格納領域9のそれぞれに当り要求フラグデータが格納されるので(格納先のブロック数が「2」になるので)、S341の処理では、格納先チェックビットとして、「00000011B」がセットされる。なお、この1バイトのデータのビット0の値(1/0)が格納領域0~7のブロック内の格納先の有無に対応し、ビット1の値(1/0)が格納領域8~11のブロック内の格納先の有無に対応する。 The storage destination check bit is 1-byte data for specifying a block to be the storage destination (transfer destination) of the flag data to be processed. In this embodiment, both the win request flag storage area and the winning operation flag storage area are composed of two blocks (storage areas 0 to 7 and storage areas 8 to 11). Then, for example, when the internal winning combination "F_probable" is determined, the win request flag data is stored in each of the storage area 7 and the storage area 9 as shown in the win request flag table in FIG. The value of bit 0 (1/0) of this 1-byte data corresponds to the presence or absence of a storage destination in the blocks of storage areas 0 to 7, and the value of bit 1 (1/0) corresponds to the presence or absence of a storage destination in the blocks of storage areas 8 to 11.

次いで、メインCPU101は、バイト単位の転送カウンタの値を「8」にセットする(S342)。本実施形態では、各ブロックのバイト数が「8」であるので、転送カウンタの初期値には「8」がセットされる。 Next, the main CPU 101 sets the value of the byte unit transfer counter to "8" (S342). In this embodiment, since the number of bytes in each block is "8", "8" is set as the initial value of the transfer counter.

次いで、格納先チェックビットから転送指示ビットの値を抽出する(S343)。なお、転送指示ビットは、格納先チェックビット内のビット0のデータに対応し、S343の処理では、1バイトのレジスタに格納されている格納先チェックビットを1回(1ビット分)右シフトすることにより、転送指示ビットが抽出される。具体的には、格納先チェックビットが格納された1バイトのレジスタ(Aレジスタ以外のレジスタ)を1回右シフトすると、ビット7~ビット1に格納されているデータがそれぞれビット6~ビット0に移動するとともに、シフト前のビット0のデータが出力される。そして、このシフト処理により出力されたデータが転送指示ビットの値となる。 Next, the value of the transfer instruction bit is extracted from the storage destination check bit (S343). The transfer instruction bit corresponds to the data of bit 0 in the storage destination check bit, and in the process of S343, the transfer instruction bit is extracted by right-shifting the storage destination check bit stored in the 1-byte register once (one bit). Specifically, when a 1-byte register (a register other than the A register) in which the storage destination check bit is stored is shifted right once, the data stored in bits 7 to 1 are moved to bits 6 to 0, respectively, and the data of bit 0 before shifting is output. The data output by this shift processing becomes the value of the transfer instruction bit.

次いで、メインCPU101は、抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S344)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合に転送指示があると判定する。例えば、格納先チェックビットとして、「00000011B」がセットされた場合、1回目(格納領域の1ブロック目に対応)及び2回目(格納領域の2ブロック目に対応)のS344の判定処理では、転送指示ありの判定となるが、3回目以降のS344の判定処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether or not there is a transfer instruction based on the value of the extracted transfer instruction bit (S344). In this process, the main CPU 101 determines that there is a transfer instruction when the value of the extracted transfer instruction bit is "1". For example, if "00000011B" is set as the storage destination check bit, the first (corresponding to the first block of the storage area) and the second (corresponding to the second block of the storage area) determination processing in S344 will result in a determination that there is a transfer instruction, but the third and subsequent determination processing in S344 will result in a determination that there is no transfer instruction.

S344において、メインCPU101が、転送指示がないと判別したとき(S344がNO判定の場合)、メインCPU101は、後述のS354の処理を行う。 In S344, when the main CPU 101 determines that there is no transfer instruction (when the determination in S344 is NO), the main CPU 101 performs the processing of S354, which will be described later.

一方、S344において、メインCPU101が、転送指示があると判別したとき(S344がYES判定の場合)、メインCPU101は、処理対象フラグテーブルからバイト単位格納先指定情報を取得する(S345)。この処理では、バイト単位格納先指定情報として、処理対象フラグテーブル内の処理対象役(当籤役又は入賞役)のフラグデータが格納された領域の先頭アドレスに格納されている、転送先を示す1バイトのデータが取得される。例えば、内部当籤役が「F_確チリリプ」である場合には、図100に示す当り要求フラグテーブル内の「F_確チリリプ」のフラグデータが格納された領域の先頭アドレスに格納されている、格納領域7を転送先として指定する1バイトデータ「10000000B」がバイト単位格納先指定情報として取得される。 On the other hand, when the main CPU 101 determines in S344 that there is a transfer instruction (if determined as YES in S344), the main CPU 101 acquires byte unit storage destination designation information from the processing target flag table (S345). In this process, 1-byte data indicating the transfer destination stored at the head address of the area storing the flag data of the processing target combination (winning combination or winning combination) in the processing target flag table is obtained as the byte unit storage destination designation information. For example, when the internal winning combination is "F_certainty", 1-byte data "10000000B" specifying the storage area 7 as the transfer destination, which is stored at the top address of the area storing the flag data of "F_certainty" in the winning request flag table shown in FIG.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S346)。また、この処理では、メインCPU101は、処理対象フラグデータの格納(転送)先となるブロックの先頭格納領域を指定するアドレスを初期アドレスとしてセットする。例えば、1ブロック目の処理では、S346の処理において、初期アドレスとして格納領域0のアドレスがセットされ、2ブロック目の処理では、S346の処理において、初期アドレスとして格納領域8のアドレスがセットされる。 Next, the main CPU 101 performs update processing (processing for adding 1 to the address) referenced in the processing target flag table (S346). Also, in this process, the main CPU 101 sets, as an initial address, an address designating the head storage area of the block to which the flag data to be processed is to be stored (transferred). For example, in the process of the first block, the address of the storage area 0 is set as the initial address in the process of S346, and in the process of the second block, the address of the storage area 8 is set as the initial address in the process of S346.

次いで、メインCPU101は、バイト単位格納先指定情報から転送指示ビットの値を抽出する(S347)。なお、ここでいう転送指示ビットは、バイト単位格納先指定情報のビット0に対応し、S347の処理では、1バイトのレジスタに格納されているバイト単位格納先指定情報を1回右シフトすることにより、転送指示ビットの値を抽出する(ビット0のデータを出力する)。 Next, the main CPU 101 extracts the value of the transfer instruction bit from the byte unit storage destination designation information (S347). The transfer instruction bit here corresponds to bit 0 of the byte unit storage destination designation information, and in the processing of S347, the byte unit storage destination designation information stored in the 1-byte register is right-shifted once to extract the value of the transfer instruction bit (bit 0 data is output).

次いで、メインCPU101は、S347の処理で抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する(S348)。この処理では、メインCPU101は、抽出された転送指示ビットの値が「1」である場合、転送指示があると判定する。例えば、バイト単位格納先指定情報として、「00000010B」がセットされた場合、2回目(1ブロック目の格納領域1又は2ブロック目の格納領域9)のS347の処理でビット1のデータ「1」が転送指示ビットの値として出力され転送指示ありの判定となるが、1回目及び3~8回目のS347の処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether or not there is a transfer instruction based on the value of the transfer instruction bit extracted in the process of S347 (S348). In this process, the main CPU 101 determines that there is a transfer instruction when the value of the extracted transfer instruction bit is "1". For example, when "00000010B" is set as the byte unit storage destination specification information, in the second processing of S347 (storage area 1 of the first block or storage area 9 of the second block), the data "1" of bit 1 is output as the value of the transfer instruction bit and it is determined that there is a transfer instruction, but in the first and third to eighth processing of S347, it is determined that there is no transfer instruction.

S348において、メインCPU101が、転送指示がないと判別したとき(S348がNO判定の場合)、メインCPU101は、後述のS351の処理を行う。 When the main CPU 101 determines in S348 that there is no transfer instruction (when S348 determines NO), the main CPU 101 performs the processing of S351, which will be described later.

一方、S348において、メインCPU101が、転送指示があると判別したとき(S348がYES判定の場合)、メインCPU101は、現在セットされている処理対象フラグテーブル内のアドレスに格納されている処理対象フラグデータ(当り要求フラグデータ又は入賞作動フラグデータ)を、指定された格納領域に転送(コピー)する(S349)。 On the other hand, when the main CPU 101 determines in S348 that there is a transfer instruction (if the determination in S348 is YES), the main CPU 101 transfers (copies) the processing target flag data (hit request flag data or prize winning operation flag data) stored at the currently set address in the processing target flag table to the designated storage area (S349).

例えば、内部当籤役が「F_確チリリプ」であり、現在の処理が1ブロック目の格納領域(格納領域0~7)に対して行われている場合には、バイト単位格納先指定情報が「10000000B」(格納領域7を格納先として指定するデータ)となるので、8回目のS347の処理で転送指示があると判定され、その後のS349の処理で、当り要求フラグデータ「10000000B」、「01000000B」、「00100000B」及び「00010000B」のいずれかが、当り要求フラグ格納領域の格納領域7に転送(コピー)される。 For example, when the internal winning combination is "F_Tensure Chiririp" and the current process is performed on the storage area of the first block (storage areas 0 to 7), the byte unit storage destination specification information is "10000000B" (data specifying storage area 7 as the storage destination). 1000000B", "00100000B" and "00010000B" is transferred (copied) to the storage area 7 of the winning request flag storage area.

次いで、メインCPU101は、処理対象フラグテーブル内で参照するアドレスの更新処理(アドレスを1加算する処理)を行う(S350)。 Next, the main CPU 101 performs update processing (processing for adding 1 to the address) referenced in the processing target flag table (S350).

S350の処理後又はS348がNO判定の場合、メインCPU101は、処理対象フラグデータの格納先となる格納領域を指定するアドレスの更新処理(アドレスを1加算する処理)を行う(S351)。次いで、メインCPU101は、転送カウンタの値を1減算する(S352)。 After the process of S350 or when the determination in S348 is NO, the main CPU 101 performs an address update process (a process of adding 1 to the address) that designates the storage area in which the flag data to be processed is stored (S351). Next, the main CPU 101 subtracts 1 from the value of the transfer counter (S352).

次いで、メインCPU101は、転送カウンタの値が「0」であるか否かを判別する(S353)。S353において、メインCPU101が、転送カウンタの値が「0」でないと判別したとき(S353がNO判定の場合)、メインCPU101は、処理をS347の処理に戻し、S347以降の処理を繰り返す。 Next, the main CPU 101 determines whether or not the value of the transfer counter is "0" (S353). In S353, when the main CPU 101 determines that the value of the transfer counter is not "0" (NO determination in S353), the main CPU 101 returns the process to S347, and repeats the processes after S347.

一方、S353において、メインCPU101が、転送カウンタの値が「0」であると判別したとき(S353がYES判定の場合)、メインCPU101は、現在の格納先チェックビットに転送指示対象が残っているか否かを判別する(S354)。この処理では、メインCPU101は、現処理時点において、格納先チェックビット内に「1」が格納されているビットが残っているか否かを判別する。そして、メインCPU101は、格納先チェックビット内に「1」が格納されているビットが残っている場合、すなわち、処理対象となるブロックが存在する場合には、現在の格納先チェックビットに転送指示対象が残っていると判定する。 On the other hand, when the main CPU 101 determines in S353 that the value of the transfer counter is "0" (if the determination in S353 is YES), the main CPU 101 determines whether or not there remains a transfer instruction target in the current storage destination check bit (S354). In this process, the main CPU 101 determines whether or not there remains a bit in which "1" is stored in the storage destination check bit at the time of the current process. Then, when a bit in which '1' is stored remains in the storage destination check bit, that is, when a block to be processed exists, the main CPU 101 determines that the current storage destination check bit still has a transfer instruction object.

S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていると判別したとき(S354がYES判定の場合)、メインCPU101は、処理をS342の処理に戻し、S342以降の処理を繰り返す。一方、S354において、メインCPU101が、現在の格納先チェックビットに転送指示対象が残っていないと判別したとき(S354がNO判定の場合)、メインCPU101は、圧縮データ格納処理を終了し、処理を例えば図柄判定処理(図97参照)中のS331に移す。 In S354, when the main CPU 101 determines that the transfer instruction target remains in the current storage destination check bit (if YES in S354), the main CPU 101 returns the process to the process of S342, and repeats the processes from S342 onward. On the other hand, when the main CPU 101 determines in S354 that there is no transfer instruction target remaining in the current storage destination check bit (NO determination in S354), the main CPU 101 ends the compressed data storage processing, and shifts the processing to, for example, S331 during the pattern determination processing (see FIG. 97).

[第2インターフェースボード制御処理(規定外)]
次に、図102を参照して、メインフロー(図82参照)中のS207で行う第2インターフェースボード制御処理について説明する。図102は、第2インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、この第2インターフェースボード制御処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。
[Second interface board control processing (non-regulation)]
Next, with reference to FIG. 102, the second interface board control processing performed at S207 in the main flow (see FIG. 82) will be described. FIG. 102 is a flow chart showing the procedure of the second interface board control process. Note that this processing is performed in the non-regular work area (see FIG. 12C) in the main RAM 103 . Also, the program used in this second interface board control process is stored in the unregulated area in the main ROM 102 (see FIG. 12B).

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103内のスタックエリアのアドレスデータを退避させる(S361)。次いで、メインCPU101は、メインRAM103内の規定外スタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S362)。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 set in the stack pointer (SP) (S361). Next, the main CPU 101 sets the address data of the non-specified stack area in the main RAM 103 to the stack pointer (SP) (S362).

次いで、メインCPU101は、ナビデータを取得する(S363)。次いで、メインCPU101は、ナビ変換テーブルをメインRAM103内の規定外作業領域にセットする(S364)。 Next, the main CPU 101 acquires navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-regular work area in the main RAM 103 (S364).

次いで、メインCPU101は、ナビ変換テーブルを参照して第2インターフェース用押し順番号を取得する(S365)。次いで、メインCPU101は、取得した第2インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域(不図示)に格納する(S366)。次いで、メインCPU101は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「0」をセットする(S367)。 Next, the main CPU 101 refers to the navigation conversion table and obtains the second interface push order number (S365). Next, the main CPU 101 stores the acquired second interface push order number in a non-regular push order number storage area (not shown) provided in the non-regular work area (S366). Next, the main CPU 101 sets "0" to the value of the pressed position table selection counter provided in the non-regular work area (S367).

次いで、メインCPU101は、取得したナビデータが押し順ナビ(押し順小役用のナビデータ)であるか否かを判別する(S368)。S368において、メインCPU101が、取得したナビデータが押し順ナビであると判別したとき(S368がYES判定の場合)、メインCPU101は、後述のS372の処理を行う。 Next, the main CPU 101 determines whether or not the acquired navigation data is push order navigation (navi data for a small push order win) (S368). In S368, when the main CPU 101 determines that the acquired navigation data is push order navigation (if determined as YES in S368), the main CPU 101 performs the processing of S372, which will be described later.

一方、S368において、メインCPU101が、取得したナビデータが押し順ナビでないと判別したとき(S368がNO判定の場合)、メインCPU101は、取得したナビデータがBB1停止操作用のナビデータ(10)であるか否かを判別する(S369)。 On the other hand, when the main CPU 101 determines in S368 that the acquired navigation data is not the push-order navigation (NO determination in S368), the main CPU 101 determines whether or not the acquired navigation data is navigation data (10) for the BB1 stop operation (S369).

S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータであると判別したとき(S369がYES判定の場合)、メインCPU101は、後述のS371の処理を行う。一方、S369において、メインCPU101が、取得したナビデータがBB1停止操作用のナビデータでないと判別したとき(S369がNO判定の場合)、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S370)。S370において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB2の押下位置を取得するために行われる処理である。 When the main CPU 101 determines in S369 that the acquired navigation data is the navigation data for the BB1 stop operation (if YES in S369), the main CPU 101 performs the processing of S371, which will be described later. On the other hand, when the main CPU 101 determines in S369 that the acquired navigation data is not the navigation data for the BB1 stop operation (NO determination in S369), the main CPU 101 adds "1" to the value of the pressed position table selection counter (S370). In S370, the process of adding "1" to the value of the pressed position table selection counter is a process performed to acquire the pressed position of BB2 from the pressed position table (not shown).

S370の処理後又はS369がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S371)。S371において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)からBB1又はBB2の押下位置を取得するために行われる処理である。 After the process of S370 or when the determination in S369 is YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). In S371, the process of adding "1" to the value of the pressed position table selection counter is a process performed to acquire the pressed position of BB1 or BB2 from the pressed position table (not shown).

S371の処理後又はS368がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル(不図示)を選択する(S372)。次いで、メインCPU101は、選択した押下位置テーブルを参照して、3リール分(左リール3L、中リール3C及び右リール3R)の押下位置データを取得する(S373)。次いで、メインCPU101は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域(不図示)に格納する(S374)。S367~S371の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「0」となり、ナビデータがBB1停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「1」となり、ナビデータがBB2停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「2」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After the process of S371 or when the determination in S368 is YES, the main CPU 101 selects a pressed position table (not shown) based on the value of the pressed position table selection counter (S372). Next, the main CPU 101 refers to the selected pressed position table and obtains pressed position data for three reels (left reel 3L, middle reel 3C and right reel 3R) (S373). Next, the main CPU 101 stores the acquired pressed position data in a nonstandard pressed position storage area (not shown) provided in the nonstandard pressed position storage area (S374). By the processing of S367 to S371, if the navigation data is push order navigation, the value of the pressed position table selection counter becomes "0", if the navigation data is navigation data for BB1 stop operation, the value of the pressed position table selection counter becomes "1", and if the navigation data is navigation data for BB2 stop operation, the value of the pressed position table selection counter becomes "2". That is, the pressed position data is acquired based on the navigation data.

次いで、メインCPU101は、第2インターフェースボード出力処理を行う(S375)。なお、第2インターフェースボード出力処理の詳細については、後述の図103を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board output processing (S375). Details of the second interface board output processing will be described later with reference to FIG. 103 described later.

次いで、メインCPU101は、全レジスタの復帰処理を行う(S376)。次いで、メインCPU101は、S361で退避させたスタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S377)。そして、S377の処理後、メインCPU101は、第2インターフェースボード制御処理を終了し、処理をメインフロー(図82参照)のS208に移す。 Next, the main CPU 101 performs restoration processing for all registers (S376). Next, the main CPU 101 sets the address data of the stack area saved in S361 to the stack pointer (SP) (S377). After the process of S377, the main CPU 101 ends the second interface board control process, and shifts the process to S208 of the main flow (see FIG. 82).

[第2インターフェースボード出力処理]
次に、図103を参照して、第2インターフェースボード制御処理(図102参照)中のS375で行う第2インターフェースボード出力処理について説明する。図103は、第2インターフェースボード出力処理の手順を示すフローチャートである。なお、この第2インターフェースボード出力処理は、メインRAM103の規定外作業領域で行われる。
[Second interface board output processing]
Next, with reference to FIG. 103, the second interface board output processing performed at S375 during the second interface board control processing (see FIG. 102) will be described. FIG. 103 is a flow chart showing the procedure of the second interface board output process. Note that this second interface board output processing is performed in the non-specified work area of the main RAM 103 .

まず、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信動作が行われているか否かを判別する(S381)。S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていると判別したとき(S381がYES判定の場合)、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 First, the main CPU 101 determines whether or not a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). In S381, when the main CPU 101 determines that the transmission operation is being performed via the serial line for the second interface (if the determination in S381 is YES), the main CPU 101 ends the second interface board output processing, and shifts the processing to S376 of the second interface board control processing (see FIG. 102).

一方、S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき(S381がNO判定の場合)、メインCPU101は、規定外作業領域に設けられたループカウンタの値に「3」(リールの個数)をセットし、シリアル通信用サム値に初期値「1」をセットする(S382)。次いで、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して、送信開始データを送信する(S383)。 On the other hand, when the main CPU 101 determines in S381 that the transmission operation is not being performed via the serial line for the second interface (if the determination in S381 is NO), the main CPU 101 sets the value of the loop counter provided in the non-specified work area to "3" (the number of reels), and sets the sum value for serial communication to the initial value "1" (S382). Next, the main CPU 101 transmits transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).

次いで、メインCPU101は、所定のリール(回胴)の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する(S384)。次いで、メインCPU101は、参照する規定外押下位置格納領域を次の対象リール(回胴)のそれに更新する(S385)。 Next, the main CPU 101 refers to the non-standard depression position storage area of a predetermined reel (rotating drum), and obtains the depression position data of the predetermined reel (S384). Next, the main CPU 101 updates the referenced non-standard pressed position storage area to that of the next target reel (rotating reel) (S385).

次いで、メインCPU101は、パルス変換データ(不図示)及び取得した押下位置データに基づいて、押下位置データ(図柄位置)に対応するパルス数データを取得する(S386)。なお、押下位置データ(図柄位置)とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ(図柄位置)が「3」(左リール3Lでは図柄「白7」)である場合には、パルス数データとして「38」が取得され、押下位置データ(図柄位置)が「10」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「155」が取得される。また、例えば、取得した押下位置データ(図柄位置)が「12」(左リール3Lでは図柄「青7」)である場合には、パルス数データとして「189」が取得され、押下位置データ(図柄位置)が「15」(左リール3Lでは図柄「リプレイ」)である場合には、パルス数データとして「239」が取得される。 Next, the main CPU 101 acquires pulse number data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). Although the details of the correspondence between the pressed position data (symbol position) and the pulse number data are omitted, for example, when the acquired pressed position data (symbol position) is "3" (symbol "white 7" for the left reel 3L), "38" is acquired as the pulse number data, and when the pressed position data (symbol position) is "10" (symbol "replay" for the left reel 3L), "155" is acquired as the pulse number data. Further, for example, when the acquired pressed position data (symbol position) is "12" (symbol "blue 7" on the left reel 3L), "189" is acquired as the pulse number data, and when the pressed position data (symbol position) is "15" (symbol "replay" on the left reel 3L), "239" is acquired as the pulse number data.

次いで、メインCPU101は、取得したパルス数データを第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S387)。次いで、メインCPU101は、シリアル通信用サム値にパルス数データを加算する(S388)。次いで、メインCPU101は、ループカウンタの値を1減算する(S389)。 Next, the main CPU 101 transmits the acquired pulse number data via the second interface serial line (second serial communication circuit 115: SCU2) (S387). Next, the main CPU 101 adds pulse number data to the sum value for serial communication (S388). Next, the main CPU 101 subtracts 1 from the value of the loop counter (S389).

次いで、メインCPU101は、ループカウンタの値が「0」であるか否かを判別する(S390)。S390において、メインCPU101が、ループカウンタの値が「0」でないと判別したとき(S390がNO判定の場合)、メインCPU101は、対象リールを次のリールに変更するとともに、処理をS384に戻し、S384以降の処理を繰り返す。 Next, the main CPU 101 determines whether or not the value of the loop counter is "0" (S390). In S390, when the main CPU 101 determines that the value of the loop counter is not "0" (NO in S390), the main CPU 101 changes the target reel to the next reel, returns the process to S384, and repeats the processes from S384.

一方、S390において、メインCPU101が、ループカウンタの値が「0」であると判別したとき(S390がYES判定の場合)、メインCPU101は、シリアル通信用サム値を第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S391)。そして、S391の処理後、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図102参照)のS376に移す。 On the other hand, when the main CPU 101 determines in S390 that the value of the loop counter is "0" (if the determination in S390 is YES), the main CPU 101 transmits the sum value for serial communication via the second interface serial line (second serial communication circuit 115: SCU2) (S391). After the process of S391, the main CPU 101 ends the second interface board output process, and shifts the process to S376 of the second interface board control process (see FIG. 102).

[状態別制御処理]
次に、図104を参照して、メインフロー(図82参照)中のS208で行う状態別制御処理について説明する。図104は、状態別制御処理の手順を示すフローチャートである。
[Control processing by state]
Next, with reference to FIG. 104, the state-specific control processing performed at S208 in the main flow (see FIG. 82) will be described. FIG. 104 is a flow chart showing the procedure of the state-by-state control process.

まず、メインCPU101は、サブフラグ変換処理を行う(S401)。この処理では、メインCPU101は、内部当籤役をサブフラグ(図36及び図37参照)に変換する処理を行う。なお、サブフラグ変換処理の詳細については、後述の図105を参照しながら後で説明する。 First, the main CPU 101 performs sub-flag conversion processing (S401). In this process, the main CPU 101 performs a process of converting the internal winning combination into a sub-flag (see FIGS. 36 and 37). Details of the sub-flag conversion process will be described later with reference to FIG. 105 described later.

次いで、メインCPU101は、ナビセット処理を行う(S402)。この処理では、メインCPU101は、RT状態、遊技状態及び小役当籤番号に基づいてナビデータを取得する。なお、ナビセット処理の詳細については、後述の図108を参照しながら後で説明する。 Next, the main CPU 101 performs navigation set processing (S402). In this process, the main CPU 101 acquires navigation data based on the RT state, gaming state, and minor win winning number. Details of the navigation set process will be described later with reference to FIG. 108 described later.

次いで、メインCPU101は、現在のRT状態がRT4状態であるか否かを判別する(S403)。S403において、メインCPU101が、現在のRT状態がRT4状態でないと判別したとき(S403がNO判定の場合)、メインCPU101は、後述のS406の処理を行う。 Next, the main CPU 101 determines whether or not the current RT state is the RT4 state (S403). In S403, when the main CPU 101 determines that the current RT state is not the RT4 state (NO in S403), the main CPU 101 performs the processing of S406, which will be described later.

一方、S403において、メインCPU101が、現在のRT状態がRT4状態であると判別したとき(S403がYES判定の場合)、メインCPU101は、フラグ変換処理を行う(S404)。この処理では、メインCPU101は、サブフラグをサブフラグEX(図36参照)に変換するためのフラグ変換抽籤処理(サブフラグデータの圧縮処理)を行う。このフラグ変換処理により、19種類(ハズレも含む)のサブフラグが、9種類(ハズレも含む)のサブフラグEXに変換(圧縮)される。なお、フラグ変換処理の詳細については、後述の図111を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S403 that the current RT state is the RT4 state (when S403 determines YES), the main CPU 101 performs flag conversion processing (S404). In this process, the main CPU 101 performs a flag conversion lottery process (sub-flag data compression process) for converting the sub-flag into the sub-flag EX (see FIG. 36). Through this flag conversion process, 19 types (including lost) sub-flags are converted (compressed) into 9 types (including lost) sub-flags EX. Details of the flag conversion process will be described later with reference to FIG. 111 described later.

次いで、メインCPU101は、サブフラグ圧縮処理を行う(S405)。この処理では、メインCPU101は、サブフラグEXをサブフラグD(図36参照)に変換し、サブフラグデータのさらなる圧縮処理を行う。このサブフラグ圧縮処理により、9種類(ハズレも含む)のサブフラグEXが、7種類(ハズレも含む)のサブフラグDに変換(圧縮)される。 Next, the main CPU 101 performs sub-flag compression processing (S405). In this process, the main CPU 101 converts the sub-flag EX into a sub-flag D (see FIG. 36) and further compresses the sub-flag data. By this sub-flag compression processing, 9 types (including lost) sub-flags EX are converted (compressed) into 7 types (including lost) sub-flags D.

S405の処理後又はS403がNO判定の場合、メインCPU101は、現在の遊技状態が通常遊技状態であるか否かを判別する(S406)。 After the process of S405 or when the determination in S403 is NO, the main CPU 101 determines whether or not the current game state is the normal game state (S406).

S406において、メインCPU101が、現在の遊技状態が通常遊技状態であると判別したとき(S406がYES判定の場合)、メインCPU101は、通常中スタート時処理を行う(S407)。なお、通常中スタート時処理の詳細については、後述の図112を参照しながら後で説明する。そして、S407の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S406, when the main CPU 101 determines that the current game state is the normal game state (if determined as YES in S406), the main CPU 101 performs normal start processing (S407). It should be noted that the details of the process at the time of normal start will be described later with reference to FIG. 112 to be described later. After the process of S407, the main CPU 101 ends the state-specific control process, and shifts the process to S209 of the main flow (see FIG. 82).

一方、S406において、メインCPU101が、現在の遊技状態が通常遊技状態でないと判別したとき(S406がNO判定の場合)、メインCPU101は、現在の遊技状態がCZであるか否かを判別する(S408)。 On the other hand, when the main CPU 101 determines in S406 that the current gaming state is not the normal gaming state (NO determination in S406), the main CPU 101 determines whether the current gaming state is CZ (S408).

S408において、メインCPU101が、現在の遊技状態がCZであると判別したとき(S408がYES判定の場合)、メインCPU101は、CZ中スタート時処理を行う(S409)。なお、CZ中スタート時処理の詳細については、後述の図113を参照しながら後で説明する。そして、S409の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S408, when the main CPU 101 determines that the current gaming state is CZ (if determined as YES in S408), the main CPU 101 performs CZ start processing (S409). The details of the process at the time of starting during CZ will be described later with reference to FIG. 113 described later. After the processing of S409, the main CPU 101 ends the state-specific control processing, and shifts the processing to S209 of the main flow (see FIG. 82).

一方、S408において、メインCPU101が、現在の遊技状態がCZでないと判別したとき(S408がNO判定の場合)、メインCPU101は、現在の遊技状態が通常ARTであるか否かを判別する(S410)。 On the other hand, when the main CPU 101 determines in S408 that the current gaming state is not CZ (NO determination in S408), the main CPU 101 determines whether the current gaming state is normal ART (S410).

S410において、メインCPU101が、現在の遊技状態が通常ARTであると判別したとき(S410がYES判定の場合)、メインCPU101は、通常ART中スタート時処理を行う(S411)。なお、通常ART中スタート時処理の詳細については、後述の図117を参照しながら後で説明する。そして、S411の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S410, when the main CPU 101 determines that the current gaming state is normal ART (if determined as YES in S410), the main CPU 101 performs normal ART start processing (S411). It should be noted that the details of the process at the start during normal ART will be described later with reference to FIG. 117 described later. After the process of S411, the main CPU 101 ends the state-specific control process, and shifts the process to S209 of the main flow (see FIG. 82).

一方、S410において、メインCPU101が、現在の遊技状態が通常ARTでないと判別したとき(S410がNO判定の場合)、メインCPU101は、現在の遊技状態がCTであるか否かを判別する(S412)。 On the other hand, when the main CPU 101 determines in S410 that the current gaming state is not normal ART (NO in S410), the main CPU 101 determines whether or not the current gaming state is CT (S412).

S412において、メインCPU101が、現在の遊技状態がCTであると判別したとき(S412がYES判定の場合)、メインCPU101は、CT中スタート時処理を行う(S413)。なお、CT中スタート時処理の詳細については、後述の図118を参照しながら後で説明する。そして、S413の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S412, when the main CPU 101 determines that the current gaming state is CT (if determined as YES in S412), the main CPU 101 performs CT start processing (S413). The details of the process at the time of starting during CT will be described later with reference to FIG. 118 described later. After the process of S413, the main CPU 101 ends the state-specific control process, and shifts the process to S209 of the main flow (see FIG. 82).

一方、S412において、メインCPU101が、現在の遊技状態がCTでないと判別したとき(S412がNO判定の場合)、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S414)。 On the other hand, when the main CPU 101 determines in S412 that the current gaming state is not CT (NO determination in S412), the main CPU 101 determines whether or not the current gaming state is the bonus state (S414).

S414において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S414がYES判定の場合)、メインCPU101は、BB中スタート時処理を行う(S415)。なお、BB中スタート時処理の詳細については、後述の図125を参照しながら後で説明する。そして、S415の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 In S414, when the main CPU 101 determines that the current gaming state is the bonus state (if determined as YES in S414), the main CPU 101 performs BB start processing (S415). The details of the process at the time of starting during BB will be described later with reference to FIG. 125 to be described later. After the process of S415, the main CPU 101 ends the state-specific control process, and shifts the process to S209 of the main flow (see FIG. 82).

一方、S414において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S414がNO判定の場合)、メインCPU101は、その他処理を行う(S416)。この処理では、メインCPU101は、上記各種判定処理で対象となった遊技状態以外の遊技状態に応じた処理を行う。例えば、現在の遊技状態がART準備状態である場合には、ART準備状態に対応した処理を行う。そして、S416の処理後、メインCPU101は、状態別制御処理を終了し、処理をメインフロー(図82参照)のS209に移す。 On the other hand, when the main CPU 101 determines in S414 that the current gaming state is not the bonus state (if the determination in S414 is NO), the main CPU 101 performs other processing (S416). In this process, the main CPU 101 performs a process corresponding to a game state other than the game state targeted in the various determination processes. For example, when the current game state is the ART preparation state, processing corresponding to the ART preparation state is performed. After the process of S416, the main CPU 101 ends the state-specific control process, and shifts the process to S209 of the main flow (see FIG. 82).

[サブフラグ変換処理]
次に、図105~図107を参照して、状態別制御処理(図104参照)中のS401で行うサブフラグ変換処理について説明する。図105は、サブフラグ変更処理の手順を示すフローチャートである。また、図106は、サブフラグ変更処理を実行するためのソースプログラムの一例を示す図であり、図107は、サブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブル(変換テーブル)の構成の一例を示す図である。
[Subflag conversion processing]
Next, referring to FIGS. 105 to 107, sub-flag conversion processing performed at S401 in the state-specific control processing (see FIG. 104) will be described. FIG. 105 is a flowchart showing the procedure of subflag change processing. FIG. 106 is a diagram showing an example of a source program for executing sub-flag change processing, and FIG. 107 is a diagram showing an example of the configuration of a sub-flag conversion table (conversion table) actually referred to in the source program for sub-flag conversion processing.

まず、メインCPU101は、小役当籤番号(0~36)を取得する(S421)。次いで、メインCPU101は、現在、ボーナス作動中であるか否かを判別する(S422)。 First, the main CPU 101 acquires a minor win winning number (0 to 36) (S421). Next, the main CPU 101 determines whether or not the bonus is currently in operation (S422).

S422において、メインCPU101が、現在、ボーナス作動中であると判別したとき(S422がYES判定の場合)、メインCPU101は、小役当籤番号をボーナス作動中のサブフラグに変換して保存する(S423)。この小役当籤番号をボーナス作動中のサブフラグに変換する処理は、メインCPU101が図106中のソースコード「SUB(減算命令) cNHT_RBST-c7HT1_FLA」を実行することにより行われる。そして、本実施形態では、この「SUB」命令の実行により、一律、小役当籤番号をサブフラグ「サボテン(14)」に変換する。そして、S423の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 In S422, when the main CPU 101 determines that the bonus is currently in operation (if the determination in S422 is YES), the main CPU 101 converts the minor win winning number into a sub-flag indicating that the bonus is in operation and stores it (S423). The process of converting this minor win winning number into a sub-flag during bonus operation is performed by the main CPU 101 executing the source code "SUB (subtraction instruction) cNHT_RBST-c7HT1_FLA" in FIG. In this embodiment, by executing the "SUB" command, the minor winning winning number is uniformly converted into the sub-flag "Cactus (14)". Then, after the process of S423, the main CPU 101 ends the sub-flag conversion process and shifts the process to S402 of the state-specific control process (see FIG. 104).

一方、S422において、メインCPU101が、現在、ボーナス作動中でないと判別したとき(S422がNO判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルをセットする(S424)。この処理では、判定対象とするサブフラグの初期値を「ハズレ(00)」にセットするとともの参照対象とする図107に示すサブフラグ変換テーブル内のブロックの初期アドレスとして、サブフラグ「ハズレ(00)」が格納されているアドレス(「dSBCVTB+1」)をセットする。 On the other hand, when the main CPU 101 determines in S422 that the bonus is not currently in operation (NO determination in S422), the main CPU 101 sets the sub-flag conversion table shown in FIG. 107 (S424). In this processing, the initial value of the sub-flag to be determined is set to "no (00)", and the address ("dSBCVTB+1") where the sub-flag "no (00)" is stored is set as the initial address of the block in the sub-flag conversion table shown in FIG. 107 to be referenced.

次いで、メインCPU101は、現在、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであるか否かを判別する(S425)。 Next, the main CPU 101 determines whether or not the minor winning combination winning number data defined in the block in the sub-flag conversion table that is currently being referred to corresponds to the minor winning winning combination number obtained in the current game (S425).

S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータでないと判別したとき(S425がNO判定の場合)、メインCPU101は、参照対象とするサブフラグ変換テーブル内のブロックを次のアドレスのブロックに更新する(S426)。次いで、メインCPU101は、サブフラグの値に「1」を加算する(S427)。そして、S427の処理後、メインCPU101は、処理をS425の処理に戻し、S425以降の処理を繰り返す。 In S425, when the main CPU 101 determines that the minor winning combination winning number data defined in the block in the sub-flag conversion table to be referred to is not data corresponding to the minor winning winning number obtained in the current game (NO in S425), the main CPU 101 updates the block in the sub-flag conversion table to be referred to to the next address block (S426). Next, the main CPU 101 adds "1" to the value of the subflag (S427). After the processing of S427, the main CPU 101 returns the processing to the processing of S425, and repeats the processing after S425.

一方、S425において、メインCPU101が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであると判別したとき(S425がYES判定の場合)、メインCPU101は、図107に示すサブフラグ変換テーブルを参照して、小役当籤番号に対応付けられたサブフラグ変換制御データ(小役当籤番号のアドレスの次のアドレスに格納された1バイトデータ)を取得し、該サブフラグ変換制御データをメインRAM103に設けられたサブフラグ変換制御データ格納領域(不図示)に格納する(S428)。この処理において、例えば、現ゲームで取得された小役当籤番号が「03」(内部当籤役「F_3連チリリプ」)である場合には、図107に示すサブフラグ変換テーブルを参照して、サブフラグ変換制御データ「00000011B」が取得される。そして、S428の処理後、メインCPU101は、サブフラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS402に移す。 On the other hand, when the main CPU 101 determines in S425 that the minor winning combination winning number data defined in the block in the sub-flag conversion table to be referred to corresponds to the minor winning winning number obtained in the current game (if the determination in S425 is YES), the main CPU 101 refers to the sub-flag conversion table shown in FIG. 1-byte data stored at the address next to the address of the number), and stores the sub-flag conversion control data in a sub-flag conversion control data storage area (not shown) provided in the main RAM 103 (S428). In this process, for example, when the minor winning combination winning number acquired in the current game is "03" (internal winning combination "F_Triple Chiririp"), the sub-flag conversion control data "00000011B" is acquired with reference to the sub-flag conversion table shown in FIG. After the process of S428, the main CPU 101 ends the sub-flag conversion process, and shifts the process to S402 of the state-specific control process (see FIG. 104).

本実施形態では、上述のようにしてサブフラグ変換処理が行われる。なお、上述したサブフラグ変換処理は、メインCPU101が、図106のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。 In this embodiment, the sub-flag conversion process is performed as described above. The sub-flag conversion processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Also, in the sub-flag conversion table shown in FIG. 107, which is actually referred to on the source program for sub-flag conversion processing, sub-flag conversion control data (control status) is associated with each sub-flag. At this time, the same sub-flag conversion control data (control status) is associated with the same type of sub-flags.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。また、例えば、サブフラグ「リーチ目リプ1」~「リーチ目リプ4」に対しては、サブフラグ変換制御データ(制御ステータス)「00000001B」が共通して割り付けられている。そして、上述した内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグ変換制御データ格納領域に格納されたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag conversion control data (control status) "00000011B" is commonly allocated to the sub-flags "triple chilli-lip A" and "triple chilli-lip B". Further, for example, the sub-flag conversion control data (control status) "00000001B" is commonly assigned to the sub-flags "reach item 1" to "reach item 4". In the flag conversion lottery process for converting the internal winning combination (sub-flag) into the sub-flag EX, the lottery is performed based on the sub-flag conversion control data (control status) stored in the sub-flag conversion control data storage area.

メイン側で管理するフラグ(内部当籤役)をサブ側で管理可能なフラグに変換するためのサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In a sub-flag conversion table for converting a flag (internal winning combination) managed on the main side into a flag manageable on the sub-side, by providing common sub-flag conversion control data for the internal winning combination (sub-flag) of the same type, the versatility of the conversion table is improved and a change of a conversion program accompanying model change can be dealt with with a minor change, thereby suppressing an increase in development cost.

[ナビセット処理]
次に、図108~図110を参照して、状態別制御処理(図104参照)中のS402で行うナビセット処理について説明する。図108は、ナビセット処理の手順を示すフローチャートである。また、図109は、ナビセット処理中の後述のS434~S436の処理を実行するためのソースプログラムの一例を示す図であり、図110は、ナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。
[Naviset processing]
Next, with reference to FIGS. 108 to 110, navigation set processing performed at S402 in the state-specific control processing (see FIG. 104) will be described. FIG. 108 is a flow chart showing the procedure of navigation set processing. FIG. 109 is a diagram showing an example of a source program for executing the processes of S434 to S436 described later during the navigation set process, and FIG. 110 is a diagram showing an example of the configuration of a navigation data table actually referred to in the source program of the navigation set process.

まず、メインCPU101は、サブフラグ変換制御データ格納領域(不図示)にナビセットフラグがセットされているか否かを判別する(S431)。具体的には、メインCPU101は、サブフラグ変換制御データ格納領域を参照し、セットされているサブフラグ変換制御データが、押し順ナビを発生させる小役当籤番号(10~23)に対応するデータであるか否かを判別する。S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていないと判別したとき(S431がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 First, the main CPU 101 determines whether or not a navigation set flag is set in a sub-flag conversion control data storage area (not shown) (S431). Specifically, the main CPU 101 refers to the sub-flag conversion control data storage area, and determines whether or not the set sub-flag conversion control data is data corresponding to the minor winning combination winning numbers (10 to 23) that generate push order navigation. In S431, when the main CPU 101 determines that the navigation set flag is not set in the sub-flag conversion control data storage area (NO determination in S431), the main CPU 101 ends the navigation set processing, and shifts the processing to S403 of the state-specific control processing (see FIG. 104).

一方、S431において、メインCPU101が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていると判別したとき(S431がYES判定の場合)、メインCPU101は、RT状態がRT0又はRT1状態であるか否かを判別する(S432)。S432において、メインCPU101が、RT状態がRT0又はRT1状態でないと判別したとき(S432がNO判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, when the main CPU 101 determines in S431 that the navigation set flag is set in the sub-flag conversion control data storage area (YES in S431), the main CPU 101 determines whether the RT state is RT0 or RT1 (S432). In S432, when the main CPU 101 determines that the RT state is not the RT0 or RT1 state (NO determination in S432), the main CPU 101 ends the navi-set processing, and shifts the processing to S403 of the state-specific control processing (see FIG. 104).

一方、S432において、メインCPU101が、RT状態がRT0又はRT1状態であると判別したとき(S432がYES判定の場合)、メインCPU101は、遊技状態が一般遊技状態であるか否かを判別する(S433)。S433において、メインCPU101が、遊技状態が一般遊技状態であると判別したとき(S433がYES判定の場合)、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 On the other hand, when the main CPU 101 determines in S432 that the RT state is the RT0 or RT1 state (if determined as YES in S432), the main CPU 101 determines whether the gaming state is the normal gaming state (S433). In S433, when the main CPU 101 determines that the game state is the normal game state (if determined as YES in S433), the main CPU 101 ends the navi-set process, and shifts the process to S403 of the state-specific control process (see FIG. 104).

一方、S433において、メインCPU101が、遊技状態が一般遊技状態でないと判別したとき(S433がNO判定の場合)、メインCPU101は、小役当籤番号を取得する(S434)。次いで、メインCPU101は、図110に示すナビデータテーブルを参照し、小役当籤番号に基づいて、ナビデータ(1~9のいずれか)を取得する(S435)。 On the other hand, when the main CPU 101 determines in S433 that the gaming state is not the normal gaming state (NO determination in S433), the main CPU 101 acquires a minor winning combination winning number (S434). Next, the main CPU 101 refers to the navigation data table shown in FIG. 110, and acquires navigation data (one of 1 to 9) based on the minor win winning number (S435).

次いで、メインCPU101は、取得したナビデータ(複数の表示列の変動表示の停止操作に関する情報)をメインRAM103内の図示しないナビデータ格納領域(停止操作指示情報格納領域)に格納する(S436)。そして、S436の処理後、メインCPU101は、ナビセット処理を終了し、処理を状態別制御処理(図104参照)のS403に移す。 Next, the main CPU 101 stores the acquired navigation data (information relating to the operation to stop the variable display of the plurality of display rows) in a navigation data storage area (stop operation instruction information storage area) (not shown) in the main RAM 103 (S436). After the process of S436, the main CPU 101 ends the navigation set process and shifts the process to S403 of the state-specific control process (see FIG. 104).

本実施形態では、上述のようにしてナビセット処理が行われる。なお、上述したナビセット処理中のS434~S436の処理は、メインCPU101が、図109のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この一連の処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用の「LDQ」命令が用いられる。 In this embodiment, navigation set processing is performed as described above. The processing of S434 to S436 during the navigation set processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. In this series of processes, as shown in FIG. 109, the main CPU 101-dedicated "LDQ" instruction is used for addressing using the Q register (extended register) on the source program.

ソースプログラム上において、例えば、ソースコード「LDQ A,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリの内容(格納データ)がAレジスタにロードされる。それゆえ、例えば、図109中のソースコード「LDQ A,(wHITFRT)」が実行されると、Qレジスタの格納データと、整数値「wHITFRT」とで指定されるアドレスのメモリの内容がAレジスタにロードされる。 For example, when the source code "LDQ A, (k)" is executed on the source program, the memory contents (stored data) at the address specified by the stored data of the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) are loaded into the A register. Therefore, for example, when the source code "LDQ A, (wHITFRT)" in FIG. 109 is executed, the data stored in the Q register and the contents of the memory at the address specified by the integer value "wHITFRT" are loaded into the A register.

また、ソースプログラム上において、例えば、ソースコード「LDQ (k),A」が実行されると、Aレジスタの格納データが、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数k(直値:下位側アドレス値)とで指定されたアドレスのメモリにロードされる。それゆえ、例えば、図109中のソースコード「LDQ (wNAVIPTN),A」の実行により、Aレジスタに格納されたデータ(ナビデータ)が、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「wNAVIPTN」(下位側アドレス値)とで指定されたアドレスのナビデータ格納領域に格納される。 Also, when the source code "LDQ (k), A" is executed on the source program, the data stored in the A register is loaded into the memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value). Therefore, for example, by executing the source code "LDQ (wNAVIPTN), A" in FIG. 109, the data (navi data) stored in the A register is stored in the navigation data storage area at the address specified by the data stored in the Q register (upper side address value) and the 1-byte integer value "wNAVIPTN" (lower side address value).

上述のように、本実施形態では、ナビセット処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コードが用いられ、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ナビセット処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the present embodiment, the main CPU 101 dedicated instruction code using the Q register (extension register) is used in navigation set processing, and the main ROM 102, main RAM 103 and memory map I/O can be accessed directly. In this case, instructions for address setting can be omitted from the source program of the naviset process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[フラグ変換処理]
次に、図111を参照して、状態別制御処理(図104参照)中のS404で行うフラグ変換処理について説明する。なお、図111は、フラグ変換処理の手順を示すフローチャートである。
[Flag conversion processing]
Next, referring to FIG. 111, the flag conversion processing performed at S404 in the state-specific control processing (see FIG. 104) will be described. Note that FIG. 111 is a flow chart showing the procedure of the flag conversion process.

まず、メインCPU101は、CT開始時であるか否かを判別する(S441)。 First, the main CPU 101 determines whether or not it is time to start CT (S441).

S441において、メインCPU101が、CT開始時でないと判別したとき(S441がNO判定の場合)、メインCPU101は、後述のS443の処理を行う。一方、S441において、メインCPU101が、CT開始時であると判別したとき(S441がYES判定の場合)、メインCPU101は、CT中のフラグ変換抽籤に用いるフラグ変換抽籤テーブルのテーブル番号を抽籤で決定し、セットする(S442)。 In S441, when the main CPU 101 determines that it is not the CT start time (when S441 determines NO), the main CPU 101 performs the processing of S443, which will be described later. On the other hand, when the main CPU 101 determines in S441 that it is time to start CT (if determined as YES in S441), the main CPU 101 randomly determines and sets the table number of the flag conversion lottery table used for the flag conversion lottery during CT (S442).

S442の処理後又はS441がNO判定の場合、メインCPU101は、現在の状態に応じたフラグ変換抽籤テーブルをセットする(S443)。例えば、現在の状態が非ART中のRT4状態である場合には、非ART中フラグ変換抽籤テーブル(図62参照)がセットされ、現在の状態が通常ART中のRT4状態である場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)がセットされ、現在の状態がCT中のRT4状態である場合には、CT中フラグ変換抽籤テーブル(図54参照)がセットされる。 After the process of S442 or when the determination in S441 is NO, the main CPU 101 sets a flag conversion lottery table according to the current state (S443). For example, if the current state is the RT4 state during non-ART, the non-ART flag conversion lottery table (see FIG. 62) is set, if the current state is the RT4 state during normal ART, the ART flag conversion lottery table (see FIGS. 47A and 47B) is set, and if the current state is the RT4 state during CT, the CT flag conversion lottery table (see FIG. 54) is set.

次いで、メインCPU101は、セットされたフラグ変換抽籤テーブルを参照し、内部当籤役に基づいてフラグ変換抽籤処理を行う(S444)。なお、実際、この処理では、メインCPU101は、内部当籤役に対応するサブフラグに基づいて、図107に示すサブフラグ変換テーブルから取得されるサブフラグ変換制御データを用いてフラグ変換抽籤処理を行う。 Next, the main CPU 101 refers to the set flag conversion lottery table and performs flag conversion lottery processing based on the internal winning combination (S444). In fact, in this process, the main CPU 101 performs the flag conversion lottery process using the sub-flag conversion control data obtained from the sub-flag conversion table shown in FIG. 107 based on the sub-flag corresponding to the internal winning combination.

次いで、メインCPU101は、S444のフラグ変換抽籤に当籤したか否かを判別する(S445)。 Next, the main CPU 101 determines whether or not the flag conversion lottery of S444 is won (S445).

S445において、メインCPU101が、フラグ変換抽籤に当籤したと判別したとき(S445がYES判定の場合)、メインCPU101は、サブフラグ変換処理を行う(S446)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤処理に当籤すると、S446のサブフラグ変換処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「確定役(06)」又はサブフラグEX「3連チリリプ(07)」に変換される(図36参照)。 When the main CPU 101 determines in S445 that the flag conversion lottery has been won (if determined as YES in S445), the main CPU 101 performs sub-flag conversion processing (S446). In this process, for example, if the internal winning combination is "F_1 sure win", that is, if the sub-flag is "3-play Chiri-rip B (03)", and the flag conversion lottery process is won, the sub-flag "3-play Chiri-rip B (03)" is converted into the sub-flag EX "fixed combination (06)" or the sub-flag EX "3-play Chiri-rip (07)" (FIG. 3 6).

S446の処理後、メインCPU101は、現在の遊技状態が非ART状態であるか否かを判別する(S447)。S447において、メインCPU101が、現在の遊技状態が非ART状態でないと判別したとき(S447がNO判定の場合)、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 After the processing of S446, the main CPU 101 determines whether or not the current gaming state is the non-ART state (S447). In S447, when the main CPU 101 determines that the current gaming state is not the non-ART state (if the determination in S447 is NO), the main CPU 101 ends the flag conversion processing, and shifts the processing to S405 of the state-specific control processing (see FIG. 104).

一方、S447において、メインCPU101が、現在の遊技状態が非ART状態であると判別したとき(S447がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S448)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S449)。そして、S449の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 On the other hand, when the main CPU 101 determines in S447 that the current gaming state is the non-ART state (if determined as YES in S447), the main CPU 101 adds "1" to the number of ART sets (S448). Next, the main CPU 101 sets the game state of the next game to the ART ready state (S449). After the processing of S449, the main CPU 101 ends the flag conversion processing, and shifts the processing to S405 of the state-specific control processing (see FIG. 104).

ここで再度、S445の処理に戻って、S445において、メインCPU101が、フラグ変換抽籤に当籤しなかったと判別したとき(S445がNO判定の場合)、メインCPU101は、サブフラグ維持処理を行う(S450)。この処理において、例えば、内部当籤役が「F_1確チリリプ」である場合、すなわち、サブフラグが「3連チリリプB(03)」である場合、フラグ変換抽籤に非当籤であると、S450のサブフラグ維持処理により、サブフラグ「3連チリリプB(03)」が、サブフラグEX「リプレイ(01)」に変換(維持)される。そして、S450の処理後、メインCPU101は、フラグ変換処理を終了し、処理を状態別制御処理(図104参照)のS405に移す。 Here, returning to the processing of S445 again, when the main CPU 101 determines in S445 that the flag conversion lottery has not been won (when the determination in S445 is NO), the main CPU 101 performs sub-flag maintenance processing (S450). In this process, for example, when the internal winning combination is "F_1 certain Chiririp B (03)", that is, when the sub-flag is "Triple Chiririp B (03)", if the flag conversion lottery is not won, the sub-flag "Triple Chiririp B (03)" is converted (maintained) to the sub-flag EX "Replay (01)" by the sub-flag maintenance processing of S450. After the process of S450, the main CPU 101 ends the flag conversion process, and shifts the process to S405 of the state-specific control process (see FIG. 104).

[通常中スタート時処理]
次に、図112を参照して、状態別制御処理(図104参照)中のS407で行う通常中スタート時処理について説明する。なお、図112は、通常中スタート時処理の手順を示すフローチャートである。
[Normal middle start process]
Next, with reference to FIG. 112, the normal starting process performed at S407 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 112 is a flow chart showing the procedure of the process at the time of normal start.

まず、メインCPU101は、CZ抽籤テーブル(図41A参照)を参照し、現在のCZの抽籤状態及び内部当籤役(サブフラグ)に基づいてCZ抽籤処理を行う(S461)。次いで、メインCPU101は、S461のCZ抽籤に当籤したか否かを判別する(S462)。 First, the main CPU 101 refers to the CZ lottery table (see FIG. 41A), and performs CZ lottery processing based on the current CZ lottery status and the internal winning combination (subflag) (S461). Next, the main CPU 101 determines whether or not the CZ lottery of S461 is won (S462).

S462において、メインCPU101が、CZ抽籤に当籤しなかったと判別したとき(S462がNO判定の場合)、メインCPU101は、後述のS465の処理を行う。 When the main CPU 101 determines in S462 that the CZ lottery has not been won (NO determination in S462), the main CPU 101 performs the processing of S465, which will be described later.

一方、S462において、メインCPU101が、CZ抽籤に当籤したと判別したとき(S462がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S463)。次いで、メインCPU101は、当籤した種別のCZゲーム数をCZゲーム数カウンタにセットする(S464)。なお、CZゲーム数カウンタは、CZの継続期間を計数するカウンタであり、メインRAM103に設けられる。S464の処理において、例えば、CZ1が当籤している場合には、CZゲーム数カウンタ(前半部)に第1の所定ゲーム数(例えば、「12」)がセットされ、CZ2が当籤している場合には、CZゲーム数カウンタ(前半部)に第2の所定ゲーム数(例えば、「15」)がセットされ、CZ3が当籤している場合には、CZゲーム数カウンタに第4の所定ゲーム数(例えば、「17」)がセットされる。 On the other hand, when the main CPU 101 determines in S462 that the CZ lottery has been won (if determined as YES in S462), the main CPU 101 sets the winning type of CZ in the gaming state of the next game (S463). Next, the main CPU 101 sets the number of CZ games of the winning type to the number-of-CZ-games counter (S464). The CZ game number counter is a counter for counting the duration of CZ, and is provided in the main RAM 103 . In the process of S464, for example, if CZ1 has been won, the CZ game number counter (first half) is set to a first predetermined number of games (e.g., "12"), if CZ2 has been won, the CZ game number counter (first half) is set to a second predetermined number of games (e.g., "15"), and if CZ3 has been won, the CZ game number counter is set to a fourth predetermined number of games (e.g., " 17") is set.

S464の処理後又はS462がNO判定の場合、メインCPU101は、通常中高確率抽籤テーブル(図40A参照)を参照し、内部当籤役(サブフラグ)に基づいてCZの抽籤状態の移行抽籤を行う(S465)。次いで、メインCPU101は、移行抽籤の結果に基づいて、CZの抽籤状態を更新する(S466)。そして、S466の処理後、メインCPU101は、通常中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After the processing of S464 or when the determination in S462 is NO, the main CPU 101 refers to the normal medium-to-high probability lottery table (see FIG. 40A), and performs a lottery to change the lottery state of CZ based on the internal winning combination (sub-flag) (S465). Next, the main CPU 101 updates the lottery status of CZ based on the result of the transfer lottery (S466). After the process of S466, the main CPU 101 terminates the normal start time process and also terminates the state-specific control process (see FIG. 104).

[CZ中スタート時処理]
次に、図113を参照して、状態別制御処理(図104参照)中のS409で行うCZ中スタート時処理について説明する。なお、図113は、CZ中スタート時処理の手順を示すフローチャートである。
[Processing at start during CZ]
Next, with reference to FIG. 113, the CZ start time process performed in S409 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 113 is a flow chart showing the procedure of the process at the time of starting during CZ.

まず、メインCPU101は、現在の遊技状態がCZ1であるか否かを判別する(S471)。 First, the main CPU 101 determines whether or not the current gaming state is CZ1 (S471).

S471において、メインCPU101が、現在の遊技状態がCZ1であると判別したとき(S471がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S472)。なお、CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S472の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S471, when the main CPU 101 determines that the current gaming state is CZ1 (if determined as YES in S471), the main CPU 101 performs processing during CZ1 (CZ2) (S472). The details of the CZ1 (CZ2) intermediate processing will be described later with reference to FIGS. 114 and 115 described later. Then, after the process of S472, the main CPU 101 terminates the process at the time of starting during CZ, and also terminates the state-specific control process (see FIG. 104).

一方、S471において、メインCPU101が、現在の遊技状態がCZ1でないと判別したとき(S471がNO判定の場合)、メインCPU101は、現在の遊技状態がCZ2であるか否かを判別する(S473)。 On the other hand, when the main CPU 101 determines in S471 that the current gaming state is not CZ1 (NO determination in S471), the main CPU 101 determines whether or not the current gaming state is CZ2 (S473).

S473において、メインCPU101が、現在の遊技状態がCZ2であると判別したとき(S473がYES判定の場合)、メインCPU101は、CZ1(CZ2)中処理を行う(S474)。CZ1(CZ2)中処理の詳細については、後述の図114及び図115を参照しながら後で説明する。そして、S474の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。なお、本実施形態では、CZ1中処理とCZ2中処理との間ではART抽籤に当籤する期待度を示すランク(モード又はポイント)が異なるだけであり、基本的な処理内容は同じである。そこで、本実施形態では、CZ1中処理及びCZ2中処理をCZ1(CZ2)中処理として一つの処理で説明する。 When the main CPU 101 determines in S473 that the current gaming state is CZ2 (if determined as YES in S473), the main CPU 101 performs processing during CZ1 (CZ2) (S474). Details of the processing during CZ1 (CZ2) will be described later with reference to FIGS. 114 and 115 described later. Then, after the process of S474, the main CPU 101 terminates the process at the time of start during CZ, and also terminates the state-specific control process (see FIG. 104). In the present embodiment, the CZ1 mid-process and the CZ2 mid-process differ only in the rank (mode or point) indicating the degree of expectation for winning the ART lottery, and the basic processing contents are the same. Therefore, in the present embodiment, the CZ1 middle processing and the CZ2 middle processing will be described as one processing as the CZ1 (CZ2) middle processing.

一方、S473において、メインCPU101が、現在の遊技状態がCZ2でないと判別したとき(S473がNO判定の場合)、メインCPU101は、CZ3中処理を行う(S475)。なお、CZ3中処理の詳細については、後述の図116を参照しながら後で説明する。そして、S475の処理後、メインCPU101は、CZ中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S473 that the current gaming state is not CZ2 (when the determination in S473 is NO), the main CPU 101 performs processing during CZ3 (S475). The details of the CZ3 medium processing will be described later with reference to FIG. 116 described later. After the processing of S475, the main CPU 101 terminates the process at the time of starting during CZ, and also terminates the state-specific control process (see FIG. 104).

[CZ1(CZ2)中処理]
次に、図114及び図115を参照して、CZ中スタート時処理(図113参照)中のS472又はS474で行うCZ1(CZ2)中処理について説明する。なお、図114及び図115は、CZ1(CZ2)中処理の手順を示すフローチャートである。
[CZ1 (CZ2) intermediate treatment]
Next, with reference to FIGS. 114 and 115, the process during CZ1 (CZ2) performed at S472 or S474 during the process at start during CZ (see FIG. 113) will be described. 114 and 115 are flowcharts showing the procedure of the process during CZ1 (CZ2).

まず、メインCPU101は、現遊技がCZ1(又はCZ2)の前半部の遊技であるか否かを判別する(S481)。S481において、メインCPU101が、現遊技がCZ1(又はCZ2)の前半部の遊技でないと判別したとき(S481がNO判定の場合)、メインCPU101は、後述のS490の処理を行う。 First, the main CPU 101 determines whether or not the current game is the first half of CZ1 (or CZ2) (S481). In S481, when the main CPU 101 determines that the current game is not the first half of CZ1 (or CZ2) (when the determination in S481 is NO), the main CPU 101 performs the processing of S490, which will be described later.

一方、S481において、メインCPU101が、現遊技がCZ1の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ1中モードアップ抽籤テーブル(図42参照)を参照し、内部当籤役(サブフラグ)に基づいてモードアップ抽籤処理を行う(S482)。また、S481において、メインCPU101が、現遊技がCZ2の前半部の遊技であると判別したとき(S481がYES判定の場合)、メインCPU101は、CZ2中ポイント抽籤テーブル(図43参照)を参照し、内部当籤役(サブフラグ)に基づいてポイントアップ抽籤を行う(S482)。 On the other hand, when the main CPU 101 determines in S481 that the current game is the game of the first half of CZ1 (if the determination in S481 is YES), the main CPU 101 refers to the mode-up lottery table (see FIG. 42) during CZ1, and performs mode-up lottery processing based on the internal winning combination (sub-flag) (S482). Further, when the main CPU 101 determines in S481 that the current game is the first half of CZ2 (if determined as YES in S481), the main CPU 101 refers to the CZ2 medium point lottery table (see FIG. 43) and performs a point up lottery based on the internal winning combination (sub flag) (S482).

次いで、メインCPU101は、S482の抽籤結果に基づいて、ランク(モード又はポイント)を更新する(S483)。次いで、メインCPU101は、S482の抽籤においてフリーズに当籤したか否かを判別する(S484)。 Next, the main CPU 101 updates the rank (mode or points) based on the lottery result of S482 (S483). Next, the main CPU 101 determines whether or not Freeze has been won in the lottery of S482 (S484).

S484において、メインCPU101が、フリーズに当籤したと判別したとき(S484がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行うとともに、ARTセット数及びCTセット数に「1」を加算する(S485)。また、この処理では、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルを決定し、セットする。なお、フリーズ発生時には、ARTレベルとして「ARTレベル2」が決定される。 In S484, when the main CPU 101 determines that the freeze has been won (if determined as YES in S484), the main CPU 101 performs freeze processing to temporarily stop the progress of the game, and adds "1" to the number of ART sets and the number of CT sets (S485). Also, in this process, the main CPU 101 refers to the ART level determination table (see FIG. 48A) to determine and set the ART level. When freeze occurs, "ART level 2" is determined as the ART level.

次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S486)。そして、S486の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 Next, the main CPU 101 sets the game state of the next game to the ART preparation state (S486). After the process of S486, the main CPU 101 ends the process during CZ1 (CZ2), and also ends the process at start during CZ (see FIG. 113).

ここで再度、S484の処理に戻って、S484において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S484がNO判定の場合)、メインCPU101は、CZゲーム数カウンタ(前半部)の値を1減算する(S487)。次いで、メインCPU101は、CZゲーム数カウンタ(前半部)の値が「0」であるか否かを判別する(S488)。 Here, returning to the processing of S484 again, when the main CPU 101 determines in S484 that the freeze has not been won (if the determination in S484 is NO), the main CPU 101 subtracts 1 from the value of the CZ game number counter (first half) (S487). Next, the main CPU 101 determines whether or not the value of the CZ game number counter (first half) is "0" (S488).

S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」でないと判別したとき(S488がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is not "0" (if the determination in S488 is NO), the main CPU 101 terminates the CZ1 (CZ2) mid-process and also terminates the CZ mid-start process (see FIG. 113).

一方、S488において、メインCPU101が、CZゲーム数カウンタ(前半部)の値が「0」であると判別したとき(S488がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCZ1又はCZ2の後半部をセットする(S489)。そして、S489の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, when the main CPU 101 determines in S488 that the value of the CZ game number counter (first half) is "0" (if determined as YES in S488), the main CPU 101 sets the second half of CZ1 or CZ2 in the next game state (S489). After the processing of S489, the main CPU 101 terminates the processing during CZ1 (CZ2) and also terminates the processing at start during CZ (see FIG. 113).

ここで再度、S481の処理に戻って、S481がNO判定の場合、メインCPU101は、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であるか否かを判別する(S490)。S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目でないと判別したとき(S490がNO判定の場合)、メインCPU101は、後述のS495の処理を行う。 Here, returning to the process of S481 again, if the determination in S481 is NO, the main CPU 101 determines whether the current game is the first game in the latter half of CZ1 or CZ2 (S490). In S490, when the main CPU 101 determines that the current game is not the first game in the second half of CZ1 or CZ2 (NO determination in S490), the main CPU 101 performs the processing of S495, which will be described later.

一方、S490において、メインCPU101が、現ゲームがCZ1又はCZ2の後半部の1ゲーム目であると判別したとき(S490がYES判定の場合)、メインCPU101は、CZ中ART抽籤テーブル(図44A及び44B参照)を参照し、前半部のランク(モード又はポイント)に基づいてART抽籤処理を行う(S491)。 On the other hand, when the main CPU 101 determines in S490 that the current game is the first game in the second half of CZ1 or CZ2 (if the determination in S490 is YES), the main CPU 101 refers to the CZ ART lottery table (see FIGS. 44A and 44B) and performs ART lottery processing based on the rank (mode or points) of the first half (S491).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S492)。S492において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S492がNO判定の場合)、メインCPU101は、後述のS494の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery is won (S492). When the main CPU 101 determines in S492 that the ART lottery has not been won (NO in S492), the main CPU 101 performs the processing of S494, which will be described later.

一方、S492において、メインCPU101が、ART抽籤に当籤したと判別したとき(S492がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S493)。 On the other hand, when the main CPU 101 determines in S492 that the ART lottery has been won (YES in S492), the main CPU 101 adds "1" to the number of ART sets, performs an ART level lottery with reference to the ART level determination table (see FIG. 48A), and sets the lottery result (S493).

S493の処理後又はS492がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)に所定値をセットする(S494)。なお、S494の処理において、例えば、ART抽籤に当籤している場合には、CZゲーム数カウンタ(後半部)に「4」がセットされ、ART抽籤に非当籤である場合には、CZゲーム数カウンタ(後半部)に「3」がセットされる。 After the processing of S493 or when the determination in S492 is NO, the main CPU 101 sets a predetermined value in the CZ game number counter (second half) (S494). In the process of S494, for example, if the ART lottery is won, the CZ game number counter (second half) is set to "4", and if the ART lottery is not won, the CZ game number counter (second half) is set to "3".

S494の処理後又はS490がNO判定の場合、メインCPU101は、CZ中ART抽籤テーブル(図44C参照)を参照して、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S495)。 After the process of S494 or when the determination in S490 is NO, the main CPU 101 refers to the CZ ART lottery table (see FIG. 44C) and performs the ART lottery process based on the internal winning combination (sub flag) (S495).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S496)。S496において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S496がNO判定の場合)、メインCPU101は、後述のS498の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery is won (S496). When the main CPU 101 determines in S496 that the ART lottery has not been won (NO determination in S496), the main CPU 101 performs the processing of S498, which will be described later.

一方、S496において、メインCPU101が、ART抽籤に当籤したと判別したとき(S496がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S497)。 On the other hand, when the main CPU 101 determines in S496 that the ART lottery has been won (if YES in S496), the main CPU 101 adds "1" to the number of ART sets, performs an ART level lottery with reference to the ART level determination table (see FIG. 48A), and sets the lottery result (S497).

S497の処理後又はS496がNO判定の場合、メインCPU101は、CZゲーム数カウンタ(後半部)の値を1減算する(S498)。次いで、メインCPU101は、CZゲーム数カウンタ(後半部)の値が「0」であるか否かを判別する(S499)。 After the process of S497 or when the determination in S496 is NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (second half) (S498). Next, the main CPU 101 determines whether or not the value of the CZ game number counter (second half) is "0" (S499).

S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」でないと判別したとき(S499がNO判定の場合)、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is not "0" (if the determination in S499 is NO), the main CPU 101 terminates the CZ1 (CZ2) mid-process and also ends the CZ mid-start process (see FIG. 113).

一方、S499において、メインCPU101が、CZゲーム数カウンタ(後半部)の値が「0」であると判別したとき(S499がYES判定の場合)、メインCPU101は、ARTセット数が「1」以上であるか否かを判別する(S500)。 On the other hand, when the main CPU 101 determines in S499 that the value of the CZ game number counter (second half) is "0" (if the determination in S499 is YES), the main CPU 101 determines whether the number of ART sets is "1" or more (S500).

S500において、メインCPU101が、ARTセット数が「1」以上であると判別したとき(S500がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S501)。そして、S501の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S500, when the main CPU 101 determines that the number of ART sets is "1" or more (if YES in S500), the main CPU 101 sets the game state of the next game to the ART ready state (S501). After the process of S501, the main CPU 101 ends the process during CZ1 (CZ2), and also ends the process at start during CZ (see FIG. 113).

一方、S500において、メインCPU101が、ARTセット数が「1」以上でないと判別したとき(S500がNO判定の場合)、メインCPU101は、次遊技の遊技状態にCZ失敗時の状態をセットする(S502)。そして、S502の処理後、メインCPU101は、CZ1(CZ2)中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, when the main CPU 101 determines in S500 that the number of ART sets is not equal to or greater than "1" (NO determination in S500), the main CPU 101 sets the game state of the next game to the state at the time of CZ failure (S502). After the processing of S502, the main CPU 101 terminates the processing during CZ1 (CZ2) and also terminates the processing at start during CZ (see FIG. 113).

[CZ3中処理]
次に、図116を参照して、CZ中スタート時処理(図113参照)中のS475で行うCZ3中処理について説明する。なお、図116は、CZ3中処理の手順を示すフローチャートである。
[CZ3 intermediate treatment]
Next, with reference to FIG. 116, the process during CZ3 performed at S475 in the process at the time of starting during CZ (see FIG. 113) will be described. Note that FIG. 116 is a flow chart showing the procedure of the process during CZ3.

まず、メインCPU101は、CZ中ART抽籤テーブル(図45参照)を参照し、内部当籤役(サブフラグ)に基づいてART抽籤処理を行う(S511)。 First, the main CPU 101 refers to the CZ ART lottery table (see FIG. 45), and performs ART lottery processing based on the internal winning combination (subflag) (S511).

次いで、メインCPU101は、ART抽籤に当籤したか否かを判別する(S512)。S512において、メインCPU101が、ART抽籤に当籤しなかったと判別したとき(S512がNO判定の場合)、メインCPU101は、後述のS518の処理を行う。 Next, the main CPU 101 determines whether or not the ART lottery is won (S512). In S512, when the main CPU 101 determines that the ART lottery has not been won (NO determination in S512), the main CPU 101 performs the processing of S518, which will be described later.

一方、S512において、メインCPU101が、ART抽籤に当籤したと判別したとき(S512がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、CTセット数に「1」を加算する(S513)。次いで、メインCPU101は、S512のART抽籤においてフリーズに当籤したか否かを判別する(S514)。 On the other hand, when the main CPU 101 determines in S512 that the ART lottery has been won (if determined as YES in S512), the main CPU 101 adds "1" to the number of ART sets and adds "1" to the number of CT sets (S513). Next, the main CPU 101 determines whether or not Freeze has been won in the ART lottery of S512 (S514).

S514において、メインCPU101が、フリーズに当籤しなかったと判別したとき(S514がNO判定の場合)、メインCPU101は、後述のS516の処理を行う。一方、S514において、メインCPU101が、フリーズに当籤したと判別したとき(S514がYES判定の場合)、メインCPU101は、遊技の進行を一時的に停止するフリーズ処理を行う(S515)。 In S514, when the main CPU 101 determines that the freeze has not been won (when the determination in S514 is NO), the main CPU 101 performs the processing of S516, which will be described later. On the other hand, when the main CPU 101 determines in S514 that the freeze has been won (if determined as YES in S514), the main CPU 101 performs freeze processing to temporarily stop the progress of the game (S515).

S515の処理後又はS514がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤処理を行い、その抽籤結果(ARTレベル)をセットする(S516)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S517)。そして、S517の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 After the process of S515 or when the determination in S514 is NO, the main CPU 101 refers to the ART level determination table (see FIG. 48A), performs the lottery process for the ART level, and sets the lottery result (ART level) (S516). Next, the main CPU 101 sets the game state of the next game to the ART preparation state (S517). After the process of S517, the main CPU 101 terminates the process during CZ3 and also terminates the process at start during CZ (see FIG. 113).

ここで再度、S512の処理に戻って、S512がNO判定の場合、メインCPU101は、CZゲーム数カウンタの値を1減算する(S518)。次いで、メインCPU101は、CZゲーム数カウンタの値が「0」であるか否かを判別する(S519)。 Here, returning to the process of S512 again, if the determination in S512 is NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (S518). Next, the main CPU 101 determines whether or not the value of the CZ game number counter is "0" (S519).

S519において、メインCPU101が、CZゲーム数カウンタの値が「0」でないと判別したとき(S519がNO判定の場合)、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 In S519, when the main CPU 101 determines that the value of the CZ game number counter is not "0" (if the determination in S519 is NO), the main CPU 101 terminates the CZ3 mid-process and also terminates the CZ mid-start process (see FIG. 113).

一方、S519において、メインCPU101が、CZゲーム数カウンタの値が「0」であると判別したとき(S519がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算し、ARTレベル決定テーブル(図48A参照)を参照してARTレベルの抽籤を行い、その抽籤結果をセットする(S520)。次いで、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S521)。そして、S521の処理後、メインCPU101は、CZ3中処理を終了するとともに、CZ中スタート時処理(図113参照)も終了する。 On the other hand, when the main CPU 101 determines in S519 that the value of the CZ game number counter is "0" (if the determination in S519 is YES), the main CPU 101 adds "1" to the number of ART sets, performs an ART level lottery with reference to the ART level determination table (see FIG. 48A), and sets the lottery result (S520). Next, the main CPU 101 sets the game state of the next game to the ART preparation state (S521). After the process of S521, the main CPU 101 terminates the process during CZ3 and also terminates the process at start during CZ (see FIG. 113).

[通常ART中スタート時処理]
次に、図117を参照して、状態別制御処理(図104参照)中のS411で行う通常ART中スタート時処理について説明する。なお、図117は、通常ART中スタート時処理の手順を示すフローチャートである。
[Processing at start during normal ART]
Next, with reference to FIG. 117, normal ART start time processing performed at S411 in the state-specific control processing (see FIG. 104) will be described. Note that FIG. 117 is a flow chart showing the procedure of the process at the time of starting during normal ART.

まず、メインCPU101は、ART継続ゲーム数カウンタの値に「1」を加算する(S531)。なお、ART継続ゲーム数カウンタは、通常ARTが継続したゲーム数(消化ゲーム数)を計数するカウンタである。また、本実施形態では、ART継続ゲーム数カウンタの他に、通常ARTが継続可能なゲーム数を計数するART終了ゲーム数カウンタも設ける。そして、本実施形態のパチスロ1では、ART継続ゲーム数カウンタの値とART終了ゲーム数カウンタの値とを比較し、ART継続ゲーム数カウンタの値がART終了ゲーム数カウンタの値に到達すると、ART遊技状態が終了する。 First, the main CPU 101 adds "1" to the value of the ART continuous game number counter (S531). The number of ART continued games counter is a counter for counting the number of games continued by normal ART (the number of completed games). Further, in this embodiment, in addition to the ART continuation game number counter, an ART end game number counter for counting the number of games in which the normal ART can be continued is also provided. In the pachi-slot machine 1 of this embodiment, the value of the ART continuation game number counter is compared with the value of the ART end game number counter, and when the value of the ART continuation game number counter reaches the value of the ART end game number counter, the ART gaming state ends.

次いで、メインCPU101は、ART中CT抽籤テーブル(図50参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいてCT抽籤処理を行う(S532)。次いで、メインCPU101は、CT抽籤に当籤したか否かを判別する(S533)。S533において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S533がNO判定の場合)、メインCPU101は、後述のS536の処理を行う。 Next, the main CPU 101 refers to the CT lottery table during ART (see FIG. 50), and performs CT lottery processing based on the current CT lottery state and the internal winning combination (subflag) (S532). Next, the main CPU 101 determines whether or not the CT lottery is won (S533). In S533, when the main CPU 101 determines that the CT lottery has not been won (NO determination in S533), the main CPU 101 performs the processing of S536, which will be described later.

一方、S533において、メインCPU101が、CT抽籤に当籤したと判別したとき(S533がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算し、CTゲーム数カウンタの値に「8」をセットする(S534)。次いで、メインCPU101は、次遊技の遊技状態に当籤した種別のCTをセットする(S535)。 On the other hand, when the main CPU 101 determines in S533 that the CT lottery has been won (if determined as YES in S533), the main CPU 101 adds "1" to the number of CT sets and sets the value of the CT game number counter to "8" (S534). Next, the main CPU 101 sets the CT of the winning type in the game state of the next game (S535).

S535の処理後又はS533がNO判定の場合、メインCPU101は、ARTレベル決定テーブル(図48B参照)を参照し、ART継続ゲーム数カウンタの値に基づいてARTレベルを抽籤し、その抽籤結果をセットする(S536)。次いで、メインCPU101は、通常ART中高確率抽籤テーブル(図49参照)を参照し、現在のCT抽籤状態及び内部当籤役(サブフラグ)に基づいて、移行先のCT抽籤状態を抽籤し、その抽籤結果をセットする(S537)。 After the process of S535 or when the determination in S533 is NO, the main CPU 101 refers to the ART level determination table (see FIG. 48B), draws a lottery for the ART level based on the value of the ART continuation game number counter, and sets the lottery result (S536). Next, the main CPU 101 refers to the normal ART medium-to-high probability lottery table (see FIG. 49), based on the current CT lottery state and the internal winning combination (subflag), determines the destination CT lottery state, and sets the lottery result (S537).

次いで、メインCPU101は、通常ART中上乗せ抽籤テーブル(図51参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤処理を行う(S538)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S539)。 Next, the main CPU 101 refers to the normal ART extra lottery table (see FIG. 51), and performs extra lottery processing for the number of ART games based on the internal winning combination (sub flag) (S538). Next, the main CPU 101 determines whether or not the additional lottery is won (S539).

S539において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S539がNO判定の場合)、メインCPU101は、後述のS541の処理を行う。一方、S539において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S539がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S540)。 When the main CPU 101 determines in S539 that the additional lottery has not been won (NO determination in S539), the main CPU 101 performs the processing of S541, which will be described later. On the other hand, when the main CPU 101 determines in S539 that the additional lottery has been won (if determined as YES in S539), the main CPU 101 adds the winning result to the ART end game number counter (S540).

S540の処理後又はS539がNO判定の場合、メインCPU101は、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したか否かを判定する(S541)。S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達していないと判別したとき(S541がNO判定の場合)、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 After the processing of S540 or when the determination in S539 is NO, the main CPU 101 determines whether or not the value of the ART continuation game number counter has reached the value of the ART end game number counter (S541). In S541, when the main CPU 101 determines that the value of the ART continuation game number counter has not reached the value of the ART end game number counter (if the determination in S541 is NO), the main CPU 101 ends the normal ART start time processing, and also ends the state-specific control processing (see FIG. 104).

一方、S541において、メインCPU101が、ART継続ゲーム数カウンタの値が、ART終了ゲーム数カウンタの値に達したと判別したとき(S541がYES判定の場合)、メインCPU101は、ARTセット数を1減算する(S542)。次いで、メインCPU101は、ART終了時の状態をセットする(S543)。そして、S543の処理後、メインCPU101は、通常ART中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S541 that the value of the ART continuation game number counter has reached the value of the ART end game number counter (if determined as YES in S541), the main CPU 101 subtracts 1 from the ART set number (S542). Next, the main CPU 101 sets the state at the end of ART (S543). Then, after the process of S543, the main CPU 101 terminates the process at the start during normal ART, and also terminates the state-specific control process (see FIG. 104).

[CT中スタート時処理]
次に、図118を参照して、状態別制御処理(図104参照)中のS413で行うCT中スタート時処理について説明する。なお、図118は、CT中スタート時処理の手順を示すフローチャートである。
[Processing at start during CT]
Next, with reference to FIG. 118, the process at the time of starting during CT performed at S413 in the state-specific control process (see FIG. 104) will be described. Note that FIG. 118 is a flow chart showing the procedure of the process at the time of starting during CT.

まず、メインCPU101は、CT中上乗せ抽籤テーブル(図55参照)を参照し、内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せ抽籤を行う(S551)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S552)。 First, the main CPU 101 refers to the CT extra lottery table (see FIG. 55), and performs an extra lottery for the number of ART games based on the internal winning combination (sub flag) (S551). Next, the main CPU 101 determines whether or not the additional lottery is won (S552).

S552において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S552がNO判定の場合)、メインCPU101は、後述のS556の処理を行う。一方、S552において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S552がYES判定の場合)、メインCPU101は、当籤結果をART終了ゲーム数カウンタに加算する(S553)。なお、上述したように、本実施形態のパチスロ1では、同一のCT中にサブフラグ「3連チリリプ(3連チリリプA又は3連チリリプB)」に当籤した回数が増えるほど、1回の抽籤当りの上乗せ量が増える。 When the main CPU 101 determines in S552 that the additional lottery has not been won (when the determination in S552 is NO), the main CPU 101 performs the processing of S556 which will be described later. On the other hand, when the main CPU 101 determines in S552 that the additional lottery has been won (if determined as YES in S552), the main CPU 101 adds the winning result to the ART end game number counter (S553). As described above, in the pachi-slot 1 of the present embodiment, the more the number of times the sub-flag "Triple Chiririp (Triple Chiririp A or Trichiririp B)" is won in the same CT, the more the amount added per lottery increases.

S553の処理後、メインCPU101は、内部当籤役がサブフラグEX「3連チリリプ」(又は「確定役」)に対応する役であるか否か、すなわち、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」であり、かつ、図111中のS444のフラグ変換抽籤処理に当籤したか否かを判別する(S554)。 After the process of S553, the main CPU 101 determines whether or not the internal winning combination is a combination corresponding to the sub-flag EX "Triple Chiririp" (or "Definite combination"), that is, whether the internal winning combination is "F_Ten Chiririp" or "F_1 Chiririp" and whether the flag conversion lottery process of S444 in FIG. 111 is won (S554).

S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役でないと判別したとき(S554がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S554, when the main CPU 101 determines that the internal winning combination is not a combination corresponding to the sub-flag EX "three consecutive Chiriripu" (when the determination in S554 is NO), the main CPU 101 terminates the process at start during CT and also terminates the state-specific control process (see FIG. 104).

一方、S554において、メインCPU101が、内部当籤役がサブフラグEX「3連チリリプ」に対応する役であると判別したとき(S554がYES判定の場合)、メインCPU101は、CTゲーム数カウンタの値に「1」を加算する(S555)。そして、S555の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S554 that the internal winning combination is a combination corresponding to the sub-flag EX "Triple Chirrip" (if determined as YES in S554), the main CPU 101 adds "1" to the value of the number-of-CT-games counter (S555). After the processing of S555, the main CPU 101 terminates the processing at the time of start during CT, and also terminates the state-specific control processing (see FIG. 104).

ここで再度、S552の処理に戻って、S552がNO判定の場合、メインCPU101は、CT中CT抽籤処理を行う(S556)。この処理では、メインCPU101は、主に、CTセット数の上乗せ抽籤を行う。なお、CT中CT抽籤処理の詳細については、後述の図119を参照しながら後で説明する。 Here, returning to the process of S552 again, if the determination in S552 is NO, the main CPU 101 performs the CT-in-CT lottery process (S556). In this process, the main CPU 101 mainly performs a lottery for adding the number of CT sets. Details of the CT-in-CT lottery process will be described later with reference to FIG. 119 described later.

次いで、メインCPU101は、CTゲーム数カウンタの値を1減算する(S557)。次いで、メインCPU101は、CTゲーム数カウンタの値が「0」であるか否かを判別する(S558)。 Next, the main CPU 101 subtracts 1 from the value of the CT game number counter (S557). Next, the main CPU 101 determines whether or not the value of the CT game number counter is "0" (S558).

S558において、メインCPU101が、CTゲーム数カウンタの値が「0」でないと判別したとき(S558がNO判定の場合)、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S558において、メインCPU101が、CTゲーム数カウンタの値が「0」であると判別したとき(S558がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S559)。 In S558, when the main CPU 101 determines that the value of the CT game number counter is not "0" (if the determination in S558 is NO), the main CPU 101 ends the CT start time processing and also ends the state-specific control processing (see FIG. 104). On the other hand, when the main CPU 101 determines in S558 that the value of the CT game number counter is "0" (if the determination in S558 is YES), the main CPU 101 determines whether or not the number of CT sets is "1" or more (S559).

S559において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S559がYES判定の場合)、メインCPU101は、CTセット数を1減算する(S560)。次いで、メインCPU101は、CTゲーム数カウンタの値に「8」をセットする(S561)。そして、S561の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 In S559, when the main CPU 101 determines that the number of CT sets is "1" or more (if determined as YES in S559), the main CPU 101 subtracts 1 from the number of CT sets (S560). Next, the main CPU 101 sets the value of the CT game number counter to "8" (S561). Then, after the process of S561, the main CPU 101 terminates the process at the time of start during CT, and also terminates the state-specific control process (see FIG. 104).

一方、S559において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S559がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットする(S562)。そして、S562の処理後、メインCPU101は、CT中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S559 that the number of CT sets is not equal to or greater than "1" (NO determination in S559), the main CPU 101 sets normal ART in the game state of the next game (S562). After the processing of S562, the main CPU 101 terminates the processing at the time of start during CT, and also terminates the state-specific control processing (see FIG. 104).

[CT中CT抽籤処理]
次に、図119を参照して、CT中スタート時処理(図118参照)中のS556で行うCT中CT抽籤処理について説明する。なお、図119は、CT中CT抽籤処理の手順を示すフローチャートである。
[CT lottery process during CT]
Next, with reference to FIG. 119, the CT-in-CT lottery process performed in S556 in the CT-in-process start time process (see FIG. 118) will be described. Note that FIG. 119 is a flowchart showing the procedure of the CT-in-CT lottery process.

まず、メインCPU101は、CT中CT抽籤テーブルをセットする(S571)。なお、ここで、セットされるCT中CT抽籤テーブルは、上記図56で説明したCT中セット数上乗せ抽籤テーブルであるが、ソースプログラム上で実際にセットされるCT中CT抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の構成については、後述の図122を参照しながら後で説明する。 First, the main CPU 101 sets a CT-in-CT lottery table (S571). The CT-in-CT lottery table to be set here is the CT-in-CT set number addition lottery table described in FIG.

次いで、メインCPU101は、テーブルデータ取得処理を行う(S572)。この処理では、メインCPU101は、CT中CT抽籤処理で参照する抽籤テーブルのアドレスを取得する。なお、テーブルデータ取得処理の詳細については、後述の図120を参照しながら後で説明する。 Next, the main CPU 101 performs table data acquisition processing (S572). In this process, the main CPU 101 acquires the address of the lottery table referred to in the CT-in-CT lottery process. Details of the table data acquisition process will be described later with reference to FIG. 120 described later.

次いで、メインCPU101は、1バイト抽籤処理を行う(S573)。この処理では、メインCPU101は、CTセットの上乗せ抽籤を行う。なお、1バイト抽籤処理の詳細については、後述の図123を参照しながら後で説明する。 Next, the main CPU 101 performs 1-byte lottery processing (S573). In this process, the main CPU 101 performs an additional lottery for the CT set. Details of the 1-byte lottery process will be described later with reference to FIG. 123 described later.

次いで、メインCPU101は、1バイト抽籤処理に当籤したか否かを判別する(S574)。S574において、メインCPU101が、1バイト抽籤処理に当籤しなかったと判別したとき(S574がNO判定の場合)、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 Next, the main CPU 101 determines whether or not the 1-byte lottery process has been won (S574). In S574, when the main CPU 101 determines that the 1-byte lottery process has not been won (NO judgment in S574), the main CPU 101 ends the CT lottery process during CT, and shifts the process to S557 of the CT start time process (see FIG. 118).

一方、S574において、メインCPU101が、1バイト抽籤処理に当籤したと判別したとき(S574がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S575)。そして、S575の処理後、メインCPU101は、CT中CT抽籤処理を終了し、処理をCT中スタート時処理(図118参照)のS557に移す。 On the other hand, when the main CPU 101 determines in S574 that the 1-byte lottery process has been won (if determined as YES in S574), the main CPU 101 adds "1" to the number of CT sets (S575). After the process of S575, the main CPU 101 ends the CT lottery process during CT, and shifts the process to S557 of the process at the start of CT process (see FIG. 118).

[テーブルデータ取得処理]
次に、図120~図122を参照して、CT中CT抽籤処理(図119参照)中のS572で行うテーブルデータ取得処理について説明する。図120は、テーブルデータ取得処理の手順を示すフローチャートである。また、図121は、テーブルデータ取得処理を実行するためのソースプログラムの一例を示す図であり、図122は、CT中CT抽籤処理及びテーブルデータ取得処理のソースプログラム上で、実際に参照されるCT中CT抽籤テーブル(図56で説明したCT中セット数上乗せ抽籤テーブルに対応)の構成の一例を示す図である。なお、図122に示すCT中CT抽籤テーブルに格納されている具体的な各種抽籤値は一例である。
[Table data acquisition process]
Next, with reference to FIGS. 120 to 122, the table data acquisition process performed at S572 during the CT lottery process (see FIG. 119) will be described. FIG. 120 is a flowchart showing the procedure of table data acquisition processing. FIG. 121 is a diagram showing an example of a source program for executing the table data acquisition process, and FIG. 122 is a diagram showing an example of the configuration of a CT-in-CT lottery table (corresponding to the CT-in-CT set number addition lottery table described in FIG. 56) that is actually referenced in the source programs for the CT-in-CT lottery process and the table data acquisition process. Note that the specific lottery values stored in the CT-in-CT lottery table shown in FIG. 122 are examples.

なお、本実施形態において、CT中CT抽籤処理で参照する抽籤値を取得する際、2段階のアドレス算出処理(1段階目及び2段階目のテーブルデータ取得処理)を経て、抽籤値が格納されているアドレスを算出する。まず、1段階目のテーブルデータ取得処理(後述のS582及びS583の処理)では、内部当籤役(実際にはサブフラグD)に対応付けられた「選択値(1バイト)」が取得される。なお、選択値には、内部当籤役の種別毎に設けられ、内部当籤役が抽籤対象であるか否かが判別可能であり且つ内部当籤役に対応付けられた抽籤テーブルの配置先を指定可能な値(相対値)が規定される。また、本実施形態では、CT中CT抽籤処理の抽籤結果が非当籤となる内部当籤役(実際にはサブフラグD)に対して予め選択値「0」を規定し、それらの内部当籤役を1段階目のテーブルデータ取得処理の時点で「ハズレ」として扱う。そして、2段階目のテーブルデータ取得処理(後述のS585~S587の処理)では、「0」以外の選択値が規定された内部当籤役の抽籤値が格納されたアドレスが算出される(抽籤テーブルの基準アドレス(2バイト)から相対値(選択値)を加算したアドレスが算出される)。 In this embodiment, when acquiring the lottery value to be referred to in the CT-in-CT lottery process, the address where the lottery value is stored is calculated through two stages of address calculation processing (first-stage and second-stage table data acquisition processing). First, in the table data acquisition process of the first stage (processes of S582 and S583 to be described later), the "selection value (1 byte)" associated with the internal winning combination (actually sub-flag D) is acquired. The selection value is provided for each type of internal winning combination, and defines a value (relative value) that can determine whether or not the internal winning combination is a lottery target and that can specify the location of the lottery table associated with the internal winning combination. Further, in the present embodiment, the selection value "0" is defined in advance for internal winning combinations (actually sub-flag D) for which the lottery result of the CT-in-CT lottery process is non-winning, and these internal winning combinations are treated as "loss" at the time of the table data acquisition process of the first stage. Then, in the table data acquisition process of the second stage (processing of S585 to S587 described later), the address storing the lottery value of the internal winning combination for which the selection value other than "0" is defined is calculated (the address is calculated by adding the relative value (selection value) from the reference address (2 bytes) of the lottery table).

まず、メインCPU101は、CT中CT抽籤選択テーブル(不図示)を参照して、CT中CT抽籤テーブルのアドレスを算出するための1段階目及び2段階目の加算選択データのアドレス、並びに、CT抽籤の抽籤回数(本実施形態では、2回)を取得する(S581)。次いで、メインCPU101は、1段階目の加算選択データのアドレスをCT中CT抽籤テーブルのアドレスに加算して、1段階目の選択アドレスを算出する(S582)。 First, the main CPU 101 refers to a CT-in-CT lottery selection table (not shown), and acquires the address of the first-stage and second-stage addition selection data for calculating the address of the CT-in-CT lottery table, and the number of lotteries of the CT lottery (two times in this embodiment) (S581). Next, the main CPU 101 adds the address of the addition selection data of the first stage to the address of the CT-in-CT lottery table to calculate the selection address of the first stage (S582).

次いで、メインCPU101は、算出した1段階目の選択アドレスに格納されている選択値を取得する(S583)。次いで、メインCPU101は、選択値が「0」であるか否かを判別する(S584)。 Next, the main CPU 101 acquires the selection value stored in the calculated selection address of the first stage (S583). Next, the main CPU 101 determines whether or not the selection value is "0" (S584).

S584において、メインCPU101が、選択値が「0」であると判別したとき(S584がYES判定の場合)、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 In S584, when the main CPU 101 determines that the selection value is "0" (if the determination in S584 is YES), the main CPU 101 ends the table data acquisition process, and shifts the process to S573 of the CT-in-CT lottery process (see FIG. 119).

一方、S584において、メインCPU101が、選択値が「0」でないと判別したとき(S584がNO判定の場合)、メインCPU101は、選択アドレスに選択値を加算して、2段階目の選択アドレスを算出する(S585)。次いで、メインCPU101は、2段階目の選択アドレスに2段階目の加算選択データのアドレスを加算して、選択アドレスを算出する(S586)。 On the other hand, when the main CPU 101 determines in S584 that the selection value is not "0" (NO determination in S584), the main CPU 101 adds the selection value to the selection address to calculate the selection address of the second stage (S585). Next, the main CPU 101 adds the address of the second stage addition selection data to the second stage selection address to calculate the selection address (S586).

次いで、メインCPU101は、S586で算出した選択アドレスに格納されている選択値を取得し、該選択値を選択アドレスに加算して、CT中CT抽籤テーブル内において参照するアドレスを算出する(S587)。そして、S587の処理後、メインCPU101は、テーブルデータ取得処理を終了し、処理をCT中CT抽籤処理(図119参照)のS573に移す。 Next, the main CPU 101 obtains the selection value stored at the selection address calculated in S586, adds the selection value to the selection address, and calculates the address to be referenced in the CT-in-CT lottery table (S587). After the process of S587, the main CPU 101 ends the table data acquisition process, and shifts the process to S573 of the CT-in-CT lottery process (see FIG. 119).

本実施形態では、上述のようにしてテーブルデータ取得処理が行われる。そして、上述したテーブルデータ取得処理は、メインCPU101が、図121のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the table data acquisition process is performed as described above. The table data acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 121 .

その中で、1段階目のテーブルデータ取得処理(S581~S584の処理)では、図122に示すCT中CT当籤抽籤テーブル中のアドレス「dCTCTSTTB」~「dCTCTS_RER-1」までの領域に格納されたテーブル(当籤役別テーブル選択相対テーブル)が参照される。また、当籤役別テーブル選択相対テーブル(抽籤テーブル選択テーブル)内において、CT当籤がハズレとなる各役(サブフラグD「ハズレ」、「サボテン」、「弱チェリー」、「強チェリー」、「確定役」、「3連チリリプ」)の選択テーブルのアドレスには、上述した選択値(相対値)として「0」が格納される。そして、1段階目のテーブルデータ取得処理(アドレス算出処理)では、選択値が「0」である場合には、抽籤結果を「ハズレ」にする(上記S584の判定処理参照)。 Among them, in the first stage table data acquisition processing (processing of S581 to S584), a table stored in the area from addresses “dCTCTSTTB” to “dCTCTS_RER-1” in the CT-in-CT winning lottery table shown in FIG. 122 (table selection relative table for each winning combination) is referenced. In addition, in the table selection relative table for each winning combination (lottery table selection table), "0" is stored as the above-mentioned selection value (relative value) at the address of the selection table of each combination (sub-flag D "loss", "cactus", "weak cherry", "strong cherry", "determined combination", "three consecutive chiririp") in which the CT win is lost. Then, in the table data acquisition process (address calculation process) of the first stage, if the selection value is "0", the lottery result is set to "lost" (see the determination process of S584 above).

上記構成のCT中CT当籤抽籤テーブルでは、1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルにおいて、役の種別だけで「ハズレ」を設定することができるので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データ(「0」)を格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。 In the CT-in-CT winning lottery table having the above configuration, "losing" can be set only by the type of the combination in the table selection relative table for each winning combination referred to in the table data acquisition process of the first stage, so there is no need to define the lottery value of the "losing" combination in the lottery table. Therefore, in the present embodiment, there is no need to store the lottery value data (“0”) for the “losing” combination in the CT-in-CT lottery table, and the capacity of the table area of the main ROM 102 can be saved.

また、2段階目(サブフラグD「リーチ目リプ」取得時)のテーブルデータ取得処理(S585~S587の処理)中のS587の処理では、算出された抽籤テーブルアドレスに基づいて、図122に示すCT中CT当籤抽籤テーブル(図56のCT中セット数上乗せ抽籤テーブルに対応)内から、通常CT状態時に用いる抽籤テーブル(先頭アドレス「dNMCTCTS_RER」)又は高確率CT状態の抽籤テーブル(先頭アドレス「dSPCTCTS_RER」)の一方が選択される。 In addition, in the process of S587 in the table data acquisition process (process of S585 to S587) in the second stage (when sub-flag D "reach item" is acquired), based on the calculated lottery table address, the lottery table used in the normal CT state (top address "dNMCTCTS_RE R") or the lottery table of the high probability CT state (head address "dSPCTCTS_RER") is selected.

高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、先頭アドレス「dSPCTCTS_RER」の次のアドレス領域に1バイトデータからなる「判定ビット」(判定データ)が格納される。判定ビットには、抽籤対象の抽籤値が格納されたアドレスの範囲を示すデータが格納される。図122に示す例のように、高確率CT状態の抽籤テーブルの「判定ビット」の格納領域の次のアドレスにのみ抽籤対象(高確CT)の抽籤値が格納されている場合には、判定ビットの格納領域には、ビット0にのみ「1」が格納された1バイトデータ「00000001B」が判定ビットとして格納される。一方、通常CT状態時に用いる抽籤テーブルのように、判定ビットの格納領域の次のアドレス及び次々アドレスに抽籤対象(高確CT及び通常CT)の抽籤値が格納されている場合には、図122に示すように、判定ビットの格納領域には、ビット0及び1にのみ「1」が格納された1バイトデータ「00000011B」が判定ビットとして格納される。このような判定ビットを設けた場合、抽籤テーブルにおいて、判定ビットにおいてビットデータが「0」となるアドレスの領域に抽籤対象外の抽籤値データを格納する必要が無くなる。 In the lottery table used in the high-probability CT state, as shown in FIG. 122, a "judgment bit" (judgment data) consisting of 1-byte data is stored in the address area next to the top address "dSPCTCTS_RER". The determination bit stores data indicating the range of addresses in which the lottery values to be lottered are stored. As in the example shown in FIG. 122, when the lottery value of the lottery target (high-probability CT) is stored only at the next address of the storage area of the "judgment bit" of the lottery table in the high-probability CT state, 1-byte data "00000001B" in which "1" is stored only in bit 0 is stored as the judgment bit in the storage area of the judgment bit. On the other hand, as in the lottery table used in the normal CT state, when the lottery values of the lottery objects (high-probability CT and normal CT) are stored at the next address and the next address of the judgment bit storage area, as shown in FIG. When such determination bits are provided, there is no need to store lottery value data outside the lottery target in the lottery table in areas of addresses where the bit data in the determination bits is "0".

さらに、高確率CT状態時に用いる抽籤テーブルでは、図122に示すように、「判定ビット」の次のアドレス「dSPCTCTS_RER+2」に高確率CT当籤の抽籤値が格納され、高確率CT当籤の抽籤値としてアドレス「cABS_HIT」に規定されたデータが格納される。本実施形態では、このアドレス「cABS_HIT」に規定されているデータは、当籤確定(100%当籤)を示すデータ(以下、「確定データ」という)である。また、本実施形態では、CT中CT当籤抽籤テーブルにおいてハズレ用の抽籤値データ(「0」)を設ける必要がないので、図122に示すように、アドレス「cABS_HIT」に規定されている確定データに「0」を規定することができる。すなわち、上記構成のCT中CT当籤抽籤テーブルでは、抽籤値「0」を確定データとして使用することができる。 Furthermore, in the lottery table used in the high-probability CT state, as shown in FIG. 122, the lottery value for the high-probability CT win is stored at the address "dSPCTCTS_RER+2" next to the "determination bit", and the data specified at the address "cABS_HIT" is stored as the lottery value for the high-probability CT win. In the present embodiment, the data defined in this address "cABS_HIT" is data (hereinafter referred to as "determined data") indicating winning determination (100% winning). In addition, in this embodiment, it is not necessary to provide lottery value data (“0”) for losing in the CT-in-CT lottery table, so as shown in FIG. That is, in the CT-in-CT winning lottery table configured as described above, the lottery value "0" can be used as fixed data.

なお、図56のCT中セット数上乗せ抽籤テーブルに説明したように、本実施形態では、高確率CT状態時のCT中セット数上乗せ抽籤では、必ず、「高確率CT当籤」が決定される。それゆえ、本実施形態では、ソースプログラム上では、図122に示すCT中CT当籤抽籤テーブルにおいて、高確率CT当籤の抽籤値として確定データを格納することができる。 As described in FIG. 56 for the number-of-sets-in-CT-addition lottery table, in this embodiment, the "high-probability CT win" is always determined in the number-of-sets-in-CT-addition lottery in the high-probability CT state. Therefore, in the present embodiment, in the source program, the determined data can be stored as the lottery value of the high-probability CT win in the CT-in-CT win lottery table shown in FIG.

上述した2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルのように、判定ビットを構成する各ビットデータの値により、CT抽籤の抽籤対象役及び抽籤対象外の役(サブフラグD)を判別することにより、抽籤対象外の役の抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。また、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、この技術をCT中CT当籤処理で使用する例を説明したが、本発明はこれに限定されず、ART抽籤(図115参照)、ARTゲーム数上乗せ抽籤(図117参照)、後述のCT抽籤(後述の図154参照)及び後述のCZの引き戻し抽籤(後述の図157参照)等で使用してもよい。 Like the lottery table in the second stage (when the sub-flag D "ready to reach" is acquired), the value of each bit data constituting the judgment bit is used to determine the lottery target and the non-lottery winning combination (sub-flag D) of the CT lottery, thereby eliminating the need to store the lottery value data (losing data) of the non-lottery combination in the table. Also, a lottery value “0” can be used as determination data indicating that the winning probability of the lottery target role is 100%. From these, in this embodiment, the capacity of the CT-in-CT winning lottery table (lottery table with the number of sets added in CT) can be compressed, and the free space in the main ROM 102 can be secured (increased), and the increased free space can be utilized to enhance the game playability. In addition, in the present embodiment, an example of using this technology in CT during CT winning processing has been described, but the present invention is not limited to this, and may be used in ART lottery (see FIG. 115), ART game number addition lottery (see FIG. 117), CT lottery described later (see FIG. 154 described later), and CZ pullback lottery described later (see FIG. 157 described later).

[1バイト抽籤処理]
次に、図123及び図124を参照して、CT中CT抽籤処理(図119参照)中のS573で行う1バイト抽籤処理について説明する。図123は、1バイト抽籤処理の手順を示すフローチャートである。また、図124は、1バイト抽籤処理を実行するためのソースプログラムの一例を示す図である。
[1-byte lottery processing]
123 and 124, the 1-byte lottery process performed at S573 during the CT lottery process (see FIG. 119) will be described. FIG. 123 is a flow chart showing the procedure of the 1-byte lottery process. FIG. 124 is a diagram showing an example of a source program for executing 1-byte lottery processing.

まず、メインCPU101は、メインRAM103内の乱数格納領域(不図示)に格納されているCT中CT抽籤用の1バイト乱数値(0~255:乱数回路110の乱数レジスタ4のソフトラッチ乱数)をセットする(S591)。次いで、メインCPU101は、テーブルデータ取得処理中のS587で算出したアドレスに基づいて、CT中CT抽籤テーブルから抽籤判定データ(図122の2段階目に規定されている抽籤テーブル中の判定ビット)を取得する(S592)。また、この処理では、メインCPU101は、抽籤回数の初期値として、判定ビットのビット数「8」をセットする。 First, the main CPU 101 sets a 1-byte random number (0 to 255: soft latch random number of the random number register 4 of the random number circuit 110) for CT lottery during CT stored in a random number storage area (not shown) in the main RAM 103 (S591). Next, the main CPU 101 acquires the lottery determination data (determination bit in the lottery table defined in the second stage of FIG. 122) from the CT-in-CT lottery table based on the address calculated in S587 during the table data acquisition process (S592). Also, in this process, the main CPU 101 sets the number of determination bits “8” as the initial value of the number of lotteries.

次いで、メインCPU101は、抽籤判定データが抽籤対象であるか否かを判別する(S593)。この判定処理では、メインCPU101は、現在の抽籤回数に対応付けられた判定ビット内のビットデータを参照し、該ビットデータが「1」であれば、抽籤対象であると判定する。なお、本実施形態では、判定ビット内のビット0~ビット7が、抽籤回数「8」~「1」にそれぞれ対応付けられている。 Next, the main CPU 101 determines whether or not the lottery determination data is a lottery target (S593). In this determination process, the main CPU 101 refers to the bit data in the determination bit associated with the current number of lotteries, and if the bit data is "1", determines that the item is a lottery target. In this embodiment, bits 0 to 7 in the determination bits are associated with the number of lotteries "8" to "1", respectively.

S593において、メインCPU101が、抽籤判定データが抽籤対象でないと判別したとき(S593がNO判定の場合)、メインCPU101は、後述のS599の処理を行う。一方、S593において、メインCPU101が、抽籤判定データが抽籤対象であると判別したとき(S593がYES判定の場合)、メインCPU101は、CT中CT抽籤テーブルから抽籤値を取得する(S594)。 In S593, when the main CPU 101 determines that the lottery determination data is not a lottery target (NO determination in S593), the main CPU 101 performs the processing of S599, which will be described later. On the other hand, when the main CPU 101 determines in S593 that the lottery determination data is a lottery target (YES in S593), the main CPU 101 acquires a lottery value from the CT-in-CT lottery table (S594).

次いで、メインCPU101は、抽籤値が「0」(当籤確定データ)であるか否かを判別する(S595)。 Next, the main CPU 101 determines whether or not the lottery value is "0" (winning decision data) (S595).

S595において、メインCPU101が、抽籤値が「0」であると判別したとき(S595がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S595において、メインCPU101が、抽籤値が「0」でないと判別したとき(S595がNO判定の場合)、メインCPU101は、CT抽籤(CTセット数の上乗せ抽籤)処理を行う(S596)。具体的には、メインCPU101は、乱数値(1バイト乱数値)から抽籤値を減算し、その減算結果を乱数値とする。 In S595, when the main CPU 101 determines that the lottery value is "0" (if the determination in S595 is YES), the main CPU 101 ends the 1-byte lottery process, and shifts the process to S574 of the CT-in-CT lottery process (see FIG. 119). On the other hand, when the main CPU 101 determines in S595 that the lottery value is not "0" (NO determination in S595), the main CPU 101 performs CT lottery (lottery with the number of CT sets added) (S596). Specifically, the main CPU 101 subtracts the lottery value from the random number value (1-byte random number value) and uses the result of the subtraction as the random number value.

次いで、メインCPU101は、S596のCT抽籤に当籤したか否かを判別する(S597)。なお、S596のCT抽籤では、メインCPU101は、S596の減算結果が「0」以下となった場合(いわゆる「桁かり」が生じた場合)に、当籤したと判定する。 Next, the main CPU 101 determines whether or not the CT lottery of S596 is won (S597). In the CT lottery in S596, the main CPU 101 determines that the lottery has been won when the subtraction result in S596 is "0" or less (when so-called "calculation" occurs).

S597において、メインCPU101が、CT抽籤に当籤したと判別したとき(S597がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。一方、S597において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S597がNO判定の場合)、メインCPU101は、CT中CT抽籤テーブル内において参照する抽籤値の格納アドレス(抽籤アドレス)を次の抽籤アドレスに更新する(S598)。 In S597, when the main CPU 101 determines that the CT lottery is won (if determined as YES in S597), the main CPU 101 ends the 1-byte lottery process, and shifts the process to S574 of the CT-in-CT lottery process (see FIG. 119). On the other hand, when the main CPU 101 determines in S597 that the CT lottery has not been won (NO determination in S597), the main CPU 101 updates the lottery value storage address (lottery address) referred to in the CT-in-CT lottery table to the next lottery address (S598).

S598の処理後又はS593がNO判定の場合、メインCPU101は、抽籤回数を1減算する(S599)。次いで、メインCPU101は、抽籤回数が「0」であるか否かを判別する(S600)。 After the process of S598 or when the determination in S593 is NO, the main CPU 101 subtracts 1 from the number of lotteries (S599). Next, the main CPU 101 determines whether or not the number of lotteries is "0" (S600).

S600において、メインCPU101が、抽籤回数が「0」でないと判別したとき(S600がNO判定の場合)、メインCPU101は、処理をS593に戻し、S593以降の処理を繰り返す。一方、S600において、メインCPU101が、抽籤回数が「0」であると判別したとき(S600がYES判定の場合)、メインCPU101は、1バイト抽籤処理を終了し、処理をCT中CT抽籤処理(図119参照)のS574に移す。 In S600, when the main CPU 101 determines that the number of lotteries is not "0" (NO determination in S600), the main CPU 101 returns the process to S593, and repeats the processes after S593. On the other hand, when the main CPU 101 determines in S600 that the number of lotteries is "0" (YES in S600), the main CPU 101 terminates the 1-byte lottery process and shifts the process to S574 of the CT-in-CT lottery process (see FIG. 119).

本実施形態では、上述のようにして1バイト抽籤処理が行われる。なお、上述した1バイト抽籤処理は、メインCPU101が、図124のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 1-byte lottery process is performed as described above. The 1-byte lottery process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

1バイト抽籤処理中のS591の乱数取得処理では、図124に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである「LDQ」命令が用いられる。それゆえ、本実施形態では、1バイト抽籤処理においても、Qレジスタ(拡張レジスタ)を用いた命令コードが用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In the random number acquisition process of S591 during the 1-byte lottery process, as shown in FIG. 124, the main CPU 101 dedicated instruction code "LDQ" is used to specify the address using the Q register (extension register) on the source program. Therefore, in the present embodiment, even in the 1-byte lottery process, the instruction code using the Q register (extended register) is used to directly access the main ROM 102, the main RAM 103, and the memory map I/O. Therefore, the instruction code related to address setting can be omitted, and the capacity of the source program (capacity used by the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[BB中スタート時処理]
次に、図125を参照して、状態別制御処理(図104参照)中のS415で行うBB中スタート時処理について説明する。なお、図125は、BB中スタート時処理の手順を示すフローチャートである。
[Processing at start during BB]
Next, with reference to FIG. 125, the BB start time process performed at S415 in the state-specific control process (see FIG. 104) will be described. FIG. 125 is a flow chart showing the procedure of the process at the time of starting during BB.

まず、メインCPU101は、ボーナス中ARTゲーム数上乗せ抽籤テーブル(図59参照)を参照し、内部当籤役に基づいてARTゲーム数の上乗せ抽籤処理を行う(S611)。次いで、メインCPU101は、上乗せ抽籤に当籤したか否かを判別する(S612)。 First, the main CPU 101 refers to the bonus ART game number addition lottery table (see FIG. 59), and performs an ART game number addition lottery process based on the internal winning combination (S611). Next, the main CPU 101 determines whether or not the additional lottery is won (S612).

S612において、メインCPU101が、上乗せ抽籤に当籤しなかったと判別したとき(S612がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。一方、S612において、メインCPU101が、上乗せ抽籤に当籤したと判別したとき(S612がYES判定の場合)、メインCPU101は、当籤結果(上乗せゲーム数)をART終了ゲーム数カウンタに加算する(S613)。 In S612, when the main CPU 101 determines that the additional lottery has not been won (NO determination in S612), the main CPU 101 ends the BB start time process and also ends the state-specific control process (see FIG. 104). On the other hand, when the main CPU 101 determines in S612 that the additional lottery has been won (if determined as YES in S612), the main CPU 101 adds the winning result (the number of additional games) to the ART end game number counter (S613).

次いで、メインCPU101は、ARTセット数が「0」であるか否かを判別する(S614)。S614において、メインCPU101が、ARTセット数が「0」でないと判別したとき(S614がNO判定の場合)、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 Next, the main CPU 101 determines whether or not the number of ART sets is "0" (S614). In S614, when the main CPU 101 determines that the number of ART sets is not "0" (NO determination in S614), the main CPU 101 terminates the BB start time processing and also terminates the state-specific control processing (see FIG. 104).

一方、S614において、メインCPU101が、ARTセット数が「0」であると判別したとき(S614がYES判定の場合)、メインCPU101は、ARTセット数に「1」を加算する(S615)。そして、S615の処理後、メインCPU101は、BB中スタート時処理を終了するとともに、状態別制御処理(図104参照)も終了する。 On the other hand, when the main CPU 101 determines in S614 that the number of ART sets is "0" (if determined as YES in S614), the main CPU 101 adds "1" to the number of ART sets (S615). Then, after the process of S615, the main CPU 101 ends the process at the time of start during BB, and also ends the state-specific control process (see FIG. 104).

[引込優先順位格納処理]
次に、図126及び図127を参照して、メインフロー(図82参照)中のS212で行う引込優先順位格納処理について説明する。図126は、引込優先順位格納処理の手順を示すフローチャートである。また、図127は、引込優先順位格納処理中の後述のS625及びS626の処理を実行するためのソースプログラムの一例を示す図である。
[Attraction priority storage process]
Next, with reference to FIGS. 126 and 127, the attraction priority ranking storage process performed at S212 in the main flow (see FIG. 82) will be described. FIG. 126 is a flow chart showing the procedure of attraction priority storage processing. Also, FIG. 127 is a diagram showing an example of a source program for executing the processes of S625 and S626, which will be described later, during the attraction priority storage process.

まず、メインCPU101は、検索リール数に「3」をセットする(S621)。次いで、メインCPU101は、引込優先順位テーブル選択処理を行う(S622)。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル(図27参照)が選択される。 First, the main CPU 101 sets the number of search reels to "3" (S621). Next, the main CPU 101 performs attraction priority table selection processing (S622). In this process, an attraction priority table (see FIG. 27) is selected based on the internal winning combination and the operation stop button.

次いで、メインCPU101は、引込優先順位格納領域選択処理を行う(S623)。この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインCPU101は、図柄チェック数(回数)として「20」をセットする(S624)。 Next, the main CPU 101 performs attraction priority storage area selection processing (S623). In this process, the attraction priority data storage area of the reel to be searched is selected. Next, the main CPU 101 sets "20" as the number of symbol checks (number of times) (S624).

次いで、メインCPU101は、図柄コード取得処理を行う(S625)。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図128を参照しながら後で説明する。 Next, the main CPU 101 performs symbol code acquisition processing (S625). In this process, the symbol code is obtained by referring to the winning operation flag storage area and the symbol code storage area corresponding to the number of symbol checks. Details of the pattern code acquisition process will be described later with reference to FIG. 128 described later.

次いで、メインCPU101は、論理積演算処理を行う(S626)。この処理では、メインCPU101は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図133を参照しながら後で説明する。 Next, the main CPU 101 performs AND operation processing (S626). In this process, the main CPU 101 performs a process of generating winning operation flag data. The details of the AND operation processing will be described later with reference to FIG. 133 described later.

次いで、メインCPU101は、引込優先順位取得処理を行う(S627)。この処理では、メインCPU101は、入賞作動フラグ(入賞役)格納領域(図28~図30参照)内においてビットが「1」にセットされており、かつ、当り要求フラグ格納領域でビットが「1」にされている役について、引込優先順位テーブル(図27参照)を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図134及び図135を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority acquisition processing (S627). In this process, the main CPU 101 refers to the attraction priority table (see FIG. 27) and obtains attraction priority data for a winning operation flag (winning combination) storage area (see FIGS. 28 to 30) for which the bit is set to "1" and for which the bit is set to "1" in the winning request flag storage area. Details of the attraction priority acquisition process will be described later with reference to FIGS. 134 and 135 described later.

次いで、メインCPU101は、取得した引込優先順位データをメインRAM103内の引込優先順位データ格納領域(不図示)に格納する(S628)。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 Next, the main CPU 101 stores the acquired attraction priority data in an attraction priority data storage area (not shown) in the main RAM 103 (S628). At this time, the attraction priority data is stored in the attraction priority data storage area so that each priority value corresponds to the bit of the storage area.

なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「0」~「19」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 In the attraction priority data storage area, a priority data storage area is provided for each type of main reel. Each attraction priority data storage area stores attraction priority data determined according to each symbol position "0" to "19" of the corresponding main reel. In this embodiment, by referring to this attraction priority data storage area, it is searched whether or not there is a more appropriate number of sliding symbols in addition to the number of sliding symbols determined based on the stop table.

引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って1つの図柄が決定される。 The contents of the priority attraction data stored in the attraction priority data storage area differ depending on the type of attraction priority table number in the attraction priority table referred to when determining the attraction priority data. Also, the attraction priority data indicates that the higher the value, the higher the priority. By referring to the attraction priority data, it is possible to evaluate the relative priority among the symbols arranged on the peripheral surface of the main reel. In other words, the symbol for which the largest value is determined as the attraction priority data becomes the symbol with the highest priority. Therefore, the attraction priority data can be said to indicate the order of the symbols arranged on the peripheral surface of the main reel. If there are a plurality of symbols with the same attraction priority data value, one symbol is determined according to the priority order defined by the priority order table.

次いで、メインCPU101は、引込優先順位格納領域の更新処理を行う(S629)。この処理では、メインCPU101は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインCPU101は、図柄チェック数を1減算する(S630)。次いで、メインCPU101は、図柄チェック数が「0」であるか否かを判別する(S631)。 Next, the main CPU 101 updates the attraction priority storage area (S629). In this process, the main CPU 101 sets the attraction priority data storage area for the next check symbol. Next, the main CPU 101 subtracts 1 from the symbol check number (S630). Next, the main CPU 101 determines whether or not the symbol check number is "0" (S631).

S631において、メインCPU101が、図柄チェック数が「0」でないと判別したとき(S631がNO判定の場合)、メインCPU101は、処理をS625の処理に戻し、S625以降の処理を繰り返す。一方、S631において、メインCPU101が、図柄チェック数が「0」であると判別したとき(S631がYES判定の場合)、メインCPU101は、検索対象リールの変更処理を行う(S632)。 In S631, when the main CPU 101 determines that the number of symbol checks is not "0" (NO determination in S631), the main CPU 101 returns the processing to S625, and repeats the processing after S625. On the other hand, when the main CPU 101 determines in S631 that the number of symbol checks is "0" (if determined as YES in S631), the main CPU 101 performs processing for changing reels to be searched (S632).

次いで、メインCPU101は、検索リール数を1減算する(S633)。次いで、メインCPU101は、検索リール数が「0」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する(S634)。 Next, the main CPU 101 subtracts 1 from the search reel number (S633). Next, the main CPU 101 determines whether or not the search reel number is "0", that is, whether or not the series of processes described above has been performed for all the main reels (S634).

S634において、メインCPU101が、検索リール数が「0」でないと判別したとき(S634がNO判定の場合)、メインCPU101は、処理をS622の処理に戻し、S622以降の処理を繰り返す。一方、S634において、メインCPU101が、検索リール数が「0」であると判別したとき(S634がYES判定の場合)、メインCPU101は、引込優先順位格納処理を終了し、処理をメインフロー(図82参照)のS213に移す。 In S634, when the main CPU 101 determines that the number of search reels is not "0" (NO determination in S634), the main CPU 101 returns the processing to S622, and repeats the processing after S622. On the other hand, when the main CPU 101 determines in S634 that the number of searched reels is "0" (if the determination in S634 is YES), the main CPU 101 ends the attraction priority storing process, and shifts the process to S213 of the main flow (see FIG. 82).

本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のS625及びS626の処理は、メインCPU101が、図127のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the attraction priority ranking storage process is performed as described above. The processing of S625 and S626 in the above-described attraction priority storage processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

その中で、S626の論理積演算処理は、メインCPU101が図127中のソースコード「CALLF SB_DAND_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図127中のソースコード「CALLF SB_DAND_00」が実行されると、「SB_DAND_00」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among them, the AND operation processing of S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in FIG. The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above, and when the source code "CALLF SB_DAND_00" in FIG. 127 is executed, the process jumps to the address specified by "SB_DAND_00" and the AND operation process is started.

[図柄コード取得処理]
次に、図128~図132を参照して、引込優先順位格納処理(図126参照)中のS625で行う図柄コード取得処理について説明する。図128は、図柄コード取得処理の手順を示すフローチャートであり、図129は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。図130Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第1リール(左リール)図柄配置テーブルの構成の一例を示す図であり、図130Bは、第1リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。図131Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第2リール(中リール)図柄配置テーブルの構成の一例を示す図であり、図131Bは、第2リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。また、図132Aは、図柄コード取得処理のソースプログラム上で、実際に参照される第3リール(右リール)図柄配置テーブルの構成の一例を示す図であり、図132Bは、第3リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。
[Pattern code acquisition process]
Next, referring to FIGS. 128 to 132, the symbol code acquisition process performed at S625 in the attraction priority storage process (see FIG. 126) will be described. FIG. 128 is a flow chart showing the procedure of the symbol code acquisition process, and FIG. 129 is a diagram showing an example of a source program for executing the symbol code acquisition process. FIG. 130A is a diagram showing an example of the configuration of the first reel (left reel) symbol arrangement table actually referred to in the source program of the symbol code acquisition process, and FIG. 130B is a diagram showing an example of the configuration of the symbol corresponding winning operation table referred to when the first reel symbol arrangement table is set. FIG. 131A is a diagram showing an example of the structure of the second reel (middle reel) symbol arrangement table actually referred to in the source program of the symbol code acquisition process, and FIG. 131B is a diagram showing an example of the structure of the symbol corresponding winning operation table to be referred to when the second reel symbol arrangement table is set. Also, FIG. 132A is a diagram showing an example of the configuration of the third reel (right reel) symbol arrangement table actually referred to on the source program of the symbol code acquisition process, and FIG. 132B is a diagram showing an example of the configuration of the symbol corresponding winning operation table referred to when the third reel symbol arrangement table is set.

まず、メインCPU101は、入賞作動フラグ格納領域のクリア処理を行う(S641)。この処理では、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)内の全ての格納領域に「0」をセットする。次いで、メインCPU101は、第1リール図柄配置テーブル(図130A参照)をセットする(S642)。 First, the main CPU 101 clears the winning operation flag storage area (S641). In this process, the main CPU 101 sets "0" in all the storage areas within the winning operation flag storage area (see FIGS. 28 to 30). Next, the main CPU 101 sets the first reel symbol arrangement table (see FIG. 130A) (S642).

次いで、メインCPU101は、第1リール(左リール3L)の停止時であるか否かを判別する(S643)。 Next, the main CPU 101 determines whether or not the first reel (left reel 3L) is stopped (S643).

S643において、メインCPU101が、第1リール(左リール3L)の停止時であると判別したとき(S643がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S643において、メインCPU101が、第1リール(左リール3L)の停止時でないと判別したとき(S643がNO判定の場合)、メインCPU101は、第2リール図柄配置テーブル(図131A参照)をセットする(S644)。この処理では、S642の処理でセットされた第1リール図柄配置テーブルが、第2リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) is stopped (if determined as YES in S643), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines in S643 that the first reel (left reel 3L) is not stopped (NO determination in S643), the main CPU 101 sets the second reel symbol arrangement table (see FIG. 131A) (S644). In this process, the first reel symbol arrangement table set in the process of S642 is overwritten with the second reel symbol arrangement table.

次いで、メインCPU101は、第2リール(中リール3C)の停止時であるか否かを判別する(S645)。 Next, the main CPU 101 determines whether or not the second reel (middle reel 3C) is stopped (S645).

S645において、メインCPU101が、第2リール(中リール3C)の停止時であると判別したとき(S645がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S645において、メインCPU101が、第2リール(中リール3C)の停止時でないと判別したとき(S645がNO判定の場合)、メインCPU101は、第3リール図柄配置テーブル(図132A参照)をセットする(S646)。この処理では、S644の処理でセットされた第2リール図柄配置テーブルが、第3リール図柄配置テーブルで上書きされる。 When the main CPU 101 determines in S645 that the second reel (middle reel 3C) is stopped (if determined as YES in S645), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines in S645 that the second reel (middle reel 3C) is not stopped (NO determination in S645), the main CPU 101 sets the third reel symbol arrangement table (see FIG. 132A) (S646). In this process, the second reel symbol arrangement table set in the process of S644 is overwritten with the third reel symbol arrangement table.

S646の処理後、又は、S643或いはS645がYES判定の場合、メインCPU101は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブルを取得する(S647)。例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、メインCPU101は、図130B中のアドレス「dR1_SVN1」~アドレス「dR1_SVN2-1」の範囲のブロックに規定された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After the process of S646, or when the determination in S643 or S645 is YES, the main CPU 101 performs a symbol check process at the time of execution of the stop operation for the reel to be stopped, and acquires a symbol corresponding winning operation table corresponding to the symbol acquired by the symbol check process (S647). For example, when the first reel (left reel 3L) is stopped and the symbol positioned on the activated line at the time of the stop operation is "White 7", the main CPU 101 acquires the head address of the symbol-corresponding winning operation table defined in the block ranging from address "dR1_SVN1" to address "dR1_SVN2-1" in FIG. 130B.

次いで、メインCPU101は、入賞作動フラグ格納領域をセットする(S648)。次いで、メインCPU101は、図101で説明した圧縮データ格納処理を行う(S649)。この処理では、メインCPU101は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送(展開)する処理を行う。 Next, the main CPU 101 sets a winning operation flag storage area (S648). Next, the main CPU 101 performs the compressed data storage process described with reference to FIG. 101 (S649). In this process, the main CPU 101 mainly transfers (expands) the winning operation flag data that can be won, which is stored in the symbol-based winning operation table, to the corresponding storage area in the winning operation flag storage area.

例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合には、入賞可能な図柄組合せ(コンビネーション)は、図28~図30に示すように、第2格納領域に規定されるコンビネーション名称「C_2nd_A_01」、「C_2nd_A_01」及び「C_SP1_01」、第3格納領域に規定されるコンビネーション名称「C_9枚C_01」~「C_9枚C_03」、「C_9枚C_07」~「C_9枚C_09」及び「C_9枚E_01」、第4格納領域に規定されるコンビネーション名称「C_RB役A_01」、「C_RB役A_02」、「C_RB役B_01」~「C_RB役B_04」、「C_RB役C_01」及び「C_RB役C_02」、第6格納領域に規定されるコンビネーション名称「C_リーチ目リプC_01」~「C_リーチ目リプC_03」、「C_リーチ目リプD_01」、「C_リーチ目リプD_02」及び「C_リーチ目リプE_01」、並びに、第10格納領域に規定されるコンビネーション名称「C_BB1」である。 For example, when the first reel (left reel 3L) is stopped and the symbol positioned on the activated line at the time of the stop operation is "White 7", the winning symbol combinations are, as shown in FIGS. _9 cards C_01" to "C_9 cards C_03", "C_9 cards C_07" to "C_9 cards C_09" and "C_9 cards E_01", combination names defined in the fourth storage area "C_RB role A_01", "C_RB role A_02", "C_RB role B_01" to "C_RB role B_04", "C_RB role C_01" and ``C_RB role C_02'', the combination names ``C_reach lip C_01'' to ``C_reach ``lip C_03'' defined in the sixth storage area, ``C_reach th lip D_01'', ``C_reach th rip D_02'' and ``C_reach th rip E_01'', and the combination name ``C_BB1'' defined in the tenth storage area.

この場合、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第1ブロック(第0~第7格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+1」に格納されている1バイトの指定データ「01011100B」により指定される(図130B中のコメント「格納領域 +2, +3, +4, +6」欄参照)。また、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第2ブロック(第8~第11格納領域)の格納先は、図130Bに示すテーブル内のアドレス「dR1_SVN1+6」に格納されている1バイトの指定データ「10000000B」により指定される(図130B中のコメント「格納領域 +10」欄参照)。 In this case, the storage location of the first block (0th to 7th storage areas) of the winning operation flag data that can be won stored in the symbol-based winning operation table is specified by the 1-byte specification data "01011100B" stored at the address "dR1_SVN1+1" in the table shown in FIG. Also, the storage destination of the second block (8th to 11th storage areas) of the winning operation flag data that can be won stored in the symbol-based winning operation table is specified by the 1-byte specification data "10000000B" stored at the address "dR1_SVN1+6" in the table shown in FIG. 130B (see the comment "storage area +10" column in FIG. 130B).

なお、本実施形態では、第1ブロックの指定データのビット0~ビット7が、格納先として、それぞれ第1ブロックの第0~第7格納領域を指定するビットであり、第2ブロックの指定データのビット0~ビット3が、格納先として、それぞれ第2ブロックの第8~第11格納領域を指定するビットである。そして、各ブロックの1バイトの指定データでは、入賞作動フラグデータの格納先となる入賞作動フラグ格納領域内の格納領域に対応するビットに「1」が格納される。 In this embodiment, bits 0 to 7 of the designated data for the first block are bits for designating the 0th to 7th storage areas of the first block, respectively, and bits 0 to 3 of the designated data for the second block are bits for designating the 8th to 11th storage areas of the second block, respectively. Then, in the 1-byte designation data of each block, "1" is stored in the bit corresponding to the storage area in the winning operation flag storage area, which is the storage destination of the winning operation flag data.

それゆえ、例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「白7」である場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+2」に格納されている入賞作動フラグデータ「00010000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第2格納領域に転送され、アドレス「dR1_SVN1+3」に格納されている入賞作動フラグデータ「00100000B」又は「00000100B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第3格納領域に転送される。また、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+4」に格納されている入賞作動フラグデータ「10000000B」、「01000000B」又は「00100000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第4格納領域に転送され、アドレス「dR1_SVN1+5」に格納されている入賞作動フラグデータ「00100000B」、「00010000B」又は「00001000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第6格納領域に転送される。さらに、この場合、S649の処理において、図130Bに示すテーブル内のアドレス「dR1_SVN1+8」に格納されている入賞作動フラグデータ「10000000B」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第10格納領域に転送される。 Therefore, for example, when the first reel (left reel 3L) is stopped and the symbol positioned on the activated line at the time of the stop operation is "White 7", in the process of S649, the winning operation flag data "00010000B" or "00000100B" stored at the address "dR1_SVN1+2" in the table shown in FIG. The winning operation flag data "00100000B" or "00000100B" transferred to the storage area and stored at the address "dR1_SVN1+3" is transferred from the symbol-based winning operation table to the third storage area in the winning operation flag storage area. In this case, in the process of S649, the winning operation flag data "10000000B", "01000000B" or "00100000B" stored at the address "dR1_SVN1+4" in the table shown in FIG. Winning operation flag data "00100000B", "00010000B" or "00001000B" is transferred from the symbol corresponding winning operation table to the sixth storage area in the winning operation flag storage area. Further, in this case, in the process of S649, the winning operation flag data "10000000B" stored at the address "dR1_SVN1+8" in the table shown in FIG. 130B is transferred from the symbol-based winning operation table to the tenth storage area in the winning operation flag storage area.

S649の処理後、メインCPU101は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長(本実施形態では12バイト)をセットする(S650)。そして、S650の処理後、メインCPU101は、図柄コード取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS626に移す。 After the process of S649, the main CPU 101 sets the winning operation flag storage area updated by the compressed data storing process, sets the symbol code storage area, and sets the data length (12 bytes in this embodiment) of the winning operation flag storage area (S650). After the process of S650, the main CPU 101 ends the symbol code acquisition process, and shifts the process to S626 of the attraction priority storage process (see FIG. 126).

本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインCPU101が、図129のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S649の圧縮データ格納処理は、メインCPU101が図129中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol code acquisition process is performed as described above. The symbol code acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the compressed data storage process of S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図129中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ(圧縮データ)が、入賞作動フラグ格納領域に展開(コピー)される。 The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above, and when the source code "CALLF SB_BTEP_00" in FIG. 129 is executed, the process jumps to the address specified by "SB_BTEP_00" to start the compressed data storage process. In this compressed data storage process, as described above, the winning actuation flag data (compressed data) stored in the symbol-corresponding winning actuation flag table of each reel is expanded (copied) to the winning actuation flag storage area.

なお、本実施形態では、上述した図柄コード取得処理中のS647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In this embodiment, the compression/decompression process of the data related to the winning is performed according to the processing procedure described in S647 to S649 during the above-described pattern code acquisition process, and the dedicated instruction code for the main CPU 101 is used in this process.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレス「SB_BTEP_00」は、図97で説明した図柄設定処理中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、S649及びS330の両処理において、圧縮データ格納処理のソースプログラムが共有化(モジュール化)されている。この場合、S649及びS330の両処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this embodiment, the jump destination address "SB_BTEP_00" specified by the "CALLF" command in the compressed data storage process of S649 during the symbol code acquisition process is the same as the jump destination address specified by the "CALLF" command in the compressed data storage process of S330 during the symbol setting process described with reference to FIG. That is, in this embodiment, the source program for executing the compressed data storage process performed in the symbol code acquisition process is the same as the source program for executing the compressed data storage process performed in the symbol setting process, and the source program for the compressed data storage process is shared (modularized) in both the processes of S649 and S330. In this case, there is no need to provide a separate source program for the compressed data storage process in both the processes of S649 and S330, so the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[論理積演算処理]
次に、図133を参照して、例えば、引込優先順位格納処理(図126参照)中のS626で行う論理積演算処理について説明する。図133は、論理積演算処理の手順を示すフローチャートである。なお、図133に示す論理積演算処理は、引込優先順位格納処理(図126参照)中のS626だけでなく、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687においても実行される。
[Logical product operation processing]
Next, with reference to FIG. 133, for example, the AND operation processing performed at S626 during the attraction priority storage processing (see FIG. 126) will be described. FIG. 133 is a flow chart showing the procedure of logical product operation processing. 133 is executed not only in S626 during the attraction priority storage process (see FIG. 126) but also in S687 during the attraction priority acquisition process (see FIGS. 134 and 135 described later).

引込優先順位格納処理(図126参照)中のS626で実行される論理積演算処理において、論理積演算される2つのデータは、上述した図柄コード取得処理中のS650でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のS650でセットされたデータ長(12バイト)のバイト数「12」が後述の「論理積回数」に対応する。 In the AND operation process executed at S626 in the attraction priority storage process (see FIG. 126), the two data to be ANDed are the data in the winning operation flag storage area and the data in the symbol code storage area set at S650 in the above-described symbol code acquisition process. The former data corresponds to "logical product target data" described later, and the latter data corresponds to "logical product source data" described later. Also, in this case, the number of bytes "12" of the data length (12 bytes) set in S650 during the pattern code acquisition process corresponds to the "number of logical products" described later.

一方、後述の引込優先順位取得処理(後述の図134及び図135参照)中のS687で実行される論理積演算処理において、論理積演算される2つのデータは、当り(引込)要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図136B中に記載のRT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」が後述の「論理積回数」に対応する。 On the other hand, in the logical AND operation process executed in S687 in the attraction priority acquisition process (see FIGS. 134 and 135 described later), the two pieces of data subjected to the logical AND operation are the data in the win (attraction) request flag storage area and the data in the winning operation flag storage area. The former data corresponds to "logical product target data" described later, and the latter data corresponds to "logical product source data" described later. In this case, the number of bytes "1" of the data length (1 byte) of the RT operation combination display flag described later in FIG. 136B corresponds to the "number of logical products" described later.

まず、メインCPU101は、論理積元データ(例えば、図柄コード格納領域のデータ)を取得する(S661)。次いで、メインCPU101は、論理積元データと論理積先データ(例えば、入賞作動フラグ格納領域のデータ)との論理積演算を行い、その演算結果を論理積先データとして保存する(S662)。 First, the main CPU 101 acquires logical product source data (for example, data in the pattern code storage area) (S661). Next, the main CPU 101 performs a logical product operation on the logical product source data and the logical product destination data (for example, the data in the winning operation flag storage area), and stores the operation result as the logical product destination data (S662).

次いで、メインCPU101は、取得する論理積元データのアドレスを1加算する(S663)。次いで、メインCPU101は、参照する論理積先データのアドレスを1加算する(S664)。 Next, the main CPU 101 adds 1 to the address of the logical product source data to be acquired (S663). Next, the main CPU 101 adds 1 to the address of the logical product destination data to be referenced (S664).

次いで、メインCPU101は、論理積回数を1減算する(S665)。次いで、メインCPU101は、論理積回数が「0」であるか否かを判別する(S666)。 Next, the main CPU 101 subtracts 1 from the number of ANDs (S665). Next, the main CPU 101 determines whether or not the number of logical products is "0" (S666).

S666において、メインCPU101が、論理積回数が「0」でないと判別したとき(S666がNO判定の場合)、メインCPU101は、処理をS661の処理に戻し、S661以降の処理を繰り返す。一方、S666において、メインCPU101が、論理積回数が「0」であると判別したとき(S666がYES判定の場合)、メインCPU101は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理(図126参照)のS627に移す。 In S666, when the main CPU 101 determines that the number of ANDs is not "0" (NO determination in S666), the main CPU 101 returns the process to S661, and repeats the processes after S661. On the other hand, when the main CPU 101 determines in S666 that the number of logical products is "0" (if the determination in S666 is YES), the main CPU 101 ends the logical product operation processing, and shifts the processing to S627 of the attraction priority storage processing (see FIG. 126), for example.

[引込優先順位取得処理]
次に、図134~図137を参照して、引込優先順位格納処理(図126参照)中のS627で行う引込優先順位取得処理について説明する。なお、図134及び図135は、引込優先順位取得処理の手順を示すフローチャートである。図136Aは、引込優先順位取得処理中の後述のS680~S683の処理を実行するためのソースプログラムの一例を示す図であり、図136Bは、引込優先順位取得処理中の後述のS686の処理を実行するためのソースプログラムの一例を示す図であり、図136Cは、引込優先順位取得処理中の後述のS687の処理を実行するためのソースプログラムの一例を示す図である。また、図137は、引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。
[Priority Acquisition Processing]
Next, with reference to FIGS. 134 to 137, the attraction priority acquisition process performed in S627 during the attraction priority storage process (see FIG. 126) will be described. 134 and 135 are flowcharts showing the procedure of the attraction priority acquisition process. 136A is a diagram showing an example of a source program for executing the processes of S680 to S683 described later during the priority attraction acquisition process, FIG. 136B is a diagram showing an example of the source program for executing the process of S686 described later during the priority attraction acquisition process, and FIG. 136C is a diagram showing an example of the source program for executing the process of S687 described later during the priority attraction acquisition process. Also, FIG. 137 is a diagram showing an example of the configuration of the attraction priority order table that is actually referred to on the source program of the attraction priority order acquisition process.

まず、メインCPU101は、右リール3R(特定の表示列)のチェック時であるか否かを判別する(S671)。 First, the main CPU 101 determines whether or not it is time to check the right reel 3R (specific display row) (S671).

S671において、メインCPU101が、右リール3Rのチェック時でないと判別したとき(S671がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S671において、メインCPU101が、右リール3Rのチェック時であると判別したとき(S671がYES判定の場合)、メインCPU101は、内部当籤役に係る図柄組合せ(入賞役)に「ANY役」(所定の図柄の組合せ)が含まれるか否かを判別する(S672)。なお、ここでいう「ANY役」とは、少なくとも右リール3Rの停止図柄に関係なく入賞が確定する役(少なくとも右リール3Rの停止図柄が任意の図柄である入賞役)のことをいう。 In S671, when the main CPU 101 determines that it is not the time to check the right reel 3R (when the determination in S671 is NO), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, when the main CPU 101 determines in S671 that it is time to check the right reel 3R (if the determination in S671 is YES), the main CPU 101 determines whether or not the symbol combination (winning combination) related to the internal winning combination includes an "ANY combination" (predetermined combination of symbols) (S672). The term "ANY combination" as used herein refers to a winning combination in which the winning is determined regardless of at least the stopped symbol on the right reel 3R (at least the winning combination in which the stopped symbol on the right reel 3R is an arbitrary symbol).

S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれないと判別したとき(S672がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれると判別したとき(S672がYES判定の場合)、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応する格納領域をマスクする(S673)。具体的には、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応するビットに「1」をセットする。 In S672, when the main CPU 101 determines that the symbol combination related to the internal winning combination does not include the "ANY combination" (NO determination in S672), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, when the main CPU 101 determines in S672 that the symbol combination related to the internal winning combination includes the "ANY combination" (if the determination in S672 is YES), the main CPU 101 masks the storage area corresponding to the "ANY combination" in the winning operation flag storage area (S673). Specifically, the main CPU 101 sets "1" to the bit corresponding to the "ANY combination" in the winning operation flag storage area.

S673の処理後、又は、S671或いはS672がNO判定の場合、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスとして、その最後尾の格納領域のアドレスに「1」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長(入賞作動フラグ格納領域のデータ長:本実施形態では、12バイト)をセットする(S674)。次いで、メインCPU101は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する(S675)。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域(図33参照)を参照することにより取得される。 After the processing of S673, or when the determination in S671 or S672 is NO, the main CPU 101 sets an address obtained by adding "1" to the address of the last storage area as the address of the winning operation flag storage area (see FIGS. 28 to 30), sets stop prohibition data, and sets the winning operation flag data length (the data length of the winning operation flag storage area: 12 bytes in this embodiment) (S674). Next, the main CPU 101 acquires the value of the stock button actuation counter and the stop button actuation state (S675). The stop button actuation counter is a counter for managing the number of stop buttons for which stop operations have been detected. Also, the stop button operating state is acquired by referring to the operation stop button storage area (see FIG. 33).

次いで、メインCPU101は、セットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S676)。次いで、メインCPU101は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域(図28~図30参照)とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する(S677)。 Next, the main CPU 101 subtracts 1 from the set winning operation flag storage area address (renews it by 1) (S676). Next, the main CPU 101 generates winning request flag data from the set winning operation flag storage area and the corresponding winning request flag storage area (see FIGS. 28 to 30), and generates a prohibited winning operation position based on the generated winning request flag data (S677).

次いで、メインCPU101は、停止操作位置が禁止入賞作動位置であるか否かを判別する(S678)。 Next, the main CPU 101 determines whether or not the stop operation position is the prohibited winning operation position (S678).

S678において、メインCPU101が、停止操作位置が禁止入賞作動位置でないと判別したとき(S678がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S678において、メインCPU101が、停止操作位置が禁止入賞作動位置であると判別したとき(S678がYES判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第3停止の値であるか否かを判別する(S679)。 In S678, when the main CPU 101 determines that the stop operation position is not the prohibited winning operation position (if the determination in S678 is NO), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S678 that the stop operation position is the prohibited winning operation position (if determined as YES in S678), the main CPU 101 determines whether the value of the stop button actuation counter is the third stop value (S679).

S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値であると判別したとき(S679がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値でないと判別したとき(S679がNO判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第2停止の値であるか否かを判別する(S680)。 When the main CPU 101 determines in S679 that the value of the stop button actuation counter is the third stop value (if YES in S679), the main CPU 101 performs the processing of S705, which will be described later. On the other hand, when the main CPU 101 determines in S679 that the value of the stop button actuation counter is not the value for the third stop (NO in S679), the main CPU 101 determines whether the value of the stop button actuation counter is the value for the second stop (S680).

S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値でないと判別したとき(S680がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値であると判別したとき(S680がYES判定の場合)、メインCPU101は、右リール3Rの停止後であるか否かを判別する(S681)。 When the main CPU 101 determines in S680 that the value of the stop button actuation counter is not the second stop value (NO determination in S680), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S680 that the value of the stop button actuation counter is the second stop value (if YES in S680), the main CPU 101 determines whether or not the right reel 3R has stopped (S681).

S681において、メインCPU101が、右リール3Rの停止後であると判別したとき(S681がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S681において、メインCPU101が、右リール3Rの停止後でないと判別したとき(S681がNO判定の場合)、メインCPU101は、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないか否か(内部当籤役に係る図柄組合せ(入賞役)に「ANY役」が含まれないか否か)を判別する(S682)。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (if determined as YES in S681), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S681 that the right reel 3R has not been stopped (NO determination in S681), the main CPU 101 determines whether or not the win request flag is a flag that may be subject to interference by the "ANY combination" (whether or not the symbol combination (winning combination) related to the internal winning combination does not include the "ANY combination") (S682).

S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないと判別したとき(S682がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグであると判別したとき(S682がNO判定の場合)、メインCPU101は、現チェックが「ANY役」を含む当り要求フラグのチェック時であるか否かを判別する(S683)。 In S682, when the main CPU 101 determines that the win request flag is not a flag that may cause interference of the "ANY combination" (if YES in S682), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S682 that the winning request flag is a flag that may be subject to interference by the "ANY combination" (if the determination in S682 is NO), the main CPU 101 determines whether or not the current check is the time of checking the winning request flag including the "ANY combination" (S683).

S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時であると判別したとき(S683がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。 In S683, when the main CPU 101 determines that the current check is the time of checking the win request flag including the "ANY combination" (if the determination in S683 is YES), the main CPU 101 performs the processing of S705, which will be described later.

一方、S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時でないと判別したとき(S683がNO判定の場合)、S678或いはS680がNO判定の場合、又は、S681或いはS682がYES判定の場合、メインCPU101は、入賞作動フラグデータ長を1減算する(S684)。次いで、メインCPU101は、入賞作動フラグデータ長が「0」であるか否かを判別する(S685)。 On the other hand, when the main CPU 101 determines in S683 that the current check is not the time of checking the winning request flag including the "ANY combination" (NO determination in S683), NO determination in S678 or S680, or YES determination in S681 or S682, the main CPU 101 subtracts 1 from the winning operation flag data length (S684). Next, the main CPU 101 determines whether or not the winning operation flag data length is "0" (S685).

S685において、メインCPU101が、入賞作動フラグデータ長が「0」でないと判別したとき(S685がNO判定の場合)、メインCPU101は、処理をS676の処理に戻し、S676以降の処理を繰り返す。 In S685, when the main CPU 101 determines that the winning operation flag data length is not "0" (NO determination in S685), the main CPU 101 returns the processing to S676, and repeats the processing after S676.

一方、S685において、メインCPU101が、入賞作動フラグデータ長が「0」であると判別したとき(S685がYES判定の場合)、メインCPU101は、停止制御用引込要求フラグ設定処理を行う(S686)。この処理は、メインCPU101により、図136Bのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図133で説明した論理積演算処理が行われる。なお、S686の処理内で実行される論理積演算処理では、上述のように、当り(引込)要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、RT作動組み合わせ表示フラグのデータ長(1バイト)のバイト数「1」がセットされる。RT作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、RT移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図28~図30に示すように格納領域11のみとなる。 On the other hand, when the main CPU 101 determines in S685 that the winning actuation flag data length is "0" (if determined as YES in S685), the main CPU 101 performs stop control pull-in request flag setting processing (S686). This process is performed by the main CPU 101 sequentially executing each process defined in the source program of FIG. 136B. Therefore, in this process, the AND operation process described with reference to FIG. 133 is performed. In the logical product calculation process executed in the process of S686, as described above, the data in the winning (pull-in) request flag storage area is set to the "logical product target data", the data in the winning operation flag storage area is set to the "logical product source data", and the number of bytes "1" of the data length (1 byte) of the RT operation combination display flag is set to the "number of logical products". The RT operation combination display flag is a storage area in which a pattern combination related to RT transition is defined in the winning operation flag storage area, and in this embodiment, as shown in FIGS. 28 to 30, only the storage area 11.

次いで、メインCPU101は、引込優先順位テーブルアドレス格納領域を参照して、引込優先順位テーブルを取得する(S687)。この処理は、メインCPU101により、図136Cのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理では、現在セットされているアドレスに、引込優先順位データの初期値「1(001H)」が設定されるとともに、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」のいずれかとなるブロックに格納された引込優先順位テーブルが取得される。なお、図137に示す、先頭アドレスが「dPLVLTB00」~「dPLVLTB05」となるブロックに格納された引込優先順位テーブルは、それぞれ、図27に記載の引込優先順位テーブル番号「00」~「05」の引込優先順位テーブルに対応する。 Next, the main CPU 101 acquires the attraction priority table by referring to the attraction priority table address storage area (S687). This process is performed by the main CPU 101 sequentially executing each process defined in the source program of FIG. 136C. Therefore, in this process, the initial value of the attraction priority data "1 (001H)" is set to the currently set address, and the attraction priority table stored in the block whose top address is one of "dPLVLTB00" to "dPLVLTB05" shown in FIG. 137, the attraction priority tables stored in the blocks whose top addresses are "dPLVLTB00" to "dPLVLTB05" respectively correspond to the attraction priority table numbers "00" to "05" shown in FIG.

次いで、メインCPU101は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード(000H)であるか否かを判別する(S688)。 Next, the main CPU 101 determines whether or not the data in the attraction priority table stored at the currently set address is the end code (000H) (S688).

S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき(S688がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき(S688がNO判定の場合)、メインCPU101は、入賞作動フラグ格納領域をセットする(S689)。 In S688, when the main CPU 101 determines that the data in the attraction priority table stored at the currently set address is the end code (if YES in S688), the main CPU 101 performs the processing of S705, which will be described later. On the other hand, when the main CPU 101 determines in S688 that the data in the attraction priority table stored at the currently set address is not the end code (if the determination in S688 is NO), the main CPU 101 sets the winning operation flag storage area (S689).

次いで、メインCPU101は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する(S690)。次いで、メインCPU101は、引込優先順位テーブルのブロックカウンタをセットする(S691)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのブロックカウンタの値に「2」をセットする。 Next, the main CPU 101 acquires attraction priority data from the attraction priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the attraction priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter in the attraction priority table to "2".

次いで、メインCPU101は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S692)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのチェック回数に「8」(図137に示す引込優先順位テーブルに規定されているチェックデータのビット数)をセットする。 Next, the main CPU 101 sets the number of times the attraction priority table is checked, and adds 1 to the referred attraction priority table address (updates +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of checks in the attraction priority table to "8" (the number of bits of check data defined in the attraction priority table shown in FIG. 137).

次いで、メインCPU101は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータ(図137参照)を取得し、チェックデータからチェックビットを抽出する(S693)。なお、本実施形態では、ここで抽出するチェックビットは、チェックデータのビット0に対応する。例えば、S690の処理において、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルから引込優先順位データ「03EH」が取得された場合、S693の処理では、チェックデータとして「10001000B」が取得され、チェックビットの値として「0」が抽出される。 Next, the main CPU 101 acquires the check data (see FIG. 137) based on the updated attraction priority table address, and extracts the check bit from the check data (S693). In this embodiment, the check bit extracted here corresponds to bit 0 of the check data. For example, in the process of S690, when the attraction priority data "03EH" is obtained from the attraction priority table defined in the block whose top address is "dPLVLTB00", in the process of S693, "10001000B" is obtained as the check data and "0" is extracted as the value of the check bit.

次いで、メインCPU101は、抽出されたチェックビットの値が「1」であるか否かを判別する(S694)。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).

S694において、メインCPU101が、抽出されたチェックビットの値が「1」でないと判別したとき(S694がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S694において、メインCPU101が、抽出されたチェックビットの値が「1」であると判別したとき(S694がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データ(図137中の「フラグ判定データ」)を取得する(S695)。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (NO determination in S694), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, when the main CPU 101 determines in S694 that the value of the extracted check bit is "1" (if the determination in S694 is YES), the main CPU 101 adds 1 to the address of the attraction priority table to be referred to (updated by +1), and based on the updated address, acquires determination data ("flag determination data" in FIG. 137) from the attraction priority table (S695).

次いで、メインCPU101は、S695で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する(S696)。この処理では、メインCPU101は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether or not the currently acquired winning actuation flag data is to be determined based on the determination data acquired in S695 (S696). In this processing, the main CPU 101 compares the currently acquired winning operation flag data with the determination data, determines whether or not the former corresponds to the latter, and determines that the currently acquired winning operation flag data is to be determined when the former corresponds to the latter.

S696において、メインCPU101が、入賞作動フラグデータが判定対象でないと判別したとき(S696がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S696において、メインCPU101が、入賞作動フラグデータが判定対象であると判別したとき(S696がYES判定の場合)、メインCPU101は、引込優先順位データの更新処理を行う(S697)。この処理では、メインCPU101は、S697で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新(上書き)する。 In S696, when the main CPU 101 determines that the winning actuation flag data is not subject to determination (if NO in S696), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, when the main CPU 101 determines in S696 that the winning actuation flag data is to be determined (if determined as YES in S696), the main CPU 101 updates the attraction priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set attraction priority data with the attraction priority data associated with the determination data acquired in S697.

次いで、メインCPU101は、チェックデータの更新処理を行う(S698)。この処理では、メインCPU101は、チェックデータを1ビットだけ右方向(ビット7からビット0に向かう方向)にシフトする。なお、この処理において、シフト後のチェックデータのビット7には、「0」がセットされる。 Next, the main CPU 101 performs check data update processing (S698). In this process, the main CPU 101 shifts the check data rightward by 1 bit (in the direction from bit 7 to bit 0). In this process, bit 7 of the shifted check data is set to "0".

S698の処理後、又は、S694或いはS696がNO判定の場合、メインCPU101は、チェックデータにチェック対象のビット(「1」がセットされているビット)があるか否かを判別する(S699)。 After the process of S698, or when the determination in S694 or S696 is NO, the main CPU 101 determines whether or not there is a bit to be checked (a bit set to "1") in the check data (S699).

S699において、メインCPU101が、チェックデータにチェック対象のビットがないと判別したとき(S699がNO判定の場合)、メインCPU101は、後述のS702の処理を行う。一方、S699において、メインCPU101が、チェックデータにチェック対象のビットがあると判別したとき(S699がYES判定の場合)、メインCPU101は、チェックする入賞作動フラグ格納領域のアドレスを1加算(+1更新)し、チェック回数を1減算する(S700)。 When the main CPU 101 determines in S699 that there is no bit to be checked in the check data (NO in S699), the main CPU 101 performs the processing of S702, which will be described later. On the other hand, when the main CPU 101 determines in S699 that there is a bit to be checked in the check data (if the determination in S699 is YES), the main CPU 101 adds 1 to the address of the winning operation flag storage area to be checked (updates +1) and subtracts 1 from the number of checks (S700).

次いで、メインCPU101は、チェック回数が「0」であるか否かを判別する(S701)。S701において、メインCPU101が、チェック回数が「0」でないと判別したとき(S701がNO判定の場合)、メインCPU101は、処理をS698の処理に戻し、S698以降の処理を繰り返す。 Next, the main CPU 101 determines whether or not the number of checks is "0" (S701). In S701, when the main CPU 101 determines that the number of checks is not "0" (NO determination in S701), the main CPU 101 returns the process to S698, and repeats the processes after S698.

一方、S701において、メインCPU101が、チェック回数が「0」であると判別したとき(S701がYES判定の場合)、メインCPU101は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「8」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を1減算する(S702)。次いで、メインCPU101は、ブロックカウンタの値が「0」であるか否かを判別する(S703)。 On the other hand, when the main CPU 101 determines in S701 that the number of checks is "0" (if the determination in S701 is YES), the main CPU 101 adds the initial value "8" of the number of checks to the address of the winning operation flag storage area currently being referred to, updates the address of the winning operation flag storage area, and subtracts 1 from the value of the block counter (S702). Next, the main CPU 101 determines whether or not the value of the block counter is "0" (S703).

S703において、メインCPU101が、ブロックカウンタの値が「0」でないと判別したとき(S703がNO判定の場合)、メインCPU101は、処理をS692の処理に戻し、S692以降の処理を繰り返す。 When the main CPU 101 determines in S703 that the value of the block counter is not "0" (NO in S703), the main CPU 101 returns the process to S692, and repeats the processes from S692.

一方、S703において、メインCPU101が、ブロックカウンタの値が「0」であると判別したとき(S703がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S704)。例えば、現在参照している引込優先順位テーブルが、先頭アドレスが「dPLVLTB00」であるブロックに規定された引込優先順位テーブルである場合、この処理により、参照する引込優先順位テーブルが、先頭アドレスが「dPLVLTB01」であるブロックに規定された引込優先順位テーブルに変更される。そして、S704の処理後、メインCPU101は、処理をS688の処理に戻し、S688以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S703 that the value of the block counter is "0" (if the determination in S703 is YES), the main CPU 101 adds 1 (updates +1) to the address of the attraction priority table to be referred to (S704). For example, when the currently referenced attraction priority table is the attraction priority table defined in the block whose top address is "dPLVLTB00", this processing changes the attraction priority table to be referred to the attraction priority table defined for the block whose top address is "dPLVLTB01". After the process of S704, the main CPU 101 returns the process to the process of S688, and repeats the processes after S688.

ここで再度、S679、S683又はS688の処理に戻って、S679、S683又はS688がYES判定の場合、メインCPU101は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする(S705)。なお、S679又はS683がYES判定の場合、メインCPU101は、最終的な引込優先順位データとして「0(00H)」をセットする。この場合、引込優先順位データ「0(00H)」にはエンドコードが割り付けられているので、引込データ無し(停止禁止)がセットされる。そして、S705の処理後、メインCPU101は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理(図126参照)のS628に移す。 Here, returning to the process of S679, S683 or S688 again, if the determination in S679, S683 or S688 is YES, the main CPU 101 sets the attraction ranking data set at this time as the final attraction priority ranking data (S705). If S679 or S683 is determined to be YES, the main CPU 101 sets "0 (00H)" as final attraction priority data. In this case, since the end code is assigned to the attraction priority data "0 (00H)", no attraction data (stop prohibited) is set. After the process of S705, the main CPU 101 ends the attraction priority acquisition process and shifts the process to S628 of the attraction priority storage process (see FIG. 126).

本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のS680~S683の「ANY役」の引込優先対応処理は、メインCPU101が、図136Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S683の判定処理は、ソースプログラム上において、「JCP」命令(所定の判定命令)により実行される。なお、「JCP」命令は、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 In this embodiment, the attraction priority order acquisition process is performed as described above. The attraction priority handling process for "ANY combination" in S680 to S683 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 136A. Among them, for example, the judgment processing of S683 is executed by a "JCP" instruction (predetermined judgment instruction) on the source program. The "JCP" instruction is an instruction for executing an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101. FIG.

ソースプログラム上において、例えば、ソースコード「JCP cc,A,n,e」が実行されると、Aレジスタの内容(格納データ)と、整数nとを比較し、その比較結果が、ccの条件となれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JCP」命令の「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される(図11参照)。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。また、例えば、ccに「Z」が指定されていれば、ccの条件はゼロフラグが「1」(オン状態)であることを意味し、ccに「NZ」が指定されていれば、ccの条件はゼロフラグが「0」(オフ状態)であることを意味する。 For example, when the source code "JCP cc, A, n, e" is executed on the source program, the contents of the A register (stored data) are compared with the integer n, and if the comparison result satisfies the condition of cc, the process is jumped to the address specified by e. It should be noted that either the state of the carry flag or the state of the zero flag in the flag register F is designated as the "condition of cc" of the "JCP" instruction (see FIG. 11). For example, if "C" is specified for cc, the cc condition means that the carry flag is "1" (on state), and if "NC" is specified for cc, the cc condition means that the carry flag is "0" (off state). Also, for example, if "Z" is specified for cc, the cc condition means that the zero flag is "1" (on state), and if "NZ" is specified for cc, the cc condition means that the zero flag is "0" (off state).

「ANY役」の引込優先対応処理のソースプログラム上において、図136Aに示すように、「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができる(アドレス設定に係る命令を別途設ける必要がなくなる)ので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 As shown in FIG. 136A, if the "JCP" instruction is used in the source program of the attraction priority handling process for the "ANY role", the instruction related to address setting can be omitted (there is no need to separately provide an instruction relating to address setting).

また、上述した引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理は、メインCPU101が、図136Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。S686の停止制御用引込要求フラグ設定処理では、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 The stop control attraction request flag setting process of S686 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 136B. In the stop control pull-in request flag setting process of S686, as shown in FIG. 136B, the “LDQ” instruction and the “CALLF” instruction that specify the address using the Q register (extended register), which are the instruction codes dedicated to the main CPU 101, are used.

それゆえ、S686の停止制御用引込要求フラグ設定処理において、Qレジスタ(拡張レジスタ)を用いた「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed by using the "LDQ" instruction using the Q register (extended register) in the stop control pull-in request flag setting process of S686. In this case, it is possible to omit an instruction related to address setting in the source program, and reduce the capacity of the source program (capacity used in the main ROM 102). Also, the "CALLF" instruction is a 2-byte instruction code as described above. Therefore, by using these dedicated instruction codes for the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized.

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレス「SB_DAND_00」は、上記図126で説明した引込優先順位格納処理中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のS626で行う論理積演算処理を実行するためのソースプログラムと同じであり、S686及びS626の両処理において、論理積演算処理のソースプログラムが共有化(モジュール化)されている。この場合、S686及びS626の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in the present embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the jump destination address "SB_DAND_00" specified by the "CALLF" instruction for the logical AND operation process is the same as the jump destination address specified by the "CALLF" instruction in the AND operation process of S626 during the attraction priority order storage process described in FIG. 126 (see FIG. 127). That is, in the present embodiment, the source program for executing the AND operation processing performed in the stop control attraction request flag setting processing of S686 during the priority attraction order acquisition processing is the same as the source program for executing the AND operation processing performed in S626 during the attraction priority storage processing, and the source program for the AND operation processing is shared (modularized) in both the processing of S686 and S626. In this case, since there is no need to separately provide a source program for the AND operation processing in both the processing of S686 and S626, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理は、メインCPU101が、図136Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、S687の引込優先順位テーブルの取得処理では、図136Cに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が利用される。 The acquisition of the attraction priority table (see FIG. 137) in S687 during the above-described attraction priority acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 136C. Then, in the attraction priority table acquisition process of S687, as shown in FIG. 136C, the "LDQ" instruction, which is the instruction code dedicated to the main CPU 101 and specifies the address using the Q register (extension register), is used.

それゆえ、S687の引込優先順位テーブルの取得処理においても、「LDQ」命令の使用により、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 Therefore, even in the process of acquiring the attraction priority table in S687, by using the "LDQ" instruction, it is possible to omit the instruction related to the address setting on the source program. As a result, the acquisition processing of the attraction priority table can be made more efficient, and the capacity of the source program (used capacity of the main ROM 102) can be reduced.

上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, various instruction codes dedicated to the main CPU 101 are appropriately used in the above-described various processes during the priority attraction ranking acquisition process of the present embodiment, thereby realizing the efficiency of the corresponding processes and the reduction of the source program capacity. As a result, in the present embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and to reduce the capacity.

[リール停止制御処理]
次に、図138~図140を参照して、メインフロー(図82参照)中のS213で行うリール停止制御処理について説明する。なお、図138は、リール停止制御処理の手順を示すフローチャートである。図139は、リール停止制御処理中の後述のS711~S716の処理を実行するためのソースプログラムの一例を示す図であり、図140は、リール停止制御処理中の後述のS726の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, referring to FIGS. 138 to 140, the reel stop control process performed at S213 in the main flow (see FIG. 82) will be described. Note that FIG. 138 is a flow chart showing the procedure of the reel stop control process. FIG. 139 is a diagram showing an example of a source program for executing the processes of S711 to S716 which will be described later during the reel stop control process, and FIG. 140 is a diagram showing an example of the source program for executing the process of S726 which will be described later during the reel stop control process.

まず、メインCPU101は、リール停止可能信号OFF処理を行う(S711)。この処理では、メインCPU101は、主に、リール停止可能信号OFFデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。 First, the main CPU 101 performs reel stop possible signal OFF processing (S711). In this processing, the main CPU 101 mainly performs port output processing of reel stop possible signal OFF data. Also, this processing is performed using the non-regular work area of the main RAM 103 . Details of the reel stop possible signal OFF processing will be described later with reference to FIG. 141 described later.

次いで、メインCPU101は、全リールの回転速度が所定の一定速度に到達したか否か(「定速」になったか否か)を判別する(S712)。S712において、メインCPU101が、全リールの回転速度が「定速」になっていないと判別したとき(S712がNO判定の場合)、メインCPU101は、S712の処理を繰り返す。 Next, the main CPU 101 determines whether or not the rotational speeds of all the reels have reached a predetermined constant speed (whether or not they have reached a "constant speed") (S712). When the main CPU 101 determines in S712 that the rotation speeds of all the reels are not "constant speed" (NO determination in S712), the main CPU 101 repeats the processing of S712.

一方、S712において、メインCPU101が、全リールの回転速度が「定速」になったと判別したとき(S712がYES判定の場合)、メインCPU101は、リール停止可能信号ON処理を行う(S713)。この処理では、メインCPU101は、主に、リール停止可能信号ONデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号ON処理の詳細については、後述の図142を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotational speeds of all reels have become "constant speed" (if determined as YES in S712), the main CPU 101 performs reel stop possible signal ON processing (S713). In this processing, the main CPU 101 mainly performs port output processing of reel stop enable signal ON data. Also, this processing is performed using the non-regular work area of the main RAM 103 . Details of the reel stop enable signal ON process will be described later with reference to FIG. 142 described later.

次いで、メインCPU101は、有効なストップボタンが押されたか否かを判別する(S714)。 Next, the main CPU 101 determines whether or not a valid stop button has been pressed (S714).

S714において、メインCPU101が、有効なストップボタンが押されていないと判別したとき(S714がNO判定の場合)、メインCPU101は、処理をS713の処理に戻し、S713以降の処理を繰り返す。一方、S714において、メインCPU101が、有効なストップボタンが押されたと判別したとき(S714がYES判定の場合)、メインCPU101は、作動ストップボタン格納領域(図33参照)を更新し、ストップボタン未作動カウンタの値を1減算する(S715)。 In S714, when the main CPU 101 determines that an effective stop button has not been pressed (NO determination in S714), the main CPU 101 returns the process to S713, and repeats the processes after S713. On the other hand, when the main CPU 101 determines in S714 that a valid stop button has been pressed (if determined as YES in S714), the main CPU 101 updates the operation stop button storage area (see FIG. 33) and subtracts 1 from the value of the stop button non-operation counter (S715).

次いで、メインCPU101は、作動ストップボタンから検索対象リールを決定する(S716)。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス(先頭アドレス)セット処理も行われる(図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」参照)。 Next, the main CPU 101 determines a search target reel from the operation stop button (S716). Also, in this process, the address (head address) setting process of the reel control data storage area in which the reel control management information of the search target reel is stored is also performed (see the source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139).

次いで、メインCPU101は、リール停止可能信号OFF処理を行う(S717)。この処理は、上記S711と同様に、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図141を参照しながら後で説明する。次いで、メインCPU101は、図柄カウンタの値に基づいて停止開始位置をメインRAM103に格納する(S718)。 Next, the main CPU 101 performs reel stop possible signal OFF processing (S717). This process is performed using the non-regular work area of the main RAM 103, as in S711 above. Details of the reel stop possible signal OFF processing will be described later with reference to FIG. 141 described later. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).

次いで、メインCPU101は、リール停止選択処理を行う(S719)。詳細な説明は省略するが、この処理では、メインCPU101は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs reel stop selection processing (S719). Although detailed description is omitted, in this process, the main CPU 101 performs a process of selecting the number of sliding symbols.

次いで、メインCPU101は、停止開始位置と、S719で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインRAM103に格納する(S720)。この処理では、メインCPU101は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines the expected stop position based on the stop start position and the number of sliding symbols determined in S719, and stores the determined expected stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding symbols to the stop start position, and sets the addition result as the expected stop position.

次いで、メインCPU101は、図柄コード格納処理を実行する(S721)。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインCPU101は、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別する(S722)。この処理では、メインCPU101は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「0」であるときには、制御対象のリールが最終停止のリールであるとを判定する。 Next, the main CPU 101 executes pattern code storage processing (S721). In this process, the symbol code corresponding to the planned stop position is stored in the symbol code storage area. Next, the main CPU 101 determines whether or not the reel to be controlled is the final stop (third stop) reel (S722). In this processing, the main CPU 101 determines whether or not the reel to be controlled is the final stop (third stop) reel based on the value of the stop button non-actuated counter, and determines that the reel to be controlled is the final stopped reel when the value of the stop button non-actuated counter is "0".

S722において、メインCPU101が、制御対象のリールが最終停止のリールでないと判別したとき(S722がNO判定の場合)、メインCPU101は、制御変更処理を行う(S723)。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインCPU101は、図126で説明した引込優先順位格納処理を行う(S724)。 When the main CPU 101 determines in S722 that the reel to be controlled is not the reel to be finally stopped (NO in S722), the main CPU 101 performs control change processing (S723). In this processing, the stop information group used for stopping the reel is updated when the reel is at a specific stop position. Next, the main CPU 101 performs the attraction priority storing process described with reference to FIG. 126 (S724).

次いで、メインCPU101は、停止間隔残時間待機処理を行う(S725)。この処理では、メインCPU101は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、S725の処理後、メインCPU101は、処理をS711の処理に戻し、S711以降の処理を繰り返す。 Next, the main CPU 101 performs stop interval remaining time standby processing (S725). In this process, the main CPU 101 performs a standby process until a preset predetermined reel stop interval time elapses. After the process of S725, the main CPU 101 returns the process to the process of S711, and repeats the processes after S711.

ここで再度、S722の処理に戻って、S722において、メインCPU101が、制御対象のリールが最終停止のリールであると判別したとき(S722がYES判定の場合)、メインCPU101は、全リールの励磁が停止状態であるか否かを判別する(S726)。S726において、メインCPU101が、全リールの励磁が停止状態でないと判別したとき(S726がNO判定の場合)、メインCPU101は、S726の処理を繰り返す。 Here, returning to the processing of S722 again, when the main CPU 101 determines in S722 that the reel to be controlled is the reel that is finally stopped (if the determination in S722 is YES), the main CPU 101 determines whether or not the excitation of all reels is in a stopped state (S726). In S726, when the main CPU 101 determines that the excitation of all reels is not in a stopped state (when the determination in S726 is NO), the main CPU 101 repeats the processing of S726.

一方、S726において、メインCPU101が、全リールの励磁が停止状態であると判別したとき(S726がYES判定の場合)、メインCPU101は、第3停止操作されたストップボタンがオン状態のままである(ストップボタンが放されていない)か否かを判別する(S727)。S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままであると判別したとき(S727がYES判定の場合)、メインCPU101は、S727の処理を繰り返す。一方、S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままでないと判別したとき(S727がNO判定の場合)、メインCPU101は、リール停止制御処理を終了し、処理をメインフロー(図82参照)のS214に移す。 On the other hand, when the main CPU 101 determines in S726 that the excitation of all the reels is stopped (if the determination in S726 is YES), the main CPU 101 determines whether or not the stop button operated for the third stop remains on (the stop button is not released) (S727). In S727, when the main CPU 101 determines that the third stop button is still ON (if YES in S727), the main CPU 101 repeats the process of S727. On the other hand, when the main CPU 101 determines in S727 that the stop button operated for the third stop is not in the ON state (NO determination in S727), the main CPU 101 ends the reel stop control process, and shifts the process to S214 of the main flow (see FIG. 82).

本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のS711~S716の処理は、メインCPU101が、図139のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図139に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインCPU101専用命令コードである、例えば、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令や、「CALLF」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. The processing of S711 to S716 during the reel stop control processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As shown in FIG. 139, in the source program of the reel stop control process of the present embodiment, an instruction code dedicated to the main CPU 101, for example, an "LDQ" instruction or a "CALLF" instruction for specifying an address using a Q register (extension register) is used.

それゆえ、リール停止制御処理において、このようなメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such a dedicated instruction code for the main CPU 101 in the reel stop control process, the capacity of the source program for the reel control process can be reduced and the processing efficiency of the reel stop control process can be improved. That is, in the present embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity of the main control circuit 90, and utilize the free space of the main ROM 102, which is increased according to the reduced capacity, to enhance the game playability.

また、上述したリール停止制御処理中のS726の判定処理は、メインCPU101が、図140のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図140に示すように、ソースコード上では、「LDQ」命令、「ORQ」命令(所定の論理和演算命令)を用いて実行される。 Further, the determination processing of S726 during the reel stop control processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As shown in FIG. 140, this processing is executed using the "LDQ" instruction and the "ORQ" instruction (predetermined OR operation instruction) on the source code.

なお、「ORQ」命令は、論理和演算を行う命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ORQ (k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)と、Aレジスタの内容(格納データ)との論理和演算が行われ、その演算結果がAレジスタに記憶される。 The "ORQ" instruction is an instruction code for performing a logical sum operation, and is an instruction code dedicated to the main CPU 101 for specifying an address using the Q register (extended register). Then, for example, when the source code "ORQ (k)" is executed on the source program, the contents of the memory (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) and the contents of the A register (stored data) are logically summed, and the operation result is stored in the A register.

それゆえ、リール停止制御処理中のS726の判定処理において、まず、図140中のソースコード「LDQ A,(.LOW.wR1_TIM)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wR1_TIM」とで指定されるアドレスのメモリの内容(第1リールの励磁タイマー値)がAレジスタにロードされる。なお、本実施形態では、メインRAM103内における第1リールの励磁タイマー値が格納された領域のアドレスは、「F032h」である。そして、上述したS726の判定処理では、LDQ命令実行時に予めQレジスタに、アドレス「wR1_TIM(F032h)」の上位側アドレス値「F0h」がセットされ、kの値(直値)には、下位側アドレス値(「.LOW.wR2_TIM」=32h)が代入される。 Therefore, in the determination process of S726 during the reel stop control process, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. In this embodiment, the address of the area storing the excitation timer value of the first reel in the main RAM 103 is "F032h". In the determination process of S726 described above, the upper address value "F0h" of the address "wR1_TIM (F032h)" is set in the Q register in advance when the LDQ instruction is executed, and the lower address value (".LOW.wR2_TIM"=32h) is substituted for the value of k (immediate value).

次いで、図140中のソースコード「ORQ (.LOW.wR2_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第2リールの励磁タイマー値が格納された領域のアドレス「wR2_TIM(F03Dh)」の下位側アドレス値(3Dh)で指定されたアドレスのメモリの内容(第2リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値)との論理和演算が行われ、その演算結果(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)がAレジスタに記憶される。次いで、図140中のソースコード「ORQ (.LOW.wR3_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第3リールの励磁タイマー値が格納された領域のアドレス「wR3_TIM(F048h)」の下位側アドレス値(48h)で指定されたアドレスのメモリの内容(第3リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)との論理和演算が行われ、その演算結果(第1~第3リールの励磁タイマー値の合成結果)がAレジスタに記憶される。 Next, when the source code "ORQ (.LOW.wR2_TIM)" in FIG. 140 is executed, the stored data (F0h) of the Q register, the contents of the memory at the address specified by the lower address value (3Dh) of the address "wR2_TIM (F03Dh)" of the area where the excitation timer value of the second reel is stored (the excitation timer value of the second reel), and the contents of the A register (the excitation timer value of the first reel). A logical OR operation is performed, and the operation result (combined result of the excitation timer value of the first reel and the excitation timer value of the second reel) is stored in the A register. Next, when the source code "ORQ (.LOW.wR3_TIM)" in FIG. 140 is executed, the stored data (F0h) of the Q register, the contents of the memory at the address specified by the lower address value (48h) of the address "wR3_TIM (F048h)" of the area where the excitation timer value of the third reel is stored (the excitation timer value of the third reel), the contents of the A register (the excitation timer value of the first reel and the second The combined result of the excitation timer value of the reel) is performed, and the operation result (the combined result of the excitation timer value of the first to third reels) is stored in the A register.

上述のように、本実施形態では、リール(回胴)の停止状態のチェック処理において、Qレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが用いられる。それゆえ、これらのメインCPU101専用命令コードを用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the present embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) are used in the process of checking the stopped state of the reel (spindle). Therefore, by using these dedicated instruction codes for the main CPU 101, it is possible to directly access the main ROM 102, the main RAM 103, and the memory map I/O, and instructions related to address setting can be omitted from the source program, thereby reducing the capacity of the source program (capacity used by the main ROM 102). As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, various instruction codes dedicated to the main CPU 101 are appropriately used in the above-described various processes during the reel stop control process of the present embodiment, thereby realizing the efficiency of the corresponding processes and the reduction of the source program capacity. As a result, in the present embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and to reduce the capacity.

[リール停止可能信号OFF処理]
次に、図141を参照して、リール停止制御処理(図138参照)中のS711又はS717で行うリール停止可能信号OFF処理について説明する。なお、図141は、リール停止可能信号OFF処理の手順を示すフローチャートである。
[Reel stop possible signal OFF processing]
Next, referring to FIG. 141, the reel stop possible signal OFF processing performed at S711 or S717 during the reel stop control processing (see FIG. 138) will be described. Note that FIG. 141 is a flow chart showing the procedure of the reel stop possible signal OFF processing.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S731)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S732)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S732).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S733)。次いで、メインCPU101は、リール停止可能信号OFFデータのセット処理を行う(S734)。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs reel stop possible signal OFF data set processing (S734).

次いで、メインCPU101は、規定外ポート出力処理を行う(S735)。この処理では、メインCPU101は、リール停止可能信号OFFデータに基づいて、後述のOFF出力データ(出力オフモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Next, the main CPU 101 performs non-regular port output processing (S735). In this process, the main CPU 101 generates and outputs OFF output data (output OFF mode data), which will be described later, based on the reel stop enable signal OFF data. Note that this processing is performed using the non-standard work area of the main RAM 103 . The details of the non-regular port output processing will be described later with reference to FIG. 143 described later.

次いで、メインCPU101は、S733で退避させた全レジスタのデータを復帰させる(S736)。次いで、メインCPU101は、S731で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S737)。 Next, the main CPU 101 restores the data of all the registers saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area saved in S731 to the stack pointer (SP) (S737).

そして、S737の処理後、メインCPU101は、リール停止可能信号OFF処理を終了する。この際、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS711の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS712の処理に移す。一方、実行したリール停止可能信号OFF処理がリール停止制御処理(図138参照)中のS717の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS718の処理に移す。 After the process of S737, the main CPU 101 ends the reel stop possible signal OFF process. At this time, if the executed reel stop possible signal OFF process is the process of S711 during the reel stop control process (see FIG. 138), the main CPU 101 shifts the process to the process of S712 during the reel stop control process. On the other hand, when the executed reel stop possible signal OFF process is the process of S717 during the reel stop control process (see FIG. 138), the main CPU 101 shifts the process to the process of S718 during the reel stop control process.

[リール停止可能信号ON処理]
次に、図142を参照して、リール停止制御処理(図138参照)中のS713で行うリール停止可能信号ON処理について説明する。なお、図142は、リール停止可能信号ON処理の手順を示すフローチャートである。
[Reel stop possible signal ON processing]
Next, with reference to FIG. 142, the reel stop possible signal ON process performed at S713 during the reel stop control process (see FIG. 138) will be described. Note that FIG. 142 is a flow chart showing the procedure of the reel stop possible signal ON process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S741)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S742)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S742).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S743)。次いで、メインCPU101は、作動ストップボタン格納領域(図33参照)を参照し、ストップボタン状態を取得する(S744)。次いで、メインCPU101は、リール停止可能信号ONデータのセット処理を行う(S745)。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 refers to the operation stop button storage area (see FIG. 33) and acquires the stop button state (S744). Next, the main CPU 101 performs processing for setting reel stop enable signal ON data (S745).

次いで、メインCPU101は、規定外ポート出力処理を行う(S746)。この処理では、メインCPU101は、リール停止可能信号ONデータに基づいて、後述のON出力データ(出力オンモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図143を参照しながら後で説明する。 Next, the main CPU 101 performs non-regular port output processing (S746). In this process, the main CPU 101 generates and outputs ON output data (output ON mode data), which will be described later, based on the reel stop enable signal ON data. Note that this processing is performed using the non-standard work area of the main RAM 103 . The details of the non-regular port output processing will be described later with reference to FIG. 143 described later.

次いで、メインCPU101は、S743で退避させた全レジスタのデータを復帰させる(S747)。次いで、メインCPU101は、S741で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S748)。そして、S748の処理後、メインCPU101は、リール停止可能信号ON処理を終了し、処理をリール停止制御処理(図138参照)中のS714の処理に移す。 Next, the main CPU 101 restores the data of all the registers saved in S743 (S747). Next, the main CPU 101 sets the address of the stack area saved in S741 to the stack pointer (SP) (S748). After the process of S748, the main CPU 101 ends the reel stop possible signal ON process, and shifts the process to the process of S714 in the reel stop control process (see FIG. 138).

[規定外ポート出力処理]
次に、図143及び図144を参照して、リール停止可能信号OFF処理(図141参照)中のS735及びリール停止可能信号ON処理(図142参照)中のS746で行う規定外ポート出力処理について説明する。なお、図143は、規定外ポート出力処理の手順を示すフローチャートである。また、図144は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Unspecified port output processing]
Next, with reference to FIGS. 143 and 144, the non-regular port output processing performed at S735 during reel stop possible signal OFF processing (see FIG. 141) and at S746 during reel stop possible signal ON processing (see FIG. 142) will be described. FIG. 143 is a flow chart showing the procedure of the non-regular port output process. FIG. 144 is a diagram showing an example of a source program for executing non-regular port output processing.

まず、メインCPU101は、ポート出力設定がON出力モードであるか否かを判別する(S751)。この処理において、メインCPU101は、リール停止可能信号ONデータがセットされている場合には、ポート出力設定がON出力モードであると判定し、リール停止可能信号OFFデータがセットされている場合には、ポート出力設定がON出力モードでないと判定する。 First, the main CPU 101 determines whether or not the port output setting is the ON output mode (S751). In this processing, the main CPU 101 determines that the port output setting is the ON output mode when the reel stop enable signal ON data is set, and determines that the port output setting is not the ON output mode when the reel stop enable signal OFF data is set.

S751において、メインCPU101が、ポート出力設定がON出力モードであると判別したとき(S751がYES判定の場合)、メインCPU101は、後述のS753の処理を行う。一方、S751において、メインCPU101が、ポート出力設定がON出力モードでないと判別したとき(S751がNO判定の場合)、メインCPU101は、OFF出力データ(出力オフモードデータ)の生成処理を行う(S752)。この処理では、現在、出力オン状態となっているポート(ビット)のうち、オフ状態にしたいポート(ビット)をオフ状態にするとともに、現在、出力オフ状態となっているポート(ビット)をオフ状態に維持するためのOFF出力データが生成される。 In S751, when the main CPU 101 determines that the port output setting is the ON output mode (if YES in S751), the main CPU 101 performs the processing of S753, which will be described later. On the other hand, when the main CPU 101 determines in S751 that the port output setting is not the ON output mode (NO determination in S751), the main CPU 101 performs OFF output data (output OFF mode data) generation processing (S752). In this processing, of the ports (bits) currently in the output ON state, the ports (bits) desired to be in the OFF state are turned OFF, and OFF output data for maintaining the ports (bits) currently in the output OFF state in the OFF state are generated.

S752の処理後又はS751がNO判定の場合、メインCPU101は、ON出力データ(出力オンモードデータ)の生成処理を行う(S753)。この処理では、現在、出力オフ状態となっているポート(ビット)のうち、オン状態にしたいポート(ビット)をオン状態にするとともに、現在、出力オン状態となっているポート(ビット)をオン状態に維持するためのON出力データが生成される。次いで、メインCPU101は、生成された出力データを指定ポートから出力する(S754)。 After the process of S752 or when the determination in S751 is NO, the main CPU 101 performs a process of generating ON output data (output ON mode data) (S753). In this process, of the ports (bits) currently in the output off state, the ports (bits) desired to be turned on are turned on, and ON output data for maintaining the ports (bits) currently in the output on state in the on state are generated. Next, the main CPU 101 outputs the generated output data from the specified port (S754).

そして、S754の処理後、メインCPU101は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号OFF処理(図141参照)中のS735の処理である場合には、メインCPU101は、処理をリール停止可能信号OFF処理中のS736の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ON処理(図142参照)中のS746の処理である場合には、メインCPU101は、処理をリール停止可能信号ON処理中のS747の処理に移す。 After the process of S754, the main CPU 101 terminates the non-specified port output process. At this time, if the executed extra port output process is the process of S735 during the reel stop possible signal OFF process (see FIG. 141), the main CPU 101 shifts the process to the process of S736 during the reel stop possible signal OFF process. On the other hand, if the executed extra port output process is the process of S746 during the reel stop possible signal ON process (see FIG. 142), the main CPU 101 shifts the process to the process of S747 during the reel stop possible signal ON process.

本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインCPU101が、図144のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the non-specified port output processing is performed as described above. The above-described non-specified port output processing is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG.

その中で、上述した規定外ポート出力処理中のS752のOFF出力データの生成処理は、図144中のソースコード「XOR (HL)」及び「AND (HL)」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のS753のON出力データの生成処理は、図144中のソースコード「OR (HL)」を実行することに行われる。 Among them, the process of generating OFF output data in S752 during the above-described non-specified port output process is performed by executing the source code "XOR (HL)" and "AND (HL)" in FIG. 144 in this order. The process of generating ON output data in S753 during the above-described non-specified port output process is performed by executing the source code "OR (HL)" in FIG.

ソースプログラム上において、このような各出力データの生成処理を行うことにより、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 By performing such output data generation processing on the source program, even if the ON output data generation processing of S753 is performed after the OFF output data generation processing of S752, the OFF output data generated in S752 does not change.

例えば、ポート出力設定がOFF出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「00010111」(「1」がオフ状態にしたいビット)であり、現在、規定外ポートに出力されている出力データ(バックアップデータ)が「01010011」(「1」が現在、オン状態のビット)である場合、バックアップデータのビット0、ビット1及びビット5のデータを「1」から「0」にするためのOFF出力データが生成される。この場合、まず、図144中のソースコード「XOR (HL)」が実行されると、出力データ「00010111」と、バックアップデータ「01010011」との排他的論理和演算が行われ、演算結果として「01000100」が得られる。次いで、図144中のソースコード「AND (HL)」が実行されると、演算結果「01000100」とバックアップデータ「01010011」との論理積演算が行われ、演算結果「01000000」がOFF出力データとして生成される。 For example, if the port output setting is the OFF output mode, the output data indicating the non-specified port to be turned off in this process is "00010111" ("1" is the bit to be turned off), and the output data (backup data) currently being output to the non-specified port is "01010011" ("1" is the bit that is currently on), the OF to change the data of bits 0, 1 and 5 of the backup data from "1" to "0". F output data is generated. In this case, first, when the source code "XOR (HL)" in FIG. 144 is executed, an exclusive OR operation is performed on the output data "00010111" and the backup data "01010011", and "01000100" is obtained as the operation result. Next, when the source code "AND (HL)" in FIG. 144 is executed, the AND operation of the operation result "01000100" and the backup data "01010011" is performed, and the operation result "01000000" is generated as the OFF output data.

その後、S753のON出力データの生成処理が(図144中のソースコード「OR (HL)」)が実行されると、演算結果「01000000」(OFF出力データ)と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「00000000」(ポート出力設定がOFF出力モードであるので、出力データの各ビットには「0」がセットされる)との論理和演算が行われ、演算結果として「01000000」が得られ、OFF出力データは変化しない。定性的には、ポート出力設定がOFF出力モードである場合、S753のON出力データの生成処理では、OFF出力データにおいて出力オン状態となっているポート(ビット)をオン状態に維持するための出力データが生成されるので、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 After that, when the ON output data generating process of S753 (the source code "OR (HL)" in FIG. 144) is executed, a logical OR operation is performed between the operation result "01000000" (OFF output data) and the output data "00000000" (since the port output setting is the OFF output mode, each bit of the output data is set to "0") indicating the non-specified port to be turned on in this processing, and the operation result is " 01000000" is obtained, and the OFF output data does not change. Qualitatively, when the port output setting is the OFF output mode, the ON output data generation process of S753 generates output data for maintaining the ON state of the port (bit) whose output is ON in the OFF output data. Therefore, even if the ON output data generation process of S753 is performed after the OFF output data generation process of S752, the OFF output data generated in S752 does not change.

[入賞検索処理]
次に、図145~図147を参照して、メインフロー(図82参照)中のS214で行う入賞検索処理について説明する。なお、図145は、入賞検索処理の手順を示すフローチャートである。図146は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。また、図147は、入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。
[Winning search process]
Next, with reference to FIGS. 145 to 147, the winning search process performed at S214 in the main flow (see FIG. 82) will be described. Note that FIG. 145 is a flowchart showing the procedure of the winning search process. FIG. 146 is a diagram showing an example of the source program for executing the winning search process. Also, FIG. 147 is a diagram showing an example of the structure of the payout number data table actually referred to on the source program of the prize search process.

まず、メインCPU101は、図柄コード格納領域(図35参照)に格納された各格納領域のデータを、入賞作動フラグ格納領域(図28~図30参照)の対応する格納領域に転送して保存する(S761)。そして、この処理終了時点では、DEレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data of each storage area stored in the symbol code storage area (see FIG. 35) to the corresponding storage area of the winning operation flag storage area (see FIGS. 28 to 30) (S761). At the end of this process, the last address of the win operation flag storage area is set in the DE register.

次いで、メインCPU101は、払出枚数データテーブルのアドレス(図147に示す払出枚数データテーブルの先頭アドレス「dPAYNUMTB」)をHLレジスタにセットする(S762)。次いで、メインCPU101は、払出枚数テーブル数(本実施形態では「5」)を入賞検索カウンタの初期値とし、該初期値をBレジスタにセットする(S763)。 Next, the main CPU 101 sets the address of the number-of-payouts data table (head address "dPAYNUMTB" of the number-of-payments data table shown in FIG. 147) in the HL register (S762). Next, the main CPU 101 sets the payout number table number ("5" in this embodiment) as the initial value of the prize search counter, and sets the initial value in the B register (S763).

次いで、メインCPU101は、HLレジスタにセットされたアドレスに基づいて、メダルの払出枚数(本実施形態では、1枚、2枚、3枚及び9枚のいずれか)のデータをCレジスタにセットし、判定対象データをAレジスタにセットし、HLレジスタにセットされているアドレスに「2」を加算(+2更新)する(S764)。なお、図147に示す払出枚数データテーブルにおいて、メダルの払出枚数のデータは、「払出枚数(1,2,3又は9)*2+0」であり、判定対象データは、払出枚数のデータの次のアドレスに格納されている1バイトのデータ(例えば「11111000B」等)である。また、以下では、Cレジスタにセットされたメダルの払出枚数のデータ「払出枚数(1,2,3又は9)*2+0」内のデータ「0」を「判定ビット」という。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。 Next, based on the address set in the HL register, the main CPU 101 sets the data of the number of medals to be paid out (one, two, three, or nine in this embodiment) in the C register, sets the determination target data in the A register, and adds "2" (updates +2) to the address set in the HL register (S764). In the payout number data table shown in FIG. 147, the data of the payout number of medals is "the number of payouts (1, 2, 3 or 9)*2+0", and the determination target data is 1-byte data (for example, "11111000B" etc.) stored at the next address of the payout number data. Further, hereinafter, the data "0" in the data "number of payouts (1, 2, 3 or 9)*2+0" of the number of payout medals set in the C register is referred to as a "determination bit". This determination bit is information indicating whether or not the block is a target block for winning search.

次いで、メインCPU101は、Cレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する(S765)。次いで、メインCPU101は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する(S766)。この処理において、メインCPU101は、抽出した判定ビットの値が「1」である場合に、判定対象ブロックであると判定する。なお、本実施形態では、図147に示すように、メダルの払出枚数に関係なく、判定ビットの値は、常に「0」であるので、S766の処理は必ずNO判定となる。 Next, the main CPU 101 extracts the value of the determination bit from the data of the number of medals to be paid out set in the C register (S765). Next, the main CPU 101 determines whether or not the block is a determination target block based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is a determination target block when the value of the extracted determination bit is "1". In this embodiment, as shown in FIG. 147, regardless of the number of medals to be paid out, the value of the determination bit is always "0", so the processing of S766 always results in a NO determination.

S766において、メインCPU101が、判定対象ブロックでないと判別したとき(S766がNO判定の場合)、メインCPU101は、後述のS768の処理を行う。一方、S766において、メインCPU101が、判定対象ブロックであると判別したとき(S766がYES判定の場合)、メインCPU101は、DEレジスタにセットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S767)。 In S766, when the main CPU 101 determines that the block is not the determination target block (when S766 determines NO), the main CPU 101 performs the processing of S768, which will be described later. On the other hand, when the main CPU 101 determines in S766 that the block is the block to be determined (if the determination in S766 is YES), the main CPU 101 subtracts 1 from the address of the win operation flag storage area set in the DE register (updates by -1) (S767).

S767の処理後又はS766がNO判定の場合、メインCPU101は、DEレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する(S768)。 After the process of S767 or when the determination in S766 is NO, the main CPU 101 extracts the data in the storage area specified by the address of the winning operation flag storage area set in the DE register as determination data (S768).

次いで、メインCPU101は、S764でAレジスタにセットされた判定対象データと、S768で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する(S769)。この処理において、メインCPU101は、S764でAレジスタにセットされた判定対象データが、S768で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 Next, the main CPU 101 determines whether or not the determination result is winning based on the determination target data set in the A register at S764 and the determination data extracted at S768 (S769). In this process, the main CPU 101 determines that the determination result is winning if the determination target data set in the A register in S764 is the same as the determination data extracted in S768.

S769において、メインCPU101が、判定の結果が入賞でないと判別したとき(S769がNO判定の場合)、メインCPU101は、後述のS776の処理を行う。一方、S769において、メインCPU101が、判定の結果が入賞であると判別したとき(S769がYES判定の場合)、メインCPU101は、現遊技が3枚遊技(メダルのベット枚数が3枚である遊技)であるか否かを判別する(S770)。 In S769, when the main CPU 101 determines that the result of the determination is that the prize is not won (when the determination in S769 is NO), the main CPU 101 performs the processing of S776, which will be described later. On the other hand, when the main CPU 101 determines in S769 that the result of the determination is a win (if the determination in S769 is YES), the main CPU 101 determines whether the current game is a 3-card game (a game in which the number of medals bet is 3) (S770).

S770において、メインCPU101が、現遊技が3枚遊技であると判別したとき(S770がYES判定の場合)、メインCPU101は、後述のS772の処理を行う。一方、S770において、メインCPU101が、現遊技が3枚遊技でないと判別したとき(S770がNO判定の場合)、メインCPU101は、2枚遊技(メダルのベット枚数が2枚である遊技)の払出枚数(2枚)をCレジスタにセットする(S771)。 In S770, when the main CPU 101 determines that the current game is the 3-card game (when S770 determines YES), the main CPU 101 performs the processing of S772 which will be described later. On the other hand, when the main CPU 101 determines in S770 that the current game is not a 3-coin game (NO determination in S770), the main CPU 101 sets the payout number (2) of the 2-coin game (a game in which the number of medals to be bet is 2) in the C register (S771).

S771の処理後又はS770がYES判定の場合、メインCPU101は、払出枚数の更新処理を行う(S772)。具体的には、メインCPU101は、現在の入賞枚数カウンタの値に、Cレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After the processing of S771 or when the determination in S770 is YES, the main CPU 101 performs processing to update the number of payouts (S772). Specifically, the main CPU 101 adds the number of payout medals set in the C register to the current value of the winning number counter, and sets the value after the addition as the number of payout medals.

次いで、メインCPU101は、払出枚数の値が最大払出枚数「10」未満であるか否かを判別する(S773)。 Next, the main CPU 101 determines whether or not the value of the number of payouts is less than the maximum number of payouts "10" (S773).

S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満であると判別したとき(S773がYES判定の場合)、メインCPU101は、後述のS775の処理を行う。一方、S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満でないと判別したとき(S773がNO判定の場合)、メインCPU101は、払出枚数に最大払出枚数「10」をセットする(S774)。 In S773, when the main CPU 101 determines that the value of the number of payouts is less than the maximum number of payouts "10" (when the determination in S773 is YES), the main CPU 101 performs the processing of S775, which will be described later. On the other hand, when the main CPU 101 determines in S773 that the value of the number of payouts is not less than the maximum number of payouts "10" (NO in S773), the main CPU 101 sets the number of payouts to the maximum number of payouts "10" (S774).

S774の処理後又はS773がYES判定の場合、メインCPU101は、払出枚数を入賞枚数カウンタに保存する(S775)。 After the process of S774 or when the determination in S773 is YES, the main CPU 101 saves the number of payouts in the winning number counter (S775).

S775の処理後又はS769がNO判定の場合、メインCPU101は、他の入賞があるか否かを判別する(S776)。S776において、メインCPU101が、他の入賞があると判別したとき(S776がYES判定の場合)、メインCPU101は、処理をS769の処理に戻し、S769以降の処理を繰り返す。 After the process of S775 or when the determination in S769 is NO, the main CPU 101 determines whether or not there is another winning (S776). In S776, when the main CPU 101 determines that there is another winning (if determined as YES in S776), the main CPU 101 returns the processing to S769, and repeats the processing from S769.

一方、S776において、メインCPU101が、他の入賞がないと判別したとき(S776がNO判定の場合)、メインCPU101は、入賞検索カウンタの値を1減算(-1更新)する(S777)。なお、本実施形態のように、有効ラインが1本である場合には、複数の小役が重複して入賞することがないので、S776の判定処理は必ずNO判定となる。 On the other hand, when the main CPU 101 determines in S776 that there is no other winning (if determined as NO in S776), the main CPU 101 subtracts 1 from the value of the winning search counter (renews by -1) (S777). It should be noted that, as in the present embodiment, when there is only one activated line, a plurality of small wins will not be won in duplicate, so the determination process of S776 will always result in a NO determination.

次いで、メインCPU101は、入賞検索カウンタの値が「0」であるか否かを判別する(S778)。 Next, the main CPU 101 determines whether or not the value of the winning search counter is "0" (S778).

S778において、メインCPU101が、入賞検索カウンタの値が「0」でないと判別したとき(S778がNO判定の場合)、メインCPU101は、処理をS764の処理に戻し、S764以降の処理を繰り返す。一方、S778において、メインCPU101が、入賞検索カウンタの値が「0」であると判別したとき(S778がYES判定の場合)、メインCPU101は、入賞検索処理を終了し、処理をメインフロー(図82参照)中のS215の処理に移す。 In S778, when the main CPU 101 determines that the value of the winning search counter is not "0" (NO determination in S778), the main CPU 101 returns the process to S764, and repeats the processes after S764. On the other hand, when the main CPU 101 determines in S778 that the value of the prize search counter is "0" (if the determination in S778 is YES), the main CPU 101 ends the prize search process and shifts the process to the process of S215 in the main flow (see FIG. 82).

本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインCPU101が、図146のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S764の払出枚数及び判定対象データのセット処理は、メインCPU101がソースコード「LDIN AC,(HL)」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The winning search process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the processing of setting the payout number and determination target data in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)".

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)がss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図146中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(払出枚数及び判定対象データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S764の処理では、この「LDIN」命令により、Aレジスタに払出枚数のデータが格納され、Cレジスタに判定対象データが格納され、HLレジスタにセットされているアドレスが+2更新される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address added by 1 are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 146 is executed, the contents of the memory (the number of payouts and data to be judged) specified by the address set in the HL register (pair register) and the address added by 1 are loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the process of S764, the "LDIN" command stores the payout number data in the A register, stores the determination target data in the C register, and updates the address set in the HL register by +2.

上述のように、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of the present embodiment, both the data load process and the address update process can be performed by one "LDIN" instruction. In this case, instructions related to address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理はいずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の入賞検索処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Further, as shown in FIG. 146, the process of acquiring the value of the medal counter referred to in the determination process of S770 during the winning search process, the process of acquiring the value of the winning number counter referred to in the process of S772, and the process of saving (updating) the number of winning number counter performed in the process of S775 are all executed by the "LDQ" instruction (main CPU 101 dedicated instruction code) that specifies the address using the Q register (extension register), as shown in FIG. Therefore, in the winning search process of the present embodiment, by using the "LDQ" instruction, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed, so that the instruction related to address setting can be omitted from the source program (there is no need to separately provide an instruction related to address setting), and the capacity of the source program (capacity used of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した入賞検索処理中のS769の判定処理は、図146に示すように、ソースプログラム上において、「JSLAA」命令(所定の判定命令)により実行される。なお、「JSLAA」命令は、左シフト(SLA)命令相当の動作を実行する命令である。 Also, the determination process of S769 during the winning search process described above is executed by a "JSLAA" instruction (predetermined determination instruction) on the source program, as shown in FIG. Note that the "JSLAA" instruction is an instruction that executes an operation equivalent to a left shift (SLA) instruction.

ソースプログラム上において、例えば、ソースコード「JSLAA cc,e」が実行されると、ccの条件が成立すれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JSLAA」命令で規定される「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態が指定される。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。それゆえ、図146中のソースコード「JSLAA NC,MN_CKLN_06」では、キャリーフラグが「0」(オフ状態)であれば、「MN_CKLN_06」で指定されるアドレスに処理がジャンプする。 For example, when the source code "JSLAA cc,e" is executed on the source program, the process jumps to the address specified by e if the condition of cc is satisfied. Note that the state of the carry flag in the flag register F is specified in the "cc condition" defined by the "JSLAA" instruction. For example, if "C" is specified for cc, the cc condition means that the carry flag is "1" (on state), and if "NC" is specified for cc, the cc condition means that the carry flag is "0" (off state). Therefore, in the source code "JSLAA NC, MN_CKLN_06" in FIG. 146, if the carry flag is "0" (off state), the process jumps to the address specified by "MN_CKLN_06".

また、上述した入賞検索処理中のS770及びS773の判定処理は、図146に示すように、ソースプログラム上において、「JCP」命令により実行される。なお、「JCP」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 Further, the judgment processing of S770 and S773 during the prize search processing described above is executed by the "JCP" instruction on the source program as shown in FIG. The "JCP" instruction is an instruction code dedicated to the main CPU 101 for executing an operation equivalent to a comparison instruction, as described above.

それゆえ、入賞検索処理のソースプログラム上において、上述した「JSLAA」命令及び「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" instruction and "JCP" instruction are used on the source program of the prize search process, the instruction related to address setting can be omitted (there is no need to separately provide an instruction related to address setting), and the capacity of the source program (capacity used of main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[イリーガルヒットチェック処理]
次に、図148及び図149を参照して、メインフロー(図82参照)中のS215で行うイリーガルヒットチェック処理について説明する。なお、図148は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図149は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理(図92参照)で抽籤され、図柄設定処理(図97参照)で当籤番号格納領域に格納されたBB当籤番号及び小役当籤番号(内部当籤役)に基づいて、左リール3L、中リール3C及び右リール3Rが、成立しえない図柄の組合せで有効ライン上に停止(図柄組合せ不成立)したことを示す用語である。
[Illegal hit check processing]
Next, the illegal hit check processing performed at S215 in the main flow (see FIG. 82) will be described with reference to FIGS. 148 and 149. FIG. FIG. 148 is a flow chart showing the procedure of illegal hit check processing. FIG. 149 shows an example of a source program for executing illegal hit check processing. The illegal hit is a term indicating that the left reel 3L, the middle reel 3C and the right reel 3R are stopped on the active line with a combination of symbols that cannot be realized (symbol combination not established) based on the BB winning number and the minor winning combination winning number (internal winning combination) that are drawn in the internal lottery process (see FIG. 92) and stored in the winning number storage area in the symbol setting process (see FIG. 97).

まず、メインCPU101は、入賞作動フラグ格納領域(図28~図30参照)のアドレスをセットする(S781)。次いで、メインCPU101は、入賞作動フラグ格納領域のサイズ(バイト数、本実施形態では「12」)を、チェックカウンタの値にセットする(S782)。 First, the main CPU 101 sets the address of the winning operation flag storage area (see FIGS. 28 to 30) (S781). Next, the main CPU 101 sets the size of the winning operation flag storage area (number of bytes, "12" in this embodiment) to the value of the check counter (S782).

次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域(内部当籤役格納領域)内の格納領域に格納された内部当籤役のデータ(当り要求フラグデータ)を取得する(S783)。次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ(入賞作動フラグデータ)と、内部当籤役のデータ(当り要求フラグデータ)とを合成する(S784)。 Next, the main CPU 101 acquires the internal winning combination data (winning request flag data) stored in the winning request flag storing area (internal winning combination storing area) corresponding to the currently set address of the winning operation flag storing area (S783). Next, the main CPU 101 synthesizes the winning combination data (winning operation flag data) stored at the currently set address of the winning operation flag storage area with the internal winning combination data (win request flag data) (S784).

なお、この合成処理では、まず、メインCPU101は、入賞役のデータ(入賞作動フラグデータ)と内部当籤役のデータ(当り要求フラグデータ)との排他的論理和を求める(図149に示すソースプログラム中のソースコード「XOR (HL)」)。次いで、メインCPU101は、求められた排他的論理和の算出結果と入賞役のデータ(入賞作動フラグデータ)との論理積を求め(図149に示すソースプログラム中のソースコード「AND (HL)」)、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「0」となる。 In this synthesizing process, the main CPU 101 first obtains the exclusive OR of the winning combination data (winning operation flag data) and the internal winning combination data (hit request flag data) (source code "XOR (HL)" in the source program shown in FIG. 149). Next, the main CPU 101 obtains the logical product of the obtained exclusive OR calculation result and the winning combination data (winning operation flag data) (source code “AND (HL)” in the source program shown in FIG. 149), and uses the logical product calculation result as the synthesis result. Note that if no illegal hit error occurs, the value of this synthesis result is "0".

次いで、メインCPU101は、S784の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する(S785)。 Next, the main CPU 101 determines whether or not an illegal hit error has occurred based on the result of the synthesis processing of S784 (S785).

S785において、メインCPU101が、イリーガルヒットエラーが発生していないと判別したとき(S785がNO判定の場合)、メインCPU101は、参照する入賞作動フラグ格納領域のアドレスを+1更新する(S786)。次いで、メインCPU101は、チェックカウンタの値を1減算する(S787)。次いで、メインCPU101は、チェックカウンタの値が「0」であるか否かを判別する(S788)。 When the main CPU 101 determines in S785 that an illegal hit error has not occurred (NO determination in S785), the main CPU 101 updates the address of the winning operation flag storage area to be referred to by +1 (S786). Next, the main CPU 101 subtracts 1 from the value of the check counter (S787). Next, the main CPU 101 determines whether or not the value of the check counter is "0" (S788).

S788において、メインCPU101が、チェックカウンタの値が「0」でないと判別したとき(S788がNO判定の場合)、メインCPU101は、処理をS783の処理に戻し、S783以降の処理を繰り返す。一方、S788において、メインCPU101が、チェックカウンタの値が「0」であると判別したとき(S788がYES判定の場合)、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 In S788, when the main CPU 101 determines that the value of the check counter is not "0" (when the determination in S788 is NO), the main CPU 101 returns the processing to S783, and repeats the processing after S783. On the other hand, when the main CPU 101 determines in S788 that the value of the check counter is "0" (if the determination in S788 is YES), the main CPU 101 terminates the illegal hit check process and shifts the process to the process of S216 in the main flow (see FIG. 82).

ここで再度、S785の処理に戻って、S785において、メインCPU101が、イリーガルヒットエラーが発生していると判別したとき(S785がYES判定の場合)、メインCPU101は、図89で説明したエラー処理を行う(S789)。この処理により、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に、イリーガルヒットエラーの発生を示す2文字「EE」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態(エラー状態)は、リセットスイッチ76(図7参照)を押下することにより解除される。 Here, returning to the processing of S785 again, when the main CPU 101 determines in S785 that an illegal hit error has occurred (if the determination in S785 is YES), the main CPU 101 performs the error processing described with reference to FIG. 89 (S789). As a result of this process, error display data for displaying the two characters "EE" indicating the occurrence of an illegal hit error as error information on the 2-digit 7-segment LED (both for displaying the number of payouts and for displaying an error) included in the information display 6 is output. The illegal hit error occurrence state (error state) is released by pressing the reset switch 76 (see FIG. 7).

次いで、メインCPU101は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする(S790)。そして、S790の処理後、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図82参照)中のS216の処理に移す。 Next, the main CPU 101 clears the value of the number-of-wins counter and the data in the win request flag storage area (S790). After the processing of S790, the main CPU 101 ends the illegal hit check processing, and shifts the processing to the processing of S216 in the main flow (see FIG. 82).

本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインCPU101が、図149のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, illegal hit check processing is performed as described above. The illegal hit check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

なお、本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインRAM103に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算結果(入賞役のデータと内部当籤役のデータとを合成結果)は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する(増やす)ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In the present embodiment, as shown in FIGS. 28 to 30, the configuration of the winning operation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area), so that the winning operation flag storage area and the winning operation flag storage area arranged in the main RAM 103 can have the same configuration when combining the combination of the combination of the winning operation flag storage area and the internal winning combination. Therefore, the calculation result of S784 in the illegal hit check process of the present embodiment (the result of synthesizing the winning combination data and the internal winning combination data) can be obtained by simply ANDing the winning combination data and the internal winning combination data (executed by the "AND" instruction) on the source program, as described above. As a result, in the present embodiment, the illegal hit check processing can be made efficient and simplified, the free space of the main control program can be secured (increased), and the increased free space can be used to enhance the game playability.

[入賞チェック・メダル払出処理]
次に、図150及び図151を参照して、メインフロー(図82参照)中のS216で行う入賞チェック・メダル払出処理について説明する。なお、図150は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図151は、入賞チェック・メダル払出処理中の後述のS804~S808の処理を実行するためのソースプログラムの一例を示す図である。
[Award check/Medal payout process]
Next, with reference to FIGS. 150 and 151, the winning check/medal payout process performed at S216 in the main flow (see FIG. 82) will be described. FIG. 150 is a flow chart showing the procedure of the winning check/medal payout process. FIG. 151 is a diagram showing an example of a source program for executing the processes of S804 to S808, which will be described later, during the winning check/medal payout process.

まず、メインCPU101は、入賞作動コマンド生成処理を行う(S801)。この処理では、メインCPU101は、副制御回路200に送信する入賞作動コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ(表示役)等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs a winning actuation command generation process (S801). In this process, the main CPU 101 generates the type data and various communication parameters included in the winning actuation command to be transmitted to the sub-control circuit 200 . The winning operation command includes parameters for specifying a winning operation flag (display combination) and the like.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S802)。この処理により、入賞作動コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、入賞作動コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 performs the communication data storage process described with reference to FIG. 72 (S802). By this process, the prize-winning operation command data is saved in the communication data storage area (see FIG. 75B) provided in the main RAM 103 . The prize-winning operation command is transmitted from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG.

次いで、メインCPU101は、入賞枚数カウンタの値が「0」であるか否かを判別する(S803)。S803において、メインCPU101が、入賞枚数カウンタの値が「0」であると判別したとき(S803がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether or not the value of the winning number counter is "0" (S803). In S803, when the main CPU 101 determines that the value of the number-of-winning-wins counter is "0" (if the determination in S803 is YES), the main CPU 101 ends the winning check/medal payout process, and shifts the process to the process of S217 in the main flow (see FIG. 82).

一方、S803において、メインCPU101が、入賞枚数カウンタの値が「0」でないと判別したとき(S803がNO判定の場合)、メインCPU101は、メダルのクレジット枚数(貯留枚数)がその上限枚数(本実施形態では50枚)以上であるか否かを判別する(S804)。 On the other hand, when the main CPU 101 determines in S803 that the value of the winning number counter is not "0" (if the determination in S803 is NO), the main CPU 101 determines whether or not the number of medal credits (stored number) is equal to or greater than the upper limit number (50 in this embodiment) (S804).

S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき(S804がNO判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算(+1更新)する(S805)。加算されたクレジットカウンタの値は、情報表示器6に含まれる貯留枚数表示用の2桁の7セグLED(不図示)により表示される。次いで、メインCPU101は、メダル払出枚数チェック処理を行う(S806)。なお、メダル払出枚数チェック処理の詳細については、後述の図152を参照しながら後で説明する。 In S804, when the main CPU 101 determines that the number of medal credits is not equal to or greater than the upper limit number (NO in S804), the main CPU 101 adds "1" to the value of the credit counter (updates +1) (S805). The added value of the credit counter is displayed by a 2-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of accumulated coins. Next, the main CPU 101 performs medal payout number check processing (S806). Details of the payout number check process will be described later with reference to FIG. 152 described later.

次いで、メインCPU101は、メダルの払い出しが終了したか否かを判別する(S807)。S807において、メインCPU101が、メダルの払い出しが終了したと判別したとき(S807がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether or not the payout of medals has ended (S807). In S807, when the main CPU 101 determines that the payout of medals has ended (if determined as YES in S807), the main CPU 101 ends the winning check/medal payout process, and shifts the process to the process of S217 in the main flow (see FIG. 82).

一方、S807において、メインCPU101が、メダルの払い出しが終了していないと判別したとき(S807がNO判定の場合)、メインCPU101は、払出間隔待機処理を行う(S808)。この処理では、メインCPU101は、予め設定されたメダル払出間隔時間(本実施形態では60.33msec:後述の図158で説明する割込処理(1.1172msec周期)の54周期分)が経過するまでウェイトする。そして、S808の処理後、メインCPU101は、処理をS803の処理に戻し、S803以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the payout of medals has not ended (NO in S807), the main CPU 101 performs payout interval standby processing (S808). In this process, the main CPU 101 waits until a preset medal payout interval time (60.33 msec in this embodiment: 54 cycles of interrupt processing (1.1172 msec cycle) described later with reference to FIG. 158) elapses. After the process of S808, the main CPU 101 returns the process to the process of S803, and repeats the processes after S803.

ここで再度、S804の処理に戻って、S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数(50枚)以上であると判別したとき(S804がYES判定の場合)、メインCPU101は、メダルの払出処理を行う(S809)。この処理により、メダルが1枚、払い出される。そして、S809の処理後、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図82参照)中のS217の処理に移す。 Here, returning to the processing of S804 again, when the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit number (50) (if the determination in S804 is YES), the main CPU 101 performs medal payout processing (S809). By this processing, one medal is paid out. After the process of S809, the main CPU 101 ends the winning check/medal payout process, and shifts the process to the process of S217 in the main flow (see FIG. 82).

本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のS804~S808の処理は、メインCPU101が、図151のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check/medal payout process is performed as described above. The processing of S804 to S808 in the winning check/medal payout processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

なお、本実施形態では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、メインCPU101は、S808の処理で60.33ms間のウェイト(払出間隔待ち)処理を行うが、この処理は、ソースプログラム上では、メインCPU101がソースコード「LD BC,cTM_PAYC」及び「RST SB_W1BC_00」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新(+1)後、払出動作を継続するときに60.33ms間のウェイト(払出間隔待ち)を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In the present embodiment, when the payout operation is continued after the credit counter is updated (+1), the main CPU 101 waits for 60.33 ms in the processing of S808 (payout interval waiting). In this manner, in the winning check/medal payout process, when a wait of 60.33 ms (payout interval wait) is performed when continuing the payout operation after the credit counter is updated (+1), useless waiting time can be reduced, and the mental burden on the player can be reduced.

[メダル払出枚数チェック処理]
次に、図152及び図153を参照して、入賞チェック・メダル払出処理(図150参照)中のS806で行うメダル払出枚数チェック処理について説明する。なお、図152は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図153Aは、メダル払出枚数チェック処理中の後述のS811~S814の処理を実行するためのソースプログラムの一例を示す図であり、図153Bは、メダル払出枚数チェック処理中の後述のS816及びS817の処理を実行するためのソースプログラムの一例を示す図である。
[Medal payout check process]
Next, referring to FIGS. 152 and 153, the payout medal count check process performed at S806 in the winning check/medal payout process (see FIG. 150) will be described. Note that FIG. 152 is a flow chart showing the procedure of the process of checking the number of medals to be paid out. FIG. 153A is a diagram showing an example of a source program for executing the processes of S811 to S814 described later during the process of checking the number of paid out medals, and FIG. 153B is a diagram showing an example of a source program for executing the processes of S816 and S817 described later during the process of checking the number of paid out medals.

まず、メインCPU101は、メダルOUTカウンタの値に「1」を加算(+1更新)する(S811)。なお、メダルOUTカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインCPU101は、払出枚数カウンタの値に「1」を加算(+1更新)する(S812)。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" (updates +1) to the value of the medal OUT counter (S811). The medal OUT counter is a counter for counting the number of times medals are paid out. Next, the main CPU 101 adds "1" (updates +1) to the value of the payout number counter (S812). The payout number counter is a counter for counting the number of payout medals.

次いで、メインCPU101は、払出枚数7SEG表示処理を行う(S813)。この処理では、メインCPU101は、払出枚数カウンタの値を、情報表示器6に含まれる払出枚数表示用の2桁の7セグLED(不図示)により表示させる制御処理を行う。 Next, the main CPU 101 performs payout number 7SEG display processing (S813). In this process, the main CPU 101 performs control processing for displaying the value of the payout number counter by a 2-digit 7-segment LED (not shown) for displaying the number of payouts included in the information display device 6 .

次いで、メインCPU101は、役連終了枚数カウンタの更新処理を行う(S814)。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインCPU101は、役連終了枚数カウンタの値とその下限値「0」とを比較し、役連終了枚数カウンタの値が下限値「0」より大きい場合には、役連終了枚数カウンタの値を1減算(-1更新)し、役連終了枚数カウンタの値が下限値「0」以下である場合には、役連終了枚数カウンタの値を「0」に保持する。 Next, the main CPU 101 performs a process of updating the winning combination end number counter (S814). Note that the combination end number counter is a counter for counting the remaining number of payout medals corresponding to the winning combination. In this process, the main CPU 101 compares the value of the winning combination end number counter with its lower limit value "0", and if the value of the winning combination ending number counter is greater than the lower limit value "0", subtracts 1 from the value of the winning combination ending number counter (-1 update), and if the value of the winning combination end number counter is equal to or less than the lower limit value "0", holds the value of the winning combination end number counter at "0".

次いで、メインCPU101は、入賞枚数カウンタの値を1減算(-1更新)する(S815)。 Next, the main CPU 101 subtracts 1 from the winning number counter (renews by 1) (S815).

次いで、メインCPU101は、クレジット情報コマンド生成処理を行う(S816)。この処理では、メインCPU101は、副制御回路200に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs credit information command generation processing (S816). In this process, the main CPU 101 generates type data and various communication parameters included in the credit information command to be sent to the sub control circuit 200 . The credit information command includes a parameter specifying the number of medal credits.

次いで、メインCPU101は、図72で説明した通信データ格納処理を行う(S817)。この処理により、クレジット情報コマンドデータがメインRAM103に設けられた通信データ格納領域(図75B参照)に保存される。なお、クレジット情報コマンドは、後述の図158で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S817の処理後、メインCPU101は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理(図150参照)中のS807の処理に移す。 Next, the main CPU 101 performs the communication data storage process described with reference to FIG. 72 (S817). By this processing, the credit information command data is stored in the communication data storage area (see FIG. 75B) provided in the main RAM 103. FIG. The credit information command is transmitted from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. After the process of S817, the main CPU 101 ends the medal payout number check process, and shifts the process to the process of S807 in the winning check/medal payout process (see FIG. 150).

本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のS811~S814の処理は、メインCPU101が、図153Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S814の役連終了枚数カウンタの更新処理は、図153A中の「DCPLD」命令(所定の更新命令)により実行される。なお、「DCPLD」命令は、メインCPU101専用命令コードである。 In this embodiment, the medal payout number check process is performed as described above. The processing of S811 to S814 in the medal payout count check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 153A. Among them, the process of updating the winning combination end number counter in S814 is executed by the "DCPLD" command (predetermined update command) in FIG. 153A. The "DCPLD" instruction is an instruction code dedicated to the main CPU 101. FIG.

ソースプログラム上において、例えば、ソースコード「DCPLD (HL),n」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(格納データ)と整数nとが比較され、メモリの内容が整数nより大きい場合には、メモリの内容が1減算され、メモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスのメモリに整数nが格納される。それゆえ、図153A中のソースコード「DCPLD (HL),0」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(役連終了枚数カウンタの値)と整数0(下限値)とが比較され、メモリの内容(役連終了枚数カウンタの値)が整数0より大きい場合には、メモリの内容が1減算され、メモリの内容が整数0以下である場合には、メモリの内容(役連終了枚数カウンタの値)に「0」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「0」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「0」以下であれば、役連終了枚数カウンタの値を「0」に保持する処理が行われる。 For example, when the source code "DCPLD (HL), n" is executed on the source program, the memory contents (stored data) at the address specified by the HL register are compared with the integer n, and if the memory contents are greater than the integer n, the memory contents are subtracted by 1, and if the memory contents are equal to or less than the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in FIG. 153A is executed, the contents of the memory at the address specified by the HL register (the value of the end-of-hands counter) are compared with the integer 0 (lower limit). That is, when the value of the winning combination ending number counter at present is larger than '0', the processing for updating the winning combination ending number counter is performed, and when the value of the winning combination ending number counter at present is '0' or less, the processing for holding the value of the winning combination ending number counter at '0' is performed.

上述のように、メダル払出枚数チェック処理中のS814の処理では、一つの「DCPLD」命令(枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令)により、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「0」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the process of S814 during the medal payout number check process, both the update (subtraction) process of the consecutive end number counter and the process of holding the value of the consecutive end number counter at "0" can be executed by one "DCPLD" instruction (instruction combining the lower limit judgment instruction of the number management counter and the judgment branch instruction). In this case, there is no need to provide instruction codes for executing both processes separately. For example, it is possible to omit the judgment branch instruction code for determining whether or not the value of the continuous end number counter is "0". Therefore, in the process of checking the number of medals to be paid out according to the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, the free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the game playability.

また、上述したメダル払出枚数チェック処理中のS816及びS817の処理は、メインCPU101が、図153Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 Further, the processing of S816 and S817 during the medal payout number check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 153B.

その中で、S816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1にはLレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ5にはCレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値(不定値)がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 Among them, in the processing of S816, as shown in FIG. 153B, the value of the payout number counter is set to the communication parameter 1 of the credit information command via the L register, and the value of the credit counter is set to the communication parameter 5 via the C register. However, other communication parameters 2 to 4 constituting the credit information command are set to the values (undefined values) currently stored in the H register, E register and D register, respectively. Therefore, the values of the communication parameters 2 to 4 are undefined when the credit information command is sent. As a result, in the present embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value for each transmission, and fraudulent acts such as fraud can be suppressed.

[BBチェック処理]
次に、図154を参照して、メインフロー(図82参照)中のS217で行うBBチェック処理について説明する。なお、図154は、BBチェック処理の手順を示すフローチャートである。
[BB check processing]
Next, referring to FIG. 154, the BB check processing performed at S217 in the main flow (see FIG. 82) will be described. Note that FIG. 154 is a flow chart showing the procedure of the BB check process.

まず、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S821)。S821において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、後述のS832の処理を行う。 First, the main CPU 101 determines whether or not the current gaming state is the bonus state (S821). In S821, when the main CPU 101 determines that the current gaming state is not the bonus state (when the determination in S821 is NO), the main CPU 101 performs the processing of S832, which will be described later.

一方、S821において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S821がYES判定の場合)、メインCPU101は、ボーナス状態中に払い出し可能なメダルの枚数を計数するためのBB中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する(S822)。 On the other hand, when the main CPU 101 determines in S821 that the current gaming state is the bonus state (if YES in S821), the main CPU 101 subtracts the number of medals paid out in the winning check/medal payout process from the value of the BB payout counter for counting the number of medals that can be paid out during the bonus state (S822).

次いで、メインCPU101は、BB中払出枚数カウンタの値が「0」未満であるか否かを判別する(S823)。S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満でないと判別したとき(S823がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether or not the value of the BB payout number counter is less than "0" (S823). In S823, when the main CPU 101 determines that the value of the BB payout number counter is not less than "0" (NO in S823), the main CPU 101 ends the BB check process, and shifts the process to S218 in the main flow (see FIG. 82).

一方、S823において、メインCPU101が、BB中払出枚数カウンタの値が「0」未満であると判別したとき(S823がYES判定の場合)、メインCPU101は、ボーナス終了時処理を行う(S824)。この処理では、メインCPU101は、ボーナス状態中の各種情報をクリアするとともに、RT1状態フラグをオン状態にセットする。 On the other hand, when the main CPU 101 determines in S823 that the value of the BB payout number counter is less than "0" (YES in S823), the main CPU 101 performs bonus end processing (S824). In this process, the main CPU 101 clears various information in the bonus state and sets the RT1 state flag to ON state.

次いで、メインCPU101は、ボーナス終了時CT抽籤テーブル(図60参照)を参照して、ボーナス終了時のCT抽籤を行う(S825)。次いで、メインCPU101は、ボーナス終了時のCT抽籤に当籤したか否かを判別する(S826)。 Next, the main CPU 101 refers to the bonus end CT lottery table (see FIG. 60) and conducts a bonus end CT lottery (S825). Next, the main CPU 101 determines whether or not the CT lottery at the end of the bonus has been won (S826).

S826において、メインCPU101が、CT抽籤に当籤しなかったと判別したとき(S826がNO判定の場合)、メインCPU101は、後述のS828の処理を行う。一方、S826において、メインCPU101が、CT抽籤に当籤したと判別したとき(S826がYES判定の場合)、メインCPU101は、CTセット数に「1」を加算する(S827)。なお、ARTセット数が「0」であるときにCT抽籤に当籤した場合には、S827の処理において、CTセット数に「1」を加算するとともに、ARTセット数にも「1」を加算する。 In S826, when the main CPU 101 determines that the CT lottery has not been won (when the determination in S826 is NO), the main CPU 101 performs the processing of S828, which will be described later. On the other hand, when the main CPU 101 determines in S826 that the CT lottery has been won (if determined as YES in S826), the main CPU 101 adds "1" to the number of CT sets (S827). If the CT lottery is won when the number of ART sets is "0", "1" is added to the number of CT sets and "1" is also added to the number of ART sets in the processing of S827.

S827の処理後又はS826がNO判定の場合、メインCPU101は、ARTセット数又はCTセット数が「1」以上であるか否かを判別する(S828)。 After the process of S827 or when the determination in S826 is NO, the main CPU 101 determines whether or not the number of ART sets or the number of CT sets is "1" or more (S828).

S828おいて、メインCPU101が、ARTセット数又はCTセット数が「1」以上であると判別したとき(S828がYES判定の場合)、メインCPU101は、次遊技の遊技状態にART準備状態をセットする(S829)。そして、S829の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 In S828, when the main CPU 101 determines that the number of ART sets or the number of CT sets is "1" or more (if determined as YES in S828), the main CPU 101 sets the game state of the next game to the ART ready state (S829). After the process of S829, the main CPU 101 ends the BB check process, and shifts the process to the process of S218 in the main flow (see FIG. 82).

一方、S828において、メインCPU101が、ARTセット数又はCTセット数が「1」以上でないと判別したとき(S828がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S830)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S831)。そして、S831の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S828 that the number of ART sets or the number of CT sets is not equal to or greater than "1" (if the determination in S828 is NO), the main CPU 101 sets the game state of the next game to the normal game state (S830). Next, the main CPU 101 refers to the normal medium/high probability lottery table (see FIG. 40B), determines the lottery status of CZ, and sets the lottery result (S831). After the process of S831, the main CPU 101 ends the BB check process, and shifts the process to the process of S218 in the main flow (see FIG. 82).

ここで再度、S821の処理に戻って、S821がNO判定の場合、メインCPU101は、BB役に係る図柄組合せ(コンビネーション「C_BB1」又は「C_BB2」の図柄組合せ)が表示されたか否かを判定する(S832)。S832において、メインCPU101が、BB役に係る図柄組合せが表示されなかったと判別したとき(S832がNO判定の場合)、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Here, returning to the processing of S821 again, if the determination in S821 is NO, the main CPU 101 determines whether or not the symbol combination for the BB role (the symbol combination of the combination "C_BB1" or "C_BB2") has been displayed (S832). In S832, when the main CPU 101 determines that the symbol combination for the BB combination is not displayed (NO determination in S832), the main CPU 101 ends the BB check process, and shifts the process to the process of S218 in the main flow (see FIG. 82).

一方、S832において、メインCPU101が、BB役に係る図柄組合せが表示されたと判別したとき(S832がYES判定の場合)、メインCPU101は、ボーナス種別抽籤テーブル(図58参照)を参照して、ボーナス種別を抽籤し、抽籤結果をセットする(S833)。次いで、メインCPU101は、BB中払出枚数カウンタの値に所定値(ボーナス終了契機となる払出枚数:本実施形態では、「216」)をセットする(S834)。 On the other hand, when the main CPU 101 determines in S832 that the symbol combination for the BB combination is displayed (if the determination in S832 is YES), the main CPU 101 refers to the bonus type lottery table (see FIG. 58), draws the bonus type, and sets the lottery result (S833). Next, the main CPU 101 sets a predetermined value (the number of payouts that triggers the end of the bonus: "216" in this embodiment) to the value of the BB payout number counter (S834).

次いで、メインCPU101は、ボーナス開始時処理を行う(S835)。この処理では、メインCPU101は、例えば、次遊技の遊技状態にボーナス状態をセットするなどのボーナスの作動開始に必要な各種処理を行う。そして、S835の処理後、メインCPU101は、BBチェック処理を終了し、処理をメインフロー(図82参照)中のS218の処理に移す。 Next, the main CPU 101 performs bonus start processing (S835). In this process, the main CPU 101 performs various processes necessary to start the bonus operation, such as setting the bonus state in the game state of the next game. After the process of S835, the main CPU 101 ends the BB check process, and shifts the process to the process of S218 in the main flow (see FIG. 82).

[RTチェック処理]
次に、図155及び図156を参照して、メインフロー(図82参照)中のS218で行うRTチェック処理について説明する。なお、図155及び図156は、RTチェック処理の手順を示すフローチャートである。
[RT check processing]
Next, the RT check processing performed at S218 in the main flow (see FIG. 82) will be described with reference to FIGS. 155 and 156. FIG. 155 and 156 are flowcharts showing the procedure of RT check processing.

まず、メインCPU101は、RT状態がRT5状態であるか否かを判別する(S841)。S841において、メインCPU101が、RT状態がRT5状態であると判別したとき(S841がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 First, the main CPU 101 determines whether or not the RT state is the RT5 state (S841). In S841, when the main CPU 101 determines that the RT state is the RT5 state (if determined as YES in S841), the main CPU 101 terminates the RT check process and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S841において、メインCPU101が、RT状態がRT5状態でないと判別したとき(S841がNO判定の場合)、メインCPU101は、RT状態がRT0状態であるか否かを判別する(S842)。S842において、メインCPU101が、RT状態がRT0状態でないと判別したとき(S842がNO判定の場合)、メインCPU101は、後述のS845の処理を行う。 On the other hand, when the main CPU 101 determines in S841 that the RT state is not the RT5 state (NO determination in S841), the main CPU 101 determines whether the RT state is the RT0 state (S842). When the main CPU 101 determines in S842 that the RT state is not the RT0 state (when the determination in S842 is NO), the main CPU 101 performs the processing of S845, which will be described later.

一方、S842において、メインCPU101が、RT状態がRT0状態であると判別したとき(S842がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せ(図28参照)が表示されたか否かを判別する(S843)。S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S843がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S842 that the RT state is the RT0 state (if the determination in S842 is YES), the main CPU 101 determines whether or not the symbol combination abbreviated as "Bell Drop Eye" (see FIG. 28) is displayed (S843). In S843, when the main CPU 101 determines that the symbol combination with the abbreviated name of "Bell Spilled Eye" is not displayed (NO determination in S843), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S843において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S843がYES判定の場合)、メインCPU101は、RT2状態フラグをオン状態にセットする(S844)。この処理により、RT状態がRT0状態からRT2状態に移行する。そして、S844の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S843 that the symbol combination of the abbreviated name "bell spilled eyes" is displayed (if determined as YES in S843), the main CPU 101 sets the RT2 state flag to the ON state (S844). This processing causes the RT state to shift from the RT0 state to the RT2 state. After the process of S844, the main CPU 101 ends the RT check process and shifts the process to the process of S219 in the main flow (see FIG. 82).

ここで再度、S842の処理に戻って、S842がNO判定の場合、メインCPU101は、RT状態がRT1状態であるか否かを判別する(S845)。S845において、メインCPU101が、RT状態がRT1状態でないと判別したとき(S845がNO判定の場合)、メインCPU101は、後述のS850の処理を行う。 Here, returning to the process of S842 again, if the determination in S842 is NO, the main CPU 101 determines whether the RT state is the RT1 state (S845). When the main CPU 101 determines in S845 that the RT state is not the RT1 state (when the determination in S845 is NO), the main CPU 101 performs the processing of S850, which will be described later.

一方、S845において、メインCPU101が、RT状態がRT1状態であると判別したとき(S845がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」の図柄組合せが表示されたか否かを判別する(S846)。 On the other hand, when the main CPU 101 determines in S845 that the RT state is the RT1 state (if the determination in S845 is YES), the main CPU 101 determines whether or not a symbol combination abbreviated as "Bell spilled eyes" is displayed (S846).

S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき(S846がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S847)。この処理により、RT状態がRT1状態からRT2状態に移行する。そして、S847の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S846, when the main CPU 101 determines that the symbol combination of the abbreviated name "bell spilled eyes" is displayed (if determined as YES in S846), the main CPU 101 sets the RT1 state flag to the OFF state and sets the RT2 state flag to the ON state (S847). As a result of this processing, the RT state shifts from the RT1 state to the RT2 state. After the process of S847, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S846において、メインCPU101が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき(S846がNO判定の場合)、メインCPU101は、RT1状態の遊技が20ゲーム経過したか否かを判別する(S848)。 On the other hand, when the main CPU 101 determines in S846 that the symbol combination with the abbreviated name "Bell Drop Eye" is not displayed (NO determination in S846), the main CPU 101 determines whether or not 20 games have been played in the RT1 state (S848).

S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過していないと判別したとき(S848がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S848において、メインCPU101が、RT1状態の遊技が20ゲーム経過したと判別したとき(S848がYES判定の場合)、メインCPU101は、RT1状態フラグをオフ状態にセットする(S849)。この処理により、RT状態がRT1状態からRT0状態に移行する。そして、S849の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S848, when the main CPU 101 determines that 20 games have not been played in the RT1 state (NO determination in S848), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82). On the other hand, when the main CPU 101 determines in S848 that 20 games have been played in the RT1 state (if determined as YES in S848), the main CPU 101 sets the RT1 state flag to the OFF state (S849). This processing causes the RT state to shift from the RT1 state to the RT0 state. After the process of S849, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

ここで再度、S845の処理に戻って、S845がNO判定の場合、メインCPU101は、RT状態がRT2状態であるか否かを判別する(S850)。S850において、メインCPU101が、RT状態がRT2状態でないと判別したとき(S850がNO判定の場合)、メインCPU101は、後述のS853の処理を行う。 Here, returning to the process of S845 again, if the determination in S845 is NO, the main CPU 101 determines whether the RT state is the RT2 state (S850). When the main CPU 101 determines in S850 that the RT state is not the RT2 state (when the determination in S850 is NO), the main CPU 101 performs the processing of S853, which will be described later.

一方、S850において、メインCPU101が、RT状態がRT2状態であると判別したとき(S850がYES判定の場合)、メインCPU101は、略称「RT3移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S851)。S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されなかったと判別したとき(S851がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S850 that the RT state is the RT2 state (if the determination in S850 is YES), the main CPU 101 determines whether or not the symbol combination (see FIG. 28) abbreviated as "RT3 shift reply" is displayed (S851). In S851, when the main CPU 101 determines that the symbol combination of the abbreviated name "RT3 shift reply" is not displayed (if the determination in S851 is NO), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S851において、メインCPU101が、略称「RT3移行リプ」の図柄組合せが表示されたと判別したとき(S851がYES判定の場合)、メインCPU101は、RT2状態フラグをオフ状態にセットするとともに、RT3状態フラグをオン状態にセットする(S852)。この処理により、RT状態がRT2状態からRT3状態に移行する。そして、S852の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S851 that the symbol combination of the abbreviation "RT3 shift reply" is displayed (if YES in S851), the main CPU 101 sets the RT2 state flag to OFF state and sets the RT3 state flag to ON state (S852). This processing causes the RT state to shift from the RT2 state to the RT3 state. After the process of S852, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

ここで再度、S850の処理に戻って、S850がNO判定の場合、メインCPU101は、RT状態がRT3状態であるか否かを判別する(S853)。S853において、メインCPU101が、RT状態がRT3状態でないと判別したとき(S853がNO判定の場合)、メインCPU101は、後述のS862の処理を行う。 Here, returning to the process of S850 again, if the determination in S850 is NO, the main CPU 101 determines whether the RT state is the RT3 state (S853). In S853, when the main CPU 101 determines that the RT state is not the RT3 state (when the determination in S853 is NO), the main CPU 101 performs the processing of S862, which will be described later.

一方、S853において、メインCPU101が、RT状態がRT3状態であると判別したとき(S853がYES判定の場合)、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S854)。 On the other hand, when the main CPU 101 determines in S853 that the RT state is the RT3 state (if the determination in S853 is YES), the main CPU 101 determines whether or not the symbol combination of the abbreviated name "Bell Drop Eye" or "RT2 Transition Lip" is displayed (S854).

S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S854がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S855)。この処理により、RT状態がRT3状態からRT2状態に移行する。そして、S855の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S854, when the main CPU 101 determines that the symbol combination of the abbreviation "Bell spilled eyes" or "RT2 shift reply" is displayed (if determined as YES in S854), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT2 state flag to the ON state (S855). This processing causes the RT state to shift from the RT3 state to the RT2 state. After the process of S855, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S854において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S854がNO判定の場合)、メインCPU101は、略称「RT4移行リプ」の図柄組合せ(図28参照)が表示されたか否かを判別する(S856)。 On the other hand, when the main CPU 101 determines in S854 that the symbol combination of the abbreviations "Bell Drop Eye" or "RT2 Transition Lip" is not displayed (if the determination in S854 is NO), the main CPU 101 determines whether or not the symbol combination of the abbreviation "RT4 Transition Lip" (see FIG. 28) is displayed (S856).

S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されていないと判別したとき(S856がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。一方、S856において、メインCPU101が、略称「RT4移行リプ」の図柄組合せが表示されたと判別したとき(S856がYES判定の場合)、メインCPU101は、RT3状態フラグをオフ状態にセットするとともに、RT4状態フラグをオン状態にセットする(S857)。この処理により、RT状態がRT3状態からRT4状態に移行する。 In S856, when the main CPU 101 determines that the symbol combination of the abbreviated name "RT4 shift reply" is not displayed (if the determination in S856 is NO), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82). On the other hand, when the main CPU 101 determines in S856 that the symbol combination of the abbreviated name "RT4 shift reply" is displayed (if determined as YES in S856), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT4 state flag to the ON state (S857). This processing causes the RT state to shift from the RT3 state to the RT4 state.

S857の処理後、メインCPU101は、遊技状態がART準備状態であるか否かを判別する(S858)。S858において、メインCPU101が、遊技状態がART準備状態でないと判別したとき(S858がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 After the processing of S857, the main CPU 101 determines whether or not the gaming state is the ART preparation state (S858). In S858, when the main CPU 101 determines that the gaming state is not the ART preparation state (NO determination in S858), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S858において、メインCPU101が、遊技状態がART準備状態であると判別したとき(S858がYES判定の場合)、メインCPU101は、CTセット数が「1」以上であるか否かを判別する(S859)。 On the other hand, when the main CPU 101 determines in S858 that the gaming state is the ART preparation state (if determined as YES in S858), the main CPU 101 determines whether or not the number of CT sets is "1" or more (S859).

S859において、メインCPU101が、CTセット数が「1」以上であると判別したとき(S859がYES判定の場合)、メインCPU101は、次遊技の遊技状態にCTをセットし、CTゲーム数カウンタに「8」をセットする(S860)。そして、S860の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 In S859, when the main CPU 101 determines that the CT set number is "1" or more (if determined as YES in S859), the main CPU 101 sets the game state of the next game to CT and sets the CT game number counter to "8" (S860). After the process of S860, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S859において、メインCPU101が、CTセット数が「1」以上でないと判別したとき(S859がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常ARTをセットし、ART終了ゲーム数カウンタに所定値をセットする(S861)。そして、S861の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S859 that the number of CT sets is not equal to or greater than "1" (NO determination in S859), the main CPU 101 sets normal ART in the next game state and sets a predetermined value in the ART end game counter (S861). After the process of S861, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

ここで再度、S853の処理に戻って、S853がNO判定の場合、メインCPU101は、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたか否かを判別する(S862)。S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されていないと判別したとき(S862がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 Here, returning to the process of S853 again, if the determination in S853 is NO, the main CPU 101 determines whether or not the symbol combination of the abbreviated name "Bell spilled eye" or "RT2 transition letter" is displayed (S862). In S862, when the main CPU 101 determines that the symbol combination of the abbreviated name "Bell spilled eye" or "RT2 shift reply" is not displayed (if the determination in S862 is NO), the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

一方、S862において、メインCPU101が、略称「ベルこぼし目」又は「RT2移行リプ」の図柄組合せが表示されたと判別したとき(S862がYES判定の場合)、メインCPU101は、RT4状態フラグをオフ状態にセットするとともに、RT2状態フラグをオン状態にセットする(S863)。この処理により、RT状態がRT4状態からRT2状態に移行する。そして、S863の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図82参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S862 that the symbol combination of the abbreviated name "bell spilled eye" or "RT2 transition letter" is displayed (if YES in S862), the main CPU 101 sets the RT4 state flag to OFF state and sets the RT2 state flag to ON state (S863). As a result of this processing, the RT state shifts from the RT4 state to the RT2 state. After the process of S863, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 82).

[CZ・ART終了時処理]
次に、図157を参照して、メインフロー(図82参照)中のS219で行うCZ・ART終了時処理について説明する。なお、図157は、CZ・ART終了時処理の手順を示すフローチャートである。
[Processing at the end of CZ/ART]
Next, with reference to FIG. 157, the CZ/ART end processing performed at S219 in the main flow (see FIG. 82) will be described. FIG. 157 is a flow chart showing the procedure of the CZ-ART end processing.

まず、メインCPU101は、現在の遊技状態がCZ失敗時及びART終了時のいずれかであるか否かを判別する(S871)。S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかでないと判別したとき(S871がNO判定の場合)、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 First, the main CPU 101 determines whether the current game state is either CZ failure or ART end (S871). In S871, when the main CPU 101 determines that the current gaming state is not either CZ failure or ART end (when S871 determines NO), the main CPU 101 ends the CZ/ART end processing, and shifts the processing to S201 in the main flow (see FIG. 82).

一方、S871において、メインCPU101が、現在の遊技状態がCZ失敗時及びART終了時のいずれかであると判別したとき(S871がYES判定の場合)、メインCPU101は、CZ抽籤テーブル(図41B参照)を参照して、CZの引き戻し抽籤を行う(S872)。次いで、メインCPU101は、CZの引き戻し抽籤に当籤したか否かを判別す(S873)。 On the other hand, when the main CPU 101 determines in S871 that the current gaming state is either CZ failure or ART end (if YES in S871), the main CPU 101 refers to the CZ lottery table (see FIG. 41B) and performs a CZ withdrawal lottery (S872). Next, the main CPU 101 determines whether or not the pullback lottery for CZ has been won (S873).

S873において、メインCPU101が、CZの引き戻し抽籤に当籤したと判別したとき(S873がYES判定の場合)、メインCPU101は、次遊技の遊技状態に当籤した種別のCZをセットする(S874)。次いで、メインCPU101は、当籤した種別のCZに応じた値をCZゲーム数カウンタにセットする(S875)。そして、S875の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 In S873, when the main CPU 101 determines that the pull-back lottery for CZ has been won (if determined as YES in S873), the main CPU 101 sets the winning type of CZ in the gaming state of the next game (S874). Next, the main CPU 101 sets a value corresponding to the winning type of CZ in the CZ game number counter (S875). After the process of S875, the main CPU 101 ends the CZ/ART termination process, and shifts the process to the process of S201 in the main flow (see FIG. 82).

一方、S873において、メインCPU101が、CZの引き戻し抽籤に当籤しなかったと判別したとき(S873がNO判定の場合)、メインCPU101は、次遊技の遊技状態に通常遊技状態をセットする(S876)。次いで、メインCPU101は、通常中高確率抽籤テーブル(図40B参照)を参照して、CZの抽籤状態を抽籤し、抽籤結果をセットする(S877)。そして、S877の処理後、メインCPU101は、CZ・ART終了時処理を終了し、処理をメインフロー(図82参照)中のS201の処理に移す。 On the other hand, when the main CPU 101 determines in S873 that the pullback lottery for CZ has not been won (NO in S873), the main CPU 101 sets the next game state to the normal game state (S876). Next, the main CPU 101 refers to the normal medium/high probability lottery table (see FIG. 40B), determines the lottery status of CZ, and sets the lottery result (S877). After the process of S877, the main CPU 101 ends the CZ/ART termination process, and shifts the process to the process of S201 in the main flow (see FIG. 82).

[メインCPUの制御による割込処理(1.1172msec)]
次に、図158を参照して、1.1172msec周期で、メインCPU101が行う割込処理について説明する。なお、図158は、割込処理の手順を示すフローチャートである。1.1172msec周期で繰り返し実行される割込処理は、タイマー回路113(PTC)の初期化処理(図64中のS2参照)で設定されたタイマー回路113のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ112からの割込要求信号がメインCPU101に入力された際に実行される処理である。
[Interrupt processing under control of main CPU (1.1172 msec)]
Next, interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described with reference to FIG. FIG. 158 is a flow chart showing the procedure of interrupt processing. 1. The interrupt process that is repeatedly executed at a cycle of 1172 msec is a process that is executed when an interrupt request signal is input to the main CPU 101 from the interrupt controller 112 generated based on the output timing of the timeout signal of the timer circuit 113 (PTC) set in the initialization process (see S2 in FIG. 64) of the timer circuit 113 (PTC).

まず、メインCPU101は、レジスタの退避処理を行う(S901)。次いで、メインCPU101は、入力ポートチェック処理を行う(S902)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 saves a register (S901). Next, the main CPU 101 performs input port check processing (S902). In this process, signals input from various switches such as a stop switch are checked.

次いで、メインCPU101は、リール制御処理を行う(S903)。この処理では、メインCPU101は、全リールの回転開始が要求されたときに、左リール3L、中リール3C及び右リール3Rの回転を開始し、その後、各リールが一定速度で回転するように、3つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインCPU101は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインCPU101は、更新された図柄カウンタが停止予定位置に対応する値に一致する(停止予定位置の図柄が表示窓の有効ライン上の領域に到達する)のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this processing, the main CPU 101 starts rotating the left reel 3L, the middle reel 3C and the right reel 3R when the start of rotation of all reels is requested, and then drives and controls the three stepping motors so that each reel rotates at a constant speed. Also, when the number of sliding symbols is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding symbols. Then, the main CPU 101 waits for the updated symbol counter to match the value corresponding to the expected stop position (the symbol at the expected stop position reaches an area on the effective line of the display window), and drives and controls the corresponding stepping motor so that the rotation of the relevant reel is decelerated and stopped.

次いで、メインCPU101は、通信データ送信処理を行う(S904)。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路90の第1シリアル通信回路114(図9参照)を介して副制御回路200に送信する。メインCPU101は、副制御回路200にコマンドを送信した後、通信データポインタを1パケット分減算更新し(不図示)、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路200に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「0」である場合には、無操作コマンドを生成して副制御回路200に送信する。次いで、メインCPU101は、投入メダル通過チェック処理を行う(S905)。この処理では、メインCPU101は、メダルセンサ(不図示)の検出結果(メダルセンサ入力状態)に基づいて、投入メダルがセレクタ66を通過したか否かのチェック処理を行う。次いで、メインCPU101は、WDTのリスタート処理を行う(S906)。 Next, the main CPU 101 performs communication data transmission processing (S904). In this process, mainly various commands stored in the communication data storage area are transmitted to the sub control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. FIG. After transmitting the command to the sub-control circuit 200, the main CPU 101 updates the communication data pointer by subtracting one packet (not shown), and clears the transmitted command data in the communication data storage area. When a plurality of command data are stored in the communication data storage area, the command data are transmitted to the sub-control circuit 200 in order of oldest stored. If no command data is stored in the communication data storage area, that is, if the value of the communication data pointer is "0", a no-operation command is generated and sent to the sub-control circuit 200. Next, the main CPU 101 performs inserted medal passage check processing (S905). In this process, the main CPU 101 checks whether or not inserted medals have passed through the selector 66 based on the detection result (medal sensor input state) of the medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).

次いで、メインCPU101は、7セグLED駆動処理を行う(S907)。この処理では、メインCPU101は、情報表示器6に含まれる各種7セグLEDを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、7セグLED駆動処理の詳細については、後述の図159を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment LED drive processing (S907). In this process, the main CPU 101 drives and controls various 7-segment LEDs included in the information display device 6 to display, for example, the number of medals to be paid out, the number of credits, data on the pressing order of the stop button, and the like. Details of the 7-segment LED driving process will be described later with reference to FIG. 159 described later.

次いで、メインCPU101は、タイマー更新処理を行う(S908)。この処理では、メインCPU101は、セットされた各種タイマーのカウント(減算)処理を行う。なお、タイマー更新処理の詳細については、後述の図164を参照しながら後で説明する。 Next, the main CPU 101 performs timer update processing (S908). In this process, the main CPU 101 counts (subtracts) various timers that have been set. Details of the timer update process will be described later with reference to FIG. 164 described later.

次いで、メインCPU101は、エラー検知処理を行う(S909)。次いで、メインCPU101は、ドア開閉チェック処理を行う(S910)。ドア開閉チェック処理では、メインCPU101は、ドア開閉監視スイッチ67のオン(ドア閉)/オフ(ドア開)状態をチェックすることにより、フロントドア2b(図2参照)の開閉状態をチェックする。 Next, the main CPU 101 performs error detection processing (S909). Next, the main CPU 101 performs door open/close check processing (S910). In the door open/close check process, the main CPU 101 checks the open/closed state of the front door 2b (see FIG. 2) by checking the ON (door closed)/OFF (door open) state of the door open/close monitoring switch 67 .

次いで、メインCPU101は、試射試験信号制御処理を行う(S911)。この処理では、第2インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインRAM103の規定外作業領域(図12C参照)を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき(パチスロ1が遊技店に設置された後)にも行われるが、この時には、主制御基板71が第2インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図166を参照しながら後で説明する。 Next, the main CPU 101 performs test-firing test signal control processing (S911). In this processing, control processing is performed when various test signals are output to the testing machine via the second interface port or the like. Also, this process is executed using the non-standard work area (see FIG. 12C) of the main RAM 103 . In the present embodiment, this processing is also performed at times other than the trial shooting test (after the pachislot machine 1 is installed in the amusement arcade), but at this time the main control board 71 is not connected to the testing machine via the second interface board or the like, so even if various test signals are generated, they are not output. Details of the test-fire test signal control process will be described later with reference to FIG. 166 described later.

次いで、メインCPU101は、レジスタの復帰処理を行う(S912)。そして、S912の処理後、メインCPU101は、割込処理を終了する。 Next, the main CPU 101 performs register restoration processing (S912). After the process of S912, the main CPU 101 terminates the interrupt process.

[7セグLED駆動処理]
次に、図159及び図160を参照して、割込処理(図158参照)中のS907で行う7セグLED駆動処理について説明する。なお、図159は、7セグLED駆動処理の手順を示すフローチャートである。また、図160Aは、7セグLED駆動処理中の後述のS923~S925の処理を実行するためのソースプログラムの一例を示す図であり、図160Bは、7セグLED駆動処理中の後述のS931~S936の処理を実行するためのソースプログラムの一例を示す図である。
[7-segment LED drive processing]
159 and 160, the 7-segment LED driving process performed in S907 during the interrupt process (see FIG. 158) will be described. Note that FIG. 159 is a flowchart showing the procedure of the 7-segment LED driving process. FIG. 160A is a diagram showing an example of a source program for executing the processes of S923 to S925 described later during the 7-segment LED drive process, and FIG. 160B is a diagram showing an example of a source program for executing the processes of S931 to S936 described later during the 7-segment LED drive process.

まず、メインCPU101は、割込カウンタの値に「1」を加算(+1更新)する(S921)。次いで、メインCPU101は、割込カウンタの値が奇数であるか否かを判別する(S922)。 First, the main CPU 101 adds "1" (updates +1) to the value of the interrupt counter (S921). Next, the main CPU 101 determines whether or not the value of the interrupt counter is an odd number (S922).

S922において、メインCPU101が、割込カウンタの値が奇数でないと判別したとき(S922がNO判定の場合)、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。すなわち、本実施形態では、2回の割込周期毎に、7セグLED駆動処理が行われる。なお、本実施形態では、7セグLED駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に7セグLED駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、7セグLED駆動処理の実行タイミングを決定してもよい。 In S922, when the main CPU 101 determines that the value of the interrupt counter is not an odd number (NO determination in S922), the main CPU 101 ends the 7-segment LED driving process and shifts the process to the process of S908 during the interrupt process (see FIG. 158). That is, in this embodiment, the 7-segment LED driving process is performed every two interrupt cycles. In the present embodiment, an example in which the 7-segment LED driving process is executed when the interrupt counter value is an even number has been described, but the present invention is not limited to this, and the 7-segment LED driving process may be executed when the interrupt counter value is an odd number, or the execution timing of the 7-segment LED driving process may be determined using the quotient or remainder when the interrupt counter value is divided by an arbitrary integer.

一方、S922において、メインCPU101が、割込カウンタの値が奇数であると判別したとき(S922がYES判定の場合)、メインCPU101は、ナビデータ格納領域からナビデータを取得する(S923)。次いで、メインCPU101は、7セグLEDの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする(S924)。 On the other hand, when the main CPU 101 determines in S922 that the interrupt counter value is an odd number (YES in S922), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the pushing order display data storage area for storing the pushing order display data output to each cathode of the 7-segment LED (S924).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S925)。この処理では、メインCPU101は、ナビデータに基づいて、押し順表示データ(7セグ表示データ)を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 161 described later.

次いで、メインCPU101は、クレジットカウンタの値を取得する(S926)。次いで、メインCPU101は、7セグLEDの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする(S927)。 Next, the main CPU 101 acquires the value of the credit counter (S926). Next, the main CPU 101 sets the address of the credit display data storage area for storing the credit display data output to each cathode of the 7-segment LED (S927).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S928)。この処理では、メインCPU101は、クレジットカウンタの値に基づいて、クレジット表示データ(7セグ表示データ)を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図161を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S928). In this process, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 161 described later.

次いで、メインCPU101は、後述の7セグコモンカウンタの値を格納するための7セグコモンカウンタ格納領域のアドレスをセットする(S929)。次いで、メインCPU101は、7セグコモンカウンタの値に「1」を加算(+1更新)する(S930)。なお、この処理において、更新後の7セグコモンカウンタの値が「8」となった場合には、メインCPU101は、7セグコモンカウンタの値に「0」をセットする。本実施形態では、7セグLEDをダイナミック制御するため、8回周期で7セグコモンカウンタの値が更新される。 Next, the main CPU 101 sets the address of the 7-segment common counter storage area for storing the value of the 7-segment common counter described later (S929). Next, the main CPU 101 adds "1" (updates +1) to the value of the 7-segment common counter (S930). In this process, if the value of the 7-segment common counter after updating becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, the 7-segment LED is dynamically controlled, so the value of the 7-segment common counter is updated every eight cycles.

次いで、メインCPU101は、7セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域(押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域)のアドレスをセットする(S931)。次いで、メインCPU101は、7セグLEDのカソードにクリアデータを出力する(S932)。この処理は、7セグLEDを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter, and sets the address of the target cathode data storage area (the push order display data storage area or the target storage area within the credit display data storage area) (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED to eliminate the influence of afterimages.

次いで、メインCPU101は、対象のカソードデータ格納領域から7セグカソード出力データを取得してセットする(S933)。次いで、メインCPU101は、7セグコモンバックアップデータとコモン選択データとから、7セグコモン出力データを生成する(S934)。 Next, the main CPU 101 acquires and sets the 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-segment common output data from the 7-segment common backup data and common selection data (S934).

次いで、メインCPU101は、7セグコモンバックアップデータ及び7セグカソードバックアップデータにそれぞれ7セグコモン出力データ及び7セグカソード出力データを保存する(S935)。次いで、メインCPU101は、7セグカソード出力データ及び7セグコモン出力データを出力する(S936)。そして、S936の処理後、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図158参照)中のS908の処理に移す。 Next, the main CPU 101 stores the 7-segment common output data and the 7-segment cathode output data in the 7-segment common backup data and the 7-segment cathode backup data, respectively (S935). Next, the main CPU 101 outputs 7-segment cathode output data and 7-segment common output data (S936). After the process of S936, the main CPU 101 ends the 7-segment LED drive process, and shifts the process to the process of S908 in the interrupt process (see FIG. 158).

本実施形態では、上述のようにして7セグLED駆動処理が行われる。なお、上述した7セグLED駆動処理中のS923~S925の処理は、メインCPU101が、図160Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した7セグLED駆動処理中のS931~S936の処理は、メインCPU101が、図160Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED driving process is performed as described above. The processing of S923 to S925 in the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160A. Further, the processing of S931 to S936 in the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160B.

その中で、S936の各7セグ出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。それゆえ、本実施形態の7セグLED駆動処理では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の7セグLEDをダイナミック点灯制御、及び、2桁の7セグLEDでクレジット情報を表示する際の7セグLEDをダイナミック点灯制御では、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Among them, the output processing of each 7-segment output data in S936 is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 160B. Therefore, in the 7-segment LED driving process of the present embodiment, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output when dynamic lighting control is performed on the 2-digit 7-segment LED. That is, in the dynamic lighting control of the 7-segment LED when performing push order navigation on the instruction monitor and the dynamic lighting control of the 7-segment LED when displaying credit information with the 2-digit 7-segment LED, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、7セグLED駆動処理を行う7セグ駆動回路(不図示)をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、7セグ駆動回路をアノードコモン回路で構成し、アノードで7セグLEDの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in this embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) the free space in the main ROM 102, and utilize the increased free space to enhance the game playability. In the present embodiment, an example in which a 7-segment drive circuit (not shown) that performs 7-segment LED drive processing is configured by a cathode common circuit and controlled by a cathode has been described, but the present invention is not limited to this, and the 7-segment drive circuit may be configured by an anode common circuit and the 7-segment LED may be controlled by the anode.

また、上述した7セグLED駆動処理中のS923のナビデータの取得処理及びS924の押し表示データ格納領域のアドレスセット処理はいずれも、図160Aに示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の7セグLED駆動処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Further, both the navigation data acquisition process of S923 and the address setting process of the push display data storage area of S924 during the 7-segment LED driving process described above are executed by an "LDQ" instruction (main CPU 101 dedicated instruction code) that specifies an address using a Q register (extension register), as shown in FIG. 160A. Therefore, in the 7-segment LED driving process of the present embodiment, by using the "LDQ" instruction, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed. Therefore, the instruction related to address setting can be omitted from the source program (there is no need to separately provide an instruction related to address setting), and the capacity of the source program (capacity used of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[7セグ表示データ生成処理]
次に、図161~図163を参照して、7セグLED駆動処理(図159参照)中のS925及びS928で行う7セグ表示データ生成処理について説明する。なお、図161は、7セグ表示データ生成処理の手順を示すフローチャートである。図162は、7セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図163は、7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。
[7-segment display data generation processing]
Next, the 7-segment display data generation processing performed in S925 and S928 in the 7-segment LED driving processing (see FIG. 159) will be described with reference to FIGS. 161 to 163. FIG. Note that FIG. 161 is a flow chart showing the procedure of the 7-segment display data generation process. FIG. 162 is a diagram showing an example of a source program for executing 7-segment display data generation processing. Also, FIG. 163 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to on the source program for the 7-segment display data generation process.

なお、7セグLED駆動処理(図159参照)中のS925で行われる7セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、7セグLED駆動処理(図159参照)中のS928で行われる7セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 The "display data" generated in the 7-segment display data generation process performed at S925 in the 7-segment LED drive process (see FIG. 159) corresponds to the push order display data, and the "display data" described later generated in the 7-segment display data generation process performed in S928 in the 7-segment LED drive process (see FIG. 159) corresponds to the credit display data.

まず、メインCPU101は、カソードデータ格納領域にセットされた表示データを「10」で除算し、その除算結果の商の値を、2桁の7セグLEDの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する(S941)。次いで、メインCPU101は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する(S942)。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10", acquires the quotient value of the division result as display data for the upper digits of the two-digit 7-segment LED, and acquires the remaining value of the division result as display data for the lower digits (S941). Next, the main CPU 101 determines whether to display the upper digits based on the acquired display data of the upper digits (S942).

S942において、メインCPU101が、上位桁表示を行うと判別したとき(S942がYES判定の場合)、メインCPU101は、後述のS944の処理を行う。一方、S942において、メインCPU101が、上位桁表示を行わないと判別したとき(S942がNO判定の場合)、メインCPU101は、上位桁の表示無しをセットする(S943)。 When the main CPU 101 determines in S942 that the upper digits are to be displayed (if the determination in S942 is YES), the main CPU 101 performs the processing of S944, which will be described later. On the other hand, when the main CPU 101 determines in S942 that the upper digits are not to be displayed (if the determination in S942 is NO), the main CPU 101 sets no display of the upper digits (S943).

S943の処理後又はS942がYES判定の場合、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、上位桁の表示データを取得する(S944)。次いで、メインCPU101は、上位桁の表示データ格納領域(不図示)に取得した上位桁の表示データを保存する(S945)。 After the process of S943 or if the determination in S942 is YES, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) and acquires the display data of the upper digits (S944). Next, the main CPU 101 stores the acquired upper digit display data in an upper digit display data storage area (not shown) (S945).

次いで、メインCPU101は、7セグカソードテーブル(図163参照)を参照して、下位桁の表示データを取得する(S946)。次いで、メインCPU101は、下位桁の表示データ格納領域(不図示)に取得した下位桁の表示データを保存する(S947)。 Next, the main CPU 101 refers to the 7-segment cathode table (see FIG. 163) and acquires the display data of the lower digits (S946). Next, the main CPU 101 stores the acquired display data of the lower digits in the display data storage area (not shown) of the lower digits (S947).

そして、S947の処理後、メインCPU101は、7セグ表示データ生成処理を終了する。この際、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS925の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS926の処理に移す。一方、実行した7セグ表示データ生成処理が7セグLED駆動処理(図158参照)中のS928の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS929の処理に移す。 After the process of S947, the main CPU 101 terminates the 7-segment display data generation process. At this time, if the executed 7-segment display data generation processing is the processing of S925 during the 7-segment LED drive processing (see FIG. 158), the main CPU 101 shifts the processing to the processing of S926 during the 7-segment LED drive processing. On the other hand, if the executed 7-segment display data generation process is the process of S928 during the 7-segment LED drive process (see FIG. 158), the main CPU 101 shifts the process to the process of S929 during the 7-segment LED drive process.

本実施形態では、上述のようにして7セグ表示データ生成処理が行われる。なお、上述した7セグ表示データ生成処理は、メインCPU101が、図162のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. The 7-segment display data generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

[タイマー更新処理]
次に、図164及び図165を参照して、割込処理(図158参照)中のS908で行うタイマー更新処理について説明する。なお、図164は、タイマー更新処理の手順を示すフローチャートである。また、図165は、タイマー更新処理中の後述のS951~S954の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, with reference to FIGS. 164 and 165, the timer update processing performed at S908 during the interrupt processing (see FIG. 158) will be described. Note that FIG. 164 is a flowchart showing the procedure of timer update processing. Also, FIG. 165 is a diagram showing an example of a source program for executing the processes of S951 to S954 described later during the timer update process.

まず、メインCPU101は、HLレジスタに2バイトタイマー格納領域(不図示)の更新開始アドレスをセットし、Bレジスタに2バイトタイマー数をセットする(S951)。 First, the main CPU 101 sets an update start address of a 2-byte timer storage area (not shown) in the HL register, and sets the number of 2-byte timers in the B register (S951).

次いで、メインCPU101は、2バイトタイマー数とその下限値「0」とを比較し、2バイトタイマー数が下限値「0」より大きい場合には、2バイトタイマー数を1減算(-1更新)し、2バイトタイマー数が下限値「0」以下である場合には、2バイトタイマー数を「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(-2更新)する。 Next, the main CPU 101 compares the number of 2-byte timers with the lower limit "0", and if the number of 2-byte timers is greater than the lower limit "0", subtracts 1 from the number of 2-byte timers (updates -1). Further, in the process of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by 2).

次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数を1減算(-1更新)する(S953)。次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数が「0」であるか否かを判別する(S954)。 Next, the main CPU 101 subtracts 1 from the 2-byte timer number set in the B register (renews it by 1) (S953). Next, the main CPU 101 determines whether or not the number of 2-byte timers set in the B register is "0" (S954).

S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」でないと判別したとき(S954がNO判定の場合)、メインCPU101は、処理をS952の処理に戻し、S952以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is not "0" (NO determination in S954), the main CPU 101 returns the process to the process of S952, and repeats the processes after S952.

一方、S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」であると判別したとき(S954がYES判定の場合)、メインCPU101は、HLレジスタに1バイトタイマー格納領域の更新開始アドレスをセットし、Bレジスタに1バイトタイマー数をセットする(S955)。 On the other hand, when the main CPU 101 determines in S954 that the number of 2-byte timers set in the B register is "0" (if the determination in S954 is YES), the main CPU 101 sets the update start address of the 1-byte timer storage area in the HL register, and sets the number of 1-byte timers in the B register (S955).

次いで、メインCPU101は、1バイトタイマー数とその下限値「0」とを比較し、1バイトタイマー数が下限値「0」より大きい場合には、1バイトタイマー数を1減算(-1更新)し、1バイトタイマー数が下限値「0」以下である場合には、1バイトタイマー数を「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(-1更新)する。 Next, the main CPU 101 compares the number of 1-byte timers with the lower limit "0", and if the number of 1-byte timers is greater than the lower limit "0", subtracts 1 from the number of 1-byte timers (updates -1), and if the number of 1-byte timers is equal to or less than the lower limit "0", holds the number of 1-byte timers at "0" (S956). Further, in the process of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).

次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数を1減算(-1更新)する(S957)。次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数が「0」であるか否かを判別する(S958)。 Next, the main CPU 101 subtracts 1 from the 1-byte timer number set in the B register (renews it by 1) (S957). Next, the main CPU 101 determines whether or not the number of 1-byte timers set in the B register is "0" (S958).

S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」でないと判別したとき(S958がNO判定の場合)、メインCPU101は、処理をS956の処理に戻し、S956以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is not "0" (NO determination in S958), the main CPU 101 returns the process to the process of S956, and repeats the processes after S956.

一方、S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」であると判別したとき(S958がYES判定の場合)、メインCPU101は、電磁カウンタ制御処理を行う(S959)。この処理では、メダルのIN/OUTを示す信号を外部集中端子板47に出力する際の出力制御処理が行われる。そして、S959の処理後、メインCPU101は、タイマー更新処理を終了し、処理を割込処理(図158参照)中のS909の処理に移す。 On the other hand, when the main CPU 101 determines in S958 that the number of 1-byte timers set in the B register is "0" (YES in S958), the main CPU 101 performs electromagnetic counter control processing (S959). In this process, an output control process is performed when a signal indicating IN/OUT of medals is output to the external centralized terminal board 47 . After the process of S959, the main CPU 101 ends the timer update process, and shifts the process to the process of S909 during the interrupt process (see FIG. 158).

本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のS951~S954の処理(2バイトタイマーの更新処理)は、メインCPU101が、図165のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. The processing of S951 to S954 (updating processing of the 2-byte timer) in the timer updating processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

その中で、S952の処理(2バイトタイマーの更新処理)は、図165中の「DCPWLD」命令(所定の更新命令)により実行される。なお、「DCPWLD」命令は、メインCPU101専用命令コードである。 Among them, the process of S952 (2-byte timer update process) is executed by the "DCPWLD" instruction (predetermined update instruction) in FIG. The "DCPWLD" instruction is an instruction code dedicated to the main CPU 101. FIG.

ソースプログラム上において、例えば、ソースコード「DCPWLD (HL),n」が実行されると、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(格納データ)と整数nとが比較され、2バイト分のメモリの内容が整数nより大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスから2バイト分のメモリに整数nが格納される。 For example, when the source code "DCPWLD (HL), n" is executed on the source program, the contents (stored data) of 2 bytes of memory from the address specified by the HL register are compared with the integer n. If the contents of the 2 bytes of memory are greater than the integer n, 1 is subtracted from the contents of the 2 bytes of memory.

それゆえ、図165中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー数)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマー数が「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマー数が「0」以下であれば、2バイトタイマー数が「0」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in FIG. 165, the contents of the 2-byte memory (2-byte timer number) from the address specified by the HL register are compared with the integer "0" (lower limit value). That is, if the current number of 2-byte timers is greater than "0", the 2-byte timers are updated, and if the current number of 2-byte timers is "0" or less, the number of 2-byte timers is held at "0".

上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマー数の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー数が「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。 As described above, in the timer update process of this embodiment, both the process of updating (subtracting) the number of timers and the process of holding the number of timers at "0" can be executed by the "DCPWLD" instruction, which is the instruction code dedicated to the main CPU 101. In this case, there is no need to provide instruction codes for executing both processes separately. Also, the judgment branch instruction code for determining whether the timer count is "0" can be omitted. Therefore, in this embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) the free space in the main ROM 102, and utilize the increased free space to enhance the game playability. In this embodiment, an example in which the "DCPWLD" instruction is used only in updating the 2-byte timer has been described, but the present invention is not limited to this, and the "DCPWLD" instruction may also be used in updating the 1-byte timer.

[試射試験信号制御処理(規定外)]
次に、図166を参照して、割込処理(図158参照)中のS911で行う試射試験信号制御処理について説明する。なお、図166は、試射試験信号制御処理の手順を示すフローチャートである。
[Trial test signal control processing (non-regulation)]
Next, with reference to FIG. 166, the test-firing test signal control processing performed at S911 during the interrupt processing (see FIG. 158) will be described. Note that FIG. 166 is a flow chart showing the procedure of the test-firing test signal control process.

まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S961)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S962)。次いで、メインCPU101は、全レジスタのデータを退避させる(S963)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S961). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S962). Next, the main CPU 101 saves data in all registers (S963).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S964)。この処理では、メインCPU101は、第2インターフェースボート等を介して試験機に出力される、各リールの回転制御信号(駆動信号)の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図167を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S964). In this process, the main CPU 101 generates and outputs a rotation control signal (driving signal) for each reel, which is output to the testing machine via the second interface board or the like. Details of the reel braking signal generation processing will be described later with reference to FIG. 167 described later.

次いで、メインCPU101は、特賞信号制御処理を行う(S965)。この処理では、メインCPU101は、試験機に出力される、ボーナス(特賞)のON/OFF信号(試験信号)の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図168を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this processing, the main CPU 101 performs processing for outputting a bonus (special prize) ON/OFF signal (test signal) to be output to the testing machine. Details of the prize signal control process will be described later with reference to FIG. 168 described later.

次いで、メインCPU101は、条件装置信号制御処理を行う(S966)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図169及び図170を参照しながら後で説明する。 Next, the main CPU 101 performs condition device signal control processing (S966). In this process, the main CPU 101 outputs a control signal corresponding to the state of the condition device signal control flag. Details of the condition device signal control process will be described later with reference to FIGS. 169 and 170 described later.

次いで、メインCPU101は、S963の処理で退避させた全レジスタのデータの復帰処理を行う(S967)。次いで、メインCPU101は、S961の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S968)。そして、S968の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図158参照)中のS912の処理に移す。 Next, the main CPU 101 restores the data of all registers saved in the process of S963 (S967). Next, the main CPU 101 sets the address of the stack area saved in the process of S961 to the stack pointer (SP) (S968). After the process of S968, the main CPU 101 ends the test-firing test signal control process, and shifts the process to the process of S912 in the interrupt process (see FIG. 158).

[回胴制動信号生成処理]
次に、図167を参照して、試射試験信号制御処理(図166参照)中のS964で行う回胴制動信号生成処理について説明する。なお、図167は、回胴制動信号生成処理の手順を示すフローチャートである。
[Rotating drum braking signal generation process]
Next, with reference to FIG. 167, the parabolic braking signal generation processing performed at S964 in the test firing test signal control processing (see FIG. 166) will be described. Note that FIG. 167 is a flow chart showing the procedure of the reel braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S971)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制御信号及びその生成状態(1バイトデータ)をクリアする(S972)。 First, the main CPU 101 sets a reel control data storage area (not shown) in the unspecified work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel control signal and its generation state (1-byte data) (S972).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S973)。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ(加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態)のことである。 Next, the main CPU 101 determines whether or not the reel control data is "less than stopped" data (S973). The reel control data "less than stopped" here means reel control data other than the reel control data for stopping the reel, that is, the reel control data for rotationally driving the reel (preparing for acceleration, accelerating, waiting for constant speed, during constant speed, or waiting for stop start position).

S973において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S973がYES判定の場合)、メインCPU101は、後述のS975の処理を行う。一方、S973において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S973がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S974)。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the drum control data is "less than stopped" data (if YES in S973), the main CPU 101 performs the processing of S975, which will be described later. On the other hand, when the main CPU 101 determines in S973 that the drum control data is not "less than stopping" data (NO determination in S973), the main CPU 101 determines whether the drum control data is "end of static hold control" (S974). The reel control data for "finishing the static hold control" referred to here is the reel control data indicating the all-phase all-stop state of the reel.

S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S974がYES判定の場合)、メインCPU101は、後述のS976の処理を行う。一方、S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S974がNO判定の場合)、又は、S973がYES判定の場合、メインCPU101は、回胴制御信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S975)。 In S974, when the main CPU 101 determines that the drum control data is data indicating "end of static hold control" (if YES in S974), the main CPU 101 performs the processing of S976, which will be described later. On the other hand, when the main CPU 101 determines in S974 that the drum control data is not the data of "end of static hold control" (NO determination in S974) or YES determination in S973, the main CPU 101 turns on ("1") bit 3 of the generation state (1-byte data) of the drum control signal (S975).

S975の処理後又はS974がNO判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S976)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S977)。 After the process of S975 or when the determination in S974 is NO, the main CPU 101 shifts the data of each bit in the generated state to the right (in the direction from bit 7 to bit 0) by one bit (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the reel to be controlled next (S977).

次いで、メインCPU101は、リール数を1減算する(S978)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S979)。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether or not the number of reels is "0" (S979).

S979において、メインCPU101が、リール数が「0」でないと判別したとき(S979がNO判定の場合)、メインCPU101は、処理をS973の処理に戻し、S973以降の処理を繰り返す。 In S979, when the main CPU 101 determines that the number of reels is not "0" (NO determination in S979), the main CPU 101 returns the process to S973, and repeats the processes after S973.

一方、S979において、メインCPU101が、リール数が「0」であると判別したとき(S979がYES判定の場合)、メインCPU101は、生成状態のデータを回胴制動信号出力ポートを介して試験機用第1インターフェースボード301(図7参照)へ出力する(S980)。そして、S980の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図166参照)中のS965の処理に移す。 On the other hand, when the main CPU 101 determines in S979 that the number of reels is "0" (if the determination in S979 is YES), the main CPU 101 outputs the generated data to the first testing machine interface board 301 (see FIG. 7) via the reel braking signal output port (S980). Then, after the process of S980, the main CPU 101 ends the barrel braking signal generation process, and shifts the process to the process of S965 in the test firing test signal control process (see FIG. 166).

[特賞信号制御処理]
次に、図168を参照して、試射試験信号制御処理(図166参照)中のS965で行う特賞信号制御処理について説明する。なお、図168は、特賞信号制御処理の手順を示すフローチャートである。
[Grand Prize Signal Control Processing]
Next, with reference to FIG. 168, the special prize signal control processing performed at S965 in the test firing test signal control processing (see FIG. 166) will be described. Note that FIG. 168 is a flowchart showing the procedure of the prize signal control process.

まず、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態フラグを取得する(S991)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S992)。 First, the main CPU 101 acquires the game state flag by referring to the game state flag storage area (see FIG. 32) (S991). Next, the main CPU 101 determines whether or not the gaming state is the RB gaming state (S992).

S992において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S992がYES判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S993)。一方、S992において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S992がNO判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S994)。 In S992, when the main CPU 101 determines that the gaming state is the RB gaming state (if YES in S992), the main CPU 101 outputs an ON signal from the RB medium signal port for the test signal to the first interface board 301 for testing machine (see FIG. 7) (S993). On the other hand, when the main CPU 101 determines in S992 that the gaming state is not the RB gaming state (NO determination in S992), the main CPU 101 outputs an OFF signal from the RB intermediate signal port for the test signal to the first interface board 301 for testing machine (see FIG. 7) (S994).

S993又はS994の処理後、メインCPU101は、遊技状態フラグ格納領域(図32参照)を参照して、遊技状態がBB遊技状態であるか否かを判別する(S995)。 After the process of S993 or S994, the main CPU 101 refers to the game state flag storage area (see FIG. 32) to determine whether the game state is the BB game state (S995).

S995において、メインCPU101が、遊技状態がBB遊技状態であると判別したとき(S995がYES判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S996)。一方、S995において、メインCPU101が、遊技状態がBB遊技状態でないと判別したとき(S995がNO判定の場合)、メインCPU101は、試験信号用のBB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S997)。 In S995, when the main CPU 101 determines that the gaming state is the BB gaming state (if YES in S995), the main CPU 101 outputs an ON signal from the BB medium signal port for the test signal to the first interface board 301 for testing machine (see FIG. 7) (S996). On the other hand, when the main CPU 101 determines in S995 that the gaming state is not the BB gaming state (if the determination in S995 is NO), the main CPU 101 outputs an OFF signal from the BB signal port for the test signal to the first interface board 301 for testing machine (see FIG. 7) (S997).

そして、S996又はS997の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS966の処理に移す。 After the process of S996 or S997, the main CPU 101 ends the special prize signal control process, and shifts the process to the process of S966 in the test firing test signal control process (see FIG. 166).

[条件装置信号制御処理]
次に、図169及び図170を参照して、試射試験信号制御処理(図166参照)中のS966で行う条件装置信号制御処理について説明する。なお、図169及び図170は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, with reference to FIGS. 169 and 170, the condition device signal control process performed at S966 in the test firing test signal control process (see FIG. 166) will be described. 169 and 170 are flow charts showing the procedure of the condition device signal control process.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S1001)。S1001において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S1001がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 First, the main CPU 101 determines whether or not the condition device signal control flag is in the initial state (S1001). In S1001, when the main CPU 101 determines that the condition device signal control flag is in the initial state (if the determination in S1001 is YES), the main CPU 101 ends the condition device signal control processing, and shifts the processing to S967 during the test firing test signal control processing (see FIG. 166).

一方、S1001において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S1001がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S1002)。 On the other hand, when the main CPU 101 determines in S1001 that the conditional device signal control flag is not in the initial state (NO determination in S1001), the main CPU 101 determines whether the conditional device signal control flag indicates the ON state of the replay state identification signal (S1002).

S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S1002がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S1003)。次いで、メインCPU101は、条件装置1~6信号ポートからRT状態の情報を試験機用第1インターフェースボード301(図7参照)へ出力する(S1004)。そして、S1004の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1002, when the main CPU 101 determines that the condition device signal control flag indicates the ON state of the replay state identification signal (if YES in S1002), the main CPU 101 sets the condition device signal control state to the ON state of the accessory condition device signal (S1003). Next, the main CPU 101 outputs the RT state information from the condition devices 1 to 6 signal ports to the first tester interface board 301 (see FIG. 7) (S1004). After the processing of S1004, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S1002がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S1005)。 On the other hand, when the main CPU 101 determines in S1002 that the condition device signal control flag does not indicate the ON state of the re-gaming state identification signal (NO determination in S1002), the main CPU 101 determines whether the condition device signal control flag indicates the OFF state of the re-gaming state identification signal (S1005).

S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S1005がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1006)。そして、S1006の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1005, when the main CPU 101 determines that the condition device signal control flag indicates the OFF state of the replay state identification signal (if YES in S1005), the main CPU 101 outputs the OFF signal from the condition device 1 to 8 signal ports to the first interface board 301 for testing machine (see FIG. 7) (S1006). After the processing of S1006, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S1005がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S1007)。 On the other hand, when the main CPU 101 determines in S1005 that the condition device signal control flag does not indicate that the replay state identification signal is in the OFF state (NO in S1005), the main CPU 101 determines whether the condition device signal control state is the ON state of the accessory condition device signal (S1007).

S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S1007がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから特賞当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置8信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1008)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1009)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1010)。そして、S1010の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1007, when the main CPU 101 determines that the condition device signal control state is the ON state of the condition device signal (if YES in S1007), the main CPU 101 outputs the information of the prize winning number from the condition device 1 to 8 signal ports to the first interface board 301 (see FIG. 7), and at this time outputs the ON signal from the condition device 8 signal port to the first interface board 301 (see FIG. 7). (S1008). Next, the main CPU 101 sets a predetermined wait time (24.58 ms in this embodiment) to the condition device signal output wait timer (S1009). Next, the main CPU 101 sets the state of waiting for output of a conditional device signal to the conditional device signal control state (S1010). After the processing of S1010, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S1007がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S1011)。 On the other hand, when the main CPU 101 determines in S1007 that the conditional device signal control state is not the ON state of the accessory conditional device signal (if the determination in S1007 is NO), the main CPU 101 determines whether the conditional device signal control state is the state of waiting for the output of the conditional device signal (S1011).

S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S1011がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S1012)。 In S1011, when the main CPU 101 determines that the condition device signal control state is the state of waiting for the condition device signal output (if determined as YES in S1011), the main CPU 101 determines whether the value of the condition device signal output waiting timer is "0" (S1012).

S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S1012がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。一方、S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S1012がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S1013)。そして、S1013の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1012, when the main CPU 101 determines that the value of the condition device signal output wait timer is not "0" (if the determination in S1012 is NO), the main CPU 101 ends the condition device signal control process, and shifts the process to the process of S967 during the test firing test signal control process (see FIG. 166). On the other hand, in S1012, when the main CPU 101 determines that the value of the condition device signal output waiting timer is "0" (if the determination in S1012 is YES), the main CPU 101 sets the condition device signal ON state or the condition device signal OFF state in the condition device signal control state (S1013). After the processing of S1013, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

ここで再度、S1011の処理に戻って、S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S1011がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S1014)。 Here, returning to the processing of S1011 again, when the main CPU 101 determines in S1011 that the condition device signal control state is not the state of waiting for the condition device signal output (if the determination in S1011 is NO), the main CPU 101 determines whether or not the condition device signal control state is the ON state of the minor winning condition device signal (S1014).

S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S1014がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから小役当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置7信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1015)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1016)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1017)。そして、S1017の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 In S1014, when the main CPU 101 determines that the condition device signal control state is the ON state of the minor combination condition device signal (if YES in S1014), the main CPU 101 outputs the information of the minor combination winning number from the condition device 1 to 8 signal ports to the first tester interface board 301 (see FIG. 7), and at this time, outputs the ON signal from the condition device 7 signal port to the first tester interface board 301 (see FIG. 7). (S1015). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the condition device signal output waiting timer (S1016). Next, the main CPU 101 sets the state of waiting for output of the conditional device signal to the conditional device signal control state (S1017). After the processing of S1017, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

一方、S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S1014がNO判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1018)。そして、S1018の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図166参照)中のS967の処理に移す。 On the other hand, when the main CPU 101 determines in S1014 that the conditional device signal control state is not the ON state of the minor winning conditional device signal (if the determination in S1014 is NO), the main CPU 101 outputs the OFF signal from the conditional device 1 to 8 signal ports to the first interface board 301 for tester (see FIG. 7) (S1018). After the processing of S1018, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 166).

<副制御回路の動作説明>
次に、図171~図173を参照して、副制御回路200のサブCPU201が、プログラムを用いて実行する各種処理の内容について説明する。
<Description of the operation of the sub-control circuit>
Next, with reference to FIGS. 171 to 173, the contents of various processes executed by the sub CPU 201 of the sub control circuit 200 using programs will be described.

[サブ側ナビ制御処理]
最初に、図171を参照して、サブ側ナビ制御処理について説明する。なお、図171は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control processing]
First, sub-side navigation control processing will be described with reference to FIG. FIG. 171 is a flow chart showing the procedure of sub-side navigation control processing.

まず、サブCPU201は、ナビデータを取得したか否かを判定する(S1101)。サブCPU201は、主制御基板71から受信したスタートコマンドデータの中から主制御基板71で決定されたナビデータを取得する。それゆえ、S1101の処理では、サブCPU201は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。 First, the sub CPU 201 determines whether or not navigation data has been acquired (S1101). The sub CPU 201 acquires the navigation data determined by the main control board 71 from the start command data received from the main control board 71 . Therefore, in the process of S1101, the sub CPU 201 determines whether the received start command data includes navigation data.

S1101において、サブCPU201が、ナビデータを取得したと判別したとき(S1101がYES判定の場合)、サブCPU201は、ナビデータに応じたサブ側ナビデータをセットする(S1102)。例えば、サブCPU201がナビデータ「4」を取得した場合、図63に示すように、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、S1102の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 When the sub CPU 201 determines in S1101 that the navigation data has been acquired (if determined as YES in S1101), the sub CPU 201 sets sub side navigation data corresponding to the navigation data (S1102). For example, when the sub CPU 201 acquires navigation data "4", as shown in FIG. 63, navigation data for notifying the pressing order "left, middle, right" is set in this process as sub side navigation data. As a result, the details of the stop operation can be notified on both the main side and the sub side. After the process of S1102, the sub CPU 201 ends the sub-side navigation control process.

一方、S1101において、サブCPU201が、ナビデータを取得していないと判別したとき(S1101がNO判定の場合)、サブCPU201は、ナビ(停止操作の報知)の必要があるか否かを判定する(S1103)。本実施形態では、サブCPU201は、例えば、主制御基板71においてフラグ変換抽籤が行われた場合や、主制御基板71において所定の役が内部当籤役として決定された場合に、ナビの必要があると判定する。なお、フラグ変換抽籤の結果や、内部当籤役の種別は、スタートコマンドデータに含まれている。それゆえ、S1103の処理では、サブCPU201は、スタートコマンドデータに含まれるこれらの各種情報に基づいて、ナビの必要があるか否かを判定する。 On the other hand, when the sub CPU 201 determines in S1101 that the navigation data has not been acquired (NO determination in S1101), the sub CPU 201 determines whether navigation (notification of stop operation) is necessary (S1103). In this embodiment, the sub CPU 201 determines that navigation is necessary when, for example, a flag conversion lottery is performed in the main control board 71, or when a predetermined combination is determined as an internal winning combination in the main control board 71. The result of the flag conversion lottery and the type of the internal winning combination are included in the start command data. Therefore, in the process of S1103, the sub CPU 201 determines whether or not navigation is necessary based on these various types of information included in the start command data.

S1103において、サブCPU201が、ナビの必要がないと判別したとき(S1103がNO判定の場合)、サブCPU201は、サブ側ナビ制御処理を終了する。 When the sub CPU 201 determines in S1103 that there is no need for navigation (when the determination in S1103 is NO), the sub CPU 201 terminates the sub side navigation control process.

一方、S1103において、サブCPU201が、ナビの必要があると判別したとき(S1103がYES判定の場合)、サブCPU201は、各種抽籤結果に応じたサブ側ナビデータをセットする(S1104)。例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤している場合、サブCPU201は、この処理において、略称「3連チリリプ」に係る図柄組合せを表示するためのナビデータ(例えば、順押しでチリ図柄を狙わせるナビデータ)をセットする。また、例えば、内部当籤役「F_確チリリプ」が決定され、かつ、フラグ変換抽籤に非当籤であった場合、サブCPU201は、この処理において、略称「リプレイ」に係る図柄組合せを表示するためのナビデータ(例えば、順押し以外の押し順を示すナビデータ)をセットする。これらの処理により、メイン側で停止操作の内容を報知しない場合であっても、サブ側単独で停止操作の内容を報知することができる。そして、S1104の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1103 that navigation is necessary (if determined as YES in S1103), the sub CPU 201 sets sub side navigation data according to various lottery results (S1104). For example, when the internal winning combination "F_probable chililip" is determined and the flag conversion lottery is won, the sub CPU 201 sets navigation data for displaying a symbol combination related to the abbreviation "triple chililip" in this process (for example, navigation data to aim for chili symbols by forward pressing). Further, for example, when the internal winning combination "F_definite Chiririp" is determined and the flag conversion lottery is not won, the sub CPU 201 sets navigation data (for example, navigation data indicating the pressing order other than the forward pressing) for displaying the symbol combination related to the abbreviation "replay" in this process. Through these processes, even if the main side does not notify the content of the stop operation, the sub side alone can notify the content of the stop operation. After the process of S1104, the sub CPU 201 terminates the sub-side navigation control process.

[遊技者登録処理]
次に、図172を参照して、遊技者登録処理について説明する。なお、図172は、遊技者登録処理の手順を示すフローチャートである。
[Player registration process]
Next, referring to FIG. 172, player registration processing will be described. Note that FIG. 172 is a flow chart showing the procedure of the player registration process.

まず、サブCPU201は、登録操作を受け付けたか否かを判別する(S1111)。例えば、サブ表示装置18のメニュー画面222(図5B参照)において登録ボタン222bの操作を受け付け、その場合に表示される登録画面(不図示)において所定の操作を受け付けると、サブCPU201は、登録操作を受け付けたと判定する。 First, the sub CPU 201 determines whether or not a registration operation has been accepted (S1111). For example, when an operation of the registration button 222b is received on the menu screen 222 (see FIG. 5B) of the sub display device 18, and a predetermined operation is received on the registration screen (not shown) displayed in that case, the sub CPU 201 determines that the registration operation has been received.

S1111において、サブCPU201が、登録操作を受け付けたと判別したとき(S1111がYES判定の場合)、サブCPU201は、遊技者登録状態をセットする(S1112)。なお、遊技者登録状態がセットされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示可能となるようにサブ表示装置18の表示画面を制御する。そして、S1112の処理後、サブCPU201は、遊技者登録処理を終了する。 In S1111, when the sub CPU 201 determines that the registration operation has been received (if determined as YES in S1111), the sub CPU 201 sets the player registration state (S1112). When the player registration state is set, the sub CPU 201 controls the display screen of the sub display device 18 so that the game information screens 223, 224 and 225 (see FIGS. 5C to 5E) can be displayed on the sub display device 18. FIG. After the process of S1112, the sub CPU 201 ends the player registration process.

一方、S1111において、サブCPU201が、登録操作を受け付けていないと判別したとき(S1111がNO判定の場合)、サブCPU201は、登録削除操作を受け付けたか否かを判別する(S1113)。例えば、サブ表示装置18の登録画面において特定の操作を受け付けると、サブCPU201は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub CPU 201 determines in S1111 that the registration operation has not been accepted (NO in S1111), the sub CPU 201 determines whether or not the registration deletion operation has been accepted (S1113). For example, when a specific operation is received on the registration screen of the sub display device 18, the sub CPU 201 determines that a registration deletion operation has been received.

S1113において、サブCPU201が、登録削除操作を受け付けていないと判別したとき(S1113がNO判定の場合)、サブCPU201は、遊技者登録処理を終了する。 In S1113, when the sub CPU 201 determines that the registration deletion operation has not been received (when the determination in S1113 is NO), the sub CPU 201 ends the player registration process.

一方、S1113において、サブCPU201が、登録削除操作を受け付けたと判別したとき(S1113がYES判定の場合)、サブCPU201は、遊技者登録状態をクリアする(S1114)。なお、遊技者登録状態がクリアされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示不可能となるようにサブ表示装置18の表示画面を制御する。そして、S1114の処理後、サブCPU201は、遊技者登録処理を終了する。 On the other hand, when the sub CPU 201 determines in S1113 that the registration deletion operation has been received (if determined as YES in S1113), the sub CPU 201 clears the player registration state (S1114). When the player registration state is cleared, the sub CPU 201 controls the display screen of the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) cannot be displayed on the sub display device 18. After the process of S1114, the sub CPU 201 ends the player registration process.

[履歴管理処理]
次に、図173を参照して、履歴管理処理について説明する。なお、図173は、履歴管理処理の手順を示すフローチャートである。
[History management process]
Next, with reference to FIG. 173, history management processing will be described. Note that FIG. 173 is a flowchart showing the procedure of history management processing.

まず、サブCPU201は、主制御基板71から受信した各種コマンドデータから遊技結果を取得する(S1121)。例えば、サブCPU201は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。また、例えば、サブCPU201は、この処理において、入賞作動コマンドデータから表示された図柄組合せ(すなわち、内部当籤役として決定された役の入賞の有無)を把握することができる。さらに、例えば、サブCPU201は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。 First, the sub CPU 201 acquires game results from various command data received from the main control board 71 (S1121). For example, in this process, the sub CPU 201 can grasp the type of combination determined as the internal winning combination from the start command data. Also, for example, in this process, the sub CPU 201 can grasp the displayed symbol combination (that is, whether or not the combination determined as the internal winning combination wins) from the winning actuation command data. Furthermore, for example, in this process, the sub CPU 201 can grasp the current game state and the transition state of the game state from the start command data and the like.

次いで、サブCPU201は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う(S1122)。この処理により、サブCPU201は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ボーナス回数、ART回数、ゲーム数(遊技回数)、CZ回数、CZ成功回数、それぞれの役の当籤回数及び当籤確率などの様々な遊技履歴を管理することができる。そして、S1122の処理後、サブCPU201は、履歴管理処理を終了する。 Next, the sub CPU 201 updates the game history based on the obtained game result (S1122). Through this processing, the sub CPU 201 can manage various game histories such as the number of bonuses, the number of ARTs, the number of games (the number of games played), the number of CZs, the number of successes of CZ, the number of wins for each combination, and the winning probability, based on the game results obtained from various command data. After the process of S1122, the sub CPU 201 terminates the history management process.

<各種効果>
本実施形態のパチスロ1では、その遊技性において、次のような各種効果が得られる。
<Various effects>
In the pachi-slot 1 of the present embodiment, the following various effects can be obtained in terms of game performance.

[CT中の継続期間の管理]
本実施形態のパチスロ1では、通常ARTの継続期間を延長可能な上乗せチャンスゾーンとしてCTを設け、このCT中の内部当籤役(サブフラグ)に基づいてARTゲーム数の上乗せを行う。なお、CTでは、1セット8回の遊技が行われるが、CT中にARTゲーム数の上乗せを行うことができた場合には遊技回数の減算を行わずに、上乗せできない場合に限り遊技回数を減算する。それゆえ、遊技者にとってみれば、CTがいつまで続くか分からず、また、上乗せが行われている限りCTが終了することがないため、CT中の遊技の興趣を高めることができる。
[Management of duration during CT]
In pachi-slot 1 of the present embodiment, a CT is provided as an extra chance zone capable of extending the duration of normal ART, and the number of ART games is added based on the internal winning combination (sub-flag) during this CT. In CT, one set of eight games is played, but when the number of ART games can be added during CT, the number of games is not subtracted, and only when the number of games cannot be added, the number of games is subtracted. Therefore, the player does not know how long the CT will continue, and since the CT will not end as long as the addition is made, the interest in the game during the CT can be enhanced.

また、本実施形態において、CT中にサブフラグEX「3連チリリプ」に当籤(サブフラグ変換抽籤に当籤)して上乗せが行われた場合には、1セット8回のCT遊技も再セット(ストック)される。この場合、例えば、CTの遊技期間が終了直前になっても、サブフラグEX「3連チリリプ」当籤時には、上乗せが行われ、CTが初めから再開されることになるので、CT中の遊技に対して強い関心を抱くことになり、退屈することなく遊技を継続できるとともに、CT中の遊技の興趣を高めることができる。 In addition, in this embodiment, when the sub-flag EX "three consecutive Chiriripu" is won during CT (winning the sub-flag conversion lottery) and an addition is made, one set of eight CT games is also reset (stocked). In this case, for example, even if the game period of CT is just before the end, when the sub-flag EX ``three consecutive chirrip'' is won, the CT is restarted from the beginning, so that the player has a strong interest in the game during CT, and the game can be continued without getting bored, and the interest in the game during CT can be enhanced.

また、サブフラグEX「3連チリリプ」当籤時の上乗せは、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が内部当籤役として決定され、かつ、フラグ変換抽籤に当籤した場合に限り行われる。それゆえ、遊技者に対して過大な利益を与えてしまうことを防止することができ、遊技者と遊技店との間の利益のバランスをとることができる。なお、上記実施形態では、CT中に、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された際にはフラグ変換抽籤に必ず当籤する例(図54参照)を説明したが、本発明はこれに限定されず、フラグ変換抽籤の当籤確率は、遊技者及び遊技店間の利益のバランスに応じて適宜設定することができる。 In addition, when the sub-flag EX "three consecutive Chiririp" is won, the addition is carried out only when the internal winning combination "F_definite Chiririp" or "F_1 certain Chiririp" is determined as the internal winning combination and the flag conversion lottery is won. Therefore, it is possible to prevent excessive profit from being given to the player, and to balance the profit between the player and the game parlor. In the above-described embodiment, when the internal winning combination "F_ certain Chiririp" or "F_1 certain Chiririp" is determined during the CT, the flag conversion lottery is always won (see FIG. 54).

[CT中の「3連チリリプ」当籤時の上乗せゲーム数]
上記実施形態のパチスロ1では、CT中にサブフラグ「3連チリリプ」に当籤し、該サブフラグ「3連チリリプ」に基づく上乗せが行われた回数が所定回数を超えると、1回の上乗せ抽籤あたりに当籤するARTの上乗せゲーム数が増加する(図55参照)。また、上述のように、ARTゲーム数の上乗せが行われている限り、CTは終了することなく、また、サブフラグEX「3連チリリプ」に当籤するとCTの再セットが行われる。それゆえ、遊技者からすると、CTが継続するほど1回(1ゲーム)当りの上乗せ量が増えることについての期待を持つことができ、CT中の興趣が向上する。さらに、1回(1ゲーム)当りの上乗せ量を増やす契機となる回数は、CTの1セット分の基本遊技回数(8回)よりも多い回数(9回以上)であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間の利益のバランスをとる(良好に保つ)ことができる。
[Additional number of games when winning "3 consecutive Chirilip" during CT]
In the pachi-slot 1 of the above-described embodiment, when the sub-flag "Triple Chiririp" is won during CT, and the number of times of addition based on the sub-flag "Triple Chiririp" exceeds a predetermined number of times, the number of ART extra games won per additional lottery increases (see FIG. 55). Also, as described above, as long as the number of ART games is increased, the CT will not end, and if the sub-flag EX "three consecutive Chiriripu" is won, the CT will be reset. Therefore, the player can expect that the additional amount per time (one game) increases as the CT continues, and the interest during the CT increases. Furthermore, since the number of times (9 times or more) that triggers an increase in the amount of addition per game (1 game) is greater than the number of basic games (8 times) for one set of CT, it is possible to prevent excessive profit from being given to the player and to balance (maintain well) the profit between the player and the game parlor.

[メイン側で行うボーナス報知]
上記実施形態のパチスロ1では、情報表示器6の指示モニタ(不図示)に、ボーナス役(BB役)に係る図柄組合せを表示させるための停止操作の情報に一義的に対応付けた数値「10」(又は「11」)を表示することにより、メイン側でボーナス報知を行う(図63参照)。しかしながら、通常、パチスロでは、有効ライン上に引き込む(停止表示する)図柄の優先順位が定められており、ボーナス役とその他の役とが重複して内部当籤役として決定されている場合、優先順位により、ボーナス役に係る図柄組合せを引き込めることもあれば、引き込めないこともある。
[Bonus notification on the main side]
In the pachi-slot machine 1 of the above-described embodiment, the instruction monitor (not shown) of the information display device 6 displays a numerical value "10" (or "11") uniquely associated with the information of the stop operation for displaying the symbol combination related to the bonus hand (BB hand), thereby performing the bonus notification on the main side (see FIG. 63). However, in pachislot, the order of priority of symbols to be drawn (stopped display) on the active line is usually determined, and when a bonus combination and other combinations are determined as internal winning combinations, depending on the priority, the combination of symbols related to the bonus combination may or may not be drawn.

例えば、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができるが、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」以外の役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができない。それゆえ、本実施形態において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されている場合に限り、指示モニタに数値「10」(又は「11」)を表示する。この場合、メイン側のナビ(ボーナス報知)を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 For example, in the pachi-slot machine 1 of the present embodiment, if the bonus hand and any of the internal winning hands "miss", "F_special hand 1", "F_special hand 2" and "F_special hand 3" are determined in duplicate, the symbol combination related to the bonus hand can be drawn, but the bonus hand and the internal winning hand other than "miss", "F_special hand 1", "F_special hand 2" and "F_special hand 3" overlap. When it is determined, the symbol combination relating to the bonus combination cannot be drawn. Therefore, in this embodiment, the numerical value '10' (or '11') is displayed on the instruction monitor only when the bonus combination and any one of the internal winning combinations ``miss'', ``F_special combination 1'', ``F_special combination 2'' and ``F_special combination 3'' are determined in duplicate. In this case, navigation on the main side (bonus notification) can be performed at an appropriate timing when the bonus combination can be won.

また、本実施形態のパチスロ1において、ボーナス役と、内部当籤役「はずれ」、「F_特殊役1」、「F_特殊役2」及び「F_特殊役3」のいずれかとが重複して決定されたとしても、ボーナス役が最初に当籤してから所定回数の遊技が経過するまでは、指示モニタに数値「10」(又は「11」)を表示せず(ナビをせず)、所定回数の遊技が経過したことを条件に、指示モニタに数値「10」(又は「11」)を表示する。 In addition, in the pachi-slot 1 of the present embodiment, even if the bonus combination and any of the internal winning combinations "lost", "F_special combination 1", "F_special combination 2", and "F_special combination 3" are determined in duplicate, the number "10" (or "11") is not displayed on the instruction monitor (or navigation is not performed) until a predetermined number of games have elapsed since the bonus combination was first won, provided that the predetermined number of games have elapsed. , display the numerical value "10" (or "11") on the indication monitor.

なお、例えば、ボーナス役に当籤したことを契機として複数回の遊技にわたり行われる演出(いわゆる連続演出)が行われた場合、この連続演出の最中に、指示モニタに数値「10」(又は「11」)を表示すると、連続演出の意味が薄れてしまい、興趣を損ねてしまう可能性がある。それゆえ、本実施形態のパチスロ1では、所定回数の遊技が経過するまでは、指示モニタによる表示を行わず、所定回数の遊技が経過した後に、指示モニタによる表示を行う。その結果、演出効果を損ねることなく、メイン側でのボーナス報知を行うことができる。 For example, when a performance (a so-called continuous performance) is performed over a plurality of games triggered by winning a bonus role, if a numerical value '10' (or '11') is displayed on the instruction monitor during the continuous performance, the meaning of the continuous performance may be lost and interest may be spoiled. Therefore, in the pachi-slot machine 1 of the present embodiment, the instruction monitor is not displayed until a predetermined number of games have been played, and the instruction monitor is displayed after the predetermined number of games have been played. As a result, the bonus notification can be performed on the main side without impairing the performance effect.

[メイン側及びサブ側の両方で行う報知とサブ側単独で行う報知]
本実施形態のパチスロ1では、停止操作の態様(押し順)に応じて表示される図柄組合せが異なる役を複数種類設けるとともに(図24参照)、これら複数種類の役には、表示される図柄組合せによって異なる特典が付与される役と、表示される図柄組合せが異なったとしても同一の特典が付与される役とが含まれる。
[Notification performed by both the main side and the sub side and notification performed by the sub side alone]
In the pachi-slot machine 1 of the present embodiment, a plurality of types of combinations with different symbol combinations displayed according to the mode of the stop operation (pressing order) are provided (see FIG. 24), and these multiple types of combinations include combinations in which different benefits are awarded depending on the combination of symbols displayed, and combinations in which the same benefits are awarded even if the combinations of symbols displayed are different.

例えば、略称「ベル」に係る図柄組合せが表示された場合と略称「ベルこぼし目」に係る図柄組合せが表示された場合とでは払い出されるメダルの枚数が異なり、これらの役は、表示される図柄組合せによって異なる特典が付与される役である。また、略称「リプレイ」に係る図柄組合せが表示された場合と略称「RT2移行リプ」に係る図柄組合せが表示された場合とでは再遊技の作動に加えてRT状態の移行が行われるか否かが異なるため、内部当籤役「F_3択ベル_1st」や「F_維持リプ_1st」もまた、表示される図柄組合せによって異なる特典が付与される役である。 For example, the number of medals to be paid out differs between when the symbol combination associated with the abbreviated name 'Bell' is displayed and when the symbol combination associated with the abbreviated name 'Bell spilled eyes' is displayed. Further, when the symbol combination related to the abbreviated name ``replay'' is displayed and when the symbol combination related to the abbreviated name ``RT2 shift reply'' is displayed, it is different whether or not the transition to the RT state is performed in addition to the operation of the replay.

一方、略称「3連チリリプ」に係る図柄組合せが表示された場合と略称「リプレイ」に係る図柄組合せが表示された場合とでは、両者ともに再遊技の作動が行われるだけである。それゆえ、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、表示される図柄組合せが異なったとしても同一の特典が付与される役である。なお、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」は、上述のように、フラグ変換抽籤の結果に応じて付与する特典が異なる役であるが、表示される図柄組合せが付与する特典に影響を与える役ではない。 On the other hand, when the symbol combination of the abbreviated name "Triple Chilli Lip" is displayed and when the symbol combination of the abbreviated name "Replay" is displayed, only a replay operation is performed. Therefore, the internal winning combination "F_probable Chillip" or "F_1 probable Chillip" is a combination to which the same benefit is given even if the displayed symbol combination is different. As described above, the internal winning combination "F_certain Chillirip" or "F_1 Chillirip" is a combination that gives different benefits depending on the result of the flag conversion lottery, but the displayed symbol combination does not affect the given privilege.

本実施形態のパチスロ1では、表示される図柄組合せによって異なる特典が付与される役に対して、メイン側及びサブ側の両方で報知を行うが、表示される図柄組合せが異なったとしても同一の特典が付与される役に対しては、メイン側の指示モニタでは報知を行わずに、サブ側の表示装置11のみで報知を行う。このような報知機能を設けることにより、特典に影響する報知は、特典を管理するメイン側の指示モニタで適切に行いつつ、特典に影響しない報知は、サブ側の表示装置11で多様性のあるナビで行うことができる。 In the pachi-slot machine 1 of the present embodiment, both the main side and the sub side notify the combination to which a different privilege is given depending on the combination of displayed symbols, but the indication monitor on the main side does not notify the combination to which the same privilege is given even if the combination of the symbols to be displayed is different, but only the display device 11 on the sub side reports. By providing such a notification function, the notification affecting the privilege can be properly performed by the instruction monitor on the main side which manages the privilege, while the notification not affecting the privilege can be performed by the display device 11 on the sub side with diversified navigation.

[遊技履歴の表示機能]
本実施形態のパチスロ1では、表示装置11(プロジェクタ機構211及び表示ユニット212)とは別にサブ表示装置18を設け、このサブ表示装置18により遊技者に役立つ様々な情報を表示する。例えば、図5A~5Eに示すように、概要遊技履歴を表すトップ画面221、パチスロ1に対する様々な操作が可能なメニュー画面222、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示することができる。
[Play history display function]
In the pachi-slot machine 1 of this embodiment, a sub-display device 18 is provided separately from the display device 11 (the projector mechanism 211 and the display unit 212), and the sub-display device 18 displays various useful information for the player. For example, as shown in FIGS. 5A to 5E, the sub-display device 18 can display a top screen 221 representing a general gaming history, a menu screen 222 enabling various operations for the pachislot 1, and game information screens 223, 224, and 225 representing detailed gaming history.

また、本実施形態のパチスロ1は、サブ表示装置18を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 The pachi-slot machine 1 of this embodiment also has a function of enabling registration of players who play the game via the sub-display device 18 and a function of providing unique services to the registered players. For example, in this embodiment, the game information screens 223, 224, 225 showing the detailed game history cannot be displayed on the sub display device 18 when the registration of the player is not accepted, but the game information screens 223, 224, 225 showing the detailed game history can be displayed on the sub display device 18 when the registration of the player is accepted. Being able to check a more detailed game history leads to improved convenience for the player, so in the present embodiment, convenience can be improved when the registration of the player is accepted.

また、本実施形態のパチスロ1では、サブ表示装置18は、演出を行う表示装置11とは別体に設けられる。サブ表示装置18は、液晶中継基板87を介して副制御基板72(サブCPU201)により制御される。また、表示装置11を構成する表示ユニット212は、役物中継基板(不図示せ)を介して副制御基板72(サブCPU201)により制御される。それゆえ、本実施形態では、サブ表示装置18を、表示装置11とは別個に制御することができる。具体的には、遊技中(すなわち、表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置11により実行されている演出を邪魔することなく、サブ表示装置18の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 In addition, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided separately from the display device 11 that performs effects. The sub-display device 18 is controlled by the sub-control board 72 (sub-CPU 201 ) through the liquid crystal relay board 87 . Also, the display unit 212 constituting the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via a role item relay board (not shown). Therefore, in this embodiment, the sub-display device 18 can be controlled separately from the display device 11 . Specifically, the display screen of the sub-display device 18 can be switched even during a game (that is, during execution of an effect by the display device 11). Therefore, even during the game, the player can obtain various information by switching the display of the sub-display device 18 without interfering with the performance executed by the display device 11.例文帳に追加

また、本実施形態のパチスロ1の表示装置11では、プロジェクタ機構211からの照射光の照射により映像を出現させる複数のスクリーン機構(表示ユニット212)を切り替えることにより、平面状の映像表示を用いた演出、奥行き感(立体感)のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ1では、表示装置11とは別個に設けられたサブ表示装置18に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 Further, in the display device 11 of the pachi-slot machine 1 of the present embodiment, by switching between a plurality of screen mechanisms (display units 212) that make images appear by irradiating light emitted from the projector mechanism 211, it is possible to remarkably enhance the effect of presentation when performing presentation using planar image display, presentation using image display with a sense of depth (stereoscopic effect), and presentation using curved image display. However, such a display form of information is not suitable for displaying information irrelevant to the effect such as the game history during the effect. Therefore, in the pachi-slot machine 1 of the present embodiment, information irrelevant to performance can be displayed on the sub-display device 18 provided separately from the display device 11, so that various information such as game history can be appropriately displayed without impairing the performance effect.

ところで、一般的なパチスロでは、遊技者側から見て、台座部13の右側にメダル投入口14が設けられ、台座部13の左側にベットボタン15a,15bやスタートレバー16が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部13の右側又は左側(側方)の操作部を操作することになる。 By the way, in a general pachislot machine, the medal slot 14 is provided on the right side of the pedestal 13 when viewed from the player side, and the bet buttons 15a and 15b and the start lever 16 are provided on the left side of the pedestal 13. Therefore, the player usually operates the operation section on the right side or the left side (lateral side) of the pedestal section 13 when proceeding with the game.

それに対して、本実施形態のパチスロ1では、台座部13から略垂直に立設する面の側方(左側)にサブ表示装置18を設け、このサブ表示装置18の画面上にサブ表示装置18の表示画面を切り替えるためのタッチセンサ19が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置18やその表示を制御する入力装置(タッチセンサ19)が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ19付きのサブ表示装置18を、台座部13の水平面から立設する面に設けた場合には、遊技者は、台座部13に自身の手を置きながら、サブ表示装置18を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 On the other hand, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided on the side (left side) of the surface that stands substantially vertically from the pedestal portion 13, and a touch sensor 19 for switching the display screen of the sub-display device 18 is provided on the screen of the sub-display device 18. Therefore, in this embodiment, the sub-display device 18 and the input device (touch sensor 19) for controlling the display are provided at the place where the player's hand is positioned during the game, so that the operability of the player can be improved. In particular, when the sub-display device 18 with the touch sensor 19 is provided on the surface of the pedestal 13 standing up from the horizontal surface as in the present embodiment, the player can operate the sub-display device 18 while placing his or her hand on the pedestal 13. In this case, it is possible not only to improve the operability of the player, but also to reduce the player's fatigue caused by the operation. As a result, an improvement in the operating rate can be expected.

[規定外ROM領域及び規定外RAM領域]
本実施形態のパチスロ1では、図12Bに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない各種処理)に使用される各種プログラム及び各種データ(テーブル)を、メインROM102内において、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the pachi-slot machine 1 of the present embodiment, as shown in FIG. 12B, various programs and various data (tables) used for various processes that are not directly related to the gameplay performed by the player (various processes that do not affect the gameplay) are stored in the main ROM 102 in a non-standard ROM area arranged at a different address from the game ROM area.

このようなメインROM102の構成では、従来の規則上では、プログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板71のメインROM102内において、遊技用ROM領域の容量の圧迫を回避することができるとともに、メインROM102内におけるプログラム及びテーブルの拡張性を高めることができる。 In such a configuration of the main ROM 102, it is possible to arrange programs and data unnecessary for the game actually performed by the player in the ROM area (unregulated ROM area) where the arrangement of programs, etc. was prohibited under the conventional rules. Therefore, in this embodiment, in the main ROM 102 of the main control board 71, pressure on the capacity of the game ROM area can be avoided, and expandability of programs and tables in the main ROM 102 can be enhanced.

[電源投入(リセット割込)時処理により得られる効果]
本実施形態のパチスロ1の電源投入(リセット割込)時処理では、図64に示すように、電源復帰直後(サムチェック前)に最初の1.1172ms周期の割込処理を行い(S7及びS8)、主制御回路90から副制御回路200に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。
[Effect obtained by processing at power-on (reset interrupt)]
In the power-on (reset interrupt) process of the pachi-slot machine 1 of the present embodiment, as shown in FIG. 64, the first 1.1172 ms period interrupt process is performed (S7 and S8) immediately after the power is restored (before sum check), and a no-operation command is transmitted from the main control circuit 90 to the sub-control circuit 200. By permitting interrupt processing immediately after power is restored in this manner, a no-operation command can be transmitted in the shortest time after power is restored, a communication connection can be established between the main control circuit 90 and the sub control circuit 200, and communication operations between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 When the power is restored, the data stored in the L, H, E, D, and C registers are set to the communication parameters 1 to 5 that constitute the no-operation command that is transmitted immediately after the power is restored. Therefore, in the present embodiment, the sum value (BCC) of the no-operation command transmitted in the interrupt processing immediately after the power is restored can be changed every time the power is restored, thereby suppressing illegal acts such as goto.

さらに、電源投入(リセット割込)時処理中のS13の処理において行われる、エラーコード「rr」を情報表示器6内の2桁の7セグLEDに表示する際の制御は、一つの「LDW」命令(所定の読み出し命令)により実行され、2桁の7セグLEDへの7セグコモン出力(選択)データの出力動作と7セグカソード出力データの出力動作とが同時に行われる(図65C参照)。すなわち、本実施形態のパチスロ1では、電源投入(リセット割込)時処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Furthermore, the control for displaying the error code "rr" on the 2-digit 7-segment LED in the information display 6 in the processing of S13 during the power-on (reset interrupt) processing is executed by one "LDW" command (predetermined readout command), and the output operation of the 7-segment common output (selection) data to the 2-digit 7-segment LED and the output operation of the 7-segment cathode output data are performed simultaneously (see FIG. 65C). That is, in the pachi-slot machine 1 of the present embodiment, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output when dynamic lighting control is performed on the 2-digit 7-segment LED in power-on (reset interrupt) processing.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, the free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the game playability.

[遊技復帰処理で得られる効果]
本実施形態のパチスロ1の遊技復帰処理では、図66に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32参照)。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Effect obtained by game return processing]
In the game return processing of the pachi-slot machine 1 of the present embodiment, as shown in FIG. 66, the input/output state of each port at the time of power failure is ensured when the power is restored, and if the reel is rotating at the time of the power failure, the reel control management information is obtained when the power is restored, and the processing necessary to start the re-rotation of the reels is also performed (see S25 to S32). Therefore, in the present embodiment, even when power is restored during rotation of the reels, it is possible to stably control the re-rotation of the reels, thereby eliminating discomfort to the player.

また、本実施形態のパチスロ1は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ91を備える。そして、このマイクロプロセッサ91には、ソースプログラム上において規定可能な該マイクロプロセッサ91に特有の命令コード(メインCPU101専用命令コード)が各種設けられており、このメインCPU101専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 In addition, the pachi-slot machine 1 of this embodiment includes the microprocessor 91 with a security function for gaming machines, as described above. The microprocessor 91 is provided with various instruction codes specific to the microprocessor 91 (main CPU 101 dedicated instruction codes) that can be defined on the source program. By using the main CPU 101 dedicated instruction codes in various processes, it is possible to improve processing efficiency and reduce program capacity.

例えば、遊技復帰処理では、図67に示すように、ソースプログラム上において、メインCPU101専用命令コードの一つである「LDQ」命令が用いられる。「LDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in FIG. 67, the "LDQ" instruction, which is one of the instruction codes dedicated to the main CPU 101, is used on the source program. The "LDQ" instruction is an instruction code for specifying an address using the Q register (extension register), and can directly access the main ROM 102, main RAM 103 and memory map I/O as described above. In this case, the instruction code for setting the address can be omitted, and the capacity of the source program for the game return process (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[設定変更確認処理で得られる効果]
本実施形態のパチスロ1の設定変更確認処理では、図69Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「BITQ」命令及び「SETQ」命令(所定の命令)が用いられる。「BITQ」命令及び「SETQ」命令はいずれも、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインRAM103やメモリーマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Effect obtained by setting change confirmation processing]
In the Pachi-slot 1 setting change confirmation process of the present embodiment, as shown in FIG. 69A, the main CPU 101 dedicated instruction code "BITQ" instruction and "SETQ" instruction (predetermined instruction) are used on the source program. Both the "BITQ" instruction and the "SETQ" instruction are instruction codes that specify addresses using the Q register (extended register), and when these instruction codes are used, the main RAM 103 and memory map I/O can be directly accessed as described above. In this case, the instruction code for address setting can be omitted, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102 and to speed up the processing.

また、設定変更確認処理中のS46の設定変更/設定確認開始時及びS57の設定変更/設定確認終了時で行う設定変更コマンド(初期化コマンド)の生成格納処理は、図69A及び69Bに示すように、ソースプログラム上において、メインCPU101専用命令コードである「CALLF」命令により実行される。そして、S46の「CALLF」命令で指定するジャンプ先のアドレスは、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において、そのソースプログラムが共有化(モジュール化)されている。 Also, the setting change command (initialization command) generating and storing process performed at the start of setting change/setting confirmation in S46 and at the end of setting change/setting confirmation in S57 during the setting change confirmation process is executed by the "CALLF" instruction, which is the instruction code dedicated to the main CPU 101, on the source program, as shown in FIGS. 69A and 69B. The jump destination address specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. That is, in the present embodiment, the source program for executing the generation and storage processing of the setting change command (initialization command) to be transmitted to the sub-control circuit 200 at the time of changing the setting (when starting the game machine), starting to confirm the setting (during normal operation), and ending the confirmation of the setting is the same, and the source program is shared (modularized) in both the processes of S46 and S57.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, since it is not necessary to separately provide a source program for generating and storing the setting change command in both the processes of S46 and S57, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[設定変更コマンド生成格納処理で得られる効果]
本実施形態のパチスロ1の設定変更コマンド生成格納処理では、図70に示すように、設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3及び5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1,2及び4は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1,2及び4に対しては、現時点でLレジスタ、Hレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1,2及び4の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Effect obtained by setting change command generation and storage processing]
In the Pachi-Slot 1 setting change command generating and storing process of the present embodiment, as shown in FIG. 70, the set value is stored in the E register as the communication parameter 3, and the RT information is stored in the C register as the communication parameter 5. FIG. That is, among the communication parameters 1 to 5 constituting the setting change command (initialization command), the communication parameters 3 and 5 are communication parameters (use parameters) used (analyzed) on the sub control circuit 200 side, and new information is set to these communication parameters. On the other hand, the other communication parameters 1, 2 and 4 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) by the sub-control circuit 200 side, and the values currently stored in the L, H and D registers are set for the communication parameters 1, 2 and 4. Therefore, the values of the communication parameters 1, 2 and 4 are undefined when the setting change command (initialization command) is transmitted. In this case, the sum value (BCC) of the setting change command can be set to an indefinite value each time it is sent, thereby suppressing fraudulent actions such as goto.

[通信データ格納処理で得られる効果]
本実施形態のパチスロ1の通信データ格納処理では、図72に示すように、Aレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Lレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ1~5としてセットされ、Bレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。
[Effect obtained by communication data storage processing]
In the communication data storage processing of the pachi-slot 1 of the present embodiment, as shown in FIG. 72, data stored in the A register is set as communication command type data, data stored in the L, H, E, D, and C registers are set as communication parameters 1 to 5 of the communication command, respectively, and data stored in the B register is set as the gaming state flag data of the communication command. That is, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from a register and stored in a communication data temporary storage area (communication buffer).

この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 In this case, when command data including unused parameters is created, the value of the unused parameter becomes an undefined value each time the command data is created. That is, in command data including unused parameters, the sum value (BCC data) of the command data can be changed for each command creation even if there is command data of the same type and the value of the used parameter is the same. Therefore, in the present embodiment, by setting the unused parameter to an indefinite value, it is possible to make it difficult to analyze the communication data and deter fraudulent acts such as gossip.In addition, since there is no need to add unnecessary gossip countermeasure processing, it is possible to suppress the pressure on the program capacity of the main control circuit 90 due to the addition of the goto countermeasure processing.

[通信データポインタ更新処理で得られる効果]
本実施形態のパチスロ1の通信データポインタ更新処理では、図75Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「ICPLD」命令が用いられる。
[Effects Obtained by Communication Data Pointer Update Processing]
As shown in FIG. 75A, in the communication data pointer update process of the pachi-slot machine 1 of the present embodiment, an "ICPLD" instruction, which is an instruction code dedicated to the main CPU 101, is used on the source program.

通信データポインタ更新処理において、「ICPLD」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ICPLD」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the communication data pointer updating process, the 'ICPLD' instruction is an instruction code in which the transmission buffer upper limit determination instruction and the judgment branch instruction are integrated, so there is no need to provide an instruction code for separately executing each instruction process. Therefore, by using the "ICPLD" instruction, it is possible to reduce the capacity of the source program (capacity used in the main ROM 102) for updating the communication data pointer. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[チェックサム生成処理及びサムチェック処理で得られる効果]
本実施形態のパチスロ1において、電断時に行われるチェックサム生成処理(規定外)では、図77に示すように、メインRAM103のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時(電源復帰時)に行われるサムチェック処理(規定外)では、図79に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算し、最終的な減算結果が「0」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Effect obtained by checksum generation processing and sum check processing]
In the pachi-slot machine 1 of the present embodiment, in the checksum generation process (unspecified) performed when power is cut off, the checksum is calculated by sequentially adding the data in the main RAM 103 as shown in FIG. On the other hand, in the sum check process (unspecified) performed when the power is turned on (when the power is restored), as shown in FIG. 79, the data stored in the main RAM 103 when the power is restored is sequentially subtracted from the checksum value generated when the power is restored, and whether or not an abnormality has occurred is determined based on whether or not the final subtraction result is "0". That is, in the present embodiment, the checksum generation process at the time of power failure is performed by the addition method, and the checksum determination process at the time of power restoration is performed by the subtraction method.

このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保する(増やす)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When such checksum generation processing and determination processing are employed, it is not necessary to generate a checksum again when the power is restored and to collate the checksum with the checksum at the time of power failure. In this case, the collation instruction code can be omitted from the source program, and the capacity of the source program can be reduced. As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102 corresponding to the omission of the collation instruction code, and it is possible to utilize the increased free space to enhance the game playability.

[メダル受付・スタートチェック処理で得られる効果]
本実施形態のパチスロ1のメダル受付・スタートチェック処理では、図83に示すように、設定変更確認処理(S233の処理)が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。
[Effects obtained from medal reception and start check processing]
In the medal acceptance/start check process of pachi-slot 1 of the present embodiment, as shown in FIG. 83, the setting change confirmation process (the process of S233) is performed, but this process is executed regardless of the gaming state. Therefore, in this embodiment, even if the game state is the bonus state (special prize operation state), the set values and the hall menu (various history data (error, power failure history, etc.)) can be checked, and fraudulent actions such as goto can be suppressed.

[メダル投入処理で得られる効果]
本実施形態のパチスロ1のメダル投入処理では、図85に示すように、S244の処理において、メダル投入枚数表示用のLED点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図86に示すソースプログラム中の一連のソースコード「LD A,L」~「OR L」が順次実行されるにより、メダル投入枚数表示用のLED点灯データが生成される。
[Effect obtained by medal insertion processing]
In the medal insertion process of Pachi-Slot 1 of the present embodiment, as shown in FIG. 85, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing instead of loop processing referring to a table. Specifically, a series of source codes "LD A, L" to "OR L" in the source program shown in FIG. 86 are sequentially executed to generate LED lighting data for displaying the number of inserted medals.

メダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、増えた空き領域を活用して、遊技性を高めることができる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, it is possible to increase the free space of the table area of the main ROM 102 and to minimize the increase in program capacity. That is, in the medal insertion process of the present embodiment, it is possible to improve the efficiency of the medal insertion LED display process, secure (increase) the free space of the main ROM 102, and utilize the increased free space to enhance the game playability.

[メダル投入チェック処理で得られる効果]
本実施形態のパチスロ1のメダル投入チェック処理(図87参照)において、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図88に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Effect obtained by medal insertion check processing]
In the medal insertion check process (see FIG. 87) of Pachi-Slot 1 of the present embodiment, the process of generating the normal change value of the medal sensor input state in S257 is performed not by referring to a table but by arithmetic processing. Specifically, the medal sensor input state normal change value is calculated by sequentially executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG.

メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることができる。 By changing the detection processing of the change mode of the medal sensor input state from the table reference processing to the arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and to minimize the increase in the capacity of the program. Therefore, by adopting the above-described processing method, it is possible to improve the efficiency of the processing for detecting changes in the state of the medal insertion sensor, and to utilize the increased free space in the main ROM 102 to enhance the game playability.

[内部抽籤処理で得られる効果]
本実施形態のパチスロ1の内部抽籤処理(図92参照)において、S305の判定データの取得処理は、図93A中のソースコード「LDIN AC,(HL)」により実行される。この「LDIN」命令の実行により、S305の処理では、Aレジスタに、判定データ(「抽籤値選択テーブルor抽籤計数テーブル」の値)が格納され、Cレジスタに当り要求フラグステータス(「特賞当籤番号+小役当籤番号」の値)が格納される。また、「LDIN」命令の実行により、HLレジスタにセットされているアドレスが+2更新(2加算)される。
[Effect obtained by internal lottery processing]
In the internal lottery process of pachi-slot 1 of the present embodiment (see FIG. 92), the determination data acquisition process of S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A. By executing this "LDIN" instruction, in the processing of S305, the determination data (the value of the "lottery value selection table or lottery counting table") is stored in the A register, and the win request flag status (the value of "grand prize winning number + minor winning winning number") is stored in the C register. Also, by executing the "LDIN" instruction, the address set in the HL register is updated by +2 (added by 2).

すなわち、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the determination data acquisition process of S305 during the internal lottery process, both the data load process and the address update process can be performed with one instruction code (“LDIN” instruction). In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、内部抽籤処理のS309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図93B中のソースコード「MUL A,6」及びを「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。 Further, the addition processing of the set value data (one of 0 to 5) in S309 of the internal lottery processing is performed by the main CPU 101 executing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B in this order.

「MUL」命令は、メインCPU101専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The “MUL” instruction is an instruction code for multiplication processing dedicated to the main CPU 101 , and the execution of this instruction is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91 . That is, the pachislot machine 1 of the present embodiment is provided with a dedicated arithmetic circuit (arithmetic circuit 107) for executing multiplication processing and division processing on the source program, so that multiplication processing and division processing can be made more efficient.

また、「ADDQ」命令(所定の加算命令)は、メインCPU101専用命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードである。そして、この「ADDQ」命令を用いれば、直値により、メインROM102、メインRAM103やメモリーマップI/Oにアクセスすることができる。それゆえ、「ADDQ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 An "ADDQ" instruction (predetermined addition instruction) is an instruction code dedicated to the main CPU 101, and is an instruction code for specifying an address using the Q register (extended register). By using this "ADDQ" instruction, it is possible to directly access the main ROM 102, the main RAM 103 and the memory map I/O. Therefore, by using the "ADDQ" instruction, it is possible to omit an instruction related to address setting in the source program of the internal lottery process, thereby reducing the capacity of the source program (used capacity of the main ROM 102). As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[図柄設定処理で得られる効果]
本実施形態のパチスロ1の図柄設定処理(図97参照)において、S330の圧縮データ格納処理は、メインCPU101が図99中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図99中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。
[Effect obtained by design setting process]
In the pachi-slot 1 pattern setting process (see FIG. 97) of this embodiment, the compressed data storage process of S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG. The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above. When the source code "CALLF SB_BTEP_00" in FIG. 99 is executed, the process jumps to the address specified by "SB_BTEP_00" and the compressed data storage process is started.

また、図柄設定処理中のS329の当り要求フラグ格納領域のアドレスのセット処理は、メインCPU101が図99中のソースコード「LDQ DE,.LOW.wWAVEBIT」を実行することにより行われる。すなわち、S329の処理は、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用の「LDQ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 The processing of setting the address of the winning request flag storage area in S329 during the pattern setting processing is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. That is, the process of S329 is performed by the "LDQ" instruction dedicated to the main CPU 101 using the Q register (extended register). In this case, the instruction code for address setting can be omitted from the source program for the pattern setting process, and the size of the source program for the pattern setting process (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、本実施形態では、上述した図柄設定処理中のS324~S330で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In addition, in the present embodiment, the data compression/decompression process of the winning data is performed in accordance with the processing procedure described in S324 to S330 during the symbol setting process, and the dedicated instruction code for the main CPU 101 is used in the process. Thus, the efficiency of the data compression/decompression process of the winning data can be improved, and the limited capacity of the main RAM 103 can be effectively utilized.

[サブフラグ変換処理で得られる効果]
本実施形態のパチスロ1において、サブフラグ変換処理のソースプログラム上で実際に参照される、図107に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ(制御ステータス)が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ(制御ステータス)が対応付けられている。
[Effect obtained by sub-flag conversion processing]
In the pachi-slot 1 of the present embodiment, sub-flag conversion control data (control status) is associated with each sub-flag in the sub-flag conversion table shown in FIG. At this time, the same sub-flag conversion control data (control status) is associated with the same type of sub-flags.

例えば、サブフラグ「3連チリリプA」及び「3連チリリプB」に対しては、サブフラグ変換制御データ(制御ステータス)「00000011B」が共通して割り付けられている。そして、内部当籤役(サブフラグ)をサブフラグEXに変換する際のフラグ変換抽籤処理では、サブフラグに対応付けられたサブフラグ変換制御データ(制御ステータス)に基づいて、抽籤が行われる。 For example, the sub-flag conversion control data (control status) "00000011B" is commonly allocated to the sub-flags "triple chilli-lip A" and "triple chilli-lip B". In the flag conversion lottery process for converting the internal winning combination (subflag) into the subflag EX, the lottery is performed based on the subflag conversion control data (control status) associated with the subflag.

このように、メイン側で管理するサブフラグ変換テーブルにおいて、同種の内部当籤役(サブフラグ)に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In this way, by providing common sub-flag conversion control data for the same type of internal winning combinations (sub-flags) in the sub-flag conversion table managed on the main side, the versatility of the conversion table is improved, and the change of the conversion program accompanying the model change can be dealt with by a minor change, so that the increase in development cost can be suppressed.

[ナビセット処理で得られる効果]
本実施形態のパチスロ1のナビセット処理では、図109に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)が用いられる。
[Effects obtained by NAVISET processing]
As shown in FIG. 109, in the naviset processing of pachi-slot 1 of the present embodiment, an "LDQ" instruction (main CPU 101 dedicated instruction code) is used to specify an address using the Q register (extension register) on the source program.

それゆえ、本実施形態のナビセット処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the naviset processing of the present embodiment, instructions related to address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[テーブルデータ取得処理で得られる効果]
本実施形態のパチスロ1のテーブルデータ取得処理(図120参照)において、S581~S584の1段階目のテーブルデータ取得処理では、CT中CT当籤抽籤テーブル(図122参照)中の当籤役別テーブル選択相対テーブルが参照される。そして、この1段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルでは、内部当籤役(サブフラグD)の種別毎に設けられた選択値によりCT抽籤の「ハズレ」が設定されているので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、CT中CT当籤抽籤テーブルにおいて、「ハズレ」役の抽籤値データを格納する必要が無くなり、メインROM102のテーブル領域の容量を節約することができる。
[Effect obtained by table data acquisition processing]
In the table data acquisition process for Pachi-slot 1 of the present embodiment (see FIG. 120), in the table data acquisition process at the first stage of S581 to S584, the table selection relative table for each winning combination in the CT-in-CT winning lottery table (see FIG. 122) is referred to. In the table selection relative table for each winning combination referred to in the table data acquisition process of the first stage, "losing" of the CT lottery is set by the selection value provided for each type of the internal winning combination (sub-flag D), so there is no need to define the lottery value of the "losing" combination in the lottery table. Therefore, in the present embodiment, it is not necessary to store the lottery value data of the “losing” combination in the CT-in-CT lottery table, and the capacity of the table area of the main ROM 102 can be saved.

また、CT中CT当籤抽籤テーブル内の2段階目(サブフラグD「リーチ目リプ」取得時)の抽籤テーブルでは、判定ビットを構成する各ビットの値により抽籤対象役又は抽籤対象外の役を判別することことができ、抽籤対象外の役に対して抽籤値データ(ハズレデータ)をテーブルに格納する必要が無くなる。さらに、CT中CT当籤抽籤テーブル内では、抽籤対象役の当籤確率が100%である確定データとしては、抽籤値「0」を用いることができる。これらのことから、本実施形態では、CT中CT当籤抽籤テーブル(CT中セット数上乗せ抽籤テーブル)の容量を圧縮することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in the lottery table at the second stage (at the time of acquisition of the sub-flag D "ready-to-be-recipe") in the CT-in-CT lottery table, it is possible to determine the lottery target combination or the non-lottery combination by the value of each bit constituting the determination bit, and it is not necessary to store the lottery value data (losing data) for the non-lottery combination in the table. Furthermore, in the CT-in-CT winning lottery table, the lottery value "0" can be used as the determined data indicating that the winning probability of the lottery target combination is 100%. From these, in this embodiment, the capacity of the CT-in-CT winning lottery table (lottery table with the number of sets added in CT) can be compressed, and the free space in the main ROM 102 can be secured (increased), and the increased free space can be utilized to enhance the game playability.

[図柄コード取得処理で得られる効果]
本実施形態のパチスロ1の図柄コード取得処理(図128参照)では、S647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインCPU101専用命令コード(「CALLF」命令等)を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。
[Effect obtained by the pattern code acquisition process]
In the pachi-slot 1 pattern code acquisition process (see FIG. 128) of the present embodiment, the processing for compressing and decompressing the data relating to the winning prize is performed according to the processing procedure described in S647 to S649, and by using the main CPU 101 dedicated command code ("CALLF" command, etc.) in the process, the compression and decompression processing of the data relating to the winning prize can be made more efficient, and the limited capacity of the main RAM 103 can be effectively utilized.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスは、図柄設定処理(図97参照)中のS330の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化(モジュール化)されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Also, in this embodiment, the jump destination address specified by the "CALLF" instruction in the compressed data storage process of S649 during the symbol code acquisition process is the same as the jump destination address specified by the "CALLF" instruction in the compressed data storage process of S330 during the symbol setting process (see FIG. 97). That is, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, since there is no need to provide a separate source program for the compressed data storage process for each process, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[引込優先順位取得処理で得られる効果]
本実施形態のパチスロ1の引込優先順位取得処理(図134及び図135参照)において、「ANY役」の引込優先対応処理中のS683の判定処理は、ソースプログラム上において、メインCPU101専用命令コードである「JCP」命令(比較命令)により実行される(図136A参照)。
[Effect obtained by attraction priority acquisition process]
In the pachi-slot 1 attraction priority acquisition process (see FIGS. 134 and 135) of the present embodiment, the determination process of S683 during the attraction priority handling process for "ANY role" is executed by the "JCP" instruction (comparison instruction), which is the instruction code dedicated to the main CPU 101, on the source program (see FIG. 136A).

「ANY役」の引込優先対応処理のソースプログラム上において、「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 When the "JCP" instruction is used on the source program of the attraction priority handling process for the "ANY role", the instruction related to the address setting can be omitted as described above, so that the processing efficiency of the attraction priority handling process for the "ANY role" can be improved and the capacity of the source program (capacity used of the main ROM 102) can be reduced.

また、引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図136Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 In addition, in the stop control attraction request flag setting process of S686 during the attraction priority acquisition process, as shown in FIG.

それゆえ、S686の停止制御用引込要求フラグ設定処理では、「LDQ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, by using the "LDQ" instruction in the stop control pull-in request flag setting process of S686, the instruction related to address setting can be omitted on the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced. Also, the "CALLF" instruction is a 2-byte instruction code as described above. Therefore, by using these dedicated instruction codes for the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized.

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理(図126参照)中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図127参照)。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化(モジュール化)されている。 Furthermore, in the present embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the address for the logical product operation process of the jump destination specified by the "CALLF" instruction is the same as the jump destination address specified by the "CALLF" instruction in the AND operation process of S626 during the attraction priority storage process (see FIG. 126) (see FIG. 127). That is, in the present embodiment, the source program for executing the AND operation process is shared (modularized) in both the priority attraction ranking acquisition process and the attraction priority ranking storage process.

この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, since there is no need to provide a separate source program for logical product operation processing in both the priority attraction ranking acquisition process and the attraction priority ranking storage process, the capacity of the source program (capacity used in the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、引込優先順位取得処理中のS687の引込優先順位テーブル(図137参照)の取得処理では、図136Cに示すように、「LDQ」命令(メインCPU101専用命令コード)が利用される。それゆえ、S687の引込優先順位テーブルの取得処理においても、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 Also, in the process of acquiring the attraction priority table (see FIG. 137) in S687 during the process of acquiring the priority of attraction, the "LDQ" instruction (instruction code dedicated to the main CPU 101) is used as shown in FIG. 136C. Therefore, even in the process of acquiring the attraction priority table in S687, the instruction related to address setting can be omitted on the source program. As a result, the acquisition processing of the attraction priority table can be made more efficient, and the capacity of the source program (used capacity of the main ROM 102) can be reduced.

[リール停止制御処理で得られる効果]
本実施形態のパチスロ1のリール停止制御処理(図138参照)において、S711~S715の処理では、図139に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。
[Effect obtained by reel stop control processing]
In the reel stop control process (see FIG. 138) of the pachi-slot 1 of the present embodiment, in the processes of S711 to S715, as shown in FIG. 139, the Q register (extension register) is used to specify the address on the source program. "LDQ" instruction and "CALLF" instruction are used.

それゆえ、本実施形態では、これらのメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these dedicated instruction codes for the main CPU 101, it is possible to reduce the capacity of the source program for the reel control process and improve the processing efficiency of the reel stop control process. That is, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity of the main control circuit 90, and utilize the free space of the main ROM 102, which is increased according to the reduced capacity, to enhance the game playability.

また、リール停止制御処理中のS726の判定処理(リール(回胴)の停止状態のチェック処理)では、図140に示すように、ソースプログラム上において、「LDQ」命令及び「ORQ」命令(Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コード)が用いられる。 In addition, in the determination processing of S726 (reel stop state check processing) during the reel stop control processing, as shown in FIG. 140, an “LDQ” instruction and an “ORQ” instruction (an instruction code dedicated to the main CPU 101 that specifies an address using the Q register (extended register)) is used on the source program.

それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the present embodiment, instructions related to address setting can be omitted from the source program of the reel stop control process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[入賞検索処理で得られる効果]
本実施形態のパチスロ1の入賞検索処理(図145参照)において、S764の払出枚数及び判定対象データのセット処理では、図146に示すように、ソースプログラム上において、「LDIN」命令が用いられる。
[Effect obtained by winning search process]
In the pachi-slot 1 winning search process (see FIG. 145) of the present embodiment, in the process of setting the number of payouts and determination target data in S764, an "LDIN" instruction is used on the source program as shown in FIG.

それゆえ、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the winning search process of the present embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, an instruction for address setting can be omitted from the source program of the prize search process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理では、いずれも、図146に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, as shown in FIG. 146, the "LDQ" instruction that specifies the address using the Q register (extension register) is used in the acquisition of the value of the medal counter referred to in the determination processing of S770 during the winning search processing, the acquisition of the value of the winning number counter referred to in the processing of S772, and the saving (updating) processing of the winning number counter performed in the processing of S775. Therefore, in the winning search process of the present embodiment, an instruction related to address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

さらに、入賞検索処理中のS769の判定処理では、図146に示すように、ソースプログラム上において、「JSLAA」命令が用いられ、S770及びS773の判定処理では、「JCP」命令が用いられる。入賞検索処理のソースプログラム上において、「JSLAA」命令及び「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, as shown in FIG. 146, in the determination process of S769 during the prize search process, the "JSLAA" command is used on the source program, and the "JCP" command is used in the determination processes of S770 and S773. When the "JSLAA" instruction and the "JCP" instruction are used on the source program of the winning search process, the instruction related to address setting can be omitted as described above, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[イリーガルヒットチェック処理で得られる効果]
本実施形態では、図28~図30に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算処理では、ソースプログラム(図149参照)上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Effect obtained by illegal hit check processing]
In this embodiment, as shown in FIGS. 28 to 30, the configuration of the winning operation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). Therefore, in the arithmetic processing of S784 in the illegal hit check processing of the present embodiment, the winning combination data and the internal winning combination data are simply ANDed (executed by the "AND" instruction) on the source program (see FIG. 149) to obtain the combined result of the winning combination data and the internal winning combination data.

それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in the present embodiment, the illegal hit check process can be streamlined and simplified, and as a result, the free space of the main control program can be secured, and the free space can be used to enhance the game playability.

[入賞チェック・メダル払出処理で得られる効果]
本実施形態のパチスロ1の入賞チェック・メダル払出処理(図150参照)では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、S808の処理において、60.33ms間のウェイト(払出間隔待ち)処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Effect obtained by winning check/medal payout process]
In the pachi-slot 1 winning check/medal payout process (see FIG. 150) of the present embodiment, when the payout operation is continued after the credit counter is updated (+1), a 60.33 ms wait (payout interval wait) process is performed in the process of S808. In this case, useless waiting time can be reduced, and the mental burden on the player can be reduced.

[メダル払出枚数チェック処理で得られる効果]
本実施形態のパチスロ1のメダル払出枚数チェック処理(図152参照)中のS814の役連終了枚数カウンタの更新処理では、図153Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPLD」命令が用いられる。
[Effect obtained by checking the number of medals paid out]
153A, the "DCPLD" instruction, which is the dedicated instruction code for the main CPU 101, is used in the source program in the process of updating the counter of the number of consecutive winning combinations at S814 in the process of checking the number of medals to be paid out for pachi-slot 1 (see FIG. 152) of this embodiment.

S814の処理において、「DCPLD」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the process of S814, the "DCPLD" instruction is an instruction code that combines the lower limit judgment instruction of the number management counter and the judgment branch instruction, so both the update (subtraction) processing of the consecutive end number counter and the processing of holding the value of the consecutive end number counter at "0" can be executed. In this case, there is no need to provide instruction codes for executing both processes separately. Therefore, in the medal payout count check process of the present embodiment, the capacity of the source program (used capacity of the main ROM 102) can be reduced, the free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the game playability.

また、メダル払出枚数チェック処理中のS816の処理では、図153Bに示すように、クレジット情報コマンドの通信パラメータ1には払出枚数カウンタの値がセットされ、通信パラメータ5にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4(未使用パラメータ)には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 Also, in the process of S816 during the medal payout number check process, as shown in FIG. 153B, the value of the payout number counter is set to the communication parameter 1 of the credit information command, and the value of the credit counter is set to the communication parameter 5. However, other communication parameters 2 to 4 (unused parameters) constituting the credit information command are set to the values currently stored in the H, E, and D registers, respectively. Therefore, the values of the communication parameters 2 to 4 are undefined when the credit information command is sent. As a result, in the present embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value for each transmission, and fraudulent acts such as fraud can be suppressed.

[7セグLED駆動処理で得られる効果]
本実施形態のパチスロ1の7セグLED駆動処理(図159参照)中のS936で行われる7セグコモン出力(選択)データ及び7セグカソード出力データの出力処理は、図160Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。すなわち、本実施形態では、7セグLED駆動処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この出力制御は、情報表示器6内の指示モニタに押し順表示データを表示する際にも行われる。
[Effect obtained by 7-segment LED driving process]
The output processing of the 7-segment common output (selection) data and the 7-segment cathode output data performed in S936 in the 7-segment LED driving processing (see FIG. 159) of the Pachi-slot 1 of the present embodiment is executed by one source code “LD (cPA_SEGCOM), BC” as shown in FIG. 160B. That is, in the present embodiment, in the 7-segment LED driving process, the 7-segment common output data and the 7-segment cathode output data are simultaneously output when dynamic lighting control is performed on the 2-digit 7-segment LED. This output control is also performed when the push order display data is displayed on the instruction monitor in the information display device 6 .

この場合、7セグLED駆動処理のソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program for the 7-segment LED driving process. Therefore, in the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, the free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the game playability.

[タイマー更新処理で得られる効果]
本実施形態のパチスロ1のタイマー更新処理(図164参照)中のS952の処理(2バイトタイマーの更新処理)では、図165に示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPWLD」命令が用いられる。
[Effect obtained by timer update processing]
In the process of S952 (2-byte timer update process) in the timer update process (see FIG. 164) of pachi-slot 1 of the present embodiment, as shown in FIG.

タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー数(2バイトタイマー数)の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 When the "DCPWLD" instruction is executed in the timer update process, both the process of updating (subtracting) the number of timers (the number of 2-byte timers) and the process of holding the number of timers at "0" can be executed as described above. In this case, there is no need to provide instruction codes for executing both processes separately. Therefore, in the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, the free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the game playability.

<各種変形例>
以上、本発明に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他の種々の実施形態及び変形例が含まれる。
<various modifications>
The configuration and operation of the gaming machine according to the present invention have been described above, including their effects. However, the present invention is not limited to the above-described embodiments, and includes various other embodiments and modifications without departing from the gist of the invention described in the claims.

[変形例1:通常ART中のCT前兆遊技と報知抽籤]
上記実施形態のパチスロ1では、理解を容易にするために、遊技者にとって有利な状態(例えば、CT)に当籤した場合に、遊技状態を次遊技(次ゲーム)から有利な状態に移行させる例を説明したが、本発明はこれに限定されない。例えば、遊技者に対して有利な状態の遊技制御を行う場合に、いわゆる「前兆遊技」などと呼ばれている、所定回数の遊技を行った後に当該有利な状態の遊技制御を行ってもよい。
[Modification 1: CT precursor game and notification lottery during normal ART]
In the pachi-slot 1 of the above-described embodiment, for ease of understanding, an example in which the game state is shifted from the next game (next game) to an advantageous state when the winning state (for example, CT) is advantageous to the player has been described, but the present invention is not limited to this. For example, when performing game control in an advantageous state for the player, the game control in an advantageous state may be performed after playing a predetermined number of games, which is called a so-called "signal game".

ここでは、図174A及び174Bを参照して、その一例として、遊技状態が、通常ARTから所定回数の前兆遊技を介してCTに移行する例を説明する。なお、図174Aは、変形例1におけるCT抽籤当籤時の遊技フローを示す図であり、図174Bは、前兆遊技中に行われるフラグ変換抽籤で用いられるフラグ変換抽籤テーブルの構成図である。 Here, referring to FIGS. 174A and 174B, as an example, an example in which the game state shifts from normal ART to CT through premonition games of a predetermined number of times will be described. FIG. 174A is a diagram showing a game flow at the time of CT lottery winning in Modification 1, and FIG. 174B is a configuration diagram of a flag conversion lottery table used in the flag conversion lottery performed during the sign game.

この例の通常ART中の遊技では、まず、図174Aに示すように、上記実施形態と同様に、ART中CT抽籤テーブル(図50参照)を用い、内部当籤役(サブフラグ)に基づいてCT抽籤を行う。このCT抽籤に当籤すると、遊技状態が、CT(上乗せチャンスゾーン)という遊技者にとって有利な状態に移行することが決定されるので、CTに当籤するまでの期間において、CT抽籤のための各種抽籤は、メイン側(主制御基板71)で行われる。例えば、主制御基板71(メインCPU101)は、内部当籤役を決めるための内部抽籤を行うとともに、内部当籤役として内部当籤役「F_確チリリプ」、「F_1確チリリプ」及び「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定された場合には、ART中フラグ変換抽籤テーブル(図47A及び47B参照)を用いてフラグ変換抽籤を行う。 In the game during normal ART in this example, first, as shown in FIG. 174A, CT lottery is performed based on the internal winning combination (sub-flags) using the CT lottery table during ART (see FIG. 50), as in the above embodiment. When the CT lottery is won, the game state is determined to shift to a CT (additional chance zone), which is an advantageous state for the player, so various lotteries for the CT lottery are performed on the main side (main control board 71) during the period until the CT is won. For example, the main control board 71 (main CPU 101) performs an internal lottery to determine an internal winning combination, and when any of the internal winning combinations "F_certainty Chillip", "F_1 certainty Chillyrip", and "F_reaching rip A" to "F_reaching rip D" is determined as the internal winning combination, the ART flag conversion lottery table (see FIGS. 47A and 47B) is used. Perform a flag conversion lottery.

次いで、通常ART中の遊技においてCT抽籤に当籤すると、この例では、CT移行前に所定期間の前兆遊技(CT前兆遊技)が行われる。なお、この例では、CT前兆遊技において、例えば、フラグ変換抽籤により決定されたサブフラグEX(「3連チリリプ」、「リーチ目リプ」、「リプレイ」等)に基づくCT抽籤などの遊技者にとって特典を付与するような抽籤を行わないこととする。しかしながら、この例では、CT前兆遊技において、例えば、図174Bに示すフラグ変換抽籤テーブルを用いたフラグ変換抽籤をサブ側(副制御基板72側)で行い、このサブ側で行ったフラグ変換抽籤の結果に基づいて、サブ側で行う報知内容が制御(決定)される。例えば、サブ側で行ったフラグ変換抽籤に当籤した場合には、略称「リーチ目リプ」に係る図柄組合せを表示するための情報を表示装置11(プロジェクタ機構211及び表示ユニット212)で報知し、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを表示するための情報を表示装置11で報知する。 Next, when the CT lottery is won in the game during the normal ART, in this example, a premonition game (CT premonition game) for a predetermined period is performed before the transition to the CT. In this example, in the CT sign game, for example, a CT lottery based on the sub-flags EX (“three consecutive Chiririp”, “reaching eyes”, “replay”, etc.) determined by the flag conversion lottery is not performed. However, in this example, in the CT precursor game, for example, the flag conversion lottery using the flag conversion lottery table shown in FIG. For example, when the flag conversion lottery performed on the sub side is won, the display device 11 (the projector mechanism 211 and the display unit 212) informs the information for displaying the symbol combination related to the abbreviated name ``Reach Eye Lip'', and when the flag conversion lottery is not won, the display device 11 informs the information for displaying the symbol combination related to the abbreviated name ``Replay''.

上述のように近年のパチスロでは、遊技者の利益(出玉)に影響を与える抽籤をメイン側で行うことが求められているが、この例のパチスロ1では、フラグ変換抽籤の抽籤結果が遊技者の利益に何ら影響を与えない期間(CT前兆遊技の期間)を設け、この期間に限り、サブ側でフラグ変換抽籤を行う。それゆえ、この例では、例えば、CT前兆中という特典の付与が決まっている状況において、例えば、略称「リーチ目リプ」に係る図柄組合せ等の特別な図柄組合せを表示する機会を増やすことができるとともに、図柄組合せの見せ方のバリエーションも増加させることができる。その結果、この例の構成によれば、遊技性をより向上させることが可能になる。 As described above, in recent pachi-slot machines, it is required that the lottery that affects the player's profit (balls paid out) is performed on the main side. Therefore, in this example, for example, in a situation where the granting of the privilege of being on the cusp of CT is decided, it is possible to increase the chances of displaying a special combination of symbols such as a combination of symbols related to the abbreviation "reach eye", as well as to increase the variation of how to show the combination of symbols. As a result, according to the configuration of this example, it is possible to further improve the game playability.

なお、図174Bに示す抽籤テーブルは、サブ側で行うフラグ変換抽籤に用いられるCT前兆中のフラグ変換抽籤テーブルであり、ロムカートリッジ基板86に記憶されている。CT前兆中のフラグ変換抽籤テーブルは、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」と、サブ側で行うフラグ変換抽籤の抽籤結果(非当籤/当籤)と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The lottery table shown in FIG. 174B is a flag conversion lottery table in the CT precursor used for the flag conversion lottery performed on the sub side, and is stored in the ROM cartridge board 86 . The flag conversion lottery table in the CT precursor defines the correspondence relationship between the internal winning combination "F_reach item A" to "F_reach item D", the lottery result (non-winning/winning) of the flag conversion lottery performed on the sub side, and the information of the lottery value associated with each lottery result.

図174Bに示すフラグ変換抽籤テーブルから明らかなように、この例では、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」が非常に高い確率でサブフラグEX「リーチ目リプ」に変換される(フラグ変換抽籤に当籤する)。すなわち、CT前兆遊技において、内部当籤役「F_リーチ目リプA」~「F_リーチ目リプD」のいずれかが決定されると、高い確率で略称「リーチ目リプ」の図柄組合せが停止表示されることになり、遊技者に対して、現在の遊技がCT前兆遊技中であることを示唆することができる。この際、上述のように、CT前兆遊技においてサブ側で行うフラグ変換抽籤に当籤した場合、略称「リーチ目リプ」に係る図柄組合せを表示するための報知は行われるものの、特典を付与することはない。 As is clear from the flag conversion lottery table shown in FIG. 174B, in this example, in the CT precursor game, the internal winning combination "F_Reach Eye Lip A" to "F_Reach Eye Lip D" are converted into the sub-flag EX "Reach Eye Lip" with a very high probability (won the flag conversion lottery). That is, when any one of the internal winning combinations ``F_ready-eye Lip A'' to ``F_ready-eye Lip D'' is determined in the CT precursor game, the symbol combination of the abbreviation ``ready-eye Lip'' is stop-displayed with a high probability, and it is possible to suggest to the player that the current game is in the CT precursor game. At this time, as described above, when the flag conversion lottery performed on the sub side in the CT sign game is won, although the notification for displaying the symbol combination related to the abbreviated name "Reach eye Lip" is performed, benefits are not given.

なお、この例において、CT前兆遊技中のフラグ変換抽籤をメイン側で行ってもよい。しかしながら、図174A及び174Bで説明した例のように、遊技者の利益に何ら影響を与えない期間における抽籤をサブ側で行うことにより、メイン側のデータ容量や処理負荷を軽減することができる。 In this example, the flag conversion lottery during the CT precursor game may be performed on the main side. However, as in the example described with reference to FIGS. 174A and 174B, the sub-side performs the lottery during the period in which the profit of the player is not affected, thereby reducing the data volume and processing load on the main side.

[変形例2:3連チリリプ表示用の押し順の別例]
上記実施形態のパチスロ1では、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合、ストップボタンの押し順が正解であると、略称「3連チリリプ」に係る図柄組合せが表示され、押し順が不正解であると、略称「リプレイ」に係る図柄組合せが表示される例を説明した(図24参照)。また、上記実施形態では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」に対応付けられた正解の押し順が「順押し」である例を説明した。しかしながら、本発明はこれに限定されない。
[Modification 2: Another example of the order of pressing for 3 consecutive chirlip display]
In the pachi-slot machine 1 of the above-described embodiment, when the internal winning combination "F_Ten Chillirip" or "F_1 Chillirip" is determined, if the order of pressing the stop buttons is correct, the symbol combination associated with the abbreviated name "Triple Chillirip" is displayed, and if the order of pressing the stop buttons is incorrect, the symbol combination associated with the abbreviated name "Replay" is displayed (see FIG. 24). Further, in the above-described embodiment, an example has been described in which the pressing order of the correct answers associated with the internal winning combinations "F_probable Chirilip" and "F_1 probable Chirilip" is "forward press". However, the invention is not so limited.

例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合における、押し順が不正解である場合に表示される図柄組合せの種類を増やすとともに、内部当籤役「F_確チリリプ」が決定された際の正解の押し順を、内部当籤役「F_1確チリリプ」が決定された場合のそれと異ならせてもよい。その一例(変形例2)を、図175A及び175Bを参照して説明する。なお、図175Aは、変形例2における、内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を示す図であり、図175Bは、変形例2における、通常ART中のフラグ変換抽籤の結果とサブ側で行われるナビ種別との対応関係を示す図である。 For example, when the internal winning combination "F_certain Chirilip" or "F_1 certain Chirilip" is determined, the types of symbol combinations displayed when the pressing order is incorrect may be increased, and the correct pressing order when the internal winning combination "F_certain Chirilip" is determined may be different from that when the internal winning combination "F_1 certain Chirilip" is determined. An example (Modification 2) will be described with reference to FIGS. 175A and 175B. FIG. 175A is a diagram showing the correspondence relationship between the internal winning combination and the symbol combination to be stopped and displayed (stop symbol (abbreviation)) in Modification 2, and FIG.

この例では、図175Aに示すように、内部当籤役「F_確チリリプ」が決定された場合における、正解の押し順は「順押し(左リール3Lを第1停止)」とし、不正解の押し順は「中リール3Cを第1停止(以下「中押し」という)又は右リール3Rを第1停止(以下、「逆押し」という)」、すなわち、「変則押し」とする。そして、この例では、内部当籤役「F_確チリリプ」が決定された場合に、順押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、逆押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 In this example, as shown in FIG. 175A , when the internal winning combination “F_definite Chiririp” is determined, the pressing order of the correct answer is “forward pressing (first stop of the left reel 3L)”, and the pressing order of the incorrect answer is “first stop of the middle reel 3C (hereinafter referred to as “middle pressing”) or first stop of the right reel 3R (hereinafter referred to as “reverse pressing”)”, that is, “irregular pressing”. In this example, when the internal winning combination ``F_ Certain Chillirip'' is determined, a symbol combination associated with the abbreviated name ``Triple Chillilip'' is displayed when pressed forward, a symbol combination associated with the abbreviated name ``Replay'' is displayed when pressed in the middle, and a symbol combination associated with the abbreviated name ``Double Chililip'' is displayed when pressed reversely.

また、この例では、内部当籤役「F_1確チリリプ」が決定された場合における、正解の押し順は逆押しとし、不正解の押し順は順押し及び中押しとする。そして、この例では、内部当籤役「F_1確チリリプ」が決定された場合に、逆押しされると、略称「3連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、順押しされると、略称「2連チリリプ」に係る図柄組合せが表示される。 Also, in this example, when the internal winning combination "F_1 Chilli Lip" is determined, the order of pressing the keys for the correct answer is reverse pressing, and the order of pressing for incorrect answers is forward pressing and middle pressing. Then, in this example, when the internal winning combination ``F_1 sure Chiririp'' is determined, when the key is pressed backward, the symbol combination associated with the abbreviated name ``Triple Chililip'' is displayed, when pressed in the middle, the symbol combination associated with the abbreviation ``Replay'' is displayed, and when pressed forward, the symbol combination associated with the abbreviation ``Double Chililip'' is displayed.

この例のパチスロ1では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合、順押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。また、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、逆押しすると、内部当籤役の種類に応じて、略称「3連チリリプ」又は「2連チリリプ」に係る図柄組合せが表示される。さらに、この例では、内部当籤役「F_確チリリプ」及び「F_1確チリリプ」のいずれかが決定された場合に、中押しすると、内部当籤役の種類に関係なく、略称「リプレイ」に係る図柄組合せが表示される。 In the pachi-slot machine 1 of this example, when one of the internal winning combinations ``F_certain Chillilip'' and ``F_1 Chillilip'' is determined, a symbol combination relating to the abbreviated name ``Triple Chililip'' or ``Double Chililip'' is displayed according to the type of the internal winning combination. In addition, when one of the internal winning combinations ``F_certain Chillirip'' and ``F_1 Chillirip'' is determined, when the key is pressed backward, a symbol combination related to the abbreviated name ``Triple Chilirip'' or ``Double Chilirip'' is displayed according to the type of the internal winning combination. Furthermore, in this example, when either of the internal winning combinations "F_probable Chiralip" and "F_1 probable Chirallip" is determined, the symbol combination associated with the abbreviated name "replay" is displayed regardless of the type of the internal winning combination.

内部当籤役と停止表示される図柄組合せ(停止図柄(略称))との対応関係を図175Aに示す関係に設定すると、例えば、内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定された場合に、遊技者にチリ図柄を狙わせるための様々なナビ(報知)を実施することが可能になる。 If the correspondence relationship between the internal winning combination and the symbol combination (stop symbol (abbreviation)) to be stopped and displayed is set to the relationship shown in FIG. 175A, for example, when the internal winning combination ``F_ certain Chiriripu'' or ``F_1 certain Chiriripu'' is determined, it is possible to carry out various navigation (notifications) to make the player aim for the Chiri symbol.

例えば、「順押しでチリ図柄を狙わせるナビ」と「逆押しでチリ図柄を狙わせるナビ」との双方を行うことができる。なお、内部当籤役「F_確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となる。一方、内部当籤役「F_1確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させないためのナビ(略称「2連チリリプ」に係る図柄組合せが表示されるナビ)となり、「逆押しでチリ図柄を狙わせるナビ」は略称「3連チリリプ」に係る図柄組合せを表示させるためのナビとなる。 For example, it is possible to perform both "navigation to aim at the Chile symbol by pressing forward" and "navigation to aim at the Chile symbol by pressing backward". In addition, when the internal winning combination ``F_ Certain Chillilip'' is determined, ``Navigation to aim Chilean symbols by forward pressing'' is navigation for displaying a symbol combination related to abbreviated name ``Triple chililip'', and ``Navigation to aim Chilean symbols by pressing reversely'' is navigation for not displaying the symbol combination relating to abbreviation ``Triple Chililip'' (navigation in which the symbol combination relating to abbreviation ``Double chililip'' is displayed). On the other hand, when the internal winning combination ``F_1 certain chirilip'' is determined, the ``navigation to aim the chili symbol by forward pressing'' is navigation for not displaying the symbol combination related to the abbreviated name ``triple chirilip'' (navigation to display the symbol combination related to the abbreviated name ``double chililip''), and the ``navigation to aim the chili symbol by reverse pressing'' is the navigation for displaying the symbol combination related to the abbreviated name ``triple chililip''.

この例において、上述したナビを行うか否かの決定は、メイン側で行うフラグ変換抽籤により管理され、このメイン側のフラグ変換抽籤の結果に基づいて、サブ側の制御によりナビが実行される。この際、通常ART中にメイン側で行われるフラグ変換抽籤の抽籤結果と、サブ側で制御されるナビ種別との対応関係は、図175Bに示す対応関係となる。 In this example, the determination as to whether or not to perform navigation is managed by a flag conversion lottery performed on the main side, and navigation is executed by sub-side control based on the result of this flag conversion lottery on the main side. At this time, the correspondence relationship between the lottery result of the flag conversion lottery performed on the main side during normal ART and the navigation type controlled by the sub side is the correspondence relationship shown in FIG. 175B.

この例においても、通常ART中の遊技において内部当籤役「F_確チリリプ」又は「F_1確チリリプ」が決定されると、主制御基板71(メインCPU101)は、2段階のフラグ変換抽籤を行う(図47参照)。一方、サブ側では、この2段階のフラグ変換抽籤の結果を、スタートコマンドデータから取得し、2段階のフラグ変換抽籤の結果に基づいて、表示装置11で行うナビを決定する。 Also in this example, when the internal winning combination "F_certain Chillirip" or "F_1 Chillirip" is determined in a game during normal ART, the main control board 71 (main CPU 101) performs a two-stage flag conversion lottery (see FIG. 47). On the other hand, the sub-side obtains the results of the two-step flag conversion lottery from the start command data, and determines navigation to be performed on the display device 11 based on the results of the two-step flag conversion lottery.

そこで、この例において、1段階目のフラグ変換抽籤の時点で抽籤結果が非当籤であった場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「リプレイナビ」と称するナビを行う。なお、「リプレイナビ」では、遊技者に対して中押しするように指示する情報が報知される。この例では、図174Aに示すように、内部当籤役が「F_確チリリプ」及び「F_1確チリリプ」のいずれであっても、中押し時には略称「リプレイ」に係る図柄組合せが表示されることになる。 Therefore, in this example, if the lottery result is non-winning at the time of the flag conversion lottery in the first stage, the sub control board 72 (sub CPU 201) performs navigation called "replay navigation" as shown in FIG. 175B. In the "replay navigator", the player is notified of information instructing the player to press the middle button. In this example, as shown in FIG. 174A, the symbol combination associated with the abbreviation "Replay" is displayed at the time of middle pressing regardless of whether the internal winning combination is "F_Probable Chillirip" or "F_1 Chillirip".

また、この例において、1段階目のフラグ変換抽籤に当籤し、かつ、2段階目のフラグ変換抽籤の抽籤結果が非当籤である場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ煽りナビ」と称するナビを行う。なお、「チリリプ煽りナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ煽りナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ煽りナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、逆押し時に略称「2連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、順押し時に略称「2連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, when the first-stage flag conversion lottery is won and the lottery result of the second-stage flag conversion lottery is non-winning, the sub-control board 72 (sub-CPU 201) performs navigation called "Chilelip fanning navigation" as shown in FIG. 175B. In addition, in the "chiriripu fan navigator", when the internal winning combination "F_definite chiriripu" is determined, the player is notified of instruction information to aim at the chili pattern by pushing backward. On the other hand, in the "chiriripu fan navigator", when the internal winning combination "F_1 certain chiriripu" has been determined, the player is notified of instruction information that directs the player to aim at the chili symbol by forward pressing. 174A, when the internal winning combination is "F_ certain chirilip", the symbol combination related to the abbreviated name "double chirilip" is displayed when the internal winning combination is "F_1 certain chirilip", and when the internal winning combination is "F_1 certain chirilip", the symbol combination related to the abbreviation "double chirilip" is displayed as shown in FIG. 174A.

また、この例において、1段階目及び2段階目のフラグ変換抽籤の両方に当籤した場合には、副制御基板72(サブCPU201)は、図175Bに示すように、「チリリプ揃いナビ」と称するナビを行う。なお、「チリリプ揃いナビ」では、内部当籤役「F_確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ揃いナビ」では、内部当籤役「F_1確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ揃いナビ」では、図174Aに示すように、内部当籤が「F_確チリリプ」である場合には、順押し時に略称「3連チリリプ」に係る図柄組合せが表示され、内部当籤役が「F_1確チリリプ」である場合には、逆押し時に略称「3連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, when both the first-stage and second-stage flag conversion lotteries are won, the sub-control board 72 (sub-CPU 201) performs navigation called "Chilelip matching navigation" as shown in FIG. 175B. In addition, in the "Chilelip Alignment Navigation", when the internal winning combination "F_certain Chilelip" is determined, the player is notified of instruction information that directs the player to aim for the chili symbols by forward pressing. On the other hand, when the internal winning combination "F_1 certain Chiriripu" is determined in the "Chiriripu matching navigator", the player is notified of the instruction information to make the player aim for the Chiriripu symbol by pressing backward. 174A, when the internal winning combination is "F_ certain chirilip", the symbol combination related to the abbreviation "triple chirilip" is displayed at the time of forward pressing, and when the internal winning combination is "F_1 certain chirilip", the symbol combination related to the abbreviation "triple chirilip" is displayed at the time of reverse pressing.

この例における、上述したフラグ変換抽籤の抽籤結果に基づく報知は、利益に影響を与えるものではない(フラグ変換抽籤自体は利益に影響を与えるものの、結果として表示される図柄組合せは利益に影響を与えない)ので、この例の上記報知動作は、メイン側(指示モニタ)では行わず、サブ側(表示装置11)でのみ行う。また、この例では、上述のように、「チリリプ揃いナビ」だけでなく、「チリリプ煽りナビ」も併せて行うことで、利益に影響しないナビを多様な態様でサブ側により制御することができる。その結果、遊技の興趣を向上させることができる。 In this example, the notification based on the lottery result of the flag conversion lottery described above does not affect the profit (although the flag conversion lottery itself affects the profit, the symbol combination displayed as a result does not affect the profit). In addition, in this example, as described above, not only "Chilelip matching navigation" but also "Chilelip fanning navigation" are performed together, so that navigation that does not affect profits can be controlled by the sub-side in various ways. As a result, the amusement of the game can be improved.

[変形例3:フラグ間中及び非フラグ間中のベルナビ態様の別例]
上記実施形態のパチスロ1では、上述のように、リールの停止操作の情報と一義的に対応する数値を、指示モニタ(不図示)に表示することにより、メイン側での報知を行う。この際、図63A~63Dで説明したナビデータの対応関係が参照される。そして、上記実施形態では、BBフラグ間状態(RT5状態)中に「白7ナビ」や「青7ナビ」を行うが、「ベルナビ」などを行わない例を説明したが、本発明はこれに限定されない。BBフラグ間状態(RT5)中に、「白7ナビ」や「青7ナビ」以外に「ベルナビ」などを行う構成にしてもよい。
[Modification 3: Another example of Bell Navi mode between flags and non-flags]
In the pachi-slot machine 1 of the above-described embodiment, as described above, a numerical value uniquely corresponding to the reel stop operation information is displayed on the instruction monitor (not shown), thereby performing notification on the main side. At this time, the correspondence relationships of the navigation data described with reference to FIGS. 63A to 63D are referred to. In the above embodiment, "white 7 navigation" and "blue 7 navigation" are performed during the state between BB flags (RT5 state), but an example in which "bell navigation" is not performed has been described, but the present invention is not limited to this. In addition to "white 7 navigation" and "blue 7 navigation", "bell navigation" or the like may be performed during the state between BB flags (RT5).

この場合、指示モニタに表示する数値は、BBフラグ間状態中と非BBフラグ間状態中とで互いに異ならせることとしてもよい。ここで、図176A及び176Bに、変形例3における、BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す。なお、図176Aは、RT5状態中(BB1フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図であり、図176Bは、RT5状態中(BB2フラグ間)における、メイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係を示す図である。 In this case, the numerical value displayed on the indication monitor may be different between the between-BB-flag state and the non-BB-flag state. Here, FIGS. 176A and 176B show the correspondence relationship between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the state between BB flags in Modification 3. FIG. FIG. 176A is a diagram showing the correspondence relationship between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the RT5 state (between the BB1 flags), and FIG.

また、この例において、非BBフラグ間状態中にメイン側で行う報知(ナビ)とサブ側で行う報知(ナビ)との対応関係は、上記実施形態と同様である(図63A及び63B参照)。それゆえ、非BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタには「1」~「3」の数値(押し順役第2指示情報)が表示される。 In this example, the correspondence between the notification (navigation) performed on the main side and the notification (navigation) performed on the sub side during the non-BB flag state is the same as in the above embodiment (see FIGS. 63A and 63B). Therefore, when "Bell Navi" is performed in the non-BB flag state, the indication monitor displays the numerical values "1" to "3" (the second indication information for the pushing order).

この例では、図176A及び176Bに示すように、BBフラグ間状態において「ベルナビ」が行われる場合、指示モニタに「12」~「14」の数値(押し順役第1指示情報)が表示される。なお、本発明はこれに限定されず、BBフラグ間状態において「ベルナビ」が行われる場合に、指示モニタに表示される数値は適宜変更することができる。なお、この例において、表示装置11を用いて行うサブ側のナビは、BBフラグ間状態及び非BBフラグ間状態の両方において共通のものが設けられていてもよい。 In this example, as shown in FIGS. 176A and 176B, when "Bell Navi" is performed in the state between BB flags, the instruction monitor displays a numerical value of "12" to "14" (the first instruction information for the first push). It should be noted that the present invention is not limited to this, and when "Bell Navi" is performed in the state between BB flags, the numerical value displayed on the instruction monitor can be changed as appropriate. In this example, sub-side navigation performed using the display device 11 may be provided in common for both the inter-BB flag state and the non-BB flag state.

[変形例4:特典付与の別例]
上記実施形態のパチスロ1では、メイン側で行われるフラグ変換抽籤の結果に基づいて報知内容が制御されるので、報知に従い停止操作を行った場合には表示される図柄組合せが異なる。すなわち、上記実施形態では、メイン側で行われるフラグ変換抽籤の結果に基づいて特典を付与するか否かが決定される例を説明したが、本発明はこれに限定されない。例えば、メイン側(主制御基板71)において、実際に表示された図柄組合せに基づいて特典を付与する構成にしてもよい。
[Modification 4: Another example of granting privilege]
In the pachi-slot machine 1 of the above-described embodiment, the information content is controlled based on the result of the flag conversion lottery performed on the main side, so the displayed symbol combination differs when the stop operation is performed according to the information. That is, in the above-described embodiment, an example was described in which whether or not to give a privilege is determined based on the result of the flag conversion lottery performed on the main side, but the present invention is not limited to this. For example, on the main side (main control board 71), a privilege may be given based on the actually displayed symbol combination.

この場合、主制御基板71(メインCPU101)は、フラグ変換抽籤の結果に応じて行われる報知に従って所定の図柄組合せが表示された場合には、特典を付与し、報知に従わなかった場合には、所定の図柄組合せが表示されても特典を付与しない構成にしてもよい。上記実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なるが、遊技者が報知を無視して停止操作を行ってしまった場合にも、略称「3連チリリプ」に係る図柄組合せ等の特別な図柄組合せが表示されてしまう可能性がある。それゆえ、この例では、報知を無視して特別な図柄組合せが表示されたとしても、特典を付与することなく、報知に従って特別な図柄組合せが表示された場合に限り、特典を付与するようにしてもよい。 In this case, the main control board 71 (main CPU 101) may give a privilege when a prescribed combination of symbols is displayed according to the notification performed according to the result of the flag conversion lottery, and may not give a privilege even if the prescribed combination of symbols is displayed when the notification is not followed. In the pachi-slot machine 1 of the above-described embodiment, the symbol combination displayed differs depending on the pressing order, but even if the player ignores the notification and performs the stop operation, there is a possibility that a special symbol combination such as a symbol combination related to the abbreviated name "three consecutive Chiriripu" will be displayed. Therefore, in this example, even if a special pattern combination is displayed ignoring the notification, the privilege may not be given, and the privilege may be given only when the special pattern combination is displayed according to the notice.

[変形例5:利益(特典)に影響を与えない報知制御の別例]
上記変形例1(図174A及び174B参照)のパチスロ1では、利益に影響を与える報知を行うか否かは、メイン側での報知抽籤(フラグ変換抽籤)により決定され、利益に影響を与えない報知を行うか否かは、サブ側での報知抽籤で決定される例を説明した。そして、この利益に影響を与えない報知の一例として、前兆遊技中に略称「リーチ目リプ」に係る図柄組合せを表示するための報知を行う例を説明したが、利益に影響を与えない報知は、この例に限定されるものではない。
[Modification 5: Another example of notification control that does not affect profits (privileges)]
In the pachi-slot machine 1 of Modified Example 1 (see FIGS. 174A and 174B), whether or not to make a notification that affects profits is determined by a notification lottery (flag conversion lottery) on the main side, and whether or not to make a notification that does not affect profits is determined by a notification lottery on the sub side. As an example of notification that does not affect the profit, an example of notification for displaying a symbol combination related to the abbreviated name "Reach Eye Lip" during the omen game has been described, but the notification that does not affect the profit is not limited to this example.

近年のパチスロでは、停止操作の順序に応じて遊技ロックを行い易い(難い)状態に遷移させることがある。例えば、「左、中、右」の押し順である場合に遊技ロックを行い易い状態に遷移し、「右、中、左」の押し順である場合に遊技ロックを行い難い状態に遷移することがある。このようなパチスロでは、押し順を報知することで、遊技ロックを行い易い(難い)状態に遷移させることができる。しかしながら、遊技ロックを行うか否かが利益に対して影響を与える場合には、この報知をメイン側で制御する必要がある。なお、遊技ロックを行うか否かが利益に対して影響を与えない場合には、この報知をサブ側で制御してもよい。 In recent pachislot machines, the game lock may be changed to a state in which it is easy (hard) to perform a game lock according to the order of stop operations. For example, when the pressing order is "left, middle, right", the state may transition to a state in which game lock is easy to perform, and when the pressing order is "right, middle, left", the transition may transition to a state in which game lock is difficult to perform. In such a pachi-slot machine, it is possible to make a transition to a state in which it is easy (hard) to lock the game by notifying the player of the pressing order. However, if the profit is affected by whether or not the game is locked, it is necessary to control this notification on the main side. In addition, when whether or not to perform the game lock does not affect the profit, this notification may be controlled by the sub side.

また、遊技ロックを行うか否かが利益に対して影響を与える場合としては、例えば、遊技ロックが行われることで、ART抽籤に当籤するといった場合が考えられる。一方、遊技ロックを行うか否かが利益に対して影響を与えない場合は、遊技ロックを演出として行う場合である。例えば、利益(特典)を付与することが決まっている前兆遊技中に遊技ロックを頻繁に行うようにすることにより、この後の遊技において利益が付与されることを演出で示すことが可能になる。 Further, as a case where whether or not the game lock is performed affects profits, for example, when the game lock is performed, the ART lottery may be won. On the other hand, when the profit is not affected by whether or not the game lock is performed, the game lock is performed as an effect. For example, by frequently performing a game lock during a premonitory game in which a profit (privilege) is determined to be awarded, it is possible to indicate by an effect that a profit will be awarded in the subsequent game.

ここで、図177A及び117Bを参照して、変形例5における、押し順とロック状態とを対応付ける構成例を説明する。なお、図177Aは、押し順とロック状態との対応関係を示す図であり、図177Bは、遊技ロックによる利益への影響の有無と、報知態様との関係を示す図である。 Here, with reference to FIGS. 177A and 117B, a configuration example in which the pressing order and the locked state are associated with each other in Modification 5 will be described. In addition, FIG. 177A is a diagram showing the correspondence relationship between the pressing order and the locked state, and FIG. 177B is a diagram showing the relationship between the presence or absence of the effect of the game lock on profits and the notification mode.

図177Aに示す例では、内部当籤役「F_維持リプA」が決定された時に「左、中、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、「左、右、中」、「中、左、右」又は「中、右、左」の押し順で停止操作が行われると、現在のロック状態が維持され、「右、左、中」又は「右、中、左」の押し順で停止操作が行われると、ロック状態が「1」から「0」に遷移する。また、内部当籤役「F_維持リプB」が決定された時には、「中、左、右」の押し順で停止操作が行われると、ロック状態が「0」(ロックし難い状態)から「1」(ロックし易い状態)に遷移し、それ以外の押し順で停止操作が行われると、現在のロック状態が維持される。 In the example shown in FIG. 177A, when the internal winning combination "F_maintenance A" is determined, if the stop operation is performed in the order of "left, middle, right", the lock state transitions from "0" (hard to lock) to "1" (easy to lock). Alternatively, when the stop operation is performed in the pressing order of "right, middle, left", the lock state transitions from "1" to "0". When the internal winning combination ``F_maintenance B'' is determined, if the stop operation is performed in the order of ``middle, left, and right'', the lock state changes from ``0'' (hard to lock) to ``1'' (easy to lock), and if the stop operation is performed in any other order, the current locked state is maintained.

なお、図117Aに示す例では、説明を単純にするために、ロック状態を「0(ロックし難い状態)」及び「1(ロックし易い状態)」の2段階にする例を説明するが、本発明はこれに限定されない。例えば、3段階以上のロック状態を設けてもよい。また、この場合には、ロック状態が1段階ずつ遷移するのではなく、多段階を1回で遷移する構成にしてもよい。 In the example shown in FIG. 117A, in order to simplify the explanation, an example in which the lock state is divided into two stages of "0 (difficult to lock)" and "1 (easy to lock)" will be described, but the present invention is not limited to this. For example, three or more stages of lock states may be provided. Further, in this case, instead of changing the lock state one step at a time, the configuration may be such that multiple steps are changed at once.

そして、この例では、図117Bに示すように、遊技ロックが利益に影響を与える場合には、報知を行うか否かの報知抽籤をメイン(主制御基板71)側で行うとともに、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知する。一方、遊技ロックが利益に影響を与えない場合には、報知を行うか否かの報知抽籤をサブ(副制御基板72)側で行うとともに、その抽籤結果に基づいてサブ側で所定の押し順を報知する。 Then, in this example, as shown in FIG. 117B, when the game lock affects the profit, the main (main control board 71) side performs a notification lottery as to whether or not to perform notification, and both the main side and the sub side notify the predetermined pressing order based on the lottery result. On the other hand, when the game lock does not affect profits, the sub side (sub control board 72) performs a notification lottery as to whether or not to perform notification, and the sub side notifies a predetermined pressing order based on the lottery result.

なお、パチスロとしては、遊技の全期間にわたり遊技ロックが利益に影響を与えるパチスロもあれば、遊技の全期間にわたり遊技ロックが利益に影響を与えないパチスロもある。また、パチスロとしては、遊技の所定期間では遊技ロックが利益に影響を与えるが、遊技の特定期間では遊技ロックが利益に影響を与えないパチスロもある。それゆえ、遊技ロックが利益に影響を与える期間では、報知を行うか否かの報知抽籤をメイン側で行い、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知し、一方、遊技ロックが利益に影響を与えない期間では、報知を行うか否かの報知抽籤をサブ側で行い、その抽籤結果に基づいてサブ側で所定の押し順を報知するようにしてもよい。 There are pachi-slot machines in which the game lock affects profits over the entire playing period, and there are pachi-slot machines in which the game lock does not affect profits over the entire playing period. As for pachislot, there is also a pachislot machine in which a game lock affects profits during a predetermined period of the game, but does not affect profits during a specific period of the game. Therefore, during the period when the game lock affects profits, a notification lottery as to whether or not to perform notification may be performed on the main side, and based on the lottery results, both the main side and the sub-side may notify a predetermined pressing order.

なお、遊技ロックの制御は、通常、メイン側(主制御基板71)で行われるので、図117Aに示す押し順に応じてロック状態を遷移する機能は、主制御基板71に設けられる。すなわち、主制御基板71は、検出した停止操作の順序に基づいてロック状態を設定するロック状態設定手段、ロック状態設定手段が設定したロック状態に応じた確率で遊技ロックを行うか否かを抽籤により決定する遊技ロック判定手段、及び、遊技ロック判定手段が遊技ロックを行うと判定すると、遊技の進行を一時的に停止するロック実行手段、としても機能する。また、主制御基板71及び/又は副制御基板72は、遊技ロックし易い(し難い)ロック状態をロック状態設定手段が設定する際に、押し順を報知するか否かの報知抽籤を行う報知抽籤手段、及び、報知抽籤手段の抽籤結果に基づいて所定の押し順を報知する報知手段としても機能する。 In addition, since the control of the game lock is usually performed on the main side (main control board 71), the main control board 71 is provided with the function of changing the locked state according to the pressing order shown in FIG. 117A. That is, the main control board 71 also functions as lock state setting means for setting the lock state based on the order of the detected stop operation, game lock determination means for determining by lottery whether or not the game is to be locked with a probability corresponding to the lock state set by the lock state setting means, and lock execution means for temporarily stopping the progress of the game when the game lock determination means determines that the game is to be locked. In addition, the main control board 71 and/or the sub-control board 72 also function as notification lottery means for performing notification lottery to determine whether or not to notify the pressing order when the lock state setting means sets a lock state in which it is easy (hard to) to lock the game, and notification means for notifying a predetermined pressing order based on the lottery result of the notification lottery means.

[変形例6:通常ARTやCTの終了条件の別例]
通常ARTやCTの終了条件は、上記実施形態で説明した例に限定されず、任意の終了条件を採用することができる。例えば、通常ART中やCT中に付与されたメダルの枚数、通常ART中やCT中の単位遊技の消化回数、通常ART中やCT中に行われた遊技者にとって有利な情報の報知の回数、所定ゲーム数(例えば50ゲーム)を1セットとする場合のセット数、1セット終了時の継続率等の終了条件を採用することができる。
[Modification 6: Another example of termination conditions for normal ART and CT]
End conditions for normal ART and CT are not limited to the examples described in the above embodiments, and arbitrary end conditions can be adopted. For example, the number of medals awarded during the normal ART or CT, the number of times a unit game is completed during the normal ART or CT, the number of times of notification of information advantageous to the player during the normal ART or CT, the number of sets when a predetermined number of games (for example, 50 games) is set as one set, the continuation rate at the end of one set, etc. can be adopted.

また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、例えば、単位遊技において払い出されたメダルの枚数を計数する手法を採用してもよいし、単位遊技において払い出されたメダルの枚数から当該単位遊技に用いられたメダルのベット(掛け)枚数を減算した差枚数(純増枚数)を計数する手法を採用してもよい。また、通常ART中やCT中に付与されたメダルの枚数の計数手法としては、実際に増加したメダルに基づき算出する手法(実値による算出)を採用してもよいし、実際に増加したか否かに関わらず、報知に従った場合に増加する予定のメダルの枚数に基づき算出する手法(理想値による算出)を採用してもよい。 In addition, as a method of counting the number of medals awarded during normal ART or CT, for example, a method of counting the number of medals paid out in a unit game may be adopted, or a method of counting the number of medals paid out in a unit game by subtracting the number of medals bet (bet) used in the unit game (net increase number) may be adopted. In addition, as a method of counting the number of medals awarded during normal ART or CT, a method of calculating based on the number of medals actually increased (calculation based on the actual value) may be adopted, or a method of calculating based on the number of medals to be increased when following the notification regardless of whether or not it actually increased (calculation based on the ideal value) may be adopted.

また、内部当籤役の種別によって、付与されたメダルの枚数を増加しない構成、すなわち、付与されたメダルの枚数の終了条件となるメダルの枚数又は差枚数にはカウントしない構成を採用してもよい。例えば、内部当籤役として決定される確率が低い一部の役(レア役)や、停止操作のタイミングに応じて図柄組合せの表示/非表示が切り替わる役などが内部当籤役として決定されたとしても、付与されたメダルの枚数の増減(カウント)を行わないようにしてもよい。 Further, it is also possible to employ a configuration in which the number of awarded medals is not increased depending on the type of the internal winning combination, that is, a configuration in which the number of awarded medals is not counted as the ending condition for the number of awarded medals or the difference in the number of medals. For example, even if a combination (rare combination) with a low probability of being determined as an internal winning combination or a combination in which display/non-display of a symbol combination is switched according to the timing of a stop operation is determined as an internal winning combination, the number of awarded medals may not be increased or decreased (counted).

<第2実施形態>
続いて、本発明に係るパチスロ1の別実施形態について説明する。なお、以下に示す第2実施形態のパチスロ1は、第1実施形態や各種変形例のパチスロ1と遊技性が異なるものであり、第1実施形態や各種変形例で説明したデータの圧縮・展開などデータの持ち方に関する制御や、各種処理については、同様に適用することができる。また、第2実施形態では、第1実施形態と同様の構成については、詳細な説明を省略する。
<Second embodiment>
Next, another embodiment of the pachi-slot 1 according to the present invention will be described. It should be noted that the pachi-slot 1 of the second embodiment described below differs from the pachi-slot 1 of the first embodiment and various modifications in terms of game characteristics, and the control regarding how to hold data such as data compression/decompression and various processes described in the first embodiment and various modifications can be applied in the same manner. Further, in the second embodiment, detailed description of the same configuration as in the first embodiment is omitted.

第2実施形態のパチスロ1では、リール表示窓4の枠内に表示される3行×3列の図柄を結ぶ擬似的なラインのうち、クロスダウンラインを有効ラインとして用い、その他のラインを疑似ラインとして用いる。すなわち、パチスロ1は、リール表示窓4において各リールの一つの図柄を表示する3行×3列の単位図柄表示領域のうちの、左のリール3Lの上段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域を夫々結ぶことにより形成されるクロスダウンラインを有効ラインとして用い、それ以外の単位図柄表示領域を結ぶことにより形成されるラインを疑似ラインとして用いる。なお、疑似ラインとしては、例えば、各リールの上段の単位図柄表示領域を結ぶトップライン、各リールの中段の単位図柄表示領域を結ぶセンターライン、各リールの下段の単位図柄表示領域を結ぶボトムライン、及びリール3Lの下段、リール3Cの中段及びリール3Rの上段の単位図柄表示領域を結ぶクロスアップラインがある。 In the pachi-slot machine 1 of the second embodiment, the cross-down line is used as an effective line and the other lines are used as pseudo lines among pseudo lines connecting 3 rows×3 columns of symbols displayed in the frame of the reel display window 4.例文帳に追加That is, the pachi-slot machine 1 uses a cross-down line formed by connecting the upper unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R among the unit symbol display areas of 3 rows×3 columns that display one symbol of each reel in the reel display window 4, and uses the line formed by connecting the other unit symbol display areas as the pseudo line. The pseudo lines include, for example, a top line that connects the upper unit symbol display areas of each reel, a center line that connects the middle unit symbol display areas of each reel, a bottom line that connects the lower unit symbol display areas of each reel, and a cross-up line that connects the lower unit symbol display areas of the reel 3L, the middle of the reel 3C, and the upper unit symbol display areas of the reel 3R.

<遊技状態の遷移フロー>
初めに、図178を参照しながら、第2実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。
<Transition flow of game state>
First, with reference to FIG. 178, various game states managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of the second embodiment and their transition flow will be described.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、ビッグボーナス(以下、「BB」と記す)が設けられる。BBは、第1種特別役物と呼ばれるレギュラーボーナス(以下、「RB」と記す)に係る役物連続作動装置であり、RBを連続して作動させる。
[Basic game state transition flow]
In the pachi-slot 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. The BB is a continuous actuating device for a regular bonus (hereinafter referred to as "RB"), which is called a first-class special award, and continuously operates the RB.

それゆえ、本実施形態では、主制御回路90は、ボーナス役の当籤/作動(入賞)の有無に基づいて遊技状態を管理する。具体的には、図178に示すように、主制御回路90は、ボーナス役(後述の名称「F_クラウンBB」「F_赤BB」「F_青BB」の内部当籤役)の当籤/作動(入賞)の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する3種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the game state based on whether or not the bonus combination is won/actuated (winning a prize). Specifically, as shown in FIG. 178 , the main control circuit 90 manages three types of game states called “bonus non-winning state”, “between flags state” and “bonus state” based on the presence or absence of winning/activation (winning) of bonus combinations (internal winning combinations named “F_Crown BB”, “F_Red BB” and “F_Blue BB” to be described later).

なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動(入賞)していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 Note that the bonus non-winning state is a state in which the bonus is not won and the bonus is not activated (winning), and the bonus state is a state in which the bonus is activated. Further, in this embodiment, when a bonus combination is determined as an internal winning combination, a state occurs in which the bonus combination is carried over as the internal winning combination over a plurality of games until the bonus is won. The inter-flag state is a state in which the bonus combination is carried over as an internal winning combination, that is, a state in which the bonus combination is won and the bonus is not activated.

また、本実施形態では、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、RT0遊技状態~RT7遊技状態の8種類の状態(以下、それぞれ「RT0状態」~「RT7状態」という)が設けられる。本実施形態では、ボーナス非当籤状態のRT状態は、RT0状態~RT5状態のいずれかとなり、フラグ間状態のRT状態は、RT6状態又はRT7状態となる。 In addition, in the present embodiment, eight types of states from RT0 to RT7 gaming states (hereinafter referred to as "RT0 state" to "RT7 state" respectively) are provided in which the types of internal winning combinations related to replays and their winning probabilities are different from each other. In this embodiment, the RT state of the bonus non-winning state is one of the RT0 state to RT5 state, and the RT state of the inter-flag state is the RT6 state or the RT7 state.

なお、RT0状態及びRT1状態は、リプレイに係る内部当籤役の当籤確率が低いRT状態であり、また、RT2状態、RT3状態、RT6状態及びRT7状態は、リプレイに係る内部当籤役の当籤確率が(RT0状態及びRT1状態よりは高い)中程度のRT状態であり、RT4状態及びRT5状態は、リプレイに係る内部当籤役の当籤確率が高いRT状態である。以下では、RT4状態及びRT5状態を「高RT状態」と呼ぶことがあり、また、RT0状態~RT3状態を「低RT状態」と呼ぶことがある。なお、後述するようにRT3状態は、特別なRT状態であるため、「低RT状態」と呼ぶ場合、RT0状態~RT2状態を示し、RT3状態を含まないこととしてもよい。 The RT0 state and RT1 state are RT state with a low probability of the internal winning of the internal winning of the replay, and the RT2, RT3, RT6, and RT6 state have a high probability of the internal winner of the replay (higher than the RT0 and RT1 state). The RT4 state and RT5 state are RT states, which have a high winning probability of the internal winning actors according to the replay. Hereinafter, the RT4 and RT5 states may be referred to as "high RT states", and the RT0 to RT3 states may be referred to as "low RT states". As will be described later, since the RT3 state is a special RT state, the term "low RT state" may indicate the RT0 state to the RT2 state and may not include the RT3 state.

また、RT0状態~RT7状態は、リプレイに係る内部当籤役の当籤確率だけでなく、自身から他のRT状態に移行することになる移行契機に応じて、無限RT状態又は有限RT状態に区別される。無限RT状態は、他のRT状態への移行契機として遊技回数を用いることのないRT状態であり、本実施形態では、RT0状態、RT2状態、RT4状態~RT7状態が該当する。有限RT状態は、他のRT状態への移行契機として遊技回数を用いるRT状態であり、本実施形態では、RT1状態及びRT2状態が該当する。 Further, the RT0 to RT7 states are classified into an infinite RT state or a finite RT state, depending not only on the winning probability of the internal winning combination related to replay, but also on the timing of transition from itself to another RT state. The infinite RT state is an RT state in which the number of games is not used as a trigger for transition to another RT state, and in this embodiment, RT0 state, RT2 state, RT4 state to RT7 state correspond to it. The finite RT state is an RT state that uses the number of games played as a trigger for transition to another RT state, and corresponds to the RT1 state and the RT2 state in this embodiment.

図178に示すように、RT1状態又はRT3状態において、規定回数の遊技が行われると(移行条件(1)が成立すると)、主制御回路90は、遊技状態をRT1状態又はRT3状態からRT0状態に移行させる。なお、RT1状態の規定回数は、10回であり、また、RT3状態の規定回数は、20回である。 As shown in FIG. 178, when a specified number of games are played in the RT1 state or the RT3 state (when the transition condition (1) is established), the main control circuit 90 shifts the game state from the RT1 state or the RT3 state to the RT0 state. The prescribed number of times for the RT1 state is 10 times, and the prescribed number of times for the RT3 state is 20 times.

また、RT2状態、RT4状態又はRT5状態において、略称「RT0移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(2)が成立すると)、主制御回路90は、遊技状態をRT2状態、RT4状態又はRT5状態からRT0状態に移行させる。 In addition, in the RT2 state, the RT4 state or the RT5 state, when a symbol combination (see FIGS. 197 to 204 to be described later) related to the abbreviated "RT0 transition symbol" is displayed on the active line (when the transition condition (2) is established), the main control circuit 90 shifts the gaming state from the RT2 state, the RT4 state or the RT5 state to the RT0 state.

また、RT0状態、RT2状態又はRT4状態において、略称「RT1移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(3)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT2状態又はRT4状態からRT1状態に移行させる。 Also, in the RT0 state, the RT2 state or the RT4 state, when a symbol combination (see FIGS. 197 to 204 to be described later) related to the abbreviated "RT1 transition symbol" is displayed on the active line (when the transition condition (3) is established), the main control circuit 90 shifts the gaming state from the RT0 state, the RT2 state or the RT4 state to the RT1 state.

また、RT0状態、RT4状態又はRT5状態において、略称「RT2移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(4)が成立すると)、主制御回路90は、遊技状態をRT0状態、RT4状態又はRT5状態からRT2状態に移行させる。 Also, in the RT0 state, the RT4 state or the RT5 state, when a symbol combination (see FIGS. 197 to 204 described later) related to the abbreviated "RT2 transition symbol" is displayed on the active line (when the transition condition (4) is established), the main control circuit 90 shifts the gaming state from the RT0 state, the RT4 state or the RT5 state to the RT2 state.

また、RT2状態において、略称「RT3移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(5)が成立すると)、主制御回路90は、遊技状態をRT2状態からRT3状態に移行させる。 Also, in the RT2 state, when a symbol combination (refer to FIGS. 197 to 204 to be described later) related to the abbreviation "RT3 shift symbol" is displayed on the active line (when the shift condition (5) is established), the main control circuit 90 shifts the gaming state from the RT2 state to the RT3 state.

また、RT2状態又はRT5状態において、略称「RT4移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(6)が成立すると)、主制御回路90は、遊技状態をRT2状態又はRT5状態からRT4状態に移行させる。 Also, in the RT2 state or the RT5 state, when a symbol combination (see FIGS. 197 to 204 described later) related to the abbreviation "RT4 transition symbol" is displayed on the active line (when the transition condition (6) is established), the main control circuit 90 shifts the gaming state from the RT2 state or RT5 state to the RT4 state.

また、RT4状態において、略称「RT5移行図柄」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示されると(移行条件(7)が成立すると)、主制御回路90は、遊技状態をRT4状態からRT5状態に移行させる。 Also, in the RT4 state, when a symbol combination (see FIGS. 197 to 204 described later) related to the abbreviation "RT5 transition symbol" is displayed on the active line (when the transition condition (7) is established), the main control circuit 90 shifts the gaming state from the RT4 state to the RT5 state.

ここで、パチスロ1では、他のRT状態への移行条件として、有効ライン上に表示される図柄組合せを用いる場合、無限RT状態中は、当該図柄組合せが有効ライン上に表示されると、対応するRT状態に移行させなければならない。略称「RT0移行図柄」~「RT5移行図柄」は、無限RT状態中に有効ライン上に表示されると、対応するRT状態に移行することになる図柄組合せである。 Here, in the Pachi-slot 1, when a symbol combination displayed on an effective line is used as a condition for shifting to another RT state, when the symbol combination is displayed on the effective line during the infinite RT state, it must be shifted to the corresponding RT state. The abbreviations "RT0 transition symbol" to "RT5 transition symbol" are symbol combinations that, when displayed on the active line during the infinite RT state, transition to the corresponding RT state.

一方、有限RT状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されても、対応するRT状態に移行させない制御が可能である。そのため、本実施形態のパチスロ1では、有限RT状態であるRT1状態又はRT3状態では、略称「RT0移行図柄」~「RT5移行図柄」が有効ライン上に表示されてもRT状態を移行させることなく、規定回数の遊技が行われることを契機にRT状態を移行させることで、図178に示す遊技状態の遷移フローを実現している。 On the other hand, in the finite RT state, even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on the activated line, it is possible to perform control so as not to shift to the corresponding RT state. Therefore, in the pachi-slot machine 1 of the present embodiment, in the RT1 state or RT3 state, which are finite RT states, the RT state is not shifted even if the abbreviations "RT0 transition symbol" to "RT5 transition symbol" are displayed on the activated line, and the RT state is transitioned when the game is played a specified number of times, thereby realizing the transition flow of the game state shown in FIG.

一方で、無限RT状態では、対応する図柄組合せが有効ライン上に表示されると他のRT状態に移行しなければならないため、遊技性の観点から移行させたくないRT状態が存在する場合には、対応するRT状態中に、当該移行させたくないRT状態への移行契機となっている図柄組合せが有効ライン上に表示されないように制御することで、図178に示す遊技状態の遷移フローを実現している。例えば、本実施形態では、RT4状態及びRT5状態(より詳細には、更にRT0状態も含む)では、RT3状態に移行することになる略称「RT3移行図柄」が有効ライン上に表示されないように制御することで、RT3状態への移行がRT2状態からしか行われないようにしている。 On the other hand, in the infinite RT state, when the corresponding symbol combination is displayed on the active line, the game state must be shifted to another RT state. Therefore, if there is an RT state that the player does not want to shift from the viewpoint of game performance, the game state transition flow shown in FIG. For example, in the present embodiment, in the RT4 state and the RT5 state (more specifically, the RT0 state is also included), the abbreviation "RT3 shift pattern" which shifts to the RT3 state is controlled so as not to be displayed on the activated line, so that the shift to the RT3 state is performed only from the RT2 state.

また、ボーナス非当籤状態においてボーナス役が内部当籤役として決定されると、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。具体的には、ボーナス役として名称「F_クラウンBB」又は「F_青BB」に係る内部当籤役が決定されると(移行条件(8)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT6状態に移行させる。また、ボーナス役として名称「F_赤BB」に係る内部当籤役が決定されると(移行条件(9)が成立すると)、主制御回路90は、遊技状態をボーナス非当籤状態からフラグ間状態のRT7状態に移行させる。 Further, when the bonus combination is determined as the internal winning combination in the bonus non-winning state, the main control circuit 90 shifts the game state from the bonus non-winning state to the inter-flag state. Specifically, when an internal winning combination of the name 'F_Crown BB' or 'F_Blue BB' is determined as a bonus combination (when transition condition (8) is established), the main control circuit 90 shifts the gaming state from the bonus non-winning state to the RT6 state between flags. Further, when an internal winning combination related to the name "F_Red BB" is determined as a bonus combination (when transition condition (9) is established), the main control circuit 90 shifts the game state from the non-bonus winning state to the RT7 state between flags.

また、フラグ間状態においてボーナス役が入賞すると、主制御回路90は、遊技状態をフラグ間状態からボーナス状態に移行させる。本実施形態のパチスロ1では、ボーナス状態としてCBBとNBBとを有しており、名称「F_クラウンBB」が入賞する(略称「クラウンBB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(10)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からCBBに移行させる。また、名称「F_赤BB」又は「F_青BB」が入賞する(略称「BB」に係る図柄組合せ(後述の図197~図204参照)が有効ライン上に表示される)と(移行条件(11)が成立すると)、主制御回路90は、遊技状態をフラグ間状態からNBBに移行させる。 Further, when a bonus combination is won in the inter-flag state, the main control circuit 90 shifts the game state from the inter-flag state to the bonus state. Pachi-slot 1 of the present embodiment has CBB and NBB as bonus states, and when the name "F_Crown BB" wins (symbol combination related to abbreviation "Crown BB" (see FIGS. 197 to 204 described later) is displayed on the activated line) (when transition condition (10) is established), main control circuit 90 shifts the gaming state from the state between flags to CBB. Also, when the name "F_Red BB" or "F_Blue BB" wins (symbol combination related to abbreviated name "BB" (see FIGS. 197 to 204 described later) is displayed on the activated line) (transition condition (11) is established), the main control circuit 90 shifts the gaming state from the inter-flag state to NBB.

また、ボーナス状態において規定枚数を超えるメダルが払い出され、ボーナス状態が終了すると(移行条件(12)が成立すると)、主制御回路90は、遊技状態をボーナス状態からボーナス非当籤状態のRT0状態に移行させる。ここで、本実施形態では、ボーナス状態の終了契機となる規定枚数は、CBBにおいては「396枚」であり、NBBにおいては「232枚」である。 In addition, when the bonus state is completed by paying out medals exceeding the prescribed number in the bonus state (when the shift condition (12) is established), the main control circuit 90 shifts the game state from the bonus state to the RT0 state of the bonus non-winning state. Here, in the present embodiment, the prescribed number of coins that triggers the end of the bonus state is "396" in CBB and "232" in NBB.

<メインROMに記憶されているデータテーブルの構成>
次に、メインROM102に記憶されている各種データテーブルの構成について説明する。
<Structure of Data Table Stored in Main ROM>
Next, configurations of various data tables stored in the main ROM 102 will be described.

[図柄配置テーブル]
まず、図179を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コード(図179中の図柄コード表を参照)という)との対応関係を規定する。
[Pattern arrangement table]
First, referring to FIG. 179, the symbol arrangement table will be described. The symbol arrangement table defines the correspondence relationship between the position of each symbol in the rotational direction of each of the left reel 3L, middle reel 3C and right reel 3R and data specifying the type of symbol placed at each position (hereinafter referred to as symbol code (see symbol code table in FIG. 179)).

なお、第2実施形態のパチスロ1では、図柄コード表に示すように、各リールには、図柄「赤7」「青7」「BAR」「リプレイ」「ベル1」「ベル2」「ベル3」「スイカ1」「スイカ2」及び「チェリー」の10種類の図柄が表示されている。 In the pachi-slot machine 1 of the second embodiment, as shown in the symbol code table, each reel displays 10 kinds of symbols, namely, ``red 7'', ``blue 7'', ``BAR'', ``replay'', ``bell 1'', ``bell 2'', ``bell 3'', ``watermelon 1'', ``watermelon 2'' and ``cherry''.

[内部抽籤テーブル]
次に、図180~図182を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、ボーナス非当籤状態のRT0状態中は、RT0用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT1状態中は、RT1用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT2状態中は、RT2用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT3状態中は、RT3用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT4状態中は、RT4用の内部抽籤テーブルが参照され、ボーナス非当籤状態のRT5状態中は、RT5用の内部抽籤テーブルが参照される。
[Internal lottery table]
Next, with reference to FIGS. 180 to 182, the internal lottery table referred to when determining the internal winning combination will be described. The internal lottery table is provided for each gaming state, and defines correspondence between various internal lottery combinations and lottery values when each internal lottery combination is determined. The internal lottery table for RT0 is referenced during the RT0 state of the bonus non-winning state, the internal lottery table for RT1 is referenced during the RT1 state of the bonus non-winning state, the internal lottery table for RT2 is referenced during the RT2 state of the bonus non-winning state, and the internal lottery table for RT3 is referenced during the RT3 state of the bonus non-winning state. During the RT4 state, the internal lottery table for RT4 is referenced, and during the RT5 state in which the bonus is not won, the internal lottery table for RT5 is referenced.

また、内部当籤役「F_クラウンBB」を持ち越しているフラグ間状態のRT6状態中は、クラウンBBフラグ間用(RT6)の内部抽籤テーブルが参照され、内部当籤役「F_赤BB」を持ち越しているフラグ間状態のRT7状態中は、赤BBフラグ間用(RT7)の内部抽籤テーブルが参照され、内部当籤役「F_青BB」を持ち越しているフラグ間状態のRT6状態中は、青BBフラグ間用(RT6)の内部抽籤テーブルが参照される。また、CBBのボーナス状態中は、CBB用の内部抽籤テーブルが参照され、NBBのボーナス状態中は、NBB用の内部抽籤テーブルが参照される。 Further, during the RT6 state of the inter-flag state in which the internal winning combination "F_CROWN BB" is carried over, the internal lottery table for the inter-crown BB flag (RT6) is referred to, and in the RT7 state of the inter-flag state in which the internal winning combination "F_Red BB" is carried over, the internal lottery table for the inter-red BB flag (RT7) is referred to, and the RT6 state of the inter-flag state in which the internal winning combination "F_Blue BB" is carried over. Inside, the internal lottery table for blue BB flag period (RT6) is referenced. Further, during the CBB bonus state, the CBB internal lottery table is referenced, and during the NBB bonus state, the NBB internal lottery table is referenced.

[内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)]
次に、図183~図196を参照して、内部当籤役と図柄組合せとの対応表(図柄組合せ決定テーブル)について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン上に表示可能な図柄組合せ(コンビネーション)との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別(入賞可能な表示役の種別)が一義的に決定される。
[Correspondence table between internal winning combinations and symbol combinations (symbol combination determination table)]
Next, referring to FIGS. 183 to 196, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described. The symbol combination determination table defines correspondence relationships between various internal winning combinations and symbol combinations that can be displayed on the activated line and are associated with each internal winning combination. That is, when the internal winning combination is determined, the type of symbol combination that can be displayed on the activated line (type of winnable display combination) is uniquely determined.

各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール3L、中リール3C及び右リール3Rに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ(表示役)欄に記載の各名称と、具体的な図柄組合せとの関係は、図197~図204において後述する。 Various data described in the symbol combination columns in each symbol combination determination table are data for identifying symbol combinations permitted to be displayed along the effective lines set over the left reel 3L, middle reel 3C and right reel 3R. The relationship between each name described in the symbol combination (display combination) column and specific symbol combinations will be described later with reference to FIGS. 197-204.

また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ(コンビネーション)、すなわち、入賞可能となる表示役を示す。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図183~図196に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 In addition, the "○" mark described in the symbol combination determination table indicates the symbol combination that can be displayed on the activated line in the determined internal winning combination, that is, the display combination that can be won. The symbol combination determination table does not define the case where the "internal winning combination" is "lost", but this indicates that display of all symbol combinations defined by the symbol combination tables shown in FIGS. 183 to 196 is not permitted.

本実施形態のパチスロ1では、主制御回路90(メインCPU101)は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図183~図196に示す対応関係の図柄組合せ(コンビネーション)を表示可能とするように左リール3L、中リール3C及び右リール3Rの回転停止制御を行う。なお、図183~図196に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。 In the pachi-slot machine 1 of the present embodiment, the main control circuit 90 (main CPU 101) changes the stop control according to the internal winning combination and the game state, and when a predetermined combination is determined as the internal winning combination, the rotation stop control of the left reel 3L, the middle reel 3C and the right reel 3R is performed so that the symbol combinations having the corresponding relationships shown in FIGS. 183 to 196 can be displayed. In the correspondence tables shown in FIGS. 183 to 196, all symbol combinations that can be displayed for the determined internal winning combination are listed with "○" marks.

[図柄組合せの内容]
次に、図197~図204を参照して、図柄組合せの具体的な内容について説明する。図197~図204において、コンビネーション欄は、各リール3L、3C、3Rが停止した場合に、有効ラインに沿って表示される各リール3L、3C、3Rの図柄を示し、名称欄は、コンビネーション欄が示す図柄の組合せの名称を意味する。また、払出欄は、対応する図柄の組合せ(コンビネーション)が表示された際に払い出されるメダルの枚数を規定する。また、略称欄は、それぞれの図柄の組合せの役割や、それぞれの図柄の組合せの特徴からつけられた略称を示す。
[Contents of symbol combination]
Next, with reference to FIGS. 197 to 204, specific contents of the symbol combination will be described. 197 to 204, the combination column indicates the symbols of each reel 3L, 3C, 3R displayed along the active line when the reels 3L, 3C, 3R are stopped, and the name column indicates the name of the combination of symbols indicated by the combination column. Also, the payout column defines the number of medals to be paid out when the corresponding combination of symbols is displayed. In addition, the abbreviation column indicates the role of each symbol combination and the abbreviation given from the characteristics of each symbol combination.

コンビネーション名「R_3rd移行_01」~「R_1st移行_18」は、略称「RT2移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、0枚のメダルが払い出される。また、上述したように、略称「RT2移行図柄」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT2状態に移行する(図178参照)。 The combination names "R_3rd transition_01" to "R_1st transition_18" are symbol combinations related to the abbreviation "RT2 transition symbol", and when displayed along the activated line, 0 medals are paid out. Also, as described above, when the symbol combination associated with the abbreviation "RT2 shift symbol" is displayed along the active line during the infinite RT state, the game state shifts to the RT2 state (see FIG. 178).

また、コンビネーション名「T_停止制御A」~「T_停止制御L_02」は、略称「制御用出目」であり、有効ラインに沿って表示されると、0枚のメダルが払い出される。 Also, the combination names "T_stop control A" to "T_stop control L_02" are abbreviated as "control dots", and when displayed along the effective line, 0 medals are paid out.

また、コンビネーション名「C_7RBR_01」「C_7RBR_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「クラウンBB」とする。略称「クラウンBB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(CBB)に移行する(図178参照)。 Also, the combination names "C_7RBR_01" and "C_7RBR_02" are symbol combinations related to the continuous operation device (BB) of the first class special role, and are abbreviated as "Crown BB". When the symbol combination of abbreviated name "Crown BB" is displayed along the activated line, the game state shifts to the bonus state (CBB) (see FIG. 178).

また、コンビネーション名「C_7RRR」~「C_7BBB_02」は、第一種特別役物の連続作動装置(BB)に係る図柄組合せであり、略称を「BB」とする。略称「BB」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態(NBB)に移行する(図178参照)。 Also, the combination names "C_7RRR" to "C_7BBB_02" are symbol combinations related to the continuous operation device (BB) of the first class special role, and are abbreviated as "BB". When the symbol combination with the abbreviation "BB" is displayed along the activated line, the game state shifts to the bonus state (NBB) (see FIG. 178).

また、コンビネーション名「C_CDリプ」~「C_CUリプ_09」は、略称「斜めリプレイ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。なお、略称「斜めリプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの斜めのライン(クロスダウンライン又はクロスアップライン)に図柄「リプレイ」が表示される図柄組合せである。 Also, the combination names "C_CDlip" to "C_CUlip_09" are symbol combinations related to the abbreviation "diagonal replay", and when displayed along the activated line, a replay operation is performed. The symbol combination associated with the abbreviated name "diagonal replay" is a symbol combination in which the symbol "replay" is displayed on a diagonal line (cross-down line or cross-up line) of the pseudo lines connecting the symbols of 3 rows×3 columns.

また、コンビネーション名「C_RT4リプ_01」~「C_RT4リプ_03」は、略称「小山リプレイ」(別名を略称「RT4移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「小山リプレイ(=RT4移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT4状態に移行する(図178参照)。なお、略称「小山リプレイ」に係る図柄組合せは、左のリール3Lの下段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの下段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 Also, the combination names "C_RT4 Lip_01" to "C_RT4 Lip_03" are symbol combinations related to the abbreviated name "Oyama Replay" (also known as the abbreviated "RT4 transfer symbol"), and when displayed along the activated line, a replay operation is performed. Also, as described above, when the symbol combination related to the abbreviation "Koyama replay (= RT4 shift symbol)" is displayed along the active line during the infinite RT state, the game state shifts to the RT4 state (see FIG. 178). The symbol combination associated with the abbreviation “Koyama Replay” is a symbol combination in which the symbol “Replay” is displayed in the lower unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R.

また、コンビネーション名「C_RT3リプA_01」~「C_RT3リプD_04」は、略称「弱チェリプ」(別名を略称「RT3移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「弱チェリプ(=RT3移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT3状態に移行する(図178参照)。なお、略称「弱チェリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、左のリール3Lの上段又は下段の単位図柄表示領域に図柄「チェリー」が表示される図柄組合せである。 Also, the combination names "C_RT3 Lip A_01" to "C_RT3 Lip D_04" are symbol combinations related to the abbreviated name "Weak Cherip" (also known as the abbreviated "RT3 transfer symbol"), and when displayed along the active line, a replay operation is performed. Also, as described above, when the symbol combination associated with the abbreviation "Weak Cherip (=RT3 shift symbol)" is displayed along the active line during the infinite RT state, the game state shifts to the RT3 state (see FIG. 178). The symbol combination associated with the abbreviation "weak cherry" is a symbol combination in which the symbol "cherry" is displayed in the upper or lower unit symbol display area of the left reel 3L when the timing of the stop operation is appropriate.

また、コンビネーション名「C_BBリプ_01」~「C_BBリプ_18」は、略称「BB中リプレイ」に係る図柄組合せである。略称「BB中リプレイ」の図柄組合せが有効ラインに沿って表示されると、再遊技の作動が行われる。 Also, the combination names "C_BB Lip_01" to "C_BB Lip_18" are symbol combinations related to the abbreviated name "Replay during BB". When the symbol combination with the abbreviation "Replay during BB" is displayed along the active line, a replay operation is performed.

また、コンビネーション名「C_BTリプ_01」~「C_TPリプ_03」は、略称「平行リプレイ」(別名を略称「RT1移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「平行リプレイ(=RT1移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT1状態に移行する(図178参照)。なお、略称「平行リプレイ」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちの平行なライン(ボトムライン、センターライン又はトップライン)に図柄「リプレイ」が表示される図柄組合せである。 Also, the combination names "C_BT Lip_01" to "C_TP Lip_03" are symbol combinations related to the abbreviated name "parallel replay" (also known as the abbreviated "RT1 transition symbol"), and when displayed along the activated line, a replay operation is performed. Also, as described above, when the symbol combination associated with the abbreviation "parallel replay (=RT1 shift symbol)" is displayed along the active line during the infinite RT state, the game state shifts to the RT1 state (see FIG. 178). The symbol combination abbreviated as “parallel replay” is a symbol combination in which the symbol “replay” is displayed on a parallel line (bottom line, center line or top line) of the pseudo lines connecting the symbols of 3 rows×3 columns.

また、コンビネーション名「C_RT5_01」~「C_RT5リプ_09」は、略称「強チャンスリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「強チャンスリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「強チャンスリプ」に係る図柄組合せは、左のリール3Lの中段の単位図柄表示領域、中のリール3Cの中段の単位図柄表示領域、及び右のリール3Rの上段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 Also, the combination names "C_RT5_01" to "C_RT5 Lip_09" are symbol combinations related to the abbreviated name "strong chance slip" (also known as the abbreviated "RT5 transition symbol"), and when displayed along the activated line, a replay operation is performed. Also, as described above, when the symbol combination related to the abbreviation "strong chance slip (=RT5 shift symbol)" is displayed along the active line during the infinite RT state, the game state shifts to the RT5 state (see FIG. 178). The symbol combination associated with the abbreviation “strong chance slip” is a symbol combination in which the symbol “Replay” is displayed in the middle unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the upper unit symbol display area of the right reel 3R.

また、コンビネーション名「C_CD7リプA_01」~「C_CU7リプC_04」は、略称「7揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「7揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「7揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「赤7」又は図柄「青7」が表示される図柄組合せである。 Also, the combination names "C_CD7 Lip A_01" to "C_CU7 Lip C_04" are symbol combinations related to the abbreviated name "7 Matching Lip" (also known as "RT5 transfer symbol"), and when displayed along the activated line, a replay operation is performed. Also, as described above, when the symbol combination related to the abbreviated name "7-matched Lip (=RT5 shift symbol)" is displayed along the active line during the infinite RT state, the game state shifts to the RT5 state (see FIG. 178). The symbol combination associated with the abbreviated name ``seven matching lips'' is a pattern combination in which the symbol ``red 7'' or the symbol ``blue 7'' is displayed on either of the pseudo lines connecting the symbols of 3 rows.times.3 columns when the timing of the stop operation is appropriate.

また、コンビネーション名「C_CUBARリプA」~「C_BTBARリプC_02」は、略称「BAR揃いリプ」(別名を略称「RT5移行図柄」という)に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「BAR揃いリプ(=RT5移行図柄)」に係る図柄組合せは、無限RT状態中に有効ラインに沿って表示されると、遊技状態がRT5状態に移行する(図178参照)。なお、略称「BAR揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、3行×3列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「BAR」が表示される図柄組合せである。 Also, the combination names "C_CUBAR Lip A" to "C_BTBAR Lip C_02" are symbol combinations related to the abbreviated name "BAR Matching Lip" (also known as the abbreviated "RT5 transition symbol"), and when displayed along the activated line, a replay operation is performed. Also, as described above, when the symbol combination related to the abbreviated name ``BAR matching lips (=RT5 shift symbol)'' is displayed along the active line during the infinite RT state, the game state shifts to the RT5 state (see FIG. 178). The symbol combination associated with the abbreviated name "BAR alignment" is a symbol combination in which the symbol "BAR" is displayed on one of the pseudo lines connecting the symbols of 3 rows x 3 columns when the timing of the stop operation is appropriate.

また、コンビネーション名「C_フェイクA_01」~「C_フェイクG_04」は、略称「フェイクリプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、コンビネーション名「C_特殊リプA_01」~「C_特殊リプD_02」は、略称「リーチ目リプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。 Also, the combination names "C_fake A_01" to "C_fake G_04" are symbol combinations related to the abbreviation "fake clip", and when displayed along the activated line, a replay operation is performed. Also, the combination names "C_Special Rep A_01" to "C_Special Rep D_02" are symbol combinations related to the abbreviated name "Reach Eye Rep", and when displayed along the activated line, a replay operation is performed.

また、コンビネーション名「C_CDベルAAA_01」~「C_BTベル_09」は、略称「ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、8枚のメダルが払い出される。なお、略称「ベル」に係る図柄組合せのうち、「C_CDベルAAA_01」~「C_CDベルBBB」に係る図柄組合せは、3行×3列の図柄を結ぶ擬似的なラインのうちのクロスダウン(CD)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CDベル」と呼ぶことがある。同様に、略称「ベル」に係る図柄組合せのうち、「C_TPベル_01」~「C_TPベル_18」に係る図柄組合せは、トップ(TP)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「TPベル」と呼ぶことがあり、「C_CTベル_01」~「C_CTベル_06」に係る図柄組合せは、センター(CT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CTベル」と呼ぶことがあり、「C_CUベル_01」~「C_CUベル_18」に係る図柄組合せは、クロスアップ(CU)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「CUベル」と呼ぶことがあり、「C_BTベル_01」~「C_BTベル_09」に係る図柄組合せは、ボトム(BT)ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「BTベル」と呼ぶことがある。 Also, the combination names "C_CD Bell AAA_01" to "C_BT Bell_09" are symbol combinations related to the abbreviation "Bell", and when displayed along the activated line, 8 medals are paid out. Among the symbol combinations related to the abbreviated name "Bell", the symbol combinations related to "C_CD Bell AAA_01" to "C_CD Bell BBB" are symbol combinations in which the symbol "Bell" is displayed on the crossdown (CD) line of the pseudo lines connecting the symbols of 3 rows x 3 columns, and are hereinafter sometimes referred to as "CD Bell". Similarly, among the symbol combinations related to the abbreviation "Bell", the symbol combinations related to "C_TP Bell_01" to "C_TP Bell_18" are symbol combinations in which the symbol "Bell" is displayed on the top (TP) line, and hereinafter may be referred to as "TP Bell". The symbol combination related to "C_CU Bell_01" to "C_CU Bell_18" is a symbol combination in which the symbol "Bell" is displayed on the cross-up (CU) line. Hereinafter, it may be referred to as "CU Bell". , is sometimes called "BT Bell".

また、コンビネーション名「C_左1枚役A_01」~「C_右1枚役B_06」は、略称「1枚出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。 Also, the combination names "C_Left 1-card combination A_01" to "C_Right 1-card combination B_06" are symbol combinations related to the abbreviation "1 card", and when displayed along the activated line, one medal is paid out.

また、コンビネーション名「C_左移行役_01」~「C_右移行役_06」は、略称「RT0移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出されるとともに、遊技状態がRT0状態に移行する(図178参照)。 Also, the combination names "C_Left Shifting Hand_01" to "C_Right Shifting Hand_06" are symbol combinations related to the abbreviation "RT0 transition symbol", and when displayed along the activated line, one medal is paid out and the game state shifts to the RT0 state (see FIG. 178).

また、コンビネーション名「C_スイカA_01」~「C_スイカF_02」は、略称「スイカ」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。また、コンビネーション名「C_チェリーA_01」~「C_チェリーE_02」は、略称「チェリー」に係る図柄組合せであり、有効ラインに沿って表示されると、3枚のメダルが払い出される。 Also, the combination names "C_Watermelon A_01" to "C_Watermelon F_02" are symbol combinations related to the abbreviation "Watermelon", and when displayed along the activated line, three medals are paid out. Also, the combination names "C_cherry A_01" to "C_cherry E_02" are symbol combinations related to the abbreviation "cherry", and when displayed along the activated line, three medals are paid out.

また、コンビネーション名「C_SP役A_01」~「C_SP役G」は、略称「確定出目」に係る図柄組合せであり、有効ラインに沿って表示されると、1枚のメダルが払い出される。また、コンビネーション名「C_Vベル_01」~「C_Vベル_18」は、略称「CBB中ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、12枚のメダルが払い出される。 Also, the combination names "C_SP role A_01" to "C_SP role G" are symbol combinations related to the abbreviation "determined number", and when displayed along the activated line, one medal is paid out. Also, the combination names "C_Vbell_01" to "C_Vbell_18" are symbol combinations related to the abbreviation "CBB middle bell", and when displayed along the activated line, 12 medals are paid out.

[当籤役と停止表示される図柄組合せとの対応関係]
続いて、図205を参照して、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図205は、決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ(略称)との対応関係を示す図である。
[Correspondence between Winning Combinations and Symbol Combinations Stopped and Displayed]
Next, with reference to FIG. 205, the correspondence relationship between the internal winning combinations and the symbol combinations to be stop-displayed will be described. FIG. 205 is a diagram showing correspondence relationships between various internal winning combinations that can be determined and symbol combinations (abbreviated names) that are stop-displayed when each internal winning combination is determined.

本実施形態のパチスロ1では、遊技者の停止操作の順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。本実施形態のパチスロ1では、「F_6択維持リプ123」~「F_6択維持リプ321」、「F_6択突入リプ123」~「F_6択突入リプ321」、「F_6択転落リプ123」~「F6択転落リプ321」、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」、及び「F_123ベルA」~「F_321ベルB」が押し順役である。なお、以下では、「F_6択維持リプ123」~「F_6択維持リプ321」を「6択維持リプ」と呼ぶことがあり、「F_6択突入リプ123」~「F_6択突入リプ321」を「6択突入リプ」と呼ぶことがあり、「F_6択転落リプ123」~「F6択転落リプ321」を「6択転落リプ」と呼ぶことがあり、「F_3択昇格リプ1xx」~「F_3択昇格リプ3xx」を「3択昇格リプ」と呼ぶことがあり、「F_123ベルA」~「F_321ベルB」を「押し順ベル」と呼ぶことがある。 In the pachi-slot machine 1 of the present embodiment, a combination of different symbol combinations displayed according to the order of the player's stop operation (push order), that is, a so-called "push order combination" is provided. In the pachi-slot 1 of the present embodiment, "F_6 selection maintenance slip 123" to "F_6 selection maintenance slip 321", "F_6 selection rush slip 123" to "F_6 selection plunge slip 321", "F_6 selection slip slip 123" to "F6 selection slip slip 321", "F_3 selection slip slip 1xx" to "F_3 selection slip slip 3xx", and "F_12" 3 bell A” to “F_321 bell B” are the runners-up. In addition, hereinafter, "F_6 choice maintenance lip 123" to "F_6 choice maintenance lip 321" may be referred to as "6 choice maintenance lip", "F_6 choice intrusion lip 123" to "F_6 choice intrusion lip 321" may be referred to as "6 choice intrusion lip", and "F_6 choice fall lip 123" to "F6 choice fall lip 321" may be referred to as "6 choice fall lip", and " F_3-choice promotion reply 1xx” to “F_3-choice promotion reply 3xx” may be called “3-choice promotion reply”, and “F_123 bell A” to “F_321 bell B” may be called “push order bell”.

上述した通り、押し順役には、その名称の一部に、正解となる押し順を示す。例えば、名称の一部に「1xx」とある内部当籤役は、正解となる押し順が、第1停止操作が左リール3Lに対するものであることを意味し、名称の一部に「2xx」とある内部当籤役は、正解となる押し順が、第1停止操作が中リール3Cに対するものであることを意味し、名称の一部に「3xx」とある内部当籤役は、正解となる押し順が、第1停止操作が右リール3Rに対するものであることを意味する。また、内部当籤役の名称の一部に「123」とある内部当籤役は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の一部に「132」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「213」とある内部当籤役は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の一部に「231」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「312」とある内部当籤役は、正解となる押し順が「右、左、中」の順であることを意味し、内部当籤役の名称の一部に「321」とある内部当籤役は、正解となる押し順が「右、中、左」の順であることを意味する。 As described above, the correct pushing order is indicated as part of the name of the pushing order. For example, an internal winning combination with a partial name of "1xx" means that the correct pushing order is the first stop operation on the left reel 3L, an internal winning combination with a partial name of "2xx" means that the correct pushing order is the first stopping operation on the middle reel 3C, and an internal winning combination with a partial name of "3xx" means that the correct pushing order is on the right reel 3R. means that An internal winning combination with "123" as part of the name means that the correct pushing order is "left, middle, right", an internal winning combination with "132" as part of the name means that the correct pushing order is "left, right, middle", and an internal winning combination with "213" as part of the name is correct. An internal winning combination with a partial name of "231" means that the correct pushing order is "left, right, middle", and an internal winning combination with a partial name of "312" means that the correct pushing order is "right, left, middle". 21” means that the correct pressing order is “right, middle, left”.

図205(A)は、表示される図柄組合せが押し順に関係のない役(非押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。パチスロ1では、非押し順役が内部当籤役として決定されると、図205(A)において対応付けられた図柄組合せの略称のうち、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、非押し順役のうち内部当籤役「F_クラウンBB」「F_赤BB」及び「F_青BB」は、所謂取りこぼしが生じる当籤役であり、停止操作のタイミングが正確である場合(所謂、目押しが正確である場合)に、図205(A)に示す図柄組合せの略称のうちの、図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 FIG. 205(A) shows the correspondence relationship between the internal winning combination and the symbol combination to be stop-displayed in a combination in which the symbol combination to be displayed is not related to the pressing order (non-push order combination). In Pachi-slot 1, when a non-push winning combination is determined as an internal winning combination, one of the displayable symbol combinations shown in FIGS. 183 to 196 among the symbol combination abbreviations associated in FIG. Among the non-push order combinations, the internal winning combinations "F_Crown BB", "F_Red BB", and "F_Blue BB" are winning combinations that cause so-called dropouts, and when the timing of the stop operation is accurate (so-called when the eye pressing is accurate), one of the symbol combination abbreviations shown in FIG. 205(A) and displayable symbol combinations shown in FIGS. .

図205(B)は、表示される図柄組合せが押し順に関係のある役(押し順役)における内部当籤役と停止表示される図柄組合せとの対応関係である。なお、図205(B)では、「押し順ベル」の対応関係は省略しているが、「押し順ベル」が内部当籤役として決定された場合の表示される図柄組合せについては、後に後述する。 FIG. 205(B) shows the correspondence relationship between the internal winning combination and the stopped symbol combination in a combination (push order combination) in which the displayed symbol combination is related to the pushing order. In FIG. 205(B), the corresponding relation of "push order bell" is omitted, but the symbol combination displayed when "push order bell" is determined as the internal winning combination will be described later.

図205(B)に示すように、内部当籤役「6択維持リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 As shown in FIG. 205(B), in the internal winning combination "6-choice maintenance Rip", the symbol combination displayed differs depending on the pressing order, and if the pressing order is correct, any one of the symbol combinations that can be displayed shown in FIGS. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the combination name "C_BT Lip" or "C_CT Lip" that can be displayed as shown in FIGS.

なお、コンビネーション名「C_CUリプ」とは、略称「斜めリプレイ」のうちのコンビネーション名「C_CDリプ」以外の「C_CUリプ_01」~「C_CUリプ_09」をいう(図197~図204参照)。また、コンビネーション名「C_BTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_BTリプ_01」~「C_BTリプ_09」をいい、また、コンビネーション名「C_CTリプ」とは、略称「平行リプレイ(RT1移行図柄)」のうちのコンビネーション名「C_CTリプ_01」~「C_BTリプ_06」をいう。 The combination name "C_CUlip" refers to "C_CUlip_01" to "C_CUlip_09" other than the combination name "C_CDlip" in the abbreviation "diagonal replay" (see Figs. 197 to 204). In addition, the combination name "C_BT Lip" refers to the combination names "C_BT Lip_01" to "C_BT Lip_09" in the abbreviation "Parallel Replay (RT1 transition pattern)", and the combination name "C_CT Lip" refers to the combination names "C_CT Lip_01" to "C_BT Lip_06" in the abbreviation "Parallel Replay (RT1 Transition Pattern)". say.

内部当籤役「6択維持リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであるため、「6択維持リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持される。反対に、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄であるため、無限RT中に「6択維持リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 Since the symbol combination related to the combination name ``C_CU descriptor'' displayed along the effective line when the pressing order is correct in the internal winning combination ``6-option maintenance descriptor'' is a symbol combination that does not trigger the shift of the RT state, when the ``6-option maintenance descriptor'' is determined as the internal winning combination and the pressing order is correct, the RT state is maintained without shifting. On the contrary, since the symbol combination related to the combination name ``C_BT Lip'' or ``C_CT Lip'' displayed along the effective line when the pressing order is not correct is the RT1 shift symbol, when ``6-choice maintenance Lip'' is determined as an internal winning combination during infinite RT and the pressing order is incorrect, the RT state shifts to the RT1 state.

また、内部当籤役「6択突入リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination ``6-choice entry RIP'', the symbol combination displayed differs according to the pressing order, and when the pressing order is correct, one of the symbol combinations related to the abbreviated name ``Koyama replay'', which can be displayed, shown in FIGS. 183 to 196, is displayed along the effective line. On the other hand, if the pressing order is not correct, one of the symbol combinations associated with the combination name "C_BT Lip" or "C_CT Lip" that can be displayed as shown in FIGS.

内部当籤役「6択突入リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「小山リプレイ」に係る図柄組合せは、RT4移行図柄であり、また、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「6択突入リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT4状態に移行することになり、反対に、押し順が不正解の場合には、RT状態がRT1状態に移行することになる。 The pattern combination associated with the abbreviated name ``Koyama Replay'' displayed along the effective line when the pressing order is correct in the internal winning combination ``6-choice entry description'' is the RT4 transition pattern, and the pattern combination associated with the combination name ``C_BT Lip'' or ``C_CT Lip'' displayed along the activation line when the pressing order is not correct is the RT1 transition pattern. Therefore, when ``6-choice rushing reply'' is determined as an internal winning combination during infinite RT and the pressing order is correct, the RT state shifts to the RT4 state, and conversely, when the pressing order is incorrect, the RT state shifts to the RT1 state.

また、内部当籤役「6択転落リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「C_CUリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「小山リプレイ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination ``6-choice falling description'', the symbol combination displayed differs according to the pressing order, and when the pressing order is correct, any of the symbol combinations related to the abbreviated name ``C_CU description'', which can be displayed as shown in FIGS. 183 to 196, is displayed along the activated line. On the other hand, if the pressing order is not correct, any one of the displayable symbol combinations shown in FIGS. 183 to 196 among the symbol combinations associated with the combination name "Koyama Replay" is displayed along the active line.

内部当籤役「6択転落リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「小山リプレイ」に係る図柄組合せは、RT4移行図柄である。そのため、無限RT中に「6択転落リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態が移行することなく維持されることになり、反対に、押し順が不正解の場合には、RT状態がRT4状態に移行することになる。 The symbol combination associated with the combination name ``C_CU descriptor'' displayed along the effective line when the pressing order is correct in the internal winning combination ``6-choice falling descriptor'' is a symbol combination that does not serve as an opportunity to shift to the RT state, and the symbol combination associated with the combination name ``Koyama Replay'' displayed along the effective line when the pressing order is not correct is the RT4 shift pattern. Therefore, when ``6-choice falling tip'' is determined as an internal winning combination during infinite RT and the pushing order is correct, the RT state is maintained without shifting, and conversely, when the pushing order is incorrect, the RT state shifts to the RT4 state.

また、内部当籤役「3択昇格リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「強チャンスリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「C_CUリプ」又は「C_BTリプ」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, for the internal winning combination ``three-choice promotion letter'', the symbol combination displayed differs according to the pressing order, and when the pressing order is correct, one of the symbol combinations related to the abbreviated name ``strong chance slip'', which can be displayed as shown in FIGS. 183 to 196, is displayed along the activated line. On the other hand, if the pressing order is not correct, any one of the displayable symbol combinations shown in FIGS.

内部当籤役「3択昇格リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「強チャンスリプ」に係る図柄組合せは、RT5移行図柄であるため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、RT状態がRT5状態に移行する。一方、押し順が正解でない場合に有効ラインに沿って表示される図柄組合せのうち、コンビネーション名「C_CUリプ」に係る図柄組合せは、RT状態の移行契機とはならない図柄組合せであり、また、コンビネーション名「C_BTリプ」又は「C_CTリプ」に係る図柄組合せは、RT1移行図柄である。そのため、無限RT中に「3択昇格リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、RT状態が維持されることもあり、また、RT状態がRT1状態に移行することもある。 Since the symbol combination related to the abbreviated name ``strong chance slip'' displayed along the effective line when the pressing order is correct in the internal winning combination ``three-choice promotion letter'' is a pattern for transition to RT5, when the ``three-choice promotion letter'' is determined as the internal winning combination during infinite RT and the pressing order is correct, the RT state shifts to the RT5 state. On the other hand, among the symbol combinations displayed along the effective line when the pressing order is not correct, the symbol combination related to the combination name ``C_CU descriptor'' is a symbol combination that does not trigger the transition to the RT state, and the symbol combination related to the combination name ``C_BT descriptor'' or ``C_CT descriptor'' is the RT1 shift symbol. Therefore, when "three-choice promotion reply" is determined as an internal winning combination during infinite RT and the pressing order is incorrect, the RT state may be maintained, and the RT state may shift to the RT1 state.

[報知(ART)機能の作動の有無を考慮した遊技状態の遷移フロー]
続いて、図206及び図207を参照して、報知(ART)機能の作動の有無を考慮した遊技状態の遷移フローについて説明する。本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてART機能の作動/非作動状態も遊技状態として管理する。
[Transition flow of game state considering the presence or absence of activation of notification (ART) function]
Subsequently, a game state transition flow considering whether or not the notification (ART) function is activated will be described with reference to FIGS. In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies a stop operation that is advantageous to the player. Therefore, in this embodiment, the operating/non-operating state of the ART function is also managed as a game state in the bonus non-operating state.

本実施形態のパチスロ1では、主制御回路90は、非ボーナス作動状態において、報知(ART)の有無に基づいて「通常状態」「CZ(チャンスゾーン)」及び「ART状態」を別個の遊技状態として管理する(より詳細には、図206に示すように、それぞれの遊技状態への前兆期間や準備期間も別個の遊技状態として管理する)。 In the pachi-slot machine 1 of the present embodiment, the main control circuit 90 manages the "normal state", the "CZ (chance zone)" and the "ART state" as separate game states based on the presence or absence of notification (ART) in the non-bonus operating state (more specifically, as shown in FIG. 206, the precursor period and the preparation period for each game state are also managed as separate game states).

通常状態は、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)であり、遊技者にとって不利な遊技状態である。通常状態は、RT0~RT5状態のいずれかの状態である。 The normal state is a game state (non-navigation section) in which information on the stop operation that is advantageous to the player is not notified, and is a game state that is disadvantageous to the player. The normal state is any one of RT0 to RT5 states.

CZ(チャンスゾーン)は、通常状態に比べてART抽籤に当籤する確率が高い遊技状態であり、通常状態に比べると遊技者にとって有利な遊技状態である。本実施形態のパチスロ1において、CZは、「初当りCZ」と「継続CZ」とからなり、また、継続CZは、更に「CZ(ART後)」と「特殊CZ」とからなる。 CZ (chance zone) is a game state in which the probability of winning the ART lottery is higher than in the normal state, and is a game state more advantageous to the player than in the normal state. In the pachi-slot machine 1 of the present embodiment, the CZ consists of "initial CZ" and "continuation CZ", and the continuation CZ further consists of "CZ (after ART)" and "special CZ".

CZは、1セット10ゲームの遊技期間であるが、CZからART状態に移行すると、残りの遊技期間が最低5ゲーム延長される。後述するようにパチスロ1では、CZ中にART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開する。また、この再開したCZにおいてART抽籤に当籤すると、CZを一時中断してART状態に移行し、ART状態の終了後に中断していたCZを再開する。 CZ is a game period of 10 games per set, but when the state is shifted from CZ to ART state, the remaining game period is extended by at least 5 games. As will be described later, in Pachi-slot 1, when the ART lottery is won during CZ, the CZ is temporarily interrupted and the game shifts to the ART state. After that, when the ART state ends, the interrupted CZ is resumed. Also, when the ART lottery is won in the resumed CZ, the CZ is temporarily interrupted to shift to the ART state, and after the ART state ends, the interrupted CZ is resumed.

このときCZからART状態に移行するたびに、CZの残り遊技期間が延長されるため、パチスロ1では、CZ中のART抽籤に当籤する限り、CZとART状態とがループする。初当りCZは、このようなCZとART状態とのループにおける最初のCZであり、継続CZは、CZとART状態とのループ中に用いられるCZである。すなわち、CZとART状態とのループは、初当りCZから始まり、初当りCZ中にART抽籤に当籤すると、ART状態に移行し、このART状態が終了すると、その後、継続CZとART状態とがループすることになる。 At this time, every time the CZ shifts to the ART state, the remaining game period of the CZ is extended, so in the pachi-slot 1, the CZ and the ART state are looped as long as the ART lottery in the CZ is won. The initial CZ is the first CZ in such a loop of CZ and ART state, and the continuation CZ is the CZ used during the loop of CZ and ART state. That is, the loop between CZ and ART state starts from the initial CZ, and when the ART lottery is won during the initial CZ, it shifts to the ART state, and after this ART state ends, the continuation CZ and ART state loop.

初当りCZは、通常状態から(CZ前兆を介して)移行するCZであり、遊技者にとって有利な停止操作の情報を報知しない遊技状態(非ナビ区間)である。初当りCZは、RT0~RT5状態のいずれかの状態である。 The initial hit CZ is a CZ that shifts from the normal state (via the CZ precursor), and is a game state (non-navigation section) in which information about a stop operation that is advantageous to the player is not notified. The initial CZ is in one of RT0 to RT5 states.

継続CZは、ART状態から(前兆を介さずに)移行するCZであり、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)である。継続CZは、基本的には、RT4状態又はRT5状態のいずれかの状態である。継続CZのうち、CZ(ART後)と特殊CZとは、ART抽籤に当籤する確率がそれぞれ異なる状態であり、後述するように、特殊CZの方がCZ(ART後)よりもART抽籤に当籤する確率が高い。 The continuation CZ is a CZ that transitions from the ART state (without an indication), and is a game state (navigation section) that notifies information of a stop operation that is advantageous to the player. Continue CZ is basically in either the RT4 state or the RT5 state. Of the continuous CZs, the CZ (after ART) and the special CZ are in a state where the probability of winning the ART lottery is different, and as will be described later, the special CZ has a higher probability of winning the ART lottery than the CZ (after ART).

また、ART状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態(ナビ区間)であり、遊技者にとって有利な遊技状態である。また、ART状態は、基本的には、RT4状態又はRT5状態のいずれかの状態である。なお、本実施形態では、ARTに当籤している状態で前兆遊技が終了し、RT状態がRT4状態又はRT4状態まで移行すると、ART状態が開始される。 Also, the ART state is a game state (navigation section) in which information on a stop operation that is advantageous to the player is notified, and is a game state that is advantageous to the player. Also, the ART state is basically either the RT4 state or the RT5 state. In this embodiment, the ART state is started when the precursor game ends in the state where the ART is won and the RT state shifts to the RT4 state or the RT4 state.

図206に示すように、ART状態は、「通常ART」と「EP(エピソード)」と「ランク決めART」とからなる。通常ARTは、1セットを30ゲームとするART状態であり、1セット終了後は必ずCZ(継続CZ)に再突入する。EPは、所謂上乗せ特化ゾーンであり、ART状態の継続期間の延長が通常ARTよりも高確率で行われる状態である。なお、本実施形態のパチスロ1では、基本的には、セット数によりART状態の継続期間を管理しているため、EP中は、高確率でART状態の権利が付与されることになる(なお、ART状態の権利は、メインRAM103に記憶されており、ART状態の権利が付与されると、付与された数の権利がメインRAM103に記憶され、また、遊技状態がCZや通常状態からART状態に移行すると、メインRAM103に記憶されているART状態の権利が1つ消去される)。 As shown in FIG. 206, the ART state consists of "normal ART", "EP (episode)", and "ranking ART". Normal ART is an ART state in which one set consists of 30 games, and after one set is completed, the player always reenters the CZ (continuous CZ). EP is a so-called extra special zone, and is a state in which the extension of the duration of the ART state is performed with a higher probability than normal ART. In the pachi-slot machine 1 of the present embodiment, basically, the duration of the ART state is managed by the number of sets, so during the EP, the ART state right is granted with a high probability (the ART state right is stored in the main RAM 103, and when the ART state right is granted, the granted number of rights is stored in the main RAM 103, and when the game state shifts from the CZ or normal state to the ART state, the ART state stored in the main RAM 103 is stored in the main RAM 103. one of the rights of ).

ランク決めARTは、CZからART状態に移行した後の最初の1ゲームで完結する遊技状態であり、その後に行われる通常ART中のランクを決定する。なお、詳細は後述するが、通常ART中のランクは、通常ART中における各種上乗せ(例えば、ART状態のセット数の上乗せやCZのゲーム数の上乗せ)に影響を与える情報であり、高ランクであるほど各種上乗せが優遇されている。 The rank determination ART is a game state that is completed in the first game after shifting from CZ to the ART state, and determines the rank during the normal ART performed thereafter. Although details will be described later, the rank in the normal ART is information that affects various additions in the normal ART (for example, the number of sets in the ART state and the number of games in the CZ).

図206及び図207に示すように、通常状態において後述するCZ抽籤に当籤し、かつ、1ゲーム以上のCZ前兆ゲーム数が決定されると(移行条件(A1)が成立すると)、主制御回路90は、遊技状態を通常状態からCZ前兆に移行させる。CZ前兆は、CZに移行する前に行われる前兆期間であり、CZ前兆においてCZ前兆ゲーム数が消化されると(移行条件(A2)が成立すると)、主制御回路90は、遊技状態をCZ前兆から初当りCZに移行させる。 As shown in FIGS. 206 and 207, when a CZ lottery, which will be described later, is won in the normal state, and the number of CZ precursor games of one or more games is determined (when transition condition (A1) is established), the main control circuit 90 shifts the gaming state from the normal state to the CZ precursor. The CZ precursor is a precursor period performed before shifting to the CZ, and when the number of CZ precursor games is completed in the CZ precursor (when the transition condition (A2) is established), the main control circuit 90 shifts the game state from the CZ precursor to the first hit CZ.

また、初当りCZにおいて後述するART抽籤に当籤すると、当籤した遊技におけるRT状態が低RT状態(RT0~RT3状態)である場合には(移行条件(B1)が成立すると)、主制御回路90は、遊技状態を初当りCZからART準備中に移行させる。ART準備中は、ART抽籤に当籤した後に遊技状態をART状態に移行させるための準備期間であり、RT状態を高RT状態(RT4又はRT5状態)に移行させるために必要な停止操作の情報が報知される。この報知の結果、RT状態が高RT状態まで移行すると(移行条件(B2)が成立すると)、主制御回路90は、遊技状態をART準備中からランク決めARTに移行させる。 When an ART lottery, which will be described later, is won in the first winning CZ, and the RT state in the winning game is a low RT state (RT0 to RT3 state) (if a shift condition (B1) is established), the main control circuit 90 shifts the game state from the first winning CZ to ART preparation. The ART preparation is a preparation period for shifting the game state to the ART state after the ART lottery is won, and the information of the stop operation necessary for shifting the RT state to the high RT state (RT4 or RT5 state) is reported. As a result of this notification, when the RT state shifts to the high RT state (when the shift condition (B2) is established), the main control circuit 90 shifts the game state from ART preparation to ranking ART.

一方、初当りCZにおいて、ART抽籤に当籤した遊技におけるRT状態が高RT状態である場合には(移行条件(B3)が成立すると)、主制御回路90は、遊技状態を初当りCZからランク決めARTに移行させる。また、初当りCZがART抽籤に当籤することなく終了すると(移行条件(B4)が成立すると)、主制御回路90は、遊技状態を初当りCZから通常状態に移行させる。 On the other hand, in the first winning CZ, when the RT state in the game in which the ART lottery is won is the high RT state (if the shift condition (B3) is established), the main control circuit 90 shifts the game state from the first winning CZ to the ranking ART. Also, when the initial winning CZ ends without winning the ART lottery (if the transition condition (B4) is established), the main control circuit 90 shifts the game state from the initial winning CZ to the normal state.

また、通常状態中もART抽籤を行っており、通常状態においてART抽籤に当籤し、かつ、1ゲーム以上のART前兆ゲーム数が決定されると(移行条件(C1)が成立すると)、主制御回路90は、遊技状態を通常状態からART前兆に移行させる。ART前兆は、ART状態に移行する前に行われる前兆期間である。ART前兆においてART前兆ゲーム数が消化されると、ART前兆ゲーム数が消化された遊技におけるRT状態が低RT状態である場合には(移行条件(C2)が成立すると)、主制御回路90は、遊技状態をART前兆からART準備中に移行させ、ART前兆ゲーム数が消化された遊技におけるRT状態が高RT状態である場合には(移行条件(C3)が成立すると)、主制御回路90は、遊技状態をART前兆からランク決めARTに移行させる。 ART lottery is also performed in the normal state, and when the ART lottery is won in the normal state and the number of ART precursor games of one or more games is determined (when the shift condition (C1) is established), the main control circuit 90 shifts the game state from the normal state to the ART precursor. The ART precursor is the precursor period that occurs before transitioning to the ART state. When the number of ART precursor games has been completed in the ART precursor, if the RT state in the game in which the number of ART precursor games has been completed is in the low RT state (transition condition (C2) is satisfied), the main control circuit 90 shifts the gaming state from the ART precursor to ART preparation, and in the case in which the RT state in the game in which the number of ART precursor games has been completed is the high RT state (when the transition condition (C3) is satisfied), the main control circuit 90 changes the gaming state to A. Move from RT sign to ranking ART.

なお、図206及び図207に示すように、本実施形態のパチスロ1では、CZ前兆及びART前兆は、通常状態からCZ又はART状態に移行する際に経由することがある一方で、CZからART状態、又はART状態からCZに移行する場合には経由することがない。 As shown in FIGS. 206 and 207, in the pachi-slot machine 1 of the present embodiment, the CZ precursor and the ART precursor may go through when shifting from the normal state to the CZ or ART state, but they do not go through when shifting from the CZ to the ART state or from the ART state to the CZ.

続いて、ランク決めARTは、1ゲームで完結し、1ゲームが行われるとランク決めART中に決定した通常ART中のランクに基づいて他の遊技状態に移行する。具体的には、ランク決めART中に決定したランクが3以下である場合には(移行条件(D)が成立すると)、主制御回路90は、遊技状態をランク決めARTから通常ARTに移行させる。 Subsequently, the rank determination ART is completed in one game, and when one game is performed, the game shifts to another game state based on the rank in the normal ART determined during the rank determination ART. Specifically, when the rank determined during the rank determination ART is 3 or less (when the transition condition (D) is established), the main control circuit 90 shifts the game state from the rank determination ART to the normal ART.

また、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT4状態である場合には(移行条件(E1)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEP準備中に移行させる。EP準備中は、ランク決めARTからEPに移行させる際にRT状態をRT5状態に移行させるための準備期間(なお、EPは、RT5状態中に行われる遊技状態である)であり、EP準備中にRT状態がRT5状態まで移行すると(移行条件(E2)が成立すると)、主制御回路90は、遊技状態をEP準備中からEPに移行させる。一方、ランク決めART中に決定したランクが4であり、かつ、ランク決めART終了時のRT状態がRT5状態である場合には(移行条件(E3)が成立すると)、主制御回路90は、遊技状態をランク決めARTからEPに移行させる。 In addition, when the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is the RT4 state (if the shift condition (E1) is established), the main control circuit 90 shifts the game state from the rank determination ART to EP preparation. The EP preparation is a preparation period for shifting the RT state to the RT5 state when shifting from the ranking ART to the EP (EP is a game state performed during the RT5 state), and when the RT state shifts to the RT5 state during the EP preparation (when a shift condition (E2) is established), the main control circuit 90 shifts the game state from the EP preparation to the EP. On the other hand, when the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is the RT5 state (if the shift condition (E3) is established), the main control circuit 90 shifts the game state from the rank determination ART to EP.

また、通常ARTにおいて、ナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、当該遊技においてRT5状態に移行すると(移行条件(F)が成立すると)、主制御回路90は、遊技状態を通常ARTからEPに移行させる。なお、「3択昇格リプ」が内部当籤役として決定された遊技では、押し順正解時に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT5状態に移行する一方で、押し順不正解時には、RT状態がRT5状態に移行しない。後述するように、通常ART中は、ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合に正解の押し順を報知する一方で、非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定された場合には不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する。そのため、ART状態中の押し順の報知に従う限り、非ナビ高確中にRT状態がRT5状態に移行することがなく、また、非ナビ高確中に押し順の報知に従わずにRT5状態に移行してしまった場合には、ナビ高確中ではないため移行条件(F)が成立することないため、非ナビ高確中に遊技状態がEPに移行することがない。 In addition, in normal ART, when ``3-choice promotion lip'' is determined as an internal winning combination during high navigation accuracy and the game shifts to RT5 state (shift condition (F) is satisfied), the main control circuit 90 shifts the game state from normal ART to EP. In a game in which ``three-choice promotion letter'' is determined as an internal winning combination, a pattern combination related to an abbreviation ``strong chance letter (RT5 shift pattern)'' is displayed along the effective line when the pushing order is correct, and the RT state shifts to the RT5 state when the pushing order is incorrect, while the RT state does not shift to the RT5 state. As will be described later, during normal ART, when "three-choice promotion letter" is determined as an internal winning combination, during normal ART, the pressing order of the correct answer is notified when "three-choice promotion letter" is determined as an internal winning combination. Therefore, as long as the notification of the pressing order in the ART state is followed, the RT state does not shift to the RT5 state during the non-navigation high certainty, and when the RT5 state is shifted to the RT5 state without following the notification of the pushing order during the non-navigation high certainty, the transition condition (F) is not satisfied because the navigation is not high certainty, and the game state does not shift to the EP during the non-navigation high certainty.

また、EPにおいて、保証なし時の「6択転落リプ」が内部当籤役として決定され、かつ、当該遊技においてRT4状態に移行すると(移行条件(G)が成立すると)、主制御回路90は、遊技状態をEPから通常ARTに移行させる。なお、「6択転落リプ」が内部当籤役として決定された遊技では、押し順不正解時に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが有効ラインに沿って表示され、RT状態がRT4状態に移行する一方で、押し順正解時には、RT状態がRT4状態に移行しない。後述するように、EP中は、RT4状態への転落回避の保証がある場合には、「6択転落リプ」の当籤時に正解の押し順を報知する一方で、保証がない場合には、「6択転落リプ」の当籤時に正解及び不正解の何れの押し順も報知しない(すなわち、押し順自体を報知しない)。そのため、保証なし時のEP中は、「6択転落リプ」の当籤時に自力で正解の押し順を当てることでEPを継続することができ、反対に押し順が不正解になってしまうと、EPから通常ARTに遊技状態が移行してしまう。 In addition, in EP, when ``6-choice falling lips'' without guarantee is determined as an internal winning combination, and the game shifts to RT4 state (transition condition (G) is satisfied), the main control circuit 90 shifts the game state from EP to normal ART. In a game in which ``6-choice fall slip'' is determined as an internal winning combination, a pattern combination related to an abbreviated name ``Koyama replay (RT4 shift pattern)'' is displayed along the effective line when the pushing order is incorrect, and the RT state shifts to the RT4 state when the pushing order is correct, while the RT state does not shift to the RT4 state. As will be described later, during the EP, if there is a guarantee of avoiding falling to the RT4 state, the correct pushing order is notified when the "6-choice falling reply" is won, but if there is no guarantee, neither the correct or incorrect pushing order is notified when the "6-choic falling reply" is won (that is, the pushing order itself is not notified). Therefore, during the EP when there is no guarantee, the EP can be continued by guessing the correct pressing order by oneself when the ``6-choice fall slip'' is won, and conversely, if the pressing order becomes incorrect, the game state shifts from the EP to the normal ART.

また、通常ARTのゲーム数が消化され、1セットの通常ARTが終了すると(移行条件(H)が成立すると)、主制御回路90は、遊技状態を通常ARTから継続CZに移行させる。 Further, when the number of normal ART games is completed and one set of normal ART is completed (when transition condition (H) is established), the main control circuit 90 shifts the game state from normal ART to continuous CZ.

また、継続CZにおいて移行条件(I)が成立すると、主制御回路90は、遊技状態を継続CZから通常ARTに移行させる。ここで、継続CZ中はART抽籤を行っており、このART抽籤に当籤した場合に移行条件(I)が成立することになる。また、後述するように、本実施形態のパチスロ1では、ART状態のセット数を上乗せ(ストック)することがあり、継続CZの終了時にセット数のストックが残っている場合には、ストックの放出を行い、遊技状態が継続CZから通常ARTに移行する。そのため、継続CZから通常ARTに移行することになる移行条件(I)は、継続CZ中のART抽籤に当籤すること、又は、ART状態のセット数のストックが放出されること、の何れかが満たされた場合に成立する。 Further, when the transition condition (I) is established in the continuation CZ, the main control circuit 90 shifts the game state from the continuation CZ to normal ART. Here, an ART lottery is performed during the continuous CZ, and when the ART lottery is won, the transition condition (I) is satisfied. As will be described later, in the pachi-slot machine 1 of the present embodiment, the number of sets in the ART state may be added (stocked), and when the stock of the set number remains at the end of the continuation CZ, the stock is released and the game state shifts from the continuation CZ to the normal ART. Therefore, the transition condition (I) for shifting from continuous CZ to normal ART is established when either winning the ART lottery during continuous CZ or releasing the set number of stocks in the ART state is satisfied.

一方で、移行条件(I)が成立することなく継続CZのゲーム数が消化してしまった場合には(移行条件(J)が成立すると)、主制御回路90は、遊技状態を継続CZから通常状態に移行させる。なお、本実施形態のパチスロ1では、継続CZ(初当りCZも同様)から通常状態に移行する際に特殊な遊技性を有しており、この点の詳細は、図210で後述する。 On the other hand, when the number of games of continuation CZ is exhausted without the transition condition (I) being established (when the transition condition (J) is established), the main control circuit 90 shifts the game state from the continuation CZ to the normal state. It should be noted that the pachi-slot 1 of this embodiment has a special playability when transitioning from the continuous CZ (the same applies to the initial winning CZ) to the normal state, and the details of this point will be described later with reference to FIG.

また、特定状態中にボーナスに係る役(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されると(移行条件(K1)が成立すると)、主制御回路90は、遊技状態を特定状態から通常フラグ間に移行させる。なお、特定状態とは、通常状態、CZ前兆状態又はART前兆状態の何れかである。また、通常フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(K2)が成立すると)、主制御回路90は、遊技状態を通常フラグ間から通常BBに移行させる。そして、通常BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(K3)が成立すると)、主制御回路90は、遊技状態を通常BBから特定状態に移行させる。なお、通常BBから移行する特定状態は、移行条件(K1)が満たされたときに滞在していた遊技状態である。 Further, when a bonus combination ("F_Crown BB", "F_Red BB" or "F_Blue BB") is determined as an internal winning combination (when transition condition (K1) is established) during the specific state, the main control circuit 90 shifts the game state from the specific state to the normal flag. Note that the specific state is any of the normal state, the CZ precursor state, and the ART precursor state. Further, when the winning combination relating to the bonus is won between the normal flags and the bonus is activated (when the transition condition (K2) is established), the main control circuit 90 shifts the game state from between the normal flags to the normal BB. Then, when the specified number of medals are paid out in the normal BB and the operation of the bonus ends (when the transition condition (K3) is established), the main control circuit 90 shifts the game state from the normal BB to the specific state. Incidentally, the specific state to be shifted from the normal BB is the game state in which the player stayed when the transition condition (K1) was satisfied.

また、通常フラグ間において後述するART抽籤に当籤すると(移行条件(L)が成立すると)、主制御回路90は、遊技状態を通常フラグ間からART中フラグ間に移行させる。同様に、通常BBにおいて後述するART抽籤に当籤すると(移行条件(M)が成立すると)、主制御回路90は、遊技状態を通常BBからART中BBに移行させる。 Further, when an ART lottery, which will be described later, is won between the normal flags (when the transition condition (L) is satisfied), the main control circuit 90 shifts the game state from between the normal flags to the middle ART flag. Similarly, when the ART lottery described later is won in the normal BB (when the transition condition (M) is established), the main control circuit 90 shifts the game state from the normal BB to the ART during BB.

また、所定状態中にボーナスに係る役が内部当籤役として決定されると(移行条件(N1)が成立すると)、主制御回路90は、遊技状態を所定状態からART中フラグ間に移行させる。なお、所定状態とは、CZ(初当りCZ及び継続CZ)、ART準備中、ランク決めART、通常ART、EP前兆及びEPの何れかである。また、ART中フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると(移行条件(N2)が成立すると)、主制御回路90は、遊技状態をART中フラグ間からART中BBに移行させる。そして、ART中BBにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると(移行条件(N3)が成立すると)、主制御回路90は、遊技状態をART中BBからART準備中に移行させる。 Further, when a bonus combination is determined as an internal winning combination during a predetermined state (if a transition condition (N1) is satisfied), the main control circuit 90 shifts the game state from the predetermined state to the ART mid-flag. The predetermined state is any one of CZ (initial CZ and continuous CZ), ART preparation, ranking ART, normal ART, EP precursor, and EP. Also, during the ART flag, when a winning combination related to the bonus is activated (when the transition condition (N2) is satisfied), the main control circuit 90 shifts the game state from the ART flag interval to the ART BB. Then, when the specified number of medals are paid out in BB during ART and the operation of the bonus is finished (when the transition condition (N3) is established), the main control circuit 90 shifts the game state from BB during ART to BB during ART preparation.

なお、図206に示すように、複数の遊技状態のうちの、通常状態、CZ前兆、ART前兆及び初当りCZは、遊技者に対して停止操作の情報を報知しない遊技状態(非ナビ区間)であり、また、ART準備中、ランク決めART、通常ART、EP前兆及び継続CZは、遊技者に対して停止操作の情報を報知する遊技状態(ナビ区間)である。また、EP中は、基本的にはナビ区間であるが、保証がない場合の「6択転落リプ」の当籤時に限り、非ナビ区間として扱われる。 As shown in FIG. 206, among the plurality of game states, the normal state, CZ precursor, ART precursor, and first win CZ are game states (non-navigation sections) in which the information of the stop operation is not notified to the player, and ART preparation, rank determination ART, normal ART, EP precursor, and continuation CZ are game states (navigation sections) in which information of the stop operation is notified to the player. Also, during the EP, it is basically a navigation section, but it is treated as a non-navigation section only when the "6-choice fall description" is won when there is no guarantee.

ここで、図205(B)を参照して、ナビ区間では、「6択維持リプ」又は「6択突入リプ」が内部当籤役として決定されると、遊技者に対して正解の押し順が報知される。一方、ナビ区間であっても「3択昇格リプ」が内部当籤役として決定された場合は、ナビ高確中であるか非ナビ高確中であるかに応じて報知する停止操作の情報が異なる。具体的には、ナビ区間中のナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、正解の押し順を報知し略称「強チャンスリプ」に係る図柄組合せの表示を促し、ナビ区間中の非ナビ高確中は、「3択昇格リプ」が内部当籤役として決定されると、不正解の押し順のうちのコンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順を報知する。 Here, with reference to FIG. 205(B), in the navigation section, when "6-choice maintenance lip" or "6-choice entry lip" is determined as an internal winning combination, the player is informed of the correct pressing order. On the other hand, even in the navigation section, when "3-choice promotion" is determined as the internal winning combination, the information of the stop operation to be notified differs depending on whether the navigation is high accuracy or the navigation is not high accuracy. Specifically, when the "3-choice promotion letter" is determined as the internal winning combination during the navigation high accuracy during the navigation section, the pressing order of the correct answer is notified and the display of the symbol combination related to the abbreviation "strong chance letter" is prompted. .

また、「6択転落リプ」当籤時に報知する押し順は、EP中の転落回避の保証の有無に応じて異なり、保証あり時(ナビ区間)では、正解の押し順を報知しコンビネーション名「C_CUリプ」に係る図柄組合せの表示を促し、保証なし時(非ナビ区間)では、何らの押し順も報知しない。なお、EP中の転落回避の保証の有無は、後述する転落モードに基づき管理される。 In addition, the pressing order to be notified when the ``6-choice fall description'' is won differs depending on the presence or absence of the guarantee of avoidance of falling during the EP, and when there is a guarantee (navigation section), the pressing order of the correct answer is reported and the display of the pattern combination related to the combination name ``C_CU description'' is prompted, and when there is no guarantee (non-navigation section), no pressing order is notified. It should be noted that whether or not there is a guarantee of fall avoidance during EP is managed based on a fall mode described later.

[内部当籤役と抽籤用フラグとの対応関係]
続いて、本実施形態のパチスロ1における遊技の流れの詳細について説明する。ここで、パチスロ1では、内部当籤役などに基づき各種の抽籤を行うが、以下では、内部当籤役を抽籤用フラグに変換した上で各種の抽籤を行う。図208は、内部当籤役と抽籤用フラグとの対応関係を示す図である。なお、本実施形態のパチスロ1では、各種抽籤をリール回転開始時(スタート時)又はリール停止時に行うことがある。図208(A)は、スタート時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示し、図208(B)は、スタート時又はリール停止時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示す。
[Correspondence between Internal Winning Combinations and Lottery Flags]
Next, the details of the game flow in the pachi-slot 1 of this embodiment will be described. Here, in Pachi-Slot 1, various lotteries are performed based on internal winning combinations and the like. In the following description, various lotteries are performed after converting internal winning combinations into lottery flags. FIG. 208 is a diagram showing the correspondence between internal winning combinations and lottery flags. Incidentally, in the pachi-slot 1 of the present embodiment, various lotteries may be performed at the start of rotation of the reels (at the start) or at the stop of the reels. FIG. 208(A) shows the correspondence relationship between the lottery flags used in various lotteries performed at the start and the internal winning combinations, and FIG.

図208(A)に示すように、スタート時に行う各種抽籤に用いる抽籤用フラグは、内部当籤役から決定される。例えば、内部当籤役「押し順ベル」及び「F_共通ベル」は、抽籤用フラグ「ベル」に対応する。また、「BB(CBB又はNBB)中のはずれ」は、抽籤用フラグ「ベルはずれA」に対応し、内部当籤役「F_BB中弱チェリリプ」は、抽籤用フラグ「ベルはずれB」に対応する。 As shown in FIG. 208(A), lottery flags used in various lotteries at the start are determined from internal winning combinations. For example, the internal winning combination "push order bell" and "F_common bell" correspond to the lottery flag "bell". In addition, "Loss in BB (CBB or NBB)" corresponds to the lottery flag "Loss of Bell A", and the internal winning combination "F_BB Medium Cheririp" corresponds to the lottery flag "Loss of Bell B".

続いて、図209(B)に示すように、リール停止時に行う各種抽籤に用いる抽籤用フラグは、リール停止時に有効ラインに沿って表示された図柄組合せから決定される。上述したように、本実施形態のパチスロ1では、押し順に応じて表示される図柄組合せが異なる押し順役を設けており、このような押し順役では、遊技者が実際に停止操作を行うまで、パチスロ1側において表示される図柄組合せを把握することができない。そこで、パチスロ1では、押し順役の一部については、表示された図柄組合せ(言い換えると、押し順の正解の有無)に応じて抽籤用フラグを異ならせている。 Subsequently, as shown in FIG. 209B, lottery flags used for various lotteries performed when the reels are stopped are determined from the symbol combinations displayed along the activated lines when the reels are stopped. As described above, in the pachi-slot machine 1 of the present embodiment, the pushing order combination with different symbol combinations displayed according to the pushing order is provided, and in such a pushing order combination, the player cannot grasp the pattern combination displayed on the side of the pachi-slot machine 1 until the player actually performs the stop operation. Therefore, in Pachi-Slot 1, the lottery flag differs depending on the displayed symbol combination (in other words, whether or not the pushing order is correct) for some of the pushing order combinations.

なお、ART状態などのナビ区間中は、遊技者に対して停止操作の情報(押し順)が報知されるため、押し順役の当籤時に表示されるべき図柄組合せを、パチスロ1側において予め把握することができる。そこで、図209(B)に示すように、パチスロ1では、押し順役の一部と対応する抽籤用フラグとを、ナビ区間と非ナビ区間とで異ならせている。なお、パチスロ1では、表示される(表示されるべき)図柄組合せをパチスロ1側で予め把握できない非ナビ区間中は、各種抽籤をリール停止時に行い、パチスロ1側で予め把握できるナビ区間中は、各種抽籤をスタート時に行う。 During the navigating section such as the ART state, the player is notified of the stop operation information (push order), so that the pachi-slot 1 side can grasp in advance the symbol combination to be displayed when the push order role is won. Therefore, as shown in FIG. 209(B), in Pachi-slot 1, part of the winning order and corresponding lottery flags are made different between the navigation section and the non-navigation section. In the pachi-slot 1, various lotteries are performed at the time of reel stop during the non-navigation section in which the combination of symbols to be displayed (or to be displayed) cannot be grasped in advance on the pachi-slot 1 side, and various lotteries are conducted at the start in the navigation section in which the pachi-slot 1 side can grasp in advance.

図209(B)に示すように、内部当籤役「6択突入リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「弱チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「6択突入リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「弱チャンスリプ」の方が抽籤結果が優遇されている。 As shown in FIG. 209(B), in the non-navigation section, the internal winning combination "6-choice entry" corresponds to the lottery flag "weak chance slip" when the pressing order is correct, and the lottery flag "normal response" when the pressing order is incorrect. Also, the internal winning combination "6-choice rush slip" corresponds to the lottery flag "weak chance slip" in the navigation section. As will be described later, in various lotteries, the lottery flag "weak chance slip" is given more favorable lottery results than the lottery flag "normal slip".

ここで、内部当籤役「6択突入リプ」は、押し順正解時にRT2状態からRT4状態に移行する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT4状態に移行)には「弱チャンスリプ」、押し順不正解時(RT2状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 Here, the internal winning combination "6-choice entry" is a winning combination that triggers a shift from the RT2 state to the RT4 state when the pressing order is correct, but the lottery flag used in various lotteries corresponds to "weak chance response" when the pressing order is correct (shifts to RT4 state), and "normal response" when the pressing order is incorrect (remains in RT2 state). are

また、内部当籤役「6択転落リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「通常リプ」が対応し、また、押し順不正解時に抽籤用フラグ「弱チャンスリプ」が対応する。また、内部当籤役「6択転落リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。 In the non-navigation section, the internal winning combination ``6-choice fall slip'' corresponds to the lottery flag ``Normal slip'' when the pushing order is correct, and the lottery flag ``Weak chance slip'' when the pushing order is incorrect. Also, the internal winning combination "6-choice falling slip" corresponds to the lottery flag "weak chance slip" in the navigation section.

ここで、内部当籤役「6択転落リプ」は、押し順不正解時にRT5状態からRT4状態に移行(転落)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態のまま維持)には「通常リプ」、押し順不正解時(RT4状態に転落)には「弱チャンスリプ」が対応するため、対応する抽籤用フラグとしては、押し順不正解時の方が押し順正解時よりも優遇されている。一方で、RT状態がRT5状態からRT4状態に転落してしまうため、RT状態の観点からは、押し順正解時の方が押し順不正解時よりも優遇されている。 Here, the internal winning combination "6-choice drop" is a winning combination that triggers a transition (fall) from the RT5 state to the RT4 state when the pushing order is incorrect. When the answer is correct, it is treated preferentially than when the pushing order is correct. On the other hand, since the RT state falls from the RT5 state to the RT4 state, from the viewpoint of the RT state, the correct pressing order is given more preferential treatment than the incorrect pressing order.

続いて、内部当籤役「3択昇格リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「強チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「3択昇格リプ」は、ナビ区間中は、ナビ高確又は非ナビ高確に応じて対応する抽籤用フラグが異なり、ナビ区間中のナビ高確時は、抽籤用フラグ「強チャンスリプ」が対応し、また、ナビ区間中の非ナビ高確時は、抽籤用フラグ「通常リプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「強チャンスリプ」の方が抽籤結果が優遇されている。 Subsequently, in the non-navigation section, the internal winning combination "three-choice promotion" corresponds to the lottery flag "strong chance slip" when the pressing order is correct, and the lottery flag "normal response" when the pressing order is incorrect. In addition, the internal winning combination ``three-choice promotion description'' has different lottery flags depending on whether navigation is high or not. As will be described later, in various lotteries, the lottery flag "strong chance slip" is given more favorable lottery results than the lottery flag "normal slip".

ここで、内部当籤役「3択昇格リプ」は、押し順正解時にRT4状態からRT5状態に移行(昇格)する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時(RT5状態に昇格)には「強チャンスリプ」、押し順不正解時(RT4状態のまま維持)には「通常リプ」が対応するため、対応する抽籤用フラグもRT状態も押し順正解時の方が優遇されている。 Here, the internal winning combination "3-choice promotion description" is a winning combination that triggers a transition (promotion) from the RT4 state to the RT5 state when the pressing order is correct. are given preferential treatment.

[各遊技状態中の遊技性]
続いて、図209~図214を参照して、パチスロ1における代表的な遊技状態中の遊技の流れについて説明する。
[Playability in each game state]
Next, with reference to FIGS. 209 to 214, a game flow during a typical game state in pachi-slot 1 will be described.

<通常状態中の遊技性>
初めに、図209を参照して、通常状態中の遊技の流れについて説明する。本実施形態のパチスロ1では、通常状態中はART状態を目指して遊技を行うことになる。通常状態からART状態への移行は、通常状態からCZを経由してART状態に移行するパターン(図209(A)参照)と、通常状態から直接ART状態に移行するパターン(図209(B)参照)との2パターンがある。
<Playability in normal state>
First, referring to FIG. 209, the game flow during the normal state will be described. In the pachi-slot 1 of this embodiment, the game is played aiming at the ART state during the normal state. There are two patterns of transition from the normal state to the ART state: a pattern of transition from the normal state to the ART state via CZ (see FIG. 209A) and a pattern of direct transition from the normal state to the ART state (see FIG. 209B).

図209(A)を参照して、通常状態からCZを経由してART状態に移行するパターンでは、主制御回路90は、通常状態中にCZ抽籤を行い、CZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。パチスロ1では、主制御回路90は通常状態中に、抽籤用フラグ「ベル」に基づくCZ抽籤(図209(A-1)参照)、及びベル以外の抽籤用フラグに基づくCZ抽籤(図209(A-2)参照)を行う。 Referring to FIG. 209(A), in the pattern of shifting from the normal state to the ART state via CZ, the main control circuit 90 performs a CZ lottery during the normal state, and if the CZ lottery is won, the game state is shifted from the normal state to the CZ (via the CZ precursor), and if the CZ lottery is not won, the game state is maintained in the normal state. In pachi-slot 1, the main control circuit 90 performs a CZ lottery based on the lottery flag "bell" (see FIG. 209(A-1)) and a CZ lottery based on lottery flags other than bell (see FIG. 209(A-2)) during the normal state.

図209(A-1)に示すように、パチスロ1では、通常状態中のモードとして、モード1、モード2、モード3及びモード4の4段階のモードを有しており、主制御回路90は、抽籤用フラグが「ベル」である場合に、現在のモードに基づいてCZ抽籤を行う。なお、4段階のモードのうち、抽籤用フラグ「ベル」に基づくCZ抽籤に当籤する確率は、モード1が最も低く、モード2が次に低く、モード3が次に低く、モード4が最も高い。 As shown in FIG. 209(A-1), Pachi-slot 1 has four stages of mode 1, mode 2, mode 3 and mode 4 as modes in the normal state, and main control circuit 90 performs CZ lottery based on the current mode when the lottery flag is "bell". Among the four modes, the probability of winning the CZ lottery based on the lottery flag "bell" is lowest in mode 1, next lowest in mode 2, second lowest in mode 3, and highest in mode 4.

また、図209(A-2)に示すように、パチスロ1では、通常状態中の抽籤状態として低確、高確及び超高確の3段階の抽籤状態を有しており、主制御回路90は、抽籤用フラグがベル以外である場合に、抽籤用フラグ及び現在の抽籤状態に基づいてCZ抽籤を行う。なお、3段階の抽籤状態のうち、ベル以外の抽籤用フラグに基づくCZ抽籤に当籤する確率は、低確が最も低く、高確が次に低く、超高確が最も高い。 Also, as shown in FIG. 209(A-2), Pachi-slot 1 has three stages of lottery states, low probability, high probability, and super high probability, as the lottery states in the normal state, and the main control circuit 90 performs CZ lottery based on the lottery flag and the current lottery state when the lottery flag is other than Bell. Among the three stages of lottery states, the probability of winning the CZ lottery based on lottery flags other than Bell is the lowest for low probability, the next lowest for high probability, and the highest for super high probability.

主制御回路90は、通常状態中にモード及び抽籤状態を様々な契機で移行させつつ、抽籤用フラグとモード又は抽籤状態とに基づきCZ抽籤を行う。その結果、通常状態中にCZ抽籤に当籤すると遊技状態を通常状態から(CZ前兆を介して)CZに移行させ、CZ抽籤に当籤しないと遊技状態を通常状態のまま維持する。 The main control circuit 90 performs the CZ lottery based on the lottery flag and the mode or lottery state while shifting the mode and lottery state at various opportunities during the normal state. As a result, when the CZ lottery is won in the normal state, the game state is shifted from the normal state to the CZ (via the CZ precursor), and when the CZ lottery is not won, the game state is maintained as it is.

また、通常状態から直接ART状態に移行するパターンも、図209(B-1)(B-2)に示すように、2つのパターンが設けられている。直接ART状態に移行する一つ目のパターンは、図209(B-1)に示すように、主制御回路90は、通常状態中に抽籤用フラグと抽籤状態等とに基づきART抽籤を行い、その結果、ART抽籤に当籤すると、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させ、ART抽籤に当籤しないと遊技状態を通常状態のまま維持する。 In addition, two patterns are provided as shown in FIGS. 209(B-1) and (B-2) for the pattern of direct transition from the normal state to the ART state. 209(B-1), the main control circuit 90 performs an ART lottery during the normal state based on the lottery flag and the lottery state. As a result, when the ART lottery is won, the game state is shifted from the normal state to the ART state (via the ART sign and the ART preparation). remain normal.

一方、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、ART抽籤を行うことなく、RT状態がRT3状態に移行するとART状態のストックを付与して、その後、遊技状態を通常状態から(ART前兆及びART準備中を介して)ART状態に移行させる。 On the other hand, in the second pattern of directly shifting to the ART state, the main control circuit 90 gives the stock of the ART state when the RT state shifts to the RT3 state without performing the ART lottery, and then shifts the game state from the normal state to the ART state (through the ART sign and ART preparation).

ここで、上述のようにRT3状態へは、無限RT状態中にRT3移行図柄である略称「チェリプ」に係る図柄組合せが表示されると、移行する。図205を参照すると、略称「チェリプ」に係る図柄組合せは、内部当籤役として「F_弱チェリプ」が遊技において表示され、その他の役が内部当籤役として決定された場合には表示されない。また、図180を参照すると、無限RT状態では、「F_弱チェリプ」はRT2状態中に低い確率(32/65536)で内部当籤役として決定され、その他の無限RT状態(RT0状態、RT4状態及びRT5状態)中は、内部当籤役として決定されることがないため、RT3状態へは、RT2状態からのみ移行することがあり、その他のRT状態から移行することがない(図178参照)。 Here, as described above, the RT3 state is transitioned to when the symbol combination related to the abbreviated name "CHERIP", which is the RT3 transition symbol, is displayed during the infinite RT state. Referring to FIG. 205, the symbol combination associated with the abbreviation "CHERIP" is not displayed when "F_weak CHERIP" is displayed in the game as an internal winning combination and other winning combinations are determined as internal winning combinations. Also, referring to FIG. 180, in the infinite RT state, "F_Weak Cherip" is determined as an internal winning combination with a low probability (32/65536) during the RT2 state, and since it is not determined as an internal winning combination during the other infinite RT states (RT0 state, RT4 state and RT5 state), there is a transition to the RT3 state only from the RT2 state, and there is no transition from the other RT states (see FIG. 178).

そのため、直接ART状態に移行する二つ目のパターンでは、主制御回路90は、RT状態がRT2状態からRT3状態に移行すると、遊技状態を通常状態からART状態に移行させることになる。なお、有限RT状態であるRT1状態中は、「F_弱チェリプ」が中程度の確率(874/65536)で内部当籤役として決定されるが(図180参照)、RT1状態中に略称「弱チェリプ」に係る図柄組合せが表示されても、RT1状態は有限RT状態であるため、RT3状態に移行することはない。 Therefore, in the second pattern of direct transition to the ART state, the main control circuit 90 shifts the gaming state from the normal state to the ART state when the RT state shifts from the RT2 state to the RT3 state. In the RT1 state, which is a finite RT state, "F_Weak Cherip" is determined as an internal winning combination with a medium probability (874/65536) (see FIG. 180), but even if a symbol combination related to the abbreviated name "Weak Cherip" is displayed during the RT1 state, the RT1 state is a finite RT state, so it does not shift to the RT3 state.

また、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定される(図180参照)。そのため、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、特定の図柄組合せが頻繁に表示されると、ART状態のストックという特典が付与されている期待感を抱くことができる。 Also, during the RT3 state, "F_Weak Cherip" is determined as an internal winning combination with a high probability (18752/65536) (see FIG. 180). Therefore, when it is possible to shift to the RT3 state, the symbol combination related to the abbreviated name "Weak Cherip" is frequently displayed. From the player's point of view, frequent display of symbol combinations related to the abbreviated name ``Weak Cherip'' gives the player a feeling of anticipation that the RT3 state is in effect, that is, that the ART state stock is provided. As described above, in the pachi-slot machine 1 of the present embodiment, when a specific symbol combination is frequently displayed, one can have a sense of anticipation that the privilege of the stock in the ART state is given.

なお、RT3状態に移行したことに伴いART状態に移行する場合の、ART前兆の開始タイミングは任意である。すなわち、RT3状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態中に任意のゲーム数が経過した時点で遊技状態を通常状態からART前兆に移行することとしてもよく、また、RT3状態からRT0状態に移行した時点で遊技状態を通常状態からART前兆に移行することとしてもよい。 Note that the timing of starting the ART precursor is arbitrary when the state is shifted to the ART state as a result of the shift to the RT3 state. That is, the game state may be shifted from the normal state to the ART omen at the point of transition to the RT3 state, the game state may be shifted from the normal state to the ART omen when an arbitrary number of games has elapsed during the RT3 state, or the game state may be shifted from the normal state to the ART omen at the point of transition from the RT3 state to the RT0 state.

<CZ中の遊技性>
続いて、図210及び図211を参照して、CZ中の遊技の流れについて説明する。
<Playability in CZ>
Next, with reference to FIGS. 210 and 211, the game flow during CZ will be described.

図210(A)に示すように、本実施形態のパチスロ1では、CZ中にART抽籤を行っており、このART抽籤に当籤すると、CZを一時中断してART状態に移行する。そして、その後ART状態が終了すると、中断していたCZを再開し、再びART抽籤を行う。このようにパチスロ1では、CZ中は、CZゲーム数が残っている限りCZとART状態とがループする。 As shown in FIG. 210(A), in pachi-slot 1 of the present embodiment, ART lottery is performed during CZ, and when the ART lottery is won, CZ is temporarily interrupted to shift to ART state. After that, when the ART state ends, the interrupted CZ is resumed, and the ART lottery is performed again. In this way, in Pachi-Slot 1, during CZ, the CZ and ART states loop as long as the number of CZ games remains.

また、CZの最終ゲームにおいてART抽籤に非当籤の場合には、CZは終了することになるが、ART状態のセット数のストック状況によっては、CZの最終ゲーム終了時にストックが残っていることがある。パチスロ1では、CZの最終ゲームにおいてART抽籤に非当籤の場合であっても、ART状態のセット数のストックが有るときは、ストックを1つ放出し、ART状態に遊技状態を移行する。このとき、CZからART状態への移行に伴い、CZの残りゲーム数が最低5ゲーム延長される結果、その後、CZとART状態とがループすることになり、また、ART状態のセット数のストックが残っている限り、CZの最終ゲーム終了時にストックの放出が行われる結果、CZとART状態とがループすることになる。 Also, if the ART lottery is not won in the final game of CZ, the CZ will end, but depending on the stock situation of the number of sets in the ART state, the stock may remain at the end of the final game of CZ. In pachi-slot 1, even if the ART lottery is not won in the final game of CZ, if there is a set number of stocks for the ART state, one stock is released and the game state is shifted to the ART state. At this time, as the number of remaining games in CZ is extended by at least 5 games due to the transition from CZ to ART state, CZ and ART state loop after that, and as long as the set number of stocks in ART state remains, the stock is released at the end of the final game of CZ, resulting in looping between CZ and ART state.

一方で、CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがない場合には、CZが終了し、遊技状態が通常状態に移行する。このとき、本実施形態のパチスロ1では、CZ終了後の通常状態の1ゲーム目に限り、2ゲーム目以降よりも高い確率で当籤するART抽籤(泣きの1回)を行う。このCZ終了後の1ゲーム目に行うART抽籤に当籤すると、ART状態に遊技状態を移行し、非当籤すると、通常状態のまま遊技状態を維持する。また、このCZ終了後の1ゲーム目に行うART抽籤に当籤することによりART状態に移行した場合にも、CZの残りゲーム数が最低5ゲーム延長され、結果、その後、CZとART状態とがループすることになり、また、その後のCZの最終ゲームのストック放出や、泣きの1回のART抽籤が行われる結果、CZとART状態とがループすることになる。 On the other hand, in the final game of CZ, if the ART lottery is not won and the set number of ART state is not in stock, the CZ ends and the game state shifts to the normal state. At this time, in the pachi-slot machine 1 of the present embodiment, only the first game in the normal state after the end of the CZ performs an ART lottery (one cry) that wins with a higher probability than the second and subsequent games. When the ART lottery performed in the first game after the end of the CZ is won, the game state is shifted to the ART state, and when the game is not won, the game state is maintained in the normal state. Also, when the ART lottery performed in the first game after the end of the CZ is won, the number of remaining games of the CZ is extended by at least 5 games, and as a result, the CZ and the ART state are looped.

ここで、上述したように、本実施形態では、通常状態から移行したCZを初当りCZと呼び、CZとART状態とのループ中にART状態から戻った後のCZを継続CZと呼ぶ。続いて、初当りCZの概要と継続CZの概要とについて説明する。 Here, as described above, in this embodiment, the CZ that has shifted from the normal state is called the initial CZ, and the CZ after returning from the ART state during the loop between the CZ and the ART state is called the continued CZ. Next, an outline of the initial CZ and an outline of the continuation CZ will be described.

図210(B)に示すように、初当りCZ中は、CZの残りゲーム数に応じてART状態への移行契機が異なり、初当りCZは、CZの残りゲーム数が1以上の場合の抽籤フェーズAと、CZの残りゲーム数が0である場合の抽籤フェーズBと、から構成される。また、図210(C)に示すように、継続CZは、ART抽籤によるART状態への移行とストックの放出によるART状態への移行という移行契機を有しており、継続CZは、継続CZ中に行う抽籤フェーズAと、CZの残りゲーム数が0である場合の放出フェーズDと、から構成される。 As shown in FIG. 210(B), during the initial winning CZ, the timing of transition to the ART state differs depending on the number of remaining games of CZ, and the initial winning CZ consists of a lottery phase A when the number of remaining games of CZ is 1 or more and a lottery phase B when the number of remaining games of CZ is 0. In addition, as shown in FIG. 210(C), the continuation CZ has the transition to the ART state by the ART lottery and the transition to the ART state by releasing the stock.

なお、CZ終了後の1ゲーム目には泣きの1回のART抽籤が行われるが、この泣きの1回のART抽籤を便宜上、抽籤フェーズCと呼ぶ(抽籤フェーズCは、通常状態中のART抽籤であり、CZを構成するものではない)。 In the first game after the end of CZ, one ART lottery of crying is performed, but for convenience, this one ART lottery of crying is called lottery phase C (lottery phase C is an ART lottery in the normal state and does not constitute CZ).

続いて、図211(D)を参照して、これら各フェーズの概要について説明する。抽籤フェーズA,B,Cは、それぞれ抽籤用フラグなどに基づいてART抽籤を行うフェーズであり、このART抽籤に当籤した場合には、遊技状態がART状態に移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、このART抽籤に非当籤の場合には、CZゲーム数が残っている限りCZが継続し、CZゲーム数が残っていない場合には通常状態に移行する。なお、本実施形態のパチスロ1では、抽籤フェーズC(CZ終了後の泣きの1回)においてART抽籤に当籤した場合にも、CZの残りゲーム数を最低5ゲーム延長(加算)する。その結果、抽籤フェーズCでART抽籤に当籤した場合には、その後、CZとART状態とのループが継続することになる。 Next, an outline of each of these phases will be described with reference to FIG. 211(D). Lottery phases A, B, and C are phases in which ART lottery is performed based on lottery flags and the like, and when the ART lottery is won, the game state shifts to the ART state, and the number of remaining games of CZ is extended (added) by at least 5 games. On the other hand, in the case of non-winning in this ART lottery, CZ continues as long as the number of CZ games remains, and when the number of CZ games does not remain, the state shifts to the normal state. In pachi-slot 1 of the present embodiment, even if the ART lottery is won in the lottery phase C (one cry after the end of CZ), the number of remaining games in CZ is extended (added) by at least 5 games. As a result, when the ART lottery is won in the lottery phase C, the loop between CZ and the ART state continues thereafter.

また、放出フェーズDは、継続CZの最終ゲームにおいてART抽籤に非当籤であり、かつ、ART状態のセット数のストックがある場合に、保有するストックを1つ放出するフェーズである。放出フェーズDでは、ART状態のセット数のストックが残っている場合には、ART状態に遊技状態を移行するとともに、CZの残りゲーム数を最低5ゲーム延長(加算)する。一方で、放出フェーズDにおいて、ART状態のセット数のストックが残っていない場合には(CZの残りゲーム数が0であるため)、次遊技に、泣きの1回の抽籤フェーズCに基づくART抽籤が行われる。 Also, the release phase D is a phase in which one stock is released if the ART lottery is not won in the final game of the continuation CZ and there is a set number of stocks in the ART state. In the release phase D, when the stock of the set number of the ART state remains, the game state is shifted to the ART state, and the number of remaining games of the CZ is extended (added) by at least 5 games. On the other hand, in the release phase D, if the set number of stocks in the ART state does not remain (because the number of remaining games in the CZ is 0), an ART lottery based on the one-time lottery phase C of crying is performed in the next game.

なお、本実施形態のパチスロ1では、抽籤フェーズA,B,Cにおいて一度の当籤でART状態のセット数を複数ストックすることがある。この場合、一つ目のストックのみがART抽籤の当籤に応じて放出され、残りのストックは、放出フェーズDで放出されることになる。 In the pachi-slot 1 of the present embodiment, in the lottery phases A, B, and C, a single winning may stock a plurality of sets in the ART state. In this case, only the first stock will be released according to the winning of the ART lottery, and the rest of the stock will be released in the release phase D.

続いて、図211(E)を参照して、継続CZの種別の決定方法について説明する。上述したようにパチスロ1では、継続CZとして、CZ(ART後)と特殊CZとを有する。主制御回路90は、CZからART状態に移行した際に(より詳細には、ランク決めART中に(図254参照))、当該ART状態から戻った後の継続CZの種別を抽籤する。その結果、特殊CZに非当籤すると、ART状態から戻った後の継続CZがCZ(ART後)となり、特殊CZに当籤すると、ART状態から戻った後の継続CZが特殊CZとなる。 Next, a method for determining the type of continuation CZ will be described with reference to FIG. 211(E). As described above, Pachi-slot 1 has CZ (after ART) and special CZ as continuous CZ. When the main control circuit 90 shifts from the CZ to the ART state (more specifically, during the rank determination ART (see FIG. 254)), the main control circuit 90 draws the type of continued CZ after returning from the ART state. As a result, if the special CZ is not won, the continuation CZ after returning from the ART state becomes CZ (after ART), and if the special CZ is won, the continuation CZ after returning from the ART state becomes the special CZ.

ここで、CZは、CZゲーム数分継続することになるが、特殊CZに当籤し、継続CZが特殊CZになった場合、主制御回路90は、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする。特殊CZ中は、CZ(ART後)よりも高い確率でART抽籤に当籤するため、パチスロ1では、継続CZの種別の抽籤において特殊CZに当籤すると、残りCZゲーム数の価値が上がることになる。 Here, the CZ will continue for the number of CZ games, but when the special CZ is won and the continuation CZ becomes the special CZ, the main control circuit 90 sets the number of remaining CZ games up to that point as the number of remaining CZ games of the special CZ. During the special CZ, the probability of winning the ART lottery is higher than that of the CZ (after ART). Therefore, in Pachi-Slot 1, if the special CZ is won in the lottery of the continuous CZ type, the value of the number of remaining CZ games increases.

なお、特殊CZに当籤した場合の「それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットする」とは、それまでの残りCZゲーム数を特殊CZの残りCZゲーム数としてセットした場合に、それまでの残りCZゲーム数をクリア(0にする)することであってもよく、それまでの残りCZゲーム数を維持しつつ、当該CZゲーム数を特殊CZの残りCZゲーム数としてセットすることであってもよい。前者の場合には、それまでの残りCZゲーム数をクリアされるため、特殊CZ当籤時のCZ全体の残りゲーム数は、特殊CZのCZゲーム数だけになり、後者の場合には、それまでの残りCZゲーム数も維持されるため、特殊CZ当籤時のCZ全体の残りゲーム数は、通常(CZ(ART後))のCZゲーム数と、特殊CZのCZゲーム数との和になる。 When the special CZ is won, "set the number of remaining CZ games up to that point as the number of remaining CZ games of the special CZ" may be, when the number of remaining CZ games up to that point is set as the number of remaining CZ games of the special CZ, the number of remaining CZ games up to that point may be cleared (set to 0), or the number of CZ games may be set as the number of remaining CZ games of the special CZ while maintaining the number of remaining CZ games up to that point. In the former case, since the number of remaining CZ games up to that point is cleared, the number of remaining games for the entire CZ at the time of winning the special CZ is only the number of CZ games for the special CZ.

続いて、図211(F)は、特殊CZ中の流れを示す図である。上述したように、継続CZは、抽籤フェーズAと放出フェーズDとから構成される。CZとART状態とのループ中に一度、特殊CZに移行すると、図211(F)に示すように、その後の特殊CZにおいて抽籤フェーズAのART抽籤に伴いART状態に移行している限りは、継続CZが特殊CZのまま維持される。なお、特殊CZ中に抽籤フェーズAのART抽籤に伴いART状態に移行している場合、CZゲーム数の上乗せ(最低5ゲーム)は、特殊CZの残りゲーム数に対して行われる。 Next, FIG. 211(F) is a diagram showing the flow during special CZ. As described above, the continuation CZ consists of a lottery phase A and a release phase D. Once in the loop of CZ and ART state, once it shifts to special CZ, as shown in FIG. In addition, when transitioning to the ART state due to the ART lottery of the lottery phase A during the special CZ, the number of CZ games added (at least 5 games) is performed for the remaining number of games of the special CZ.

一方で、特殊CZにおいて放出フェーズDのストック放出に伴いART状態に移行した場合には、特殊CZが終了し、継続CZがCZ(ART後)に書き換わる。このように特殊CZ中に放出フェーズDのストック放出に伴いART状態に移行した場合、CZゲーム数の上乗せ(最低5ゲーム)は、通常(CZ(ART後))の残りCZゲーム数に対して行われる。 On the other hand, when the special CZ shifts to the ART state due to the stock release in the release phase D, the special CZ ends and the continuation CZ is rewritten to CZ (after ART). In this way, when transitioning to ART state due to stock release in release phase D during special CZ, the addition of the number of CZ games (minimum 5 games) is performed to the number of remaining CZ games of normal (CZ (after ART)).

<ART中の遊技性>
続いて、図212及び図213を参照して、ART状態中の遊技の流れについて説明する。
<Playability during ART>
Next, the game flow during the ART state will be described with reference to FIGS. 212 and 213. FIG.

図212(A)に示すように、ART状態は、ランク決めARTと通常ARTとEPとから構成される。ランク決めARTは、1ゲームで完結する遊技状態であり、通常ARTは、30ゲームを1セットとする遊技状態であり、EPは、所謂上乗せ特化ゾーンであり、RT4状態に転落するまで継続する遊技状態である。ART状態中は、ARTゲーム数が残っている間、通常ARTからEPへの移行を目指して遊技を行うことになる。一方で、ARTゲーム数を消化してしまうと、遊技状態は、ART状態(通常ART)から継続CZに移行することになる。 As shown in FIG. 212(A), the ART state consists of a ranking ART, a normal ART and an EP. The rank determination ART is a game state in which one game is completed, the normal ART is a game state in which one set consists of 30 games, and the EP is a so-called extra special zone, which is a game state that continues until the player falls to the RT4 state. During the ART state, while the number of ART games remains, the game is played with the aim of shifting from normal ART to EP. On the other hand, when the number of ART games is completed, the game state shifts from the ART state (normal ART) to continuous CZ.

通常ART中は、ART中の抽籤状態として「低確」「高確」「超高確」が設けられており、これらART中の抽籤状態に応じてEPへの移行し易さが制御される。図212(B)に示すように、ART中の抽籤状態は、ランク決めARTにおいて決めるランクに応じて一義的に定まる。ここで、図212(B)を参照して、ART中の抽籤状態、すなわち、ARTのランクの決定方法について説明する。 During normal ART, "low probability", "high probability", and "super high probability" are provided as lottery states during ART, and the easiness of transition to EP is controlled according to these lottery states during ART. As shown in FIG. 212(B), the lottery status during the ART is uniquely determined according to the rank determined in the ranking ART. Here, with reference to FIG. 212(B), the lottery state during ART, that is, the method of determining the rank of ART will be described.

図212(B)に示すように、主制御回路90は、ART抽籤の当籤時にARTのランクを仮決めする。ART当籤時のランクの仮決めは、ART抽籤に当籤した際の抽籤用フラグ(内部当籤役)に基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、高いランクが決定され易くなっている。 As shown in FIG. 212(B), the main control circuit 90 provisionally determines the rank of the ART when the ART lottery is won. The provisional determination of the rank at the time of ART winning is performed based on the lottery flag (internal winning combination) when the ART lottery is won. For example, when the ART lottery is won based on the lottery flag (so-called strong rare combination) with a low probability of being determined as an internal winning combination, a high rank is likely to be determined.

上述のように、本実施形態のパチスロ1では、一度の当籤でART状態のセット数を複数ストックすることがある。主制御回路90は、一度の当籤でART状態のセット数を複数のストックした場合、それぞれのストックに対してランクを決定する。なお、後述するように、主制御回路90は、一つ目のストックについては、ART当籤時の抽籤用フラグに基づいてランクを決定し、二つ目以降のストックについては、抽籤用フラグを用いることなくランクを決定するが、これに限られるものではなく、二つ目以降のストックについても、ART当籤時の抽籤用フラグに基づいてランクを決定することとしてもよい。 As described above, in the pachi-slot machine 1 of the present embodiment, a single winning may stock a plurality of sets in the ART state. The main control circuit 90 determines a rank for each stock when a plurality of ART state sets are stocked in one winning. As will be described later, the main control circuit 90 determines the rank of the first stock based on the lottery flag at the time of winning the ART, and determines the rank of the second and subsequent stocks without using the lottery flag.

ART当籤時にそれぞれのストックに対してランクを決定(仮決め)すると、主制御回路90は、当該ストックの放出時に移行するランク決めARTにおいて、当籤時に仮決めしたランクの昇格抽籤を行い、ARTのランクを確定する。このランクの昇格抽籤は、1ゲームで完結するランク決めART中の抽籤用フラグに基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ(所謂、強レア役)に基づいてART抽籤に当籤した場合には、ランクの昇格が行われ易くなっている。 When a rank is determined (temporarily determined) for each stock at the time of ART winning, a main control circuit 90 performs a promotion lottery for the rank determined temporarily at the time of winning in the rank determining ART which shifts when the stock is released, and determines the rank of the ART. This rank promotion lottery is performed based on the lottery flag in the rank determination ART which is completed in one game, and for example, when the ART lottery is won based on the lottery flag (so-called strong rare combination) with a low probability of being determined as an internal winning combination, the rank is easily promoted.

ランク決めART中の昇格抽籤は、「ランク維持」「ランク+1」「ランク+2」「ランク+3」の何れかが決定され、主制御回路90は、ART当籤時に仮決めしていたランクを昇格抽籤の抽籤結果に応じて更新する。なお、本実施形態では、ランクの最大は「ランク4」であるため、昇格抽籤の結果が「ランク4」以上である場合は「ランク4」とする。 Any one of ``rank maintenance'', ``rank +1'', ``rank +2'', and ``rank +3'' is determined for the promotion lottery during the rank determination ART, and a main control circuit 90 updates the rank provisionally determined at the time of ART winning according to the lottery result of the promotion lottery. In this embodiment, the maximum rank is "rank 4", so if the result of the promotion lottery is "rank 4" or higher, the rank is "rank 4".

このように本実施形態のパチスロ1では、ART当籤時にARTのランクを仮決めしておき、ART状態の開始1ゲーム目(ランク決めART)に、仮決めしたランクからART中のランク(ART中の抽籤状態)を確定させる。言い換えると、本実施形態のパチスロ1では、ART当籤時は、ART中のランクとして幅を持たせたランクを決めておき、その後、ART状態の開始1ゲーム目に幅を持ったランクから具体的なランクを決定する。なお、ランク決めART中の昇格抽籤では、最低でも「ランク維持」が決定されるため、ART当籤時に仮決めされるランクは、本実施形態では、上方向のみの幅を持つことになる。もちろん、昇格抽籤においてランクを下げる抽籤結果(例えば、「ランク-1」など)を採用すれば、ART当籤時に仮決めされるランクに、下方向の幅も持たせることができる。 As described above, in the pachi-slot machine 1 of the present embodiment, the rank of the ART is tentatively determined when the ART is won, and the rank in the ART (lottery state in the ART) is determined from the tentatively determined rank in the first game (rank determination ART) of the ART state. In other words, in the pachi-slot machine 1 of the present embodiment, when an ART is won, a rank with a range is determined as a rank in the ART, and then a specific rank is determined from the range with a range in the first game when the ART state is started. In addition, in the promotion lottery during the rank determination ART, at least "rank maintenance" is determined, so the rank provisionally determined at the time of ART winning has a width only in the upward direction in this embodiment. Of course, if a lottery result that lowers the rank (for example, "rank -1") is adopted in the promotion lottery, the rank tentatively determined at the time of ART winning can have a downward range.

ランク決めART中の昇格抽籤の結果、ART中のランクが確定すると、確定したランクからART中の抽籤状態が一義的に定まる。具体的には、確定したランクが「ランク1」である場合はART中の抽籤状態が「低確」となり、確定したランクが「ランク2」である場合はART中の抽籤状態が「高確」となり、確定したランクが「ランク3」である場合はART中の抽籤状態が「超高確」となり、確定したランクが「ランク4」である場合はART中の抽籤状態が「超高確」、かつ、EPのストックが1つ付与される。なお、確定したランクが「ランク4」である場合には、ランク決めARTの後にEPに移行することになる(図206の移行条件(E1)(E2)又は(E3)参照)。 When the rank in the ART is determined as a result of the promotion lottery during the rank determination ART, the lottery status in the ART is uniquely determined from the determined rank. Specifically, if the confirmed rank is "rank 1", the lottery status during the ART is "low probability"; if the confirmed rank is "rank 2", the lottery status during the ART is "high probability"; is given. If the determined rank is "rank 4", the transition to EP is made after the rank determination ART (see transition conditions (E1), (E2) or (E3) in FIG. 206).

なお、本実施形態のパチスロ1では、ARTのランクや抽籤状態を示唆し、遊技者に対して、その後の遊技(1セットの通常ART)に興味を抱かせることとしている。この点、図212(C)を参照して、ARTのランクや抽籤状態を示唆する演出の概要について説明する。 In Pachi-slot 1 of the present embodiment, the rank of ART and the lottery status are suggested to make the player interested in the subsequent game (one set of normal ART). In this regard, the outline of the effects suggesting the rank of ART and the lottery status will be described with reference to FIG. 212(C).

パチスロ1では、副制御回路200は、ART状態への移行時に武器ランクに応じた武器を表示することで、ART当籤時の幅を持ったランクを示唆する。具体的には、本実施形態では、武器ランクに応じた武器として、武器ランクが高い順に「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像データを有しており、ART当籤時のランクから武器ランクを決定し、当該武器ランクに応じた画像を表示する。なお、ART当籤時のランクと武器ランクとの対応関係の詳細は省略するが、副制御回路200は、ART当籤時のランクに応じた確率で、武器ランクを抽籤し、当籤した武器ランクに応じた映像を表示することで、ART当籤時ランクをART状態への移行時に示唆する。 In Pachi-slot 1, the sub-control circuit 200 suggests a wide range of ranks at the time of ART winning by displaying weapons corresponding to weapon ranks when transitioning to the ART state. Specifically, in the present embodiment, as weapons corresponding to weapon ranks, image data corresponding to "weapon S", "weapon A", "weapon B", "weapon C", and "weapon D" are provided in descending order of weapon rank, the weapon rank is determined from the rank at the time of ART winning, and an image corresponding to the weapon rank is displayed. Although the details of the correspondence relationship between the rank at the time of ART winning and the weapon rank are omitted, the sub-control circuit 200 draws a weapon rank with a probability corresponding to the rank at the time of ART winning, and displays an image corresponding to the winning weapon rank, thereby suggesting the rank at the time of ART winning at the time of transition to the ART state.

例えば、副制御回路200は、ART当籤時に「ランク1」が仮決定されている場合には、武器ランクの低い「武器C」又は「武器D」を高い確率で抽籤し、また、ART当籤時に「ランク4」が仮決定されている場合には、反対に武器ランクの高い「武器S」を高い確率で抽籤する。 For example, when ``rank 1'' is tentatively decided at the time of ART winning, the sub-control circuit 200 draws ``weapon C'' or ``weapon D'' with low weapon rank with high probability, and conversely, when ``rank 4'' is tentatively decided at the time of ART winning, it draws ``weapon S'' with high weapon rank with high probability.

また、図212(C)に示すように、示唆するランクが不明な武器ランク「武器?」及び「武器?」に応じた映像データを設け、ART当籤時のランクを「武器?」で表示する(すなわち、ART当籤時のランクを示唆しない)こととしてもよい。 Also, as shown in FIG. 212(C), image data corresponding to weapon ranks "weapon?"

この点、本実施形態のパチスロ1では、副制御回路200は、ART抽籤に当籤することを契機にART状態に移行(抽籤フェーズA,B,CからART状態に移行)する場合、「武器S」~「武器D」に応じた画像を表示することで、ART当籤時のランクを示唆し、ストックの放出を契機にART状態に移行(放出フェーズDからART状態に移行)する場合は、「武器?」に応じた画像を表示することで、ART当籤時のランクを示唆しない。なお、放出フェーズDで放出されるART状態のストックは、CZ中に一度の当籤で複数ストックがなされた場合の2つ目以降のストックやART状態中のストック抽籤において当籤した分のストック等である。 In this regard, in the pachi-slot machine 1 of the present embodiment, when the sub-control circuit 200 shifts to the ART state (transitions to the ART state from the lottery phases A, B, and C) triggered by winning the ART lottery, the sub-control circuit 200 displays an image corresponding to "weapon S" to "weapon D" to suggest the rank at the time of the ART winning, and shifts to the ART state (shifts from the release phase D to the ART state) triggered by the release of the stock. , by displaying an image corresponding to "weapon?" In addition, the ART state stock released in the release phase D is the stock after the second stock when multiple stocks are made in one winning during CZ, the stock lottery during the ART state, etc.

また、副制御回路200は、ART中の抽籤状態を通常ART中の演出ステージに基づいて示唆する。具体的には、副制御回路200は、抽籤状態が「低確(ランク1)」である場合には、通常ART中の演出ステージとしてステージ1(昼間ステージ)を採用し、抽籤状態が「高確(ランク2)」である場合には、通常ART中の演出ステージとしてステージ2(夕方ステージ)を採用し、抽籤状態が「超高確(ランク3,4)」である場合には、通常ART中の演出ステージとしてステージ3(夜間ステージ)を採用する。 Also, the sub-control circuit 200 suggests the lottery state during ART based on the performance stage during normal ART. Specifically, when the lottery status is "low probability (rank 1)", the sub-control circuit 200 adopts stage 1 (daytime stage) as the production stage during normal ART, when the lottery status is "high probability (rank 2)", adopts stage 2 (evening stage) as the production stage during normal ART, and when the lottery status is "high probability (rank 3, 4)", adopts stage 3 (nighttime stage) as the production stage during normal ART. to adopt.

続いて、図212(D)を参照して、通常ARTからEPへの移行方法について説明する。上述したように、通常ART中は、「3択昇格リプ」が内部当籤役として決定された場合に、正解の押し順(略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが表示される押し順)を報知するナビ高確中と、不正解の押し順(コンビネーション名「C_CUリプ」に係る図柄組合せが表示される押し順)を報知する非ナビ高確中があり、通常ARTのナビ高確中に「3択昇格リプ」が内部当籤役として決定され、かつ、報知される押し順に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、通常ARTからEPに遊技状態が移行する(図206の移行条件(F)参照)。 Next, a method of transition from normal ART to EP will be described with reference to FIG. 212(D). As described above, during normal ART, when "3-choice promotion letter" is determined as an internal winning combination, there is a high-precision navigation medium that informs the correct pushing order (push order in which the symbol combination related to the abbreviation "strong chance slip (RT5 transition pattern)" is displayed) and a non-navigation high-precision medium that informs the incorrect pushing order (push order in which the symbol combination according to the combination name "C_CU label" is displayed). When "three-choice promotion letter" is determined as the internal winning combination and the symbol combination of the abbreviated name "strong chance letter" is displayed according to the pressing order notified, the game state shifts from normal ART to EP (see transition condition (F) in FIG. 206).

ここで、ナビ高確中と非ナビ高確中とは、ナビ高確ゲーム数に基づき制御される。具体的には、主制御回路90は、通常ART中にART中の抽籤状態及び抽籤用フラグに応じてナビ高確ゲーム数の付与抽籤(獲得抽籤)を行っており(後述の図241参照)、この抽籤でナビ高確ゲーム数が付与されると、付与されたゲーム数の間、ナビ高確中になる。なお、ナビ高確ゲーム数は、ナビ高確中の遊技毎に1減算され、ナビ高確ゲーム数が0になると、非ナビ高確中になる。 Here, during navigation high probability and non-navi high probability are controlled based on the number of navigation high probability games. Specifically, the main control circuit 90 performs a lottery (acquisition lottery) for the number of high-probability navigation games during the normal ART according to the lottery state and the lottery flag during the ART (see FIG. 241 described later). Note that the number of high-navigation accuracy games is decremented by 1 for each game in which the navigation is high-accuracy, and when the number of navigation high-accuracy games becomes 0, the navigation high-accuracy game number becomes non-navigation high accuracy.

ここで、通常ARTの期間もナビ高確中の期間もともにゲーム数により管理されるため、通常ARTの終了時にナビ高確ゲーム数が残っている場合がある。例えば、通常ARTの残りゲーム数が3ゲームのときに、ナビ高確ゲーム数として5ゲームが付与されると、通常ARTの終了後にナビ高確ゲーム数が2ゲーム残っている。パチスロ1では、このような場合に、ナビ高確ゲーム数を、通常ARTから継続CZに持ち越すことがある。すなわち、継続CZ中もナビ高確中になることがある。このようなナビ高確中の持ち越しや、ナビ高確ゲーム数の管理方法の詳細は、後述する。 Here, since both the period of the normal ART and the period of the high-precision navigation are managed by the number of games, the number of high-precision navigation games may remain at the end of the normal ART. For example, when the number of remaining games of normal ART is 3 games, if 5 games are given as the number of high-precision navigation games, 2 games remain as the number of high-precision navigation games after the end of normal ART. In Pachi-slot 1, in such a case, the number of high-precision navigation games may be carried over from normal ART to continuous CZ. In other words, there is a case where the navigation is high during continuous CZ. The details of how to carry over such navigation high accuracy and how to manage the number of navigation high accuracy games will be described later.

続いて、図213(E)を参照して、EP中の遊技の流れについて説明する。図213(E)に示すように、EP中は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、ART状態のセット数が付与(ストック)され、また、抽籤用フラグが「フェイク7」である場合は、ART状態のセット数が付与されない(なお、他の抽籤フラグの場合、ART抽籤を行い、その結果に基づきART状態のセット数を付与する(後述の図231参照))。ここで、EPは、RT5状態であり、RT5状態では、他のRT状態に比べて高い確率で抽籤用フラグが「7揃い」又は「BAR揃い」となるため(言い換えると「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高いため(図180参照))、EP中は、ART状態のセット数がストックされ易い状態である。 Next, the game flow during the EP will be described with reference to FIG. 213(E). As shown in FIG. 213(E), during the EP, when the lottery flag is "7 matching" or "BAR matching", the number of ART state sets is given (stocked), and when the lottery flag is "Fake 7", the number of ART state sets is not given (In the case of other lottery flags, an ART lottery is performed and the number of ART state sets is given based on the result (see FIG. 231 described later). )). Here, the EP is in the RT5 state, and in the RT5 state, the lottery flags are "7 match" or "BAR match" at a higher probability than in other RT states (in other words, the probability that "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" are determined as internal winning combinations is high (see FIG. 180)), so the number of sets in the ART state is likely to be stocked during the EP.

また、EP中は、転落モードによりEPから通常ARTへの転落が管理され、転落モード「保証なし」時は、「6択転落リプ」の当籤時に自力で正解の押し順を当てなければ、(RT状態がRT4状態に転落してしまう結果)EPから通常ARTに遊技状態が移行してしまう。一方で、転落モード「ショート」又は「ロング」時は、「6択転落リプ」の当籤時に正解の押し順が報知されるため、通常ARTに転落することなくEPが継続する。 Also, during the EP, the fall from the EP to the normal ART is managed by the fall mode, and in the fall mode ``no guarantee'', the game state shifts from the EP to the normal ART (resulting in the fall from the RT state to the RT4 state) if the correct pushing order is not guessed by itself when the ``6-choice fall reply'' is won. On the other hand, in the falling mode "Short" or "Long", the correct pushing order is notified when the "6-choice falling reply" is won, so the EP continues without falling to the normal ART.

後述するように、転落モード「ショート」又は「ロング」は、抽籤用フラグが「7揃い」「BAR揃い」又は「フェイク7」である場合に、転落モード「保証なし」に移行することがあり、その他の抽籤用フラグである場合には、転落モード「保証なし」に移行することはない(後述の図245参照)。ただし、EP中に抽籤用フラグが一度「7揃い」又は「BAR揃い」となるまでは、転落モード「保証なし」に移行することはない(すなわち、EPに移行すると、抽籤用フラグ「7揃い」又は「BAR揃い」に基づくART状態のストックの付与が少なくとも一度は行われる)。また、後述するように、転落モードは、所謂レア役や転落モード「保証なし」時の自力の押し順正解時に昇格することもある(後述の図245参照)。 As will be described later, the fall mode "short" or "long" may shift to the fall mode "no guarantee" when the lottery flag is "7 match", "bar match", or "fake 7", and in the case of other lottery flags, the fall mode "no guarantee" (see FIG. 245 described later). However, until the lottery flag becomes "7 aligned" or "BAR aligned" once during the EP, the falling mode will not shift to "no guarantee" (that is, when transitioning to the EP, the stock in the ART state based on the lottery flag "7 aligned" or "BAR aligned" will be given at least once). In addition, as will be described later, the fall mode may be promoted when a so-called rare combination or a correct pushing order in the fall mode "no guarantee" is performed (see FIG. 245 described later).

<BB中の遊技性>
続いて、図214を参照して、BB中の遊技の流れについて説明する。図214に示すように、BB中において主制御回路90は、抽籤用フラグが「7揃い」又は「BAR揃い」である場合に、各種ストックを付与し、また、抽籤用フラグが「ベルはずれA」又は「ベルはずれB」である場合に各種抽籤を行い、当籤すると各種ストックを付与し、非当籤するとストックを付与しない。なお、抽籤用フラグ「7揃い」又は「BAR揃い」に基づく各種ストックの付与は、CBB中に行い、また、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤は、NBB中に行う。また、主制御回路90は、BB中に規定枚数のメダルが払い出されると、BBを終了する。
<Playability during BB>
Next, with reference to FIG. 214, the game flow during BB will be described. As shown in FIG. 214, in the BB, the main control circuit 90 provides various stocks when the lottery flag is "7 aligned" or "BAR aligned", and performs various lotteries when the lottery flag is "Bell lost A" or "Bell failed B". Various stocks based on the lottery flag "7 match" or "BAR match" are given during CBB, and various lotteries based on the lottery flag "Bell off A" or "Bell off B" are performed during NBB. Further, the main control circuit 90 ends the BB when the prescribed number of medals is paid out during the BB.

ここで、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づく各種抽籤の種別、及び、抽籤用フラグ「7揃い」又は「BAR揃い」に基づき付与するストックの種別は、状態に応じて異なる。具体的には、主制御回路90は、通常BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきCZ抽籤及びART抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数を付与(ストック)する。また、主制御回路90は、ART中BB(図206参照)中は、抽籤用フラグ「ベルはずれA」又は「ベルはずれB」に基づきART抽籤及びEPの付与抽籤を行い、また、抽籤用フラグ「7揃い」又は「BAR揃い」に基づきART状態のセット数及びEPを付与(ストック)する(後述の図247参照)。なお、ART中BBにおいて、EPが付与された場合には、BB終了後にART準備中(及び必要に応じてランク決めART)を経由して、EP準備中に移行する。 Here, the types of various lotteries based on the lottery flags "Bell Missed A" or "Bell Missed B" and the types of stock given based on the lottery flags "7 sets" or "BAR sets" differ depending on the state. Specifically, during the normal BB (see FIG. 206), the main control circuit 90 performs CZ lottery and ART lottery based on the lottery flag “Bell Missed A” or “Bell Missed B”, and gives (stocks) the set number of ART states based on the lottery flag “7 aligned” or “BAR aligned”. In addition, during BB during ART (see FIG. 206), the main control circuit 90 performs ART lottery and lottery to give EP based on the lottery flag “Bell Missed A” or “Bell Missed B”, and gives (stocks) the number of sets of ART state and EP based on the lottery flag “7 aligned” or “BAR aligned” (see FIG. 247 described later). In addition, when EP is granted in BB during ART, after the BB ends, the game moves to EP preparation via ART preparation (and rank determination ART as necessary).

<各種データテーブル>
続いて、図215~図247を参照して、メインROM102に記憶される各種のデータテーブルについて説明する。なお、主制御回路90は、0~255の範囲の乱数値(すなわち、確率分母256)を用いて以下に示すデータテーブルを用いた抽籤を行う。
<Various data tables>
Next, various data tables stored in the main ROM 102 will be described with reference to FIGS. 215 to 247. FIG. The main control circuit 90 uses a random number in the range of 0 to 255 (that is, the probability denominator 256) to conduct a lottery using the data table shown below.

[モード移行抽籤テーブル]
図215は、通常状態中のモードを決定するために用いるモード移行抽籤テーブルである。上述したように通常状態中は、抽籤用フラグが「ベル」である場合に現在のモードに基づきCZ抽籤を行う(図209(A-1)参照)。モード移行抽籤テーブルは、CZ抽籤に用いる通常状態中のモードを決定するためのテーブルであり、図215(A)は、NBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(B)は、CBBの終了時にモードを決定するためのモード移行抽籤テーブルであり、図215(C)は、ART状態に移行することなく終了した初当りCZの終了(初当りCZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(D)は、継続CZの終了(継続CZから通常状態に移行)時にモードを決定するためのモード移行抽籤テーブルであり、図215(E)は、設定変更時にモードを決定するためのモード移行抽籤テーブルである。
[Mode transition lottery table]
FIG. 215 is a mode transition lottery table used to determine the mode in the normal state. As described above, during the normal state, the CZ lottery is performed based on the current mode when the lottery flag is "bell" (see FIG. 209(A-1)). 215A is a mode transition lottery table for determining the mode at the end of NBB, FIG. 215B is a mode transition lottery table for determining the mode at the end of CBB, and FIG. FIG. 215D is a mode transition lottery table for determining the mode when the continuous CZ is terminated (shifted from the continuous CZ to the normal state), and FIG. 215E is a mode transition lottery table for determining the mode when the setting is changed.

モード移行抽籤テーブルは、移行先のモード(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、モード移行抽籤テーブルを参照して、移行先のモードを決定する。なお、NBB、CBB又は初当りCZの終了時は、移行前のモードに応じて移行先のモードを決定し、継続CZの終了時又は設定変更時は、移行前のモードに関係なく移行先のモードを決定する。 The mode transition lottery table defines lottery value information for determining the destination mode (lottery result). The main control circuit 90 refers to the mode transition lottery table and determines the transition destination mode. At the end of NBB, CBB or initial winning CZ, the destination mode is determined according to the mode before transition, and at the time of termination of continuation CZ or setting change, the destination mode is determined regardless of the mode before transition.

[状態移行抽籤テーブル]
図216及び図217は、通常状態中の抽籤状態を決定するために用いる状態移行抽籤テーブルである。通常状態中は、抽籤用フラグが「ベル」以外である場合に現在の抽籤状態及び抽籤用フラグに基づきCZ抽籤を行う(図209(A-2)参照)。状態移行抽籤テーブルは、CZ抽籤に用いる通常状態中の抽籤状態を決定するためのテーブルであり、図216(A)は、現在の抽籤状態が「低確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図216(B)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10未満である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図216(C)は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が10以上である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(D)は、現在の抽籤状態が「超高確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。また、図217(E)は、BB終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(F)は、設定変更時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図217(G)は、CZ終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。
[State transition lottery table]
216 and 217 are state transition lottery tables used to determine the lottery state in the normal state. During the normal state, if the lottery flag is other than "bell", the CZ lottery is performed based on the current lottery state and the lottery flag (see FIG. 209 (A-2)). The state transition lottery table is a table for determining the lottery state in the normal state used for the CZ lottery. FIG. 216A is a state transition lottery table for determining the destination lottery state when the current lottery state is "low probability", and FIG. FIG. 216(C) is a state transition lottery table for determining the lottery state of the transition destination when the current lottery state is "high probability" and the number of high-guarantee token games to be described later is 10 or more, and FIG. It is a state transition lottery table for determining the state. FIG. 217(E) is a state transition lottery table for determining the lottery state of the transition destination when BB ends, FIG. 217(F) is a state transition lottery table for determining the lottery state of the transition destination when the setting is changed, and FIG. 217(G) is a state transition lottery table for determining the lottery state of the transition destination when CZ ends.

状態移行抽籤テーブルは、移行先の抽籤状態(抽籤結果)を決定するための抽籤値の情報を規定する。主制御回路90は、状態移行抽籤テーブルを参照して、移行先の抽籤状態を決定する。なお、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合、後述する高確保証ゲーム数抽籤テーブル(後述の図218)を参照して、高確保証ゲーム数が付与される。この高確保証ゲーム数が「1」以上である場合、図216(B)に示す状態移行抽籤テーブルにおいて、移行先の抽籤状態として「低確」が決定されても、抽籤状態は移行せずに「高確」のまま維持される。一方で、移行先の抽籤状態として「高確保証なし」が決定された場合には、移行先の抽籤状態は「高確」になるものの、高確保証ゲーム数は付与されない。 The state transition lottery table defines lottery value information for determining the destination lottery state (lottery result). The main control circuit 90 refers to the state transition lottery table and determines the lottery state of the transition destination. When "high probability A" or "high probability B" is determined as the lottery state of the transition destination, a high guarantee token game number lottery table (see later FIG. 218) is referred to, and a high guarantee token game number is awarded. When the number of games of the high guarantee certificate is '1' or more, even if 'low probability' is determined as the lottery state of the transition destination in the state transition lottery table shown in FIG. On the other hand, when "no high security certificate" is determined as the lottery status of the transition destination, the lottery status of the migration destination becomes "high probability", but the number of high security token games is not awarded.

また、高確保証ゲーム数が残っている状態で移行先の抽籤状態として「超高確」が決定された場合、高確保証ゲーム数は、クリア(0にする)こととしてもよく、また、保持することとしてもよい。なお、図217(D)に示す「超高確」時用の状態移行抽籤テーブルによると、移行先の抽籤状態として「低確」が決定されることがあるが、高確保証ゲーム数を保持する場合には、移行前の「超高確」から移行先の抽籤状態として「低確」が決定されても、「低確」に移行させることなく「超高確」のまま維持することとしてもよく、また、「低確」の代わりに「高確」に移行させることとしてもよい。 In addition, when ``super high probability'' is determined as the lottery state of the transition destination while the high security certificate game count remains, the high security certificate game count may be cleared (set to 0) or held. In addition, according to the state transition lottery table for "ultra high probability" shown in FIG. 217 (D), "low probability" may be determined as the lottery state of the transition destination, but when the number of games of the high guarantee certificate is retained, even if "low probability" is determined as the lottery status of the transition destination from "ultra high probability" before the transition, it may be maintained as "super high probability" without shifting to "low probability", or "high probability" instead of "low probability". It may be transferred.

図216(A)~図217(D)を参照すると、通常状態中に毎ゲーム参照される状態移行抽籤テーブルでは、移行前の抽籤状態と抽籤用フラグとに基づいて移行先の抽籤状態が決定され、また、他の遊技状態から通常状態に移行した時などに参照される状態移行抽籤テーブル(図217(E)~(G))では、抽籤用フラグを用いることなく移行先の抽籤状態が決定される。 216(A) to 217(D), in the state transition lottery table referred to every game during the normal state, the lottery state to be shifted to is determined based on the lottery state before transition and the lottery flag. is determined.

[高確保証ゲーム数抽籤テーブル]
図218は、移行先の抽籤状態として「高確A」又は「高確B」が決定された場合に、高確保証ゲーム数を決定するために用いる高確保証ゲーム数抽籤テーブルである。高確保証ゲーム数抽籤テーブルは、移行先の抽籤状態として決定された高確の種別毎に、付与する高確保証ゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、移行先の抽籤状態として「高確A」又は「高確B」を決定すると、高確保証ゲーム数抽籤テーブルを参照して、高確保証ゲーム数を決定し、付与する。
[Lottery table for the number of games with a high security certificate]
FIG. 218 is a high security certificate game number lottery table used to determine the number of high security certificate games when "high probability A" or "high probability B" is determined as the destination lottery state. The high security certificate game number lottery table defines lottery value information for the lottery result of the high security certificate game number to be given for each high probability type determined as the destination lottery state. When the main control circuit 90 determines "high probability A" or "high probability B" as the destination lottery state, the main control circuit 90 refers to the high assurance token game number lottery table to determine and award the number of high assurance token games.

[モード別CZ抽籤テーブル]
図219は、通常状態中にモードに基づき行うCZ抽籤に用いるモード別CZ抽籤テーブルである。モード別CZ抽籤テーブルは、現在のモード毎に、CZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態において抽籤用フラグが「ベル」である場合、モード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。
[CZ lottery table by mode]
FIG. 219 is a mode-specific CZ lottery table used for mode-based CZ lottery during the normal state. The mode-specific CZ lottery table defines lottery value information for the lottery results of the CZ lottery for each current mode. When the lottery flag is "Bell" in the normal state, the main control circuit 90 refers to the mode-specific CZ lottery table, performs the CZ lottery based on the current mode, and shifts the game state to CZ (via the CZ precursor) when the CZ lottery is won. In addition, when the ART lottery in the normal state performed in the same game is won, the CZ lottery is not performed.

[BB当籤時状態別CZ抽籤テーブル及び状態別CZ抽籤テーブル]
続いて、図220及び図221は、通常状態中に抽籤状態に基づき行うCZ抽籤に用いる状態別CZ抽籤テーブルであり、図220は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してCZ抽籤を行うためのBB当籤時状態別CZ抽籤テーブルであり、図221は、通常状態中のBB非当籤時に抽籤用フラグを参照してCZ抽籤を行うための状態別CZ抽籤テーブルである。
[CZ lottery table by status and CZ lottery table by status at the time of BB winning]
Next, FIGS. 220 and 221 are CZ lottery tables by state used for CZ lottery performed based on the lottery state during the normal state. FIG. 220 is a CZ lottery table by state at the time of BB winning for performing the CZ lottery with reference to the lottery flag corresponding to the winning combination that overlaps with the BB when the BB is won during the normal state, and FIG. is a state-specific CZ lottery table for performing a CZ lottery with reference to the lottery flag when the BB is not won in the normal state.

BB当籤時状態別CZ抽籤テーブル及び状態別CZ抽籤テーブルは、現在の抽籤状態毎に設けられ、抽籤用フラグ毎にCZ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態中に現在の抽籤状態及び抽籤用フラグに基づいてCZ抽籤を行い、このCZ抽籤に当籤した場合には、遊技状態を(CZ前兆を介して)CZに移行させる。なお、同遊技において行う通常状態中のART抽籤に当籤している場合には、CZ抽籤は行わない。 The CZ lottery table by state and the CZ lottery table by state at the time of BB lottery are provided for each current lottery state, and define lottery value information for the lottery result of the CZ lottery for each lottery flag. The main control circuit 90 performs a CZ lottery during the normal state based on the current lottery state and the lottery flag, and when the CZ lottery is won, shifts the game state to CZ (via the CZ precursor). In addition, when the ART lottery in the normal state performed in the same game is won, the CZ lottery is not performed.

[CZ前兆ゲーム数抽籤テーブル]
続いて、図222は、通常状態中のCZ抽籤に当籤した際に、通常状態からCZに移行するまでの期間(CZ前兆ゲーム数)を抽籤するために用いるCZ前兆ゲーム数抽籤テーブルである。CZ前兆ゲーム数抽籤テーブルは、CZ抽籤に当籤した際のBB当籤の有無に応じてCZ前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にCZ抽籤に当籤すると、CZ前兆ゲーム数の抽籤を行い、当籤したCZ前兆ゲーム数をセットし、遊技状態をCZ前兆に移行する。
[CZ omen game number lottery table]
Next, FIG. 222 is a CZ predictive game number lottery table used to determine the period (the number of CZ predictive games) from the normal state to the CZ transition from the normal state when the CZ lottery in the normal state is won. The number-of-CZ-prediction-games lottery table defines lottery value information for the range (lottery result) of the number of CZ precursor games according to the presence or absence of a BB win when the CZ lottery is won. When the CZ lottery is won in the normal state, the main control circuit 90 performs lottery for the number of CZ precursor games, sets the number of CZ precursor games that won, and shifts the game state to the CZ precursor.

なお、CZ前兆ゲーム数抽籤テーブルでは、CZ前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にCZ前兆ゲーム数を決定する。また、BB当籤時にCZ抽籤に当籤していた場合には、主制御回路90は、BBの終了後に当籤したCZ前兆ゲーム数をセットする。すなわち、通常状態中にCZ抽籤に当籤し、かつ、CZ前兆ゲーム数として「1」以上が決定された場合、BB非当籤時のCZ当籤時は、その後、通常状態からCZ前兆に遊技状態を移行し、また、BB当籤時のCZ当籤時は、その後、BBが終了した後にCZ前兆に遊技状態を移行する。 In the CZ predictive game number lottery table, the lottery result of the CZ predictive game number has a certain range, but the main control circuit 90 equally determines the CZ predictive game number within the winning range. Further, when the CZ lottery is won at the time of the BB winning, the main control circuit 90 sets the number of CZ precursor games won after the BB is finished. That is, when the CZ lottery is won during the normal state and the number of CZ precursor games is determined to be "1" or more, the game state is shifted from the normal state to the CZ precursor when the CZ is won when the BB is not won, and when the CZ is won when the BB is won, the game state is transferred to the CZ precursor after the BB is finished.

[BB当籤時ART抽籤テーブル及び通常時ART抽籤テーブル]
続いて、図223及び図224は、通常状態中に抽籤用フラグ等に基づき行うART抽籤に用いるART抽籤テーブルであり、図223は、通常状態中のBB当籤時にBBと重複して当籤した当籤役に応じた抽籤用フラグを参照してART抽籤を行うためのBB当籤時ART抽籤テーブルであり、図224は、通常状態中のBB非当籤時に抽籤用フラグを参照してART抽籤を行うための通常時ART抽籤テーブルである。
[ART lottery table for BB winning and normal ART lottery table]
Next, FIGS. 223 and 224 are ART lottery tables used for ART lottery performed based on the lottery flags and the like during the normal state. FIG. 223 is a BB lottery ART lottery table for performing ART lottery with reference to the lottery flag corresponding to the winning combination that was won in duplicate with the BB during the BB lottery during the normal state. This is a normal-time ART lottery table for performing an ART lottery with reference to the lottery flag when the BB is not won in the normal state.

なお、BB当籤時は、NBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図223(A)に示すBB当籤時ART抽籤テーブルが参照され、また、CBB当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図223(B)に示すBB当籤時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」「ART前兆中」の何れかである場合に、BB(CBB又はNBB)の種別に関わらず、図223(C)に示すBB当籤時ART抽籤テーブルが参照される。 223(A) is referenced when the BB win is NBB and the lottery status is "normal" or "high probability". Also, when the lottery state is "very high probability" or the game state is either "CZ omen" or "ART omen", regardless of the type of BB (CBB or NBB), the ART lottery table at the time of BB winning shown in FIG.

また、BB非当籤時は、抽籤状態が「通常」又は「高確」である場合に、図224(A)に示す通常時ART抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「CZ前兆」「ART前兆中」の何れかである場合には、図224(B)に示す通常時ART抽籤テーブルが参照され、また、通常フラグ間中は、図224(C)に示す通常時ART抽籤テーブルが参照される。 When the BB is not won, the normal ART lottery table shown in FIG. 224A is referred to when the lottery status is "normal" or "high probability", and the normal ART lottery table shown in FIG. The normal ART lottery table shown in FIG. 224(C) is referred to.

BB当籤時状態別CZ抽籤テーブル及び状態別CZ抽籤テーブルは、現在の抽籤状態や遊技状態毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常状態中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(ART前兆を介して)ART状態に移行させる。 The state-specific CZ lottery table and the state-specific CZ lottery table at the time of BB winning are provided for each current lottery state and game state, and define lottery value information for the lottery result of the ART lottery for each lottery flag. The main control circuit 90 performs an ART lottery based on the lottery flag or the like during the normal state, and when the ART lottery is won, the game state is shifted to the ART state (via the ART sign).

[ART前兆ゲーム数抽籤テーブル]
続いて、図225は、通常状態中のART抽籤に当籤した際に、通常状態からART状態に移行するまでの期間(ART前兆ゲーム数)を抽籤するために用いるART前兆ゲーム数抽籤テーブルである。ART前兆ゲーム数抽籤テーブルは、ART前兆ゲーム数の範囲(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、通常状態中にART抽籤に当籤すると、ART前兆ゲーム数の抽籤を行い、当籤したART前兆ゲーム数をセットし、遊技状態をART前兆に移行する。
[ART precursor game number lottery table]
Next, FIG. 225 is an ART precursor game number lottery table used for lottery for the period (the number of ART precursor games) from the normal state to the ART state when the ART lottery in the normal state is won. The number-of-ART-prediction-games lottery table defines lottery value information for the range of the number of ART precursor games (lottery results). When the ART lottery is won during the normal state, the main control circuit 90 performs lottery for the number of ART precursor games, sets the number of the won ART precursor games, and shifts the game state to the ART precursor.

なお、ART前兆ゲーム数抽籤テーブルでは、ART前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路90は、当籤した範囲の中から均等にART前兆ゲーム数を決定する。なお、BB当籤時や通常フラグ間中にART抽籤に当籤した場合には、遊技状態がART中フラグ間に移行し、ART中BB終了後にART準備中に移行することから(図206参照)、この場合、主制御回路90は、ART前兆ゲーム数を抽籤しない。すなわち、主制御回路90は、図224(A)(B)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合に、ART前兆ゲーム数を抽籤し、図223(A)~(C)に示すBB当籤時ART抽籤テーブル、及び図224(C)に示す通常時ART抽籤テーブルを用いたART抽籤に当籤した場合には、ART前兆ゲーム数を抽籤しない。 In the ART precursor game number lottery table, the lottery result of the ART precursor game number has a certain range. When the ART lottery is won at the time of the BB winning or during the normal flag period, the game state shifts between the ART flags and shifts to the ART preparation state after the ART during BB ends (see FIG. 206). That is, when the main control circuit 90 wins the ART lottery using the normal ART lottery table shown in FIGS. 224(A) and (B), the main control circuit 90 draws the number of ART precursor games, and wins the ART lottery using the BB winning ART lottery table shown in FIGS. 223(A) to (C) and the normal ART lottery table shown in FIG. If so, the number of ART precursor games is not determined by lottery.

[CZ中ART抽籤テーブル]
続いて、図226及び図227は、CZ中のART抽籤に用いるCZ中ART抽籤テーブルである。図226(A)は、初当りCZ、かつ、CZの残りゲーム数が1以上である場合に参照されるCZ中ART抽籤テーブルであり、図226(B)は、初当りCZ、かつ、CZの残りゲーム数が0である場合に参照されるCZ中ART抽籤テーブルであり、図226(C)は、初当りCZの終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、初当りCZの終了の次遊技は、詳細には通常状態中である)である。また、図226(D)は、CZ(ART後)、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図227(E)は、CZ(ART後)、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図227(F)は、CZ(ART後)の終了の次遊技(泣きの1回)に参照されるCZ中ART抽籤テーブル(なお、CZ(ART後)の終了の次遊技は、詳細には通常状態中である)であり、図227(G)は、特殊CZ、かつ、非ナビ高確時に参照されるCZ中ART抽籤テーブルであり、図227(H)は、特殊CZ、かつ、ナビ高確時に参照されるCZ中ART抽籤テーブルである。
[CZ medium ART lottery table]
226 and 227 are CZ ART lottery tables used for CZ ART lottery. Fig. 226(A) is a CZ ART lottery table referred to when the first hit CZ and the number of remaining CZ games is 1 or more, Fig. 226(B) is a CZ ART lottery table referred to when the first hit CZ and the number of remaining CZ games is 0, and Fig. 226(C) is a CZ A in the next game after the end of the first CZ (one cry) It is an RT lottery table (more specifically, the next game after the end of the first hit CZ is in the normal state). In addition, FIG. 226(D) is CZ (after ART) and CZ ART lottery table referenced when non-navi high accuracy, FIG. 227(E) is CZ (after ART) and CZ ART lottery table referenced when navigation is high accuracy, FIG. 227(G) is a CZ medium ART lottery table that is referred to when special CZ and non-navigation is high, and FIG.

CZ中ART抽籤テーブルは、CZの種別など毎に設けられ、抽籤用フラグ毎にART抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、CZ中に抽籤用フラグ等に基づいてART抽籤を行い、このART抽籤に当籤した場合には、遊技状態を(必要に応じてART準備中を介して)ART状態に移行させる。なお、CZ中のBB当籤時は、図226及び図227に示すCZ中ART抽籤テーブルではなく、後述のART中BB当籤時ストック抽籤テーブル(図231(D))を参照して、ART抽籤(必ず当籤)を行う。 The CZ ART lottery table is provided for each type of CZ and defines lottery value information for the lottery result of the ART lottery for each lottery flag. The main control circuit 90 performs an ART lottery based on a lottery flag or the like during CZ, and when the ART lottery is won, shifts the game state to the ART state (via ART preparation as necessary). When BB is won during CZ, ART lottery (always winning) is performed by referring to a stock lottery table (FIG. 231(D)) when BB is won during ART, instead of the ART lottery table during CZ shown in FIGS.

[ART中ストック抽籤テーブル]
続いて、図228~図230は、ART状態中に行うART状態のセット数の上乗せ抽籤に用いるART中ストック抽籤テーブルである。図228(A)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図228(B)は、通常ART、かつ、ART中の抽籤状態「低確」又は「高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルであり、図228(C)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図228(D)は、通常ART、かつ、ART中の抽籤状態「超高確」、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図229(E)は、EP中、かつ、転落モード「保証なし」時に参照されるART中ストック抽籤テーブルであり、図229(F)は、EP中、かつ、転落モード「ショート」時に参照されるART中ストック抽籤テーブルであり、図229(G)は、EP中、かつ、転落モード「ロング」時に参照されるART中ストック抽籤テーブルである。また、図230(H)は、ランク決めART又はEP準備中、かつ、非ナビ高確中に参照されるART中ストック抽籤テーブルであり、図230(I)は、ランク決めART又はEP準備中、かつ、ナビ高確中に参照されるART中ストック抽籤テーブルである。また、図230(J)は、ART準備中に参照されるART中ストック抽籤テーブルであり、図230(K)は、ART中フラグ間に参照されるART中ストック抽籤テーブルである。
[Stock lottery table during ART]
Next, FIGS. 228 to 230 are stock lottery tables during ART used for the lottery for adding the number of sets in the ART state during the ART state. Fig. 228(A) is a stock lottery table in ART referred to during normal ART and lottery status "low probability" or "high probability" during ART and non-navigation high probability; 228(D) is an ART stock lottery table referred to during normal ART and during ART lottery state "super high probability" and navigation high probability. Also, FIG. 229(E) is an ART stock lottery table referenced during EP and fall mode "no guarantee", FIG. 229(F) is an ART stock lottery table referenced during EP and fall mode "short", and FIG. 229(G) is an ART stock lottery table referenced during EP and fall mode "long". In addition, FIG. 230(H) is an ART-in-stock lottery table that is referred to during rank-determining ART or EP preparation and non-navigation-assured, and FIG. FIG. 230(J) is an ART stock lottery table referenced during ART preparation, and FIG. 230(K) is an ART stock lottery table referenced between ART in-progress flags.

ART中ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The ART-in-stock lottery table is provided for each current gaming state, and defines lottery value information for the lottery result of the lottery with the set number of the ART state for each lottery flag. The main control circuit 90 performs an additional lottery based on the lottery flag or the like during the corresponding game state, and when the ART lottery is won, the set number of the ART state is increased by a predetermined number.

[ART中BB当籤時ストック抽籤テーブル]
続いて、図231は、ART状態中のBB当籤時に行うART状態のセット数の上乗せ抽籤に用いるART中BB当籤時ストック抽籤テーブルである。図231(A)は、通常ART中の抽籤状態「低確」若しくは「高確」時、又は、EP中の転落モード「保証なし」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図231(B)は、通常ART中の抽籤状態「超高確」時、又は、EP中の転落モード「ショート」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図231(C)は、ランク決めART中、又は、EP準備中に参照されるART中BB当籤時ストック抽籤テーブルであり、図231(D)は、CZ若しくはCZ終了の次遊技、又は、EP中の転落モード「ロング」時に参照されるART中BB当籤時ストック抽籤テーブルであり、図231(E)は、ART準備中に参照されるART中BB当籤時ストック抽籤テーブルである。
[Stock lottery table when winning BB during ART]
Next, FIG. 231 is a stock lottery table at the time of BB winning during ART used for the lottery for adding the set number of the ART state, which is performed at the time of BB winning during ART. FIG. 231(A) is the stock lottery table during BB winning during normal ART, which is referred to when the lottery state is "low probability" or "high probability" during normal ART, or when the falling mode is "no guarantee" during EP, and FIG. 231(C) is a stock lottery table at the time of BB winning during rank determination ART or during EP preparation, which is referred to during ART preparation; FIG. It is a lottery table.

ART中BB当籤時ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にART状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このART抽籤に当籤した場合には、ART状態のセット数を所定数だけ上乗せする。 The stock lottery table for BB winning during ART is provided for each current game state, etc., and defines lottery value information for the lottery result of the lottery with the set number of the ART state for each lottery flag. The main control circuit 90 performs an additional lottery based on the lottery flag or the like during the corresponding game state, and when the ART lottery is won, the set number of the ART state is increased by a predetermined number.

[ART当籤時ストック数抽籤テーブル]
続いて、図232は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合(すなわち、ART当籤時)に、付与するART状態のセット数を抽籤するために用いるART当籤時ストック数抽籤テーブルである。ART当籤時ストック数抽籤テーブルは、ART当籤時の当籤契機毎に、付与するART状態のセット数についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に対応する当籤契機に基づいてART状態のセット数を抽籤し、当籤したセット数を付与する。
[Art winning stock number lottery table]
Next, FIG. 232 is an ART lottery stock number lottery table used to lottery the number of sets of ART states to be given when an ART lottery or a lottery to add the number of sets of ART states is won (that is, at the time of ART winning). The ART winning stock number lottery table defines lottery value information for the number of sets of ART states to be given for each winning opportunity at the time of ART winning. The main control circuit 90 randomly selects the number of sets in the ART state based on the winning opportunity corresponding to the ART winning, and gives the number of the winning sets.

なお、当籤契機「初当り」とは、通常状態中にART抽籤に当籤した場合(通常状態中にRT3状態への移行に伴うART状態のストック付与を含む)、ART前兆中にART抽籤に当籤した場合、初当りCZ中にART抽籤に当籤した場合、通常BBフラグ間中にART抽籤に当籤した場合、又は通常BB中にART抽籤に当籤した場合の何れかをいい、また、当籤契機「上乗せA」とは、EP中にART状態のセット数の上乗せ抽籤に当籤した場合をいい、また、当籤契機「上乗せB」とは、継続CZ中にART抽籤に当籤した場合をいい、また、当籤契機「上乗せC」とは、当籤契機「初当り」「上乗せA」「上乗せB」以外の状況でART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合をいう。 In addition, the winning opportunity "first hit" is when the ART lottery is won during the normal state (including the stock grant of the ART state accompanying the transition to the RT3 state during the normal state), when the ART lottery is won during the ART sign, when the ART lottery is won during the first hit CZ, when the ART lottery is won during the normal BB flag, or when the ART lottery is won during the normal BB. "Additional A" refers to the case of winning an additional lottery for the number of sets in the ART state during EP, "Additional B" refers to the case of winning the ART lottery during continuous CZ, and "Additional C" refers to the event of "first win" or "additional A". It refers to the case of winning the ART lottery in a situation other than "Addition B" or winning the extra lottery of the number of sets in the ART state.

[特殊CZ移行抽籤テーブル]
続いて、図233は、継続CZとして特殊CZを用いるか否かを抽籤するために用いる特殊CZ移行抽籤テーブルである。特殊CZ移行抽籤テーブルは、ART状態のセット数のストックの有無毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ランク決めARTの開始時にART状態のセット数のストックの有無に応じて特殊CZを用いるか否かを抽籤し、当籤した場合には、次の継続CZを特殊CZとする一方で、非当籤した場合には、次の継続CZをCZ(ART後)とする。
[Special CZ transition lottery table]
Next, FIG. 233 is a special CZ shift lottery table used to determine whether or not to use a special CZ as a continuation CZ. The special CZ transition lottery table defines lottery value information for the lottery results for each of the presence or absence of the stock of the number of sets in the ART state. A main control circuit 90 draws a lottery as to whether or not a special CZ is to be used according to the presence or absence of the stock of the set number of the ART state at the start of rank determination ART, and when winning, the next continuation CZ is the special CZ, and when not winning, the next continuation CZ is CZ (after ART).

なお、主制御回路90は、次の継続CZを特殊CZとした後は、特殊CZが終了するまで特殊CZ移行抽籤テーブルを用いた抽籤を行わない。また、ART状態のセット数のストックがない状況で、本抽籤に当籤した場合には、主制御回路90は、ART状態のセット数を1つ付与する。 After making the next continuation CZ the special CZ, the main control circuit 90 does not perform the lottery using the special CZ shift lottery table until the special CZ ends. Also, if the main lottery is won in a situation where there is no set number of ART states in stock, the main control circuit 90 gives one set number of ART states.

[ART当籤時ランク抽籤テーブル]
続いて、図234~図238は、ART当籤時に当籤したART状態のランクを決定するために用いるART当籤時ランク抽籤テーブルである。なお、ART当籤時には、ART状態のセット数が複数付与されることがあるが、2つ目以降のART状態のランクは、図238(O)に示すART当籤時ランク抽籤テーブルにより決定され、図234(A)~図238(N)に示すART当籤時ランク抽籤テーブルは、1つ目のART状態のランクを決定するために用いられる。
[Art winning rank lottery table]
Next, FIGS. 234 to 238 are ART winning rank lottery tables used to determine the rank of an ART state that is won when an ART is won. In addition, at the time of ART winning, a plurality of sets of ART states may be given, but the rank of the second and subsequent ART states is determined by the ART winning rank lottery table shown in FIG. 238 (O), and the ART winning rank lottery table shown in FIGS.

図234(A)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図234(B)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、NBBの当籤時に用いられるART当籤時ランク抽籤テーブルであり、図234(C)は、ART当籤の当籤タイミングが通常状態、CZ前兆、ART前兆、又はEP以外のART状態中であり、かつ、CBBの当籤時に用いられるART当籤時ランク抽籤テーブルである。 FIG. 234(A) is an ART winning rank lottery table used when the ART winning timing is in the normal state, the CZ precursor, the ART precursor, or the ART state other than the EP, and the BB is not won, and FIG. FIG. 234(C) is an ART winning rank lottery table used when CBB is won when the ART winning timing is normal, CZ precursor, ART precursor, or an ART state other than EP, and used when CBB is won.

また、図235(D)は、ART当籤の当籤タイミングがART準備中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図235(E)は、ART当籤の当籤タイミングがART準備中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図235(F)は、ART当籤の当籤タイミングがART準備中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 FIG. 235(D) is an ART winning rank lottery table used when the ART winning timing is ART preparation and BB is not winning, FIG. 235(E) is an ART winning rank lottery table used when the ART winning timing is ART preparation and NBB winning, and FIG. , ART winning rank lottery table used when the winning timing of ART winning is ART preparation and when CBB winning is performed.

また、図236(G)は、ART当籤の当籤タイミングがEP中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(H)は、ART当籤の当籤タイミングがEP中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図236(I)は、ART当籤の当籤タイミングがEP中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 FIG. 236(G) is an ART winning rank lottery table used when the ART winning timing is during EP and BB is not won, FIG. 236(H) is an ART winning rank lottery table used when ART winning timing is EP and NBB is won, and FIG. This is an ART winning rank lottery table used when the winning timing of the lottery is during the EP and when the CBB is won.

また、図237(J)は、ART当籤の当籤タイミングがCZ中であり、かつ、BB非当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(K)は、ART当籤の当籤タイミングがCZ中であり、かつ、NBB当籤時に用いられるART当籤時ランク抽籤テーブルであり、図237(L)は、ART当籤の当籤タイミングがCZ中であり、かつ、CBB当籤時に用いられるART当籤時ランク抽籤テーブルである。 237(J) is an ART winning rank lottery table used when the ART winning timing is CZ and BB is not won, FIG. 237(K) is an ART winning rank lottery table used when the ART winning timing is CZ and NBB winning, This is a rank lottery table at the time of ART winning used when the winning timing of RT winning is during CZ and when CBB winning is performed.

また、図238(M)は、ART当籤の当籤タイミングがフラグ間状態(通常フラグ間又はART中フラグ間)である場合に用いられるART当籤時ランク抽籤テーブルであり、図238(N)は、ART当籤の当籤タイミングがBB中である場合に用いられるART当籤時ランク抽籤テーブルであり、図238(O)は、複数ストック時の2つ目以降のART状態のランクを決定するために用いられるART当籤時ランク抽籤テーブルである。 Also, FIG. 238(M) is an ART winning rank lottery table used when the ART winning timing is between flags (between normal flags or between flags during ART), FIG. 238(N) is an ART winning rank lottery table used when the ART winning timing is during BB, and FIG. ART winning rank lottery table used to determine the rank of the ART state of .

ART当籤時ランク抽籤テーブルは、ART当籤時の遊技状態毎に設けられ、ART当籤時の抽籤用フラグ毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART抽籤や、ART状態のセット数の上乗せ抽籤に当籤した場合、当籤契機となった抽籤用フラグを用いて、当籤したART状態のランクを決定する。ART当籤時ランク抽籤テーブルを用いて決定されたランクは、ランク決めART中の昇格抽籤に基づき昇格し、通常ART中のランク(抽籤状態)となる(図212(B)参照)。 The ART winning rank lottery table is provided for each game state at the time of ART winning, and defines lottery value information for the lottery result for each lottery flag at the time of ART winning. When the main control circuit 90 wins an ART lottery or a lottery with a set number of ART states, the main control circuit 90 uses the lottery flag that triggered the winning to determine the rank of the won ART state. The rank determined using the ART winning rank lottery table is promoted based on the promotion lottery during the rank determination ART, and becomes the rank (lottery state) during the normal ART (see FIG. 212(B)).

[ストック放出順序抽籤テーブル]
続いて、図239は、上述の放出フェーズDにおいて放出するART状態のストックの順序を抽籤するために用いるストック放出順序抽籤テーブルである。ストック放出順序抽籤テーブルは、放出するART状態のランクの順序(抽籤結果)についての抽籤値の情報を規定する。主制御回路90は、放出フェーズDでは、ストック放出順序抽籤テーブルを参照して決定した順序に応じて、保有するART状態のストックの中から1つのストックを放出する。例えば、放出順序「4,3,2,1」である場合、主制御回路90は、放出フェーズDになると、保有するストックの中のランク4のストックを最も優先して放出し、ランク3のストックを次に優先して放出し、ランク2のストックを次に優先して放出し、ランク1のストックを次に優先して放出する。
[Stock release order lottery table]
Next, FIG. 239 is a stock release order lottery table used to determine the order of ART state stocks to be released in the release phase D described above. The stock release order lottery table defines lottery value information for the order of ranks (lottery results) of released ART states. In the release phase D, the main control circuit 90 releases one stock from the stocks in the ART state according to the order determined by referring to the stock release order lottery table. For example, if the release order is "4, 3, 2, 1", the main control circuit 90, in the release phase D, releases rank 4 stock with the highest priority, releases rank 3 stock next with priority, releases rank 2 stock next with priority, and releases rank 1 stock next with priority.

なお、放出順序の抽籤は、CZとART状態とのループ中に一度のみ行うこととしてもよく、また、放出フェーズDになるたびに行うこととしてもよい。また、放出順序の抽籤を、CZとART状態とのループ中に一度のみ行う場合の抽籤タイミングは任意であり、例えば、ループ中に初めて放出フェーズDになったタイミングでもよく、また、CZから初めてART状態に移行したタイミングであってもよい。 The release order lottery may be performed only once during the loop between the CZ and ART states, or may be performed each time the release phase D is reached. Also, when the lottery for the release order is performed only once during the loop between the CZ and the ART state, the lottery timing is arbitrary, for example, it may be the timing when the release phase D first occurs during the loop, or the timing when the CZ first shifts to the ART state.

[ランク決めART中ランク昇格抽籤テーブル]
続いて、図240は、ランク決めART中の昇格抽籤に用いるランク決めART中ランク昇格抽籤テーブルであり、図240(A)は、非ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図240(B)は、ナビ高確時のランク決めART中に参照されるランク決めART中ランク昇格抽籤テーブルであり、図240(C)は、1ゲームで完結するランク決めART中にBBに当籤した場合に参照されるランク決めART中ランク昇格抽籤テーブルである。
[Rank promotion lottery table during rank decision ART]
Next, FIG. 240 is a rank promotion lottery table during rank determination ART used for promotion lottery during rank determination ART, FIG. 240 (A) is a rank determination ART middle rank promotion lottery table referred to during rank determination ART when non-navigation is high probability, FIG. It is a rank promotion lottery table during rank determination ART that is referred to when BB is won during rank determination ART.

ランク決めART中ランク昇格抽籤テーブルは、ランク決めART中の状況毎に設けられ、抽籤用フラグ毎に昇格抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、ART当籤時に決定していたランクを、昇格抽籤の抽籤結果に基づいて更新する。なお、昇格抽籤の結果ランク4以上になる場合には、主制御回路90は、更新後のランクをランク4とする。 The rank promotion lottery table during the rank determination ART is provided for each situation during the rank determination ART, and defines lottery value information for the lottery result of the promotion lottery for each lottery flag. The main control circuit 90 updates the rank determined at the time of the ART winning based on the lottery result of the promotion lottery. Note that if the promotion lottery results in rank 4 or higher, the main control circuit 90 sets the updated rank to rank 4. FIG.

[ナビ高確ゲーム数獲得抽籤テーブル]
続いて、図241は、通常ART中のナビ高確ゲーム数の獲得抽籤に用いるナビ高確ゲーム数獲得抽籤テーブルであり、図241(A)は、ART状態中の抽籤状態が「低確(ランク1)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図241(B)は、ART状態中の抽籤状態が「高確(ランク2)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図241(C)は、ART状態中の抽籤状態が「超高確(ランク3、4)」時の通常ART中に参照されるナビ高確ゲーム数獲得抽籤テーブルである。
[Lottery table for winning the number of high-quality navigation games]
Next, FIG. 241 is a navigation high-accuracy game number acquisition lottery table used for the acquisition lottery for the number of navigation high-accuracy games during normal ART, FIG. 241A is a navigation high-accuracy game number acquisition lottery table referred to during normal ART when the lottery status in the ART state is "low accuracy (rank 1)", and FIG. 241(C) is a navigation high-probability game number acquisition lottery table to be referred to, and FIG. 241(C) is a navigation high-probability game number acquisition lottery table to be referred to during normal ART when the lottery state in the ART state is "super high probability (rank 3, 4)".

ナビ高確ゲーム数獲得抽籤テーブルは、ART状態中の抽籤状態毎に設けられ、抽籤用フラグ毎にナビ高確ゲーム数の獲得抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に抽籤状態及び抽籤用フラグに基づいてナビ高確ゲーム数を付与する。その結果、ナビ高確ゲーム数が1以上になるとナビ高確中となる。ナビ高確ゲーム数は、通常ART中の1回の遊技毎に更新(1減算)されることになるが、この点は後述する。 The navigation high-probability game number acquisition lottery table is provided for each lottery state in the ART state, and defines lottery value information regarding the lottery result of the navigation high-probability game number acquisition lottery for each lottery flag. The main control circuit 90 provides the number of high-precision navigation games based on the lottery status and the lottery flag during normal ART. As a result, when the number of high-precision navigation games becomes 1 or more, the high-probability navigation is medium. The number of high-precision navigation games is updated (subtracted by 1) each time a game is played during normal ART, but this point will be described later.

[CZゲーム数獲得抽籤テーブル]
続いて、図242は、CZゲーム数の上乗せ抽籤に用いるCZゲーム数獲得抽籤テーブルであり、図242(A)は、ART準備中に参照されるCZゲーム数獲得抽籤テーブルであり、図242(B)は、通常ART、かつ、非ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルであり、図242(C)は、通常ART、かつ、ナビ高確時に参照されるCZゲーム数獲得抽籤テーブルである。また、図242(D)は、CZ中の抽籤フェーズA~CにおいてART抽籤に当籤した場合、又は、CZ中の放出フェーズDにおいてART状態のストックの放出が行われた場合に参照されるCZゲーム数獲得抽籤テーブルである。
[CZ game acquisition lottery table]
Next, FIG. 242 is a CZ game number acquisition lottery table used for the CZ game number addition lottery, FIG. 242(A) is a CZ game number acquisition lottery table referenced during ART preparation, FIG. It is an acquisition lottery table. In addition, FIG. 242(D) is a CZ game number acquisition lottery table that is referred to when ART lottery is won in lottery phases A to C in CZ, or when stock in ART state is released in release phase D in CZ.

図242(A)~(C)に示すCZゲーム数獲得抽籤テーブルは、遊技状態や抽籤用フラグ毎に上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。また、図242(D)に示すCZゲーム数獲得抽籤テーブルは、(抽籤用フラグに関わらず)上乗せするCZゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路90は、通常ART中に、抽籤用フラグに基づいてCZゲーム数の上乗せを行うとともに、CZからART状態への移行時にCZゲーム数の上乗せを行う。なお、図242(D)に示すように、CZからART状態への移行時には、最低でも5ゲームの上乗せが行われる。 The number-of-CZ-games winning lottery tables shown in FIGS. 242A to 242C define lottery value information for the lottery results of the number of CZ games to be added for each gaming state and each lottery flag. The number-of-CZ-games winning lottery table shown in FIG. 242(D) defines lottery value information for the lottery result of the number of CZ games to be added (regardless of the lottery flag). The main control circuit 90 adds the number of CZ games based on the lottery flag during the normal ART, and adds the number of CZ games when transitioning from the CZ to the ART state. As shown in FIG. 242(D), at the time of transition from CZ to ART state, at least five games are added.

[ARTゲーム数獲得抽籤テーブル]
続いて、図243は、ARTゲーム数の上乗せ抽籤に用いるARTゲーム数獲得抽籤テーブルである。ARTゲーム数獲得抽籤テーブルは、ART状態(ランク決めART、通常ART、EP準備又はEP)、ART準備中又は継続CZ中に抽籤用フラグとして「NBB」又は「CBB」が決定された場合に参照され、抽籤用フラグ毎に上乗せするARTゲーム数の抽籤結果についての抽籤値の情報を規定する。なお、図242に示すCZゲーム数獲得抽籤テーブルと図243に示すARTゲーム数獲得抽籤テーブルとを比較すると分かるように、本実施形態のパチスロ1では、通常ART中等は、BB以外の抽籤用フラグに基づいてCZゲーム数の上乗せを行い、BBの抽籤用フラグに基づいてARTゲーム数の上乗せを行う。
[ART game acquisition lottery table]
Next, FIG. 243 is an ART game number acquisition lottery table used for the ART game number addition lottery. The ART game number acquisition lottery table is referred to when ``NBB'' or ``CBB'' is determined as a lottery flag during ART state (ranked ART, normal ART, EP preparation or EP), ART preparation or continuation CZ, and defines lottery value information about the lottery result of the number of ART games to be added for each lottery flag. As can be seen by comparing the number-of-CZ-games acquisition lottery table shown in FIG. 242 and the number-of-ART-games acquisition lottery table shown in FIG.

主制御回路90は、ART状態、ART準備中又は継続CZ中にBBが当籤すると、ARTゲーム数の上乗せを行う。その結果、BB終了後に移行することになる通常ARTの遊技期間が延長されることになる。 The main control circuit 90 adds the number of ART games when BB is won during ART state, ART preparation, or continuous CZ. As a result, the normal ART game period, which will be shifted after the BB ends, is extended.

[転落モード抽籤テーブル]
続いて、図244は、EP当籤時に転落モードを抽籤するための転落モード抽籤テーブルである。転落モード抽籤テーブルは、EPの当籤タイミング毎に設けられ、転落モードの抽籤結果についての抽籤値の情報を規定する。なお、EPは、ランク決めARTにおいてランク4が決定されたタイミング、ナビ高確中の通常ART中に「3択昇格リプ」が内部当籤役として決定されたタイミング、ART中BB中のEPストック抽籤に当籤したタイミングにおいてストックが付与され、ランク決めARTにおいてランク4が決定された場合は「ランク決めART中」欄の抽籤値を用いて転落モードを抽籤し、それ以外の場合は「ランク決めART中以外」欄の抽籤値を用いて転落モードを抽籤する。
[Fall Mode Lottery Table]
Next, FIG. 244 is a fall mode lottery table for lottery of a fall mode when an EP is won. The falling mode lottery table is provided for each EP winning timing, and defines information of the lottery value for the lottery result of the falling mode. In addition, EP is given a stock at the timing when rank 4 is determined in the rank determination ART, the timing when "3-choice promotion lip" is determined as an internal winning role during the normal ART during the navigation high probability, and the timing when the EP stock lottery in the BB during the ART is won. The falling mode is selected by lottery using the lottery value in the "Except during RT" column.

主制御回路90は、EPのストックが付与されると、そのタイミングに応じて転落モードを抽籤し、セットする。なお、セットした転落モードは、続く図245に示すように、EP中に移行することになる。 When the EP stock is given, the main control circuit 90 randomly selects the fall mode according to the timing and sets it. It should be noted that the falling mode that has been set is shifted during the EP as shown in FIG. 245 that follows.

[転落モード移行抽籤テーブル]
続いて、図245は、EP中に転落モードを移行させるために用いる転落モード移行抽籤テーブルであり、図245(A)は、移行前の転落モードが「保証なし」である場合に参照される転落モード移行抽籤テーブルであり、図245(B)は、移行前の転落モードが「ショート」である場合に参照される転落モード移行抽籤テーブルであり、図245(C)は、移行前の転落モードが「ロング」である場合に参照される転落モード移行抽籤テーブルである。
[Fall mode transition lottery table]
Next, FIG. 245 is a fall mode transition lottery table used to shift the fall mode during EP, FIG. 245A is a fall mode transition lottery table referred to when the fall mode before transition is "no guarantee", FIG. It is a falling mode transition lottery table referred to when it is "long".

転落モード移行抽籤テーブルは、現在の転落モード毎に設けられ、抽籤用フラグ毎に移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中は現在の転落モード及び抽籤用フラグに基づいて、転落モードを移行させる。なお、図245(A)に示す「保証なし」時の転落モード移行抽籤テーブルでは、「EP継続時」という欄がある。この「EP継続時」は、「6択転落リプ」当籤時に自力で押し順に正解したときに参照される。 The fall mode transition lottery table is provided for each current fall mode, and defines lottery value information for the transition destination fall mode for each lottery flag. The main control circuit 90 shifts the falling mode based on the current falling mode and the lottery flag during the EP. It should be noted that the falling mode transition lottery table for "no guarantee" shown in FIG. This "EP continuation time" is referred to when the "6-choice fall slip" is won and the pushing order is correct by itself.

また、転落モード「ショート」又は「ロング」時に抽籤用フラグが「フェイク7」である場合、所定の確率で転落モード「保証なし」に移行することがある。しかしながら、上述したように、EP中は、少なくとも抽籤用フラグが1回「7揃い」又は「BAR揃い」になるまでは継続するため、EP中に抽籤用フラグ「7揃い」又は「BAR揃い」が一度も当籤していない場合には、抽籤用フラグ「フェイク7」が当籤しても転落モードの移行を行わない。 Also, if the lottery flag is "fake 7" in the fall mode "short" or "long", the fall mode may shift to "no guarantee" with a predetermined probability. However, as described above, during the EP, the lottery flag continues until at least once the lottery flag becomes "7 aligned" or "BAR aligned". Therefore, if the lottery flag "7 aligned" or "BAR aligned" is never won during the EP, even if the lottery flag "fake 7" is won, the transition to the fall mode is not performed.

[EP中BB当籤時転落モード移行抽籤テーブル]
続いて、図246は、EP中のBB当籤時に転落モードの移行を行うために用いるEP中BB当籤時転落モード移行抽籤テーブルである。EP中BB当籤時転落モード移行抽籤テーブルは、EP中に当籤したBBの種別、及び、移行前の転落モード毎に、移行先の転落モードについての抽籤値の情報を規定する。主制御回路90は、EP中にBBが当籤すると、当籤したBBの種別、及び、現在の転落モード及び抽籤用フラグに基づいて移行先の転落モードを決定する。EP中にBBに当籤すると、BBの終了後にEPに復帰するが、決定した転落モードは、BBの終了後に復帰したEPにおいて用いられる。
[Lottery table for transition to falling mode when winning BB during EP]
Next, FIG. 246 is a falling mode transition lottery table during BB winning during EP used for transitioning to the falling mode during BB winning during EP. The drop mode transition lottery table for BB winning during EP defines the type of BB that has been won during EP and the lottery value information for the transition destination fall mode for each fall mode before transition. When a BB wins during an EP, the main control circuit 90 determines the transition destination fall mode based on the type of the won BB, the current fall mode, and the lottery flag. If the BB is won during the EP, the EP returns after the BB ends, but the determined fall mode is used in the EP returned after the BB ends.

[BB中の各種抽籤テーブル]
続いて、図247は、BB中の各種抽籤に用いる抽籤テーブルであり、図247(A)は、通常BB又はART中BB中に抽籤用フラグに基づいてART抽籤を行うためのBB中ART抽籤テーブルであり、図247(B)は、通常BB中に抽籤用フラグに基づいてCZ抽籤を行うためのBB中CZ抽籤テーブルであり、図247(C)は、ART中BB中に抽籤用フラグに基づいてEPストック抽籤を行うためのBB中EPストック抽籤テーブルである。
[Various lottery tables in BB]
Next, FIG. 247 is a lottery table used for various lotteries during BB, FIG. 247A is an ART lottery table in BB for performing ART lottery based on the lottery flag during normal BB or BB during ART, and FIG. 247B is a CZ lottery table in BB for performing CZ lottery based on the lottery flag during normal BB FIG. 247(C) is an EP stock lottery table in BB for performing an EP stock lottery based on the lottery flag in BB in ART.

図247に示すように、これら各種の抽籤テーブルは、抽籤用フラグ毎に抽籤結果についての抽籤値の情報を規定する。主制御回路90は、BB中のART抽籤に当籤した場合、ART状態のセット数のストックを所定数付与し、BB終了後に遊技状態をART準備中に移行する。また、主制御回路90は、BB中のCZ抽籤に当籤した場合、CZのストックを1つ付与し、BB終了後に遊技状態をCZ前兆又はCZに移行する。また、主制御回路90は、BB中のEPストック抽籤に当籤した場合、EPのストックを1つ付与し、BB終了後に遊技状態を(ART準備及びEP準備中を介して)EPに移行する。 As shown in FIG. 247, these various lottery tables define lottery value information for lottery results for each lottery flag. When the ART lottery during the BB is won, the main control circuit 90 gives a predetermined number of stocks of the set number of the ART state, and shifts the game state to ART preparation after the BB ends. Further, when the CZ lottery in the BB is won, the main control circuit 90 gives one stock of CZ, and shifts the game state to CZ precursor or CZ after the BB ends. Also, when the EP stock lottery during the BB is won, the main control circuit 90 gives one EP stock, and after the BB ends, shifts the game state to the EP (via ART preparation and EP preparation).

<主制御回路の動作説明>
次に、図248~図262を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。なお、第1実施形態のパチスロ1と同様の処理については説明を省略又は簡略に説明する。例えば、図64~図80の電源投入(リセット割込み)時処理からサムチェック処理(規定外)については、第1実施形態のパチスロ1と変わらないため説明を省略する。
<Description of the operation of the main control circuit>
Next, contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be described with reference to FIGS. 248 to 262. FIG. The description of the processing similar to that of the pachi-slot machine 1 of the first embodiment will be omitted or will be briefly described. For example, the power-on (reset interrupt) time processing to sum check processing (outside the rules) shown in FIGS.

[メインCPUの制御によるパチスロのメイン処理]
初めに、図248を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。
[Pachislot main processing controlled by main CPU]
First, with reference to FIG. 248, the main processing (main operation processing) of pachi-slot 1 executed under the control of main CPU 101 will be described.

まず、メインCPU101は、RAM初期化処理を行う(S2001)。次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S2002)。次いで、メインCPU101は、乱数取得処理を行う(S2003)。これらの処理は、基本的に第1実施形態のパチスロ1と同様である。 First, the main CPU 101 performs RAM initialization processing (S2001). Next, the main CPU 101 performs medal acceptance/start check processing (S2002). Next, the main CPU 101 performs random number acquisition processing (S2003). These processes are basically the same as those of Pachi-Slot 1 of the first embodiment.

次いで、メインCPU101は、内部抽籤処理を行う(S2004)。次いで、メインCPU101は、図柄設定処理を行う(S2005)。これらの処理は、基本的に第1実施形態のパチスロ1と同様であるが、内部当籤役として決定される役の種類や、ボーナスに係る役が内部当籤役として決定された場合に移行するRT状態の種類などは、第2実施形態のパチスロ1の仕様に合わせたものとなる。 Next, the main CPU 101 performs internal lottery processing (S2004). Next, the main CPU 101 performs symbol setting processing (S2005). These processes are basically the same as those of the pachi-slot machine 1 of the first embodiment, but the type of combination determined as an internal winning combination and the type of RT state to be shifted to when a combination related to a bonus is determined as an internal winning combination conform to the specifications of the pachi-slot machine 1 of the second embodiment.

次いで、メインCPU101は、ゲーム数更新処理を行う(S2006)。この処理では、メインCPU101は、今回の遊技のスタートに伴い各種のゲーム数を更新する。一例として、メインCPU101は、RT1状態やRT3状態中のゲーム数、CZ前兆やART前兆中の前兆ゲーム数、CZ中のゲーム数、又は通常ART中のゲーム数を更新(1減算)する。 Next, the main CPU 101 performs game number update processing (S2006). In this processing, the main CPU 101 updates the number of various games with the start of the current game. As an example, the main CPU 101 updates (subtracts 1) the number of games in the RT1 state or RT3 state, the number of precursor games during CZ precursor or ART precursor, the number of games during CZ, or the number of games during normal ART.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S2007)。次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S2008)。これらの処理は、基本的に第1実施形態のパチスロ1と同様である。 Next, the main CPU 101 performs start command generation and storage processing (S2007). Next, the main CPU 101 performs second interface board control processing (S2008). These processes are basically the same as those of Pachi-Slot 1 of the first embodiment.

次いで、メインCPU101は、スタート時状態別遊技制御処理を行う(S2009)。この処理では、メインCPU101は、主に、遊技状態に応じてスタート時の各種抽籤を行う。なお、遊技状態に応じて行う各種抽籤の詳細は、図249~図262において遊技状態毎に説明する。 Next, the main CPU 101 performs state-specific game control processing at start (S2009). In this process, the main CPU 101 mainly performs various lotteries at the start according to the game state. Details of various lotteries performed according to the game state will be described for each game state in FIGS. 249 to 262. FIG.

次いで、メインCPU101は、リール停止初期設定処理を行う(S2010)。次いで、メインCPU101は、リール回転開始処理を行う(S2011)。次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S2012)。次いで、メインCPU101は、引込優先順位格納処理を行う(S2013)。次いで、メインCPU101は、リール停止制御処理を行う(S2014)。次いで、メインCPU101は、入賞検索処理を行う(S2015)。これらの処理は、基本的に第1実施形態のパチスロ1と同様である。 Next, the main CPU 101 performs reel stop initialization processing (S2010). Next, the main CPU 101 performs reel rotation start processing (S2011). Next, the main CPU 101 performs reel rotation start command generation and storage processing (S2012). Next, the main CPU 101 performs attraction priority storage processing (S2013). Next, the main CPU 101 performs reel stop control processing (S2014). Next, the main CPU 101 performs winning search processing (S2015). These processes are basically the same as those of Pachi-Slot 1 of the first embodiment.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S2016)。次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S2017)。これらの処理は、基本的に第1実施形態のパチスロ1と同様である。 Next, the main CPU 101 performs illegal hit check processing (S2016). Next, the main CPU 101 performs winning check/medal payout processing (S2017). These processes are basically the same as those of Pachi-Slot 1 of the first embodiment.

次いで、メインCPU101は、停止時状態別遊技制御処理を行う(S2018)。この処理では、メインCPU101は、主に、遊技状態に応じてリール停止時の各種抽籤を行う。なお、遊技状態に応じて行う各種抽籤の詳細は、図249~図262において遊技状態毎に説明する。 Next, the main CPU 101 performs a state-specific game control process at the time of stop (S2018). In this process, the main CPU 101 mainly performs various lotteries when the reels are stopped according to the game state. Details of various lotteries performed according to the game state will be described for each game state in FIGS. 249 to 262. FIG.

次いで、メインCPU101は、BBチェック処理を行う(S2019)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。具体的には、メインCPU101は、略称「クラウンBB」に係る図柄組合せが有効ラインに沿って表示されると、BB(CBB)を作動し、また、略称「BB」に係る図柄組合せが有効ラインに沿って表示されると、BB(NBB)を作動する。また、メインCPU101は、BB(CBB又はNBB)の作動中に払い出されたメダルの枚数が規定枚数に達すると、BBの作動を終了する。 Next, the main CPU 101 performs BB check processing (S2019). In this process, the main CPU 101 controls activation and termination of the bonus state. Specifically, the main CPU 101 operates BB (CBB) when the symbol combination associated with the abbreviation 'Crown BB' is displayed along the effective line, and operates BB (NBB) when the symbol combination associated with the abbreviation 'BB' is displayed along the effective line. Further, when the number of medals paid out during the operation of the BB (CBB or NBB) reaches a specified number, the main CPU 101 ends the operation of the BB.

次いで、メインCPU101は、RTチェック処理を行う(S2020)。この処理では、メインCPU101は、図178に示す移行条件に応じて、RT状態の移行制御を行う。なお、メインCPU101は、通常状態中にRT状態をRT3状態に移行した場合には、ART状態のセット数を付与する(図209(B-2)参照)。 Next, the main CPU 101 performs RT check processing (S2020). In this process, the main CPU 101 performs RT state transition control according to the transition conditions shown in FIG. Note that the main CPU 101 gives the set number of the ART state when the RT state is shifted to the RT3 state during the normal state (see FIG. 209 (B-2)).

次いで、メインCPU101は、報知状態移行処理を行う(S2021)。この処理では、メインCPU101は、図206及び図207に示す移行条件に応じて、報知(ART)機能の作動の有無を考慮した遊技状態の移行制御を行う。 Next, the main CPU 101 performs notification state transition processing (S2021). In this process, the main CPU 101 performs game state transition control in consideration of whether or not the notification (ART) function is activated according to the transition conditions shown in FIGS.

<遊技状態毎の抽籤内容>
続いて、図249~図262を参照して、主制御回路90のメインCPU101が、スタート時状態別遊技制御処理及び停止時状態別遊技制御処理において行う各種抽籤の詳細について説明する。なお、上述したようにパチスロ1において主制御回路90は、内部当籤役(抽籤用フラグ)に応じて、リール回転開始時(スタート時)又はリール停止時に各種抽籤を行うことがあるが、各種抽籤を行うタイミングは既に説明しているため(図208参照)、以下では、抽籤を行うタイミングについての詳細は省略する。
<Lottery details for each game state>
Subsequently, with reference to FIGS. 249 to 262, details of various lotteries performed by the main CPU 101 of the main control circuit 90 in the state-specific game control process at start and the state-specific game control process at stop will be described. As described above, in the pachi-slot machine 1, the main control circuit 90 may perform various types of lotteries according to internal winning combinations (lottery flags) at the start of rotation of the reels (at the start) or when the reels are stopped. However, since the timing for performing various types of lottery has already been described (see FIG. 208), the details of the timing for performing the lottery will be omitted below.

[通常状態中に行う抽籤内容]
初めに、図249を参照して、主制御回路90のメインCPU101が通常状態中に行う各種の抽籤の詳細について説明する。
[Lottery contents during normal state]
First, with reference to FIG. 249, the details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the normal state will be described.

通常状態中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図223に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、通常状態中の抽籤状態が「低確」又は「高確」である場合には、図224(A)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行い、また、通常状態中の抽籤状態が「超高確」である場合には、図224(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the normal state, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB winning ART lottery table shown in FIG. 223 when the BB is won, and performs the ART lottery based on the lottery flag corresponding to the internal winning combination that has been won in duplicate with the BB and the current lottery state. Further, when the BB is not won, the main CPU 101 refers to the normal art lottery table shown in FIG. ART lottery is performed based on the lottery flag.

ここで、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「7揃い」又は「BAR揃い」である場合、通常状態中のART抽籤に必ず当籤することが分かり、また、図180の内部抽籤テーブル及び図208の内部当籤役と抽籤用フラグとの対応関係を参照すると、RT5状態中は、通常状態中のART抽籤に必ず当籤する抽籤用フラグ「7揃い」又は「BAR揃い」に対応する「F_7リプA」「F_7リプB」又は「F_BARリプ」が内部当籤役として決定される確率が、他のRT状態に比べて非常に高いことが分かる。 Here, referring to the normal state ART lottery table, it can be seen that if the lottery flag is "7 match" or "BAR match", the ART lottery in the normal state is always won. Also, referring to the internal lottery table in FIG. 180 and the correspondence relationship between the internal winning combination and the lottery flag in FIG. It can be seen that the probability that "F_7 Lip A", "F_7 Lip B" or "F_BAR Lip" corresponding to the lottery flag "7 match" or "BAR match" is determined as an internal winning combination is very high compared to other RT states.

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態がRT5状態に移行すると、その後のRT5状態中の遊技においてART抽籤に当籤する期待を持つことができる。 Therefore, in the pachi-slot 1 of the present embodiment, when the RT state shifts to the RT5 state during the normal state, which is the non-navigation section, the player can expect to win the ART lottery in the subsequent game during the RT5 state.

また、通常時ART抽籤テーブルを参照すると、抽籤用フラグが「強チャンスリプ」である場合、通常状態中のART抽籤に所定の確率で当籤することが分かり、また、図208を参照すると、通常状態(非ナビ区間)では、内部当籤役として「強チェリプ」が決定された場合の他、内部当籤役として「3択昇格リプ」が決定され、かつ、押し順が正解である場合に、抽籤用フラグが「強チャンスリプ」となることが分かる。そして、内部当籤役として「強チェリプ」が決定された場合、又は、「3択昇格リプ」当籤時の押し順に正解した場合は、略称「強チェリプ(RT5移行図柄)」に係る図柄組合せが表示され、RT状態がRT5状態に移行するが分かる(図205参照)。 Also, referring to the normal ART lottery table, if the lottery flag is "strong chance slip", it can be seen that the ART lottery in the normal state is won with a predetermined probability. , the lottery flag is "strong chance slip". Then, when ``strong cherip'' is determined as an internal winning combination, or when the pressing order at the time of winning ``three-choice promotion lip'' is correct, a symbol combination related to the abbreviated name ``strong cherip (RT5 shift symbol)'' is displayed, and it is understood that the RT state shifts to the RT5 state (see FIG. 205).

そのため、本実施形態のパチスロ1では、非ナビ区間である通常状態中にRT状態を自力でRT5状態まで移行できた場合には、RT5状態に移行した遊技でもART抽籤の当籤に期待を持てることになる。すなわち、本実施形態のパチスロ1では、通常状態中は、抽籤用フラグとして「7揃い」又は「BAR揃い」が決定される確率が高いRT5状態中だけでなく、RT5状態に移行したタイミング、言い換えると、抽籤用フラグ「7揃い」又は「BAR揃い」のチャンス期間であるRT5状態中だけでなく、そのチャンス期間の入り口でも、ART抽籤の当籤に期待を持てることになる。 Therefore, in the pachi-slot machine 1 of the present embodiment, when the RT state can be shifted to the RT5 state by itself during the normal state which is the non-navigation section, even the game shifted to the RT5 state can be expected to win the ART lottery. That is, in the pachi-slot machine 1 of the present embodiment, during the normal state, not only during the RT5 state in which the lottery flag "7 aligned" or "BAR aligned" is highly likely to be determined, but also at the timing of transition to the RT5 state, in other words, not only during the RT5 state, which is the chance period of the lottery flag "7 aligned" or "BAR aligned", but also at the entrance of the chance period, there is an expectation of winning the ART lottery.

また、上述のように通常状態中にRT状態がRT3状態に移行した場合には、ART状態のセット数が付与される(図209(B-2)参照)。ここで、通常状態中にRT3状態へ移行した場合には、メインCPU101は、(A)のART抽籤に当籤したものとして続く抽籤を行う。 Also, as described above, when the RT state transitions to the RT3 state during the normal state, the set number of the ART state is assigned (see FIG. 209 (B-2)). Here, when transitioning to the RT3 state during the normal state, the main CPU 101 performs the following lottery assuming that the ART lottery of (A) has been won.

図249に戻り、(A)のART抽籤が非当籤の場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図220に示すBB当籤時状態別CZ抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきCZ抽籤を行う。一方で、BB非当籤時には、メインCPU101は、抽籤用フラグが「ベル」である場合には、図219に示すモード別CZ抽籤テーブルを参照して、現在のモードに基づきCZ抽籤を行う。また、BB非当籤時、かつ、抽籤用フラグが「ベル」以外の場合は、メインCPU101は、図221に示す状態別CZ抽籤テーブルを参照して、抽籤用フラグ及び現在の抽籤状態に基づきCZ抽籤を行う。 Returning to FIG. 249, when the ART lottery of (A) is not won, the main CPU 101 subsequently performs the CZ lottery of (B). In this lottery, the main CPU 101 performs a CZ lottery based on the lottery flag corresponding to the internal winning combination won in duplicate with the BB and the current lottery state by referring to the state-specific CZ lottery table for BB winning shown in FIG. On the other hand, when the BB is not won, the main CPU 101 refers to the CZ lottery table by mode shown in FIG. 219 and performs the CZ lottery based on the current mode when the lottery flag is "bell". When the BB is not won and the lottery flag is other than "bell", the main CPU 101 refers to the CZ lottery table by state shown in FIG. 221 and performs the CZ lottery based on the lottery flag and the current lottery state.

なお、BB当籤時、かつ、抽籤用フラグが「ベル」である場合、本実施形態では、図219に示すモード別CZ抽籤テーブルを参照したCZ抽籤のみを行うが、これに限られるものではなく、メインCPU101は、BB当籤時、かつ、抽籤用フラグが「ベル」である場合に、図219に示すモード別CZ抽籤テーブルを参照したCZ抽籤と、図219に示すモード別CZ抽籤テーブルを参照したCZ抽籤の双方を行うこととしてもよい。 In the present embodiment, when the BB is won and the lottery flag is "bell", only the CZ lottery is performed with reference to the mode-specific CZ lottery table shown in FIG. 219. However, the present invention is not limited to this. Both the lottery and the CZ lottery with reference to the mode-specific CZ lottery table shown in FIG. 219 may be performed.

続いて、(B)のCZ抽籤が非当籤の場合、メインCPU101は、続いて、(C)の状態移行抽籤を行う。この抽籤では、メインCPU101は、図216(A)~図217(D)に示す状態移行抽籤テーブルを参照して、現在(移行前)の抽籤状態及び抽籤用フラグに基づいて移行先の抽籤状態を決定し、次遊技の抽籤状態としてセットする。 Subsequently, when the CZ lottery of (B) is not won, the main CPU 101 subsequently performs the state transition lottery of (C). In this lottery, the main CPU 101 refers to the state transition lottery table shown in FIGS. 216(A) to 217(D), determines the lottery state of the transition destination based on the current (pre-transition) lottery state and the lottery flag, and sets it as the lottery state of the next game.

続いて、(C)の状態移行抽籤において移行先の抽籤状態として「高確A」又は「高確B」を決定すると、メインCPU101は、続いて、(D)の高確保証ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図218に示す高確保証ゲーム数抽籤テーブルを参照して、移行先として決定した抽籤状態に基づき高確保証ゲーム数を決定し、付与する。 Subsequently, when "high probability A" or "high probability B" is determined as the transition destination lottery state in the state transition lottery of (C), the main CPU 101 subsequently performs the number of high security token game lottery of (D). In this lottery, the main CPU 101 refers to the high security certificate game number lottery table shown in FIG. 218, determines and grants the high security certificate game number based on the lottery state determined as the transition destination.

(A)のART抽籤及び(B)のCZ抽籤の双方が非当籤の場合には、(C)の状態移行抽籤及び(D)の高確保証ゲーム数抽籤を行うと、今回の遊技において行うべき抽籤が終了する。なお、次遊技の遊技状態(報知の有無を考慮した遊技状態)は、それぞれの抽籤結果に応じて異なるが、詳しくは後述する。 When both (A) ART lottery and (B) CZ lottery are unwinnable, (C) state transition lottery and (D) high security token game number lottery are performed, and the lottery to be performed in the current game ends. The game state of the next game (the game state considering the presence or absence of notification) differs depending on the lottery results, but will be described later in detail.

また、(B)のCZ抽籤に当籤した場合、メインCPU101は、続いて、(E)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図222に示すCZ前兆ゲーム数抽籤テーブルを参照して、BB当籤の有無に基づきCZの前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 Also, when the CZ lottery (B) is won, the main CPU 101 subsequently performs the predictive game number lottery (E). In this lottery, the main CPU 101 refers to the CZ predictive game number lottery table shown in FIG. 222, determines and sets the number of CZ predictive games based on the presence or absence of a BB win, and ends the lottery to be performed in the current game.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(F)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。なお、図232に示すART当籤時ストック数抽籤テーブルを参照すると、通常状態中のART抽籤に当籤した場合には、ART状態のセット数として2つ以上が決定されることが分かる。 In addition, when the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (F). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. By referring to the ART winning stock number lottery table shown in FIG. 232, it can be seen that when the ART lottery in the normal state is won, two or more sets are determined as the number of sets in the ART state.

メインCPU101は、続いて、(G)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。具体的には、メインCPU101は、1つ目のART状態のストックについては、図234(A)~(C)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の抽籤用フラグに基づいてART状態のランクを決定し、2つ目以降のART状態のストックについては、図238(O)に示すART当籤時ランク抽籤テーブルを参照して、ART状態のランクを決定する。 The main CPU 101 then performs a rank lottery (G). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state. Specifically, main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234A to 234C for the first ART state stock, and determines the ART state rank based on the lottery flag for ART winning, and for the second and subsequent ART state stocks, refers to the ART winning rank lottery table shown in FIG. decide.

メインCPU101は、続いて、(H)の前兆ゲーム数抽籤を行う。この抽籤では、メインCPU101は、図225に示すART前兆ゲーム数抽籤テーブルを参照して、ART状態の前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 The main CPU 101 then performs (H) the number of precursor games lottery. In this lottery, the main CPU 101 refers to the ART precursor game number lottery table shown in FIG. 225, determines and sets the number of precursor games in the ART state, and ends the lottery to be performed in the current game.

[通常状態から移行する遊技状態]
メインCPU101は、通常状態中にこれらの抽籤を行うと、その抽籤結果に応じて次遊技の遊技状態(報知の有無を考慮した遊技状態)をセットする。なお、報知の有無を考慮した遊技状態の移行は、図206及び図207において既に説明しているが、通常状態から移行可能な遊技状態の種別、及びその条件を図249にも示している。
[Game state transitioning from normal state]
When the main CPU 101 performs these lotteries in the normal state, it sets the game state of the next game (game state considering the presence or absence of notification) according to the lottery result. The game state transition considering the presence/absence of notification has already been explained in FIGS.

具体的には、通常状態中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。 Specifically, if you win the BB in the ART lottery of (A) during the normal state, and the BB is operated in this game (that is, when the BB is won in this game, the ART lottery at the time of the BB winning, and the design combination according to the BB is displayed according to the effective line). CPU101 sets BB in the ART as the gaming state of the next game. In this case, the main CPU 101 clears the mode used during the normal state and the lottery state.

また、通常状態中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 In addition, when the ART lottery (A) is not won during the normal state and BB is activated in the current game (that is, when BB is won in the current game and the ART lottery at the time of BB winning is not won and a symbol combination corresponding to BB is displayed along the effective line), the main CPU 101 sets normal BB as the game state of the next game.

また、通常状態中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、通常状態中に(A)のART抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いるモード及び抽籤状態をクリアする。また、通常状態中に(B)のCZ抽籤に当籤した場合、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、通常状態中に用いる抽籤状態をクリアする。 Further, when the BB is won in the normal state but the BB does not operate, the main CPU 101 sets the normal flag interval as the game state of the next game. Also, when the ART lottery (A) is won during the normal state, the main CPU 101 sets the ART precursor as the game state of the next game. In this case, the main CPU 101 clears the mode used during the normal state and the lottery state. Also, when the CZ lottery (B) is won during the normal state, the main CPU 101 sets the CZ sign as the game state of the next game. In this case, the main CPU 101 clears the lottery state used during the normal state.

[CZ前兆中に行う抽籤内容]
続いて、図250を参照して、主制御回路90のメインCPU101がCZ前兆中に行う各種の抽籤の詳細について説明する。
[Lottery contents during CZ omen]
Next, with reference to FIG. 250, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the CZ precursor will be described.

CZ前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図223(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図224(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the CZ precursor, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when the BB is won, the main CPU 101 refers to the BB winning ART lottery table shown in FIG. 223(C), and performs the ART lottery based on the lottery flag corresponding to the internal winning combination won in duplicate with the BB. Also, when the BB is not won, the main CPU 101 refers to the normal ART lottery table shown in FIG. 224(B) and performs an ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、BB当籤の有無に基づいて処理を異ならせ、BB(「F_クラウンBB」「F_赤BB」又は「F_青BB」)が内部当籤役として決定されていない場合には、今回の遊技において行うべき抽籤を終了する。一方で、BBが内部当籤役として決定されている場合には、メインCPU101は、続いて、(B)のCZの前兆ゲーム数の抽籤を行う。この抽籤では、メインCPU101は、図222に示すCZ前兆ゲーム数抽籤テーブルの「BB当籤時」欄を参照して、CZの前兆ゲーム数を決定し、現在セットされているCZの前兆ゲーム数を決定したCZの前兆ゲーム数に書き換え、今回の遊技において行うべき抽籤を終了する。 If the ART lottery of (A) is non-winning, the main CPU 101 changes the processing based on the presence or absence of the BB winning, and if the BB ("F_Crown BB", "F_Red BB" or "F_Blue BB") is not determined as an internal winning combination, the lottery to be performed in the current game ends. On the other hand, when BB is determined as the internal winning combination, the main CPU 101 subsequently performs a lottery for the number of predictive games of CZ in (B). In this lottery, the main CPU 101 determines the number of CZ precursor games by referring to the column "At the time of BB winning" in the CZ precursor game number lottery table shown in FIG.

また、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。続いて、メインCPU101は、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換えて、今回の遊技において行うべき抽籤を終了する。 Also, when the ART lottery (A) is won, the main CPU 101 then performs the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state. Subsequently, the main CPU 101 rewrites the number of predictive games of CZ to the number of predictive games of ART, and ends the lottery to be performed in the current game.

[CZ前兆から移行する遊技状態]
CZ前兆中に(A)のART抽籤に当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。なお、この場合、メインCPU101は、モードをクリアするとともに、CZの前兆ゲーム数をARTの前兆ゲーム数に書き換える。
[Game State Transitioning from CZ Omen]
When the ART lottery (A) is won during the CZ omen and the BB is activated in the current game (that is, when the BB is won in the current game, the ART lottery at the time of the BB winning is won, and a symbol combination corresponding to the BB is displayed along the effective line), the main CPU 101 sets BB during ART as the game state of the next game. In this case, the main CPU 101 clears the mode and rewrites the number of precursor games of CZ to the number of precursor games of ART.

また、CZ前兆中に(A)のART抽籤に非当籤し、かつ、今回の遊技においてBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BB当籤時のART抽籤に非当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態として通常BBをセットする。 In addition, if the BB is not a lottery in the ART lottery of (A) during the CZ precursor, and the BB operates in this game (that is, when the BB is not a lottery in the BB, the ART lottery at the time of BB winning, and the pattern combination according to the BB is displayed according to the effective line). CPU101 usually sets BB as the gaming status of the next game.

また、CZ前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。また、CZ前兆中に、(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。なお、この場合、メインCPU101は、モードをクリアする。 Further, when the BB is won during the CZ omen but the BB does not operate, the main CPU 101 sets the normal flag interval as the game state of the next game. Also, during the CZ omen, when the ART lottery (A) is won, the number of omen games is updated to 0 in the current game, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the ranking ART as the game state of the next game. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、この場合、メインCPU101は、モードをクリアする。 Also, when the ART lottery (A) is won during the CZ omen, the number of omen games is updated to 0 in the current game, and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets ART preparation as the game state of the next game. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技の更新後においても1以上である場合には、メインCPU101は、次遊技の遊技状態としてART前兆をセットする。なお、この場合、メインCPU101は、モードをクリアする。 Also, when the ART lottery (A) is won during the CZ omen and the number of omen games is still 1 or more even after the game is updated this time, the main CPU 101 sets the ART omen as the game state of the next game. In this case, the main CPU 101 clears the mode.

また、CZ前兆中に(A)のART抽籤に当籤することなく、CZの前兆ゲーム数が0に更新された場合、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。 Also, when the number of CZ precursor games is updated to 0 without winning the ART lottery (A) during the CZ precursor, the main CPU 101 sets the initial winning CZ as the gaming state of the next game.

[ART前兆中に行う抽籤内容]
続いて、図251を参照して、主制御回路90のメインCPU101がART前兆中に行う各種の抽籤の詳細について説明する。
[Lottery contents to be performed during ART omen]
Next, with reference to FIG. 251, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the ART precursor will be described.

ART前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には図223(C)に示すBB当籤時ART抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。また、BB非当籤時には、メインCPU101は、図224(B)に示す通常時ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During the ART sign, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when the BB is won, the main CPU 101 refers to the BB winning ART lottery table shown in FIG. 223(C), and performs the ART lottery based on the lottery flag corresponding to the internal winning combination won in duplicate with the BB. Also, when the BB is not won, the main CPU 101 refers to the normal ART lottery table shown in FIG. 224(B) and performs an ART lottery based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not won, the main CPU 101 terminates the lottery to be performed in the current game. On the other hand, when (A) the ART lottery is won, the main CPU 101 subsequently performs (B) the ART stock number lottery. In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 234 to 238 to determine the rank of the winning ART state, and ends the lottery to be performed in the current game.

[ART前兆から移行する遊技状態]
ART前兆中にBBが作動した場合(すなわち、今回の遊技においてBBに当籤し、かつ、BBに応じた図柄組合せが有効ラインに沿って表示された場合)、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態として通常フラグ間をセットする。
[Game state transitioning from ART precursor]
When the BB is activated during the ART sign (that is, when the BB is won in the current game and the pattern combination corresponding to the BB is displayed along the effective line), the main CPU 101 sets the BB during ART as the game state of the next game. Further, when the BB is won during the ART sign but the BB does not operate, the main CPU 101 sets the normal flag interval as the game state of the next game.

また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART前兆中にARTの前兆ゲーム数が0に更新され、かつ、RT状態が低RT状態(RT0状態~RT3状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、CZゲーム数に10をセットする。 Further, when the number of ART precursor games is updated to 0 during the ART precursor and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets ranked ART as the gaming state of the next game, and when the number of ART precursor games is updated to 0 and the RT state is a low RT state (RT0 state to RT3 state) during the ART precursor, the main CPU 101 sets ART as the gaming state of the next game. Set to Not Ready. In these cases, the main CPU 101 sets 10 to the number of CZ games.

通常、ART状態とCZとのループは、初当りCZから始まるため、ART状態に移行した時点でCZゲーム数が既にセットされているが、ART前兆からART状態に移行(すなわち、通常状態からART前兆を介してART状態に移行)した場合、CZを経由していないためCZゲーム数がセットされていない。そこで、ART前兆中にARTの前兆ゲーム数が0に更新された場合には、CZゲーム数として10をセットし、その後のART状態とCZとのループを可能にしている。 Normally, the loop between the ART state and CZ starts from CZ at the beginning, so the number of CZ games is already set at the time of transition to the ART state, but when the state is shifted from the ART precursor to the ART state (i.e., from the normal state to the ART state via the ART precursor), the CZ is not passed through and the CZ game number is not set. Therefore, when the number of ART precursor games is updated to 0 during the ART precursor, 10 is set as the number of CZ games to enable the subsequent loop between the ART state and CZ.

[初当りCZ、及び、初当りCZ終了の次遊技に行う抽籤内容]
続いて、図252を参照して、主制御回路90のメインCPU101が初当りCZ、及び、初当りCZ終了の次遊技に行う各種の抽籤の詳細について説明する。
[Lottery contents to be performed in the next game after the first hit CZ and the end of the first hit CZ]
Subsequently, with reference to FIG. 252, the details of various lotteries performed by the main CPU 101 of the main control circuit 90 in the initial winning CZ and the next game after the initial winning CZ are completed will be described.

初当りCZ、及び、初当りCZ終了の次遊技では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図226(A)~(C)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the initial winning CZ and the next game after the initial winning CZ, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when BB is won, the main CPU 101 refers to the ART medium BB winning stock lottery table shown in FIG. ART lottery is performed based on the lottery flag.

(A)のART抽籤が非当籤の場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery (A) is not won, the main CPU 101 terminates the lottery to be performed in the current game. On the other hand, when (A) the ART lottery is won, the main CPU 101 subsequently performs (B) the ART stock number lottery. In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図242(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Subsequently, the main CPU 101 performs a lottery for obtaining the number of CZ games (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 242(D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be performed in the current game.

[初当りCZ、及び、初当りCZ終了の次遊技から移行する遊技状態]
初当りCZ、及び、初当りCZ終了の次遊技にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。
[First Win CZ and Game State Transitioned from Next Game After End of First Win CZ]
When BB is activated in the initial winning CZ and the next game after the initial winning CZ ends, the main CPU 101 sets BB during ART as the gaming state of the next game. Further, when the BB is won during the ART sign but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game. In these cases, the main CPU 101 clears the mode.

また、初当りCZ、及び、初当りCZ終了の次遊技において、ART抽籤に当籤し、かつ、RT状態が高RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットし、また、ART抽籤に当籤し、かつ、RT状態が低RT状態(RT4状態又はRT5状態)である場合、メインCPU101は、次遊技の遊技状態としてART準備中をセットする。なお、これらの場合、メインCPU101は、モードをクリアする。 In addition, in the first win CZ and the next game after the first win CZ ends, if the ART lottery is won and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the ranking ART as the gaming state of the next game, and if the ART lottery is won and the RT state is a low RT state (RT4 state or RT5 state), the main CPU 101: ART preparation is set as the game state of the next game. In these cases, the main CPU 101 clears the mode.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 In addition, in the next game after the end of the first winning CZ, if the ART lottery is not won and there is a stock of CZ, the main CPU 101 sets the CZ precursor as the gaming state of the next game. In this case, the main CPU 101 draws and sets the number of precursor games of the mode and CZ.

また、初当りCZ終了の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 In addition, in the next game after the end of the first winning CZ, if the ART lottery is not won and there is no stock of CZ, the main CPU 101 sets the normal state as the game state of the next game. In this case, the main CPU 101 draws and sets the mode, the lottery state in the normal state, and the number of high security certificate games.

[ART準備中に行う抽籤内容]
続いて、図253を参照して、主制御回路90のメインCPU101がART準備中に行う各種の抽籤の詳細について説明する。
[Lottery details during preparation for ART]
Next, with reference to FIG. 253, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during ART preparation will be described.

ART準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(E)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図230(J)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 During ART preparation, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table during ART during BB winning shown in FIG. ART lottery is performed based on the flag for lottery.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図242(A)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 performs (D) a lottery for the number of CZ games. In this lottery, the main CPU 101 refers to the number-of-CZ-games acquisition lottery table shown in FIG. 242A, determines the number of CZ games to be added based on the lottery flag, and adds the number of games to be added to the current number of CZ games.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Subsequently, the main CPU 101 performs (E) a lottery for obtaining the number of ART games. In this lottery, the main CPU 101 refers to the number-of-ART-games acquisition lottery table shown in FIG. 243, determines the number of ART games to be added according to the type of the winning BB, adds the number of games to be added to the current number of ART games, and ends the lottery to be performed in the current game.

[ART準備から移行する遊技状態]
ART準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioning from ART preparation]
When BB is activated during preparation for ART, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during the ART sign but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、ART準備中にRT状態がRT4状態に移行すると、メインCPU101は、次遊技の遊技状態として以下の遊技状態をセットする。具体的には、通常ART又はランク決めART中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。また、EP中に当籤したBBの終了後のART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、EPのストックが有るART準備中にRT状態がRT4状態に移行した場合、メインCPU101は、次遊技の遊技状態としてEPをセットする(なお、この場合、メインCPU101は、初回EP処理も行う)。また、メインCPU101は、これ以外の状況でART準備中にRT状態がRT4状態に移行すると、次遊技の遊技状態としてランク決めARTをセットする。 Also, when the RT state shifts to the RT4 state during ART preparation, the main CPU 101 sets the following game state as the game state of the next game. Specifically, when the RT state shifts to the RT4 state during ART preparation after the end of the BB won during the normal ART or the ranking ART, the main CPU 101 sets the normal ART as the game state of the next game. Further, when the RT state shifts to the RT4 state during ART preparation after the end of the BB that was won during the EP, the main CPU 101 sets the EP as the game state of the next game. Also, when the RT state shifts to the RT4 state during ART preparation with an EP stock, the main CPU 101 sets the EP as the game state of the next game (in this case, the main CPU 101 also performs the initial EP processing). In addition, when the RT state shifts to the RT4 state during ART preparation in a situation other than this, the main CPU 101 sets the ranking ART as the game state of the next game.

なお、以下において、初回EP処理とは、EP中の転落モードを抽籤し、セットすること、及び、ナビ高確ゲーム数をクリア(0にする)すること、のうちの未だ終了していない処理を行うことをいう。すなわち、メインCPU101は、いずれの処理も未だ終了していない場合には、初回EP処理において両処理を行い、いずれか一方の処理が終了している場合には、初回EP処理において終了していない処理を行い、いずれの処理も終了している場合には、初回EP処理においていずれの処理も行わない。 In the following description, the first EP processing refers to the processing that has not yet ended, among which the fall mode in the EP is set by lottery and the number of high-probability navigation games is cleared (set to 0). That is, the main CPU 101 performs both processes in the initial EP process when none of the processes have been completed yet, performs the unfinished process in the initial EP process when either process has been completed, and does not perform any process in the initial EP process when both processes have been completed.

[ランク決めART中に行う抽籤内容]
続いて、図254を参照して、主制御回路90のメインCPU101がランク決めART中に行う各種の抽籤の詳細について説明する。
[Contents of the lottery during the ranking ART]
Subsequently, with reference to FIG. 254, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the rank determination ART will be described.

ランク決めART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のランク昇格抽籤を行う。この抽籤では、メインCPU101は、図240に示すランク決めART中ランク昇格抽籤テーブルを参照して、抽籤用フラグやナビ高確中か否か等に基づきART状態のランクの昇格抽籤を行い、その抽籤結果に基づきART当籤時に仮決めしておいたランクを更新する。 During the rank determination ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the rank promotion lottery (A). In this lottery, the main CPU 101 refers to the rank-determining ART medium-rank promotion lottery table shown in FIG. 240, performs a lottery for promotion of the rank in the ART state based on the lottery flag and whether or not the navigation is highly reliable, and updates the rank provisionally determined at the time of the ART lottery based on the lottery result.

このランク昇格抽籤の結果、ART状態のランクがランク4まで昇格した場合、メインCPU101は、続いて、(B)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図244に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットする。 As a result of this rank promotion lottery, when the rank of the ART state is promoted to rank 4, the main CPU 101 subsequently performs the fall mode lottery (B). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 244 to determine and set the initial value of the fall mode.

続いて、メインCPU101は、(C)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図230(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 Subsequently, the main CPU 101 performs (C) ART lottery. In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table for BB winning during ART shown in FIG. , ART lottery is performed based on the lottery flag and whether the navigation is high.

(C)のART抽籤に当籤した場合、メインCPU101は、続いて、(D)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(E)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery of (C) is won, the main CPU 101 subsequently performs the ART stock number lottery of (D). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (E). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(C)のART抽籤が非当籤の場合、又は、(E)のランク抽籤に続いて、メインCPU101は、(F)ARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定し、当該上乗せするゲーム数を現在のARTゲーム数に加算する。 If the ART lottery (C) is not won, or following the rank lottery (E), the main CPU 101 performs (F) a lottery for winning the number of ART games. In this lottery, the main CPU 101 refers to the number-of-ART-games acquisition lottery table shown in FIG. 243, determines the number of ART games to be added according to the type of the winning BB, and adds the number of games to be added to the current number of ART games.

続いて、メインCPU101は、(G)の特殊CZの発動抽籤を行う。この抽籤では、メインCPU101は、図233に示す特殊CZ移行抽籤テーブルを参照して、通常ARTの終了後に移行する継続CZとして特殊CZを用いるか否かを抽籤し、今回の遊技において行うべき抽籤を終了する。 Subsequently, the main CPU 101 performs a special CZ activation lottery (G). In this lottery, the main CPU 101 refers to the special CZ transition lottery table shown in FIG. 233, determines whether or not the special CZ is used as the continuation CZ to be transitioned after the end of the normal ART, and terminates the lottery to be performed in the current game.

[ランク決めARTから移行する遊技状態]
ランク決めART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ランク決めART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state to transition from rank determination ART]
When BB is activated during rank determination ART, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during the rank determination ART but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT状態がRT5状態である場合、メインCPU101は、次遊技の遊技状態としてEPをセットする。また、ランク決めART中の(A)のランク昇格抽籤でランク4まで昇格し、かつ、RT5状態以外のRT状態である場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。なお、これらの場合、メインCPU101は、初回EP処理を行う。 Also, if the player is promoted to rank 4 by the rank promotion lottery (A) during the rank determination ART and the RT state is the RT5 state, the main CPU 101 sets EP as the game state of the next game. Also, if the player is promoted to rank 4 in the rank promotion lottery (A) during the rank determination ART and is in an RT state other than the RT5 state, the main CPU 101 sets EP preparation as the game state of the next game. In these cases, the main CPU 101 performs initial EP processing.

また、上述した状況以外の場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 Also, in situations other than those described above, the main CPU 101 sets normal ART as the game state of the next game.

[通常ART中に行う抽籤内容]
続いて、図255を参照して、主制御回路90のメインCPU101が通常ART中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal ART]
Subsequently, with reference to FIG. 255, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during normal ART will be described.

通常ART中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(A)(B)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ及びART状態中の抽籤状態に基づきART抽籤を行い、また、BB非当籤時には、図228に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ、ART状態中の抽籤状態及びナビ高確中か否かに基づきART抽籤を行う。 During the normal ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, when the BB is won, the main CPU 101 performs the ART lottery based on the lottery flag corresponding to the internal winning combination that is won in duplicate with the BB and the lottery state during the ART state with reference to the stock lottery table during BB winning during ART shown in FIGS. The lottery table is referred to, and the ART lottery is performed based on the lottery flag, the lottery state during the ART state, and whether or not the navigation is high certainty.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)CZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図242(B)(C)に示すCZゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づき上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算する。 If the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 performs (D) a lottery for winning the number of CZ games. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIGS. 242B and 242C, determines the number of CZ games to be added based on the lottery flag and whether the navigation is highly reliable, and adds the number of games to be added to the current number of CZ games.

続いて、メインCPU101は、(E)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。メインCPU101は、ARTゲーム数の獲得抽籤に当籤した場合(通常ART中のBB当籤時には、必ずARTゲーム数の獲得抽籤に当籤するため、通常ART中のBB当籤時と同じである)、当該上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Subsequently, the main CPU 101 performs (E) a lottery for obtaining the number of ART games. In this lottery, the main CPU 101 refers to the number-of-ART-games acquisition lottery table shown in FIG. 243, and determines the number of ART games to be added according to the type of the winning BB. When the winning lottery for the number of ART games is won (in the case of BB winning during normal ART, the lottery for acquiring the number of ART games is always won, so it is the same as the BB winning lottery during normal ART), the main CPU 101 adds the number of games to be added to the current number of ART games, and ends the lottery to be performed in the current game.

一方で、(E)のARTゲーム数の獲得抽籤に非当籤した場合(BB当籤時以外は必ず非当籤であるため、通常ART中のBB非当籤時と同じである)、メインCPU101は、続いて、(F)のナビ高確ゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図241に示すナビ高確ゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及び(ART状態のランクから一義的に定まる)ART状態中の抽籤状態に基づき、上乗せするナビ高確ゲーム数を決定し、当該上乗せするゲーム数を現在のナビ高確ゲーム数に加算する。 On the other hand, when (E) the lottery for the number of ART games is not won (it is always the same as when the BB is not won during normal ART because the lottery is always non-winning except when the BB is won), the main CPU 101 subsequently performs (F) the lottery for the number of navigation high-probability games. In this lottery, the main CPU 101 refers to the high-precision navigation game acquisition lottery table shown in FIG. 241, determines the number of high-precision navigation games to be added based on the lottery flag and the lottery state in the ART state (uniquely determined from the rank of the ART state), and adds the number of games to be added to the current number of high-precision navigation games.

続いて、今回の遊技がナビ高確中であり、かつ、今回の遊技において「3択昇格リプ」が内部当籤役として決定された場合には、メインCPU101は、続いて、(G)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図244に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットし、今回の遊技において行うべき抽籤を終了する。一方で、上述の何れかの条件を満たさない場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 Subsequently, when the current game is during navigation high accuracy and ``3-choice promotion reply'' is determined as an internal winning combination in the current game, the main CPU 101 subsequently performs a falling mode lottery (G). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 244, determines and sets the initial value of the fall mode, and ends the lottery to be performed in the current game. On the other hand, if any of the above conditions are not satisfied, the main CPU 101 terminates the lottery to be performed in the current game.

[通常ARTから移行する遊技状態]
通常ART中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常ART中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioned from normal ART]
When BB is activated during normal ART, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during the normal ART but the BB does not operate, the main CPU 101 sets the ART in-progress flag as the game state of the next game.

また、通常ART中のナビ高確中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 Further, when the RT state shifts to the RT5 state during navigation high accuracy during the normal ART, the main CPU 101 sets EP as the game state of the next game. In this case, the main CPU 101 performs initial EP processing.

また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに非当籤の場合、メインCPU101は、次遊技の遊技状態としてCZ(ART後)をセットする。また、通常ART中にART状態の残りゲーム数が0に更新され、かつ、特殊CZに当籤している場合、メインCPU101は、次遊技の遊技状態として特殊CZをセットする。 Further, when the number of remaining games in the ART state is updated to 0 during normal ART and special CZ is not won, the main CPU 101 sets CZ (after ART) as the game state of the next game. Further, when the number of remaining games in the ART state is updated to 0 during the normal ART and the special CZ is won, the main CPU 101 sets the special CZ as the game state of the next game.

[EP準備中に行う抽籤内容]
続いて、図256を参照して、主制御回路90のメインCPU101がEP準備中に行う各種の抽籤の詳細について説明する。
[Lottery details during EP preparation]
Next, with reference to FIG. 256, the details of various lotteries performed by the main CPU 101 of the main control circuit 90 during EP preparation will be described.

EP準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(C)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図230(H)(I)に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきART抽籤を行う。 During EP preparation, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when the BB is won, the main CPU 101 refers to the stock lottery table for BB winning during ART shown in FIG. , ART lottery is performed based on the lottery flag and whether the navigation is high.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。この抽籤に当籤した場合には、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、今回の遊技において行うべき抽籤を終了する一方で、この抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 performs (D) a lottery for the number of ART games. In this lottery, the main CPU 101 refers to the number-of-ART-games acquisition lottery table shown in FIG. 243, and determines the number of ART games to be added according to the type of the winning BB. When the lottery is won, the main CPU 101 adds the number of games to be added to the current number of ART games and ends the lottery to be performed in the current game, while when the lottery is not won, the main CPU 101 ends the lottery to be performed in the current game.

[EP準備から移行する遊技状態]
EP準備中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP準備中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state to transition from EP preparation]
When BB is activated during preparation for EP, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during EP preparation but the BB does not operate, the main CPU 101 sets the ART in-progress flag as the game state of the next game.

また、EP準備中にRT状態がRT5状態に移行すると、メインCPU101は、次遊技の遊技状態としてEPをセットする。なお、この場合、メインCPU101は、初回EP処理を行う。 Also, when the RT state shifts to the RT5 state during EP preparation, the main CPU 101 sets EP as the game state of the next game. In this case, the main CPU 101 performs initial EP processing.

[EP中に行う抽籤内容]
続いて、図257を参照して、主制御回路90のメインCPU101がEP中に行う各種の抽籤の詳細について説明する。
[Lottery contents during EP]
Next, with reference to FIG. 257, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the EP will be described.

EP中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、BB当籤時には、図231(A)(B)(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグ、及びEP中の転落モードに基づきART抽籤を行い、また、BB非当籤時には、図229に示すART中ストック抽籤テーブルを参照して、抽籤用フラグ及びEP中の転落モードに基づきART抽籤を行う。 In the EP, when the lottery flag is determined based on the internal winning combinations and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, when the BB is won, the main CPU 101 performs the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the fall mode during the EP with reference to the stock lottery table for BB winning during ART shown in FIGS. ART lottery is performed with reference to the lottery table based on the lottery flag and the fall mode in the EP.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 If the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(A)のART抽籤が非当籤の場合、又は、(C)のランク抽籤に続いて、メインCPU101は、(D)のARTゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図243に示すARTゲーム数獲得抽籤テーブルを参照して、当籤したBBの種別に応じて上乗せするARTゲーム数を決定する。 If the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 performs (D) a lottery for the number of ART games. In this lottery, the main CPU 101 refers to the number-of-ART-games acquisition lottery table shown in FIG. 243, and determines the number of ART games to be added according to the type of the winning BB.

(C)のARTゲーム数の獲得抽籤に非当籤した場合、メインCPU101は、(E)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図245に示す転落モード移行抽籤テーブルを参照して、抽籤用フラグ及び現在の転落モードに基づき移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 When the lottery for obtaining the number of ART games in (C) is not won, the main CPU 101 performs the falling mode transition lottery in (E). In this lottery, the main CPU 101 refers to the fall mode transition lottery table shown in FIG. 245, determines and sets the destination fall mode based on the lottery flag and the current fall mode. Subsequently, the main CPU 101 ends the lottery to be performed in the current game.

一方で、(C)のARTゲーム数の獲得抽籤に当籤した場合、メインCPU101は、上乗せするゲーム数を現在のARTゲーム数に加算し、続いて、(F)の転落モード移行抽籤を行う。この抽籤では、メインCPU101は、図246に示すEP中BB当籤時転落モード移行抽籤テーブルを参照して、EP中に当籤したBBの種別、及び、移行前の転落モードに基づき、移行先の転落モードを決定し、セットする。続いて、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the winning lottery for the number of ART games (C) is won, the main CPU 101 adds the number of games to be added to the current number of ART games, and then performs the fall mode transition lottery (F). In this lottery, the main CPU 101 refers to the fall mode transition lottery table for winning a BB during EP shown in FIG. 246, and determines and sets the fall mode to be transitioned based on the type of BB won during the EP and the fall mode before transition. Subsequently, the main CPU 101 ends the lottery to be performed in the current game.

[EPから移行する遊技状態]
EP中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、EP中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[Game state transitioned from EP]
When BB is activated during EP, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during the EP but the BB does not operate, the main CPU 101 sets the ART in-progress flag as the game state of the next game.

また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがある場合、メインCPU101は、次遊技の遊技状態としてEP準備中をセットする。また、EP中にRT5状態以外のRT状態に移行し、かつ、EPのストックがない場合、メインCPU101は、次遊技の遊技状態として通常ARTをセットする。 Further, when the game moves to an RT state other than the RT5 state during the EP and the EP is in stock, the main CPU 101 sets EP preparation as the game state of the next game. Further, when the game moves to an RT state other than the RT5 state during the EP and there is no stock of EP, the main CPU 101 sets normal ART as the game state of the next game.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う抽籤内容]
続いて、図252を参照して、主制御回路90のメインCPU101がCZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に行う各種の抽籤の詳細について説明する。
[Lottery contents to be performed during CZ (after ART), next game after CZ (after ART) ends, and special CZ]
Next, with reference to FIG. 252, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the CZ (after ART), the next game after the end of the CZ (after ART), and the special CZ will be described.

CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う(上述の抽籤フェーズA~C)。この抽籤では、メインCPU101は、BB当籤時には、図231(D)に示すART中BB当籤時ストック抽籤テーブルを参照して、BBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行い、また、BB非当籤時には、図226(D)~図227(H)に示すCZ中ART抽籤テーブルを参照して、抽籤用フラグ、CZの種別(CZ(ART後)、CZ(ART後)終了の次遊技、又は特殊CZ)、及びナビ高確中か否かに基づきART抽籤を行う。 In the CZ (after ART), the next game after the end of CZ (after ART), and the special CZ, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A) (the lottery phases A to C described above). In this lottery, when BB is won, the main CPU 101 performs an ART lottery based on the lottery flag corresponding to the internal winning combination won in duplicate with BB by referring to the stock lottery table for BB winning in ART shown in FIG. With reference to the lottery table, ART lottery is performed based on the lottery flag, the type of CZ (CZ (after ART), next game after CZ (after ART), or special CZ), and whether or not navigation is high.

(A)のART抽籤が非当籤の場合、メインCPU101は、ART状態のストックの放出があるか否かに応じてその後の処理を異ならせる。上述のように、ART状態のストックの放出は、継続CZ中のCZの残りゲーム数が0になったタイミングで行われるため(上述の放出フェーズD)、今回の遊技がCZ(ART後)終了の次遊技、又はCZの残りゲーム数が1以上のCZ(ART後)若しくは特殊CZ中は、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する。また、ART状態のストックがない場合にはストックを放出することができないため、CZの残りゲーム数が0のCZ(ART後)中であっても、ART状態のストックがない場合には、ART状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する(なお、特殊CZは、放出フェーズDのストックが放出されると終了するため、特殊CZ中は常にART状態のセット数が1つ以上ストックされている)。 If the ART lottery in (A) is not won, the main CPU 101 causes the subsequent processing to differ depending on whether or not the ART state stock is released. As described above, the stock in the ART state is released at the timing when the number of remaining games of the CZ during the continuous CZ becomes 0 (discharge phase D described above). Therefore, in the next game after the end of the CZ (after ART), or during the CZ (after ART) or special CZ in which the number of remaining games of the CZ is 1 or more, the stock in the ART state is not released, and the lottery to be performed in the current game ends. In addition, since the stock cannot be released when there is no stock in the ART state, even during the CZ (after ART) when the number of remaining games in the CZ is 0, if there is no stock in the ART state, the stock in the ART state is not released, and the lottery to be performed in the current game ends (In addition, since the special CZ ends when the stock in the release phase D is released, one or more sets of the ART state are always stocked during the special CZ).

一方で、CZの残りゲーム数が0のCZ(ART後)又は特殊CZにおいてART状態のストックがある場合、メインCPU101は、続いて、(B)の放出順序抽籤を行う。この抽籤では、メインCPU101は、図239に示すストック放出順序抽籤テーブルを参照して、ストックしているART状態に対して設定されたランクに基づいて、ストックしているART状態の中から、放出フェーズDで放出するストック分のART状態を決定する。この抽籤の後、メインCPU101は、決定したART状態を、ART状態のストックの中から消し去るとともに、決定したART状態に対して設定されたランクに基づいて、次遊技のランク決めART中に昇格抽籤を行う。 On the other hand, if there is stock in the ART state in the CZ (after ART) or the special CZ with the number of remaining games of CZ being 0, the main CPU 101 subsequently performs the release order lottery of (B). In this lottery, the main CPU 101 refers to the stock release order lottery table shown in FIG. 239 and determines the stocked ART states to be released in the release phase D from among the stocked ART states based on the ranks set for the stocked ART states. After this lottery, the main CPU 101 erases the determined ART state from the stock of the ART state, and performs promotion lottery during rank determination ART of the next game based on the rank set for the determined ART state.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定する。 On the other hand, if the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 234 to 238 to determine the rank of the winning ART state.

(B)の放出順序抽籤、又は(D)のランク抽籤に続いて、メインCPU101は、(E)のCZゲーム数の獲得抽籤を行う。この抽籤では、メインCPU101は、図242(D)に示すCZゲーム数獲得抽籤テーブルを参照して、上乗せするCZゲーム数を決定し、当該上乗せするゲーム数を現在のCZゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Following the release order lottery of (B) or the rank lottery of (D), the main CPU 101 conducts the winning lottery of the number of CZ games of (E). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 242(D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be performed in the current game.

[CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZから移行する遊技状態]
CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中にBBが作動した場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、ART前兆中にBBに当籤したもののBBが作動しない場合、メインCPU101は、次遊技の遊技状態としてART中フラグ間をセットする。
[CZ (after ART), next game after CZ (after ART) ends, and game state transitioning from special CZ]
When BB is activated during CZ (after ART), the next game after the end of CZ (after ART), or special CZ, the main CPU 101 sets BB during ART as the game state of the next game. Further, when the BB is won during the ART sign but the BB does not operate, the main CPU 101 sets the ART in progress flag as the game state of the next game.

また、CZ(ART後)、CZ(ART後)終了の次遊技、及び特殊CZ中に、ART抽籤に当籤、又はART状態のストックの放出が行われると、メインCPU101は、次遊技の遊技状態としてランク決めARTをセットする。 Also, when the ART lottery is won or the stock in the ART state is released during the CZ (after ART), the next game after the CZ (after ART) is finished, or during the special CZ, the main CPU 101 sets the ranking ART as the game state of the next game.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード及びCZの前兆ゲーム数を抽籤し、セットする。 Also, in the next game of CZ (after ART), if the ART lottery is not won and there is a stock of CZ, the main CPU 101 sets the CZ precursor as the game state of the next game. In this case, the main CPU 101 draws and sets the number of precursor games of the mode and CZ.

また、CZ(ART後)の次遊技において、ART抽籤に非当籤し、かつ、CZのストックがない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 Also, in the next game of CZ (after ART), if the ART lottery is not won and there is no stock of CZ, the main CPU 101 sets the normal state as the game state of the next game. In this case, the main CPU 101 draws and sets the mode, the lottery state in the normal state, and the number of high security certificate games.

[通常フラグ間中に行う抽籤内容]
続いて、図259を参照して、主制御回路90のメインCPU101が通常フラグ間中に行う各種の抽籤の詳細について説明する。
[Contents of the lottery performed during the normal flag]
Next, with reference to FIG. 259, the details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the normal flag period will be described.

通常フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図224(C)に示す通常時ART抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During the normal flag period, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, the main CPU 101 refers to the normal ART lottery table shown in FIG. 224(C) and performs an ART lottery based on the lottery flag corresponding to the internal lottery combination that has been won in duplicate with the BB carried over. If the ART lottery (A) is not won, the main CPU 101 terminates the lottery to be performed in the current game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, when (A) the ART lottery is won, the main CPU 101 subsequently performs (B) the ART stock number lottery. In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 234 to 238 to determine the rank of the winning ART state, and ends the lottery to be performed in the current game.

[通常フラグ間から移行する遊技状態]
通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがない場合、メインCPU101は、次遊技の遊技状態として通常BBをセットする。また、通常フラグ間中にBBが作動し、かつ、BBの作動時にART状態のセット数のストックがある場合、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state transitioned from between normal flags]
If the BB is activated during the normal flag period and there is no set number of stocks for the ART state when the BB is activated, the main CPU 101 sets the normal BB as the game state for the next game. Further, when the BB is activated during the normal flag and there is a set number of ART states in stock when the BB is activated, the main CPU 101 sets the BB during ART as the game state of the next game.

[通常BB中に行う抽籤内容]
続いて、図260を参照して、主制御回路90のメインCPU101が通常BB中に行う各種の抽籤の詳細について説明する。
[Lottery contents usually held during BB]
Subsequently, with reference to FIG. 260, the details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the normal BB will be described.

通常BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図247(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the normal BB, when the lottery flag is determined based on the internal winning combinations and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 247A and performs an ART lottery based on the lottery flag.

(A)のART抽籤に非当籤した場合、メインCPU101は、続いて、(B)のCZ抽籤を行う。この抽籤では、メインCPU101は、図247(B)に示すBB中CZ抽籤テーブルを参照して、抽籤用フラグに基づきCZ抽籤を行い、今回の遊技において行うべき抽籤を終了する。なお、このCZ抽籤に当籤した場合には、メインCPU101は、CZの権利を1つ付与(ストック)する。 When the ART lottery of (A) is not won, the main CPU 101 subsequently performs the CZ lottery of (B). In this lottery, the main CPU 101 refers to the CZ lottery table in BB shown in FIG. 247(B), performs a CZ lottery based on the lottery flag, and ends the lottery to be performed in the current game. When the CZ lottery is won, the main CPU 101 grants (stocks) one CZ right.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(C)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(D)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 234 to 238 to determine the rank of the winning ART state, and ends the lottery to be performed in the current game.

[通常BBから移行する遊技状態]
通常BB中に(A)のART抽籤に当籤すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。また、通常BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、各種のストックの有無に応じて次遊技の遊技状態をセットする。具体的には、ART状態のセット数のストックがあり、かつ、ART状態の前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transitioned from normal BB]
When the ART lottery (A) is won during normal BB, the main CPU 101 sets BB during ART as the game state of the next game. Also, when the number of medals paid out during the normal BB reaches a specified number and the operation of the BB ends, the main CPU 101 sets the game state for the next game according to the presence or absence of various stocks. Specifically, when there is a set number of ART states in stock and there is no premonition game number of ART states, the main CPU 101 sets ART ready as the game state of the next game.

また、CZのストックがあり、かつ、CZの前兆ゲーム数がない場合には、メインCPU101は、次遊技の遊技状態として初当りCZをセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、CZのストックがあり、かつ、CZの前兆ゲーム数がある場合には、メインCPU101は、次遊技の遊技状態としてCZ前兆をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。また、ART状態及びCZのいずれのストックもない場合には、メインCPU101は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインCPU101は、モード、及び通常状態中の抽籤状態をセットする。 Further, when there is a stock of CZ and there is no premonitory game number of CZ, the main CPU 101 sets the initial winning CZ as the gaming state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. In addition, when there is a CZ stock and there is a CZ precursor game number, the main CPU 101 sets the CZ precursor as the gaming state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state. Further, when neither the ART state nor the CZ stock is available, the main CPU 101 sets the normal state as the game state of the next game. In this case, the main CPU 101 sets the mode and the lottery state in the normal state.

[ART中フラグ間中に行う抽籤内容]
続いて、図261を参照して、主制御回路90のメインCPU101がART中フラグ間中に行う各種の抽籤の詳細について説明する。
[Contents of the lottery performed during the flag during ART]
Next, with reference to FIG. 261, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during the ART in-progress flag will be described.

ART中フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図230(K)に示すART中ストック抽籤テーブルを参照して、持ち越しているBBと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきART抽籤を行う。(A)のART抽籤に非当籤した場合、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 During the ART in-progress flag, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery of (A). In this lottery, the main CPU 101 refers to the ART stock lottery table shown in FIG. 230(K), and performs an ART lottery based on the lottery flag corresponding to the internal winning combination won in duplicate with the carry-over BB. If the ART lottery (A) is not won, the main CPU 101 terminates the lottery to be performed in the current game.

一方で、(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, when (A) the ART lottery is won, the main CPU 101 subsequently performs (B) the ART stock number lottery. In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 234 to 238 to determine the rank of the winning ART state, and ends the lottery to be performed in the current game.

[ART中フラグ間から移行する遊技状態]
ART中フラグ間中にBBが作動すると、メインCPU101は、次遊技の遊技状態としてART中BBをセットする。
[Game state transitioned from between ART flags]
When the BB is activated during the ART in progress flag, the main CPU 101 sets the ART in progress BB as the game state of the next game.

[ART中BB中に行う抽籤内容]
続いて、図262を参照して、主制御回路90のメインCPU101がART中BB中に行う各種の抽籤の詳細について説明する。
[Lottery contents during BB during ART]
Next, with reference to FIG. 262, details of various lotteries performed by the main CPU 101 of the main control circuit 90 during BB during ART will be described.

ART中BB中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると(図208参照)、メインCPU101は、(A)のART抽籤を行う。この抽籤では、メインCPU101は、図247(A)に示すBB中ART抽籤テーブルを参照して、抽籤用フラグに基づきART抽籤を行う。 In the BB during ART, when the lottery flag is determined based on the internal winning combination and the pressing order (see FIG. 208), the main CPU 101 performs the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in FIG. 247A and performs an ART lottery based on the lottery flag.

(A)のART抽籤に当籤した場合、メインCPU101は、続いて、(B)のARTストック数抽籤を行う。この抽籤では、メインCPU101は、図232に示すART当籤時ストック数抽籤テーブルを参照して、ART抽籤の当籤契機に基づきART状態のセット数を決定し、付与する。続いて、メインCPU101は、(C)のランク抽籤を行う。この抽籤では、メインCPU101は、図234~図238に示すART当籤時ランク抽籤テーブルを参照して、当籤したART状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery of (A) is won, the main CPU 101 subsequently performs the ART stock number lottery of (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 232, determines the number of sets of ART states based on the ART lottery winning opportunity, and grants the set number. Subsequently, the main CPU 101 performs a rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in FIGS. 234 to 238 to determine the rank of the winning ART state, and ends the lottery to be performed in the current game.

また、(A)のART抽籤に非当籤した場合、又は(C)のランク抽籤に続いて、メインCPU101は、(D)のEPストック抽籤を行う。この抽籤では、メインCPU101は、図247(C)に示すBB中EPストック抽籤テーブルを参照して、抽籤用フラグに基づきEPのストック抽籤を行う。(D)のEPストック抽籤に非当籤した場合には、メインCPU101は、今回の遊技において行うべき抽籤を終了する。 Also, when the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 conducts the EP stock lottery (D). In this lottery, the main CPU 101 refers to the BB EP stock lottery table shown in FIG. If the EP stock lottery (D) is not won, the main CPU 101 terminates the lottery to be performed in the current game.

一方、(D)のEPストック抽籤に当籤した場合には、メインCPU101は、続いて、(E)の転落モード抽籤を行う。この抽籤では、メインCPU101は、図244に示す転落モード抽籤テーブルを参照して、EP中の転落モードを抽籤し、セットし、今回の遊技において行うべき抽籤を終了する。 On the other hand, when the EP stock lottery of (D) is won, the main CPU 101 subsequently performs the fall mode lottery of (E). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 244 to lottery the fall mode in the EP, sets it, and ends the lottery to be performed in the current game.

[ART中BBから移行する遊技状態]
ART中BB中に払い出されたメダルの枚数が規定枚数に達し、BBの作動が終了すると、メインCPU101は、次遊技の遊技状態としてART準備をセットする。
[Game state transitioned from BB during ART]
When the number of medals paid out during the BB during ART reaches the specified number and the operation of the BB ends, the main CPU 101 sets ART preparation as the game state of the next game.

<パチスロ1に特有な制御>
以上、本実施形態のパチスロ1の遊技性に関して説明した。続いて、本実施形態のパチスロ1に特有の制御に関して個別に説明する。
<Control specific to pachislot 1>
The game characteristics of the pachi-slot machine 1 according to the present embodiment have been described above. Next, control specific to the pachi-slot machine 1 of this embodiment will be individually described.

[ART抽籤及びランク抽籤]
本実施形態のパチスロ1では、図226(A)(B)のCZ中ART抽籤テーブルに示すように、CZ中のART抽籤は、CZの残りゲーム数に応じて当籤する確率が異なるものの、図237のART当籤時ランク抽籤テーブルに示すように、CZ中のランク抽籤は、決定されるランクの傾向は、CZの残りゲーム数に関わらず同一であるが、これに限られるものではない。すなわち、CZ(初当りCZ及び継続CZ)中に行うART抽籤及びランク抽籤の双方ともに、CZの残りゲーム数に応じて異ならせることとしてもよい。
[ART lottery and rank lottery]
In pachi-slot 1 of the present embodiment, as shown in the CZ ART lottery tables in FIGS. 226(A) and (B), the ART lottery in CZ has different winning probabilities according to the number of remaining games in CZ, but as shown in the rank lottery table at the time of ART winning in FIG. It is not limited to this. That is, both the ART lottery and the rank lottery performed during the CZ (initial CZ and continuation CZ) may be made different according to the number of remaining games of the CZ.

ここで、図263及び図264は、CZ中に行うART抽籤とランク抽籤との概念図であり、図263(A)(B)は、CZの残りゲーム数とCZ中に行う各抽籤との関係例を示している。また、図263及び図264に概念的に示すテーブルのうち、ART抽籤に用いるテーブルは、図226等に示すCZ中ART抽籤テーブルに相当するテーブルであり、また、ランク抽籤に用いるテーブルは、図234等に示すART当籤時ランク抽籤テーブルに相当するテーブルである。 Here, FIGS. 263 and 264 are conceptual diagrams of the ART lottery and rank lottery performed during CZ, and FIGS. 263(A) and (B) show examples of the relationship between the number of remaining games in CZ and each lottery performed during CZ. 263 and 264, the table used for ART lottery is a table corresponding to the CZ medium ART lottery table shown in FIG.

パチスロ1において主制御回路90は、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うこととしてもよい。具体的には、図263(A)に示すように、ART抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じて異なる確率で当籤するART抽籤を行うことができる。 In the pachi-slot 1, the main control circuit 90 may perform an ART lottery in which the probability of winning differs depending on the number of remaining games of CZ. Specifically, as shown in FIG. 263(A), by having a lottery table used for ART lottery for each number of remaining games of CZ, it is possible to perform ART lottery that wins at different probabilities according to the number of remaining games of CZ.

なお、図263(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルAを用いてART抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルBを用いてART抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うこととしている。 In the example shown in FIG. 263(A), when the number of remaining games of CZ is "7,8 games", ART lottery is performed using table A, when the number of remaining games of CZ is "5,6 games", ART lottery is performed using table B, and when the number of remaining games of CZ is "3,4 games", ART lottery is performed using table C, and the number of remaining games of CZ is "1,2 games". , an ART lottery is performed using table D, and when the number of remaining games in CZ is "0 games", table E is used to perform an ART lottery.

この場合において、CZの残りゲーム数とART抽籤に当籤する確率との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART抽籤に当籤する確率を高くしてもよく、また、反対にCZの残りゲーム数が短いほどART抽籤に当籤する確率を高くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART抽籤に当籤する確率が徐々に低く又は高くなっていくことになる。なお、262(A)に示す例の場合、テーブルA,B,C,D,Eの順で、ART抽籤に当籤する確率を高く又は低くすることで実現することができる。 In this case, the relationship between the number of remaining games of CZ and the probability of winning the ART lottery can be arbitrarily set according to the table to be referred to. For example, the longer the number of remaining games of CZ, the higher the probability of winning the ART lottery. By doing so, during the CZ, the number of remaining games decreases as the CZ is consumed, so the probability of winning the ART lottery gradually decreases or increases. In the case of the example shown in 262(A), this can be achieved by increasing or decreasing the probability of winning the ART lottery in the order of tables A, B, C, D, and E.

また、特定の残りゲーム数において、ART抽籤に当籤する確率を高く又は低くしてもよい。図263(A)に示す例の場合、例えば、テーブルBをART抽籤に当籤する確率が最も高く設定し、テーブルDをART抽籤に当籤する確率が次に高く設定し、テーブルEをART抽籤に当籤する確率が次に高く設定し、テーブルAをART抽籤に当籤する確率が次に高く設定し、テーブルBをART抽籤に当籤する確率が次に高く設定することで、ART抽籤に当籤する確率が高いゲーム数と低いゲーム数とを混在させることができる。 Also, the probability of winning the ART lottery may be increased or decreased in a specific number of remaining games. In the example shown in FIG. 263(A), for example, Table B is set with the highest probability of winning the ART lottery, Table D is set with the next highest probability of winning the ART lottery, Table E is set with the next highest probability of winning the ART lottery, Table A is set with the next highest probability of winning the ART lottery, and Table B is set with the next highest probability of winning the ART lottery. By setting, the number of games with a high probability of winning the ART lottery and the number of games with a low probability of winning can be mixed.

また、パチスロ1において主制御回路90は、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることとしてもよい。具体的には、図263(A)に示すように、ランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数毎に有することで、CZの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることができる。 Further, in the pachi-slot 1, the main control circuit 90 may change the lottery result of the rank lottery according to the number of remaining games of CZ. Specifically, as shown in FIG. 263(A), by having a lottery table used for rank lottery for each number of remaining games of CZ, the lottery results of rank lottery can be varied according to the number of remaining games of CZ.

なお、図263(A)に示す例では、CZの残りゲーム数が「7,8ゲーム」である場合には、テーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合には、テーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 263(A), when the number of remaining games of CZ is "7,8 games", rank lottery is performed using table V, when the number of remaining games of CZ is "5,6 games", rank lottery is performed using table W, and when the number of remaining games of CZ is "3,4 games", rank lottery is performed using table X, and the number of remaining games of CZ is "1,2 games". In this case, table Y is used to perform rank lottery, and when the number of remaining games in CZ is "0 games", table Z is used to perform rank lottery.

この場合において、CZの残りゲーム数とランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、CZの残りゲーム数が長いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよく、また、反対にCZの残りゲーム数が短いほどART当籤時のART状態のランクとして高ランクが決定され易くしてもよい。このようにすることで、CZ中は、CZの消化に伴い残りゲーム数が減ることで、ART当籤時のART状態のランクが徐々に低く又は高くなっていくことになる。なお、262(A)に示す例の場合、テーブルV,W,X,Y,Zの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで実現することができる。 In this case, the relationship between the number of remaining games of CZ and the lottery result of the rank lottery can be arbitrarily set according to the table to be referred to. For example, the longer the number of remaining games of CZ, the higher the rank of the ART state at the time of ART winning. By doing so, during the CZ, the number of remaining games decreases as the CZ is consumed, so that the rank of the ART state at the time of ART winning gradually decreases or increases. In the case of the example shown in 262(A), it can be realized by making it easier or harder to determine a high rank as the rank of the ART state in the order of the tables V, W, X, Y, Z.

また、特定の残りゲーム数では、ART状態のランクとして高ランクが決定され易く又は決定され難くしてもよい。図263(A)に示す例の場合、例えば、テーブルX,W,Z,V,Yの順で、ART状態のランクとして高ランクが決定され易く又は決定され難くすることで、ART当籤時にART状態のランクとして高ランクが決定され易いゲーム数と決定され難いゲーム数とを混在させることができる。 Also, in a specific number of remaining games, it may be easier or harder to determine a high rank as the rank of the ART state. In the example shown in FIG. 263(A), for example, by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables X, W, Z, V, and Y, it is possible to mix the number of games in which a high rank is easily determined as the rank in the ART state and the number of games in which it is difficult to determine the rank of the ART state.

なお、図263(A)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではない。例えば、図263(B)に示すように、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせている。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In FIG. 263(A), the number of remaining CZ games is the same between the ART lottery and the rank lottery performed during the CZ, but this is not the only option. For example, as shown in FIG. 263 (B), the ART lottery in CZ is different according to the number of remaining games of CZ "7,8 games", "5,6 games", "3,4 games", "1,2 games", and "0 games". By doing so, it is possible to further diversify various lotteries in the CZ, and to make the game richer.

また、パチスロ1において主制御回路90は、ART状態のセット数のストックの有無に応じて、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図264(A)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、ART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、ART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 Further, in the pachi-slot machine 1, the main control circuit 90 may perform ART lottery and rank lottery in the CZ according to the presence or absence of stock of the set number of ART states. Specifically, as shown in FIG. 264(A), by having a lottery table used for the ART lottery and a lottery table used for the rank lottery for each of the presence or absence of the stock of the set number of the ART state, the main control circuit 90 in the CZ can perform the ART lottery and the rank lottery with different lottery results depending on the presence or absence of the stock of the set number of the ART state.

なお、図264(A)に示す例では、ART状態のセット数のストックがある場合には、テーブルAを用いてART抽籤を行い、また、テーブルZを用いてランク抽籤を行い、ART状態のセット数のストックがない場合には、テーブルBを用いてART抽籤を行い、また、テーブルYを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 264(A), when there is a stock of ART state sets, table A is used to perform ART lottery, and table Z is used to perform rank lottery.

この場合において、ART状態のセット数のストックの有無と、ART抽籤及びランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率が低く、ART状態のランクとして低いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率が高く、ART状態のランクとして高いランクが決定され易くしてもよい。また、例えば、ART状態のセット数のストックがある場合にはストックがない場合に比べて、ART抽籤に当籤する確率は低いものの、ART状態のランクとしては高いランクが決定され易くしてもよく、また反対に、ART抽籤に当籤する確率は高いものの、ART状態のランクとしては低いランクが決定され易くしてもよい。 In this case, the relationship between the presence or absence of the stock of the set number of the ART state and the lottery results of the ART lottery and the rank lottery can be arbitrarily set according to the table to be referenced. A high rank may be easily determined as the rank of the RT state. Also, for example, when there is a stock of sets in the ART state, the probability of winning the ART lottery is low compared to when there is no stock, but a high rank may be easily determined as the rank of the ART lottery.

なお、ART状態のセット数のストックの有無に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる制御は、CZ中に限るものではなく、通常状態、ART状態又はBB中のいずれの状態であっても適用することができる。 It should be noted that the control to change the lottery results of the ART lottery and the rank lottery according to the presence or absence of the stock of the number of sets in the ART state is not limited to CZ, but can be applied to any state during normal state, ART state, or BB.

また、パチスロ1において主制御回路90は、CZの残りゲーム数と、ART状態のセット数のストックの有無との双方を考慮して、CZ中のART抽籤及びランク抽籤を行うこととしてもよい。具体的には、図264(B)に示すように、ART抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、CZの残りゲーム数及びART状態のセット数のストックの有無毎に有することで、CZ中に主制御回路90は、CZの残りゲーム数及びART状態のセット数のストックの有無に応じて抽籤結果が異なるART抽籤及びランク抽籤を行うことができる。 In pachi-slot 1, the main control circuit 90 may perform ART lottery and rank lottery during CZ, taking into consideration both the number of remaining games in CZ and the presence or absence of the number of sets in the ART state. Specifically, as shown in FIG. 264(B), a lottery table used for ART lottery and a lottery table used for rank lottery are provided for each of the number of remaining games in CZ and the number of sets in ART state in stock, so that main control circuit 90 can perform ART lottery and rank lottery in which the lottery results differ depending on the number of remaining games in CZ and the number of sets in ART state in stock.

なお、図264(B)に示す例では、ART状態のセット数のストックがあるときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルAを用いてART抽籤を行うとともにテーブルVを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルBを用いてART抽籤を行うとともにテーブルWを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルCを用いてART抽籤を行うとともにテーブルXを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルDを用いてART抽籤を行うとともにテーブルYを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルEを用いてART抽籤を行うとともにテーブルZを用いてランク抽籤を行うこととしている。 In the example shown in FIG. 264(B), when the number of sets in the ART state is stocked, if the number of remaining games of CZ is "7,8 games", ART lottery is performed using table A and rank lottery is performed using table V, and if the number of remaining games of CZ is "5,6 games", ART lottery is performed using table B and rank lottery is performed using table W, and the number of remaining games of CZ is performed. If it is "3,4 games", ART lottery is performed using table C and rank lottery is performed using table X; if the number of remaining games in CZ is "1,2 games", ART lottery is performed using table D and rank lottery is performed using table Y; if the number of remaining games in CZ is "0 games", ART lottery is performed using table E and rank lottery is performed using table Z is to be carried out.

一方で、ART状態のセット数のストックがないときは、CZの残りゲーム数が「7,8ゲーム」である場合に、テーブルFを用いてART抽籤を行うとともにテーブルQを用いてランク抽籤を行い、CZの残りゲーム数が「5,6ゲーム」である場合に、テーブルGを用いてART抽籤を行うとともにテーブルRを用いてランク抽籤を行い、CZの残りゲーム数が「3,4ゲーム」である場合には、テーブルHを用いてART抽籤を行うとともにテーブルSを用いてランク抽籤を行い、CZの残りゲーム数が「1,2ゲーム」である場合には、テーブルIを用いてART抽籤を行うとともにテーブルTを用いてランク抽籤を行い、CZの残りゲーム数が「0ゲーム」である場合には、テーブルJを用いてART抽籤を行うとともにテーブルUを用いてランク抽籤を行うこととしている。 On the other hand, when there is no stock of sets in the ART state, if the number of remaining games of CZ is "7, 8 games", ART lottery is performed using table F and rank lottery is performed using table Q. If the number of remaining games of CZ is "5, 6 games", ART lottery is performed using table G and rank lottery is performed using table R. ART lottery is performed using table H and rank lottery is performed using table S. When the number of remaining games of CZ is "1 or 2 games", ART lottery is performed using table I and rank lottery is performed using table T. When the number of remaining games of CZ is "0 games", ART lottery is performed using table J and rank lottery is performed using table U.

この場合においても、CZの残りゲーム数及びART状態のセット数のストックの有無と、ART抽籤に当籤する確率との関係、並びに、CZの残りゲーム数及びART状態のセット数のストックの有無と、ランク抽籤の抽籤結果との関係を参照するテーブルに応じて任意に設定できる点は、上述の通りである。なお、図263の例に比べて図264の例では、ART状態のセット数のストックの有無を更に考慮することとしているため、ART状態のセット数のストックがある場合とストックがない場合とで、ART抽籤及びランク抽籤の傾向も異ならせることができる。 Even in this case, the relationship between the number of remaining games of CZ and the number of sets in the ART state and the probability of winning the ART lottery, and the relationship between the number of remaining games of CZ and the number of sets in the ART state in stock and the results of the ranking lottery can be arbitrarily set according to the table that is referred to, as described above. In addition, in the example of FIG. 264, compared to the example of FIG. 263, the presence or absence of the stock of the number of sets in the ART state is further considered, so the tendency of the ART lottery and the rank lottery can be made different between when there is a stock of the number of sets in the ART state and when there is no stock.

例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が低く(又は高く)なる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART抽籤に当籤する確率が高く(又は低く)なるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART抽籤に当籤し易いゲーム数を異ならせることもできる。 For example, if there is a stock of sets in the ART state, the probability of winning the ART lottery decreases (or increases) as the number of remaining games decreases as the CZ is consumed. Further, for example, the number of games that are likely to be won in the ART lottery can be made different depending on whether there is a stock of sets in the ART state or not.

もちろん、ART状態のランク抽籤も同様であり、例えば、ART状態のセット数のストックがある場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして低い(又は高い)ランクが決定され易くなる一方で、ART状態のセット数のストックがない場合は、CZの消化に伴い残りゲーム数が減るにつれて、ART状態のランクとして高い(又は低い)ランクが決定され易くなるように設定することもできる。また、例えば、ART状態のセット数のストックがある場合とない場合とで、ART状態のランクとして高いランクが決定され易いゲーム数を異ならせることもできる。 Of course, the ART state rank lottery is the same. For example, if there is a stock of ART state sets, as the number of remaining games decreases as the CZ is consumed, a lower (or higher) rank will be more likely to be determined as the ART state rank. Further, for example, the number of games in which a high rank is likely to be determined as the rank of the ART state can be made different depending on whether there is a stock of ART state sets or not.

また、図264(A)(B)では、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を揃えているが、これに限られるものではなく、図263(B)に例示するように、CZ中に行うART抽籤とランク抽籤との間で、CZの残りゲーム数を異ならせることとしてもよい。 In addition, in FIGS. 264A and 264B, the number of remaining CZ games is the same between the ART lottery and the rank lottery performed during the CZ, but it is not limited to this, and as shown in FIG.

同様に、図264(A)(B)では、ART状態のストックがある場合に行うART抽籤と、ART状態のストックがない場合に行うART抽籤との間でCZの残りゲーム数を揃え、同様に、ART状態のストックがある場合に行うランク抽籤と、ART状態のストックがない場合に行うランク抽籤との間でCZの残りゲーム数を揃えているが、これに限られるものではない。 Similarly, in FIGS. 264A and 264B, the number of remaining CZ games is the same between the ART lottery performed when there is an ART state stock and the ART lottery performed when there is no ART state stock, and similarly, the number of remaining CZ games is the same between the rank lottery performed when there is an ART state stock and the rank lottery performed when there is no ART state stock, but it is not limited to this.

例えば、図264(C)に示すように、ART状態のストックがない場合には、CZ中のART抽籤は、CZの残りゲーム数「7,8ゲーム」「5,6ゲーム」「3,4ゲーム」「1,2ゲーム」「0ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「4,5ゲーム」「0,1,2,3ゲーム」に応じて異ならせ、また、ART状態のストックがある場合には、CZ中のART抽籤は、CZの残りゲーム数「5,6,7,8ゲーム」「2,3,4ゲーム」「0,1ゲーム」に応じて異ならせる一方で、CZ中のランク抽籤は、CZの残りゲーム数「6,7,8ゲーム」「3,4,5ゲーム」「0,1,2ゲーム」に応じて異ならせることとしてもよい。このようにすることで、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 For example, as shown in FIG. 264 (C), when there is no stock in the ART state, the ART lottery in CZ varies according to the number of remaining games in CZ "7,8 games", "5,6 games", "3,4 games", "1,2 games", and "0 games". In addition, when there is a stock in the ART state, the ART lottery in CZ is different according to the number of remaining games of CZ "5,6,7,8 games", "2,3,4 games", and "0,1 games". By doing so, it is possible to further diversify various lotteries in the CZ, and to make the game richer.

以上説明したように本実施形態のパチスロ1では、ART抽籤に当籤するとランク抽籤を行い、ART状態中のランクを決定する。なお、ART状態中は、このランク(より詳細には、ランクから定まる抽籤状態)に基づき、CZゲーム数の上乗せやEPへの移行(より詳細には、ナビ高確ゲーム数の付与)といった特典が付与されることになるため、低いランクは小さな特典しか付与されず、反対に高いランクは大きな特典が付与されることになる。そのため、ART状態のランクは、遊技者に対して付与する特典の大きさということができる。 As described above, in the pachi-slot machine 1 of the present embodiment, when the ART lottery is won, a rank lottery is conducted to determine the rank in the ART state. In addition, during the ART state, based on this rank (more specifically, the lottery state determined from the rank), benefits such as adding the number of CZ games and moving to EP (more specifically, the number of high-precision navigation games) are granted. Therefore, it can be said that the rank of the ART state is the size of the privilege given to the player.

このとき、パチスロ1では、ART状態のセット数のストックの有無に応じてランク抽籤の抽籤結果を異ならせる。例えば、ART状態のセット数のストックがある場合には、ランク抽籤において低いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において高いランクを決定し易くすることができる。これにより、ART状態のセット数のストックがある状態で更にART抽籤に当籤した場合には、ART状態のセット数のストックがない状態でART抽籤に当籤した場合よりも、低いランクが期待できることになり、その後のART状態における特典への期待が抑制される。 At this time, in Pachi-Slot 1, the lottery result of the rank lottery is changed according to the presence or absence of the stock of the number of sets in the ART state. For example, when there is a stock of the set number of the ART state, it is easy to determine a low rank in the rank lottery, and conversely, when there is no stock of the set number of the ART state, it is possible to easily determine a high rank in the rank lottery. Thus, when the player wins the ART lottery while the set number of the ART state is stocked, a lower rank can be expected than when the ART lottery is won while the set number of the ART state is not stocked, and the expectation for the privilege in the subsequent ART state is suppressed.

このようにパチスロ1では、ART状態のセット数のストックがある場合には、ART状態のランクを相対的に低く決定するため、ストックがある状態での更なるART当籤時に遊技者に対して過度な利益を付与してしまうことを抑制することができる。 In this way, in the pachi-slot 1, when there is a stock of the number of sets in the ART state, the rank of the ART state is determined relatively low, so that it is possible to suppress giving an excessive profit to the player when further ART wins are made in the state of the stock.

なお、ART状態のセット数のストックがある場合には、ランク抽籤において高いランクを決定し易く、反対に、ART状態のセット数のストックがない場合には、ランク抽籤において低いランクを決定し易くすることもできる。このような場合であっても、2つ目以降のストック分のランクは高くなってしまうものの、1つ目のストック分のランクは低く抑えることができるため、遊技者に対して過度な利益を付与してしまうことを抑制することができる。 When the number of sets in the ART state is stocked, a high rank can be easily determined in the rank lottery, and conversely, when the number of sets in the ART state is not stocked, a low rank can be easily determined in the rank lottery. Even in such a case, although the rank for the second and subsequent stocks becomes high, the rank for the first stock can be kept low, so that it is possible to prevent excessive profit from being given to the player.

また、パチスロ1では、ART状態のセット数のストックの有無に応じてART抽籤の抽籤結果も異ならせる。例えば、ART状態のセット数のストックがある場合にART抽籤に当籤し易くすることで、ストックがある場合には、ART抽籤に当籤し易いものの低いランクが決定され易くすることができ、また、ART状態のセット数のストックがある場合にART抽籤に当籤し難くすることで、ストックがある場合には、ART抽籤に当籤し難く、かつ、当籤しても低いランクが決定され易くすることができる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In Pachi-slot 1, the lottery result of the ART lottery is also changed according to the presence or absence of the stock of the number of sets in the ART state. For example, by making it easier to win the ART lottery when there is a set number of stocks in the ART state, it is possible to make it easier to determine a low rank even though it is easy to win the ART lottery when there is stock, and to make it difficult to win the ART lottery when there is a set number of stocks in the ART state. I can. As a result, various lotteries in the CZ can be diversified, and the games can be enriched.

また、パチスロ1では、CZ中の残りゲーム数に応じてART抽籤及びランク抽籤の抽籤結果を異ならせる。これにより、CZ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 Also, in pachislot 1, the lottery results of the ART lottery and the rank lottery are varied according to the number of remaining games in the CZ. As a result, various lotteries in the CZ can be diversified, and the games can be enriched.

なお、パチスロ1において、ART状態のランクは、CZゲーム数の上乗せに影響を与える情報であるため、高いランクが決定された場合には、CZゲーム数の上乗せに期待でき、結果、CZとART状態とのループが継続することが期待でき、遊技性が向上する。 In the pachi-slot 1, since the rank of the ART state is information that affects the addition of the number of CZ games, when a high rank is determined, the addition of the number of CZ games can be expected, and as a result, the loop between the CZ and the ART state can be expected to continue, and the game performance is improved.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否か、及びART状態に移行する場合にART状態中の有利度合い(すなわち、ART状態中のランク)を決定するため、特典決定手段、移行決定手段及びモード決定手段として機能する。
なお、上述のようにART状態中のランクは、ART状態中に付与する特典(例えば、CZゲーム数の上乗せなど)に影響を与える情報であるため、ART状態という特典を付与する遊技機においては、ART状態のランクを決定することは、ART状態という特典の大きさを決定することと同じである(すなわち、ランクが高いほど、有利なART状態になるため、付与する特典も大きくなる)。
In addition, the main control board 71 performs an ART lottery and determines whether or not to shift to the ART state, and when shifting to the ART state, determines the degree of advantage in the ART state (that is, the rank in the ART state).
As described above, the rank in the ART state is information that affects the benefits provided in the ART state (for example, adding the number of CZ games), so in a gaming machine that provides the benefit of the ART state, determining the rank of the ART state is the same as determining the size of the benefit of the ART state (that is, the higher the rank, the more advantageous the ART state, and the greater the benefit to be provided).

また、主制御基板71は、ART抽籤に当籤すると、遊技状態をART状態に移行させるとともに、このART状態中の遊技を、ランク抽籤で決定したランクに基づき制御(すなわち、ランクに基づいてCZゲーム数の上乗せなどの特典を付与)するため、特典付与手段及び有利状態制御手段として機能する。 In addition, when the ART lottery is won, the main control board 71 shifts the game state to the ART state, and controls the game in the ART state based on the rank determined by the rank lottery (that is, provides benefits such as adding the number of CZ games based on the rank).

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 When the ART lottery is won, the main control board 71 determines the number of rights in the ART state to be given and stores it in the main RAM 103, and when the game state is shifted to the ART state, it erases one right in the ART state stored in the main RAM 103, thereby functioning as a right management means.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段及び高確率状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現する。 Further, the main control board 71 functions as state control means and high-probability state control means in order to control games during CZ. When the ART lottery is won during the CZ, the main control board 71 interrupts the CZ to shift the game state to the ART state, and after that, when the ART state ends, restarts the interrupted CZ, thereby realizing a loop between the CZ and the ART state.

[CZ終了後の泣きの1回のART抽籤]
本実施形態のパチスロ1では、通常状態中であっても、CZが終了した次の1ゲームでは、当籤する確率が高いART抽籤を行う(図226、図227参照)。遊技者にとってみると、CZが終了した後にもART状態への移行の期待度を持つことができるため、遊技の興趣の低下を抑制することができる。
[1 ART lottery of crying after CZ ends]
In pachi-slot 1 of the present embodiment, even in the normal state, ART lottery with a high probability of winning is performed in the next game after CZ is finished (see FIGS. 226 and 227). From the player's point of view, it is possible to prevent the player from losing interest in the game because he/she can expect the transition to the ART state even after the CZ ends.

特に、本実施形態のパチスロ1では、CZからART状態に移行すると、CZの残りゲーム数が上乗せされるが、CZが終了した次の1ゲームにおいてART抽籤に当籤した場合にも、CZの残りゲーム数が上乗せされ、結果、CZの終了に伴い終了したCZとART状態とのループが再開することになるため、遊技の興趣が向上する。なお、CZの最終ゲーム(残りゲーム数「0」)に遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。また、CZが終了した次の1ゲームにおいてART抽籤に当籤し、遊技状態がART状態に移行し、かつ、CZゲーム数に「5ゲーム」が上乗せされた場合も、ART状態終了時のCZゲーム数の残りは「5ゲーム」である。 In particular, in the pachi-slot machine 1 of the present embodiment, when the CZ is shifted to the ART state, the number of remaining games of the CZ is added, but even when the ART lottery is won in the next game after the CZ is finished, the number of the remaining games of the CZ is added, and as a result, the loop between the finished CZ and the ART state is restarted when the CZ is finished, so that the interest of the game is improved. When the game state shifts to the ART state in the final game of CZ (the number of remaining games is "0") and "5 games" are added to the number of CZ games, the remaining number of CZ games at the end of the ART state is "5 games". In addition, when the ART lottery is won in the next one game after the CZ ends, the game state shifts to the ART state, and '5 games' are added to the number of CZ games, '5 games' remain in the number of CZ games when the ART state ends.

また、CZが終了した次の1ゲームにおける演出内容は、任意である。例えば、CZが終了した次の1ゲームでは、CZとART状態とのループによる有利区間の結果を表示する終了画面を表示しておき、CZが終了した次の1ゲームにおけるART抽籤に当籤した場合には、この終了画面から逆転させる形で演出画面を切り替えることとしてもよい。また、CZとART状態とのループによる有利区間の結果は、CZの最終ゲームにおいて表示しておき、次のゲーム(CZが終了した次の1ゲーム)のスタート時には、通常状態中の通常の演出画面を表示しておくこととしてもよい。この場合、CZが終了した次の1ゲームにおいてART抽籤に当籤すると、例えば、第1停止操作~第3停止操作等の任意のタイミングで、通常の演出画面が確定画面に演出画面を切り替えることとしてもよい。 Also, the content of the effect in the next game after the CZ is finished is arbitrary. For example, in the next game after the CZ ends, an end screen displaying the result of the advantageous section by the loop between the CZ and the ART state may be displayed, and when the ART lottery in the next game after the CZ ends is won, the performance screen may be switched in a manner reversed from the end screen. Also, the result of the advantageous section by the loop of CZ and ART state may be displayed in the final game of CZ, and at the start of the next game (one game after the end of CZ), the normal performance screen in the normal state may be displayed. In this case, when the ART lottery is won in the next game after the CZ ends, the normal effect screen is switched to the final screen at any timing such as the first stop operation to the third stop operation, for example.

また、上記実施形態のパチスロ1では、CZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行うこととしているが、これに限られるものではない。継続CZ及びART状態は、高RT状態中に行われるため、例えば、CZが終了した後の低RT状態に移行したタイミングの1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。すなわち、主制御回路90は、継続CZの終了時は、RT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行い、また、初当りCZの終了時には、初当りCZの終了時のRT状態が既にRT0~RT2状態である場合は初当りCZが終了した次の1ゲームにおいて当籤確率の高いART抽籤を行い、また、初当りCZの終了時のRT状態がRT4状態又はRT5状態である場合は、初当りCZが終了した後にRT状態がRT0~RT2状態の何れかに移行した次の1ゲームに限り、当籤確率の高いART抽籤を行うこととしてもよい。 Further, in the pachi-slot 1 of the above embodiment, an ART lottery with a high winning probability is performed in the next game after the CZ is finished, but it is not limited to this. Since the continuous CZ and ART state are performed during the high RT state, for example, an ART lottery with a high winning probability may be performed only in one game at the timing of transition to the low RT state after the end of the CZ. That is, at the end of the continuous CZ, the main control circuit 90 performs an ART lottery with a high winning probability only in the next one game in which the RT state has shifted to any of the RT0 to RT2 states, and at the end of the initial winning CZ, if the RT state at the end of the initial winning CZ is already in the RT0 to RT2 state, performs an ART lottery with a high winning probability in the next game after the initial winning CZ has ended. When the RT state at the end of Z is RT4 state or RT5 state, ART lottery with a high winning probability may be performed only in the next one game in which the RT state shifts to any of RT0 to RT2 states after the end of CZ for the first time.

また、ART抽籤は、抽籤フラグに基づいて行われるところ、抽籤用フラグは、内部当籤役とナビ区間の有無とに応じて決定されるため(図208(B)参照)、CZが終了した次の1ゲームをナビ区間とするか否かに応じて、CZが終了した次の1ゲームにおけるART抽籤の抽籤結果が異なることになる。この点、CZが終了した次の1ゲームをナビ区間としてもよく、また、非ナビ区間としてもよく、更には、ナビ高確中のナビ区間としてもよく、また非ナビ高確中のナビ区間としてもよい。 In addition, the ART lottery is performed based on the lottery flag, and the lottery flag is determined according to the internal winning combination and the presence or absence of the navigation section (see FIG. 208(B)). Therefore, the lottery result of the ART lottery in the next game after the CZ ends will differ depending on whether the next game after the CZ ends is the navigation period. In this regard, the next game after CZ is finished may be a navigation section, a non-navigation section, a navigation section with high navigation accuracy, or a navigation section with non-navigation accuracy.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行い、ART抽籤に当籤すると、遊技状態をART状態に移行させるため、付与決定手段及び特典付与手段として機能する。
また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、特典管理手段として機能する。
In addition, the main control board 71 performs an ART lottery, and when the ART lottery is won, shifts the game state to the ART state, so that it functions as grant determining means and privilege granting means.
When the ART lottery is won, the main control board 71 determines the number of rights in the ART state to be given and stores it in the main RAM 103, and when the game state is shifted to the ART state, it erases one right in the ART state stored in the main RAM 103, thereby functioning as a privilege management means.

また、主制御基板71は、CZ中の遊技を制御するため、状態制御手段として機能する。なお、主制御基板71は、CZ中にART抽籤に当籤すると、CZを中断して遊技状態をART状態に移行させ、その後、このART状態が終了すると、中断していたCZを再開することで、CZとART状態とのループを実現するが、この際、CZからART状態への移行に伴いCZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。 In addition, the main control board 71 functions as state control means in order to control games during the CZ. When the ART lottery is won during the CZ, the main control board 71 interrupts the CZ and shifts the game state to the ART state, and then resumes the interrupted CZ when the ART state ends, thereby realizing a loop between the CZ and the ART state.

[ART当籤時のランク抽籤]
本実施形態のパチスロ1では、ART抽籤に当籤した場合に、ランク抽籤を行う。例えば、主制御回路90は、ART抽籤において当籤したART状態の1つ目のストックについては、図234(A)~図238(N)に示すART当籤時ランク抽籤テーブルを参照して、ART当籤時の内部当籤役(より詳細には、抽籤用フラグ)に基づいてART当籤時のランクを決定し、また、2つ目以降のストックについては、図238(O)に示すART当籤時ランク抽籤テーブルを参照してART当籤時のランクを決定する。
[Rank lottery at the time of ART winning]
In the pachi-slot machine 1 of the present embodiment, a rank lottery is performed when the ART lottery is won. For example, the main control circuit 90 refers to the ART winning rank lottery table shown in FIGS. 234(A) to 238(N) for the first stock in the ART state that is won in the ART lottery, and determines the rank at the time of the ART winning based on the internal winning combination (more specifically, the lottery flag) at the time of the ART winning. The rank at the time of ART winning is determined by referring to the ART winning rank lottery table shown in O).

ART当籤時のランクは、ART状態の抽籤状態を決定するために参照されることから、ART当籤時に高ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ易く、反対にART当籤時に低ランクが決定されている場合には、その後のART状態においてCZゲーム数の上乗せ等が行われ難くなる可能性があり、ART状態中の遊技が画一化してしまうことを防止できる。また、ART当籤時のランクは、ART当籤時の内部当籤役に基づいて決定されることから、CZ中に強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持つことができ、遊技の興趣が向上する。 The rank at the time of the ART wiring is referenced to determine the lottery status in the ART state, so if the high rank is determined at the time of ART winning, it is easy to increase the number of CZ games in the subsequent ART state, and if a low rank is determined at the time of ART winning, CZ in the subsequent ART state. It may be difficult to add the number of games, etc., and it can prevent the gaming in the ART state from unifying. Also, since the rank at the time of ART winning is determined based on the internal winning combination at the time of ART winning, when the ART lottery is won with a strong combination in CZ as a trigger, the subsequent ART state can be expected, and the amusement of the game is improved.

また、このART当籤時のランクは、副制御回路200の制御により表示装置11を介して示唆される(図212(C)参照)。具体的には、副制御回路200は、1つ目のストック(すなわち、内部当籤役に基づいてART当籤時のランクが決定されるストック)については、「武器S」「武器A」「武器B」「武器C」「武器D」に応じた映像を表示することで、当該1つ目のストック分のART当籤時のランクを示唆する演出を行う。一方で、2つ目以降のストック分については、副制御回路200は、「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 Also, the rank at the time of this ART winning is suggested through the display device 11 under the control of the sub-control circuit 200 (see FIG. 212(C)). Specifically, for the first stock (that is, the stock for which the rank at the time of ART winning is determined based on the internal winning combination), the sub-control circuit 200 displays images corresponding to 'weapon S', 'weapon A', 'weapon B', 'weapon C' and 'weapon D', thereby performing an effect suggesting the rank at the time of ART winning for the first stock. On the other hand, for the second and subsequent stocks, the sub-control circuit 200 does not suggest the rank at the time of ART winning by displaying an image corresponding to "Weapon?".

なお、副制御回路200がART当籤時のランクを示唆する又は示唆しない演出を行うタイミングは、主制御回路90がART状態のストックを放出するタイミング(すなわち、付与したART状態のストックに基づき、遊技状態をART状態に移行させるタイミング)である。ここで、CZ中のART抽籤において一度に複数のART状態のストックが付与された場合、主制御回路90は、ART当籤後に遊技状態を一度CZからART状態に移行させることで、1つ目のストックの放出を行い、また、その後、CZの残りゲーム数がなくなったタイミングで、遊技状態をCZからART状態に移行させることで、2つ目のストックを放出する。そのため、副制御回路200は、1つ目のストック分は、ART当籤時に武器ランクに応じた映像を表示することで、ランクを示唆し、2つ目以降のストック分は、CZの残りゲーム数がなくなった時(放出フェーズD)に「武器?」に応じた映像を表示することで、ART当籤時のランクを示唆しない。 The timing at which the sub-control circuit 200 performs the effect of suggesting or not suggesting the rank at the time of ART winning is the timing at which the main control circuit 90 releases the ART state stock (that is, the timing at which the game state is shifted to the ART state based on the given ART state stock). Here, when a plurality of ART state stocks are provided at once in ART lottery in CZ, the main control circuit 90 releases the first stock by once shifting the game state from CZ to ART state after the ART winning, and releases the second stock by shifting the game state from CZ to ART state at the timing when the number of remaining games in CZ disappears. Therefore, the sub-control circuit 200 suggests the rank by displaying an image corresponding to the weapon rank at the time of ART winning for the first stock, and does not suggest the rank at the time of ART winning by displaying the image corresponding to "weapon?"

また、ART状態のランク(抽籤状態)は、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という2段階の抽籤を経て決定される。副制御回路200は、ART当籤時の(仮の)ランクを、武器ランクに応じた映像を表示して示唆する一方で、ART状態中に抽籤状態に応じた演出ステージを用いて演出を行うことで、昇格抽籤後の確定したランク(抽籤状態)を報知する(図212(C)参照)。遊技者にとってみれば、ART状態中の演出ステージから、今回のART状態の有利度合いを把握できるため、その後の遊技に対して様々期待を持つことができ、興趣が向上する。 In addition, the rank of the ART state (lottery state) is determined through two stages of lottery: a rank lottery at the time of ART winning and a promotion lottery during rank determination ART. The sub-control circuit 200 indicates the (temporary) rank at the time of the ART winning by displaying an image corresponding to the weapon rank, and performs an effect using the effect stage corresponding to the lottery state during the ART state, thereby notifying the determined rank (lottery state) after the promotion lottery (see FIG. 212 (C)). From the player's point of view, the degree of advantage of the current ART state can be grasped from the presentation stage in the ART state, so that the player can have various expectations for the subsequent game, and the interest is improved.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段、有利状態制御手段、特典決定手段及び特典付与手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するとともに、ランク決めART中に昇格抽籤を行うことでART当籤時のランクからART状態の抽籤状態を決定するため、モード決定手段、モード決定情報決定手段及び特典決定手段(なお、この場合における特典は、ART状態への移行という特典を意味する)として機能する。 Further, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and shifts the game state to the ART state when the ART lottery is won. In addition, the main control board 71 performs a rank lottery when the ART lottery is won, determines the rank at the time of the ART lottery based on the lottery flag determined from the internal winning combination at the time of the ART lottery, and determines the lottery state of the ART state from the rank at the time of the ART lottery by performing a promotion lottery during the rank determination ART. The privilege in the case means the privilege of transitioning to the ART state).

また、主制御基板71は、ART状態中に、ART当籤時のランク(より詳細には、当該ランクから決定される抽籤状態)に基づき、ART状態中にCZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 In addition, the main control board 71 functions as a privilege granting means in order to grant a privilege such as adding the number of CZ games during the ART state based on the rank at the time of ART winning (more specifically, the lottery state determined from the rank).

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 When the ART lottery is won, the main control board 71 determines the number of rights in the ART state to be given and stores it in the main RAM 103, and when the game state is shifted to the ART state, it erases one right in the ART state stored in the main RAM 103, thereby functioning as a right management means.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段及び状態制御手段として機能する。 In addition, the main control board 71 manages games during the CZ and terminates the CZ when the number of remaining games in the CZ becomes 0, thus functioning as high-probability state control means and state control means.

また、副制御基板200及び表示装置11は、ART当籤時のランクを示唆する演出を行うとともに、一度のART当籤時に複数ストックした場合に、1つ目のストック分のART当籤時のランクは示唆する一方で、2つ目以降のストック分のART当籤時のランクは示唆しないため、演出手段として機能する。 In addition, the sub-control board 200 and the display device 11 perform a performance suggesting the rank at the time of ART winning, and when a plurality of stocks are stocked at the time of one ART winning, the rank at the time of ART winning for the first stock is suggested, but the rank at the time of ART winning for the second and subsequent stocks is not suggested, so that they function as a performance means.

[ランク決めART中のランク昇格抽籤]
本実施形態のパチスロ1では、ART状態に移行した最初の遊技(ランク決めART)において、ART当籤時に決定していたランクを昇格して、ART状態中の抽籤状態を決定する。そして、パチスロ1では、ART状態中に、この抽籤状態に応じてCZゲーム数の上乗せやナビ高確ゲーム数を付与するため、抽籤状態に応じてART状態中の遊技性が異なることになる。
[Rank promotion lottery during rank determination ART]
In the pachi-slot 1 of the present embodiment, in the first game (rank determination ART) after shifting to the ART state, the rank determined at the time of ART winning is promoted to determine the lottery state during the ART state. In Pachi-slot 1, since the number of CZ games and the number of high-precision navigation games are added according to the lottery state during the ART state, the game characteristics during the ART state differ according to the lottery state.

ここで、パチスロ1では、抽籤状態を、ART当籤時のランク抽籤と、ランク決めART中の昇格抽籤という二段階の抽籤を経て決定するため、例えば、ランク抽籤の抽籤結果が好ましくない場合であっても、昇格抽籤の抽籤結果により好ましい結果となることがあり、ART状態中の遊技性を多様化することができる。また、ART当籤時のランク抽籤は、ART当籤時の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われ、昇格抽籤は、ランク決めART中の内部当籤役(より詳細には、内部当籤役から定まる抽籤用フラグ)に基づき行われるため、例えば、強い役を契機にART抽籤に当籤した場合には、その後のART状態に期待を持てるだけでなく、弱い役を契機にART抽籤に当籤した場合であっても、ランク決めART中に強い役が当籤することでその後のART状態に期待を持てることができ、遊技の興趣が向上する。 Here, in the pachi-slot 1, since the lottery state is determined through two stages of lottery, that is, the rank lottery at the time of winning the ART and the promotion lottery during the rank determination ART, even if the lottery result of the rank lottery is unfavorable, the lottery result of the promotion lottery may give a favorable result, and the game properties in the ART state can be diversified. In addition, the rank lottery at the time of ART winning is performed based on the internal winning combination at the time of ART winning (more specifically, the lottery flag determined from the internal winning combination), and the promotion lottery is performed based on the internal winning combination in the rank determination ART (more specifically, the lottery flag determined from the internal winning combination). Then, not only can the players have expectations for the subsequent ART state, but even when the player wins the ART lottery triggered by the weak combination, the player can have expectations for the subsequent ART state by winning the strong combination during the rank determination ART, thereby improving the amusement of the game.

また、ART状態中に抽籤状態に基づいてCZゲーム数の上乗せといった特典が付与された場合には、その後、CZとART状態とのループが期待でき、遊技の興趣が更に向上する。 Further, when a privilege such as an increase in the number of CZ games is given based on the lottery state during the ART state, a loop between the CZ and the ART state can be expected after that, and the amusement of the game is further improved.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、ART抽籤に当籤した場合にランク抽籤を行い、ART当籤時の内部当籤役から定まる抽籤用フラグに基づきART当籤時のランクを決定するため、モード決定情報決定手段として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and shifts the game state to the ART state when the ART lottery is won, so it functions as transition determination means and advantageous state control means. In addition, the main control board 71 performs a rank lottery when the ART lottery is won, and determines the rank at the time of the ART winning based on the lottery flag determined from the internal winning combination at the time of the ART winning, and thus functions as mode determination information determining means.

また、主制御基板71は、ランク決めART中に内部当籤役から定まる抽籤用フラグに基づき昇格抽籤を行い、ART当籤時のランクを昇格させてART状態中の抽籤状態を決定するため、モード決定手段として機能する。なお、本実施形態のパチスロ1では、ART状態の最初の1ゲームをランク決めARTとして昇格抽籤を行っているが、これに限られるものではなく、ART抽籤に当籤した遊技よりも後の遊技において昇格抽籤を行うこととしてもよい。 In addition, the main control board 71 performs a promotion lottery based on a lottery flag determined from an internal winning combination during the rank-determining ART, promotes the rank at the time of ART winning, and determines the lottery state during the ART state, thereby functioning as a mode determining means. In the pachi-slot machine 1 of the present embodiment, the first game in the ART state is ranked as the ART, and the promotion lottery is performed.

また、主制御基板71は、ART状態中に、昇格抽籤において決定された抽籤状態に基づき、CZゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 In addition, the main control board 71 functions as privilege giving means to give a privilege such as an increase in the number of CZ games during the ART state based on the lottery state determined in the promotion lottery.

[通常状態中の自力RT5移行時のART抽籤]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、通常状態中に押し順に正解した場合、通常状態中であっても高RT状態であるRT4状態やRT5状態に移行することがある。例えば、図265(A)に示すようにRT4状態において「3択昇格リプ」が内部当籤役として決定された場合に、当籤した「3択昇格リプ」の押し順に正解すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示され(図205参照)、RT状態がRT4状態からRT5状態に移行する。
[ART lottery when moving to RT5 on its own in normal state]
In the pachi-slot machine 1 of this embodiment, the RT state is shifted based on the RT shift pattern, and if the correct order of pressing is given during the normal state, the state may shift to the RT4 state or RT5 state, which are high RT states, even during the normal state. For example, as shown in FIG. 265(A), when "3-choice promotion letter" is determined as an internal winning combination in the RT4 state, if the winning "3-choice promotion letter" is pressed correctly, the symbol combination related to the abbreviation "strong chance letter (RT5 shift pattern)" is stopped and displayed (see FIG. 205), and the RT state shifts from the RT4 state to the RT5 state.

ここで、図224に示す通常時ART抽籤テーブルを参照すると、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されたときの抽籤用フラグ「強チャンスリプ」は、通常時のART抽籤に当籤し易い抽籤用フラグであることが分かる。 Here, referring to the normal ART lottery table shown in FIG. 224, the lottery flag "strong chance slip" when the symbol combination related to the abbreviation "strong chance slip (RT5 transition symbol)" is stopped and displayed is a lottery flag that is easy to win in the normal ART lottery.

また、RT5状態では、通常時のART抽籤に必ず当籤する抽籤用フラグ「7揃い」「BAR揃い」に対応する「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率が高い(図180参照)。そのため、通常状態中のRT5状態は、通常状態中のRT4状態に比べてART抽籤に当籤する確率が高い状態であるといえる。 Also, in the RT5 state, there is a high probability that ``F_7 Lip A'', ``F_7 Lip B'', and ``F_BAR Lip'' corresponding to the lottery flags ``7 matching'' and ``BAR matching'' that always win in the normal ART lottery are determined as internal winning combinations (see FIG. 180). Therefore, it can be said that the RT5 state in the normal state has a higher probability of winning the ART lottery than the RT4 state in the normal state.

また、図265(A)に示すようにRT5状態において「6択転落リプ」が内部当籤役として決定された場合に、当籤した「6択転落リプ」の押し順に不正解すると、略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示され、RT状態がRT5状態からRT4状態に移行(転落)してしまうが、当籤した「6択転落リプ」の押し順に正解するとコンビネーション名「C_CUリプ」に係る図柄組合せが停止表示され(図205参照)、結果、RT状態がRT5状態のまま維持される。 Also, as shown in FIG. 265(A), when "6-choice Tumble Rip" is determined as an internal winning combination in RT5 state, if the winning order of "6-choice Tumble Rip" is incorrect, the symbol combination related to the abbreviated "Koyama Replay (RT4 transition pattern)" is stopped and displayed, and the RT state shifts (falls) from RT5 state to RT4 state. The symbol combination associated with the combination name "C_CUlip" is stopped and displayed (see FIG. 205), and as a result, the RT state is maintained in the RT5 state.

RT状態をRT5状態のまま維持できた場合には、RT5状態中の高確率で当籤するART抽籤をその後も受けることができ好適であるが、RT状態がRT4状態に転落してしまった場合であっても、図221の状態別CZ抽籤テーブルを参照すると、転落時に表示される略称「小山リプレイ」に係る図柄組合せに対応する抽籤用フラグ「弱チャンスリプ」は、RT状態の維持時に表示されるコンビネーション名「C_CUリプ」に係る図柄組合せに対応する「通常リプ」よりも通常時のCZ抽籤に当籤し易い。 If the RT state can be maintained as it is in the RT5 state, it is preferable to receive the ART lottery that wins with a high probability during the RT5 state. It is easier to win the normal CZ lottery than the "normal Lip" corresponding to the symbol combination related to the nation name "C_CU Lip".

このように本実施形態のパチスロ1では、RT4状態からRT5状態に移行したタイミング(すなわち、RT5状態の入り口)でART抽籤の当籤に期待を持つことができ、また、RT5状態からRT4状態に転落したタイミング(すなわち、RT5状態の出口)でCZ抽籤の当籤に期待を持つことができる。言い換えると、パチスロ1では、ART抽籤に高確率で当籤するRT5状態への入り口と出口との双方において、特典(ART状態やCZ)の付与が期待できる。 Thus, in the pachi-slot machine 1 of the present embodiment, it is possible to anticipate the winning of the ART lottery at the timing of transition from the RT4 state to the RT5 state (that is, the entrance to the RT5 state), and the expectation of the winning of the CZ lottery at the timing of falling from the RT5 state to the RT4 state (that is, the exit from the RT5 state). In other words, in Pachi-Slot 1, benefits (ART state and CZ) can be expected at both the entrance and exit to the RT5 state where the player wins the ART lottery with a high probability.

なお、上記実施形態のパチスロ1では、通常状態中は何らの報知(ナビ)を行わない例を示しているが、通常状態中も所定の報知を行うこととしてもよい。図265(B)は、通常状態中のナビ制御の一例を示す図である。図265(B)に示すように、パチスロ1は、通常状態中のナビ状態として、通常ナビ状態と非ナビ状態とを備えることができる。 In addition, in the pachi-slot machine 1 of the above embodiment, an example in which no notification (navigation) is performed during the normal state is shown, but a predetermined notification may be performed even during the normal state. FIG. 265(B) is a diagram showing an example of navigation control in the normal state. As shown in FIG. 265(B), pachi-slot 1 can have a normal navigation state and a non-navigation state as navigation states in the normal state.

通常ナビ状態とは、一定の範囲で遊技者に対して押し順を報知する状態であり、非ナビ状態とは、何らの報知も行わない状態である。一定の範囲は任意であるが、パチスロ1では、例えば、RT5状態に移行するための「3択昇格リプ」の当籤時に正解の押し順を報知することができる。このようにすることで、通常ナビ状態中は、ART抽籤に高確率で当籤するRT5状態への移行が容易になる。 The normal navigation state is a state in which the player is notified of the pressing order within a certain range, and the non-navigation state is a state in which no notification is given. A certain range is arbitrary, but in Pachi-Slot 1, for example, when the "three-choice promotion reply" for shifting to the RT5 state is won, the order of pressing the correct answer can be notified. By doing so, during the normal navigation state, it becomes easy to shift to the RT5 state in which the ART lottery is won with a high probability.

また、通常ナビ状態中は、「3択昇格リプ」の当籤時の報知に代えて又は加えて、RT4状態への転落を回避するための「6択転落リプ」の当籤時に正解の押し順を報知することとしてもよい。このようにすることで、通常ナビ状態中は、一度RT5状態に移行できると、その後、RT4状態への転落を回避しつつ、RT5状態のART抽籤を受けることができる。 Also, during the normal navigation state, instead of or in addition to the notification at the time of winning the ``three-choice promotion comment'', the pressing order of the correct answer may be notified at the time of winning the ``six-choice falling comment'' for avoiding falling to the RT4 state. In this way, once the player can shift to the RT5 state during the normal navigation state, he can receive the ART lottery for the RT5 state while avoiding falling to the RT4 state.

なお、通常状態中に非ナビ状態から通常ナビ状態に移行させるための方法は任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、RT5状態へ唯一移行することができるRT4状態に移行したタイミングで所定の確率で通常ナビ状態にすることとしてもよい。ここで、図178を参照すると、RT4状態へは、RT2状態中の「6択突入リプ」の当籤時に押し順に正解することで(略称「小山リプレイ」に係る図柄組合せが停止表示され)移行する。そのため、例えば、パチスロ1の主制御回路90は、RT2状態からRT4状態に移行したタイミングで通常ナビ状態に移行するか否かを決定することとしてもよい。 The method for shifting from the non-navigation state to the normal navigation state during the normal state is arbitrary. For example, it may be determined by lottery based on the lottery flag, or the state may be changed to the normal navigation state with a predetermined probability at the timing of the transition to the RT4 state, which is the only state that can be shifted to the RT5 state. Here, referring to FIG. 178, the RT4 state is shifted to the RT4 state by correcting the pressing order when the "6-choice inrush reply" is won in the RT2 state (the symbol combination related to the abbreviation "Koyama Replay" is stopped and displayed). Therefore, for example, the main control circuit 90 of the pachi-slot machine 1 may determine whether or not to shift to the normal navigation state at the timing when the RT2 state shifts to the RT4 state.

また、通常ナビ状態から非ナビ状態に移行させるための方法も任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、通常ナビ状態中の遊技が所定回数行われることを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよく、また、通常ナビ状態中に行った報知の回数が特定回数に達することを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよい。 In addition, the method for shifting from the normal navigation state to the non-navigation state is also arbitrary. For example, it may be determined by lottery based on the lottery flag, the normal navigation state may be shifted to the non-navigation state on the condition that the game in the normal navigation state is played a predetermined number of times, or the normal navigation state may be shifted to the non-navigation state on the condition that the number of times of notification performed during the normal navigation state reaches a specific number.

また、上記実施形態のパチスロ1では、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、停止操作の態様に関わらず略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示される(図205参照)が、これに限られるものではない。すなわち、「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合に、停止操作の態様が予め定められた態様である場合(例えば、押し順に正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示され、停止操作の態様が予め定められた態様ではない場合(例えば、押し順に不正解すると)略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されない(例えば、略称「フェイクリプ」に係る図柄組合せが停止表示される)こととしてもよい。 Further, in the pachi-slot machine 1 of the above embodiment, when "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" are determined as internal winning combinations, the symbol combinations associated with the abbreviations "7 Match Lip" and "BAR Match Lip" are stopped and displayed regardless of the mode of the stop operation (see FIG. 205), but the present invention is not limited to this. That is, when "F_7 Rep A", "F_7 Rep B", and "F_BAR Rep" are determined as the internal winning combination, if the mode of the stop operation is a predetermined mode (for example, if the pressing order is correct), the symbol combinations related to the abbreviations "7 Matching Lip" and "BAR Matching Lip" are stopped and displayed, and if the stop operation mode is not the predetermined mode (for example, if the pressing order is incorrect), the abbreviations "7 Matching Lip" and "BAR Matching Lip" are displayed. ” may not be stop-displayed (for example, the symbol combination related to the abbreviation “fake clip” may be stop-displayed).

この場合、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されると、リール停止時に抽籤用フラグを決定し、当該抽籤用フラグによりART抽籤を行うことになる。すなわち、主制御回路90は、RT5状態中に「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定された場合、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せが停止表示されると、抽籤用フラグ「7揃い」「BAR揃い」に基づいてART抽籤を行う。 In this case, when "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" are determined as internal winning combinations during the RT5 state, a lottery flag is determined when the reels are stopped, and ART lottery is performed using the lottery flag. That is, when "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip" are determined as internal winning combinations during the RT5 state, when the symbol combinations related to the abbreviations "7 Match Lip" and "BAR Match Lip" are stopped and displayed, the main control circuit 90 performs an ART lottery based on the lottery flags "7 match" and "BAR match".

また、このように「F_7リプA」「F_7リプB」「F_BARリプ」を押し順役として用いる場合、上述の通常ナビ状態中に正解の押し順を報知することとしてもよい。これにより、通常ナビ状態中は、RT5状態中に高確率でART抽籤に当籤することになるが、非ナビ状態中は、RT5状態中に押し順に正解しないとART抽籤に当籤しなくなり、遊技性が多様化する。 In addition, when "F_7 reply A", "F_7 reply B", and "F_BAR reply" are used as pushing orders in this way, the correct pushing order may be notified during the above-mentioned normal navigation state. As a result, the ART lottery is won with high probability during the RT5 state during the normal navigation state, but the ART lottery is not won during the non-navigation state unless the pressing order is correct during the RT5 state, thereby diversifying the game properties.

なお、本実施形態のパチスロ1では、通常状態中にART抽籤に当籤すると、遊技状態をART前兆に移行し、その後、ART準備中を経て遊技状態をART状態に移行することにしている。この点、RT5状態は、ART状態が行われる高RT状態であるため、RT5状態の入り口である、抽籤用フラグ「強チャンスリプ」に基づく通常時のART抽籤に当籤した場合、又はRT5状態中に抽籤用フラグ「7揃い」「BAR揃い」に基づく通常所のART抽籤に当籤した場合には、ART前兆に移行することなく、ART状態に移行させることとしてもよい。 In the pachi-slot machine 1 of the present embodiment, when the ART lottery is won during the normal state, the game state is shifted to the ART precursor, and then the game state is shifted to the ART state through the ART preparation. In this regard, since the RT5 state is a high RT state in which the ART state is performed, if the normal ART lottery based on the lottery flag "strong chance slip", which is the entrance to the RT5 state, is won, or if the normal ART lottery based on the lottery flags "7 aligned" and "BAR aligned" is won during the RT5 state, the state may be shifted to the ART state without transitioning to the ART precursor.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、RT4状態中に略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT5状態に移行させ、RT5状態中に略称「小山リプレイ(RT4移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT4状態に移行させるため、RT移行手段として機能する。 Further, the main control board 71 shifts the RT state to the RT5 state when the symbol combination related to the abbreviated name ``strong chance slip (RT5 shift pattern)'' is stop-displayed during the RT4 state, and shifts the RT state to the RT4 state when the symbol combination related to the abbreviation ``Koyama Replay (RT4 shift pattern)'' is stop-displayed during the RT5 state, thereby functioning as an RT shift means.

また、主制御基板71は、抽籤用フラグに基づきART抽籤やCZ抽籤を行っており、この抽籤に当籤すると、遊技状態をART状態やCZ状態に移行するため、付与決定手段及び特典付与手段として機能する。なお、主制御基板71が行うART抽籤は、「3択昇格リプ」の当籤時に略称「強チャンスリプ」に係る図柄組合せが停止表示されると、所定の確率で当籤し、また、「F_7リプA」「F_7リプB」「F_BARリプ」の当籤時(押し順役として用いる場合には、略称「7揃いリプ」「BAR揃いリプ」に係る図柄組合せの停止表示時)には、必ず当籤する。また、主制御基板71が行うCZ抽籤は、「6択転落リプ」当籤時に略称「小山リプ」に係る図柄組合せが停止表示されると、コンビネーション名「C_CUリプ」に係る図柄組合せが停止表示された場合よりも高い確率で当籤する。 In addition, the main control board 71 performs an ART lottery or a CZ lottery based on the lottery flag, and when the lottery is won, the game state shifts to the ART state or the CZ state, so it functions as grant determining means and privilege granting means. In addition, in the ART lottery performed by the main control board 71, when the symbol combination related to the abbreviation "strong chance slip" is stopped and displayed when the "three-choice promotion letter" is won, the symbol combination related to the abbreviation "strong chance slip" is won with a predetermined probability. When displayed), you will always win. Further, in the CZ lottery performed by the main control board 71, when the symbol combination related to the abbreviated name 'Koyama Lip' is stop-displayed when the '6-choice fall Lip' is won, the winning probability is higher than when the symbol combination related to the combination name 'C_CU Lip' is stopped-displayed.

また、主制御基板71は、通常状態中に通常ナビ状態に移行するか否かを決定し、通常ナビ状態中は、一定の範囲で押し順を報知するため、報知決定手段、通常時報知制御手段及び報知手段として機能する。なお、押し順の報知は、液晶などのサブ側で制御する装置により行うこともでき、この場合には、副制御基板72も報知手段として機能する。 In addition, the main control board 71 determines whether or not to shift to the normal navigation state during the normal state, and during the normal navigation state, functions as notification determination means, normal time notification control means, and notification means in order to notify the pressing order within a certain range. Note that notification of the pressing order can also be performed by a device controlled on the sub-side such as a liquid crystal, and in this case, the sub-control board 72 also functions as notification means.

[RT3状態への移行を契機としたART状態への移行]
本実施形態のパチスロ1では、RT移行図柄に基づきRT状態を移行しており、RT2状態に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態がRT3状態に移行し、また、ART状態のセット数のストックという特典が付与される(図209(B-2)参照)。なお、略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せは、「F_弱チェリプ」が内部当籤役として決定された場合に停止表示されるため、RT状態がRT3状態に移行することと、RT2状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されることと、RT2状態中に「F_弱チェリプ」が内部当籤役として決定されることとは、同じことを意味する。
[Transition to ART state triggered by transition to RT3 state]
In the pachi-slot 1 of the present embodiment, the RT state is shifted based on the RT shift pattern, and when the symbol combination related to the abbreviated name "Weak Cherip (RT3 shift pattern)" is stop-displayed in the RT2 state, the RT state shifts to the RT3 state, and the benefit of the stock number of sets in the ART state is given (see FIG. 209 (B-2)). In addition, since the symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" is stopped and displayed when "F_Weak Charip" is determined as the internal winning combination, the fact that the RT state shifts to the RT3 state, that the symbol combination related to the abbreviation "Weak Cherip (RT3 transition symbol)" is stop-displayed during the RT2 state, and that "F_Weak Cherip" is determined as the internal winning combination during the RT2 state are the same. mean.

また、上記実施形態では、RT状態がRT3状態に移行することを契機に、必ずART状態のセット数を付与することとしているが、これに限られるものではなく、RT状態がRT3状態に移行した場合に、所定の確率でART状態のセット数を付与することとしてもよい。 Further, in the above embodiment, the number of sets of the ART state is always given when the RT state shifts to the RT3 state, but the present invention is not limited to this, and the number of sets of the ART state may be given with a predetermined probability when the RT state shifts to the RT3 state.

ここで、RT3状態中は、「F_弱チェリプ」が高確率(18752/65536)で内部当籤役として決定されるため(図180参照)、RT3状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、RT3状態中であること、すなわち、ART状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ1では、「F_弱チェリプ」が連続して内部当籤役として決定されている場合に、ART状態のストックという特典が付与されている期待感を抱くことができる。 Here, during the RT3 state, "F_weak cherip" is determined as an internal winning combination with a high probability (18752/65536) (see FIG. 180), so when the RT3 state can be transferred, the symbol combination related to the abbreviation "weak cherip" will be displayed frequently. From the player's point of view, frequent display of symbol combinations related to the abbreviated name ``Weak Cherip'' gives the player a feeling of anticipation that the RT3 state is in effect, that is, that the ART state stock is provided. As described above, in the pachi-slot machine 1 of the present embodiment, when "F_Yo Cheripu" is continuously determined as an internal winning combination, it is possible to have a feeling of anticipation that the privilege of the stock in the ART state is granted.

また、パチスロ1では、「F_弱チェリプ」を所定の確率で内部当籤役として決定するものの、略称「弱チェリプ」に係る図柄組合せが停止表示されても、他のRT状態に移行しないRT状態として、RT1状態を有する。ここで、このようなRT1状態を有しない場合、略称「弱チェリプ」に係る図柄組合せが停止表示されると、RT3状態に移行してしまうことになるため、「F_弱チェリプ」が連続して当籤するか否かに関わらず、一度の略称「弱チェリプ」に係る図柄組合せの停止表示から、ART状態のストックという特典が付与されている期待感を抱くことができてしまう。これに対して、略称「弱チェリプ」に係る図柄組合せが停止表示されてもRT3状態に移行しないRT状態を設けることで、「F_弱チェリプ」の連続当籤から初めてRT3状態に滞在中であることを期待できるようになり、結果、「F_弱チェリプ」の連続当籤から初めてART状態のストックという特典が付与されている期待感を抱くことができる。 In addition, the pachi-slot 1 has an RT1 state as an RT state in which ``F_weak cherip'' is determined as an internal winning combination with a predetermined probability, but the pattern combination relating to the abbreviated name ``weak cherip'' is stopped and displayed, and does not shift to another RT state. Here, if such an RT1 state is not provided, if the symbol combination related to the abbreviated name ``Weak Cherip'' is stopped and displayed, it will shift to the RT3 state. Therefore, regardless of whether or not ``F_Weak Cherip'' is continuously won, one stop display of the symbol combination related to the abbreviated name ``Weak Cherip'' gives a sense of expectation that the privilege of the stock in the ART state is given. On the other hand, by providing an RT state that does not shift to the RT3 state even if the symbol combination related to the abbreviated name "weak cherip" is stopped and displayed, it is possible to expect that the player is staying in the RT3 state for the first time from the continuous winning of "F_weak cherip", and as a result, it is possible to have a sense of expectation that the privilege of stock in the ART state is given for the first time from the continuous winning of "F_weak cherip".

また、RT3状態への移行を契機に付与される特典は、高RT状態中に行うART状態であるところ、高RT状態中は、略称「弱チェリプ」に係る図柄組合せが停止表示されることになる「F_弱チェリプ」を内部当籤役として決定することがなく(図180参照)、パチスロ1では、高RT状態からRT3状態に移行することがない。これにより、それぞれのRT状態の役割を明確にすることができる。 In addition, the benefit given at the time of transition to the RT3 state is the ART state performed during the high RT state, but during the high RT state, the symbol combination related to the abbreviated name "weak cherip" is not determined as an internal winning combination (see FIG. 180), and in the pachi-slot 1, the transition from the high RT state to the RT3 state does not occur. This makes it possible to clarify the role of each RT state.

なお、RT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高いが、RT3状態中の「F_弱チェリプ」当籤に伴う各種の抽籤は、任意に設定することができる。すなわち、RT3状態中の「F_弱チェリプ」の当籤時には、ART抽籤及びCZ抽籤に必ず非当籤(又は抽籤自体を行わない)することとしてもよく、また、RT3状態中であっても「F_弱チェリプ」の当籤時にART抽籤及びCZ抽籤に所定の確率で当籤することとしてもよい。なお、RT3状態中の「F_弱チェリプ」の当籤時におけるART抽籤及びCZ抽籤の当籤確率は、図221に示す状態別CZ抽籤テーブル又は図224に示す通常時ART抽籤テーブルにおける抽籤用フラグ「弱チェリー」に対応する抽籤値を規定することで、任意に設定することができる。 In the RT3 state, there is a high probability that "F_Weak Cherip" will be determined as the internal winning combination, but various lotteries associated with the winning of "F_Weak Cherip" in the RT3 state can be set arbitrarily. That is, when "F_Weak Cherip" is won in the RT3 state, the ART lottery and CZ lottery may always be non-won (or the lottery itself may not be performed). The winning probabilities of the ART lottery and the CZ lottery when "F_weak cherry" is won in the RT3 state can be arbitrarily set by specifying the lottery value corresponding to the lottery flag "weak cherry" in the state-by-state CZ lottery table shown in FIG. 221 or the normal-time ART lottery table shown in FIG.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、無限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されると、RT状態をRT3状態に移行させる一方で、有限RT状態中に略称「弱チェリプ(RT3移行図柄)」に係る図柄組合せが停止表示されても、RT状態を移行させずに維持し、また、RT3状態中に20回の遊技が行われると、RT状態をRT3状態からRT0状態に移行させるため、RT移行手段として機能する。 Further, the main control board 71 shifts the RT state to the RT3 state when the symbol combination related to the abbreviated name "Weak Cherip (RT3 transition symbol)" is stop-displayed during the infinite RT state, and maintains the RT state without shifting even if the symbol combination related to the abbreviated name "Weak Cherip (RT3 shift symbol)" is stop-displayed during the finite RT state. It functions as RT transition means.

また、主制御基板71は、RT状態がRT3状態に移行すると、ART状態のセット数を付与するとともに、その後、RT状態がRT3状態から高RT状態に移行すると遊技状態をART状態に移行することから、付与決定手段及び特典付与手段として機能する。 When the RT state shifts to the RT3 state, the main control board 71 gives the set number of the ART state, and then shifts the game state to the ART state when the RT state shifts from the RT3 state to the high RT state.

[押し順ベル当籤時の制御]
本実施形態のパチスロ1では、押し順ベルの当籤時に停止操作の順序(押し順)に応じて有効ライン上に停止表示する図柄組合せを異ならせる。通常のART機では、押し順ベル当籤時の押し順が不正解である場合、何らかの不利益(例えば、RT状態の移行)を受けることになるが、本実施形態のパチスロ1では、押し順が不正解の場合であっても、何らの不利益も受けないことがある。以下、図266~図268を参照して、本実施形態のパチスロ1における押し順ベル当籤時の制御について説明する。
[Control when winning the bell in order of pressing]
In the pachi-slot machine 1 of the present embodiment, when the pressing order bell is won, the combination of symbols to be stop-displayed on the activated line is changed according to the order of the stop operation (pressing order). In a normal ART machine, if the pressing order at the time of winning the pressing order bell is incorrect, some disadvantage (for example, transition to RT state) is received, but in the pachi-slot machine 1 of the present embodiment, even if the pressing order is incorrect, no disadvantage may be received. Hereinafter, the control at the time of winning the pressing order bell in the pachi-slot machine 1 of the present embodiment will be described with reference to FIGS. 266 to 268. FIG.

なお、以下において「1停ミス」とは、第1停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、1番目の押し順を間違えること)をいい、同様に「2停ミス」は、第2停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、2番目の押し順を間違えること)をいい、また、「3停ミス」は、第3停止操作で操作すべきストップボタンの種別を間違えること(言い換えると、3番目の押し順を間違えること)をいう。また、反対に、第1停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、1番目の押し順が正しいこと)を、「1停正解」といい、第2停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、2番目の押し順が正しいこと)を、「2停正解」といい、第3停止操作で操作すべきストップボタンの種別が正しいこと(言い換えると、3番目の押し順が正しいこと)を、「3停正解」という。 In the following description, "1st stop error" refers to the wrong type of stop button to be operated in the first stop operation (in other words, to make a mistake in the first pressing order), "2nd stop error" means to make a mistake in the type of stop button to be operated in the second stop operation (in other words, to make a mistake in the second pressing order), and "3 stop mistake" means to make a mistake in the type of stop button to be operated in the third stop operation (in other words, to make a mistake in the third pushing order). Conversely, the correct type of stop button to be operated in the first stop operation (in other words, the first pressing order is correct) is referred to as "1 stop correct", the correct type of stop button to be operated in the second stop operation (in other words, the second pressing order is correct) is referred to as "2 stop correct", and the correct type of stop button to be operated in the third stop operation (in other words, the third pressing order is correct) is referred to as "3 stop correct".

また、図266において、コンビネーション名「C_TPベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_TPベル_01」~「C_TPベル_18」をいい、コンビネーション名「C_CTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CTベル_01」~「C_CTベル_06」をいい、コンビネーション名「C_CUベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CUベル_01」~「C_CUベル_18」をいい、コンビネーション名「C_BTベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_BTベル_01」~「C_BTベル_09」をいい、コンビネーション名「C_CDベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「C_CDベルAAA_01」~「C_CDベルBBB」をいう。 In FIG. 266, the combination name “C_TP Bell” refers to the combination names “C_TP Bell_01” to “C_TP Bell_18” among the symbol combinations related to the abbreviation “Bell”, the combination name “C_CT Bell” refers to the combination names “C_CT Bell_01” to “C_CT Bell_06” among the symbol combinations related to the abbreviation “Bell”, and the combination name “C_CU Bell”. refers to the combination names "C_CU Bell_01" to "C_CU Bell_18" among the symbol combinations related to the abbreviation "Bell", the combination name "C_BT Bell" refers to the combination names "C_BT Bell_01" to "C_BT Bell_09" among the symbol combinations related to the abbreviation "Bell", and the combination name "C_CD Bell" refers to the combination among the symbol combinations related to the abbreviation "Bell". Nation name "C_CD Bell AAA_01" to "C_CD Bell BBB".

また、コンビネーション名「C_左移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_左移行役_01」~「C_左移行役_03」をいい、コンビネーション名「C_中移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_中移行役A_01」~「C_中移行役B_06」をいい、コンビネーション名「C_右移行役」とは、略称「RT0移行図柄」に係る図柄組合せのうちのコンビネーション名「C_右移行役_01」~「C_右移行役_06」をいう。 Further, the combination name "C_left transitioning hand" refers to the combination names "C_left transitioning hand_01" to "C_left transitioning hand_03" among the symbol combinations related to the abbreviation "RT0 transitioning symbol", and the combination name "C_middle transitioning hand" refers to the combination names "C_middle transitioning hand A_01" to "C_middle transitioning hand B_06" to the symbol combination pertaining to the abbreviation "RT0 transition symbol". The nation name "C_Right Transitioning Hand" refers to the combination names "C_Right Transitioning Hand_01" to "C_Right Transitioning Hand_06" among the symbol combinations related to the abbreviated name "RT0 Transition Symbol".

また、コンビネーション名「R_3rd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_3rd移行_01」~「R_3rd移行_18」をいい、コンビネーション名「R_2nd移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_2nd移行_01」~「R_2nd移行_09」をいい、コンビネーション名「R_1st移行」とは、略称「RT2移行図柄」に係る図柄組合せのうちのコンビネーション名「R_1st移行_01」~「R_1st移行_18」をいう(図197~図204参照)。 In addition, the combination name "R_3rd transition" refers to the combination names "R_3rd transition_01" to "R_3rd transition_18" among the symbol combinations related to the abbreviation "RT2 transition symbol", and the combination name "R_2nd transition" refers to the combination names "R_2nd transition_01" to "R_2nd transition_09" among the symbol combinations related to the abbreviation "RT2 transition symbol". The combination name "R_1st shift" refers to the combination names "R_1st shift_01" to "R_1st shift_18" among the symbol combinations related to the abbreviation "RT2 shift symbol" (see FIGS. 197 to 204).

図266は、押し順ベル当籤時の押し順と停止表示される図柄組合せとの対応関係を示す図である。図266に示すように、内部当籤役「押し順ベル(「F_123ベルA」~「F_321ベルB」)」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「C_TPベル」に係る図柄組合せのうちの図183~図196に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 FIG. 266 is a diagram showing the correspondence relationship between the pressing order and symbol combinations to be stop-displayed when the pressing order bell is won. As shown in FIG. 266, for the internal winning combination "push order bell ("F_123 bell A" to "F_321 bell B"), different symbol combinations are displayed depending on the order of pushes, and if the order of pushes is correct, any one of the symbol combinations that can be displayed shown in FIGS.

一方、押し順が正解でない場合には、押し順を間違えた順番に応じて停止表示される図柄組合せが異なり、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄(「R_3rd移行」「R_2nd移行」「R_1st移行」)」に係る図柄組合せのうちの、図266に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」~「F_132ベルB」である場合、1番目の正解の押し順は、左であるため、押し順が「123」「132」であるときは1停正解となり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 On the other hand, when the pressing order is not correct, the symbol combination to be stop-displayed differs according to the order of the pressing order being mistaken, and in the case of one stop mistake, the symbol combination shown in FIG. For example, when the internal winning combinations are ``F_123 Bell A'' to ``F_132 Bell B'', the pressing order of the first correct answer is left, so when the pressing order is ``123'' and ``132'', it is a one-stop correct answer, and when the pressing order is ``213'', ``231'', ``312'', and ``321'', it is a one-stop mistake.

また、2停ミス時には、略称「RT0移行図柄(「C_左移行役」「C_中移行役」「C_右移行役」)」に係る図柄組合せのうちの、図266に示す図柄組合せが停止表示される。例えば、内部当籤役が「F_123ベルA」「F_123ベルB」である場合、2番目の正解の押し順は、中であるため、押し順が「123」であるときは2停正解となり、押し順が「132」であるときは2停ミスとなり、押し順が「213」「231」「312」「321」であるときは1停ミスとなる。 266 among the symbol combinations related to the abbreviation "RT0 transition symbol ("C_left transition combination", "C_middle transition combination", and "C_right transition combination") are stopped and displayed. For example, when the internal winning combinations are ``F_123 Bell A'' and ``F_123 Bell B'', the pressing order of the second correct answer is middle.

このように本実施形態のパチスロ1では、押し順ベル当籤時の押し順に不正解の場合、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示される。なお、コンビネーション名「C_CDベル」は、RT移行図柄ではないため、本実施形態のパチスロ1では、押し順不正解時であってもRT状態が移行しないことがある。また、略称「RT2移行図柄」と略称「RT0移行図柄」とでは、移行先のRT状態が異なるため、本実施形態のパチスロ1では、押し順不正解時の移行先のRT状態が異なることになる。一方で、略称「ベル」は、RT移行図柄ではないため、略称「ベル」に係る図柄組合せが停止表示されてもRT状態は移行しない(すなわち、主制御回路90は、RT状態を現在のRT状態のまま維持する)。 As described above, in the pachi-slot machine 1 of the present embodiment, when the pushing order of the pushing order bell winning is incorrect, the symbol combination associated with the combination name ``C_CD bell'' or the abbreviation ``RT2 transition symbol'' is stop-displayed at the time of one stop error, and the symbol combination associated with the abbreviation ``RT0 transition symbol'' is stop-displayed at the time of the second stop failure. Since the combination name "C_CD Bell" is not an RT transition symbol, in the pachi-slot machine 1 of the present embodiment, the RT state may not transition even if the pressing order is incorrect. In addition, since the abbreviation "RT2 transition pattern" and the abbreviation "RT0 transition pattern" differ in the transition destination RT state, in the pachi-slot machine 1 of the present embodiment, the transition destination RT state differs when the pressing order is incorrect. On the other hand, since the abbreviation "Bell" is not an RT transition symbol, even if the symbol combination related to the abbreviation "Bell" is stop-displayed, the RT state does not transition (that is, the main control circuit 90 maintains the RT state as the current RT state).

また、1停ミス時には、コンビネーション名「C_CDベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示されることになるが、本実施形態のパチスロ1では、停止操作のタイミングに応じて停止表示する図柄組合せを異ならせている。ここで、図266を参照すると、パチスロ1では、4つの押し順ベルを1つのグループにしていることが分かる。具体的には、パチスロ1では、「F_123ベルA」「F_123ベルB」「F_132ベルA」「F_132ベルB」を1番目の正解の押し順が左である押し順ベルのグループとし、同様に、「F_213ベルA」「F_213ベルB」「F_231ベルA」「F_231ベルB」を1番目の正解の押し順が中である押し順ベルのグループとし、「F_312ベルA」「F_312ベルB」「F_321ベルA」「F_321ベルB」を1番目の正解の押し順が右である押し順ベルのグループとしている。 Also, when one stop is missed, the symbol combination associated with the combination name ``C_CD Bell'' or the abbreviation ``RT2 transition symbol'' is stopped and displayed, but in the pachi-slot machine 1 of the present embodiment, the symbol combination to be stopped and displayed is changed according to the timing of the stop operation. Here, referring to FIG. 266, it can be seen that in pachislot 1, four push order bells are grouped into one group. Specifically, in Pachislot 1, "F_123 Bell A", "F_123 Bell B", "F_132 Bell A", and "F_132 Bell B" are defined as a group of bells in which the pressing order of the first correct answer is left. , ``F_312 bell A'', ``F_312 bell B'', ``F_321 bell A'', and ``F_321 bell B'' are defined as a group of pressing order bells in which the pressing order of the first correct answer is right.

パチスロ1では、これら4つの押し順ベルのそれぞれにおいて、1停ミス時にコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されることになる停止操作のタイミングを異ならせている。一例として、「F_123ベルA」~「F_132ベルB」のグループにおける1停ミス時の停止制御について説明すると、内部当籤役が「F_123ベルA」である場合、有効ライン上に図柄位置「0」~「4」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「5」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_123ベルB」である場合、有効ライン上に図柄位置「5」~「9」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「4」「10」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In Pachi-Slot 1, each of these four push-order bells has a different stop operation timing at which the symbol combination associated with the combination name "C_CD Bell" is stopped and displayed when one stop is missed. As an example, the stop control at the time of one stop error in the group of "F_123 Bell A" to "F_132 Bell B" will be described. When the stop operation is performed at the timing when the pattern is positioned, the abbreviation "RT2 shift pattern" is stopped and displayed. Further, when the internal winning combination is "F_123 Bell B", when the stop operation is performed at the timing when the symbols at the symbol positions "5" to "9" are positioned on the activated line, the symbol combination related to the combination name "C_CD Bell" is stopped and displayed, and when the stop operation is performed at the timing when the symbols at the symbol positions "0" to "4", "10" to "20" are positioned on the activated line, the abbreviation "RT2 transition symbol" is stopped and displayed. .

また、内部当籤役が「F_132ベルA」である場合、有効ライン上に図柄位置「10」~「14」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「9」「15」~「20」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。また、内部当籤役が「F_132ベルB」である場合、有効ライン上に図柄位置「15」~「20」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「C_CDベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「0」~「14」の図柄が位置しているタイミングで停止操作が行われると略称「RT2移行図柄」が停止表示される。 In addition, when the internal winning combination is "F_132 Bell A", if the stop operation is performed at the timing when the symbols at the symbol positions "10" to "14" are positioned on the activated line, the symbol combination related to the combination name "C_CD Bell" is stopped and displayed, and when the stop operation is performed at the timing when the symbols at the symbol positions "0" to "9", "15" to "20" are located on the activated line, the abbreviation "RT2 shift symbol" is stopped. displayed. Further, when the internal winning combination is ``F_132 Bell B'', the pattern combination associated with the combination name ``C_CD Bell'' is stopped and displayed when the stop operation is performed at the timing when the symbols at the symbol positions ``15'' to ``20'' are positioned on the effective line, and the abbreviation ``RT2 shift pattern'' is stopped and displayed when the stop operation is performed at the timing when the symbols at the symbol positions '0' to '14' are positioned on the effective line.

このようにすることで、本実施形態のパチスロ1では、1停ミス時であって4分の1の確率でRT状態が移行しないコンビネーション名「C_CDベル」に係る図柄組合せを停止表示することができる。 By doing so, in the pachislot machine 1 of the present embodiment, the symbol combination associated with the combination name "C_CD bell", which does not shift to the RT state with a probability of 1/4 at the time of a single stop error, can be stopped and displayed.

ここで、押し順ベル当籤時に表示される図柄組合せとRT制御の概念図を図267及び図268に示す。図267(A)は、本実施形態のパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示し、図267(B)~図268(D)は、変形例に係るパチスロ1における押し順ベル当籤時に表示される図柄組合せとRT制御を示す。 FIG. 267 and FIG. 268 show conceptual diagrams of symbol combinations and RT control displayed at the time of pressing order bell winning. FIG. 267(A) shows a symbol combination and RT control displayed at the time of pressing order bell winning in pachi-slot 1 of the present embodiment, and FIGS.

図267(A)に示すように、本実施形態のパチスロ1において、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率でコンビネーション名「C_CDベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように製紙制御を行い、結果、RT状態をRT0状態に移行する。 As shown in FIG. 267(A), in the pachi-slot machine 1 of the present embodiment, when the pressing order is correct, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "Bell" is stopped and displayed, and as a result, 8 medals are paid out. Further, the main control circuit 90 changes the symbol combination according to the timing of the stop operation at the time of one stop operation, performs stop control so that the symbol combination related to the combination name ``C_CD bell'' is stopped and displayed with a probability of 1/4, as a result pays out 8 medals, performs stop control so that the symbol combination related to the abbreviated name ``RT2 shift symbol'' is stopped and displayed with a probability of 3/4, and as a result, the RT state is shifted to the RT2 state. Further, the main control circuit 90 performs papermaking control so that the pattern combination related to the abbreviated name ``RT0 transition pattern'' is stopped and displayed regardless of the timing of the stop operation at the time of two stop errors, and as a result, the RT state is shifted to the RT0 state.

なお、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合に、4分の1の確率を採用しているが、4分の1に限られるものではなく、グループ化する押し順ベルの数を任意に設定することで、2分の1、3分の1又は5分の1等の任意の確率を採用することができる。 In the pachi-slot machine 1 of the present embodiment (similar to the pachi-slot machine 1 of another example described below), when the combination of symbols to be stopped and displayed is changed according to the timing of the stop operation when the pressing order is incorrect, a probability of 1/4 is adopted.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時と2停ミス時とを比較した停止制御の例について説明しているが、これに限られるものではなく、1停ミス時と3停ミス時とを比較することとしてもよく、また、2停ミス時と3停ミス時とを比較することとしてもよく、また、停止対象のリールの数が4つ以上である場合には、更に任意の順序を比較することとしてもよい。また、比較する順序も2つに限るものではなく、3つ以上の順序を比較して停止制御を行うこととしてもよい。すなわち、パチスロ1では、所定番目の押し順の正否と所定番目よりも後の特定番目の押し順の正否とを比較して停止制御を行うものである。 Further, in the pachi-slot machine 1 of the present embodiment (the same applies to the pachi-slot machine 1 of another example described below), an example of stop control in which the 1 stop error and the 2 stop error are compared is explained, but the present invention is not limited to this. You can do it. Also, the order of comparison is not limited to two, and stop control may be performed by comparing three or more orders. That is, in the pachi-slot machine 1, stop control is performed by comparing the correctness of the predetermined pressing order with the correctness of the specific pressing order after the predetermined number.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、1停ミス時はRT2状態に移行し、2停ミス時はRT0状態に移行するというように、1停ミス時と2停ミス時とで移行するRT状態を異ならせているが、移行先のRT状態は任意に設定することができる。また、移行先のRT状態は、必ずしも異なるRT状態である必要もなく、同じRT状態であってもよい。 Further, in the pachi-slot 1 of the present embodiment (similar to the pachi-slot 1 of another example described below), the RT state to be shifted to when one stop is missed is changed to the RT2 state when one stop is missed and to the RT0 state when two stops are missed. Also, the RT state of the transition destination does not necessarily have to be a different RT state, and may be the same RT state.

また、本実施形態のパチスロ1(以下に説明する別例のパチスロ1も同様)では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせている。ここで、上述の例では、停止操作のタイミングを参照する対象となる停止操作の種別を省略しているが、パチスロ1では、任意の順序の停止操作のタイミングを参照して、上述の停止制御を行うことができる。 In addition, in the pachi-slot 1 of the present embodiment (similar to the pachi-slot 1 of another example described below), the combination of symbols to be stopped and displayed is changed according to the timing of the stop operation when the pressing order is incorrect. Here, in the above example, the type of stop operation to be referred to for the timing of the stop operation is omitted, but in the pachi-slot 1, the above-described stop control can be performed by referring to the timing of the stop operation in any order.

例えば、本実施形態のパチスロ1のように、1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合、押し順をミスした第1停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第1停止操作よりも後の第2停止操作(又は第3停止操作)のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。また、後述するように、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合には、押し順をミスした第2停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第2停止操作よりも後の第3停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 For example, as in Pachi-Slot 1 of the present embodiment, when the symbol combination to be stop-displayed differs according to the timing of the stop operation when the first stop is missed, the symbol combination to be stop-displayed may be changed according to the timing of the first stop operation in which the pressing order is mistaken, or the symbol combination to be stop-displayed may be changed according to the timing of the second stop operation (or third stop operation) after the first stop operation in which the pressing order is mistaken. Further, as will be described later, when the symbol combination to be stop-displayed is changed according to the timing of the stop operation at the time of the second stop mistake, the symbol combination to be stop-displayed may be changed according to the timing of the second stop operation in which the pressing order is missed, or the symbol combination to be stop-displayed may be changed according to the timing of the third stop operation after the second stop operation in which the pressing order is missed.

続いて、押し順ベル当籤時の制御の別例について説明する。本実施形態のパチスロ1では、上述のように1停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、2停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図267(B)に示す別例1のように、1停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させ、2停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 Next, another example of the control at the time of winning the push-order bell will be described. In the pachi-slot machine 1 of the present embodiment, as described above, the combination of symbols to be stop-displayed is changed according to the timing of the stop operation at the time of one stop error, and the same combination of symbols is stop-displayed at the time of the second stop operation regardless of the timing of the stop operation. In this respect, as in another example 1 shown in FIG. 267(B), the same symbol combination may be stop-displayed regardless of the timing of the stop operation at the time of one stop error, and the symbol combination to be stop-displayed may be changed according to the timing of the stop operation at the time of the second stop error.

図266と考え方は同じであるため図示は省略するが、この別例1では、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示され、また、1停ミス時には、略称「RT0移行図柄」に係る図柄組合せが停止表示され、また、2停ミス時には停止操作のタイミングに応じて略称「ベル」又は略称「RT2移行図柄」に係る図柄組合せが停止表示される。 Although illustration is omitted because the idea is the same as that in FIG. 266, in this alternative example 1, when the pressing order is correct, the symbol combination associated with the abbreviated name "Bell" is stopped and displayed, and when one stop is missed, the symbol combination associated with the abbreviated name "RT0 transition symbol" is stopped and displayed, and when two stops are missed, the symbol combination associated with the abbreviated name "Bell" or the abbreviated name "RT2 transition symbol" is stopped and displayed according to the timing of the stop operation.

ここで、図267(B)に示すように、この別例1では、2停ミス時に停止表示される図柄組合せを異ならせるために、押し順ベルとして「F_123ベルC」「F_123ベルD」等を新たに追加して、それぞれの押し順毎に対応する押し順ベルを4つ設ける。そして、この4つの押し順ベル「F_123ベルA」「F_123ベルB」「F_123ベルC」「F_123ベルD」を1つのグループにしている。 Here, as shown in FIG. 267(B), in this alternative example 1, "F_123 bell C", "F_123 bell D", etc. are newly added as push order bells in order to change the combination of symbols to be stopped and displayed when two stops are missed, and four push order bells corresponding to each push order are provided. These four pressing order bells "F_123 bell A", "F_123 bell B", "F_123 bell C", and "F_123 bell D" are made into one group.

押し順ベル「F_123ベルA」~「F_123ベルD」では、押し順「132」の場合に2停ミスとなり、押し順「213」「231」「312」「321」の場合に1停ミスとなるため、上述のように押し順「132」の場合の停止制御を押し順ベル「F_123ベルA」~「F_123ベルD」において異ならせることで、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示され、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように制御することができる。 In the push order bells "F_123 bell A" to "F_123 bell D", the push order "132" causes two stop errors, and the push order "213" "231" "312" "321" causes one stop error. Control can be performed so that the symbol combination associated with the abbreviation "Bell" is stop-displayed at a probability of 1/4, and the symbol combination associated with the abbreviation "RT2 shift symbol" is stop-displayed at a probability of 3/4.

図267(B)に示すように、別例1の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は、停止操作のタイミングに関わらず略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。 As shown in FIG. 267(B), according to the stop control of Example 1, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviated name "bell" is stopped and displayed when the pressing order is correct, and as a result, 8 medals are paid out. Further, when one stop is missed, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviation "RT0 transition symbol" is stopped and displayed regardless of the timing of the stop operation, and as a result, the RT state is shifted to the RT0 state. Further, the main control circuit 90 changes the symbol combination according to the timing of the stop operation at the time of two stop operations, performs stop control so that the symbol combination related to the abbreviated name ``Bell'' is stopped and displayed with a probability of 1/4, as a result pays out 8 medals, and performs the stop control so that the symbol combination related to the abbreviated name ``RT2 shift symbol'' is stopped and displayed with a probability of 3/4, and as a result, the RT state is shifted to the RT2 state.

続いて、押し順ベル当籤時の制御の別例2について説明する。本実施形態のパチスロ1及び別例1のパチスロ1では、1停ミス時又は2停ミス時の何れか一方に限り、停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、もう一方は、停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図268(C)に示す別例2では、1停ミス時も2停ミス時も停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる。 Next, another example 2 of the control at the time of the pressing order bell winning will be described. In the pachi-slot machine 1 of the present embodiment and the pachi-slot machine 1 of another example 1, the combination of symbols to be stop-displayed is changed according to the timing of the stop operation only at the time of one stop operation or at the time of the second stop operation, and in the other case, the same combination of symbols is stop-displayed regardless of the timing of the stop operation. In this respect, in another example 2 shown in FIG. 268(C), the combination of symbols to be stop-displayed is changed according to the timing of the stop operation in both the case of the first stop mistake and the second stop mistake.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図268(C)に示すように、別例2の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス時は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、2停ミス時も停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。
Since the basic idea is the same as that of the Pachi-slot 1 of this embodiment and the Pachi-slot 1 of another example, a detailed explanation will be given.
As shown in FIG. 268(C), according to the stop control of Example 2, when the pressing order is correct, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviated name "bell" is stopped and displayed, and as a result, pays out eight medals. Further, the main control circuit 90 changes the symbol combination according to the timing of the stop operation at the time of one stop mistake, performs stop control so that the symbol combination related to the abbreviated name ``Bell'' is stopped and displayed with a probability of 1/4, as a result pays out 8 medals, and performs the stop control so that the symbol combination related to the abbreviated name ``RT0 shift symbol'' is stopped and displayed with a probability of 3/4, and as a result, the RT state is shifted to the RT0 state. In addition, the main control circuit 90 changes the symbol combination according to the timing of the stop operation even when two stops are missed, performs stop control so that the symbol combination related to the abbreviated name ``Bell'' is stopped and displayed with a probability of 1/4, as a result pays out 8 medals, and performs the stop control so that the symbol combination related to the abbreviated name ``RT2 shift symbol'' is stopped and displayed with a probability of 3/4, and as a result, the RT state is shifted to the RT2 state.

なお、別例2では、1停ミス時と2停ミス時の双方において、4分の1の確率で略称「ベル」に係る図柄組合せを停止表示させることとしているが、1停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、1停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)と、2停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率(すなわち、2停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング)とを異ならせることとしてもよい。 In another example 2, the symbol combination associated with the abbreviated name "Bell" is stopped and displayed with a probability of 1/4 at both the first and second stop errors. The timing of the stop operation required for stop-displaying the symbol combination related to "Bell" may be changed.

続いて、押し順ベル当籤時の制御の別例3について説明する。第2停止操作で操作すべきストップボタンの種別を間違えた場合(2停ミス)や、第3停止操作で操作すべきストップボタンの種別を間違えた場合(3停ミス)、それ以前の停止操作の順序は正しいこともあれば、それ以前の停止操作の順序も間違っていることもある。例えば、正解の押し順が「123」である場合、第2停止操作で操作すべきストップボタンの種別が中のストップボタン17C以外のストップボタンである場合に2停ミスとなるため、押し順「132」「213」「231」「312」の何れも2停ミスとなる。このうち押し順「132」は、第1停止操作で操作すべきストップボタンの種別は正しく、また、それ以外の押し順「213」「231」「312」は、第1停止操作及び第2停止操作のいずれも操作すべきストップボタンの種別が正しくない。 Next, another example 3 of the control at the time of the pressing order bell winning will be described. When the type of the stop button to be operated is wrong in the second stop operation (2 stop error) or when the type of stop button to be operated is wrong in the third stop operation (3 stop mistake), the order of the previous stop operations may be correct, and the order of the previous stop operations may also be incorrect. For example, when the correct order of pressing is ``123'', two stop errors occur when the type of the stop button to be operated in the second stop operation is a stop button other than the middle stop button 17C. Of these, the type of stop button to be operated in the first stop operation is correct for the push order "132", and the stop button type to be operated in the first stop operation and the second stop operation is incorrect for the other push orders "213", "231", and "312".

別例3では、2停ミス時の第1停止操作の種別に応じて停止制御を異ならせる制御について説明する。なお、別例3では、2停ミス時に着目して例示しているが、これに限られるものではなく、所定番目の押し順よりも後の特定番目の押し順不正解時における、所定番目の押し順の正否に応じて停止制御を異ならせることを含むものである。 In another example 3, the control for differentiating the stop control according to the type of the first stop operation when two stops are missed will be described. In the example 3, attention is paid to the case of two misses, but the present invention is not limited to this, and includes different stop control according to the correctness or failure of the predetermined pressing order when the pressing order of the specific pressing after the predetermined pressing order is incorrect.

基本的な考え方は本実施形態のパチスロ1及び別例のパチスロ1と同じであるため詳細な説明は説明する。
図268(D)に示すように、別例3の停止制御によると、主制御回路90は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出す。また、主制御回路90は、1停ミス、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「213」「231」「312」)は停止操作のタイミングに応じて図柄組合せを異ならせ、4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT0状態に移行する。また、主制御回路90は、1停正解、かつ、2停ミス時(すなわち、正解の押し順「123」に対する押し順「132」)も停止操作のタイミングに応じて図柄組合せを異ならせ、2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、8枚のメダルを払い出し、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、RT状態をRT2状態に移行する。また、主制御回路90は、1停ミス、かつ、2停正解時(すなわち、正解の押し順「123」に対する押し順「321」)は、停止操作のタイミングに関わらず略称「1枚出目」に係る図柄組合せが停止表示されるように停止制御を行い、結果、1枚のメダルを払い出す。
Since the basic idea is the same as that of the Pachi-slot 1 of this embodiment and the Pachi-slot 1 of another example, a detailed explanation will be given.
As shown in FIG. 268(D), according to the stop control of Example 3, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviated name "bell" is stopped and displayed when the pressing order is correct, and as a result, 8 medals are paid out. In addition, the main control circuit 90 changes the symbol combination according to the timing of the stop operation at the time of one stop mistake and two stop mistakes (that is, the pressing order of "213", "231", and "312" for the correct pressing order of "123"), and performs stop control so that the symbol combination related to the abbreviated name "bell" is stopped and displayed with a probability of 1/4. Stop control is performed so that the combinations are stopped and displayed, and as a result, the RT state is shifted to the RT0 state. In addition, the main control circuit 90 changes the symbol combination according to the timing of the stop operation even when one stop is correct and two stops are missed (that is, the pressing order of "123" for the correct answer and the pressing order of "132"). As a result, the RT state is shifted to the RT2 state. In addition, the main control circuit 90 performs stop control so that the symbol combination related to the abbreviated name "first coin" is stopped and displayed regardless of the timing of the stop operation when one stop is missed and two stops are correct (that is, the pressing order "321" for the correct pressing order "123"), and as a result, one medal is paid out.

なお、別例3では、1停ミス、かつ、2停ミス時と、1停正解、かつ、2停ミス時とで、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを異ならせているが、これに限られるものではなく、両ケースにおいて略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを同じにしてもよい。また、別例3では、1停正解、かつ、2停ミス時よりも、1停ミス、かつ、2停ミス時の方が、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングが厳しい(2分の1と4分の1)が、これに限られるものではない。主制御回路90は、1停正解、かつ、2停ミス時に4分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、4分の3の確率で略称「RT0移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、また、1停ミス、かつ、2停ミス時に2分の1の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、2分の1の確率で略称「RT2移行図柄」に係る図柄組合せが停止表示されるように停止制御を行うこととしてもよい。 In Example 3, the timing of the stop operation required to stop and display the symbol combination associated with the abbreviated name "Bell" is different between the case of one stop and two missed stops and the case of one correct stop and two missed stops. Further, in Example 3, the timing of the stop operation required to stop and display the symbol combination associated with the abbreviated name "Bell" is stricter (1/2 and 1/4) at the time of 1 wrong stop and 2 wrong stops than at 1 correct stop and 2 wrong stops, but it is not limited to this. The main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "Bell" is stop-displayed with a probability of 1/4 when one stop is correct and when two stops are missed, performs stop control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stop-displayed with a probability of three-fourths, and performs stop control so that the symbol combination associated with the abbreviation "Bell" is stopped-displayed with a probability of 1/2 when there is one stop and two stops, and the symbol combination is stopped and displayed with a probability of 1/2. The stop control may be performed so that the symbol combination related to the "RT2 shift symbol" is stopped and displayed.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、無限RT状態中にRT移行図柄が停止表示されると、RT状態を移行させるため、RT移行手段として機能する。 Further, the main control board 71 functions as RT transition means in order to shift the RT state when the RT transition pattern is stop-displayed during the infinite RT state.

[ART状態中のナビ高確]
また、本実施形態のパチスロ1では、通常ART中にナビ高確ゲーム数が付与されるとナビ高確中の通常ARTになり、「3択昇格リプ」が内部当籤役として決定された場合に、略称「強チャンスリプ(RT5移行図柄)」に係る図柄組合せを停止表示するための報知を行う。その結果、ナビ高確中の通常ARTでは、「3択昇格リプ」の当籤時にRT5状態に移行し、遊技状態が通常ARTからEPに移行する。なお、非ナビ高確中の通常ARTでは、「3択昇格リプ」が内部当籤役として決定された場合に、略称「斜めリプレイ(C_CUリプ)」に係る図柄組合せを停止表示するための報知を行うため、RT5状態に移行することがない。
[Navigation accuracy during ART state]
In addition, in the pachi-slot machine 1 of the present embodiment, when the number of navigation high-accuracy games is given during normal ART, it becomes normal ART during navigation high-accuracy, and when ``three-choice promotion description'' is determined as an internal winning combination, notification for stop-displaying the symbol combination related to abbreviated ``strong chance slip (RT5 transition pattern)'' is performed. As a result, in the normal ART during high navigation accuracy, when the "three-choice promotion reply" is won, the game state shifts to the RT5 state, and the game state shifts from the normal ART to the EP. In addition, in normal ART during non-navigation high certainty, when ``3-choice promotion lip'' is determined as an internal winning combination, notification is given to stop and display the symbol combination related to the abbreviation ``diagonal replay (C_CU lip)'', so there is no transition to the RT5 state.

ここで、図269を参照して、ナビ高確ゲーム数の管理方法について説明する。ナビ高ゲーム数は、メインRAM103の所定領域に記憶されており、通常ART中のみ行われる獲得抽籤(図241参照)に当籤すると、当籤したナビ高確ゲーム数が加算される。図269(A)に示すように、ナビ高確ゲーム数は、通常ART中に毎ゲーム1ずつ減算される。図269(A)に示す例では、2ゲーム目の抽籤用フラグ「強チェリー」に基づきナビ高確ゲーム数「5ゲーム」が付与され、続く3~5ゲーム目において、1ずつ減算されている。また、ナビ高確ゲーム数は、上乗せが可能であり、図269(A)に示す例では、6ゲーム目の抽籤用フラグ「強チェリー」に基づき「5ゲーム」上乗せされている。 Here, with reference to FIG. 269, a method for managing the number of high-precision navigation games will be described. The number of high-navigation games is stored in a predetermined area of the main RAM 103, and when a winning lottery (see FIG. 241) performed only during normal ART is won, the number of winning high-navigation-probability games is added. As shown in FIG. 269(A), the number of navigation high accuracy games is subtracted by 1 every game during normal ART. In the example shown in FIG. 269(A), the high-precision navigation game number "5 games" is given based on the lottery flag "strong cherry" in the second game, and is subtracted by one in the following third to fifth games. Also, the number of navigation high-probability games can be increased, and in the example shown in FIG. 269(A), "5 games" is added based on the lottery flag "strong cherry" of the sixth game.

主制御回路90は、ナビ高確ゲーム数が0である場合、非ナビ高確中として遊技を制御し、ナビ高確ゲーム数が1以上である場合、ナビ高確中として遊技を制御する。そのため、ナビ高確ゲーム数が0である状況でナビ高確ゲーム数が付与されると、主制御回路90は、次遊技をナビ高確中として管理し、また、ナビ高確ゲーム数が0になると、主制御回路90は、次遊技を非ナビ高確中として管理する。 When the number of high-precision navigation games is 0, the main control circuit 90 controls the game as non-high-probability navigation, and when the number of high-precision navigation games is 1 or more, controls the game as high-probability navigation. Therefore, when the number of navigation high-precision games is provided in a situation where the number of navigation high-precision games is 0, the main control circuit 90 manages the next game as navigation high-probability middle, and when the navigation high-precision game number becomes 0, the main control circuit 90 manages the next game as non-navigation high-probability.

続いて、図269(B)に示すように、主制御回路90は、ナビ高確中に遊技状態が通常ARTからEPに移行すると、ナビ高確ゲーム数をクリア(0にする)する。図269(B)に示す例では、4ゲーム目(ナビ高確中)に「3択昇格リプ」が内部当籤役として決定されている。ナビ高確中は、「3択昇格リプ」当籤時に正解の押し順を報知するため、図269(B)に示す例では、4ゲーム目に略称「強チャンスリプ」に係る図柄組合せが表示され、結果、遊技状態が通常ARTからEPに移行している。図269(B)に示す例では、4ゲーム目の時点でナビ高確ゲーム数の残りが「4ゲーム」であったのが、遊技状態がEPに移行したことから、ナビ高確ゲーム数がクリアされている。 Subsequently, as shown in FIG. 269(B), the main control circuit 90 clears (sets to 0) the high-navigation accuracy game number when the game state shifts from normal ART to EP during high-navigation accuracy. In the example shown in FIG. 269(B), "3-choice promotion" is determined as the internal winning combination in the 4th game (during navigation high accuracy). In order to notify the order of pressing the correct answer when the "three-choice promotion slip" is won during the navigation high accuracy, in the example shown in FIG. In the example shown in FIG. 269(B), the number of high-precision navigation games remaining was "4 games" at the time of the fourth game, but since the gaming state has shifted to EP, the number of high-precision navigation games has been cleared.

また、上述のように、パチスロ1では、ナビ高確ゲーム数の付与は通常ART中しか行わないものの、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越すことがある。図269(C)に示す例では、2ゲーム目に付与されたナビ高確ゲーム数が、4ゲーム目の継続CZに持ち越されている。主制御回路90は、ナビ高確ゲーム数を継続CZに持ち越した場合、継続CZ中もナビ高確ゲーム数を毎ゲーム1ずつ減算する。一方で、遊技状態が継続CZからランク決めARTに移行した場合、主制御回路90は、ランク決めARTの終了後(すなわち、ランク決めART中はナビ高確中)にナビ高確ゲーム数をクリア(0にする)する。 Further, as described above, in pachislot 1, although the number of high-precision navigation games is given only during normal ART, the number of high-precision navigation games may be carried over to continuous CZ or ranking ART. In the example shown in FIG. 269(C), the number of high-precision navigation games given to the second game is carried over to the continuation CZ of the fourth game. When the number of high-precision navigation games is carried over to the continuation CZ, the main control circuit 90 subtracts 1 from the number of high-precision navigation games every game during the continuation CZ. On the other hand, when the game state shifts from continuation CZ to rank determination ART, the main control circuit 90 clears (sets to 0) the number of navigation high accuracy games after the rank determination ART ends (that is, navigation high accuracy is in progress during rank determination ART).

なお、主制御回路90は、RT5状態中は、ナビ高確ゲーム数を減算しないこととしてもよい。RT5状態中は、ナビ高確中に特有のRT5状態に移行するための押し順報知を行う機会がないため、せっかく付与されたナビ高確ゲーム数を無駄にせずに済む。ここで、RT5状態へは、基本的には「3択昇格リプ」の押し順正解時に移行し、この場合、遊技状態がEPに移行する結果、ナビ高確ゲーム数がクリアされるが、ナビ高確中の通常ART(RT4状態)において「F_強チェリー」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定されたことに基づきRT5状態に移行することもあり、また、ナビ高確ゲーム数を持ち越した継続CZ中にRT5状態に移行し、その後の非ナビ高確中の通常ART(RT5状態)中に、ナビ高確ゲーム数が付与されることもある。このような場合には、ナビ高確中の通常ART(RT5状態)になるため、主制御回路90は、RT5状態中にナビ高確ゲーム数を減算しない。 It should be noted that the main control circuit 90 may not decrement the number of high-precision navigation games during the RT5 state. During the RT5 state, there is no opportunity to notify the pressing order for transitioning to the RT5 state peculiar to the navigation high accuracy state. Here, the RT5 state is basically shifted to the RT5 state when the pressing order of "3-choice promotion description" is correct, and in this case, as a result of the game state shifting to EP, the number of high-precision navigation games is cleared. During continuous CZ in which the number of games is carried over, the state is shifted to RT5, and the number of high-navigation accuracy games may be given during normal ART (RT5 state) during non-navigation high-accuracy thereafter. In such a case, normal ART (RT5 state) during navigation high accuracy is entered, so the main control circuit 90 does not subtract the number of navigation high accuracy games during the RT5 state.

続いて、図270を参照して、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合の各種抽籤について説明する。図270(A)は、継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合の継続CZ中のART抽籤の概要を示す図である。非ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「通常リプ」であるため(図208参照)、継続CZ中のART抽籤に当籤する確率は低い(図226(D)参照)。一方で、ナビ高確中の継続CZでは「3択昇格リプ」に対応する抽籤用フラグが「強チャンスリプ」であるため(図208参照)、継続CZ中のART抽籤に必ず当籤する(図227(E)参照)。なお、ナビ高確中の「3択昇格リプ」当籤時には、正解の押し順が報知されるため、ナビ高確中の継続CZにおいて「3択昇格リプ」が内部当籤役として決定された場合、ART抽籤に必ず当籤するとともに、次遊技(ランク決めART)のRT状態がRT5状態になる。 Subsequently, with reference to FIG. 270, various lotteries when the number of navigation high-probability games is carried over to the continuation CZ and the rank determination ART will be described. FIG. 270(A) is a diagram showing an outline of the ART lottery during the continuation CZ when "3-choice Promotion Lip" is determined as the internal winning combination in the continuation CZ. Since the lottery flag corresponding to the "three-choice promotion reply" is "normal reply" in the continuous CZ during non-navigation high probability (see FIG. 208), the probability of winning the ART lottery during the continuous CZ is low (see FIG. 226 (D)). On the other hand, since the lottery flag corresponding to the "three-choice promotion slip" is "strong chance slip" in the continuous CZ during the navigation high probability (see FIG. 208), the ART lottery during the continuous CZ is always won (see FIG. 227 (E)). When ``3-choice promotion lip'' is won during navigation high accuracy, the pressing order of the correct answer is reported, so when ``3-choice promotion lip'' is determined as an internal winning combination in the continuation CZ during navigation high accuracy, the ART lottery is always won and the RT state of the next game (rank determination ART) becomes RT5 state.

また、図270(B)(C)は、ランク決めARTにおける昇格抽籤の概要を示す図である。図270(B)に示すように、ランク決めART中も「3択昇格リプ」が内部当籤役として場合、非ナビ高確中の抽籤用フラグ「通常リプ」に基づく昇格抽籤よりも、ナビ高確中の抽籤用フラグ「強チャンスリプ」に基づく昇格抽籤の方がランクが昇格し易い(図240参照)。また、図270(B)に示すように、内部当籤役が「はずれ」である場合も、非ナビ高確中の昇格抽籤よりも、ナビ高確中の昇格抽籤の方がランクが昇格し易い(図240参照)。 Also, FIGS. 270(B) and (C) are diagrams showing an overview of the promotion lottery in the ranking ART. As shown in FIG. 270(B), even during the rank determination ART, when "3-choice promotion" is an internal winning combination, the rank is more likely to be promoted in the promotion lottery based on the lottery flag "strong chance slip" in the navigation high probability than in the promotion lottery based on the lottery flag "normal slip" in the non-navigation high probability (see FIG. 240). Also, as shown in FIG. 270(B), even when the internal winning combination is "lost", the rank is more likely to be promoted in the promotion lottery during the navigation high probability than in the non-navigation high probability promotion lottery (see FIG. 240).

また、継続CZにナビ高確ゲーム数を持ち越した場合、ランク決めART中のRT状態がRT5状態になることがある。図270(D)は、RT4状態のランク決めART中の昇格抽籤と、RT5状態のランク決めART中の昇格抽籤とを比較した図である。図240に示すランク決めART中ランク昇格抽籤テーブルを参照すると抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」では、ART当籤時のランクが昇格し易いことが分かる。また、図180の内部抽籤テーブルを参照すると、RT4状態とRT5状態とでは、この抽籤用フラグ「フェイク7」「7揃い」「BAR揃い」に対応する「F_フェイクリプ」「F_7リプA」「F_7リプB」「F_BARリプ」が内部当籤役として決定される確率は、RT4状態よりもRT5状態の方が高いことが分かる。そのため、RT5状態のランク決めART中は、RT4状態のランク決めARTよりもART当籤時のランクが昇格し易くなる。 Also, when the number of high-precision navigation games is carried over to the continuation CZ, the RT state during the ranking ART may become the RT5 state. FIG. 270(D) is a diagram comparing the promotion lottery during the rank determination ART in the RT4 state with the promotion lottery during the rank determination ART in the RT5 state. Referring to the rank-determining ART middle rank promotion lottery table shown in FIG. 240, it can be seen that the rank at the time of ART winning is likely to be promoted with the lottery flags "fake 7", "7 matching", and "BAR matching". Further, referring to the internal lottery table in FIG. 180, it can be seen that the RT5 state has a higher probability that the lottery flags "fake 7", "7 matching", and "BAR matching" corresponding to the lottery flags "fake 7", "7 matching", and "BAR matching" are determined as the internal winning combination "F_Fake Lip", "F_7 Lip A", "F_7 Lip B", and "F_BAR Lip". Therefore, during the rank determination ART in the RT5 state, the rank at the time of winning the ART is more likely to be promoted than in the rank determination ART in the RT4 state.

図270(A)~(D)に例示するように、ナビ高確ゲーム数を継続CZやランク決めARTに持ち越した場合、継続CZ中のART抽籤、及びランク決めART中の昇格抽籤のいずれも遊技者にとって好ましい結果になり易い。特に、「3択昇格リプ」という1つの役に基づくART抽籤及び昇格抽籤の抽籤結果がナビ高確中であるか否かに応じて異なることから、遊技性が多様になる。また、ナビ高確中の通常ARTにおいて「3択昇格リプ」が内部当籤役として決定されなかった場合であっても、ナビ高確ゲーム数が残っている場合には、その後の継続CZやランク決めARTが有利になることから、遊技者が不満を感じることがない。 As illustrated in FIGS. 270 (A) to (D), when the number of navigation high-precision games is carried over to the continuation CZ or the ranking ART, both the ART lottery during the continuation CZ and the promotion lottery during the ranking ART are likely to result in favorable results for the player. In particular, since the lottery results of the ART lottery and the promotion lottery based on one combination of "three-choice promotion letter" differ depending on whether or not navigation is high, the playability is diversified. Also, even if ``three-choice promotion reply'' is not determined as an internal winning combination in normal ART during navigation high accuracy, when the number of navigation high accuracy games remains, the subsequent continuation CZ and rank determination ART are advantageous, so that the player does not feel dissatisfied.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、高確率状態制御手段として機能する。 In addition, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and shifts the game state to the ART state when the ART lottery is won, so it functions as transition determination means and advantageous state control means. In addition, the main control board 71 manages the game during the CZ and terminates the CZ when the number of remaining games in the CZ becomes 0, thus functioning as high-probability state control means.

また、主制御基板71は、ナビ高確中のART状態中に「3択昇格リプ」が内部当籤役として決定され、かつ、ナビ高確中の報知に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、遊技状態を通常ARTからEPに移行させるため、特典付与手段として機能する。 In addition, the main control board 71 functions as privilege imparting means to shift the game state from normal ART to EP when ``three-choice promotion letter'' is determined as an internal winning combination in the ART state during navigation high probability and the symbol combination related to the abbreviated name ``strong chance letter'' is displayed according to the notification of navigation high probability.

また、主制御基板71は、ナビ高確ゲーム数に基づいてナビ高確又は非ナビ高確を制御し、また、ナビ高確中に遊技状態がEPに移行するとナビ高確から非ナビ高確に切り替えるため、報知モード制御手段として機能する。 Further, the main control board 71 controls navigation high accuracy or non-navi accuracy based on the number of navigation high accuracy games, and switches from navigation high accuracy to non-navi accuracy when the game state shifts to EP during navigation high accuracy, so that it functions as a notification mode control means.

[継続CZの昇格制御]
また、本実施形態のパチスロ1では、CZ中のART抽籤に当籤し、CZからART状態に移行する際に(より詳細には、ランク決めART中に)、継続CZとして特殊CZを用いるか否か抽籤し、この抽籤に当籤した場合には、その後の継続CZとして特殊CZを用いる(図233参照)。これにより、CZとART状態とのループ中にCZの種別が切り替わることがあるため、CZ中の遊技が単調になることを防止できる。
[Continuous CZ promotion control]
In addition, in the pachi-slot 1 of the present embodiment, the ART lottery in the CZ is won, and when moving from the CZ to the ART state (more specifically, during the ranking ART), it is determined whether or not the special CZ is used as the continuation CZ, and if the lottery is won, the special CZ is used as the subsequent continuation CZ (see FIG. 233). As a result, since the type of CZ may be switched during the loop between CZ and ART state, it is possible to prevent the game from becoming monotonous during CZ.

また、本実施形態のパチスロ1では、特殊CZへの移行に当籤したときのART状態のセット数のストックがない場合、ART状態のセット数が1つ付与される。これにより、特殊CZに移行した場合には、必ずART状態に移行することになるため、安心して遊技を行うことができる。なお、特殊CZ移行時に付与するART状態のストック数は任意であり、主制御回路90は、2つ以上のストックを付与することとしてもよい。また、特殊CZへの移行時に固定数のストックを付与するのではなく、ART状態のセット数のストックが所定数に達するまでに必要な数のストックを付与することとしてもよい。例えば、特殊CZへの移行時にART状態のセット数のストックが3つになるまでART状態のセット数のストックを付与する場合、特殊CZへの移行時に保有しているストック数が0である場合には3つのストックを付与し、特殊CZへの移行時に保有しているストック数が1である場合には2つのストックを付与し、特殊CZへの移行時に保有しているストック数が2である場合には1つのストックを付与し、特殊CZへの移行時に保有しているストック数が3以上である場合にはストックを付与しないこととしてもよい。 In addition, in the pachi-slot 1 of the present embodiment, if there is no stock of the number of sets in the ART state when the transition to the special CZ is won, one set number in the ART state is provided. As a result, when shifting to the special CZ, the state is always shifted to the ART state, so that the game can be played with peace of mind. Note that the number of ART state stocks to be given at the time of special CZ transition is arbitrary, and the main control circuit 90 may give two or more stocks. Also, instead of giving a fixed number of stocks when transitioning to the special CZ, a necessary number of stocks may be given until the set number of stocks in the ART state reaches a predetermined number. For example, if the number of ART state set stocks is given until the number of ART state set stocks reaches 3 when transitioning to special CZ, 3 stocks will be given if the number of stocks held at the time of transition to special CZ is 0, 2 stocks will be given if the number of stocks held at the time of transition to special CZ is 1, 1 stock will be given if the number of stocks held at the time of transition to special CZ is 2, and the number of stocks held at the time of transition to special CZ is 3. If the above is the case, the stock may not be given.

また、継続CZの遊技期間は、CZゲーム数により管理されるが、このCZゲーム数として、特殊CZ用のCZゲーム数とCZ(ART後)用のCZゲーム数とを別々に設けることとしてもよく、また、共通のCZゲーム数を用いることとしてもよい。別々のCZゲーム数を用いる場合、特殊CZに移行すると、主制御回路90は、CZ(ART後)用のCZゲーム数を、特殊CZ用のCZゲーム数としてセットする。このとき、主制御回路90は、CZ(ART後)用のCZゲーム数を維持したままとしてもよく、また、クリア(0にする)することとしてもよい。 Further, the continuous CZ game period is managed by the number of CZ games, but as the number of CZ games, the number of CZ games for special CZ and the number of CZ games for CZ (after ART) may be provided separately, or a common number of CZ games may be used. When using separate CZ game numbers, when transitioning to special CZ, the main control circuit 90 sets the CZ game number for CZ (after ART) as the CZ game number for special CZ. At this time, the main control circuit 90 may maintain the number of CZ games for CZ (after ART), or may clear (set to 0).

また、別々のCZゲーム数を用いる場合、主制御回路90は、CZ(ART後)からART状態に移行すると、CZ(ART後)用のCZゲーム数を上乗せし、また、特殊CZ中にART抽籤に当籤したことに応じてART状態に移行すると、特殊CZ用のCZゲーム数を上乗せする。一方で、特殊CZ中に放出フェーズDに基づきART状態に移行した場合には、CZ(ART後)用のCZゲーム数を上乗せする。 In addition, when different CZ game numbers are used, the main control circuit 90 adds the CZ game number for CZ (after ART) when shifting from CZ (after ART) to ART state, and adds the CZ game number for special CZ when shifting to ART state in response to winning the ART lottery during special CZ. On the other hand, when transitioning to ART state based on release phase D during special CZ, the number of CZ games for CZ (after ART) is added.

一方で、共通のCZゲーム数を用いる場合には、主制御回路90は、CZの種別を考慮することなく、ART状態への移行時にCZゲーム数の上乗せを行えばよい。なお、別々のCZゲーム数を用いる場合であっても、共通のCZゲーム数を用いる場合であっても、CZゲーム数は、メインRAM103において管理される。 On the other hand, when using a common number of CZ games, the main control circuit 90 may add the number of CZ games when transitioning to the ART state without considering the type of CZ. It should be noted that the number of CZ games is managed in the main RAM 103 regardless of whether different numbers of CZ games are used or when a common number of CZ games is used.

[主制御基板及び副制御基板が有する各種機能]
以上のようなパチスロ1に特有の制御を実現するために、パチスロ1の主制御基板(主制御回路90,メインCPU101)及び副制御基板(副制御回路200,サブCPU201)は、次のような機能を有する。
[Various functions of main control board and sub control board]
In order to realize the control peculiar to pachi-slot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of pachi-slot 1 have the following functions.

主制御基板71は、スタートスイッチ79やストップスイッチ基板80と接続され、図1に示す遊技の進行を制御する。それゆえ、主制御基板71は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段(停止制御手段)及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and the stop switch board 80, and controls the progress of the game shown in FIG. Therefore, the main control board 71 functions as start operation detection means, symbol variation means, internal winning combination determination means, stop operation detection means, reel stop control means (stop control means), and prize determination means.

また、主制御基板71は、ART抽籤を行いART状態に移行するか否かを決定し、ART抽籤に当籤した場合に遊技状態をART状態に移行するため、付与決定手段及び特典付与手段として機能する。 Further, the main control board 71 performs an ART lottery to determine whether or not to shift to the ART state, and shifts the game state to the ART state when the ART lottery is won.

また、主制御基板71は、ART抽籤に当籤すると、付与するART状態の権利数を決定して、メインRAM103に記憶するとともに、遊技状態をART状態に移行させると、メインRAM103に記憶されているART状態の権利を1つ消し去るため、権利管理手段として機能する。 When the ART lottery is won, the main control board 71 determines the number of rights in the ART state to be given and stores it in the main RAM 103, and when the game state is shifted to the ART state, it erases one right in the ART state stored in the main RAM 103, thereby functioning as a right management means.

また、主制御基板71は、CZ中の遊技を管理してCZの残りゲーム数が0になるとCZを終了することから、第1高確率状態制御手段及び第2高確率状態制御手段として機能する。 In addition, the main control board 71 manages games during the CZ and ends the CZ when the number of remaining games in the CZ becomes 0, so it functions as first high-probability state control means and second high-probability state control means.

また、主制御基板71は、CZ(ART後)と特殊CZとで共通のCZゲーム数を用いる場合には、期間管理手段として機能し、別々のCZゲーム数を用いる場合には、特殊CZの移行時にCZ(ART後)用のCZゲーム数を特殊CZ用のCZゲーム数としてセットすることから、期間設定手段として機能する。
また、主制御基板71は、CZ中にART状態に移行すると、CZゲーム数の上乗せを行うため、高確率状態加算手段として機能する。
Further, the main control board 71 functions as period management means when using a common number of CZ games for CZ (after ART) and special CZ, and functions as period setting means when using different number of CZ games, since the number of CZ games for CZ (after ART) is set as the number of CZ games for special CZ when transitioning to special CZ.
Further, when the main control board 71 shifts to the ART state during CZ, the number of CZ games is added, so the main control board 71 functions as high-probability state addition means.

[変形例]
上記第2実施形態では、ART状態に移行すると、ART状態の1ゲーム目にランク決めARTを行い、ART当籤時のランクを昇格させることとしているが、これに限らるものではなく、ランク決めART(昇格抽籤)は行わないこととしてもよい。この場合には、ART状態中は、ART当籤時のランクから定まる抽籤状態に基づき、各種の抽籤を行うことになる。
[Modification]
In the above-described second embodiment, when transitioning to the ART state, the ranking ART is performed in the first game in the ART state, and the rank at the time of ART winning is promoted, but this is not the only option, and the ranking ART (promotion lottery) may not be performed. In this case, during the ART state, various types of lottery are performed based on the lottery state determined from the rank at the time of ART winning.

また、上記第2実施形態では、各種の抽籤を抽籤用フラグに応じて行うこととしているが、抽籤用フラグは、内部当籤役から決定されるため、各種の抽籤は内部当籤役に応じて行っているということができる。すなわち、主制御回路90は、内部当籤役に応じて各種の抽籤を行うことができる。 In addition, in the above-described second embodiment, various lotteries are performed according to the lottery flag, but since the lottery flag is determined from the internal winning combination, it can be said that various lotteries are performed according to the internal winning combination. That is, the main control circuit 90 can perform various types of lotteries according to internal winning combinations.

また、上記第2実施形態では、BB終了時にART状態のストックがある場合には(すなわち、ART中BB終了時には)、遊技状態がART準備中に移行し、その後、ART準備中においてRT状態がRT4状態に移行すると、遊技状態がART状態に移行する。ここで、BB終了時はRT状態がRT0状態に移行するため、ART準備中は、RT0状態からRT4状態までRT状態を移行させることになる。このとき、RT0状態からRT2状態への移行は、押し順ベル当籤時の、押し順ミスに伴い略称「RT2移行図柄」に係る図柄組合せが停止表示されることで行われるため、主制御回路90は、ART準備中に押し順ベルに当籤すると、RT0状態に滞在中は、正解の押し順を報知しない(なお、他のRT状態に滞在中は、正解の押し順を報知することとしてもよく、また、報知しないこととしてもよい)。 In the second embodiment, when there is an ART state stock at the end of the BB (that is, at the end of the BB during ART), the game state shifts to the ART preparation, and then, when the RT state shifts to the RT4 state during the ART preparation, the game state shifts to the ART state. Here, since the RT state shifts to the RT0 state at the end of the BB, the RT state is shifted from the RT0 state to the RT4 state during the ART preparation. At this time, the transition from the RT0 state to the RT2 state is performed by stop-displaying a symbol combination related to the abbreviated name "RT2 transition symbol" due to an error in the pressing order when the pressing order bell is won. Therefore, if the pressing order bell is won during ART preparation, the main control circuit 90 does not notify the correct pressing order while staying in the RT0 state. good).

また、上記第2実施形態では、ART準備中にRT状態がRT1状態やRT3状態に移行することがあり、主制御回路90は、ART準備中にRT状態がRT1状態やRT3状態に移行した場合に、後述する特典を付与することとしてもよい。なお、ART準備中(すなわち、RT4状態に移行する前)にRT状態がRT1状態に移行する場合としては、RT0状態からRT1状態に移行する場合と、RT2状態からRT1状態に移行する場合とがあるが(図178参照)、RT2状態からRT1状態に移行する場合とは、報知された押し順を無視して押し順ミスした場合であるため、主制御回路90は、ART準備中にRT2状態からRT1状態に移行した場合には特典を付与することなく、ART準備中にRT0状態からRT1状態に移行した場合には特典を付与することとしてもよい(なお、図180に示す内部抽籤テーブルでは、RT0状態では、「F_通常リプ」が単独で内部当籤役として決定されることがないが、「F_通常リプ」に対して所定の抽籤値を割り振ることで、RT0状態からRT1状態に移行可能にすることができる)。
また、特典の付与は、ART準備中にRT状態がRT1状態又はRT3状態に移行したことを契機として行うだけでなく、当該契機に加えて(又は代えて)、RT1状態又はRT3状態中の内部当籤役(抽籤用フラグ)に応じて特典を付与することとしてもよい。例えば、RT1状態又はRT3状態中は、「F_弱チェリプ」が内部当籤役として決定される確率が高く、また、RT1状態やRT3状態は、固定ゲーム数が消化されるまで継続するため、ART準備中が長引くほど特典付与の期待度を上げることができる。
Further, in the second embodiment, the RT state may shift to the RT1 state or RT3 state during ART preparation, and the main control circuit 90 may give a benefit described later when the RT state shifts to the RT1 state or RT3 state during ART preparation. In addition, when the RT state shifts to the RT1 state during ART preparation (that is, before shifting to the RT4 state), there are cases where the state shifts from the RT0 state to the RT1 state and cases where the RT2 state shifts to the RT1 state (see FIG. 178). However, when shifting from the RT2 state to the RT1 state, there is a case where the notified push order is disregarded and a push order error occurs. Instead, a privilege may be given when the RT0 state transitions to the RT1 state during ART preparation (In addition, in the internal lottery table shown in FIG. 180, in the RT0 state, "F_Normal Rep" is not independently determined as the internal winning combination, but by allocating a predetermined lottery value to "F_Normal Rep", it is possible to make it possible to shift from the RT0 state to the RT1 state).
Further, the privilege is not only given as a trigger when the RT state shifts to the RT1 state or the RT3 state during ART preparation, but in addition to (or instead of) the trigger, the privilege may be given according to the internal winning combination (lottery flag) in the RT1 state or RT3 state. For example, during the RT1 state or the RT3 state, there is a high probability that ``F_weak cherryp'' is determined as an internal winning combination, and the RT1 state and the RT3 state continue until the fixed number of games are completed, so that the longer the ART preparation is, the more the degree of expectation for giving benefits can be raised.

また、上記第2実施形態では、CZからART状態に移行する場合に、CZの残りゲーム数を保持したままとし、ART状態の終了後に保持した残りゲーム数に対して、ART状態への移行に伴い上乗せされたゲーム数を加算したゲーム数分だけCZを行うこととしているが、これに限られるものではない。主制御回路90は、例えば、CZからART状態に移行する場合にCZの残りゲーム数を破棄するとともに、ART状態の終了後には、所定ゲーム数分のCZを行うこととしてもよい。この所定ゲーム数は任意であるが、例えば、終了したART状態に用いたランク(当籤時のランクであってもよく、昇格抽籤後のランクであってもよい)に応じて決定することとしてもよい。また、所定ゲーム数を決定するタイミングは、CZからART状態へ移行したタイミング(CZの中断時)であってもよく、また、ランク決めARTから通常ARTへ移行したタイミング(ランク決めARTの終了時)であってもよく、また、ART状態からCZへ移行したタイミング(通常ARTの終了時)であってもよい。 In addition, in the above-described second embodiment, when transitioning from CZ to ART state, the number of remaining games in CZ is held as it is, and CZ is performed for the number of games obtained by adding the number of games added with the transition to ART state to the number of remaining games held after the end of ART state, but it is not limited to this. For example, the main control circuit 90 may discard the number of remaining CZ games when transitioning from the CZ to the ART state, and may perform CZ for a predetermined number of games after the ART state ends. Although this predetermined number of games is arbitrary, it may be determined, for example, according to the rank used for the finished ART state (either the rank at the time of winning or the rank after promotion lottery). Further, the timing for determining the predetermined number of games may be the timing of transition from CZ to ART state (when CZ is interrupted), the timing of transition from rank determination ART to normal ART (end of rank determination ART), or the timing of shift from ART state to CZ (end of normal ART).

また、上記実施形態のパチスロ1では、様々な特典を付与することとしているが、遊技者に付与する特典は任意である。例えば、遊技者に付与される出玉に関する特典(例えば、ART状態への移行、ART状態の継続期間の上乗せ、CZへの移行、CZの継続期間の上乗せ)だけでなく、出玉以外の特典(例えば、特典映像の開放や、パチスロ1のカスタム開放など)であってもよい。 Also, in the pachi-slot machine 1 of the above embodiment, various benefits are given, but the benefits given to the player are optional. For example, not only the benefits related to the payout balls given to the player (for example, transition to ART state, addition of duration of ART state, shift to CZ, addition of duration of CZ), but also benefits other than payout (for example, release of privilege video, custom release of pachislot 1, etc.).

また、ART状態中に行われる報知の内容は上述した例に限定されず、任意である。例えば、遊技者にとって有利な状態となる特別な図柄組合せが表示される停止操作の順序(押し順)を報知してもよいし、当該図柄組合せが表示されるために必要な停止操作のタイミング(狙うべき図柄)を報知するようにしてもよい。 Also, the content of the notification performed during the ART state is not limited to the example described above, and is arbitrary. For example, the order of stop operations (push order) in which a special combination of symbols that is advantageous to the player is displayed may be notified, or the timing of the stop operation required for displaying the combination of symbols (symbols to be targeted) may be notified.

遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率は変化しない(又は遊技性に影響を与えない程度の範囲で変化する)が、遊技者にとって有利な停止操作の態様を報知する機能、すなわち、AT機能が作動する遊技状態であってもよい。また、遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率が高くなる再遊技高確率状態(リプレイタイム)が作動するとともに、遊技者にとって有利な停止操作の態様を報知する機能が作動する、すなわち、ART機能が作動する遊技状態であってもよい。 The state advantageous to the player may be a game state in which the winning probability of the internal winning combination related to the replay does not change (or changes within a range that does not affect the playability), but the function for informing the mode of the stop operation advantageous to the player, that is, the AT function operates. The state advantageous to the player may be a state in which a replay high probability state (replay time) in which the winning probability of the internal winning combination relating to the replay is increased and a function for informing a mode of stop operation advantageous to the player is activated, that is, a game state in which the ART function is activated.

また、ART状態の継続期間の管理方法も任意である。例えば、ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、ART状態中に払い出されるメダルの枚数や差枚数により継続期間を管理することとしてもよく、また、ART状態中にメダルの払い出しに影響を与える報知を行った回数(ナビ回数)により継続期間を管理することとしてもよく、また、ART状態中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、ART状態中に特定の図柄組合せが表示されるとART状態を終了させることとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、ナビ回数、差枚数などのようにART状態の継続期間の管理方法によって適宜調整される。
Also, the method of managing the duration of the ART state is arbitrary. For example, the duration may be managed by the number of games, the duration may be managed by the number of sets, the duration may be managed by the number of medals paid out during the ART state or the difference in the number of medals, the duration may be managed by the number of times the notification affecting the payout of medals during the ART state (navigation count) is performed, or the duration may be managed by the continuation determination performed at any timing during the ART state. The ART state may be ended when a specific symbol combination is displayed.
In this case, the number of games to be added, the number of sets, the number of times of navigation, the difference in the number of cards, etc., are appropriately adjusted according to the method of managing the duration of the ART state.

また、CZの継続期間の管理も任意である。ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、CZ中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、CZ中に特定の図柄組合せが表示されるとCZを終了させることとしてもよく、また、CZ中に行ったART抽籤の回数により継続期間を管理することとしてもよく、また、CZ中にART状態に移行した回数により継続期間を管理することとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、抽籤回数などのようにCZの継続期間の管理方法によって適宜調整される。
Also, management of the duration of CZ is optional. The duration may be managed by the number of games, the duration may be managed by the number of sets, the duration may be managed by the continuation determination performed at any time during the CZ, and the CZ may be terminated when a specific combination of symbols is displayed in the CZ. good too.
In this case, the target of the addition is appropriately adjusted according to the method of managing the duration of the CZ, such as the number of games, the number of sets, the number of lotteries, and the like.

また、上記実施形態のパチスロ1では、遊技者側から見て、リール表示窓4の左側に設けたサブ表示装置18において各種表示画面を表示する例を説明したが、本発明はこれに限定されない。例えば、遊技者側から見て、リール表示窓4の右側にも別のサブ表示装置を設け、このサブ表示装置においても各種表示画面を表示する構成にしてもよい。この場合、リール表示窓4の右側に設けられたサブ表示装置の表示面上にタッチセンサを設け、このタッチセンサから出力されるタッチ入力情報に基づいて、当該サブ表示装置の表示画面を切り替える構成にしてもよい。 Also, in the pachi-slot 1 of the above embodiment, an example of displaying various display screens on the sub-display device 18 provided on the left side of the reel display window 4 as seen from the player side has been described, but the present invention is not limited to this. For example, another sub-display device may be provided on the right side of the reel display window 4 as seen from the player side, and various display screens may be displayed on this sub-display device as well. In this case, a touch sensor may be provided on the display surface of the sub-display device provided on the right side of the reel display window 4, and the display screen of the sub-display device may be switched based on the touch input information output from the touch sensor.

また、上記実施形態のパチスロ1では、報知(ART)機能の作動を、メイン(主制御基板71)側の制御の下に行うこととしているが、これに限られるものではなく、サブ(副制御基板72)側の制御により報知(ART)機能の作動を行うこととしてもよい。 In addition, in the pachi-slot machine 1 of the above embodiment, the notification (ART) function is operated under the control of the main (main control board 71) side, but it is not limited to this, and the notification (ART) function may be operated under the control of the sub (sub-control board 72) side.

また、上記実施形態のパチスロ1では、CZやART状態へは、通常状態中に行う移行抽籤に当籤することで移行する。ここで、上記実施形態のパチスロ1では、この移行抽籤に対して設定差を持たせることもあり得るが、この移行抽籤を「設定値に差のない情報」に基づいて行うこととしてもよい。なお、「設定値に差のない情報」とは、内部抽籤処理において全ての設定値において同一の確率で内部当籤役として決定される役(設定不問役)や、全リールの停止時に全ての設定値において同一の確率で表示されることになる図柄組合せ(設定差のない図柄組合せ)を少なくとも含むものである。 Further, in the pachi-slot machine 1 of the above-described embodiment, the transition to the CZ or ART state is made by winning a transition lottery performed during the normal state. Here, in the pachi-slot machine 1 of the above-described embodiment, it is possible to give a setting difference to this transition lottery, but this transition lottery may be performed based on "information with no difference in set values". The "information with no difference in the set values" includes at least a combination that is determined as an internal winning combination with the same probability for all set values in the internal lottery process (no set value combination), and a symbol combination that is displayed with the same probability for all the set values when all the reels are stopped (symbol combination with no set value).

すなわち、変形例のパチスロ1では、設定不問役が内部当籤役として決定された場合に、CZやART状態への移行抽籤を行い、設定差のある役(設定差役)が内部当籤役として決定された場合には、CZやART状態への移行抽籤を行わない。また、パチスロ1では、全リールの停止時に設定差のない図柄組合せが表示された場合に、CZやART状態への移行抽籤を行い、設定差のある図柄組合せが表示された場合には、CZやART状態への移行抽籤を行わない。
なお、本明細書において、抽籤を行わないとは、抽籤自体を行わないことだけでなく、抽籤はするものの必ず非当籤となることを含むものである。
That is, in the Pachi-slot 1 of the modified example, a lottery for transition to CZ or ART state is performed when a set irrelevant combination is determined as an internal winning combination, and a lottery for transition to CZ or ART state is not performed when a combination with a set difference (set differential combination) is determined as an internal winning combination. In the pachinko-slot machine 1, when a pattern combination with no setting difference is displayed when all the reels are stopped, a lottery for transition to the CZ or ART state is performed, and when a pattern combination with a setting difference is displayed, the lottery for transition to the CZ or ART state is not performed.
It should be noted that, in the present specification, not performing a lottery includes not only not performing a lottery itself, but also a case where a lottery is performed but always results in non-winning.

また、CZやART状態への移行抽籤は、予め定められており一切変動しない完全確率に基づき行われることとしてもよい。「予め定められており一切変動しない完全確率」とは、少なくとも設定値に基づいて変動することのない確率(すなわち、設定値に関わらず当籤する確率が同一の確率)を意味する。
なお、「予め定められており一切変動しない完全確率」として、更に、「設定値に差のない情報」に対して一義的に定められた確率であることを含めることとしてもよい。近年の遊技機では、移行抽籤に当籤し易い状態と当籤し難い状態とを設けることがある。このような場合に、「設定値に差のない情報に対して一義的に定められた確率」で移行抽籤を行う場合には、例えば、設定不問役の当籤時には、いかなる遊技状態であっても同一の確率で当籤する移行抽籤を行うことになる。反対に、「設定値に差のない情報に対して一義的に定められた確率ではない確率(すなわち、変動する確率)」で移行抽籤を行う場合には、例えば、設定不問役の当籤時に、現在の遊技状態に応じた確率で当籤する移行抽籤、すなわち、現在の遊技状態が高確率状態である場合には、高い確率で当籤する移行抽籤を行い、現在の遊技状態が低確率状態である場合には、低い確率で当籤する移行抽籤、を行うことになる。
Also, the lottery for transition to the CZ or ART state may be performed based on a complete probability that is predetermined and does not change at all. The “predetermined complete probability that does not change at all” means a probability that does not change based on at least the set value (that is, the probability that the winning probability is the same regardless of the set value).
The "predetermined complete probability that does not change at all" may further include a uniquely determined probability for "information with no difference in set values". In recent gaming machines, there are cases where transition lottery is provided with a state in which it is easy to win and a state in which it is difficult to win. In such a case, when a transition lottery is performed with a ``probability uniquely determined for information with no difference in set values'', for example, when winning a set no-question combination, the transition lottery is performed to win with the same probability regardless of the game state. On the other hand, when a transition lottery is performed with a ``probability that is not uniquely determined (that is, a probability that varies) for information with no difference in the set value,'' for example, when the set value is won, a transition lottery that wins with a probability according to the current game state is performed. A transition lottery that wins with a low probability will be performed.

このように「設定値に差のない情報」に基づいて行う移行抽籤を、設定値に関わらず当籤する確率が同一の確率で行うことで、変形例のパチスロ1では、CZやART状態への移行に関する期待度を各設定値に対して同一にすることができ、出玉性能の差を、設定差のある設定差役の当籤確率に抑えることができる。 In this way, by performing the transition lottery based on the ``information with no difference in the set value'' with the same probability of winning regardless of the set value, in the pachi-slot machine 1 of the modified example, the degree of expectation for the transition to the CZ or ART state can be made the same for each set value, and the difference in ball output performance can be suppressed to the winning probability of the set difference with the set difference.

また、CZやART状態へ移行するための抽籤としては、(1)内部当籤役を決定するための内部抽籤、(2)移行を行うか否かの移行抽籤、(3)移行する場合の移行先を決定するための有利区間種別抽籤の3つの抽籤が考えられる。パチスロ1では、これら3つの抽籤を、それぞれ個別の乱数値を用いて行うこととしてもよく、また、全ての抽籤を共通の乱数値を用いて行うこととしてもよく、また、2つの抽籤を共通の乱数値を用いて行い、残り1つの抽籤を個別の乱数値を用いて行うこととしてもよい。なお、共通の乱数値を用いるとは、例えば、(1)内部抽籤において「0~128」の乱数範囲において所定の設定不問役が決定される場合に、(2)「0~64」を移行抽籤に非当籤の乱数範囲、「65~128」を移行抽籤に当籤の乱数範囲とし、また、(3)「65~83」を移行先がCZ1である乱数範囲、「83~99」を移行先がCZ2である乱数範囲、「99~115」を移行先がCZ3である乱数範囲、「115~128」を移行先がART状態である乱数範囲とすることである。言い換えると、一つの抽籤において当籤する乱数範囲の一部に、他の抽籤の抽籤結果を割り当てることである。 Also, as the lottery for shifting to the CZ or ART state, there are three possible lotteries: (1) an internal lottery for determining the internal winning combination, (2) a transition lottery for whether or not to perform the transition, and (3) an advantageous section type lottery for determining the transition destination when transitioning. In the pachi-slot 1, these three lotteries may be performed using individual random numbers, all the lotteries may be performed using a common random number, or two lotteries may be performed using a common random number and the remaining one may be performed using an individual random number. Note that the use of a common random number means, for example, (1) when a predetermined unquestionable combination is determined in the random number range of "0 to 128" in the internal lottery, (2) "0 to 64" is the non-winning random number range for the transition lottery, "65 to 128" is the winning random number range for the transition lottery, and (3) "65 to 83" is the random number range where the transition destination is CZ1. The random number range in which the destination is CZ2 is "83 to 99", the random number range in which the destination is CZ3 is "99 to 115", and the random number range in which the destination is ART state is "115 to 128". In other words, a lottery result of another lottery is assigned to a part of the random number range that wins in one lottery.

また、上記実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。本発明のリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ1に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、チェックサムの生成及び判定処理、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、7セグLED駆動処理、通信データの生成格納処理等)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。 Further, in the above-described embodiment and various modifications, pachislot is used as an example of a gaming machine, but the present invention is not limited to this. Features other than the features unique to the pachislot 1, such as features relating to reel control and features relating to setting changes and confirmations of the present invention, can also be applied to a gaming machine called "pachinko", and similar effects can be obtained. For example, features such as checksum generation and determination processing, various processing using the main CPU 101 dedicated instruction code (address designation processing using the Q register, software timer updating processing, 7-segment LED driving processing, communication data generation and storage processing, etc.), and various processing using the non-standard ROM area and non-standard RAM area can also be applied to "pachinko".

<付記(本発明のまとめ)>
[第1の遊技機]
従来、上述した構成の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特開2009-011375号公報参照)。特開2009-011375号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
<Appendix (summary of the present invention)>
[First gaming machine]
Conventionally, in the gaming machine with the above-described configuration, there is known a gaming machine that obtains a checksum of the data stored in the RAM when the power is turned off, and performs determination processing of the checksum obtained at the time of the power failure when the power is restored (for example, see Japanese Patent Application Laid-Open No. 2009-011375). In the game machine disclosed in Japanese Patent Application Laid-Open No. 2009-011375, in the process of determining the checksum when the power is restored, an error is reported when the checksum obtained when the power is restored does not match the checksum obtained when the power is cut off.

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit other than the game.

本発明は、上記第1の課題を解決するためになされたものであり、本発明の第1の目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned first problem, and the first object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of processing programs and tables managed by the main control circuit other than the playability, and utilizing the increased free space of the ROM to enhance the playability.

上記第1の課題を解決するために、本発明では、以下のような構成の第1の遊技機を提供する。 In order to solve the above first problem, the present invention provides a first gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、電源電圧を供給する電源供給手段(例えば、電源基板53b及びスイッチングレギュレータ94)と、前記電源電圧が予め定められた起動電圧値(例えば、10V)を上回った場合に、前記演算処理手段に起動信号を出力する起動手段(例えば、電源管理回路93のリセット信号の出力処理)と、前記電源電圧が予め定められた停電電圧値(例えば、10.5V)を下回った場合に、前記演算処理手段に停電信号を出力する停電手段(例えば、電源管理回路93の電断検知信号の出力処理)と、を備え、前記演算処理手段は、演算処理の結果に対応するデータを格納するフラグレジスタ(例えば、フラグ・レジスタF)と、前記停電手段が前記停電信号を出力したことを契機として、前記第2記憶手段内の所定格納領域(例えば、遊技用RAM領域)に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段(例えば、チェックサム生成処理)と、前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段(例えば、サムチェック処理中のS122~S131)と、前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域(例えば、ゼロフラグ)にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段(例えば、サムチェック処理中のS134)と、を有することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations; first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means; second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means; starting means (e.g., processing for outputting a reset signal of the power supply management circuit 93) that outputs a start-up signal to the arithmetic processing means when the power supply voltage exceeds a predetermined startup voltage value (e.g., 10 V); sum value calculation means (e.g., checksum generation processing) for calculating a sum value by cumulatively adding all information stored in a predetermined storage area (e.g., game RAM area) in the second storage means when the power failure means outputs the power failure signal; and information stored in the predetermined storage area based on the sum value generated by the sum value calculation means when the power failure occurs most recently, when the activation means outputs the activation signal. sum value subtraction means (for example, S122 to S131 during sum check processing) for sequentially subtracting the sum value subtraction means (for example, S122 to S131 during sum check processing), and sum value determination means (for example, S134 during sum check processing) for determining the presence or absence of an abnormality based on the data corresponding to the subtraction result set in a predetermined bit area (for example, a zero flag) in the flag register when the subtraction processing by the sum value subtraction means is completed for all the information stored in the predetermined storage area.

また、前記本発明の第1の遊技機では、前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令(例えば、POP命令)を実行することにより、連続して記憶された2バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新し、前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された2バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新するようにしてもよい。 In addition, in the first gaming machine of the present invention, the sum value calculation means executes a specific instruction (for example, a POP instruction) when adding the information stored in the predetermined storage area to obtain and add two bytes of information continuously stored, and updates the read start address information of the information by two bytes, and the sum value subtraction means executes the specific instruction when subtracting the information stored in the predetermined storage area from the sum value generated when a power failure occurs. Alternatively, two bytes of information stored continuously may be acquired and subtracted, and the information of the reading start address of the information may be updated by two bytes.

さらに、前記本発明の第1の遊技機では、前記演算処理手段は、前記第2記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令(例えば、POP命令)であるようにしてもよい。 Further, in the first gaming machine of the present invention, the arithmetic processing means may have a stack pointer capable of setting the address of the predetermined storage area of the second storage means, and the specific instruction executed when the sum value calculating means adds the information stored in the predetermined storage area may be a dedicated instruction (for example, POP instruction) for operating the stack pointer.

上記構成の本発明の第1の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the first game machine of the present invention having the above configuration, the capacity of processing programs, tables, etc. other than the game play is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the game play.

[第2~第5の遊技機]
従来、上述した構成の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特開2005-237737号公報参照)。
[Second to Fifth Gaming Machines]
Conventionally, there has been proposed a game machine having the above-described configuration, in which a main control device that processes numerical data using a stack pointer as an operation command is installed (see, for example, Japanese Patent Application Laid-Open No. 2005-237737).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第2の課題を解決するためになされたものであり、本発明の第2の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned second problem, and the second object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of processing programs, tables, etc. managed by the main control circuit, and using the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第2の課題を解決するために、本発明では、以下のような構成の第2の遊技機を提供する。 In order to solve the above second problem, the present invention provides a second gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の命令(例えば、「BITQ」命令、「SETQ」命令、「LDQ」命令等)を実行可能であることを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations; first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means; and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. A dedicated register in which data is stored when the arithmetic processing is executed by the processing means, and an extension register (for example, Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the first storage means or the second storage means can be specified by the stored data. The arithmetic processing means uses the extension register to specify an address in the second storage means. A game machine characterized by being capable of executing

また、前記本発明の第2の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the second gaming machine of the present invention, part of the address that can be specified by the extension register may be an upper side address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第3の遊技機を提供する。 Also, in order to solve the second problem, the present invention provides a third gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記演算処理手段は、前記表示列の停止状態をチェックする処理において、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行して、前記第2記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、次いで、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の論理和演算命令(例えば、「ORQ」命令)を実行して、前記第2記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on the detection of a start operation by a stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. and an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which can specify a part of the address in the first storage means or the second storage means by the stored data. The arithmetic processing means executes a predetermined readout instruction (e.g., "LDQ" instruction) capable of specifying the address in the second storage means using the extension register in the process of checking the stop state of the display row. Then, a predetermined OR operation instruction (for example, an "ORQ" instruction) capable of specifying an address in the second storage means is executed by using the extension register to read information indicating the state of the variable display of another display row stored in the second storage means, and the information indicating the state of the variable display of the predetermined display row is read out, and the information indicating the state of the variable display of the predetermined display row is logically summed with the information indicating the state of the variable display of the predetermined display row. A game machine characterized by repeating the execution of a predetermined logical sum operation command, repeating the logical sum operation of the result of the logical sum operation and information indicating the state of variable display of each remaining display row, and determining whether or not all the display rows are in a stopped state based on the result of the operation sum operation obtained when the logical sum operation for all the display rows is completed.

また、前記本発明の第3の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the third gaming machine of the present invention, part of the address that can be specified by the extension register may be a high-order address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第4の遊技機を提供する。 Also, in order to solve the second problem, the present invention provides a fourth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、前記演算処理手段は、前記内部当籤役を決定する処理において、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令(例えば、「ADDQ」命令)を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the result of determination by the internal winning combination determination means and detection of a stop operation by the stop operation detection means; Arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the operation of determining the internal winning combination by the combination determination means, first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) storing information necessary for execution of the arithmetic processing by the arithmetic processing means. a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means; and an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the first storage means or the second storage means can be designated by the stored data. The arithmetic processing means executes a predetermined addition instruction (for example, an "ADDQ" instruction) capable of specifying an address in the second storage means using the extension register in the process of determining the internal winning combination, thereby adding the current set value to the top address of an area storing the lottery value for each setting value of the setting-specific internal winning combination to be selected by the lottery, A gaming machine characterized by designating an address in which a lottery value of the internal winning combination by setting associated with a current set value is stored, and acquiring the lottery value.

また、前記本発明の第4の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the fourth gaming machine of the present invention, part of the address that can be specified by the extension register may be an upper side address value that constitutes the address.

また、上記第2の課題を解決するために、本発明では、以下のような構成の第5の遊技機を提供する。 Further, in order to solve the second problem, the present invention provides a fifth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、前記演算処理手段は、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、所定の読み出し命令(例えば、「LDIN」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on the detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; When the variable display of a plurality of display rows is stopped, privilege grant determination means (e.g., prize search processing) for determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the game medium has been stop-displayed on the determination line set across the plurality of display rows; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the determination operation by the privilege grant determination means; and information necessary for execution of the arithmetic processing by the arithmetic processing means. and second storage means (for example, main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means. The arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means. (for example, an "LDIN" command) to simultaneously acquire data of the number of game media to be paid out, which can be given when a combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stopped and displayed on the judgment line, and judgment data associated with the data of the number of payouts and indicating the type of the combination of symbols corresponding to the internal winning combination related to the paying out of the game medium.

また、前記本発明の第5の遊技機では、前記演算処理手段は、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JSLAA」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。 In the fifth gaming machine of the present invention, in the process of determining whether or not a combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stopped and displayed on the determination line, the arithmetic processing means executes a predetermined determination command (for example, a "JSLAA" command) capable of executing a determination command, a jump destination address designation command for processing, and a jump action command for processing with a single command, so that symbols corresponding to the internal winning combination related to the payout of the game medium are executed. It may be determined whether or not the combination of is stopped.

上記構成の本発明の第2~第5の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the second to fifth game machines of the present invention having the above configuration, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第6及び第7の遊技機]
従来、上述した構成の遊技機において、メイン制御部のRAMに記憶されているデータに異常が生じた場合に、RAM異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている(例えば、特開2007-209810号公報参照)。
[Sixth and seventh game machines]
Conventionally, there has been proposed a game machine configured as described above that, when an abnormality occurs in the data stored in the RAM of the main control unit, is controlled to a RAM abnormality error state, disabling the progress of the game, shifting to a setting change mode, and canceling the disabling state of the game and enabling the progress of the game when a setting value is newly selected and set based on the setting change operation (see, for example, Japanese Patent Application Laid-Open No. 2007-209810).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第3の課題を解決するためになされたものであり、本発明の第3の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned third problem, and the third object of the present invention is to provide a gaming machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and utilizing the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第3の課題を解決するために、本発明では、以下のような構成の第6の遊技機を提供する。 In order to solve the third problem, the present invention provides a sixth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記設定値の変更処理又は設定値の確認処理の開始時において、第1のコマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、前記設定値の変更処理又は設定値の確認処理の終了時において、第2のコマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、前記開始時コマンド生成手段により実行される前記第1のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第2のコマンドデータの生成処理とは、共有化されていることを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; data transmission means for transmitting data (e.g., S904 (communication data transmission processing) during interrupt processing); setting change confirmation means (e.g., setting change confirmation processing) capable of executing setting value change processing and setting value confirmation processing for adjusting the expected value for determining the internal winning combination related to awarding; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the setting value changing operation or confirmation operation by the setting change confirmation means; and a second storage means (e.g., main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means. and an end-time command generating means (for example, S57 during setting change confirmation processing) for generating second command data at a time, wherein the first command data generating process executed by the start-time command generating means and the second command data generating process executed by the end-time command generating means are shared.

また、前記本発明の第6の遊技機では、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、前記演算処理手段は、前記第1のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ(例えば、Lレジスタ)に第1の値(例えば、「005H」)を設定して、前記生成処理を実行し、前記第2のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第2の値(例えば、「004H」)を設定して、前記生成処理を実行するようにしてもよい。 Further, in the sixth game machine of the present invention, the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means, the arithmetic processing means sets a first value (for example, "005H") to a predetermined register (for example, L register) of the general-purpose register when generating the first command data, executes the generating process, and sets a second value (for example, "005H") to a predetermined register of the general-purpose register when generating the second command data. For example, "004H") may be set to execute the generation process.

また、上記第3の課題を解決するために、本発明では、以下のような構成の第7の遊技機を提供する。 Further, in order to solve the third problem, the present invention provides a seventh gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、前記コマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、前記演算処理手段は、前記コマンドデータの生成処理において、前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、前記汎用レジスタにセットされた使用される通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; Data transmission means for transmitting data (e.g., S904 (communication data transmission processing) during interrupt processing); communication data generation means for creating the command data (e.g., setting change command generation and storage processing and communication data storage processing); setting change confirmation means (e.g., setting change confirmation processing) capable of executing setting value change processing and setting value confirmation processing for adjusting the expected value for determining the internal winning combination related to awarding; command data generation operation by the communication data generation means; Arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling setting value changing operation or confirmation operation; first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by said arithmetic processing means; and second storage means (e.g., main RAM 103) storing information necessary for execution of said arithmetic processing by said arithmetic processing means. A start-time command generation means for generating time command data (for example, S43 during setting change confirmation processing) and an end-time command generation means for generating end-time command data (for example, S57 during setting change confirmation processing) at the end of the setting value change processing or setting value confirmation processing. a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means, wherein in the command data generating process, the arithmetic processing means sets communication parameters to be used among the plurality of types of communication parameters constituting the command data in corresponding general-purpose registers among the plurality of general-purpose registers; If there is a communication parameter, data stored in a general-purpose register associated with the unused communication parameter is stored as a communication parameter in the predetermined storage area when the command data is generated, and a sum value of the command data is generated based on the data stored in the general-purpose register associated with the communication parameter.

また、前記本発明の第7の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 In the game machine according to the seventh aspect of the present invention, in the command data generating process, the sum value of the command data may be generated by adding the value stored in the general-purpose register associated with the communication parameter to the value stored in the accumulator of the general-purpose register, and the generated sum value may be stored in the predetermined storage area.

上記構成の本発明の第6及び第7の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the sixth and seventh game machines of the present invention having the above configurations, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第8及び第9の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御回路)から演出制御基板(副制御回路)にコマンドを送信する遊技機が知られている(例えば、特開2002-360766号公報参照)。
[Eighth and Ninth Gaming Machines]
2. Description of the Related Art Conventionally, in a game machine having the above configuration, a game machine is known in which a command is transmitted from a game control board (main control circuit) to an effect control board (sub-control circuit) (see, for example, Japanese Unexamined Patent Application Publication No. 2002-360766).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第4の課題を解決するためになされたものであり、本発明の第4の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned fourth problem, and the fourth object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and using the free space of the ROM for the increased capacity to enhance the game playability.

上記第4の課題を解決するために、本発明では、以下のような構成の第8の遊技機を提供する。 In order to solve the fourth problem, the present invention provides an eighth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、遊技動作に関する通信データを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、前記通信データを作成して、該生成した通信データを前記第2記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段(例えば、通信データ格納処理及び通信データポインタ更新処理)と、を備え、前記通信データ生成格納手段は、前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「ICPLD」命令)を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling game operations; first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by said arithmetic processing means; second storage means (e.g., main RAM 103) storing information necessary for execution of said arithmetic processing by said arithmetic processing means; ), and communication data generating and storing means (e.g., communication data storing process and communication data pointer updating process) for creating the communication data and storing the generated communication data in a communication data storage area provided in a predetermined address range in the second storage means, wherein the communication data generating and storing means can execute an update instruction, an upper limit determination instruction, and a judgment branch instruction with one instruction when sequentially storing the communication data in the communication data storage area from the storage area of the head address of the predetermined address range toward the storage area of the last address. By executing a predetermined update instruction (for example, an "ICPLD" instruction), a current value of a communication data pointer, which is a parameter for specifying an address in the communication data storage area, is compared with an upper limit value of the communication data pointer corresponding to the last address, and if the current communication data pointer is less than the upper limit value, the communication data pointer is added and updated, and if the current communication data pointer is equal to or greater than the upper limit value, the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the start address. technique.

また、前記本発明の第8の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Further, in the eighth gaming machine of the present invention, the communication data generating and storing means may invalidate the communication data stored in the communication data storage area when the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the top address.

また、上記第4の課題を解決するために、本発明では、以下のような構成の第9の遊技機を提供する。 Further, in order to solve the above fourth problem, the present invention provides a ninth gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、遊技動作の進行に関連する所定のデータの値の計数処理(例えば、メダル払出枚数チェック処理)において、前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPLD」命令)を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. In the payout number check process), when updating the value of the predetermined data, a predetermined update instruction (for example, a "DCPLD" instruction that can execute an update instruction, a lower limit determination instruction, and a judgment branch instruction in one instruction is executed to compare the current predetermined data value with the lower limit of the predetermined data value, and if the current predetermined data value is greater than the predetermined data value, the predetermined data value is subtracted and updated, and the current predetermined data value is updated. A gaming machine characterized in that the value of the predetermined data is held at the lower limit if it is equal to or less than the lower limit of the value of the predetermined data.

また、前記本発明の第9の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 Further, in the ninth gaming machine of the present invention, the predetermined data may be the number of payouts of the game media.

上記構成の本発明の第8及び第9の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the eighth and ninth gaming machines of the present invention having the above configurations, the capacity of the processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第10の遊技機]
従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特開2004-041261号公報参照)。
[Tenth game machine]
Conventionally, among game machines having the above-described configuration, game machines controlled by timer subtraction processing by software are known (see, for example, JP-A-2004-041261).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第5の課題を解決するためになされたものであり、本発明の第5の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above fifth problem, and the fifth object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and using the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第5の課題を解決するために、本発明では、以下のような構成の第10の遊技機を提供する。 In order to solve the fifth problem, the present invention provides a tenth game machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、ソフトタイマーのタイマー数の計数処理(例えば、タイマー更新処理)において、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー数と前記タイマー数の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー数が前記下限値より大きければ、前記ソフトタイマーのタイマー数を減算更新し、現在の前記ソフトタイマーのタイマー数が前記下限値以下であれば、前記ソフトタイマーのタイマー数を前記下限値に保持することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. A game machine characterized in that, by executing a predetermined update instruction (for example, a "DCPWLD" instruction) capable of executing a judgment instruction and a judgment branch instruction with one instruction, the current number of timers of the soft timer is compared with a lower limit of the number of timers, and if the current number of timers of the soft timer is greater than the lower limit, the number of timers of the soft timer is subtracted and updated, and if the current number of timers of the soft timer is equal to or less than the lower limit, the number of timers of the soft timer is held at the lower limit.

前記本発明の第10の遊技機では、前記ソフトタイマーが、2バイトのソフトタイマーであるようにしてもよい。 In the tenth gaming machine of the present invention, the soft timer may be a 2-byte soft timer.

また、前記本発明の第10の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、前記ソフトタイマーによる前記タイマー数の計数処理は、前記定周期処理手段により実行され、前記定周期処理手段が処理を行う周期と前記タイマー数とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。 Further, in the tenth gaming machine of the present invention, the arithmetic processing means may include fixed-cycle processing means (for example, interrupt processing repeatedly executed at a cycle of 1.1172 msec) for performing processing at a constant cycle, and the count processing of the number of timers by the soft timer may be executed by the fixed-cycle processing means, and the elapsed time of the soft timer may be determined based on the cycle of processing by the fixed-cycle processing means and the number of timers.

さらに、前記本発明の第10の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能(例えば、タイマー回路113)が発生する割込信号に基づいて実行されるようにしてもよい。 Further, in the tenth gaming machine of the present invention, the processing by the periodic processing means may be executed based on an interrupt signal generated by a timer function (for example, a timer circuit 113) incorporated in the arithmetic processing means.

上記構成の本発明の第10の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 According to the tenth gaming machine of the present invention having the above configuration, it is possible to provide a gaming machine capable of increasing the free space of the ROM (first storage means) of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and utilizing the free space of the ROM corresponding to the increased capacity to enhance the gaming performance.

[第11及び第12の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により内部抽籤結果を7セグメントLEDで表示する遊技機が知られている(例えば、特開2008-237337号公報参照)。
[Eleventh and twelfth gaming machines]
2. Description of the Related Art Conventionally, among game machines having the above-described configuration, there is known a game machine that displays internal lottery results with 7-segment LEDs under the control of a main control circuit (see, for example, Japanese Unexamined Patent Application Publication No. 2008-237337).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第6の課題を解決するためになされたものであり、本発明の第6の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the sixth problem, and the sixth object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and utilizing the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第6の課題を解決するために、本発明では、以下のような構成の第11の遊技機を提供する。 In order to solve the sixth problem, the present invention provides an eleventh gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、遊技に関する特定の情報を報知する複数の7セグLEDと、前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作の制御を行うLED駆動制御手段と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記LED駆動制御手段は、前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations, a plurality of 7-segment LEDs that report specific information related to the game, 7-segment LED driving means (e.g., 7-segment LED driving processing) that drives the plurality of 7-segment LEDs, LED drive control means that controls the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means, and a first memory storing information necessary for execution of the arithmetic processing by the arithmetic processing means. means (e.g., main ROM 102) and second storage means (e.g., main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means, wherein the LED drive control means performs dynamic drive control on the plurality of 7-segment LEDs, executes a predetermined readout instruction (e.g., "LDW" instruction), and simultaneously outputs common selection data and cathode data to the plurality of 7-segment LEDs.

また、前記本発明の第11の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、前記定周期処理手段は、前記定周期処理手段による処理の実行回数をカウントし、前記カウントされた値が偶数である場合に、前記LED駆動制御手段による制御処理が実行されるようにしてもよい。 Further, in the eleventh gaming machine of the present invention, the arithmetic processing means may have fixed cycle processing means (for example, interrupt processing repeatedly executed at a cycle of 1.1172 msec) for performing processing at a constant cycle, the fixed cycle processing means may count the number of execution times of the processing by the fixed cycle processing means, and when the counted value is an even number, the control processing may be executed by the LED drive control means.

また、上記第6の課題を解決するために、本発明では、以下のような構成の第12の遊技機を提供する。 Further, in order to solve the sixth problem, the present invention provides a twelfth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の7セグLEDを含む指示表示器(例えば、指示モニタ)と、前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; An instruction display device (e.g., an instruction monitor) including a plurality of 7-segment LEDs for informing information about an operation to stop the variable display; 7-segment LED driving means (e.g., 7-segment LED driving processing) for driving the plurality of 7-segment LEDs; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means; , main ROM 102), and second storage means (for example, main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means, the arithmetic processing means performs dynamic drive control on the plurality of 7-segment LEDs, executes a predetermined read command (for example, “LDW” command), and simultaneously outputs common selection data and cathode data to the plurality of 7-segment LEDs.

また、前記本発明の第12の遊技機では、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、有し、前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域(例えば、ナビデータ格納領域)のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。 In the twelfth game machine of the present invention, the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and an extension register (for example, Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the second storage means can be specified by the stored data. " command) to designate an address of a stop operation instruction information storage area (for example, a navigation data storage area) that is arranged in the second storage means and stores information about an operation to stop the varying display of the plurality of display rows, and to store information about an operation to stop the varying display of the plurality of display rows in the stop operation instruction information storage area.

上記構成の本発明の第11及び第12の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the eleventh and twelfth game machines of the present invention having the above configurations, it is possible to increase the free space of the ROM (first storage means) of the main control circuit by reducing the capacity of processing programs and tables managed by the main control circuit, and to use the free space of the ROM corresponding to the increased capacity to enhance game playability.

[第13の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)が、リールユニットを制御する遊技機が知られている(例えば、特開2012-034914号公報参照)。
[13th gaming machine]
2. Description of the Related Art Conventionally, in a game machine having the above configuration, a game control board (main control board) controls reel units (for example, see JP-A-2012-034914).

ところで、リール(回胴)の回転制御において、リールの回転動作の安定感の欠如は、遊技者(特に熟練者)にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼすおそれがある。 By the way, in reel rotation control, a lack of stability in the rotation of the reels may make players (particularly skilled players) feel uncomfortable, and the discomfort may reduce the interest in the game. In this case, it is disadvantageous for the game parlor and may affect the sales of the game machine itself.

本発明は、上記第7の課題を解決するためになされたものであり、本発明の第7の目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The present invention has been made to solve the seventh problem, and a seventh object of the present invention is to provide a gaming machine capable of suppressing the lack of stability in the rotation of the reels and preventing the player from feeling uncomfortable.

上記第7の課題を解決するために、本発明では、以下のような構成の第13の遊技機を提供する。 In order to solve the seventh problem, the present invention provides a thirteenth game machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、前記第2記憶手段の所定の領域を初期化するための設定スイッチ(例えば、設定用鍵型スイッチ54)と、を備え、前記演算処理手段は、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第2記憶手段に格納された電断発生時の前記表示列の変動制御管理情報(例えば、リール制御管理情報)をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段(例えば、遊技復帰処理)と、を有することを特徴とする遊技機。 insertion operation detection means (e.g., BET switch 77) for detecting an operation for inserting a game medium; start operation detection means (e.g., start switch 79) for detecting a start operation by a player after the insertion operation is detected by said insertion operation detection means; variable display means (e.g., three reels 3L, 3C, 3R) including a plurality of display rows for variably displaying symbols provided in each display row based on detection of a start operation by said start operation detection means; stop operation detection means (e.g., stop switch board 80) for detecting the above; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling game operations; first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means; a setting switch (e.g., key-shaped switch for setting 54) for setting, wherein the arithmetic processing means includes: internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the start operation by the start operation detection means; and stop control means (e.g., reel stop control processing) for stopping the variable display of the symbols based on the determination result of the internal winning combination determination means and detection of the stop operation by the stop operation detection means. game return means (e.g., game return processing) for setting the input state of the input port and the output state of the output port when power is restored when power is restored, and clearing the display row variation control management information (e.g., reel control management information) at the time of power failure stored in the second storage means when the display row is fluctuating when power failure occurs, and setting information instructing the start of variation of the display row to the display row variation control management information.

また、前記本発明の第13の遊技機では、前記演算処理手段は、前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第2記憶手段の所定の領域を初期化するようにしてもよい。 Further, in the thirteenth gaming machine of the present invention, the arithmetic processing means may execute processing by the game return means when the setting switch is in an off state, and may initialize a predetermined area of the second storage means without executing the processing by the game return means when the setting switch is in an on state.

上記構成の本発明の第13の遊技機によれば、リールの回転動作(表示列の変動表示動作)の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 According to the thirteenth gaming machine of the present invention having the above configuration, it is possible to suppress the lack of stability in the spinning motion of the reels (the variable display motion of the display rows) and prevent the player from feeling uncomfortable.

[第14の遊技機]
従来、上述した構成の遊技機において、設定変更スイッチを操作することにより、設定値(1~6)を表示可能な遊技機が知られている(例えば、特開2008-245704号公報及び特開2013-042870号公報参照)。
[14th gaming machine]
2. Description of the Related Art Conventionally, among game machines having the above-described configuration, game machines capable of displaying setting values (1 to 6) by operating a setting change switch are known (see, for example, Japanese Patent Application Laid-Open Nos. 2008-245704 and 2013-042870).

ところで、従来、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やART遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 By the way, conventionally, most gaming machines do not allow confirmation of set values while a game is being played in a game state advantageous to the player, such as during a bonus game or an ART game. In such a gaming machine, if a bonus game or an ART game is started immediately after a fraudulent act called "goto", the fraudulent act cannot be confirmed, and there is a possibility that the game parlor will be disadvantaged.

本発明は、上記第8の課題を解決するためになされたものであり、本発明の第8の目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned eighth problem, and the eighth object of the present invention is to provide a gaming machine capable of checking information such as set values even while a game is being played in a game state advantageous to the player and capable of deterring cheating such as goto.

上記第8の課題を解決するために、本発明では、以下のような構成の第14の遊技機を提供する。 In order to solve the eighth problem, the present invention provides a fourteenth game machine having the following configuration.

遊技機本体内部の所定の位置に配置された設定スイッチと、遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段(例えば、後述のボーナスゲーム)と、前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段(例えば、メダル受付・スタートチェック処理中のS233)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、遊技が開始可能であるか否かを判定する遊技開始判定手段(例えば、メダル受付・スタートチェック処理)と、を備え、前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にすることを特徴とする遊技機。 Setting switches arranged at predetermined positions inside the main body of the gaming machine, arithmetic processing means (for example, main CPU 101) for performing arithmetic processing for controlling game operations, first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored, second storage means (for example, main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means, and insertion operation detection means for detecting the insertion operation of the game medium. starting operation detection means (for example, start switch 79) for detecting a start operation by the player after the insertion operation is detected by the entry operation detection means; internal winning combination determining means (for example, internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detecting means; Advantageous game means (e.g., a bonus game to be described later) for executing an advantageous game state; setting change confirmation means (e.g., S233 during medal reception/start check processing) capable of changing or confirming a set value relating to the probability of an internal winning combination being determined according to the operation of the setting switch; ), stop operation detection means (for example, stop switch board 80) for detecting a stop operation by the player, stop control means (for example, reel stop control processing) for stopping the variable display of the symbols based on the determination result of the internal winning combination determination means and detection of the stop operation by the stop operation detection means, and game start determination means (for example, medal reception/start check processing) for determining whether or not the game can be started. The gaming machine is characterized in that a set value related to the probability of determining an internal winning combination can be changed according to an operation, and when the game start determination means determines that the game can be started and the setting switch is operated, the set value related to the probability of determining the internal winning combination can be confirmed by processing by the setting change confirmation means regardless of the game state.

また、前記本発明の第14の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第2記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第2記憶手段に格納するようにしてもよい。 In the fourteenth gaming machine of the present invention, when the gaming machine is powered on with the setting switch being operated, the setting change confirmation means may initialize a predetermined storage area of the second storage means, change the setting value, and store the changed setting value in the second storage means.

上記構成の本発明の第14の遊技機によれば、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 According to the fourteenth gaming machine of the present invention having the above configuration, it is possible to confirm information such as set values even during a game being played in a game state that is advantageous to the player, such as during a bonus game or an ART game, thereby preventing cheating such as cheating.

[第15及び第16の遊技機]
従来、上述した構成の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている(例えば、特開1999-178983号公報参照)。
[15th and 16th game machines]
Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine equipped with a display device for displaying the number of inserted medals (see, for example, Japanese Unexamined Patent Application Publication No. 1999-178983).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第9の課題を解決するためになされたものであり、本発明の第9の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above-mentioned ninth problem, and the ninth object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and using the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第9の課題を解決するために、本発明では、以下のような構成の第15の遊技機を提供する。 In order to solve the ninth problem, the present invention provides a fifteenth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記遊技媒体の受付状態(例えば、メダルセンサ入力状態)を検出する遊技媒体検出手段(例えば、メダルセンサ)と、前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段(例えば、メダル投入チェック処理中のS255~S258)と、を備える遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; A gaming machine comprising: game medium detection means (for example, a medal sensor) for detecting a state (for example, a medal sensor input state); and game medium reception state determination means (for example, S255 to S258 during medal insertion check processing) for determining whether or not a change in the current reception state of the game medium detected by the game medium detection means is normal, by arithmetic processing based on the reception state of the game medium detected in the previous processing.

前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the gaming machine according to the fifteenth aspect of the present invention, the game medium reception state determination means may calculate a normal value of the game medium reception state that can be detected in the current processing based on the game medium reception state detected in the previous processing, and compare the normal value with the current game medium reception state to determine whether or not the change mode of the game medium reception state is normal.

また、前記本発明の第15の遊技機では、前記遊技媒体受付状態判別手段は、1バイトの情報内の2ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 In the fifteenth gaming machine of the present invention, the game medium reception state determination means may determine whether or not the change state of the game medium reception state is normal based on 2 bits in 1-byte information.

上記第9の課題を解決するために、本発明では、以下のような構成の第16の遊技機を提供する。 In order to solve the ninth problem, the present invention provides a sixteenth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段(例えば、第1LED~第3LED)と、前記表示手段による報知動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101、メダル投入処理)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on the detection of a start operation by the player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of the stop operation by the stop operation detection means; display means (for example, first to third LEDs) for notifying information indicating the number in a display mode corresponding to the number of inserted game media; arithmetic processing means (for example, main CPU 101, medal insertion processing) for performing arithmetic processing for controlling the notification operation of the display means; and storage means (for example, a main RAM 103), wherein the arithmetic processing means generates lighting control data for notifying information indicating the number of inserted game media in a display mode corresponding to the number of inserted game media by logical operation processing based on the number of inserted game media.

また、前記本発明の第16の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、1バイト内の情報の3ビットのデータから生成されるようにしてもよい。 In the sixteenth game machine of the present invention, in the logical operation processing, the lighting control data for the game medium may be generated from 3-bit data of 1-byte information.

上記構成の本発明の第15及び第16の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the fifteenth and sixteenth game machines of the present invention having the above configuration, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第17及び第18の遊技機]
従来、上述した構成の遊技機において、メイン基板(主制御基板)とサブ基板(副制御基板)とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている(例えば、特許第5725590号公報参照)。
[17th and 18th game machines]
Conventionally, in the game machine having the above-described configuration, a game machine is known in which a main board (main control board) and a sub-board (sub-control board) are connected by communication, and commands are transmitted from the main board to the sub-board (see, for example, Japanese Patent No. 5725590).

ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になるおそれがある。 By the way, conventionally, the communication between the main control board that controls the game and the sub control board that controls the performance is one-way communication from the main control board to the sub control board, and there is a large gap between the activation time of the main control board and the sub control board when the power is turned on. Therefore, the communication connection between the main control board and the sub control board may become unstable when the power is turned on.

本発明は、上記第10の課題を解決するためになされたものであり、本発明の第10の目的は、電源投入時における主制御基板(主制御手段)及び副制御基板(副制御手段)間の通信を安定動作させることが可能な遊技機を提供することである。 The present invention has been made to solve the tenth problem described above, and a tenth object of the present invention is to provide a game machine capable of stably operating communication between the main control board (main control means) and the sub control board (sub control means) when the power is turned on.

上記第10の課題を解決するために、本発明では、以下のような構成の第17の遊技機を提供する。 In order to solve the tenth problem, the present invention provides a seventeenth gaming machine having the following configuration.

遊技動作に関する通信データを送信する主制御手段(例えば、主制御回路90)を備え、前記主制御手段は、前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、を有し、前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信することを特徴とする遊技機。 Main control means (e.g., main control circuit 90) for transmitting communication data relating to game operations is provided, wherein the main control means executes interrupt processing at predetermined intervals during control processing by the main control means, and if there is no communication data relating to game operations during execution of the interrupt processing, interrupt processing execution means (e.g., interrupt processing) for transmitting a no-operation command, and power restoration processing execution means (e.g., power-on processing) for executing predetermined power restoration processing when power is restored. After the start of the power recovery process, a process of waiting until the interrupt process execution means can execute the interrupt process (for example, S7 and S8 during power-on processing) is performed, and the interrupt process execution means executes the interrupt process and transmits the no-operation command to the sub-control means at the end of the standby by the power return process execution means.

また、前記本発明の第17の遊技機では、前記主制御手段は、前記所定周期を計測するタイマー回路(例えば、タイマー回路113)と、前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路(例えば、割込みコントローラ112)と、を有し、前記電源復帰処理実行手段は、前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。 Further, in the game machine according to the seventeenth aspect of the present invention, the main control means has a timer circuit (for example, a timer circuit 113) that measures the predetermined cycle, and an interrupt circuit (for example, an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a timeout signal of the timer circuit. A process of waiting until the execution of the process becomes possible may be performed, and the end of the waiting may be determined based on whether or not the timeout signal of the timer circuit is generated.

また、上記第10の課題を解決するために、本発明では、以下のような構成の第18の遊技機を提供する。 Further, in order to solve the tenth problem, the present invention provides an eighteenth game machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、遊技動作に関するコマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、前記通信データ生成手段は、前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations; communication data generating means (e.g., setting change command generation and storage processing and communication data storage processing) that creates command data relating to game operations; A power recovery process executing means (for example, power-on process) to be executed, a first storage means (for example, main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means, and a second storage means (for example, main RAM 103) for storing information necessary for executing the arithmetic processing by the arithmetic processing means. S7 and S8) during power-on processing are performed, the interrupt processing execution means executes the interrupt processing and transmits the no-operation command at the end of the standby by the power recovery processing execution means, the arithmetic processing means has a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means, the command data is composed of a command type, a plurality of communication parameters, and a sum value, the plurality of communication parameters are assigned to the plurality of general-purpose registers, and the communication data. After setting communication parameters in the general-purpose registers assigned to the communication parameters according to the command type of the command data, the generation means stores the communication parameters set in the general-purpose registers in a predetermined storage area (e.g., a communication data temporary storage area) in the second storage means. Even if there are communication parameters that are not used based on the command type of the command data among the plurality of communication parameters, the data stored in the general-purpose registers associated with the unused communication parameters are stored in the predetermined storage area as communication parameters. and generating a sum value of the command data based on the command type and data stored in the general-purpose register assigned to the communication parameter.

また、前記本発明の第18の遊技機では、電源電圧の状態を監視する電源監視手段(例えば、電源監視ポート)を備え、前記演算処理手段は、前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第2記憶手段の所定の領域を使用して前記第2記憶手段が正常であるか否かを確認し、前記第2記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。 In the eighteenth gaming machine of the present invention, a power monitoring means (e.g., a power monitoring port) for monitoring the state of the power supply voltage is provided, and the arithmetic processing means waits until the state of the power voltage is stabilized when the state of the power voltage is not stable, initializes the timer circuit, the serial communication circuit, and the random number circuit of the arithmetic processing means on the condition that the state of the power voltage is stable, and then uses a predetermined area of the second storage means to determine whether the second storage means is normal. is confirmed, and the no-operation command may be transmitted on condition that the second storage means is normal.

上記構成の本発明の第17及び第18の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 According to the seventeenth and eighteenth game machines of the present invention having the above configurations, it is possible to stably operate the communication between the main control board and the sub control board when the power is turned on.

[第19及び第20の遊技機]
従来、上述した構成の遊技機において、抽籤結果に基づいて、例えば、リールの入賞図柄の引き込み制御と呼ばれる制御や、リールの入賞図柄の蹴飛ばし制御と呼ばれる制御を実行する遊技機が知られている(例えば、特開2002-219213号公報参照)。
[19th and 20th game machines]
Conventionally, among the gaming machines configured as described above, there is known a gaming machine that executes, for example, a control called pull-in control of winning symbols on reels or a control called kicking control of winning symbols on reels, based on a lottery result (see, for example, Japanese Unexamined Patent Application Publication No. 2002-219213).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性が複雑になるとともに、成立役(入賞役)の図柄組合せパターンが増大したため、主制御回路のRAM容量が圧迫されており、主制御回路で実行する処理の効率化を図り、主制御回路の限られたRAM容量を有効活用可能な技術の開発が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, as the game has become more complex and the pattern combination patterns of winning hands (winning hands) have increased, the RAM capacity of the main control circuit is under pressure. Therefore, there is a demand for the development of a technology that can effectively utilize the limited RAM capacity of the main control circuit by improving the efficiency of the processing executed by the main control circuit.

本発明は、上記第11の課題を解決するためになされたものであり、本発明の第11の目的は、主制御回路で実行する処理の効率化を図り、主制御回路のRAM容量を有効活用することが可能な遊技機を提供することである。 The present invention has been made to solve the eleventh problem described above, and an eleventh object of the present invention is to provide a game machine capable of improving the efficiency of processing executed by the main control circuit and effectively utilizing the RAM capacity of the main control circuit.

上記第11の課題を解決するために、本発明では、以下のような構成の第19の遊技機を提供する。 In order to solve the eleventh problem, the present invention provides a nineteenth game machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、前記内部当籤役と、それに対応するフラグデータと、前記第2記憶手段内の前記フラグデータの格納先を指定する格納先データとの対応関係を規定し且つ前記第1記憶手段に記憶されたフラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開するフラグテーブル展開手段(例えば、図柄設定処理中のS324)と、前記第2記憶手段内に配置され且つ前記フラグデータを格納するフラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定するフラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記フラグデータを、対応する前記格納先データに基づいて、前記フラグテーブルから前記フラグデータ格納領域内に転送して格納するフラグデータ格納手段(例えば、図柄設定処理中のS330)と、を有することを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. internal lottery means (e.g., internal lottery processing) for determining a request flag status); internal lottery combination generating means (e.g., S321 during symbol setting processing) for generating an internal winning combination from the flag status information acquired by the internal lottery means; flag table expansion means (for example, S324 during symbol setting processing) for expanding the flag data table (for example, winning request flag table) stored in the second storage means (for example, S324 during symbol setting processing); flag storage area specifying means (for example, S329 during symbol setting processing) for specifying the address of a flag data storage area (for example, winning request flag storage area) arranged in the second storage means for storing the flag data; and flag data storage means (for example, S330 during symbol setting processing) for transferring and storing the corresponding flag data from the flag table to the flag data storage area based on the corresponding storage destination data.

また、前記本発明の第19の遊技機では、前記演算処理手段は、前記フラグデータテーブルの前記格納先データを示すオンビット情報を算出して、転送対象となる前記オンビット情報に設定されている前記フラグデータを前記フラグデータ格納領域に転送するようにしてもよい。 In the nineteenth gaming machine of the present invention, the arithmetic processing means may calculate on-bit information indicating the storage destination data of the flag data table, and transfer the flag data set in the on-bit information to be transferred to the flag data storage area.

また、上記第11の課題を解決するために、本発明では、以下のような構成の第20の遊技機を提供する。 Further, in order to solve the eleventh problem, the present invention provides a twentieth gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、予め定められた確率で、内部当籤役に関するフラグステータス情報(例えば、当り要求フラグステータス)を決定する内部抽籤手段(例えば、内部抽籤処理)と、前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段(例えば、図柄設定処理中のS321)と、前記内部当籤役と、それに対応する当籤フラグデータと、前記第2記憶手段内の前記当籤フラグデータの格納先を指定する格納先データとの対応関係を規定した当籤フラグデータテーブル(例えば、当り要求フラグテーブル)を前記第2記憶手段内に展開する当籤フラグテーブル展開手段(例えば、図柄設定処理中のS324)と、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、図柄設定処理中のS329)と、前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記当籤フラグデータを、対応する前記格納先データに基づいて、前記当籤フラグテーブルから前記当籤フラグデータ格納領域内に転送して格納する当籤フラグデータ格納手段(例えば、図柄設定処理中のS330)と、前記内部抽籤手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する入賞役決定手段(例えば、入賞検索処理)と、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、図柄コード取得処理中のS648)と、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する図柄コードデータを格納する図柄コード格納領域のアドレスを指定する図柄コード格納領域設定手段(例えば、図柄コード取得処理中のS650)と、を有することを特徴とする遊技機。 insertion operation detection means (e.g., BET switch 77) for detecting an operation for inserting a game medium; start operation detection means (e.g., start switch 79) for detecting a start operation by a player after the insertion operation is detected by said insertion operation detection means; variable display means (e.g., three reels 3L, 3C, 3R) including a plurality of display rows for variably displaying symbols provided in each display row based on detection of a start operation by said start operation detection means; stop operation detection means (e.g., stop switch board 80) for detecting the operation, arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling game operations, first storage means (e.g., main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored, and second storage means (e.g., main RAM 103) for storing information necessary for execution of the arithmetic processing by the arithmetic processing means. an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the first storage means or the second storage means can be designated by the stored data; internal lottery means (e.g., internal lottery processing) for determining flag status information (e.g., win request flag status) related to an internal winning combination with a predetermined probability; internal winning combination generating means (for example, S321 during symbol setting processing) for generating an internal winning combination from the flag status information obtained; and winning flag table developing means for developing, in the second storing means, a winning flag data table (for example, a winning request flag table) defining a correspondence relationship between the internal winning combination, corresponding winning flag data, and storage destination data specifying a storage destination of the winning flag data in the second storing means. (for example, S324 during the symbol setting process); and a winning flag storage area specifying means (eg, S329 during the symbol setting process) for specifying the address of a winning flag data storage area (eg, winning request flag storage area) arranged in the second storing means and storing the winning flag data by executing a predetermined read command (eg, "LDQ" command) capable of specifying an address in the second storing means using the extension register; Winning flag data storing means for transferring and storing the winning flag data corresponding to the internal winning combination generated by the internal winning combination generating means into the winning flag data storage area from the winning flag table based on the corresponding storage destination data (for example, S330 during the symbol setting process), and stopping the variable display of the symbols based on the determination result of the internal winning means and detection of the stop operation by the stop operation detecting means. stop control means (e.g., reel stop control processing); winning combination determining means (e.g., winning search processing) for determining whether or not a combination of symbols corresponding to the internal winning combination is stop-displayed on the judgment line set across the plurality of display rows when the variable display of the plurality of display rows is stopped by the stop control means; Winning flag storage area designating means (e.g., S648 during symbol code acquisition processing) for specifying the address of a winning flag data storage area (e.g., winning operation flag storage area) for storing the winning flag data, and symbol code storage area setting means (e.g., during symbol code acquisition processing) for specifying an address of a symbol code storage area for storing symbol code data corresponding to a combination of symbols arranged in the second storage means and stopped and displayed on the judgment line by executing the predetermined read command. S650) of, and a gaming machine characterized by having.

また、前記本発明の第20の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twentieth gaming machine of the present invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

上記構成の本発明の第19及び第20の遊技機によれば、主制御回路で実行する処理の効率化を図り、主制御回路のRAM(第2記憶手段)容量を有効活用することができる。 According to the 19th and 20th game machines of the present invention having the above configurations, the efficiency of the processing executed by the main control circuit can be improved, and the capacity of the RAM (second storage means) of the main control circuit can be effectively utilized.

[第21及び第22の遊技機]
従来、上述した構成の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー(メダル払出装置)を制御して、メダルの払出制御を行う遊技機が知られている(例えば、特開2008-119498号公報参照)。
[21st and 22nd game machines]
Conventionally, in a gaming machine having the above-described configuration, there is known a gaming machine that performs stop control of variable display of reel symbols based on an internal winning combination and a player's stop operation, performs winning determination based on a combination of symbols, and controls a hopper (medal payout device) based on the winning determination result to control payout of medals (see, for example, Japanese Unexamined Patent Application Publication No. 2008-119498).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第12の課題を解決するためになされたものであり、本発明の第12の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the twelfth problem, and the twelfth object of the present invention is to provide a game machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and utilizing the free space of the ROM for the increased capacity to enhance the gaming performance.

上記第12の課題を解決するために、本発明では、以下のような構成の第21の遊技機を提供する。 In order to solve the twelfth problem, the present invention provides a twenty-first gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、を有することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on the detection of a start operation by a stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. an extension register (e.g., Q register) that stores data when the arithmetic processing is executed by the processing means, and that can designate a part of the address in the second storage means by the stored data; and a stop operation detection result acquisition means (e.g., S714 during the reel stop control process) that acquires a detection result of the stop operation by the stop operation detection means by executing a predetermined read instruction (e.g., "LDQ" instruction) that can specify the address in the second storage means using the extension register, and the stop operation detection means. stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) for designating an address of a stop control data storage area arranged in the second storage means and storing stop control data for the variable display of the predetermined display row by executing the predetermined read command when the player's stop operation on the predetermined display row is detected. game machine.

また、前記本発明の第21の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twenty-first gaming machine of the present invention, part of the address that can be specified by the extension register may be an upper side address value that constitutes the address.

また、上記第12の課題を解決するために、本発明では、以下のような構成の第22の遊技機を提供する。 Further, in order to solve the twelfth problem, the present invention provides a twenty-second gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JCP」命令)を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段(例えば、引込優先順位取得処理中のS683)と、を有することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the result of determination by the internal winning combination determination means and detection of a stop operation by the stop operation detection means; When a plurality of types of internal winning combinations are determined by the combination determining means, if among a plurality of types of symbol combinations respectively corresponding to the plurality of types of internal winning combinations, priority stopping symbol determining means (e.g., attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on a determination line set across the plurality of display rows; Arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for control; first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means; and second storage means (e.g., main RAM 103) storing information necessary for execution of the arithmetic processing by the arithmetic processing means. data is stored at the time of execution of the above, an extension register (e.g., Q register) capable of specifying a part of the address in the second storage means by the stored data, and a predetermined read command (e.g., "LDQ" instruction) capable of specifying the address in the second storage means using the extension register. When the operator's stop operation is detected, the stop control data storage area setting means (for example, the source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) for specifying the address of the stop control data storage area arranged in the second storage means and storing the stop control data for the variable display of the predetermined display row by executing the predetermined read command, and the priority stop symbol determination means, In the processing for determining the combination of symbols to be stopped and displayed on the determination line, a predetermined determination command (e.g., "JCP" instruction) capable of executing a comparison determination command, a jump destination address designation command for processing, and a jump action command for processing in one command is executed, so that a predetermined combination of symbols (e.g., "ANY" combination) in which a stop symbol on the determination line in a specific display row (e.g., the right reel 3R) currently being determined is optional for a combination of symbols corresponding to the internal winning combination to be determined. ) is included, and when it is determined that the predetermined combination of symbols is included in the combination of symbols corresponding to the internal winning combination to be determined, arbitrary combination processing means (for example, S683 during attraction priority acquisition processing) for prohibiting stop display of the combination of symbols corresponding to the internal winning combination to be determined.

また、前記本発明の第22の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Also, in the twenty-second gaming machine of the present invention, part of the address that can be specified by the extension register may be a higher-order address value that constitutes the address.

上記構成の本発明の第21及び第22の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the 21st and 22nd game machines of the present invention having the above configuration, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第23~第25の遊技機]
従来、上述した構成の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている(例えば、特開2007-175450号公報参照)。
[23rd to 25th game machines]
2. Description of the Related Art Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine that performs symbol stop control using an attraction priority table during symbol stop control (see, for example, Japanese Patent Application Laid-Open No. 2007-175450).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned gaming machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、上記第13の課題を解決するためになされたものであり、本発明の第13の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the thirteenth problem, and a thirteenth object of the present invention is to provide a gaming machine capable of increasing the free space of the ROM of the main control circuit by reducing the capacity of the processing programs and tables managed by the main control circuit, and utilizing the free space of the ROM by the increased capacity to enhance the gaming performance.

上記第13の課題を解決するために、本発明では、以下のような構成の第23の遊技機を提供する。 In order to solve the thirteenth problem, the present invention provides a twenty-third gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、を有することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the result of determination by the internal winning combination determination means and detection of a stop operation by the stop operation detection means; When a plurality of types of internal winning combinations are determined by the combination determining means, if the combinations of symbols corresponding respectively to the plurality of types of internal winning combinations are included, priority stop symbol determination means (e.g., attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on the determination line set across the plurality of display rows; (for example, a main CPU 101); a first storage means (for example, a main ROM 102) storing information necessary for executing the arithmetic processing by the arithmetic processing means; and a second storage means (for example, a main RAM 103) for storing information necessary for executing the arithmetic processing by the arithmetic processing means. and an extension register (e.g., Q register) capable of specifying a part of the address in the second storage means by data, and in the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stopping symbol determination means, the arithmetic processing means executes a predetermined readout instruction (e.g., an "LDQ" instruction) capable of specifying an address in the second storage means using the extension register, thereby obtaining the winning flag data corresponding to the internal winning combination arranged in the second storage means. Winning flag storage area designating means (e.g., S686 during attraction priority acquisition processing) for designating the address of a winning flag data storing area (e.g., winning request flag storing area); and Winning flag storing area designating for designating the address of a winning flag data storing area (e.g., winning operation flag storing area) for storing winning flag data corresponding to a combination of symbols that are arranged in the second storage means and are stopped and displayed on the judgment line by executing the predetermined read command. means (for example, S686 during attraction priority acquisition processing), and logical product operation means (for example, attraction priority acquisition processing S686) for performing a logical AND operation of the winning flag data and the corresponding winning flag data.

また、前記本発明の第23の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。 In the twenty-third gaming machine of the present invention, in the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means, when the combination of symbols corresponding to the internal winning combination to be determined includes a predetermined symbol combination (eg, "ANY" combination) in which the stop symbol on the determination line in the specific display row (eg, right reel 3R) currently being determined is arbitrary, the arithmetic processing means specifies the winning flag storage area. The addressing process of the winning flag data storage area by means, the addressing process of the winning flag data storage area by the winning flag storage area specifying means, and the logical product operation process by the logical product operation means may not be executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第24の遊技機を提供する。 Further, in order to solve the thirteenth problem, the present invention provides a twenty-fourth game machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段(例えば、引込優先順位取得処理中のS687)と、を有することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by the player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the result of determination by the internal winning combination determination means and detection of a stop operation by the stop operation detection means; When a plurality of types of internal winning combinations are determined by the combination determining means, if the combinations of symbols corresponding respectively to the plurality of types of internal winning combinations are included, priority stop symbol determination means (e.g., attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on the determination line set across the plurality of display rows; (for example, a main CPU 101); a first storage means (for example, a main ROM 102) storing information necessary for executing the arithmetic processing by the arithmetic processing means; and a second storage means (for example, a main RAM 103) for storing information necessary for executing the arithmetic processing by the arithmetic processing means. and an extension register (e.g., Q register) capable of specifying a part of the address in the first storage means or the second storage means by data, and in the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means, the arithmetic processing means executes a predetermined readout instruction (e.g., "LDQ" instruction) capable of specifying an address in the second storage means by using the extension register, so that the symbols arranged in the second storage means and corresponding to the internal winning combination are executed. Winning flag storage area designating means for designating the address of a winning flag data storing area (for example, a win request flag storing area) for storing the winning flag data (for example, S686 during the attraction priority acquisition process), and the address of the winning flag data storing area (for example, winning operation flag storing area) for storing the winning flag data corresponding to the combination of the symbols which are arranged in the second storage means and stopped and displayed on the judgment line are specified by executing the predetermined read command. Winning flag storage area designating means (for example, S686 during attraction priority acquisition processing); AND operation means (for example, S686 during attraction priority acquisition processing) for performing AND operation of the winning flag data and the corresponding winning flag data (for example, S686 during attraction priority acquisition processing); S687) during acquisition processing, and a gaming machine characterized by having.

また、前記本発明の第24の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。 In the twenty-fourth gaming machine of the present invention, in the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means, when the combination of symbols corresponding to the internal winning combination to be determined includes a predetermined combination of symbols (eg, "ANY" combination) in which the stop symbol on the determination line in the specific display row (eg, right reel 3R) currently being determined is arbitrary, the arithmetic processing means specifies the winning flag storage area. The addressing process of the winning flag data storage area by means, the addressing process of the winning flag data storage area by the winning flag storage area specifying means, and the logical product operation process by the logical product operation means may not be executed.

また、上記第13の課題を解決するために、本発明では、以下のような構成の第25の遊技機を提供する。 Further, in order to solve the thirteenth problem, the present invention provides a twenty-fifth game machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、イリーガルヒットエラーの発生の有無を判定するエラー検出手段(例えば、イリーガルヒットチェック処理)と、前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、イリーガルヒットチェック処理中のS781)と、前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段(例えば、イリーガルヒットチェック処理中のS784)と、前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段(例えば、イリーガルヒットチェック処理中のS785)と、を有し、前記当籤フラグデータが格納される当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)の構成が、前記入賞フラグデータ格納領域の構成と同一であることを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by the player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; stop control means (e.g., reel stop control processing) for stopping the variation display of the symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means; Error detection means (e.g., illegal hit check processing) for determining whether or not an error has occurred; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the determination operation of the error detection means; first storage means (e.g., main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means; a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means; and an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which can specify a part of the address in the second storage means by the stored data. command), the winning flag storage area designating means (for example, S781 during illegal hit check processing) for designating the address of the winning flag data storage area (for example, the winning operation flag storage area) for storing the winning flag data corresponding to the combination of the symbols stopped and displayed on the judgment line set across the plurality of display columns, the winning flag data stored in the winning flag data storage area, and the corresponding internal win. A winning flag data storage area (for example, a win request flag storage area) that stores the winning flag data has a logical product operation means (for example, S784 during illegal hit check processing) that performs a logical product operation with winning flag data indicating a winning combination (for example, S784 during illegal hit check processing), and an error determination means (for example, S785 during illegal hit check processing) that determines whether or not an illegal hit error has occurred based on the operation result of the logical product operation means. A gaming machine characterized by having the same configuration as the data storage area.

また、前記本発明の第25の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the twenty-fifth gaming machine of the present invention, part of the address that can be specified by the extension register may be an upper side address value that constitutes the address.

さらに、前記本発明の第25の遊技機では、前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。 Further, in the twenty-fifth gaming machine of the present invention, the arithmetic processing means may have error processing means for performing error processing when the error detecting means determines that there is an illegal hit error, and the error processing means may visually notify the illegal hit error and stop the game until the illegal hit error is cleared.

上記構成の本発明の第23~第25の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the 23rd to 25th game machines of the present invention having the above configuration, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the free space of the ROM corresponding to the increased capacity can be used to enhance the gaming performance.

[第26の遊技機]
従来、上述した構成の遊技機において、遊技制御基板(主制御基板)から演出制御基板(副制御基板)にコマンドデータを送信する遊技機が知られている(例えば、特開2013-027655号公報及び特開2014-033751号公報参照)。
[26th game machine]
Conventionally, in the gaming machine having the above-described configuration, there is known a gaming machine that transmits command data from the game control board (main control board) to the effect control board (sub control board) (for example, JP 2013-027655 and JP 2014-033751).

ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開2014-033751号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 By the way, in recent years, with the diversification of playability, there is a tendency that processing related to playability increases in effect control by the sub-control circuit. As a result, a fraudulent act called "goto", in which communication data transmitted from the main control circuit to the sub-control circuit is falsified, has occurred, causing damage to amusement arcades. In response to this, conventionally, as proposed in Japanese Unexamined Patent Application Publication No. 2014-033751, for example, countermeasures have been implemented in which transmission data is subjected to a goto prevention process in the main control circuit. However, the addition of such a goto prevention process poses a problem that the program capacity of the main control circuit is squeezed.

本発明は、上記第14の課題を解決するためになされたものであり、本発明の第14の目的は、送信データに不正(ゴト)防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The present invention has been made to solve the above fourteenth problem, and a fourteenth object of the present invention is to provide a game machine capable of deterring fraud without applying fraud prevention processing to transmission data and eliminating pressure on the program capacity of the main control circuit due to fraud prevention processing.

上記第14の課題を解決するために、本発明では、以下のような構成の第26の遊技機を提供する。 In order to solve the above fourteenth problem, the present invention provides a twenty-sixth gaming machine having the following configuration.

前記遊技動作に関する通信データを送信するデータ送信手段(例えば、主制御回路90)と、前記通信データを作成する通信データ生成手段(例えば、通信データ格納処理)と、前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、前記演算処理手段は、前記通信データ生成手段による通信データの生成処理において、前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(通信データ一時格納領域)に格納し、前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成することを特徴とする遊技機。 data transmission means (e.g., main control circuit 90) for transmitting communication data related to the game operation; communication data generation means (e.g., communication data storage processing) for creating the communication data; arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the operation of generating communication data by the communication data generation means; a second storage means (e.g., main RAM 103) for storing necessary information, wherein the arithmetic processing means has a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means; and the arithmetic processing means assigns a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers in the process of generating communication data by the communication data generating means; and storing the communication parameter set in the general-purpose register in a predetermined storage area (communication data temporary storage area) in the second storage means, storing the data stored in the general-purpose register associated with the unused communication parameter when generating the communication data among the plurality of types of communication parameters as a communication parameter in the predetermined storage area, and generating the sum value of the communication data based on the data set in the plurality of general-purpose registers according to the plurality of types of communication parameters. Characteristic game machine.

また、前記本発明の第26の遊技機では、前記通信データ生成手段は、前記第2記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第2記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 In the gaming machine according to the twenty-sixth aspect of the present invention, the communication data generation means may terminate the communication data generation process without storing the communication parameters set in the plurality of general-purpose registers in the predetermined storage area of the second storage means when there is no space in the predetermined storage area of the second storage means.

上記構成の本発明の第26の遊技機によれば、送信データ(通信データ)に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 According to the twenty-sixth gaming machine of the present invention having the above configuration, it is possible to deter fraud without subjecting transmission data (communication data) to anti-fraud processing, and eliminate pressure on the program capacity of the main control circuit due to anti-fraud processing.

[第27の遊技機]
従来、上述した構成の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている(例えば、特開2009-077977号公報参照)。
[27th game machine]
Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine having a function of updating the number of credits according to the number of medals paid out under the control of a main control circuit (see, for example, Japanese Patent Application Laid-Open No. 2009-077977).

ところで、従来、ART中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル1枚単位の払出間隔は一律(一定)で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ARTのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 By the way, conventionally, in a game during an ART or a bonus, medals are paid out more frequently. In this case, useless waiting time occurs during the medal payout period. Therefore, for example, in a long-time game such as ART, the game period becomes unnecessarily long, which may impose a mental burden on the player.

本発明は、上記第15の課題を解決するためになされたものであり、本発明の第15の目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The present invention has been made to solve the above fifteenth problem, and a fifteenth object of the present invention is to provide a gaming machine capable of reducing unnecessary waiting time during the medal payout period and reducing the mental burden on the player.

上記第15の課題を解決するために、本発明では、以下のような構成の第27の遊技機を提供する。 In order to solve the fifteenth problem, the present invention provides a twenty-seventh gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段(例えば、入賞チェック・メダル払出処理)と、前記遊技媒体を貯留する遊技媒体貯留手段(例えば、クレジット機能)と、前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、を備え、前記演算処理手段は、前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に1を加算する遊技媒体加算手段(例えば、入賞チェック・メダル払出処理中のS805)と、前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が1加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段(例えば、入賞チェック・メダル払出処理中のS807)と、前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段(例えば、入賞チェック・メダル払出処理中のS808)と、を有することを特徴とする遊技機。 a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means; an internal winning combination determination means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; variation display means (e.g., three reels 3L, 3C, 3R) for variably displaying symbols provided in each display row based on the detection of a start operation by a player; stop operation detection means (e.g., stop switch board 80) for detecting a stop operation by a player; Privilege grant determination means (e.g., winning search processing) for determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stop-displayed on a determination line set across the plurality of display lines when variable display of a plurality of display lines is stopped; game medium payout means (e.g., winning check/medal payout process) for paying out the game media (e.g., credit function) for storing the game media; and arithmetic processing means (e.g., main CPU 101) for performing arithmetic processing for controlling the payout operation of the game media by the game medium payout means. game medium adding means for adding 1 to the stored number of game media (for example, S805 during winning check/medal payout processing) when it is determined that the game medium is stopped and displayed on the determination line and the number of the game media stored in the game medium storing means is less than the upper limit; (e.g., S807 during winning check/medal payout processing) for determining whether or not the total number of payouts of the game media given when the combination of symbols corresponding to is displayed is stopped, and wait generating means (e.g., S808 during winning check/medal payout processing) for generating a wait that disables the operation related to the game for a predetermined period when the payout end determining means determines that the payout of the entire number of the game media has not been completed. and a gaming machine characterized by having:

また、前記本発明の第27の遊技機では、前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。 Further, in the gaming machine according to the twenty-seventh aspect of the present invention, the arithmetic processing means may have interrupt processing execution means for executing interrupt processing in a predetermined cycle, and in the wait period in which game-related operations by the wait generating means are invalidated, the interrupt processing by the interrupt processing execution means may be executed a predetermined number of times.

上記構成の本発明の第27の遊技機によれば、メダル(遊技媒体)払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 According to the twenty-seventh gaming machine of the present invention having the above configuration, it is possible to reduce unnecessary waiting time during the medal (game medium) payout period, thereby alleviating the mental burden on the player.

[第28及び第29の遊技機]
従来、上述した構成の遊技機において、内部当籤役やAT遊技を決定するための抽籤テーブルがROMに記憶された遊技機が知られている(例えば、特開2009-125459号公報参照)。
[28th and 29th game machines]
2. Description of the Related Art Conventionally, among gaming machines configured as described above, there is known a gaming machine in which a lottery table for determining internal winning combinations and AT games is stored in a ROM (see, for example, Japanese Unexamined Patent Application Publication No. 2009-125459).

ところで、上記特開2009-125459号公報に記載の遊技機では、AT遊技の抽籤テーブルや抽籤処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、AT遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたROMに記憶する必要がある。このため、小容量に制限されている主制御基板のROM容量が圧迫されることになる。 By the way, in the gaming machine described in JP-A-2009-125459, the lottery table and the lottery processing program for the AT game are stored in the ROM provided on the sub-control board, which has a large storage capacity. However, for reasons peculiar to the gaming machine industry in recent years, it is necessary to store the table and program relating to the AT game lottery in the ROM provided on the main control board. For this reason, the ROM capacity of the main control board, which is limited to a small capacity, will be squeezed.

本発明は、上記第16の課題を解決するためになされたものであり、本発明の第16の目的は、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことが可能な遊技機を提供することである。 The present invention has been made to solve the sixteenth problem described above, and a sixteenth object of the present invention is to provide a game machine capable of reducing the amount of data used in the processing of the main control circuit and increasing the free space of the ROM of the main control circuit.

上記第16の課題を解決するために、本発明では、以下のような構成の第28の遊技機を提供する。 In order to solve the sixteenth problem, the present invention provides a twenty-eighth game machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、前記特典付与決定手段により参照される抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、を備え、前記抽籤テーブルでは、抽籤対象となる前記内部当籤役の種別を指定する判定データ(例えば、判定ビット)と、前記判定データで指定される抽籤対象の前記内部当籤役の抽籤値とが規定され、抽籤対象外となる前記内部当籤役の抽籤値は規定されず、当籤確率が100%未満である抽籤対象の前記内部当籤役の抽籤値には0以外の値が規定され、当籤確率が100%である抽籤対象の前記内部当籤役の抽籤値には0が規定されていることを特徴とする遊技機。 Start operation detecting means (e.g., start switch 79) for detecting a start operation by the player; Internal winning combination determining means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detecting means; A determining means (for example, CT-in-CT lottery processing) and a lottery table (for example, a CT-in-CT lottery lottery table) referenced by the privilege provision determining means, wherein the lottery table defines determination data (e.g., determination bit) specifying the type of the internal winning combination to be selected by lottery, and the lottery value of the internal winning combination to be selected by the determination data, which is excluded from the lottery. The game machine is characterized in that a lottery value of the internal winning combination is not specified, a value other than 0 is specified as the lottery value of the internal winning combination of the lottery target whose winning probability is less than 100%, and 0 is specified as the lottery value of the internal winning combination of the lottery target whose winning probability is 100%.

また、前記本発明の第28の遊技機では、前記特典付与決定手段は、ソフトラッチ乱数から1バイトの乱数値を取得し、取得した前記乱数値と前記抽籤値とを用いて抽籤することにより、前記遊技者にとって有利な遊技状態を特典として付与するか否かを決定するようにしてもよい。 Further, in the twenty-eighth gaming machine of the present invention, the privilege provision determination means may obtain a 1-byte random value from the soft latch random number, and perform a lottery using the obtained random value and the lottery value, thereby determining whether or not to provide a gaming state advantageous to the player as a privilege.

上記第16の課題を解決するために、本発明では、以下のような構成の第29の遊技機を提供する。 In order to solve the sixteenth problem, the present invention provides a twenty-ninth gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段(例えば、CT中CT抽籤処理)と、前記特典付与決定手段により参照され、前記内部当籤役の種別毎に設けられた抽籤テーブル(例えば、CT中CT当籤抽籤テーブル)と、現在決定されている内部当籤役に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル(例えば、当籤役別テーブル選択相対テーブル)と、を備え、前記抽籤テーブル選択テーブルでは、前記内部当籤役の種別毎に、該種別の内部当籤役が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、抽籤対象外となる前記内部当籤役の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとする0が規定され、抽籤対象となる前記内部当籤役の前記選択値には、0以外のデータが規定されていることを特徴とする遊技機。 Start operation detecting means (e.g., start switch 79) for detecting a start operation by the player; Internal winning combination determining means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detecting means; a lottery table (e.g., CT-in-CT lottery lottery table) that is referred to by the privilege provision determination unit and is provided for each type of the internal winning combination (e.g., CT-in-CT lottery lottery table); and a lottery table selection table (e.g., table selection relative table for each winning combination) for selecting the lottery table associated with the currently determined internal winning combination. A selection value is defined for each type of the internal winning combination that can determine whether or not the internal winning combination of the type is subject to the lottery and that is capable of designating the location of the lottery table associated with the internal winning combination of the type, and the selection value of the internal winning combination that is not included in the lottery is defined as 0 for treating the result of the lottery by the privilege grant determination means as a loss, and the internal winning combination that is the target of the lottery. The game machine is characterized in that data other than 0 is defined for the selection value of the lottery combination.

また、前記本発明の第29の遊技機では、前記抽籤テーブル選択テーブルの前記選択値は、選択する前記抽籤テーブルまでの相対値であり、該相対値が1バイトの値であるようにしてもよい。 In the twenty-ninth gaming machine of the present invention, the selection value of the lottery table selection table may be a relative value up to the lottery table to be selected, and the relative value may be a 1-byte value.

上記構成の本発明の第28及び第29の遊技機によれば、主制御回路の処理で用いるデータの容量を削減し、主制御回路のROMの空き容量を増やすことができる。 According to the twenty-eighth and twenty-ninth game machines of the present invention having the above configurations, it is possible to reduce the amount of data used in the processing of the main control circuit and increase the free space of the ROM of the main control circuit.

[第30の遊技機]
従来、上述した構成の遊技機では、主制御基板に搭載されたROM内の決まった領域にプログラム及びテーブルがそれぞれ配置されている(例えば、特開2012-110635号公報参照)。
[30th game machine]
Conventionally, in the gaming machine with the above configuration, programs and tables are arranged in predetermined areas in ROM mounted on the main control board (see, for example, Japanese Unexamined Patent Application Publication No. 2012-110635).

ところで、上記特開2012-110635号公報に記載の遊技機のように、主制御基板のROMに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のROM内におけるプログラム及びテーブルの拡張性は著しく乏しい。 By the way, as in the game machine described in JP-A-2012-110635, the programs and tables that can be placed in the ROM of the main control board are limited by the rules of the game machine industry, and the programs and tables in the ROM of the main control board are extremely poor.

本発明は、上記第17の課題を解決するためになされたものであり、本発明の第17の目的は、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the above seventeenth problem, and the seventeenth object of the present invention is to provide a game machine capable of increasing the expandability of the programs and tables in the ROM of the main control board.

上記第17の課題を解決するために、本発明では、以下のような構成の第30の遊技機を提供する。 In order to solve the seventeenth problem, the present invention provides a thirtieth gaming machine configured as follows.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、前記第1記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域(例えば、遊技用ROM領域)と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域(例えば、規定外ROM領域)とが設けられていることを特徴とする遊技機。 Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling game operations, first storage means (e.g., main ROM 102) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means, and second storage means (e.g., main RAM 103) that stores information necessary for execution of the arithmetic processing by the arithmetic processing means. and a non-standard storage area (for example, non-standard ROM area) that is arranged in a different area from the game storage area and stores information necessary for executing processing that is not related to the playability of a game played by a player.

また、前記本発明の第30の遊技機では、前記第2記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域(例えば、遊技用RAM領域)と、前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域(例えば、規定外RAM領域)とが設けられているようにしてもよい。 In the thirtieth gaming machine of the present invention, the second storage means includes a temporary game storage area (for example, a game RAM area) including a game work area and a game stack area for temporarily storing information necessary for execution of processing relating to the playability of the game performed by the player, and a temporary game storage area (for example, a game RAM area), which are arranged in an area different from the temporary game storage area, and temporarily store information necessary for executing processing not related to the playability of the game performed by the player. A non-standard temporary storage area (for example, a non-standard RAM area) containing a non-standard work area and a non-standard stack area may be provided.

さらに、前記本発明の第30の遊技機では、前記演算処理手段は、専用レジスタとしてスタックポインタを有し、前記演算処理手段は、前記第1記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第2記憶手段の規定外スタック領域のアドレスを設定し、前記第1記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第2記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第1記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。 Further, in the thirtieth gaming machine of the present invention, the arithmetic processing means has a stack pointer as a dedicated register, and the arithmetic processing means sets the address of the non-standard stack area of the second storage means to the stack pointer when executing the program stored in the non-standard storage area of the first storage means, and sets the address of the non-standard stack area of the second storage means to the stack pointer when the program stored in the non-standard storage area of the first storage means is terminated. The address of the game stack area of the storage means may be set in the stack pointer to restore the program stored in the game storage area of the first storage area.

上記構成の本発明の第30の遊技機によれば、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることができる。 According to the thirtieth gaming machine of the present invention having the above configuration, the expandability of the programs and tables in the ROM of the main control board can be enhanced.

[第31の遊技機]
従来、上述した構成の遊技機において、主制御回路で決定された内部当籤役の情報を副制御回路の演出制御で用いるために、内部当籤役を、その種別をグループ単位でまとめるサブフラグに変換する機能を備えた遊技機が知られている(例えば、特開2010-051471号公報参照)。
[31st game machine]
Conventionally, in a gaming machine having the above-described configuration, there is known a gaming machine having a function of converting internal winning combinations into sub-flags grouping the types thereof in units of groups in order to use information on the internal winning combinations determined by the main control circuit in effect control of the sub-control circuit (see, for example, Japanese Patent Application Laid-Open No. 2010-051471).

上記特開2010-051471号公報に記載の遊技機では、内部当籤役をサブフラグに変換するための変換テーブルや変換処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたROMに保存されている。しかしながら、近年の遊技機業界に特有の理由から、主制御回路で決定された内部当籤役の情報を副制御回路に送信できなくなり、サブフラグに係る変換テーブルや変換処理プログラムも主制御基板に設けられたROMに記憶する必要がある。この場合、これらのテーブルやプログラムにより、小容量に制限されている主制御基板のROM容量が圧迫されることになる。そこで、サブフラグに係る変換テーブルや変換処理プログラムによる主制御基板のROM容量への圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行える技術の開発が求められている。 In the gaming machine described in JP-A-2010-051471, a conversion table and a conversion processing program for converting internal winning combinations into sub-flags are stored in a ROM provided on the sub-control board, which has a large storage capacity. However, due to reasons unique to the gaming machine industry in recent years, it is no longer possible to transmit information on the internal winning combination determined by the main control circuit to the sub-control circuit, and the conversion table and conversion processing program relating to the sub-flags must also be stored in the ROM provided on the main control board. In this case, these tables and programs put pressure on the ROM capacity of the main control board, which is limited to a small capacity. Therefore, there is a demand for the development of a technology that suppresses the pressure on the ROM capacity of the main control board due to the conversion table and conversion processing program related to the sub-flag, and can efficiently respond to changes in the model, plan, specification, etc. of the game machine.

本発明は、上記第18の課題を解決するためになされたものであり、本発明の第18の目的は、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることが可能な遊技機を提供することである。 The present invention has been made to solve the eighteenth problem described above, and the eighteenth object of the present invention is to provide a game machine capable of suppressing pressure on the ROM capacity of the main control board and efficiently responding to changes in the model, plan, specification, etc. of the game machine.

上記第18の課題を解決するために、本発明では、以下のような構成の第31の遊技機を提供する。 In order to solve the eighteenth problem, the present invention provides a thirty-first gaming machine having the following configuration.

遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、前記内部当籤役決定手段により決定された内部当籤役を、変換テーブルを参照して、第1のサブフラグ(例えば、サブフラグ)に変換する第1サブフラグ変換手段(例えば、サブフラグ変換処理)と、前記第1サブフラグ変換手段による変換処理で得られた前記第1のサブフラグを、抽籤テーブル(例えば、各種フラグ変換抽籤テーブル)を参照して、抽籤により第2のサブフラグ(例えば、サブフラグEX)に変換する第2サブフラグ変換手段(例えば、フラグ変換処理)と、を備え、前記変換テーブルでは、前記内部当籤役と、前記内部当籤役に対応付けられた制御ステータスデータと、前記第1のサブフラグとの対応関係が規定され、同じ種別の前記第1のサブフラグに対して、同じ値の前記制御ステータスデータが割り付けられ、前記第2サブフラグ変換手段による抽籤は、前記制御ステータスデータに基づいて行われることを特徴とする遊技機。 start operation detection means (for example, start switch 79) for detecting a start operation by the player; internal winning combination determination means (for example, internal lottery processing) for determining an internal winning combination with a predetermined probability based on detection of the start operation by the start operation detection means; and second sub-flag conversion means (e.g., flag conversion process) for converting the first sub-flag obtained by the conversion process by the first sub-flag conversion means into a second sub-flag (e.g., sub-flag EX) by lottery with reference to a lottery table (e.g., various flag conversion lottery tables), wherein the conversion table includes the internal winning combination, control status data associated with the internal winning combination, and the first is defined, the control status data of the same value is assigned to the first sub-flags of the same type, and the lottery by the second sub-flag conversion means is performed based on the control status data.

また、前記本発明の遊技機では、前記遊技動作に関するコマンドデータを送信するデータ送信手段を備え、前記データ送信手段は、前記開始操作検出手段が開始操作を検出したことを契機として、前記第1のサブフラグをコマンドデータの通信パラメータとして送信するようにしてもよい。 Further, the gaming machine of the present invention may comprise data transmission means for transmitting command data relating to the game action, and the data transmission means may transmit the first sub-flag as a communication parameter of the command data when the start operation detection means detects the start operation.

上記構成の本発明の第31の遊技機によれば、主制御基板のROM容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることができる。 According to the 31st gaming machine of the present invention having the above configuration, it is possible to suppress pressure on the ROM capacity of the main control board and to efficiently respond to changes in the model, plan, specification, etc. of the gaming machine.

[第32~第35の遊技機]
また、近年、内部当籤役に決定された役を取りこぼすことがないように、内部当籤役を成立させるための情報など、遊技者にとって有利な情報を、遊技者に対して報知する遊技機が知られている。なお、このように遊技者が有利となるような情報を報知することを、一般にナビする(ナビを行う)などといい、ナビが行われる期間をAT(assist time)といい、AT機能を備える遊技機をAT機やART機と呼ぶ。
[32nd to 35th game machines]
Also, in recent years, there has been known a gaming machine that notifies the player of information advantageous to the player, such as information for forming an internal winning combination, so as not to miss a combination that has been determined as an internal winning combination. Informing the player of information that is advantageous to the player in this way is generally referred to as navigating (performing navigation), the period during which navigation is performed is referred to as AT (assist time), and game machines having AT functions are referred to as AT machines or ART machines.

このようなAT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。 As such an AT (ART) machine, Japanese Patent Application Laid-Open No. 2014-036725 describes a gaming machine provided with a high-probability winning zone (hereinafter referred to as a “chance zone”) for an AT with a high probability of winning the AT. According to such a game machine, it is possible to provide a difference in AT winning probability between the game in the non-chance zone and the game in the chance zone, thereby preventing the AT winning probability from becoming uniform and enhancing the interest of the game.

しかしながら、上述の遊技機では、ATの当籤が既に確定しているか否かに関わらず、同一の抽籤テーブルを用いてATの抽籤を行っているため、その結果、ATの当籤が既に確定している状況においても、ATの当籤が確定していない状態と同じ当籤確率でのATの抽籤を行ってしまい、過度な利益を遊技者に対して与えてしまうおそれがあった。 However, in the above-described gaming machine, the same lottery table is used to draw lots for ATs regardless of whether or not the winning of ATs has already been determined. As a result, even in a situation where the winning of ATs has already been determined, the AT lottery may be performed with the same winning probability as when the winning of ATs has not been determined, and excessive profits may be given to the player.

本発明は、上記第19の課題を解決するためになされたものであり、本発明の第19の目的は、遊技者に対して過度な利益を付与してしまうことを抑制可能な遊技機を提供することである。 The present invention has been made to solve the above nineteenth problem, and a nineteenth object of the present invention is to provide a gaming machine capable of suppressing excessive profits from being given to players.

上記第19の課題を解決するために、本発明では、以下のような構成の第32の遊技機を提供する。 In order to solve the 19th problem, the present invention provides a 32nd gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合の方が、付与する前記特典の大きさを相対的に大きく決定することを特徴とする遊技機。 A plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, a start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, and a symbol variation means (e.g., main control circuit 9) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means. 0, stepping motor); internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of winning combinations with a predetermined probability in response to detection of a start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in the symbols displayed on the symbol display means by stopping the rotation of the reels according to the timing at which the stop operation is detected by the operation detection means; privilege determination means (e.g., main control circuit 90) for determining whether or not a privilege (e.g., the number of sets in the ART state) is to be given to the player and the magnitude of the privilege (e.g., rank in the ART state) when it is given; a privilege giving means (e.g., main control circuit 90) for giving the privilege of a determined size when it is determined to grant a privilege; a right management means (e.g., main control circuit 90, main RAM 103) which, when the privilege determining means determines to grant the privilege, stores the right to receive the privilege and erases one right when the privilege granting means grants the privilege; state control means (e.g., a main control circuit 90) for terminating the high-probability state when a termination condition is satisfied during the high-probability state, wherein the privilege determination means determines the size of the privilege to be given relatively larger when it is determined to provide the privilege during the high-probability state when the right is not stored in the right management means than when the right is stored in the right management means.

また、前記特典決定手段は、一度の決定で一又は複数の前記特典を付与すると決定可能であり、前記状態制御手段は、前記高確率状態中に前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、前記特典付与手段は、前記高確率状態中の前記終了条件を満たしたときに前記権利管理手段に前記権利が記憶されている場合、前記権利に応じて前記特典を付与することとしてもよい。 Further, the privilege determination means can determine to grant one or more of the privileges in one determination, and the state control means, when the privilege determination means determines to grant the privilege during the high probability state, suspends the high probability state until the privilege is granted (for example, until the ART state ends), resumes the high probability state after the privilege is granted (for example, after the ART state ends), and the privilege granting means satisfies the termination condition in the high probability state. If the right is stored in the right management means when the right management means is executed, the privilege may be given according to the right.

上記第19の課題を解決するために、本発明では、以下のような構成の第33の遊技機を提供する。 In order to solve the 19th problem, the present invention provides a 33rd game machine configured as follows.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、を備え、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合と、前記権利管理手段に前記権利が記憶されていない場合とで異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、付与する前記特典の大きさを相対的に大きく決定することを特徴とする遊技機。 A plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, a start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, and a symbol variation means (e.g., main control circuit 9) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means. 0, stepping motor); internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of winning combinations with a predetermined probability in response to detection of a start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in the symbols displayed on the symbol display means by stopping the rotation of the reels according to the timing at which the stop operation is detected by the operation detection means; privilege determination means (e.g., main control circuit 90) for determining whether or not a privilege (e.g., the number of sets in the ART state) is to be given to the player and the magnitude of the privilege (e.g., rank in the ART state) when it is given; a privilege granting means (e.g., main control circuit 90) that grants the privilege of a determined size when it is determined to grant a privilege; and rights management means (e.g., main control circuit 90, main RAM 103) that stores the right to receive the privilege when the privilege determination means determines to grant the privilege and erases one of the rights when the privilege granting means grants the privilege, wherein the privilege determination means stores the right when the right is stored in the rights management means. The gaming machine is characterized in that it decides to grant the privilege with a different probability depending on whether the privilege is not stored, and determines the size of the privilege to be granted relatively larger when the right is not stored in the right management means than when the right is stored in the right management means.

また、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよく、
また、前記特典決定手段は、前記権利管理手段に前記権利が記憶されていない場合よりも、前記権利管理手段に前記権利が記憶されている場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。
Further, the privilege determining means may determine that the privilege is granted with a relatively higher probability when the right is not stored in the right management means than when the right is stored in the right management means.
Further, the privilege determining means may determine that the privilege is granted with a relatively higher probability when the rights are stored in the rights management means than when the rights are not stored in the rights management means.

上記第19の課題を解決するために、本発明では、以下のような構成の第34の遊技機を提供する。 In order to solve the 19th problem, the present invention provides a 34th game machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して特典(例えば、ART状態のセット数のストック)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態のランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、前記特典決定手段は、前記高確率状態の残り遊技期間に応じて異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合と、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合とで、付与すると決定する前記特典の大きさの傾向が異なることを特徴とする遊技機。 A plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, a start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, and a symbol variation means (e.g., main control circuit 9) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means. 0, stepping motor); internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of winning combinations with a predetermined probability in response to detection of a start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in the symbols displayed on the symbol display means by stopping the rotation of the reels according to the timing at which the stop operation is detected by the operation detection means; privilege determination means (e.g., main control circuit 90) for determining whether or not a privilege (e.g., the number of sets in the ART state) is to be given to the player and the magnitude of the privilege (e.g., rank in the ART state) when it is given; A privilege giving means (e.g., main control circuit 90) for giving the privilege of a determined size when the privilege is determined to be granted; a right management means (e.g., the main control circuit 90, the main RAM 103) which stores the right to receive the privilege when the privilege determining means decides to grant the privilege and erases one of the rights when the privilege granting means grants the privilege; a state control means (e.g., a main control circuit 90) that shifts the state and terminates the high probability state when the remaining game period in the high probability state reaches a threshold value, wherein the privilege determination means determines to grant the privilege with a probability different according to the remaining game period in the high probability state, and determines to grant the privilege during the high probability state in which the right is stored in the right management means, or grants the privilege in the high probability state in which the right is not stored in the right management means. A gaming machine characterized in that the tendency of the magnitude of the privilege determined to be granted is different between when it is determined and when it is determined.

また、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも長い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも短い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよく、
また、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも短い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも長い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。
Further, the privilege determining means may decide to grant the privilege with a relatively higher probability when the remaining game period in the high probability state is shorter than the predetermined period than when the remaining game period in the high probability state is longer than the predetermined period.
Further, the privilege determining means may decide to give the privilege with a relatively higher probability when the remaining game period of the high probability state is longer than the predetermined period than when the remaining game period of the high probability state is shorter than the predetermined period.

上記第19の課題を解決するために、本発明では、以下のような構成の第35の遊技機を提供する。 In order to solve the 19th problem, the present invention provides a 35th gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態のランクや当該ランクから決まる抽籤状態)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態に移行する権利を記憶するとともに、前記有利状態制御手段が前記有利状態に遊技状態を移行すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、前記モード決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合の方が、相対的に特典を付与する確率が高いモードを前記一のモードとして決定することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means. ); transition determining means (e.g., main control circuit 90) for determining whether or not to transition to the advantageous state; mode determining means (e.g., main control circuit 90) for determining one mode from among a plurality of modes with different probabilities of granting benefits (e.g., the rank of the ART state or a lottery state determined by the rank) when the transition determining means determines to transition to the advantageous state; Advantageous state control means (e.g., main control circuit 90) that terminates the advantageous state when a first end condition is met; Privilege giving means (e.g., main control circuit 90) that provides benefits (e.g., addition of the number of CZ games or the number of high-precision navigation games) during the advantageous state according to the one mode determined by the mode determining means; Then, a right management means (for example, a main control circuit 90 and a main RAM 103) for erasing one of the rights, and a high probability state control means (for example, a main control circuit 90) for shifting a game state to the high probability state when a predetermined condition is met and ending the high probability state when a second end condition is satisfied during the high probability state, wherein the mode determination means is provided with a higher probability than when the transition determination means determines to shift to the advantageous state during the high probability state in which the rights are stored in the right management means. The game machine is characterized in that, when said transition determining means determines to shift to said advantageous state during said high probability state in which said rights are not stored in said means, a mode having a relatively high probability of granting a privilege is determined as said one mode.

また、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することとしてもよい。 Further, the advantageous state control means shifts the game state from the high probability state to the advantageous state when the transition determining means determines to shift to the advantageous state during the high probability state, and the high probability state control means suspends the high probability state until the game state shifts to the advantageous state during the high probability state, and resumes the high probability state upon termination of the advantageous state. The game period reaches a threshold value, and the privilege giving means may give a privilege of extending the remaining game period of the high probability state for a predetermined period according to the one mode during the advantageous state.

上記構成の本発明の第32~第35の遊技機によれば、遊技者に対して過度な特典を付与してしまうことを抑制することができる。 According to the 32nd to 35th gaming machines of the present invention having the above configuration, it is possible to prevent excessive benefits from being given to the player.

[第36~第37の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でATの当籤確率に差を設けることができ、ATの当籤確率が画一的にならず遊技の興趣を高めることができた。
[36th to 37th game machines]
As an AT (ART) machine, JP-A-2014-036725 describes a gaming machine provided with a high-probability winning zone (hereinafter referred to as a “chance zone”) for an AT with a high probability of winning the AT. According to such a game machine, a difference can be provided in the winning probability of AT between the game in the non-chance zone and the game in the chance zone, and the winning probability of AT can be prevented from becoming uniform, and the interest of the game can be enhanced.

しかしながら、上述の遊技機では、ATに当籤した場合、その後、高RT状態に移行しAT遊技が開始されるため、チャンスゾーンゲーム数が残っている状態でATに当籤すると残りのチャンスゾーンがなかったものとして扱われ、残りのチャンスゾーンのゲーム数分の有利な抽籤を受けることができず、遊技者に損失感を与えてしまい、遊技の興趣を低下させるおそれがあった。 However, in the above-described gaming machine, when the AT is won, the state shifts to a high RT state and the AT game is started, so if the AT is won while the number of chance zone games remains, it is treated as if there were no remaining chance zones, and the player cannot receive an advantageous lottery for the number of games of the remaining chance zones, giving the player a sense of loss, which may reduce the interest in the game.

本発明は、上記第20の課題を解決するためになされたものであり、本発明の第20の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twentieth problem, and a twentieth object of the present invention is to provide a gaming machine capable of suppressing a decline in interest in games.

上記第20の課題を解決するために、本発明では、以下のような構成の第36の遊技機を提供する。 In order to solve the twentieth problem, the present invention provides a thirty-sixth gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る特典管理手段(例えば、主制御回路90、メインRAM103)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、を備え、前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、前記付与決定手段は、前記高確率状態中に前記終了条件を満たしたときに前記特典管理手段に前記権利が記憶されていない場合、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state) and a high-probability state (e.g., CZ) in which the probability of giving a privilege to a player is higher than in the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed; 0, start switch 79); symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting an operation; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; a privilege granting means (eg, main control circuit 90) for granting the privilege when the granting determination means determines to grant the privilege; a privilege management means (eg, the main control circuit 90, the main RAM 103) for storing the right to receive the privilege when the granting determination means determines to grant the privilege, and erasing one of the rights when the privilege granting means grants the privilege; state control means (e.g., main control circuit 90) for transitioning the state to the high-probability state and ending the high-probability state when a termination condition is satisfied during the high-probability state, wherein, when the grant determination means determines to grant the privilege during the high-probability state, the state control means suspends the high-probability state until the privilege is granted (e.g., until the ART state ends), resumes the high-probability state after the privilege is granted (e.g., after the ART state ends), and resumes the high-probability state. If the right is not stored in the privilege management means when the end condition is satisfied during the high probability state, the granting determination means determines to grant the privilege in the game next to the game in which the high probability state ends with a higher probability than in the normal state.

上記第20の課題を解決するために、本発明では、以下のような構成の第37の遊技機を提供する。 In order to solve the twentieth problem, the present invention provides a thirty-seventh gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態(例えば、CZ)と、を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して前記特典(例えば、ART状態のセット数のストック)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、前記特典付与手段が前記特典を付与すると、前記高確率状態の残り遊技期間として所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、前記付与決定手段は、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定し、前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、また、前記高確率状態が終了した遊技の次の遊技において前記付与決定手段が前記特典を付与すると決定したことに伴い前記特典が付与された場合、当該特典の付与が行われた後に、前記高確率状態加算手段が加算した前記所定期間を残り遊技期間とする前記高確率状態を開始することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state) and a high-probability state (e.g., CZ) in which the probability of giving a privilege to a player is higher than in the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed; 0, start switch 79); symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting an operation; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; grant determination means (e.g., main control circuit 90) for determining whether or not to grant the privilege; privilege granting means (e.g., main control circuit 90) for granting the privilege when the grant determination means determines to grant the privilege; state control means (e.g., main control circuit 90) for shifting the game state to the high probability state when a predetermined condition is met and ending the high probability state when the remaining game period in the high probability state reaches a threshold value; high-probability state adding means (e.g., main control circuit 90) for adding a predetermined period as a remaining game period, wherein the grant determination means determines to grant the privilege with a higher probability than the normal state in the game following the game in which the high-probability state has ended, and the state control means suspends the high-probability state until the privilege is granted (for example, until the ART state ends), and the privilege is granted. The high-probability state is resumed after the ART state is finished (for example, after the ART state is finished), and when the award is granted as a result of the grant determination means deciding to grant the privilege in the game subsequent to the game in which the high-probability state is ended, the high-probability state is started in which the predetermined period added by the high-probability state addition means is the remaining game period after the award of the privilege.

上記構成の本発明の第36、第37の遊技機によれば、遊技の興趣の低下を抑制することができる。 According to the thirty-sixth and thirty-seventh gaming machines of the present invention having the above-described configurations, it is possible to suppress the decline in interest in games.

[第38~第40の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[38th to 40th game machines]
As an AT (ART) machine, there is known a gaming machine provided with an AT high-probability winning zone (hereinafter referred to as a "chance zone") in which the probability of winning the AT is high. For example, Japanese Patent Application Laid-Open No. 2015-000141 discloses that, in the chance zone, stronger rare hands (strong watermelon and strong cherry) are determined as internal winning hands compared to the case where weak rare hands (weak watermelon and weak cherry) are determined as internal winning hands. A gaming machine is described in which the probability of winning the AT is higher in the case. According to such a gaming machine, since a strong rare role is won in the chance zone, the expectation of winning the AT lottery can be expected, so that the interest in the game can be enhanced.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machine described above, although there is a difference in the winning probability of the AT lottery depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of winning the AT.

本発明は、上記第21の課題を解決するためになされたものであり、本発明の第21の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-first problem described above, and a twenty-first object of the present invention is to provide a gaming machine capable of suppressing a decline in interest in gaming.

上記第21の課題を解決するために、本発明では、以下のような構成の第38の遊技機を提供する。 In order to solve the twenty-first problem, the present invention provides a thirty-eighth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード(例えば、ART状態の抽籤状態やランク)の中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、前記モード決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモードを決定することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means. ), transition determining means (e.g., main control circuit 90) for determining whether or not to transition to the advantageous state, transition determining means (e.g., main control circuit 90) for determining whether to transition to the advantageous state, mode determining means (e.g., main control circuit 90) for determining one mode from among a plurality of modes with different probabilities of granting a privilege (e.g., lottery status or rank of ART state) when the transition determining means determines to transition to the advantageous state, and said advantageous transition determining means determines the advantageous transition determining means. Advantageous state control means (e.g., main control circuit 90) for terminating the advantageous state when a first end condition is satisfied during the advantageous state, privilege imparting means (e.g., main control circuit 90) for imparting benefits during the advantageous state (e.g., adding the number of CZ games or providing the number of high-probability navigation games) during the advantageous state, and shifting the game state to the high-probability state when a predetermined condition is met, and the high-probability state. high-probability state control means (e.g., main control circuit 90) for ending the high-probability state when a second end condition is satisfied during the state, wherein the transition determining means determines, during the high-probability state, whether or not to transition to the advantageous state according to the internal winning combination determined by the internal winning combination determining means, and the mode determining means determines the one mode according to the internal winning combination in the game determined by the transition determining means to transition to the advantageous state. A game machine characterized by

また、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、前記高確率状態が終了する条件である前記第2終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することを特徴とすることとしてもよい。 Further, the advantageous state control means shifts the game state from the high probability state to the advantageous state when the transition determining means determines to shift to the advantageous state during the high probability state, and the high probability state control means suspends the high probability state until the game state shifts to the advantageous state during the high probability state, and resumes the high probability state upon termination of the advantageous state. The game period reaches a threshold value, and the privilege providing means may provide a privilege of extending the remaining game period of the high probability state for a predetermined period according to the one mode during the advantageous state.

上記第21の課題を解決するために、本発明では、以下のような構成の第39の遊技機を提供する。 In order to solve the 21st problem, the present invention provides a 39th gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報(例えば、ART当籤時のランク)の中から一のモード決定情報を決定するモード決定情報決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、遊技状態が前記有利状態に移行した最初の遊技において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する特典付与手段(例えば、主制御回路90)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、モード決定情報決定手段が前記一のモード決定情報を決定すると、当該遊技において決定した前記一のモード決定情報を示唆する演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモード決定情報を決定することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means. ); transition determining means (e.g., main control circuit 90) for determining whether or not to transition to the advantageous state; mode determining information determining means (e.g., main control circuit 90) for determining one mode determining information from a plurality of mode determining information (e.g., rank at the time of ART winning) for determining a mode in the advantageous state (e.g., lottery state in ART state) when the transition determining means determines to transition to the advantageous state; Advantageous state control means (e.g., main control circuit 90) for shifting the game state to the advantageous state and ending the advantageous state when a first end condition is satisfied during the advantageous state; mode determining means (e.g., main control circuit 90) for determining one mode from among a plurality of modes having different probabilities of granting a privilege in the first game after the game state shifts to the advantageous state, according to the one mode determining information determined by the mode determining information determining means; In response, privilege granting means (e.g., main control circuit 90) that grants a privilege (e.g., the addition of the number of CZ games or the number of high-precision navigation games) during the advantageous state; high-probability state control means (e.g., main control circuit 90) that shifts the game state to the high-probability state when a predetermined condition is met and terminates the high-probability state when a second end condition is met in the high-probability state; the transition determining means determines whether or not to transition to the advantageous state according to the internal winning combination determined by the internal winning combination determining means during the high probability state, and the mode determining information determining means determines the one mode determining information according to the internal winning combination in the game determined by the transition determining means to transition to the advantageous state. technique.

上記第21の課題を解決するために、本発明では、以下のような構成の第40の遊技機を提供する。 In order to solve the 21st problem, the present invention provides a 40th gaming machine having the following configuration.

複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して特典(例えば、ART状態)を付与するか否か、及び付与する場合の前記特典の大きさ(例えば、ART状態中の抽籤状態やランク)を決定する特典決定手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態(例えば、CZ)に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段(例えば、主制御回路90)と、所定の演出を行う演出手段(例えば、表示装置11、副制御回路200)と、を備え、前記特典決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記特典を付与するか否かを決定するとともに、一度の決定で一又は複数の前記特典を付与すると決定可能であり、前記特典決定手段は、複数の前記特典を付与すると決定した場合に、当該複数の前記特典のそれぞれに対して付与する前記特典の大きさを決定するとともに、少なくとも一の前記特典については、前記特典を付与すると決定した遊技における前記内部当籤役に応じて、前記特典の大きさを決定し、前記演出手段は、前記特典決定手段が複数の前記特典を付与すると決定した場合に、当該遊技における前記内部当籤役に応じて前記特典の大きさを決定した前記一の前記特典については、当該特典の大きさを示唆する演出を行い、他の前記特典については、当該他の前記特典の大きさを示唆する演出を行わないことを特徴とする遊技機。 A plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, a start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, and a symbol variation means (e.g., main control circuit 9) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means. 0, stepping motor); internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of winning combinations with a predetermined probability in response to detection of a start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in the symbols displayed on the symbol display means by stopping the rotation of the reels according to the timing at which the stop operation is detected by the operation detection means; privilege determination means (e.g., main control circuit 90) for determining whether or not to grant a privilege (eg, ART state) to the player and the magnitude of the privilege (eg, lottery status and rank in the ART state) when granted; a privilege granting means (e.g., main control circuit 90) that grants the privilege of the determined size when the means determines to grant the privilege; a right management means (eg, main control circuit 90, main RAM 103) that stores the right to receive the privilege when the privilege determination means determines to grant the privilege and erases one right when the privilege granting means grants the privilege; state control means (e.g., main control circuit 90) for terminating the high-probability state when a termination condition is satisfied during the high-probability state, and production means (e.g., display device 11, sub-control circuit 200) for performing a predetermined effect, wherein the privilege determining means determines whether or not to grant the privilege according to the internal winning combination determined by the internal winning combination determining means during the high-probability state, and determines one or more of the benefits with one determination. wherein the privilege determining means determines the size of the privilege to be granted for each of the plurality of the privileges when it is determined to grant the plurality of the privileges, determines the size of the privilege for at least one of the privileges according to the internal winning combination in the game for which the privilege is determined to be granted, and the effecting means determines the size of the privilege according to the internal winning combination in the game when the privilege determining means determines to grant the plurality of privileges. The game machine is characterized in that, for one of the benefits, an effect suggesting the magnitude of the benefit is performed, and for the other privilege, an effect suggesting the size of the other privilege is not performed.

また、前記状態制御手段は、前記高確率状態中に前記特典決定手段が複数の前記特典を付与すると決定すると、前記一の前記特典の付与が行われるまで(例えば、ART状態が終了するまで)前記高確率状態を中断するとともに、当該一の前記特典の付与が行われた後(例えば、ART状態の終了後)に前記高確率状態を再開し、前記特典付与手段は、前記高確率状態の前記終了条件を満たしたときに未だ付与していない前記特典がある場合、当該付与していない前記特典を付与することとしてもよい。 Further, when the privilege determining means determines to grant a plurality of the privileges during the high-probability state, the state control means suspends the high-probability state until the one privilege is granted (for example, until the ART state ends), and resumes the high-probability state after the one privilege is granted (for example, after the ART state ends). may be given.

上記構成の本発明の第38~第40の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 According to the thirty-eighth to fortieth gaming machines of the present invention having the above configuration, it is possible to provide a gaming machine capable of suppressing a decline in interest in games.

[第41~第42の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2015-000141号公報には、チャンスゾーン中は、弱いレア役(弱スイカや弱チェリー)が内部当籤役として決定された場合に比べて、強いレア役(強スイカや強チェリー)が内部当籤役として決定された場合の方がATに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、AT抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[41st to 42nd game machines]
As an AT (ART) machine, there is known a gaming machine provided with an AT high-probability winning zone (hereinafter referred to as a "chance zone") in which the probability of winning the AT is high. For example, Japanese Patent Application Laid-Open No. 2015-000141 discloses that, in the chance zone, stronger rare hands (strong watermelon and strong cherry) are determined as internal winning hands compared to the case where weak rare hands (weak watermelon and weak cherry) are determined as internal winning hands. A gaming machine is described in which the probability of winning the AT is higher in the case. According to such a gaming machine, since a strong rare role is won in the chance zone, the expectation of winning the AT lottery can be expected, so that the interest in the game can be enhanced.

しかしながら、上述の遊技機では、当籤役の強弱によりAT抽籤の当籤確率に差が設けられているものの、AT自体の性能は、AT当籤時の当籤役に関わらず同一であることから、AT当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machine described above, although there is a difference in the winning probability of the AT lottery depending on the strength of the winning combination, the performance of the AT itself is the same regardless of the winning combination at the time of winning the AT.

本発明は、上記第22の課題を解決するためになされたものであり、本発明の第22の目的は、遊技の興趣の低下を抑制可能な遊技機を提供するである。 The present invention has been made to solve the twenty-second problem described above, and a twenty-second object of the present invention is to provide a gaming machine capable of suppressing a decline in interest in games.

上記第22の課題を解決するために、本発明では、以下のような構成の第41の遊技機を提供する。 In order to solve the 22nd problem, the present invention provides a 41st gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、遊技状態が前記有利状態に移行した最初の遊技(例えば、ランク決めART中)において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段(例えば、主制御回路90)と、前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、を備えることを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state) and an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, comprising a plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player. symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; Means (e.g., main control circuit 90, stop switch board 80); reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means; mode determination information determining means (e.g., main control circuit 90) for determining one mode determining information (e.g., rank at the time of ART winning) out of a plurality of mode determining information (e.g., rank at the time of ART winning) for determining a mode in said advantageous state (e.g., lottery state in ART state) when said transition determining means determines to transition to said advantageous state; and when said transition determining means determines to transition to said advantageous state, transitions the game state to said advantageous state; mode determination means (e.g., main control circuit 90) for determining one mode from among a plurality of modes with different probabilities of granting benefits (e.g., adding more CZ games or providing high-precision navigation games) according to the one mode determination information determined by the mode determination information determination means in the first game (e.g., during rank determination ART) in which the game state transitions to the advantageous state; and according to the one mode determined by the mode determination means. and a privilege giving means (for example, a main control circuit 90) for giving a privilege during the advantageous state.

また、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、前記モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。 Further, the mode determination information determining means may determine the one mode determining information according to the internal winning combination determined by the internal winning combination determining means in the game in which the transition determining means determines to shift to the advantageous state, and the mode determining means may determine the one mode according to the internal winning combination determined by the internal winning combination determining means in the first game in which the game state transitions to the advantageous state.

上記第22の課題を解決するために、本発明では、以下のような構成の第42の遊技機を提供する。 In order to solve the 22nd problem, the present invention provides a 42nd gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード(例えば、ART状態中の抽籤状態)を決定するための複数のモード決定情報の中から一のモード決定情報(例えば、ART当籤時のランク)を決定するモード決定情報決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技(例えば、ランク決めART中)において、特典(例えば、CZのゲーム数の上乗せやナビ高確ゲーム数の付与)を付与する確率が異なる複数のモードの中から一のモードを、前記一のモード決定情報に応じて決定するモード決定手段(例えば、主制御回路90)と、前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段(例えば、主制御回路90)と、所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、を備え、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記有利状態中に前記高確率状態の残り遊技期間を所定期間延長するという特典(例えば、CZのゲーム数の上乗せ)を付与することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, the gaming machine having the normal state (e.g., normal state) and an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a plurality of reels (e.g., reel 3) displaying a plurality of symbols. L, 3C, 3R), symbol display means (e.g., reel display window 4) for displaying a part of a plurality of symbols displayed on the reels, start operation detection means (e.g., main control circuit 90, start switch 79) for detecting the start operation by the player, symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means, and start operation detection by the start operation detection means. internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from among a plurality of winning combinations with a predetermined probability according to detection; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels; transition determination means (e.g., main control circuit 90) for determining whether or not to shift to the advantageous state; Advantageous state control means (e.g., main control circuit 90) for shifting the game state to the advantageous state when the transition determining means determines to shift to the advantageous state, and ending the advantageous state when an end condition is met during the advantageous state; mode determination means (e.g., main control circuit 90) for determining one mode from among a plurality of modes having different probabilities for imparting a high probability game number (addition of the number of games, provision of the number of high-probability navigation games) according to the one mode determination information; privilege granting means (e.g., main control circuit 90) for imparting a privilege during the advantageous state according to the one mode determined by the mode determination means; high-probability state control means (e.g., main control circuit 90) for ending the probability state, wherein the advantageous state control means shifts the game state from the high-probability state to the advantageous state when the transition determining means determines to shift to the advantageous state during the high-probability state, and the high-probability state control means suspends the high-probability state until the end of the advantageous state when the game state shifts to the advantageous state during the high-probability state; A granting means grants a privilege of extending the remaining game period of the high probability state during the advantageous state for a predetermined period (for example, adding the number of CZ games) according to the one mode during the advantageous state.

また、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、前記モード決定手段は、前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。 The mode determination information determination means determines the one mode determination information according to the internal winning combination determined by the internal winning combination determination means in the game in which the transition determination means determines to shift to the advantageous state, and the mode determination means determines the one mode according to the internal winning combination determined by the internal winning combination determination means in a game after the game in which the mode determination information determination means determines the one mode determination information. may be

上記構成の本発明の第41~第42の遊技機によれば、遊技の興趣の低下を抑制することができる。 According to the 41st to 42nd gaming machines of the present invention having the above configuration, it is possible to suppress the decline in interest in games.

[第43~第44の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[43rd and 44th game machines]
Also, in recent years, there has been known a gaming machine having a so-called ART function, which has a low RT state in which replay is established with a low probability and a high RT state in which replay is established with a high probability, and notifies information advantageous to the player in the high RT state. As a gaming machine having such an ART function, JP-A-2012-176104 describes a gaming machine that allows medals to be paid out while maintaining the high RT state by transmitting information for avoiding winning a disadvantageous symbol that shifts the RT state to a high RT state by winning a promotion replay and falls to a low RT state in the high RT state. According to such a gaming machine, by providing a difference in payout of medals between the ART game and the non-ART game, it is possible to enhance the interest of the game.

このような遊技機では、ARTに当籤していない状況であっても自力で昇格リプレイを入賞できた場合には、高RT状態に移行するものの、非ART遊技では、不利益図柄の入賞を回避することが困難であるため、すぐに低RT状態に転落してしまうため、自力でRT状態を移行できた場合に興趣を高めることができなかった。 In such a game machine, when a promotion replay can be won by itself even in a situation where an ART is not won, the game machine shifts to a high RT state, but in a non-ART game, since it is difficult to avoid winning a prize with a disadvantageous pattern, the game machine immediately falls to a low RT state, and when the RT state can be shifted by itself, the interest cannot be enhanced.

本発明は、上記第23の課題を解決するためになされたものであり、本発明の第23の目的は、RT状態の移行に伴い遊技の興趣を高めることができる遊技機を提供することである。 The present invention has been made to solve the twenty-third problem, and the twenty-third object of the present invention is to provide a gaming machine capable of increasing the interest of the game as the RT state shifts.

上記第23の課題を解決するために、本発明では、以下のような構成の第43の遊技機を提供する。 In order to solve the twenty-third problem, the present invention provides a forty-third gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に第3の図柄組合せ(例えば、略称「7揃いリプ」)を停止表示可能な第2役(例えば、「F_7リプ」)が含まれ、前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、前記付与決定手段は、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機。 A gaming machine having at least a first RT state (e.g., RT4 state) and a second RT state (e.g., RT5 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., a reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a start operation by a player are detected. start operation detection means (e.g., main control circuit 90, start switch 79); symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; RT transition means (for example, main control circuit 90) for shifting the RT state to the second RT state when a first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition pattern)") is stop-displayed on the symbol display means as the rotation of the reels stops; grant determination means (for example, main control circuit 90) for determining whether or not to grant a privilege (eg, ART state) to the player; and a privilege granting means (e.g., main control circuit 90) for imparting the privilege to the player, wherein the plurality of roles include a first symbol combination (e.g., "F_3 selection promotion letter") capable of stop-displaying the first symbol combination or second symbol combination (e.g., "C_CU letter") according to the mode of the stop operation detected by the stop operation detection means when the internal winning role is determined, and a third symbol combination (e.g., , abbreviated as "7 Matching Lip") can be stop-displayed (e.g., "F_7 Lip"), the internal winning combination determination means can determine the second combination as the internal winning combination with a higher probability in the second RT state than in the first RT state, and the grant determination means determines to grant the privilege to the player when the third symbol combination is stop-displayed when the second combination is determined as the internal winning combination. In addition, when the first symbol combination is stop-displayed when the first combination is determined as an internal winning combination, it is determined to give the privilege to the player with a predetermined probability.

また、前記第2役は、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、略称「フェイクリプ」)を停止表示可能であり、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第3の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。 In addition, the second combination can stop and display the third symbol combination or the fourth symbol combination (for example, abbreviated as "fake clip") according to the state of the stop operation detected by the stop operation detection means when the second combination is determined as the internal winning combination, and a notification determination means (for example, the main control circuit 90) that determines whether or not to start a notification state for informing the player of the state of the stop operation; Normal notification control means (for example, the main control circuit 90) for starting the notification state; and notification means (for example, the main control circuit 9) for notifying the manner of the stop operation necessary for the stop display of the first symbol combination when the first symbol combination is determined as the internal winning combination during the notification state, and for notifying the manner of the stop operation necessary for the third symbol combination to be stop-displayed when the second symbol combination is determined as the internal winning combination during the notification state. 0, and a sub control circuit 200).

また、再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させるRT移行手段(例えば、主制御回路90)と、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役には、内部当籤役として決定された際に前記停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び内部当籤役として決定された際に前記停止操作の態様に関わらず必ず第3の図柄組合せ(例えば、略称「7揃いリプ」)が停止表示される第2役(例えば、「F_7リプ」)が含まれ、前記内部当籤役決定手段は、前記第2RT状態では前記第1RT状態よりも高い確率で前記第2役を内部当籤役として決定可能であり、前記付与決定手段は、前記第2役が内部当籤役として決定されると、遊技者に対して前記特典を付与すると決定するとともに、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機であってもよい。 A gaming machine having at least a first RT state (for example, RT4 state) and a second RT state (for example, RT5 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (for example, reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a pattern display means (for example, reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and detection of a start operation by a player. symbol variation means (eg, main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; internal winning combination determination means (eg, main control circuit 90) for determining an internal winning combination from a plurality of combinations with a predetermined probability according to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; RT transition means (for example, main control circuit 90) for shifting the RT state to the second RT state when the first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition pattern)") is stopped and displayed on the symbol display means as the rotation of the reels stops, giving determination means (for example, main control circuit 90) for deciding whether or not to give a privilege (for example, ART state) to the player, and when the giving determination means decides to give the privilege, the game is played. a privilege granting means (for example, main control circuit 90) for imparting the privilege to the player, and the plurality of roles include a first symbol combination (eg, "F_3-choice promotion letter") capable of stop-displaying the first symbol combination or the second symbol combination (eg, "C_CU letter") according to the mode of the stop operation detected by the stop operation detection means when the internal winning combination is determined, and a first symbol combination (eg, "F_3-choice promotion letter") that can stop display according to the mode of the stop operation detected by the stop operation detecting means when the internal winning combination is determined. A second combination (for example, "F_7 Lip") in which a third symbol combination (for example, abbreviated as "7 matching lips") is always stop-displayed is included regardless of the number of characters, and the internal winning combination determining means can determine the second combination as the internal winning combination in the second RT state with a higher probability than in the first RT state, and the granting determination means determines to grant the privilege to the player when the second combination is determined as the internal winning combination, and The gaming machine may be characterized in that, when the first symbol combination is stop-displayed when 1 combination is determined as an internal winning combination, it is determined to give the privilege to the player with a predetermined probability.

また、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。 In addition, notification determining means (e.g., main control circuit 90) for determining whether or not to start an informing state for notifying the player of a mode of stop operation; normal time informing control means (e.g., main control circuit 90) for starting said informing state when said informing determining means determines to start said informing state; It is also possible to further include notification means (for example, the main control circuit 90 and the sub-control circuit 200) for notification.

上記第23の課題を解決するために、本発明では、以下のような構成の第43の遊技機を提供する。 In order to solve the twenty-third problem, the present invention provides a forty-third gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT4状態)と第2RT状態(例えば、RT5状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せ(例えば、略称「強チャンスリプ(RT5移行図柄)」)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、前記第2RT状態において前記図柄表示手段に第3の図柄組合せ(例えば、略称「小山リプレイ(RT4移行図柄)」)が停止表示されると、RT状態を前記第1RT状態に移行させるRT移行手段(例えば、主制御回路90)と、遊技者に対して特典(例えば、ART状態又はCZ)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第1の図柄組合せ又は第2の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第1役(例えば、「F_3択昇格リプ」)、及び、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第3の図柄組合せ又は第4の図柄組合せ(例えば、「C_CUリプ」)を停止表示可能な第2役(例えば、「F_6択転落リプ」)が含まれ、前記付与決定手段は、前記第2RT状態中は、前記第1RT状態に比べて高い確率で遊技者に対して前記特典を付与すると決定し、また、前記第1役が内部当籤役として決定された際に前記第1の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定し、また、前記第2役が内部当籤役として決定された際に前記第3の図柄組合せが停止表示されると前記第4の図柄組合せが停止表示される場合よりも高い確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機。 A gaming machine having at least a first RT state (e.g., RT4 state) and a second RT state (e.g., RT5 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., a reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a start operation by a player are detected. start operation detection means (e.g., main control circuit 90, start switch 79); symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; When a first symbol combination (for example, abbreviated as "strong chance slip (RT5 transition pattern)") is stop-displayed on the symbol display means as the reels stop rotating, the RT state is shifted to the second RT state; 0), award determination means (e.g., main control circuit 90) for determining whether or not to grant a privilege (e.g., ART state or CZ) to the player, and privilege granting means (e.g., main control circuit 90) for awarding the privilege to the player when the award determination means determines to grant the privilege, and the plurality of wins include the first symbol combination or the second symbol combination according to the mode of the stop operation detected by the stop operation detection means when the internal winning combination is determined. (e.g., "C_CU Lip") can be stop-displayed (e.g., "F_3 Choice Promotion Lip"); During the second RT state, it is determined to give the privilege to the player with a higher probability than in the first RT state, and when the first symbol combination is stop-displayed when the first combination is determined as an internal winning combination, it is determined to grant the privilege to the player with a predetermined probability, and when the third symbol combination is stopped-displayed when the second combination is determined as an internal winning combination, the fourth symbol combination is stopped-displayed. A gaming machine characterized in that it determines to give the privilege to a player with a high probability.

また、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段(例えば、主制御回路90)と、前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段(例えば、主制御回路90)と、前記報知状態中に、前記第1役が内部当籤役として決定されると、前記第1の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第2役が内部当籤役として決定されると、前記第4の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段(例えば、主制御回路90、副制御回路200)とを更に備えることとしてもよい。 In addition, notification determining means (e.g., main control circuit 90) for determining whether or not to start an informing state for notifying the player of a mode of stop operation; normal time informing control means (e.g., main control circuit 90) for starting said informing state when said informing determining means determines to start said informing state; Informing means (e.g., main control circuit 90, sub-control circuit 200) for informing of the mode of the stop operation necessary for stop-displaying the fourth symbol combination when the second combination is determined as the internal winning combination during the informing state.

上記構成の本発明の第43~第44の遊技機によれば、RT状態の移行に伴い遊技の興趣を高めることができる。 According to the forty-third to forty-fourth gaming machines of the present invention having the above configuration, the amusement of the game can be enhanced with the transition to the RT state.

[第45~第47の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[45th to 47th game machines]
As an AT (ART) machine, JP-A-2014-036725 describes a gaming machine provided with a high-probability winning zone (hereinafter referred to as a “chance zone”) for an AT with a high probability of winning the AT. In this game machine, an ART lottery is won at a low probability when a specific role (a rare role such as a watermelon or cherry) is won in the non-chance zone, and an ART lottery is won with a high probability when the specific role is won in the chance zone, so that the player can expect to win the ART lottery when the specific role is established.

しかしながら、上述の遊技機では、特定役が短期間のうちに頻繁に当籤しても、特定役の当籤毎に単にART抽籤を行うだけであり、特定役が頻繁に当籤すること自体には何らの期待感を持つこともできなかった。 However, in the game machine described above, even if the specific combination is won frequently in a short period of time, the ART lottery is simply performed for each specific combination, and the fact that the specific combination is frequently won itself has no expectation.

本発明は、上記第24の課題を解決するためになされたものであり、本発明の第24の目的は、特定役が連続したときに期待感を持つことができる遊技機を提供することである。 The present invention has been made to solve the twenty-fourth problem, and a twenty-fourth object of the present invention is to provide a gaming machine that allows players to have a sense of anticipation when specific wins continue.

上記第24の課題を解決するために、本発明では、以下のような構成の第45の遊技機を提供する。 In order to solve the twenty-fourth problem, the present invention provides a forty-fifth gaming machine configured as follows.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記第1RT状態において前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記第2RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、前記付与決定手段は、前記第1RT状態中に前記特定役が内部当籤役として決定されると、遊技者に対して特典を付与すると決定し、前記特典付与手段は、前記第1RT状態中の前記特定役に応じて前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記第2RT状態から他のRT状態にRT状態を移行させた後に、遊技者に対して前記特典を付与し、前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能であることを特徴とする遊技機。 A gaming machine having at least a first RT state (e.g., RT2 state) and a second RT state (e.g., RT3 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) displaying a plurality of symbols, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and detecting a start operation by a player. start operation detection means (e.g., main control circuit 90, start switch 79); symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination from a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) for detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means; When a specific symbol combination (for example, a symbol combination related to the abbreviated name "weak cherry") is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is shifted to the second RT state, and in the second RT state, the symbol combination stopped and displayed on the symbol display means is not shifted to another RT state, and after a predetermined number of games are played, RT transition means (for example, a main control circuit 90) for shifting to another RT state. grant determination means (e.g., main control circuit 90) for determining whether or not to grant the privilege (for example, main control circuit 90); and privilege granting means (e.g., main control circuit 90) for granting said privilege to the player when said grant determination means determines to grant said privilege; When the specific role is determined as an internal winning combination, the privilege granting means determines to award the privilege to the player according to the particular role in the first RT state, the privilege granting means grants the privilege to the player after the RT transition means shifts the RT state from the second RT state to another RT state, and the internal winning combination determining means internally wins the particular role during the first RT state in the second RT state. A gaming machine characterized in that the specific combination can be determined as an internal winning combination with a higher probability than the probability of determination as a winning combination.

また、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよく、
また、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。
Further, when the specific combination is determined as the internal winning combination during the second RT state, the grant determination means may determine not to grant the privilege to the player,
Further, when the specific combination is determined as the internal winning combination during the second RT state, it may be determined that a privilege is awarded to the player with a specific probability.

上記第24の課題を解決するために、本発明では、以下のような構成の第46の遊技機を提供する。 In order to solve the twenty-fourth problem, the present invention provides a forty-sixth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT1状態)と第2RT状態(例えば、RT2状態)と第3RT状態(例えば、RT3状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記第2RT状態において、前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させる一方で、前記第1RT状態において、前記リールの回転停止に伴い前記図柄表示手段に前記特定の図柄組合せが停止表示されても前記RT状態を前記第1RT状態のまま維持し、また、前記第3RT状態では、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行させることなく、所定回数の遊技が行われると他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、前記RT移行手段が前記第2RT状態から前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、前記内部当籤役決定手段は、前記第3RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率、及び前記第2RT状態中に前記特定役を内部当籤役として決定する確率の何れよりも高い確率で、前記特定役を内部当籤役として決定可能であることを特徴とする遊技機。 A gaming machine having at least a first RT state (e.g. RT1 state), a second RT state (e.g. RT2 state) and a third RT state (e.g. RT3 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (e.g. reels 3L, 3C, 3R) displaying a plurality of symbols, and a symbol display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels. ), start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means, and internal winning combination determination means (e.g., main control circuit) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means. 90), stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel, and reel stop control means (e.g., main control circuit 90) for stopping the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means. , stepping motor), and in the second RT state, when a specific symbol combination (for example, a symbol combination related to abbreviated name "weak cherry") is stop-displayed on the symbol display means as the reels stop rotating, the RT state is shifted to the third RT state. RT transition means (e.g., main control circuit 90) for transitioning to another RT state after a predetermined number of games are played without transitioning to another RT state in the symbol combination stopped and displayed on the symbol display means; giving determination means (e.g., main control circuit 90) for determining whether or not to give a privilege (e.g., ART state) to the player in response to the RT transition means shifting the RT state from the second RT state to the third RT state; Then, a privilege granting means (eg, main control circuit 90) for granting the privilege to the player is provided, wherein the plurality of hands includes a specific combination (eg, "F_Weak Cherip") capable of stop-displaying the specific symbol combination when determined as an internal winning combination, and the internal winning combination determination means determines, in the third RT state, the probability of determining the specific combination as the internal winning combination during the first RT state, and the specific combination during the second RT state. is determined as an internal winning combination with a probability higher than any probability of determining the specific combination as an internal winning combination.

また、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよく、
また、前記付与決定手段は、前記第3RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。
Further, when the specific combination is determined as an internal winning combination during the third RT state, the grant determination means may determine not to grant the privilege to the player,
Further, the grant determination means may determine to grant a privilege to the player with a specific probability when the specific combination is determined as the internal winning combination during the third RT state.

上記第24の課題を解決するために、本発明では、以下のような構成の第47の遊技機を提供する。 In order to solve the twenty-fourth problem, the present invention provides a forty-seventh gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なるRT状態として、第1RT状態(例えば、RT2状態)と第2RT状態(例えば、RT3状態)と第3RT状態(例えば、RT4状態)とを少なくとも有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、を備え、前記第3RT状態は、第1RT状態及び前記第2RT状態に比べて前記リプレイが内部当籤役として決定される確率が高い高RT状態であり、前記第1RT状態及び前記第3RT状態は、前記リールの回転停止に伴い前記図柄表示手段に停止表示された図柄組合せに応じて他のRT状態に移行する図柄移行RT状態であり、前記第2RT状態は、前記図柄表示手段に停止表示された図柄組合せでは他のRT状態に移行することなく、所定回数の遊技が行われると他のRT状態に移行する遊技数移行RT状態であり、前記図柄移行RT状態において、前記図柄表示手段に特定の図柄組合せ(例えば、略称「弱チェリプ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第2RT状態に移行させ、また、前記図柄移行RT状態において、前記図柄表示手段に所定の図柄組合せ(例えば、略称「小山リプレイ」に係る図柄組合せ)が停止表示されると、前記RT状態を前記第3RT状態に移行させ、また、遊技数移行RT状態において、所定回数の遊技が行われると前記RT状態を他のRT状態に移行させるRT移行手段(例えば、主制御回路90)と、前記RT移行手段が前記第2RT状態にRT状態を移行させたことに応じて、遊技者に対して特典(例えば、ART状態)を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記RT移行手段が前記高RT状態である前記第3RT状態にRT状態を移行させたことに応じて、遊技者に対して前記特典を付与する特典付与手段(例えば、主制御回路90)と、を更に備え、前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役(例えば、「F_弱チェリプ」)が含まれ、前記内部当籤役決定手段は、前記第2RT状態では、前記第1RT状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能であり、また、前記第3RT状態では、前記特定役を内部当籤役として決定不可能であることを特徴とする遊技機。 A gaming machine having at least a first RT state (e.g. RT2 state), a second RT state (e.g. RT3 state) and a third RT state (e.g. RT4 state) as RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, wherein a plurality of reels (e.g. reels 3L, 3C, 3R) displaying a plurality of symbols, and a pattern display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels. ), start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player, symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means, and internal winning combination determination means (e.g., main control circuit) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to detection of the start operation by the start operation detection means. 90), stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel, and reel stop control means (e.g., main control circuit 90) for stopping the fluctuation of the symbols displayed on the symbol display means by stopping the rotation of the reels according to the internal winning combination determined by the internal winning combination determination means and the timing at which the stop operation is detected by the stop operation detection means. , a stepping motor), wherein the third RT state is a high RT state in which the probability that the replay is determined as an internal winning combination is higher than in the first RT state and the second RT state, the first RT state and the third RT state are symbol transition RT states in which a transition is made to another RT state according to the symbol combination stopped and displayed on the symbol display means as the reels stop rotating, and the second RT state is the symbol combination stopped and displayed on the symbol display means. It is a game number transition RT state in which a game is played a predetermined number of times without transitioning to another RT state, and when a specific symbol combination (for example, a symbol combination related to abbreviated name "Koyama replay") is stopped and displayed on the symbol display means in the symbol transition RT state, the RT state is shifted to the second RT state. RT transition means (e.g., main control circuit 90) for transitioning the RT state to the third RT state when the combination) is stopped and displayed, and when a predetermined number of games are played in the game number transition RT state, the RT state is transitioned to another RT state; grant determination means (e.g., the main control circuit 90) for determining whether or not to grant a benefit (eg, the ART state) to the player in response to the RT shift means shifting the RT state to the second RT state; a privilege granting means (e.g., main control circuit 90) for granting the privilege to the player in response to the RT transition means shifting the RT state to the third RT state, which is the high RT state, when the means determines to grant the privilege, wherein the plurality of hands include a specific combination (eg, "F_Weak Cherip") capable of stop-displaying the particular symbol combination when determined as an internal winning combination; The game machine is characterized in that, in a 2RT state, it is possible to determine the specific combination as an internal winning combination with a higher probability than in the 1st RT state, and in the 3rd RT state, it is impossible to determine the specific combination as an internal winning combination.

また、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよく、
また、前記付与決定手段は、前記第2RT状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。
Further, when the specific combination is determined as the internal winning combination during the second RT state, the grant determination means may determine not to grant the privilege to the player,
Further, the grant determination means may determine to grant a privilege to the player with a specific probability when the specific combination is determined as the internal winning combination during the second RT state.

上記構成の本発明の第45~第47の遊技機によれば、特定役が連続したときに期待感を持つことができる。 According to the forty-fifth to forty-seventh gaming machines of the present invention configured as described above, it is possible to have a sense of anticipation when the specific combination continues.

[第48~第51の遊技機]
また、近年、リプレイが低確率で成立する低RT状態と高確率で成立する高RT状態とを有し、高RT状態において遊技者にとって有利な情報を報知する、所謂ART機能を備える遊技機が知られている。このようなART機能を備える遊技機として、特開2012-176104号公報には、昇格リプレイの入賞によってRT状態を高RT状態へと移行させ、高RT状態において低RT状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高RT状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ART遊技と非ART遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[48th to 51st game machines]
Also, in recent years, there has been known a gaming machine having a so-called ART function, which has a low RT state in which replay is established with a low probability and a high RT state in which replay is established with a high probability, and notifies information advantageous to the player in the high RT state. As a gaming machine having such an ART function, JP-A-2012-176104 describes a gaming machine that allows medals to be paid out while maintaining the high RT state by transmitting information for avoiding winning a disadvantageous symbol that shifts the RT state to a high RT state by winning a promotion replay and falls to a low RT state in the high RT state. According to such a gaming machine, by providing a difference in payout of medals between the ART game and the non-ART game, it is possible to enhance the interest of the game.

ところで、このような遊技機では、非AT期間中の高RT状態は、押し順に不正解すると不利益図柄が表示されて、RT状態が低RT状態へ移行してしまう。ここで、押し順は、6択や3択等のように基本的には正解する可能性が低いため、非AT期間中に高RT状態に移行できた場合であっても、その後すぐに低RT状態に転落してしまい、押し順不正解時の遊技が単調になってしまっていた。 By the way, in such a gaming machine, if the pressing order is incorrect in the high RT state during the non-AT period, a disadvantageous symbol is displayed, and the RT state shifts to the low RT state. Here, since there is basically a low possibility of getting the correct answer in the pressing order, such as 6 options, 3 options, etc., even if the state can be shifted to the high RT state during the non-AT period, the state immediately falls to the low RT state after that, and the game becomes monotonous when the pressing order is incorrect.

本発明は、上記第25の課題を解決するためになされたものであり、本発明の第25の目的は、押し順不正解時に多様な制御が可能な遊技機を提供することである。 The present invention has been made to solve the twenty-fifth problem, and the twenty-fifth object of the present invention is to provide a game machine capable of various controls when the pressing order is incorrect.

上記第25の課題を解決するために、本発明では、以下のような構成の第48の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a forty-eighth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、2停ミス)、前記第2の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持することを特徴とする遊技機。 A gaming machine having a plurality of RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, comprising: a plurality of reels displaying a plurality of symbols (e.g. reels 3L, 3C, 3R); a symbol display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels; a start operation detection means (e.g. main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to detection of a start operation by the start operation detection means; 90, stop switch board 80), reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means, RT transition means (e.g., main control circuit 90) for transitioning a plurality of the RT states according to a predetermined condition, Among the plurality of combinations, there are a plurality of push order combinations (for example, a push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (eg, a symbol combination related to the abbreviation "RT0 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "bell") according to the order of the stop operation, which is the order in which the reel stop control means stops the plurality of reels. When the internal winning combination determining means determines that the winning combination is an internal winning combination, the reel stop control means stops the variation of symbols so that a third symbol combination is stop-displayed on the symbol display means when the order of the stop operations detected by the stop operation detecting means is a predetermined order for the winning combination (for example, correct pressing order), and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a predetermined number is: If the type of the reel to be stopped at the predetermined number in the predetermined order is not the type (for example, one stop miss), the pattern variation is stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means, and the type of reel to be stopped by the stop operation detected by the stop operation detection means at a specific number after the predetermined number is the specific number in the predetermined order. When the reel type to be stopped is not the type of the reel to be stopped (for example, two-stop failure), the pattern display means stops the variation of the symbols so that the second symbol combination is stopped and displayed on the symbol display means, and the RT transition means shifts the RT state to a first RT state (for example, RT2 state) when the first symbol combination is stop-displayed on the symbol display means as the reels stop rotating, and the second symbol combination stops on the symbol display means when the reels stop rotating. When the RT state is displayed, the RT state is shifted to a second RT state (for example, the RT0 state), and when the third symbol combination is stop-displayed on the symbol display means as the reels stop rotating, the RT state is maintained.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means stops the first symbol combination or the third symbol combination on the symbol display means in accordance with the timing at which the predetermined stop operation is detected when the type of the reel to be stopped by the stop operation detected in the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order. It is also possible to stop the variation of the symbols so that they are displayed.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means selects the first symbol combination or the third symbol combination in accordance with the timing at which the stop operation for the reel that stops after the predetermined number is detected when the type of the reel to be stopped by the predetermined stop operation detected by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order. It is also possible to stop the variation of the symbols so that the symbol is stopped and displayed on the symbol display means.

上記第25の課題を解決するために、本発明では、以下のような構成の第49の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a forty-ninth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記第1の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持することを特徴とする遊技機。 A gaming machine having a plurality of RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, comprising: a plurality of reels displaying a plurality of symbols (e.g. reels 3L, 3C, 3R); a symbol display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels; a start operation detection means (e.g. main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to detection of a start operation by the start operation detection means; 90, stop switch board 80), reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means, RT transition means (e.g., main control circuit 90) for transitioning a plurality of the RT states according to a predetermined condition, Among the plurality of combinations, there are a plurality of push-order combinations (for example, push-order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (for example, a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (eg, a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "bell") according to the order of the stop operation, which is the order in which the reel stop control means stops the plurality of reels. When the internal winning combination determining means determines that the winning combination is an internal winning combination, the reel stop control means stops the variation of symbols so that a third symbol combination is stop-displayed on the symbol display means when the order of the stop operations detected by the stop operation detecting means is a predetermined order for the winning combination (for example, correct pressing order), and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a predetermined number is: When the type of the reel to be stopped at the predetermined number in the predetermined order is not the type (for example, one stop error), the symbol variation is stopped so that the first symbol combination is stopped and displayed on the symbol display means, and the type of the reel to be stopped by the specific stop operation detected by the stop operation detecting means after the predetermined number is not the type of the reel to be stopped at the specific number in the predetermined order (for example, two stop errors), the stop operation detecting means. according to the timing at which the stop operation is detected, stops the variation of the symbols so that the second symbol combination or the third symbol combination is stop-displayed on the symbol display means, and the RT transition means shifts the RT state to a first RT state (for example, RT0 state) when the first symbol combination is stop-displayed on the symbol display means as the reels stop rotating, and further, when the reels stop rotating, the second symbol combination stops on the symbol display means. When the RT state is displayed, the RT state is shifted to a second RT state (for example, the RT2 state), and when the third symbol combination is stop-displayed on the symbol display means as the reels stop rotating, the RT state is maintained.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the winning combination is the internal winning combination, the reel stop control means stops the second symbol combination or the third symbol combination on the symbol display means in accordance with the timing at which the specific stop operation is detected when the type of the reel to be stopped by the stop operation detected by the stop operation detection means in the specific number is not the type of the reel to be stopped in the specific number in the predetermined order. It is also possible to stop the variation of the symbols so that they are displayed.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means determines the second symbol combination or the third symbol combination in accordance with the timing at which the stop operation is detected for the reels that stop after the specific number when the type of the reel to be stopped by the stop operation detected by the stop operation detection means at the specific number is not the type of the reel to be stopped at the specific number in the predetermined order. It is also possible to stop the variation of the symbols so that the symbol is stopped and displayed on the symbol display means.

上記第25の課題を解決するために、本発明では、以下のような構成の第50の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fiftieth gaming machine having the following configuration.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT0移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合(例えば、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT0状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT2状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第3の図柄組合せが停止表示されると、前記RT状態を維持することを特徴とする遊技機。 A gaming machine having a plurality of RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, comprising: a plurality of reels displaying a plurality of symbols (e.g. reels 3L, 3C, 3R); a symbol display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels; a start operation detection means (e.g. main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to detection of a start operation by the start operation detection means; 90, stop switch board 80), reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means, RT transition means (e.g., main control circuit 90) for transitioning a plurality of the RT states according to a predetermined condition, Among the plurality of combinations, there are a plurality of push-order combinations (for example, push-order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (for example, a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (eg, a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "bell") according to the order of the stop operation, which is the order in which the reel stop control means stops the plurality of reels. When the internal winning combination determining means determines that the winning combination is an internal winning combination, the reel stop control means stops the variation of symbols so that a third symbol combination is stop-displayed on the symbol display means when the order of the stop operations detected by the stop operation detecting means is a predetermined order for the winning combination (for example, correct pressing order), and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a predetermined number is: When the type of the reel to be stopped at the predetermined number in the predetermined order is not the type (for example, one stop miss), the variation of symbols is stopped so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing when the stop operation is detected by the stop operation detection means, and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a specific number after the predetermined number is specified in the predetermined order. If the type of the reel to be stopped is not the type of the reel to be stopped second (for example, a second stop error), the symbol display means stops the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing when the stop operation is detected by the stop operation detection means, and the RT transition means shifts the RT state to the first RT state (for example, RT0 state) when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating. When the second symbol combination is stopped and displayed on the symbol display means as the reels stop rotating, the RT state is shifted to a second RT state (for example, RT2 state), and when the third symbol combination is stopped and displayed on the symbol display means when the reels stop rotating, the RT state is maintained.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means stops the first symbol combination or the third symbol combination on the symbol display means in accordance with the timing at which the predetermined stop operation is detected when the type of the reel to be stopped by the stop operation detected in the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order. It is also possible to stop the variation of the symbols so that they are displayed.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the winning combination is the internal winning combination, the reel stop control means stops the second symbol combination or the third symbol combination on the symbol display means in accordance with the timing at which the specific stop operation is detected when the type of the reel to be stopped by the stop operation detected by the stop operation detection means in the specific number is not the type of the reel to be stopped in the specific number in the predetermined order. It is also possible to stop the variation of the symbols so that they are displayed.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means selects the first symbol combination or the third symbol combination in accordance with the timing at which the stop operation for the reel that stops after the predetermined number is detected when the type of the reel to be stopped by the predetermined stop operation detected by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order. It is also possible to stop the variation of the symbols so that the symbol is stopped and displayed on the symbol display means.

また、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Further, when the internal winning combination determination means determines that the pushing winning combination is the internal winning combination, the reel stop control means determines the second symbol combination or the third symbol combination in accordance with the timing at which the stop operation is detected for the reels that stop after the specific number when the type of the reel to be stopped by the stop operation detected by the stop operation detection means at the specific number is not the type of the reel to be stopped at the specific number in the predetermined order. It is also possible to stop the variation of the symbol so that the symbol is stopped and displayed on the symbol display means.

上記第25の課題を解決するために、本発明では、以下のような構成の第51の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-first gaming machine configured as follows.

再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、所定の条件に応じて、複数の前記RT状態を移行させるRT移行手段(例えば、主制御回路90)と、前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第1の図柄組合せ(例えば、略称「RT2移行図柄」に係る図柄組合せ)、第2の図柄組合せ(例えば、略称「RT1移行図柄」に係る図柄組合せ)、及び第3の図柄組合せ(例えば、略称「ベル」に係る図柄組合せ)を含む複数の図柄組合せを停止表示可能な複数の押し順役(例えば、押し順ベル)が含まれ、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に(例えば、押し順正解)、第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別であり、かつ、前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停正解、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第1の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではなく、かつ、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に(例えば、1停ミス、かつ、2停ミス)、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第2の図柄組合せ又は前記第3の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記RT移行手段は、前記リールの回転停止に伴い前記図柄表示手段に第1の図柄組合せが停止表示されると、前記RT状態を第1RT状態(例えば、RT2状態)に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に第2の図柄組合せが停止表示されると、前記RT状態を第2RT状態(例えば、RT0状態)に移行させ、前記リールの回転停止に伴い前記図柄表示手段に第3の図柄組合せが停止表示されると、前記RT状態を維持することを特徴とする遊技機。 A gaming machine having a plurality of RT states with different probabilities that a replay related to a replay is determined as an internal winning combination, comprising: a plurality of reels displaying a plurality of symbols (e.g. reels 3L, 3C, 3R); a symbol display means (e.g. reel display window 4) displaying a part of the plurality of symbols displayed on the reels; a start operation detection means (e.g. main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of a start operation by the start operation detection means; internal winning combination determination means (e.g., main control circuit 90) for determining an internal winning combination with a predetermined probability from among a plurality of combinations in response to detection of a start operation by the start operation detection means; 90, stop switch board 80), reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation is detected by the stop operation detection means, RT transition means (e.g., main control circuit 90) for transitioning a plurality of the RT states according to a predetermined condition, Among the plurality of combinations, there are a plurality of push order combinations (for example, a push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (for example, a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (eg, a symbol combination related to the abbreviation "RT1 transition symbol"), and a third symbol combination (for example, a symbol combination related to the abbreviation "bell") according to the order of the stop operation, which is the order in which the reel stop control means stops the plurality of reels. When the internal winning combination determining means determines that the winning combination is an internal winning combination, the reel stop control means stops the variation of symbols so that a third symbol combination is stop-displayed on the symbol display means when the order of the stop operations detected by the stop operation detecting means is a predetermined order for the winning combination (for example, correct pressing order), and the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a predetermined number is: When the type of the reel to be stopped at the predetermined number in the predetermined order and the type of the reel to be stopped by the stop operation detected at the specific number after the predetermined number is not the type of the reel to be stopped at the specific number in the predetermined order (for example, one stop correct and two stops incorrect), the first symbol combination or the third symbol combination is displayed according to the timing at which the stop operation is detected by the stop operation detection means. When the type of the reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of the reel to be stopped at the predetermined number in the predetermined order, and the type of the reel to be stopped by the stop operation detected at the specific number is not the type of the reel to be stopped at the specific number in the predetermined order (for example, one stop error and two stop errors), the stop operation. According to the timing at which the detection means detects the stop operation, the pattern display means stops the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means, the RT shift means shifts the RT state to a first RT state (for example, RT2 state) when the first symbol combination is stop-displayed on the symbol display means as the reels stop rotating, and the second pattern combination stops on the symbol display means when the reels stop rotating. When the RT state is displayed, the RT state is shifted to a second RT state (for example, the RT0 state), and when the third symbol combination is stop-displayed on the symbol display means as the reels stop rotating, the RT state is maintained.

また、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に、前記リール停止制御手段が前記第3の図柄組合せを停止表示可能な前記停止操作が検出されるタイミングは、前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別である場合と、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合と、で異なることとしてもよい。 Further, when the type of the reel to be stopped by the stop operation detected at the specific number is not the type of the reel to be stopped at the specific number in the predetermined order, the timing at which the stop operation that allows the reel stop control means to stop and display the third symbol combination is detected is the type of the reel to be stopped by the stop operation detected at the predetermined number is the type of the reel to be stopped at the predetermined number in the predetermined order, and the predetermined number in the predetermined order. It may be different depending on whether it is the type of the reel to be stopped first.

上記構成の本発明の第48~第51の遊技機によれば、押し順不正解時に多様な制御が可能な遊技機を提供することができる。 According to the forty-eighth to fifty-first game machines of the present invention having the above configuration, it is possible to provide a game machine capable of various controls when the pressing order is incorrect.

[第52~第54の遊技機]
AT(ART)機として、特開2014-036725号公報には、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役(スイカやチェリー等のレア役)の当籤時に低確率でART抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でART抽籤に当籤するため、特定役の成立時にART抽籤に当籤することについての期待を持つことができる。
[52nd to 54th game machines]
As an AT (ART) machine, JP-A-2014-036725 describes a gaming machine provided with a high-probability winning zone (hereinafter referred to as a “chance zone”) for an AT with a high probability of winning the AT. In this game machine, an ART lottery is won at a low probability when a specific role (a rare role such as a watermelon or cherry) is won in the non-chance zone, and an ART lottery is won with a high probability when the specific role is won in the chance zone, so that the player can expect to win the ART lottery when the specific role is established.

しかしながら、上述の遊技機では、チャンスゾーン中のART抽籤が当籤役に応じた確率で行われるため、ART抽籤に当籤する確率が高い役が当籤しない限り、ART抽籤に当籤することについての期待を持つことができず、ART抽籤の結果が画一的になり易く、遊技の興趣の低下をもたらすおそれがあった。 However, in the above-described gaming machine, since the ART lottery in the chance zone is performed with a probability corresponding to the winning combination, unless a combination with a high probability of winning the ART lottery is won, there is no expectation of winning the ART lottery, the result of the ART lottery tends to be uniform, and there is a risk that the interest in the game will decrease.

本発明は、上記第25の課題を解決するためになされたものであり、本発明の第25の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-fifth problem, and a twenty-fifth object of the present invention is to provide a gaming machine capable of suppressing a decline in interest in games.

上記第25の課題を解決するために、本発明では、以下のような構成の第52の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-second gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means; and determining whether to shift to the advantageous state. transition determining means (eg, main control circuit 90), when the transition determining means determines to shift to the advantageous state, the game state is shifted to the advantageous state, and when a first end condition is satisfied during the advantageous state, the advantageous state control means (eg, main control circuit 90) ends the advantageous state; when the first condition is satisfied, the game state is shifted to the high probability state; a privilege granting means (e.g., main control circuit 90) that imparts a privilege (e.g., transition to EP) to the player, and among the plurality of roles, a specific role (e.g., "three-choice promotion letter") that can stop and display a first symbol combination (e.g., a symbol combination associated with abbreviated "strong chance replay") or a second symbol combination (e.g., symbol combination associated with abbreviated "diagonal replay") is included according to the mode of the stop operation detected by the stop operation detection means; During the advantageous state and the high-probability state, as notification modes for notifying the player of the manner of the stop operation, when the specific combination is determined as the internal winning combination, a first notification mode (for example, during navigation is high) is notified of the manner of the stop operation necessary to stop and display the first symbol combination, and when the specific combination is determined as the internal winning combination, the second notification mode is to notify the manner of the stop operation necessary to stop and display the second symbol combination. When a second condition is met during the second notification mode (for example, when the number of highly-navigated games is given), the notification mode is switched from the second notification mode to the first notification mode, and when a third condition is satisfied during the first notification mode (for example, when the number of highly-navigated games becomes 0), the notification mode is switched from the first notification mode to the second notification mode (for example, the main control circuit 90). The notification mode control means can maintain the first notification mode even in the high-probability state that resumes after the termination of the advantageous state when the advantageous state in the first notification mode ends without satisfying the third condition (for example, the high-precision navigation can be carried over to the continuous CZ), the privilege granting means grants the privilege to the player in response to the first symbol combination being stop-displayed during the advantageous state, and the transition determining means, in the high-probability state, the first The game machine is characterized in that, when the specific combination is determined as the internal winning combination during the notification mode, the transition to the advantageous state is determined with a higher probability than when the specific combination is determined as the internal winning combination during the second notification mode.

上記第25の課題を解決するために、本発明では、以下のような構成の第53の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-third gaming machine configured as follows.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段(例えば、主制御回路90)、を更に備え、前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、前記報知モード制御手段が前記第2報知モードから前記第1報知モードに報知モードを切り替える前記第2の条件は、前記高確率状態中は成立することなく、前記有利状態中にのみ成立し、前記報知モード制御手段が前記第1報知モードから前記第2報知モードに報知モードを切り替える前記第3の条件は、前記特典付与手段により前記特典が付与されること、又は、前記第1報知モードの残り遊技期間が閾値に達することに応じて成立することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means; and determining whether to shift to the advantageous state. transition determining means (eg, main control circuit 90), when the transition determining means determines to shift to the advantageous state, the game state is shifted to the advantageous state, and when a first end condition is satisfied during the advantageous state, the advantageous state control means (eg, main control circuit 90) ends the advantageous state; when the first condition is satisfied, the game state is shifted to the high probability state; a privilege granting means (e.g., main control circuit 90) that imparts a privilege (e.g., transition to EP) to the player, and among the plurality of roles, a specific role (e.g., "three-choice promotion letter") that can stop and display a first symbol combination (e.g., a symbol combination associated with abbreviated "strong chance replay") or a second symbol combination (e.g., symbol combination associated with abbreviated "diagonal replay") is included according to the mode of the stop operation detected by the stop operation detection means; During the advantageous state and the high-probability state, as notification modes for notifying the player of the manner of the stop operation, when the specific combination is determined as the internal winning combination, a first notification mode (for example, during navigation is high) is notified of the manner of the stop operation necessary to stop and display the first symbol combination, and when the specific combination is determined as the internal winning combination, the second notification mode is to notify the manner of the stop operation necessary to stop and display the second symbol combination. When a second condition is met during the second notification mode (for example, when the number of highly-navigated games is given), the notification mode is switched from the second notification mode to the first notification mode, and when a third condition is satisfied during the first notification mode (for example, when the number of highly-navigated games becomes 0), the notification mode is switched from the first notification mode to the second notification mode (for example, the main control circuit 90). The notification mode control means can maintain the first notification mode even in the high-probability state that resumes after the termination of the advantageous state when the advantageous state in the first notification mode ends without satisfying the third condition (for example, the high-precision navigation can be carried over to the continuous CZ), the privilege granting means grants the privilege to the player in response to the first symbol combination being stop-displayed during the advantageous state, and the transition determining means, in the high-probability state, the first When the specific combination is determined as an internal winning combination during the notification mode, the second condition is determined to shift to the advantageous state with a higher probability than when the specific combination is determined as the internal winning combination during the second notification mode, and the notification mode control means switches the notification mode from the second notification mode to the first notification mode. The third condition for switching the notification mode to the second notification mode is satisfied when the privilege is granted by the privilege granting means or when the remaining game period of the first notification mode reaches a threshold value.

上記第25の課題を解決するために、本発明では、以下のような構成の第54の遊技機を提供する。 In order to solve the twenty-fifth problem, the present invention provides a fifty-fourth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態に比べて遊技者にとって有利な有利状態(例えば、ART状態)と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態(例えば、CZ)とを有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、前記有利状態に移行するか否かを決定する移行決定手段(例えば、主制御回路90)と、前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第1終了条件を満たすと、前記有利状態を終了する有利状態制御手段(例えば、主制御回路90)と、第1の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第2終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段(例えば、主制御回路90)と、遊技者に特典(例えば、EPへの移行)を付与する特典付与手段(例えば、主制御回路90)と、を備え、前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第1の図柄組合せ(例えば、略称「強チャンスリプ」に係る図柄組合せ)又は第2の図柄組合せ(例えば、略称「斜めリプレイ」に係る図柄組合せ)を停止表示可能な特定役(例えば、「3択昇格リプ」)が含まれ、前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第1の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第1報知モード(例えば、ナビ高確中)と、前記特定役が内部当籤役として決定された場合に前記第2の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第2報知モード(例えば、非ナビ高確中)とを有し、再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のRT状態として、特殊リプレイ(例えば、「F_7リプA」「F_7リプB」「F_BARリプ」)が内部当籤役として決定される確率が他のRT状態よりも高い特殊RT状態(例えば、RT5状態)を少なくとも有し、前記第2報知モード中に第2の条件を満たすと(例えば、ナビ高確ゲーム数が付与されると)、前記第2報知モードから前記第1報知モードに報知モードを切り替えるとともに、前記第1報知モード中に第3の条件を満たすと(例えば、ナビ高確ゲーム数が0になると)、前記第1報知モードから前記第2報知モードに報知モードを切り替える報知モード制御手段と、遊技状態が前記有利状態に移行した最初の遊技において、前記第2の条件を満たす確率が異なる複数の有利状態モード(例えば、ART状態中のランクや抽籤状態)の中から今回の前記有利状態に用いる一の有利状態モードを決定する有利状態モード決定手段(例えば、主制御回路90)と、前記リールの回転停止に伴い前記図柄表示手段に前記第1の図柄組合せが停止表示されると、前記RT状態を特殊RT状態に移行させるRT移行手段(例えば、主制御回路90)と、を更に備え、前記報知モード制御手段は、前記第1報知モード中の前記有利状態が前記第3の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第1報知モードを維持可能(例えば、ナビ高確を継続CZに持越可能)であり、前記特典付与手段は、前記有利状態中に前記第1の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、前記移行決定手段は、前記高確率状態において、前記第1報知モード中に前記特定役が内部当籤役として決定された場合には、前記第2報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、前記有利状態モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記特殊リプレイが内部当籤役として決定されると、前記一の有利状態モードとして前記第2の条件を満たす確率が高い有利状態モードを決定する(例えば、ランク決めART中の昇格抽籤でランクを大きく昇格させる)、ことを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), an advantageous state (e.g., ART state) that is more advantageous to the player than the normal state, and a high-probability state (e.g., CZ) in which the probability of shifting to the advantageous state is higher than that of the normal state, wherein a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed, a symbol display means (e.g., reel display window 4) for displaying a part of the plurality of symbols displayed on the reels, and a game. start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by a player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reel in response to detection of the start operation by the start operation detection means; stop operation detection means (e.g., main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuation of symbols displayed on the symbol display means by stopping rotation of the reels according to the internal winning combination determined by the internal winning combination determination means; and determining whether to shift to the advantageous state. transition determining means (eg, main control circuit 90), when the transition determining means determines to shift to the advantageous state, the game state is shifted to the advantageous state, and when a first end condition is satisfied during the advantageous state, the advantageous state control means (eg, main control circuit 90) ends the advantageous state; when the first condition is satisfied, the game state is shifted to the high probability state; a privilege granting means (e.g., main control circuit 90) that imparts a privilege (e.g., transition to EP) to the player, and among the plurality of roles, a specific role (e.g., "three-choice promotion letter") that can stop and display a first symbol combination (e.g., a symbol combination associated with abbreviated "strong chance replay") or a second symbol combination (e.g., symbol combination associated with abbreviated "diagonal replay") is included according to the mode of the stop operation detected by the stop operation detection means; During the advantageous state and the high-probability state, as notification modes for notifying the player of the manner of the stop operation, when the specific combination is determined as the internal winning combination, a first notification mode (for example, during navigation is high) is notified of the manner of the stop operation necessary to stop and display the first symbol combination, and when the specific combination is determined as the internal winning combination, the second notification mode is to notify the manner of the stop operation necessary to stop and display the second symbol combination. (e.g., non-navigation high-probability medium), and has at least a special RT state (e.g., RT5 state) in which the probability that a special replay (e.g., "F_7 replay A", "F_7 replay B", "F_BAR replay") is determined as an internal winning combination is higher than other RT states as a plurality of RT states with different probabilities that the replay related to the replay is determined as an internal winning combination, and the second condition is met during the second notification mode (e.g., the number of navigation high-precision games is increased). When given), the notification mode is switched from the second notification mode to the first notification mode, and when a third condition is satisfied during the first notification mode (for example, when the number of high-probability navigation games becomes 0), a notification mode control means for switching the notification mode from the first notification mode to the second notification mode, and a plurality of advantageous state modes with different probabilities of satisfying the second condition in the first game when the game state shifts to the advantageous state (for example, rank in ART state and lottery state). Advantageous state mode determination means (e.g., main control circuit 90) for determining one advantageous state mode to be used for the current advantageous state from among the above; RT transition means (e.g., main control circuit 90) for shifting the RT state to a special RT state when the first symbol combination is stopped and displayed on the symbol display means as the reels stop rotating; The first notification mode can be maintained even in the high-probability state that resumes in the second notification mode (for example, the navigation high accuracy can be carried over to the continuous CZ), the privilege granting means grants the privilege to the player in response to the first symbol combination being stopped and displayed during the advantageous state, and the transition determining means, in the high-probability state, when the specific winning combination is determined as an internal winning combination during the first reporting mode, the specific winning combination is internally won during the second reporting mode. The gaming machine is characterized in that it decides to shift to the advantageous state with a higher probability than when it is decided as a winning combination, and when the special replay is decided as an internal winning combination in the first game in which the game state shifts to the advantageous state, the advantageous state mode deciding means decides the advantageous state mode with a high probability of satisfying the second condition as the one advantageous state mode (for example, the rank is greatly promoted by promotion lottery during rank decision ART).

上記構成の本発明の第52~第54の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することことができる。 According to the fifty-second to fifty-fourth gaming machines of the present invention configured as described above, it is possible to provide a gaming machine capable of suppressing a decline in interest in games.

[第55~第57の遊技機]
AT(ART)機として、ATに当籤する期待度が高いATの高確率当籤ゾーン(以下、「チャンスゾーン」と呼ぶ)を設けた遊技機が知られており、例えば、特開2017-051798号公報には、チャンスゾーンとしてATに当籤する期待度が異なる複数のチャンスゾーンを設け、チャンスゾーン中に黒BARが揃うとAT(疑似ボーナス)を付与する遊技機が記載されている。このような遊技機によれば、期待度が異なるチャンスゾーンを設けることで多様な遊技性を実現することができる。
[55th to 57th game machines]
As an AT (ART) machine, there is known a gaming machine provided with an AT high probability winning zone (hereinafter referred to as "chance zone") in which the expectation of winning the AT is high. For example, Japanese Patent Application Laid-Open No. 2017-051798 describes a gaming machine that provides a plurality of chance zones with different expectations of winning the AT as a chance zone, and gives an AT (pseudo bonus) when black BARs are aligned in the chance zone. According to such a gaming machine, by providing chance zones with different expectations, it is possible to realize a variety of game characteristics.

しかしながら、上述の遊技機では、チャンスゾーンの種別が一度決まると、当該チャンスゾーンが終了するまでチャンスゾーンの種別が変わらないため、チャンスゾーン中の遊技が単調になってしまうおそれがあった。 However, in the gaming machine described above, once the type of chance zone is determined, the type of chance zone does not change until the end of the chance zone.

本発明は、上記第26の課題を解決するためになされたものであり、本発明の第26の目的は、特典付与の期待が高い状態中の遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-sixth problem, and the twenty-sixth object of the present invention is to provide a gaming machine capable of suppressing a decline in interest in a game during a state in which there is a high expectation of awarding a privilege.

上記第26の課題を解決するために、本発明では、以下のような構成の第55の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-fifth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段(例えば、主制御回路90、メインRAM103)と、第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、を備え、前記権利管理手段は、前記第2の条件が満たされた際に記憶している前記権利が所定数未満である場合、記憶する前記権利が前記所定数になるように、前記権利の記憶数を加算することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of giving a privilege (e.g., ART state) to the player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of giving a privilege to the player is higher than in the first high-probability state, wherein a plurality of reels (e.g., reels 3L, 3C, 3R) displaying a plurality of symbols; Symbol display means (e.g., reel display window 4) for displaying a part of a plurality of symbols displayed on the reels; start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; stop operation detecting means (for example, main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation detecting means detects the stop operation. Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping the variation of the symbols displayed on the pattern display means; grant determination means (e.g., main control circuit 90) for determining whether or not to grant the privilege to the player; privilege granting means (eg, main control circuit 90) for granting the privilege when the grant determination means determines to grant the privilege; A right management means (e.g., main control circuit 90, main RAM 103) that erases one right when the privilege is granted; a first high-probability state control means (e.g., main control circuit 90) that shifts the game state to the first high-probability state when the first condition is met (e.g., the ART state ends) and ends the first high-probability state when the remaining game period in the first high-probability state reaches a threshold; When the lottery is won), the game state is shifted from the first high probability state to the second high probability state, and when the remaining game period in the second high probability state reaches a threshold value, the second high probability state control means (for example, the main control circuit 90) for ending the second high probability state; a period setting means (for example, a main control circuit 90) for setting a period, wherein, when the number of rights stored is less than a predetermined number when the second condition is satisfied, the rights management means adds the number of rights stored so that the number of rights to be stored reaches the predetermined number.

また、前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 The period setting means may clear the remaining game period of the first high-probability state before transition when the remaining game period of the first high-probability state before transition is set as the remaining game period of the second high-probability state.

上記第26の課題を解決するために、本発明では、以下のような構成の第56の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-sixth gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、前記第1高確率状態又は前記第2高確率状態の残り遊技期間を管理する期間管理手段(例えば、主制御回路90)と、第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、前記第1高確率状態又は前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記期間管理手段が管理する前記遊技期間を所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備えることを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of giving a privilege (e.g., ART state) to the player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of giving a privilege to the player is higher than in the first high-probability state, wherein a plurality of reels (e.g., reels 3L, 3C, 3R) displaying a plurality of symbols; Symbol display means (e.g., reel display window 4) for displaying a part of a plurality of symbols displayed on the reels; start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; stop operation detecting means (for example, main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation detecting means detects the stop operation. Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping the fluctuation of the symbols displayed on the pattern display means; grant determination means (e.g., main control circuit 90) for determining whether or not to grant the privilege to the player; privilege granting means (e.g., main control circuit 90) for granting the privilege when the grant determination means determines to grant the privilege; a first high-probability state control means (e.g., main control circuit 90) for shifting the game state to the first high-probability state when a first condition is satisfied (for example, when the ART state ends), and ending the first high-probability state when the remaining game period managed by the period management means during the first high-probability state reaches a threshold; Second high-probability state control means (e.g., main control circuit 90) for shifting the game state to a high-probability state and ending the second high-probability state when the remaining game period managed by the period management means reaches a threshold during the second high-probability state, and high-probability state addition means (e.g., main control circuit 90) for adding a predetermined period to the gaming period managed by the period management means when the privilege granting means grants the privilege during the first high-probability state or the second high-probability state. A gaming machine characterized by comprising:

上記第26の課題を解決するために、本発明では、以下のような構成の第57の遊技機を提供する。 In order to solve the twenty-sixth problem, the present invention provides a fifty-seventh gaming machine having the following configuration.

通常状態(例えば、通常状態)と、前記通常状態よりも遊技者に対して特典(例えば、ART状態)を付与すると決定する確率が高い第1高確率状態(例えば、CZ(ART後))と、前記第1高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第2高確率状態(例えば、特殊CZ)と、を有する遊技機であって、複数の図柄が表示された複数のリール(例えば、リール3L,3C,3R)と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段(例えば、リール表示窓4)と、遊技者による開始操作を検出する開始操作検出手段(例えば、主制御回路90、スタートスイッチ79)と、前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段(例えば、主制御回路90、ステッピングモータ)と、前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段(例えば、主制御回路90)と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段(例えば、主制御回路90、ストップスイッチ基板80)と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段(例えば、主制御回路90、ステッピングモータ)と、遊技者に対して前記特典を付与するか否かを決定する付与決定手段(例えば、主制御回路90)と、前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段(例えば、主制御回路90)と、第1の条件を満たすと(例えば、ART状態が終了すると)、前記第1高確率状態に遊技状態を移行し、前記第1高確率状態の残り遊技期間が閾値に達すると、前記第1高確率状態を終了する第1高確率状態制御手段(例えば、主制御回路90)と、第2の条件を満たすと(例えば、ランク決めART中の抽籤に当籤すると)、前記第1高確率状態から前記第2高確率状態に遊技状態を移行し、前記第2高確率状態の残り遊技期間が閾値に達すると、前記第2高確率状態を終了する第2高確率状態制御手段(例えば、主制御回路90)と、前記第2高確率状態制御手段が前記第2高確率状態に遊技状態を移行させると、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間としてセットする期間設定手段(例えば、主制御回路90)と、前記第1高確率状態中に前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算するとともに、前記第2高確率状態中に前記特典付与手段が前記特典を付与すると、前記第2高確率状態の残り遊技期間として前記所定期間を加算する高確率状態加算手段(例えば、主制御回路90)と、を備え、前記特典付与手段は、前記第2高確率状態の残り遊技期間が前記閾値に達すると、前記特典を付与し、前記高確率状態加算手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、前記第1高確率状態の残り遊技期間として所定期間を加算し、前記第1高確率状態制御手段は、前記第2高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、当該特典の付与が行われた後に、前記第1高確率状態に遊技状態を移行することを特徴とする遊技機。 A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of giving a privilege (e.g., ART state) to the player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of giving a privilege to the player is higher than in the first high-probability state, wherein a plurality of reels (e.g., reels 3L, 3C, 3R) displaying a plurality of symbols; Symbol display means (e.g., reel display window 4) for displaying a part of a plurality of symbols displayed on the reels; start operation detection means (e.g., main control circuit 90, start switch 79) for detecting a start operation by the player; symbol variation means (e.g., main control circuit 90, stepping motor) for varying the symbols by rotating the reels in response to detection of the start operation by the start operation detection means; stop operation detecting means (for example, main control circuit 90, stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel; and the internal winning combination determined by the internal winning combination determining means and the timing at which the stop operation detecting means detects the stop operation. Reel stop control means (e.g., main control circuit 90, stepping motor) for stopping fluctuations in patterns displayed on pattern display means (e.g., main control circuit 90, stepping motor); grant determination means (e.g., main control circuit 90) for determining whether or not to grant the privilege to a player; privilege granting means (e.g., main control circuit 90) for granting the privilege when the grant determination means determines to grant the privilege; a first high-probability state control means (e.g., main control circuit 90) for terminating the first high-probability state when the remaining game period in the first high-probability state reaches a threshold; and a second high-probability state for terminating the second high-probability state when the remaining game period in the second high-probability state reaches a threshold. Control means (e.g., main control circuit 90); period setting means (e.g., main control circuit 90) for setting a remaining game period of said first high probability state before transition as a remaining game period of said second high probability state when said second high probability state control means shifts the game state to said second high probability state; high probability state addition means (e.g., main control circuit 90) for adding the predetermined period as the remaining game period of the second high probability state when the privilege granting means grants the privilege, wherein the privilege granting means grants the privilege when the remaining game period of the second high probability state reaches the threshold value, and the high probability state adding means adds the privilege when the privilege granting means grants the privilege in response to the remaining game period of the second high probability state reaching the threshold value, the first high probability state. A gaming machine characterized in that a predetermined period is added as the remaining game period of the state, and the first high-probability state control means shifts the game state to the first high-probability state after the award of the privilege is granted by the privilege granting means in response to the remaining game period of the second high-probability state reaching the threshold value.

前記期間設定手段は、移行前の前記第1高確率状態の残り遊技期間を前記第2高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第1高確率状態の残り遊技期間をクリアすることとしてもよい。 The period setting means may clear the remaining game period of the first high-probability state before transition when the remaining game period of the first high-probability state before transition is set as the remaining game period of the remaining game period of the second high-probability state.

上記構成の本発明の第55~第57の遊技機によれば、特典付与の期待が高い状態中の遊技の興趣の低下を抑制することができる。 According to the fifty-fifth to fifty-seventh gaming machines of the present invention configured as described above, it is possible to suppress a decline in interest in games during a state in which the expectation of awarding of benefits is high.

1…パチスロ、3L,3C,3R…リール、4…リール表示窓、6…情報表示器、11…表示装置、17L,17C,17R…ストップボタン、18…サブ表示装置、71…主制御基板、72…副制御基板、90…主制御回路、91…マイクロプロセッサ、101…メインCPU、102…メインROM、103…メインRAM、107…演算回路、114…第1シリアル通信回路、115…第2シリアル通信回路、200…副制御回路、201…サブCPU201、301…第1インターフェースボード、302…第2インターフェースボード DESCRIPTION OF SYMBOLS 1 Pachislot 3L, 3C, 3R Reel 4 Reel display window 6 Information display 11 Display device 17L, 17C, 17R Stop button 18 Sub display device 71 Main control board 72 Sub control board 90 Main control circuit 91 Microprocessor 101 Main CPU 102 Main ROM 103 Main RAM 107 Arithmetic circuit 114 First serial communication Circuit 115... Second serial communication circuit 200... Sub control circuit 201... Sub CPU 201, 301... First interface board 302... Second interface board

Claims (1)

遊技動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、
停止操作の態様を報知する停止操作報知手段と、
を備え、
前記演算処理手段は、
内部当籤役を決定する内部当籤役決定手段と、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時に格納されたデータにより前記第2記憶手段内の上位側のアドレスを指定可能な1バイトの拡張レジスタと、
前記内部当籤役決定手段により決定された前記内部当籤役に応じたナビデータを決定するナビデータ決定手段と、
を有し、
前記内部当籤役を記憶する内部当籤役格納領域及び前記ナビデータを記憶するナビデータ格納領域は、前記第2記憶手段に含まれ、
前記ナビデータ決定手段は、
前記拡張レジスタを使用する所定の命令を使用して、前記内部当籤役格納領域から前記内部当籤役を取得し、
前記内部当籤役に基づいて、前記ナビデータを決定し、決定した前記ナビデータを前記所定の命令を使用して、前記ナビデータ格納領域に記憶し、
前記演算処理手段は、前記所定の命令を使用して前記ナビデータ格納領域から前記ナビデータを取得し、取得した前記ナビデータに基づき、前記停止操作報知手段により前記停止操作の態様を報知するための報知データを生成し、
前記演算処理手段は、一定の周期で処理を行う定周期処理手段を有し、
前記演算処理手段により、前記所定の命令を使用して前記ナビデータ格納領域から前記ナビデータを取得する処理、及び、取得した前記ナビデータに基づき、前記報知データを生成する処理は、前記定周期処理手段により実行可能である
ことを特徴とする遊技機。
Arithmetic processing means for performing arithmetic processing for controlling game operations;
a first storage means storing information necessary for execution of the arithmetic processing by the arithmetic processing means;
a second storage means for storing information necessary for execution of the arithmetic processing by the arithmetic processing means;
a stop operation notification means for notifying the mode of the stop operation;
with
The arithmetic processing means is
internal winning combination determination means for determining an internal winning combination;
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a 1-byte extension register capable of designating a higher-order address in the second storage means by data stored when the arithmetic processing is executed by the arithmetic processing means;
navigation data determining means for determining navigation data corresponding to the internal winning combination determined by the internal winning combination determining means;
has
an internal winning combination storage area for storing the internal winning combination and a navigation data storage area for storing the navigation data are included in the second storage means,
The navigation data determination means is
obtaining the internal winning combination from the internal winning combination storage area using a predetermined instruction using the extension register;
determining the navigation data based on the internal winning combination, storing the determined navigation data in the navigation data storage area using the predetermined command;
The arithmetic processing means obtains the navigation data from the navigation data storage area using the predetermined command, and based on the obtained navigation data, the stop operation notification means generates notification data for notifying the state of the stop operation,
The arithmetic processing means has a periodic processing means for performing processing at a constant period,
A game machine characterized in that a process of acquiring the navigation data from the navigation data storage area using the predetermined command and a process of generating the notification data based on the acquired navigation data by the arithmetic processing means can be executed by the periodic processing means.
JP2022147611A 2017-05-16 2022-09-16 game machine Active JP7313739B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022147611A JP7313739B2 (en) 2017-05-16 2022-09-16 game machine
JP2023110383A JP2023118863A (en) 2021-04-26 2023-07-05 game machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017097735A JP2018191941A (en) 2017-05-16 2017-05-16 Game machine
JP2021073854A JP7161661B2 (en) 2017-05-16 2021-04-26 game machine
JP2022147611A JP7313739B2 (en) 2017-05-16 2022-09-16 game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021073854A Division JP7161661B2 (en) 2017-05-16 2021-04-26 game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023110383A Division JP2023118863A (en) 2021-04-26 2023-07-05 game machine

Publications (2)

Publication Number Publication Date
JP2022171830A JP2022171830A (en) 2022-11-11
JP7313739B2 true JP7313739B2 (en) 2023-07-25

Family

ID=87852560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022147611A Active JP7313739B2 (en) 2017-05-16 2022-09-16 game machine

Country Status (1)

Country Link
JP (1) JP7313739B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014180325A (en) 2013-03-18 2014-09-29 Sankyo Co Ltd Game machine, game board, and game frame
JP2016047395A (en) 2015-12-07 2016-04-07 株式会社大都技研 Game machine
JP2016202703A (en) 2015-04-24 2016-12-08 京楽産業.株式会社 Game machine
JP2017035158A (en) 2015-08-07 2017-02-16 サミー株式会社 Slot machine
JP2017047081A (en) 2015-09-04 2017-03-09 山佐株式会社 Game machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014180325A (en) 2013-03-18 2014-09-29 Sankyo Co Ltd Game machine, game board, and game frame
JP2016202703A (en) 2015-04-24 2016-12-08 京楽産業.株式会社 Game machine
JP2017035158A (en) 2015-08-07 2017-02-16 サミー株式会社 Slot machine
JP2017047081A (en) 2015-09-04 2017-03-09 山佐株式会社 Game machine
JP2016047395A (en) 2015-12-07 2016-04-07 株式会社大都技研 Game machine

Also Published As

Publication number Publication date
JP2022171830A (en) 2022-11-11

Similar Documents

Publication Publication Date Title
JP7161661B2 (en) game machine
JP2022136309A (en) game machine
JP2022136255A (en) game machine
JP2023026688A (en) game machine
JP2022132504A (en) game machine
JP7161660B2 (en) game machine
JP7325141B2 (en) game machine
JP2023053216A (en) game machine
JP7179380B2 (en) game machine
JP2022136256A (en) game machine
JP2022136257A (en) game machine
JP7185334B2 (en) game machine
JP2022132503A (en) game machine
JP7185333B2 (en) game machine
JP2022132505A (en) game machine
JP7313739B2 (en) game machine
JP7313738B2 (en) game machine
JP7162809B2 (en) game machine
JP7190204B2 (en) game machine
JP7325142B2 (en) game machine
JP7162810B2 (en) game machine
JP7291980B2 (en) game machine
JP7162811B2 (en) game machine
JP7161662B2 (en) game machine
JP7291981B2 (en) game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7313739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150