以下、本開示の実施形態について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。
[第1実施形態]
[撮像素子の構成]
図1に示される撮像素子1は、例えば、搬送方向に沿って搬送される対象物のX線画像を取得するためのX線画像取得装置において用いられる固体撮像素子である。X線画像取得装置では、例えば、対象物を透過したX線をシンチレータによってシンチレーション光に変換し、当該シンチレーション光を撮像素子1によって検出することで、対象物のX線画像を取得する。この際、取得画像におけるS/N比の向上のために、撮像素子1を用いたTDI(Time Delay Integration)動作が行われる。TDI動作については後述する。
図1に示されるように、撮像素子1は、画素ユニット2と、回路部3と、デコーダ4と、を備えている。画素ユニット2、回路部3及びデコーダ4は、1つのチップ上に形成されており、互いに一体化されている。画素ユニット2は、光電変換を行うN個(Nは2以上の整数)の画素部11を各々が含むM個(Mは2以上の整数)の画素アレイ12を有している。各画素部11は、平面視において例えば矩形状に形成されている。N個の画素部11は、第1方向X1に沿って一列に、互いに隣接するように並べられている。M個の画素アレイ12は、第1方向X1に直交する第2方向X2に沿って、互いに隣接するように並べられている。M個の画素アレイ12のA番目(Aは1以上N以下の任意の整数)の画素部11は、第2方向X2に沿って並んでいる。すなわち、画素ユニット2においては、N×M個の画素部11が、マトリクス状に配列されている。
上述したようにX線画像取得装置において用いられる場合、撮像素子1は、第1方向X1が対象物の搬送方向と一致するように配置される。Nは、8以上の整数であってもよく、16以上の整数であってもよい。Nが大きいほど、TDI動作によりS/N比を向上することができる。以下、Nが4である場合を例に挙げて説明するが、Nが他の値であっても同様である。
各画素部11は、例えばシンチレーション光を検出可能な受光素子により構成されている。受光素子は、この例ではシリコンからなるフォトダイオードであるが、InGaAs又はCdTe等の化合物半導体からなるフォトダイオードであってもよい。受光素子は、この例では、PN接合部が表面に露出した表面型のフォトダイオードであるが、PN接合部が内部に埋め込まれた埋め込み型のフォトダイオードであってもよい。
回路部3は、M個の画素アレイ12に対応して設けられたM個の回路ユニット5を備えている。この例では、M個の回路ユニット5は、M個の画素アレイ12にそれぞれ電気的に接続されている。具体的には、M個の画素アレイ12の各々のN個の画素部11と、M個の回路ユニット5とが、N×M本の配線6により電気的に接続されている。すなわち、1つの画素アレイ12のN個の画素部11は、対応する回路ユニット5にN本の配線6により電気的に接続されている。各配線6は、例えば、画素部11上を通るように、第1方向X1に沿って直線状に延在している。
図2に示されるように、各回路ユニット5は、アンプアレイ30と、スイッチアレイ(スイッチ回路、スイッチ部)40と、メモリアレイ50と、ADC(Analog-to-Digital converter)アレイ60と、を有している。以下、1つの回路ユニット5、及び当該回路ユニット5に対応する画素アレイ12の構成及び動作を説明するが、他の回路ユニット5及び画素アレイ12の構成及び動作も同様である。また、画素アレイ12が有する4つの画素部11を、回路ユニット5から遠い順に、画素部PD1,PD2,PD3,PD4とも記す。
図3に示されるように、アンプアレイ30は、N個(この例では4個)のチャージアンプ31を含んでいる。各チャージアンプ31は、オペアンプ32と、容量部33と、リセットスイッチ34と、を有している。容量部33は、フィードバック容量であり、オペアンプ32の反転入力端子32aと出力端子32cとの間に接続されている。容量部33には、画素部11から出力された電荷信号が蓄積される。オペアンプ32の非反転入力端子32bは、基準電圧Vrefに接続されている。リセットスイッチ34は、反転入力端子32aと出力端子32cとの間に、容量部33と並列に接続されている。リセットスイッチ34は、リセット信号RS_Aに従ってオンオフされ、容量部33に蓄積された電荷をリセットする。
4個のチャージアンプ31には、対応する画素アレイ12の4個の画素部11がそれぞれ接続されている。より具体的には、画素部11からの電荷信号は、オペアンプ32の反転入力端子32aに入力される。チャージアンプ31は、対応する画素アレイ12の画素部11から出力された電荷信号を電圧信号に変換する。以下、画素部PD1,PD2,PD3,PD4からの信号を受けるチャージアンプ31をそれぞれチャージアンプCA1,CA2,CA3,CA4とも記す。チャージアンプ31からの電圧信号は、後述するスイッチユニットSU1~SU4に出力端子32cを介して出力される。
図4に示されるように、スイッチアレイ40は、N個(この例では4個)のスイッチユニット41を含んでいる。各スイッチユニット41は、4個のチャージアンプ31にそれぞれ接続された4個のスイッチ42a,42b,42c,42dを含んでいる。スイッチユニット41からの出力信号は、後述するメモリユニットMR1~MR4に出力される。スイッチアレイ40は、スイッチ42a~42dのオンオフに従ってチャージアンプCA1~CA4とメモリユニットMR1~MR4との間の接続状態が切り替わるように構成されている。
より具体的には、各スイッチユニット41において、スイッチ42aは、切替信号SW1に従ってオンオフされ、スイッチ42bは、切替信号SW2に従ってオンオフされ、スイッチ42cは、切替信号SW3に従ってオンオフされ、スイッチ42dは、切替信号SW4に従ってオンオフされる。メモリユニットMR1,MR2,MR3,MR4に接続されたスイッチユニット41をそれぞれスイッチユニットSU1,SU2,SU3,SU4とする。図4には、スイッチユニットSU1,SU2,SU3,SU4の出力ノードSU1_OUT,SU2_OUT,SU3_OUT,SU4_OUTが示されている。
切替信号SW1がオンであり切替信号SW2~SW4がオフである場合にはチャージアンプCA1,CA4,CA3,CA2がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。切替信号SW2がオンであり切替信号SW1,SW3,SW4がオフである場合にはチャージアンプCA2,CA1,CA4,CA3がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。切替信号SW3がオンであり切替信号SW1,SW2,SW4がオフである場合にはチャージアンプCA3,CA2,CA1,CA4がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。切替信号SW4がオンであり切替信号SW1~SW3がオフである場合にはチャージアンプCA4,CA3,CA2,CA1がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。
図5に示されるように、メモリアレイ50は、N個(この例では4個)のメモリユニット51を含んでいる。なお、メモリアレイ50は、T個(TはN以上の整数)のメモリユニット51を含んでいてもよい。各メモリユニット51は、容量52N,52Sと、スイッチ53N,53S,54N,54Sと、リセットスイッチ55と、を有している。容量52Nは、チャージアンプ31からの電圧信号における基準電圧(Nレベル)を保持し、容量52Sは、チャージアンプ31からの電圧信号における信号電圧(Sレベル)を保持する。信号電圧と基準電圧との差分が実効的な信号となる。
スイッチ53N,53Sは、容量52N,52SとスイッチユニットSU1~SU4との間の接続状態の切り替えに用いられ、スイッチ54N,54Sは、容量52N,52Sと後述するA/D変換器AD1~AD4との間の接続状態の切り替えに用いられる。スイッチ53N,53Sは切替信号SETN1,SETS1に従ってオンオフされ、スイッチ54N,54Sは切替信号SETN2,SETS2に従ってオンオフされる。
リセットスイッチ55は、リセット信号RS_Mに従ってオンオフされる。リセットスイッチ55がオンされると、リセット電圧VRSが供給され、A/D変換器AD1~AD4の入力端子の電圧がリセットされる。メモリアレイ50は、チャージアンプ31からの電圧信号が容量52N,52Sに保持される順番がSレベル、Nレベルの順であるのに対し、ADCアレイ60によるAD変換の順番がNレベル、Sレベルの順であるため、信号の転送順序を入れ替えるために設けられている。以下、スイッチユニットSU1,SU2,SU3,SU4(A/D変換器AD1,AD2,AD3,AD4)に接続されたメモリユニット51をそれぞれメモリユニットMR1,MR2,MR3,MR4とも記す。図5には、メモリユニットMR1,MR2,MR3,MR4の出力ノードMR1_OUT,MR2_OUT,MR3_OUT,MR4_OUTが示されている。
図6に示されるように、ADCアレイ60は、N個(この例では4個)のA/D変換器(加算部)61を含んでいる。なお、ADCアレイ60は、T個(TはN以上の整数)のA/D変換器61を含んでいてもよい。この例では、各A/D変換器61は、シングルスロープ型に構成されており、コンパレータ62と、ビット数がB(Bは1以上の整数)であるカウンタ63と、B個のラッチスイッチ64と、B個の容量65と、を有している。コンパレータ62は、メモリユニット51からの出力信号とランプ波VRAMPとを比較する。カウンタ63は、コンパレータ62からの出力信号に応じたカウント値をBビットで出力する。ラッチスイッチ64は、カウンタ63から出力されたカウンタ値をラッチする。容量65は、カウンタ63から出力されたカウント値をラッチスイッチ64のオンオフに応じて保持する。カウンタ63は、クロックパルスCLKに基づいて動作する。ラッチスイッチ64は、ラッチ信号LSに従って動作する。
A/D変換器61では、メモリユニットMR1~MR4からの出力信号(画素部PD1~PD4からの電荷信号、チャージアンプCA1~CA4からの電圧信号)に応じてコンパレータ62の出力が変化し、当該変化に応じてカウンタ63がカウントを行うことで、電圧信号をデジタル値に変換するA/D変換が行われる。
メモリユニットMR1,MR2,MR3,MR4に接続されたA/D変換器61をそれぞれA/D変換器AD1,AD2,AD3,AD4とすると、A/D変換器AD1,AD2,AD3,AD4のカウンタ63には、別個のリセット信号RS_C1,RS_C2,RS_C3,RS_C4が入力される。これにより、A/D変換器AD1~AD4のカウンタ63のリセットを独立して行うことが可能となっている。
各A/D変換器61において、カウンタ63は、受け付けた電圧信号に応じたカウントを行い、そのカウント値を保持する。カウンタ63において行われるカウントは、カウントアップ又はカウントダウンのいずれであってもよい。また、カウンタ63は、当該カウンタ63に先に保持されているカウント値を基準として、次に入力された電圧信号に応じたカウントを行い、そのカウント値を保持する。すなわち、各カウンタ63は、電圧信号が入力される度に逐次カウントを行い、入力されたすべての電圧信号に応じたカウント値を保持する(加算処理)。
B個の容量65は、対応するカウンタ63におけるカウント値の保持状態(加算状態)に応じた電圧信号(加算信号)を保持する。すなわち、各容量65における電圧信号の保持・非保持は、対応するカウンタ63に保持されているカウント値に応じて決定される。これにより、B個の容量65における電圧信号の保持状態を読み出すことで、カウンタ63において保持されているカウント値に応じたデジタル信号を得ることができる。このように、A/D変換器61では、コンパレータ62及びカウンタ63が、チャージアンプCA1~CA4のいずれか1つから出力された電圧信号の加算処理を行う加算処理部として機能し、B個の容量65が、加算処理部の加算状態に応じた加算信号を保持する保持部として機能する。カウンタ63に保持されているカウント値は、リセット信号RS_C1~C4の入力によりリセットされる。容量65における電圧信号の保持状態の読み出しタイミングは、デコーダ4により制御される。
再び図1を参照して、M個の回路ユニット5は、対応する画素アレイ12と第1方向X1において隣り合うように(向かい合うように)配置されている。各回路ユニット5は、第2方向X2に並ぶN個の配置領域Rを有している。配置領域Rの各々には、上述したチャージアンプ31、メモリユニット51及びA/D変換器61が1つずつ配置されている。第2方向X2における各配置領域Rの幅は、第2方向X2における画素部11の幅の1/N以下となっている。すなわち、第2方向X2において、N個の配置領域Rを合わせた領域の幅は、画素部11の幅以下となっている。
[TDI動作]
図7~図9を参照しつつ、撮像素子1を用いたTDI動作について説明する。図7のタイミングチャートでは、上から順に、リセット信号RS_A、チャージアンプCA1~CA4からの電圧信号、切替信号SW1~SW4、切替信号SETN1,SETS1,SETN2,SETS2及びリセット信号RS_Mの時間変化、並びにA/D変換器AD1~AD4の動作状態が示されている。A/D変換器AD1~AD4の動作状態において、「A/D Convert:CA1」は、チャージアンプCA1からの電圧信号のA/D変換が行われていることを意味し、同様に、「A/D Convert:CA2~CA4」は、チャージアンプCA2~CA4からの電圧信号のA/D変換が行われていることを意味する。「H」は、信号が保持されていることを意味し、「0」は信号がリセットされることを意味する。チャージアンプCA1~CA4からの電圧信号の波形は一例である。これらの点は後述する図17,18,23,24,29,30についても同様である。図8のタイミングチャートでは、上から順に、A/D変換器AD1~AD4の動作状態、並びに、ラッチ信号LS、リセット信号RS_C1~C4、読出信号D1~D4の時間変化が示されている。読出信号D1~D4は、容量65における電圧保持状態の読み出しタイミングを制御するためにデコーダ4から出力される信号である。読出信号D1,D2,D3,D4がオンとなった場合に、それぞれ、A/D変換器AD1,AD2,AD3,AD4の容量65の電圧保持状態が読み出され、デジタル値(デジタル信号)に変換される(図2)。
図7~図9に示されるように、時刻T1,T2の間の期間においては、切替信号SW1がオンとされると共に切替信号SW2~SW4がオフとされ、チャージアンプCA1,CA4,CA3,CA2がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。そして、チャージアンプCA4,CA3,CA2,CA1からの電圧信号(画素部PD4,PD3,PD2,PD1から出力される電荷信号に対応する電圧信号)が入力されると、それぞれA/D変換器AD1,AD2,AD3,AD4においてカウントが行われてカウント値が保持される。時刻T2において読出信号D1がオンとなり、A/D変換器AD1の容量65に保持された電圧状態が読み出され、デジタル値に変換される。この読み出しの前にリセット信号RS_C1が入力され、A/D変換器AD1のカウンタ63がリセットされる。
時刻T2,T3の間の期間においては、切替信号SW2がオンとされると共に切替信号SW1,SW3,SW4がオフとされ、チャージアンプCA2,CA1,CA4,CA3がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。そして、チャージアンプCA1,CA4,CA3,CA2からの電圧信号(画素部PD1,PD4,PD3,PD2から出力される電荷信号に対応する電圧信号)が入力され、それぞれA/D変換器AD1,AD2,AD3,AD4においてカウントが行われてカウント値が保持される。時刻T3において読出信号D2がオンとなり、A/D変換器AD2の容量65に保持された電圧状態が読み出され、デジタル値に変換される。この読み出しの前にリセット信号RS_C2が入力され、A/D変換器AD2のカウンタ63がリセットされる。
時刻T2,T3の間の期間においては、前の期間である時刻T1,T2の間の期間においてメモリユニット51の容量52N,52Sに保持されたチャージアンプ31からの電圧信号が、切替信号SETN1,SETS1,SETN2,SETS2のオンオフにより、A/D変換器AD1~AD4に転送される。そのため、時刻T2,T3の間の期間においては、A/D変換器AD1,AD2,AD3,AD4は、前の期間である時刻T1,T2の間の期間においてメモリユニットMR1,MR2,MR3,MR4に接続されていたチャージアンプCA1,CA4,CA3,CA2からの電圧信号に応じたカウントを行い、A/D変換する。この点は他の期間についても同様である。
時刻T3,T4の間の期間においては、切替信号SW3がオンとされると共に切替信号SW1,SW2,SW4がオフとされ、チャージアンプCA3,CA2,CA1,CA4がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。そして、チャージアンプCA2,CA1,CA4,CA3からの電圧信号(画素部PD2,PD1,PD4,PD3から出力される電荷信号に対応する電圧信号)が入力され、それぞれA/D変換器AD1,AD2,AD3,AD4においてカウントが行われる。時刻T4において読出信号D3がオンとなり、A/D変換器AD3の容量65に保持された電圧状態が読み出され、デジタル値に変換される。この読み出しの前にリセット信号RS_C3が入力され、A/D変換器AD3のカウンタ63がリセットされる。
時刻T4,T5の間の期間においては、切替信号SW4がオンとされると共に切替信号SW1~SW3がオフとされ、チャージアンプCA4,CA3,CA2,CA1がメモリユニットMR1,MR2,MR3,MR4にそれぞれ接続される。そして、チャージアンプCA3,CA2,CA1,CA4からの電圧信号(画素部PD3,PD2,PD1,PD4から出力される電荷信号に対応する電圧信号)が入力され、それぞれA/D変換器AD1,AD2,AD3,AD4においてカウントが行われる。時刻T5において読出信号D4がオンとなり、A/D変換器AD4の容量65に保持された電圧状態が読み出され、デジタル値に変換される。この読み出しの前にリセット信号RS_C4が入力され、A/D変換器AD4のカウンタ63がリセットされる。時刻T5,T6の間、時刻T6,T7の間、時刻T7,T8の間、時刻T8,T9の間の期間の動作は、それぞれ、時刻T1,T2の間、時刻T2,T3の間、時刻T3,T4の間、時刻T4,T5の間の期間の動作と同様である。
以上の動作により、N個の画素部11からの出力信号がTDI的に加算される。上記の例では、A/D変換器AD1~AD4におけるカウンタ63のリセットタイミングを1フレームずつずらすことで、連続したTDI的な加算処理が実現されている。1フレームは、時刻T1,T2の間の期間の長さに対応する。この加算処理では、画素部PD1~PD4から出力される電荷信号に対応する電圧信号が保持されるA/D変換器AD1~AD4の容量65(保持部)が、第1方向X1に沿っての画素部PD1~PD4の並び順に従って切り替わる。換言すれば、スイッチアレイ40は、そのように切り替わるように、チャージアンプCA1~CA4とA/D変換器AD1~AD4の容量65との間の接続状態を切り替える。
図10及び図11は、TDI動作による加算処理を説明するための図である。図10及び図11では、搬送方向(第1方向X1)に沿って搬送される対象物OJからの光(電磁波)が撮像素子1により検出される例が示されている。搬送方向に沿っての位置に応じて対象物OJを領域a~jに分けると、図10及び図11に示されるように、TDI動作により、対象物OJにおける同一領域を透過した光が検出されることにより画素部PD1~PD4から出力される電荷信号に対応する信号が、同一のA/D変換器AD1~AD4に入力される。例えば、領域aからの光が検出されることに基づく信号は、A/D変換器AD1に入力される。そして、4フレーム分の信号に相当するカウント値に応じた電圧信号(4a)が容量65において保持され、当該電圧信号(4a)が時刻T6においてA/D変換器AD1からデジタル値として読み出される。このようにNフレーム分の信号に相当するカウント値を取得することで、取得画像におけるS/N比を向上することができる。TDI動作においては、スイッチアレイ40がチャージアンプCA1~CA4とA/D変換器AD1~AD4との間の接続状態を切り替えるタイミングが、第1方向X1に沿っての対象物OJの搬送(例えば搬送速度)と同期される。
[作用及び効果]
撮像素子1では、M個の回路ユニット5の各々が、N個のチャージアンプ31と、N個のA/D変換器61と、スイッチアレイ40(スイッチ回路)と、を有している。そして、各回路ユニット5において、画素部11から出力される電荷信号に対応する電圧信号(加算信号)が保持されるA/D変換器61の容量65(保持部)が、第1方向X1に沿ってのN個の画素部11の並び順に従って切り替わるように、チャージアンプ31とA/D変換器61の容量65との間の接続状態が切り替えられ、これによりTDI動作が実現される。このようなA/D変換器61を用いた加算処理によってTDI動作を実現することで、例えば単に信号をデジタル加算するためのメモリを回路ユニット5に設ける場合と比べて、回路規模の増大を抑制することができる。また、例えば信号を撮像素子1の外部に出力して外部でデジタル加算処理を行う場合と比べて、出力信号量を低減することができる。更に、撮像素子1では、画素部11から出力された電荷信号がチャージアンプ31により電圧信号に変換され、当該電圧信号がA/D変換器61において加算処理される。これにより、画素部11からの電荷信号の転送におけるロスを低減することができ、効率的なTDI動作を実現することができる。よって、撮像素子1によれば、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。
図12及び図13を参照しつつ、画素部11からの電荷信号の転送におけるロスの低減について説明する。図12は、比較例における電荷転送を説明するための回路図であり、図13は、実施形態における電荷転送を説明するための回路図である。図12に示される比較例では、画素部からの信号電荷Q1が、スイッチSWをオンすることにより積分容量C2に転送される。この場合、画素部側の容量(フォトダイオードの容量等)をC1とすると、ノード2の電圧V2は、完全に転送されればQ1/C2となるところが、実際にはQ1/(C1+C2)となってしまう。その後、スイッチSWをオフしても、積分容量C2に転送される電荷はQ1×C2/(C1+C2)となり、電荷転送が不十分となる(容量分割)。
一方、図13に示されるように、画素部11にチャージアンプ31が接続されている場合、画素部11からの信号電荷QによってはノードAの電位は変化せず、オペアンプ32の仮想接地の効果により、ノードAの電位は基準電圧Vrefと同電位となり続ける。ノードAの電位が変化しないことから、信号電荷Qの全部が容量部33に蓄積され、チャージアンプ31からの出力電圧はQ/Cfとなり、電荷信号の転送におけるロスを低減することができる。なお、Cfは容量部33の容量である。
各A/D変換器61が、シングルスロープ型に構成されている。これにより、簡易な構成で効率的なTDI動作を実現することができる。
スイッチアレイ40が、チャージアンプ31とA/D変換器61のコンパレータ62(加算処理部)との間に接続されている。これにより、簡易な構成で効率的なTDI動作を実現することができる。
第2方向X2における各配置領域Rの幅が、第2方向X2における画素部11の幅の1/N以下となっている。これにより、回路ユニット5を効率的に配置することができ、回路規模の増大を一層抑制することができる。
各画素部11が、表面型のフォトダイオードを含んでいる。これにより、画素部11を大面積化することができる。
Nが8以上の整数である。このように画素の数が多い場合には、回路規模の増大や出力信号量の増加が問題となりやすいが、撮像素子1では、そのような場合でも、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。
[変形例]
撮像素子1は、図14に示される第1変形例のように構成されてもよい。上記実施形態では撮像素子1の全体が1つのチップ上に形成されていたが、第1変形例では、画素ユニット2と、回路部3及びデコーダ4とが別チップに形成されており、互いに分離されている。使用時には、画素ユニット2が回路部3(アンプアレイ30)に電気的に接続される。このような第1変形例によっても、上記第1実施形態と同様に、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。
撮像素子1は、図15~図18に示される第2変形例のように構成されてもよい。第2変形例では、各画素部11の受光素子が、埋め込み型のフォトダイオードにより構成されている。各画素部11は、受光素子に加えて画素アンプ13を有している。画素アンプ13は、容量14と、トランジスタ15,16と、ソースフォロワアンプ17と、を有している。容量14は、例えばフローティングディフュージョンであり、半導体基板に形成された蓄積領域である。受光素子の信号電荷は容量14に全て転送され、電圧に変換される。トランジスタ15は、例えばMOSトランジスタであり、受光素子からの信号の容量14への転送を制御する。トランジスタ16は、例えばMOSトランジスタであり、容量14のリセットを制御する。ソースフォロワアンプ17は、容量14からの電圧信号を増幅して出力する。ソースフォロワアンプ17は、カップリング容量18を介してチャージアンプ31に接続されている。ソースフォロワアンプ17からの出力信号は、カップリング容量18で電荷に変換され、チャージアンプ31において電荷から電圧に再度変換される。図15において、Vrは容量14のリセット電圧であり、Vb1はバイアス電圧であり、Vb2は基準電圧であり、TRANは転送信号であり、RS_Pは容量14のリセット信号である。
第2変形例では、図16に示されるように、メモリユニット51は、1つの容量52及び1つのスイッチ53を有している。第2変形例では、チャージアンプ31からの電圧信号が容量52に保持される順番がNレベル、Sレベルの順であり、ADCアレイ60によるAD変換の順番と同一であるため、容量52及びスイッチ53の対が1つのみ設けられている。スイッチ53は、切替信号SETに従ってオンオフされる。
図17及び図18は、第2変形例の撮像素子1の動作を示すタイミングチャートである。第2変形例においても、画素部PD1~PD4から出力される電荷信号に対応する電圧信号が保持されるA/D変換器AD1~AD4の容量65(保持部)が、第1方向X1に沿っての画素部PD1~PD4の並び順に従って切り替わるように、スイッチアレイ40が、チャージアンプCA1~CA4とA/D変換器AD1~AD4の容量65との間の接続状態を切り替える。
このような第2変形例によっても、上記第1実施形態と同様に、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。また、各画素部11が埋め込み型のフォトダイオードを含んでいるため、高感度化及び低ノイズ化を図ることができる。
撮像素子1は、図19~図27に示される第3変形例のように構成されてもよい。第3変形例では、各画素部11の受光素子は、表面型のフォトダイオードにより構成されている。図19に示されるように、各回路ユニット5は、スイッチアレイ(スイッチ回路)40Aと、アンプアレイ30Aと、メモリアレイ50Aと、を有している。
図20に示されるように、スイッチアレイ40Aは、画素部11とアンプアレイ30Aとの間に接続されている点を除いて、上記第1実施形態のスイッチアレイ40と同様に構成されている。スイッチアレイ40Aは、スイッチ42a~42dのオンオフに従って画素部PD1~PD4とチャージアンプCA1~CA4(加算部)の容量部33との間の接続状態が切り替わるように構成されている。
図21に示されるように、アンプアレイ30Aは、スイッチユニットSU1~SU4とメモリユニットMR1~MR4との間に接続されている。チャージアンプCA1,CA2,CA3,CA4のリセットスイッチ34には、別個のリセット信号RS_A1,RS_AC2,RS_A3,RS_A4が入力される。これにより、チャージアンプCA1~CAの容量部33のリセットを独立して行うことが可能となっている。アンプアレイ30Aは、これらの点を除いて、上記第1実施形態のアンプアレイ30と同様に構成されている。
図22に示されるように、メモリアレイ50Aには、チャージアンプCA1~CA4からの電圧信号が入力される。メモリユニットMR1~MR4からの出力信号は、例えば差動アンプ等を用いて読み出される。メモリユニットMR1において、スイッチ53N,53Sは切替信号SETN1,SETS1に従ってオンオフされ、スイッチ54N,54Sは読出信号D1に従ってオンオフされる。メモリユニットMR2において、スイッチ53N,53Sは切替信号SETN2,SETS2に従ってオンオフされ、スイッチ54N,54Sは読出信号D2に従ってオンオフされる。メモリユニットMR3において、スイッチ53N,53Sは切替信号SETN3,SETS3に従ってオンオフされ、スイッチ54N,54Sは読出信号D3に従ってオンオフされる。メモリユニットMR4において、スイッチ53N,53Sは切替信号SETN4,SETS4に従ってオンオフされ、スイッチ54N,54Sは読出信号D4に従ってオンオフされる。メモリアレイ50Aはリセットスイッチ55を有しておらず、上述した差動アンプのリセット時に併せてリセットされる。メモリアレイ50Aは、これらの点を除いて、上記第1実施形態のメモリアレイ50と同様に構成されている。
第3変形例においても、M個の回路ユニット5は、対応する画素アレイ12と第1方向X1において隣り合うように配置されており、各回路ユニット5は、第2方向X2に並ぶN個の配置領域Rを有している。なお、各回路ユニット5は、T個(TはN以上の整数)の配置領域Rを有していてもよい。第3変形例では、各配置領域Rには、チャージアンプ31及びメモリユニット51が1つずつ配置されている。第2方向X2における各配置領域Rの幅は、第2方向X2における画素部11の幅の1/N以下となっている。
図23~図25は、第3変形例の撮像素子1の動作を示すタイミングチャートであり、図26及び図27は、第3変形例のTDI動作による加算処理を説明するための図である。第3変形例では、画素部PD1~PD4から出力される電荷信号が蓄積されるチャージアンプCA1~CA4の容量部33が、第1方向X1に沿っての画素部PD1~PD4の並び順に従って切り替わる。
すなわち、図23及び図24に示されるように各部が動作することにより、図25に示されるように、時刻T1,T2の間の期間においては、画素部PD1,PD4,PD3,PD2から出力される電荷信号が、それぞれチャージアンプCA1,CA2,CA3,CA4の容量部33に蓄積される。時刻T2において、チャージアンプCA2の容量部33に蓄積されている電荷信号が読み出される。時刻T2,T3の間の期間においては、画素部PD2,PD1,PD4,PD3から出力される電荷信号が、それぞれチャージアンプCA1,CA2,CA3,CA4の容量部33に蓄積される。時刻T3において、チャージアンプCA3の容量部33に蓄積されている電荷信号が読み出される。時刻T3,T4の間の期間においては、画素部PD3,PD2,PD1,PD4から出力される電荷信号が、それぞれチャージアンプCA1,CA2,CA3,CA4の容量部33に蓄積される。時刻T4において、チャージアンプCA4の容量部33に蓄積されている電荷信号が読み出される。時刻T4,T5の間の期間においては、画素部PD4,PD3,PD2,PD1から出力される電荷信号が、それぞれチャージアンプCA1,CA2,CA3,CA4の容量部33に蓄積される。時刻T5において、チャージアンプCA1の容量部33に蓄積されている電荷信号が読み出される。
図26及び図27に示されるように、第3変形例のTDI動作では、対象物OJにおける同一領域を透過した光が検出されることにより画素部PD1~PD4から出力される電荷信号が、同一のチャージアンプCA1~CA4においてアナログ値として加算(蓄積)される。例えば、領域aからの光が検出されることに基づく信号は、チャージアンプCA1において加算される。そして、4フレーム分の信号が加算されて得られた電荷信号(4a)が、時刻T5においてチャージアンプCA1から読み出される。
このような第3変形例によっても、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。すなわち、第3変形例の撮像素子1では、M個の回路ユニット5の各々が、N個のチャージアンプ31と、スイッチアレイ40A(スイッチ回路)と、を有している。そして、各回路ユニット5において、画素部11から出力される電荷信号が蓄積される(電荷(アナログ値)として加算される)チャージアンプ31の容量部33が、第1方向X1に沿ってのN個の画素部11の並び順に従って切り替わるように、画素部11とチャージアンプ31との間の接続状態が切り替えられ、これによりTDI動作が実現される。このようなチャージアンプ31を用いたアナログ加算処理によってTDI動作を実現することで、例えば単に信号をデジタル的に加算するためのメモリを回路ユニット5に設ける場合と比べて、回路規模の増大を抑制することができる。また、例えば信号を撮像素子1の外部に出力して外部でデジタル加算処理を行う場合と比べて、出力信号量を低減することができる。更に、撮像素子1では、画素部11から出力された電荷信号がチャージアンプ31の容量部33に蓄積されてアナログ加算され、チャージアンプ31により電圧信号に変換される。これにより、画素部11からの電荷信号の転送におけるロスを低減することができ、効率的なTDI動作を実現することができる。よって、第3変形例の撮像素子1によっても、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。
また、第2方向X2における各配置領域Rの幅が、第2方向X2における画素部11の幅の1/N以下となっているため、回路ユニット5を効率的に配置することができ、回路規模の増大を一層抑制することができる。なお、第3変形例において、メモリアレイ50に代えて、1つのメモリユニット51のみを有するメモリ部が設けられ、デコーダ4に代えてシフトレジスタが設けられてもよい。この場合でも、TDI動作を実現することができる。ただし、第3変形例のようにN個のメモリユニット51を有するメモリアレイ50を用いてデコーダ4で読出しを行うことで、フレームの加算数を変更することが可能となる。
第4変形例として、上記第3変形例において、各画素部11の受光素子が埋め込み型のフォトダイオードにより構成されてもよい。第4変形例では、図28に示されるように、上記第2変形例と同様に、各画素部11は、受光素子に加えて画素アンプ13を有している。各画素部11は、カップリング容量18を介してスイッチユニット41に接続されている。カップリング容量18とスイッチユニット41との間には、リセット信号RS_Sに従ってオンオフされるスイッチ19が設けられている。受光素子で発生した電荷信号は、ソースフォロワアンプ17により電圧信号に変換される。当該電圧信号は、カップリング容量18を介することにより電荷信号に変換される。図28には、画素部11からの出力としてPD1,PD2,PD3,PD4が示されている。第4変形例の撮像素子1は、図29及び図30に示されるタイミングチャートに従って動作する。このような第4変形例によっても、上記第3変形例と同様に、回路規模の増大を抑制すると共に出力信号量を低減しつつ、効率的なTDI動作を実現することができる。
本開示は、上記第1実施形態及び変形例に限られない。例えば、画素部11は、光電変換を行うものであればよく、可視光に限らず、赤外線やX線を検出するものであってもよい。上記第1実施形態において、A/D変換器61は、シングルスロープ型に限られない。A/D変換器61は、入力された電圧信号をデジタル値に変換し、当該デジタル値を逐次加算するものであってもよい。上記第1実施形態において、スイッチアレイ40は、A/D変換器61のコンパレータ62とカウンタ63との間に接続されていてもよい。この場合でも、スイッチアレイ40により、チャージアンプCA1~CA4とA/D変換器AD1~AD4の容量65との間の接続状態を切り替えることができる。
上記第1実施形態では4フレーム分の信号に応じてカウントされて当該カウント値がデジタル値として読み出されたが、A/D変換器AD1~AD4のカウンタ63に入力されるリセット信号RS_C1~C4、及びデコーダ4からの読出信号D1~D4のタイミングを変更することで、フレームの加算数を変更することができる。第3変形例及び第4変形例についても、第1変形例と同様に、画素ユニット2と、回路部3及びデコーダ4とが別チップに形成されてもよい。
[第2実施形態]
図31に示されるX線画像取得システム100は、第1方向X1に沿って搬送される対象物OJのX線画像を取得するシステムである。X線画像取得システム100は、X線源101と、搬送部102と、X線画像取得装置110と、を備えている。X線画像取得装置110は、撮像素子120と、制御部130と、を備えている。
X線源101は、X線を出力する。X線源101の前方には、X線源101からのX線の照射範囲を規定するためのスリット部材103が配置されている。搬送部102は、例えばベルトコンベアであり、ベルトが回転することにより、ベルト上に載置された対象物OJを第1方向X1に沿って搬送する。搬送部102による搬送経路は、X線源101によるX線の照射範囲内を通るように設定されている。一例として、対象物OJは食品であり、X線画像取得システム100は、対象物OJ内への異物の混入の有無を検査するために用いられる。
図1及び図2に示されるように、撮像素子120は、画素ユニット2と、回路部3と、を備えている。また、図示は省略されているが、撮像素子120は、上述したデコーダ4を更に備えている。回路部3は、M個の画素アレイ12に対応して設けられたM個の回路ユニット5を備えている。各回路ユニット5は、アンプアレイ30と、スイッチアレイ(スイッチ部)40と、メモリアレイ50と、ADCアレイ60と、を有している。撮像素子120は、以下に述べる点を除いて、第1実施形態の撮像素子1と同様に構成されている。
撮像素子120では、第1方向X1における画素ユニット2と回路部3との間の部分である間隙部105の幅DSが、第1方向X1における画素部11の幅の2倍以上となっている。換言すれば、画素ユニット2とM個の回路ユニット5との間には、画素部11の幅の2倍以上の間隔が空けられている。間隔DSは、画素部11の幅の5倍以上であってもよい。間隔DSは、例えば2mm程度である。
X線画像取得装置110は、画素ユニット2の上方(画素ユニット2と搬送部102との間)に配置されたシンチレータ104を更に備えている。シンチレータ104は、対象物OJを透過したX線をシンチレーション光に変換する。撮像素子120の各画素部11は、シンチレータ104により変換されたシンチレーション光を受光して検出する。
X線画像取得装置110は、撮像素子120と搬送部102との間に配置された遮蔽部材106を更に備えている。遮蔽部材106は、例えば鉛により形成されてX線に対して不透過性(遮蔽性)を有する本体部106aを有している。本体部106aには、スリット(開口)106bが形成されている。遮蔽部材106は、画素ユニット2がスリット106bと向かい合い、M個の回路ユニット5が本体部106a(遮蔽部材106におけるスリット106b以外の部分)と向かい合うように、配置されている。これにより、X線源101から出力されて画素ユニット2へ向かうX線はスリット106bを通過し、X線源101から出力されて回路ユニット5へ向かうX線は遮蔽部材106によって遮蔽される。遮蔽部材106は、撮像素子120における間隙部105を覆っていてもよい。すなわち、間隙部105は、遮蔽部材106の本体部106aと向かい合っていてもよい。
撮像素子120では、M個の画素アレイ12の各々のN個の画素部11と、M個の回路ユニット5とが、N×M本の配線6により電気的に接続されている。各配線6は、画素部11上を通るように、第1方向X1に沿って直線状に延在している。各配線6は、回路ユニット5から画素部11まで直線状に延在する本体部6aと、本体部6aと画素部11との間の接続箇所CPから回路ユニット5とは反対側(図32中中の左側)に直線状に延在する延在部6bと、を有している。この例では、延在部6bは、本体部6aから電気的に分離されている。すなわち、本体部6aにより、画素部11と回路ユニット5とが互いに電気的に接続されている。
制御部130は、例えば、プロセッサ(CPU)と、記録媒体であるRAM及びROMとを含むコンピュータによって構成されている。制御部130は、X線源101、搬送部102及び撮像素子120に電気的に接続されており、X線源101、搬送部102及び撮像素子120の動作を制御する。なお、X線源101、搬送部102及び撮像素子120を制御する制御部は別個に設けられていてもよい。
[TDI動作]
図33及び図34を参照しつつ、X線画像取得システム100におけるTDI動作について説明する。このTDI動作は、制御部130が各部を制御することにより実現される。以下、Nが8である場合を例に挙げて説明するが、Nが他の値であっても同様である。1つの画素アレイ12に備えられた8個の画素部11を、第1方向X1における並び順に従ってそれぞれ画素部PD1~PD8とし、画素部PD1,PD2,PD3,PD4,PD5,PD6,PD7,PD8からの電荷信号に対応する電圧信号をデジタル値に変換するA/D変換器61を、それぞれ加算部AN1,AN2,AN3,AN4,AN5,AN6,AN7,AN8とする。
このTDI動作においても、上記第1実施形態と同様に、画素部PD1~PD8から出力される出力信号(電荷信号)に対応する電気信号(電圧信号)に応じたカウントを行う加算部AN1~AN8が、第1方向X1に沿っての画素部PD1~PD8の並び順に従って切り替わるように、スイッチアレイ40が、チャージアンプ31とA/D変換器61との間(画素部PD1~PD8と加算部AN1~AN8との間)の接続状態を切り替える。これにより、対象物OJにおける同一領域を透過した光が検出されることにより画素部PD1~PD8から出力される出力信号(電荷信号)に対応する電気信号(電圧信号)が、同一の加算部AN1~AN8において加算される。
例えば、図34に示されるように、時刻T2,T3の間の期間においては、画素部PD1からの出力信号に対応する電気信号が、加算部AN1において加算される。時刻T3,T4の間の期間においては、画素部PD1,PD2からの出力信号に対応する電気信号が、それぞれ加算部AN2,AN1において加算される。時刻T4,T5の間の期間においては、画素部PD1,PD2,PD3からの出力信号に対応する電気信号が、それぞれ加算部AN3,AN2,AN1において加算される。時刻T5,T6の間の期間においては、画素部PD1,PD2,PD3,PD4からの出力信号に対応する電気信号が、それぞれ加算部AN4,AN3,AN2,AN1において加算される。以降の時刻においても加算処理が順次行われ、時刻T10において、8フレーム分の信号が加算されて得られた電圧信号(8a)が加算部AN1から読み出され、デジタル値に変換される。このように、この例では、8フレーム分の信号が加算されて取得される。X線画像取得装置110から出力されるデータは、デジタル値に変換されたデジタル信号自体であってもよいし(加算演算)、当該デジタル値を加算したフレーム数で除した平均値であってもよい(平均演算)。演算方法は加算演算及び平均演算から選択可能となっていてもよい。
このTDI動作においては、スイッチアレイ40が画素部PD1~PD8と加算部AN1~AN8との間の接続状態を切り替えるタイミングが、第1方向X1に沿っての対象物OJの搬送(例えば搬送速度)と同期される。例えば、対象物OJの搬送と同期した周期的なライン信号を制御部130が生成してもよい。この場合、制御部130は、当該ライン信号に基づいてスイッチアレイ40による切替タイミングを制御し、撮像素子120にTDI動作を行わせる。或いは、制御部130以外の要素により生成される外部からの同期信号を制御部130が受信してもよい。この場合、制御部130は、当該同期信号に基づいてスイッチアレイ40による切替タイミングを制御し、撮像素子120にTDI動作を行わせる。そのような同期信号は、例えば搬送部102に設けられたエンコーダにより生成され得る。搬送速度は、例えば10m/min~60m/min程度である。
[作用及び効果]
X線画像取得装置110では、M個の回路ユニット5の各々が、N個のA/D変換器61(加算部)と、スイッチアレイ40(スイッチ部)と、を有している。そして、各回路ユニット5において、対象物OJにおける同一領域を透過したX線が検出されることにより画素部11から出力される出力信号(電荷信号)に対応する電気信号(電圧信号)が同一のA/D変換器61において加算されるように、第1方向X1に沿っての対象物OJの搬送と同期して、N個の画素部11とN個のA/D変換器61との間の接続状態が切り替えられ、これによりTDI動作が実現される。このように回路ユニット5における加算処理によってTDI動作を実現することで、上述した記憶手段における加算演算の速度の問題を回避することができ、画素部11の数が増加した場合でもTDI動作を実現することができる。また、上述した記憶手段のようなメモリを省略することができ、構成を簡易化することができる。更に、X線画像取得装置110では、スイッチアレイ40を用いて画素部11とA/D変換器61との間の接続状態を切り替えることで、TDI動作が実現される。これにより、例えば単に信号をデジタル加算するためのメモリを回路ユニット5に設ける場合と比べて、回路規模を縮小することができる。よって、X線画像取得装置110によれば、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。また、TDI動作により信号を加算して取得することで、取得画像におけるS/N比を向上することができる。このようなTDI動作は、X線の漏洩量の低減やX線源101の長寿命化のためにX線源101が低出力化された場合に特に有効となる。X線源101が低出力化されると信号量が低下してS/N比が低下し得るためである。また、撮像素子120内で加算処理を行うため、外部との接続のための配線の本数を削減することができ、その結果、小画素多列化を実現することが可能となる。また、上述した記憶手段におけるデジタル加算演算の場合、データの記録、演算及び消去を繰り返し行い続けなければならず、コンピュータに大きな負荷がかかるのに対し、X線画像取得装置110では、スイッチアレイ40による切替により加算部においてデータ蓄積を行うため、コンピュータ(制御部130)にかかる負荷を低減することができる。なお、上述したとおり、ADCアレイ60は、T個(TはN以上の整数)のA/D変換器61を含んでいてもよい。すなわち、各回路ユニット5は、T個のA/D変換器61(加算部)を有していてもよい。この場合でも、上記実施形態と同様にTDI動作を行うことができる。
N個の画素部11が、シンチレータ104により変換されたシンチレーション光を受光する。これにより、X線をシンチレーション光に変換して検出することができる。
加算部がA/D変換器61によって構成されている。これにより、A/D変換器61を用いてTDI動作を実現することができる。
画素ユニット2とM個の回路ユニット5との間には、画素部11の幅の2倍以上の間隔DSが空けられている。これにより、画素ユニット2と比べてX線に対する耐久性が低い回路ユニット5へのX線の入射を抑制することができる。
画素ユニット2が、遮蔽部材106のスリット106bと向かい合っており、M個の回路ユニット5が、遮蔽部材106の本体部106a(遮蔽部材106におけるスリット106b以外の部分)と向かい合っている。これにより、画素ユニット2へのX線の入射を許容しつつ、回路ユニット5へのX線の入射を抑制することができる。
N×M本の配線6の各々が、N個の画素部11上を通るように延在している。これにより、第2方向X2に並ぶM個の画素アレイ12間にN本の配線6が集約されず、不感部の局在的な発生を回避することができる。
N×M本の配線6の各々が、回路ユニット5から画素部11まで延在する本体部6aと、本体部6aと画素部11との間の接続箇所CPから回路ユニット5とは反対側に延在する延在部6bと、を有し、延在部6bが本体部6aから電気的に分離されている。これにより、N個の画素部11の開口率を均一化することができると共に、延在部に起因する寄生容量の発生を抑制することができる。
Nが8以上の整数である。X線画像取得装置110によれば、このように画素部11の数が多い場合でも、TDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。
[変形例]
第5変形例として、X線画像取得装置110は、加算フレーム数(加算処理を行う画素部11の数)の切替機能を有していてもよい。図33及び図34に示される例では8フレーム(全フレーム)分の信号が加算して取得されたが、すなわち加算フレーム数が8であったが、加算フレーム数は1~Nの中から選択可能となっていてもよい。より具体的には、制御部130が、第1方向X1に並ぶL個の画素部11からの出力信号に対応する電気信号がA/D変換器61において加算された後に、A/D変換器61によりデジタル信号に変換されて読み出されるように、各回路ユニット5を制御してもよい。Lの値は、1以上N以下の整数の中から選択され得る。Lの値として0が設定可能となっていてもよい。すなわち、X線画像取得装置110は、加算処理を行わないモードを有していてもよい。
図35は、加算フレーム数の切替時のTDI動作を説明するための図である。図35には、Lが4である場合の例が示されている。図35中の「*」は、任意の状態であってよいことを示している。すなわち、「*」の場合、リセット状態となっていてもよいし、加算部AN1~AN8と接続されていなくてもよい。或いは、加算部AN1~AN8に接続されていてもよく、例えば信号を読み出し済みである場合、その後は任意の状態であってもよい。この点は後述する図38,39,46においても同様である。
図35に示されるように、時刻T5,T6の間の期間においては、画素部PD1,PD2,PD3,PD4からの出力信号に対応する電気信号が、それぞれ加算部AN4,AN3,AN2,AN1において加算される。時刻T6,T7の間の期間においては、画素部PD1,PD2,PD3,PD4からの出力信号に対応する電気信号が、それぞれ加算部AN5,AN4,AN3,AN2において加算され、画素部PD5はリセット状態となっている。時刻T7,T8の間の期間においては、画素部PD1,PD2,PD3,PD4からの出力信号に対応する電気信号が、それぞれ加算部AN6,AN5,AN4,AN3において加算され、画素部PD5,PD6はリセット状態となっている。時刻T6において、4フレーム分の信号が加算されて得られた電圧信号(4a)が加算部AN1から読み出され、デジタル値に変換される。このように、この例では、4フレーム分の信号が加算され、デジタル値として取得される。
このような第5変形例によっても、上記第2実施形態と同様に、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。また、加算処理を行う画素部11の数を、例えばX線の漏洩量や対象物の厚さ等に応じて選択することが可能となる。
この点について図36及び図37を参照しつつ説明する。図36(a)及び図36(b)に示されるように、対象物OJへのX線の照射は、X線の漏洩を抑制するために、遮蔽ボックス140内で行われることがある。X線の照射範囲が広くなるほど、遮蔽ボックス140からX線が漏洩し易くなり、遮蔽ボックス140による遮蔽性を高める必要がある。図36(b)では、図36(a)と比べてX線の照射範囲が広く、X線の漏洩量が多くなっている。ここで、加算フレーム数を増加させると、S/N比を向上することができる一方で、X線の照射範囲を広くする必要があり、X線の漏洩量が多くなってしまう。この点、第5変形例によれば、加算フレーム数の切替機能を有することで、S/N比の向上とX線の漏洩量との間のバランスを考慮して加算フレーム数を選択することが可能となる。
図37(a)及び図37(b)に示されるように、X線源101が点光源である場合、X線は搬送方向(第1方向X1)に広がりを持って対象物OJに照射される。図37(b)では、図37(a)と比べてX線の広がり範囲が広くなっている。対象物OJは厚さを有するため、X線の入射角度の違いにより斜視が生じ、例えば中央の画素部11と端の画素部11との間で対象物OJを通る位置が相違する。斜視が生じると、画像にボケが生じる可能性がある。このようなボケを抑制する必要がある場合には、加算フレーム数を減少させ、X線の照射範囲を狭くすることが有効である。このように、第5変形例によれば、対象物OJの厚さに応じて加算フレーム数を選択することが可能となる。
第6変形例として、X線画像取得装置110は、加算範囲(加算処理を行う画素部11の範囲)の切替機能を有していてもよい。より具体的には、制御部130が、第1方向X1におけるP番目からQ番目(P<Q)までの画素部11からの出力信号に対応する電気信号がA/D変換器61において加算された後に、A/D変換器61からデジタル値として読み出されるように、各回路ユニット5を制御してもよい。P及びQの値は、1以上N以下の整数の中から選択される。
図38及び図39は、加算範囲の切替時のTDI動作を説明するための図である。図38には、Pが3であり、Qが6である場合の例が示されている。図38中の「-」は、クリア状態であることを示している。この点は後述する図39,44においても同様である。
図38に示されるように、時刻T4,T5の間の期間においては、画素部PD3からの出力信号に対応する電気信号が加算部AN1において加算され、画素部PD1,PD2はリセット状態となっている。時刻T5,T6の間の期間においては、画素部PD3,PD4からの出力信号に対応する電気信号が、それぞれ加算部AN2,AN1において加算され、画素部PD1,PD2はリセット状態となっている。時刻T6,T7の間の期間においては、画素部PD3,PD4,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN3,AN2,AN1において加算され、画素部PD1,PD2はリセット状態となっている。時刻T7,T8の間の期間においては、画素部PD3,PD4,PD5,PD6からの出力信号に対応する電気信号が、それぞれ加算部AN4,AN3,AN2,AN1において加算され、画素部PD1,PD2はリセット状態となっている。時刻T8,T9の間の期間においては、画素部PD3,PD4,PD5,PD6からの出力信号に対応する電気信号が、それぞれ加算部AN5,AN4,AN3,AN2において加算され、画素部PD1,PD2,PD7はリセット状態となっている。時刻T8において、4フレーム分の信号が加算されて得られた電圧信号(4a)が加算部AN1からデジタル値として読み出される。
図39には、Pが5であり、Qが8である場合の例が示されている。図38に示されるように、時刻T6,T7の間の期間においては、画素部PD5からの出力信号に対応する電気信号が加算部AN1において加算され、画素部PD1~PD4はリセット状態となっている。時刻T7,T8の間の期間においては、画素部PD5,PD6からの出力信号に対応する電気信号が、それぞれ加算部AN2,AN1において加算され、画素部PD1~PD4はリセット状態となっている。時刻T8,T9の間の期間においては、画素部PD5,PD6,PD7からの出力信号に対応する電気信号が、それぞれ加算部AN3,AN2,AN1において加算され、画素部PD1~PD4はリセット状態となっている。時刻T10において、4フレーム分の信号が加算されて得られた電圧信号(4a)が加算部AN1からデジタル値として読み出される。
このような第6変形例によっても、上記第2実施形態と同様に、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。また、例えば、X線源101と画素ユニット2との間の位置関係のバラツキに対応することができる。
この点について図40を参照しつつ説明する。X線画像取得システム100に撮像素子120を組み込む際には、X線源101と撮像素子120(画素ユニット2)との間の位置関係にバラツキが生じ得る。図40(a)及び図40(b)には、当該位置関係が異なっている様子が示されている。当該位置関係が異なると、X線の照射範囲が異なってしまう。これに対し、第6変形例によれば、加算範囲を切り替えることで、X線源101と画素ユニット2との間の位置関係のバラツキに対応することができる。X線が照射されない画素部11からの信号をも加算するとノイズが増加してしまうが、第6変形例のX線画像取得装置110によれば、加算範囲の切替によりX線を受ける画素部11のみからの信号を加算するように調整を行うことができ、ノイズの増加を抑制することができる。
第7変形例として、X線画像取得装置110は、動作モードとして、通常モードに加えてデュアルモードを含んでいてもよい。この場合、例えば、図41に示されるように、X線画像取得装置110は、シンチレータ104として、画素部PD1~PD4の上方に配置されたシンチレータ104Aと、画素部PD5~PD8の上方に配置されたシンチレータ104Bと、を備えていてもよい。
シンチレータ104Aは、高エネルギー(第1エネルギー)のX線をシンチレーション光に変換し、シンチレータ104Bは、低エネルギー(第1エネルギーよりも低い第2エネルギー)のX線をシンチレーション光に変換する。シンチレータ104A,104Bは、例えば、異なる厚さを有していてもよいし、異なる材料により形成されていてもよい。画素部PD1~PD4は、第1方向X1において第1領域RG1に位置する画素部11であり、シンチレータ104Aからのシンチレーション光を検出する。画素部PD5~PD8は、第1方向X1において第1領域RG1に連続する第2領域RG2位置する画素部11であり、シンチレータ104Bからのシンチレーション光を検出する。画素部PD1~PD4からの出力信号に対応する電気信号は、加算部AN1~AN4(第1加算部)において加算され、画素部PD5~PD8からの出力信号に対応する電気信号は、加算部AN5~AN8(第2加算部)において加算される。この場合、X線画像取得装置110から出力される画像は、例えば、第1領域RG1及び第2領域RG2に対応した2つの領域に分離された形式となる。
デュアルモードでは、制御部130は、第1領域RG1に位置する画素部PD1~PD4からの出力信号に対応する電気信号が加算部AN1~AN4において加算された後に加算部AN1~AN4から電気信号が読み出されると共に、第2領域RG2に位置する画素部PD5~PD8からの出力信号に対応する電気信号が加算部AN5~AN8において加算された後に加算部AN5~AN8から電気信号が読み出されるように、M個の回路ユニットを制御する。これにより、第1領域RG1及び第2領域RG2の各々においてTDI動作を行うことができる。
図42及び図43は、デュアルモードにおけるTDI動作を説明するための図である。図43に示されるように、時刻T6,T7の間の期間においては、画素部PD1,PD2,PD3,PD4,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN1,AN4,AN3,AN2,AN5において加算される。時刻T7,T8の間の期間においては、画素部PD1,PD2,PD3,PD4,PD5,PD6からの出力信号に対応する電気信号が、それぞれ加算部AN2,AN1,AN4,AN3,AN6,AN5において加算される。時刻T8,T9の間の期間においては、画素部PD1,PD2,PD3,PD4,PD5,PD6,PD7からの出力信号に対応する電気信号が、それぞれ加算部AN3,AN2,AN1,AN4,AN7,AN6,AN5において加算される。時刻T10において、4フレーム分の信号が加算されて得られた電圧信号(4e,4a)が加算部AN1,AN5にてそれぞれデジタル値に変換されて読み出される。このように、この例では、第1領域RG1及び第2領域RG2の各々について、4フレーム分の信号が加算して取得される。
このような第7変形例によっても、上記第2実施形態と同様に、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。また、デュアルモードを実現することができ、一度の処理で複数のX線画像を取得することができる。デュアルモード(デュアルエナジー)には次の利点もある。通常のX線を用いた非破壊検査では、X線透過像の濃淡の差により材質・異物を検出する。しかし、実際の対象物は表面に凹凸がある複雑な形状を有していたり、内部において様々な物質が密集していることでX線の透過度が不均一となっていたりするため、濃淡だけでは異物の判別が困難となる場合がある。対して、デュアルモードでは、1つのX線源101を用いて高/低エネルギーの2つの画像の取得を同時に行うことできる。物質によりエネルギー強度に応じた吸収度合は異なることから、これらの2つの画像を演算処理することで、物質の弁別が可能となる。なお、上述した例のような横型の配置に限らず、画素ユニット2(画素部11)が上下に並べられた縦型の配置が採用されてもよい。この場合、例えば、上段の画素ユニット2が高エネルギーのX線に基づくシンチレーション光を検出し、下段の画素ユニット2が低エネルギーのX線に基づくシンチレーション光を検出する。このような構成によっても、デュアルモードを実現することができる。
図41の例では第1領域RG1と第2領域RG2とが連続していたが、第1領域RG1と第2領域RG2とは第1方向X1において並んでいればよく、第1領域RG1と第2領域RG2との間に隙間が空いていてもよい。この場合、第1領域RG1と第2領域RG2との間は空隙であってもよいし、遮蔽部材が配置されていてもよい。或いは、画素部PD1~PD3(第1領域に位置する画素部11)の上方にシンチレータ104Aが配置されると共に画素部PD6~PD8(第2領域に位置する画素部11)の上方にシンチレータ104Bが配置され、画素部PD4,PD5(第1領域と第2領域との間の領域に位置する画素部11)の上方には遮蔽部材が配置されるか又は隙間が形成されてもよい。画素部PD4,PD5の間には画素部11の幅よりも広い不感帯が設けられてもよい。この場合、信号の干渉を抑制することができる。
第7変形例において、加算部AN1~AN4(第1加算部)及び加算部AN5~AN8(第2加算部)は、図44に示されるように配置されていてもよい。この例では、第1方向X1において、加算部AN1~AN4が加算部AN5~AN8に対して位置する側(図44中の左側)を第1側とし、加算部AN5~AN8が加算部AN1~AN4に対して位置する側(図44中の右側)を第2側とすると、加算部AN1~AN4は、第1領域RG1に対して第1側に配置されており、加算部AN5~AN8は、第2領域RG2に対して第2側に配置されている。この場合、第1領域RG1に位置する画素部PD1~PD4と加算部AN1~AN4とを接続する配線、及び第2領域RG2に位置する画素部PD5~PD8と加算部AN4~AN8とを接続する配線の長さを低減することができる。
第8変形例として、X線画像取得装置110は、加算方向の反転機能を有していてもよい。加算方向の反転機能を有することで、例えば上記第2実施形態における搬送方向とは反対向きに対象物OJが搬送される場合に対応することができる。加算方向の反転時にも、対象物OJにおける同一領域を透過したX線が検出されることにより画素部PD1~PD8から出力される出力信号に対応する電気信号が同一の加算部AN1~AN8において加算されるように、第1方向X1に沿っての対象物OJの搬送と同期して、画素部PD1~PD8と加算部AN1~AN8との間の接続状態が切り替えられる。
図45及び図46は、加算方向の反転時のTDI動作を説明するための図である。図45及び図46の例では、8フレーム(全フレーム)分の信号が加算して取得される。時刻T2,T3の間の期間においては、画素部PD8からの出力信号に対応する電気信号が、加算部AN1において加算される。時刻T3,T4の間の期間においては、画素部PD8,PD7からの出力信号に対応する電気信号が、それぞれ加算部AN2,AN1において加算される。時刻T4,T5の間の期間においては、画素部PD8,PD7,PD6からの出力信号に対応する電気信号が、それぞれ加算部AN3,AN2,AN1において加算される。時刻T5,T6の間の期間においては、画素部PD8,PD7,PD6,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN4,AN3,AN2,AN1において加算される。以降の時刻においても加算処理が順次行われ、時刻T10において、8フレーム分の信号が加算されて得られた電圧信号(8j)が加算部AN1にてデジタル値に変換されて読み出される。
図47は、加算方向の反転時のTDI動作の別の例を説明するための図である。図47の例では、4フレーム分の信号が加算して取得される。時刻T5,T6の間の期間においては、画素部PD8,PD7,PD6,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN4,AN3,AN2,AN1において加算される。時刻T6,T7の間の期間においては、画素部PD8,PD7,PD6,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN5,AN4,AN3,AN2において加算され、画素部PD4はリセット状態となっている。時刻T7,T8の間の期間においては、画素部PD8,PD7,PD6,PD5からの出力信号に対応する電気信号が、それぞれ加算部AN6,AN5,AN4,AN3において加算され、画素部PD3,PD4はリセット状態となっている。時刻T6において、4フレーム分の信号が加算されて得られた電圧信号(4j)が加算部AN1にてデジタル値に変換されて読み出される。このように、この例では、4フレーム分の信号が加算して取得される。
第9変形例として、制御部130は、各画素部11の露光時間を対象物OJの搬送から独立して制御してもよい。図48は、露光時間の独立制御について説明するための図である。図48に示されるように、対象物OJの搬送との同期に用いられる外部からの同期信号には、ジッタ(揺らぎ)が含まれることがある。そのような同期信号に画素部11の露光時間を対応付けると、露光時間にバラツキが生じるおそれがある。対して、各画素部11(各フレーム)の露光時間を対象物OJの搬送から独立して制御することで、N個の画素部11の露光時間を均一化することができる。このような第9変形例によっても、上記第2実施形態と同様に、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。なお、露光時間は、専用の制御用信号、又はセンサ設定記憶装置への設定により制御され得る。
第10変形例として、X線画像取得装置110は、ラインディレイ機能を有していてもよい。図49は、ラインディレイ機能を説明するための図である。ラインディレイ機能がオンである場合、N個の画素部11の露光開始タイミングが、第1方向X1におけるN個の画素部11の並び順に従って、所定時間TS×U(Uは1以上の整数)ずつずらされる。図49にはUが1である場合が示されている。所定時間TSは、画素部11の露光時間(例えば100msec)よりも十分に短い時間に設定される。このような第10変形例によっても、上記第2実施形態と同様に、画素部11の数が増加した場合でもTDI動作を実現することができると共に、構成の簡易化及び回路規模の縮小を図ることができる。また、ラインディレイ機能を有することで、高さ方向における同期位置を変更することができる。
この点について図50を参照しつつ説明する。X線源101が点光源である場合、対象物OJの像は、拡大率L2/L1=C2/C1に応じて拡大投影される。C1はX線源101と対象物OJとの間の距離(FOD)であり、C2はX線源101と撮像素子120との間の距離(FDD)である。L1は距離C1に対応する搬送方向(第1方向X1)に沿っての長さであり、L2は距離C2に対応する搬送方向に沿っての長さである。撮像素子120に設定されるべき画像取得速度は、搬送速度と拡大率との積によって決まる。すなわち、厳密には、撮像素子120は或る1つの高さ位置にしか完全には速度同期及び加算同期していない。撮像素子120に設定されるべき画像取得速度は、搬送速度に加えて、同期したい高さ位置(拡大率)によって厳密には異なる。この差の調整をラインディレイ機能によって実現することができる。例えば、外部からの同期信号に基づいて制御されている場合、ラインレートを変更することはできないが、上記所定時間TSを変更することで同期位置を変更することができる。なお、ラインディレイ機能がオンである場合、後段のフレームほど露光開始タイミングが遅延し、通常時よりも像取得タイミングが遅れるため、対象物OJがより速く動く(移動距離が大きい)状態に同期しているといえる。速度が速い状態は、拡大率が高い状態を意味する。つまり、ラインディレイ量(所定時間TS×U)が大きいほど、同期高さ面が高くなる。
本開示は、上記実施形態及び変形例に限られない。例えば、上記第2実施形態又は第5~第10変形例において、撮像素子120は、上記第3変形例と同様に構成されてもよい。この場合、加算部AN1~AN8は、チャージアンプ31によって構成される。すなわち、上記第2実施形態では、画素部PD1~PD8から出力される出力信号(電荷信号)に対応する電気信号(電圧信号)が加算される加算部AN1~AN8がA/D変換器61であったが、加算部AN1~AN8は、チャージアンプ31であってもよい。この場合、チャージアンプ31は、画素部PD1~PD8から出力される出力信号(電荷信号)自体を容量部33において蓄積(加算)する。このように、加算部において加算される「画素部から出力される出力信号に対応する電気信号」は、出力信号自体であってもよい。加算部がチャージアンプ31である場合、信号が電荷状態で足し合わされるため、電荷の読み出し時に生じる読出しノイズが1度しか発生せず、読出しノイズを低減することができる。また、積分容量への接続の切替と最小限のA/D変換器で構成を実現することができるため、消費電力を低減することができる。また、シンチレータ104の中にはガラス転移点の制約から高温環境下に弱いものが存在し、多列化時の発熱量増加が課題となり得るが、加算部をチャージアンプ31により構成することで発熱量を低減することができ、そのような課題に対応することができる。加算部AN1~AN8は、回路ユニット5に設けられた積分容量であってもよい。この場合、回路ユニット5には、チャージアンプ31及びA/D変換器61が設けられなくてもよい。
上記第2実施形態では、各配線6の延在部6bが本体部6aから電気的に分離されていたが、各配線6の延在部6bは、例えば接続箇所CPにおいて本体部6aと電気的に接続されていてもよい。この場合、1つの回路ユニット5に接続されたN本の配線6の配線容量を均一化することができる。シンチレータ104は省略されてもよい。この場合、例えば、画素部11は、入射したX線を光に変換することなく直接電気信号に変換する直接変換型の検出器として構成される。
X線画像取得装置110は、加算演算や平均演算を行うことなく、画素部PD1~PD8から出力される電気信号をデジタル値に変換した信号を出力する非加算モードを有していてもよい。この場合、X線画像取得装置110から出力されるデータは、N×M画素の2次元画像となる。このようなX線画像取得装置110は、光源との軸合わせやラインディレイ機能のディレイの確認などに用いることができる。