JP7296390B2 - 電子デバイスの無欠性検査 - Google Patents

Description

本発明は電子デバイスの無欠性検査の分野に関する。

本発明は、より厳密には、電子デバイスの無欠性検査方法、この方法を実施することのできるこのような電子デバイス、およびこの方法を実施するこのような電子デバイスの使用を目的とする。以下では、電子デバイスは時として「デバイス」と省略して呼称されるものとする。

本発明のデバイスのようなものは、カードによる支払いシステムであり得るが、この例およびこの応用は他のものを排除するわけではない。「カードによる支払いシステム」とは、支払い端末と支払い用銀行チップカードの機能的組合せのことである。

公知のように、本発明のデバイスのようなものは、少なくとも以下のものを含む。
－ プロセッサ（一般に「マイクロプロセッサユニット」はＭＰＵと呼称される、
－ データを記憶し管理することができ、電子署名を確認するための公開鍵が中にロードされているセキュア素子（これは詳細にはチップカードであり得る）、
および
－ データ記憶手段（メモリなど）。

その上、記憶手段のコンテンツを予め認証して、この認証に役立った秘密鍵に対応する公開鍵によりこのコンテンツの無欠性を確認できるようにすることができる、ということも同様に知られている。本発明に関連して、この公開鍵は、セキュア素子のメモリ内にロードされる公開鍵であり得る。

本発明に関連して、「無欠性検査」とは、ＩＳＯ規格第７４９８－２号により示されている定義にしたがって、データが認可されていない形で修正または破壊されていないことの確認を意味する。

公知のように、ユーザの使用に供されるようになる前の段階、すなわち対象のデバイスの製造、または製品またはサービスの供給業者によるデバイスのパラメータ化のレベルであり得る段階において、その構成要素は、政府のまたは民間の特別認定機関によって認証され得る。

将来の展開段階においては、ユーザがデバイスをつねに高い信頼性で、すなわちその無欠性を保持することが保証された状態で使用できることが重要である。

これが本発明の目的である。

電子文書または情報の無欠性を保証しその作成者を確認することを可能にする電子署名が公知である。しかしながら、電子署名のメカニズムは、署名を提供したプログラムがその意図する実行対象を正確に実行することを単独で保証することができない。

銀行カードによる支払いシステムにおいては、銀行カード／認証サーバおよび支払い端末／認証サーバのチャレンジ－レスポンス方式の認証、ならびに支払い端末が、利用されているカードについてそれが所有するとみなされている秘密鍵を正に所有していることの検証が想定されている。しかしながら、ユーザは、自らが支払い端末を用いて実現するトランザクションと支払い端末によって現実に行われているトランザクションの間の同一性については知ることができず、したがって確信が全く無い。団体ＥＭＶＣｏ（登録商標）またはそれに類似する組織が提供する認定は、偽造のまたはクローン化された支払い端末の利用を妨げるものではない。

技術的現状は同様に、米国特許第６８３０８４０号明細書および米国特許第５７２１７８１号明細書によっても示されている。

米国特許第６８３９８４０号明細書は、メモリカードおよび端末が自己認証できるようにする方法において、メモリカードが接続されている端末によって全てのアルゴリズム計算が行なわれる方法について記載している。認証に関係するこれらのオペレーションは、次のトランザクションの始まりにおける認証を目的としていわゆるトランザクションの開始前およびこのトランザクションの終了後に行なわれる。

米国特許第５７２１７８１号明細書は、携帯型情報デバイスと端末の間、デバイスに一意的なデバイスに関連する認定書を記憶する携帯型情報デバイスと端末のタイプに関する情報を含む端末に一意的な端末に関連する認定書を記憶する端末との間のトランザクションを認証するための方法について記載している。該方法は、デバイスに関連するおよび端末に関連する認定書をトランザクション中に携帯型情報デバイスと端末との間で交換するステップ、交換されたデバイスおよび端末に関連する認定書を用いて携帯型情報デバイスおよび端末を相互に認証し合うステップ、携帯型情報デバイス上で、端末から受信された端末に関連する認定書内に含まれた端末タイプの情報に基づいて端末についてのセキュリティレベルを決定するステップであって、このセキュリティレベルが、トランザクション中に行なわれるトランザクションの値に関連する制限の値を有しているステップ、および決定されたセキュリティレベルに関連する値の制限に、トランザクションの値を制限するステップというステップを含む。

米国特許出願公開第２００２／０２３０３２号明細書は、電子システムを用いて金融トランザクションを行なうことを可能にする方法において、金融トランザクション用端末についての無欠性測定基準を得るために電子セキュリティデバイスを用いて電子トランザクション端末に質問すること、無欠性測定基準に基づいてトランザクション端末が信頼できる端末であるか否かを決定すること、トランザクション端末が信頼できる端末として識別された場合にトランザクション端末内に金融トランザクションデータを入力することを可能にすること、からなる方法に関する。米国特許出願公開第２００２／０２３０３２号明細書は、同様に、電子金融端末、電子金融トランザクション端末についての無欠性測定基準を得る目的で電子金融トランザクション端末に質問するための質問手段、無欠性測定基準に基づいてトランザクション端末が信頼できる端末であるか否かを決定するための決定手段、トランザクション端末が信頼できる端末として識別された場合にトランザクション端末内に金融トランザクションデータを入力することを認可するための手段を有する電子セキュリティデバイスを含む、金融トランザクションシステムにも関する。米国特許出願公開第２００２／０２３０３２号明細書中に記載の方法およびシステムは、トランザクション端末のメモリ全体がセキュア素子によるハッシュ化の対象になることを想定していない。ところが、１つの認定書および１つのチェックサムしかハッシュ化の対象にしないということは、それらが偽造されたものである可能性を暗示する。米国特許出願公開第２００２／０２３０３２号明細書に記載の方法およびシステムは、無欠性測定基準に応じてセキュア素子の機能性レベルを調整することを可能にしない。

米国特許第９１７７１５２号明細書は、セキュア素子により実行されるための暗号化されたプログラムファイルの認証および解読方法において、外部デバイスからプログラムファイルおよびプログラムファイルに関連したデジタル認定書を受信することからなる方法に関する。該方法は、セキュア素子内に配置されたセキュアなランダムアクセスメモリの中にプログラムファイルおよび関連する認定書を記憶し、ハッシュ化を得るためにプログラムファイルをハッシュ化する。該方法は、得られたハッシュ化を認定書中に記憶されたチェックサムと比較することによって、プログラムファイルを認証する。その上、該方法は、セキュア素子内に配置された対応する機器構成レジスタ内に認定書中に記憶された実行機器構成情報を書き込み、該方法は、さらに、認定書中に記憶された出発値およびセキュア素子内に配置された一意的識別子を用いることによって暗号化鍵を生成し、生成された暗号化鍵を用いてプログラムファイルを解読する。米国特許第９１７７１５２号明細書に記載の方法は、セキュア素子がプログラムをハッシュ化することを可能にせず、このプログラムはそのセキュアランダムアクセスメモリ内で記憶可能ではなくなる。その上、この明細書は、別のマイクロプロセッサによるプログラムの実行を認可するか否かを想定していない。

米国特許出願公開第２００２／０２３０３２号明細書および米国特許第９１７７１５２号明細書中に記載の方法およびシステムは、セキュア素子が、完全ではあるものの比較的小さいコンテンツまたはチェックサムの提示を受け、その無欠性を確認するようなものである。

全く逆に、本発明の精神においては、プラットフォームの残りの部分の無欠性検査の結果に応じて自ら果たすことのできる機能性を決定するのがセキュア素子であることが望まれ、このことは、マイクロプロセッサの残りの部分のメモリ全体を制御することを意味している。

このような望みは２つの障害に遭遇する。一方では、大量の情報の無欠性の確実な検査は、コンテンツがセキュア素子によって送られハッシュ化されなければならないという事実を前提としており、このことがこの無欠性検査のオペレーションの遂行能力のボトルネックとなっている。他方では、メモリの全コンテンツの伝送の際に別のマイクロプロセッサがなおも機能しているという事実から、システムを危険にさらすことを望む悪意ある第３者により場合によって行なわれた修正を隠すために伝送されたデータをこのマイクロプロセッサが素早く修正していない、ということを確認する義務が課せられることになる。

今日存在する解決法がこの方向で進められず、むしろ実行の前かまたは単なる無欠性サムおよび関連する認定書を介したコンテンツの確認の方に進められているという事実は、これら２つの障害がその理由となっている。

しかしながら、本発明によって提示されているこれら２つの障害に対する解決法は、システムに先進的機能性を追加することを可能にする。例えば、確認された無欠性レベルに応じて、セキュア素子は、サービスを送出するかまたは送出しないかの２値選択に限定されず、傾斜機能に帰結することになる。

したがって、ユーザがトランザクションの検証デバイスの無欠性、つまりチップカード／支払い端末対の無欠性（その母集団の不均質性を考慮に入れたもの）を検査できるようにするという一般的問題、そして以上で述べた２つの障害を克服することという特定の問題が存在する。

米国特許第６８３０８４０号明細書 米国特許第５７２１７８１号明細書 米国特許第６８３９８４０号明細書 米国特許第５７２１７８１号明細書 米国特許出願公開第２００２／０２３０３２号明細書 米国特許第９１７７１５２号明細書

本発明は、セキュア素子を利用することによって、これらの問題に対する解決法をもたらすことを目的とする。したがって、デバイスの将来の展開段階において、ユーザはつねに完全に信頼してこのデバイスを使用できる。

この目的で、将来の展開段階においては予備段階（製造またはパラメータ化の段階）で使用された公開鍵／秘密鍵のペア鍵が使用される。したがって２つの段階は相互依存関係にある。

以下で、本発明を説明する。

第１の態様によると、本発明は、
－ プロセッサと、
－ 電子署名を確認するための公開鍵が中にロードされ、データを記憶し管理することのできるセキュア素子と、および
－ コンテンツが予め認証されており、公開鍵によって無欠性が確認可能であるデータ記憶手段と、
を少なくとも含む電子デバイス、特にカード支払いシステムの無欠性検査方法において、無欠性検査コマンドが、
－ セキュア素子がプロセッサを介して、データ記憶手段のメモリから受信したコンテンツについて真正確認を実行して、コンテンツが初期認証以降修正不可能であったことを公開鍵により確認するステップ、
－ 真正確認が成功した場合、デバイスが無欠であるとみなされるステップ、
の実行をもたらすようになっている方法を目的とする。

該方法は、無欠性検査コマンドが、
－ デバイスのプロセッサがセキュア素子を要請するステップ、
－ 応答して、セキュア素子がプロセッサを介して、データ記憶手段に対して、そのメモリの全コンテンツを自らに差し向けさせるための要求を差し向けるステップ、
－ セキュア素子が次に前記真正確認を実行するステップ、
という連続ステップの実行をもたらすようなものである。

一実施形態によると、デバイスが無欠であるとみなされる場合、このデバイスは割り当てられた名目的行動にしたがって機能することができる。

一実施形態によると、真正確認が不成功である場合、デバイスは、確認の失敗を考慮に入れて適応させたモードにしたがって機能するようにプログラミングされる。

一実施形態によると、該方法は、無欠性検査コマンドがデバイスに対して差し向けられる毎に実行されるステップの他に、電子デバイスをパラメータ化する予備段階を含み、その電子デバイスにおいて、特にセキュア素子内にロードされた公開鍵に対応する秘密鍵を使用する電子署名システムなどのデジタル認証手段によって、データ記憶手段の初期コンテンツが検証される。詳細には、電子デバイスを製造またはパラメータ化する予備段階の際に最初に実現される電子署名は、データ記憶手段内か、またはセキュア素子のメモリ内にロードされる。

一実施形態によると、無欠性検査コマンドが、デバイスの始動の際またはデバイスの無欠性の検査を要求するそのユーザの要請の際に行なわれる。

一実施形態によると、無欠性検査ステップの少なくとも１回または既定の回数の実行によって初期状態に対比したメモリの無欠性が確認されるに至らなかった後、メモリのコンテンツの真正確認の失敗が、
－ ユーザに対する無欠性検査の失敗の通知、
－ セキュア素子内にロードされたデータへのアクセスのブロック、
－ 電子デバイスに対するアクセスのブロック、
－ 電子デバイスおよびそれを構成する素子の中に記憶されたデータの全てまたは一部の消去、
という機能劣化形態のうちの単数または複数のものをもたらす。

一実施形態によると、セキュア素子には、このセキュア素子が認証すべきメモリコンテンツ全てを回収するために必要な最大時間よりも短くなるように選択された基準時間間隔Ｔがメモリ内にあり、デバイスに対し差し向けられた各々の無欠性検査コマンドは、
－ セキュア素子が、データ記憶手段のメモリから引出された単数または複数のデータシーケンスをセキュア素子に差し向けるための要求を、プロセッサを介してデータ記憶手段に対して差し向けるステップ、
－ セキュア素子が、要求の送信と、請求された単数または複数のシーケンスのプロセッサを介した受信との間に経過した時間を識別し、それを基準時間間隔Ｔと比較するステップ、
－ 経過時間が間隔Ｔを上回る場合、セキュア素子がデータ記憶手段のメモリコンテンツの認証を拒否し、無欠性検査方法の後続するステップの実行を中断するステップ、
という連続的ステップの実行をもたらす。

一実施形態によると、セキュア素子による要求の送信と請求された単数または複数のシーケンスの受信との間の経過時間が間隔Ｔを下回る場合、セキュア素子は、自らが検証すべきメモリのコンテンツの真正に対比した受信済みシーケンスの無欠性を確認しながら、無欠性検査のステップを実行する。

一実施形態によると、プロセッサの機能はマイクロコントローラによって行われる。

第２の態様によると、本発明は、
－ プロセッサと、
－ 電子署名を確認するための公開鍵が中にロードされ、データを記憶し管理することのできるセキュア素子と、および
－ コンテンツが予め認証されており公開鍵によって無欠性が確認可能であるデータ記憶手段と、
を少なくとも含み、上述の無欠性検査方法を実施することができ、かつこれを実施することを目的とする電子デバイス、特に支払い端末において、無欠性検査コマンドが、
－ プロセッサがセキュア素子を要請するステップ、
－ 応答して、セキュア素子がプロセッサを介して、データ記憶手段に対して、そのメモリの全コンテンツを自らに差し向けさせるための要求を差し向けるステップ、
－ セキュア素子が次に、プロセッサを介して、データ記憶手段のメモリから受信したコンテンツについて真正確認を実行して、コンテンツが初期認証以降修正不可能であったことを公開鍵により確認するステップ、
－ 真正確認が成功した場合、デバイスが無欠であるとみなされるステップ、
という連続ステップの実行をもたらす電子デバイスを目的とする。

より一般的には、デバイスは、上述の方法の他のステップおよび／または特徴を実施する。

一実施形態によると、デバイスは、データ記憶手段の全部または一部を含むメモリおよびプロセッサの機能を果たすプロセッサを有するマイクロコントローラを含む。

場合によって、デバイスは、
－ マンマシンインターフェース、特にキーボードまたはスクリーン、
－ 外部デジタルデバイス、特にコンピュータ、通信ネットワークまたは遠隔サーバとの通信インタフェース、
という補足的手段の一方または／および他方も同様に含む。

第３の態様によると、本発明は、このような無欠性検査方法を実施するこのような電子デバイスの使用を目的とする。

これらの使用は、デバイス自体の内部かまたは遠隔に記憶され通信ネットワークを通じてアクセス可能なデータの認証、暗号化または遠隔セキュア交換、さらにはトランザクション、特に金融トランザクションの実行である。

ここで図面中の図について簡単に説明する。

本発明に係る電子デバイスを示す概略図である。 当該デバイスの製造またはパラメータ化の予備段階を示す概略図である。 当該のデバイスの無欠性検査方法の展開段階の各ステップを示すシーケンス線図である。

本発明は、電子デバイスＤＥの無欠性検査方法を目的とする。すでに記した通り、電子デバイスＤＥは時として「デバイス」と省略して呼称される。本発明は同様に、この無欠性検査方法を実施することができかつ実施することを目的とする電子デバイスＤＥも目的とする。

本発明は、無欠性検査方法を実施することを特徴とする電子デバイスＤＥの使用をもその目的とする。

デバイスＤＥは、カードによる支払いシステム、すなわち支払い端末と支払い用銀行チップカードの機能的組合せであり得る。

しかしながら、この例およびこの応用範囲は、他を排除するわけではない。

公知のように、デバイスＤＥは、少なくとも以下のものを含む。
－ プロセッサＭＰＵ、
－ データを記憶し管理することができ、電子署名を確認するための公開鍵ＫＰが中にロードされているセキュア素子ＳＥ、および
－ 予め認証されたコンテンツを有し、公開鍵ＫＰによって無欠性が確認できるデータ記憶手段ＭＥＭ。このデータ記憶手段ＭＥＭは、マイクロコントローラの内部メモリの全てまたは一部を含む。

デバイスＤＥは同様に、マンマシンインターフェース、特にキーボードまたはスクリーンも含むことができる。デバイスは同様に、外部デジタルデバイスとの通信インタフェース、特にコンピュータ、通信ネットワークまたは遠隔サーバも含むことができる。

デバイスＤＥは平担かつ側面が数センチメートルと薄いケースの形、あるいはＵＳＢキーの形を呈することができる。

このようなデバイスＤＥは、無欠性検査方法を実施することによって、デバイスＤＥ自体の内部かまたは遠隔に記憶され通信ネットワークを通じてアクセス可能なデータの特に認証、暗号化または遠隔セキュア交換といったセキュリティ機能のために使用される。したがって、デバイスＤＥは自律的に、または他の電子手段との通信によって使用可能である。デバイスＤＥの典型的な使用は、トランザクション、特に、仮想通貨向けを含めた金融トランザクションのセキュアな実行にある。

本発明に関連して、「無欠性検査」とは、ＩＳＯ規格第７４９８－２号により示されている定義にしたがって、データが認可されていない形で修正または破壊されていないことの確認を意味する。

デバイスＤＥの製造またはパラメータ化予備段階ＦＡＢにおいては、その構成要素は、政府のまたは民間の特別認定機関によって認証される。こうしてデバイスＤＥは、この初期認証によって、該方法の実施のためにパラメータ化される。

将来の展開段階ＵＳＥにおいて、本発明の無欠性検査方法が使用される。

ここで、本発明の考えられる複数の実施形態について説明する。

ここで、より特定的に、図２を参照しながらデバイスＤＥの製造またはパラメータ化予備段階ＦＡＢについて説明する。この段階は、まさにデバイスＤＥの物理的製造の時点で、あるいはその後、ただし将来の展開段階ＵＳＥの前に介入するものである。製造またはパラメータ化予備段階ＦＡＢから展開段階ＵＳＥに向かうこの遷移は最終的なものである。電子デバイスのこのパラメータ化予備段階においては、データ記憶手段ＭＥＭのメモリの初期コンテンツＣＯが、特にセキュア素子ＳＥ内にロードされた公開鍵ＫＰに対応する秘密鍵Ｋｄを用いる電子署名システムなどのデジタル認証手段によって、検証される。場合によって、電子署名ＳＩＧＮは、データ記憶手段ＭＥＭ（図３に示されているような）内か、またはセキュア素子ＳＥのメモリ内にロードされる。

ここでより特定的に、図３を参照しながら、将来の展開段階ＵＳＥにおける電子デバイスＤＥの無欠性検査方法について説明する。この無欠性検査方法は、無欠性検査コマンドＡが、以下で説明する連続的なステップおよびオペレーションの実行をもたらすようなものである（各ステップは、図３上では、このステップを識別する参照記号の付いた矢印によって示されている）。

まず、デバイスのプロセッサＭＰＵはセキュア素子ＳＥを要請する（矢印Ｂ）。

応答して、セキュア素子ＳＥは、プロセッサＭＰＵを介して（矢印Ｃ）、データ記憶手段ＭＥＭに対して、そのメモリの全コンテンツを自らに差し向けさせる（矢印Ｅ）ための要求（矢印Ｄ）を差し向ける。

本発明は、システムのさまざまなマイクロプロセッサのメモリを危険にさらすことのない完全な検査を可能にするという利点を有する。

セキュア素子は、プロセッサＭＰＵに対して、ディスプレーおよびユーザインタラクションオペレーションを委任しなければならず、そのために、プロセッサＭＰＵ上で実行される検証済みコードの協力を必要とする。したがって、プロセッサＭＰＵは、セキュア素子ＳＥによって実際に操作された情報と表示された情報の間の不適合をユーザが回避できるように無欠であるコードを実行しなければならない。

セキュア素子ＳＥと協働するプロセッサＭＰＵのメモリの全体が検査されることから、セキュリティ効果は完全であり、プロセッサＭＰＵには、無欠でないプロシージャを行なうための操作余裕は無く、セキュア素子ＳＥの機能性レベルは適合している。

セキュア素子ＳＥは例えば、以下のセキュリティレベルセットを決定することができる。
・ 完全：プロセッサＭＰＵのメモリは無欠であると認知されており、偽造プロセッサＭＰＵを検出するための対策が陽性結果を示すことはない。
・ 部分的（認証機能のみ）：プロセッサＭＰＵのメモリは無欠であると認知されているものの、偽造プロセッサＭＰＵの検出対策のいくつかが陽性結果を示し、セキュア素子ＳＥは、ユーザの秘密を介したコンテンツの認証要求しか受諾せず、他の全ての請求を拒否する。
・ 無効：プロセッサＭＰＵのメモリは、無欠として認知されない。この場合、セキュア素子ＳＥは、ユーザの秘密を援用する請求は全く行なわず、それでも、他の暗号オペレーションの実施を認可する（外部秘密の移入、その操作）。この場合、任意には、セキュア素子ＳＥは、機密性を高めるためユーザの秘密を消去する決定を下すことができる。

これらのセキュリティレベルから、セキュア素子ＳＥが、このセキュア素子に要求を提示するシステムによって制御されるだけでなく、これらの要求に応じて、システムへのこのセキュア素子自体の要求に対する応答およびこのセキュア素子が送出することのできる機能性のレベルについての決定を下すこともできる。

その後、セキュア素子ＳＥは、データ記憶手段ＭＥＭのメモリから受信した（矢印Ｆ）コンテンツについて、真正確認（矢印Ｇ）を実行して、コンテンツが初期認証以降修正不可能であったことを、公開鍵ＫＰによって確認する。

真正確認が成功した場合、デバイスＤＥは無欠であるとみなされる。

場合によって、デバイスＤＥを構成する素子の能力に応じて、矢印Ｃ、Ｄ、ＥおよびＦに対応するステップおよびオペレーションは、データ記憶手段ＭＥＭのメモリのコンテンツ全体に関係するかまたはこのコンテンツの一部分に関係し、その場合、矢印Ｃ、Ｄ、ＥおよびＦに対応するこれらのステップおよびオペレーションは、コンテンツ全体がセキュア素子ＳＥによって受信されてしまうまで反復され、こうしてこのとき無欠性確認（矢印Ｇ）を実行することが可能になる。

場合に応じて、無欠性検査コマンドＡは、デバイスＤＥの始動の際またはデバイスの無欠性の検査を要求するそのユーザの要請の際に行なわれる。

デバイスＤＥが無欠であるとみなされる場合、このデバイスは割り当てられた名目的行動にしたがって機能することができる。

逆に、真正確認が不成功であった場合、デバイスＤＥは、確認の失敗を考慮に入れて適応させたモードにしたがって機能するようにプログラミングされる。このように適応されたモードは、例えば、何があってもデバイスＤＥの使用を続行するかまたは反対にこれを続行しないユーザ側からの積極的アクションが関与するユーザのアラートプロセスを含むことができる。

一実施形態によると、無欠性検査ステップの少なくとも１回または既定の回数の実行によって、初期状態に対比したデータ記憶手段ＭＥＭのメモリの無欠性が確認されるに至らなかった後、データ記憶手段ＭＥＭのメモリのコンテンツの真正確認の失敗が、
－ ユーザに対する無欠性検査の失敗の通知、
－ セキュア素子ＳＥ内にロードされたデータへのアクセスのブロック、
－ デバイスＤＥに対するアクセスのブロック、
－ デバイスＤＥおよびそれを構成する素子の中に記憶されたデータの全てまたは一部の消去、
という機能劣化形態のうちの単数または複数のものをもたらす、ということが想定されている。

一実施形態によると（図３参照）、セキュア素子ＳＥには、矢印Ｃ、Ｄ、ＥおよびＦに対応するステップのシーケンスの実行のために必要な最大の時間よりも短くなるように選択された基準時間間隔Ｔがメモリ内に有り、デバイスＤＥに対し差し向けられた各々の無欠性検査コマンドが、
－ セキュア素子ＳＥが、データ記憶手段のメモリから引出された単数または複数のデータシーケンスをセキュア素子に差し向けるための要求を、プロセッサＭＰＵを介してデータ記憶手段ＭＥＭに対して差し向けるステップ、
－ セキュア素子ＳＥが、要求の送信と、請求された単数または複数のシーケンスのプロセッサ（ＭＰＵ）を介した受信との間に経過した時間を識別し、それを基準時間間隔Ｔに比較するステップ、
－ 経過時間が間隔Ｔを上回る場合、セキュア素子（ＳＥ）がデータ記憶手段ＭＥＭのメモリコンテンツの認証を拒否し、無欠性検査方法の後続するステップの実行を中断するステップ、
という連続的ステップの実行をもたらすことが想定されている。

セキュア素子ＳＥによる要求の送信と請求された単数または複数のシーケンスの受信との間の経過時間が間隔Ｔを下回る場合、セキュア素子ＳＥは、自らが検証すべきメモリのコンテンツの真正に対比した受信済みシーケンスの無欠性を確認しながら、無欠性検査方法のステップを実行する。

ＤＥ 電子デバイス
ＭＰＵ プロセッサ
ＭＥＭ データ記憶手段
ＣＯ メモリの初期コンテンツ
ＦＡＢ パラメータ化予備段階
ＳＩＧＮ 電子署名
ＫＰ 公開鍵
Ｋｄ 秘密鍵
Ａ 無欠性検査コマンド

Claims (11)

1. － プロセッサ（ＭＰＵ）と、
   － 電子署名を確認するための公開鍵（ＫＰ）が中にロードされ、データを記憶し管理することのできるセキュア素子（ＳＥ）と、および
   － コンテンツが予め認証されており、公開鍵によって無欠性が確認可能であるデータ記憶手段（ＭＥＭ）と、
   を少なくとも含む電子デバイス（ＤＥ）、特にカード支払いシステムの無欠性検査方法において、無欠性検査コマンドが、
   － セキュア素子（ＳＥ）がプロセッサ（ＭＰＵ）を介して、データ記憶手段（ＭＥＭ）のメモリから受信したコンテンツについて真正確認を実行して、コンテンツが初期認証以降修正不可能であったことを公開鍵（ＫＰ）により確認するステップ、
   － 真正確認が成功した場合、デバイスが無欠であるとみなされるステップ、
   の実行をもたらすようになっている方法であって、無欠性検査コマンドが、
   － デバイスのプロセッサ（ＭＰＵ）がセキュア素子（ＳＥ）を要請するステップ、
   － 応答して、セキュア素子（ＳＥ）がプロセッサ（ＭＰＵ）を介して、データ記憶手段（ＭＥＭ）に対して、そのメモリの全コンテンツを自らに差し向けさせるための要求を差し向けるステップ、
   － セキュア素子（ＳＥ）が次に前記真正確認を実行するステップ、
   という連続ステップの実行をもたらし、
   該プロセッサ（ＭＰＵ）の機能がマイクロコントローラによって行われることを特徴とする、電子デバイス（ＤＥ）の無欠性検査方法。
2. デバイスが無欠であるとみなされる場合、このデバイスは割り当てられた名目的行動にしたがって機能することができる、請求項１に記載の電子デバイス（ＤＥ）の無欠性検査方法。
3. 真正確認が不成功である場合、デバイスは、確認の失敗を考慮に入れて適応させたモードにしたがって機能するようにプログラミングされる、請求項１または２に記載の電子デバイス（ＤＥ）の無欠性検査方法。
4. 無欠性検査コマンドがデバイスに対して差し向けられる毎に実行されるステップの他に、電子デバイス（ＤＥ）をパラメータ化する予備段階を含み、その電子デバイスにおいて、特にセキュア素子（ＳＥ）内にロードされた公開鍵（ＫＰ）に対応する秘密鍵を使用する電子署名システムのデジタル認証手段によって、データ記憶手段（ＭＥＭ）の初期コンテンツが検証される、請求項１から３のいずれか一つに記載の無欠性検査方法。
5. 電子デバイス（ＤＥ）をパラメータ化する予備段階の際に最初に実現される電子署名が、データ記憶手段（ＭＥＭ）内か、またはセキュア素子（ＳＥ）のメモリ内にロードされる、請求項４に記載の電子デバイス（ＤＥ）の無欠性検査方法。
6. 無欠性検査コマンドが、デバイスの始動の際またはデバイスの無欠性の検査を要求するそのユーザの要請の際に行なわれる、請求項１から５のいずれか一つに記載の電子デバイス（ＤＥ）の無欠性検査方法。
7. 無欠性検査ステップの少なくとも１回または既定の回数の実行によって初期状態に対比したメモリの無欠性が確認されるに至らなかった後、メモリのコンテンツの真正確認の失敗が、
   － ユーザに対する無欠性検査の失敗の通知、
   － セキュア素子（ＳＥ）内にロードされたデータへのアクセスのブロック、
   － 電子デバイス（ＤＥ）に対するアクセスのブロック、
   － 電子デバイス（ＤＥ）およびそれを構成する素子の中に記憶されたデータの全てまたは一部の消去、
   という機能劣化形態のうちの単数または複数のものをもたらす、請求項１から６のいずれか一つに記載の無欠性検査方法。
8. セキュア素子（ＳＥ）には、このセキュア素子（ＳＥ）が認証すべきメモリコンテンツ全てを回収するために必要な最大時間よりも短くなるように選択された基準時間間隔Ｔがメモリ内にあり、デバイスに対し差し向けられた各々の無欠性検査コマンドが、
   － セキュア素子（ＳＥ）が、データ記憶手段のメモリから引出された単数または複数のデータシーケンスをセキュア素子に差し向けるための要求を、データ記憶手段（ＭＥＭ）に対して差し向けるステップ、
   － セキュア素子（ＳＥ）が、要求の送信と、請求された単数または複数のシーケンスの受信との間に経過した時間を識別し、それを基準時間間隔Ｔと比較するステップ、
   － 経過時間が間隔Ｔを上回る場合、セキュア素子（ＳＥ）がデータ記憶手段（ＭＥＭ）のメモリコンテンツの認証を拒否し、無欠性検査方法の後続するステップの実行を中断するステップ、
   という連続的ステップの実行をもたらす、請求項１から７のいずれか一つに記載の電子デバイス（ＤＥ）の無欠性検査方法。
9. セキュア素子（ＳＥ）による要求の送信と請求された単数または複数のシーケンスの受信との間の経過時間が間隔Ｔを下回る場合、セキュア素子（ＳＥ）は、自らが検証すべきメモリのコンテンツの真正に対比した受信済みシーケンスの無欠性を確認しながら、無欠性検査方法のステップを実行する、請求項８に記載の電子デバイス（ＤＥ）の無欠性検査方法。
10. － プロセッサ（ＭＰＵ）と、
    － 電子署名を確認するための公開鍵が中にロードされ、データを記憶し管理することのできるセキュア素子（ＳＥ）と、および
    － コンテンツが予め認証されており、公開鍵によって無欠性が確認可能であるデータ記憶手段（ＭＥＭ）と、
    を少なくとも含む電子デバイス（ＤＥ）、特に支払い端末において、
    請求項１から９のいずれか一つに記載の無欠性検査方法を実施することができ、かつこれを実施すること目的としていることを特徴とし、かつ無欠性検査コマンドが、
    － プロセッサ（ＭＰＵ）がセキュア素子（ＳＥ）を要請するステップ、
    － 応答して、セキュア素子（ＳＥ）がプロセッサ（ＭＰＵ）を介して、データ記憶手段（ＭＥＭ）に対して、そのメモリの全コンテンツを自らに差し向けさせるための要求を差し向けるステップ、
    － セキュア素子（ＳＥ）が次に、プロセッサ（ＭＰＵ）を介して、データ記憶手段（ＭＥＭ）のメモリから受信したコンテンツについて真正確認を実行して、コンテンツが初期認証以降修正不可能であったことを公開鍵（ＫＰ）により確認するステップ、
    － 真正確認が成功した場合、デバイスが無欠であるとみなされるステップ、
    という連続ステップの実行をもたらし、
    データ記憶手段（ＭＥＭ）の全部または一部を含むメモリおよびプロセッサ（ＭＰＵ）の機能を果たすプロセッサを有するマイクロコントローラを含む電子デバイス（ＤＥ）。
11. － マンマシンインターフェース、特にキーボードまたはスクリーン、
    － 外部デジタルデバイス、特にコンピュータ、通信ネットワークまたは遠隔サーバとの通信インタフェース、
    という補足的手段の一方または／および他方も同様に含むことを特徴とする、請求項１０に記載の電子デバイス（ＤＥ）。

Images