JP7293221B2 - Semiconductor wafer cleaning system - Google Patents

Semiconductor wafer cleaning system Download PDF

Info

Publication number
JP7293221B2
JP7293221B2 JP2020526910A JP2020526910A JP7293221B2 JP 7293221 B2 JP7293221 B2 JP 7293221B2 JP 2020526910 A JP2020526910 A JP 2020526910A JP 2020526910 A JP2020526910 A JP 2020526910A JP 7293221 B2 JP7293221 B2 JP 7293221B2
Authority
JP
Japan
Prior art keywords
frequency
period
predetermined
bubble
sonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020526910A
Other languages
Japanese (ja)
Other versions
JP2021510009A (en
Inventor
フゥイ ワン
フーファ チェン
フーピン チェン
ジェン ワン
シー ワン
シャオイェン ヂャン
イーヌォ ジン
ヂャオウェイ ジャ
リァンヂー シェ
ジュン ワン
シュエジュン リー
Original Assignee
エーシーエム リサーチ (シャンハイ) インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーシーエム リサーチ (シャンハイ) インコーポレーテッド filed Critical エーシーエム リサーチ (シャンハイ) インコーポレーテッド
Publication of JP2021510009A publication Critical patent/JP2021510009A/en
Priority to JP2022187162A priority Critical patent/JP7495469B2/en
Application granted granted Critical
Publication of JP7293221B2 publication Critical patent/JP7293221B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/10Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体ウェハの洗浄に関し、より詳細には、制御された音波エネルギーを使用する湿式洗浄方法及び装置に関する。 The present invention relates to cleaning semiconductor wafers and, more particularly, to wet cleaning methods and apparatus using controlled sonic energy.

半導体デバイスは、トランジスタ及び相互接続要素を製造する一連の処理工程を用いて半導体ウェハ上に製造又は作製される。これらのトランジスタは、従来、2次元的に構成されているが、最近では、FinFETトランジスタなどのように3次元的に構成されている。相互接続要素は、絶縁材料中に形成された導電性(例えば金属)のトレンチ、ビアホールなどを含む。 Semiconductor devices are manufactured or fabricated on semiconductor wafers using a series of processing steps that produce transistors and interconnect elements. These transistors are conventionally configured two-dimensionally, but recently, they are configured three-dimensionally, such as FinFET transistors. Interconnect elements include conductive (eg, metal) trenches, via holes, etc. formed in insulating material.

これらのトランジスタ及び相互接続素子を形成する際に、半導体ウェハには複数のマスキング、エッチング、及び堆積プロセスが施されて、半導体デバイスのための所望の構造が形成される。特に、複数のマスキング及びプラズマエッチング工程を行うことによって、半導体ウェハの誘電層に、finFETトランジスタのフィン及び相互接続要素のトレンチやビアホールとして機能する凹部領域を形成することができる。ポストエッチング又はフォトレジストアッシングによって、フィン構造及び/又はトレンチやビアホールにある粒子及び異物を除去するためには、湿式洗浄工程が必要である。しかし、化学薬品による湿式洗浄は、側壁損失をもたらし得る。特にデバイス製造ノードが14nm又は16nmさらにそれ以上に縮小したとき、フィン、トレンチ及びビアホールの側壁損失は、臨界寸法を維持する上で危機的事態である。側壁損失を低減又は削減するには、中程度の又は希釈された化学薬品、又は、場合によっては脱イオン水のみを使用することが重要となる。しかし、通常、中程度の又は希釈された化学薬品や脱イオン水では、フィン構造及び/又はトレンチやビアホール内の粒子を効率的に除去できない。したがって、これらの粒子を効率的に除去するには、例えば超音波(ultra sonic)又は高周波超音波(mega sonic)エネルギーなどで生成された機械的な力が必要である。超音波又は高周波超音波は、洗浄中にウェハ構造に機械的な力を加えるための気泡キャビテーションを発生させる。 In forming these transistors and interconnect elements, the semiconductor wafer undergoes multiple masking, etching, and deposition processes to form the desired structures for the semiconductor device. In particular, multiple masking and plasma etching steps can be performed to form recessed regions in dielectric layers of semiconductor wafers that serve as trenches and via holes for fins and interconnect elements of finFET transistors. A wet cleaning step is required to remove particles and debris in the fin structures and/or trenches and vias by post etching or photoresist ashing. However, wet cleaning with chemicals can result in sidewall loss. Especially as device fabrication nodes shrink to 14 nm or 16 nm and beyond, sidewall losses in fins, trenches and via holes are critical to maintaining critical dimensions. To reduce or eliminate sidewall loss, it is important to use only moderate or dilute chemicals, or possibly deionized water. However, medium or dilute chemicals and deionized water typically cannot effectively remove particles in fin structures and/or trenches and via holes. Efficient removal of these particles therefore requires mechanical force generated, for example, by ultra sonic or mega sonic energy. Ultrasound or high frequency ultrasound produces bubble cavitation to apply mechanical forces to the wafer structure during cleaning.

しかしながら、キャビテーションは、無秩序な現象である。キャビテーション気泡の発生及びその崩壊が生じることは、多くの物理パラメータの影響を受ける。トランジットキャビテーション又はマイクロジェットなどの激しいキャビテーションは、パターン構造(フィン、トレンチ及びビアホール)を損傷させる可能性がある。従来の超音波又は高周波超音波洗浄プロセスにおいては、電力が十分に高い場合、例えば、5-10ワットよりも大きい場合にのみ、顕著な粒子除去効率(PRE)が得られる。しかしながら、電力が約2ワットを超える場合には、顕著なウェハ損傷が発生し始める。したがって、大きな損傷を引き起こすことなく、ウェハを効率的に洗浄することができるような電力の窓領域を見つけることは困難である。すなわち、安定した又は制御されたキャビテーションを維持することは、パターン構造から異物粒子を効率的に除去することを可能としつつ音波機械力を損傷限界未満に制御するために、重要な役割を果たす。 However, cavitation is a chaotic phenomenon. The occurrence of cavitation bubble generation and its collapse is affected by many physical parameters. Severe cavitation such as transit cavitation or microjets can damage pattern structures (fins, trenches and via holes). In conventional ultrasonic or high-frequency ultrasonic cleaning processes, significant particle removal efficiency (PRE) is obtained only when the power is sufficiently high, eg, greater than 5-10 Watts. However, when the power exceeds about 2 watts, significant wafer damage begins to occur. Therefore, it is difficult to find a power window area that can effectively clean the wafer without causing significant damage. That is, maintaining stable or controlled cavitation plays an important role in controlling acoustic mechanical forces below damage limits while enabling efficient removal of foreign particles from patterned structures.

したがって、ウェハの洗浄プロセス中に超音波又は高周波超音波デバイスによって生成される気泡キャビテーションを制御するためのシステム及び方法であって、ウェハ上のパターン構造を損傷させることなく、微細な異物粒子を効率的に除去することができるシステム及び方法を提供することが望ましい。 Accordingly, a system and method for controlling bubble cavitation generated by an ultrasonic or high frequency ultrasonic device during a wafer cleaning process effectively removes fine foreign particles without damaging pattern structures on the wafer. It would be desirable to provide a system and method that can be effectively removed.

ここに開示された半導体ウェハの洗浄システムは、洗浄プロセス中に半導体ウェハを一時的に拘束するためのウェハホルダと、半導体ウェハの表面に洗浄液を供給するための注入口と、第1の所定設定値の第1の所定期間と、第2の所定設定値の第2の所定期間との交互で動作するように構成された音波発生器と、前記音波発生器による、第1及び第2の所定設定値と、第1および第2の所定期間と、第1および第2の所定設定値の交替回数とを決定するようにプログラムされたコントローラとを備えている。洗浄液内の気泡キャビテーションは、第1の所定期間において増加し、第2の所定期間において減少する。第1の所定期間及び第2の所定期間は、互いに連続するように繋がっている。そのため、洗浄液中の気泡を、各第1の所定期間での洗浄後に十分に冷却することができ、半導体ウェハの損傷を回避することができる。 A semiconductor wafer cleaning system disclosed herein includes a wafer holder for temporarily restraining a semiconductor wafer during a cleaning process, an inlet for supplying a cleaning solution to the surface of the semiconductor wafer, and a first predetermined set point. a sound wave generator configured to operate alternately between a first predetermined period of time and a second predetermined time period of a second predetermined set value; a controller programmed to determine a value, first and second predetermined time periods, and a number of alternations of the first and second predetermined setpoints. Bubble cavitation in the cleaning liquid increases during a first predetermined period of time and decreases during a second predetermined period of time. The first predetermined period and the second predetermined period are connected so as to be continuous with each other. Therefore, the air bubbles in the cleaning liquid can be sufficiently cooled after cleaning for each first predetermined period, and damage to the semiconductor wafer can be avoided.

以下の実施形態の詳細な説明を考慮して、他の態様、特徴及び技術が当業者に明らかとなるであろう。 Other aspects, features and techniques will become apparent to those of ordinary skill in the art upon consideration of the detailed description of the embodiments that follow.

添付した本明細書の一部を構成する図面は、本開示のいくつかの態様を説明するために含まれている。本開示のより明確な概念、及び本開示を提供されるシステムの構成要素及び動作のより明確な概念は、図面に示される例示的な、したがって非限定的な実施形態を参照することによって、より容易に明らかになるであろう。ここで、同じ参照符号(2つ以上の図面にある場合)は、同じ要素を示す。本開示は、以下に提示される説明と組み合わせて、これらの図面のうちの一又は複数を参照することによって、よりよく理解され得る。なお、図面に示された特徴は必ずしも縮尺通りに描かれていないことに留意すべきである。 The accompanying drawings, which form part of this specification, are included to illustrate certain aspects of the present disclosure. A clearer conception of the present disclosure, and of the components and operation of the system to which it is provided, may be had by reference to the exemplary, and therefore non-limiting, embodiments illustrated in the drawings. will be readily apparent. Here, the same reference numbers (if in more than one drawing) indicate the same elements. The disclosure may be better understood by reference to one or more of these drawings in combination with the description presented below. It should be noted that features illustrated in the drawings are not necessarily drawn to scale.

本発明の一実施形態による超音波又は高周波超音波デバイスを使用するウェハ洗浄装置を示す図である。1 illustrates a wafer cleaning apparatus using an ultrasonic or high frequency ultrasonic device according to one embodiment of the present invention; FIG. 本発明の一実施形態による超音波又は高周波超音波デバイスを使用するウェハ洗浄装置を示す図である。1 illustrates a wafer cleaning apparatus using an ultrasonic or high frequency ultrasonic device according to one embodiment of the present invention; FIG. 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; 超音波又は高周波超音波トランスデューサの各種形状を示す図である。Fig. 2 shows various shapes of ultrasonic or high frequency ultrasonic transducers; ウェハ洗浄プロセス中における気泡内破を示す図である。FIG. 2 illustrates bubble implosion during a wafer cleaning process; ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与えるトランジットキャビテーションを示す図である。FIG. 4 illustrates transit cavitation damaging pattern structures on a wafer in a wafer cleaning process; ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与えるトランジットキャビテーションを示す図である。FIG. 4 illustrates transit cavitation damaging pattern structures on a wafer in a wafer cleaning process; 音波ウェハ洗浄プロセスにおいて気泡内部の熱エネルギーの変化を示す図である。FIG. 10 is a diagram showing changes in thermal energy inside a bubble in an sonic wafer cleaning process; 音波ウェハ洗浄プロセスにおいて気泡内部の熱エネルギーの変化を示す図である。FIG. 10 is a diagram showing changes in thermal energy inside a bubble in an sonic wafer cleaning process; 音波ウェハ洗浄プロセスにおいて気泡内部の熱エネルギーの変化を示す図である。FIG. 10 is a diagram showing changes in thermal energy inside a bubble in an sonic wafer cleaning process; 最終的にマイクロジェットが発生する音波ウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a sonic wafer cleaning process with microjets ultimately generated; 最終的にマイクロジェットが発生する音波ウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a sonic wafer cleaning process with microjets ultimately generated; 最終的にマイクロジェットが発生する音波ウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a sonic wafer cleaning process with microjets ultimately generated; 本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates an sonic wafer cleaning process according to one embodiment of the present invention; 本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates an sonic wafer cleaning process according to one embodiment of the present invention; 本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates an sonic wafer cleaning process according to one embodiment of the present invention; 本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates an sonic wafer cleaning process according to one embodiment of the present invention; 本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates an sonic wafer cleaning process according to one embodiment of the present invention; 本発明の別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 4 illustrates an sonic wafer cleaning process according to another embodiment of the present invention; 本発明の別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 4 illustrates an sonic wafer cleaning process according to another embodiment of the present invention; 本発明の別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 4 illustrates an sonic wafer cleaning process according to another embodiment of the present invention; 本発明の別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 4 illustrates an sonic wafer cleaning process according to another embodiment of the present invention; 本発明のさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates an sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates an sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates an sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまたさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to still yet another embodiment of the present invention; 本発明のまたさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to still yet another embodiment of the present invention; 本発明のさらにまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらにまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらなる別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のさらなる別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates a sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates an sonic wafer cleaning process according to yet another embodiment of the present invention; 本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。FIG. 5 illustrates an sonic wafer cleaning process according to yet another embodiment of the present invention; 音波ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与える安定したキャビテーションを示す図である。FIG. 4 illustrates stable cavitation damaging patterned structures on a wafer in an sonic wafer cleaning process; 音波ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与える安定したキャビテーションを示す図である。FIG. 4 illustrates stable cavitation damaging patterned structures on a wafer in an sonic wafer cleaning process; 音波ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与える安定したキャビテーションを示す図である。FIG. 4 illustrates stable cavitation damaging patterned structures on a wafer in an sonic wafer cleaning process; 本発明の一実施形態による代替的なウェハ洗浄プロセスを示すフローチャートである。4 is a flowchart illustrating an alternative wafer cleaning process according to one embodiment of the invention; 本発明の一実施形態によるウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a wafer cleaning process according to one embodiment of the invention; 本発明の一実施形態によるウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a wafer cleaning process according to one embodiment of the invention; 本発明の一実施形態によるウェハ洗浄プロセスを示す図である。FIG. 3 illustrates a wafer cleaning process according to one embodiment of the invention; 本発明の別の一実施形態によるウェハ洗浄プロセスを示す図である。FIG. 4 illustrates a wafer cleaning process according to another embodiment of the invention; 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 半導体ウェハのビアホール又はトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。FIG. 2 illustrates bubble cavitation control to improve circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. 音波エネルギーに応じた気泡体積の変化を示す図である。FIG. 4 is a diagram showing changes in bubble volume in response to sonic energy; 音波エネルギーに応じた気泡体積の変化を示す図である。FIG. 4 is a diagram showing changes in bubble volume in response to sonic energy; 音波エネルギーに応じた気泡体積の変化を示す図である。FIG. 4 is a diagram showing changes in bubble volume in response to sonic energy; 音波エネルギーに応じた気泡体積の変化を示す図である。FIG. 4 is a diagram showing changes in bubble volume in response to sonic energy; 本発明の一実施形態による高いアスペクト比のビアホール及びトレンチといったパターン構造要素を効果的に洗浄する音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates a sonic wafer cleaning process that effectively cleans pattern features such as high aspect ratio via holes and trenches according to one embodiment of the present invention. 本発明の一実施形態による高いアスペクト比のビアホール及びトレンチといったパターン構造要素を効果的に洗浄する音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates a sonic wafer cleaning process that effectively cleans pattern features such as high aspect ratio via holes and trenches according to one embodiment of the present invention. 本発明の一実施形態による高いアスペクト比のビアホール及びトレンチといったパターン構造要素を効果的に洗浄する音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates a sonic wafer cleaning process that effectively cleans pattern features such as high aspect ratio via holes and trenches according to one embodiment of the present invention. 本発明の一実施形態による高いアスペクト比のビアホール及びトレンチといったパターン構造要素を効果的に洗浄する音波ウェハ洗浄プロセスを示す図である。FIG. 2 illustrates a sonic wafer cleaning process that effectively cleans pattern features such as high aspect ratio via holes and trenches according to one embodiment of the present invention. 本発明の一実施形態による別の洗浄プロセスを示す図である。FIG. 4 illustrates another cleaning process according to an embodiment of the invention; 本発明の一実施形態による別の洗浄プロセスを示す図である。FIG. 4 illustrates another cleaning process according to an embodiment of the invention; 本発明の一実施形態による別の洗浄プロセスを示す図である。FIG. 4 illustrates another cleaning process according to an embodiment of the invention; 本発明の別の一実施形態による音波エネルギーを用いたウェハ洗浄プロセスを示す図である。FIG. 4 illustrates a wafer cleaning process using sonic energy according to another embodiment of the present invention; 本発明の別の一実施形態による音波エネルギーを用いたウェハ洗浄プロセスを示す図である。FIG. 4 illustrates a wafer cleaning process using sonic energy according to another embodiment of the present invention; 本発明の一実施形態による図7-22に示されたウェハ洗浄プロセスを実行するためのウェハ洗浄装置の一例を示す図である。23 illustrates an example wafer cleaning apparatus for performing the wafer cleaning process illustrated in FIGS. 7-22 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図7-22に示されたウェハ洗浄プロセスを実行するための別のウェハ洗浄装置の断面図である。23 is a cross-sectional view of another wafer cleaning apparatus for performing the wafer cleaning process shown in FIGS. 7-22 according to one embodiment of the present invention; FIG. 本発明の一実施形態による音波エネルギーを採用したウェハ洗浄プロセスの動作パラメータをモニタリングするための制御システムを示す図である。1 illustrates a control system for monitoring operating parameters of a wafer cleaning process employing sonic energy in accordance with one embodiment of the present invention; FIG. 本発明の一実施形態による図25に示す検出システムのブロック図である。26 is a block diagram of the detection system shown in FIG. 25 according to one embodiment of the present invention; FIG. 本発明の別の一実施形態による図25に示す検出システムのブロック図である。Figure 26 is a block diagram of the detection system shown in Figure 25 according to another embodiment of the present invention; 本発明の一実施形態による図26に示す電圧減衰回路の例を示す図である。27 illustrates an example of the voltage attenuator circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26に示す電圧減衰回路の例を示す図である。27 illustrates an example of the voltage attenuator circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26に示す電圧減衰回路の例を示す図である。27 illustrates an example of the voltage attenuator circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26に示す整形回路の例を示す図である。27 shows an example of the shaping circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26に示す整形回路の例を示す図である。27 shows an example of the shaping circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26に示す整形回路の例を示す図である。27 shows an example of the shaping circuit shown in FIG. 26 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図26及び図27のメインコントローラの例を示す図である。FIG. 28 illustrates an example of the main controller of FIGS. 26 and 27 in accordance with one embodiment of the present invention; 本発明の一実施形態による図26及び図27のメインコントローラの例を示す図である。FIG. 28 illustrates an example of the main controller of FIGS. 26 and 27 in accordance with one embodiment of the present invention; 本発明の一実施形態による図26及び図27のメインコントローラの例を示す図である。FIG. 28 illustrates an example of the main controller of FIGS. 26 and 27 in accordance with one embodiment of the present invention; ホストコンピュータが音波電源を停止した後で、音波電源が数回振動している様子を示す図である。FIG. 12 illustrates the sonic power supply vibrating several times after the host computer shuts down the sonic power supply; 本発明の一実施形態による図27に示す振幅検出回路の例を示す図である。28 shows an example of the amplitude detection circuit shown in FIG. 27 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図27に示す振幅検出回路の例を示す図である。28 shows an example of the amplitude detection circuit shown in FIG. 27 according to one embodiment of the present invention; FIG. 本発明の一実施形態による図27に示す振幅検出回路の例を示す図である。28 shows an example of the amplitude detection circuit shown in FIG. 27 according to one embodiment of the present invention; FIG. 本発明の一実施形態によるウェハ洗浄プロセスを示すフローチャートである。4 is a flowchart illustrating a wafer cleaning process according to one embodiment of the invention; 本発明の別の一実施形態によるウェハ洗浄プロセスを示すフローチャートである。4 is a flowchart illustrating a wafer cleaning process according to another embodiment of the invention;

本開示の一態様は、音波エネルギーを用いた半導体ウェハ洗浄における気泡キャビテーションの制御に関する。以下、本発明の好ましい実施形態について図面を参照して詳細に説明する。 One aspect of the present disclosure relates to controlling bubble cavitation in semiconductor wafer cleaning using sonic energy. Preferred embodiments of the present invention will now be described in detail with reference to the drawings.

図1A及び図1Bは、本発明の一実施形態による超音波または高周波超音波装置を使用するウェハ洗浄装置を示す図である。図1Aは、ウェハ1010を保持するウェハチャック1014と、ウェハチャック1014を駆動する回転駆動モジュール1016と、ウェハ1010の表面に洗浄液1032を供給するノズル1012とを含むウェハ洗浄装置の断面図である。洗浄液1032は、洗浄化学物質又は脱イオン水であってよい。また、ウェハ洗浄装置は、ウェハ1010の上方に配置された超音波又は高周波超音波デバイス1003を含む。そして、ウェハ1010の回転及びノズル1012からの洗浄液1032の一定の流れに伴って、ウェハ1010と音波デバイス1003との間に、厚さdの洗浄液1032の膜が維持される。超音波又は高周波超音波デバイス1003は、清浄液と接触する共振器1008に音響的に結合された圧電トランスデューサ1004をさらに含んでいる。圧電トランスデューサ1004は電気的に励起されて振動し、共振器1008は洗浄液1032に高周波音波エネルギーを伝達する。高周波音響エネルギーによって発生した気泡のキャビテーションは、ウェハ1010の表面にある異物、すなわち汚染物質を振動させ、そこから除去させる。 1A and 1B are diagrams illustrating a wafer cleaning apparatus using an ultrasonic or high frequency ultrasonic apparatus according to one embodiment of the present invention. FIG. 1A is a cross-sectional view of a wafer cleaning apparatus including a wafer chuck 1014 that holds a wafer 1010, a rotary drive module 1016 that drives the wafer chuck 1014, and a nozzle 1012 that supplies a cleaning solution 1032 to the surface of the wafer 1010. FIG. Cleaning fluid 1032 may be cleaning chemicals or deionized water. The wafer cleaning apparatus also includes an ultrasonic or high frequency ultrasonic device 1003 positioned above the wafer 1010 . Then, with the rotation of the wafer 1010 and the constant flow of the cleaning liquid 1032 from the nozzle 1012 , a film of the cleaning liquid 1032 of thickness d is maintained between the wafer 1010 and the acoustic wave device 1003 . The ultrasonic or high frequency ultrasonic device 1003 further includes a piezoelectric transducer 1004 acoustically coupled to a resonator 1008 in contact with the cleaning liquid. Piezoelectric transducer 1004 is electrically excited to vibrate, and resonator 1008 transmits high frequency sonic energy to cleaning liquid 1032 . The cavitation of the air bubbles generated by the high frequency acoustic energy vibrates and dislodges foreign particles or contaminants on the surface of the wafer 1010 .

再び図1Aを参照すると、ウェハ洗浄装置はアーム1007も含んでいる。アーム1007は、音波デバイス1003を垂直方向Zに移動させることによって液膜厚さdを変化させるために、音波デバイス1003に結合されている。垂直駆動モジュール1006は、アーム1007を垂直方向に移動させる。垂直駆動モジュール1006及び回転駆動モジュール1016の両方は、制御装置1088によって制御される。 Referring again to FIG. 1A, the wafer cleaning apparatus also includes arm 1007 . An arm 1007 is coupled to the sonic device 1003 to change the liquid film thickness d by moving the sonic device 1003 in the vertical direction Z. Vertical drive module 1006 moves arm 1007 vertically. Both vertical drive module 1006 and rotary drive module 1016 are controlled by controller 1088 .

図1Aに示すウェハ洗浄装置の平面図である図1Bに示すように、音波デバイス1003は、ウェハ1010の小さな領域のみを覆っている。したがって、ウェハ1010は、その全体にわたって均一な音波エネルギーを受け取るために回転しなければならない。図1A及び図1Bには1つの音波デバイス1003だけが示されているが、他の実施形態では、複数の音波デバイスが同時にまた間欠的に用いられてもよい。同様に、2個以上のノズル1012が、洗浄液1032をより均一に吹き付けるために使用されてもよい。 As shown in FIG. 1B, which is a plan view of the wafer cleaning apparatus shown in FIG. 1A, sonic device 1003 covers only a small area of wafer 1010. FIG. Therefore, wafer 1010 must rotate to receive uniform acoustic energy across its entirety. Although only one sonic device 1003 is shown in FIGS. 1A and 1B, in other embodiments, multiple sonic devices may be used simultaneously and intermittently. Similarly, two or more nozzles 1012 may be used to more uniformly spray the cleaning liquid 1032 .

図2A~図2Gは、超音波または高周波超音波トランスデューサの各種形状を示す図である。図2Aは三角形又はパイ形状を示し、図2Bは矩形を示し、図2Cは八角形を示し、図2Dは楕円形を示し、図2Eは半円形状を示し、図2Fは1/4円形状を示し、図2Gは真円形状を示している。これらの形状の各々における音波トランスデューサが、図1に示す音波デバイス1003の圧電トランスデューサ1004の代わりに使用されてもよい。 2A-2G are diagrams illustrating various shapes of ultrasonic or high frequency ultrasonic transducers. 2A shows a triangle or pie shape, FIG. 2B shows a rectangle, FIG. 2C shows an octagon, FIG. 2D shows an ellipse, FIG. 2E shows a semicircle shape, and FIG. 2F shows a quarter circle shape. , and FIG. 2G shows a perfect circular shape. Acoustic transducers in each of these shapes may be used in place of piezoelectric transducer 1004 in acoustic device 1003 shown in FIG.

図3は、ウェハ洗浄プロセス中における気泡の内破を示す図である。気泡3012の形状は、音波エネルギーが気泡3012に印加されるにつれて、球状Aからリンゴ形状Gへと徐々に圧縮される。最終的に、気泡3012は、内破状態Iに達し、マイクロジェットを形成する。図4A及び図4Bに示すように、マイクロジェットは非常に猛烈な(数千気圧及び数千℃に達することもある)、特にパターン構造要素のサイズtが70nm以下に収縮すると、半導体ウェハ4010上の微細パターン構造4034に損傷を与えうる。 FIG. 3 is a diagram illustrating implosion of bubbles during the wafer cleaning process. The shape of bubble 3012 is gradually compressed from spherical A to apple-shaped G as sonic energy is applied to bubble 3012 . Eventually, bubble 3012 reaches implosion state I and forms a microjet. As shown in FIGS. 4A and 4B, the microjets are very violent (sometimes reaching thousands of atmospheres and thousands of degrees Celsius), especially when the pattern structure element size t shrinks below 70 nm. may damage the micropatterned structure 4034.

図4A及び図4Bは、ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与えるトランジットキャビテーションを示す図である。図4Aに示すように、気泡4040、4042及び4044は、半導体ウェハ4010にあるパターン構造4034の上方における音波キャビテーションによって形成される。パターン構造4034は、これらに限定されるものではないが、フィン、ビアホール、トレンチ等を含む、洗浄される必要がある複数の要素を含む。気泡4044は、数1000気圧及び数1000℃に達する非常に猛烈なマイクロジェットとなる。図4Bに示すように、マイクロジェットが発生すると、パターン構造4034の一部が吹き飛ばされる。このような損傷は、70nm以下のデバイス要素サイズを有するウェハに対してより深刻である。 4A and 4B illustrate transit cavitation damaging pattern structures on a wafer in a wafer cleaning process. As shown in FIG. 4A, bubbles 4040, 4042 and 4044 are formed by acoustic cavitation above patterned structures 4034 on semiconductor wafer 4010. As shown in FIG. The pattern structure 4034 includes multiple elements that need to be cleaned including, but not limited to, fins, via holes, trenches, and the like. Bubbles 4044 become very violent microjets reaching several thousand atmospheres and several thousand degrees Celsius. As shown in FIG. 4B, when the microjet is generated, part of the pattern structure 4034 is blown away. Such damage is more severe for wafers with device feature sizes of 70 nm and below.

図5A~図5Cは、ウェハ洗浄プロセスにおいて気泡5016内部の熱エネルギーの変化を示す図である。気泡5016に音波正圧が作用すると、気泡5016は、図5Aに示すように、その体積を減少させる。この体積が収縮する過程で、音波圧力Pが気泡5016に作用し、機械的仕事が気泡5016内にて熱エネルギーに変換される。したがって、気泡5016内部の気体及び/又は蒸気の温度Tは、図5Bに示すように、増加する。様々なパラメータ間の関係は、次の式によって表すことができる。 5A-5C are diagrams showing changes in thermal energy inside bubble 5016 during the wafer cleaning process. When air bubble 5016 is subjected to positive sonic pressure, air bubble 5016 reduces its volume, as shown in FIG. 5A. In the process of this volume contraction, the sonic pressure P M acts on the bubble 5016 and mechanical work is converted into thermal energy within the bubble 5016 . Accordingly, the temperature T of the gas and/or vapor inside bubble 5016 increases, as shown in FIG. 5B. The relationship between various parameters can be expressed by the following equations.

/T=pv/T (1) p 0 v 0 /T 0 =pv/T (1)

ここで、pは圧縮前の気泡内の圧力、vは圧縮前の気泡5016の初期体積、Tは圧縮前の気泡内部の気体の温度であり、pは圧縮中における気泡内部の圧力、vは圧縮中における気泡の体積、Tは圧縮中における気泡内部の気体の温度である。 where p 0 is the pressure inside the bubble before compression, v 0 is the initial volume of the bubble 5016 before compression, T 0 is the temperature of the gas inside the bubble before compression, and p is the pressure inside the bubble during compression. , v is the volume of the bubble during compression, and T is the temperature of the gas inside the bubble during compression.

計算を単純化するために、圧縮中には気体の温度が変化しない、又は、圧縮が非常にゆっくりで、気泡周辺の液体によって温度上昇が相殺されると仮定する。この場合、一回の気泡圧縮(体積N単位から体積1単位、つまり圧縮比=N)中における、音波圧力Pによる機械的仕事wは以下のように表すことができる。

Figure 0007293221000001
To simplify the calculations, we assume that the temperature of the gas does not change during compression, or that the compression is very slow and the temperature rise is offset by the liquid surrounding the bubbles. In this case, the mechanical work w m due to the sonic pressure P M in one bubble compression (from N unit volume to 1 unit volume, that is, compression ratio=N) can be expressed as follows.
Figure 0007293221000001

ここで、Sはシリンダの断面積、Xはシリンダの長さ、pは圧縮前におけるシリンダ内部の気体圧力である。上記式(2)では、圧縮中における温度上昇要因を考慮していないため、気泡内の実際の圧力は温度上昇のためにより高くなる。したがって、音波圧力による実際の機械的仕事は、式(2)によって計算されるものよりも大きくなる。 Here, S is the cross-sectional area of the cylinder, X0 is the length of the cylinder, and p0 is the gas pressure inside the cylinder before compression. Equation (2) above does not take into account the temperature rise factor during compression, so the actual pressure inside the bubble will be higher due to the temperature rise. Therefore, the actual mechanical work due to sonic pressure will be greater than that calculated by equation (2).

音波圧力による機械的仕事の一部が、気泡内部の高圧気体及び/又は蒸気の熱エネルギー及び部分的に機械的エネルギーに変換され、その熱エネルギーは気泡内部の温度上昇に完全に寄与する(気泡の周囲の液体分子にエネルギーが移らない)と仮定し、さらに、気泡内部の気体の質量が圧縮の前後で一定のままであると仮定すると、気泡の1回の圧縮を経ることによる温度上昇ΔTは、以下の式によって表すことができる。 Part of the mechanical work due to the sonic pressure is converted into thermal energy and partly mechanical energy of the high-pressure gas and/or vapor inside the bubble, which thermal energy contributes completely to the temperature rise inside the bubble (bubble ) and that the mass of the gas inside the bubble remains constant before and after compression, the temperature rise ΔT can be expressed by the following equation.

ΔT=Q/(mc)=βwm/(mc)=βSxln(x)/(mc) (3) ΔT=Q/(mc)=βwm/(mc)=βSx 0 p 0 ln(x 0 )/(mc) (3)

上記式で、Qは機械的仕事から変換された熱エネルギーであり、βは音波圧力によるトータルの機械的作用に対する熱エネルギーの比であり、mは気泡内部の気体の質量であり、cは気体比熱係数である。β=0.65、S=1E-12、x=1000μm=1E-3m(圧縮比N=1000)、p=1kg/cm=1Ekg/m、m=8.9E-17kg(水素ガスの場合)、c=9.9EJ/(kgk)を上記式(3)に代入すると、ΔT=50.9℃となる。 where Q is the thermal energy converted from mechanical work, β is the ratio of thermal energy to total mechanical work due to sonic pressure, m is the mass of the gas inside the bubble, and c is the gas is the specific heat coefficient. β=0.65, S=1E −12 m 2 , x 0 =1000 μm=1E −3 m (compression ratio N=1000), p 0 =1 kg/cm 2 =1E 4 kg/m 2 , m=8. Substituting 9E −17 kg (for hydrogen gas) and c=9.9E 3 J/(kg 0 k) into the above equation (3), ΔT=50.9°C.

図5Bに示すように、気泡が最小サイズの1ミクロンに達したとき、最初の圧縮後の気泡内の気体温度Tは以下の通り計算される。 As shown in FIG. 5B, when the bubble reaches a minimum size of 1 micron, the gas temperature T1 inside the bubble after the first compression is calculated as follows.

=T+ΔT=20℃+50.9℃=70.9℃ (4) T 1 =T 0 +ΔT=20° C.+50.9° C.=70.9° C. (4)

このような高温下では、気泡周辺の液体分子には蒸発するものもある。その後、音波圧力が負になり、気泡サイズが拡大し始める。この逆プロセスでは、圧力Pを有する高温気体及び/又は蒸気が、周囲の液体表面に仕事をすることになる。同時に図5Cに示すように、音波圧力Pが、気泡を膨張方向に引っ張るため、負の音波圧力Pも周囲の液体に部分的に仕事をする。これらの作用が協働する結果、気泡内部の熱エネルギーが完全に放出されたり機械的エネルギーに変換されたりすることができないため、元の気体温度T又は液体温度にまで気泡内部の気体の温度を冷却することができない。キャビテーションの第1サイクルの後、気泡内部の気体及び/又は蒸気の温度Tは、図6Bに示すように、TとTの間のいずれかとなる。ここで、Tを以下のように表すことができる。

=T-δT=T+ΔT-δT (5)

ここで、δTは気泡が一回膨張した後の温度低下幅であり、δTはΔΔTより小さい。

気泡キャビテーションの第2サイクルが最小気泡サイズに達すると、気泡内の気体及び/又は蒸気の温度Tは、以下の通りとなる。

=T+ΔT=T+ΔT-δT+ΔT=T+2ΔT-δT (6)

気泡キャビテーションの第2サイクルが終了すると、気泡内部の気体及び/又は蒸気の温度Tは、以下のようになる。

=T-δT=T+2ΔT-δT-δT=T+2ΔT-2δT (7)

同様に、気泡キャビテーションのn番目のサイクルが最小気泡サイズに達したとき、気泡内部の気体及び/又は蒸気の温度T2n-1は、以下の通りである。
2n-1=T+nΔT-(n-1)δT (8)
At such high temperatures, some liquid molecules around the bubble evaporate. After that, the sonic pressure becomes negative and the bubble size begins to expand. In this reverse process, hot gas and/or vapor with pressure PG will do work on the surrounding liquid surface. At the same time, as shown in FIG. 5C, the negative sonic pressure P M also does some work on the surrounding liquid because the sonic pressure P M pulls the bubble in the direction of expansion. As a result of these actions working together, the thermal energy inside the bubble cannot be completely released or converted into mechanical energy, so the temperature of the gas inside the bubble is reduced to the original gas temperature T0 or the liquid temperature. cannot be cooled. After the first cycle of cavitation, the temperature T2 of the gas and/or vapor inside the bubble will be somewhere between T0 and T1 , as shown in FIG. 6B. Here, T2 can be expressed as follows.

T 2 =T 1 −δT=T 0 +ΔT−δT (5)

Here, δT is the width of temperature decrease after the bubble expands once, and δT is smaller than ΔΔT.

When the second cycle of bubble cavitation reaches the minimum bubble size, the temperature T3 of the gas and/or vapor inside the bubble is:

T 3 =T 2 +ΔT=T 0 +ΔT−δT+ΔT=T 0 +2ΔT−δT (6)

At the end of the second cycle of bubble cavitation, the temperature T4 of the gas and/or vapor inside the bubble is:

T 4 =T 3 -δT=T 0 +2ΔT-δT-δT=T 0 +2ΔT-2δT (7)

Similarly, when the nth cycle of bubble cavitation reaches the minimum bubble size, the temperature T 2n−1 of the gas and/or vapor inside the bubble is:
T 2n−1 =T 0 +nΔT−(n−1)δT (8)

気泡キャビテーションのn番目サイクルが終了すると、気泡内の気体及び/又は蒸気の温度T2nは、以下のようになる。

2n=T+nΔT-nδT=T+n(ΔT-δT) (9)

式(8)から、内破サイクル数nは以下のように表すことができる。

=(T-T-ΔT)/(ΔT-δT)+1 (10)

式(10)から、内破時間τは以下のように表すことができる。

τ=n=t((T-T-ΔT)/(ΔT-δT)+1)

=n/f=((T-T-ΔT)/(ΔT-δT)+1)/f (11)

ここで、tはサイクル周期であり、fは超音波/高周波超音波の周波数である。
At the end of the nth cycle of bubble cavitation, the temperature T2n of the gas and/or vapor inside the bubble is:

T 2n =T 0 +nΔT−nδT=T 0 +n(ΔT−δT) (9)

From equation (8), the implosion cycle number ni can be expressed as follows.

n i =(T i −T 0 −ΔT)/(ΔT−δT)+1 (10)

From equation (10), implosion time τ i can be expressed as follows.

τ i =n i t 1 =t 1 ((T i −T 0 −ΔT)/(ΔT−δT)+1)

=n i /f 1 =((T i −T 0 −ΔT)/(ΔT−δT)+1)/f 1 (11)

where t1 is the cycle period and f1 is the frequency of the ultrasound/high-frequency ultrasound.

式(10)及び(11)により、内破サイクル数n及び内破時間τを計算することができる。T=3000℃、ΔT=50.9℃、T=20℃、f=500KHz、1MHz、2MHzと仮定したときにおける、内破サイクル数n、内破時間τ、及び、(ΔT-δT)の計算された関係を表1に示す。

Figure 0007293221000002
Equations (10) and (11) allow the number of implosion cycles n i and implosion time τ i to be calculated. Implosion cycle number n i , implosion time τ i and ( ΔT -δT) is shown in Table 1.
Figure 0007293221000002

図6A~図6Cは、マイクロジェットが最終的に発生し、処理パラメータが式(1)~(11)に従う場合における、音波ウェハ洗浄プロセスを示す。図6Aに示すように、洗浄液中に気泡キャビテーションを発生させるために、音波デバイスに電力(P)が連続的に供給される。気泡キャビテーションのサイクル数nが増加するにつれて、気体及び/又は蒸気の温度は、図6Bに示されるように増加する。そのため、気泡表面のより多くの分子が、気泡6082の内部へ向かって蒸発し、その結果、図6Cに示すように、時間の経過と共にそのサイズが増加する。最終的に、圧縮中における気泡6082内の温度は、内破温度Tに達し(通常、Tは数1000℃程度と高くなる)、図6Cに示すように、激しいマイクロジェット6080が発生する。したがって、洗浄中におけるウェハのパターン構造の損傷を回避するために、安定したキャビテーションが維持されなければならず、気泡の内破つまりマイクロジェットは回避されなければならない。 Figures 6A-6C illustrate the sonic wafer cleaning process when microjets are finally generated and the processing parameters follow equations (1)-(11). As shown in FIG. 6A, power (P) is continuously supplied to the sonic device to generate bubble cavitation in the cleaning liquid. As the number of bubble cavitation cycles n increases, the temperature of the gas and/or vapor increases as shown in FIG. 6B. As such, more molecules on the surface of the bubble evaporate toward the interior of the bubble 6082, resulting in its size increasing over time, as shown in FIG. 6C. Eventually, the temperature within the bubble 6082 during compression reaches the implosion temperature T i (typically, T i is as high as several thousand degrees Celsius) and violent microjets 6080 are generated, as shown in FIG. 6C. . Therefore, stable cavitation must be maintained and bubble implosion or microjets must be avoided in order to avoid damage to the patterned structures of the wafer during cleaning.

図7A~図7Eは、本発明の一実施形態による音波ウェハ洗浄プロセスを示す図である。図7Aは、洗浄液中に気泡キャビテーションを発生させるために、音波デバイスに間欠的に供給される電源出力の波形を示す。図7Bは、キャビテーションの各サイクルに対応する温度曲線を示す。図7Cは、キャビテーションの各サイクル中に、期間τにおいては気泡サイズが増加し、期間τにおいて電力供給が終了したときに減少することを示している。 Figures 7A-7E illustrate an sonic wafer cleaning process according to one embodiment of the present invention. FIG. 7A shows the waveform of the power output intermittently applied to the sonic device to generate bubble cavitation in the cleaning liquid. FIG. 7B shows temperature curves corresponding to each cycle of cavitation. FIG. 7C shows that during each cycle of cavitation, the bubble size increases during period τ 1 and decreases when power is turned off during period τ 2 .

本発明の第1の実施形態による気泡内破を回避するための詳細な処理の複数工程が、図7Dに示されている。この処理は、超音波又は高周波超音波デバイスを洗浄中のウェハの上面近傍に配置する工程7010から始まる。工程7020において、化学物質又は気体がドープされた水のいずれかである洗浄液をウェハ上に導入し、ウェハと音波デバイスとの間のギャップを洗浄液で満たす。工程7030において、チャックによって保持されたウェハの回転又は振動を開始させる。工程7040において、周波数f及び電力レベルP1を有する電源を、音波デバイスに印加する。工程7050において、気泡内部の気体及び/又は蒸気の温度が内破温度Tに達するか、又は期間τが式(11)によって計算される時間τに達する前に、電源出力を0とする。すると、洗浄液の温度が気体温度よりもはるかに低いため、気泡内部の気体及び/又は蒸気の温度が低下し始める。工程7060において、気泡内部の気体及び/又は蒸気の温度が室温Tまで低下した後、又は持続時間がτに達した後(期間τの間、電源出力は0とされる)、電源出力を、周波数f及び電力レベルP1に復帰させる。工程7070において、ウェハの清浄度を検査する。そして、ウェハが所望の程度までまだ清浄になっていない場合、工程7010から工程7060までを繰り返す。代替的には、清浄度の検査をサイクル毎に行わなくてもよい。実用されるサイクルの数を、サンプルウェハを使用して予め実験によって決定してもよい。 A detailed process multiple steps for avoiding bubble implosion according to the first embodiment of the present invention is shown in FIG. 7D. The process begins at step 7010 by placing an ultrasonic or high frequency ultrasonic device near the top surface of the wafer being cleaned. In step 7020, a cleaning solution, either chemical or gas doped water, is introduced over the wafer and fills the gap between the wafer and the sonic device with the cleaning solution. At step 7030, the rotation or oscillation of the wafer held by the chuck is initiated. At step 7040, a power source having frequency f1 and power level P1 is applied to the acoustic wave device. In step 7050, the power supply output is reduced to 0 before the temperature of the gas and/or vapor inside the bubble reaches the implosion temperature T i or the period τ 1 reaches the time τ i calculated by equation (11). do. The temperature of the gas and/or vapor inside the bubble then begins to drop since the temperature of the cleaning liquid is much lower than the temperature of the gas. In step 7060, after the temperature of the gas and/or vapor inside the bubble has decreased to room temperature T0 , or after the duration has reached τ2 (during period τ2 , the power supply output is set to 0), the power supply The output is restored to frequency f1 and power level P1. At step 7070, the wafer is inspected for cleanliness. Then, if the wafer is not yet cleaned to the desired degree, steps 7010 through 7060 are repeated. Alternatively, cleanliness checks may not be performed every cycle. The number of cycles to be used may be determined experimentally in advance using sample wafers.

再び図7Dを参照すると、工程7050において、気泡の内破を回避するために、期間τは式(11)を用いて計算されるτよりも短くなければならない。工程7060において、気泡内部の気体及び/又は蒸気の温度は、室温又は洗浄液温度まで冷却される必要がない。むしろ、それは、室温又は洗浄液温度よりも高い温度であることができる。好ましくは、この温度は、内破温度Tよりも十分に低い。 Referring again to FIG. 7D, in step 7050, period τ 1 must be shorter than τ i calculated using equation (11) to avoid bubble implosion. At step 7060, the temperature of the gas and/or vapor inside the bubbles need not be cooled to room temperature or the cleaning liquid temperature. Rather, it can be at room temperature or at a temperature above the wash liquid temperature. Preferably, this temperature is well below the implosion temperature T i .

式(8)及び(9)によれば、(ΔT-δT)が分かっている場合には、内破時間τを計算することができる。しかし、通常、(ΔT-δT)は、計算することができず、容易に直接的な測定をすることができない。一方において、τは実験によって決定することができる。 According to equations (8) and (9), the implosion time τ i can be calculated if (ΔT−δT) is known. However, usually (ΔT-δT) cannot be calculated and cannot be easily measured directly. On the one hand, τ i can be determined experimentally.

図7Eは、内破時間τを実験によって決定するための処理を示すフローチャートである。まず、工程7210において、5つの異なる期間τを、表1に基づいて実験計画法(DOE)条件として例示的に選択する。工程7220において、期間τを、選択された期間τの少なくとも10倍、第1のスクリーニング試験では好ましくは100倍長い時間に設定する。工程7230において、電力レベルをPに固定し、上記の5つのDOE条件で、同じ特定パターン構造を有する5つの異なるウェハを別々に洗浄する。ここで、Pは図6Aに示すような連続モード(非パルスモード)を行うと、パターン構造が確実に損傷する電力レベルである。工程7240において、5枚のウェハの損傷状態を、電子顕微鏡(SEM)又はAMAT SEMビジョン又はHitachi IS3000のようなウェハパターン損傷調査ツールによって検査する。これにより、内破時間τを特定の範囲に狭めることができる。損傷したパターン構造要素のパーセンテージは、SEMによって検査された損傷したパターン構造要素の総数を、パターン構造要素の総数で除算することによって計算することができる。損傷したパターン構造要素のパーセンテージを決定するその他の方法が存在してもよい。例えば、損傷したパターン構造要素の割合の指標として、最終的なウェハ歩留まりが使用されてもよい。 FIG. 7E is a flowchart illustrating a process for empirically determining implosion times τ i . First, at step 7210, five different time periods τ 1 are illustratively selected as design of experiments (DOE) conditions based on Table 1. At step 7220, the period τ 2 is set to be at least 10 times longer than the selected period τ 1 , preferably 100 times longer for the first screening test. In step 7230, with the power level fixed at P0 , five different wafers with the same specific pattern structure are separately cleaned under the above five DOE conditions. Here, P 0 is the power level at which pattern structures are reliably damaged when performing continuous mode (non-pulsed mode) as shown in FIG. 6A. In step 7240, the five wafers are inspected for damage status by an electron microscope (SEM) or wafer pattern damage investigation tool such as AMAT SEM Vision or Hitachi IS3000. This allows the implosion time τ i to be narrowed to a specific range. The percentage of damaged pattern structure elements can be calculated by dividing the total number of damaged pattern structure elements inspected by the SEM by the total number of pattern structure elements. There may be other methods of determining the percentage of pattern structure elements that are damaged. For example, final wafer yield may be used as an indicator of the percentage of pattern features that are damaged.

上記の工程7210~7240を繰り返すことにより、内破時間τの範囲を狭くすることができる。内破時間τを取得した後、期間τを、安全マージンのために0.5*τより小さい値に設定してもよい。以下の段落は、そのような実験の例を記載している。 By repeating steps 7210-7240 above, the range of implosion times τ i can be narrowed. After obtaining the implosion time τ i , the period τ 1 may be set to a value less than 0.5*τ i for safety margin. The following paragraphs describe examples of such experiments.

パターン構造が55nmのポリシリコンゲートラインによって形成されると仮定すると、超音波周波数は1MHzであり、この超音波は、ウェハ内及びウェハからウェハへの均一なエネルギー付与量を達成するために、ギャップ発振モード(PCT出願番号PCT/CN2008/073471号の明細書に開示されている)で動作するProsys社によって製造された超音波/高周波超音波デバイスによって生成される。他の実験パラメータおよび最終的なパターン損傷データを以下の表2にまとめる。

Figure 0007293221000003
Assuming that the pattern structure is formed by 55 nm polysilicon gate lines, the ultrasonic frequency is 1 MHz, and the ultrasonic wave is placed in the gaps to achieve uniform energy deposition within the wafer and from wafer to wafer. It is produced by an ultrasound/high frequency ultrasound device manufactured by Prosys, Inc. operating in an oscillating mode (disclosed in the specification of PCT Application No. PCT/CN2008/073471). Other experimental parameters and final pattern damage data are summarized in Table 2 below.
Figure 0007293221000003

実験では、τ=2ms(2000サイクル)の場合、上述の音波洗浄プロセスによって、55nmの要素サイズを有するパターン構造に対して1216個の損傷部位が発生する。τ=0.1ms(100サイクル)の場合、音波洗浄プロセスによって、同じパターン構造に対してゼロ(0)個の損傷部位が発生する。したがって、内破時間τは、0.1msから2msの間の値である。よりτの範囲を狭くした追加の試験によって、τの範囲をより狭くすることができる。 In experiments, for τ 1 =2 ms (2000 cycles), the sonic cleaning process described above produces 1216 damage sites for a patterned structure with an element size of 55 nm. For τ 1 =0.1 ms (100 cycles), the sonic cleaning process produces zero (0) damaged sites for the same pattern structure. The implosion time τ i is therefore a value between 0.1 ms and 2 ms. An additional test with a narrower range of τ 1 allows a narrower range of τ i .

上記の実験では、サイクル数は、超音波又は高周波超音波のパワー密度及び周波数に依存しており、パワー密度が大きいほどサイクル数が少なく、周波数が低いほどサイクル数が少ない。上記の実験から、超音波又は高周波超音波のパワー密度が0.1ワット/cmより大きく、超音波又は高周波超音波の周波数が1MHz以下である場合、損傷のないサイクル数は2,000より小さいと予測することができる。周波数が1MHzより大きな範囲に上昇するか、電力密度が0.1watts/cm未満になれば、サイクル数が上昇することが予測される。 In the above experiments, the number of cycles depends on the power density and frequency of the ultrasound or high-frequency ultrasound, with higher power densities leading to fewer cycles and lower frequencies leading to fewer cycles. From the above experiments, when the power density of ultrasound or high-frequency ultrasound is greater than 0.1 Watt/cm 2 and the frequency of ultrasound or high-frequency ultrasound is 1 MHz or less, the number of cycles without damage is greater than 2,000. can be expected to be small. It is expected that the number of cycles will increase as the frequency increases into the range greater than 1 MHz or the power density decreases below 0.1 watts/cm 2 .

期間τを取得した後、上記したのと同様のDOE法に基づいて、期間τを実験によって取得することができる。この場合、τは所定の値に固定され、パターン構造に損傷が観察されるまで、各DOEを行う際にτを徐々に短くする。期間τが短くなるにつれて、気泡内部の気体及び/又は蒸気の温度が十分に低下できず、気泡内部の気体及び/又は蒸気の平均温度が徐々に増加し、最終的には気泡の内破を引き起こす。この内破を引き起こす時間を、臨界冷却時間τという。臨界冷却時間τを知ることによって、安全マージンをとって期間τを2*τよりも大きい値に設定することができる。 After obtaining the period τ 1 , the period τ 2 can be experimentally obtained based on the same DOE method as described above. In this case, τ 1 is fixed at a given value and τ 2 is gradually shortened with each DOE until damage is observed in the pattern structure. As the period τ2 becomes shorter, the temperature of the gas and/or vapor inside the bubble cannot be sufficiently lowered, the average temperature of the gas and/or vapor inside the bubble gradually increases, and finally the bubble implodes. cause. The time that causes this implosion is called the critical cooling time τc . Knowing the critical cooling time τ c allows us to set the period τ 2 to a value greater than 2*τ c with a safety margin.

したがって、洗浄プロセスの複数のパラメータは、音波エネルギーを付与することによる洗浄効果によって生じる歩留まり向上が、前記音波エネルギーを付与することによる損傷によって生じる歩留まり低下よりも大きくなるように決定されてもよい。損傷率についての所定の閾値が、例えば顧客によって指定されてもよい。洗浄プロセスのパラメータは、損傷の割合が所定の閾値よりも小さく、又は実質的に0若しくは0丁度となるように決定されてもよい。所定の閾値は、例えば、10%、5%、2%又は1%であってよい。損傷率は、ウェハ製造の最終歩留まりが、洗浄プロセスによって引き起こされるいかなる損傷の影響も実質的に受けない場合、実質的に0である。換言すれば、洗浄プロセスによって引き起こされる損傷は、製造プロセス全体の観点から許容可能である。損傷率は、上述のように、電子顕微鏡を使用してサンプルウェハを検査することによって決定することができる。 Thus, the parameters of the cleaning process may be determined such that the yield enhancement caused by the cleaning effect of applying sonic energy is greater than the yield loss caused by the damage of applying said sonic energy. A predetermined threshold for damage rate may be specified by the customer, for example. The parameters of the cleaning process may be determined such that the damage rate is less than a predetermined threshold, or substantially zero or exactly zero. The predetermined threshold may be, for example, 10%, 5%, 2% or 1%. The damage rate is substantially zero if the final yield of wafer fabrication is substantially free of any damage caused by the cleaning process. In other words, the damage caused by the cleaning process is acceptable from the point of view of the overall manufacturing process. Damage rates can be determined by examining sample wafers using an electron microscope, as described above.

図8A~図8Dは、本発明の別の一実施形態による音波ウェハ洗浄プロセスを示す図である。この音波ウェハ洗浄プロセスでは、電源Pの振幅を、図7A及び図7Dの工程7040のように一定のレベルP1に維持するのではなく、時間とともに変化させるが、その他の面では図7A~7Dに示したものと同じままである。一実施形態では、図8Aに示すように、電源の振幅Pが、期間τの間に増大する。別の実施形態では、図8Bに示すように、電源振幅Pが、期間τの間に減少する。さらに別の実施形態では、図8Cに示すように、電源振幅Pが、期間τの最初に減少し、その後、増加する。図8Dに示す実施形態では、電源振幅Pが、期間τの最初に増加し、その後、減少する。 Figures 8A-8D illustrate an sonic wafer cleaning process according to another embodiment of the present invention. In this sonic wafer cleaning process, the amplitude of the power supply P is varied over time rather than maintained at a constant level P1 as in step 7040 of FIGS. It remains the same as shown. In one embodiment, as shown in FIG. 8A, the amplitude P of the power supply increases during period τ1 . In another embodiment, as shown in FIG. 8B, the power supply amplitude P decreases during the period τ1 . In yet another embodiment, the power supply amplitude P decreases at the beginning of period τ 1 and then increases, as shown in FIG. 8C. In the embodiment shown in FIG. 8D, the power supply amplitude P increases at the beginning of period τ1 and then decreases.

図9A~図9Dは、本発明のさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。この音波ウェハ洗浄プロセスでは、電源の周波数を、図7A及び図7Dの工程7040のように一定値fに維持するのではなく、時間とともに変化させるが、その他の面では図7A~7Dに示したものと同じままである。一実施形態では、図9Aに示すように、電源の周波数が、期間τの最初にfで、次にfとなる。ここでfはfよりも高い周波数である。図9Bに示すように、一実施形態では、電源の周波数が、期間τの最初にfで、その後にfへと高くなる。図9Cに示すように、一実施形態では、電源の周波数が、期間τの間にfからfに変化し、次いで、fに戻る。図9Dに示すように、一実施形態では、電源の周波数が、期間τの間にfからfに変化し、次いで、fに戻る。 Figures 9A-9D illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. In this sonic wafer cleaning process, the frequency of the power supply is varied over time rather than being held at a constant value f 1 as in step 7040 of FIGS. 7A and 7D, but otherwise shown in FIGS. remains the same as before. In one embodiment, as shown in FIG. 9A, the frequency of the power supply is f 1 at the beginning of period τ 1 and then f 3 . where f1 is a higher frequency than f3 . As shown in FIG. 9B, in one embodiment, the frequency of the power supply is increased to f 3 at the beginning of period τ 1 and then to f 1 . As shown in FIG. 9C, in one embodiment, the frequency of the power supply changes from f 3 to f 1 for a period of time τ 1 and then back to f 3 . As shown in FIG. 9D, in one embodiment, the frequency of the power supply changes from f 1 to f 3 during a period of time τ 1 and then back to f 1 .

図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f1 , then to f3 , and finally to f4 during period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

さらに、図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Further, similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f4 , then to f3 , and finally to f1 in time period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

さらに、図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Further, similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f1 , then to f4 , and finally to f3 in time period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

さらに、図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Further, similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f3 , then to f4 , and finally to f1 during period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

さらに、図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Further, similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f3 , then to f1 , and finally to f4 during period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

さらに、図9Cに示す洗浄プロセスと同様に、一実施形態では、電源周波数は、期間τにおいてまずfに設定され、その後fに設定され、最後にfに設定される。ここで、fがfより小さく、fがfより小さい。 Further , similar to the cleaning process shown in FIG. 9C, in one embodiment, the power supply frequency is first set to f4 , then to f1, and finally to f3 during period τ1 . where f4 is smaller than f3 and f3 is smaller than f1 .

図10A~図10Cは、本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。図10Aを参照すると、図7Aに示される洗浄プロセスと同様に、期間τにおいて、電力レベルP1及び周波数fを有する電源が、音波デバイスに印加される。しかし、期間τにおいて、電力を、図7Aに示すように0に落とすのではなく、レベルP2まで低下させる。したがって、気泡内部の気体及び/又は蒸気の温度は、図10Bに示すように、T+ΔTまで低下する。 Figures 10A-10C illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. Referring to FIG. 10A, similar to the cleaning process shown in FIG. 7A, a power source with power level P1 and frequency f1 is applied to the sonic device at time period τ1 . However, in period τ 2 , the power is reduced to level P2 rather than dropping to 0 as shown in FIG. 7A. Therefore, the temperature of the gas and/or vapor inside the bubble drops to T 0 +ΔT 2 , as shown in FIG. 10B.

図10Cは、図10A及び図10Bに示されるウェハ洗浄プロセスの処理を示すフローチャートである。工程10010において、超音波又は高周波超音波デバイスを、洗浄中のウェハの上面近傍に配置する。工程10020において、化学物質又は気体がドープされた水のいずれかである洗浄液をウェハ上に導入し、ウェハと音波デバイスとの間のギャップを洗浄液で満たす。工程10030において、ウェハを保持するチャックを、洗浄プロセスのために回転させ始める。工程10040において、周波数f及び電力レベルP1を有する電源を、音波デバイスに印加する。工程10050において、気泡内部の気体及び/又は蒸気の温度が内破温度Tに達するか、又は期間τが式(11)によって計算される期間τに達する前に、周波数をfに維持しつつ、電力レベルをP2に下げる。工程10060において、気泡内部の気体及び/又は蒸気の温度が室温T近傍まで低下した後、又は持続時間がτに達した後、電力レベルをP1に復帰させる。工程10070において、ウェハの清浄度を検査する。そして、ウェハが所望の程度までまだ清浄になっていない場合、工程10010から工程10060までを繰り返す。代替的には、清浄度の検査をサイクル毎に行わなくてもよい。実用されるサイクルの数を、サンプルウェハを使用して予め実験によって決定してもよい。 FIG. 10C is a flowchart illustrating operations of the wafer cleaning process shown in FIGS. 10A and 10B. Step 10010 places an ultrasonic or high frequency ultrasonic device near the top surface of the wafer being cleaned. In step 10020, a cleaning liquid, either chemical or gas doped water, is introduced over the wafer and fills the gap between the wafer and the sonic device with the cleaning liquid. At step 10030, the chuck holding the wafer begins to rotate for the cleaning process. At step 10040, a power source having frequency f1 and power level P1 is applied to the acoustic wave device. In step 10050, before the temperature of the gas and/or vapor inside the bubble reaches the implosion temperature T i or the period τ 1 reaches the period τ i calculated by equation (11), the frequency is reduced to f 1 . while maintaining the power level down to P2. In step 10060, the power level is returned to P1 after the temperature of the gas and/or vapor inside the bubble has decreased to near room temperature T0 or after the duration has reached τ2 . At step 10070, the wafer is inspected for cleanliness. Then, if the wafer is not yet cleaned to the desired degree, steps 10010 through 10060 are repeated. Alternatively, cleanliness checks may not be performed every cycle. The number of cycles to be used may be determined experimentally in advance using sample wafers.

図11A~図11Bは、本発明のまたさらに別の一実施形態による音波ウェハ洗浄プロセスを示す図である。この音波ウェハ洗浄プロセスは、図10A~図10Cに示されたものと同様であり、相違点は、工程10050のみである。図11A及び図11Bに示すウェハ洗浄プロセスでは、電源周波数をfに維持する代わりに、期間τの間、周波数をfに低下させる。気泡内部の気体及び/又は蒸気の温度を室温T近傍まで低下させられるように、電力レベルP2は、P1よりも十分に小さく、好ましくは1/5又は1/10であるべきである。 11A-11B illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. This sonic wafer cleaning process is similar to that shown in FIGS. In the wafer cleaning process shown in FIGS. 11A and 11B, instead of maintaining the power supply frequency at f 1 , the frequency is reduced to f 2 for a period of time τ 2 . The power level P2 should be sufficiently smaller than P1, preferably 1/5 or 1/10, so that the temperature of the gas and/or vapor inside the bubble can be lowered to near room temperature T0 .

図12A~図12Bは、本発明のさらにまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。本洗浄プロセスと図10A~図10Cに示すものとの間の差は、工程10050のみである。本ウェハ洗浄工程では、期間τにおける電力レベルP2をP1と実質的に同じとしつつ、電源周波数をfに高める。 Figures 12A-12B illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. The only difference between this cleaning process and that shown in FIGS. 10A-10C is step 10050 . In this wafer cleaning process, the power frequency is increased to f2 while the power level P2 in the period τ2 is substantially the same as P1.

図13A~図13Bは、本発明のさらなる別の一実施形態による音波ウェハ洗浄プロセスを示す図である。本洗浄プロセスと図10A~図10Cに示すものとの間の差は、工程10050のみである。本ウェハ洗浄工程では、期間τにおける電力レベルをP1からP2へと低下させつつ、電源周波数をfに高める。 Figures 13A-13B illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. The only difference between this cleaning process and that shown in FIGS. 10A-10C is step 10050 . In this wafer cleaning step, the power frequency is increased to f2 while the power level is decreased from P1 to P2 in period τ2 .

図14A~図14Bは、本発明のまた別の一実施形態による音波ウェハ洗浄プロセスを示す図である。本洗浄プロセスと図10A~図10Cに示すものとの間の差は、工程10050のみである。本ウェハ洗浄工程では、期間τにおける電力レベルをP1からP2へと増大させつつ、電源周波数をfからfに高める。周波数fはfよりも高いために音波エネルギーは気泡をそれほど強く加熱しないので、電力レベルP2は、P1よりわずかに高くてもよいが、気泡内部の気体及び/又は蒸気の温度が図14Bに示すように期間τの間に減少することを確実にするためには、高すぎてはならない。 Figures 14A-14B illustrate an sonic wafer cleaning process according to yet another embodiment of the present invention. The only difference between this cleaning process and that shown in FIGS. 10A-10C is step 10050 . In this wafer cleaning process, the power level is increased from P1 to P2 in period τ2 while the power supply frequency is increased from f1 to f2 . The power level P2 may be slightly higher than P1 because the sonic energy does not heat the bubble as strongly since the frequency f2 is higher than f1, but the temperature of the gas and/or vapor inside the bubble increases to should not be too high to ensure that it decreases during the period τ 2 as shown in .

図15A~15Cは、音波ウェハ洗浄プロセスにおいてウェハ上のパターン構造に損傷を与える安定したキャビテーションを示す図である。図15Aに示すように、ウェハ15010上には、間隔Wを有するパターン構造15034が形成されている。キャビテーションプロセスで形成されたいくつかの気泡15046は、パターン構造15034の間隙中にある。図15Bに示すように、気泡キャビテーションが継続するにつれて、気泡15048内の気体及び/又は蒸気の温度が上昇し、気泡15048のサイズが増大する。気泡15048の大きさが間隔Wよりも大きくなると、図15Cに示すように、気泡キャビテーションの膨張力によって、パターン構造15034を損傷させる可能性がある。したがって、新しいウェハ洗浄プロセスが必要とされる。 15A-15C illustrate stable cavitation damaging patterned structures on a wafer in an sonic wafer cleaning process. As shown in FIG. 15A, pattern structures 15034 having a spacing W are formed on the wafer 15010 . Some bubbles 15046 formed by the cavitation process are in the interstices of the pattern structure 15034 . As bubble cavitation continues, the temperature of the gas and/or vapor within the bubble 15048 increases and the size of the bubble 15048 increases, as shown in FIG. 15B. When the bubble 15048 size is larger than the spacing W, the expansion force of bubble cavitation can damage the pattern structure 15034, as shown in FIG. 15C. Therefore, new wafer cleaning processes are needed.

図15Cに示された気泡膨張によって引き起こされる損傷部位は、図4Bに示された気泡内破による損傷部位よりも小さくてよい。例えば、気泡の膨張は、100nmのオーダーの損傷部位をもたらす可能性があり、一方で気泡の内破は、1μmのオーダーのより大きな損傷部位をもたらす場合がある。 The damage area caused by bubble expansion shown in FIG. 15C may be smaller than the damage area caused by bubble implosion shown in FIG. 4B. For example, expansion of a bubble can result in a damage site on the order of 100 nm, while implosion of a bubble may result in a larger damage site on the order of 1 μm.

図15Dは、本発明の一実施形態による代替的なウェハ洗浄プロセスを示すフローチャートである。代替のウェハ洗浄プロセスは、超音波又は高周波超音波デバイスを、洗浄中のウェハの上面近傍に配置する工程15210から始まる。工程15020において、化学物質又は気体がドープされた水のいずれかである洗浄液をウェハ上に導入し、ウェハと音波デバイスとの間のギャップを洗浄液で満たす。工程15230において、チャックによって保持されたウェハの回転又は振動を開始させる。工程15240において、周波数f及び電力レベルP1を有する電源を、音波デバイスに印加する。工程15250において、気泡のサイズが間隔Wの値に達する前に、電源出力を0とする。すると、洗浄液の温度が気体温度よりもはるかに低いため、気泡内部の気体及び/又は蒸気の温度が低下し始める。工程15260において、気泡内部の気体及び/又は蒸気の温度が室温Tまで低下した後、又は持続時間がτに達した後(期間τの間、電源出力は0とされる)、電源出力を、周波数f及び電力レベルP1に復帰させる。工程15270において、ウェハの清浄度を検査する。そして、ウェハが所望の程度までまだ清浄になっていない場合、工程15210から工程15260までを繰り返す。代替的には、清浄度の検査をサイクル毎に行わなくてもよい。実用されるサイクルの数を、サンプルウェハを使用して予め実験によって決定してもよい。 Figure 15D is a flowchart illustrating an alternative wafer cleaning process according to one embodiment of the invention. An alternative wafer cleaning process begins at step 15210 by placing an ultrasonic or high frequency ultrasonic device near the top surface of the wafer being cleaned. In step 15020, a cleaning liquid, either chemical or gas doped water, is introduced over the wafer and fills the gap between the wafer and the sonic device with the cleaning liquid. At step 15230, the rotation or oscillation of the wafer held by the chuck is initiated. At step 15240, a power source having frequency f1 and power level P1 is applied to the acoustic wave device. At step 15250, the power supply output is zeroed before the bubble size reaches the W spacing value. The temperature of the gas and/or vapor inside the bubble then begins to drop since the temperature of the cleaning liquid is much lower than the temperature of the gas. In step 15260, after the temperature of the gas and/or vapor inside the bubble has decreased to room temperature T0 , or after the duration has reached τ2 (during period τ2 , the power supply output is set to 0), the power supply The output is restored to frequency f1 and power level P1. At step 15270, the wafer is inspected for cleanliness. Then, if the wafer is not yet cleaned to the desired degree, steps 15210 through 15260 are repeated. Alternatively, cleanliness checks may not be performed every cycle. The number of cycles to be used may be determined experimentally in advance using sample wafers.

再び図15Dを参照すると、気泡内部の気体及び/又は蒸気の温度は、室温Tまで冷却される必要がないが、好ましくは、内破温度Tよりはるかに低い温度に冷却されるべきである。工程15250では、気泡の膨張力がパターン構造15034を破損又は損傷しない限り、気泡の大きさをパターン構造15034の間隔Wより若干大きくすることができる。 Referring again to FIG. 15D, the temperature of the gas and/or vapor inside the bubble does not need to be cooled to room temperature T0 , but preferably should be well below the implosion temperature T1 . be. At step 15250 , the bubble size can be made slightly larger than the spacing W of the pattern features 15034 as long as the expansion force of the bubbles does not break or damage the pattern features 15034 .

再び図15Dを参照すると、工程15240の持続時間は、図7Eに示す手順から、τとして実験によって取得することができる。いくつかの実施形態では、図7-14に示すウェハ洗浄プロセスを、図15に示すウェハ洗浄プロセスと組み合わせることができる。 Referring again to FIG. 15D, the duration of step 15240 can be experimentally obtained as τ 1 from the procedure shown in FIG. 7E. In some embodiments, the wafer cleaning process shown in FIGS. 7-14 can be combined with the wafer cleaning process shown in FIG.

図16A~図16Cは、本発明の一実施形態によるウェハ洗浄プロセスを示す図である。このウェハ洗浄プロセスは、図7Dの工程7050を除いて、図7A~図7Eに示したものと同様である。このウェハ洗浄プロセスでは、気泡内部の気体及び/又は蒸気の温度が、内破温度Tに達するか、又は持続時間τが式(11)によって計算されるτに達する前に、電源出力を、図16Aに示される正のDC値又は図16B及び16Cに示される負のDC値に設定する。その結果、洗浄液の温度が気体及び/又は蒸気の温度よりもはるかに低いため、気泡内部の気体及び/又は蒸気の温度が低下し始める。いくつかの実施形態では、正又は負のいずれのDC出力の振幅についても、洗浄液中の気泡キャビテーションを生成するための期間τに印加される電力レベルP1の振幅よりも大きくても(図示せず)、等しくても(図16A及び図16B参照)、小さくても(図16C参照)よい。 Figures 16A-16C illustrate a wafer cleaning process according to one embodiment of the present invention. This wafer cleaning process is similar to that shown in Figures 7A-7E, except for step 7050 in Figure 7D. In this wafer cleaning process, the power supply output is set to the positive DC value shown in FIG. 16A or the negative DC value shown in FIGS. 16B and 16C. As a result, the temperature of the gas and/or vapor inside the bubble begins to drop, since the temperature of the cleaning liquid is much lower than the temperature of the gas and/or vapor. In some embodiments, the amplitude of the DC output, either positive or negative, is greater than the amplitude of the power level P1 applied during the period τ1 to produce bubble cavitation in the cleaning liquid (not shown). ), equal (see FIGS. 16A and 16B), or smaller (see FIG. 16C).

図17は、本発明の別の一実施形態によるウェハ洗浄プロセスを示す図である。このウェハ洗浄プロセスはまた、図7Dの工程7050を除いて、図7A~図7Eに示すものと同様である。 このウェハ洗浄工程は、期間τに印加されるのと同じ周波数fを維持しつつ、電源出力の位相を反転させ、その結果、気泡キャビテーションを迅速に停止させることができる。その結果、洗浄液の温度が気体及び/又は蒸気の温度よりもはるかに低いため、気泡内部の気体及び/又は蒸気の温度が低下し始める。 FIG. 17 illustrates a wafer cleaning process according to another embodiment of the invention. This wafer cleaning process is also similar to that shown in Figures 7A-7E, except for step 7050 in Figure 7D. This wafer cleaning step inverts the phase of the power supply output while maintaining the same frequency f 1 applied during period τ 1 , so that bubble cavitation can be stopped quickly. As a result, the temperature of the gas and/or vapor inside the bubble begins to drop, since the temperature of the cleaning liquid is much lower than the temperature of the gas and/or vapor.

再び図17を参照すると、期間τにおける電力レベルは、P2であり、これは、それぞれ異なる実施形態において、期間τにおける電力レベルであるP1より大きい、P1に等しい、又は、P1より小さいものであってよい。一実施形態では、期間τにおける電源周波数は、位相が反転されていれば、fとは異なるものであってよい。いくつかの実施形態では、超音波又は高周波超音波電源の周波数fは、0.1MHzから10MHzまでの間である。 Referring again to FIG. 17, the power level in period τ2 is P2, which in different embodiments is greater than, equal to, or less than P1, the power level in period τ1 . can be In one embodiment, the power supply frequency in period τ 2 may be different from f 1 if the phase is reversed. In some embodiments, the frequency f 1 of the ultrasonic or high frequency ultrasonic power source is between 0.1 MHz and 10 MHz.

図18A~18Jは、半導体ウェハのビアホールまたはトレンチ内における新鮮な洗浄液の循環を向上させる気泡キャビテーション制御を示す図である。図18Aは、ウェハ18010内に形成された複数のビアホール18034の断面図である。ここで、ビアホール開口の直径をW1として示している。音波エネルギーによってビアホール18034内に生成された気泡18012は、残留物及びそこからの粒子などの不純物の除去を促進する。図18Bは、図18Aに示されたビアホールの平面図である。 Figures 18A-18J illustrate bubble cavitation control that enhances the circulation of fresh cleaning liquid in via holes or trenches of semiconductor wafers. FIG. 18A is a cross-sectional view of a plurality of via holes 18034 formed in wafer 18010. FIG. Here, the diameter of the via hole opening is indicated as W1. Bubbles 18012 created within via hole 18034 by sonic energy facilitate removal of impurities such as residue and particles therefrom. FIG. 18B is a plan view of the via hole shown in FIG. 18A.

図18Cは、ウェハ18010内に形成された複数のトレンチ18036の断面図である。同様に、音波エネルギーによってトレンチ18036内に生成された気泡18012は、残留物及びそこからの粒子などの不純物の除去を促進する。図18Dは、図18Cに示されたトレンチ18036の平面図である。 FIG. 18C is a cross-sectional view of a plurality of trenches 18036 formed in wafer 18010. FIG. Similarly, bubbles 18012 generated within trenches 18036 by sonic energy facilitate removal of impurities such as residue and particles therefrom. FIG. 18D is a plan view of trench 18036 shown in FIG. 18C.

ビアホール18034、トレンチ18036又は別の凹部領域といったパターン構成要素の中に含まれ得る気泡の最大量によって、飽和点Rを定義する。気泡の量が飽和点Rを超えると、洗浄液が気泡によって遮断され、ビアホール18034又はトレンチ18036の側壁の底部に到達しにくくなり、洗浄性能が悪影響を受けることになる。気泡の量が飽和点R未満であると、ビアホール18034又はトレンチ18036といったパターン構成要素の内側で洗浄液に十分な有効性があり、良好な洗浄性能を得ることができる。 The maximum amount of bubbles that can be contained in a pattern feature such as via hole 18034, trench 18036, or another recessed area defines the saturation point R s . If the amount of bubbles exceeds the saturation point R s , the cleaning liquid will be blocked by the bubbles and will be less likely to reach the bottom of the sidewalls of via hole 18034 or trench 18036, adversely affecting cleaning performance. When the amount of bubbles is below the saturation point R s , there is sufficient effectiveness of the cleaning liquid inside pattern features such as via holes 18034 or trenches 18036 to obtain good cleaning performance.

飽和点未満では、ビアホール又はトレンチすなわち凹部空間VVTRの体積に対する総気泡体積Vの比Rは、以下の通りである。

R=V/VVTR<R

そして、飽和点Rにおける比Rは以下の通りである。

R=V/VVTR<R

ビアホール18034、トレンチ18036又は他の凹部空間といったパターン構成要素における全気泡の体積は、以下の通りである。

=N*V

ここで、Nは、パターン構成要素内の気泡の数であり、Vは、単一の気泡の平均体積である。
Below the saturation point, the ratio R of the total bubble volume VB to the volume of the via hole or trench or recessed space VVTR is:

R= VB / VVTR < Rs

And the ratio R at the saturation point R s is as follows.

R= VB / VVTR < Rs

The total bubble volume in pattern features such as via holes 18034, trenches 18036 or other recessed spaces is:

V B =N*V B

where N is the number of bubbles in the pattern element and VB is the average volume of a single bubble.

図18E~図18Hに示されるように、超音波又は高周波超音波エネルギーが洗浄液に印加されたとき、気泡18012のサイズはある程度の体積まで徐々に膨張し、これにより、ビアホール又はトレンチすなわち凹部空間VVTRの体積に対する総気泡体積Vの比Rは、飽和点R近傍又はそれよりも大きくなる。膨張した気泡18012は、ビアホール又はトレンチにおける洗浄液の入れ替え及び不純物除去の経路を遮断する。このような場合、音響エネルギーがビアホール又はトレンチに効率的に移動してそれらの底部及び側壁に達することができず、粒子、残渣及び他の不純物18048は、ビアホール又はトレンチ内にトラップされる。これは、臨界寸法W1がより小さくなる高度な半導体プロセスで容易に発生し得る。 As shown in FIGS. 18E-18H, when ultrasonic or high-frequency ultrasonic energy is applied to the cleaning liquid, the size of the bubble 18012 gradually expands to a certain volume, thereby filling the via hole or trench or recessed space V. The ratio R of the total bubble volume VB to the volume of the VTR is near or above the saturation point Rs . The expanded bubble 18012 blocks the replacement of the cleaning solution and the removal of impurities in the via hole or trench. In such cases, acoustic energy cannot efficiently transfer to the via holes or trenches to reach their bottoms and sidewalls, and particles, residue and other impurities 18048 become trapped within the via holes or trenches. This can easily occur in advanced semiconductor processes where the critical dimension W1 becomes smaller.

図18I~図18Jに示されるように、超音波又は高周波超音波エネルギーによる気泡18012のサイズ拡大は限界内であり、ビアホール、トレンチ又は凹部空間VVTRの体積に対する総気泡体積Vの比Rは、飽和点Rよりもはるかに低い。新鮮な洗浄液18047は、パターン構造要素内部の小さな気泡キャビテーションのために、ビアホール又はトレンチ内で自由に循環し、その結果、例えば、残留物及び粒子のような不純物18048は、パターン構造要素から容易に押し出されて良好な洗浄性能が得られる。 As shown in FIGS. 18I-18J, the size expansion of the bubble 18012 by ultrasound or high-frequency ultrasound energy is within limits, and the ratio R of the total bubble volume V B to the volume of the via hole, trench or recessed space V VTR is , much lower than the saturation point R s . The fresh cleaning liquid 18047 circulates freely in the via holes or trenches due to small bubble cavitation inside the pattern structure elements, so that impurities 18048, e.g., residues and particles, are easily removed from the pattern structure elements. Extruded for good cleaning performance.

ビアホール又はトレンチといったパターン構造要素における気泡の総体積は気泡の数及びサイズによって決定されるので、キャビテーションによる気泡サイズの膨張を制御することは、高アスペクト比のパターン構造要素を有するウェハの洗浄性能にとって重要である。 Since the total volume of bubbles in pattern features such as via holes or trenches is determined by the number and size of the bubbles, controlling the bubble size expansion due to cavitation is critical to the cleaning performance of wafers with high aspect ratio pattern features. is important.

図19A~19Dは、音波エネルギーに応じた気泡体積の変化を示す図である。キャビテーションの第1のサイクル中、気泡の体積は、正の音波パワーサイクルを経てVからVに圧縮され、それから負の音波パワーサイクルを経てVまで膨張する。しかし、Vに対応する気泡の温度Tは、Vに対応する温度Tよりも高くなるので、図19Bに示すように、体積Vは体積Vよりも大きくなる。この体積増加は、気泡を取り囲む液体分子がより高い温度下で蒸発することによって引き起こされる。同様に、2回目の圧縮後の気泡の体積Vは、図19Bに示されるように、VとVの間のいずれかの値となる。V、V及びVを以下のように表すことができる。

=V-ΔV (12)

=V+δV (13)

=V-ΔV=V+δV-ΔV=V-ΔV+δV-ΔV=V+δV-2ΔV (14)
19A-19D are diagrams showing changes in bubble volume in response to sonic energy. During the first cycle of cavitation, the bubble volume is compressed from V 0 to V 1 via a positive sonic power cycle and then expands to V 2 via a negative sonic power cycle. However, the bubble temperature T 2 corresponding to V 2 is higher than the temperature T 0 corresponding to V 0 , so the volume V 2 is greater than the volume V 0 as shown in FIG. 19B. This volume increase is caused by the liquid molecules surrounding the bubble evaporating at higher temperatures. Similarly, the bubble volume V3 after the second compression will be somewhere between V1 and V2 , as shown in FIG. 19B. V 1 , V 2 and V 3 can be expressed as follows.

V 1 =V 0 -ΔV (12)

V 2 =V 1 +δV (13)

V 3 =V 2 −ΔV=V 1 +δV−ΔV=V 0 −ΔV+δV−ΔV=V 0 +δV−2ΔV (14)

ここで、ΔVは、超音波/高周波超音波によって生成される正圧による1回の圧縮を経ることによる気泡の体積圧縮量であり、δVは、超音波/高周波超音波によって生成される負圧による1回の膨張を経ることによる気泡の体積増加量であり、(δV-ΔV)は、式(5)によって算出される1サイクルを経ることによる温度上昇(ΔT-δT)による体積増加量である。 where ΔV is the amount of volumetric compression of the bubble through one compression by the positive pressure generated by the ultrasound/high frequency ultrasound, and δV is the negative pressure generated by the ultrasound/high frequency ultrasound. (δV-ΔV) is the volume increase due to the temperature rise (ΔT-δT) due to one cycle calculated by Equation (5). be.

気泡キャビテーションの第2のサイクルを経ても、温度が上昇し続け、気泡がより大きなサイズまで膨張する。気泡内部の気体及び/又は蒸気の体積Vは、以下のようになる。

=V+δV=V+δV-2ΔV+δV=V+2(δV-ΔV) (15)

3回目の圧縮後、気泡内部の気体及び/又は蒸気の体積Vは、以下のようになる。

=V-ΔV=V+2(δV-ΔV)-ΔV=V+2δV-3ΔV (16)
After a second cycle of bubble cavitation, the temperature continues to rise and the bubbles expand to a larger size. The volume V4 of gas and/or vapor inside the bubble is:

V 4 =V 3 +δV=V 0 +δV−2ΔV+δV=V 0 +2(δV−ΔV) (15)

After the third compression, the volume V5 of gas and/or vapor inside the bubble is:

V 5 =V 4 -ΔV=V 0 +2(δV-ΔV)-ΔV=V 0 +2δV-3ΔV (16)

同様に、気泡キャビテーションのn番目のサイクルが最小気泡サイズに達したとき、気泡内部の気体及び/又は蒸気の体積V2n-1は、以下の通りである。

2n-1=V+(n-1)δV-nΔV=V+(n-1)δV-nΔV (17)
Similarly, when the n-th cycle of bubble cavitation reaches the minimum bubble size, the volume of gas and/or vapor inside the bubble V 2n−1 is:

V 2n−1 =V 0 +(n−1)δV−nΔV=V 0 +(n−1)δV−nΔV (17)

気泡キャビテーションのn番目サイクルが終了したとき、気泡内の気体及び/又は蒸気の体積V2nは、以下のようになる。

2n=V+n(δV-ΔV) (18)
At the end of the nth cycle of bubble cavitation, the volume of gas and/or vapor within the bubble V 2n is:

V 2n =V 0 +n(δV−ΔV) (18)

十分な物理的移動可能性を有する値又は飽和点未満となる所望の体積Vに気泡の体積を制限し、ビアホール、トレンチ、又はその他の凹部領域といったパターン構造要素での洗浄液入れ替えが遮断されるのを防止するために、サイクル数nは、次のように表すことができる。

=(V-V-ΔV)/(δV-ΔV)+1(19)
Limit the bubble volume to a desired volume V i that is below a value or saturation point that has sufficient physical mobility to block cleaning fluid reshuffling at pattern structure elements such as via holes, trenches, or other recessed areas. , the number of cycles n i can be expressed as follows.

n i =(V i −V 0 −ΔV)/(δV−ΔV)+1 (19)

式(19)から、Vを達成するための所望の時間τは、以下のように表すことができる。

τ=n=t((V-V-ΔV)/(δV-ΔV)+1)

=n/f=((V-V-ΔT)/(δV-ΔV)+1)/f (20)

ここで、tはサイクル周期であり、fは超音波/高周波超音波の周波数である。したがって、気泡寸法がパターン構造要素の遮断レベルに達するのを防止するための所望のサイクル数n及び所望の時間τは、式(19)及び式(20)から計算することができる。
From equation (19), the desired time τ i to achieve V i can be expressed as:

τ i =n i t 1 =t 1 ((V i −V 0 −ΔV)/(δV−ΔV)+1)

=n i /f 1 =((V i −V 0 −ΔT)/(δV−ΔV)+1)/f 1 (20)

where t1 is the cycle period and f1 is the frequency of the ultrasound/high-frequency ultrasound. Therefore, the desired number of cycles n i and the desired time τ i to prevent the cell size from reaching the blocking level of the pattern structure element can be calculated from equations (19) and (20).

気泡キャビテーションのサイクル数nが増加すると、気泡内部の気体及び/又は蒸気の温度が上昇し、そのため気泡表面のより多くの分子が気泡内部へと蒸発することに留意されたい。したがって、気泡19082のサイズは、さらに増加することになって、式(18)によって計算される値よりも大きくなる。動作中において、気泡サイズは、以下に開示される実験方法によって決定されるので、温度上昇に起因した気泡内部表面への液体又は水の蒸発によって影響される気泡の大きさは、ここでは、理論的な詳細を議論しない。平均単一気泡体積が増加するにつれて、図19Dに示すように、ビアホール、トレンチ、又は他の凹部空間の体積VVTRに対する総気泡体積Vの比Rは、Rから連続的に増加する。 Note that as the number of bubble cavitation cycles n increases, the temperature of the gas and/or vapor inside the bubble increases, so more molecules on the surface of the bubble evaporate into the bubble. Therefore, the size of bubble 19082 will increase further and become larger than the value calculated by equation (18). In operation, the bubble size is determined by the experimental method disclosed below, so the size of the bubble affected by the evaporation of liquid or water onto the inner surface of the bubble due to temperature rise is here theoretically do not discuss specific details. As the average single cell volume increases, the ratio R of the total cell volume VB to the volume VVTR of the via hole, trench, or other recessed space increases continuously from R0 , as shown in FIG. 19D.

気泡体積が増加するにつれて、気泡の直径は、最終的には、図18A及び図18Bに示すビアホール18034又は図18C及び図18Dに示すトレンチ18036のパターン構造要素W1と同じサイズ又は同じオーダーのサイズに達することになる。そして、特にアスペクト比(深さ/幅)が3以上の場合、ビアホール18034及びトレンチ18036の内部の気泡は、超音波/高周波超音波エネルギーがこれら底部へとさらに入らないように遮断する。したがって、そのような深いビアホール又はトレンチの底部の汚染物質又は粒子は、効果的に除去又は洗浄することができない。そこで、ビアホール又はトレンチのパターン構造要素における洗浄液の入れ替え経路を遮断するような臨界的寸法まで気泡が成長するのを防止するための、新しい洗浄処理が提案される。 As the bubble volume increases, the diameter of the bubble eventually becomes the same size or the same order of size as the pattern structure element W1 of the via hole 18034 shown in FIGS. 18A and 18B or the trench 18036 shown in FIGS. 18C and 18D. will reach. And, especially if the aspect ratio (depth/width) is 3 or greater, the air bubbles inside the via holes 18034 and trenches 18036 will block further ultrasonic/high frequency ultrasonic energy from entering these bottoms. Therefore, contaminants or particles at the bottom of such deep via holes or trenches cannot be effectively removed or cleaned. Therefore, a new cleaning process is proposed to prevent bubbles from growing to critical dimensions that would block the replacement path of the cleaning solution in the pattern features of via holes or trenches.

図20A~図20Dは、本発明の一実施形態による高いアスペクト比のビアホール及びトレンチといったパターン構造要素を効果的に洗浄する音波ウェハ洗浄プロセスを示す図である。このウェハ洗浄プロセスは、音波エネルギーによるキャビテーションにおける気泡のサイズを制限する。図20Aは、期間τにおいては電力レベルがP1とされ、期間τにおいてはオフにされる電源出力の波形を示している。図20Bは、キャビテーションの各サイクルに対応する気泡体積曲線を示している。図20Cは、キャビテーションの各サイクルにおける気泡サイズが膨張する様子を示している。図20Dは、ビアホール、トレンチ、又は他の凹部空間の体積VVTRに対する総気泡体積Vの比Rの曲線を示している。 20A-20D illustrate a sonic wafer cleaning process that effectively cleans pattern features such as high aspect ratio via holes and trenches according to one embodiment of the present invention. This wafer cleaning process limits the size of bubbles in cavitation due to sonic energy. FIG. 20A shows the waveform of the power supply output with power level P1 during period τ 1 and turned off during period τ 2 . FIG. 20B shows bubble volume curves corresponding to each cycle of cavitation. FIG. 20C shows how the bubble size expands with each cycle of cavitation. FIG. 20D shows a curve of the ratio R of the total cell volume VB to the volume VVTR of a via hole, trench, or other recessed space.

R=V/VVTR=Nvb/VVTR

上記の式によると、平均単一気泡体積が、期間τにおいて、所定のサイクル数nを経て音波キャビテーションによって膨張する場合、ビアホール、トレンチ、又は他の凹部空間の体積VVTRに対する総気泡体積Vの比Rは、RからRまで増加する。そして、Rは、以下のように、飽和点R未満に制御される。

=V/VVTR=Nvb/VVTR<R

そして、平均単一気泡体積が期間τにおける冷却プロセスにおいて元のサイズに戻る場合、ビアホール、トレンチ又は他の凹部空間VVTRの体積に対する総気泡体積Vの比Rは、RからRへ減少する。
R= VB / VVTR = Nvb / VVTR

According to the above equation, if the average single bubble volume expands by acoustic cavitation over a given number of cycles n in the period τ 1 , then the total bubble volume V The ratio R of B increases from R 0 to R n . R n is then controlled below the saturation point R s as follows.

Rn = VB / VVTR = Nvb / VVTR < Rs

And if the average single bubble volume returns to its original size in the cooling process in period τ2 , the ratio R of the total bubble volume VB to the volume of the via hole, trench or other recessed space VVTR is from Rn to R0 to

再び図20Bを参照すると、気泡は、期間τにおいて洗浄液に印加される超音波/高周波超音波パワーで大体積Vnに膨張する。この状態では、物質移動の経路が部分的に遮断される。そして、新鮮な洗浄液が、ビアホール又はトレンチの底部及び側壁へと十分に流れ込むことができない。その間、ビアホール及びトレンチにトラップされた粒子、残渣及び他の不純物を、効率的に除去することができない。しかし、この状態は、図20Aに示すように、期間τにおいて気泡を冷却するために超高/高周波超音波電力がオフにされたとき、気泡が収縮する次の状態へと遷移する。この冷却状態では、新鮮な洗浄液がビアホール及びトレンチの中に流入することによって、その底部及び側壁を洗浄することが可能である。次のサイクルで超音波/高周波超音波電力が再びオンにされると、粒子、残留物、及び他の不純物は、気泡体積の増加によって発生する引っ張り力によって、ビアホール及びトレンチから除去され得る。超音波/高周波超音波を用いた洗浄プロセスにおいて2つの状態が交互になるとき、ウェハ基板上のビアホール、トレンチ、及び他の凹部領域の高アスペクト比のパターン構造要素を効果的に洗浄することができる。 Referring again to FIG. 20B, the bubble expands to a large volume Vn with ultrasonic/high frequency ultrasonic power applied to the cleaning liquid in period τ1 . In this state, the path of mass transfer is partially blocked. And the fresh cleaning solution cannot sufficiently flow into the bottom and sidewalls of the via hole or trench. Meanwhile, particles, residue and other impurities trapped in via holes and trenches cannot be removed efficiently. However, this state transitions to the next state where the bubble contracts when the ultra-high/high frequency ultrasonic power is turned off to cool the bubble in period τ 2 , as shown in FIG. 20A. In this cool state, fresh cleaning liquid can flow into the via holes and trenches to clean their bottoms and sidewalls. When the ultrasonic/high frequency ultrasonic power is turned on again in the next cycle, particles, residue, and other impurities can be dislodged from the via holes and trenches by the pulling force generated by the increased bubble volume. High aspect ratio pattern features in via holes, trenches, and other recessed areas on wafer substrates can be effectively cleaned when the two conditions are alternated in a cleaning process using ultrasonic waves/high frequency ultrasonic waves. can.

期間τにおける冷却状態は、この洗浄工程において重要な役割を果たす。また、気泡の大きさを制限するためには、条件(τ<τ)が望ましい。以下の方法では、冷却状態の間に気泡サイズを収縮させるための期間τと、経路遮断サイズまでに気泡膨張を制限するための期間τとを実験的に決定することができる。この実験は、化学液と結合された超音波/高周波超音波デバイスを用いて実施され、トレース可能な残留物が存在するビアホール及びトレンチといった小さなパターン構造要素を有するパターン加工された基板を洗浄し、洗浄性能を評価する。 The cooling state in period τ 2 plays an important role in this cleaning process. Also, the condition (τ 1i ) is desirable to limit the bubble size. In the following method, we can experimentally determine the period τ 2 for contracting the bubble size during the cooling state and the period τ 1 for limiting the bubble expansion to the path blockage size. This experiment was performed using an ultrasonic/high frequency ultrasonic device coupled with a chemical liquid to clean a patterned substrate having small pattern features such as via holes and trenches with traceable residues, Evaluate cleaning performance.

第1のステップは、パターン構造要素を遮断するのに十分な長さのτを選択することであり、これは、式(20)に基づいてτを計算することであってもよい。第2のステップは、DOEを実行するための複数の異なる期間τを選択することである。期間τの選択は、最初のスクリーンテストでは、τの少なくとも10倍であり、好ましくは、100倍である。第3のステップは、期間1及び電力Pを固定し、特定のパターン構造を有する基板を個別に洗浄することを、少なくとも5つの条件下で実行することである。ここで、Pは、連続モード(非パルスモード)で動作しているときに、基板上のビアホール又はトレンチのパターン構造要素が確実に洗浄されない電力である。第4のステップは、SEM又はEDXなどの素子分析ツールによって、上記5つの基板のビアホール又はトレンチのパターン構造要素内のトレース可能な残留物の状態を検査することである。上記の第1のステップから第4のステップまでを数回繰り返すことで、ビアホール又はトレンチのパターン構造要素内のトレース可能な残留物が観察されるまで、期間τを徐々に短くすることができる。期間τが短くなるにつれて、気泡の体積は十分に縮小することができず、これによって、パターン構造要素が徐々に遮断され、洗浄性能に影響を及ぼす。この期間を、臨界冷却期間τと称する。臨界冷却期間τが得られた後、安全マージンを確保するために、期間τを2τより大きい値とする。 The first step is to choose τ 1 long enough to block the pattern structure elements, which may be to calculate τ i based on equation (20). The second step is to choose different time periods τ 2 for performing the DOE. The choice of period τ 2 is at least 10 times τ 1 and preferably 100 times τ 1 for the first screen test. The third step is to fix period 1 and power P 0 and perform individual cleaning of substrates with specific pattern structures under at least five conditions. Here, P 0 is the power at which the pattern features of via holes or trenches on the substrate are not reliably cleaned when operating in continuous mode (non-pulsed mode). The fourth step is to inspect the status of traceable residues in the pattern structural elements of the via holes or trenches of the five substrates by device analysis tools such as SEM or EDX. By repeating the above steps 1 to 4 several times, the period τ 2 can be gradually shortened until traceable residues in the pattern structural elements of via holes or trenches are observed. . As the period τ 2 becomes shorter, the bubble volume cannot be reduced sufficiently, which gradually blocks the pattern structure elements and affects the cleaning performance. This period is referred to as the critical cooling period τ c . After the critical cooling period τ c is obtained, the period τ 2 is set to a value greater than 2τ c to ensure a safety margin.

より詳細な例を以下に示す。第1のステップは、表3に示されるように、実験計画法(DOE)条件として、τ10,2τ10,4τ10、8τ10,16τ10、32τ10、64τ10、128τ10、256τ10、512τ10のような10個の異なる期間τ選択することである。第2のステップは、表3に示すように、最初のスクリーンテストにおいて、512τ10の少なくとも10倍、好ましくは20倍の期間τを選択することである。第3のステップは、電力Pを固定して、上記の10個の条件の下で、特定のパターン構造を有する基板を個別に洗浄することである。ここで、Pは、連続モード(非パルスモード)で動作しているときに、基板上のビアホール又はトレンチのパターン構造要素が確実に洗浄されない電力である。第4のステップは、表3に示す条件を使用して、プラズマエッチング後にビアホール又はトレンチのパターン構造要素を有する10個の基板を処理することである。プラズマエッチング後の基板を選択する理由は、エッチングプロセス中に生成されたポリマーが、トレンチ及びビアホールの側壁上に形成されているからである。ビアホールの底部又は側壁上に形成されたこれらのポリマーは、従来の方法によって除去することが困難である。次のステップは、基板の断面における、10個の基板上のビアホール又はトレンチのパターン構造要素の洗浄状態を、SEMによって検査することである。得られたデータを以下の表3に示す。表3から、洗浄効果が、τ=32τ10である基板#6において最良点となることが明らかとなった。つまり、最適な期間τは32τ10である。

Figure 0007293221000004
A more detailed example is given below. In the first step, as shown in Table 3, as design of experiments (DOE) conditions, τ 10 , 2τ 10 , 4τ 10 , 8τ 10 , 16τ 10 , 32τ 10 , 64τ 10 , 128τ 10 , 256τ 10 , To choose 10 different periods τ 1 , such as 512τ 10 . The second step is to choose a period τ 2 of at least 10 times, preferably 20 times 512τ 10 in the initial screen test, as shown in Table 3. The third step is to fix the power P0 and separately clean the substrates with specific pattern structures under the above ten conditions. Here, P 0 is the power at which the pattern features of via holes or trenches on the substrate are not reliably cleaned when operating in continuous mode (non-pulsed mode). The fourth step is to process 10 substrates with pattern features of via holes or trenches after plasma etching using the conditions shown in Table 3. The reason for choosing the substrate after plasma etching is that the polymer produced during the etching process forms on the sidewalls of the trenches and via holes. These polymers formed on the bottom or sidewalls of via holes are difficult to remove by conventional methods. The next step is to inspect the cleaning condition of the pattern structure elements of via holes or trenches on ten substrates in cross section of the substrate by SEM. The data obtained are shown in Table 3 below. From Table 3 it can be seen that the cleaning effect is best on substrate #6 with τ 1 =32τ 10 . Thus, the optimal period τ 1 is 32τ 10 .
Figure 0007293221000004

ピークが見つからない場合、期間τを見つけるために、上記の第1~第4のステップが、τをより広い時間範囲として再び繰り返されてる。初期のτを見つけた後、上述の第1及び第4のステップが、期間τの範囲を狭くするために、より狭い時間範囲τで再び繰り返される。期間τを知った後、期間τを512τから清掃効果が減少し始める値まで減少させることによって、期間τを最適化することができる。詳細な手順を、下記の表4に開示する。表4から、洗浄効果が、τ=256τ10である基板#5において最良点に達するので、最適な期間τは256τ10である。

Figure 0007293221000005
If no peak is found, the first through fourth steps above are repeated again with τ 1 as a wider time range to find the period τ 1 . After finding the initial τ 1 , the first and fourth steps above are repeated again with a narrower time range τ 1 to narrow the range of the period τ 1 . After knowing the period τ i , the period τ 2 can be optimized by decreasing it from 512τ 2 to a value where the cleaning effect begins to diminish. Detailed procedures are disclosed in Table 4 below. From Table 4, the optimal period τ 2 is 256τ 10 since the cleaning effect reaches the best point on substrate #5 where τ 2 =256τ 10 .
Figure 0007293221000005

図21A~図21Cは、本発明の一実施形態による別の洗浄プロセスを示す図である。本洗浄プロセスは、図20A~図20Dに示されたものと同様であり、キャビテーションが飽和点Rに達した後でも、mτの期間、現在の洗浄プロセスの電力がオンのままであるという点でのみ相違している。ここで、mは、0.1~100の任意の数、好ましくは2であり、これは、ビアホール及びトレンチの構造及び使用される洗浄液に依存する。そして、mの値は、図20A~図20Dに示される実施形態と同様の実験によって最適化される必要がある。 Figures 21A-21C illustrate another cleaning process according to one embodiment of the present invention. The present cleaning process is similar to that shown in FIGS. 20A-20D, where the current cleaning process power remains on for a period of mτ 1 even after cavitation reaches the saturation point R s . They differ only in respect. Here m is any number between 0.1 and 100, preferably 2, depending on the structure of the via holes and trenches and the cleaning solution used. The value of m then needs to be optimized by experiments similar to the embodiment shown in FIGS. 20A-20D.

図22A及び図22Bは、本発明の別の一実施形態による音波エネルギーを用いたウェハ洗浄プロセスを示す図である。音波電力P1が洗浄液に印加される期間τにおいて、最初の気泡の温度が内破温度Tに達したときに、気泡内破が生じ始め、次いで、TからTnへの温度上昇中(期間Δτの間)にもいくらかの気泡内破が生じ続ける。期間τにおいて音波出力をオフにした後、気泡の温度は、周囲の液体によってTnから元のTに冷却される。Tは、ビアホール及びトレンチのパターン構造要素における気泡内破の温度閾値として決定されるものであり、これは、最初の気泡内破を引き起こす。 Figures 22A and 22B illustrate a wafer cleaning process using sonic energy in accordance with another embodiment of the present invention. During the period τ 1 in which the sonic power P1 is applied to the cleaning liquid, bubble implosion begins to occur when the temperature of the first bubble reaches the implosion temperature T i , and then during the temperature rise from T i to Tn ( During the period Δτ) some bubble implosion continues to occur. After turning off the sonic power for a period of time τ 2 , the temperature of the bubble is cooled back from Tn to T 0 by the surrounding liquid. T i is determined as the temperature threshold for bubble implosion in pattern features of via holes and trenches, which causes the first bubble implosion.

熱伝達は、パターン構造要素内で正確に一様ではないので、温度がTに達した後により多くの気泡が発生し続けることがある。気泡の内破強度は、気泡温度Tが増加するにつれて、ますます高くなる。しかしながら、気泡内破は、パターン構造に損傷をもたらすことになる内破強度より低くなるように制御されなければならない。気泡内破は、時間Δτの調整で温度Tnを温度Tdより低く制御することによって、制御することができる。ここで、Tnは、nサイクルの間に洗浄液に印加される音波電力に起因する気泡の最大温度であり、Tdは、パターン構造を損傷させる原因となる高強度(又は電力)における、ある量の気泡内破の蓄積物の温度である。本洗浄プロセスにおいて、気泡内破強度は、洗浄でパターン構造の損傷を引き起こすような過度に高い気泡内破強度となるのを回避しつつ、所望の洗浄性能及び効率を達成できるように、最初の気泡内破が開始した後の時間Δτを調整することで制御される。 Since heat transfer is not exactly uniform within the pattern structure elements, more bubbles may continue to form after the temperature reaches T i . The implosion strength of the bubble becomes higher and higher as the bubble temperature T increases. However, bubble implosion must be controlled to be below the implosion strength that would cause damage to the pattern structure. Bubble implosion can be controlled by controlling the temperature Tn below the temperature Td by adjusting the time Δτ. where Tn is the maximum bubble temperature due to the sonic power applied to the cleaning liquid during n cycles, and Td is the amount of is the temperature of the bubble implosion buildup. In the present cleaning process, the bubble implosion strength is adjusted to an initial It is controlled by adjusting the time Δτ after bubble implosion starts.

粒子除去効率(PRE)を高めるために、図22A~図22Bに示すように、超音波又は高周波超音波洗浄プロセスにおいてトランジットキャビテーション(transit cavitation)が制御されていることが望ましい。制御されたトランジットキャビテーションは、音波電源をτより短い時間間隔で電力P1を有するものとし、次にτより長い時間間隔で電力Pを有するものとし、ウェハが洗浄されるまで上記工程を繰り返すことによって達成される。ここで、電力Pは、0に等しいか、又は電力P1よりもはるかに小さく、τは気泡内部の温度が臨界内破温度よりも高くなる時間間隔であり、τは気泡内部の温度が臨界内破温度よりも低い温度に低下する時間間隔である。制御されたトランジットキャビテーションは、洗浄プロセスにおいて特定の気泡内破を伴うので、制御されたトランジットキャビテーションは、パターン構造の損傷を最小限に抑えて、より高いPRE(粒子除去効率)を提供することになる。臨界内破温度は、最初の気泡内破が生じる気泡内部の最低温度である。PREをさらに増大させるためには、気泡の温度をさらに上昇させる必要があり、したがって、期間τをより長くすることが必要とされる。また、気泡の温度は、期間τを短縮することによって上昇させることができる。 In order to increase particle removal efficiency (PRE), it is desirable to have controlled transit cavitation in the ultrasonic or high frequency ultrasonic cleaning process, as shown in FIGS. 22A-22B. Controlled transit cavitation causes the sonic power source to have power P1 for time intervals shorter than τ1 , then power P2 for time intervals longer than τ2 , and repeat the above steps until the wafer is cleaned. achieved by repetition. where power P2 is equal to 0 or much less than power P1, τ1 is the time interval during which the temperature inside the bubble rises above the critical implosion temperature, and τ2 is the temperature inside the bubble is the time interval during which is lowered below the critical implosion temperature. Because controlled transit cavitation involves specific bubble implosion in the cleaning process, controlled transit cavitation minimizes pattern structure damage and provides higher PRE (particle removal efficiency). Become. The critical implosion temperature is the lowest temperature inside the bubble at which the first bubble implosion occurs. To increase PRE further, the temperature of the bubble needs to be increased further, thus requiring a longer period τ 1 . Also, the bubble temperature can be increased by shortening the period τ 2 .

内破レベルを制御するための別のパラメータとして、超音波又は高周波超音波の周波数がある。制御されたトランジットキャビテーションは、音波電源をτより短い時間間隔で周波数fを有するものとし、次にτより長い時間間隔で周波数fを有するものとし、ウェハが洗浄されるまで上記工程を繰り返すことによって達成される。ここで、fはfよりもはるかに高く、好ましくは2倍又は4倍である。通常、周波数が高いほど、内破レベル又は強度が低くなる。ここでも、τは、気泡内部の温度が臨界内破温度よりも高くなる時間間隔であり、τは、気泡内部の温度が臨界内破温度よりもはるかに低い温度まで低下する時間間隔である。制御されたトランジットキャビテーションは、パターン構造への損傷を最小限に抑えつつ、より高いPRE(粒子除去効率)を提供する。臨界内破温度は、最初の気泡内破が生じる気泡内部の最低温度である。PREをさらに増大させるためには、気泡の温度をさらに上昇させる必要があり、したがって、期間τをより長くすることが必要とされる。また、気泡の温度は、期間τを短縮することによって上昇させることができる。一般的に、本発明に開示する方法では、周波数0.1MHz~10MHzの超音波又は高周波超音波がウェハ洗浄プロセスに印加されてよい。 Another parameter for controlling implosion level is the frequency of the ultrasound or high frequency ultrasound. The controlled transit cavitation is to subject the sonic power source to frequency f1 for time intervals shorter than τ1 , then to frequency f2 for time intervals longer than τ2 , and repeat the above steps until the wafer is cleaned. is achieved by repeating Here, f2 is much higher than f1 , preferably twice or four times. Generally, the higher the frequency, the lower the implosion level or intensity. Again, τ 1 is the time interval during which the temperature inside the bubble rises above the critical implosion temperature, and τ 2 is the time interval during which the temperature inside the bubble drops to a temperature well below the critical implosion temperature. be. Controlled transit cavitation provides higher PRE (particle removal efficiency) while minimizing damage to pattern structures. The critical implosion temperature is the lowest temperature inside the bubble at which the first bubble implosion occurs. To increase PRE further, the temperature of the bubble needs to be increased further, thus requiring a longer period τ 1 . Also, the bubble temperature can be increased by shortening the period τ 2 . Generally, in the methods disclosed in the present invention, ultrasonic waves with frequencies of 0.1 MHz to 10 MHz or high frequency ultrasonic waves may be applied to the wafer cleaning process.

図23は、本発明の一実施形態による図7-22に示されたウェハ洗浄プロセスを実行するためのウェハ洗浄装置の一例を示す図である。このウェハ洗浄装置は、ウェハ23010を載置するためのウェハチャック23014を含んでいる。ウェハチャック23014は、回転駆動機構23016によって駆動される洗浄プロセスにおいて、ウェハ23010とともに回転する。また、ウェハ洗浄装置は、洗浄化学物質又は脱イオン水23060などの洗浄液をウェハ23010に供給するためのノズル23064を含んでいる。ノズル23064には、超音波又は高周波超音波エネルギーを洗浄液に付与するために、超音波又は高周波超音波デバイス23062が結合されている。超音波又は高周波超音波デバイス23062が発生させた超音波又は高周波超音波は、ノズル23064から洗浄液23060を経由してウェハ23010へと伝播する。 FIG. 23 illustrates an example wafer cleaning apparatus for performing the wafer cleaning process illustrated in FIGS. 7-22 according to one embodiment of the present invention. This wafer cleaning apparatus includes a wafer chuck 23014 on which a wafer 23010 is placed. Wafer chuck 23014 rotates with wafer 23010 during the cleaning process driven by rotation drive mechanism 23016 . The wafer cleaning apparatus also includes nozzles 23064 for applying cleaning chemicals or cleaning fluids such as deionized water 23060 to the wafers 23010 . An ultrasonic or high frequency ultrasonic device 23062 is coupled to the nozzle 23064 for applying ultrasonic or high frequency ultrasonic energy to the cleaning liquid. The ultrasonic waves or high-frequency ultrasonic waves generated by the ultrasonic wave or high-frequency ultrasonic device 23062 propagate from the nozzle 23064 to the wafer 23010 via the cleaning liquid 23060 .

図24は、本発明の一実施形態による図7-22に示されたウェハ洗浄プロセスを実行するための別のウェハ洗浄装置の断面図である。このウェハ洗浄装置は、洗浄液24070の大部分を収容した洗浄タンク24074と、洗浄液24070中に浸漬された複数のウェハ24010を保持するウェハカセット24076とを含んでいる。また、ウェハ洗浄装置は、洗浄タンク24074の壁に取り付けられて、洗浄液に対して超音波又は高周波超音波エネルギーを付与する超音波又は高周波超音波デバイス24072をさらに含んでいる。洗浄プロセス中にウェハ24010が洗浄液24070中に浸漬されるように、洗浄タンク24074に洗浄液24070を充填するための少なくとも1つの注入口(図示せず)が設けられている。 FIG. 24 is a cross-sectional view of another wafer cleaning apparatus for performing the wafer cleaning process illustrated in FIGS. 7-22 according to one embodiment of the present invention. This wafer cleaning apparatus includes a cleaning tank 24074 containing most of the cleaning liquid 24070 and a wafer cassette 24076 holding a plurality of wafers 24010 immersed in the cleaning liquid 24070 . The wafer cleaning apparatus also includes an ultrasonic or high frequency ultrasonic device 24072 mounted on the wall of the cleaning tank 24074 for imparting ultrasonic or high frequency ultrasonic energy to the cleaning liquid. At least one inlet (not shown) is provided for filling the cleaning tank 24074 with a cleaning solution 24070 such that the wafer 24010 is immersed in the cleaning solution 24070 during the cleaning process.

上記の実施形態では、もし電力レベル、周波数、パワーオン時間(τ)及びパワーオフ時間(τ)などの、音波電源の臨界プロセスパラメータの全てが、ウェハ洗浄プロセス中のリアルタイムモニタリングなしに電源コントローラに予め設定されているのであれば、ウェハ洗浄プロセスの間の何らかの異常条件のために依然としてパターン構造の損傷が生じ得る。したがって、音波電源の稼働状態をリアルタイムでモニタリングする装置及び方法が必要となる。パラメータが正常範囲内にない場合は、音波電源を停止して、アラーム信号が送信され報告されるべきである。 In the above embodiments, if all of the critical process parameters of the sonic power supply, such as power level, frequency, power on time (τ 1 ) and power off time (τ 2 ), are controlled by the power supply without real-time monitoring during the wafer cleaning process. Damage to the pattern structure can still occur due to some abnormal conditions during the wafer cleaning process if preset in the controller. Accordingly, there is a need for an apparatus and method for real-time monitoring of the operational status of sonic power sources. If the parameters are not within the normal range, the sonic power supply should be turned off and an alarm signal should be sent and reported.

図25は、本発明の一実施形態による音波エネルギーを採用したウェハ洗浄プロセスの動作パラメータをモニタリングするための制御システムを示す図である。この制御システムは、ホストコンピュータ25080、音波発生器25082、音波トランスデューサ1003、検出システム25086、及び、通信ケーブル25088を含んでいる。ホストコンピュータ25080は、電力設定P1、電源オン期間設定τ、電力設定P、電源オフ期間設定τ、周波数設定などの音波パラメータ設定、及び、電源投入コマンドなどの制御コマンドを音波発生器25082に送信する。これらのコマンドを受信後、音波発生器25082は音波波形を生成し、当該音波波形をウェハ1010を洗浄するための音波トランスデューサ1003に送信する。一方、ホストコンピュータ25080からのパラメータ設定と、音波発生器25082からの実際の出力とが、検出システム25086によって読み取られる。検出システム25086は、音波発生器25082からの実際の出力を、ホストコンピュータ25080からのパラメータ設定と比較する。比較結果は、通信ケーブル25088を介してホストコンピュータ25080に送信される。音波発生器25082の出力がホストコンピュータ25080によって送信されたパラメータ設定と異なる場合、検出システム25086は、アラーム信号をホストコンピュータ25080に送信する。アラーム信号を受信したホストコンピュータ25080は、音波発生器25082を停止してウェハ1010のパターン構造へのさらなる損傷を防止する。 FIG. 25 is a diagram illustrating a control system for monitoring operating parameters of a wafer cleaning process employing sonic energy in accordance with one embodiment of the present invention. The control system includes a host computer 25080, an acoustic wave generator 25082, an acoustic wave transducer 1003, a detection system 25086 and a communication cable 25088. The host computer 25080 sends sound wave parameter settings such as power setting P1, power on period setting τ 1 , power setting P 2 , power off period setting τ 2 , frequency setting, and control commands such as power on command to sound wave generator 25082 . Send to After receiving these commands, the sonic generator 25082 generates sonic waveforms and transmits the sonic waveforms to the sonic transducer 1003 for cleaning the wafer 1010 . Meanwhile, the parameter settings from host computer 25080 and the actual output from sound wave generator 25082 are read by detection system 25086 . Detection system 25086 compares the actual output from sound wave generator 25082 with the parameter settings from host computer 25080 . The comparison result is transmitted to host computer 25080 via communication cable 25088 . The detection system 25086 sends an alarm signal to the host computer 25080 if the output of the sound wave generator 25082 differs from the parameter settings sent by the host computer 25080 . Upon receiving the alarm signal, the host computer 25080 stops the sound wave generator 25082 to prevent further damage to the pattern structure of the wafer 1010. FIG.

図26は、本発明の一実施形態による、図25に示された検出システム25086のブロック図である。この検出システム25086は、例として、電圧減衰回路26090と、整形回路26092と、メインコントローラ26094と、通信回路26096と、電力回路26098とを含んでいる。メインコントローラ26094は、FPGAが実装されたものでよい。通信回路26096は、ホストコンピュータ25080とのインターフェースとして確立されている。通信回路26096は、ホストコンピュータ25080とのRS232/RS485シリアル通信を実行して、ホストコンピュータ25080からパラメータ設定を読み出し、ホストコンピュータ25080に比較結果を送信する。電源回路26098は、DC15Vを、全システムについて目標電圧であるDC1.2V、DC3.3V、DC5Vに変換するように設計されている。 FIG. 26 is a block diagram of the detection system 25086 shown in FIG. 25, according to one embodiment of the invention. The detection system 25086 illustratively includes a voltage attenuation circuit 26090, a shaping circuit 26092, a main controller 26094, a communication circuit 26096, and a power circuit 26098. The main controller 26094 may be implemented with an FPGA. Communication circuitry 26096 is established as an interface with host computer 25080 . Communication circuit 26096 performs RS232/RS485 serial communication with host computer 25080 to read parameter settings from host computer 25080 and transmit comparison results to host computer 25080 . Power supply circuit 26098 is designed to convert 15V DC to target voltages of 1.2V DC, 3.3V DC, 5V DC for the entire system.

図27は、本発明の別の実施形態に係る検出システム25086のブロック図である。検出システム25086は、例として、電圧減衰回路26090と、振幅検出回路27092と、メインコントローラ26094と、通信回路26096と、電力回路26098とを含んでいる。 FIG. 27 is a block diagram of a detection system 25086 according to another embodiment of the invention. The detection system 25086 illustratively includes a voltage attenuation circuit 26090, an amplitude detection circuit 27092, a main controller 26094, a communication circuit 26096, and a power circuit 26098.

図28A~図28Cは、本発明の一実施形態による電圧減衰回路26090の例示的な実装形態を示す。音波発生器25082からの音波信号出力が最初に読み込まれたとき、振幅の値は図28Bに示すように比較的高い値である。電圧減衰回路26090は、図28Cに示すような波形の振幅値を低減するために、2つのオペアンプ28102及び28104を使用するように設計されている。電圧減衰回路26090の減衰率は、5~100の範囲に設定され、好ましくは20に設定されている。電圧の減衰は以下の式で表すことができる。

out=(R2/R1)*Vin

R1=200kであり、R2=R3=R4=10Kであると仮定すると、Vout=(R2/R1)*Vin=Vin/20である。

ここで、Voutは、電圧減衰回路26090が出力する振幅値であり、Vinは、電圧減衰回路26090に入力される振幅値であり、R1、R2、R3、R4は、2つのオペアンプ28102、28104の抵抗値である。
Figures 28A-28C show an exemplary implementation of a voltage attenuator circuit 26090 according to one embodiment of the invention. When the sonic signal output from sonic generator 25082 is first read, the amplitude value is relatively high as shown in FIG. 28B. Voltage attenuator circuit 26090 is designed to use two op amps 28102 and 28104 to reduce the amplitude value of the waveform as shown in Figure 28C. The attenuation factor of the voltage attenuation circuit 26090 is set in the range of 5-100, preferably 20. Voltage attenuation can be expressed by the following equation.

Vout =(R2/R1)* Vin

Assuming R1=200k and R2=R3=R4=10K, V out =(R2/R1)*V in =V in /20.

Here, V out is the amplitude value output by the voltage attenuation circuit 26090, V in is the amplitude value input to the voltage attenuation circuit 26090, R1, R2, R3, R4 are the two operational amplifiers 28102, 28104 resistance.

図29A~図29Cは、本発明の一実施形態による、図26に示す整形回路26092の例を示す図である。再び図26を参照すると、電圧減衰回路26090の出力は、整形回路26092に接続されている。電圧減衰回路26090から出力された波形が整形回路26092に入力されて、メインコントローラ(FPGA)26094によって処理できるように正弦波が矩形波に変換される。整形回路26092は、図29Aに示すように、ウインドウコンパレータ29102と、ORゲート29104とを含んでいる。Vcal-<Vin<Vcal+であれば、Vout=0であり、そうでなければVout=1である。ここで、Vcal-とVcal+は二つの閾値であり、Vinは整形回路の入力値であり、Voutは整形回路の出力値である。電圧減衰回路2190を通過する波形は、図29Bに示すような正弦波である。整形回路26092は、正弦波を図29Cに示すような矩形波に変換する。 29A-29C are diagrams illustrating an example of shaping circuit 26092 shown in FIG. 26, according to one embodiment of the present invention. Referring again to FIG. 26, the output of voltage attenuator circuit 26090 is connected to shaping circuit 26092 . The waveform output from voltage attenuator circuit 26090 is input to shaping circuit 26092 to convert the sine wave to a square wave for processing by main controller (FPGA) 26094 . Shaping circuit 26092 includes window comparator 29102 and OR gate 29104, as shown in FIG. 29A. If V cal− <V in <V cal+ then V out =0, otherwise V out =1. where V cal− and V cal+ are two thresholds, V in is the input value of the shaping circuit, and V out is the output value of the shaping circuit. The waveform passing through voltage attenuator circuit 2190 is a sine wave as shown in FIG. 29B. Shaping circuit 26092 transforms the sine wave into a square wave as shown in FIG. 29C.

図30A~図30Cは、本発明の一実施形態による、図26及び図27のメインコントローラ26094の例示的な実装形態を示す。図30Aに示すように、メインコントローラ26094は、パルス変換モジュール30102と、周期測定モジュール30104とを含んでいる。パルス変換モジュール30102は、図30B及び図30Cに示すように、期間τのパルス信号をハイレベル信号に変換し、期間τの間、ローレベル信号をそのままに維持する。図30Aに示されたパルス変換モジュール30102の回路記号は、Clk_Sysが50MHzのクロック信号であり、Pulse_Inが入力信号であり、Pulse_Outが出力信号である。周期測定モジュール30104は、以下の式を用いたカウンタによって高レベル及び低レベルの持続時間を測定するのに使用される。

τ=Counter_H*20ns、τ=Counter_L*20ns

ここでCounter_Hは、高レベルの数であり、Counter_Lは低レベルの数である。
Figures 30A-30C show exemplary implementations of the main controller 26094 of Figures 26 and 27, according to one embodiment of the present invention. As shown in FIG. 30A, main controller 26094 includes pulse conversion module 30102 and period measurement module 30104 . The pulse conversion module 30102 converts the pulse signal of period τ1 into a high level signal and keeps the low level signal intact for a period of time τ2 , as shown in FIGS. 30B and 30C. The circuit symbol for the pulse conversion module 30102 shown in FIG. 30A is Clk_Sys is the 50 MHz clock signal, Pulse_In is the input signal, and Pulse_Out is the output signal. Period measurement module 30104 is used to measure the duration of high and low levels by means of counters using the following equations.

τ 1 = Counter_H * 20ns, τ 2 = Counter_L * 20ns

where Counter_H is the high level number and Counter_L is the low level number.

メインコントローラ26094は、算出されたパワーオン時間と予め設定された期間τとを比較する。算出されたパワーオン時間が予め設定された期間τよりも長い場合、メインコントローラ26094は、ホストコンピュータ25080にアラーム信号を送出する。アラーム信号を受信したホストコンピュータ25080は、音波発生器25082を停止する。メインコントローラ26094は、算出されたパワーオフ時間と予め設定された期間τとを比較する。算出されたパワーオフ時間が予め設定された期間τよりも短い場合、メインコントローラ26094は、ホストコンピュータ25080にアラーム信号を送出する。アラーム信号を受信したホストコンピュータ25080は、音波発生器26082を停止する。一実施形態では、メインコントローラ26094としては、AlteraサイクロンIV FPGAモデル番号EP4CE22F17C6Nを使用して実装することができる。 The main controller 26094 compares the calculated power-on time with the preset period τ1 . If the calculated power-on time is longer than the preset period τ 1 , main controller 26094 sends an alarm signal to host computer 25080 . Upon receiving the alarm signal, the host computer 25080 stops the sound wave generator 25082 . The main controller 26094 compares the calculated power-off time with a preset period τ2 . If the calculated power-off time is shorter than the preset period τ 2 , main controller 26094 sends an alarm signal to host computer 25080 . The host computer 25080 that received the alarm signal stops the sound wave generator 26082 . In one embodiment, the main controller 26094 may be implemented using an Altera Cyclone IV FPGA model number EP4CE22F17C6N.

図31は、ホストコンピュータが音波電源を停止した後において、音波装置の特性のために音波電源が数回振動している様子を示す図である。パワーダウン後に音波発生器25082が数サイクル発振する期間τは、メインコントローラ26094によって測定される。期間τは実験によって求めることができる。したがって、周期的測定モジュール25104によって計算された時間をτとすると、実際のパワーオン時間はτ-τに等しい。メインコントローラ26094は、算出されたパワーオン時間と予め設定された期間τとを比較する。算出されたパワーオン時間が予め設定された期間τよりも長い場合、メインコントローラ26094は、ホストコンピュータ25080にアラーム信号を送出する。 FIG. 31 is a diagram showing how the sonic power supply oscillates several times due to the characteristics of the sonic device after the host computer turns off the sonic power supply. The period τ 3 during which the sound wave generator 25082 oscillates several cycles after power down is measured by the main controller 26094 . The period τ 3 can be determined experimentally. Therefore, if the time calculated by periodic measurement module 25104 is τ, the actual power-on time is equal to τ− τ3 . The main controller 26094 compares the calculated power-on time with the preset period τ1 . If the calculated power-on time is longer than the preset period τ 1 , main controller 26094 sends an alarm signal to host computer 25080 .

図32A~図32Cは、本発明の一実施形態による図27に示す振幅検出回路27092の例を示す図である。振幅検出回路27092は、基準電圧発生回路と比較回路とを含んでいる。図32Bに示すように、基準電圧発生回路は、図27Cに示すように、メインコントローラ26094からのデジタル入力をアナログDC基準電圧Vref+及びVref-に変換するD/A変換器32118を使用するように設計されている。比較回路は、ウィンドウコンパレータ32114及びANDゲート32116を使用して、電圧減衰回路26090からの出力である減衰された振幅Vinと、基準電圧Vref+及びVref-とを比較するように設計されている。減衰振幅Vinが基準電圧Vref+及び/又はVref-を超える場合、振幅検出回路27092は、アラーム信号をホストコンピュータ25080に送出する。アラーム信号を受信したホストコンピュータ25080は、音波発生器25082を停止してウェハ1010のパターン構造へのさらなる損傷を防止する。 32A-32C are diagrams illustrating examples of the amplitude detection circuit 27092 shown in FIG. 27 according to one embodiment of the present invention. Amplitude detection circuit 27092 includes a reference voltage generation circuit and a comparison circuit. As shown in FIG. 32B, the reference voltage generation circuit uses D/A converters 32118 that convert digital inputs from the main controller 26094 to analog DC reference voltages V ref+ and V ref− , as shown in FIG. 27C. is designed to The comparison circuit is designed to compare the attenuated amplitude V in , which is the output from voltage attenuator circuit 26090, with reference voltages V ref+ and V ref− using window comparator 32114 and AND gate 32116. there is Amplitude detection circuit 27092 sends an alarm signal to host computer 25080 when decay amplitude V in exceeds reference voltages V ref+ and/or V ref− . Upon receiving the alarm signal, the host computer 25080 stops the sound wave generator 25082 to prevent further damage to the pattern structure of the wafer 1010. FIG.

図33は、本発明の一実施形態に係るウェハ洗浄プロセスを示すフローチャートである。ウェハ洗浄プロセスは、ウェハと超音波/高周波超音波デバイスとの間の空間に洗浄液を付与する工程33010から始まる。工程33020において、超音波/高周波超音波電源を周波数f及び電力レベルP1に設定して、超音波/高周波超音波デバイスを駆動する。工程33030において、検出されたパワーオン時間を、予め設定された期間τと比較する。検出されたパワーオン時間が期間τよりも長い場合、電源を遮断し、さらにアラーム信号を送信する。工程33040において、洗浄液中の気泡キャビテーションがウェハ上のパターン構造を損傷させる前に、超音波/高周波超音波電源を出力0に設定する。工程33050では、気泡内部の温度があるレベルまで低下した後に、音波電源を周波数f及び電力レベルP1に復帰させる。工程33060において、検出されたパワーオフ時間を、予め設定された期間τと比較する。検出されたパワーオフ時間が期間τよりも短い場合、超音波/高周波超音波電源を遮断し、さらにアラーム信号を送信する。工程33070において、ウェハの清浄度を検査する。そして、ウェハが所望の程度までまだ清浄になっていない場合、工程33010から工程33060までを繰り返す。代替的には、清浄度の検査をサイクル毎に行わなくてもよい。実用されるサイクルの数を、サンプルウェハを使用して予め実験によって決定してもよい。 FIG. 33 is a flowchart illustrating a wafer cleaning process according to one embodiment of the invention. The wafer cleaning process begins with step 33010 of applying a cleaning liquid to the space between the wafer and the ultrasonic/high frequency ultrasonic device. At step 33020, the ultrasound/high frequency ultrasound power supply is set to frequency f1 and power level P1 to drive the ultrasound/high frequency ultrasound device. At step 33030, the detected power-on time is compared with a preset period of time τ1 . If the detected power-on time is longer than the period τ1 , cut off the power and also send an alarm signal. At step 33040, the ultrasonic/high frequency ultrasonic power supply is set to 0 power before bubble cavitation in the cleaning solution damages pattern structures on the wafer. At step 33050, the sonic power source is returned to frequency f1 and power level P1 after the temperature inside the bubble has decreased to a certain level. At step 33060, the detected power-off time is compared to a preset period of time τ2 . If the detected power-off time is shorter than the period τ2 , cut off the ultrasound/high-frequency ultrasound power supply and also send an alarm signal. At step 33070, the wafer is inspected for cleanliness. Then, if the wafer is not yet cleaned to the desired degree, steps 33010 through 33060 are repeated. Alternatively, cleanliness checks may not be performed every cycle. The number of cycles to be used may be determined experimentally in advance using sample wafers.

図34は、本発明の別の一実施形態によるウェハ洗浄プロセスを示すフローチャートである。ウェハ洗浄プロセスは、ウェハと超音波/高周波超音波デバイスとの間の空間に洗浄液を付与する工程34010から始まる。工程34020において、超音波/高周波超音波電源が周波数f及び電力レベルP1に設定されて、超音波/高周波超音波デバイスを駆動する。工程34030において、音波出力の振幅を検出し、規定値と比較する。検出された振幅が規定値よりも大きい場合、電源を遮断し、さらにアラーム信号を送信する。工程34040において、洗浄液中の気泡キャビテーションがウェハ上のパターン構造を損傷させる前に、音波供給を出力0に設定する。工程31050では、気泡内部の温度があるレベルまで低下した後に、音波電源を周波数f及び電力レベルP1に復帰させる。工程34060において、ウェハの清浄度を検査し、そして、ウェハが所望の程度までまだ清浄になっていない場合、工程34010から工程34050までを繰り返す。代替的には、清浄度の検査をサイクル毎に行わなくてもよい。実用されるサイクルの数を、サンプルウェハを使用して予め実験によって決定してもよい。 FIG. 34 is a flowchart illustrating a wafer cleaning process according to another embodiment of the invention. The wafer cleaning process begins with step 34010 of applying cleaning fluid to the space between the wafer and the ultrasonic/high frequency ultrasonic device. At step 34020, the ultrasound/high frequency ultrasound power supply is set to frequency f1 and power level P1 to drive the ultrasound/high frequency ultrasound device. At step 34030, the amplitude of the sonic power is detected and compared to a specified value. If the detected amplitude is greater than the specified value, cut off the power supply and also send an alarm signal. At step 34040, the sonic supply is set to 0 power before air bubble cavitation in the cleaning solution damages pattern structures on the wafer. At step 31050, the sonic power source is returned to frequency f1 and power level P1 after the temperature inside the bubble has decreased to a certain level. In step 34060, the wafer is inspected for cleanliness, and if the wafer is not yet as clean as desired, steps 34010 through 34050 are repeated. Alternatively, cleanliness checks may not be performed every cycle. The number of cycles to be used may be determined experimentally in advance using sample wafers.

いくつかの例において、本開示の全体を通して様々な図に描写された複数のウェハ洗浄プロセスを、所望の洗浄結果を生成するために組み合わせることができる。一例として、図34の工程34030の振幅検出は、図33に示されたウェハ洗浄プロセスに組み込むことができる。別の例として、図26の電圧減衰26090及び整形回路26092、並びに、図27の振幅検出回路27092を、図33及び図34に示されたウェハ洗浄プロセスに適用することができる。 In some examples, multiple wafer cleaning processes depicted in various figures throughout this disclosure can be combined to produce a desired cleaning result. As an example, the amplitude detection of step 34030 of FIG. 34 can be incorporated into the wafer cleaning process shown in FIG. As another example, voltage attenuation 26090 and shaping circuit 26092 of FIG. 26 and amplitude detection circuit 27092 of FIG. 27 can be applied to the wafer cleaning process shown in FIGS.

本発明は、超音波/高周波超音波デバイスを用いて半導体基板を洗浄する装置を提供するものであり、チャックと、超音波/高周波超音波デバイスと、少なくとも一つのノズルと、超音波/高周波超音波電源と、ホストコンピュータと、検出システムとを備えている。チャックは、半導体基板を保持する。超音波/高周波超音波デバイスは、半導体基板に隣接して配置されている。少なくとも一つのノズルは、前記半導体基板上、及び、前記半導体基板と前記超音波/高周波超音波デバイスとの間のギャップに薬液を導入する。ホストコンピュータは、超音波/高周波超音波電源を周波数f及び電力P1に設定し、超音波/高周波超音波デバイスを駆動し、半導体基板上のパターン構造を液体内の気泡キャビテーションが破壊する前に、超音波/高周波超音波電源を出力ゼロに設定し、気泡内の温度が設定温度まで冷却された後、超音波/高周波超音波電源を周波数f及び電力P1に再び設定する。検出システムは、電力P1及び周波数fにおけるパワーオン時間及びパワーオフ時間を別々に検出し、電力P1及び周波数fの検出されたパワーオン時間を予め設定された期間τと比較する。検出されたパワーオン時間が予め設定された期間τよりも長い場合、検出システムはアラーム信号をホストコンピュータに送信し、そして、ホストコンピュータはアラーム信号を受信し、超音波/高周波超音波電源をシャットダウンする。また、検出システムは、検出されたパワーオフ時間を予め設定された期間τと比較する。検出されたパワーオフ時間が予め設定された期間τよりも短い場合、検出システムはアラーム信号をホストコンピュータに送信し、そして、ホストコンピュータはアラーム信号を受信し、超音波/高周波超音波電源をシャットダウンする。 The present invention provides an apparatus for cleaning a semiconductor substrate using an ultrasonic/high frequency ultrasonic device, comprising: a chuck; an ultrasonic/high frequency ultrasonic device; at least one nozzle; It includes an acoustic power source, a host computer, and a detection system. A chuck holds a semiconductor substrate. An ultrasonic/high frequency ultrasonic device is positioned adjacent to the semiconductor substrate. At least one nozzle introduces a chemical solution onto the semiconductor substrate and into a gap between the semiconductor substrate and the ultrasound/high frequency ultrasound device. The host computer sets the ultrasonic/high-frequency ultrasonic power supply to frequency f1 and power P1 to drive the ultrasonic/high-frequency ultrasonic device, before the bubble cavitation in the liquid destroys the pattern structure on the semiconductor substrate. , the ultrasonic/high-frequency ultrasonic power supply is set to output zero, and after the temperature inside the bubble is cooled to the set temperature, the ultrasonic/high-frequency ultrasonic power supply is set again to frequency f1 and power P1. The detection system separately detects the power-on time and power-off time at power P1 and frequency f1 and compares the detected power-on time at power P1 and frequency f1 with a preset period of time τ1 . If the detected power-on time is longer than a preset period τ1 , the detection system sends an alarm signal to the host computer, and the host computer receives the alarm signal and turns on the ultrasonic/high-frequency ultrasonic power supply. Shut down. The detection system also compares the detected power-off time with a preset period of time τ2 . If the detected power-off time is shorter than a preset period τ2 , the detection system sends an alarm signal to the host computer, and the host computer receives the alarm signal and turns on the ultrasonic/high-frequency ultrasonic power supply. Shut down.

一実施形態において、超音波/高周波超音波デバイスはさらにノズルと結合され、半導体基板に隣接して配置されており、超音波/高周波超音波デバイスのエネルギーは、ノズルから液柱(liquid column)を通して半導体基板に伝達される。 In one embodiment, the ultrasonic/high frequency ultrasonic device is further coupled to the nozzle and positioned adjacent to the semiconductor substrate, and the energy of the ultrasonic/high frequency ultrasonic device is directed from the nozzle through a liquid column. transmitted to the semiconductor substrate.

本発明は、超音波/高周波超音波デバイスを用いて半導体基板を洗浄する別の装置を提供するものであり、チャックと、超音波/高周波超音波デバイスと、少なくとも一つのノズルと、超音波/高周波超音波電源と、ホストコンピュータと、検出システムとを備えている。チャックは、半導体基板を保持する。超音波/高周波超音波デバイスは、半導体基板に隣接して配置されている。少なくとも一つのノズルは、前記半導体基板上、及び、前記半導体基板と前記超音波/高周波超音波デバイスとの間のギャップに薬液を導入する。ホストコンピュータは、超音波/高周波超音波電源を周波数f及び電力P1に設定し、超音波/高周波超音波デバイスを駆動し、半導体基板上のパターン構造を液体内の気泡キャビテーションが破壊する前に、超音波/高周波超音波電源を出力ゼロに設定し、気泡内の温度が設定温度まで冷却された後、超音波/高周波超音波電源を周波数f及び電力P1に再び設定する。検出システムは、超音波/高周波超音波電源から出力される各波形の振幅を検出し、各波形の検出された振幅を規定値と比較する。任意の波形の検出された振幅が規定値より大きい場合、検出システムは、ホストコンピュータにアラーム信号を出力し、ホストコンピュータは、アラーム信号を受信して、超音波/高周波超音波電源を停止する。ここで、既定値は、通常の動作時の波形振幅よりも大きい値である。 The present invention provides another apparatus for cleaning a semiconductor substrate using an ultrasonic/high frequency ultrasonic device, comprising a chuck, an ultrasonic/high frequency ultrasonic device, at least one nozzle, and an ultrasonic/high frequency ultrasonic device. It includes a high frequency ultrasound power source, a host computer and a detection system. A chuck holds a semiconductor substrate. An ultrasonic/high frequency ultrasonic device is positioned adjacent to the semiconductor substrate. At least one nozzle introduces a chemical solution onto the semiconductor substrate and into a gap between the semiconductor substrate and the ultrasound/high frequency ultrasound device. The host computer sets the ultrasonic/high-frequency ultrasonic power supply to frequency f1 and power P1 to drive the ultrasonic/high-frequency ultrasonic device, before the bubble cavitation in the liquid destroys the pattern structure on the semiconductor substrate. , the ultrasonic/high-frequency ultrasonic power supply is set to output zero, and after the temperature inside the bubble is cooled to the set temperature, the ultrasonic/high-frequency ultrasonic power supply is set again to frequency f1 and power P1. A detection system detects the amplitude of each waveform output from the ultrasound/high frequency ultrasound power source and compares the detected amplitude of each waveform to a specified value. If the detected amplitude of any waveform is greater than a specified value, the detection system outputs an alarm signal to the host computer, which receives the alarm signal and shuts down the ultrasound/high frequency ultrasound power supply. Here, the default value is a value larger than the waveform amplitude during normal operation.

一実施形態において、超音波/高周波超音波デバイスはさらにノズルと結合され、半導体基板に隣接して配置されており、超音波/高周波超音波デバイスのエネルギーは、ノズルから液柱を通して半導体基板に伝達される。 In one embodiment, the ultrasonic/high frequency ultrasonic device is further coupled to the nozzle and positioned adjacent to the semiconductor substrate, and the energy of the ultrasonic/high frequency ultrasonic device is transmitted from the nozzle through the liquid column to the semiconductor substrate. be done.

本発明は、超音波/高周波超音波デバイスを用いて半導体基板を洗浄する別の装置を提供するものであり、カセットと、タンクと、超音波/高周波超音波デバイスと、少なくとも一つの注入口と、超音波/高周波超音波電源と、ホストコンピュータと、検出システムとを備えている。カセットは、少なくとも一つの半導体基板を保持する。タンクはカセットを保持する。超音波/高周波超音波デバイスは、タンクの外壁に装着されている。少なくとも一つの注入口は、前記半導体基板を浸漬するためのタンク内に薬液を充填する。ホストコンピュータは、超音波/高周波超音波電源を周波数f及び電力P1に設定し、超音波/高周波超音波デバイスを駆動し、半導体基板上のパターン構造を液体内の気泡キャビテーションが破壊する前に、超音波/高周波超音波電源を出力ゼロに設定し、気泡内の温度が設定温度まで冷却された後、超音波/高周波超音波電源を周波数f及び電力P1に再び設定する。検出システムは、電力P1及び周波数fにおけるパワーオン時間及びパワーオフ時間を別々に検出し、電力P1及び周波数fの検出されたパワーオン時間を予め設定された期間τと比較する。検出されたパワーオン時間が予め設定された期間τよりも長い場合、検出システムはアラーム信号をホストコンピュータに送信し、そして、ホストコンピュータはアラーム信号を受信し、超音波/高周波超音波電源をシャットダウンする。また、検出システムは、検出されたパワーオフ時間を予め設定された期間τと比較する。検出されたパワーオフ時間が予め設定された期間τよりも短い場合、検出システムはアラーム信号をホストコンピュータに送信し、そして、ホストコンピュータはアラーム信号を受信し、超音波/高周波超音波電源をシャットダウンする。 The present invention provides another apparatus for cleaning semiconductor substrates using an ultrasonic/high frequency ultrasonic device, comprising a cassette, a tank, an ultrasonic/high frequency ultrasonic device, and at least one inlet. , an ultrasound/high-frequency ultrasound power source, a host computer, and a detection system. A cassette holds at least one semiconductor substrate. The tank holds the cassette. An ultrasonic/high-frequency ultrasonic device is attached to the outer wall of the tank. At least one inlet fills a tank for immersing the semiconductor substrate with a chemical solution. The host computer sets the ultrasonic/high-frequency ultrasonic power supply to frequency f1 and power P1 to drive the ultrasonic/high-frequency ultrasonic device, before the bubble cavitation in the liquid destroys the pattern structure on the semiconductor substrate. , the ultrasonic/high-frequency ultrasonic power supply is set to output zero, and after the temperature inside the bubble is cooled to the set temperature, the ultrasonic/high-frequency ultrasonic power supply is set again to frequency f1 and power P1. The detection system separately detects the power-on time and power-off time at power P1 and frequency f1 and compares the detected power-on time at power P1 and frequency f1 with a preset period of time τ1 . If the detected power-on time is longer than a preset period τ1 , the detection system sends an alarm signal to the host computer, and the host computer receives the alarm signal and turns on the ultrasonic/high-frequency ultrasonic power supply. Shut down. The detection system also compares the detected power-off time with a preset period of time τ2 . If the detected power-off time is shorter than a preset period τ2 , the detection system sends an alarm signal to the host computer, and the host computer receives the alarm signal and turns on the ultrasonic/high-frequency ultrasonic power supply. Shut down.

本発明は、超音波/高周波超音波デバイスを用いて半導体基板を洗浄する別の装置を提供するものであり、カセットと、タンクと、超音波/高周波超音波デバイスと、少なくとも一つの注入口と、超音波/高周波超音波電源と、ホストコンピュータと、検出システムとを備えている。カセットは、少なくとも一つの半導体基板を保持する。タンクはカセットを保持する。超音波/高周波超音波デバイスは、タンクの外壁に装着されている。少なくとも一つの注入口は、前記半導体基板を浸漬するためのタンク内に薬液を充填する。ホストコンピュータは、超音波/高周波超音波電源を周波数f及び電力P1に設定し、超音波/高周波超音波デバイスを駆動し、半導体基板上のパターン構造を液体内の気泡キャビテーションが破壊する前に、超音波/高周波超音波電源を出力ゼロに設定し、気泡内の温度が設定温度まで冷却された後、超音波/高周波超音波電源を周波数f及び電力P1に再び設定する。検出システムは、超音波/高周波超音波電源から出力される各波形の振幅を検出し、各波形の検出された振幅を規定値と比較する。いずれかの波形の検出された振幅が規定値より大きい場合、検出システムは、ホストコンピュータにアラーム信号を出力し、ホストコンピュータは、アラーム信号を受信して、超音波/高周波超音波電源を停止する。ここで、既定値は、通常の動作時の波形振幅よりも大きい値である。 The present invention provides another apparatus for cleaning semiconductor substrates using an ultrasonic/high frequency ultrasonic device, comprising a cassette, a tank, an ultrasonic/high frequency ultrasonic device, and at least one inlet. , an ultrasound/high-frequency ultrasound power source, a host computer, and a detection system. A cassette holds at least one semiconductor substrate. The tank holds the cassette. An ultrasonic/high-frequency ultrasonic device is attached to the outer wall of the tank. At least one inlet fills a tank for immersing the semiconductor substrate with a chemical solution. The host computer sets the ultrasonic/high-frequency ultrasonic power supply to frequency f1 and power P1 to drive the ultrasonic/high-frequency ultrasonic device, before the bubble cavitation in the liquid destroys the pattern structure on the semiconductor substrate. , the ultrasonic/high-frequency ultrasonic power supply is set to output zero, and after the temperature inside the bubble is cooled to the set temperature, the ultrasonic/high-frequency ultrasonic power supply is set again to frequency f1 and power P1. A detection system detects the amplitude of each waveform output from the ultrasound/high frequency ultrasound power source and compares the detected amplitude of each waveform to a specified value. If the detected amplitude of any waveform is greater than the specified value, the detection system will output an alarm signal to the host computer, and the host computer will receive the alarm signal and shut down the ultrasound/high frequency ultrasound power supply. . Here, the default value is a value larger than the waveform amplitude during normal operation.

本開示は、その例示的な実施形態を参照して特に示され説明されているが、当業者は、特許請求の範囲の趣旨から逸脱することなく、形態及び詳細の様々な変更を行い得ると理解するであろう。 Although the present disclosure has been particularly shown and described with reference to exemplary embodiments thereof, workers skilled in the art will appreciate that various changes in form and detail may be made without departing from the spirit of the claims. will understand.

Claims (53)

複数のパターン構造要素を有する半導体ウェハの洗浄中における損傷を制御するシステムであって、
洗浄プロセス中に半導体ウェハを一時的に拘束するためのウェハホルダと、
前記半導体ウェハの表面に洗浄液を供給するための注入口と、
第1の周波数及び第1の電力レベルの第1の所定期間と、第2の周波数及び第2の電力レベルの第2の所定期間との交互で動作するように構成されており、前記洗浄液に音波エネルギーを与える音波発生器であって、前記第1の所定期間及び前記第2の所定期間が互いに連続するように繋がるようにし、前記洗浄液中における気泡サイズを、前記第1の所定期間中には音波エネルギーによって増大させ、前記第2の所定期間中には減少させる音波発生器と、
前記第1および第2の周波数と、前記第1および第2の電力レベルと、前記第1および第2の所定期間と、前記音波発生器による前記第1および第2の所定期間の交替回数とを提供するようにプログラムされたコントローラとを備えており、
前記第1及び第2の所定期間、前記第1及び第2の電力レベル、並びに、前記第1及び第2の周波数のうちの少なくとも1つが、前記音波エネルギーの付与の結果としての損傷した前記パターン構造要素の割合がゼロよりも大きい所定閾値よりも小さくなるように決定され、
半導体ウェハにおけるビアホール、トレンチ又は凹部空間の体積に対する総気泡体積の比が第1所定値まで増加した後に、電力が前記第2の所定期間にわたって前記第2の周波数及び前記第2の電力レベルに設定され、半導体ウェハにおけるビアホール、トレンチ又は凹部空間の体積に対する総気泡体積の比が第2所定値まで減少した後に、電力が前記第1の所定期間にわたって前記第1の周波数及び前記第1の電力レベルに設定されたシステム。
A system for controlling damage during cleaning of a semiconductor wafer having a plurality of patterned features, comprising:
a wafer holder for temporarily restraining a semiconductor wafer during a cleaning process;
an injection port for supplying a cleaning liquid to the surface of the semiconductor wafer;
configured to operate alternately between a first frequency and a first power level for a first predetermined period of time and a second frequency and a second power level for a second predetermined period of time; A sonic generator for providing sonic energy, wherein the first predetermined time period and the second predetermined time period are contiguously linked to each other, and the bubble size in the cleaning liquid is increased during the first predetermined time period. a sonic generator that increases with sonic energy and decreases during the second predetermined time period;
said first and second frequencies; said first and second power levels; said first and second predetermined time periods; and a number of alternating said first and second predetermined time periods by said sound wave generator; and a controller programmed to provide
at least one of the first and second predetermined time periods, the first and second power levels, and the first and second frequencies being damaged in the pattern as a result of the application of the sonic energy; is determined such that the proportion of structuring elements is less than a predetermined threshold greater than zero;
Power is set to the second frequency and the second power level for the second predetermined period of time after the ratio of total bubble volume to volume of via holes, trenches or recessed spaces in the semiconductor wafer increases to a first predetermined value. and reducing power to said first frequency and said first power level for said first predetermined period of time after the ratio of total bubble volume to volume of via hole, trench or recessed space in the semiconductor wafer has decreased to a second predetermined value. system set to
前記ウェハホルダが回転チャックである、請求項1に記載のシステム。 3. The system of claim 1, wherein said wafer holder is a rotating chuck. 前記ウェハホルダが洗浄タンク内に浸漬されたカセットである、請求項1に記載のシステム。 3. The system of claim 1, wherein said wafer holder is a cassette immersed in a cleaning tank. 前記注入口がノズルを含む、請求項1に記載のシステム。 3. The system of Claim 1, wherein the inlet comprises a nozzle. 前記音波発生器に結合された音波トランスデューサをさらに備えている、請求項1に記載のシステム。 3. The system of claim 1, further comprising an acoustic transducer coupled to said acoustic wave generator. 前記音波トランスデューサは、前記半導体ウェハ上にギャップを隔てて配置されており、前記ギャップが洗浄プロセス中に前記洗浄液で満たされる、請求項5に記載のシステム。 6. The system of claim 5, wherein the sonic transducers are positioned on the semiconductor wafer with gaps therebetween, the gaps being filled with the cleaning liquid during a cleaning process. 前記ギャップが、前記洗浄プロセスの間に変化する、請求項6に記載のシステム。 7. The system of claim 6, wherein said gap changes during said cleaning process. 前記音波トランスデューサは、前記注入口に接続されており、前記注入口を流れる前記洗浄液に音波エネルギーを与える、請求項5に記載のシステム。 6. The system of claim 5, wherein the sonic transducer is connected to the inlet and imparts sonic energy to the cleaning liquid flowing through the inlet. 前記洗浄液が、化学溶液、脱イオン水、及び前記化学溶液と前記脱イオン水の組み合わせからなる群より選択される、請求項1に記載のシステム。 2. The system of claim 1, wherein said cleaning liquid is selected from the group consisting of chemical solutions, deionized water, and combinations of said chemical solutions and said deionized water . 前記第2の電力レベルが0である、請求項1に記載のシステム。 2. The system of claim 1, wherein the second power level is zero. 前記第1の周波数が前記第2の周波数に等しく、且つ、両方の前記周波数がそれぞれの期間において一定のままでありつつ、前記第1の電力レベルが前記第2の電力レベルよりも高く、且つ、両方の前記電力レベルがそれぞれの期間において一定のままである、請求項1に記載のシステム。 the first frequency is equal to the second frequency, and the first power level is higher than the second power level while both frequencies remain constant for respective periods of time; and , the power levels of both remain constant in their respective periods. 前記第1の周波数が前記第2の周波数よりも高く、且つ、両方の前記周波数がそれぞれの期間において一定のままでありつつ、前記第1の電力レベルが前記第2の電力レベルよりも高く、且つ、両方の前記電力レベルがそれぞれの期間において一定のままである、請求項1に記載のシステム。 said first frequency being higher than said second frequency and said first power level being higher than said second power level while both said frequencies remain constant for respective periods of time; and wherein both said power levels remain constant in their respective time periods. 前記第1の周波数が前記第2の周波数よりも低く、且つ、両方の前記周波数がそれぞれの期間において一定のままでありつつ、前記第1の電力レベルが前記第2の電力レベルと等しく、且つ、両方の前記電力レベルがそれぞれの期間において一定のままである、請求項1に記載のシステム。 said first power level being equal to said second power level while said first frequency is lower than said second frequency and both said frequencies remain constant for respective periods of time; and , the power levels of both remain constant in their respective periods. 前記第1の周波数が前記第2の周波数よりも低く、且つ、両方の前記周波数がそれぞれの期間において一定のままでありつつ、前記第1の電力レベルが前記第2の電力レベルよりも高く、且つ、両方の前記電力レベルがそれぞれの期間において一定のままである、請求項1に記載のシステム。 said first frequency being lower than said second frequency and said first power level being higher than said second power level while both said frequencies remain constant for respective periods of time; and wherein both said power levels remain constant in their respective time periods. 前記第1の周波数が前記第2の周波数よりも低く、且つ、両方の前記周波数がそれぞれの期間において一定のままでありつつ、前記第1の電力レベルが前記第2の電力レベルよりも低く、且つ、両方の前記電力レベルがそれぞれの期間において一定のままである、請求項1に記載のシステム。 said first power level being lower than said second power level while said first frequency is lower than said second frequency and both said frequencies remain constant for respective periods of time; and wherein both said power levels remain constant in their respective time periods. 前記第1の電力レベルが、前記第1の所定期間中に増加する、請求項1に記載のシステム。 2. The system of claim 1, wherein said first power level increases during said first predetermined time period. 前記第1の電力レベルが、前記第1の所定期間中に減少する、請求項1に記載のシステム。 2. The system of claim 1, wherein said first power level decreases during said first predetermined time period. 前記第1の電力レベルが、前記第1の所定期間中に増加も減少もする、請求項1に記載のシステム。 2. The system of claim 1, wherein said first power level both increases and decreases during said first predetermined time period. 前記第2の周波数が実質的に0近傍であり、前記第2の電力レベルが前記第2の所定期間において正の一定値である、請求項1に記載のシステム。 2. The system of claim 1, wherein said second frequency is substantially near zero and said second power level is a constant positive value during said second predetermined time period. 前記第2の周波数が実質的に0近傍であり、前記第2の電力レベルが前記第2の所定期間において負の一定値である、請求項1に記載のシステム。 2. The system of claim 1, wherein said second frequency is substantially near zero and said second power level is a constant negative value during said second predetermined time period. 前記第1の所定期間における前記音波トランスデューサからの音波と、前記第2の所定期間における前記音波トランスデューサからの音波とが、逆位相である、請求項5~8のいずれか1項に記載のシステム。 A system according to any one of claims 5 to 8 , wherein the sound waves from the sonic transducer during the first predetermined time period and the sound waves from the sonic transducer during the second predetermined time period are in anti-phase. . 前記第1の所定期間が、前記第1の周波数のサイクル周期の2,000倍よりも短い、請求項1に記載のシステム。 2. The system of claim 1, wherein said first predetermined period of time is less than 2,000 times the cycle period of said first frequency. 内破温度をTi、洗浄液の温度をT0、1回の圧縮を経ることによる温度上昇幅をΔT、1回の膨張を経ることによる温度下降幅をδT、前記第1の周波数をf1として、前記第1の所定期間が((Ti-T0-ΔT)/(ΔT-δT)+1)/f1よりも短い、請求項1に記載のシステム。 The implosion temperature is T i , the cleaning liquid temperature is T 0 , the temperature rise width due to one compression is ΔT, the temperature drop width due to one expansion is δT, and the first frequency is f 1 . 2. The system of claim 1, wherein said first predetermined period of time is less than ((T i −T 0 −ΔT)/(ΔT−δT)+1)/f 1 , as. 前記第1の周波数が、前記第1の所定期間において、高い値から低い値に変化する、請求項1に記載のシステム。 2. The system of claim 1, wherein said first frequency varies from a higher value to a lower value during said first predetermined time period. 前記第1の周波数が、前記第1の所定期間において、低い値から高い値に変化する、請求項1に記載のシステム。 2. The system of claim 1, wherein said first frequency varies from a low value to a high value during said first predetermined time period. 前記第1の周波数が、前記第1の所定期間において、低い値から高い値に変化してから前記低い値に復帰する、請求項1に記載のシステム。 2. The system of claim 1, wherein the first frequency changes from a low value to a high value and then returns to the low value during the first predetermined time period. 前記第1の周波数が、前記第1の所定期間において、高い値から低い値に変化してから前記高い値に復帰する、請求項1に記載のシステム。 2. The system of claim 1, wherein the first frequency changes from a high value to a low value and then returns to the high value during the first predetermined time period. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf1、そしてf3、最後にf4となる、請求項1に記載のシステム。 4. The claim wherein said first frequency is first f1 , then f3 and finally f4 in said first predetermined time period, where f4 is less than f3 and f3 is less than f1. 1. The system according to 1. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf4、そしてf3、最後にf1となる、請求項1に記載のシステム。 4. The claim wherein f4 is less than f3 , and f3 is less than f1 , said first frequency being first f4 , then f3 , and finally f1 in said first predetermined time period. 1. The system according to 1. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf1、そしてf4、最後にf3となる、請求項1に記載のシステム。 4. wherein f4 is less than f3 and f3 is less than f1 , said first frequency being first f1 , then f4 and finally f3 in said first predetermined time period. 1. The system according to 1. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf3、そしてf4、最後にf1となる、請求項1に記載のシステム。 4. The claim wherein said first frequency is first f3, then f4 , and finally f1 in said first predetermined time period, where f4 is less than f3 and f3 is less than f1 . 1. The system according to 1. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf3、そしてf1、最後にf4となる、請求項1に記載のシステム。 4. The claim wherein said first frequency is first f3, then f1 , and finally f4 in said first predetermined time period, where f4 is less than f3 and f3 is less than f1 . 1. The system according to 1. 4がf3より小さく、f3がf1より小さいとして、前記第1の周波数が、前記第1の所定期間において、最初にf4、そしてf1、最後にf3とする、請求項1に記載のシステム。 4. The claim wherein f4 is less than f3 , and f3 is less than f1 , and said first frequency is first f4 , then f1 , and finally f3 in said first predetermined time period. 1. The system according to 1. 前記音波発生器の出力を検出するために前記音波発生器に結合された検出回路をさらに備えている、請求項1に記載のシステム。 2. The system of claim 1, further comprising a detection circuit coupled to said sound wave generator for detecting an output of said sound wave generator. 前記検出回路が、入力信号を減衰させるための電圧減衰回路を含んでいる、請求項34に記載のシステム。 35. The system of Claim 34, wherein said detection circuit includes a voltage attenuation circuit for attenuating an input signal. 前記検出回路が、信号を第1の波形から第2の波形へと変換するための整形回路を含んでいる、請求項34に記載のシステム。 35. The system of Claim 34, wherein the detection circuit includes a shaping circuit for transforming the signal from the first waveform to the second waveform. 前記第1の波形が正弦波であり、前記第2の波形が矩形波である、請求項36に記載のシステム。 37. The system of claim 36, wherein said first waveform is a sine wave and said second waveform is a square wave. 前記検出回路は、入力信号の振幅を検出して基準値と比較するための振幅検出回路を含み、前記検出回路は、前記検出された振幅が前記基準値を超えているときに、アラーム信号を生成させ、前記音波発生器をオフにさせる、請求項34に記載のシステム。 The detection circuit includes an amplitude detection circuit for detecting an amplitude of an input signal and comparing it with a reference value, the detection circuit generating an alarm signal when the detected amplitude exceeds the reference value. 35. The system of claim 34, causing the sound wave generator to turn off. 前記基準値が、デジタル-アナログ変換器(DAC)によって生成される、請求項38に記載のシステム。 39. The system of claim 38, wherein said reference value is generated by a digital-to-analog converter (DAC). 前記検出回路は、前記第1の所定期間を検出して所定値と比較し、前記第1の所定期間が前記所定値を超えているときに、アラーム信号を生成させ、前記音波発生器をオフにさせる、請求項34に記載のシステム。 The detection circuit detects the first predetermined period of time, compares it with a predetermined value, and generates an alarm signal to turn off the sound wave generator when the first predetermined period of time exceeds the predetermined value. 35. The system of claim 34, allowing 前記検出回路は、前記第2の所定期間を検出して所定値と比較し、前記第2の所定期間が前記所定値未満であるときに、アラーム信号を生成させ、前記音波発生器をオフにさせる、請求項34に記載のシステム。 The detection circuit detects the second predetermined period of time and compares it with a predetermined value, and generates an alarm signal to turn off the sound wave generator when the second predetermined period of time is less than the predetermined value. 35. The system of claim 34, allowing. 前記半導体ウェハにおける前記パターン構造への損傷を検査することによって、前記洗浄液中における気泡の内破を回避するように、前記第1の所定期間が実験によって決定された、請求項1に記載のシステム。 2. The system of claim 1, wherein the first predetermined period of time is experimentally determined to avoid implosion of air bubbles in the cleaning liquid by inspecting damage to the pattern structures in the semiconductor wafer. . 実験による前記決定は、前記第1及び第2の周波数並びに前記第1及び第2の電力レベルを一定値に維持すると共に、前記第2の所定期間を前記第1の所定期間よりも著しく長い一定値に維持しつつ、互いに異なる洗浄プロセスにおける前記第1の所定期間の値として異なる値を選択することを含む、請求項42に記載のシステム。 The empirical determination maintains the first and second frequencies and the first and second power levels at constant values, and keeps the second predetermined period of time substantially longer than the first predetermined period of time. 43. The system of claim 42, comprising selecting different values for the first predetermined period of time in different cleaning processes while maintaining values. 洗浄中の前記半導体ウェハにおける前記パターン構造への損傷が生じないような限定された気泡の内破を許容するように、前記第1の所定期間が実験によって決定された、請求項1に記載のシステム。 2. The method of claim 1, wherein the first predetermined time period is experimentally determined to allow limited bubble implosion without causing damage to the pattern structures in the semiconductor wafer being cleaned. system. 実験による前記決定は、前記第1及び第2の周波数並びに前記第1及び第2の電力レベルを一定値に維持すると共に、前記第2の所定期間を前記第1の所定期間よりも著しく長い一定値に維持しつつ、互いに異なる洗浄プロセスにおける前記第1の所定期間の値として異なる値を選択することを含む、請求項44に記載のシステム。 The empirical determination maintains the first and second frequencies and the first and second power levels at constant values, and keeps the second predetermined period of time substantially longer than the first predetermined period of time. 45. The system of claim 44, comprising selecting different values for the first predetermined period of time in different cleaning processes while maintaining values. 前記洗浄液における気泡内部の温度が所定温度まで低下可能となるように、前記第2の所定期間が実験によって決定された、請求項1に記載のシステム。 2. The system of claim 1, wherein the second predetermined period of time is empirically determined such that the temperature inside the bubbles in the cleaning liquid can be reduced to a predetermined temperature. 前記所定温度が実質的に室温近傍である、請求項46に記載のシステム。 47. The system of claim 46, wherein said predetermined temperature is substantially near room temperature. 前記半導体ウェハにおける前記パターン構造への損傷を検査することによって、前記洗浄液中における気泡の内破を回避するように、前記第1の周波数及び前記第1の電力レベルが実験によって決定された、請求項1に記載のシステム。 wherein the first frequency and the first power level are experimentally determined to avoid implosion of bubbles in the cleaning liquid by inspecting damage to the pattern structures in the semiconductor wafer. Item 1. The system according to item 1. 洗浄中の前記半導体ウェハにおける前記パターン構造への損傷が生じないような限定された気泡の内破を許容するように、前記第1の周波数及び前記第1の電力レベルが実験によって決定された、請求項1に記載のシステム。 wherein the first frequency and the first power level were experimentally determined to allow limited bubble implosion without causing damage to the patterned structures in the semiconductor wafer being cleaned; The system of claim 1. 前記洗浄液における気泡内部の温度が所定温度まで低下可能となるように、前記第2の周波数及び前記第2の電力レベルが実験によって決定された、請求項1に記載のシステム。 2. The system of claim 1, wherein the second frequency and the second power level were experimentally determined such that the temperature inside bubbles in the cleaning fluid can be reduced to a predetermined temperature. 前記所定温度が実質的に室温近傍である、請求項50に記載のシステム。 51. The system of claim 50, wherein said predetermined temperature is substantially near room temperature. 前記半導体ウェハへの損傷を検査することによって、前記交替回数が実験によって決定される、請求項1に記載のシステム。 2. The system of claim 1, wherein the number of alternations is empirically determined by inspecting damage to the semiconductor wafer. 前記音波エネルギーを付与することによる洗浄効果によって生じる歩留まり向上が、前記音波エネルギーを付与することによる損傷によって生じる歩留まり低下よりも大きい、請求項1に記載のシステム。 2. The system of claim 1, wherein the yield enhancement caused by the cleaning effect of applying the sonic energy is greater than the yield loss caused by the damage of applying the sonic energy.
JP2020526910A 2017-11-15 2017-11-15 Semiconductor wafer cleaning system Active JP7293221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022187162A JP7495469B2 (en) 2017-11-15 2022-11-24 Semiconductor Wafer Cleaning System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/111016 WO2019095127A1 (en) 2017-11-15 2017-11-15 System for cleaning semiconductor wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022187162A Division JP7495469B2 (en) 2017-11-15 2022-11-24 Semiconductor Wafer Cleaning System

Publications (2)

Publication Number Publication Date
JP2021510009A JP2021510009A (en) 2021-04-08
JP7293221B2 true JP7293221B2 (en) 2023-06-19

Family

ID=66539282

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020526910A Active JP7293221B2 (en) 2017-11-15 2017-11-15 Semiconductor wafer cleaning system
JP2022187162A Active JP7495469B2 (en) 2017-11-15 2022-11-24 Semiconductor Wafer Cleaning System

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022187162A Active JP7495469B2 (en) 2017-11-15 2022-11-24 Semiconductor Wafer Cleaning System

Country Status (5)

Country Link
JP (2) JP7293221B2 (en)
KR (1) KR102517666B1 (en)
CN (1) CN111357079A (en)
SG (1) SG11202004428RA (en)
WO (1) WO2019095127A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287841A (en) 2009-06-15 2010-12-24 Hitachi Kokusai Denki Engineering:Kk Ultrasonic cleaning apparatus
JP2012081430A (en) 2010-10-13 2012-04-26 Hitachi Kokusai Denki Engineering:Kk Ultrasonic cleaning apparatus
WO2017173588A1 (en) 2016-04-06 2017-10-12 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning semiconductor wafers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931173A (en) * 1997-06-09 1999-08-03 Cypress Semiconductor Corporation Monitoring cleaning effectiveness of a cleaning system
US20020157685A1 (en) * 2000-09-11 2002-10-31 Naoya Hayamizu Washing method, method of manufacturing semiconductor device and method of manufacturing active matrix-type display device
JP5019370B2 (en) * 2007-07-12 2012-09-05 ルネサスエレクトロニクス株式会社 Substrate cleaning method and cleaning apparatus
CN101879511B (en) * 2009-05-08 2013-01-02 盛美半导体设备(上海)有限公司 Method and device for cleaning semiconductor silicon wafer
CN102496591B (en) * 2011-12-30 2016-04-06 上海集成电路研发中心有限公司 The cleaning device of wafer and cleaning method
CN102430543B (en) * 2011-12-30 2016-06-01 上海集成电路研发中心有限公司 The rinser of wafer and cleaning method
WO2016183811A1 (en) * 2015-05-20 2016-11-24 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning semiconductor wafers
CN205200030U (en) * 2015-12-10 2016-05-04 北京七星华创电子股份有限公司 Two -phase flow atomizing belt cleaning device with supersound or million acoustic oscillations
CN106238302B (en) * 2016-08-26 2018-10-16 北京七星华创电子股份有限公司 A kind of ultrasonic wave/mega sonic wave cleaning device of frequency dynamic variation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287841A (en) 2009-06-15 2010-12-24 Hitachi Kokusai Denki Engineering:Kk Ultrasonic cleaning apparatus
JP2012081430A (en) 2010-10-13 2012-04-26 Hitachi Kokusai Denki Engineering:Kk Ultrasonic cleaning apparatus
WO2017173588A1 (en) 2016-04-06 2017-10-12 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning semiconductor wafers

Also Published As

Publication number Publication date
CN111357079A (en) 2020-06-30
JP7495469B2 (en) 2024-06-04
WO2019095127A1 (en) 2019-05-23
JP2023018081A (en) 2023-02-07
SG11202004428RA (en) 2020-06-29
KR102517666B1 (en) 2023-04-05
JP2021510009A (en) 2021-04-08
KR20200078657A (en) 2020-07-01

Similar Documents

Publication Publication Date Title
US20210402444A1 (en) System for cleaning semiconductor wafers
CN107636799B (en) Method and apparatus for cleaning semiconductor substrate
JP6770757B2 (en) Cleaning method and cleaning equipment for semiconductor wafers
WO2016183707A1 (en) Methods and apparatus for cleaning semiconductor wafers
JP7032815B2 (en) Board cleaning method and cleaning equipment
JP7032816B2 (en) Board cleaning method and cleaning equipment
JP7293221B2 (en) Semiconductor wafer cleaning system
JP7495461B2 (en) Method for cleaning semiconductor wafers
TWI698291B (en) Substrate cleaning method and cleaning device
TWI731851B (en) Method and device for cleaning semiconductor substrate
JP7230037B2 (en) SUBSTRATE CLEANING METHOD AND CLEANING APPARATUS
TWI695743B (en) Method and device for cleaning substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221214

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230607

R150 Certificate of patent or registration of utility model

Ref document number: 7293221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150