JP7287115B2 - 集積回路及び集積回路の制御方法 - Google Patents
集積回路及び集積回路の制御方法 Download PDFInfo
- Publication number
- JP7287115B2 JP7287115B2 JP2019100841A JP2019100841A JP7287115B2 JP 7287115 B2 JP7287115 B2 JP 7287115B2 JP 2019100841 A JP2019100841 A JP 2019100841A JP 2019100841 A JP2019100841 A JP 2019100841A JP 7287115 B2 JP7287115 B2 JP 7287115B2
- Authority
- JP
- Japan
- Prior art keywords
- security
- integrated circuit
- data processing
- processing unit
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
- G06F21/566—Dynamic detection, i.e. detection performed at run-time, e.g. emulation, suspicious activities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Virology (AREA)
- Storage Device Security (AREA)
Description
図1は、本発明の一実施形態に係る集積回路の構成の一例を示すブロック図である。図1に示すように、集積回路1は、データ処理部10と、SCU(セキュリティ管理部)20とを備える。集積回路1は、LSIであり、画像処理装置などの情報処理装置に搭載されるSoC(System on a chip)やASIC(Application Specific Integrated Circuit)である。集積回路1は、CPU31(以下、外部CPU31と記す)、DRAM32、HDD33、及びフラッシュROM34と接続され、これらの外部デバイス31~34との間でデータの入出力を行う。なお、集積回路1には、その他の外部デバイスが接続されていてもよい。
図2は、セキュリティ管理部20の機能ブロックを示す図である。セキュリティ管理部20のサブCPU21は、例えばフラッシュROM34に記憶されたコンピュータープログラムを読み取って実行することにより、起動制御部201、接続制御部202、状態制御部203、及びセキュリティ脅威検知部204として機能する。
起動制御部201は、内蔵メモリ24にブートプログラムが書き込まれている場合には、セキュアブートにおいて、内蔵メモリ24に書き込まれているブートプログラムに対して署名検証を行い、該ブートプログラムを用いて集積回路1を起動させる。これにより、ブートプログラムを格納するフラッシュROM34がセキュリティ管理部20ではなく外部CPU31に接続されている場合でも、署名検証を伴うセキュアブートを実行することができる。よって、集積回路の構成に柔軟性を持たせることが可能となり、図1に示される構成と異なる集積回路についてもセキュリティ脅威から保護することが可能となる。
10 データ処理部
12、13 デバイスコントローラー
20 セキュリティ管理部
26 OTPROM(設定値保持部)
201 起動制御部
202 接続制御部
203 状態制御部
204 セキュリティ脅威検知部
Claims (7)
- データを処理するデータ処理部と、前記データ処理部のセキュリティを管理するセキュリティ管理部と、を備える集積回路であって、
前記セキュリティ管理部は、
セキュリティ強度の設定値を保持する設定値保持部と、
前記設定値によって示される前記セキュリティ強度が所定レベル以上である場合に、ブートプログラムに対して署名検証を行うセキュアブートにより前記集積回路を起動させる起動制御部と、
前記セキュアブートにおける前記署名検証により前記ブートプログラムの改竄が検知されたときに、前記データ処理部をリセット状態にする状態制御部と、
前記設定値によって示される前記セキュリティ強度が所定レベル以上である場合に、前記データ処理部との接続を遮断する接続制御部と、を有することを特徴とする集積回路。 - 前記接続制御部は、前記設定値によって示される前記セキュリティ強度が前記所定レベル以上である場合において前記データ処理部に対するセキュリティ脅威が検知されたときに、前記データ処理部との接続を遮断することを特徴とする請求項1に記載の集積回路。
- 前記接続制御部は、前記設定値保持部が前記設定値を保持していない場合に、前記データ処理部との接続を遮断することを特徴とする請求項1又は請求項2に記載の集積回路。
- 前記状態制御部は、前記設定値保持部が前記設定値を保持していない場合に、前記データ処理部をリセット状態にすることを特徴とする請求項1から請求項3のうちのいずれか1項に記載の集積回路。
- 前記セキュリティ管理部は内蔵メモリをさらに有し、
前記内蔵メモリには、前記集積回路の外部から前記ブートプログラムを書き込むことが可能であり、
前記起動制御部は、前記内蔵メモリに前記ブートプログラムが書き込まれている場合には、前記セキュアブートにおいて、前記内蔵メモリに書き込まれている前記ブートプログラムに対して前記署名検証を行い、該ブートプログラムを用いて前記集積回路を起動させることを特徴とする請求項1から請求項4のうちのいずれか1項に記載の集積回路。 - 前記起動制御部は、前記設定値によって示される前記セキュリティ強度が前記所定レベル未満である場合には、前記署名検証を行わない通常ブートにより前記集積回路を起動させることを特徴とする請求項1から請求項5のうちのいずれか1項に記載の集積回路。
- データを処理するデータ処理部と、前記データ処理部のセキュリティを管理するセキュリティ管理部と、を有する集積回路の制御方法であって、
前記セキュリティ管理部が、セキュリティ強度の設定値を予め保持し、該設定値によって示される前記セキュリティ強度が所定レベル以上である場合に、ブートプログラムに対して署名検証を行うセキュアブートにより前記集積回路を起動させる起動制御工程と、
前記セキュリティ管理部が、前記セキュアブートにおける前記署名検証により前記ブートプログラムの改竄が検知されたときに、前記データ処理部をリセット状態にする状態制御工程と、
前記セキュリティ管理部が、前記設定値によって示される前記セキュリティ強度が所定レベル以上である場合に、前記データ処理部との接続を遮断する接続制御工程と、を有することを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100841A JP7287115B2 (ja) | 2019-05-30 | 2019-05-30 | 集積回路及び集積回路の制御方法 |
US16/885,056 US11520893B2 (en) | 2019-05-30 | 2020-05-27 | Integrated circuit and control method of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100841A JP7287115B2 (ja) | 2019-05-30 | 2019-05-30 | 集積回路及び集積回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020194464A JP2020194464A (ja) | 2020-12-03 |
JP7287115B2 true JP7287115B2 (ja) | 2023-06-06 |
Family
ID=73546462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019100841A Active JP7287115B2 (ja) | 2019-05-30 | 2019-05-30 | 集積回路及び集積回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11520893B2 (ja) |
JP (1) | JP7287115B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11775694B2 (en) * | 2022-01-05 | 2023-10-03 | International Business Machines Corporation | Validating and securing non-volatile memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008001671A1 (fr) | 2006-06-27 | 2008-01-03 | Nec Corporation | Système multiprocesseur et terminal portable l'utilisant |
US20150199520A1 (en) | 2014-01-13 | 2015-07-16 | Raytheon Company | Mediated secure boot for single or multicore processors |
JP2016511848A (ja) | 2012-12-06 | 2016-04-21 | サムスン エレクトロニクス カンパニー リミテッド | セキュアブート(secureboot)を行うチップシステムと、それを用いる画像形成装置及びそのセキュアブート方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101297760B1 (ko) | 2004-12-21 | 2013-08-20 | 디스크레틱스 테크놀로지스 엘티디. | 스트림-내 데이터 암호화/복호화 기능을 가진 메모리 시스템 |
US20060242429A1 (en) | 2004-12-21 | 2006-10-26 | Michael Holtzman | In stream data encryption / decryption method |
EP1845470B1 (en) * | 2006-04-13 | 2016-11-09 | STMicroelectronics (Research & Development) Limited | Multiple purpose integrated circuit |
US9613215B2 (en) * | 2008-04-10 | 2017-04-04 | Nvidia Corporation | Method and system for implementing a secure chain of trust |
US8971144B2 (en) * | 2012-01-19 | 2015-03-03 | Quixant Plc | Hardware write-protection |
KR102227263B1 (ko) * | 2013-12-31 | 2021-03-15 | 삼성전자주식회사 | 보안 부트 변경 변경시스템, 방법 및 이 변경시스템을 구비한 전자장치 |
US9639425B1 (en) * | 2015-01-13 | 2017-05-02 | Marvell International Ltd. | Signature-based sleep recovery operation flow |
KR102385552B1 (ko) * | 2015-12-29 | 2022-04-12 | 삼성전자주식회사 | 시스템-온-칩 및 이를 포함하는 전자 장치 |
US10747883B2 (en) * | 2017-05-11 | 2020-08-18 | Qualcomm Incorporated | Collated multi-image check in system-on-chips |
US10678927B2 (en) * | 2017-08-31 | 2020-06-09 | Texas Instruments Incorporated | Randomized execution countermeasures against fault injection attacks during boot of an embedded device |
US10657260B2 (en) * | 2017-09-19 | 2020-05-19 | Sling Media Pvt Ltd | Electronic devices and methods supporting unsecured system-on-chip secure boot functionalities |
-
2019
- 2019-05-30 JP JP2019100841A patent/JP7287115B2/ja active Active
-
2020
- 2020-05-27 US US16/885,056 patent/US11520893B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008001671A1 (fr) | 2006-06-27 | 2008-01-03 | Nec Corporation | Système multiprocesseur et terminal portable l'utilisant |
JP2016511848A (ja) | 2012-12-06 | 2016-04-21 | サムスン エレクトロニクス カンパニー リミテッド | セキュアブート(secureboot)を行うチップシステムと、それを用いる画像形成装置及びそのセキュアブート方法 |
US20150199520A1 (en) | 2014-01-13 | 2015-07-16 | Raytheon Company | Mediated secure boot for single or multicore processors |
Also Published As
Publication number | Publication date |
---|---|
US20200380135A1 (en) | 2020-12-03 |
JP2020194464A (ja) | 2020-12-03 |
US11520893B2 (en) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6137499B2 (ja) | 方法および装置 | |
JP4288209B2 (ja) | システム・オン・チップのためのセキュリティ・アーキテクチャ | |
US9735960B2 (en) | Method for protecting data stored within a disk drive of a portable computer | |
KR101209252B1 (ko) | 전자기기의 부팅 방법 및 부팅 인증 방법 | |
JP4982825B2 (ja) | コンピュータおよび共有パスワードの管理方法 | |
JP6054908B2 (ja) | 変数セットを修復する方法、コンピュータ・プログラムおよびコンピュータ | |
KR102395258B1 (ko) | 부트 메모리 버스의 경로 절체 기능을 이용한 시큐어 부팅 방법 및 이를 이용한 장치 | |
EP2062191B1 (en) | System and method for securely restoring a program context from a shared memory | |
US8886955B2 (en) | Systems and methods for BIOS processing | |
TWI801468B (zh) | 用於保護電子裝置之安全性之設備、方法及系統以及相關的微控制器 | |
WO2004003711A2 (en) | Sleep attack protection | |
JP5689429B2 (ja) | 認証装置、および、認証方法 | |
JP2011210129A (ja) | 記憶装置、データ処理装置、登録方法、及びコンピュータプログラム | |
US11188321B2 (en) | Processing device and software execution control method | |
US20200233676A1 (en) | Bios management device, bios management system, bios management method, and bios management program-stored recording medium | |
JP2005301564A (ja) | セキュリティ機能を備えた情報処理装置 | |
JP7287115B2 (ja) | 集積回路及び集積回路の制御方法 | |
JP7005676B2 (ja) | システム起動を監視するための安全装置及び安全方法 | |
US11113399B2 (en) | Electronic apparatus and control method of electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7287115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |