JP7276200B2

JP7276200B2 - battery monitor

Info

Publication number: JP7276200B2
Application number: JP2020035880A
Authority: JP
Inventors: 朝道溝口
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2020-03-03
Filing date: 2020-03-03
Publication date: 2023-05-18
Anticipated expiration: 2040-03-03
Also published as: JP2021141664A

Description

本発明は、電池監視装置に関するものである。 The present invention relates to a battery monitoring device.

車両などに搭載される蓄電池として、安全性が高い全固体電池が注目されている。全固体電池は、例えば、特許文献１，２に示すようなバイポーラ構造となっている。つまり、複数の電極を積層し、その両端の電圧を監視するための電極タブ（モニタ線）を引き出す構造となっている。ここでは、その電極タブ間の複数電極対の集まりを「単セル」と示す。 All-solid-state batteries, which are highly safe, have been attracting attention as storage batteries to be mounted on vehicles and the like. All-solid-state batteries have a bipolar structure as shown in Patent Documents 1 and 2, for example. That is, it has a structure in which a plurality of electrodes are stacked and electrode tabs (monitor lines) for monitoring the voltage across the electrodes are led out. Here, a collection of multiple electrode pairs between the electrode tabs is referred to as a "single cell".

単セルでは、構造上、高電圧となる傾向がある。例えば、２４電極対の単セルでは従来の電池セルの２４倍電圧が大きくなっている。この場合であっても、従来のリチウムイオン蓄電池と同様に、単セルの電圧を検出する必要がある。このような高電圧を検出する方法としては、例えば、特許文献３，４に示すような方法がある。 A single cell tends to have a high voltage due to its structure. For example, a single cell with 24 electrode pairs has a voltage 24 times greater than that of a conventional battery cell. Even in this case, it is necessary to detect the voltage of the single cell as in the conventional lithium ion storage battery. Methods for detecting such a high voltage include, for example, methods disclosed in Patent Documents 3 and 4.

特許文献３では、フライングキャパシタ方式を採用することにより、高電圧を検出しており、特許文献４では、抵抗分圧方式を採用することにより、高電圧を検出している。 In Patent Document 3, a high voltage is detected by adopting a flying capacitor method, and in Patent Document 4, a high voltage is detected by adopting a resistance voltage dividing method.

特開２０１９－２０７８４０号公報JP 2019-207840 A 特許第５１０４４９２号公報Japanese Patent No. 5104492 特許第４３０５４１９号公報Japanese Patent No. 4305419 特開２０１６－１１１４号公報JP 2016-1114 A

ところで、単セルを組電池として利用する場合、電圧を検出するとともに均等化する必要がある。しかしながら、特許文献３に記載されているようなフライングキャパシタ方式では、均等化電流を大きくしようとすると、キャパシタの容量を大きくする必要がある。このため、電池容量を大きくなると、体格が大きくなってしまうという問題があった。 By the way, when using a single cell as an assembled battery, it is necessary to detect and equalize the voltage. However, in the flying capacitor method as described in Patent Document 3, it is necessary to increase the capacity of the capacitor in order to increase the equalization current. Therefore, there is a problem that increasing the battery capacity increases the physical size.

また、特許文献４に記載されているような抵抗分圧方式では、均等化電流を大きくすることはできる一方で、任意の均等化電流を流しているときに、他の単セルの電圧を検出しようとすると、均等化電流が該当セルの分圧回路に回り込み、検出精度が悪くなるという問題があった。 In addition, in the resistive voltage division method as described in Patent Document 4, while it is possible to increase the equalization current, the voltage of other single cells is detected when an arbitrary equalization current is flowing. However, there is a problem that the equalization current flows into the voltage dividing circuit of the cell and the detection accuracy deteriorates.

本発明は、上記事情に鑑みてなされたものであり、その主たる目的は、電圧を精度よく検出するとともに、単セルの蓄電状態の均等化を実現することができる小型の電池監視装置を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and its main object is to provide a compact battery monitoring device capable of accurately detecting voltage and equalizing the state of charge of single cells. That's what it is.

課題を解決するための手段は、複数の電池セルを直列に接続した単セルを更に直列に接続して構成される組電池に適用される電池監視装置において、前記各単セルの電圧を分圧する分圧部と、前記分圧部で分圧された分圧電圧で充電される充電部と、前記充電部の充電電圧を検出する電圧検出部と、前記単セルと前記分圧部との間を通電状態又は通電遮断状態に切り替える第１スイッチ部と、前記分圧部と前記充電部との間を通電状態又は通電遮断状態に切り替える第２スイッチ部と、前記充電部と前記電圧検出部の間を通電状態又は通電遮断状態に切り替える第３スイッチ部と、前記第１スイッチ部、前記第２スイッチ部、及び前記第３スイッチ部を制御する制御部と、を備え、前記分圧部及び前記第１スイッチ部は、前記単セルごとに設けられており、前記制御部は、前記第１スイッチ部及び前記第２スイッチ部を通電状態に切り替えて、前記単セルの電圧を分圧しつつ、前記充電部を充電する充電ステップと、前記充電ステップの後、前記第２スイッチ部を通電遮断状態に切り替える一方で、前記第３スイッチ部を通電状態に切り替えて前記充電部の充電電圧を前記電圧検出部に検出させる検出ステップと、前記各第１スイッチ部を選択して通電状態に切り替えて、前記各単セルのうち選択された前記単セルから前記分圧部に電流を流させて、均等化放電を実行させる均等化放電ステップと、を実行する。 Means for solving the problem is a battery monitoring device applied to an assembled battery configured by connecting a plurality of battery cells in series and further connecting single cells in series, in which the voltage of each single cell is divided. a voltage dividing unit, a charging unit charged with the divided voltage obtained by the voltage dividing unit, a voltage detecting unit detecting the charging voltage of the charging unit, and between the single cell and the voltage dividing unit a first switch unit for switching between an energized state or an energized state or an energized state, a second switch unit for switching between the voltage dividing unit and the charging unit to an energized state or an energized state or an energized state, and between the charging unit and the voltage detection unit a third switch unit for switching between an energized state and an energized cutoff state; and a control unit for controlling the first switch unit, the second switch unit, and the third switch unit, wherein the voltage dividing unit and the A first switch section is provided for each of the single cells, and the control section switches the first switch section and the second switch section to an energized state to divide the voltage of the single cell while dividing the voltage of the single cell. a charging step of charging a charging unit; and after the charging step, switching the second switch unit to an energization/interruption state while switching the third switch unit to an energization state to detect the charging voltage of the charging unit. a detection step of causing the unit to detect, and selecting each of the first switch units to switch it to an energized state, causing a current to flow from the unit cell selected from among the unit cells to the voltage dividing unit, and equalizing and an equalizing discharge step of causing discharge to occur.

これにより、単セルの電圧が分圧部により分圧され、分圧された電圧に基づいて充電部は充電される。そして、充電部の充電電圧が電圧検出部により検出される。よって、電圧検出部の入力電圧の上限値よりも最大電圧が高い単セルの電圧を、簡易な構成で検出することができる。 Thereby, the voltage of the single cell is divided by the voltage dividing section, and the charging section is charged based on the divided voltage. Then, the charging voltage of the charging section is detected by the voltage detecting section. Therefore, the voltage of the single cell whose maximum voltage is higher than the upper limit value of the input voltage of the voltage detection section can be detected with a simple configuration.

また、第２スイッチ部を通電遮断状態とすることにより、充電部と分圧部との間を通電遮断状態に切り替えることができる。このため、第１スイッチ部のオンオフ状態に関係なく、充電部の充電電圧を保持することができる。すなわち、電圧の検出精度に影響を与えることなく、任意に単セルを放電させ、蓄電状態の均等化を行うことが可能となる。また、分圧部を利用して、単セルを放電させるため、放電回路を別途設ける場合に比較して、回路構成が大型化することを抑制できる。 Further, by setting the second switch portion to the energization/interruption state, the connection between the charging portion and the voltage dividing portion can be switched to the energization/interruption state. Therefore, the charging voltage of the charging section can be held regardless of the ON/OFF state of the first switch section. That is, it is possible to arbitrarily discharge the single cells and equalize the charged state without affecting the voltage detection accuracy. Moreover, since the single cell is discharged using the voltage dividing section, it is possible to suppress an increase in the size of the circuit configuration compared to the case where a separate discharge circuit is provided.

電池監視装置の回路図。A circuit diagram of a battery monitoring device. 電圧検出処理を示すフローチャート。4 is a flowchart showing voltage detection processing; 電圧検出タイミングを示すタイムチャート。4 is a time chart showing voltage detection timing; 第２実施形態における電池監視装置の回路図。The circuit diagram of the battery monitoring apparatus in 2nd Embodiment. 第２実施形態における電圧検出処理を示すフローチャート。9 is a flowchart showing voltage detection processing in the second embodiment; 第２実施形態における電圧検出タイミングを示すタイムチャート。6 is a time chart showing voltage detection timing in the second embodiment; 別例の電池監視装置の回路図。The circuit diagram of the battery monitoring apparatus of another example. 別例の電池監視装置の回路図。The circuit diagram of the battery monitoring apparatus of another example.

（第１実施形態）
以下、「電池監視装置」を具現化した各実施形態について、図面を参照しつつ説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。また、各実施形態及び変形例の説明において、明示している構成の組み合わせだけでなく、特に組み合わせに支障が生じなければ、各実施形態及び変形例を組み合わせることも可能である。 (First embodiment)
Hereinafter, each embodiment embodying the "battery monitoring device" will be described with reference to the drawings. In addition, in each of the following embodiments, the same or equivalent portions are denoted by the same reference numerals in the drawings, and the description of the same reference numerals is incorporated. Moreover, in the description of each embodiment and modifications, it is possible to combine not only the explicitly stated configurations, but also each embodiment and modifications if there is no particular problem with the combination.

図１に示すように、高電圧バッテリとしての組電池１０は、車載高電圧システムを構成しており、組電池１０の端子間電圧が例えば１００Ｖ以上の高電圧となる。組電池１０は、図示しない回転機（モータジェネレータ）などの電気負荷の電源となったり、モータジェネレータの回生制御によって生成される電力を貯蔵したりする。 As shown in FIG. 1, an assembled battery 10 as a high-voltage battery constitutes an in-vehicle high-voltage system, and the voltage between terminals of the assembled battery 10 is a high voltage of 100 V or more, for example. The assembled battery 10 serves as a power source for an electric load such as a rotating machine (motor generator) (not shown) and stores electric power generated by regenerative control of the motor generator.

組電池１０は、複数の電池セルを直列に接続した単セルＶｎ（ｎ＝１～４、以下同じ）の直列接続体である。本実施形態の単セルＶｎとして、バイポーラ構造を有する全固体電池を用いている。つまり、単セルＶｎは、複数の電極を積層し、その両端の電圧を監視するための電極タブ（モニタ線）を引き出す構造となっている。以下では、その電極タブ間の複数電極対の集まりを「単セル」と示す。なお、図１に示すように、本実施形態の組電池１０において、４つの単セルＶｎを接続しているが、単セルＶｎの数は任意に変更してもよい。 The assembled battery 10 is a series-connected body of single cells Vn (n=1 to 4, the same applies hereinafter) in which a plurality of battery cells are connected in series. An all-solid-state battery having a bipolar structure is used as the single cell Vn of this embodiment. That is, the single cell Vn has a structure in which a plurality of electrodes are stacked and electrode tabs (monitor lines) for monitoring the voltage across the electrodes are led out. Hereinafter, a collection of multiple electrode pairs between the electrode tabs will be referred to as a "single cell". As shown in FIG. 1, four single cells Vn are connected in the assembled battery 10 of the present embodiment, but the number of single cells Vn may be changed arbitrarily.

そして、組電池１０には、各単セル１１の電圧を検出しつつ、蓄電状態（ＳＯＣ）を均等化させる電池監視装置２０が設けられている。以下、電池監視装置２０の回路構成について説明する。 The assembled battery 10 is provided with a battery monitoring device 20 that detects the voltage of each unit cell 11 and equalizes the state of charge (SOC). The circuit configuration of the battery monitoring device 20 will be described below.

各単セルＶｎの正極側端子Ｖｎａには、電池監視装置２０の高電位側電気経路Ｌ１ｎの第１端が接続され、負極側端子Ｖｎｂの第１端には、電池監視装置２０の低電位側電気経路Ｌ２ｎが接続されている。そして、高電位側電気経路Ｌ１ｎには、抵抗Ｒ１ｎ、スイッチＳＷ１ｎ、スイッチＳＷ２ｎ、及びスイッチＳＷ３ｎが、高電位側電気経路Ｌ１ｎの第１端側からこの順番で直列に接続されている。また、低電位側電気経路Ｌ２ｎには、抵抗Ｒ３ｎ、スイッチＳＷ４ｎ、スイッチＳＷ５ｎ、及びスイッチＳＷ６ｎが、負極側端子Ｖｎｂの第１端側からこの順番で直列に接続されている。なお、本実施形態において、抵抗Ｒ１ｎと抵抗Ｒ３ｎの大きさ（抵抗値）は、同じとされている。 A first end of the high potential side electric path L1n of the battery monitoring device 20 is connected to the positive terminal Vna of each unit cell Vn, and a low potential side of the battery monitoring device 20 is connected to the first end of the negative terminal Vnb. An electric path L2n is connected. A resistor R1n, a switch SW1n, a switch SW2n, and a switch SW3n are serially connected to the high potential side electrical path L1n in this order from the first end of the high potential side electrical path L1n. A resistor R3n, a switch SW4n, a switch SW5n, and a switch SW6n are connected in series in this order from the first end of the negative terminal Vnb to the low potential side electric path L2n. In addition, in this embodiment, the magnitude (resistance value) of the resistor R1n and the resistor R3n is the same.

そして、スイッチＳＷ１ｎとスイッチＳＷ２ｎとの間における接続点と、スイッチＳＷ４ｎとスイッチＳＷ５ｎとの間における接続点と、を結ぶ電気経路には、抵抗Ｒ２ｎが設けられている。また、スイッチＳＷ２ｎとスイッチＳＷ３ｎとの間における接続点と、スイッチＳＷ５ｎとスイッチＳＷ６ｎとの間における接続点と、を結ぶ電気経路には、キャパシタＣｎが設けられている。 A resistor R2n is provided in an electrical path connecting a connection point between the switches SW1n and SW2n and a connection point between the switches SW4n and SW5n. A capacitor Cn is provided in an electric path connecting a connection point between the switches SW2n and SW3n and a connection point between the switches SW5n and SW6n.

また、高電位側電気経路Ｌ１ｎの第２端及び低電位側電気経路Ｌ２ｎの第２端は、それぞれ電池監視装置２０の電圧検出部としての電圧検出回路２１に接続されている。また、電池監視装置２０には、スイッチＳＷ１ｎ～ＳＷ６ｎを制御する制御部としての制御装置２２が設けられている。 A second end of the high potential side electric path L1n and a second end of the low potential side electric path L2n are connected to a voltage detection circuit 21 as a voltage detection section of the battery monitoring device 20, respectively. Further, the battery monitoring device 20 is provided with a control device 22 as a control section for controlling the switches SW1n to SW6n.

以上のように構成することにより、電池監視装置２０は、分圧部としての分圧抵抗回路２３を備えることとなる。分圧抵抗回路２３は、抵抗Ｒ１ｎと抵抗Ｒ２ｎと抵抗Ｒ３ｎとにより構成されている（図１においては抵抗Ｒ１４，Ｒ２４，Ｒ３４にて例示）。また、電池監視装置２０は、充電部としてキャパシタＣｎを備えることとなる。このキャパシタＣｎには、抵抗Ｒ２ｎと並列に接続されており、分圧抵抗回路２３により分圧された単セルＶｎの電圧で充電されるように構成されている。また、電池監視装置２０は、電圧検出部としての電圧検出回路２１を備えることとなる。この電圧検出回路２１により、キャパシタＣｎの充電電圧を検出可能に構成されている。 By configuring as described above, the battery monitoring device 20 is provided with the voltage dividing resistor circuit 23 as a voltage dividing unit. The voltage dividing resistor circuit 23 is composed of a resistor R1n, a resistor R2n, and a resistor R3n (illustrated by resistors R14, R24, and R34 in FIG. 1). Also, the battery monitoring device 20 is provided with a capacitor Cn as a charging unit. The capacitor Cn is connected in parallel with the resistor R2n and is configured to be charged with the voltage of the single cell Vn divided by the voltage dividing resistor circuit 23 . Further, the battery monitoring device 20 is provided with a voltage detection circuit 21 as a voltage detection section. The voltage detection circuit 21 is configured to detect the charging voltage of the capacitor Cn.

また、以上のように構成することにより、電池監視装置２０は、単セルＶｎと分圧抵抗回路２３との間を通電状態又は通電遮断状態に切り替える第１スイッチ部として、スイッチＳＷ１ｎ，ＳＷ４ｎを備えることとなる。スイッチＳＷ１ｎ，ＳＷ４ｎをともにオン状態（閉状態）とすることにより、単セルＶｎと分圧抵抗回路２３との間の通電状態とすることができ、分圧抵抗回路２３に電流を流すことが可能となる。一方、スイッチＳＷ１ｎ，ＳＷ４ｎをともにオフ状態（開状態）とすることにより、単セルＶｎと分圧抵抗回路２３との間の通電遮断状態とすることができ、分圧抵抗回路２３への電流を停止させることが可能となる。 Further, with the configuration as described above, the battery monitoring device 20 includes the switches SW1n and SW4n as the first switch section for switching between the energized state and the energized cutoff state between the single cell Vn and the voltage dividing resistor circuit 23. It will happen. By turning on (closed) both the switches SW1n and SW4n, the unit cell Vn and the voltage dividing resistor circuit 23 can be electrically connected, and current can flow through the voltage dividing resistor circuit 23. becomes. On the other hand, by turning off (open) both the switches SW1n and SW4n, the current between the single cell Vn and the voltage dividing resistor circuit 23 can be interrupted, and the current to the voltage dividing resistor circuit 23 can be cut off. It is possible to stop.

また、以上のように構成することにより、電池監視装置２０は、分圧抵抗回路２３とキャパシタＣ１の間を通電状態又は通電遮断状態に切り替える第２スイッチ部として、スイッチＳＷ２ｎ，ＳＷ５ｎを備えることとなる。スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎをすべてオン状態（閉状態）とすることにより、分圧抵抗回路２３によって分圧された単セルＶｎの電圧で、キャパシタＣｎを充電することが可能となる。一方で、スイッチＳＷ２ｎ，ＳＷ５ｎをともにオフ状態（開状態）とすることにより、分圧抵抗回路２３とキャパシタＣｎとの間を通電遮断状態とすることができる。また、スイッチＳＷ２ｎが第２Ａスイッチ部に相当し、スイッチＳＷ５ｎが第２Ｂスイッチ部に相当する。 Further, with the configuration as described above, the battery monitoring device 20 is provided with the switches SW2n and SW5n as the second switch section for switching between the energization state and the energization cutoff state between the voltage dividing resistor circuit 23 and the capacitor C1. Become. By turning on (closed) all of the switches SW1n, SW2n, SW4n, and SW5n, the voltage of the single cell Vn divided by the voltage dividing resistor circuit 23 can charge the capacitor Cn. On the other hand, by turning off (opening) both the switches SW2n and SW5n, the current between the voltage dividing resistor circuit 23 and the capacitor Cn can be cut off. Further, the switch SW2n corresponds to the second A switch section, and the switch SW5n corresponds to the second B switch section.

また、以上のように構成することにより、電池監視装置２０は、キャパシタＣｎと電圧検出回路２１との間を通電状態又は通電遮断状態に切り替える第３スイッチ部として、スイッチＳＷ３ｎ，ＳＷ６ｎを備えることとなる。スイッチＳＷ３ｎ，ＳＷ６ｎをともにオン状態（閉状態）とすることにより、キャパシタＣｎと電圧検出回路２１との間を通電状態とすることができ、キャパシタＣｎの充電電圧を電圧検出回路２１に入力し、検出させることが可能となる。一方、スイッチＳＷ３ｎ，ＳＷ６ｎをともにオフ状態（開状態）とすることにより、キャパシタＣｎと電圧検出回路２１との間を通電遮断状態とすることができる。 Further, with the configuration as described above, the battery monitoring device 20 is provided with the switches SW3n and SW6n as the third switch section for switching between the energized state and the energized cutoff state between the capacitor Cn and the voltage detection circuit 21. Become. By turning on (closed) both the switches SW3n and SW6n, the current between the capacitor Cn and the voltage detection circuit 21 can be established, and the charged voltage of the capacitor Cn is inputted to the voltage detection circuit 21, It is possible to detect On the other hand, by turning off (open) both the switches SW3n and SW6n, the current between the capacitor Cn and the voltage detection circuit 21 can be cut off.

電圧検出回路２１は、各キャパシタＣｎの電圧を入力すると、電圧値を検出し、検出した電圧値をアナログ信号からデジタル信号に変換して、外部装置や制御装置２２等に出力する。 When the voltage of each capacitor Cn is input, the voltage detection circuit 21 detects the voltage value, converts the detected voltage value from an analog signal to a digital signal, and outputs the digital signal to an external device, the control device 22, or the like.

制御装置２２は、ＣＰＵ、ＲＯＭ、ＲＡＭ、フラッシュメモリ等からなる周知のマイクロコンピュータを備えた電子制御装置である。この制御装置２２は、各単セルＶｎの充電状態（ＳＯＣ）等、各種情報を取得可能に構成されている。また、制御装置２２は、各スイッチＳＷ１ｎ～ＳＷ６ｎの開閉制御する機能など、各種機能を備える。制御装置２２は、取得した各種情報に基づき、各種機能を実行する。これらの機能は、制御装置２２が備える記憶装置（記憶用メモリ）に記憶されたプログラムが実行されることで、各種機能が実現される。このプログラムが、本発明に係るプログラムに相当する。なお、各種機能は、ハードウェアである電子回路によって実現されてもよく、あるいは、少なくとも一部をソフトウェア、すなわちコンピュータ上で実行される処理によって実現されてもよい。なお、制御装置２２は、電圧検出回路２１を内蔵していてもよい。 The control device 22 is an electronic control device equipped with a well-known microcomputer composed of CPU, ROM, RAM, flash memory, and the like. The control device 22 is configured to be able to acquire various types of information such as the state of charge (SOC) of each single cell Vn. In addition, the control device 22 has various functions such as a function of controlling opening/closing of each of the switches SW1n to SW6n. The control device 22 executes various functions based on the acquired various information. Various functions are realized by executing a program stored in a storage device (storage memory) included in the control device 22 . This program corresponds to the program according to the present invention. Various functions may be realized by an electronic circuit that is hardware, or at least a part thereof may be realized by software, that is, processing executed on a computer. Note that the control device 22 may incorporate the voltage detection circuit 21 .

次に、電池監視装置２０が実行する処理の流れについて図２に基づいて説明する。電池監視装置２０の制御装置２２は、所定周期ごとに図２に示す電圧検出処理を実行し、各単セルＶｎの電圧を検出しつつ、各単セルＶｎの蓄電状態を均等化させる。 Next, the flow of processing executed by the battery monitoring device 20 will be described with reference to FIG. The control device 22 of the battery monitoring device 20 executes the voltage detection process shown in FIG. 2 at predetermined intervals, detects the voltage of each single cell Vn, and equalizes the state of charge of each single cell Vn.

電圧検出処理を開始すると、まず、制御装置２２は、各単セルＶｎの状態（ＳＯＣや電圧）に基づいて、均等化放電させる単セルＶｎの選択を行い、選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎをオン状態にする（ステップＳ１０１）。ステップＳ１０１では、各単セルＶｎのＳＯＣを均等化させるため、例えば、ＳＯＣが基準よりも高い、もしくは、電圧が基準よりも高い単セルＶｎを選択する。なお、選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎとは、選択された単セルＶｎに対して接続されているスイッチＳＷ１ｎ，ＳＷ４ｎのことである。例えば、選択された単セルＶｎが単セルＶ１である場合、対応するスイッチＳＷ１ｎ，ＳＷ４ｎは、スイッチＳＷ１１，ＳＷ４１のことである。 When the voltage detection process is started, first, the control device 22 selects a single cell Vn to be subjected to equalization discharge based on the state (SOC and voltage) of each single cell Vn, and the voltage corresponding to the selected single cell Vn. The switches SW1n and SW4n are turned on (step S101). In step S101, in order to equalize the SOC of each single cell Vn, for example, a single cell Vn having a higher SOC or a higher voltage than the reference is selected. The switches SW1n and SW4n corresponding to the selected single cell Vn are the switches SW1n and SW4n connected to the selected single cell Vn. For example, when the selected single cell Vn is the single cell V1, the corresponding switches SW1n and SW4n are the switches SW11 and SW41.

これにより、ステップＳ１０１で選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎが、オン状態となり、分圧抵抗回路２３に電流が流れ、選択された単セルＶｎが放電されることとなる。このため、ステップＳ１０１は、均等化放電ステップに相当する。なお、選択されなかった単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎは、オフ状態となるので、均等化させるために、放電が実行されることはない。また、このステップＳ１０１において、スイッチＳＷ３ｎ，ＳＷ６ｎをオフ状態とされる。また、再びステップＳ１０１が実行されるまで、選択された単セルＶｎは放電し続けるように、スイッチＳＷ１ｎ，ＳＷ４ｎのオン状態が継続される。 As a result, the switches SW1n and SW4n corresponding to the single cell Vn selected in step S101 are turned on, current flows through the voltage dividing resistance circuit 23, and the selected single cell Vn is discharged. Therefore, step S101 corresponds to an equalizing discharge step. Since the switches SW1n and SW4n corresponding to the unselected unit cells Vn are turned off, discharge is not performed for equalization. Also, in this step S101, the switches SW3n and SW6n are turned off. Also, until step S101 is executed again, the ON state of the switches SW1n and SW4n is continued so that the selected single cell Vn continues to be discharged.

次に、制御装置２２は、単セルＶｎが均等化放電中であるか否かを判定する（ステップＳ１０２）。このステップＳ１０２において、単セルＶｎのうちいずれかの単セルＶｎもしくはすべての単セルＶｎが均等化放電中であるのであれば、ステップＳ１０２を肯定判定する。一方、このステップＳ１０２において、すべての単セルＶｎが均等化放電中でなければ、ステップＳ１０２を否定判定する。 Next, the control device 22 determines whether or not the single cell Vn is in the equalizing discharge (step S102). In step S102, if any single cell Vn or all of the single cells Vn are in the process of equalizing discharge, step S102 is affirmatively determined. On the other hand, in this step S102, if all the single cells Vn are not in the equalizing discharge, a negative determination is made in step S102.

ステップＳ１０２の判定結果が肯定の場合、制御装置２２は、ステップＳ１０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、残りのスイッチＳＷ１ｎ，ＳＷ４ｎをオン状態に切り替える（ステップＳ１０３）。また、ステップＳ１０３において、スイッチＳＷ２ｎ，ＳＷ５ｎをすべてオン状態とする。これにより、スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎをすべてオン状態とし、各単セルＶｎの分圧電圧により、キャパシタＣｎをそれぞれ充電する。 If the determination result in step S102 is affirmative, the control device 22 switches the remaining switches SW1n and SW4n to the ON state while maintaining the ON state of the switches SW1n and SW4n that were switched to the ON state in step S101 (step S103). ). Further, in step S103, the switches SW2n and SW5n are all turned on. As a result, the switches SW1n, SW2n, SW4n, and SW5n are all turned on, and the capacitors Cn are charged with the divided voltages of the single cells Vn.

すなわち、単セルＶｎの電圧をＶｉとすると、Ｖｏ＝Ｖｉ×Ｒ２ｎ／（Ｒ１ｎ＋Ｒ２ｎ＋Ｒ３ｎ）の電圧が抵抗Ｒ２ｎの両端に印加される。よって、抵抗Ｒ２ｎと並列に接続されているキャパシタＣｎは、電圧Ｖｉから降圧された電圧Ｖｏに充電される。そのため、キャパシタＣｎとして、低耐圧のキャパシタを採用できる。このステップＳ１０３は、キャパシタＣｎが充分に充電されるまで所定期間継続される。以上により、ステップＳ１０３は、充電ステップに相当する。 That is, when the voltage of the single cell Vn is Vi, a voltage of Vo=Vi×R2n/(R1n+R2n+R3n) is applied across the resistor R2n. Therefore, the capacitor Cn connected in parallel with the resistor R2n is charged to the voltage Vo that is stepped down from the voltage Vi. Therefore, a capacitor with a low withstand voltage can be used as the capacitor Cn. This step S103 is continued for a predetermined period until the capacitor Cn is sufficiently charged. As described above, step S103 corresponds to the charging step.

そして、制御装置２２は、ステップＳ１０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、他のスイッチＳＷ１ｎ，ＳＷ４ｎをオフ状態に切り替える（ステップＳ１０４）。また、ステップＳ１０４において、スイッチＳＷ２ｎ，ＳＷ５ｎをすべてオフ状態とする。 Then, the control device 22 switches the other switches SW1n and SW4n to the OFF state while maintaining the ON state of the switches SW1n and SW4n that were switched to the ON state in step S101 (step S104). Also, in step S104, the switches SW2n and SW5n are all turned off.

このステップＳ１０４において、他のスイッチＳＷ１ｎ，ＳＷ４ｎとは、均等化放電させる単セルＶｎ以外の単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎであり、具体的には、ステップＳ１０３でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのことである。一方、ステップＳ１０１で選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎは、オン状態が継続されるため、分圧抵抗回路２３に電流が流れ、ステップＳ１０１で選択された単セルＶｎが、放電し続けることとなる。 In this step S104, the other switches SW1n and SW4n are the switches SW1n and SW4n corresponding to the single cells Vn other than the single cell Vn to be equalized discharge. These are the switches SW1n and SW4n. On the other hand, since the switches SW1n and SW4n corresponding to the single cell Vn selected in step S101 are kept on, a current flows through the voltage dividing resistance circuit 23, and the single cell Vn selected in step S101 discharges. will continue to do so.

なお、ステップＳ１０４では、スイッチＳＷ２ｎ，ＳＷ３ｎ，ＳＷ５ｎ，ＳＷ６ｎが全てオフ状態とされるので、キャパシタＣｎの充電電圧が保持される。つまり、スイッチＳＷ１ｎ，ＳＷ４ｎの開閉状態にかかわらず、キャパシタＣｎの充電電圧は保持され続ける。このステップＳ１０４は、充電電圧を安定化させるため、所定期間継続される。 In step S104, the switches SW2n, SW3n, SW5n, and SW6n are all turned off, so that the charged voltage of the capacitor Cn is held. That is, regardless of whether the switches SW1n and SW4n are opened or closed, the charged voltage of the capacitor Cn continues to be held. This step S104 is continued for a predetermined period in order to stabilize the charging voltage.

次に、制御装置２２は、ステップＳ１０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、各キャパシタＣｎの充電電圧を検出するために、スイッチＳＷ３ｎ，ＳＷ６ｎをオン状態にする（ステップＳ１０５）。このようにすると、キャパシタＣｎの充電電圧（端子間電圧）が電圧検出回路２１に入力され、電圧検出回路２１により検出される。制御装置２２は、検出された電圧Ｖｏに、降圧比Ｒ２ｎ／（Ｒ１ｎ＋Ｒ２ｎ＋Ｒ３ｎ）の逆数を乗算することで、単セルＶｎの電圧Ｖｉを算出する。 Next, the controller 22 turns on the switches SW3n and SW6n in order to detect the charging voltage of each capacitor Cn while keeping the switches SW1n and SW4n turned on in step S101. (Step S105). With this configuration, the charged voltage (inter-terminal voltage) of the capacitor Cn is input to the voltage detection circuit 21 and detected by the voltage detection circuit 21 . The control device 22 calculates the voltage Vi of the single cell Vn by multiplying the detected voltage Vo by the reciprocal of the step-down ratio R2n/(R1n+R2n+R3n).

なお、制御装置２２は、ステップＳ１０５においても、ステップＳ１０１で選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を継続する。このため、分圧抵抗回路２３に電流が流れ、ステップＳ１０１で選択された単セルＶｎが、放電し続けることとなる。この状態においても、スイッチＳＷ２ｎ，ＳＷ５ｎは、オフ状態となっているので、キャパシタＣｎから分圧抵抗回路２３の側へ電流が流れることがなく、キャパシタＣｎの充電電圧が維持される。また、他の単セルＶｎから電流が回り込むこともない。すなわち、電圧検出回路２１の検出電圧に影響を与えることはない。 Also in step S105, the control device 22 keeps the switches SW1n and SW4n corresponding to the single cell Vn selected in step S101 turned on. As a result, a current flows through the voltage dividing resistor circuit 23, and the single cell Vn selected in step S101 continues to discharge. Even in this state, the switches SW2n and SW5n are in the OFF state, so that no current flows from the capacitor Cn to the voltage dividing resistor circuit 23 side, and the charged voltage of the capacitor Cn is maintained. In addition, no current flows from other single cells Vn. That is, the voltage detected by the voltage detection circuit 21 is not affected.

そして、制御装置２２は、ステップＳ１０５の開始から、電圧検出のために十分な期間である所定期間経過後、スイッチＳＷ３ｎ，ＳＷ６ｎをオフ状態にして、電圧検出処理を終了する。このため、ステップＳ１０４，Ｓ１０５は、検出ステップに相当する。 Then, after a predetermined period, which is a sufficient period for voltage detection, has elapsed from the start of step S105, the control device 22 turns off the switches SW3n and SW6n, and ends the voltage detection process. Therefore, steps S104 and S105 correspond to detection steps.

一方、ステップＳ１０２の判定結果が否定の場合、すなわち、均等化放電させていない場合、制御装置２２は、キャパシタＣｎを充電させるようにスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎをすべてオン状態に切り替える（ステップＳ１０６）。これにより、ステップＳ１０３と同様に、各単セルＶｎの分圧電圧により、キャパシタＣｎがそれぞれ充電される。以上により、ステップＳ１０６は、充電ステップに相当する。 On the other hand, if the determination result in step S102 is negative, that is, if equalization discharge is not being performed, control device 22 switches all switches SW1n, SW2n, SW4n, and SW5n to the ON state so as to charge capacitor Cn (step S106). As a result, similarly to step S103, the capacitors Cn are charged by the divided voltages of the single cells Vn. As described above, step S106 corresponds to the charging step.

次に、制御装置２２は、スイッチＳＷ１ｎ，ＳＷ４ｎ，ＳＷ２ｎ，ＳＷ５ｎをすべてオフ状態にする（ステップＳ１０７）。なお、スイッチＳＷ２ｎ，ＳＷ３ｎ，ＳＷ５ｎ，ＳＷ６ｎが全てオフ状態とされるので、キャパシタＣｎの充電電圧が保持される。このステップＳ１０７は、充電電圧を安定化させるため、所定期間継続される。 Next, the control device 22 turns off all the switches SW1n, SW4n, SW2n, and SW5n (step S107). Since the switches SW2n, SW3n, SW5n, and SW6n are all turned off, the charged voltage of the capacitor Cn is held. This step S107 is continued for a predetermined period in order to stabilize the charging voltage.

次に、制御装置２２は、各キャパシタＣｎの充電電圧を検出するために、スイッチＳＷ３ｎ，ＳＷ６ｎをオン状態にする（ステップＳ１０８）。このようにすると、ステップＳ１０５と同様に、キャパシタＣｎの充電電圧（端子間電圧）が電圧検出回路２１に入力され、電圧検出回路２１により検出される。制御装置２２は、検出された電圧Ｖｏに、降圧比Ｒ２ｎ／（Ｒ１ｎ＋Ｒ２ｎ＋Ｒ３ｎ）の逆数を乗算することで、単セルＶｎの電圧Ｖｉを算出する。 Next, control device 22 turns on switches SW3n and SW6n in order to detect the charging voltage of each capacitor Cn (step S108). By doing so, the charged voltage (inter-terminal voltage) of the capacitor Cn is input to the voltage detection circuit 21 and detected by the voltage detection circuit 21, as in step S105. The control device 22 calculates the voltage Vi of the single cell Vn by multiplying the detected voltage Vo by the reciprocal of the step-down ratio R2n/(R1n+R2n+R3n).

そして、制御装置２２は、ステップＳ１０８の開始から、電圧検出のために十分な期間である所定期間経過後、スイッチＳＷ３ｎ，ＳＷ６ｎをオフ状態にして、電圧検出処理を終了する。このため、ステップＳ１０７，Ｓ１０８は、検出ステップに相当する。 After a predetermined period of time, which is sufficient for voltage detection, has elapsed from the start of step S108, the control device 22 turns off the switches SW3n and SW6n, and ends the voltage detection process. Therefore, steps S107 and S108 correspond to detection steps.

次に、この電圧検出処理が実行されることにより、各単セルＶｎの電圧検出と、各単セルＶｎの蓄電状態の均等化がともに実行される様子を図３にタイムチャートに基づいて説明する。なお、図３において、時点ｔ１～ｔ５までは、すべての単セルＶｎにおいて均等化放電がなされない（ステップＳ１０１において選択されず、ステップＳ１０２が否定判定される）ことを前提に説明する。また、図３において、時点ｔ５以降は、単セルＶ１のみにおいて均等化放電がなされる（ステップＳ１０１において選択され、ステップＳ１０２が肯定判定される）ことを前提に説明する。また、図３では、時点ｔ１，ｔ３，ｔ５，ｔ７・・・のとき、電圧検出処理が開始されるものとして説明する。 Next, by executing this voltage detection process, voltage detection of each unit cell Vn and equalization of the charge state of each unit cell Vn will be described based on the time chart in FIG. . In FIG. 3, it is assumed that the equalizing discharge is not performed in any of the single cells Vn from time t1 to time t5 (not selected in step S101 and negative determination is made in step S102). Also, in FIG. 3, the description is based on the premise that the equalizing discharge is performed only in the single cell V1 after the time t5 (selected in step S101 and affirmative determination is made in step S102). Also, in FIG. 3, it is assumed that the voltage detection process is started at times t1, t3, t5, t7, . . .

時点ｔ１において、ステップＳ１０１が実行されるが、前提より放電させる単セルＶｎが選択されることはない。そして、時点ｔ１から所定期間が経過するまで、ステップＳ１０６が実行される。すなわち、スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎがすべてオン状態とされ、スイッチＳＷ３ｎ，ＳＷ６ｎがオフ状態とされる。これにより、抵抗Ｒ２ｎと並列に接続されているキャパシタＣｎには、電圧Ｖｉから降圧された電圧Ｖｏが充電される。また、単セルＶｎと分圧抵抗回路２３との間で、電流Ｉ１（図１において破線で示す）が流れる。 At time t1, step S101 is executed, but the single cell Vn to be discharged is not selected from the premise. Then, step S106 is executed until a predetermined period of time has elapsed from time t1. That is, the switches SW1n, SW2n, SW4n and SW5n are all turned on, and the switches SW3n and SW6n are turned off. As a result, the capacitor Cn connected in parallel with the resistor R2n is charged with the voltage Vo that is stepped down from the voltage Vi. A current I1 (indicated by a dashed line in FIG. 1) flows between the single cell Vn and the voltage dividing resistor circuit 23 .

また、単セルＶｎの電圧とキャパシタＣｎの充電電圧との差に基づいて、単セルＶｎとキャパシタＣｎとの間で、電流Ｉ２が流れる場合がある。例えば、単セルＶｎの電圧のほうが高い場合、図３の時点ｔ１において示すように、電流Ｉ２が流れる。この場合、図１においては、電流Ｉ２が図１の矢印側に流れることとなる。なお、例えば、単セルＶｎの電圧のほうが低い場合、図３の時点ｔ３において示すように、電流Ｉ２が流れる。この場合、図１においては、電流Ｉ２が図１の矢印とは反対側に流れることとなる。また、単セルＶｎの電圧とキャパシタＣｎの充電電圧が全く同じであれば、電流Ｉ２は流れない。 Also, a current I2 may flow between the single cell Vn and the capacitor Cn based on the difference between the voltage of the single cell Vn and the charged voltage of the capacitor Cn. For example, when the voltage of the single cell Vn is higher, current I2 flows as shown at time t1 in FIG. In this case, in FIG. 1, the current I2 will flow in the direction of the arrow in FIG. For example, when the voltage of the single cell Vn is lower, current I2 flows as shown at time t3 in FIG. In this case, in FIG. 1, the current I2 will flow in the direction opposite to the arrow in FIG. Also, if the voltage of the single cell Vn and the charging voltage of the capacitor Cn are exactly the same, the current I2 does not flow.

時点ｔ１から所定期間経過後、ステップＳ１０７が実行され、スイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。これにより、キャパシタＣｎの充電電圧が保持されるとともに、単セルＶｎからの放電が停止される。なお、前提により、時点ｔ１～ｔ５までは、すべての単セルＶｎにおいて均等化放電がなされないため、スイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。 After a predetermined period of time has elapsed from time t1, step S107 is executed to turn off all of the switches SW1n to SW6n. As a result, the charged voltage of the capacitor Cn is held, and discharging from the single cell Vn is stopped. Note that the switches SW1n to SW6n are all turned off since equalizing discharge is not performed in all the single cells Vn from time t1 to time t5.

そして、時点ｔ２から所定期間が経過するまで、ステップＳ１０８が実行され、スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎがすべてオフ状態とされ、スイッチＳＷ３ｎ，ＳＷ６ｎがオン状態とされる。これにより、キャパシタＣｎの充電電圧が電圧検出回路２１に検出される。制御装置２２は、検出された電圧Ｖｏに基づいて各単セルＶｎの電圧Ｖｉを算出する。 Then, step S108 is executed until a predetermined period elapses from time t2, switches SW1n, SW2n, SW4n and SW5n are all turned off, and switches SW3n and SW6n are turned on. Thereby, the voltage detection circuit 21 detects the charging voltage of the capacitor Cn. The controller 22 calculates the voltage Vi of each single cell Vn based on the detected voltage Vo.

時点ｔ３、ｔ４においても同様にスイッチＳＷ１ｎ～ＳＷ６ｎがオンオフ制御され、各単セルＶｎの電圧Ｖｉが算出される。 At time points t3 and t4, the switches SW1n to SW6n are similarly on/off controlled, and the voltage Vi of each single cell Vn is calculated.

そして、時点ｔ５以降では、前提により、ステップＳ１０１において、単セルＶ１が均等化放電させる単セルＶｎとして選択され、単セルＶ１に対応するスイッチＳＷ１１，ＳＷ４１がオン状態とされる。また、時点ｔ５から所定期間が経過するまで、ステップＳ１０３が実行される。すなわち、スイッチＳＷ１２～ＳＷ１４，ＳＷ２ｎ，ＳＷ４２～ＳＷ４４，ＳＷ５ｎがすべてオン状態とされ、スイッチＳＷ３ｎ，ＳＷ６ｎがオフ状態とされる。これにより、キャパシタＣｎは、電圧Ｖｉから降圧された電圧Ｖｏに充電される。また、単セルＶｎと分圧抵抗回路２３との間で、電流Ｉ１が流れる。 After time t5, the single cell V1 is selected as the single cell Vn to be equalized and discharged in step S101, and the switches SW11 and SW41 corresponding to the single cell V1 are turned on. Further, step S103 is executed until a predetermined period of time has elapsed from time t5. That is, the switches SW12 to SW14, SW2n, SW42 to SW44, and SW5n are all turned on, and the switches SW3n and SW6n are turned off. As a result, the capacitor Cn is charged to the voltage Vo that is stepped down from the voltage Vi. A current I 1 flows between the single cell Vn and the voltage dividing resistor circuit 23 .

時点ｔ５から所定期間経過後、ステップＳ１０４が実行され、スイッチＳＷ１１及びスイッチＳＷ４１を除いたスイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。その一方で、スイッチＳＷ１１及びスイッチＳＷ４１は、オン状態が継続される。 After a predetermined period of time has elapsed from time t5, step S104 is executed to turn off all of the switches SW1n to SW6n except for the switches SW11 and SW41. On the other hand, the switch SW11 and the switch SW41 are kept on.

これにより、単セルＶ１では放電が継続される一方で、単セルＶ２～Ｖ４からの放電は停止される。なお、スイッチＳＷ２ｎ，ＳＷ５ｎはオフ状態とされるので、各キャパシタＣｎの充電電圧は、保持される。また、単セルＶ１からの電流が、他の単セルＶ２～Ｖ４のキャパシタＣ２～Ｃ４に回り込むこともない。 As a result, while the single cell V1 continues to discharge, the single cells V2 to V4 stop discharging. Since the switches SW2n and SW5n are turned off, the charged voltage of each capacitor Cn is held. Also, the current from the single cell V1 does not leak into the capacitors C2-C4 of the other single cells V2-V4.

そして、時点ｔ６から所定期間が経過するまで、ステップＳ１０５が実行され、スイッチＳＷ３ｎ，ＳＷ６ｎがオン状態とされる。これにより、キャパシタＣｎの充電電圧が電圧検出回路２１に検出される。制御装置２２は、検出された電圧Ｖｏに基づいて各単セルＶｎの電圧Ｖｉを算出する。その間、スイッチＳＷ１１，ＳＷ４１以外のスイッチＳＷ１ｎ，ＳＷ４ｎ，ＳＷ２ｎ，ＳＷ５ｎがすべてオフ状態とされる。このため、キャパシタＣｎの充電電圧検出時においても、単セルＶ１では放電が継続される一方で、単セルＶ２～Ｖ４からの放電は停止されることとなる。 Then, step S105 is executed until a predetermined period elapses from time t6, and the switches SW3n and SW6n are turned on. Thereby, the voltage detection circuit 21 detects the charging voltage of the capacitor Cn. The controller 22 calculates the voltage Vi of each single cell Vn based on the detected voltage Vo. During this time, the switches SW1n, SW4n, SW2n, and SW5n other than the switches SW11 and SW41 are all turned off. Therefore, even when the charging voltage of the capacitor Cn is detected, the single cell V1 continues to discharge, while the single cells V2 to V4 stop discharging.

以上説明した第１実施形態によれば、以下の効果を奏する。 According to 1st Embodiment described above, there exist the following effects.

単セルＶｎの電圧Ｖｉが抵抗Ｒ１ｎ～抵抗Ｒ３ｎにより分圧され、分圧された電圧ＶｏにキャパシタＣｎは充電される。そして、キャパシタＣｎの充電電圧が電圧検出回路２１により検出される。よって、電圧検出回路２１の入力電圧の上限値よりも最大電圧が高い単セルＶｎの電圧を、簡易な構成で検出することができる。 The voltage Vi of the single cell Vn is divided by the resistors R1n to R3n, and the capacitor Cn is charged with the divided voltage Vo. Then, the voltage detection circuit 21 detects the charging voltage of the capacitor Cn. Therefore, the voltage of the single cell Vn whose maximum voltage is higher than the upper limit value of the input voltage of the voltage detection circuit 21 can be detected with a simple configuration.

また、スイッチＳＷ２ｎ，ＳＷ５ｎをオフ状態とすることにより、キャパシタＣｎと分圧抵抗回路２３との間を通電遮断状態に切り替えることができる。このため、スイッチＳＷ１ｎ，ＳＷ４ｎのオンオフ状態に関係なく、キャパシタＣｎから分圧抵抗回路２３へ電流が流れることを防止し、充電電圧を保持することができる。すなわち、スイッチＳＷ２ｎ，ＳＷ５ｎをオフ状態とすることにより、電圧の検出精度に影響を与えることなく、任意に単セルＶｎを放電させ、蓄電状態の均等化を行うことが可能となる。したがって、電圧を検出するタイミング、具体的には、ステップＳ１０５の実行中であっても、任意に単セルＶｎを放電させ、蓄電状態の均等化を行うことができる。 Further, by turning off the switches SW2n and SW5n, the current between the capacitor Cn and the voltage dividing resistor circuit 23 can be switched to the cutoff state. Therefore, it is possible to prevent the current from flowing from the capacitor Cn to the voltage dividing resistor circuit 23 regardless of the ON/OFF state of the switches SW1n and SW4n, and to hold the charging voltage. That is, by turning off the switches SW2n and SW5n, it is possible to arbitrarily discharge the single cell Vn and equalize the charged state without affecting the voltage detection accuracy. Therefore, the single cell Vn can be arbitrarily discharged to equalize the charged state at the timing of detecting the voltage, specifically, even during execution of step S105.

また、分圧抵抗回路２３を利用して、単セルＶｎを放電させるため、放電回路を別途設ける場合に比較して、回路構成が大型化することを抑制できる。また、抵抗Ｒ１ｎと抵抗Ｒ３ｎを設けているため、電池監視装置２０が対称性を備えた回路となり、ノイズに対する信頼性が向上する。また、抵抗Ｒ１ｎと抵抗Ｒ３ｎを介して、単セルＶｎの電力が供給されるため、各スイッチＳＷ１ｎ～ＳＷ６ｎ、キャパシタＣｎ、電圧検出回路２１等の耐圧を低くすることができる。また、単セルＶｎごとにキャパシタＣｎを設けているため、各単セルＶｎの電圧を同時に検出することができ、検出時間を短縮化することが可能となる。 In addition, since the single cell Vn is discharged using the voltage dividing resistor circuit 23, it is possible to suppress an increase in the size of the circuit configuration compared to the case where a separate discharge circuit is provided. Moreover, since the resistor R1n and the resistor R3n are provided, the battery monitoring device 20 becomes a symmetrical circuit, and the reliability against noise is improved. Further, since the power of the single cell Vn is supplied via the resistors R1n and R3n, the withstand voltages of the switches SW1n to SW6n, the capacitor Cn, the voltage detection circuit 21, etc. can be lowered. Moreover, since the capacitor Cn is provided for each unit cell Vn, the voltage of each unit cell Vn can be detected simultaneously, and the detection time can be shortened.

また、スイッチＳＷ２ｎ，ＳＷ５ｎを設けているため、分圧抵抗回路２３と、キャパシタＣｎを完全に通電遮断状態に切り替えることができる。つまり、放電させている単セルＶｎから放電させていない他の単セルＶｎのキャパシタＣｎなどに電流が回り込むことを防止することができる。 Further, since the switches SW2n and SW5n are provided, the voltage dividing resistor circuit 23 and the capacitor Cn can be completely switched to the energization cutoff state. In other words, it is possible to prevent the current from flowing from the discharged unit cell Vn to the capacitor Cn of the other undischarged unit cells Vn.

（第２実施形態）
上記第１実施形態において、次のように構成を変更してもよい。以下、第２実施形態では、主に、上記各実施形態で説明した構成に対する相違部分について説明する。また、第２実施形態では、電池監視装置の基本構成として、第１実施形態のものを例に説明する。 (Second embodiment)
In the first embodiment described above, the configuration may be changed as follows. Hereinafter, in the second embodiment, differences from the configurations described in the above embodiments will be mainly described. Also, in the second embodiment, the basic configuration of the battery monitoring device will be described using the first embodiment as an example.

第２実施形態では、単セルＶｎに対して、充電部と、第３スイッチ部とを共用するように構成されている。すなわち、図４に示すように、キャパシタＣ１０と、スイッチＳＷ３０，ＳＷ６０と、を共通化している。 In the second embodiment, the single cell Vn is configured to share the charging section and the third switch section. That is, as shown in FIG. 4, the capacitor C10 and the switches SW30 and SW60 are shared.

第２実施形態における電圧検出処理について図５に基づいて説明する。まず、制御装置２２は、ステップＳ１０１と同様に、各単セルＶｎの状態（ＳＯＣや電圧）に基づいて、放電させる単セルＶｎの選択を行い、選択された単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ４ｎをオン状態にする（ステップＳ２０１）。以降、再びステップＳ２０１が実行されるまで、選択された単セルＶｎは放電し続けるように、スイッチＳＷ１ｎ，ＳＷ４ｎのオン状態が継続される。 Voltage detection processing in the second embodiment will be described with reference to FIG. First, similar to step S101, the control device 22 selects the single cell Vn to be discharged based on the state (SOC and voltage) of each single cell Vn, and switches SW1n and SW1n corresponding to the selected single cell Vn. SW4n is turned on (step S201). After that, until step S201 is executed again, the ON state of the switches SW1n and SW4n is continued so that the selected single cell Vn continues to discharge.

次に、制御装置２２は、電圧検出の対象となる単セルＶｎとして単セルＶ１を選択する（ステップＳ２０２）。第２実施形態では、電圧検出処理の開始から、所定の順番（例えば、Ｖ１→Ｖ２→Ｖ３→Ｖ４の順番）で電圧を検出する単セルＶｎを選択するように構成されている。このため、ステップＳ２０２では、ｎ＝１（初期値）を設定し、単セルＶ１を選択する。 Next, the control device 22 selects the single cell V1 as the single cell Vn whose voltage is to be detected (step S202). In the second embodiment, the unit cells Vn whose voltages are to be detected are selected in a predetermined order (for example, the order of V1→V2→V3→V4) from the start of the voltage detection process. Therefore, in step S202, n=1 (initial value) is set and the single cell V1 is selected.

次に、制御装置２２は、電圧検出の対象となる単セルＶｎが均等化放電中であるか否かを判定する（ステップＳ２０３）。電圧検出の対象となる単セルＶｎとは、ステップＳ２０２又は後述するステップＳ２０８で選択された単セルＶｎのことである。均等化放電中の単セルＶｎとは、ステップＳ２０１で選択された単セルＶｎのことである。 Next, the control device 22 determines whether or not the single cell Vn whose voltage is to be detected is undergoing equalization discharge (step S203). The single cell Vn targeted for voltage detection is the single cell Vn selected in step S202 or step S208 described later. The single cell Vn during equalizing discharge is the single cell Vn selected in step S201.

ステップＳ２０３の判定結果が肯定の場合、制御装置２２は、ステップＳ２０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、電圧検出の対象となる単セルＶｎに対応するスイッチＳＷ２ｎ，ＳＷ５ｎをオン状態とする（ステップＳ２０４）。このステップＳ２０４では、電圧検出の対象となる単セルＶｎに対応するスイッチＳＷ２ｎ，ＳＷ５ｎのみをオン状態とし、それ以外のスイッチＳＷ２ｎ，ＳＷ５ｎのオフ状態は、維持される。 If the determination result in step S203 is affirmative, the control device 22 maintains the ON state of the switches SW1n and SW4n that were switched to the ON state in step S201, and switches the switch SW2n corresponding to the single cell Vn that is the target of voltage detection. , SW5n are turned on (step S204). In step S204, only the switches SW2n and SW5n corresponding to the single cell Vn whose voltage is to be detected are turned on, and the other switches SW2n and SW5n are kept off.

このようにすると、電圧検出の対象となる単セルＶｎの電圧Ｖｉから降圧された電圧Ｖｏが、キャパシタＣ１０に充電される。このステップＳ２０４は、キャパシタＣ１０が充分に充電されるまで所定期間継続される。以上により、ステップＳ２０４は、充電ステップに相当する。 In this way, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell Vn to be detected. This step S204 continues for a predetermined period until the capacitor C10 is sufficiently charged. As described above, step S204 corresponds to the charging step.

次に、制御装置２２は、ステップＳ２０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、ステップＳ２０４でオン状態に切り替えられたスイッチＳＷ２ｎ，ＳＷ５ｎをともにオフ状態にする（ステップＳ２０５）。ステップＳ２０４でオン状態に切り替えられたスイッチＳＷ２ｎ，ＳＷ５ｎとは、電圧検出の対象となる単セルＶｎに対応するスイッチＳＷ２ｎ，ＳＷ５ｎのことである。このステップＳ２０５により、すべてのスイッチＳＷ２ｎ，ＳＷ５ｎがオフ状態となる。これにより、キャパシタＣ１０の充電電圧が保持される。このステップＳ２０５は、所定期間継続される。 Next, the control device 22 turns off both the switches SW2n and SW5n that were turned on in step S204 while maintaining the on state of the switches SW1n and SW4n that were turned on in step S201 (step S205). The switches SW2n and SW5n turned on in step S204 are the switches SW2n and SW5n corresponding to the single cell Vn whose voltage is to be detected. By this step S205, all the switches SW2n and SW5n are turned off. Thereby, the charged voltage of the capacitor C10 is held. This step S205 is continued for a predetermined period.

そして、制御装置２２は、ステップＳ２０１でオン状態に切り替えられたスイッチＳＷ１ｎ，ＳＷ４ｎのオン状態を維持しつつ、キャパシタＣ１０の充電電圧を検出するために、スイッチＳＷ３０，ＳＷ６０をオン状態にする（ステップＳ２０６）。このようにすると、キャパシタＣ１０の充電電圧（端子間電圧）が電圧検出回路２１に入力され、電圧検出回路２１により検出される。制御装置２２は、検出された電圧Ｖｏに基づいて、電圧検出の対象となる単セルＶｎの電圧Ｖｉを算出する。以上により、ステップＳ２０５，Ｓ２０６は、検出ステップに相当する。 Then, the controller 22 turns on the switches SW30 and SW60 in order to detect the charging voltage of the capacitor C10 while keeping the switches SW1n and SW4n turned on in step S201 (step S201). S206). With this configuration, the charged voltage (inter-terminal voltage) of the capacitor C10 is input to the voltage detection circuit 21 and detected by the voltage detection circuit 21 . Based on the detected voltage Vo, the control device 22 calculates the voltage Vi of the single cell Vn to be detected. Accordingly, steps S205 and S206 correspond to detection steps.

そして、制御装置２２は、ステップＳ２０６の開始から、電圧検出のために十分な期間である所定期間経過後、スイッチＳＷ３０，ＳＷ６０をオフ状態にし、すべての単セルＶｎの電圧を検出したか否かを判定する（ステップＳ２０７）。具体的には、ｎ＝４であるか否か、すなわち、単セルＶ４の電圧を検出したか否かを判定する。 Then, after a predetermined period of time, which is sufficient for voltage detection, has passed from the start of step S206, the control device 22 turns off the switches SW30 and SW60, and determines whether the voltages of all the single cells Vn have been detected. is determined (step S207). Specifically, it is determined whether or not n=4, that is, whether or not the voltage of the single cell V4 has been detected.

この判定結果が否定の場合、制御装置２２は、所定時間経過後、ｎ＝ｎ+１とし（ｎをインクリメントし）、電圧検出の対象となる単セルＶｎを更新する（ステップＳ２０８）。例えば、電圧検出の対象となる単セルＶｎが単セルＶ１であった場合、新たな電圧検出の対象となる単セルＶｎとして、単セルＶ２を選択して、更新する。そして、制御装置２２は、ステップＳ２０３の処理へ移行する。一方、ステップＳ２０７の判定結果が肯定の場合、制御装置２２は、電圧検出処理を終了する。 If the determination result is negative, the control device 22 sets n=n+1 (increments n) after a predetermined period of time has elapsed, and updates the single cell Vn that is the target of voltage detection (step S208). For example, if the single cell Vn targeted for voltage detection is the single cell V1, the single cell V2 is selected as a new single cell Vn targeted for voltage detection and updated. Then, the control device 22 proceeds to the process of step S203. On the other hand, if the determination result in step S207 is affirmative, the control device 22 terminates the voltage detection process.

一方、ステップＳ２０３の判定結果が否定の場合、すなわち、電圧検出の対象となる単セルＶｎが均等化放電していない場合、制御装置２２は、電圧検出の対象となる単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎをオン状態にする（ステップＳ２０９）。例えば、電圧検出の対象となる単セルＶｎが単セルＶ１である場合、単セルＶ１に対応するスイッチＳＷ１１，ＳＷ４１，ＳＷ２１，ＳＷ５１をオン状態とする。このようにすると、電圧検出の対象となる単セルＶｎの電圧Ｖｉから降圧された電圧Ｖｏが、キャパシタＣ１０に充電される。このステップＳ２０９は、キャパシタＣ１０が充分に充電されるまで所定期間継続される。以上により、ステップＳ２０９は、充電ステップに相当する。 On the other hand, if the determination result in step S203 is negative, that is, if the single cell Vn targeted for voltage detection is not in the equalizing discharge, the control device 22 switches the switch corresponding to the single cell Vn targeted for voltage detection. SW1n, SW2n, SW4n, and SW5n are turned on (step S209). For example, when the single cell Vn to be subjected to voltage detection is the single cell V1, the switches SW11, SW41, SW21, and SW51 corresponding to the single cell V1 are turned on. In this way, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell Vn to be detected. This step S209 continues for a predetermined period until the capacitor C10 is sufficiently charged. As described above, step S209 corresponds to the charging step.

次に、制御装置２２は、電圧検出の対象となる単セルＶｎに対応するスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎをともにオフ状態にする（ステップＳ２１０）。このステップＳ２１０は、所定期間継続される。 Next, the control device 22 turns off the switches SW1n, SW2n, SW4n, and SW5n corresponding to the single cell Vn whose voltage is to be detected (step S210). This step S210 continues for a predetermined period.

そして、制御装置２２は、キャパシタＣ１０の充電電圧を検出するために、スイッチＳＷ３０，ＳＷ６０をオン状態にする（ステップＳ２１１）。このようにすると、キャパシタＣ１０の充電電圧（端子間電圧）が電圧検出回路２１に入力され、電圧検出回路２１により検出される。制御装置２２は、検出された電圧Ｖｏに基づいて、電圧検出の対象となる単セルＶｎの電圧Ｖｉを算出する。以上により、ステップＳ２１０，Ｓ２１１は、検出ステップに相当する。 Then, control device 22 turns on switches SW30 and SW60 in order to detect the charging voltage of capacitor C10 (step S211). With this configuration, the charged voltage (inter-terminal voltage) of the capacitor C10 is input to the voltage detection circuit 21 and detected by the voltage detection circuit 21 . Based on the detected voltage Vo, the control device 22 calculates the voltage Vi of the single cell Vn to be detected. As described above, steps S210 and S211 correspond to the detection step.

そして、制御装置２２は、ステップＳ２１１の開始から、電圧検出のために十分な期間である所定期間経過後、スイッチＳＷ３０，ＳＷ６０をオフ状態にし、ステップＳ２０７の処理に移行する。 After a predetermined period of time, which is sufficient for voltage detection, has elapsed from the start of step S211, the control device 22 turns off the switches SW30 and SW60, and proceeds to the process of step S207.

次に、この電圧検出処理が実行されることにより、各単セルＶｎの電圧検出と、各単セルＶｎの蓄電状態の均等化がともに実行される様子を図６にタイムチャートに基づいて説明する。なお、図６において、時点ｔ１～ｔ９までは、すべての単セルＶｎにおいて均等化放電がなされない（ステップＳ２０１において選択されない）ことを前提に説明する。また、図６において、時点ｔ９以降は、単セルＶ１のみにおいて均等化放電がなされる（ステップＳ２０１において選択される）ことを前提に説明する。また、図６では、時点ｔ１及び時点ｔ９のとき、電圧検出処理が開始されるものとして説明する。 Next, by executing this voltage detection process, voltage detection of each unit cell Vn and equalization of the state of charge of each unit cell Vn will be described with reference to the time chart in FIG. . In FIG. 6, it is assumed that the equalizing discharge is not performed in all the single cells Vn (not selected in step S201) from time t1 to time t9. Also, in FIG. 6, the description is based on the premise that the equalizing discharge is performed only in the single cell V1 (selected in step S201) after time t9. Also, in FIG. 6, it is assumed that the voltage detection process is started at times t1 and t9.

時点ｔ１において、ステップＳ２０１が実行されるが、前提により、均等化放電させる単セルＶｎは、選択されない。また、ステップＳ２０２が実行され、電圧検出の対象となる単セルＶｎとして、単セルＶ１が選択される。 At time t1, step S201 is executed, but the single cell Vn to be equalized discharge is not selected on the premise. Further, step S202 is executed, and the single cell V1 is selected as the single cell Vn whose voltage is to be detected.

そして、時点ｔ１から所定期間が経過するまで、ステップＳ２０９が実行される。すなわち、スイッチＳＷ１１，ＳＷ４１，ＳＷ２１，ＳＷ５１がオン状態とされる。一方で、スイッチＳＷ１２～ＳＷ１４，ＳＷ４２～ＳＷ４４，ＳＷ２２～ＳＷ２４，ＳＷ５２～ＳＷ５４，ＳＷ３０，ＳＷ６０がオフ状態とされる。これにより、キャパシタＣ１０には、単セルＶ１の電圧Ｖｉから降圧された電圧Ｖｏが充電される。 Then, step S209 is executed until a predetermined period of time has elapsed from time t1. That is, the switches SW11, SW41, SW21, and SW51 are turned on. On the other hand, the switches SW12-SW14, SW42-SW44, SW22-SW24, SW52-SW54, SW30 and SW60 are turned off. As a result, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell V1.

時点ｔ１から所定期間経過後、ステップＳ２１０が実行され、ステップＳ２０９でオン状態に切り替えられたスイッチＳＷ１１，ＳＷ４１，ＳＷ２１，ＳＷ５１がオフ状態に切り替えられる。つまり、スイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。これにより、キャパシタＣ１０の充電電圧が保持されるとともに、単セルＶ１からの放電が停止される。 After a predetermined period of time has elapsed from time t1, step S210 is executed, and the switches SW11, SW41, SW21, and SW51 that were turned on in step S209 are turned off. That is, the switches SW1n to SW6n are all turned off. As a result, the charged voltage of the capacitor C10 is held, and discharging from the single cell V1 is stopped.

時点ｔ２から所定期間が経過するまで、ステップＳ２１１が実行され、スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎがすべてオフ状態とされ、スイッチＳＷ３０，ＳＷ６０がオン状態とされる。これにより、キャパシタＣ１０の充電電圧が電圧検出回路２１に検出される。制御装置２２は、検出された電圧Ｖｏに基づいて電圧検出の対象となる単セルＶ１の電圧Ｖｉを算出する。 Until a predetermined period elapses from time t2, step S211 is executed, switches SW1n, SW2n, SW4n, and SW5n are all turned off, and switches SW30 and SW60 are turned on. As a result, the voltage detection circuit 21 detects the charging voltage of the capacitor C10. The control device 22 calculates the voltage Vi of the single cell V1, which is the target of voltage detection, based on the detected voltage Vo.

時点ｔ２から所定期間経過後、ステップＳ２０７を実行する。このとき、すべての単セルＶｎの電圧検出が終了していないため、つまり、単セルＶ４が電圧検出の対象となっていないため、電圧検出の対象となる単セルＶｎを更新する。具体的には、電圧検出の対象となる単セルＶｎとして、単セルＶ２を選択する。 After a predetermined period of time has elapsed from time t2, step S207 is executed. At this time, since the voltage detection of all the single cells Vn has not been completed, that is, the single cell V4 is not the target of voltage detection, the single cell Vn that is the target of voltage detection is updated. Specifically, the single cell V2 is selected as the single cell Vn to be subjected to voltage detection.

そして、時点ｔ３から所定期間が経過するまで、ステップＳ２０９が実行される。すなわち、スイッチＳＷ１２，ＳＷ４２，ＳＷ２２，ＳＷ５２がオン状態とされる。一方で、スイッチＳＷ１１，ＳＷ１３，ＳＷ１４，ＳＷ４１，ＳＷ４３，ＳＷ４４，ＳＷ２１，ＳＷ２３，ＳＷ２４，ＳＷ５１，ＳＷ５３，ＳＷ５４，ＳＷ３０，ＳＷ６０がオフ状態とされる。これにより、キャパシタＣ１０には、単セルＶ２の電圧Ｖｉから降圧された電圧Ｖｏが充電される。 Then, step S209 is executed until a predetermined period of time has elapsed from time t3. That is, the switches SW12, SW42, SW22, and SW52 are turned on. On the other hand, switches SW11, SW13, SW14, SW41, SW43, SW44, SW21, SW23, SW24, SW51, SW53, SW54, SW30, and SW60 are turned off. As a result, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell V2.

時点ｔ３から所定期間経過後、ステップＳ２１０が実行され、スイッチＳＷ１２，ＳＷ４２，ＳＷ２２，ＳＷ５２がオフ状態に切り替えられる。つまり、スイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。これにより、キャパシタＣ１０の充電電圧が保持されるとともに、単セルＶ２からの放電が停止される。 After a predetermined period of time has elapsed from time t3, step S210 is executed to turn off the switches SW12, SW42, SW22, and SW52. That is, the switches SW1n to SW6n are all turned off. As a result, the charged voltage of the capacitor C10 is held, and discharging from the single cell V2 is stopped.

時点ｔ４から所定期間が経過するまで、ステップＳ２１１が実行され、スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎがすべてオフ状態とされ、スイッチＳＷ３０，ＳＷ６０がオン状態とされる。これにより、キャパシタＣ１０の充電電圧が電圧検出回路２１に検出される。制御装置２２は、検出された電圧Ｖｏに基づいて電圧検出の対象となる単セルＶ２の電圧Ｖｉを算出する。 Until a predetermined period elapses from time t4, step S211 is executed, switches SW1n, SW2n, SW4n, and SW5n are all turned off, and switches SW30 and SW60 are turned on. As a result, the voltage detection circuit 21 detects the charging voltage of the capacitor C10. The control device 22 calculates the voltage Vi of the single cell V2, which is the target of voltage detection, based on the detected voltage Vo.

時点ｔ４から所定期間経過後、ステップＳ２０７を実行する。このとき、すべての単セルＶｎの電圧検出が終了していないため、つまり、単セルＶ４が電圧検出の対象となっていないため、電圧検出の対象となる単セルＶｎを更新する。具体的には、電圧検出の対象となる単セルＶｎとして、単セルＶ３を選択する。以降、同様の処理を繰り返し、時点ｔ５～時点ｔ８に示すように、各スイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎ、ＳＷ３０，ＳＷ６０がオンオフ制御される。そして、電圧検出処理が終了する。 Step S207 is executed after a predetermined period of time has elapsed from time t4. At this time, since the voltage detection of all the single cells Vn has not been completed, that is, the single cell V4 is not the target of voltage detection, the single cell Vn that is the target of voltage detection is updated. Specifically, the single cell V3 is selected as the single cell Vn to be subjected to voltage detection. Thereafter, similar processing is repeated, and the switches SW1n, SW2n, SW4n, SW5n, SW30, and SW60 are controlled to turn on and off as shown from time t5 to time t8. Then, the voltage detection process ends.

時点ｔ９において再び電圧検出処理が開始され、ステップＳ２０１が実行された際、前提により、均等化放電させる単セルＶｎとして、単セルＶ１が選択される。そして、スイッチＳＷ１１，ＳＷ４１がオン状態に切り替えられ、これ以降、スイッチＳＷ１１，ＳＷ４１のオン状態が維持される。また、ステップＳ２０２が実行され、電圧検出の対象となる単セルＶｎとして、単セルＶ１が選択される。また、電圧検出の対象となる単セルＶｎと、均等化放電させる単セルＶｎがともに単セルＶ１であるため、ステップＳ２０３が実行され、肯定判定される。 At time t9, the voltage detection process is started again, and when step S201 is executed, the single cell V1 is selected as the single cell Vn to be subjected to equalizing discharge. Then, the switches SW11 and SW41 are switched to the ON state, and thereafter the ON states of the switches SW11 and SW41 are maintained. Further, step S202 is executed, and the single cell V1 is selected as the single cell Vn whose voltage is to be detected. Further, since the single cell Vn to be subjected to voltage detection and the single cell Vn to be subjected to equalizing discharge are both the single cell V1, step S203 is executed and an affirmative determination is made.

このため、時点ｔ９から所定期間が経過するまで、ステップＳ２０４が実行される。すなわち、スイッチＳＷ１１，ＳＷ４１のオン状態が維持されつつ、スイッチＳＷ２１，ＳＷ５１がオン状態とされる。一方で、スイッチＳＷ１２～ＳＷ１４，ＳＷ４２～ＳＷ４４，ＳＷ２２～ＳＷ２４，ＳＷ５２～ＳＷ５４，ＳＷ３０，ＳＷ６０がオフ状態とされる。これにより、キャパシタＣ１０には、単セルＶ１の電圧Ｖｉから降圧された電圧Ｖｏが充電される。 Therefore, step S204 is executed until a predetermined period of time has elapsed from time t9. That is, the switches SW21 and SW51 are turned on while the switches SW11 and SW41 are kept on. On the other hand, the switches SW12-SW14, SW42-SW44, SW22-SW24, SW52-SW54, SW30 and SW60 are turned off. As a result, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell V1.

時点ｔ９から所定期間経過後、ステップＳ２０５が実行され、スイッチＳＷ１１，ＳＷ４１のオン状態が維持される一方で、スイッチＳＷ１１，ＳＷ４１を除く、スイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。これにより、キャパシタＣ１０の充電電圧が保持される。その一方で、単セルＶ１からの放電が継続される。 After a predetermined period of time has passed from time t9, step S205 is executed, and while the switches SW11 and SW41 are kept on, all the switches SW1n to SW6n except for the switches SW11 and SW41 are turned off. Thereby, the charged voltage of the capacitor C10 is held. Meanwhile, discharging from the single cell V1 continues.

時点ｔ１０から所定期間が経過するまで、ステップＳ２０６が実行され、スイッチＳＷ１１，ＳＷ４１のオン状態が維持されつつ、スイッチＳＷ３０，ＳＷ６０がオン状態とされる。これにより、キャパシタＣ１０の充電電圧が電圧検出回路２１に検出される。そして、制御装置２２は、検出された電圧Ｖｏに基づいて単セルＶ１の電圧Ｖｉを算出する。 Until a predetermined period elapses from time t10, step S206 is executed to turn on the switches SW30 and SW60 while maintaining the on state of the switches SW11 and SW41. As a result, the voltage detection circuit 21 detects the charging voltage of the capacitor C10. Then, the control device 22 calculates the voltage Vi of the single cell V1 based on the detected voltage Vo.

時点ｔ１０から所定期間経過後、ステップＳ２０７を実行する。このとき、すべての単セルＶｎの電圧検出が終了していないため、つまり、単セルＶ４が電圧検出の対象となっていないため、電圧検出の対象となる単セルＶｎを更新する。具体的には、電圧検出の対象となる単セルＶｎとして、単セルＶ２を選択する。 After a predetermined period of time has elapsed from time t10, step S207 is executed. At this time, since the voltage detection of all the single cells Vn has not been completed, that is, the single cell V4 is not the target of voltage detection, the single cell Vn that is the target of voltage detection is updated. Specifically, the single cell V2 is selected as the single cell Vn to be subjected to voltage detection.

そして、時点ｔ１１から所定期間が経過するまで、ステップＳ２０４が実行される。すなわち、スイッチＳＷ１１，ＳＷ４１のオン状態が維持されつつ、スイッチＳＷ１２，ＳＷ４２，ＳＷ２２，ＳＷ５２がオン状態とされる。一方で、スイッチＳＷ１３，ＳＷ１４，ＳＷ４３，ＳＷ４４，ＳＷ２１，ＳＷ２３，ＳＷ２４，ＳＷ５１，ＳＷ５３，ＳＷ５４，ＳＷ３０，ＳＷ６０がオフ状態とされる。これにより、単セルＶ１の均等化放電が継続されつつ、キャパシタＣ１０には、単セルＶ２の電圧Ｖｉから降圧された電圧Ｖｏが充電される。 Then, step S204 is executed until a predetermined period of time has elapsed from time t11. That is, the switches SW12, SW42, SW22, and SW52 are turned on while the switches SW11 and SW41 are kept on. On the other hand, the switches SW13, SW14, SW43, SW44, SW21, SW23, SW24, SW51, SW53, SW54, SW30, and SW60 are turned off. As a result, while the equalization discharge of the single cell V1 continues, the capacitor C10 is charged with the voltage Vo that is stepped down from the voltage Vi of the single cell V2.

時点ｔ１１から所定期間経過後、ステップＳ２０５が実行され、スイッチＳＷ１１，ＳＷ４１のオン状態が維持される一方で、スイッチＳＷ１１，ＳＷ４１を除くスイッチＳＷ１ｎ～ＳＷ６ｎが全てオフ状態とされる。これにより、キャパシタＣ１０の充電電圧が保持されるとともに、単セルＶ２からの放電が停止される。その一方で、単セルＶ１の均等化放電は継続される。 After a predetermined period of time has elapsed from time t11, step S205 is executed, and while the switches SW11 and SW41 are kept on, all the switches SW1n to SW6n except for the switches SW11 and SW41 are turned off. As a result, the charged voltage of the capacitor C10 is held, and discharging from the single cell V2 is stopped. Meanwhile, the equalization discharge of the single cell V1 is continued.

時点ｔ１２から所定期間が経過するまで、ステップＳ２０６が実行され、スイッチＳＷ１１，ＳＷ４１のオン状態が維持される一方で、スイッチＳＷ１１，ＳＷ４１を除くスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ４ｎ，ＳＷ５ｎがすべてオフ状態とされ、スイッチＳＷ３０，ＳＷ６０がオン状態とされる。これにより、キャパシタＣ１０の充電電圧が電圧検出回路２１に検出される。制御装置２２は、検出された電圧Ｖｏに基づいて単セルＶ２の電圧Ｖｉを算出する。その際においても単セルＶ１の均等化放電は継続される。以降、同様の処理が繰り返されて、単セルＶ４の電圧が検出され、電圧検出処理が終了する。 Until a predetermined period elapses from time t12, step S206 is executed, and while the switches SW11 and SW41 are kept on, the switches SW1n, SW2n, SW4n, and SW5n except for the switches SW11 and SW41 are all turned off. , the switches SW30 and SW60 are turned on. As a result, the voltage detection circuit 21 detects the charging voltage of the capacitor C10. The control device 22 calculates the voltage Vi of the single cell V2 based on the detected voltage Vo. Even then, the equalization discharge of the single cell V1 is continued. After that, similar processing is repeated, the voltage of the single cell V4 is detected, and the voltage detection processing ends.

以上説明した第２実施形態によれば、以下の効果を奏する。 According to 2nd Embodiment described above, there exist the following effects.

図４に示すように、キャパシタＣ１０と、スイッチＳＷ３０，ＳＷ６０と、を共通化したため、各単セルＶｎに対して、充電部及び第３スイッチ部を設ける必要がなくなり、素子の数を少なくし、回路構成をより小型化することが可能となる。 As shown in FIG. 4, since the capacitor C10 and the switches SW30 and SW60 are shared, it is no longer necessary to provide the charging section and the third switch section for each unit cell Vn, which reduces the number of elements. It is possible to further miniaturize the circuit configuration.

（他の実施形態）
本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。なお、以下では、各実施形態で互いに同一又は均等である部分には同一符号を付しており、同一符号の部分についてはその説明を援用する。 (Other embodiments)
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention. In addition, below, the same code|symbol is attached|subjected to the part which is mutually the same or equivalent in each embodiment, and the description is used about the part of the same code|symbol.

・上記第１実施形態において、図７に示すように、抵抗Ｒ３ｎ及びスイッチＳＷ４ｎを省略してもよい。このようにすれば、素子の数を低減することが可能となる。もしくは、抵抗Ｒ１ｎ及びスイッチＳＷ１ｎを省略してもよい。 - In the first embodiment, the resistor R3n and the switch SW4n may be omitted as shown in FIG. By doing so, it is possible to reduce the number of elements. Alternatively, the resistor R1n and switch SW1n may be omitted.

・上記第２実施形態において、図８に示すように、抵抗Ｒ３ｎ及びスイッチＳＷ４ｎを省略してもよい。このようにすれば、素子の数を低減することが可能となる。もしくは、抵抗Ｒ１ｎ及びスイッチＳＷ１ｎを省略してもよい。 - In the second embodiment, as shown in FIG. 8, the resistor R3n and the switch SW4n may be omitted. By doing so, it is possible to reduce the number of elements. Alternatively, the resistor R1n and switch SW1n may be omitted.

・上記実施形態において、スイッチＳＷ１ｎを正極側端子Ｖｎａと抵抗Ｒ１ｎとの間に配置してもよい。また、スイッチＳＷ４ｎを負極側端子Ｖｎｂと抵抗Ｒ４ｎとの間に配置してもよい。 - In the above embodiment, the switch SW1n may be arranged between the positive terminal Vna and the resistor R1n. Also, the switch SW4n may be arranged between the negative terminal Vnb and the resistor R4n.

・上記実施形態において、均等化放電ステップは、任意のタイミングで実行してもよい。例えば、検出ステップ中であっても、スイッチＳＷ２ｎ，ＳＷ５ｎがオフ状態（通電遮断状態）であることを条件として、均等化放電ステップを実行してもよい。 - In the above embodiment, the equalizing discharge step may be executed at any timing. For example, even during the detection step, the equalizing discharge step may be executed on the condition that the switches SW2n and SW5n are in the OFF state (energization cutoff state).

・上記実施形態のステップＳ１０１、Ｓ２０１において、均等化放電させる単セルＶｎは、複数選択されてもよい。 - In steps S101 and S201 of the above embodiment, a plurality of single cells Vn to be subjected to equalizing discharge may be selected.

１０…組電池、１１…単セル、２０…電池監視装置、２１…電圧検出回路、２３…分圧抵抗回路、Ｃｎ…キャパシタ、ＳＷ１ｎ～ＳＷ６ｎ…スイッチ。 Reference numerals 10: assembled battery, 11: single cell, 20: battery monitoring device, 21: voltage detection circuit, 23: voltage dividing resistance circuit, Cn: capacitor, SW1n to SW6n: switch.

Claims

In a battery monitoring device (20) applied to an assembled battery (10) configured by further connecting in series a unit cell (Vn) in which a plurality of battery cells are connected in series,
a voltage divider (23) that divides the voltage of each unit cell;
a charging unit (Cn) charged with the divided voltage divided by the voltage dividing unit;
a voltage detection unit (21) for detecting the charging voltage of the charging unit;
a first switch unit (SW1n, SW4n) that switches between the unit cell and the voltage dividing unit to an energized state or an energized cutoff state;
a second switch section (SW2n, SW5n) for switching between the voltage dividing section and the charging section to an energized state or an energized cutoff state;
a third switch unit (SW3n, SW6n) for switching between the charging unit and the voltage detection unit to an energized state or an energized cutoff state;
A control unit (22) that controls the first switch unit, the second switch unit, and the third switch unit,
The voltage dividing unit and the first switch unit are provided for each unit cell,
The control unit
a charging step of switching the first switch unit and the second switch unit to an energized state and charging the charging unit while dividing the voltage of the single cell;
After the charging step, a detection step of switching the second switch unit to an energization/interruption state and switching the third switch unit to an energization state to cause the voltage detection unit to detect the charging voltage of the charging unit;
An equalizing discharge step of selecting each of the first switch units to switch it to an energized state, causing a current to flow from the selected unit cell out of the unit cells to the voltage dividing unit, and executing an equalizing discharge. and a battery monitor that implements.

2. The battery monitoring device according to claim 1, wherein the control unit executes the equalizing discharge step even during the detection step when the second switch unit is in the energization/interruption state.

The charging unit is provided for each unit cell,
3. The battery monitoring device according to claim 1, wherein the voltage detection section receives the charging voltage of each of the charging sections and is configured to detect the charging voltage of each charging section individually.

The charging unit is provided in units of a plurality of the single cells,
The second switch unit is provided for each unit cell,
The battery monitoring device according to claim 1 or 2, wherein in the charging step, the control unit selects the second switch unit corresponding to the unit cell whose voltage is to be detected, and switches to the energized state.

The second switch section
a second A switch unit (SW2n) for switching between an energized state and an energized cutoff state of the high potential side electric path (L1n) between the voltage dividing unit and the charging unit;
a second B switch unit (SW5n) for switching between an energized state and an energized cutoff state of the low potential side electric path (L2n) between the voltage dividing unit and the charging unit. 1. The battery monitoring device according to claim 1.