JP7270511B2 - 制御装置及び方法 - Google Patents

Description

本発明は、制御装置及び方法に関する。

マイクロコントローラ等の制御装置では、アプリケーションが真正か否かを検証してから起動するセキュアブートが行われることが一般的である。この検証は、起動しようとするアプリケーションのプログラムデータを安全な環境に格納された参照データと照合することによって行われる。参照データの格納に、安全で耐タンパー性を有する外部チップやＴｒｕｓｔＺｏｎｅ（登録商標）と呼ばれる特別な機能を有するハードウェアを用いることにより、参照データの改ざんに対するセキュリティを高めることができるが、高性能なハードウェアが必要であるため、コストがかかる。

一方、ハッシュ関数にデジタル署名のような暗号化技術を組み合わせたソフトウェア処理によってプログラムデータを検証する方法も提案されている（例えば、特許文献１参照。）。このソフトウェア処理によれば、上記のような特別なハードウェア機能に依存することなく、アプリケーションの検証が可能である。

特開２０１８－８８５７４号公報

しかしながら、デジタル署名は計算集約型の暗号化技術であり、計算量が多い。計算に時間を要するため、ハードウェアが低性能であると検証プロセスの時間が非常に長くなる可能性がある。

本発明は、ハードウェアの性能によらずプログラムデータの検証を高速に行うことを目的とする。

本発明の一態様によれば、プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証する検証処理部（１１）と、データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備え、前記第１メモリ（２３）には、前記参照値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンと、が保存され、前記第２メモリ（２４）には、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかが保存され、前記検証処理部（１１）は、前記ハッシュ関数を用いて前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算し、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記計算されたｎ番目のハッシュチェーンと前記第１メモリ（２３）に保存された前記ｎ番目のハッシュチェーンとが同じである場合、前記プログラムデータが真正であると判断する、制御装置（１０）が提供される。

本発明の他の一態様によれば、プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証する検証処理部（１１）と、データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備え、前記第１メモリ（２３）には、前記参照値のハッシュ値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとが保存され、前記第２メモリ（２４）には、前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとが保存され、前記検証処理部（１１）は、前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された参照値からハッシュ値を計算するとともに前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算し、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記参照値から計算されたハッシュ値が前記保存された参照値のハッシュ値と同じであって、前記計算されたｎ番目のハッシュチェーンが前記保存されたｎ番目のハッシュチェーンと同じである場合、前記プログラムデータが真正であると判断する、制御装置（１０）が提供される。

本発明の他の一態様によれば、データの書き換えが不可能な第１メモリ（２３）とデータの書き換えが可能な第２メモリ（２４）とを備え、プログラムデータの真正性を検証する制御装置（１０）を初期化する方法であって、ハッシュ関数を繰り返し用いて所定長のデータから１～ｎ番目のハッシュチェーンを計算するステップと、前記検証に用いる参照値として、前記ハッシュ関数を用いて前記プログラムデータからハッシュ値を計算するステップと、前記計算された参照値と、前記１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとを、前記第１メモリ（２３）に保存するステップと、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかを、前記第２メモリ（２４）に保存するステップと、を含む方法が提供される。

本発明の他の一態様によれば、データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備える制御装置（１０）において、プログラムデータの真正性を検証する方法であって、前記プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証するステップを含み、前記第１メモリ（２３）には、前記参照値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンと、が保存され、前記第２メモリ（２４）には、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかが保存され、前記検証するステップは、前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算するステップと、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記計算されたｎ番目のハッシュチェーンと前記保存されたｎ番目のハッシュチェーンとが同じである場合、前記プログラムデータが真正であると判断するステップと、を含む方法が提供される。

本発明の一態様によれば、データの書き換えが不可能な第１メモリ（２３）とデータの書き換えが可能な第２メモリ（２４）とを備え、プログラムデータの真正性を検証する制御装置（１０）を初期化する方法であって、ハッシュ関数を繰り返し用いて所定長のデータから１～ｎ番目のハッシュチェーンを計算するステップと、前記検証に用いる参照値として、前記ハッシュ関数を用いて前記プログラムデータからハッシュ値を計算するステップと、前記ハッシュ関数を用いて前記参照値からハッシュ値を計算するステップと、前記参照値から計算されたハッシュ値と、前記１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとを、前記第１メモリ（２３）に保存するステップと、前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとを、前記第２メモリ（２４）に保存するステップと、を含む方法が提案される。

本発明の他の一態様によれば、データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備える制御装置（１０）においてプログラムデータの真正性を検証する方法であって、前記プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証するステップを含み、前記第１メモリ（２３）には、前記参照値から計算されたハッシュ値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとが保存され、前記第２メモリ（２４）には、前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとが保存され、前記検証するステップは、前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された参照値からハッシュ値を計算するステップと、前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算するステップと、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記参照値から計算されたハッシュ値が前記保存された参照値のハッシュ値と同じであって、前記計算されたｎ番目のハッシュチェーンが前記保存された前記ｎ番目のハッシュチェーンと同じである場合、前記プログラムデータが真正であると判断するステップと、を含む方法が提供される。

本発明によれば、ハードウェアの性能によらずプログラムデータの検証を高速に行うことができる。

本実施形態のマイクロコントローラの構成を示すブロック図である。 ハッシュチェーンを生成する処理のフローチャートである。 ハッシュチェーンの概念図である。 第１実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第１実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第１実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第１実施形態においてプログラムデータの真正性を検証する処理のフローチャートである。 第２実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第２実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第２実施形態におけるＯＴＰメモリ及びｎｏｎ－ＯＴＰメモリのデータ例を示す図である。 第２実施形態においてプログラムデータの真正性を検証する処理のフローチャートである。

以下、本発明の制御装置及び方法の第１～第３実施形態について、図面を参照して説明する。以下に説明する構成は、本発明の一実施態様としての一例（代表例）であり、本発明は以下に説明する構成に限定されない。

本発明の制御装置の第１～第３実施形態として、車両のＥＣＵ（Electronic Control Unit）に設けられ、車両の走行を制御するマイクロコントローラの例を説明するが、プログラムデータの検証を行う制御装置であれば、一般的なＰＣ（Personal Computer）、家電製品等に搭載される制御装置にも本発明を適用できる。
第１～第３実施形態において、マイクロコントローラの処理内容は異なるが基本的な構成は同じであるので、共通する構成について説明した後、各実施形態における処理内容について説明する。

（マイクロコントローラの構成）
図１は、第１～第３実施形態に共通のマイクロコントローラ１０の構成を示す。
図１に示すように、マイクロコントローラ１０は、ＣＰＵ（Central Processing Unit）１１、ＲＡＭ（Random Access Memory）１２、Ｉ／Ｏインターフェイス１３、乱数生成器１４、タイマー１５及びフラッシュメモリ１６を備える。

ＣＰＵ１１は、フラッシュメモリ１６が記憶するＯＳ（Operating System）用のプログラム又は各種アプリケーションのプログラムを読み出して実行する。ＣＰＵ１１は、アプリケーションを起動する際、セキュアブートを実行してプログラムデータの真正性を検証する検証処理部として機能する。

ＲＡＭ１２は、ＣＰＵ１１がプログラムの実行に使用するデータ等を一時的に記憶する。

Ｉ／Ｏインターフェイス１３は、車両に搭載される各種センサと通信する。また、マイクロコントローラ１０に外部コンピュータ５０が接続された場合、Ｉ／Ｏインターフェイス１３は、外部コンピュータ５０と通信する。

乱数生成器１４は、任意の数値である乱数を生成する。例えば、乱数生成器１４は、Ｉ／Ｏインターフェイス１３を介して各種センサから入力されるノイズに基づいて乱数を生成する。

タイマー１５は、ＣＰＵ１１によってセットされた特定値に到るまでカウントを続ける。タイマー１５は、カウント値が特定値に到るとカウント値を０にリセットしてカウントを再開する。

フラッシュメモリ１６は、各種ＣＰＵ１１により実行されるプログラム、当該プログラムの実行に使用されるデータ、例えばプログラムデータの真正性の検証に用いるデータ等を記憶する不揮発性メモリである。

フラッシュメモリ１６は、コードフラッシュ１６１とデータフラッシュ１６２のセクタに分けられる。コードフラッシュ１６１はプログラムデータの格納に使用でき、データフラッシュ１６２はアプリケーションの実行に使用されるデータの格納に使用できる。

フラッシュメモリ１６は、コードフラッシュ１６１のサブセクタとしてＯＴＰ（One Time Programmable）メモリ２１及びｎｏｎ－ＯＴＰメモリ２２を有し、データフラッシュ１６２のサブセクタとしてＯＴＰメモリ２３及びｎｏｎ－ＯＴＰメモリ２４を有する。

ＯＴＰメモリ２１及び２３は、書き込まれたデータの書き換えが不可能なメモリであり、第１メモリとして機能する。ｎｏｎ－ＯＴＰメモリ２２及び２４は、書き込まれたデータの書き換えが可能なメモリであり、第２メモリとして機能する。なお、ＯＴＰメモリ２１及び２３は１つのＯＴＰメモリとして設けられてもよく、ｎｏｎ－ＯＴＰメモリ２２及び２４も１つのｎｏｎ－ＯＴＰメモリとして設けられてもよい。

（外部コンピュータの構成）
マイクロコントローラ１０は、マイクロコントローラ１０の初期化、アプリケーションのバージョンアップ等のため、外部コンピュータ５０に接続されることがある。

外部コンピュータ５０は、例えばＰＣ（Personal Computer）、マイクロコントローラ１０とは別に設けられるＥＣＵ等である。外部コンピュータ５０は、ＣＰＵ５１、ＲＡＭ５２、Ｉ／Ｏインターフェイス５３及びフラッシュメモリ等のメモリ５４を備え、必要に応じて操作部５５、表示部５６等を備える。

ＣＰＵ５１は、メモリ５４が記憶するＯＳ（Operating System）用のプログラム又は各種アプリケーションのプログラムを読み出して実行する。例えば、ＣＰＵ５１は、マイクロコントローラ１０の工場出荷時、プログラム更新時等に初期化処理を実行する。初期化処理時、ＣＰＵ５１は、プログラムデータの検証に必要なデータをマイクロコントローラ１０のフラッシュメモリ１６に書き込む。

ＲＡＭ５２は、ＣＰＵ５１がプログラムの実行に使用するデータ等を一時的に記憶する。

Ｉ／Ｏインターフェイス５３は、マイクロコントローラ１０に接続された場合、マイクロコントローラ１０と通信する。

メモリ５４は、各種プログラムデータ、プログラムの実行に必要なデータ等を記憶する記憶媒体である。メモリ５４としては、フラッシュメモリ、ハードディスク等を使用できる。

操作部５５は、操作に応じた操作信号をＣＰＵ５１に出力する。操作部５５としては、例えばキーボード、マウス、タッチパネル等が挙げられる。
表示部５６は、ＣＰＵ５１の指示に従って操作画面等を表示するディスプレイである。

＜第１実施形態＞
（初期化処理）
マイクロコントローラ１０は、外部コンピュータ５０に接続されて初期化処理されることで、プログラムデータの検証に必要なデータがフラッシュメモリ１６に書き込まれる。

図２は、外部コンピュータ５０が検証に必要なデータの１つである、１～ｎ番目のハッシュチェーンを生成する処理手順を示す。この処理は、例えば工場での出荷時におけるマイクロコントローラ１０の初期化処理中にオフラインで実行される。

図２に示すように、外部コンピュータ５０は、所定長のデータを１番目のハッシュチェーンｘ１として生成する（ステップＳ１１）。このデータは任意に決定される数値、例えば乱数生成器で生成した乱数等であると、改ざんに対するセキュリティが高まるため好ましい。データの長さは、ハッシュチェーンｘ１に用いるハッシュ関数がＳＨＡ２５６である場合は２５６ビットであり、ＳＨＡ－１を使用する場合は１６０ビットである。

次に、外部コンピュータ５０は、ハッシュチェーンｘ１にハッシュ関数をｎ－１回繰り返し用いて、２番目のハッシュチェーンｘ２からｎ番目のハッシュチェーンｘｎまでを順次生成する（ステップＳ１２）。ｎは、アプリケーションを更新できる最大回数を表す２以上の数字である。以下、ハッシュ関数としてＳＨＡ２５６を使用する例を説明するが、ＳＨＡ２５６以外のハッシュ関数も用いることができる。

具体的には、外部コンピュータ５０は、ハッシュチェーンの生成順を表す係数ｉをｉ＝２に設定する。そして、外部コンピュータ５０は、ハッシュチェーンｘ（ｉ－１）にハッシュ関数を用いて、ハッシュチェーンｘｉを生成する。ハッシュチェーンｘｉの生成は、下記式により表される。
ハッシュチェーンｘｉ＝ＳＨＡ２５６（ハッシュチェーンｘ（ｉ－１））
ＳＨＡ２５６（）は、（）内のデータ値からハッシュ値を生成するハッシュ関数ＳＨＡ２５６を表す。

ハッシュチェーンｘｉを生成後、外部コンピュータ５０はｉをインクリメントして上記ハッシュチェーンｘｉの生成を繰り返す。この処理をｉがｎに到るまで繰り返すことで、ハッシュチェーンｘ２～ｘｎが生成される。

図３は、ハッシュチェーンｘ１～ｘｎの概念図である。
図３に示すように、ハッシュ関数ＳＨＡ２５６を用いて、ハッシュチェーンｘ１からハッシュチェーンｘ２が生成され、ハッシュチェーンｘ２からハッシュチェーンｘ３が生成される。このようにハッシュチェーンのハッシュ値を次のハッシュチェーンとする処理を繰り返すことにより、１番目のハッシュチェーンｘ１からｎ番目のハッシュチェーンｘｎまで順番に生成される。

外部コンピュータ５０は、ｎ個のハッシュチェーンｘ１～ｘｎのうち、最後に生成されたｎ番目のハッシュチェーンｘｎをデータフラッシュ１６２のＯＴＰメモリ２３に保存する（ステップＳ１３）。また、外部コンピュータ５０は、１番目のハッシュチェーンｘ１からｎ－１番目のハッシュチェーンｘ（ｎ－１）までを、マイクロコントローラ１０とは別のセキュアメモリに保存する（ステップＳ１４）。

ハッシュチェーンｘ１～ｘｎの保存が終了すると、外部コンピュータ５０によってマイクロコントローラ１０は初期化される。具体的には、外部コンピュータ５０は、アプリケーションのプログラムデータをコードフラッシュ１６１のｎｏｎ－ＯＴＰメモリ２２に保存する。また、外部コンピュータ５０は、ハッシュ関数ＳＨＡ２５６を用いてアプリケーションのプログラムデータの全部のハッシュ値を計算し、計算したハッシュ値を参照値としてデータフラッシュ１６２のＯＴＰメモリ２３に保存する。

アプリケーションを更新してバージョンアップする際も、マイクロコントローラ１０は外部コントローラ５０に接続されて初期化処理される。更新時の初期化処理において、外部コンピュータ５０は、ｎｏｎ－ＯＴＰメモリ２２に保存されたアプリケーションのプログラムデータを更新後のプログラムデータに上書きする。また、外部コンピュータ５０は、ハッシュチェーンｘ（ｎ－ｋ＋１）をセキュアメモリから取得し、ｎｏｎ－ＯＴＰメモリ２４に書き込む。ｋは、アプリケーションのバージョンを表す１～ｎの数字である。また、外部コンピュータ５０はハッシュ関数ＳＨＡ２５６を用いて更新後のプログラムデータのハッシュ値を計算し、計算したハッシュ値を参照値としてＯＴＰメモリ２３に保存する。ＯＴＰメモリ２３ではデータの書き換えができないため、ＯＴＰメモリ２３には以前のバージョンの参照値とともに最新バージョンの参照値が保存される。

図４Ａ～図４Ｃは、ＯＴＰメモリ２３及びｎｏｎ－ＯＴＰメモリ２４のデータ例を示す。図４Ａはバージョン１のときのデータ例を示し、図４Ｂはバージョン２のときのデータ例を示し、図４Ｃはバージョン３の時のデータ例を示す。
図４Ａ～図４Ｃに示すように、ＯＴＰメモリ２３にはｎ個のスロット２３１～２３ｎが設けられている。各スロット２３１～２３ｎは、各バージョンの参照値に対応する。バージョンの数を表す係数ｋ（ｋ＝１～ｎ）が各スロット２３１～２３ｎのアドレスとして割り当てられている。

工場出荷時、図４Ａに示すように、スロット２３１はバージョン１のプログラムデータの参照値ｖ１によって占められる。他のスロット２３２～２３ｎは空であり、未使用の状態である。ＯＴＰメモリ２３の参照値ｖ１を書き換えることはできないが、未使用の他のスロット２３２～２３ｎはデータを書き込むことが可能である。一方、ｎｏｎ－ＯＴＰメモリ２４には１つのスロット２４０が設けられているが、バージョン１の時点ではこのスロット２４０は空であり、未使用の状態である。

アプリケーションが更新されると、図４Ｂに示すように、更新後のプログラムデータのハッシュ値が最新バージョン２の参照値ｖ２としてＯＴＰメモリ２３のスロット２３２に書き込まれる。スロット２３２に参照値ｖ２が書き込まれると、先のバージョン１の参照値ｖ１は失効する。一方、ｎｏｎ－ＯＴＰメモリ２４のスロット２４０には、ハッシュチェーンｘ（ｎ－１）が書き込まれる。

さらにアプリケーションが更新されると、図４Ｃに示すように、最新バージョン３の参照値ｖ３がＯＴＰメモリ２３のスロット２３３に書き込まれる。これにより、先のバージョン１及び２の参照値ｖ１及びｖ２は失効する。一方、ｎｏｎ－ＯＴＰメモリ２４のスロット２４０にはハッシュチェーンｘ（ｎ－２）が上書きされる。

このようにして、アプリケーションの更新ごとに最新バージョンｋの参照値ｖｋがＯＴＰメモリ２３に書き込まれ、ハッシュチェーンｘ（ｎ－ｋ＋１）がｎｏｎ－ＯＴＰメモリ２４に上書きされていく。参照値ｖｋ用にｎ個のスロット２３１～２３ｎが用意されており、アプリケーションをｎ回更新することができる。マイクロコントローラ１０は、これらデータを使用してプログラムデータの真正性を検証することができる。

（検証処理）
図５は、マイクロコントローラ１０においてプログラムデータの真正性を検証する処理手順を示す。この処理は、例えばアプリケーションを起動するときのセキュアブートとしてＣＰＵ１１によって実行される。

図５に示すように、ＣＰＵ１１は、ハッシュ関数ＳＨＡ２５６を用いてアプリケーションのプログラムデータの全部からハッシュ値を計算する（ステップＳ２１）。次にＣＰＵ１１は、ＯＴＰメモリ２３から最新バージョンｋの参照値ｖｋを検索する（ステップＳ２２）。参照値ｖｋは、ＯＴＰメモリ２３の各スロット２３１～２３ｎのうち、アドレスがｋのスロットに保存されている。

ＣＰＵ１１は、計算されたハッシュ値を検索された参照値ｖｋと照合し、同じか否かを判断する（ステップＳ２３）。ハッシュ値が参照値ｖｋと同じでない場合（ステップＳ２３：ＮＯ）、プログラムデータが改ざんされているため、セキュアブートは失敗する。ＣＰＵ１１はマイクロコントローラ１０をリセットし（ステップＳ２４）、セキュアブートを終了する。

なおステップＳ２４において、マイクロコントローラ１０は、例えばＲＡＭの特別なフラグを使用する等、プログラムが破損したことのトラックを残して、セキュアブートを継続することもできる。これは認証ブート（authenticated boot）と呼ばれる。

ハッシュ値が参照値ｖｋと同じである場合（ステップＳ２３：ＹＥＳ）、ＣＰＵ１１はｋ＝１であるか否か、つまりアプリケーションが一度も更新されていないバージョン１であるか否かを判断する（ステップＳ２５）。ｋ＝１である場合（ステップＳ２５：ＹＥＳ）、つまりバージョン１の場合、セキュアブートは成功する。ＣＰＵ１１はアプリケーションを起動し（ステップＳ２９）、セキュアブートを終了する。

ｋ＝１ではない場合（ステップＳ２５：ＮＯ）、つまりバージョンが２以上である場合、ＣＰＵ１１はハッシュチェーンｘ（ｎ－ｋ＋１）をｎｏｎ－ＯＴＰメモリ２４から読み出す（ステップＳ２６）。ＣＰＵ１１は、ハッシュ関数ＳＨＡ２５６をｋ－１回繰り返し用いてハッシュチェーンｘ（ｎ－ｋ＋１）からハッシュ値を計算する（ステップＳ２７）。計算されるハッシュ値は、ハッシュチェーンｘｎとなるはずである。例えば、ｋ＝２の場合、ｎｏｎ－ＯＴＰメモリ２４にはハッシュチェーンｘ（ｎ－１）が保存されている。このハッシュチェーンｘ（ｎ－１）にハッシュ関数ＳＨＡ２５６を１（１＝２－１）回用いると、ハッシュチェーンｘｎが計算される。ｋ＝３の場合、ｎｏｎ－ＯＴＰメモリ２４にはハッシュチェーンｘ（ｎ－２）が保存されている。ハッシュチェーンｘ（ｎ－２）にハッシュ関数ＳＨＡ２５６を２（２＝３－１）回繰り返すことで、ハッシュチェーンｘ（ｎ－２）からハッシュチェーンｘ（ｎ－１）が計算され、このハッシュチェーンｘ（ｎ－１）からさらにハッシュチェーンｘｎが計算される。

このように、ハッシュチェーンｘｎより前のハッシュチェーンｘ１～ｘ（ｎ－１）にハッシュ関数ＳＨＡ２５６を繰り返し適用することで、ハッシュチェーンｘｎを再計算することができる。ハッシュ関数ＳＨＡ２５６はプレイメージ耐性を有することから、ハッシュチェーンをその生成順に計算することが可能だが、生成順とは逆順、すなわち末尾側のハッシュチェーンから先頭側のハッシュチェーンを計算することはできない。例えば、ハッシュチェーンｘ（ｎ－２）からハッシュチェーンｘ（ｎ－１）及びｘｎを計算できるが、ハッシュチェーンｘ（ｎ－３）は計算できない。

ＣＰＵ１１は、計算したハッシュチェーンｘｎとＯＴＰメモリ２３に保存されたハッシュチェーンｘｎが同じか否かを判断する（ステップＳ２８）。同じである場合（ステップＳ２８：ＹＥＳ）、ＣＰＵ１１はプログラムデータが真正であると判断し、セキュアブートは成功する。ＣＰＵ１１はアプリケーションを起動し（ステップＳ２９）、セキュアブートを終了する。一方、同じではない場合（ステップＳ２８：ＮＯ）、セキュアブートは失敗する。ＣＰＵ１１はマイクロコントローラ１０をリセットし（ステップＳ２４）、セキュアブートを終了する。

以上のように、第１実施形態のマイクロコントローラ１０によれば、プログラムデータから計算したハッシュ値とＯＴＰメモリ２３に保存された参照値ｖｋが同じであり、かつｎｏｎ－ＯＴＰメモリ２４に保存されたハッシュチェーンｘ（ｎ－ｋ＋１）から計算されたハッシュチェーンｘｎとＯＴＰメモリ２３に保存されたハッシュチェーンｘｎとが同じであるかを判断することにより、プログラムデータの真正性を検証する。

ＯＴＰメモリ２３の参照値ｖｋとハッシュチェーンｘｎの改ざんは不可能である。悪意の第３者が参照値ｖｋを偽造しようとする場合、ハッシュチェーンｘ（ｎ－ｋ＋１）の偽造も必要だが、ハッシュ関数のプレイメージ耐性の特性上、ハッシュチェーンｘｎからハッシュチェーンｘｎより前のハッシュチェーンｘ（ｎ－ｋ＋１）を偽造することはできない。したがって、参照値ｖｋの高いセキュリティを維持することができる。

このように、第１実施形態のマイクロコントローラ１０によれば、一般的なハードウェアであるＯＴＰメモリ２３とｎｏｎ－ＯＴＰメモリ２４を使用してセキュリティの高いプログラムデータの検証を行うことができる。検証に使用するハッシュチェーンｘ１～ｘｎは、データ量が２５６ビットと小さいデータ片に最大でもｎ－１回のハッシュ関数ＳＨＡ２５６の計算を行うことにより得ることができる。計算量が少ないため、高性能でセキュアなハードウェアではなくても検証時間を短くすることができる。したがって、ハードウェアの性能によらずプログラムデータの検証を高速に行うことができる。

参照値ｖｋの改ざんはデジタル署名を使用して検証することもできる。デジタル署名を用いる場合、ｎｏｎ－ＯＴＰメモリにアプリケーションのプログラムデータ及びその参照値が保存され、書き換え可能な参照値には秘密鍵で作成されたデジタル署名が付与される。秘密鍵に対応する公開鍵はＯＴＰメモリに保存される。セキュアブート時には、アプリケーションのプログラムデータから計算されたハッシュ値と参照値とが同じであり、かつ公開鍵を使用して参照値のデジタル署名が正しいことが検証された場合に、アプリケーションの起動が行われる。

しかし、デジタル署名の検証は計算量が多く、低性能のマイクロコントローラでは数秒かかることがある。クロック速度が１００ＭＨｚ以上の高性能のマイクロコントローラであっても数百ミリ秒かかることがあり、車両のエンジン起動等の非常に短い時間で稼働する必要があるシステムには不向きである。第１実施形態のマイクロコントローラ１０は、デジタル署名の代わりにハッシュチェーンｘｎを使用することで検証の高速化が可能である。ハッシュ関数ＳＨＡ２５６の計算速度はデジタル署名の検証よりも数桁速い。したがって、マイクロコントローラ１０が低性能であっても参照値ｖｋの検証を高速に行うことができ、車両のエンジン起動等の高速なシステムの稼働が可能である。

＜第２実施形態＞
第１実施形態ではプログラムデータの全部のハッシュ値を計算したが、第２実施形態では、ハッシュ値の計算をプログラムデータの一部とすることにより、第１実施形態よりもハッシュ値の計算を高速化する。

（初期化処理）
第２実施形態における初期化処理では、第１実施形態と同様に、外部コンピュータ５０がハッシュチェーンｘ１～ｘｎを生成して末尾のハッシュチェーンｘｎをマイクロコンピュータ１０に保存した後、参照値を生成する。第２実施形態の参照値は、プログラムデータが分割されたｍ個の各データ部分のハッシュ値である。

具体的には、外部コンピュータ５０は、アプリケーションのプログラムデータをｍ個のデータ部分に分割し、ハッシュ関数ＳＨＡ２５６を用いて各データ部分のハッシュ値を計算する。外部コンピュータ５０は、計算した各データ部分のハッシュ値を各データ部分の参照値ｙ１～ｙｍとしてｎｏｎ－ＯＴＰメモリ２４に保存する。

また、外部コンピュータ５０は、各参照値ｙ１～ｙｍからハッシュ値を計算する。例えば、外部コンピュータ５０は、各参照値ｙ１～ｙｍを順番に並べて連結したデータ列を生成し、ハッシュ関数ＳＨＡ２５６を用いて当該データ列のハッシュ値を計算する。外部コンピュータ５０は、計算されたハッシュ値をバージョンｋの参照値ｗｋとしてＯＴＰメモリ２３のスロット２３１に保存する。参照値ｗｋは、ｎｏｎ－ＯＴＰメモリ２４に保存された各参照値ｙ１～ｙｍの検証に使用される。

上記参照値ｗｋは、下記式により表される。
参照値ｗｋ＝ＳＨＡ２５６（参照値ｙ１||参照値ｙ２||…||参照値ｙｍ）
式中の||は、連結を表す。ＳＨＡ２５６（）は、（）内のデータ値からハッシュ値を生成するハッシュ関数ＳＨＡ２５６を表す。

アプリケーションのバージョンアップ時、外部コンピュータ５０は、ｎｏｎ－ＯＴＰメモリ２２に保存されたアプリケーションのプログラムデータを更新後のプログラムデータに上書きする。また、外部コンピュータ５０は、ハッシュチェーンｘ（ｎ－ｋ＋１）をセキュアメモリから取得し、ｎｏｎ－ＯＴＰメモリ２４に書き込む。外部コンピュータ５０は、更新後のプログラムデータから参照値ｙ１～ｙｍを生成し、ｎｏｎ－ＯＴＰメモリ２４に保存する。また、外部コンピュータ５０は、生成された参照値ｙ１～ｙｍを並べて連結したデータ列のハッシュ値を計算し、参照値ｗｋとしてＯＴＰメモリ２３に保存する。データの書き換えが不可能なＯＴＰメモリ２３には、各バージョンの参照値ｗｋが追加で書き込まれる。

図６Ａ～図６Ｃは、第２実施形態におけるＯＴＰメモリ２３及びｎｏｎ－ＯＴＰメモリ２４のデータ例を示す。図６Ａはバージョン１のデータ例を示し、図６Ｂはバージョン２のデータ例を示し、図６Ｃはバージョン３のデータ例を示す。
図６Ａ～図６Ｃに示すように、第２実施形態のｎｏｎ－ＯＴＰメモリ２４には、スロット２４０に加えてｍ個のスロット２４１～２４ｍが設けられている。１つのスロットは、１つの参照値に対応する。また、第１実施形態と同様に、ｎｏｎ－ＯＴＰメモリ２４にはスロット２４０が設けられ、ＯＴＰメモリ２３にはスロット２３１～２３ｎが設けられている。

工場出荷時、図６Ａに示すように、ｎｏｎ－ＯＴＰメモリ２４の各スロット２４１～２４ｍには、バージョン１の参照値ｙ１～ｙｍが保存され、ＯＴＰメモリ２３のスロット２３１にはバージョン１の参照値ｗ１が保存されている。ｎｏｎ－ＯＴＰメモリ２４のスロット２４０は未使用の状態である。また、ＯＴＰメモリ２３のスロット２３２～２３ｎも未使用の状態である。

アプリケーションのプログラムデータが更新されると、外部コンピュータ５０は、図６Ｂに示すように、更新後のプログラムデータから最新バージョン２の参照値ｙ１～ｙｍを生成し、ｎｏｎ－ＯＴＰメモリ２４の各スロット２４１～２４ｍに上書き保存する。また、外部コンピュータ５０は、最新バージョン２の参照値ｙ１～ｙｍのデータ列のハッシュ値を計算し、バージョン２の参照値ｗ２としてＯＴＰメモリ２３のスロット２３２に保存する。これによりバージョン１の参照値ｗ１が失効する。外部コンピュータ５０は、セキュアメモリに保存されたハッシュチェーンｘ（ｎ－１）を取得してｎｏｎ－ＯＴＰメモリ２４のスロット２４０に保存する。

さらにアプリケーションが更新されると、外部コンピュータ５０は、更新後のプログラムデータから最新バージョン３の参照値ｙ１～ｙｍを生成し、ｎｏｎ－ＯＴＰメモリ２４の各スロット２４１～２４ｍに上書き保存する。また、外部コンピュータ５０は、最新バージョン２の参照値ｙ１～ｙｍからそのデータ列のハッシュ値を計算し、バージョン３の参照値ｗ３としてＯＴＰメモリ２３のスロット２３３に保存する。これによりバージョン１及び２の参照値ｗ１及びｗ２が失効する。外部コンピュータ５０は、セキュアメモリからハッシュチェーンｘ（ｎ－２）を取得してｎｏｎ－ＯＴＰメモリ２４のスロット２４０に上書き保存する。

このようにして、アプリケーションが更新されるごとに、最新バージョンｋの参照値ｙ１～ｙｍ及びハッシュチェーンｘ（ｎ－ｋ＋１）がｎｏｎ－ＯＴＰメモリ２４に上書き保存されるとともに、最新バージョンｋの参照値ｗｋがＯＴＰメモリ２３に保存される。

（検証処理）
図７は、第２実施形態に係るマイクロコトンローラ１０がプログラムデータの真正性を検証する処理手順を示す。この処理は、例えばアプリケーションを起動するときのセキュアブートとしてＣＰＵ１１によって実行される。

図７に示すように、ＣＰＵ１１は乱数生成器１４により生成された乱数ｒ（ｒは１～ｍの整数）を取得する（ステップＳ４１）。ＣＰＵ１１は、アプリケーションのプログラムデータをｍ個のデータ部分に分割し、ｍ個のデータ部分のうちｒ番目のデータ部分ｒからハッシュ関数ＳＨＡ２５６を用いてハッシュ値を計算する（ステップＳ４２）。

ＣＰＵ１１は、ＯＴＰメモリ２３から最新バージョンｋの参照値ｗｋを読み出す（ステップＳ４３）。また、ＣＰＵ１１は、ｎｏｎ－ＯＴＰメモリ２４に保存された各参照値ｙ１～ｙｍを並べて連結したデータ列を生成し、ハッシュ関数ＳＨＡ２５６を用いてそのハッシュ値を計算する。ＣＰＵ１１は、計算されたハッシュ値がＯＴＰメモリ２３に保存された参照値ｗｋと同じか否かを判断する（ステップＳ４４）。

計算されたハッシュ値と参照値ｗｋが同じではない場合（ステップＳ４４：ＮＯ）、セキュアブートが失敗し（ステップＳ４５）、ＣＰＵ１１はアプリケーションを起動せずにセキュアブートを終了する。ステップＳ４５においては、上述したステップＳ２４と同様に認証ブートが実行されてもよい。一方、計算したハッシュ値が参照値ｗｋと同じである場合（ステップＳ４４：ＹＥＳ）、ＣＰＵ１１は計算されたデータ部分ｒのハッシュ値とｎｏｎ－ＯＴＰメモリ２４に保存されたデータ部分ｒの参照値ｙｒが同じか否かを判断する（ステップＳ４６）。

計算されたハッシュ値と保存された参照値ｙｒが同じではない場合（ステップＳ４６：ＮＯ）、プログラムデータの一部が改ざんされているため、セキュアブートは失敗する。ＣＰＵ１１はマイクロコントローラ１０をリセットし（ステップＳ４５）、セキュアブートを終了する。一方、計算されたハッシュ値と保存された参照値ｙｒが同じである場合（ステップＳ４６：ＹＥＳ）、ＣＰＵ１１はｋ＝１か否かを判断する（ステップＳ４７）。

ｋ＝１の場合（ステップＳ４７：ＹＥＳ）、つまりバージョン１の場合、セキュアブートは成功する。ＣＰＵ１１はアプリケーションを起動し（ステップＳ５１）、セキュアブートを終了する。ｋ＝１ではない場合（ステップＳ４７：ＮＯ）、つまりバージョンが２以上である場合、ＣＰＵ１１はｎｏｎ－ＯＴＰメモリ２４からハッシュチェーンｘ（ｎ－ｋ＋１）を読み出す（ステップＳ４８）。ＣＰＵ１１は、ハッシュ関数ＳＨＡ２５６をｋ－１回繰り返し用いて、ハッシュチェーンｘ（ｎ－ｋ＋１）からハッシュ値、すなわちハッシュチェーンｘｎを計算する（ステップＳ４９）。

ＣＰＵ１１は、計算されたハッシュチェーンｘｎとＯＴＰメモリ２３に保存されたハッシュチェーンｘｎが同一か否かを判断する（ステップＳ５０）。各ハッシュチェーンｘｎが同一であれば（ステップＳ５０：ＹＥＳ）、ＣＰＵ１１はプログラムデータが真正であると判断し、セキュアブートは成功する。ＣＰＵ１１はアプリケーションを起動し（ステップＳ５１）、セキュアブートを終了する。一方、同一ではない場合（ステップＳ５０：ＮＯ）、セキュアブートは失敗する。ＣＰＵ１１はマイクロコントローラ１０をリセットし（ステップＳ４５）、セキュアブートを終了する。なお、上記ステップＳ４７～Ｓ５０の処理内容は第１実施形態におけるステップＳ２５～Ｓ２８の処理内容と同じである。

以上のように、第２実施形態によれば、プログラムデータの１／ｍのデータ部分ｒのハッシュ値を計算すればよく、プログラムデータの全部のハッシュ値を計算する必要がない。したがって、第１実施形態と同様にハッシュチェーンｘ１～ｘｎを用いることで検証を高速化するだけでなく、プログラムデータのハッシュ値の計算もｍ倍高速化することができる。例えば、プログラムデータ全体のハッシュ値の計算に１００ｍｓの時間を要する場合、ｍ＝１０に設定してプログラムデータを１０分割すれば、１０ｍｓの時間でハッシュ値の計算が終了するため、１０倍の高速化が可能である。プログラムデータのデータ量が大きい場合であっても、システムの高速な稼働が可能である。

改ざんされたプログラムデータには、元のプログラムデータと異なる部分が少なくとも一部分ある。ハッシュ値の計算により検証するデータ部分ｒは１～ｍの任意の数字であるため、セキュアブートを十分な回数行うことにより、改ざんされたデータ部分が発見され得る。

第２実施形態において、各データ部分の参照値ｙ１～ｙｍはＯＴＰメモリ２３ではなく、ｎｏｎ－ＯＴＰメモリ２４に保存されるため、プログラムデータの更新ごとに上書き保存することができ、保存に必要なメモリ容量を減らすことができる。ｎｏｎ－ＯＴＰメモリ２４に保存された各データ部分の参照値ｙ１～ｙｍが真正か否かは、ＯＴＰメモリ２３に保存される参照値ｗｋによって確認できる。悪意の第３者がセキュアブートを成功させるため、参照値ｙｒを偽造しようとする場合、参照値ｙ１～ｙｍからなるデータ列のハッシュ値が、ＯＴＰメモリ２３に保存された書き換え不可能な参照値ｗｋと同じとなるように偽造する必要がある。しかし、ハッシュ関数ＳＨＡ２５６の定義上、データ列のハッシュ値が参照値ｗｋと同じとなるように参照値ｙｒを計算することは不可能である。各バージョンｋの参照値ｗｋがＯＴＰメモリ２３に保存されるが、参照値ｗｋはハッシュ値でありデータ量が少ないため、保存に必要なＯＴＰメモリ２３のメモリ容量も減らすことができる。

このように、第２実施形態のマイクロコントローラ１０によれば、第１実施形態と同様に、一般的なハードウェアであるＯＴＰメモリ２３とｎｏｎ－ＯＴＰメモリ２４を使用してセキュリティの高いプログラムデータの検証を行うことができる。プログラムデータを例えば１０分割する場合、１０個の参照値ｙ１～ｙ１０を保存するには１０×２５６ビット又は３２０バイトの容量のｎｏｎ－ＯＴＰメモリ２４が必要になるが、この容量はマイクロコントローラ１０が低性能であっても容易に実現できる容量である。検証に使用する参照値ｙ１～ｙｍ及びハッシュチェーンｘ１～ｘｎは、デジタル署名よりも計算量が少ないハッシュ関数ＳＨＡ２５６により計算できるため、高性能でセキュアなハードウェアではなくても検証時間を短くすることができる。したがって、ハードウェアの性能によらずよりセキュリティが高いプログラムデータの検証を高速に行うことができる。

＜第３実施形態＞
第３実施形態のマイクロコントローラ１０は、第１又は第２実施形態で説明したプログラムデータの検証処理を指定した時間に実行することにより、セキュリティをより高める。

第３実施形態に係るマイクロコントローラ１０では、ＣＰＵ１１がセキュアブートを実行する時間をタイマー１５にセットする。タイマー１５によりカウントされた時間がセキュアブートの実行時間に到ると、ＣＰＵ１１は第１又は第２実施形態と同様のセキュアブートを実行する。セキュアブートの実行時間は、一定間隔であってもよいし、乱数等により任意に定義された時間であってもよい。

このように、第３実施形態によれば、プログラムデータの検証が指定された時間に行われるため、検証を実行する間隔を短くすることでセキュリティをより高めることができる。これは特に第２実施形態において有効である。第２実施形態に係る検証処理では、プログラムデータの全部ではなく一部に対してハッシュ値による検証を行うため、検証の間隔を短くして検証するデータ部分を増やすことによりセキュリティが高まる。

以上、本発明の好ましい実施形態について説明したが、本発明は、これらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、アプリケーションのバージョンが更新されるごとに異なるハッシュチェーンを保存することでセキュリティを高めることができるが、ハッシュチェーンｘｎより前に生成されるハッシュチェーンｘ１～ｘ（ｎ－１）のいずれかであれば最後のハッシュチェーンｘｎを計算できる。よって、更新ごとに異なるハッシュチェーンを書き込むのではなく、ハッシュチェーンｘ１～ｘ（ｎ－１）から選択した１つのハッシュチェーン、例えばハッシュチェーンｘ５を毎回保存するようにしてもよい。

１０・・・マイクロコントローラ、１１・・・ＣＰＵ、２１・・・ＯＴＰメモリ、２２・・・ｎｏｎ－ＯＴＰメモリ、２３・・・ＯＴＰメモリ、２４・・・ｎｏｎ－ＯＴＰメモリ、５０・・・外部コントローラ

Claims (12)

1. プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証する検証処理部（１１）と、
   データの書き換えが不可能な第１メモリ（２３）と、
   データの書き換えが可能な第２メモリ（２４）と、を備え、
   前記第１メモリ（２３）には、前記参照値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンと、が保存され、
   前記第２メモリ（２４）には、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかが保存され、
   前記検証処理部（１１）は、前記ハッシュ関数を用いて前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算し、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記計算されたｎ番目のハッシュチェーンと前記第１メモリ（２３）に保存された前記ｎ番目のハッシュチェーンとが同じである場合、前記プログラムデータが真正であると判断する、
   制御装置（１０）。
2. 前記参照値は、前記プログラムデータの全部から計算されたハッシュ値であり、
   前記検証処理部（１１）は、前記プログラムデータの全部からハッシュ値を計算し、前記計算されたハッシュ値が前記参照値と同じか否かを判断する、
   請求項１に記載の制御装置（１０）。
3. プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証する検証処理部（１１）と、
   データの書き換えが不可能な第１メモリ（２３）と、
   データの書き換えが可能な第２メモリ（２４）と、を備え、
   前記第１メモリ（２３）には、前記参照値のハッシュ値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとが保存され、
   前記第２メモリ（２４）には、前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとが保存され、
   前記検証処理部（１１）は、前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された参照値からハッシュ値を計算するとともに前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算し、前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記参照値から計算されたハッシュ値が前記保存された参照値のハッシュ値と同じであって、前記計算されたｎ番目のハッシュチェーンが前記保存されたｎ番目のハッシュチェーンと同じである場合、前記プログラムデータが真正であると判断する、
   制御装置（１０）。
4. 前記参照値は、前記プログラムデータが分割されたｍ個の各データ部分のハッシュ値であり、
   前記検証処理部（１１）は、前記プログラムデータのいずれかのデータ部分のハッシュ値を計算し、前記計算されたハッシュ値が前記参照値として保存された前記いずれかのデータ部分のハッシュ値と同じか否かを判断する、
   請求項３に記載の制御装置（１０）。
5. 前記参照値のハッシュ値は、前記各データ部分のハッシュ値を連結したデータ列のハッシュ値であり、
   前記検証処理部（１１）は、前記参照値として保存された前記各データ部分のハッシュ値を連結したデータ列を生成し、当該データ列のハッシュ値を計算して前記保存された参照値のハッシュ値と同じか否かを判断する、
   請求項４に記載の制御装置（１０）。
6. 前記参照値は、前記プログラムデータが更新されるごとに、更新後のバージョンの前記プログラムデータから計算され、保存される、
   請求項１～５のいずれか一項に記載の制御装置（１０）。
7. 前記プログラムデータのバージョンの数をｋで表すとき、前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかは、ｎ－ｋ＋１番目のハッシュチェーンであり、
   前記検証処理部（１１）は、前記ｎ－ｋ＋１番目のハッシュチェーンに前記ハッシュ関数を繰り返し用いて前記ｎ番目のハッシュチェーンを計算する、
   請求項６に記載の制御装置（１０）。
8. 前記検証処理部（１１）は、前記検証を指定した時間に実行する、
   請求項１～７のいずれか一項に記載の制御装置（１０）。
9. データの書き換えが不可能な第１メモリ（２３）とデータの書き換えが可能な第２メモリ（２４）とを備え、プログラムデータの真正性を検証する制御装置（１０）を初期化する方法であって、
   ハッシュ関数を繰り返し用いて所定長のデータから１～ｎ番目のハッシュチェーンを計算するステップと、
   前記検証に用いる参照値として、前記ハッシュ関数を用いて前記プログラムデータからハッシュ値を計算するステップと、
   前記計算された参照値と、前記１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとを、前記第１メモリ（２３）に保存するステップと、
   前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかを、前記第２メモリ（２４）に保存するステップと、
   を含む方法。
10. データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備える制御装置（１０）において、プログラムデータの真正性を検証する方法であって、
    前記プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証するステップを含み、
    前記第１メモリ（２３）には、前記参照値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンと、が保存され、
    前記第２メモリ（２４）には、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかが保存され、
    前記検証するステップは、
    前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算するステップと、
    前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記計算されたｎ番目のハッシュチェーンと前記保存されたｎ番目のハッシュチェーンとが同じである場合、前記プログラムデータが真正であると判断するステップと、
    を含む方法。
11. データの書き換えが不可能な第１メモリ（２３）とデータの書き換えが可能な第２メモリ（２４）とを備え、プログラムデータの真正性を検証する制御装置（１０）を初期化する方法であって、
    ハッシュ関数を繰り返し用いて所定長のデータから１～ｎ番目のハッシュチェーンを計算するステップと、
    前記検証に用いる参照値として、前記ハッシュ関数を用いて前記プログラムデータからハッシュ値を計算するステップと、
    前記ハッシュ関数を用いて前記参照値からハッシュ値を計算するステップと、
    前記参照値から計算されたハッシュ値と、前記１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとを、前記第１メモリ（２３）に保存するステップと、
    前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとを、前記第２メモリ（２４）に保存するステップと、
    を含む方法。
12. データの書き換えが不可能な第１メモリ（２３）と、データの書き換えが可能な第２メモリ（２４）と、を備える制御装置（１０）においてプログラムデータの真正性を検証する方法であって、
    前記プログラムデータからハッシュ関数を用いてハッシュ値を計算し、前記ハッシュ値が参照値と同じであるか否かを判断することにより、前記プログラムデータの真正性を検証するステップを含み、
    前記第１メモリ（２３）には、前記参照値から計算されたハッシュ値と、前記ハッシュ関数を繰り返し用いて所定長のデータから計算された１～ｎ番目のハッシュチェーンのうちのｎ番目のハッシュチェーンとが保存され、
    前記第２メモリ（２４）には、前記参照値と、前記１～ｎ番目のハッシュチェーンのうちの１～ｎ－１番目のハッシュチェーンのいずれかとが保存され、
    前記検証するステップは、
    前記ハッシュ関数を用いて、前記第２メモリ（２４）に保存された参照値からハッシュ値を計算するステップと、
    前記第２メモリ（２４）に保存された前記１～ｎ－１番目のハッシュチェーンのいずれかからｎ番目のハッシュチェーンを計算するステップと、
    前記プログラムデータから計算されたハッシュ値が前記参照値と同じであり、かつ前記参照値から計算されたハッシュ値が前記保存された参照値のハッシュ値と同じであって、前記計算されたｎ番目のハッシュチェーンが前記保存された前記ｎ番目のハッシュチェーンと同じである場合、前記プログラムデータが真正であると判断するステップと、
    を含む方法。
    
    

Images