JP7263416B2 - マスタエージェント間のインターコネクト帯域幅の分配 - Google Patents

Description

マルチコアマイクロコントローラは、複数のソフトウェアアプリケーションを並列に実行することができる。アプリケーション間のコンフリクトにより、インターコネクトのディスプレースメントが生じる可能性がある。例えば、第１のアプリケーションがインターコネクトに頻繁にアクセスする場合、またはアクセスレイテンシが高いインターコネクトリソースにアクセスする場合、インターコネクトアクセスを要求する第２のアプリケーションは、第１のアプリケーションがそのアクセスを終了するまで頻繁に待機する必要がある。その結果、第２のアプリケーションの処理が遅くなったり、または第１のアプリケーションがリアルタイムで実行不能となるために失敗したりする可能性がある。時分割多重化によりディスプレースメントは解決されるが、アプリケーションは遅くなり、マルチコアマイクロコントローラのハードウェア使用率が低下する。

本開示の態様によるデータ処理装置を示す図である。 本開示の態様による、図１のデータ処理装置のコントローラを示す図である。 図２Ａのコントローラに対応するタイミング図である。 本開示の態様による、図１のデータ処理装置のコントローラを示す図である。 図３Ａのコントローラに対応するタイミング図である。 本開示の態様による、マスタエージェント間でインターコネクト帯域幅を分配する方法のフローチャートを示す図である。

本開示は、マスタエージェントによって生成されるインターコネクトのコンフリクトを低減することを目的とする。インターコネクトに接続された各マスタエージェントは、タイムインターバル内で、各マスタエージェントがインターコネクトを占有できるインターコネクト帯域幅を割り当てられる。現在のタイムインターバル内で、マスタエージェントが割り当て帯域幅に達した場合、残りのタイムインターバルの間、このマスタエージェントは、新規アクセス要求がマスタエージェントアービトレーションについて考慮される前に、当該マスタエージェントからの各新規アクセス要求を複数のインターコネクトクロックサイクルにわたって無視することによって、低減された帯域幅でのアクセスの権限を付与される。

図１は、本開示の態様によるデータ処理装置１００を示す。

データ処理装置１００は、複数のマスタエージェント（ＭＡ）１１０（１１０．０…１１０．ｎ）、コントローラ１２０、アービタ１３０およびシステムインターコネクト１４０を含む。システムインターコネクトは、マスタエージェントがバスを共有するマルチマスタインターコネクト、またはマスタエージェントが接続されたリソースを共有するクロスバーインターコネクトであってよい。

システムインターコネクト１４０は、一度に１つのマスタエージェント１１０のみによって占有されうる。マスタエージェント１１０は、インターコネクトアクセス要求によってインターコネクトアクセスを要求する。アービタ１３０は、インターコネクトアクセス要求の間でマスタエージェントアービトレーションを実行し、この場合にアービトレーションに勝利したマスタエージェント１１０に権限付与をシグナリングするように構成されている。勝利したマスタエージェント１１０は、インターコネクトアクセス権を有する次のマスタエージェント１１０となる。

コントローラ１２０は、それに結合されたマスタエージェント１１０の間でインターコネクト帯域幅を分配するように構成されている。より具体的には、コントローラ１２０は、タイムインターバル内でインターコネクト帯域幅のそれぞれの部分をマスタエージェント１１０の各々に割り当てるように構成されている。コントローラ１２０はまた、マスタエージェント１１０のいずれかが現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費したか否かを判別するために、マスタエージェント１１０を監視するように構成されている。あるマスタエージェント１１０が現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費した場合、コントローラ１２０は、当該マスタエージェント１１０からの任意の新規アクセス要求をマスタエージェントアービトレーションのためにアービタ１３０に転送する前に、当該マスタエージェント１１０からの任意の新規アクセス要求を現在のタイムインターバル内の所定の要求遅延時間だけ遅延させるように構成されている。

インターコネクト帯域幅の割り当て部分は、それぞれのマスタエージェント１１０が待機状態を含むインターコネクト１４０を占有することができる時間を割り当てられる。接続された各マスタエージェント１１０について、割り当て帯域幅は、マスタエージェント１１０がインターコネクト１４０を占有できるローカルインターコネクトクロックサイクルの数であり、クロスバーインターコネクトの場合には、アドレス指定されたスレーブエージェント接続である。この間、インターコネクト１４０は、別のマスタエージェント１１０によって占有されることができない。

図２Ａは、本開示の態様による、図１のデータ処理装置１００のコントローラ２２０を示しており、図２Ｂは、対応するタイミング図２００Ｂを示す。コントローラ２２０は、図１のコントローラ１２０に相当する。

コントローラ２２０は、タイムインターバルレジスタＴＩＲおよびタイムインターバルカウンタＴＩＣを含む。コントローラ２２０はまた、マスタエージェント１１０（１１０．０…１１０．ｎ）の各々について、帯域幅レジスタＢＷＲ（ＢＷＲ．０…ＢＷＲ．ｎ）、帯域幅カウンタＢＷＣ（ＢＷＣ．０…ＢＷＣ．ｎ）、要求遅延レジスタＲＤＲ（ＲＤＲ．０…ＲＤＲｎ）、要求遅延カウンタＲＤＣ（ＲＤＣ．０…ＲＤＣ．ｎ）およびマルチプレクサＭＵＸ（ＭＵＸ０…ＭＵＸｎ）を含む。

タイムインターバルレジスタＴＩＲは、タイムインターバル値ｔ_ＴＩを格納するように構成されている。タイムインターバルカウンタＴＩＣは、タイムインターバルＴＩの開始時に、タイムインターバルレジスタＴＩＲからタイムインターバル値ｔ_ＴＩを受信し、タイムインターバル値ｔ_ＴＩに対応する時間区間の数をカウントするように構成されている。タイムインターバルＴＩは、設定可能であり、複数のインターコネクト装置１４０に適用可能でありうる。

帯域幅レジスタＢＷＲは、それぞれの帯域幅値ｔ_ＢＷを格納するように構成されている。帯域幅カウンタＢＷＣは、それぞれの帯域幅レジスタＢＷＲからそれぞれの帯域幅値ｔ_ＢＷを受信し、それぞれのマスタエージェント１１０によって消費される現在のタイムインターバルＴＩ内のインターコネクト帯域幅のそれぞれの部分をカウントするように構成されている。

要求遅延レジスタＲＤＲは、それぞれの所定の要求遅延時間値ｔ_ＲＤを格納するように構成されている。要求遅延カウンタＲＤＣは、それぞれの要求遅延レジスタＲＤＲからそれぞれの所定の要求遅延時間値ｔ_ＲＤを受信し、それぞれの要求遅延時間値ｔ_ＲＤに対応する時間区間の数を、それぞれの所定の要求遅延時間までまたは現在のタイムインターバルＴＩまでの終了のいずれか短い方でカウントするように構成されている。

マルチプレクサＭＵＸは、帯域幅カウンタＢＷＣから選択信号を受信するように構成されている。帯域幅カウンタＢＷＣが０でない場合、選択信号は、マルチプレクサＭＵＸに通常モードを選択させ、その間、マスタエージェント１１０からのインターコネクトアクセス要求は、遅延なくマスタエージェントアービトレーションのためにアービタ１３０に転送される。一方、帯域幅カウンタＢＷＣが０までカウントダウンした後には、選択信号により、マルチプレクサＭＵＸは、要求遅延モードのための要求遅延カウンタＲＤＣを選択し、その間、マスタエージェント１１０からのインターコネクトアクセス要求は、マスタエージェントアービトレーションのためにアービタ１３０に転送される前に遅延される。

タイムインターバルＴＩ、インターコネクト帯域幅の割り当て部分ｔ_ＢＷおよび所定の要求遅延時間ｔ_ＲＤは、時間区間であるローカルインターコネクトクロックサイクルに関して定義される。本開示では、時間区間がクロックサイクルであることに限定されるものではなく、好適には任意の時間区間であってよい。

図２Ｂのタイミング図２００Ｂを参照して、次にコントローラ２２０の動作について説明する。タイミング図２００Ｂの上段部分には、タイムインターバルＴＩおよびタイムインターバルカウンタＴＩＣが示されている。タイミング図２００Ｂの中段部分には、マスタエージェント１１０．０の帯域幅および帯域幅カウンタＢＷＣ０が示されており、タイミング図２００Ｂの下段部分には、マスタエージェント１１０．ｎの帯域幅および帯域幅カウンタＢＷＣｎが示されている。

タイムインターバル値ｔ_ＴＩは、各タイムインターバルＴＩの開始時にタイムインターバルレジスタＴＩＲからタイムインターバルカウンタＴＩＣにロードされる。次に、タイムインターバルカウンタＴＩＣは、タイムインターバル値ｔ_ＴＩに対応する時間区間（例えば、インターコネクトクロックサイクル）の数をカウントダウンする。タイムインターバルＴＩは、タイムインターバル値ｔ_ＴＩに対応する時間区間の数が０までカウントダウンされた後に終了する。次のタイムインターバルＴＩの開始に対応する各タイムインターバルＴＩの終了時には、タイムインターバルレジスタＴＩＲからタイムインターバルカウンタＴＩＣにタイムインターバル値ｔ_ＴＩがリロードされる。

コントローラ２２０は、タイムインターバルＴＩ内でインターコネクト帯域幅のそれぞれの部分をマスタエージェント１１０の各々に割り当てるように構成されている。タイムインターバルＴＩの開始時に、マスタエージェント１１０．０，１１０．ｎの各々について、コントローラ２２０は、それぞれの帯域幅レジスタＢＷＲからそれぞれの帯域幅カウンタＢＷＣにそれぞれの帯域幅値ｔ_ＢＷをロードし、かつそれぞれの要求遅延レジスタＲＤＲからそれぞれの要求遅延カウンタＲＤＣにそれぞれの所定の要求遅延時間値ｔ_ＲＤをロードするように構成されている。また、所定の要求遅延時間値ｔ_ＲＤは、それぞれのマスタエージェント１１０．０，１１０．ｎからの新規アクセス要求に応答してロードされる。

タイミング図２００Ｂは、マスタエージェント１１０．０が第１のタイムインターバルＴＩ内でインターコネクト帯域幅の割り当て部分を消費したことを示している。このため、マスタエージェント１１０．０は、要求遅延モード（request_delay_mode_0=1）に入る。コントローラ２２０は、次に、このマスタエージェント１１０．０からの任意の新規アクセス要求をマスタエージェントアービトレーションのためにアービタ１３０に転送する前に、このマスタエージェント１１０．０からの新規アクセス要求を第１のタイムインターバルＴＩ内の所定の要求遅延時間ｔ_ＲＤだけ遅延させるように構成されている。要求遅延カウンタＲＤＣ０は、それぞれの要求遅延時間値ｔ_ＲＤに対応する時間区間の数を、それぞれの所定の要求遅延時間までまたは第１のタイムインターバルＴＩの終了までのいずれか早い方でカウントダウンする。それぞれの所定の要求遅延時間ｔ_ＲＤの終了後、または第１のタイムインターバルＴＩの終了後、新規アクセス要求がアービタ１３０に転送される。マスタエージェント１１０．０は、第１のタイムインターバルＴＩ内でインターコネクト帯域幅の割り当て部分を消費しているので、第１のタイムインターバルＴＩ内で追加の帯域幅を所望する場合、当該マスタエージェント１１０．０は、他のマスタエージェント１１０が帯域幅を使用する機会を有することを待機する必要がある。しかし、他のマスタエージェント１１０が帯域幅を必要としない場合、要求遅延の後、マスタエージェント１１０．０は再びインターコネクト１４０にアクセスする機会を得ることができる。

あるマスタエージェント１１０が、第１のタイムインターバルＴＩ中のマスタエージェント１１０．ｎの場合のように、現在のタイムインターバルＴＩ内でインターコネクト帯域幅の割り当て部分を消費しなかった場合、コントローラ１２０は、このマスタエージェント１１０からの任意の新規アクセス要求を遅延なくアービタ１３０に転送するように構成されている。これが優先権を有するマスタエージェント１１０であれば、マスタエージェント１１０は、即座に権限を受け取る可能性が高く、インターコネクト１４０が空くとただちに、要求されたインターコネクトアクセスを開始することができる。

一例として、アプリケーションソフトウェアは、タイムインターバルＴＩを１００，０００インターコネクトクロックサイクルに設定可能であり、マスタエージェント１１０に、利用可能な１０００００インターコネクトクロックサイクルのうち３００００インターコネクトクロックサイクルを割り当てる。マスタエージェント１１０がそのアクセス要求の権限を有し、インターコネクト上でトランザクションを実行しているとき、帯域幅カウンタＢＷＣ０は、常に、マスタエージェント１１０がインターコネクトを占有している間、データ転送および待機状態を含むインターコネクトクロックサイクルの数をカウントダウンする。スレーブエージェントが内部メモリからデータを読み出してからデータを転送するために３クロックサイクルを必要とすることによりマスタエージェント１１０が待機状態を挿入しているスレーブエージェントから読み出しを行っている場合、各読み出しアクセスは、マスタエージェント１１０の帯域幅の４インターコネクトクロックサイクルを消費するが、データビットは１ビットしか転送されない。言い換えれば、帯域幅は、マスタエージェント１１０．０のトランザクション中のインターコネクトクロックサイクルを表しており、転送されるデータ量ではない。

帯域幅カウンタＢＷＣ０が０までカウントダウンすることによって示されるように、マスタエージェント１１０がその割り当て帯域幅（３００００インターコネクトクロックサイクル）を使用した後、マスタエージェント１１０は、要求遅延モードに入る（Request_Delay_Mode_0は０から１に変化する）。遅延レジスタ値ｔ_ＤＲは遅延カウンタＤＣにロードされ、遅延カウンタＤＣは、タイムインターバルカウンタＴＩＣが０より大きい限り、インターコネクトクロックサイクルで０までカウントダウンする。現在のタイムインターバルＴＩ間の任意の新しいインターコネクトアクセス要求は、アクセス要求がマスタエージェントアービトレーションのためにアービタ１３０に転送される前に、例えば、５００インターコネクトクロックサイクル分だけ遅延される。

割り当て帯域幅を消費したマスタエージェント１１０が、タイムインターバルＴＩの終了に向けてインターコネクトアクセス要求を送信する場合（例えば、タイムインターバルＴＩの終了の前に４００インターコネクトクロックサイクルがあり、要求遅延がインターコネクトの５００インターコネクトクロックサイクルに構成されている場合）、現在のタイムインターバルＴＩは、要求遅延の終了よりも前に終了する。タイムインターバルＴＩの終了時、帯域幅カウンタＢＷＣ０は、その後、帯域幅レジスタＢＷＲから３００００インターコネクトクロックサイクルの帯域幅値ｔ_ＢＷでリロードされる。また、要求遅延モードをオフ（request_delay_mode=0）にして、マルチプレクサＭＵＸを通常モードに切り替え、新たなインターコネクトアクセス要求を遅延なくアービタ１３０に転送する。

タイムインターバルカウンタ（ＴＩＣ）、帯域幅カウンタＢＷＣおよび要求遅延カウンタＲＤＣ（ＲＤＣ．０…ＲＤＣ．ｎ）は、本明細書ではカウントダウンとして説明されている。また、要求遅延モードビットは、要求遅延モードがない場合（すなわち、通常モード）には０に設定され、そうでない場合には１に設定される。もちろん、本開示のこれらおよび他の類似の態様は、単なる設計上の選択に過ぎない。本開示はこれらの点で限定されない。

図３Ａは、本開示の態様による、図１のデータ処理装置１００のコントローラ３２０を示しており、図３Ｂは、対応するタイミング図３００Ｂを示す。コントローラ３２０は、図１のコントローラ１２０に相当する。

コントローラ３２０は、コントローラ３２０がタイムインターバルレジスタＴＩＲ、タイムインターバルカウンタＴＩＣ、ならびに各マスタエージェント１１０について、それぞれの帯域幅値ｔ_ＢＷを格納するように構成されたそれぞれの帯域幅レジスタＢＷＲ、それぞれの所定の要求遅延時間値ｔ_ＲＤを格納するように構成されたそれぞれの要求遅延レジスタＲＤＲおよびそれぞれのマルチプレクサＭＵＸを含むという点で、図２Ａのコントローラ２２０と類似している。

しかし、コントローラ３２０は、別個の帯域幅カウンタＢＷＣおよび要求遅延カウンタＲＤＣを有さず、マスタエージェント１１０が要求遅延モードにあるか否かに応じて、帯域幅カウンタＢＷＣまたは要求遅延カウンタＲＤＣとして機能する単一のカウンタＣ（Ｃ０…Ｃｎ）を含む点において、コントローラ２２０と異なる。コントローラ３２０はまた、要求遅延モードレジスタＲＤＭＲ（ＲＤＭＲ０…ＲＤＭＲｎ）および追加のマルチプレクサＭＵＸ（ＭＵＸ００…ＭＵＸｎｎ）を含む。

マルチプレクサＭＵＸは、要求遅延モードレジスタＲＤＭＲからの選択信号に従って、カウンタＣが帯域幅カウンタＢＷＣとして動作しているか、要求遅延カウンタＲＤＣとして動作しているかを制御する。マルチプレクサＭＵＸは、マスタエージェント１１０が通常モードを開始すると（ＴＩＣ＝０）、要求遅延モードレジスタＲＤＭＲからの値（ＲＤＭＲ値＝０）により、帯域幅レジスタＢＷＲから帯域幅値ｔ_ＢＷを選択してカウンタＣに送信するように構成されている。一方、マスタエージェント１１０が要求遅延モード（ＢＷＣ＝０かつＴＩＣ＞０）を開始して、新たなインターコネクトアクセス要求を送信すると、マルチプレクサＭＵＸは、要求遅延モードレジスタＲＤＭＲからの値（ＲＤＭＲ値＝１）により、要求遅延レジスタＲＤＲから要求遅延値ｔ_ＲＤを選択してカウンタＣに送信するように構成される。

図３Ｂのタイミング図３００Ｂは、マスタエージェント１１０．ｎのカウンタＣｎが帯域幅カウンタＢＷＣｎとして機能し、その後、要求遅延カウンタＲＤＣｎとして機能することを示している。カウンタＣｎは、第１のタイムインターバルＴＩの間は帯域幅カウンタＢＷＣｎとして機能し、第２のタイムインターバルＴＩの第１の部分の間も帯域幅カウンタＢＷＣｎとして機能する。次いで、カウンタＣｎは、第２のタイムインターバルＴＩの第２の部分の間、要求遅延カウンタＲＤＣｎとして機能する。より具体的には、帯域幅カウンタＢＷＣとしてのカウンタＣが帯域幅値ｔ_ＢＷｎからゼロまでカウントダウンした後、マスタエージェント１１０．ｎは、要求遅延モード（request_delay_mode_n=1）に入り、その間、カウンタＣは要求遅延値ｔ_ＲＤｎをロードされ、要求遅延カウンタＲＤＣｎとして機能する。マスタエージェント１１０．ｎは、この要求遅延モードの間、２つの新しいインターコネクトアクセス要求を送信するものとして示され、これらは、マスタエージェントアービトレーションのためにアービタ１３０に転送されるのではなく、遅延される。これらの新しいインターコネクトアクセス要求の各々により、カウンタＣに要求遅延値ｔ_ＲＤｎがロードされ、カウンタＣは、要求遅延値ｔ_ＲＤｎからゼロまでカウントダウンし、その後、新規の要求がマスタエージェントアービトレーションのためにアービタ１３０に転送されうる。そして、第２のタイムインターバルＴＩの終了時には、要求遅延モードも終了するので、カウンタＣｎは、帯域幅値ｔ_ＢＷｎでリロードされる。

コントローラ２２０およびコントローラ３２０の各々のためのインターコネクトアクセス要求を遅延させる代替的な方法は、一対の第１の遅延レジスタおよび第２の遅延レジスタを使用することである。第１の遅延レジスタは、タイムインターバルＴＩ内で割り当てられたインターコネクト帯域幅を全て消費したマスタエージェント１１０からの新しいインターコネクトアクセス要求を格納するように構成され、要求遅延カウンタＲＤＣに要求遅延値ｔ_ＲＤがロードされる。要求遅延カウンタＲＤＣが０にカウントダウンされると、インターコネクトアクセス要求は、第１の遅延レジスタから第２の遅延レジスタにコピーされ、第１の遅延レジスタの内容は削除される。マスタエージェント１１０からのアクセス要求は、インターコネクトアクセス要求が第１の遅延レジスタまたは第２の遅延レジスタに格納されている限り、アービトレーションされない。

図４は、本開示の態様による、マスタエージェント１１０間でインターコネクト帯域幅を分配するための方法のフローチャート４００を示す。

ステップ４１０において、コントローラ１２０／２２０／３２０は、タイムインターバルＴＩ内で、インターコネクト帯域幅のそれぞれの部分をマスタエージェント１１０の各々に割り当てる。

ステップ４２０において、コントローラ１２０／２２０／３２０は、マスタエージェント１１０のいずれかが現在のタイムインターバルＴＩ内でインターコネクト帯域幅の割り当て部分を消費したか否かを判別するために、マスタエージェント１１０を監視する。

ステップ４３０において、あるマスタエージェント１１０が現在のタイムインターバルＴＩ内でインターコネクト帯域幅の割り当て部分を消費した場合、コントローラ１２０／２２０／３２０は、このマスタエージェント１１０からの任意の新規アクセス要求を、現在のタイムインターバルＴＩ内の所定の要求遅延時間ｔ_ＲＤだけ遅延させる。

本開示の態様は、ハードリアルタイム要件を有するシステムインターコネクトのためのＱｏＳ（Quality-of-Service）に関わる問題を解決する。マスタエージェントのインターコネクトアクセス要求は同時に発生するのではなく、順次に発生する。このように、マスタエージェントは、直前にアービトレーションが行われた別のマスタエージェントによって速度が低下する可能性がある。マスタエージェントを完全に停止することはできない。本開示の態様は、マスタエージェントの優先権を変更するのではなく、そのインターコネクトアクセス要求を遅延させて、タイムインターバルの終了まで干渉を低減させるものである。その結果、システムインターコネクトの帯域幅割り当てが改善され、個別にまたはグローバルに構成することができる。

また、本開示の技術は、以下の実施例において説明されうる。

実施例１。マスタエージェント間でインターコネクト帯域幅を分配する方法であって、前記方法は、タイムインターバル内で、前記インターコネクト帯域幅のそれぞれの部分を前記マスタエージェントの各々に割り当てるステップと、前記マスタエージェントのいずれかが現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費したか否かを判別するために、前記マスタエージェントを監視するステップと、あるマスタエージェントが前記現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費した場合に、当該マスタエージェントからの任意の新規アクセス要求を、前記現在のタイムインターバル内の所定の要求遅延時間だけ遅延させるステップと、を含む、方法。

実施例２。前記タイムインターバルは、設定可能であり、ローカルインターコネクトクロックサイクルに関して定義される、実施例１記載の方法。

実施例３。前記タイムインターバルは、複数のインターコネクトに適用される、実施例２記載の方法。

実施例４。前記方法は、あるマスタエージェントが前記現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費していない場合、当該マスタエージェントからの任意の新規アクセス要求を、マスタエージェントアービトレーションを実行するように構成されたアービタに遅延なく転送するステップをさらに含む、実施例１記載の方法。

実施例５。前記割り当てるステップは、前記マスタエージェントの各々について、それぞれの帯域幅レジスタからそれぞれの帯域幅カウンタにそれぞれの帯域幅値をロードするステップを含む、実施例１記載の方法。

実施例６。前記それぞれの帯域幅値をロードするステップは、前記タイムインターバルの開始時に実行される、実施例５記載の方法。

実施例７。前記監視するステップは、前記マスタエージェントの各々について、前記現在のタイムインターバル内で前記それぞれのマスタエージェントが消費した前記インターコネクト帯域幅のそれぞれの部分を、それぞれのカウンタでカウントするステップを含む、実施例１記載の方法。

実施例８。前記インターコネクト帯域幅は、ローカルインターコネクトクロックサイクルに関して定義される、実施例７記載の方法。

実施例９。前記マスタエージェントの各々について、前記遅延させるステップは、それぞれの所定の要求遅延時間値を、それぞれの要求遅延レジスタから、以前に使用された同じそれぞれのカウンタにロードして、前記現在のタイムインターバル内で前記それぞれのマスタエージェントによって消費された前記インターコネクト帯域幅の前記それぞれの部分をカウントするステップと、前記それぞれのカウンタによって、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記それぞれの所定の要求遅延時間までまたは前記現在のタイムインターバルの終了までのいずれか早い方でカウントするステップと、をさらに含む、実施例７記載の方法。

実施例１０。前記方法は、前記マスタエージェントの各々について、それぞれの遅延レジスタからそれぞれの要求遅延カウンタにそれぞれの所定の要求遅延時間値をロードするステップをさらに含む、実施例１記載の方法。

実施例１１。前記ロードするステップは、前記タイムインターバルの開始時に行われる、実施例１０記載の方法。

実施例１２。前記マスタエージェントの各々について、前記ロードするステップは、前記それぞれのマスタエージェントからの新規アクセス要求に応答して行われる、実施例１０記載の方法。

実施例１３。前記方法は、前記それぞれの要求遅延カウンタによって、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記それぞれの所定の要求遅延時間までまたは前記現在のタイムインターバルの終了までのいずれか早い方でカウントするステップ、をさらに含む、実施例１２記載の方法。

実施例１４。前記方法は、それぞれの所定の要求遅延時間の終了後、または前記現在のタイムインターバルの終了後、マスタエージェントアービトレーションを実行するように構成されたアービタに新規アクセス要求を転送するステップをさらに含む、実施例１３記載の方法。

実施例１５。前記タイムインターバルの開始時に、タイムインターバルレジスタからタイムインターバルカウンタにタイムインターバル値をロードするステップと、前記タイムインターバルカウンタによって、前記タイムインターバル値に対応する時間区間の数をカウントするステップと、前記タイムインターバル値に対応する前記時間区間の数がカウントされた後、前記タイムインターバルレジスタから前記タイムインターバルカウンタに前記タイムインターバル値をリロードするステップと、をさらに含む、実施例１記載の方法。

実施例１６。前記タイムインターバルと、前記インターコネクト帯域幅の割り当て部分と、前記所定の要求遅延時間とが、クロックサイクルに関して定義される、実施例１記載の方法。

実施例１７。前記インターコネクト帯域幅の割り当て部分は、前記それぞれのマスタエージェントが前記インターコネクトを占有できる割り当て時間として定義される、実施例１記載の方法。

実施例１８。データ処理装置であって、インターコネクトと、前記インターコネクトに結合されたマスタエージェントと、前記マスタエージェント間でインターコネクト帯域幅を分配するように構成されたコントローラであって、タイムインターバル内で、前記インターコネクト帯域幅のそれぞれの部分を前記マスタエージェントの各々に割り当て、前記マスタエージェントのいずれかが現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費したか否かを判別するために、前記マスタエージェントを監視し、あるマスタエージェントが前記現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費した場合に、当該マスタエージェントからの任意の新規アクセス要求を、前記現在のタイムインターバル内の所定の要求遅延時間だけ遅延させる、ように構成されたコントローラと、を含む、データ処理装置。

実施例１９。前記タイムインターバルは、設定可能であり、ローカルインターコネクトクロックサイクルに関して定義されている、実施例１８記載のデータ処理装置。

実施例２０。前記タイムインターバルは、複数のインターコネクトに適用される、実施例１８記載のデータ処理装置。

実施例２１。前記マスタエージェントの各々について、それぞれの帯域幅値を格納するように構成されたそれぞれの帯域幅レジスタと、前記それぞれの帯域幅レジスタから前記それぞれの帯域幅値を受信し、前記それぞれのマスタエージェントによって消費される前記現在のタイムインターバル内で前記インターコネクト帯域幅のそれぞれの部分をカウントするように構成されたそれぞれの帯域幅カウンタと、をさらに含む、実施例１８記載のデータ処理装置。

実施例２２。前記インターコネクト帯域幅は、ローカルインターコネクトクロックサイクルに関して定義される、実施例１８記載のデータ処理装置。

実施例２３。前記データ処理装置は、前記マスタエージェントの各々について、それぞれの所定の要求遅延時間値を格納するように構成されたそれぞれの要求遅延レジスタと、前記それぞれの要求遅延レジスタから前記それぞれの所定の要求遅延時間値を受信し、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記それぞれの所定の要求遅延時間までまたは前記現在のタイムインターバルの終了までのいずれか短い方でカウントするように構成されたそれぞれの要求遅延カウンタと、をさらに含む、実施例１８記載のデータ処理装置。

実施例２４。前記データ処理装置は、前記マスタエージェントの各々について、それぞれの帯域幅値を格納するように構成されたそれぞれの帯域幅レジスタと、それぞれの所定の要求遅延時間値を格納するように構成されたそれぞれの要求遅延レジスタと、前記それぞれの帯域幅レジスタから前記それぞれの帯域幅値を受信し、前記それぞれのマスタエージェントによって消費される前記現在のタイムインターバル内で前記インターコネクト帯域幅のそれぞれの部分をカウントし、前記それぞれの遅延レジスタから前記それぞれの所定の要求遅延時間値を受信し、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記それぞれの遅延までまたは前記現在のタイムインターバルの終了までのいずれか早い方でカウントするように構成されたそれぞれのカウンタと、をさらに含む、実施例１８記載のデータ処理装置。

実施例２５。前記データ処理装置は、タイムインターバルの値を格納するように構成されたタイムインターバルレジスタと、前記タイムインターバルの開始時に前記タイムインターバルレジスタから前記タイムインターバル値を受信し、前記タイムインターバル値に対応する時間区間の数をカウントし、前記タイムインターバル値に対応する前記時間区間の数がカウントされた後、前記タイムインターバルレジスタから前記タイムインターバル値を再度受信するように構成されたタイムインターバルカウンタと、をさらに含む、実施例１８記載のデータ処理装置。

実施例２６。前記インターコネクト帯域幅の割り当て部分は、前記それぞれのマスタエージェントが前記インターコネクトを占有できる割り当て時間として定義される、実施例１８記載のデータ処理装置。

前述の記載は、例示的な実施形態と関連しているが、「例示的」という用語は、最良または最適ではなく、単に例示的なものとして意味されることが理解される。したがって、本開示は、本開示の範囲内に含まれうる代替例、修正例および同等物を網羅することを意図している。

特定の実施形態が図示され、本明細書に例示かつ説明されてきたが、本開示の範囲から逸脱することなく、種々の代替例および／または同等物の実装形態が、図示され、説明された特定の実施形態に置き換えられうることは、当技術分野の当業者であれば理解されるであろう。本開示は、本明細書で論じた特定の実施形態の任意の適応例または変形例を包含することを意図している。

Claims (8)

1. データ処理装置であって、前記データ処理装置は、
   インターコネクトに結合されたマスタエージェントと、
   前記マスタエージェントと前記インターコネクトとの間に結合され、前記マスタエージェント間でインターコネクト帯域幅を分配するように構成されたコントローラと、
   を含み、
   前記コントローラは、
   タイムインターバル内で、前記インターコネクト帯域幅のそれぞれの部分を前記マスタエージェントの各々に割り当て、
   前記マスタエージェントのいずれかが現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費したか否かを判別するために、前記マスタエージェントを監視し、
   １つのマスタエージェントが前記現在のタイムインターバル内でインターコネクト帯域幅の割り当て部分を消費した場合に、前記１つのマスタエージェントからの任意の新規アクセス要求を、前記現在のタイムインターバル内の所定の要求遅延時間だけ遅延させる、
   ように構成されている、
   データ処理装置。
2. 前記タイムインターバルは、設定可能である、
   請求項１記載のデータ処理装置。
3. 前記タイムインターバルは、複数のインターコネクトに適用される、
   請求項１記載のデータ処理装置。
4. 前記データ処理装置は、前記マスタエージェントの各々について、
   それぞれの帯域幅値を格納するように構成されたそれぞれの帯域幅レジスタと、
   前記それぞれの帯域幅レジスタから前記それぞれの帯域幅値を受信し、前記それぞれのマスタエージェントによって消費される前記現在のタイムインターバル内で前記インターコネクト帯域幅のそれぞれの部分をカウントするように構成されたそれぞれの帯域幅カウンタと、
   をさらに含む、
   請求項１記載のデータ処理装置。
5. 前記データ処理装置は、前記マスタエージェントの各々について、
   それぞれの所定の要求遅延時間値を格納するように構成されたそれぞれの要求遅延レジスタと、
   前記それぞれの要求遅延レジスタから前記それぞれの所定の要求遅延時間値を受信し、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記現在のタイムインターバルの終了までカウントするように構成されたそれぞれの要求遅延カウンタと、
   をさらに含む、
   請求項１記載のデータ処理装置。
6. 前記データ処理装置は、前記マスタエージェントの各々について、
   それぞれの帯域幅値を格納するように構成されたそれぞれの帯域幅レジスタと、
   それぞれの所定の要求遅延時間値を格納するように構成されたそれぞれの要求遅延レジスタと、
   前記それぞれの帯域幅レジスタから前記それぞれの帯域幅値を受信し、前記それぞれのマスタエージェントによって消費される前記現在のタイムインターバル内で前記インターコネクト帯域幅のそれぞれの部分をカウントし、前記それぞれの要求遅延レジスタから前記それぞれの所定の要求遅延時間値を受信し、前記それぞれの要求遅延時間値に対応する時間区間の数を、前記現在のタイムインターバルの終了までカウントするように構成されたそれぞれのカウンタと、
   をさらに含む、
   請求項１記載のデータ処理装置。
7. 前記データ処理装置は、
   タイムインターバル値を格納するように構成されたタイムインターバルレジスタと、
   前記タイムインターバルの開始時に前記タイムインターバルレジスタから前記タイムインターバル値を受信し、前記タイムインターバル値に対応する時間区間の数をカウントし、前記タイムインターバル値に対応する前記時間区間の数がカウントされた後、前記タイムインターバルレジスタから前記タイムインターバル値を再度受信するように構成された、タイムインターバルカウンタと、
   をさらに含む、
   請求項１記載のデータ処理装置。
8. 前記インターコネクト帯域幅の割り当て部分は、前記それぞれのマスタエージェントが前記インターコネクトを占有できる割り当て時間として定義されている、
   請求項１記載のデータ処理装置。

Images