JP7257989B2 - ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD - Google Patents
ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD Download PDFInfo
- Publication number
- JP7257989B2 JP7257989B2 JP2020083986A JP2020083986A JP7257989B2 JP 7257989 B2 JP7257989 B2 JP 7257989B2 JP 2020083986 A JP2020083986 A JP 2020083986A JP 2020083986 A JP2020083986 A JP 2020083986A JP 7257989 B2 JP7257989 B2 JP 7257989B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- antenna panel
- signal processing
- telemetry data
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
本開示は、アクティブフェーズドアレイアンテナを備えるアンテナ装置およびタイミング調整方法に関する。 The present disclosure relates to an antenna device with an active phased array antenna and a timing adjustment method.
アクティブフェーズドアレイアンテナ(以下、APAA(Active Phased Array Antenna)と称する。)は、複数枚のアンテナパネルから構成される。APAAでは、制御部からの制御信号は、各アンテナパネルに一台ずつ搭載される信号処理モジュールを介して、移送器、アンテナ素子などへ送られる(特許文献1参照)。APAAは、装置の軽量化のため、制御部および各アンテナパネルを接続するハーネスの重量を軽減することが望ましい。そのため、APAAは、制御部と各アンテナパネルとを個別に接続せず、制御部と接続するアンテナパネルはAPAAの中心に位置するアンテナパネルの1つとし、制御部に接続されるアンテナパネルと他のアンテナパネルとを縦続接続する。各アンテナパネルにおいて、信号処理モジュールは、制御部から制御信号を受信した後、テレメトリデータを制御部へ返送する。そのため、制御部から離れるほど、アンテナパネルに搭載される信号処理モジュールから制御部へのテレメトリデータの伝送時間は長くなる。また、制御部がAPAAからテレメトリデータを受信できる時間は、データ転送に使用するクロック周波数に反比例して短くなる。 An active phased array antenna (hereinafter referred to as APAA (Active Phased Array Antenna)) is composed of a plurality of antenna panels. In APAA, a control signal from a control unit is sent to a transporter, an antenna element, etc. via a signal processing module mounted on each antenna panel (see Patent Document 1). For the APAA, it is desirable to reduce the weight of harnesses connecting the control section and each antenna panel in order to reduce the weight of the device. Therefore, the APAA does not connect the control unit and each antenna panel individually, and the antenna panel connected to the control unit is one of the antenna panels located in the center of the APAA, and the antenna panel connected to the control unit and the other antenna panels. cascade connection with another antenna panel. In each antenna panel, the signal processing module returns telemetry data to the controller after receiving the control signal from the controller. Therefore, the farther away from the control unit, the longer the telemetry data transmission time from the signal processing module mounted on the antenna panel to the control unit. Also, the time during which the control unit can receive telemetry data from the APAA is shortened in inverse proportion to the clock frequency used for data transfer.
信号処理モジュールは、制御信号をクロック、イネーブル、およびデータの3線で受信し、転送データを受信後、転送クロックの立ち上がりおよび立ち下がりのタイミングでテレメトリデータを返送するため、内部処理で1/2クロックの遅延が生じる。従来の開口面寸法のAPAAでは、信号処理モジュールで1/2クロックの遅延が発生しても、制御部がテレメトリデータを受信する上で大きな問題にはならなかった。しかしながら、開口面寸法の拡大に伴い、APAAでは、制御部から近いアンテナパネルと制御部から遠いアンテナパネルとの間で、制御部にテレメトリデータが到達するまでの時間差が大きくなる。そのため、従来のテレメトリデータの受信タイミングの差分を満足できない、という問題があった。また、転送データのクロック周波数の高速化もテレメトリデータの受信タイミングに制約を与えている。 The signal processing module receives control signals via three lines, clock, enable, and data, and after receiving transfer data, returns telemetry data at the rising and falling timings of the transfer clock. Clock delay occurs. In an APAA with a conventional aperture dimension, even if a 1/2 clock delay occurred in the signal processing module, it did not pose a big problem for the control unit to receive the telemetry data. However, with the APAA, as the size of the aperture surface increases, the time difference between the antenna panel closer to the control unit and the antenna panel farther from the control unit until telemetry data reaches the control unit increases. Therefore, there is a problem that the conventional difference in reception timing of telemetry data cannot be satisfied. In addition, the speeding up of the clock frequency of transfer data also imposes restrictions on the reception timing of telemetry data.
本開示は、上記に鑑みてなされたものであって、縦続接続される各アンテナパネルに搭載される信号処理モジュールのテレメトリデータの返送タイミングを調整可能なアンテナ装置を得ることを目的とする。 The present disclosure has been made in view of the above, and an object thereof is to obtain an antenna device capable of adjusting the return timing of telemetry data of signal processing modules mounted on each antenna panel connected in cascade.
上述した課題を解決し、目的を達成するために、本開示のアンテナ装置は、信号処理モジュールを有するアンテナパネルが複数縦続接続されたアクティブフェーズドアレイアンテナと、少なくとも1つのアンテナパネルに制御信号を送信し、当該アンテナパネルからテレメトリデータを受信する制御部と、を備える。信号処理モジュールは、制御信号の受信タイミングに基づいて、テレメトリデータの返送タイミングを調整する、ことを特徴とする。 In order to solve the above-described problems and achieve the object, the antenna device of the present disclosure provides an active phased array antenna in which a plurality of antenna panels having signal processing modules are cascaded, and a control signal is transmitted to at least one antenna panel. and a control unit that receives telemetry data from the antenna panel. The signal processing module is characterized by adjusting the return timing of the telemetry data based on the reception timing of the control signal.
本開示によれば、アンテナ装置は、縦続接続される各アンテナパネルに搭載される信号処理モジュールのテレメトリデータの返送タイミングを調整できるという効果を奏する。 Advantageous Effects of Invention According to the present disclosure, the antenna device can adjust the return timing of the telemetry data of the signal processing modules mounted on the cascaded antenna panels.
以下に、本開示の実施の形態に係るアンテナ装置およびタイミング調整方法を図面に基づいて詳細に説明する。 An antenna device and a timing adjustment method according to embodiments of the present disclosure will be described below in detail with reference to the drawings.
実施の形態.
図1は、本実施の形態に係るアンテナ装置20の構成例を示す図である。アンテナ装置20は、制御部1と、APAA2と、を備える。APAA2は、アンテナパネル3-1~3-Nを備える。アンテナパネル3-1は信号処理モジュール4-1を備える。同様に、アンテナパネル3-2は信号処理モジュール4-2を備え、アンテナパネル3-(N-1)は信号処理モジュール4-(N-1)を備え、アンテナパネル3-Nは信号処理モジュール4-Nを備える。以降の説明において、アンテナパネル3-1~3-Nを区別しない場合はアンテナパネル3と称し、信号処理モジュール4-1~4-Nを区別しない場合は信号処理モジュール4と称する。
Embodiment.
FIG. 1 is a diagram showing a configuration example of an
アンテナ装置20において、APAA2は、アンテナパネル3-1~3-Nが縦続接続されている。また、アンテナパネル3-1~3-Nの各信号処理モジュール4が縦続接続されている。アンテナ装置20において、制御部1に接続される信号処理モジュール4は、アンテナパネル3-1の信号処理モジュール4-1のみである。アンテナパネル3-2~3-(N-1)の信号処理モジュール4は、前段および後段のアンテナパネル3の信号処理モジュール4に接続される。アンテナパネル3-Nの信号処理モジュール4-Nは、前段のアンテナパネル3-(N-1)の信号処理モジュール4-(N-1)にのみ接続される。
In the
アンテナ装置20において、制御部1は、APAA2、すなわちアンテナパネル3-1~3-Nを制御する場合、各アンテナパネル3の信号処理モジュール4に制御信号を送信する。制御部1がAPAA2を制御する場合とは、例えば、APAA2によって生成されるビームの向きなどを変更する場合などである。具体的には、制御部1は、接続されているアンテナパネル3-1の信号処理モジュール4-1に制御信号を送信する。また、制御部1は、アンテナパネル3-1の信号処理モジュール4-1から、各信号処理モジュール4の処理により得られたテレメトリデータを受信する。テレメトリデータは、例えば、アンテナパネル3の状態を表すデータ、アンテナパネル3による観測、追跡などによって得られたデータであるが、これらに限定されない。なお、図1では、制御部1は、1つのアンテナパネル3に接続されているが、一例であり、これに限定されない。制御部1は、複数のアンテナパネル3に接続されていてもよい。すなわち、制御部1は、少なくとも1つのアンテナパネル3の信号処理モジュール4に制御信号を送信し、当該アンテナパネル3の信号処理モジュール4からテレメトリデータを受信する。
In the
アンテナパネル3-1の信号処理モジュール4-1は、制御部1から受信した制御信号を、自装置である信号処理モジュール4-1で処理するための処理用信号、および後段のアンテナパネル3-2の信号処理モジュール4-2への転送用のスルー信号に分割する。アンテナパネル3-1の信号処理モジュール4-1は、転送用のスルー信号、すなわち制御信号を、後段のアンテナパネル3-2の信号処理モジュール4-2へ転送する。アンテナパネル3-1の信号処理モジュール4-1は、制御部1からの制御信号を受信し、後述する遅延調整回路で設定された遅延時間後、前述の処理用信号を用いた処理によって得られたテレメトリデータを制御部1へ返送する。また、アンテナパネル3-1の信号処理モジュール4-1は、後段のアンテナパネル3-2の信号処理モジュール4-2から受信したテレメトリデータをスルー信号として、制御部1へ転送する。なお、アンテナパネル3-1の信号処理モジュール4-1において、図1に示すTR1は制御信号の受信時刻を示し、D1は遅延時間を示し、TT1はテレメトリデータの返送時刻を示す。以降のアンテナパネル3-2~3-Nの信号処理モジュール4についても同様とする。
The signal processing module 4-1 of the antenna panel 3-1 converts the control signal received from the
アンテナパネル3-2~3-(N-1)の信号処理モジュール4は、前段のアンテナパネル3の信号処理モジュール4から受信したスルー信号である制御信号を、自装置である信号処理モジュール4で処理するための処理用信号、および後段のアンテナパネル3の信号処理モジュール4への転送用のスルー信号に分割する。アンテナパネル3-2~3-(N-1)の信号処理モジュール4は、転送用のスルー信号、すなわち制御信号を、後段のアンテナパネル3の信号処理モジュール4へ転送する。アンテナパネル3-2~3-(N-1)の信号処理モジュール4は、前段のアンテナパネル3の信号処理モジュール4から制御信号を受信し、後述する遅延調整回路で設定された遅延時間後、前述の処理用信号を用いた処理によって得られたテレメトリデータを前段のアンテナパネル3の信号処理モジュール4へ返送する。また、アンテナパネル3-2~3-(N-1)の信号処理モジュール4は、後段のアンテナパネル3の信号処理モジュール4から受信したテレメトリデータをスルー信号として、前段のアンテナパネル3の信号処理モジュール4へ転送する。
The
アンテナパネル3-Nの信号処理モジュール4-Nは、前段のアンテナパネル3-(N-1)からスルー信号である制御信号を受信し、後述する遅延調整回路で設定された遅延時間後、受信した制御信号を用いた処理によって得られたテレメトリデータを前段のアンテナパネル3-(N-1)の信号処理モジュール4-(N-1)へ返送する。 The signal processing module 4-N of the antenna panel 3-N receives a control signal, which is a through signal, from the antenna panel 3-(N-1) in the previous stage, and receives the control signal after a delay time set by a delay adjustment circuit described later. The telemetry data obtained by the processing using the control signal obtained is returned to the signal processing module 4-(N-1) of the preceding antenna panel 3-(N-1).
このように、信号処理モジュール4は、制御信号の受信タイミングに基づいて、テレメトリデータの返送タイミングを調整する。信号処理モジュール4は、後段のアンテナパネル3がある場合、制御部1またはアンテナパネル3から受信した制御信号を後段のアンテナパネル3へ転送し、後段のアンテナパネル3から受信したテレメトリデータおよび処理で得られたテレメトリデータを制御部1または前段のアンテナパネル3へ返送する際の返送タイミングを調整する。
Thus, the
具体的には、アンテナ装置20において、制御部1に接続されるアンテナパネル3-1の信号処理モジュール4-1は、制御部1から受信した制御信号を後段のアンテナパネル3-2に送信する。前段のアンテナパネル3から制御信号を受信したアンテナパネル3-2~3-(N-1)の信号処理モジュール4は、前段のアンテナパネル3から受信した制御信号を後段のアンテナパネル3に送信する。後段のアンテナパネル3のないアンテナパネル3-Nの信号処理モジュール4-Nは、信号処理モジュール4-Nの処理により得られたテレメトリデータを、制御信号の受信タイミングに基づいてテレメトリデータの返送タイミングを調整後、前段のアンテナパネル3-(N-1)へ返送する。後段のアンテナパネル3からテレメトリデータを受信したアンテナパネル3-1~3-(N-1)の信号処理モジュール4は、受信したテレメトリデータ、および信号処理モジュール4の処理により得られたテレメトリデータを、制御信号の受信タイミングに基づいてテレメトリデータの返送タイミングを調整後、前段のアンテナパネル3または制御部1へ返送する。
Specifically, in the
ここで、信号処理モジュール4が備える遅延調整回路の構成について説明する。図2は、本実施の形態に係る信号処理モジュール4が備える遅延調整回路5の構成例を示す図である。信号処理モジュール4は、制御信号を受信後にテレメトリデータの返送タイミングを調整可能な遅延調整回路5を備える。図2に示すように、遅延調整回路5は、集積回路6と、外部スイッチ回路7と、ピンスイッチ9-1~9-Nと、電源10と、グランド11と、を備える。外部スイッチ回路7は、複数の抵抗8-1~8-2Nを備える。以降の説明において、抵抗8-1~8-2Nを区別しない場合は抵抗8と称し、ピンスイッチ9-1~9-Nを区別しない場合はピンスイッチ9と称することがある。外部スイッチ回路7は、2つの抵抗8が直列接続されたN個の抵抗回路を備える。各抵抗回路の2つの抵抗8の接続点には、ピンスイッチ9が接続されている。各抵抗回路は、電源10とグランド11との間に並列接続され、電源10から供給される電源電圧を分圧する。遅延調整回路5は、外部スイッチ回路7の抵抗8-1~8-2Nによる抵抗値がピンスイッチ9-1~9-Nで選択されることによって、集積回路6に入力される電圧値が設定され、集積回路6に入力される電圧値に応じて遅延時間を調整する。このように、集積回路6は、複数のピンスイッチ9を介して、複数の抵抗8を有する外部スイッチ回路7に接続され、ピンスイッチ9の切り替えによる複数の抵抗8の選択状態に基づいて、返送タイミングの遅延時間を複数の遅延調整時間から設定する。
Here, the configuration of the delay adjustment circuit included in the
具体的には、ユーザは、集積回路6の入力#1において、ピンスイッチ9-1を用いて、抵抗8-1と抵抗8-N+1との抵抗回路によるhighまたはlowの電位の入力を決定する。同様に、ユーザは、集積回路6の入力#2において、ピンスイッチ9-2を用いて、抵抗8-2と抵抗8-N+2との抵抗回路によるhighまたはlowの電位の入力を決定する。また、ユーザは、集積回路6の入力#3において、ピンスイッチ9-3を用いて、抵抗8-3と抵抗8-N+3との抵抗回路によるhighまたはlowの電位の入力を決定する。また、ユーザは、集積回路6の入力#Nにおいて、ピンスイッチ9-Nを用いて、抵抗8-Nと抵抗8-2Nとの抵抗回路によるhighまたはlowの電位の入力を決定する。
Specifically, the user uses the pin switch 9-1 at the
ユーザは、ピンスイッチ9-1~9-Nのオンオフを設定することによって、集積回路6に入力される電圧値として2N通りの電圧値を設定、すなわち2N通りの遅延時間を設定する。これにより、ユーザは、2N通りの遅延時間の中から所望の遅延時間を選択することが可能である。具体的には、ユーザは、制御部1に近い信号処理モジュール4ほど長い遅延時間を設定する。具体的には、ユーザは、図1の例では、制御部1から最も近い信号処理モジュール4-1の遅延時間を最も長くし、制御部1から最も遠い信号処理モジュール4-Nの遅延時間を最も短くするように、各信号処理モジュール4が備える遅延調整回路5で遅延時間を設定する。これにより、ユーザは、アンテナ装置20において、制御部1から最も近い信号処理モジュール4-1からのテレメトリデータの返送タイミングと、制御部1から最も遠い信号処理モジュール4-Nからのテレメトリデータの返送タイミングとの差分を低減することができる。
By setting the pin switches 9-1 to 9-N on and off, the user sets 2 N voltage values as voltage values to be input to the
遅延調整回路5において、外部スイッチ回路7は、例えば、10nsから100nsサイクル単位で遅延調整時間を調整可能であるが、遅延調整時間はこれらに限定されない。また、外部スイッチ回路7は、各抵抗回路が備える2つの抵抗8の抵抗値の比率が異なることを想定しているが、2つ以上の抵抗回路において2つの抵抗8の抵抗値の比率が同一であってもよい。
In the
アンテナパネル3が備える信号処理モジュール4の動作を、フローチャートを用いて説明する。図3は、本実施の形態に係る信号処理モジュール4の動作を示すフローチャートである。信号処理モジュール4は、制御部1または前段のアンテナパネル3の信号処理モジュール4から制御信号を受信する(ステップS1)。信号処理モジュール4は、後段のアンテナパネル3があるか否かを判定する(ステップS2)。後段のアンテナパネル3がある場合(ステップS2:Yes)、信号処理モジュール4は、制御信号を後段のアンテナパネル3へ転送する(ステップS3)。
The operation of the
信号処理モジュール4は、後段のアンテナパネル3からテレメトリデータを受信したか否かを判定する(ステップS4)。後段のアンテナパネル3からテレメトリデータを受信しない場合(ステップS4:No)、信号処理モジュール4は、テレメトリデータを受信するまで待機する。後段のアンテナパネル3からテレメトリデータを受信した場合(ステップS4:Yes)、または、後段のアンテナパネル3がない場合(ステップS2:No)、信号処理モジュール4は、自身が受信した制御信号を用いた処理によってテレメトリデータを生成する(ステップS5)。なお、信号処理モジュール4は、後段のアンテナパネル3がある場合(ステップS2:Yes)、ステップS3およびステップS4の動作と、ステップS5の動作とを並行して行ってもよい。
The
信号処理モジュール4は、制御信号の受信タイミングに基づいてテレメトリデータの返送タイミングを調整、すなわち遅延時間を設定する(ステップS6)。信号処理モジュール4は、遅延時間が経過するまで待機する(ステップS7:No)。遅延時間が経過後(ステップS7:Yes)、信号処理モジュール4は、テレメトリデータを前段のアンテナパネル3または制御部1に返送する(ステップS8)。
The
つづいて、アンテナ装置20のハードウェア構成について説明する。アンテナ装置20において、制御部1および信号処理モジュール4は処理回路により実現される。処理回路は、メモリに格納されるプログラムを実行するプロセッサおよびメモリであってもよいし、専用のハードウェアであってもよい。
Next, the hardware configuration of the
図4は、本実施の形態に係るアンテナ装置20が備える処理回路をプロセッサおよびメモリで構成する場合の例を示す図である。処理回路がプロセッサ91およびメモリ92で構成される場合、アンテナ装置20の処理回路の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ92に格納される。処理回路では、メモリ92に記憶されたプログラムをプロセッサ91が読み出して実行することにより、各機能を実現する。すなわち、処理回路は、アンテナ装置20の処理が結果的に実行されることになるプログラムを格納するためのメモリ92を備える。また、これらのプログラムは、アンテナ装置20の手順および方法をコンピュータに実行させるものであるともいえる。
FIG. 4 is a diagram showing an example in which a processing circuit included in the
ここで、プロセッサ91は、CPU(Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、またはDSP(Digital Signal Processor)などであってもよい。また、メモリ92には、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable ROM)、EEPROM(登録商標)(Electrically EPROM)などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはDVD(Digital Versatile Disc)などが該当する。 Here, the processor 91 may be a CPU (Central Processing Unit), a processing device, an arithmetic device, a microprocessor, a microcomputer, or a DSP (Digital Signal Processor). The memory 92 includes non-volatile or volatile memory such as RAM (Random Access Memory), ROM (Read Only Memory), flash memory, EPROM (Erasable Programmable ROM), EEPROM (registered trademark) (Electrically EPROM). semiconductor memories, magnetic discs, flexible discs, optical discs, compact discs, mini discs, or DVDs (Digital Versatile Discs).
図5は、本実施の形態に係るアンテナ装置20が備える処理回路を専用のハードウェアで構成する場合の例を示す図である。処理回路が専用のハードウェアで構成される場合、図5に示す処理回路93は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。アンテナ装置20の各機能を機能別に処理回路93で実現してもよいし、各機能をまとめて処理回路93で実現してもよい。
FIG. 5 is a diagram showing an example in which the processing circuit included in the
なお、アンテナ装置20の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。このように、処理回路は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。
It should be noted that each function of the
以上説明したように、本実施の形態によれば、アンテナ装置20では、アンテナパネル3の信号処理モジュール4は、制御部1または前段の信号処理モジュール4から制御信号を受信し、遅延調整回路5の設定値に基づく遅延時間経過後、テレメトリデータを返送する。信号処理モジュール4は、テレメトリデータの返送タイミングを調整することによって、制御部1に近い信号処理モジュール4ほど長い遅延時間を設定し、制御部1から最も近い信号処理モジュール4-1からのテレメトリデータの返送タイミングと、制御部1から最も遠い信号処理モジュール4-Nからのテレメトリデータの返送タイミングとの差分を低減することができる。これにより、アンテナ装置20は、APAA2の開口面寸法の拡大、データ転送クロック周波数の高速化などに対応することができる。
As described above, according to the present embodiment, in the
以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configurations shown in the above embodiments are only examples, and can be combined with other known techniques, or can be combined with other embodiments, without departing from the scope of the invention. It is also possible to omit or change part of the configuration.
1 制御部、2 APAA、3-1~3-N アンテナパネル、4,4-1~4-N 信号処理モジュール、5 遅延調整回路、6 集積回路、7 外部スイッチ回路、8-1~8-2N 抵抗、9-1~9-N ピンスイッチ、10 電源、11 グランド、20 アンテナ装置。 1 control unit, 2 APAA, 3-1 to 3-N antenna panel, 4, 4-1 to 4-N signal processing module, 5 delay adjustment circuit, 6 integrated circuit, 7 external switch circuit, 8-1 to 8- 2N resistor, 9-1 to 9-N pin switch, 10 power supply, 11 ground, 20 antenna device.
Claims (6)
少なくとも1つの前記アンテナパネルに制御信号を送信し、当該アンテナパネルからテレメトリデータを受信する制御部と、
を備え、
前記信号処理モジュールは、前記制御信号の受信タイミングに基づいて、前記テレメトリデータの返送タイミングを調整する、
ことを特徴とするアンテナ装置。 an active phased array antenna in which a plurality of antenna panels having signal processing modules are cascaded;
a controller that transmits control signals to and receives telemetry data from at least one of the antenna panels;
with
The signal processing module adjusts the return timing of the telemetry data based on the reception timing of the control signal.
An antenna device characterized by:
ことを特徴とする請求項1に記載のアンテナ装置。 The signal processing module, if there is a rear-stage antenna panel, transfers the control signal received from the control unit or the front-stage antenna panel to the rear-stage antenna panel, and processes telemetry data received from the rear-stage antenna panel. Adjusting the return timing when returning the telemetry data obtained in the control unit or the preceding antenna panel,
2. The antenna device according to claim 1, wherein:
を備えることを特徴とする請求項1または2に記載のアンテナ装置。 The signal processing module is an integrated circuit capable of adjusting the return timing of the telemetry data after receiving the control signal;
3. The antenna device according to claim 1, comprising:
ことを特徴とする請求項3に記載のアンテナ装置。 The integrated circuit is connected to an external switch circuit having a plurality of resistors via a plurality of pin switches, and has a plurality of delay times for the return timing based on the selection state of the plurality of resistors by switching the pin switches. set from the delay adjustment time of
4. The antenna device according to claim 3, characterized in that:
ことを特徴とする請求項4に記載のアンテナ装置。 The external switch circuit can adjust the delay adjustment time in units of 10 ns to 100 ns cycles.
5. The antenna device according to claim 4, characterized in that:
少なくとも1つの前記アンテナパネルに制御信号を送信し、当該アンテナパネルからテレメトリデータを受信する制御部と、
を備えるアンテナ装置のタイミング調整方法であって、
前記制御部に接続されるアンテナパネルが、前記制御部から受信した前記制御信号を後段のアンテナパネルに送信する第1のステップと、
前段のアンテナパネルから前記制御信号を受信したアンテナパネルが、前記前段のアンテナパネルから受信した前記制御信号を後段のアンテナパネルに送信する第2のステップと、
後段のアンテナパネルのないアンテナパネルが、前記信号処理モジュールの処理により得られたテレメトリデータを、前記制御信号の受信タイミングに基づいて前記テレメトリデータの返送タイミングを調整後、前段のアンテナパネルへ返送する第3のステップと、
後段のアンテナパネルからテレメトリデータを受信したアンテナパネルが、受信した前記テレメトリデータ、および前記信号処理モジュールの処理により得られたテレメトリデータを、前記制御信号の受信タイミングに基づいて前記テレメトリデータの返送タイミングを調整後、前段のアンテナパネルまたは前記制御部へ返送する第4のステップと、
を含むことを特徴とするタイミング調整方法。 an active phased array antenna in which a plurality of antenna panels having signal processing modules are cascaded;
a controller that transmits control signals to and receives telemetry data from at least one of the antenna panels;
A timing adjustment method for an antenna device comprising:
a first step in which the antenna panel connected to the control unit transmits the control signal received from the control unit to a subsequent antenna panel;
a second step in which the antenna panel that has received the control signal from the preceding antenna panel transmits the control signal received from the preceding antenna panel to the subsequent antenna panel;
An antenna panel without an antenna panel in the subsequent stage returns the telemetry data obtained by the processing of the signal processing module to the antenna panel in the preceding stage after adjusting the return timing of the telemetry data based on the reception timing of the control signal. a third step;
The antenna panel that has received the telemetry data from the subsequent antenna panel transmits the received telemetry data and the telemetry data obtained by the processing of the signal processing module, and returns the telemetry data based on the reception timing of the control signal. After adjusting, a fourth step of returning to the preceding antenna panel or the control unit;
A timing adjustment method, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020083986A JP7257989B2 (en) | 2020-05-12 | 2020-05-12 | ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020083986A JP7257989B2 (en) | 2020-05-12 | 2020-05-12 | ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021180380A JP2021180380A (en) | 2021-11-18 |
JP7257989B2 true JP7257989B2 (en) | 2023-04-14 |
Family
ID=78510486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020083986A Active JP7257989B2 (en) | 2020-05-12 | 2020-05-12 | ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7257989B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8149166B1 (en) | 2010-03-18 | 2012-04-03 | The United States Of America As Represented By The Secretary Of The Air Force | Scalable phased array beamsteering control system |
US20140340260A1 (en) | 2008-03-13 | 2014-11-20 | Cubic Corporation | Digital beamforming antenna and datalink array |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832343A (en) * | 1994-07-14 | 1996-02-02 | Mitsubishi Electric Corp | Transmission/reception module and phased array antenna device provided with the module |
JP7034858B2 (en) * | 2018-07-31 | 2022-03-14 | 株式会社東芝 | Wireless device and communication control method |
-
2020
- 2020-05-12 JP JP2020083986A patent/JP7257989B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140340260A1 (en) | 2008-03-13 | 2014-11-20 | Cubic Corporation | Digital beamforming antenna and datalink array |
US8149166B1 (en) | 2010-03-18 | 2012-04-03 | The United States Of America As Represented By The Secretary Of The Air Force | Scalable phased array beamsteering control system |
Also Published As
Publication number | Publication date |
---|---|
JP2021180380A (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10644400B2 (en) | Hierarchically elaborated phased-array antenna modules and faster beam steering method of operation by a host processor | |
KR100541557B1 (en) | Memory module and impedance calibration method thereof | |
US20180032453A1 (en) | Impedance adjustment in a memory device | |
US8289059B2 (en) | Circuits and methods for clock signal duty-cycle correction | |
US11775462B2 (en) | Adaptive interface storage device with multiple storage protocols including NVMe and NVMe over fabrics storage devices | |
KR100714874B1 (en) | Delay line circuit having adjustable delay step and delay cell for the same | |
TWI459722B (en) | Die location compensation | |
US20190139586A1 (en) | Semiconductor device and system performing calibration operation | |
US7304520B2 (en) | Delay circuit and semiconductor device including same | |
US20150028928A1 (en) | Phase interpolators and push-pull buffers | |
US9747984B2 (en) | Semiconductor device and semiconductor system | |
US20150137867A1 (en) | Apparatuses and methods for duty cycle adjustment | |
US11468923B2 (en) | Apparatuses and methods for controlling data timing in a multi-memory system | |
JP7257989B2 (en) | ANTENNA DEVICE AND TIMING ADJUSTMENT METHOD | |
US20120007630A1 (en) | Impedance calibration mode control circuit | |
JP2681972B2 (en) | Master slice type semiconductor integrated circuit | |
US9424897B2 (en) | Equalizer and semiconductor memory device including the same | |
CN110993010B (en) | ZQ calibration circuit and method for multi-particle packaged DRAM chip | |
US8786339B2 (en) | Apparatuses and methods for delaying signals using a delay line with homogenous architecture and integrated measure initialization circuitry | |
EP2645568B1 (en) | Variable delay circuit | |
US10192599B2 (en) | Semiconductor device | |
CN112562752B (en) | Storage system | |
US10796739B2 (en) | Semiconductor device | |
US9721675B1 (en) | Memory device having input circuit and operating method of same | |
US8335124B2 (en) | External signal input circuit of semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7257989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |