JP7250236B2 - Drive control device for power converter - Google Patents

Drive control device for power converter Download PDF

Info

Publication number
JP7250236B2
JP7250236B2 JP2019082021A JP2019082021A JP7250236B2 JP 7250236 B2 JP7250236 B2 JP 7250236B2 JP 2019082021 A JP2019082021 A JP 2019082021A JP 2019082021 A JP2019082021 A JP 2019082021A JP 7250236 B2 JP7250236 B2 JP 7250236B2
Authority
JP
Japan
Prior art keywords
gain
value
output
deviation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019082021A
Other languages
Japanese (ja)
Other versions
JP2020182263A (en
Inventor
不二雄 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagasaki Institute of Applied Science
Original Assignee
Nagasaki Institute of Applied Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagasaki Institute of Applied Science filed Critical Nagasaki Institute of Applied Science
Priority to JP2019082021A priority Critical patent/JP7250236B2/en
Publication of JP2020182263A publication Critical patent/JP2020182263A/en
Application granted granted Critical
Publication of JP7250236B2 publication Critical patent/JP7250236B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電力変換装置の駆動回路のオン/オフを制御する電力変換装置の駆動制御装置に関するものである。 TECHNICAL FIELD The present invention relates to a drive control device for a power converter that controls on/off of a drive circuit of the power converter.

電力変換装置の一例のスイッチング電源では、駆動回路によるオン/オフの時間比率により出力電力が制御される。駆動回路によるオン/オフは、出力電圧が目的電圧となるよう駆動制御装置によるフィードバック制御により行われる。駆動回路によるオン/オフにより出力電圧は、過渡期にオーバーシュートやアンダーシュートが発生し、徐々に減衰する振幅を繰り返しながら目的電圧へと収束する。従って、このオーバーシュートやアンダーシュート、リンギングなどを抑えることが重要である。 In a switching power supply, which is an example of a power conversion device, output power is controlled by the ON/OFF time ratio of a drive circuit. ON/OFF by the drive circuit is performed by feedback control by the drive control device so that the output voltage becomes the target voltage. The output voltage overshoots and undershoots in the transitional period due to the ON/OFF of the drive circuit, and converges to the target voltage while repeating the gradually attenuating amplitude. Therefore, it is important to suppress this overshoot, undershoot, ringing, and the like.

このような駆動回路のオン/オフ制御について、特許文献1に記載されたものが知られている。
特許文献1に記載の電力変換装置の制御回路および制御方法は、オーバーシュートまたはアンダーシュートの期間中に経時減衰するオーバーシュートまたはアンダーシュートの抑制量を付加することで、短時間内にオーバーシュートまたはアンダーシュートを抑制して出力を基準値に近づけるというものである。
具体的には、出力がオーバーシュートしたときには、出力のフィードバック制御量に、オーバーシュートしている期間において定義される経時減衰抑制量を含むオーバーシュート抑制量を付加し、出力がアンダーシュートしたときには、出力のフィードバック制御量に、アンダーシュートしている期間において定義される経時減衰制御量を含むアンダーシュート抑制量を付加する。
Japanese Patent Laid-Open Publication No. 2002-100001 discloses such ON/OFF control of the drive circuit.
The control circuit and control method for the power conversion device described in Patent Document 1 add an overshoot or undershoot suppression amount that decays over time during the period of overshoot or undershoot, thereby suppressing overshoot or undershoot within a short period of time. It suppresses undershoot and brings the output closer to the reference value.
Specifically, when the output overshoots, an overshoot suppression amount including a temporal attenuation suppression amount defined in the overshoot period is added to the output feedback control amount, and when the output undershoots, An undershoot suppression amount including a temporal attenuation control amount defined in the period of undershoot is added to the output feedback control amount.

特許第5401729号公報Japanese Patent No. 5401729

オーバーシュートおよびアンダーシュートは、速やかな抑制により目標値に収束できることが望ましいが、特許文献1に記載の電力変換装置の制御回路および制御方法では、サンプリング周期を乗算する時間関数により経時減衰抑制量を算出し、スイッチのオン時間を算出しているため、応答に時間が掛かるおそれがある。
従って、オーバーシュートおよびアンダーシュートの抑制について、更なる改良が望まれている。
It is desirable that the overshoot and undershoot can converge to the target value by rapid suppression. Since it calculates the on-time of the switch, it may take a long time to respond.
Therefore, further improvement is desired for suppression of overshoot and undershoot.

そこで本発明は、オーバーシュートおよびアンダーシュートを更に効果的に抑制することができる電力変換装置の駆動制御装置を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a drive control device for a power converter that can more effectively suppress overshoot and undershoot.

本発明は、負荷への電流を制御する電力変換装置の駆動制御装置において、前記負荷への出力と目標値との偏差を第1ゲインとして算出する第1演算部と、前記負荷への出力の傾きをべき乗して第2ゲインとして算出する第2演算部と、前記第1ゲインと前記第2ゲインとを加算してゲイン調整値として出力する加算部と、前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲインを行うフィードバック制御部とを備えたことを特徴とする。 The present invention provides a drive control device for a power conversion device that controls current to a load, in which a first calculation unit calculates a deviation between an output to the load and a target value as a first gain; a second calculation unit for calculating a second gain by exponentiating a slope; an addition unit for adding the first gain and the second gain and outputting a gain adjustment value; and a feedback control section that performs the gain to correct the deviation between the output to and the target value.

本発明の電力変換装置の駆動制御装置によれば、第1演算部が負荷への出力と目標値との偏差を第1ゲインとして算出する。また、第2演算部が負荷への出力の傾きをべき乗して第2ゲインとして算出する。そして、加算部が第1ゲインと第2ゲインとを加算したゲイン調整値に基づいて、フィードバック制御部が、負荷への出力と目標値との偏差を是正するゲイン制御を行う。そのため、過渡応答の最初は出力の傾きによる第2ゲインにより抑制でき、その後は偏差による第1ゲインにより抑制できる。従って、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができる。 According to the drive control device for the power conversion device of the present invention, the first calculation unit calculates the deviation between the output to the load and the target value as the first gain. Also, the second calculation unit exponentiates the slope of the output to the load to calculate the second gain. Then, based on the gain adjustment value obtained by adding the first gain and the second gain by the addition section, the feedback control section performs gain control to correct the deviation between the output to the load and the target value. Therefore, the transient response can be initially suppressed by the second gain based on the slope of the output, and thereafter suppressed by the first gain based on the deviation. Therefore, overshoot and undershoot can be suppressed and converged quickly.

前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものとすると、フィードバック制御部を乗算と加算の簡単な処理で実現することができる。 The feedback control section performs only proportional control using the gain adjustment value as a proportional gain, or a combination of either one or both of integral control and differential control with proportional control. can be realized by a simple process of

前記第1演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第1絶対値演算部と、第1絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第1ゲインを算出する第1ゲイン演算部とを備えたものとすることができる。
偏差演算部と、第1絶対値演算部と、第1ゲイン演算部とを備えた第1演算部とすることにより、出力と目標値との偏差を第1ゲインとして出力することができる。
The first calculation unit includes: a deviation calculation unit that calculates a deviation between the output to the load and a target value; a first absolute value calculation unit that calculates an absolute value of the deviation from the deviation calculation unit; and a first gain calculation section for calculating the first gain by adding a bias value to the output from the value calculation section multiplied by a constant.
By using the first calculation section including the deviation calculation section, the first absolute value calculation section, and the first gain calculation section, the deviation between the output and the target value can be output as the first gain.

前記第2演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第2絶対値演算部と、前記第2絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第2ゲインを算出する第2ゲイン演算部とを備えたものとすることができる。
バッファ部と、傾き演算部と、第2絶対値演算部と、第2ゲイン演算部とを備えた第2演算部とすることにより、出力の傾きを第2ゲインとして出力することができる。
The second calculation unit includes a buffer unit that stores the output and outputs the previous output, a slope calculation unit that calculates a slope by obtaining a difference between the output and the previous output, and a slope from the slope calculation unit. and a bias value is added to the result obtained by multiplying the output from the second absolute value computing unit to an exponentiation by a constant to calculate the second gain. and a 2-gain calculator.
By using the second calculation section including the buffer section, the slope calculation section, the second absolute value calculation section, and the second gain calculation section, the slope of the output can be output as the second gain.

前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
ゲイン調整値が閾値以上であれば、大きい偏差を是正することができ、ゲイン調整値が閾値未満であれば、大きなゲインで収束に悪影響を与えることが回避できる。
If the gain adjustment value from the addition unit is equal to or greater than a predetermined threshold value, the gain adjustment value is directly output to the feedback control unit, and if the gain adjustment value is less than the threshold value, the gain adjustment value is used to suppress the gain. can be provided with a gain suppressing section that outputs a constant of to the feedback control section.
If the gain adjustment value is greater than or equal to the threshold, large deviations can be corrected, and if the gain adjustment value is less than the threshold, adverse effects on convergence can be avoided at large gains.

前記第1演算部による偏差と、前記第2演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
出力が目標値から遠ざかる方向に変化している期間では、偏差と傾きの乗算がプラス符号となるため、ゲイン調整値をそのままフィードバック制御部へ出力することで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
また、出力が目標値に向かうように変化している期間では、マイナス符号となるため、ゲイン調整値を、ゲインを抑制するための定数とすることで、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
If the sign obtained by multiplying the deviation by the first calculation unit and the slope by the second calculation unit is a plus sign, the gain adjustment value is directly output to the feedback control unit, and if the sign is a minus sign. For example, it is possible to provide a gain suppressing section that outputs the gain adjustment value to the feedback control section as a constant for suppressing the gain.
During the period when the output is moving away from the target value, the multiplication of the deviation and the slope has a positive sign. can be greatly suppressed.
Also, during the period when the output changes toward the target value, the sign is negative, so setting the gain adjustment value to a constant to suppress the gain causes undershoot and overshoot due to overcompensation. can be prevented.

本発明の電力変換装置の駆動制御装置によれば、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができるので、更に効果的に抑制することができる。 According to the drive control device for a power conversion device of the present invention, overshoot and undershoot can be suppressed and quickly converged, so that they can be suppressed more effectively.

本発明の実施の形態に係る電力変換装置の構成を説明するための図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure for demonstrating the structure of the power converter device which concerns on embodiment of this invention. 図1に示す駆動制御装置の構成を説明するための図である。2 is a diagram for explaining the configuration of the drive control device shown in FIG. 1; FIG. 図2に示す駆動制御装置のゲイン演算部の構成を説明するための図である。3 is a diagram for explaining the configuration of a gain calculation section of the drive control device shown in FIG. 2; FIG. 図2に示す駆動制御装置の動作を説明するためのフローチャートである。3 is a flowchart for explaining the operation of the drive control device shown in FIG. 2; 目標電圧からプラス方向およびマイナス方向に電圧閾値が設定されたことを説明するための図である。FIG. 4 is a diagram for explaining that voltage thresholds are set in the positive direction and the negative direction from the target voltage; オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値を切り替えることを説明するための図である。FIG. 10 is a diagram for explaining switching of gain adjustment values depending on overshoot and rise or fall, and undershoot fall or rise; 第1のシミュレーションの結果を示す波形図であり、ゲインの調整を行わないときの過渡特性をシミュレーションした波形図である。FIG. 10 is a waveform diagram showing the results of the first simulation, and is a waveform diagram obtained by simulating transient characteristics when gain adjustment is not performed. 第2のシミュレーションとして、出力電圧の偏差に対して第1ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKerrorと1としたときの波形図、(B)はKerrorが10であるときの波形図である。As a second simulation, it is a waveform diagram showing the result of simulating the case where the first gain is adjusted with respect to the deviation of the output voltage, (A) is a waveform diagram when K error is set to 1, (B) is a waveform diagram when FIG. 4 is a waveform diagram when K error is 10; 第2のシミュレーションとして、出力電圧の偏差に対して第1ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKerrorと20としたときの波形図、(B)はKerrorが30であるときの波形図である。As a second simulation, it is a waveform diagram showing the result of simulating the case where the first gain is adjusted with respect to the deviation of the output voltage, (A) is a waveform diagram when K error is 20, (B) is a waveform diagram when FIG. 4 is a waveform diagram when K error is 30; 第3のシミュレーションとして、出力電圧の傾きに対して第2ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKdevと1としたときの波形図、(B)はKdevが10であるときの波形図である。As a third simulation, it is a waveform diagram showing the result of simulating the case where the second gain is adjusted with respect to the slope of the output voltage, (A) is a waveform diagram when K dev is set to 1, (B) is a waveform diagram when FIG. 4 is a waveform diagram when K dev is 10; 第3のシミュレーションとして、出力電圧の傾きに対して第2ゲインを調整した場合をシミュレーションした結果を示す波形図であり、(A)はKdevと20としたときの波形図、(B)はKdevが40であるときの波形図である。As a third simulation, it is a waveform diagram showing the result of simulating the case where the second gain is adjusted with respect to the slope of the output voltage, (A) is a waveform diagram when K dev is 20, (B) is a waveform diagram when FIG. 4 is a waveform diagram when Kdev is 40; 第4のシミュレーションとして、出力電圧の偏差と傾きと対して第1ゲインと第2ゲインとを組み合わせて調整した場合をシミュレーションした結果を示す波形図であり、Kerrorが10で、Kdevが20としたときの波形図である。As a fourth simulation, it is a waveform diagram showing the result of simulating the case where the deviation and the slope of the output voltage are adjusted by combining the first gain and the second gain, where K error is 10 and K dev is 20. It is a waveform diagram when .

(実施の形態)
本発明の実施の形態に係る電力変換装置を図面に基づいて説明する。
図1に示す電力変換装置1は、DC-DCコンバータ部2と、駆動部3と、駆動制御装置4とを備えている。
(Embodiment)
A power converter according to an embodiment of the present invention will be described with reference to the drawings.
The power conversion device 1 shown in FIG. 1 includes a DC-DC converter section 2, a drive section 3, and a drive control device 4.

DC-DCコンバータ部2は、直流電圧を変圧して供給する電圧変換装置であり、本実施の形態では、降圧型コンバータとしている。DC-DCコンバータ部2は、直流電源Bからの電源線L1とグランド線L2とが入力端子T11,T12に接続され、出力端子T21,T22に負荷Rが接続されている。
DC-DCコンバータ部2は、スイッチング素子Trと、リアクトルLと、フライホイールダイオードDと、キャパシタCとを備えている。
The DC-DC converter unit 2 is a voltage conversion device that transforms and supplies a DC voltage, and is a step-down converter in this embodiment. The DC-DC converter section 2 has input terminals T11 and T12 connected to a power line L1 and a ground line L2 from a DC power supply B, and a load R connected to output terminals T21 and T22.
The DC-DC converter section 2 includes a switching element Tr, a reactor L, a flywheel diode D, and a capacitor C.

スイッチング素子Trは、負荷Rへの電流を通過させたり遮断させたりするトランジスタである。本実施の形態では、スイッチング素子Trはn型FETとしている。
スイッチング素子Trは、ドレインが電源線L1に接続されていると共に、駆動部3に接続されている。
The switching element Tr is a transistor that passes or blocks current to the load R. In this embodiment, the switching element Tr is an n-type FET.
The switching element Tr has a drain connected to the power supply line L<b>1 and also connected to the drive unit 3 .

ダイオードDは、電源線L1とグランド線L2との間に接続されている。
リアクトルLは、電源線L1に直列に挿入されている。リアクトルLの一端は、スイッチング素子Trのソースに接続されていると共に、ダイオードDのカソードに接続されている。リアクトルLの他端は、キャパシタCと負荷Rに接続されている。
キャパシタCは、電源線L1とグランド線L2との間に接続されている。
Diode D is connected between power supply line L1 and ground line L2.
The reactor L is inserted in series with the power line L1. One end of the reactor L is connected to the source of the switching element Tr and to the cathode of the diode D. The other end of reactor L is connected to capacitor C and load R.
The capacitor C is connected between the power line L1 and the ground line L2.

駆動部3は、駆動制御装置4からのPWM制御のための信号SPWMに基づいて、スイッチング素子Trにオン/オフを指示する信号を駆動するものである。 The drive unit 3 drives a signal for instructing the switching element Tr to turn on/off based on the signal S PWM for PWM control from the drive control device 4 .

図2に示すように、駆動制御装置4は、前置増幅部41と、ADコンバータ部42と、ゲイン演算部43と、PID制御部44と、PWM信号生成部45とを備えている。
前置増幅部41は、DC-DCコンバータ部2の出力電圧eo(負荷電圧)を増幅すると共に、ローパスフィルタにより標本化定理を満たすように高周波成分を遮断する。
ADコンバータ部42は、アナログ信号(アナログ値)をデジタル信号(デジタル値)に変換する。本実施の形態では、ADコンバータ部42は、例えば、12ビットのデジタル値に変換している。
As shown in FIG. 2 , the drive control device 4 includes a preamplifier 41 , an AD converter 42 , a gain calculator 43 , a PID controller 44 and a PWM signal generator 45 .
The pre-amplifier 41 amplifies the output voltage e o (load voltage) of the DC-DC converter 2 and cuts off high frequency components with a low-pass filter so as to satisfy the sampling theorem.
The AD converter section 42 converts an analog signal (analog value) into a digital signal (digital value). In the present embodiment, the AD converter section 42 converts, for example, a 12-bit digital value.

ゲイン演算部43は、目標電圧Nrと出力電圧eoとの偏差の絶対値と、出力電圧eoの変化分の絶対値とを加算して、ゲイン調整値として出力する。
PID制御部44は、ゲイン調整値に基づいて負荷Rへの出力(出力電圧eo)と目標値(目標電圧Nr)との偏差を是正するゲイン制御を行うフィードバック制御部として機能するものである。
PWM信号生成部45は、PID制御部44からのスイッチング信号NTonに基づいてゲイン制御をPWM制御により行うための信号SPWMを駆動部3へ出力する。
The gain calculator 43 adds the absolute value of the deviation between the target voltage Nr and the output voltage eo and the absolute value of the change in the output voltage eo , and outputs the result as a gain adjustment value.
The PID control unit 44 functions as a feedback control unit that performs gain control to correct the deviation between the output to the load R (output voltage eo ) and the target value (target voltage Nr) based on the gain adjustment value. .
The PWM signal generation unit 45 outputs a signal S PWM for performing gain control by PWM control based on the switching signal N Ton from the PID control unit 44 to the drive unit 3 .

ここで、ゲイン演算部43について、図3に基づいて詳細に説明する。
図3に示すゲイン演算部43は、負荷Rへの出力(出力電圧eo)と目標値(目標電圧Nr)との偏差の絶対値を演算する第1演算部431と、負荷Rへの出力(出力電圧eo)の傾きの絶対値を演算する第2演算部432と、加算部433と、ゲイン抑制部434とを備えている。
Here, the gain calculator 43 will be described in detail with reference to FIG.
The gain computing unit 43 shown in FIG . A second calculation unit 432 for calculating the absolute value of the slope of (output voltage e o ), an addition unit 433 , and a gain suppression unit 434 are provided.

第1演算部431は、偏差演算部43aと、第1絶対値演算部43bと、第1ゲイン演算部43cとを備えている。 The first calculator 431 includes a deviation calculator 43a, a first absolute value calculator 43b, and a first gain calculator 43c.

偏差演算部43aは、ADコンバータ部42からの出力電圧eO[n](デジタル値)を入力して目標電圧Nrとの偏差を求め、偏差Nerrorを出力する。
第1絶対値演算部43bは、偏差演算部43aからの偏差Nerrorの絶対値|Nerror|を算出する。
第1ゲイン演算部43cは、第1絶対値演算部43bからの出力|Nerror|に定数Kerrorを乗算したものに、バイアス値KC1を加算して、第1ゲインKP1を算出する。
The deviation calculator 43a receives the output voltage e 0 [n] (digital value) from the AD converter 42, obtains the deviation from the target voltage Nr, and outputs the deviation N error .
The first absolute value calculator 43b calculates the absolute value |N error | of the deviation N error from the deviation calculator 43a.
The first gain calculator 43c calculates the first gain K P1 by adding the bias value K C1 to the output | N error | from the first absolute value calculator 43 b multiplied by the constant K error .

第2演算部432は、バッファ部43dと、傾き演算部43eと、第2絶対値演算部43fと、第2ゲイン演算部43gとを備えている。
バッファ部43dは、出力電圧eO[n]を記憶して、前回の出力電圧eO[n-1]を出力する。
傾き演算部43eは、出力電圧eo[n]と前回の出力電圧eo[n-1]との差を求め、傾きNdevを出力する。
第2絶対値演算部43fは、傾き演算部43eからの傾きNdevの絶対値|Ndev|を算出する。
第2ゲイン演算部43gは、第2絶対値演算部43fからの出力|Ndev|を、べき乗数Mによるべき乗して定数Kdevを乗算したものに、バイアス値KC2を加算して、第2ゲインKP2を算出する。本実施の形態では、Ndevの絶対値(|Ndev|)を自乗している。
The second computing section 432 includes a buffer section 43d, an inclination computing section 43e, a second absolute value computing section 43f, and a second gain computing section 43g.
The buffer unit 43d stores the output voltage e 0 [n] and outputs the previous output voltage e 0 [n−1].
The gradient calculator 43e obtains the difference between the output voltage e o [n] and the previous output voltage e o [n−1], and outputs the gradient N dev .
The second absolute value calculator 43f calculates the absolute value |N dev | of the slope N dev from the slope calculator 43e.
The second gain calculator 43g multiplies the output |N dev | from the second absolute value calculator 43f by the exponent M and the constant K dev , and adds the bias value K C2 to the result. 2 Gain K P2 is calculated. In this embodiment, the absolute value of N dev (|N dev |) is squared.

加算部433は、第1ゲイン演算部43cからの第1ゲインKP1と、第2ゲイン演算部43gからの第2ゲインKP2と、バイアス値KCとを加算して、ゲイン調整値KP0を算出する。
ゲイン抑制部434は、偏差の絶対値|Nerror|と閾値電圧値の絶対値|Vth|とを比較し、その結果に基づいてゲイン調整値KPを設定して、PID制御部44に出力する。
The adder 433 adds the first gain K P1 from the first gain calculator 43c, the second gain K P2 from the second gain calculator 43g, and the bias value K C to obtain the gain adjustment value K P0 Calculate
The gain suppression unit 434 compares the absolute value of the deviation |N error | with the absolute value of the threshold voltage value |V th | Output.

ここで、電圧閾値Vthは、例えば、目標電圧Nrの1%とすることができるが、負荷Rが要求する電圧精度に応じて適宜決定することができる。
電圧閾値Vthは、|Nerror|が増加して第1値とした|Vth|以上となると、第1値とした|Vth|から小さい第2値とすることができる。また、|Nerror|が減少して第3値とした|Vth|未満となると、第3値とした|Vth|から大きい第4値とすることができる。この第1値から第4値は、第1値と第4値は同じ値とすることができ、第2値と第3値を同じ値とすることができる。
Here, the voltage threshold V th can be, for example, 1% of the target voltage Nr, but can be determined as appropriate according to the voltage accuracy required by the load R.
The voltage threshold V th can be set to a second value smaller than the first value |V th | when |N error | increases and becomes equal to or greater than the first value |V th |. Further, when |N error | decreases and becomes less than the third value |V th |, the third value |V th | can be increased to a fourth value. As for the first to fourth values, the first value and the fourth value can be the same value, and the second value and the third value can be the same value.

このように|Vth|の値を|Nerror|の増加または減少に応じて変えることで、ゲイン抑制部434にヒステリシス特性を持たせることができ、|Nerror|が|Vth|付近で揺らぐように変化したときに、ゲイン調整値KPが振動することを抑止することができる。 By changing the value of │V th │ in accordance with the increase or decrease of │N error │ in this way, it is possible to provide the gain suppression unit 434 with a hysteresis characteristic, and │N error │ is close to │V th │ It is possible to prevent the gain adjustment value K P from oscillating when it fluctuates.

以上のように構成された本発明の実施の形態に係る電力変換装置1の動作を、図4に示すフローチャートの流れに従って説明する。
まず、図2に示す前置増幅部41が負荷Rへの出力電圧eOを検出すると増幅して、ADコンバータ部42へ出力する(ステップS10)。
図2および図3に示すADコンバータ部42は、前置増幅部41により増幅された出力電圧eOをデジタル値であるeO[n]へ変換して、ゲイン演算部43と、PID制御部44へ出力する。
The operation of the power converter 1 according to the embodiment of the present invention configured as described above will be described according to the flow of the flowchart shown in FIG.
First, when the pre-amplifier section 41 shown in FIG. 2 detects the output voltage e O to the load R, it amplifies it and outputs it to the AD converter section 42 (step S10).
The AD converter section 42 shown in FIGS. 2 and 3 converts the output voltage e O amplified by the pre-amplification section 41 into a digital value e O [n], and the gain calculation section 43 and the PID control section 44.

まず、図3に示す偏差演算部43aが、目標電圧Nrから出力電圧eO[n]を引き偏差Nerrorを算出する。また、傾き演算部43eでは、バッファ部43dから前回の出力電圧eO[n-1]を読み出し、出力電圧eO[n]からの差から、変化分となる傾きNdevを算出する。(ステップS20)。
次に、第1絶対値演算部43bが、偏差Nerrorの絶対値|Nerror|を算出する。
また、第2絶対値演算部43fが、Ndevの絶対値|Ndev|を算出する(ステップS30)。
First, the deviation calculator 43a shown in FIG. 3 subtracts the output voltage e 0 [n] from the target voltage Nr to calculate the deviation N error . Further, the slope calculator 43e reads the previous output voltage e 0 [n−1] from the buffer 43d and calculates the slope N dev which is the amount of change from the difference from the output voltage e 0 [n]. (Step S20).
Next, the first absolute value calculator 43b calculates the absolute value |N error | of the deviation N error .
Also, the second absolute value calculator 43f calculates the absolute value |N dev | of N dev (step S30).

次に、ゲイン抑制部434が、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であるか否かを判断する(ステップS40)。 Next, the gain suppression unit 434 determines whether or not |N error |, which is the absolute value of the deviation, is greater than or equal to the absolute value |V th | of the predetermined voltage threshold (step S40).

|Nerror|が所定の電圧閾値の絶対値|Vth|未満であるときには、ゲイン抑制部434は、ゲインを抑制するための定数Kpminをゲイン調整値KPとする(ステップS50)。定数Kpminは、例えば1とすることができる。 When |N error | is less than the absolute value |V th | of the predetermined voltage threshold, the gain suppression unit 434 sets the constant K pmin for suppressing the gain as the gain adjustment value K P (step S50). The constant K pmin can be 1, for example.

図2および図3に示すように、PID制御部44は、比例ゲインであるゲイン調整値KPに基づいてPID制御(P制御)をKP(Nr-eO[n])に従って行い、偏差を是正するためのスイッチング信号NTonを出力する(ステップS60)。 As shown in FIGS. 2 and 3, the PID control unit 44 performs PID control (P control) according to K P (Nr-e O [n]) based on the gain adjustment value K P which is a proportional gain, and the deviation A switching signal N Ton for correcting is output (step S60).

一方、ステップS40にて、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であると判定された場合には、ゲイン抑制部434は、Ndev×Nerrorが0未満であるか否かを判定する(ステップS70)。
dev×Nerrorが0以上である場合には、ゲイン抑制部434は、ステップS50へ移行して、ゲイン調整値KP0より小さい値となる定数であり、ゲインを抑制するための定数Kpminをゲイン調整値KPとする。
On the other hand, when it is determined in step S40 that the absolute value of the deviation |N error | is equal to or greater than the absolute value of the voltage threshold |V th | It is determined whether error is less than 0 (step S70).
When N dev ×N error is equal to or greater than 0, the gain suppressing unit 434 proceeds to step S50, where the constant K pmin is a constant smaller than the gain adjustment value K P0 and for suppressing the gain. is the gain adjustment value K P .

ステップS70にて、Ndev×Nerrorが0未満であると判定された場合には、第1ゲイン演算部43cが第1ゲインKP1を算出し、第2ゲイン演算部43gが、第2ゲインKP2を算出する(ステップS80)。
具体的には、第1ゲイン演算部43cは、偏差Nerrorの絶対値|Nerror|に定数Kerrorを乗算し、バイアス値KC1を加算することで、第1ゲインKP1を算出する。
また、第2ゲイン演算部43gは、傾きNdevの絶対値|Ndev|をべき乗して定数Kdevを乗算し、バイアス値KC2を加算することで、第2ゲインKP2を算出する。
When it is determined in step S70 that N dev ×N error is less than 0, the first gain calculator 43c calculates the first gain K P1 , and the second gain calculator 43g calculates the second gain K P2 is calculated (step S80).
Specifically, the first gain calculator 43c calculates the first gain K P1 by multiplying the absolute value |N error | of the deviation N error by the constant K error and adding the bias value K C1 .
Further, the second gain calculator 43g calculates the second gain K P2 by exponentiating the absolute value |N dev | of the slope N dev , multiplying it by a constant K dev , and adding the bias value K C2 .

第1ゲインKP1が算出され、第2ゲインKP2が算出されると、加算部433が、第1ゲインKP1と、第2ゲインKP2と、バイアス値KCとを加算して、ゲイン調整値KP0を出力する(ステップS90)。 When the first gain K P1 is calculated and the second gain K P2 is calculated, the adding section 433 adds the first gain K P1 , the second gain K P2 , and the bias value K C to obtain a gain An adjustment value K P0 is output (step S90).

そして、ゲイン抑制部434は、PID制御部44へのゲイン調整値KPとしてゲイン調整値KP0を出力して、ステップS60へ移行する(ステップS100)。 Then, the gain suppression unit 434 outputs the gain adjustment value K P0 as the gain adjustment value K P to the PID control unit 44, and proceeds to step S60 (step S100).

そして、PWM信号生成部45は、スイッチング信号NTonに基づいてPWM制御のための信号SPWMを駆動部3へ出力する。駆動部3は、信号SPWMを増幅して、スイッチング素子Trをオンまたはオフすることで、負荷Rへの電流を通過させたり、遮断させたりする。 Then, the PWM signal generation unit 45 outputs a signal S PWM for PWM control to the drive unit 3 based on the switching signal N Ton . The drive unit 3 amplifies the signal S PWM and turns on or off the switching element Tr to pass or cut off the current to the load R.

ここで、ゲイン抑制部434によるゲインの抑制について、図面に基づいて詳細に説明する。
まず、出力電圧eOが過渡状態であるか否かによって、ゲイン調整値Kpを切り替えている点について説明する。
図5に示すように、出力電圧eOが過渡状態であるか否かを判断するために目標電圧Eo *からプラス方向およびマイナス方向にVthの幅を持たせて電圧閾値が設定される。
図4に示すように、ステップS40にて、偏差の絶対値である|Nerror|が所定の電圧閾値の絶対値|Vth|以上であるか否かを判定している。
そして、|Nerror|が|Vth|未満であれば、ゲイン抑制部434は、ステップS50にて、定数Kpminをゲイン調整値KPとしている。
また、|Nerror|が|Vth|以上であれば、NdevとNerrorとの符号にもよるが、ゲイン抑制部434は、ステップS100にてKP0をゲイン調整値KPとしている。
Here, gain suppression by the gain suppression unit 434 will be described in detail with reference to the drawings.
First, the switching of the gain adjustment value Kp depending on whether the output voltage e O is in a transient state will be described.
As shown in FIG. 5, in order to determine whether or not the output voltage eO is in a transient state, the voltage threshold is set with a width of Vth in the positive and negative directions from the target voltage Eo * . .
As shown in FIG. 4, in step S40, it is determined whether |N error |, which is the absolute value of the deviation, is greater than or equal to |V th |, the absolute value of the predetermined voltage threshold.
Then, if |N error | is less than |V th |, the gain suppression unit 434 sets the constant K pmin as the gain adjustment value K P in step S50.
is greater than or equal to |V th |, the gain suppression unit 434 sets K P0 as the gain adjustment value K P in step S100, depending on the signs of N dev and N error .

従って、出力電圧eOが電圧閾値Vthを超えると過渡状態と見なし、系が不安定条件になっても構わないので、大きなゲイン(KP0→KP)の調整を行うことで、大きく是正することができる。
出力電圧eOが過渡状態でない定常状態では、小さいゲイン(Kpmin→KP)の調整を行うことで、大きなゲインによる調整で、収束に悪影響を与えることを抑えることができ、出力平滑キャパシタを小さい容量とすることができるので、小型化を図ることができる。
また、出力平滑キャパシタが小さいと過渡時の振動の周波数も高くなり、時定数は逆に小さくなるため、速く収束させることができる。
Therefore, when the output voltage e O exceeds the voltage threshold V th , it is regarded as a transient state , and the system may become unstable. can do.
In a steady state where the output voltage e O is not in a transient state, adjustment with a small gain (K pmin →K P ) can suppress adverse effects on convergence due to adjustment with a large gain, and the output smoothing capacitor can be reduced. Since the capacitance can be small, miniaturization can be achieved.
In addition, when the output smoothing capacitor is small, the frequency of the transient oscillation becomes high and the time constant becomes small, so that the convergence can be made quickly.

次に、オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値Kpを切り替えている点について説明する。
図6に示すように、出力電圧eOが、アンダーシュートにより、目標電圧Eo *から、マイナス方向に遠ざかるように変化しているT1期間では、偏差Nerrorはマイナス符号となり、傾きNdevもマイナス符号となる。
T1期間から目標電圧Eo *に向かうように変化するT2期間では、偏差Nerrorはマイナス符号となり、傾きNdevはプラス符号となる。
T2期間から目標電圧Eo *を超えて、プラス方向に遠ざかるように変化しているT3期間では、偏差Nerrorはプラス符号となり、傾きNdevはマイナス符号となる。
T3期間から目標電圧Eo *に向かうように変化するT4期間では、偏差Nerrorはプラス符号となり、傾きNdevはマイナス符号となる。
Next, the switching of the gain adjustment value Kp depending on the overshoot and rise or fall, and the fall or rise of undershoot will be described.
As shown in FIG. 6, during the T1 period in which the output voltage e o changes away from the target voltage E o * in the negative direction due to undershoot, the deviation N error has a negative sign and the slope N dev minus sign.
During the T2 period when the voltage changes from the T1 period toward the target voltage E o * , the deviation N error has a negative sign and the slope N dev has a positive sign.
In the T3 period when the voltage exceeds the target voltage E o * from the T2 period and moves away in the positive direction, the deviation N error has a positive sign and the slope N dev has a negative sign.
During the T4 period when the voltage changes from the T3 period toward the target voltage E o * , the deviation N error has a positive sign and the slope N dev has a negative sign.

従って、出力電圧eOが目標電圧Eo *から遠ざかる方向に変化している期間(T1期間,T3期間)では、偏差Nerrorと傾きNdevの乗算は、プラス符号となる。
従って、ステップS100にて、ゲイン調整値KP0をゲイン調整値KPとすることで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
反対に、目標電圧Eo *に向かうように変化している期間(T2期間,T4期間)では、偏差Nerrorと傾きNdevの乗算は、マイナス符号となる。
従って、ステップS60にて、ゲイン調整値KPを定数Kpminとすることで、KP0より十分に小さい値とすることができるので、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
Therefore, in the period (T1 period, T3 period) in which the output voltage e 0 is changing away from the target voltage E 0 * , the multiplication of the deviation N error and the slope N dev has a positive sign.
Therefore, by setting the gain adjustment value K P0 to the gain adjustment value K P in step S100, it is possible to greatly suppress the fall of undershoot and the rise of overshoot.
Conversely, in the period (T2 period, T4 period) in which the voltage changes toward the target voltage E o * , the multiplication of the deviation N error and the slope N dev has a negative sign.
Therefore, by setting the gain adjustment value K P to the constant K pmin in step S60, the value can be sufficiently smaller than K P0 , thereby preventing undershoot and overshoot due to overcompensation.

(シミュレーションの実施)
図1から図3に示す電力変換装置について、シミュレーションによって、オーバーシュートおよびアンダーシュートなどの過渡特性を確認する。
なお、DC-DCコンバータ部2のリアクトルLを189μH、キャパシタCを1000μF、負荷Rのステップ変化を25Ωから5Ωとした。
また、PID制御のゲインとして、I制御によるゲインKI=0.01、D制御によるゲインKD=1とする。更に、KC1=KC2=1、M=2に設定して、シミュレーションを行う。なお、これらのパラメータは、実際の回路では負荷に応じて適時決定することができる。例えば、KP1またはKP2が0にならなければ、KC1,C2は0でもよい。
(Implementation of simulation)
Transient characteristics such as overshoot and undershoot are confirmed by simulation for the power converters shown in FIGS. 1 to 3 .
In addition, the reactor L of the DC-DC converter section 2 was set to 189 μH, the capacitor C to 1000 μF, and the step change of the load R from 25Ω to 5Ω.
Further, as the gains of the PID control, gain K I =0.01 for I control and gain K D =1 for D control. Further, the simulation is performed by setting K C1 =K C2 =1 and M=2. Note that these parameters can be determined as appropriate in an actual circuit according to the load. For example, K C1 and K C2 may be 0 if K P1 or K P2 are not 0.

(第1のシミュレーション)
まず、第1のシミュレーションとして、ゲインの調整を行わないときの過渡特性をシミュレーションした。
PID制御のゲインは、ゲインの調整を行わないため、KP=1である。結果を図7に示す。
図7に示す波形では、eOのアンダーシュートおよび収束時間はそれぞれ約5%および約4.5msであり、iLのオーバーシュートは60%であった。
(First simulation)
First, as a first simulation, the transient characteristics were simulated when the gain was not adjusted.
The gain of PID control is K P =1 because no gain adjustment is performed. The results are shown in FIG.
For the waveforms shown in FIG. 7, the e O undershoot and convergence time were about 5% and about 4.5 ms, respectively, and the i L overshoot was 60%.

(第2のシミュレーション)
次に、第2のシミュレーションとして、第1ゲイン演算部43cが演算するKP1=Kerror|Nerror|+KC1に従って、ゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図8および図9に示す。
図8および図9に示す波形では、全体的に振動的な応答へと変化しており、偏差の絶対値の係数Kerrorが1(図8(A)参照)または10(図8(B)参照)の場合では、eOのアンダーシュートが抑制され、収束が速くなっている。しかし、その分iLのオーバーシュートが大きくなっている。
(Second simulation)
Next, as a second simulation, transient characteristics when the gain is adjusted according to K P1 =K error |N error |+K C1 calculated by the first gain calculation section 43c are simulated. Simulation results are shown in FIGS. 8 and 9. FIG.
In the waveforms shown in FIGS. 8 and 9, the response changes to an oscillatory response as a whole, and the coefficient K error of the absolute value of the deviation is 1 (see FIG. 8 (A)) or 10 (see FIG. 8 (B) ), the undershoot of e 0 is suppressed and the convergence speeds up. However, the overshoot of i L increases accordingly.

また、KPの変化を見るとeOの偏差に応じてゲインが調整されていることがわかる。これに応じてNTonの変化も、ゲイン調整しない場合と比較して、急激な立ち上がりとなっている。Kerrorが20(図9(A)参照)または30(図9(B)参照)のときは、Kerrorが大きすぎるので、系の安定性が徐々に損なわれ、収束が遅れたり、そもそも収束しなかったりしている。
この第2のシミュレーションではeOの波形で比較した場合、Kerrorが10のときが最も良好な過渡特性が得られ、eOのアンダーシュートおよび収束時間はそれぞれ約1%および約1msであった。
Also, looking at the change in K P , it can be seen that the gain is adjusted according to the deviation of e 0 . Accordingly, the change in N Ton also rises sharply compared to when the gain is not adjusted. When K error is 20 (see FIG. 9(A)) or 30 (see FIG. 9(B)), the K error is too large, and the stability of the system gradually deteriorates, delaying convergence, or convergence in the first place. sometimes they don't.
In this second simulation, the best transient characteristics were obtained when K error was 10 when compared with the e O waveform, and the e O undershoot and convergence time were about 1% and about 1 ms, respectively. .

(第3のシミュレーション)
次に、第3のシミュレーションとして、第2ゲイン演算部43gが演算するKP2=Kdev|Ndev2+KC2に従ってゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図10および図11に示す。
図10および図11に示すように、全体的に波形の振動が抑えられるような傾向にあり、eOの収束は逆に緩やかになった。しかし、Kdevを十分に大きくすると高速な応答を得られたが、eOがほぼ収束している状態での僅かなeOの傾きに対して大きくゲインが変わってしまうため、振動が残っているのがわかる。
(Third simulation)
Next, as a third simulation, transient characteristics were simulated when the gain was adjusted according to K P2 =K dev |N dev | 2 +K C2 calculated by the second gain calculation section 43g. Simulation results are shown in FIGS. 10 and 11. FIG.
As shown in FIGS. 10 and 11, there was a tendency for the waveform oscillation to be suppressed as a whole, and the convergence of e 0 became moderate. However, if K dev is sufficiently large, a high-speed response can be obtained, but the gain changes greatly with a slight inclination of e O in the state where e O is almost converged, so oscillation remains. I know you are.

また、過渡状態に入った直後はeOの傾きが急なので、かなり大きなKPとなり、それに伴ってNTonも急激に変化している。これによってeOのアンダーシュートは抑制されているが、その分iLのオーバーシュートが大きくなっており、急峻なピーク電流が現れている。それ以降、eOの収束まで傾きは緩やかになるため、過渡状態の初期ほどのNTonの変化はなく、応答の改善はそれほど期待できない。過渡状態における初期の改善の観点で見ると、Kdevが20(図11(A)参照)である場合に、eOのアンダーシュートを抑制しつつ、iLのオーバーシュートを避けることができている。 In addition, since the slope of e 0 is steep immediately after entering the transient state, K P becomes considerably large, and N Ton changes sharply accordingly. As a result, the undershoot of e O is suppressed, but the overshoot of i L increases accordingly, and a steep peak current appears. After that, the slope becomes gentle until e 0 converges, so that N Ton does not change as much as in the initial stage of the transient state, and improvement in response cannot be expected so much. From the point of view of the initial improvement in the transient state, when Kdev is 20 (see FIG. 11A), it is possible to suppress the undershoot of eO and avoid the overshoot of iL . there is

(第4のシミュレーション)
最後に、第4のシミュレーションとして、第2シミュレーションでのeOの偏差によるKP1の調整(図8および図9参照)と、第3シミュレーションでのeOの傾きによるKP2の調整(図10および図11参照)とを組み合わせて、シミュレーションした。
(Fourth simulation)
Finally, as a fourth simulation, adjustment of K P1 by the deviation of e 0 in the second simulation (see FIGS. 8 and 9) and adjustment of K P2 by the slope of e 0 in the third simulation (see FIG. 10 and FIG. 11) were combined for simulation.

偏差と傾きとの組み合わせによるため、ゲイン調整の式は、KP0=KP1+KP2+KC、P1=Kerror|Nerror|、KP2=Kdev|NdevM+KCで表される。
このように、KP1およびKP2を足し合わせて最終的なKP0の値(KPの値)を決定しており、これまでと同様にeOが目標値に収束したときに、KPが1となるように定数KCを1に設定している。
シミュレーション結果を、図12に示す。図12では、Kerror=10およびKdev=20としたときの過渡特性を示している。
Because of the combination of deviation and slope, the gain adjustment formulas are K P0 =K P1 +K P2 +K C, K P1 =K error |N error |,K P2 =K dev |N dev | M +K C. be.
In this way , K P1 and K P2 are added to determine the final K P0 value (K P value). The constant K C is set to 1 so that is 1.
Simulation results are shown in FIG. FIG. 12 shows transient characteristics when K error =10 and K dev =20.

まず、第2のシミュレーションである、eOの偏差に対してKPを調整した場合では、図8および図9に示されるように、アンダーシュートまたはオーバーシュートが発生した後のリンギングに対して大きな影響を与えていることがわかる。
また、第3のシミュレーションである、eOの傾きに対してKPを調整した場合では、図10および図11に示されるように、アンダーシュートまたはオーバーシュートに対して大きな影響を与えていることがわかる。
First, in the second simulation, when K P is adjusted for the deviation of e O , as shown in FIGS. 8 and 9, there is a large I know it's making an impact.
In addition, the third simulation, in which K P is adjusted with respect to the slope of e O , has a large effect on undershoot or overshoot, as shown in FIGS. 10 and 11. I understand.

従って、eOの偏差および傾きに対してKPを調整した場合では、図12に示す過渡特性の波形からも判るように、過渡応答の最初はeOの傾きによる調整が支配的であり、その後はeOの偏差による調整が支配的になっている。
このとき、傾きによる調整は、図3に示す第2ゲイン演算部43gが、|Ndev|をべき乗しているため、傾きによる第2ゲインは傾きが大きければ大きいほど指数的に抑制の度合いを高めることができる。
その結果、eOのアンダーシュートは抑えられ、振動的な応答にはなっているものの素早く収束させることができている。eoのアンダーシュートおよび収束時間はそれぞれ約1%および約1msで、iLのオーバーシュートは80%であった。
第4のシミュレーションでは、このように良好な結果を得られており、ゲイン調整として、偏差と傾きとを組み合わせ、電圧関数とすることにより、過渡特性の改善に非常に有効であると言える。
Therefore, when K P is adjusted with respect to the deviation and slope of e 0 , as can be seen from the waveform of the transient characteristics shown in FIG. After that, the adjustment due to the deviation of e 0 becomes dominant.
At this time, since the second gain calculator 43g shown in FIG. 3 raises |N dev | to the power of |Ndev| can be enhanced.
As a result, the undershoot of e 0 is suppressed, and although the response is oscillating, it can be quickly converged. The undershoot and convergence times of eo were about 1% and about 1 ms, respectively, and the overshoot of i L was 80%.
Such good results were obtained in the fourth simulation, and it can be said that combining the deviation and the slope as a gain adjustment to make it a voltage function is very effective in improving transient characteristics.

本実施の形態では、電力変換装置1としてDC-DCコンバータを例に説明したが、AC-DCコンバータやDC-ACインバータでもよい。
電力変換装置1は、PWM信号生成部45からの信号SPWMによりPWM制御を行っているが、シリーズ方式により制御するようにしてもよい。
フィードバック制御部としてPID制御を行うPID制御部44としているが、P制御(比例制御)のみとしたり、P制御にI制御(積分制御)またはD制御(微分制御)のいずれかを組み合わせたものとしたりしてもよい。
また、PID制御部44は、フィードバック制御部はデジタルフィルタを採用してもよい。
更に、本実施の形態では、DC-DCコンバータ部2からの出力電圧に基づいてゲイン調整値を算出していたが、出力電流、電力、インピーダンスに基づいて偏差や傾きを求めるようにしてもよい。この場合、目標値は目標電流、目標電力、目標インピーダンスとなる。
In the present embodiment, a DC-DC converter has been described as an example of the power converter 1, but an AC-DC converter or a DC-AC inverter may also be used.
The power conversion device 1 performs PWM control by the signal S PWM from the PWM signal generation unit 45, but may be controlled by a series method.
Although the PID control unit 44 that performs PID control is used as a feedback control unit, it may be P control (proportional control) only, or P control may be combined with either I control (integral control) or D control (differential control). You can
Further, the PID control section 44 may employ a digital filter as a feedback control section.
Furthermore, in the present embodiment, the gain adjustment value is calculated based on the output voltage from the DC-DC converter section 2, but the deviation and slope may be obtained based on the output current, power, and impedance. . In this case, the target values are target current, target power, and target impedance.

本発明の電力変換装置の駆動制御装置は、直流や交流、小電流から大電流まで、様々な負荷に電源を供給する装置に好適である。 INDUSTRIAL APPLICABILITY The drive control device for a power conversion device of the present invention is suitable for devices that supply power to various loads ranging from direct current, alternating current, small current to large current.

1 電力変換装置
2 DC-DCコンバータ部
3 駆動部
4 駆動制御装置
41 前置増幅部
42 ADコンバータ部
43 ゲイン演算部
431 第1演算部
432 第2演算部
433 加算部
434 ゲイン抑制部
43a 偏差演算部
43b 第1絶対値演算部
43c 第1ゲイン演算部
43d バッファ部
43e 傾き演算部
43f 第2絶対値演算部
43g 第2ゲイン演算部
44 PID制御部
45 PWM信号生成部
B 直流電源
Tr スイッチング素子
L リアクトル
D ダイオード
C キャパシタ
R 負荷
L1 電源線
L2 グランド線
T11,T12 入力端子
T21,T22 出力端子
1 power conversion device 2 DC-DC converter section 3 drive section 4 drive control device 41 pre-amplification section 42 AD converter section 43 gain calculation section 431 first calculation section 432 second calculation section 433 addition section 434 gain suppression section 43a deviation calculation Section 43b First Absolute Value Calculator 43c First Gain Calculator 43d Buffer Section 43e Gradient Calculator 43f Second Absolute Value Calculator 43g Second Gain Calculator 44 PID Controller 45 PWM Signal Generator B DC Power Supply Tr Switching Element L Reactor D Diode C Capacitor R Load L1 Power supply line L2 Ground line T11, T12 Input terminals T21, T22 Output terminals

Claims (6)

負荷への電流をゲイン制御する電力変換装置の駆動制御装置において、
前記負荷への出力と目標値との偏差を第1ゲインとして算出する第1演算部と、
前記負荷への出力の傾きをべき乗して第2ゲインとして算出する第2演算部と、
前記第1ゲインと前記第2ゲインとを加算してゲイン調整値として出力する加算部と、
前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲイン制御を行うフィードバック制御部とを備えた電力変換装置の駆動制御装置。
In a drive control device for a power conversion device that gain-controls current to a load,
a first calculation unit that calculates a deviation between the output to the load and a target value as a first gain;
a second calculation unit that calculates a second gain by exponentiating the slope of the output to the load;
an addition unit that adds the first gain and the second gain and outputs a gain adjustment value;
A drive control device for a power converter, comprising: a feedback control unit that performs the gain control for correcting a deviation between an output to the load and a target value based on the gain adjustment value.
前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものである請求項1記載の電力変換装置の駆動制御装置。 2. The power conversion apparatus according to claim 1, wherein the feedback control unit is a proportional control using the gain adjustment value as a proportional gain, or a combination of the proportional control and either one or both of the integral control and the differential control. drive controller. 前記第1演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第1絶対値演算部と、第1絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第1ゲインを算出する第1ゲイン演算部とを備えた請求項1または2記載の電力変換装置の駆動制御装置。 The first calculation unit includes: a deviation calculation unit that calculates a deviation between the output to the load and a target value; a first absolute value calculation unit that calculates an absolute value of the deviation from the deviation calculation unit; 3. A drive control device for a power conversion device according to claim 1, further comprising a first gain calculation section for calculating said first gain by adding a bias value to an output from said value calculation section multiplied by a constant. 前記第2演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第2絶対値演算部と、前記第2絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第2ゲインを算出する第2ゲイン演算部とを備えた請求項1から3のいずれかの項に記載の電力変換装置の駆動制御装置。 The second calculation unit includes a buffer unit that stores the output and outputs the previous output, a slope calculation unit that calculates a slope by obtaining a difference between the output and the previous output, and a slope from the slope calculation unit. and a bias value is added to the result obtained by multiplying the output from the second absolute value computing unit to an exponentiation by a constant to calculate the second gain. 4. The drive control device for a power conversion device according to claim 1, further comprising a 2-gain computing section. 前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項1から4のいずれかの項に記載の電力変換装置の駆動制御装置。 If the gain adjustment value from the addition unit is equal to or greater than a predetermined threshold value, the gain adjustment value is directly output to the feedback control unit, and if the gain adjustment value is less than the threshold value, the gain adjustment value is used to suppress the gain. 5. The drive control device for a power conversion device according to claim 1, further comprising a gain suppressing section that outputs a constant of to the feedback control section. 前記第1演算部による偏差と、前記第2演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項1から5のいずれかの項に記載の電力変換装置の駆動制御装置。 If the sign obtained by multiplying the deviation by the first calculation unit and the slope by the second calculation unit is a plus sign, the gain adjustment value is directly output to the feedback control unit, and if the sign is a minus sign. 6. The drive control device for a power conversion device according to claim 1, further comprising a gain suppression unit that outputs a constant for suppressing the gain to the feedback control unit as the gain adjustment value.
JP2019082021A 2019-04-23 2019-04-23 Drive control device for power converter Active JP7250236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019082021A JP7250236B2 (en) 2019-04-23 2019-04-23 Drive control device for power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019082021A JP7250236B2 (en) 2019-04-23 2019-04-23 Drive control device for power converter

Publications (2)

Publication Number Publication Date
JP2020182263A JP2020182263A (en) 2020-11-05
JP7250236B2 true JP7250236B2 (en) 2023-04-03

Family

ID=73024795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019082021A Active JP7250236B2 (en) 2019-04-23 2019-04-23 Drive control device for power converter

Country Status (1)

Country Link
JP (1) JP7250236B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054471A (en) 2006-08-28 2008-03-06 Toshiba Corp Voltage boosting circuit and voltage supplying circuit
JP4357592B1 (en) 2008-09-19 2009-11-04 三菱電機株式会社 DCDC converter
JP2011091974A (en) 2009-10-26 2011-05-06 Cosel Co Ltd Switching power supply device
JP2011102093A (en) 2009-11-11 2011-05-26 Honda Motor Co Ltd Booster
JP2013013301A (en) 2011-06-03 2013-01-17 Denso Corp Vehicle converter control device
WO2015159902A2 (en) 2014-04-14 2015-10-22 国立大学法人長崎大学 Control device for power conversion circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054471A (en) 2006-08-28 2008-03-06 Toshiba Corp Voltage boosting circuit and voltage supplying circuit
JP4357592B1 (en) 2008-09-19 2009-11-04 三菱電機株式会社 DCDC converter
JP2011091974A (en) 2009-10-26 2011-05-06 Cosel Co Ltd Switching power supply device
JP2011102093A (en) 2009-11-11 2011-05-26 Honda Motor Co Ltd Booster
JP2013013301A (en) 2011-06-03 2013-01-17 Denso Corp Vehicle converter control device
WO2015159902A2 (en) 2014-04-14 2015-10-22 国立大学法人長崎大学 Control device for power conversion circuit

Also Published As

Publication number Publication date
JP2020182263A (en) 2020-11-05

Similar Documents

Publication Publication Date Title
EP2775599B1 (en) Boost converter
JP4341753B2 (en) Robust digital controller and its design equipment
US10516346B2 (en) Power converter for converting DC power to AC power with adaptive control on characteristics of load
US6980783B2 (en) Apparatus and method of controlling low frequency load currents drawn from a DC source in a telecommunications system
US10075057B2 (en) Hybrid topology power converter and control method thereof
JP2017005774A (en) Digital control power circuit, control circuit for the same, control method, and electronic apparatus using the same
US20130301321A1 (en) Tracking converters with input output linearization control
Iftikhar et al. Input filter damping design for control loop stability of DC-DC converters
TWI470908B (en) Control circuit, time calculating unit, and operating method for control circuit
JP5401729B2 (en) Control circuit and control method for power converter
JP7250236B2 (en) Drive control device for power converter
US9614438B2 (en) Adjusting feedback voltage ripple amplitude to control power supply switching frequency
JP6906703B2 (en) Power converter
US20220294332A1 (en) Compensating gain loss for a power converter in dcm and ccm
EP3396831A1 (en) Phase compensation for power factor correction circuit to reduce zero-crossing distortion
CN115242227B (en) Frequency control circuit suitable for PFM control chip and related device
JP6048323B2 (en) DCDC converter and power supply device including the DCDC converter
JP4162416B2 (en) High power factor power supply control circuit and power supply having this control circuit
JP6354503B2 (en) Power conversion system
JP4370128B2 (en) DC-DC converter
El Aroudi et al. Mitigating the problem of inrush current in a digital sliding mode controlled boost converter taking into account load and inductor nonlinearities and propagation delay in the feedback loop
JP2013005536A (en) Switching power supply circuit
JP7355374B2 (en) Design support device and output stabilization device for power conversion equipment, design support program and output stabilization program for power conversion equipment
TWI462453B (en) Dc-dc controller and control method thereof
KR101652196B1 (en) Apparatus for feedback linearization control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220421

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230222

R150 Certificate of patent or registration of utility model

Ref document number: 7250236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150