JP7244670B2 - デコーダが実行するビデオデコーディングのための方法、装置及び非一時的なコンピュータ可読媒体、並びにエンコーダが実行するビデオエンコーディングのための方法 - Google Patents

Description

本開示は、ビデオコーディングに概して関係がある実施形態について記載する。

本明細書中で与えられている背景の説明は、本開示の背景を一般的に提示することを目的とするものである。現在指名されている発明者の研究は、その研究がこの背景の項で説明されている範囲で、及び出願時に先行技術としてさもなければ適格でない可能性がある説明の側面は、本開示に対する先行技術として明示的にも暗黙的にも認められない。

ビデオコーディング及びデコーディングは、動き補償を伴ったインターピクチャ予測を用いて実行可能である。圧縮されていないデジタルビデオは、ピクチャの連続を含むことができ、各ピクチャは、例えば、１９２０×１０８０のルミナンスサンプル及び関連するクロミナンスサンプルの空間寸法を有する。ピクチャの連続は、例えば、毎秒６０ピクチャ、つまり６０Ｈｚの固定又は可変のピクチャレート（俗にフレームレートとしても知られている。）を有することができる。圧縮されていないビデオは、有意なビットレート要件を有している。例えば、サンプル当たり８ビットでの１０８０ｐ６０ ４：２：０ビデオ（６０Ｈｚのフレームレートでの１９２０×１０８０のルミナンスサンプル解像度）は、１．５Ｇビット／ｓに近いバンド幅を必要とする。そのようなビデオの１時間は、６００Ｇバイト超の記憶空間を必要とする。

ビデオコーディング及びデコーディングの１つの目的は、圧縮による入力ビデオ信号の冗長性の低減であることができる。圧縮は、いくつかの場合に２桁以上、上記のバンド幅又は記憶空間要件を減らすことを助けることができる。可逆及び不可逆圧縮の両方並びにそれらの組み合わせが用いられ得る。可逆圧縮は、原信号の厳密なコピーが圧縮された原信号から再構成可能である技術を指す。不可逆圧縮を使用する場合に、再構成された信号は、原信号と同じでない場合があるが、原信号と再構成された信号との間のひずみは、再構成された信号を、意図された用途にとって有用なものとするほど十分に小さい。ビデオの場合には、不可逆圧縮が広く用いられている。許容されるひずみの量は用途に依存し、例えば、特定の消費者ストリーミング用途のユーザは、テレビジョン配信用途のユーザよりも高いひずみを許容し得る。達成可能な圧縮比は、より高い許容可能な／受け入れ可能なひずみがより高い圧縮比をもたらし得ることを反映することができる。

ビデオエンコーダ及びデコーダは、例えば、動き補償、変換、量子化、及びエントロピコーディングを含むいくつかの広いカテゴリからの技術を利用することができる。

ビデオコーデック技術は、イントラコーディングとして知られている技術を含むことができる。イントラコーディングでは、サンプル値は、前に再構成された参照ピクチャからのサンプル又は他のデータを参照せずに表現される。いくつかのビデオコーデックでは、ピクチャは、空間的にサンプルのブロックに細分される。サンプルの全てのブロックがイントラモードでコーディングされる場合に、そのピクチャはイントラピクチャであることができる。イントラピクチャ及びそれらの派生物、例えば、独立したデコーダリフレッシュピクチャは、デコーダ状態をリセットするために使用され得るので、コーディングされたビデオビットストリーム及びビデオセッションの最初のピクチャとして、又は静止画像として使用され得る。イントラブロックのサンプルは、変換を受けることができ、変換係数は、エントロピコーディング前に量子化され得る。イントラ予測は、変換前領域でサンプル値を最小限にする技術であることができる。いくつかの場合に、変換後のＤＣ値が小さければ小さいほど、かつ、ＡＣ係数が小さければ小さいほど、エントロピコーディング後にブロックを表すために所与の量子化ステップサイズで必要とされるビットはますます少ない。

例えば、ＭＰＥＧ－２世代のコーディング技術から知られているような、従来のイントラコーディングは、イントラ予測を使用しない。しかし、いくつかのより新しいビデオ圧縮技術は、例えば、データの空間的に隣接しかつデコーディング順序において先行するブロックのエンコーディング／デコーディング中に得られた周囲サンプルデータ及び／又はメタデータから試みる技術を含む。かような技術は、以降「イントラ予測」技術と呼ばれる。少なくともいくつかの場合に、イントラ予測は、再構成中の現在のピクチャからのみ参照データを使用し、参照ピクチャからは使用しない点に留意されたい。

多種多様な形態のイントラ予測が存在し得る。かような技術の１つよりも多くが所与のビデオコーディング技術で使用され得る場合に、使用中の技術はイントラ予測モードでコーディングされ得る。特定の場合に、モードは、サブモード及び／又はパラメータを有することができ、それらは、独立してコーディングされ得るか、又はモードコードワードに含まれ得る。所与のモード／サブモード／パラメータ組み合わせのためにどのコードワードを使用すべきは、イントラ予測を通してコーディング効率利得に影響を及ぼし得るので、エントロピコーディング技術が、コードワードをビットストリームに変換するために使用され得る。

特定のモードのイントラ予測が、Ｈ．２６４により導入され、Ｈ．２６５で洗練され、Joint Exploration Model（ＪＥＭ）、Versatile Video Coding（ＶＶＣ）、及びBenchmark Set（ＢＭＳ）などのより新しいコーディング技術で更に洗練された。予測子ブロックは、既に利用可能なサンプルに属する隣接サンプル値を用いて形成され得る。隣接サンプルのサンプル値は、方向に応じて予測子ブロック内にコピーされる。使用中の方向の参照は、ビットストリームの中にコーディングされ得るか、又はそれ自体予測されてもよい。

図１Ａを参照すると、右下には、Ｈ．２６５の３３個のとり得る予測子方向（３５個のイントラモードのうちの３３個の角度モードに対応）から知られている９つの予測子方向のサブセットが表されている。矢印が集まる点（１０１）は、予測中のサンプルに相当する。矢印は、サンプルが予測されている方向を表す。例えば、矢印（１０２）は、サンプル（１０１）が、水平から４５度の角度で右上にある１つ又は複数のサンプルから予測される、ことを示す。同様に、矢印（１０３）は、サンプル（１０１）が、水平から２２．５度の角度でサンプル（１０１）の左下にある１つ又は複数のサンプルから予測される、ことを示す。

依然として図１Ａを参照して、左上には、４×４個のサンプル（太破線によって示される。）の正方形ブロック（１０４）が表されている。正方形ブロック（１０４）は１６個のサンプルを含み、各サンプルは、「Ｓ」、Ｙ次元でのその位置（例えば、行インデックス）、及びＸ次元でのその位置（例えば、列インデックス）を用いてラベル付けされている。例えば、サンプルＳ２１は、Ｙ次元で（上から）２番目のサンプルかつＸ次元で（左から）１番目のサンプルである。同様に、サンプルＳ４４は、Ｙ及びＸの両方の次元でブロック（１０４）内の４番目のサンプルである。ブロックはサイズが４×４サンプルであるということで、Ｓ４４は右下にある。更には、類似した番号付け方式に従う参照サンプルが示されている。参照サンプルは、ブロック（１０４）に対して、「Ｒ」、そのＹ位置（例えば行インデックス）及びＸ位置（列インデックス）を用いてラベル付けされている。Ｈ．２６４及びＨ．２６５の両方で、予測サンプルは、再構成中のブロックに隣接し、従って、負値が使用される必要はない。

イントラピクチャ予測は、信号により伝えられた予測方向によって必要に応じて隣接サンプルから参照サンプル値をコピーすることによって、働くことができる。例えば、コーディングされたビデオビットストリームが、このブロックについて、矢印（１０２）と一致する予測方向を示す、すなわち、サンプルが水平から４５度の角度で右上にある１つ以上の予測サンプルから予測される、とのシグナリングを含む、とする。その場合に、サンプルＳ４１、Ｓ３２、Ｓ２３、及びＳ１４は、同じ参照サンプルＲ０５から予測される。それから、サンプルＳ４４は、参照サンプルＲ０８から予測される。

特定の場合に、複数の参照サンプルの値は、参照サンプルを計算するために、特に、方向が４５度で等しく分割可能でない場合に、例えば、補間を通じて、組み合わされてよい。

とり得る方向の数は、ビデオコーディング技術が発展するとともに増えている。Ｈ．２６４（２００３年）では、９つの異なる方向が表現可能であった。それは、Ｈ．２６５（２０１３年）では３３個にまで増え、そして、ＪＥＭ／ＶＶＣ／ＢＭＳは、本開示の時点で、最大６５個の方向をサポートすることができる。最もありそうな方向を識別するために実験が行われており、エントロピコーディングにおける特定の技術が、可能性が低い方向に対する若干のペナルティを受け入れながら、少数のビットでそれらのありそうな方向を表現するために使用されている。更に、方向それ自体は、時々、隣接する、既にデコードされたブロックで使用された隣接方向から予測され得る。

図１Ｂは、時間とともに増大する予測方向の数を説明するために、ＪＥＭによる６５個のイントラ予測方向を表す概略図（１８０）を示す。

方向を表すコーディングされたビデオビットストリーム内のイントラ予測方向ビットのマッピングは、ビデオコーディング技術ごとに異なる可能性があり、例えば、予測方向の単純な直接マッピングから、イントラ予測モードまで、コードワードまで、最確モードを含む複雑な適応スキーム、及び同様の技術まで及び得る。全ての場合で、しかしながら、特定の他の方向よりも統計的にビデオコンテンツで起こる可能性が低い特定の方向が存在し得る。ビデオ圧縮の目標は冗長性の低減であるということで、それらの可能性が低い方向は、上手く働くビデオコーディング技術では、よりありそうな方向よりも多いビット数によって表現されることになる。

動き補償は、不可逆圧縮技術であることができ、前に再構成されたピクチャ又はその部分（参照ピクチャ）からのサンプルデータのブロックが、動きベクトル（以降ＭＶ）によって示された方向において空間的にシフトされた後に、新たに再構成されるピクチャ又はピクチャ部分の予測のために使用される技術に関係があり得る。いくつかの場合に、参照ピクチャは、現在再構成中のピクチャと同じであることができる。ＭＶは２つの次元Ｘ及びＹ、又は３つの次元を有することができ、３番目の次元は、使用中の参照ピクチャの指示である（後者は、間接的に、時間次元であることができる。）。

いくつかのビデオ圧縮技術では、サンプルデータの特定のエリアに適用可能なＭＶは、他のＭＶから、例えば、再構成中のエリアに空間的に隣接するサンプルデータの他のエリアに関係があり、デコーディング順序においてそのＭＶに先行するものから、予測され得る。そうすることで、ＭＶをコーディングするために必要なデータの量を大幅に減らすことができ、それによって、冗長性を取り除きかつ圧縮を高める。例えば、カメラから得られた入力ビデオ信号（ナチュラルビデオとして知られる。）をコーディングする場合に、単一のＭＶが適用可能であるエリアよりも大きいエリアが同様の方向に移動するという統計的可能性があり、従って、いくつかの場合には、隣接するエリアのＭＶから導出された同様の動きベクトルを用いて予測可能であるということで、ＭＶ予測は有効に働くことができる。その結果、所与のエリアについて求められるＭＶは、周囲のＭＶから予測されたＭＶと類似又は同じであり、エントロピコーディング後に、ＭＶを直接コーディングする場合に使用されることになるビット数よりも少ないビットで表され得る。いくつかの場合に、ＭＶ予測は、原信号（すなわち、サンプルストリーム）から導出された信号（すなわち、ＭＶ）の可逆圧縮の例であることができる。他の場合には、ＭＶ予測それ自体は、例えば、いくつかの周囲のＭＶから予測子を計算するときの丸め誤差のために、不可逆であり得る。

様々なＭＶ予測メカニズムがＨ．２６５／ＨＥＶＣ（ＩＴＵ－Ｔ Ｒｅｃ． Ｈ２６５，“High Efficiency Video Coding”，２０１６年１２月）で説明されている。Ｈ．２６５が提案する多くのＭＶ予測メカニズムの中から、本明細書では、以降「空間マージ」と呼ばれる技術が説明される。

図２を参照すると、現在のブロック（２０１）は、空間的にシフトされた同じサイズの前のブロックから予測可能であると動き探索プロセス中にエンコーダによって認められたサンプルを有する。そのＭＶを直接にコーディングする代わりに、ＭＶは、１つ以上の参照ピクチャと関連付けられたメタデータから、例えば、（デコーディング順序において）最も最近の参照ピクチャから、Ａ０、Ａ１及びＢ０、Ｂ１、Ｂ２（夫々、２０２乃至２０６）と表される５つの周囲サンプルのうちのいずれか１つと関連付けられたＭＶを用いて導出され得る。Ｈ．２６５では、ＭＶ予測は、隣接するブロックが使用している同じ参照ピクチャからの予測子を使用することができる。

開示の態様は、ビデオエンコーディング／デコーディングのための方法及び装置を提供する。いくつかの例で、ビデオデコーディングのための装置は、処理回路を含む。処理回路は、コーディングされたビデオビットストリームから、現在のピクチャのコーディング情報を受け取ることができる。コーディング情報内の少なくとも１つのフラグは、現在のピクチャ内のサブパーティションに対する１つ以上の許されるコーディングタイプを示すことができる。１つ以上の許されるコーディングタイプは、サブパーティションに対するイントラコーディング及びインターコーディングのうちの少なくとも１つを含むことができる。処理回路は、少なくとも１つのフラグに基づいて、イントラサブパーティションコーディングのためにのみ使用されるイントラシンタックス要素をデコードすべきかどうかと、インターサブパーティションコーディングのためにのみ使用されるインターシンタックス要素をデコードすべきかどうかとを決定することができる。処理回路は、イントラシンタックス要素がデコードされるべきであると決定されることに基づいて、コーディング情報内のイントラシンタックス要素をデコードすることができる。処理回路は、インターシンタックス要素がデコードされるべきであると決定されることに基づいて、コーディング情報内のインターシンタックス要素をデコードすることができる。

実施形態において、少なくとも１つのフラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示す第１フラグ、及びイントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示す第２フラグ、のうちの少なくとも１つを含む。

例において、少なくとも１つのフラグは、第１フラグのみを含む。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示すことができる。１つ以上のコーディングタイプは、サブパーティションに対する前記イントラコーディングであることができる。処理回路は、インターシンタックス要素が現在のピクチャに対してデコードされるべきではないことを決定し、イントラシンタックス要素がサブパーティションに対してデコードされるべきであることを決定することができる。

例において、少なくとも１つのフラグは、第１フラグ及び第２フラグを含む。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されることを示すことができる。第２フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示すことができる。処理回路は、インターシンタックス要素がインターコーディングでサブパーティションに対してデコードされるべきであることを決定することができる。処理回路は、イントラシンタックス要素が前記現在のピクチャに対してデコードされるべきではないことを決定することができる。

例において、少なくとも１つのフラグは、第１フラグ及び第２フラグを含む。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示すことができる。第２フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されることを示すことができる。処理回路は、インターシンタックス要素が現在のピクチャに対してデコードされるべきではないことを決定することができ、イントラシンタックス要素がサブパーティションに対してデコードされるべきであることを決定することができる。

例において、少なくとも１つのフラグは、第１フラグ及び第２フラグを含む。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されることを示すことができる。第２フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されることを示すことができる。処理回路は、インターシンタックス要素がインターコーディングでサブパーティションのうちの少なくとも１つに対してデコードされるべきであることを決定することができる。処理回路は、イントラシンタックス要素がイントラコーディングでサブパーティションのうちの少なくとも１つに対してデコードされるべきであることを決定することができる。

例において、少なくとも１つのフラグは、現在のピクチャを含む１つ以上のピクチャに対するピクチャパラメータセット（ＰＰＳ）において、又は現在のピクチャのピクチャヘッダにおいてシグナリングされる。

例において、サブパーティションは、現在のピクチャにおける少なくとも１つのスライス、少なくとも１つのタイル、又は少なくとも１つのタイルグループを含む。

開示の態様は、ビデオデコーディングのためにコンピュータによって実行される場合に、コンピュータに、ビデオデコーディングのための方法のいずれかを実行させる命令を記憶している非一時的なコンピュータ可読媒体も提供する。

開示されている対象の更なる特徴、性質、及び様々な利点は、以下の詳細な説明及び添付の図面からより明らかになる。

イントラ予測モードの例示的なサブセットの概略図である。 例示的なイントラ予測方向の説明図である。 一例における現在のブロック及びその周囲空間マージ候補の概略図である。 実施形態に従う通信システム（３００）の略ブロック図の概略図である。 実施形態に従う通信システム（４００）の略ブロック図の概略図である。 実施形態に従うデコーダの略ブロック図の概略図である。 実施形態に従うエンコーダの略ブロック図の概略図である。 他の実施形態に従うエンコーダのブロック図を示す。 他の実施形態に従うデコーダのブロック図を示す。 本開示の実施形態に従うピクチャ（９００）のラスタスキャンスライスパーティショニングの例を示す。 本開示の実施形態に従うピクチャ（１０００）の長方形スライスパーティショニングの例を示す。 本開示の実施形態に従って、タイル、ブリック（１１０１～１１１１）、及び長方形スライス（１１２１～１１２４）にパーティション化されたピクチャ（１１００）の例を示す。 本開示の実施形態に従うピクチャ（１２００）のサブピクチャパーティショニングの例を示す。 本開示の実施形態に従う高レベルシンタックス構造の例を示す。 本開示の実施形態に従う高レベルシンタックス構造の例を示す。 本開示の実施形態に従う高レベルシンタックス構造の例を示す。 本開示の実施形態に従う高レベルシンタックス構造の例を示す。 本開示の実施形態に従って、イントラ専用フラグに関係がある例示的なシンタックステーブル１を示す。 本開示の実施形態に従って、インター専用フラグに関係がある例示的なシンタックステーブル２を示す。 本開示の実施形態に従うプロセス（１５００）を説明するフローチャートを示す。 実施形態に従うコンピュータシステムの概略図である。

図３は、本開示の実施形態に従う通信システム（３００）の略ブロック図を表す。通信システム（３００）は、例えば、ネットワーク（３５０）を介して、互いと通信することができる複数の端末デバイスを含む。例えば、通信システム（３００）は、ネットワーク（３５０）を介して相互接続されている端末デバイス（３１０）及び（３２０）の第１対を含む。図３では、端末デバイス（３１０）及び（３２０）の第１対は、データの一方向伝送を実行する。例えば、端末デバイス（３１０）は、ネットワーク（３５０）を介した他の端末デバイス（３２０）への伝送のためにビデオデータ（例えば、端末デバイス（３１０）によって捕捉されるビデオデータのストリーム）をコーディングしてよい。エンコードされたビデオデータは、１つ以上のコーディングされたビデオビットストリームの形で伝送可能である。端末デバイス（３２０）は、コーディングされたビデオデータをネットワーク（３５０）から受信し、コーディングされたビデオデータをデコードしてビデオピクチャを回復し、回復されたビデオデータに従ってビデオピクチャを表示してよい。一方向データ伝送は、メディアサービングアプリケーションなどにおいて一般的であり得る。

他の例では、通信システム（３００）は、例えば、ビデオ会議中に、現れ得るコーディングされたビデオデータの双方向伝送を実行する端末デバイス（３３０）及び（３４０）の第２対を含む。データの双方向伝送のために、例において、端末デバイス（３３０）及び（３４０）の各端末デバイスは、ネットワーク（３５０）を介した端末デバイス（３３０）及び（３４０）のうちの他方の端末デバイスへの伝送のためにビデオデータ（例えば、その端末デバイスによって捕捉されるビデオピクチャのストリーム）をコーディングしてよい。端末デバイス（３３０）及び（３４０）の各端末デバイスはまた、端末デバイス（３３０）及び（３４０）のうちの他方の端末デバイスによって送信されたコーディングされたビデオデータを受信してよく、コーディングされたビデオデータをデコードしてビデオピクチャを回復してよく、回復されたビデオデータに従って、アクセス可能な表示デバイスでビデオピクチャを表示してよい。

図３の例では、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）は、サーバ、パーソナルコンピュータ、及びスマートフォンとして表され得るが、本開示の原理はそのように限定され得ない。本開示の実施形態は、ラップトップコンピュータ、タブレットコンピュータ、メディアプレイヤー、及び／又は専用のビデオ会議装置により用途を見出す。ネットワーク（３５０）は、例えば、ワイヤライン（有線）及び／又はワイヤレス通信ネットワークを含む、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）の間でコーディングされたビデオデータを伝達する任意数のネットワークに相当する。通信ネットワーク（３５０）は、回路交換及び／又はパケット交換チャネルにおいてデータを交換してもよい。代表的なネットワークには、電気通信網、ローカルエリアネットワーク、ワイドエリアネットワーク及び／又はインターネットがある。本議論のために、ネットワーク（３５０）のアーキテクチャ及びトポロジは、以降で説明されない限りは本開示の動作に無関係であってよい。

図４は、開示されている対象の応用例として、ストリーミング環境におけるビデオエンコーダ及びビデオデコーダの配置を表す。開示されている対象は、例えば、ビデオ会議と、デジタルＴＶと、ＣＤ、ＤＶＤ、メモリスティックなどを含むデジタル媒体上での圧縮されたビデオの記憶と、などを含む他のビデオ対応用途に同様に適用可能であることができる。

ストリーミングシステムは、例えば、圧縮されていないビデオピクチャのストリーム（４０２）を生成するビデオソース（４０１）、例えば、デジタルカメラ、を含むことができる捕捉サブシステム（４１３）を含んでよい。例において、ビデオピクチャのストリーム（４０２）は、デジタルカメラによって撮影されるサンプルを含む。ビデオピクチャのストリーム（４０２）は、エンコードされたビデオデータ（４０４）（又はコーディングされたビデオビットストリーム）と比較して高いデータボリュームを強調するために太線で表されており、ビデオソース（４０１）へ結合されたビデオエンコーダ（４０３）を含む電子デバイス（４２０）によって処理され得る。ビデオエンコーダ（４０３）は、以下で更に詳細に記載されるように、開示されている対象の態様を可能にする又は実装するためのハードウェア、ソフトウェア、又はそれらの組み合わせを含むことができる。エンコードされたビデオデータ（４０４）（又はエンコードされたビデオビットストリーム（４０４））は、ビデオピクチャのストリーム（４０２）と比較してより低いデータボリュームを強調するために細線で表されており、将来の使用のためにストリーミングサーバ（４０５）に記憶され得る。図４のクライアントサブシステム（４０６）及び（４０８）などの１つ以上のストリーミングクライアントサブシステムは、エンコードされたビデオデータ（４０４）のコピー（４０７）及び（４０９）を読み出すためにストリーミングサーバ（４０５）にアクセスすることができる。クライアントサブシステム（４０６）は、例えば、電子デバイス（４３０）において、ビデオデコーダ（４１０）を含むことができる。ビデオデコーダ（４１０）は、エンコードされたビデオデータの入来するコピー（４０７）をデコードし、ディスプレイ（４１２）（例えば、表示スクリーン）又は他のレンダリングデバイス（図示せず。）でレンダリングされ得るビデオピクチャの送出ストリーム（４１１）を生成する。いくつかのストリーミングシステムにおいて、エンコードされたビデオデータ（４０４）、（４０７）、及び（４０９）（例えば、ビデオビットストリーム）は、特定のビデオコーディング／圧縮規格に従ってエンコードされ得る。そのような規格の例には、ＩＴＵ－Ｔ推奨Ｈ．２６５がある。例において、開発中のビデオコーディング規格は、Versatile Video Coding（ＶＶＣ）として俗に知られている。開示されている対象は、ＶＶＣに関連して使用されてもよい。

なお、電子デバイス（４２０）及び（４３０）は、他のコンポーネント（図示せず。）を含むことができる。例えば、電子デバイス（４２０）は、ビデオデコーダ（図示せず。）を含むことができ、電子デバイス（４３０）は、ビデオエンコーダ（図示せず。）を同様に含むことができる。

図５は、本開示の実施形態に従うビデオデコーダ（５１０）のブロック図を示す。ビデオデコーダ（５１０）は、電子デバイス（５３０）に含まれ得る。電子デバイス（５３０）は、受信器（５３１）（例えば、受信回路）を含むことができる。ビデオデコーダ（５１０）は、図４の例のビデオデコーダ（４１０）の代わりに使用され得る。

受信器（５３１）は、ビデオデコーダ（５１０）によってデコードされるべき１つ以上のコーディングされたビデオシーケンスを、同じ又は他の実施形態では、一度に１つのコーディングされたビデオシーケンスを、受信してよい。ここで、夫々のコーディングされたビデオシーケンスのデコーディングは、他のコーディングされたビデオシーケンスから独立している。コーディングされたビデオシーケンスは、チャネル（５０１）から受信されてよく、チャネルは、エンコードされたビデオデータを記憶している記憶デバイスへのハードウェア／ソフトウェアリンクであってよい。受信器（５３１）は、エンコードされたビデオデータを他のデータ、例えば、コーディングされたオーディオデータ及び／又は補助的なデータストリームとともに受信してよく、それらは、それらの各々の使用エンティティ（図示せず。）へ転送されてよい。受信器（５３１）は、コーディングされたビデオシーケンスを他のデータから分離してよい。ネットワークジッタに対抗するために、バッファメモリ（５１５）が受信器（５３１）とエントロピデコーダ／パーサ（５２０）（以降「パーサ（５２０）」）との間に結合されてよい。特定の用途では、バッファメモリ（５１５）は、ビデオデコーダ（５１０）の部分である。他では、それは、ビデオデコーダ（５１０）の外にあることができる（図示せず。）。更に他では、例えば、ネットワークジッタに対抗するための、ビデオデコーダ（５１０）の外にあるバッファメモリ（図示せず。）と、加えて、例えば、再生タイミングを操作するための、ビデオデコーダ（５１０）内のもう１つのバッファメモリ（５１５）とが存在することができる。受信器（５３１）が十分なバンド幅及び可制御性の記憶／転送デバイスから、又はアイソシンクロナス（isosynchronous）ネットワークからデータを受信しているときに、バッファメモリ（５１５）は必要とされなくてもよく、あるいは、小さくてよい。インターネットなどのベストエフォートのパケットネットワークでの使用のために、バッファメモリ（５１５）は必要とされる場合があり、比較的に大きく、かつ、有利なことには、適応サイズであることができ、ビデオデコーダ（５１０）の外のオペレーティングシステム又は同様の要素（図示せず。）に少なくとも部分的に実装され得る。

ビデオデコーダ（５１０）は、コーディングされたビデオシーケンスからシンボル（５２１）を再構成するためのパーサ（５２０）を含んでよい。それらのシンボルのカテゴリは、ビデオデコーダ（５１０）の動作を管理するために使用される情報と、潜在的に、電子デバイス（５３０）の必須部分でないが、図５に示されたように、電子デバイス（５３０）へ結合され得るレンダーデバイス（５１２）（例えば、表示スクリーン）などのレンダリングデバイスを制御するための情報とを含む。レンダリングデバイスのための制御情報は、Supplemental Enhancement Information（ＳＥＩ）メッセージ又はVideo Usability Information（ＶＵＩ）パラメータセットフラグメント（図示せず。）の形をとってよい。パーサ（５２０）は、受信されるコーディングされたビデオシーケンスをパース／エントロピデコードしてよい。コーディングされたビデオシーケンスのコーディングは、ビデオコーディング技術又は規格に従うことができ、可変長コーディング、ハフマンコーディング、文脈依存による又はよらない算術コーディング、などを含む様々な原理に従うことができる。パーサ（５２０）は、コーディングされたビデオシーケンスから、ビデオデコーダにおけるピクセルのサブグループのうちの少なくとも１つについてのサブグループパラメータの組を、そのグループに対応する少なくとも１つのパラメータに基づいて抽出し得る。サブグループは、グループ・オブ・ピクチャ（ＧＯＰ）、ピクチャ、タイル、スライス、マクロブロック、コーディングユニット（ＣＵ）、ブロック、変換ユニット（ＴＵ）、予測ユニット（ＰＵ）、などを含むことができる。パーサ（５２０）はまた、変換係数などのコーディングされたビデオシーケンス情報から、量子化パラメータ値、動きベクトル、なども抽出し得る。

パーサ（５２０）は、シンボル（５２１）を生成するために、バッファメモリ（５１５）から受信されたビデオシーケンスに対してエントロピデコーディング／パーシング動作を実行してよい。

シンボル（５２１）の再構成は、コーディングされたビデオピクチャ又はその部分（例えば、インター及びイントラピクチャ、インター及びイントラブロック）のタイプ及び他の因子に応じて多数の異なるユニットを有することができる。どのユニットがどのように含まれるかは、コーディングされたビデオシーケンスからパーサ（５２０）によってパースされたサブグループ制御情報によって制御され得る。パーサ（５２０）と以下の複数のユニットとの間のそのようなサブグループ制御情報のフローは、明りょうさのために表されていない。

既に述べられた機能ブロックを超えて、ビデオデコーダ（５１０）は、概念的に、以下で説明される多数の機能ユニットに細分され得る。商業上の制約の下で動作する実際の実施では、それらのユニットの多くが互いに密に相互作用し、少なくとも部分的に互いに組み込まれ得る。しかし、開示されている対象を説明することを目的として、以下での機能ユニットへの概念的細分は適切である。

第１ユニットは、スケーラ／逆変換ユニット（５５１）である。スケーラ／逆変換ユニット（５５１）は、パーサ（５２０）からシンボル（５２１）として、量子化された変換係数とともに、使用するために変換するもの、ブロックサイズ、量子化係数、量子化スケーリングマトリクスなどを含む制御情報を受信する。スケーラ／逆変換ユニット（５５１）は、アグリゲータ（５５５）へ入力することができるサンプル値を含むブロックを出力することができる。

いくつかの場合に、スケーラ／逆変換器（５５１）の出力サンプルは、イントラコーディングされたブロック、すなわち、前に再構成されたピクチャからの予測情報を使用しておらず、現在のピクチャの前に再構成された部分からの予測情報を使用することができるブロック、に関係することができる。かような予測情報は、イントラピクチャ予測ユニット（５５２）によって供給され得る。いくつかの場合に、イントラピクチャ予測ユニット（５５２）は、現在ピクチャバッファ（５５８）からフェッチされた周囲の既に再構成された情報を用いて、再構成中のブロックと同じサイズ及び形状のブロックを生成する。現在ピクチャバッファ（５５８）は、例えば、部分的に再構成された現在のピクチャ及び／又は完全に再構成された現在のピクチャをバッファリングする。アグリゲータ（５５５）は、いくつかの場合に、サンプルごとに、イントラ予測ユニット（５５２）が生成した予測情報を、スケーラ／逆変換ユニット（５５１）によって供給される出力サンプル情報に加える。

他の場合では、スケーラ／逆変換ユニット（５５１）の出力サンプルは、インターコーディングされた、そして潜在的に動き補償されたブロックに関係することができる。かような場合に、動き補償予測ユニット（５５３）は、予測のために使用されるサンプルをフェッチするよう参照ピクチャメモリ（５５７）にアクセスすることができる。ブロックに関係するシンボル（５２１）に従って、フェッチされたサンプルを動き補償した後に、それらのサンプルは、出力サンプル情報を生成するために、アグリゲータ（５５５）によって、スケーラ／逆変換ユニット（５５１）の出力（この場合に、残差サンプル又は残差信号と呼ばれる。）に加えられ得る。動き補償予測ユニット（５５３）が予測サンプルをフェッチする参照ピクチャメモリ（５５７）内のアドレスは、例えば、Ｘ、Ｙ及び参照ピクチャコンポーネントを有することができるシンボル（５２１）の形で動き補償予測ユニット（５５３）が利用することができる動きベクトルによって制御され得る。動き補償はまた、サブサンプルの正確な動きベクトルが使用されているときに参照ピクチャメモリ（５５７）からフェッチされるサンプル値の補間や、動きベクトル予測メカニズムなどを含むことができる。

アグリゲータ（５５５）の出力サンプルは、ループフィルタユニット（５５６）において様々なループフィルタリング技術を受けることができる。ビデオ圧縮技術は、インループフィルタ技術を含むことができる。この技術は、コーディングされたビデオシーケンス（コーディングされたビデオビットストリームとも呼ばれる。）に含まれており、パーサ（５２０）からのシンボル（５２１）としてループフィルタユニット（５５６）に利用可能にされたパラメータによって制御されるが、コーディングされたピクチャ又はコーディングされたビデオシーケンスの（デコーディング順序において）前の部分のデコーディング中に得られたメタ情報にも応答することができ、更には、前に構成されたループフィルタ処理されたサンプル値に応答することができる。

ループフィルタユニット（５５６）の出力は、レンダーデバイス（５１２）へ出力され、更には、将来のインターピクチャ予測における使用のために参照ピクチャメモリ（５５７）に記憶され得るサンプルストリームであることができる。

特定のコーディングされたピクチャは、完全に再構成されると、将来の予測のための参照ピクチャとして使用され得る。例えば、現在のピクチャに対応するコーディングされたピクチャが完全に再構成され、コーディングされたピクチャが（例えば、パーサ（５２０）によって）参照ピクチャとして識別されると、現在ピクチャバッファ（５５８）は、参照ピクチャメモリ（５５７）の部分になることができ、未使用の現在ピクチャバッファが、後続のコーディングされたピクチャの再構成を開始する前に再割り当てされ得る。

ビデオデコーダ（５１０）は、ＩＴＵ－Ｔ推奨Ｈ．２６５などの規格における所定のビデオ圧縮技術に従ってデコーディング動作を実行してよい。コーディングされたビデオシーケンスは、そのコーディングされたビデオシーケンスが、ビデオ圧縮技術又は規格のシンタックス及びビデオ圧縮技術又は規格において文書化されているプロファイルの両方に従うという意味で、使用中のビデオ圧縮技術又は規格によって規定されたシンタックスに従い得る。具体的には、プロファイルは、ビデオ圧縮技術又は規格で利用可能な全てのツールからそのプロファイルの下での使用のために利用可能な最適なツールとして特定のツールを選択することができる。また、コーディングされたビデオシーケンスの複雑さは、ビデオ圧縮技術又は規格のレベルによって定義された境界内にあることが、順守のために必要である。いくつかの場合に、レベルは、最大ピクチャサイズ、最大フレームレート、最大再構成サンプルレート（例えば、メガサンプル／秒で測定される。）、最大参照ピクチャサイズ、などを制限する。レベルによって設定される制限は、いくつかの場合に、Hypothetical Reference Decoder（ＨＲＤ）仕様と、コーディングされたビデオシーケンスにおいて通知されるＨＲＤバッファ管理のためのメタデータとを通じて更に制限され得る。

実施形態において、受信器（５３１）は、エンコードされたビデオとともに、追加の（冗長な）データを受信してもよい。追加のデータは、コーディングされたビデオシーケンスの部分としても含まれてもよい。追加のデータは、ビデオデコーダ（５１０）によって、データを適切にデコードするために及び／又は原ビデオデータをより正確に再構成するために使用されてよい。追加のデータは、例えば、時間、空間、又は信号対雑音比（ＳＮＲ）エンハンスメントレイヤ、冗長スライス、冗長ピクチャ、前方誤り訂正符号、などの形をとることができる。

図６は、本開示の実施形態に従うビデオエンコーダ（６０３）のブロック図を示す。ビデオエンコーダ（６０３）は、電子デバイス（６２０）に含まれている。電子デバイス（６２０）は、送信器（６４０）（例えば、送信回路）を含む。ビデオエンコーダ（６０３）は、図４の例のビデオエンコーダ（４０３）の代わりに使用され得る。

ビデオエンコーダ（６０３）は、ビデオエンコーダ（６０３）によってコーディングされるべきビデオ画像を捕捉し得るビデオソース（６０１）（図６の例では電子デバイス（５６０）の部分ではない。）からビデオサンプルを受信してよい。他の例では、ビデオソース（６０１）は、電子デバイス（６２０）の部分である。

ビデオソース（６０１）は、任意の適切なビットデプス（例えば、８ビット、１０ビット、１２ビットなど）、任意の色空間（例えば、ＢＴ．６０１ ＹＣｒＣＢ、ＲＧＢなど）、及び任意の適切なサンプリング構造（例えば、ＹＣｒＣｂ ４：２：０、ＹＣｒＣｂ ４：４：４）であることができるデジタルビデオサンプルストリームの形で、ビデオエンコーダ（６０３）によってコーディングされるべきソースビデオシーケンスを供給してよい。メディアサービングシステムでは、ビデオソース（６０１）は、前に準備されたビデオを記憶している記憶デバイスであってよい。ビデオ会議システムでは、ビデオソース（６０１）は、ローカル画像情報をビデオシーケンスとして捕捉するカメラであってよい。ビデオデータは、順に見られる場合に動きを授ける複数の個別ピクチャとして供給されてもよい。ピクチャ自体は、ピクセルの空間アレイとして編成されてよく、各ピクセルは、使用中のサンプリング構造、色空間、などに依存する１つ以上のサンプルを有することができる。当業者であれば、ピクセルとサンプルとの間の関係を容易に理解することができる。本明細書は、以下、サンプルに焦点を当てる。

実施形態に従って、ビデオエンコーダ（６０３）は、実時間において、又は用途によって必要とされる任意の他の時間制約の下で、ソースビデオシーケンスのピクチャを、コーディングされたビデオシーケンス（６４３）へとコーディング及び圧縮してよい。適切なコーディング速度を強いることは、コントローラ（６５０）の一機能である。いくつかの実施形態において、コントローラ（６５０）は、以下で記載されるような他の機能ユニットを制御し、他の機能ユニットへ機能的に結合される。結合は明りょうさのために表されていない。コントローラ（６５０）によってセットされるパラメータには、レート制御に関連したパラメータ（ピクチャスキップ、量子化器、レートひずみ最適化技術のラムダ値、など）、ピクチャサイズ、グループ・オブ・ピクチャ（ＧＯＰ）レイアウト、最大動きベクトル探索範囲、などが含まれ得る。コントローラ（６５０）は、特定のシステム設計のために最適化されたビデオエンコーダ（６０３）に関係する他の適切な機能を有するよう構成され得る。

いくつかの実施形態において、ビデオエンコーダ（６０３）は、コーディングループで動作するよう構成される。過度に単純化された記載として、例において、コーディングループは、ソースコーダ（６３０）（例えば、コーディングされるべき入力ピクチャと、参照ピクチャとに基づいて、シンボルストリームなどのシンボルを生成することに関与する。）と、ビデオエンコーダ（６０３）に埋め込まれた（ローカル）デコーダ（６３３）とを含むことができる。デコーダ（６３３）は、（シンボルとコーディングされたビデオストリームとの間の如何なる圧縮も、開示されている対象で考えられているビデオ圧縮技術において可逆であるということで）（遠隔の）デコーダも生成することになるのと同様の方法でサンプルデータを生成するようにシンボルを再構成する。その再構成されたサンプルストリーム（サンプルデータ）は、参照ピクチャメモリ（６３４）へ入力される。シンボルストリームのデコーディングは、デコーダの場所（ローカル又は遠隔）に依存しないビットパーフェクト（bit-exact）な結果をもたらすので、参照ピクチャメモリ（６３４）内のコンテンツも、ローカルのエンコーダと遠隔のエンコーダとの間でビットパーフェクトである。すなわち、エンコーダの予測部分は、デコーダがデコーディング中に予測を使用するときに“見る”ことになるのとまさに同じサンプル値を参照ピクチャサンプルとして“見る”。参照ピクチャのシンクロニシティ（及び、例えば、チャネルエラーのために、シンクロニシティが維持され得ない場合に、結果として生じるドリフト）のこの基本原理は、いくつかの関連技術でも使用されている。

“ローカル”のデコーダ（６３３）の動作は、図５とともに先に詳細に既に説明されている、ビデオデコーダ（５１０）などの“遠隔”のデコーダと同じであることができる。一時的に図５も参照すると、しかしながら、シンボルが利用可能であり、エントロピコーダ（６４５）及びパーサ（５２０）によるコーディングされたビデオシーケンスへのシンボルのエンコーディング／デコーディングが可逆であることができるということで、バッファメモリ（５１５）及びパーサ（５２０）を含むビデオデコーダ（５１０）のエントロピデコーディング部分は、ローカルのデコーダ（６３３）において完全には実装されなくてもよい。

この時点で行われ得る観察は、デコーダに存在するパーシング／エントロピデコーディングを除く如何なるデコーダ技術も、対応するエンコーダにおいて、実質的に同じ機能形態で、必ずしも存在する必要がないことである。この理由により、開示されている対象は、デコーダの動作に焦点を当てる。エンコーダ技術の説明は、それらが、包括的に記載されるデコーダ技術の逆であるということで、省略され得る。特定の範囲においてのみ、より詳細な説明が必要とされ、以下で与えられている。

動作中、いくつかの例では、ソースコーダ（６３０）は、動き補償された予測コーディングを実行してよい。これは、「参照ピクチャ」として指定されたビデオシーケンスからの１つ以上の前にコーディングされたピクチャを参照して予測的に入力ピクチャをコーディングする。このようにして、コーディングエンジン（６３２）は、入力ピクチャに対する予測参照として選択され得る参照ピクチャのピクセルブロックと入力ピクチャのピクセルブロックとの間の差をコーディングする。

ローカルのビデオデコーダ（６３３）は、ソースコーダ（６３０）によって生成されたシンボルに基づいて、参照ピクチャとして指定され得るピクチャのコーディングされたビデオデータをデコードしてよい。コーディングエンジン（６３２）の動作は、有利なことに、不可逆プロセスであってよい。コーディングされたビデオデータがビデオデコーダ（図６には図示せず。）でデコードされ得るとき、再構成されたビデオシーケンスは、通常は、いくらかのエラーを伴ったソースビデオシーケンスの複製であり得る。ローカルのビデオデコーダ（６３３）は、参照ピクチャに対してビデオデコーダによって実行され得るデコーディングプロセスを再現し、再構成された参照ピクチャを参照ピクチャキャッシュ（６３４）に格納されるようにしてよい。このように、ビデオエンコーダ（６０３）は、（伝送エラーなしで）遠端のビデオデコーダによって取得されることになる再構成された参照ピクチャと共通の内容を有している再構成された参照ピクチャのコピーをローカルで記憶し得る。

予測器（６３５）は、コーディングエンジン（６３２）のための予測探索を実行してよい。すなわち、新しいピクチャがコーディングされるために、予測器（６３５）は、その新しいピクチャのための適切な予測基準となり得る参照ピクチャ動きベクトル、ブロック形状、などの特定のメタデータ又は（候補参照ピクセルブロックとしての）サンプルデータを参照ピクチャメモリ（６３４）から探してよい。予測器（６３５）は、適切な予測基準を見つけるためにサンプルブロック・バイ・ピクセルブロックベース（sample block-by-pixel block basis）で動作してよい。いくつかの場合に、予測器（６３５）によって取得された探索結果によって決定されるように、入力ピクチャは、参照ピクチャメモリ（６３４）に記憶されている複数の参照ピクチャから引き出された予測基準を有してよい。

コントローラ（６５０）は、例えば、ビデオデータをエンコードするために使用されるパラメータ及びサブグループパラメータの設定を含め、ソースコーダ（６３０）のコーディング動作を管理してよい。

上記の全ての機能ユニットの出力は、エントロピコーダ（６４５）においてエントロピコーディングを受けてよい。エントロピコーダ（６４５）は、ハフマンコーディング、可変長コーディング、算術コーディングなどの技術に従ってシンボルを可逆圧縮することによって、様々な機能ユニットによって生成されたシンボルを、コーディングされたビデオシーケンスへと変換する。

送信器（６４０）は、エントロピコーダ（６４５）によって生成されたコーディングされたビデオシーケンスを、通信チャネル（６６０）を介した伝送のために準備するようにバッファリングしてよい。通信チャネル（６６０）は、エンコードされたビデオデータを記憶する記憶デバイスへのハードウェア／ソフトウェアリンクであってよい。送信器（６４０）は、ビデオコーダ（６０３）からのコーディングされたビデオデータを、送信されるべき他のデータ、例えば、コーディングされたオーディオデータ及び／又は補助的なデータストリーム（ソースは図示せず）とマージしてもよい。

コントローラ（６５０）は、ビデオエンコーダ（６０３）の動作を管理してよい。コーディング中、コントローラ（６５０）は、各々のピクチャに適用され得るコーディング技術に影響を及ぼす可能性がある特定のコーディングされたピクチャタイプを夫々のコーディングされたピクチャに割り当ててよい。例えば、ピクチャはしばしば、次のピクチャタイプのうちの１つとして割り当てられてよい。

イントラピクチャ（Intra Picture）（Ｉピクチャ）は、予測のソースとしてシーケンス内の如何なる他のピクチャも使用せずにコーディング及びデコードされ得るピクチャであってよい。いくつかのビデオコーデックは、例えば、独立したデコーダリフレッシュ（Independent Decoder Refresh，ＩＤＲ）ピクチャを含む種々のタイプのイントラピクチャを許容する。当業者であれば、Ｉピクチャのそのような変形並びにそれらの各々の応用及び特徴に気づく。

予測ピクチャ（Predictive Picture）（Ｐピクチャ）は、各ブロックのサンプル値を予測するために多くても１つの動きベクトル及び参照インデックスを用いてイントラ予測又はインター予測によりコーディング及びデコードされ得るピクチャであってよい。

双方向予測ピクチャ（Bi-directionally Predictive Picture）（Ｂピクチャ）は、各ブロックのサンプル値を予測するために多くても２つの動きベクトル及び参照インデックスを用いてイントラ予測又はインター予測によりコーディング及びデコードされ得るピクチャであってよい。同様に、多重予測ピクチャ（multiple-predictive picture(s)）は、単一のブロックの再構成のために２つよりも多い参照ピクチャ及び関連するメタデータを使用することができる。

ソースピクチャは、一般に、複数のサンプルブロック（例えば、夫々、４×４、８×８、４×８、又は１６×１６のサンプルのブロック）に空間的に細分され、ブロックごとにコーディングされてよい。ブロックは、ブロックの各々のピクチャに適用されているコーディング割り当てによって決定される他の（既にコーディングされた）ブロックを参照して予測的にコーディングされてよい。例えば、Ｉピクチャのブロックは、非予測的にコーディングされてよく、あるいは、それらは、同じピクチャの既にコーディングされたブロックを参照して予測的にコーディングされてもよい（空間予測又はイントラ予測）。Ｐピクチャのピクセルブロックは、１つの前にコーディングされた参照ピクチャを参照して空間予測により又は時間予測により、予測的にコーディングされてよい。Ｂピクチャのブロックは、１つ又は２つの前にコーディングされた参照ピクチャを参照して空間予測により又は時間予測により、予測的にコーディングされてよい。

ビデオエンコーダ（６０３）は、ＩＴＵ－Ｔ推奨Ｈ．２６５のような所定のビデオコーディング技術又は規格に従ってコーディング動作を実行してよい。その動作中に、ビデオエンコーダ（６０３）は、入力ビデオシーケンスにおける時間及び空間冗長性を利用する予測コーディング動作を含む様々な圧縮動作を実行してよい。従って、コーディングされたビデオデータは、使用されているビデオコーディング技術又は規格によって定められているシンタックスに従い得る。

実施形態において、送信器（６４０）は、エンコードされたビデオとともに追加のデータを送信してもよい。ソースコーダ（６３０）は、コーディングされたビデオシーケンスの部分としてそのようなデータを含めてよい。追加のデータは、時間／空間／ＳＮＲエンハンスメントレイヤ、冗長ピクチャ及びスライスなどの他の形式の冗長データ、ＳＥＩメッセージ又はＶＵＩパラメータセットフラグメント、などを有してよい。

ビデオは、時間シーケンスにおいて複数のソースピクチャ（ビデオピクチャ）として捕捉されてよい。イントラピクチャ予測（しばしばイントラ予測と省略される。）は、所与のピクチャにおける空間相関を利用し、インターピクチャ予測は、ピクチャ間の（時間又は他の）相関を利用する。例において、現在のピクチャと呼ばれる、エンコーディング／デコーディング中の特定のピクチャは、ブロックにパーティション化される。現在のピクチャ内のあるブロックが、ビデオ内の前にコーディングされた依然としてバッファリングされている参照ピクチャ内の参照ブロックと類似している場合に、現在にピクチャ内のそのブロックは、動きベクトルと呼ばれるベクトルによってコーディングされ得る。動きベクトルは、参照ピクチャ内の参照ブロックを指し示し、複数の参照ピクチャが使用されている場合には、参照ピクチャを識別する第３の次元を有することができる。

いくつかの実施形態において、双予測技術がインターピクチャ予測において使用され得る。双予測技術に従って、２つの参照ピクチャ、例えば、ビデオ内で現在のピクチャに対してデコーディング順序において両方とも先行する（しかし、表示順序では、夫々、過去及び将来にあってよい。）第１参照ピクチャ及び第２参照ピクチャが、使用される。現在のピクチャ内のあるブロックは、第１参照ピクチャ内の第１参照ブロックを指し示す第１動きベクトルと、第２参照ピクチャ内の第２参照ブロックを指し示す第２動きベクトルとによって、コーディングされ得る。そのブロックは、第１参照ブロック及び第２参照ブロックの組み合わせによって予測可能である。

更に、マージモード技術が、コーディング効率を改善するためにインターピクチャ予測において使用され得る。

本開示のいくつかの実施形態に従って、インターピクチャ予測及びイントラピクチャ予測などの予測は、ブロックのユニットにおいて実行される。例えば、ＨＥＶＣ規格に従って、ビデオピクチャのシーケンス内のピクチャは、圧縮のためにコーディングツリーユニット（ＣＴＵ）にパーティション化され、ピクチャ内のＣＴＵは、６４×６４ピクセル、３２×３２ピクセル、又は１６×１６ピクセルといった同じサイズを有する。一般に、ＣＴＵは、１つのルーマＣＴＢ及び２つのクロマＣＴＢである３つのコーディングツリーブロック（ＣＴＢ）を含む。各ＣＴＵは、１つ又は複数のコーディングユニット（ＣＵ）に再帰的に四分木分割され得る。例えば、６４×６４ピクセルのＣＴＵは、６４×６４ピクセルの１つのＣＵ、又は３２×３２ピクセルの４つのＣＵ、又は１６×１６ピクセルの１６個のＣＵに分割可能である。例において、各ＣＵは、インター予測タイプ又はイントラ予測タイプなどのＣＵのための予測タイプを決定するよう解析される。ＣＵは、時間及び／又は空間予測可能性に応じて１つ以上の予測ユニット（ＰＵ）に分割される。一般に、各ＰＵは、１つのルーマ予測ブロック（ＰＢ）及び２つのクロマＰＢを含む。実施形態において、コーディング（エンコーディング／デコーディング）における予測動作は、予測ブロックの単位で実行される。予測ブロックの例としてルーマ予測ブロックを使用すると、予測ブロックは、８×８ピクセル、１６×１６ピクセル、８×１６ピクセル、１６×８ピクセルなどのような、ピクセルの値（例えば、ルーマ値）の行列を含む。

図７は、本開示の他の実施形態に従うビデオエンコーダ（７０３）の図を示す。ビデオエンコーダ（７０３）は、ビデオピクチャの連続に含まれる現在のビデオピクチャ内のサンプル値の処理ブロック（例えば、予測ブロック）を受け取り、コーディングされたビデオシーケンスの部分であるコーディングされたピクチャへと処理ブロックをエンコードするよう構成されてよい。例において、ビデオエンコーダ（７０３）は、図４の例のビデオエンコーダ（４０３）の代わりに使用される。

ＨＥＶＣの例では、ビデオエンコーダ（７０３）は、８×８サンプルの予測ブロックなどのような処理ブロックのサンプル値の行列を受け取る。ビデオエンコーダ（７０３）は、例えば、レートひずみ最適化を用いて、処理ブロックがイントラモード、インターモード、又は双予測モードにより最も良くコーディングされるかどうかを決定する。処理ブロックがイントラモードでコーディングされるべきである場合には、ビデオエンコーダ（７０３）は、コーディングされたピクチャへと処理ブロックをエンコードするようイントラ予測技術を使用してよく、処理ブロックがインターモード又は双予測モードでコーディングされるべきである場合には、ビデオエンコーダ（７０３）は、コーディングされたピクチャへと処理ブロックをエンコードするようインター予測又は双予測技術を夫々使用してよい。特定のビデオコーディング技術において、マージモードは、予測子の外にあるコーディングされた動きベクトル成分の恩恵を受けずに１つ以上の動きベクトル予測子から動きベクトルが導出されるインターピクチャ予測サブモードであることができる。特定の他のビデオコーディング技術では、対象ブロックに適用可能な動きベクトル成分が存在することがある。例において、ビデオエンコーダ（７０３）は、処理ブロックのモードを決定するモード決定モジュール（図示せず。）などの他のコンポーネントを含む。

図７の例では、ビデオエンコーダ（７０３）は、図７に示されるように結合されているインターエンコーダ（７３０）、イントラエンコーダ（７２２）、残差計算部（７２３）、スイッチ（７２６）、残差エンコーダ（７２４）、汎用コントローラ（７２１）、及びエントロピエンコーダ（７２５）を含む。

インターエンコーダ（７３０）は、現在のブロック（例えば、処理ブロック）のサンプルを受け取り、そのブロックを参照ピクチャ内の１つ以上の参照ブロック（例えば、前のピクチャ及び後のピクチャ内のブロック）と比較し、インター予測情報（例えば、インターエンコーディング技術に従う残差情報の記述、動きベクトル、マージモード情報）を生成し、何らかの適切な技術を用いてインター予測情報に基づいてインター予測結果（例えば、予測ブロック）を計算するよう構成される。いくつかの例において、参照ピクチャは、エンコードされたビデオ情報に基づいてデコードされているデコードされた参照ピクチャである。

イントラエンコーダ（７２２）は、現在のブロック（例えば、処理ブロック）のサンプルを受け取り、いくつかの場合には、同じピクチャ内で既にコーディングされたブロックとそのブロックを比較し、変換後の量子化された係数を、更には、いくつかの場合には、イントラ予測情報（例えば、１つ以上のイントラエンコーディング技術に従うイントラ予測方向情報）も生成するよう構成される。例において、イントラエンコーダ（７２２）はまた、イントラ予測情報及び同じピクチャ内の参照ブロックに基づいてイントラ予測結果（例えば、予測ブロック）を計算する。

汎用コントローラ（７２１）は、汎用制御データを決定し、汎用制御データに基づいてビデオエンコーダ（７０３）の他のコンポーネントを制御するよう構成される。例において、汎用コントローラ（７２１）は、ブロックのモードを決定し、モードに基づいて制御信号をスイッチ（７２６）へ供給する。例えば、モードがイントラモードである場合には、汎用コントローラ（７２１）は、残差計算部（７２３）による使用のためにイントラモード結果を選択するようスイッチ（７２６）を制御し、そして、イントラ予測情報を選択し、イントラ予測情報をビットストリームに含めるようエントロピエンコーダ（７２５）を制御する。モードがインターモードである場合には、汎用コントローラ（７２１）は、残差計算部（７２３）による使用のためにインター予測結果を選択するようスイッチ（７２６）を制御し、そして、インター予測情報を選択し、インター予測情報をビットストリームに含めるようエントロピエンコーダ（７２５）を制御する。

残差計算部（７２３）は、受け取られたブロックと、イントラエンコーダ（７２２）又はインターエンコーダ（７３０）から選択された予測結果との間の差（残差データ）を計算するよう構成される。残差エンコーダ（７２４）は、変換係数を生成するよう残差データをエンコードするように残差データに基づいて動作するよう構成される。例において、残差エンコーダ（７２４）は、残差データを空間領域から周波数領域に変換し、変換係数を生成するよう構成される。次いで、変換係数は、量子化された変換係数を取得するよう量子化処理を受ける。様々な実施形態において、ビデオエンコーダ（７０３）はまた、残差デコーダ（７２８）も含む。残差デコーダ（７２８）は、逆変換を実行し、デコードされた残差データを生成するよう構成される。デコードされた残差データは、イントラエンコーダ（７２２）及びインターエンコーダ（７３０）によって適切に使用され得る。例えば、インターエンコーダ（７３０）は、デコードされた残差データ及びインター予測情報に基づいて、デコードされたブロックを生成することができ、イントラエンコーダ（７２２）は、デコードされた残差データ及びイントラ予測情報に基づいて、デコードされたブロックを生成することができる。デコードされたブロックは、デコードされたピクチャを生成するよう適切に処理され、デコードされたピクチャは、メモリ回路（図示せず。）にバッファリングされ、いくつかの例では参照ピクチャとして使用され得る。

エントロピエンコーダ（７２５）は、エンコードされたブロックを含めるようにビットストリームをフォーマット化するよう構成される。エントロピエンコーダ（７２５）は、ＨＥＶＣ規格などの適切な規格に従って様々な情報を含めるよう構成される。例において、エントロピエンコーダ（７２５）は、汎用制御データ、選択された予測情報（例えば、イントラ予測情報又はインター予測情報）、残差情報、及び他の適切な情報をビットストリームに含めるよう構成される。開示されている対象に従って、インターモード又は双予測モードのどちらか一方のマージサブモードでブロックをコーディングする場合に、残差情報は存在しない点に留意されたい。

図８は、本開示の他の実施形態に従うビデオデコーダ（８１０）の図を示す。ビデオデコーダ（８１０）は、コーディングされたビデオシーケンスの部分であるコーディングされたピクチャを受け取り、コーディングされたピクチャをデコードして、再構成されたピクチャを生成するよう構成される。例において、ビデオデコーダ（８１０）は、図４の例のビデオデコーダ（４１０）の代わりに使用される。

図８の例では、ビデオデコーダ（８１０）は、図８に示されるように結合されているエントロピデコーダ（８７１）、インターデコーダ（８８０）、残差デコーダ（８７３）、再構成モジュール（８７４）、及びイントラデコーダ（８７２）を含む。

エントロピデコーダ（８７１）は、コーディングされたピクチャから、シンタックス要素を表す特定のシンボルを再構成するよう構成され得、それらから、コーディングされたピクチャは構成されている。かようなシンボルは、例えば、ブロックがコーディングされるモード（例えば、イントラモード、又はマージサブモード若しくは他のサブモードにおけるインターモード若しくは双予測モード）、イントラデコーダ（８７２）又はインターデコーダ（８８０）による予測のために夫々使用される特定のサンプル又はメタデータを識別することができる予測情報（例えば、イントラ予測情報又はインター予測情報）、例えば、量子化された変換係数の形をとる残差情報、などを含むことができる。例において、予測モードがインター又は双予測モードである場合には、インター予測情報がインターデコーダ（８８０）へ供給され、予測タイプがイントラ予測タイプである場合には、イントラ予測情報がイントラデコーダ（８７２）へ供給される。残差情報は、逆量子化を受けることができ、残差デコーダ（８７３）へ供給される。

インターデコーダ（８８０）は、インター予測情報を受け取り、インター予測情報に基づいてインター予測結果を生成するよう構成される。

イントラデコーダ（８７２）は、イントラ予測情報を受け取り、イントラ予測情報に基づいて予測結果を生成するよう構成される。

残差デコーダ（８７３）は、逆量子化された変換係数を取り出すように逆量子化を実行し、逆量子化された変換係数を処理して、残差を周波数領域から空間領域に変換するよう構成される。残差デコーダ（８７３）はまた、（量子化パラメータ（ＱＰ）を含めるための）特定の制御情報を要求してもよく、その情報は、エントロピデコーダ（８７１）によって供給されてよい（これは低容量の制御情報のみであるということで、データパスは示されない。）。

再構成モジュール（８７４）は、残差デコーダ（８７３）によって出力された残差と、（場合によっては、インター又はイントラ予測モジュールによって出力された）予測結果とを空間領域において組み合わせて、再構成されたブロックを形成するよう構成される。再構成されたブロックは、再構成されたピクチャの部分であってよく、次いで、再構成されたピクチャは、再構成されたビデオの部分であってよい。なお、デブロッキング動作などのような他の適切な動作が、視覚品質を改善するために実行されてもよい。

なお、ビデオエンコーダ（４０３）、（６０３）及び（７０３）並びにビデオデコーダ（４１０）、（５１０）及び（８１０）は、如何なる適切な技術によっても実装可能である。実施形態において、ビデオエンコーダ（４０３）、（６０３）及び（７０３）並びにビデオデコーダ（４１０）、（５１０）及び（８１０）は、１つ以上の集積回路を用いて実装可能である。他の実施形態では、ビデオエンコーダ（４０３）、（６０３）及び（７０３）並びにビデオデコーダ（４１０）、（５１０）及び（８１０）は、ソフトウェア命令を実行する１つ以上のプロセッサを用いて実装可能である。

ピクチャは、サブピクチャ、スライス、タイル、タイルグループ、及び／又は同様のものなどの、ピクチャ内のサブパーティションにパーティション化され得る。ピクチャは、１つ以上のタイル行及び１つ以上のタイル列に分割され得る。タイルは、ピクチャの長方形領域をカバーするＣＴＵの連続であることができる。タイルは、１つ以上のブリック（bricks）に分割され得る。各ブリックは、タイル内の多数のＣＴＵ行を含むことができる。複数のブリックにパーティション化されないタイルも、ブリックと呼ばれ得る。しかし、タイルの真のサブセットであるブリックは、タイルとは呼ばれない。

スライスは、ピクチャ内の多数のタイル又はタイル内の多数のブリックを含むことができる。スライスの２つのモード、例えば、ラスタスキャンスライスモード及び長方形スライスモードがサポートされ得る。ラスタスキャンスライスモードでは、スライスは、ピクチャのタイルラスタスキャンにおけるタイルの連続を含むことができる。長方形スライスモードでは、スライスは、ピクチャの長方形領域を集合的に形成することができるピクチャの多数のブリックを含むことができる。長方形スライス内のブリックは、スライスのブリックラスタスキャンの順序にある。

ピクチャは、タイル及びラスタスキャンスライスにパーティション化され得る。図９は、本開示の実施形態に従うピクチャ（９００）のラスタスキャンスライスパーティショニングの例を示す。ピクチャ（９００）は、１２個のタイル（９０１）～（９１２）（例えば、３つの列（又はタイル列）及び４つの行（又はタイル行）での１２個のタイル）及び３つのラスタスキャンスライス（９２１）～（９２３）に分割され得る。例えば、ラスタスキャンスライス（９２１）は、タイル（９０１）～（９０２）を含み、ラスタスキャンスライス（９２２）は、タイル（９０３）～（９０７）を含み、ラスタスキャンスライス（９２３）は、タイル（９０８）～（９１２）を含む。例において、ピクチャ（９００）内のサブパーティションは、ラスタスキャンスライス（９２１）～（９２３）を含む。例において、ピクチャ（９００）内のサブパーティションは、タイル（９０１）～（９１２）を含む。代替的に、ピクチャ（９００）内のサブパーティションは、タイルグループを含む。

ピクチャは、タイル及び長方形スライスにパーティション化され得る。図１０は、本開示の実施形態に従うピクチャ（１０００）の長方形スライスパーティショニングの例を示す。ピクチャ（１０００）は、２４個のタイル（１００１）～（１０２４）（例えば、６つの列（又はタイル列）及び４つの行（又はタイル行）での２４個のタイル）及び９個の長方形スライス（１０３１）～（１０３９）に分割され得る。例えば、長方形スライス（１０３１）は、タイル（１００１）～（１００２）を含み、長方形スライス（１０３２）は、タイル（１００３）～（１００４）を含み、長方形スライス（１０３３）は、タイル（１００５）～（１００６）を含み、長方形スライス（１０３４）は、タイル（１００７）、（１００８）、（１０１３）及び（１０１４）を含み、長方形スライス（１０３５）は、タイル（１００９）、（１０１０）、（１０１５）及び（１０１６）を含み、長方形スライス（１０３６）は、タイル（１０１１）、（１０１２）、（１０１７）及び（１０１８）を含み、長方形スライス（１０３７）は、タイル（１０１９）～（１０２０）を含み、長方形スライス（１０３８）は、タイル（１０２１）～（１０２２）を含み、長方形スライス（１０３９）は、タイル（１０２３）～（１０２４）を含む。例において、ピクチャ（１０００）内のサブパーティションは、長方形スライス（１０３１）～（１０３９）を含む。例において、ピクチャ（１０００）内のサブパーティションは、タイル（１００１）～（１０２４）を含む。

ピクチャは、タイル、ブリック、及び長方形スライスにパーティション化され得る。図１１は、本開示の実施形態に従ってタイル、ブリック（１１０１）～（１１１１）、及び長方形スライス（１１２１）～（１１２４）にパーティション化されたピクチャ（１１００）の例を示す。ピクチャ（１１００）は、４つのタイル（例えば、２つのタイル列及び２つのタイル行）、１１個のブリック（１１０１）～（１１１１）、及び４つの長方形スライス（１１２１）～（１１２４）に分割され得る。左上のタイルは、１つのブリック（１１０１）を含み、右上のタイルは、５つのブリック（１１０２）～（１１０６）を含み、左下のタイルは、２つのブリック（１１０７）～（１１０８）を含み、右下のタイルは、３つのブリック（１１０９）～（１１１１）を含む。長方形スライス（１１２１）は、ブリック（１１０１）、（１１０７）及び（１１０８）を含み、長方形スライス（１１２２）は、ブリック（１１２２）及び（１１２３）を含み、長方形スライス（１１２３）は、ブリック（１１０４）～（１１０６）を含み、長方形スライス（１１２４）は、ブリック（１１０９）～（１１１１）を含む。例において、ピクチャ（１１００）内のサブパーティションは、長方形スライス（１１２１）～（１１２４）を含む。

図１２は、本開示の実施形態に従うピクチャ（１２００）のサブピクチャパーティショニングの例を示す。ピクチャ（１２００）は、１８個のタイル、２４個のスライス、及び２４個のサブピクチャにパーティション化され得る。図１２に示される例では、２４個のスライスの夫々は、２４個のサブピクチャの異なる１つと対応しており同一である。ピクチャ（１２００）の左側の１２個のタイルの夫々は、４×４のＣＴＵを含むスライスをカバーし、ピクチャ（１２００）の右側の６つのタイルの夫々は、２×２のＣＴＵを含む２つの垂直にスタックされたスライスをカバーする。２４個のスライスも２４個のサブピクチャも、可変な寸法を有している。

本開示は、ビデオコーディングのための高レベルシンタックス（High Level Syntax，ＨＬＳ）制御に関係がある実施形態を含む。

上位コーディングレイヤのための高レベルシンタックス又は高レベルシンタックス構造は、より下位のコーディングレイヤによって共有され得るパラメータを定めることができる。例えば、コーディングブロックのＣＴＵサイズ又は最大サイズは、シーケンスレベルで又はシーケンスパラメータセット（ＳＰＳ）において指定され、ピクチャごとに変化しない。例となるＨＬＳは、ＳＰＳ、ピクチャパラメータセット（ＰＰＳ）、ピクチャヘッダ、スライスヘッダ、適応パラメータセット（ＡＰＳ）、などを含むことができる。

各ＨＬＳは、空間範囲などの特定のカバレッジ範囲を有することができる。ＰＰＳは、１つ以上のピクチャによって共有されてよい共通のシンタックス要素を指定することができる。ピクチャヘッダは、ピクチャ内で使用されている共通のシンタックス要素を指定することができる。より低いレベルのＨＬＳは、より低いレベルが参照するより高いレベルのＨＬＳにおいて供給されるものをオーバーライドすることができる。例えば、現在のピクチャのピクチャヘッダは、現在のピクチャが参照するＰＰＳにおいて供給されるものをオーバーライドしてよい。現在のピクチャに属するスライスヘッダは、現在のピクチャのピクチャヘッダで割り当てられている１つ以上のシンタックス要素（パラメータとも呼ばれる。）をオーバーライドしてよい。

一般に、各スライスヘッダで通知される共通のシンタックス要素は、共通のシンタックス要素がスライスごとに変化しない場合には、ピクチャヘッダに置かれてもよい。

ピクチャヘッダ及びスライスヘッダを使用するいくつかの例で、スライスヘッダ内又はピクチャヘッダ内の特定のシンタックス要素は、特定のコーディングツールに特有である。特定のシンタックス要素は、特定のコーディングツールが使用されるときに使用され得る。いくつかのシナリオにおいて、特定のシンタックス要素は、特定のコーディングツールが使用されないときには必要とされない。よって、特定のシンタックス要素は、常に使用されていなくてもよい。ヘッダ（例えば、スライスヘッダ、ピクチャヘッダ）での未使用シンタックス要素のシグナリングは、必要でないことがある。ＨＬＳの各レイヤでのシンタックス要素が適切に構造化されるＨＬＳでの適切なシンタックス構造の設計は、例えば、ビデオコーディングで使用されないシンタックス要素を送らないことによってコーディング効率を改善するよう、有利である。

本開示の態様に従って、高レベルフラグ（高レベル制御フラグとも呼ばれる。）が、１つ以上のピクチャに対応するレベル（例えば、ＳＰＳ、ＰＰＳ）、ピクチャレベル（例えば、ピクチャヘッダ）、及び／又はピクチャ内のサブパーティションに対応するサブパーティションレベルを含む１つ以上のレベルで、シグナリングされ得るが、シグナリングされることに限定されない。サブパーティションは、スライス（例えば、スライスヘッダ）、タイル、タイルグループ、などを含むことができ、このようにして、サブパーティションレベルは、スライスレベル、タイルレベル、タイルグループレベル、などを含むことができる。実施形態において、高レベルフラグは、次の、ＳＰＳ、ＰＰＳ、ピクチャヘッダ、スライスヘッダ、タイル、タイルグループ、及び任意の適切なサブピクチャレベル、のうちの１つ以上のレベルでシグナリングされる。

いくつかの実施形態において、コーディングツールは、ピクチャ内のサブパーティションをコーディングするインターコーディングを含み、インターコーディングによるサブパーティションは、インターコーディングされたサブパーティションと呼ばれ得る。例において、インターコーディングされたサブパーティションは、インターコーディングされたスライス、インターコーディングされたタイル、などを含む。コーディングツールは、ピクチャ内のサブパーティションをコーディングするイントラコーディングのみを含み、ただイントラコーディングだけによるサブパーティションは、イントラコーディングされたサブパーティションと呼ばれ得る。例において、イントラコーディングされたサブパーティションは、イントラコーディングされたスライス、イントラコーディングされたタイル、などを含む。インターコーディングによるサブパーティション又はインターコーディングされたサブパーティションは、イントラコーディング又はイントラ予測を含んでも含まなくてもよいことに留意されたい。

特定のシンタックス要素又はパラメータ（例えば、シンタックス要素又はパラメータの組）は、インターコーディングのために又はインターコーディングされたサブパーティション（例えば、インターコーディングされたスライス）のインター予測のためにのみ使用又は考慮される。よって、特定のシンタックス要素は、インターコーディングのためにのみ使用される又はインターコーディングされたサブパーティションにのみ存在するインターシンタックス要素と呼ばれ得る。インターシンタックス要素は、如何なる適切なレベルでもシグナリングされ得る。本開示の態様に従って、インターシンタックス要素は、高レベルで、例えば、ＨＬＳでシグナリングされ得る。インターシンタックス要素は、例えば、インター予測のためにのみ使用又は考慮される、如何なる適切なシンタックス要素も含むことができる。インターシンタックス要素は、次の、マージ候補の最大数、アフィン又はサブブロックベースのマージ候補の最大数、三角マージ候補の最大数、参照ピクチャリスト０（Ｌ０）内の１つ以上の参照ピクチャインデックスの数、参照ピクチャリスト１（Ｌ１）内の１つ以上の参照ピクチャインデックスの数、時間動きベクトル予測（Temporal Motion Vector Prediction，ＴＭＶＰ）可能フラグ及び同一位置（collocated）ピクチャを指し示す参照インデックス、スライスレベルデコーダ側動きベクトル精緻化（Decoder side Motion Vector Refinement，ＤＭＶＲ）及び双方向オプティカルフロー（Bi-Directional Optical Flow，ＢＤＯＦ）有効化フラグ、動きベクトル差分によるマージモード（Merge mode with Motion Vector Difference，ＭＭＶＤ）のためのスライスレベル分数ペル無効化フラグ、ｍｖｄ＿ｌ１＿ｚｅｒｏ＿ｆｌａｇ、ｃａｂａｃ＿ｉｎｉｔ＿ｆｌａｇ、ｔｅｍｐｏｒａｌ＿ｍｖｐ＿ｅｎａｂｌｅｄ＿ｆｌａｇ、ｃｏｌｌｏｃａｔｅｄ＿ｆｒｏｍ＿ｌ０＿ｆｌａｇ、ｃｏｌｌｏｃａｔｅｄ＿ｒｅｆ＿ｉｄｘ、及び／又は同様のもの、のうちの１つ以上のシンタックス要素を含むことができるが、これらに限られない。いくつかの例では、インターシンタックス要素又はインターシンタックス要素のサブセットがシグナリングされるかどうかは、例えば、追加のフラグによって、更に決定される。

実施形態において、特定のシンタックス要素又はパラメータ（例えば、シンタックス要素又はパラメータの組）は、イントラコーディングのために又はイントラコーディングされたサブパーティション（例えば、イントラコーディングされたスライス）のイントラ予測のためにのみ使用又は考慮される。よって、特定のシンタックス要素は、イントラコーディングのためにのみ使用される又はイントラコーディングされたサブパーティションにのみ存在するイントラシンタックス要素と呼ばれ得る。イントラシンタックス要素は、如何なる適切なレベルでもシグナリングされ得る。本開示の態様に従って、イントラシンタックス要素は、高レベルで、例えば、ＨＬＳでシグナリングされ得る。イントラシンタックス要素は、例えば、イントラ予測のためにのみ使用又は考慮される、如何なる適切なシンタックス要素も含むことができる。イントラシンタックス要素は、次の、ｌｏｇ２＿ｄｉｆｆ＿ｍｉｎ＿ｑｔ＿ｍｉｎ＿ｃｂ＿ｃｈｒｏｍａ（例えば、スライスレベルでのｓｌｉｃｅ＿ｌｏｇ２＿ｄｉｆｆ＿ｍｉｎ＿ｑｔ＿ｍｉｎ＿ｃｂ＿ｃｈｒｏｍａ）、ｍａｘ＿ｍｔｔ＿ｈｉｅｒａｒｃｈｙ＿ｄｅｐｔｈ＿ｃｈｒｏｍａ（例えば、スライスレベルでのｓｌｉｃｅ＿ｍａｘ＿ｍｔｔ＿ｈｉｅｒａｒｃｈｙ＿ｄｅｐｔｈ＿ｃｈｒｏｍａ）、ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｂｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ（例えば、ピクチャレベルでのｐｉｃ＿ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｂｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ）、ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｔｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ（例えば、ｐｉｃ＿ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｔｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ）などの、イントラコーディングされたスライスのみに適用することができる二分木に関連したシンタックス要素（例えば、全ての二分木に関連したシンタックス要素）、のうちの１つ以上のシンタックス要素を含むことができるが、これらに限られない。いくつかの例では、イントラシンタックス要素又はイントラシンタックス要素のサブセットがシグナリングされるかどうかは、例えば、追加のフラグによって、更に決定される。

本開示の態様に従って、現在のピクチャを含む１つ以上のピクチャのコーディング情報が、コーディングされたビデオビットストリームから受け取られ得る。コーディング情報内の少なくとも１つのフラグは、現在のピクチャ内のサブパーティションに対する１つ以上の許されるコーディングタイプを示すことができる。１つ以上の許されるコーディングタイプは、サブパーティションに対するイントラコーディング及びインターコーディングのうちの少なくとも１つを含むことができる。イントラサブパーティションコーディングのためにのみ使用されるイントラシンタックス要素をデコードすべきかどうかと、インターサブパーティションコーディングのためにのみ使用されるインターシンタックス要素をデコードすべきかどうかとが、少なくとも１つのフラグに基づいて決定され得る。コーディング情報内のイントラシンタックス要素は、イントラシンタックス要素がデコードされるべきであると決定されることに基づいてデコードされ得る。コーディング情報内のインターシンタックス要素は、インターシンタックス要素がデコードされるべきであると決定されることに基づいてデコードされ得る。例において、少なくとも１つのフラグは、現在のピクチャを含む１つ以上のピクチャに対するＰＰＳでシグナリングされる。例において、少なくとも１つのフラグは、現在のピクチャに対するピクチャヘッダでシグナリングされる。サブパーティションは、ピクチャ内のスライス、タイル、及び／又はタイルグループなどの、現在のピクチャ内の任意の適切なパーティションを含むことができる。

少なくとも１つのフラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示す第１フラグ、及び／又はイントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示す第２フラグを含むことができる。

第１フラグは、ｉｎｔｅｒ－ｓｌｉｃｅ－ａｌｌｏｗｅｄフラグ又はｐｈ＿ｉｎｔｅｒ＿ｓｌｉｃｅ＿ａｌｌｏｗｅｄ＿ｆｌａｇなどの、現在のピクチャに対するｉｎｔｅｒ－ｓｕｂ－ｐａｒｉｔｉｏｎ－ａｌｌｏｗｅｄフラグであることができる。０（又は偽）に等しい第１フラグは、現在のピクチャの全てのコーディングされたサブパーティション（例えば、スライス）がイントラコーディングのコーディングタイプを有すること、例えば、全てがＩスライスであるコーディングスライス又は２に等しいスライスタイプ（例えば、ｓｈ＿ｓｌｉｃｅ＿ｔｙｐｅ）を示すことができ、よって、現在のピクチャでは、インターコーディングされたサブパーティションは許されない。１（又は真）に等しい第１フラグは、インターコーディングのコーディングタイプが現在のピクチャにおいて許されることを示すことができる。よって、現在のピクチャには、１つ以上のインターコーディングされたサブパーティション（例えば、スライス）が存在してもしなくてもよい。インターコーディングされたサブパーティションは、Ｂスライス（例えば、０に等しいスライスタイプ）及び／又はＰスライス（例えば、１に等しいスライスタイプ）を含むことができる。第１フラグが１に等しい場合に、現在のピクチャにおいて、サブパーティションをイントラコーディングすることは、許されても許されなくてもよい。

第２フラグは、ｉｎｔｒａ－ｓｌｉｃｅ－ａｌｌｏｗｅｄフラグ又はｐｈ＿ｉｎｔｒａ＿ｓｌｉｃｅ＿ａｌｌｏｗｅｄ＿ｆｌａｇなどの、現在のピクチャに対するｉｎｔｒａ－ｓｕｂ－ｐａｒｉｔｉｏｎ－ａｌｌｏｗｅｄフラグであることができる。０（又は偽）に等しい第２フラグは、現在のピクチャの全てのコーディングされたサブパーティション（例えば、スライス）がインターコーディングのコーディングタイプを有すること、例えば、全てがＢ及び／又はＰスライスであるコーディングスライスを示すことができ、よって、現在のピクチャでは、イントラコーディングされたサブパーティションは許されない。１（又は真）に等しい第２フラグは、イントラコーディングのコーディングタイプが現在のピクチャにおいて許されることを示すことができる。よって、現在のピクチャには、１つ以上のイントラコーディングされたサブパーティション（例えば、スライス）が存在してもしなくてもよい。イントラコーディングされたサブパーティションは、Ｉスライスを含むことができる。第２フラグが１に等しい場合に、現在のピクチャにおいて、サブパーティションをインターコーディングすることは、許されても許されなくてもよい。

例において、第２フラグ（例えば、ｐｈ＿ｉｎｔｒａ＿ｓｌｉｃｅ＿ａｌｌｏｗｅｄ＿ｆｌａｇ）が存在しない場合に、例えば、第２フラグがシグナリングされない場合に、第２フラグの値は、１に等しいと推測され得る。例において、第２フラグがシグナリングされない場合に、第２フラグの値は、１に等しいと推測され、インターコーディングは、現在のピクチャにおいて許されない。

実施形態において、第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示す偽である。そのため、少なくとも１つのフラグは、第１フラグのみを含むことができ、第２フラグを含む必要がない。図１３Ａ～１３Ｄは、本開示の実施形態に従う高レベルシンタックス構造の例を示す。例えば、少なくとも１つのフラグは、図１３Ａでボックス（１３１０）によって示されるように、第１フラグのみを含む。第２フラグはシグナリングされないが、第２フラグの値は、上述されたように、１であると推測され得る。１つ以上の許されるコーディングタイプは、サブパーティションに対するイントラコーディングに対応する。よって、現在のピクチャの全てのコーディングされたサブパーティション（例えば、スライス）は、イントラコーディングされている。例えば、全てのコーディングされたスライスは、Ｉスライスである。従って、インターシンタックス要素はシグナリングされる必要がなく、よって、インターシンタックス要素は現在のピクチャに対してデコードされる必要がない。更に、イントラシンタックス要素は、ＨＬＳでシグナリングされ得、よって、図１３Ｂ及び１３Ｃでボックス（１３１１）～（１３１２）によって示されるように、サブパーティションに対してデコードされると決定され得る。イントラシンタックス要素のどの１つがシグナリングされ、デコードされるべきであるかは、図１３Ｂ及び１３Ｃでボックス（１３１１）～（１３１２）によって示されるように、追加のフラグに基づいて更に決定され得る。

実施形態において、少なくとも１つのフラグは、第１フラグ及び第２フラグを含むことができる。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示すことができる。第２フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されることを示すことができる。従って、１つ以上の許されるコーディングタイプは、サブパーティションに対するイントラコーディングに対応する。よって、現在のピクチャの全てのコーディングされたサブパーティション（例えば、スライス）は、イントラコーディングされており、イントラサブパーティションである。例において、インターシンタックス要素は、現在のピクチャに対してデコードされるべきではない。更に、イントラシンタックス要素は、サブパーティションに対してデコードされ得る。

実施形態において、第１フラグは真であり、インターコーディングされたサブパーティションが現在のピクチャにおいて許されることを示す。少なくとも１つのフラグは、第１フラグ及び第２フラグを含むことができる。インターシンタックス要素は、ＨＬＳでシグナリングされ得、よって、図１３Ｃでボックス（１３１２）によって示されるように、インターコーディングでサブパーティションのうちの少なくとも１つに対してデコードされると決定され得る。インターシンタックス要素のどの１つがシグナリングされ、デコードされるべきであるかは、図１３Ｃでボックス（１３１３）によって示されるように、追加のフラグに基づいて更に決定され得る。第２フラグが、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されないことを示す偽である場合には、１つ以上の許されるコーディングタイプは、サブパーティションに対するインターコーディングであると決定され、イントラシンタックス要素は、現在のピクチャに対してデコードされるべきではない。第２フラグが、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されることを示す真である場合には、１つ以上の許されるコーディングタイプは、サブパーティションに対するインターコーディング及びイントラコーディングを含むことができる。イントラシンタックス要素は、図１３Ｂ及び１３Ｃでボックス（１３１１）～（１３１２）によって示されるように、ＨＬＳでシグナリングされ得る。イントラシンタックス要素は、イントラコーディングでサブパーティションのうちの少なくとも１つに対してデコードされ得る。イントラシンタックス要素のどの１つがシグナリングされ、デコードされるべきであるかは、図１３Ｂ及び１３Ｃでボックス（１３１１）～（１３１２）によって示されるように、追加のフラグに基づいて更に決定され得る。

本開示の態様に従って、上位コーディングレイヤに関連した高レベルフラグ（又は高レベル制御フラグ）は、特定のコーディングツール（例えば、イントラコーディング又はインターコーディング）のためのパラメータ（例えば、イントラシンタックス要素又はインターシンタックス要素）の組が、上位コーディングレイヤに対応する１つ以上の下位コーディングレイヤのために使用されるべきであることを示すことができる。いくつかの例では、パラメータの組は、特定のコーディングツールが高レベルパーティション（例えば、サブパーティションを含むピクチャ）内の特定の低レベルパーティション（例えば、ピクチャ内のサブパーティション）に使用されるか又はそれに適用可能である場合にのみ、高レベルパーティション内のその特定の低レベルパーティションに使用されるか又は適用可能である。よって、パラメータの組は、特定のコーディングツールが特定の低レベルパーティションのうちの少なくとも１つのために使用される場合にのみ、高レベルパーティション（例えば、ピクチャ）のためのＨＬＳ（例えば、ピクチャヘッダ、ＰＰＳ）でシグナリングされ得る。特定のコーディングツールが特定の低レベルパーティションのうちのいずれにも使用されないか又は適用可能でない場合に、パラメータの組は、高レベルパーティションのためのＨＬＳでシグナリングされず、よって、ＨＬＳでシグナリングされるシンタックス要素の数を減らすことによってコーディング効率を改善し得る。更に、エンコーダ及び／又はデコーダは、パラメータの組をコーディングする必要がない。例えば、パラメータの組は、特定のコーディングツールが特定の低レベルパーティションのうちの少なくとも１つのために使用される場合にしか、高レベルパーティションのためのＨＬＳでシグナリングされる必要がない。

例において、インターシンタックス要素又はインター予測に関連したシンタックス要素は、ピクチャが少なくとも１つのインターコーディングされたサブパーティション（例えば、少なくとも１つのインターコーディングされたスライス）を含む場合にしか、（ピクチャヘッダ又はＰＰＳで）シグナリングされる必要がない。さもなければ、ピクチャがインターコーディングされたサブパーティションを含まない場合には、全てのインターシンタックス要素はシグナリングされる必要がなく、例えば、インターシンタックス要素はシグナリングされない。

本開示の態様に従って、少なくとも１つのフラグは、サブパーティションがイントラコーディングによるイントラコーディングされたサブパーティションしか含まないかどうかを示す第３フラグ、及び／又はサブパーティションがインターコーディングによるインターコーディングされたサブパーティションしか含まないかどうかを示す第４フラグを含むことができる。

第３フラグは、サブパーティションがイントラコーディングによるイントラコーディングされたサブパーティションしか含まないかどうかを示すことができるので、第３フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示すことができる。例えば、第３フラグにより、サブパーティションがイントラコーディングされたサブパーティションしか含まないことが示される場合に、インターコーディングされたサブパーティションは、現在のピクチャにおいて許されない。さもなければ、第３フラグにより、サブパーティションがイントラコーディングされたサブパーティションしか含まないわけではないことが示される場合には、インターコーディングされたサブパーティションが現在のピクチャにおいて許される。従って、第１フラグ及び第３フラグは両方とも、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示すことができる。

第４フラグは、サブパーティションがインターコーディングによるインターコーディングされたサブパーティションしか含まないかどうかを示すことができるので、第４フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示すことができる。例えば、第４フラグにより、サブパーティションがインターコーディングされたサブパーティションしか含まないことが示される場合に、イントラコーディングされたサブパーティションは、現在のピクチャにおいて許されない。さもなければ、第４フラグにより、サブパーティションがインターコーディングされたサブパーティションしか含まないわけではないことが示される場合には、イントラコーディングされたサブパーティションが現在のピクチャにおいて許される。従って、第２フラグ及び第４フラグは両方とも、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかを示すことができる。

実施形態において、第３フラグ（ピクチャヘッダ内の高レベル制御フラグ）は、イントラ専用（intra-only）フラグ（例えば、ｐｉｃ＿ｉｎｔｒａ＿ｏｎｌｙ＿ｆｌａｇ）と呼ばれる。イントラ専用フラグは、ピクチャの全てのサブパーティション（例えば、スライス）がイントラコーディング（又はイントラ予測、非インター関連予測）のみを有しているかどうかを示すようシグナリングされ得る。従って、イントラ専用フラグは、インターコーディングされたサブパーティション又はインターコーディングが現在のピクチャにおいて許されるかどうかを示すようシグナリングされる。イントラ専用フラグが真である場合に、ピクチャの全てのサブパーティションは、イントラコーディングしか有さず、インターコーディングされたサブパーティション又はインターコーディングは、現在のピクチャにおいて許されない。さもなければ、イントラ専用フラグが偽である場合に、ピクチャの全てのサブパーティションはイントラコーディングを有するわけではなく、インターコーディングされたサブパーティション又はインターコーディングが現在のピクチャにおいて許される。

イントラ専用フラグが真である場合には、イントラシンタックス要素（又はイントラコーディングに関連したシンタックス要素）しか、ピクチャヘッダにおいてシグナリングされる必要がない。さもなければ、イントラ専用フラグが偽である場合には、インターシンタックス要素はシグナリングされ得る。

例において、イントラサブパーティションのためにのみ使用されるイントラシンタックス要素（例えば、全てのイントラシンタックス要素）又はイントラ予測に関連したシンタックス要素は、ピクチャが少なくとも１つのイントラコーディングされたサブパーティション（例えば、少なくとも１つのイントラコーディングされたスライス）を含む場合にのみ、（例えば、ピクチャヘッダ又はＰＰＳで）シグナリングされる必要がある。さもなければ、ピクチャがイントラコーディングされたサブパーティションを含まない場合には、イントラシンタックス要素はシグナリングされる必要がなく、例えば、イントラシンタックス要素はシグナリングされない。

実施形態において、第４フラグ（ピクチャヘッダ内の高レベル制御フラグ）は、インター専用（inter-only）フラグ（例えば、ｐｉｃ＿ｉｎｔｅｒ＿ｏｎｌｙ＿ｆｌａｇ）と呼ばれる。インター専用フラグは、ピクチャの全てのサブパーティション（例えば、スライス）がインターコーディング（又はインター予測、非イントラ関連予測）のみを有しているかどうかを示すようシグナリングされ得る。従って、インター専用フラグは、イントラコーディングされたサブパーティション又はイントラコーディングが現在のピクチャにおいて許されるかどうかを示すようシグナリングされる。インター専用フラグが真である場合に、ピクチャの全てのサブパーティションは、インターコーディングしか有さず、イントラコーディングされたサブパーティション又はイントラコーディングは、現在のピクチャにおいて許されない。さもなければ、インター専用フラグが偽である場合に、ピクチャの全てのサブパーティションがインターコーディングを有するわけではなく、イントラコーディングされたサブパーティション又はイントラコーディングが現在のピクチャにおいて許される。インター専用フラグが真である場合には、インターシンタックス要素は、ピクチャヘッダにおいてシグナリングされる必要がない。例えば、インターシンタックス要素（又はインターコーディングに関連したシンタックス要素）のみが、ピクチャヘッダにおいてシグナリングされる必要がある。さもなければ、インター専用フラグが偽である場合には、１つ以上のイントラサブパーティションがピクチャにおいて使用される可能性があり、イントラシンタックス要素はシグナリングされ得る。

図１４Ａ～１４Ｂは、本開示に従って、イントラ専用フラグ（例えば、ｐｉｃ＿ｉｎｔｒａ＿ｏｎｌｙ＿ｆｌａｇ）及びインター専用フラグ（例えば、ｐｉｃ＿ｉｎｔｅｒ＿ｏｎｌｙ＿ｆｌａｇ）に夫々関係がある例示的なシンタックステーブル１～２を示す。図１４Ａを参照すると、イントラ専用フラグが真である場合に、インターシンタックス要素（例えば、ｐｉｃ＿ｔｅｍｐｏｒａｌ＿ｍｖｐ＿ｅｎａｂｌｅｄ＿ｆｌａｇ、ｍｖｄ＿ｌ１＿ｚｅｒｏ＿ｆｌａｇ、ｐｉｃ＿ｓｉｘ＿ｍｉｎｕｓ＿ｍａｘ＿ｎｕｍ＿ｍｅｒｇｅ＿ｃａｎｄ、ｐｉｃ＿ｆｉｖｅ＿ｍｉｎｕｓ＿ｍａｘ＿ｎｕｍ＿ｓｕｂｂｌｏｃｋ＿ｍｅｒｇｅ＿ｃａｎｄ、ｐｉｃ＿ｆｐｅｌ＿ｍｍｖｄ＿ｅｎａｂｌｅｄ＿ｆｌａｇ、ｐｉｃ＿ｄｉｓａｂｌｅ＿ｂｄｏｆ＿ｄｍｖｒ＿ｆｌａｇ、及びｐｉｃ＿ｍａｘ＿ｎｕｍ＿ｍｅｒｇｅ＿ｃａｎｄ＿ｍｉｎｕｓ＿ｍａｘ＿ｎｕｍ＿ｔｒｉａｎｇｌｅe＿ｃａｎｄ）はシグナリングされない。イントラ専用フラグが偽である場合に、インターシンタックス要素はシグナリングされ得る。インターシンタックス要素のうちのどれがシグナリングされるかは、例えば、図１４Ａに示されるように、追加フラグに基づいて決定され得る。

図１４Ｂを参照すると、インター専用フラグが真である場合に、イントラシンタックス要素（例えば、ｐｉｃ＿ｌｏｇ２＿ｄｉｆｆ＿ｍｉｎ＿ｑｔ＿ｍｉｎ＿ｃｂ＿ｃｈｒｏｍａ、ｐｉｃ＿ｍａｘ＿ｍｔｔ＿ｈｉｅｒａｒｃｈｙ＿ｄｅｐｔｈ＿ｃｈｒｏｍａ、ｐｉｃ＿ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｂｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ、ｐｉｃ＿ｌｏｇ２＿ｄｉｆｆ＿ｍａｘ＿ｔｔ＿ｍｉｎ＿ｑｔ＿ｃｈｒｏｍａ）はシグナリングされない。インター専用フラグが偽である場合に、イントラシンタックス要素はシグナリングされ得る。イントラシンタックス要素のうちのどれがシグナリングされるかは、例えば、図１４Ｂに示されるように、追加フラグに基づいて決定され得る。

図１４Ａ～１４Ｂについての説明に基づいて、イントラ専用フラグが真である場合に、インターシンタックス要素はシグナリングされず、イントラシンタックス要素のみがシグナリングされ得る。例において、少なくとも１つのフラグは、第３フラグ（又はイントラ専用フラグ）しか含まず、第３フラグは、現在のピクチャ内のサブパーティションがイントラコーディングされたサブパーティションしか含まないことを示す。よって、インターシンタックス要素はシグナリングされず、インターシンタックス要素は現在のピクチャに対してデコードされるべきではない。イントラシンタックス要素は、イントラコーディングされたサブパーティションに対してデコードされると決定され得る。

インター専用フラグが真である場合に、イントラシンタックス要素はシグナリングされず、インターシンタックス要素のみがシグナリングされ得る。例において、少なくとも１つのフラグは、第４フラグ（又はインター専用フラグ）しか含まず、第４フラグは、現在のピクチャ内のサブパーティションがインターコーディングされたサブパーティションしか含まないことを示す。よって、イントラシンタックス要素はシグナリングされず、イントラシンタックス要素は現在のピクチャに対してデコードされるべきではない。インターシンタックス要素は、インターコーディングされたサブパーティションに対してデコードされると決定され得る。

インター専用フラグ及びイントラ専用フラグの両方が偽である場合に、インターシンタックス要素及びイントラシンタックス要素は、例えば、図１４Ａ～１４Ｂにリストアップされている追加条件に応じて、シグナリングされ得る。例において、少なくとも１つのフラグは、現在のピクチャ内のサブパーティションがイントラコーディングによる少なくとも１つのイントラコーディングされたサブパーティション及びインターコーディングによる少なくとも１つのインターコーディングされたサブパーティションを含むことを示す第３フラグ及び第４フラグを含む。インターシンタックス要素は、少なくとも１つのインターコーディングされたサブパーティションに対してデコードされると決定され得る。イントラシンタックス要素は、少なくとも１つのイントラコーディングされたサブパーティションに対してデコードされると決定され得る。

本開示の態様に従って、第１フラグ又は第３フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかと、サブパーティションがイントラコーディングによるイントラコーディングされたサブパーティションしか含まないかどうかとを示すことができる。

いくつかの例では、第１フラグ又は第３フラグは、現在のピクチャ内のサブパーティションに対する１つ以上の許されるコーディングタイプを決定し、よって、第２フラグ及び第４フラグは不要である。例えば、第１フラグが偽であるか、あるいは、第３フラグが真である場合に、第１フラグ又は第３フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されず、サブパーティションがイントラコーディングによるイントラコーディングされたサブパーティションしか含まないことを示す。

本開示の態様に従って、第２フラグ又は第４フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかと、サブパーティションがインターコーディングによるインターコーディングされたサブパーティションしか含まないかどうかとを示すことができる。

いくつかの例では、第２フラグ又は第４フラグは、現在のピクチャ内のサブパーティションに対する１つ以上の許されるコーディングタイプを決定し、よって、第１フラグ及び第３フラグは不要である。例えば、第２フラグが偽であるか、あるいは、第４フラグが真である場合に、第２フラグ又は第４フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されず、サブパーティションがインターコーディングによるインターコーディングされたサブパーティションしか含まないことを示す。

本開示の態様に従って、ピクチャは、イントラピクチャ、インターピクチャ、などのようなピクチャタイプを有することができる。よって、高レベル制御フラグ（例えば、ｐｉｃ＿ｉｎｔｒａ＿ｏｎｌｙ＿ｆｌａｇ及びｐｉｃ＿ｉｎｔｅｒ＿ｏｎｌｙ＿ｆｌａｇ）は、シグナリングされる必要がなくてもよく、高レベル制御フラグの対応する値は、ピクチャタイプから導出可能である。例において、ピクチャタイプはＨＬＳでシグナリングされる。

例において、現在のピクチャがイントラ専用ピクチャとしてピクチャタイプを有している（例えば、現在のピクチャ内の全てのスライスがＩスライスである）場合に、ｐｉｃ＿ｉｎｔｒａ＿ｏｎｌｙ＿ｆｌａｇは、真であると推測されてよい。他の例では、現在のピクチャがインター専用ピクチャとしてピクチャタイプを有している（例えば、現在のピクチャ内の全てのスライスがＰ又はＢスライスである）場合に、ｐｉｃ＿ｉｎｔｅｒ＿ｏｎｌｙ＿ｆｌａｇは、真であると推測されてよい。他の例では、現在のピクチャが、イントラスライス及びインタースライスの両方が現在のピクチャにおいて許されることを示すピクチャタイプを有している場合に、ｐｉｃ＿ｉｎｔｒａ＿ｏｎｌｙ＿ｆｌａｇ及びｐｉｃ＿ｉｎｔｅｒ＿ｏｎｌｙ＿ｆｌａｇの両方が、偽であると推測され得る。

図１５は、本開示の実施形態に従うプロセス（１５００）を説明するフローチャートを示す。プロセス（１５００）は、コーディングされたビデオシーケンス内のブロックを再構成するために使用され得る。プロセス（１５００）は、再構成中のブロックに対する予測ブロックを生成するために、ブロックの再構成において使用され得る。「ブロック」との用語は、予測ブロック、ＣＢ、ＣＵ、などとして解釈されてよい。様々な実施形態において、プロセス（１５００）は、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）内の処理回路、ビデオエンコーダ（４０３）の機能を実行する処理回路、ビデオデコーダ（４１０）の機能を実行する処理回路、ビデオデコーダ（５１０）の機能を実行する処理回路、ビデオエンコーダ（６０３）の機能を実行する処理回路、などのような処理回路によって実行される。いくつかの実施形態では、プロセス（１５００）は、ソフトウェア命令で実施されるので、処理回路がソフトウェア命令を実行するとき、処理回路はプロセス（１５００）を実行する。プロセス（１５００）は、（Ｓ１５０１）から始まって、（Ｓ１５１０）へ進む。

（Ｓ１５１０）で、現在のピクチャのコーディング情報が、コーディングされたビデオビットストリームから受け取られ得る。コーディング情報内の少なくとも１つのフラグは、現在のピクチャ内のサブパーティションに対して許されている１つ以上の許されるコーディングタイプを示すことができる。１つ以上の許されるコーディングタイプは、サブパーティションに対するイントラコーディング及びインターコーディングのうちの少なくとも１つを含むことができる。少なくとも１つのフラグは、現在のピクチャを含む１つ以上のピクチャに対するＰＰＳ、現在のピクチャに対するピクチャヘッダ、などのような、ＨＬＳでシグナリングされる高レベル制御フラグであることができる。サブパーティションは、現在のピクチャにおける少なくとも１つのスライス、少なくとも１つのタイル、又は少なくとも１つのタイルグループを含むことができる。

少なくとも１つのフラグは、第１フラグ及び／又は第２フラグを含むことができる。第１フラグは、インターコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかと、サブパーティションがイントラコーディングによるイントラコーディングされたサブパーティションしか含まないかどうかとを示すことができる。第２フラグは、イントラコーディングされたサブパーティションが現在のピクチャにおいて許されるかどうかと、サブパーティションがインターコーディングによるインターコーディングされたサブパーティションしか含まないかどうかとを示すことができる。

（Ｓ１５２０）で、イントラサブパーティションコーディングのみ使用されるイントラシンタックス要素をデコードすべきかどうかと、インターサブパーティションコーディングにのみ使用されるインターシンタックス要素をデコードすべきかどうかとが、少なくとも１つのフラグに基づいて決定され得る。様々な例において、１つ以上のコーディングタイプは、イントラコーディング及び／又はインターコーディングを含むので、イントラシンタックス要素及びインターシンタックス要素のうちの少なくとも１つがデコードされるべきであり、よって、イントラシンタックス要素及び／又はインターシンタックス要素をデコードすべきかどうかは、少なくとも１つのフラグに基づいて決定され得る。イントラシンタックス要素のみがデコードされると決定される場合に、プロセス（１５００）は（Ｓ１５３０）へ進む。インターシンタックス要素のみがデコードされると決定される場合に、プロセス（１５００）は（Ｓ１５４０）へ進む。イントラシンタックス要素及びインターシンタックス要素がデコードされると決定される場合に、プロセス（１５００）は（Ｓ１５５０）へ進む。

（Ｓ１５３０）で、コーディング情報内のイントラシンタックス要素がデコードされ得る。プロセス（１５００）は（Ｓ１５９９）へ進んで終了する。

（Ｓ１５４０）で、コーディング情報内のインターシンタックス要素がデコードされ得る。プロセス（１５００）は（Ｓ１５９９）へ進んで終了する。

（Ｓ１５５５）で、コーディング情報内のイントラシンタックス要素及びインターシンタックス要素がデコードされ得る。プロセス（１５００）は（Ｓ１５９９）へ進んで終了する。

プロセス（１５００）は、適切に適応され得る。プロセス（１５００）のステップは、変更及び／又は省略され得る。追加のステップが加えられ得る。実施の如何なる適切な順序も、使用され得る。例えば、サブパーティションのうちの１つにおけるコーディングブロックは、サブパーティションのうちのその１つに関連したイントラシンタックス要素又はインターシンタックス要素に基づいて再構成される。

本開示内の実施形態は、適切に使用されても、あるいは、如何なる順序で組み合わされてもよい。更に、方法（又は実施形態）、エンコーダ、及びデコーダの夫々は、処理回路（例えば、１つ以上のプロセッサ又は１つ以上の集積回路）によって実装されてよい。一例では、１つ以上のプロセッサは、非一時的なコンピュータ可読媒体に記憶されているプログラムを実行する。

上記の技術は、コンピュータ読み出し可能な命令を使用しかつ１つ以上のコンピュータ可読媒体に物理的に記憶されているコンピュータソフトウェアとして実装可能である。例えば、図１６は、開示されている対象の特定の実施形態を実装することに適したコンピュータシステム（１６００）を示す。

コンピュータソフトウェアは、１つ以上の中央演算処理装置（ＣＰＵ）、グラフィクス処理ユニット（ＧＰＵ）などによって、直接に、又は解釈、マイクロコード実行などを通じて、実行され得る命令を含むコードを生成するように、アセンブリ、コンパイル、リンキングなどのメカニズムに従い得る如何なる適切な機械コード又はコンピュータ言語によってもコーディング可能である。

命令は、例えば、パーソナルコンピュータ、タブレットコンピュータ、サーバ、スマートフォン、ゲーム機、モノのインターネット（Internet of Things）のためのデバイス、などを含む様々なタイプのコンピュータ又はその構成要素で実行可能である。

コンピュータシステム（１６００）に関して図１６に示される構成要素は、本質的に例示であり、本開示の実施形態を実装するコンピュータソフトウェアの使用又は機能の範囲に関して如何なる限定も示唆することを意図しない。構成要素の構成は、コンピュータシステム（１６００）の例示的な実施形態において説明される構成要素のうちのいずれか１つ又は組み合わせに関して何らかの依存又は要件を有するものとして解釈されるべきではない。

コンピュータシステム（１６００）は、特定のヒューマンインターフェース入力デバイスを含んでよい。かようなヒューマンインターフェース入力デバイスは、例えば、触覚入力（例えば、キーボード、スワイプ、データグロープ動作）、音声入力（例えば、声、拍手）、視覚入力（例えば、ジェスチャ）、嗅覚入力（図示せず。）を通じた一人以上のユーザによる入力に反応してよい。ヒューマンインターフェースデバイスはまた、音声（例えば、発話、音楽、周囲音）、画像（例えば、スキャンされた画像、静止画カメラから取得された写真画像）、映像（例えば、二次元映像、立体視映像を含む三次元映像）などの、人による意識的な入力に必ずしも直接には関係しない特定のメディアを捕捉するためにも使用され得る。

入力ヒューマンインターフェースデバイスは、キーボード（１６０１）、マウス（１６０２）、トラックパッド（１６０３）、タッチスクリーン（１６１０）、データグローブ（図示せず。）、ジョイスティック（１６０５）、マイク（１６０６）、スキャナ（１６０７）、カメラ（１６０８）（各１つしか表されていない。）のうちの１つ以上を含んでよい。

コンピュータシステム（１６００）は、特定のヒューマンインターフェース出力デバイスも含んでよい。かようなヒューマンインターフェース出力デバイスは、例えば、触覚出力、音響、光、及び匂い／味を通じて一人以上のユーザの感覚を刺激し得る。かようなヒューマンインターフェース出力デバイスは、触覚出力デバイス（例えば、タッチスクリーン（１６１０）、データグローブ（図示せず。）、又はジョイスティック（１６０５）による触覚フィードバック、しかし、入力デバイスとして機能しない触覚フィードバックデバイスも存在し得る。）、音声出力デバイス（例えば、スピーカ（１６０９）、ヘッドホン（図示せず。））、視覚出力デバイス（例えば、夫々タッチスクリーン入力機能の有無によらず、夫々触覚フィードバック機能の有無によらず、ＣＲＴスクリーン、ＬＣＤスクリーン、プラズマスクリーン、ＯＬＥＤスクリーンを含み、それらのうちのいくつかは、立体視出力、仮想現実メガネ（図示せず。）、ホログラフィックディスプレイ及びスモークタンク（図示せず。）などの手段により二次元視覚出力又は三次元よりも多い次元の出力を出力可能なスクリーン（１６１０））、及びプリンタ（図示せず。）を含んでよい。

コンピュータシステム（１６００）は、人がアクセス可能な記憶デバイス及びそれらの関連する媒体、例えば、ＣＤ／ＤＶＤ又は同様の媒体（１６２１）を伴ったＣＤ／ＤＶＤ ＲＯＭ／ＲＷ（１６２０）、サムドライブ（１６２２）、リムーバブルハードディスク又はソリッドステートドライブ（１６２３）、レガシー磁気媒体、例えば、テープ及びフロッピー（登録商標）ディスク（図示せず。）、専用のＲＯＭ／ＡＳＩＣ／ＰＬＤベースデバイス、例えば、セキュリティドングル（図示せず。）、なども含むことができる。

当業者であれば、目下開示されている対象に関連して使用されている「コンピュータ可読媒体」という用語が、伝送媒体、搬送波、又は他の一時的な信号を含まないことも理解するはずである。

コンピュータシステム（１６００）は、１つ以上の通信ネットワーク（１６５５）へのインターフェース（１６５４）も含むことができる。ネットワークは、例えば、ワイヤレス、ワイヤライン、光であることができる。ネットワークは更に、ローカル、ワイドエリア、メトロポリタン、車両及び工業、実時間、遅延耐性、などであることができる。ネットワークの例には、イーサネット（登録商標）などのローカルエリアネットワーク、ワイヤレスＬＡＮ、ＧＳＭ、３Ｇ、４Ｇ、５Ｇ、ＬＴＥなどを含むセルラーネットワーク、ケーブルＴＶ、衛星ＴＶ、及び地上放送ＴＶを含むＴＶワイヤライン又はワイヤレス広域デジタルネットワーク、ＣＡＮバスを含む車両及び工場ネットワーク、などがある。特定のネットワークは、一般に、特定の汎用デジタルポート又はペリフェラルバス（１６４９）（例えば、コンピュータシステム（１６００）のＵＳＢポートなど）に取り付けられた外付けネットワークインターフェースアダプタを必要とする。他は、一般に、後述されるようなシステムバスへの取り付け（例えば、ＰＣコンピュータシステムへのイーサネットネットワーク、又はスマートフォンコンピュータシステムへのセルラーネットワークインターフェース）によってコンピュータシステム（１６００）のコアに組み込まれる。これらのネットワークのいずれかを使用して、コンピュータシステム（１６００）は他のエンティティと通信することができる。そのような通信は、単方向の受信専用（例えば、ブロードキャストＴＶ）又は単方向の送信専用（例えば、特定のＣＡＮバスデバイスへのＣＡＮバス）であることができ、あるいは、例えば、ローカル若しくは広域デジタルネットワークを使用して他のコンピュータシステムに対して双方向であることができる。特定のプロトコル又はプロトコルスタックが、上述されたようなネットワーク及びネットワークインターフェースの夫々で使用可能である。

上記のヒューマンインターフェースデバイス、人がアクセス可能な記憶デバイス、及びネットワークインターフェースは、コンピュータシステム（１６００）のコア（１６４０）へ取り付けられ得る。

コア（１６４０）は、１つ以上の中央演算処理装置（ＣＰＵ）（１６４１）、グラフィクス処理ユニット（ＧＰＵ）（１６４２）、フィールドプログラマブルゲートエリア（ＦＰＧＡ）（１６４３）の形をとる専用のプログラム可能処理ユニット、特定のタスクのためのハードウェアアクセラレータ（１６４４）、グラフィクスアダプタ（１６５０）などを含むことができる。これらのデバイスは、リードオンリーメモリ（ＲＯＭ）（１６４５）、ランダムアクセスメモリ（ＲＡＭ）（１６４６）、内部のユーザアクセス不能ハードドライブなどの内蔵大容量記憶装置、ＳＳＤ、など（１６４７）とともに、システムバス（１６４８）を通じて接続されてよい。いくつかのコンピュータシステムでは、システムバス（１６４８）は、追加のＣＰＵ、ＧＰＵなどによる拡張を可能にするように、１つ以上の物理プラグの形でアクセス可能であることができる。コアのシステムバス（１６４８）へ直接に又はペリフェラルバス（１６４９）を通じて、周辺機器が取り付けられ得る。例において、ディスプレイ（１６１０）は、グラフィクスアダプタ（１６５０）へ接続され得る。ペリフェラルバスのためのアーキテクチャには、ＰＣＩ、ＵＳＢなどがある。

ＣＰＵ（１６４１）、ＧＰＵ（１６４２）、ＦＰＧＡ（１６４３）、及びアクセラレータ（１６４４）は、組み合わせて上記のコンピュータコードを構成することができる特定の命令を実行可能である。そのコンピュータコードは、ＲＯＭ（１６４５）又はＲＡＭ（１６４６）に記憶され得る。一時データもＲＡＭ（１６４６）に記憶可能であり、一方、永続性データは、例えば、内蔵大容量記憶装置（１６４７）に記憶可能である。メモリデバイスのいずれかへの高速な格納及び読み出しは、キャッシュメモリの使用により可能にされ得る。キャッシュメモリは、１つ以上のＣＰＵ（１６４１）、ＧＰＵ（１６４２）、大容量記憶装置（１６４７）、ＲＯＭ（１６４５）、ＲＡＭ（１６４６）などと密接に関連し得る。

コンピュータ可読媒体は、様々なコンピュータ実装動作を実行するためのコンピュータコードを有することができる。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構成されたものであることができ、あるいは、それらは、コンピュータソフトウェア技術で通常の知識を有する者によく知られており利用可能である種類のものであることができる。

例として、限定としてではなく、アーキテクチャ（１６００）、具体的にはコア（１６４０）を有するコンピュータシステムは、１つ以上の有形なコンピュータ可読媒体において具現されているソフトウェアを実行するプロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡ、アクセラレータ、などを含む。）の結果として機能を提供することができる。かようなコンピュータ可読媒体は、コア内蔵大容量記憶装置（１６４７）又はＲＯＭ（１６４５）などの、非一時的な性質であるコア（１６４０）の特定の記憶装置に加えて、先に紹介されたユーザアクセス可能な大容量記憶装置に関連した媒体であることができる。本開示の様々な実施形態を実装するソフトウェアは、そのようなデバイスに記憶され、コア（１６４０）によって実行可能である。コンピュータ可読媒体には、特定のニーズに応じて、１つ以上のメモリデバイス又はチップが含まれ得る。ソフトウェアは、コア（１６４０）、及び、具体的には、その中のプロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡなどを含む。）に、ＲＡＭ（１６４６）に記憶されているデータ構造を定義することと、ソフトウェアによって定義されたプロセスに従ってそのようなデータ構造を変更することとを含め、本明細書で説明されている特定のプロセス又は特定のプロセスの特定の部分を実行させることができる。追加的に、又は代替案として、コンピュータシステムは、本明細書で説明されている特定のプロセス又は特定のプロセスの特定の部分を実行するようにソフトウェアの代わりに又はそれとともに動作することができる、回路内でハードウェアにより実現されるか又は別なふうに具現されるロジック（例えば、アクセラレータ（１３４４））の結果として、機能を提供することができる。ソフトウェアへの言及は、必要に応じて、ロジックを包含することができ、その逆も同様である。コンピュータ可読媒体への言及は、必要に応じて、実行のためのソフトウェアを記憶している回路（例えば、集積回路（ＩＣ））、実行のためのロジックを具現する回路、又は両方を包含することができる。本開示は、ハードウェア及びソフトウェアの如何なる適切な組み合わせも包含する。

本開示は、いくつかの例示的な実施形態について記載してきたが、本開示の範囲内にある代替、交換、及び様々な置換均等物が存在する。よって、明らかなように、当業者であれば、たとえ本明細書で明示的に図示又は説明されていないとしても、本開示の原理を具現し、よって、その精神及び範囲の中にある多数のシステム及び方法に想到可能である。

付録Ａ：頭字語
ＪＥＭ：Joint Exploration Model
ＶＶＣ：Versatile Video Coding
ＢＭＳ：Benchmark Set
ＭＶ：Motion Vector
ＨＥＶＣ：High Efficiency Video Coding
ＭＰＭ：Most Probable Mode
ＷＡＩＰ：Wide-Angle Intra Prediction
ＳＥＩ：Supplementary Enhancement Information
ＶＵＩ：Video Usability Information
ＧＯＰ：Group of Picture(s)
ＴＵ：Transform Unit(s)
ＰＵ：Prediction Unit(s)
ＣＴＵ：Coding Tree Unit(s)
ＣＴＢ：Coding Tree Block(s)
ＰＢ：Prediction Block(s)
ＨＲＤ：Hypothetical Reference Decoder
ＳＤＲ：Standard Dynamic Range
ＳＮＲ：Signal Noise Ratio
ＣＰＵ：Central Processing Unit(s)
ＧＰＵ：Graphics Processing Unit(s)
ＣＲＴ：Cathode Ray Tube
ＬＣＤ：Liquid-Crystal Display
ＯＬＥＤ：Organic Light-Emitting Diode
ＣＤ：Compact Disc
ＤＶＤ：Digital Video Disc
ＲＯＭ：Read-Only Memory
ＲＡＭ：Random Access Memory
ＡＳＩＣ：Application-Specific Integrated Circuit
ＰＬＤ：Programmable Logic Device
ＬＡＮ：Local Area Network
ＧＳＭ：Global System for Mobile communications
ＬＴＥ：Long-Term Evolution
ＣＡＮＢｕｓ：Controller Area Network Bus
ＵＳＢ：Universal Serial Bus
ＰＣＩ：Peripheral Component Interconnect
ＦＰＧＡ：Field Programmable Gate Area(s)
ＳＳＤ：Solid-State Drive
ＩＣ：Integrated Circuit
ＣＵ：Coding Unit
ＰＤＰＣ：Position Dependent Prediction Combination
ＩＳＰ：Intra Sub-Partitions
ＳＰＳ：Sequence Parameter Setting

［参照による援用］
本開示は、「High Level Syntax Control for Video Coding」と題されて２０１９年１０月９日付けで出願された米国特許仮出願第６２／９１２７６４号の優先権の利益を主張して「METHOD AND APPARATUS FOR VIDEO CODING」と題されて２０２０年９月２８日付けで出願された米国特許出願第１７／０３５０５１号の優先権の利益を主張するものである。これらの先願の全開示は、その全文を参照により本願に援用される。

Claims (11)

1. デコーダが実行するビデオデコーディングのための方法であって、
   コーディングされたビデオビットストリームから、コーディング情報内の第１フラグph_inter_slice_allowed_flagを受け取るステップであり、前記第１フラグが０に等しいことは、ピクチャの全てのコーディングされたスライスが２に等しいスライスタイプを有することを示し、前記第１フラグが１に等しいことは、０又は１のスライスタイプを有する１つ以上のコーディングされたスライスが前記ピクチャに存在してもしなくてもよいことを示す、ステップと、
   前記第１フラグが１に等しいことに応答して、前記コーディング情報内の第２フラグph_intra_slice_allowed_flagを受け取るステップであり、前記第２フラグが０に等しいことは、前記ピクチャの全てのコーディングされたスライスが０又は１のスライスタイプを有することを示し、前記第２フラグが１に等しいことは、２に等しいスライスタイプを有する１つ以上のコーディングされたスライスが前記ピクチャに存在してもしなくてもよいことを示す、ステップと、
   前記第２フラグに基づいて、前記ピクチャから分割されたパーティションに対するイントラコーディングにのみ使用されるイントラシンタックス要素をデコードすべきかどうかを決定するステップと、
   前記イントラシンタックス要素がデコードされるべきであると決定されることに基づいて、前記コーディング情報内の前記イントラシンタックス要素をデコードするステップと、
   前記第１フラグに基づいて、前記パーティションに対するインターコーディングにのみ使用されるインターシンタックス要素をデコードすべきかどうかを決定するステップと、
   前記インターシンタックス要素がデコードされるべきであると決定されることに基づいて、前記コーディング情報内の前記インターシンタックス要素をデコードするステップと
   を有する方法。
2. 前記第１フラグは、インターコーディングされたパーティションが前記ピクチャにおいて許されるかどうかを示し、前記第２フラグは、イントラコーディングされたパーティションが前記ピクチャにおいて許されるかどうかを示す、
   請求項１に記載の方法。
3. 前記第１フラグのみを受け取り、該第１フラグが１に等しい場合に、
   インターシンタックス要素が前記ピクチャに対してデコードされるべきではないことを決定するステップと、
   前記イントラシンタックス要素が前記パーティションに対してデコードされるべきであることを決定するステップと
   を含む、
   請求項２に記載の方法。
4. 前記第１フラグ及び前記第２フラグを受け取り、前記第１フラグが１に等しく、前記第２フラグが０に等しい場合に、
   前記インターシンタックス要素が前記インターコーディングで前記パーティションに対してデコードされるべきであることを決定するステップと、
   イントラシンタックス要素が前記ピクチャに対してデコードされるべきではないことを決定するステップと
   を含む、
   請求項２に記載の方法。
5. 前記第１フラグ及び前記第２フラグを受け取り、前記第１フラグが０に等しく、前記第２フラグが１に等しい場合に、
   インターシンタックス要素が前記ピクチャに対してデコードされるべきではないことを決定するステップと、
   前記イントラシンタックス要素が前記パーティションに対してデコードされるべきであることを決定するステップと
   を含む、
   請求項２に記載の方法。
6. 前記第１フラグ及び前記第２フラグを受け取り、前記第１フラグが１に等しく、前記第２フラグが１に等しい場合に、
   前記インターシンタックス要素が前記インターコーディングで前記パーティションのうちの少なくとも１つに対してデコードされるべきであることを決定するステップと、
   前記イントラシンタックス要素が前記イントラコーディングで前記パーティションのうちの少なくとも１つに対してデコードされるべきであることを決定するステップと
   を含む、
   請求項２に記載の方法。
7. 前記第１フラグは、前記ピクチャを含む１つ以上のピクチャに対するピクチャパラメータセット（ＰＰＳ）において、又は前記ピクチャのピクチャヘッダにおいてシグナリングされる、
   請求項１乃至６のうちいずれか一項に記載の方法。
8. 前記パーティションは、前記ピクチャの少なくとも１つのスライス、少なくとも１つのタイル、又は少なくとも１つのタイルグループを含む、
   請求項１乃至７のうちいずれか一項に記載の方法。
9. ビデオデコーディングのための装置であって、
   処理回路と、
   プログラムを記憶している非一時的なコンピュータ可読媒体と
   を有し、
   前記プログラムは、前記処理回路によって実行される場合に、前記処理回路に、請求項１乃至８のうちいずれか一項に記載の方法を実行させる、
   装置。
10. ビデオデコーディングのためにコンピュータによって実行される場合に、該コンピュータに、請求項１乃至８のうちいずれか一項に記載の方法を実行させるプログラムを記憶している非一時的なコンピュータ可読媒体。
11. エンコーダが実行するビデオエンコーディングのための方法であって、
    ビデオビットストリームをエンコーディングして、コーディングされたビデオビットストリームを生成するステップと、
    前記コーディングされたビデオビットストリームから、コーディング情報内の第１フラグph_inter_slice_allowed_flagを受け取るステップであり、前記第１フラグが０に等しいことは、ピクチャの全てのコーディングされたスライスが２に等しいスライスタイプを有することを示し、前記第１フラグが１に等しいことは、０又は１のスライスタイプを有する１つ以上のコーディングされたスライスが前記ピクチャに存在してもしなくてもよいことを示す、ステップと、
    前記第１フラグが１に等しいことに応答して、前記コーディング情報内の第２フラグph_intra_slice_allowed_flagを受け取るステップであり、前記第２フラグが０に等しいことは、前記ピクチャの全てのコーディングされたスライスが０又は１のスライスタイプを有することを示し、前記第２フラグが１に等しいことは、２に等しいスライスタイプを有する１つ以上のコーディングされたスライスが前記ピクチャに存在してもしなくてもよいことを示す、ステップと、
    前記第２フラグに基づいて、前記ピクチャから分割されたパーティションに対するイントラコーディングにのみ使用されるイントラシンタックス要素をデコードすべきかどうかを決定するステップと、
    前記イントラシンタックス要素がデコードされるべきであると決定されることに基づいて、前記コーディング情報内の前記イントラシンタックス要素をデコードするステップと、
    前記第１フラグに基づいて、前記パーティションに対するインターコーディングにのみ使用されるインターシンタックス要素をデコードすべきかどうかを決定するステップと、
    前記インターシンタックス要素がデコードされるべきであると決定されることに基づいて、前記コーディング情報内の前記インターシンタックス要素をデコードするステップと
    を有する方法。

Images