JP7230661B2 - Evaluation method of resistance to slip dislocation of silicon wafer - Google Patents

Evaluation method of resistance to slip dislocation of silicon wafer Download PDF

Info

Publication number
JP7230661B2
JP7230661B2 JP2019079260A JP2019079260A JP7230661B2 JP 7230661 B2 JP7230661 B2 JP 7230661B2 JP 2019079260 A JP2019079260 A JP 2019079260A JP 2019079260 A JP2019079260 A JP 2019079260A JP 7230661 B2 JP7230661 B2 JP 7230661B2
Authority
JP
Japan
Prior art keywords
silicon wafer
slip
wafer
resistance
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019079260A
Other languages
Japanese (ja)
Other versions
JP2020178039A (en
Inventor
淳 藤瀬
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019079260A priority Critical patent/JP7230661B2/en
Publication of JP2020178039A publication Critical patent/JP2020178039A/en
Application granted granted Critical
Publication of JP7230661B2 publication Critical patent/JP7230661B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリコンウェーハのスリップ転位に対する耐性を評価する方法に関する。 The present invention relates to a method for evaluating the slip dislocation resistance of a silicon wafer.

従来、半導体デバイスを作製するための基板として、シリコンウェーハが広く使用されている。シリコンウェーハは、例えばチョクラルスキー法(Czochralski、CZ)法によって単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットに対してウェーハ加工を施すことによって得られる。 Conventionally, silicon wafers have been widely used as substrates for fabricating semiconductor devices. A silicon wafer is obtained by growing a single crystal silicon ingot by, for example, the Czochralski (CZ) method, and subjecting the obtained single crystal silicon ingot to wafer processing.

シリコンウェーハには、様々な状況でスリップ転位が発生しうる。例えば、近年、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やパワーデバイスなどにおいては、シリコンウェーハ上にエピタキシャル層が形成されたエピタキシャルウェーハが基板として用いられている。エピタキシャルウェーハの製造工程において、シリコンウェーハの裏面や外周部に、サセプタや保持具などの異種材との接触による傷が形成されることがある。こうした傷が形成されたシリコンウェーハに熱応力が負荷されると、傷を起点としてスリップ転位が発生する場合がある。 Slip dislocations can occur in silicon wafers under various circumstances. For example, in recent years, in MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) and power devices, epitaxial wafers, in which an epitaxial layer is formed on a silicon wafer, are used as substrates. In the process of manufacturing an epitaxial wafer, scratches may be formed on the back surface and outer periphery of the silicon wafer due to contact with foreign materials such as susceptors and holders. When thermal stress is applied to a silicon wafer with such scratches, slip dislocations may occur starting from the scratches.

また、デバイス形成工程において、シリコンウェーハには様々なデバイスが作り込まれる。例えば、半導体デバイスのSTI(Shallow Trench Isolation)構造端部などにおいて局所的に大きな応力が発生し、スリップ転位が発生する場合がある。 Moreover, in the device formation process, various devices are fabricated on the silicon wafer. For example, a large stress may be generated locally at the edge of an STI (Shallow Trench Isolation) structure of a semiconductor device, and slip dislocations may occur.

このように、シリコンウェーハには、ウェーハ製造工程からデバイス形成工程までの様々な工程で様々な位置にスリップ転位が発生しうる。スリップ転位は、半導体デバイスのオーバーレイ不良やリーク不良の原因となるため、スリップ転位が発生しないような方途を検討する必要があることは言うまでもない。一方で、シリコンウェーハのスリップ転位に対する耐性(以下、「スリップ耐性」とも言う。)を向上させることも重要であり、そのための評価方法が求められている。 Thus, in silicon wafers, slip dislocations can occur at various positions during various processes from the wafer manufacturing process to the device forming process. Since slip dislocations cause overlay defects and leak defects in semiconductor devices, it goes without saying that it is necessary to consider ways to prevent the occurrence of slip dislocations. On the other hand, it is also important to improve the resistance of silicon wafers to slip dislocations (hereinafter also referred to as "slip resistance"), and an evaluation method for this purpose is required.

このような背景の下、特許文献1には、RTA装置を用いてシリコンウェーハに対して短時間の熱処理を施し、シリコンウェーハに発生したスリップ転位の長さを測定することにより、酸素析出などの影響を低減してシリコンウェーハのスリップ耐性を評価する方法が記載されている。 Against this background, Patent Document 1 discloses that a silicon wafer is subjected to a short-time heat treatment using an RTA apparatus, and the length of slip dislocations generated in the silicon wafer is measured to determine the occurrence of oxygen precipitation and the like. A method for reducing the impact and evaluating the slip resistance of silicon wafers is described.

特開2003-142545号公報JP-A-2003-142545

特許文献1には、加熱条件について特段の記載がない。このことから、RTA装置を用いたシリコンウェーハの熱処理の際には従来の加熱条件、つまり、シリコンウェーハの面内方向の温度分布が均一となるような条件に制御していると考えられる。 Patent Literature 1 does not specify any particular heating conditions. From this, it is considered that the heat treatment of the silicon wafer using the RTA apparatus is controlled to a conventional heating condition, that is, a condition that makes the temperature distribution in the in-plane direction of the silicon wafer uniform.

しかしながら、上述のようなウェーハ面内方向の温度分布が均一となるような熱処理では、シリコンウェーハに生じる熱応力が比較的小さい。そのため、シリコンウェーハ中の酸素濃度などの条件を変更してスリップ耐性を向上させる処理を施してから、この方法で評価しても、条件の変更に対する感度が低く、評価結果に反映されにくい問題がある。 However, in the above heat treatment in which the temperature distribution in the in-plane direction of the wafer is uniform, the thermal stress generated in the silicon wafer is relatively small. Therefore, even if the conditions such as the oxygen concentration in the silicon wafer are changed to improve the slip resistance, and then evaluation is performed using this method, the sensitivity to the change in conditions is low, and the evaluation result is difficult to reflect. be.

本発明は上記課題に鑑みてなされたものであり、その目的とするところは、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる方法を提案することにある。 The present invention has been made in view of the above problems, and an object thereof is to propose a method capable of evaluating the resistance to slip dislocations of a silicon wafer with higher sensitivity than before.

上記課題を解決する本発明は、以下の通りである。
[1]シリコンウェーハのスリップ転位に対する耐性を評価する方法であって、
評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第1工程と、
圧痕を形成した前記シリコンウェーハを枚葉式の熱処理装置に導入し、前記シリコンウェーハを加熱して熱処理を施す第2工程と、
前記圧痕から発生したスリップ転位の長さに基づいて、前記シリコンウェーハの前記所定の位置でのスリップ転位に対する耐性を評価する第3工程と、
を有し、
前記第2工程は、前記シリコンウェーハの径方向に温度差を与えるように行うことを特徴とするシリコンウェーハのスリップ転位に対する耐性の評価方法。
The present invention for solving the above problems is as follows.
[1] A method for evaluating the resistance of a silicon wafer to slip dislocations, comprising:
A first step of forming an indentation at a predetermined position on the surface of a silicon wafer to be evaluated;
a second step of introducing the silicon wafer having the indentations into a single-wafer heat treatment apparatus and heating the silicon wafer for heat treatment;
a third step of evaluating resistance to slip dislocations at the predetermined position of the silicon wafer based on the length of the slip dislocations generated from the indentations;
has
A method for evaluating resistance to slip dislocation of a silicon wafer, wherein the second step is performed so as to provide a temperature difference in a radial direction of the silicon wafer.

[2]前記第2工程は、前記熱処理装置における複数の加熱手段の出力を相違させることによって前記シリコンウェーハを加熱する、前記[1]に記載の評価方法。 [2] The evaluation method according to [1], wherein in the second step, the silicon wafer is heated by varying the outputs of a plurality of heating means in the heat treatment apparatus.

[3]前記複数の加熱手段は、前記シリコンウェーハのおもて面側および裏面側のそれぞれについて、互いに平行、かつ前記シリコンウェーハの表面に平行に配置されている、前記[2]に記載の評価方法。 [3] The above-mentioned [2], wherein the plurality of heating means are arranged parallel to each other and parallel to the surface of the silicon wafer on each of the front surface side and the back surface side of the silicon wafer. Evaluation method.

[4]前記第2工程は、前記複数の加熱手段のうち、前記シリコンウェーハの一方の表面側の加熱手段の出力のみを相違させて行う、前記[2]または[3]に記載の評価方法。 [4] The evaluation method according to the above [2] or [3], wherein the second step is performed by changing only the output of the heating means on one surface side of the silicon wafer among the plurality of heating means. .

[5]前記熱処理装置は、高速昇降温が可能な装置である、前記[1]~[4]のいずれか一項に記載の評価方法。 [5] The evaluation method according to any one of [1] to [4], wherein the heat treatment device is a device capable of rapid heating and cooling.

[6]前記第2工程は、前記シリコンウェーハを、該シリコンウェーハの中心を通り、かつ該シリコンウェーハの表面に垂直な軸の周りに回転させながら行う、前記[1]~[5]のいずれか一項に記載の評価方法。 [6] Any one of [1] to [5], wherein the second step is performed while rotating the silicon wafer around an axis that passes through the center of the silicon wafer and is perpendicular to the surface of the silicon wafer. or the evaluation method described in paragraph 1.

本発明によれば、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる。また、本発明によれば、シリコンウェーハ上の様々な位置について、スリップ転位に対する耐性を評価することができる。 ADVANTAGE OF THE INVENTION According to this invention, the resistance with respect to the slip dislocation of a silicon wafer can be evaluated with higher sensitivity than before. Moreover, according to the present invention, resistance to slip dislocations can be evaluated for various positions on a silicon wafer.

圧痕形成装置の一例を示す図である。It is a figure which shows an example of an indentation formation apparatus. 圧痕の光学顕微鏡像の一例を示す図である。It is a figure which shows an example of the optical microscope image of an indentation. RTA装置の一例における加熱手段付近の構成を示す模式図である。It is a schematic diagram which shows the structure of heating means vicinity in an example of a RTA apparatus. 圧痕の形成位置を説明する図である。It is a figure explaining the formation position of an indentation. 加熱ランプの出力を示す図である。FIG. 4 shows the output of a heating lamp; 加熱ランプの出力差と圧痕から発生したスリップ転位の長さとの関係を示す図である。FIG. 5 is a diagram showing the relationship between the output difference of heating lamps and the length of slip dislocations generated from indentations. 発明例3~7および従来例1~5に対する、シリコンウェーハの酸素濃度と圧痕から発生したスリップ転位の長さとの関係を示す図である。FIG. 10 is a diagram showing the relationship between the oxygen concentration of a silicon wafer and the length of slip dislocations generated from indentations for invention examples 3 to 7 and conventional examples 1 to 5; 発明例8~10に用いたシリコンウェーハのウェーハ径方向の酸素濃度を示す図である。FIG. 10 is a diagram showing the oxygen concentration in the wafer radial direction of silicon wafers used in Invention Examples 8 to 10. FIG. 発明例8~10に対する、圧痕から発生したスリップ転位の長さを示す図であり、(a)はウェーハ外周端から5mmの位置に形成された圧痕、(b)はウェーハ外周端とウェーハ中心との中点(R/2)の位置に形成された圧痕に関するものである。It is a diagram showing the length of slip dislocations generated from the indentation for Invention Examples 8 to 10, (a) is an indentation formed at a position 5 mm from the outer peripheral edge of the wafer, and (b) is the outer peripheral edge of the wafer and the center of the wafer. It relates to an indentation formed at the position of the midpoint (R/2) of . 加熱ランプの出力パターンを示す図である。FIG. 4 is a diagram showing an output pattern of a heating lamp;

以下、図面を参照して、本発明の実施形態について説明する。本発明によるシリコンウェーハのスリップ転位に対する耐性を評価する方法は、評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第1工程と、圧痕を形成したシリコンウェーハを枚葉式の熱処理装置に導入し、シリコンウェーハを加熱して熱処理を施す第2工程と、圧痕から発生したスリップ転位の長さに基づいて、シリコンウェーハの上記所定の位置でのスリップ転位に対する耐性を評価する第3工程とを有する。ここで、上記第2工程は、シリコンウェーハの径方向に温度差を与えるように行うことを特徴とする。以下、各工程について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The method for evaluating the resistance of a silicon wafer to slip dislocations according to the present invention comprises a first step of forming an indentation at a predetermined position on the surface of the silicon wafer to be evaluated; A second step of heating and heat-treating the silicon wafer, and a third step of evaluating the resistance to slip dislocations at the predetermined position of the silicon wafer based on the length of the slip dislocations generated from the indentation. and Here, the second step is characterized in that it is performed so as to give a temperature difference in the radial direction of the silicon wafer. Each step will be described below.

<第1工程>
まず、第1工程において、評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する。上記シリコンウェーハとしては、CZ法や浮遊帯溶融法(FZ法)などの方法によって単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットに対してウェーハ加工を施して得られたものを用いることができる。
<First step>
First, in the first step, an indentation is formed at a predetermined position on the surface of a silicon wafer to be evaluated. As the silicon wafer, a single crystal silicon ingot is grown by a method such as the CZ method or the floating zone melting method (FZ method), and the obtained single crystal silicon ingot is subjected to wafer processing. be able to.

シリコンウェーハの導電型や直径、ドーパントの種類、抵抗率、面方位などについては、シリコンウェーハのスリップ転位に対する耐性(以下、「スリップ耐性」とも言う。)を評価する条件に合わせて適切に設定することができる。 The conductivity type, diameter, dopant type, resistivity, plane orientation, etc. of the silicon wafer are set appropriately according to the conditions for evaluating the resistance to slip dislocations of the silicon wafer (hereinafter also referred to as "slip resistance"). be able to.

また、上記シリコンウェーハとしては、上述のようなシリコンウェーハ(バルクシリコンウェーハ)の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いることもできる。 Moreover, as the silicon wafer, an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of the above-described silicon wafer (bulk silicon wafer) can also be used.

シリコンウェーハの表面に形成する圧痕は、スリップ転位の起点として形成するものである。圧痕を形成する位置は、スリップ耐性を評価したいシリコンウェーハ表面上の任意の位置とすることができる。 The impressions formed on the surface of the silicon wafer are formed as starting points of slip dislocations. The position where the indentation is formed can be any position on the surface of the silicon wafer whose slip resistance is desired to be evaluated.

圧痕の数は、特に限定されないが、後述する第2工程において用いる熱処理装置の内部の温度が必ずしも一定ではないことや、データのばらつきを低減する目的などから、シリコンウェーハ上の等価な位置に複数設けることが好ましい。例えば、面方位が(001)面のシリコンウェーハを用いる場合には、その表面には4つの等価な位置が存在する。そこで、好ましくはこれら4つの位置のうちの複数の位置、最も好ましくは4つの全ての位置に圧痕を形成し、後述する第3工程において、複数の圧痕からのスリップ転位の長さを測定し、その平均値に基づいてスリップ耐性を評価することが好ましい。 The number of indentations is not particularly limited, but since the temperature inside the heat treatment apparatus used in the second step described later is not necessarily constant and for the purpose of reducing data variations, a plurality of indentations are provided at equivalent positions on the silicon wafer. It is preferable to provide For example, when using a silicon wafer with a plane orientation of (001), there are four equivalent positions on the surface. Therefore, indentations are preferably formed at a plurality of these four locations, most preferably all four locations, and in the third step described later, the slip dislocation lengths from the plurality of indentations are measured, It is preferable to evaluate slip resistance based on the average value.

圧痕の形状は、特に限定されないが、圧痕から<110>方向(<110>方向と等価な方向を含む)にスリップ転位が発生しやすい形状を有していることが好ましい。このような圧痕の形状としては、四角形や三角形等の多角形が挙げられ、頂点からスリップ転位が<110>方向と等価な方向に発生して進展するよう、多角形の少なくとも1つの角の二等分線が<110>方向と等価な方向に向いていることが好ましい。例えば、菱形の場合には、4つの角のうちの少なくとも1つの角の二等分線が<110>方向に向いていることが好ましい。また、三角形の場合には、少なくとも頂点の1つの垂直二等分線が<110>方向に向いていることが好ましい。 Although the shape of the indentation is not particularly limited, it preferably has a shape in which slip dislocations are likely to occur in the <110> direction (including directions equivalent to the <110> direction) from the indentation. Examples of the shape of such an indentation include polygonal shapes such as squares and triangles. Preferably, the bisector is oriented in a direction equivalent to the <110> direction. For example, in the case of a rhombus, it is preferable that the bisector of at least one of the four corners is oriented in the <110> direction. Also, in the case of a triangle, it is preferable that at least one perpendicular bisector of the vertex is oriented in the <110> direction.

上記圧痕は、任意の適切な方法により形成することができる。例えば、ビッカース硬度計やロックウェル硬度計などの硬度計を用いて形成することができる。また、圧痕は、図1に示すような圧痕形成装置を用いて形成することができる。図1に示した圧痕形成装置は、上下方向に移動可能な支持部材の下面に、ロードセルを介して圧痕を形成するための圧子が設けられている。そして、支持部材を下方に移動させて圧子をシリコンウェーハに押しつけた際に、シリコンウェーハに押しつける荷重がロードセルに伝達し、図示しない表示器に表示されるように構成されている。シリコンウェーハの表面上への圧痕の形成は、上記支持部材を下方に移動させ、ウェーハ設置ステージ上に載置されたシリコンウェーハに圧子を接触させた後、所定の荷重を負荷することにより形成することができる。シリコンウェーハに負荷される荷重は、ロードセルに接続された表示器から読み取ることができる。 The indentation can be formed by any suitable method. For example, it can be formed using a hardness tester such as a Vickers hardness tester or a Rockwell hardness tester. Also, the indentation can be formed using an indentation forming apparatus as shown in FIG. In the indentation forming apparatus shown in FIG. 1, an indenter for forming an indentation via a load cell is provided on the lower surface of a vertically movable support member. When the support member is moved downward to press the indenter against the silicon wafer, the load pressing against the silicon wafer is transmitted to the load cell and displayed on a display (not shown). The impression is formed on the surface of the silicon wafer by moving the support member downward, bringing the indenter into contact with the silicon wafer placed on the wafer installation stage, and then applying a predetermined load. be able to. The load applied to the silicon wafer can be read from a display connected to the load cell.

圧痕を形成する際にシリコンウェーハに負荷する荷重は、特に限定されないが、シリコンウェーハの外周部に接触傷や搬送傷が形成される際に負荷される荷重と同程度にすることが好ましい。具体的には、10~2000gf程度とすることが好ましい。 The load applied to the silicon wafer when forming the indentation is not particularly limited, but it is preferably about the same as the load applied when contact scratches or transport scratches are formed on the outer peripheral portion of the silicon wafer. Specifically, it is preferably about 10 to 2000 gf.

なお、シリコンウェーハ表面上の様々な位置に対するスリップ耐性を調べたり、シリコンウェーハ中の酸素濃度などの条件を変更してスリップ耐性を調べたりする際には、全ての圧痕を同一の荷重を負荷して形成することが好ましい。これにより、評価結果を定量的に比較することができる。 When examining the slip resistance at various positions on the silicon wafer surface, or when examining the slip resistance by changing the conditions such as the oxygen concentration in the silicon wafer, the same load is applied to all indentations. It is preferable to form This makes it possible to quantitatively compare evaluation results.

図2は、図1に示した装置を用いて形成した圧痕の光学顕微鏡像の一例を示している。図2に示した菱形の圧痕においては、菱形の頂点からクラックが発生しており、クラックは<110>方向に延びている。このような圧痕を有するシリコンウェーハにスリップ転位が発生する臨界せん断応力を超える熱応力が負荷されると、上記クラックの先端からスリップ転位が発生して進展する。 FIG. 2 shows an example of an optical microscope image of an indentation formed using the apparatus shown in FIG. In the diamond-shaped indentations shown in FIG. 2, cracks are generated from the vertices of the rhombus, and the cracks extend in the <110> direction. When a silicon wafer having such indentations is subjected to thermal stress exceeding the critical shear stress at which slip dislocations occur, slip dislocations are generated and propagate from the tip of the crack.

<第2工程>
次いで、第2工程において、圧痕を形成したシリコンウェーハを枚葉式の熱処理装置に導入し、シリコンウェーハを加熱して熱処理を施す。ここで、第2工程は、シリコンウェーハの径方向に温度差を与えるように行うことが肝要である。
<Second step>
Next, in the second step, the silicon wafer with the indentation formed thereon is introduced into a single-wafer heat treatment apparatus, and the silicon wafer is heated for heat treatment. Here, it is important to perform the second step so as to provide a temperature difference in the radial direction of the silicon wafer.

上述のように、熱処理装置を用いてシリコンウェーハに対して熱処理を施す場合には、シリコンウェーハ全域について均一な特性が得られるように、ウェーハ面内方向の温度が均一となるように行うのが一般的である。 As described above, when heat treatment is performed on a silicon wafer using a heat treatment apparatus, the temperature in the in-plane direction of the wafer should be uniform in order to obtain uniform characteristics over the entire silicon wafer. Common.

しかし、シリコンウェーハに対して上述のように面内方向の均一になるように熱処理を施すと、シリコンウェーハに生じる熱応力が比較的小さい。そのため、圧痕の形成位置を変更したり、シリコンウェーハ中の酸素濃度を変更したりして評価を行っても、こうした条件の変化に対する感度が低く、評価結果に反映されにくい。 However, if the silicon wafer is heat treated uniformly in the in-plane direction as described above, the thermal stress generated in the silicon wafer is relatively small. Therefore, even if evaluation is performed by changing the formation position of the indentation or by changing the oxygen concentration in the silicon wafer, the sensitivity to such changes in conditions is low, and it is difficult to reflect them in the evaluation results.

本発明者らは、シリコンウェーハのスリップ耐性を従来よりも高感度に評価する方法について鋭意検討した。その結果、シリコンウェーハの径方向に温度差を与え、シリコンウェーハに従来よりも大きな熱応力を意図的に発生させることに想到し、本発明を完成させたのである。 The present inventors have earnestly studied a method for evaluating the slip resistance of silicon wafers with higher sensitivity than before. As a result, they came up with the idea of giving a temperature difference in the radial direction of the silicon wafer to intentionally generate a greater thermal stress in the silicon wafer than in the prior art, and completed the present invention.

シリコンウェーハに対してウェーハ面内方向に温度差を与えるように熱処理を施すことによって、シリコンウェーハにおいて従来よりも大きな熱応力が発生する。よって、後述する実施例に示すように、シリコンウェーハのスリップ耐性を従来よりも高感度に評価することができるようになる。 By heat-treating the silicon wafer so as to provide a temperature difference in the in-plane direction of the wafer, a larger thermal stress is generated in the silicon wafer than before. Therefore, as shown in Examples to be described later, it is possible to evaluate the slip resistance of a silicon wafer with higher sensitivity than before.

なお、本発明において、「第2工程は、シリコンウェーハの径方向に温度差を与えるように行う」とは、シリコンウェーハに対して、シリコンウェーハの中心部と外周部とで1℃以上の温度差を与えるように熱処理を施すことを意味している。具体的には、第2工程において、シリコンウェーハに対して、シリコンウェーハの中心での温度と外周端から1mmの位置での温度の差が1℃以上となるように熱処理を施すことを意味している。その際、ウェーハ外周部の温度は、ウェーハ外周端から1mmの位置で測定することに限定されない。例えば、第2工程において、シリコンウェーハの中心と外周端から2mmの位置とで2℃の温度差がある場合や、シリコンウェーハの中心と外周端から0.5mmの位置とで3℃の温度差があり、シリコンウェーハの中心とウェーハ外周端から1mmの位置とで1℃以上の温度差がある蓋然性が高い場合には、第2工程は、シリコンウェーハの径方向に温度差を与えるように行っていると見なすことができる。 In the present invention, "the second step is performed so as to provide a temperature difference in the radial direction of the silicon wafer" means that the silicon wafer is heated to a temperature of 1°C or more between the central portion and the outer peripheral portion of the silicon wafer. It means to apply heat treatment so as to give a difference. Specifically, in the second step, it means that the silicon wafer is heat-treated so that the difference between the temperature at the center of the silicon wafer and the temperature at a position 1 mm from the outer peripheral edge is 1 ° C. or more. ing. At that time, the temperature of the outer peripheral portion of the wafer is not limited to being measured at a position 1 mm from the outer peripheral edge of the wafer. For example, in the second step, there is a temperature difference of 2°C between the center of the silicon wafer and a position 2 mm from the outer peripheral edge, or a temperature difference of 3°C between the center of the silicon wafer and a position 0.5 mm from the outer peripheral edge. If there is a high probability that there is a temperature difference of 1° C. or more between the center of the silicon wafer and the position 1 mm from the outer peripheral edge of the wafer, the second step is performed so as to provide a temperature difference in the radial direction of the silicon wafer. can be assumed to be

本発明に使用する熱処理装置としては、シリコンウェーハの径方向に温度差を与えることができる枚葉式のものであれば、特に限定されないが、例えば複数の加熱手段を有し、これらの出力を相違させることができる装置であることが好ましい。また、熱処理装置としては、高速昇降温が可能な装置であることが好ましい。これにより、酸素析出などの影響を排除してスリップ耐性を評価することができる。こうした高速昇降温が可能な装置としては、RTA(Rapid Thermal Annealing)装置やエピタキシャル成長装置などを挙げることができる。 The heat treatment apparatus used in the present invention is not particularly limited as long as it is a single-wafer type that can give a temperature difference in the radial direction of the silicon wafer. A device that can be differentiated is preferred. In addition, the heat treatment apparatus is preferably an apparatus capable of rapid heating and cooling. This makes it possible to evaluate the slip resistance while excluding the effects of oxygen precipitation and the like. An RTA (Rapid Thermal Annealing) apparatus, an epitaxial growth apparatus, and the like can be cited as apparatuses capable of such high-speed heating and cooling.

図3は、本発明に用いることが可能なRTA装置における加熱手段付近の構成の模式図を示している。図3に例示した加熱手段は、シリコンウェーハのおもて面側および裏面側のそれぞれに配置された28本の線状の加熱ランプで構成されている。そして、これらの加熱ランプは、互いに平行かつ等間隔で、シリコンウェーハの表面に対して平行に配置されている。また、加熱ランプの上方には、シリコンウェーハの中心付近の温度を制御するための放射温度計、および外周部付近の温度を監視するための放射温度計がそれぞれ設けられている。 FIG. 3 shows a schematic diagram of the configuration around the heating means in the RTA apparatus that can be used in the present invention. The heating means illustrated in FIG. 3 is composed of 28 linear heating lamps arranged on the front side and the back side of the silicon wafer, respectively. These heating lamps are arranged parallel to each other, equidistantly, and parallel to the surface of the silicon wafer. A radiation thermometer for controlling the temperature near the center of the silicon wafer and a radiation thermometer for monitoring the temperature near the outer periphery are provided above the heating lamps.

上述のようなRTA装置における複数の加熱ランプの出力を相違させることによって、シリコンウェーハの径方向に温度差が生じる。それによって、シリコンウェーハに従来よりも大きな熱応力を発生させることができる。 By varying the output of a plurality of heating lamps in the RTA apparatus as described above, a temperature difference occurs in the radial direction of the silicon wafer. As a result, a larger thermal stress can be generated in the silicon wafer than before.

例えば、シリコンウェーハの中心付近に配置された加熱ランプの出力を比較的大きくし、シリコンウェーハの外周部付近に配置された加熱ランプの出力を比較的小さくする。具体的には、シリコンウェーハの中心付近を所定温度にするためのランプ出力を100%とした場合、外周部付近のランプ出力を60%にすることにより、シリコンウェーハの外周部に大きな熱応力を発生させることができる。 For example, the power of the heating lamps arranged near the center of the silicon wafer is made relatively large, and the power of the heating lamps arranged near the periphery of the silicon wafer is made relatively small. Specifically, when the lamp output for setting the temperature near the center of the silicon wafer to a predetermined temperature is 100%, by setting the lamp output near the outer periphery to 60%, a large thermal stress is applied to the outer periphery of the silicon wafer. can be generated.

シリコンウェーハの径方向の温度差については、例えばウェーハ中心部とウェーハ外周部との間に温度差を与える場合には、ウェーハ中心部とウェーハ外周部との温度差を4℃以上12℃以下とすることが好ましい。温度差をこの範囲とすることによって、シリコンウェーハのスリップ耐性をより高感度に評価することができる。 Regarding the temperature difference in the radial direction of the silicon wafer, for example, when a temperature difference is given between the wafer center and the wafer outer periphery, the temperature difference between the wafer center and the wafer outer periphery is 4°C or more and 12°C or less. preferably. By setting the temperature difference within this range, the slip resistance of the silicon wafer can be evaluated with higher sensitivity.

なお、図3に示した加熱ランプを用いて、シリコンウェーハの中心付近の加熱ランプと外周部付近の加熱ランプとで出力を相違させる場合、加熱ランプの延在方向に対して垂直な方向に対しては出力差に応じた温度差が生じる一方、加熱ランプの延在方向に対する温度差はほとんど生じない。 When the heat lamps shown in FIG. 3 are used and the heat lamps near the center of the silicon wafer have different outputs from the heat lamps near the outer periphery, the heat lamps extend in the direction perpendicular to the direction in which the heat lamps extend. While there is a temperature difference corresponding to the output difference, there is almost no temperature difference in the extending direction of the heating lamps.

よって、熱処理装置内において、シリコンウェーハ表面上に形成された圧痕とウェーハ中心とを結ぶ線分が、加熱ランプの延在方向に対して垂直となるようにシリコンウェーハを配置することが好ましい。これにより、圧痕が形成された領域に大きな熱応力を発生させることができる。 Therefore, it is preferable to arrange the silicon wafer in the heat treatment apparatus so that the line segment connecting the impression formed on the surface of the silicon wafer and the center of the wafer is perpendicular to the extending direction of the heating lamps. Thereby, a large thermal stress can be generated in the area where the indentation is formed.

ただし、圧痕を複数形成する場合には、上述の対処では対応できない場合がある。こうした場合には、熱処理の間にシリコンウェーハを回転させることにより、ウェーハ周方向に均一に加熱することができるため、全ての圧痕に対して大きな熱応力を与えることができるようになる。 However, when forming a plurality of indentations, the above measures may not be able to cope. In such a case, by rotating the silicon wafer during the heat treatment, it is possible to uniformly heat the wafer in the circumferential direction, so that a large thermal stress can be applied to all the indentations.

さらに、シリコンウェーハのおもて面側および裏面側のいずれか一方の加熱手段のみ出力を相違させることによって、より大きな熱応力を発生させて、シリコンウェーハのスリップ転位に対する耐性をより高感度に評価することができる。 Furthermore, by varying the output of the heating means for either the front surface side or the back surface side of the silicon wafer, a greater thermal stress is generated and the slip dislocation resistance of the silicon wafer is evaluated with higher sensitivity. can do.

なお、後述する実施例に示すように、シリコンウェーハに発生する熱応力は、加熱ランプの出力差に依存し、出力差が大きい方がシリコンウェーハに発生する熱応力が大きくなるため、スリップ転位に対する耐性をより高感度に評価することができる。しかし、加熱ランプ間の出力差が大きすぎる場合には、シリコンウェーハに発生する応力が大きくなり、反りが生じるなどして熱処理自体がエラーとなる場合があるため、加熱ランプ間の出力差は適切に設定することが好ましい。 As shown in Examples described later, the thermal stress generated in the silicon wafer depends on the output difference of the heating lamps, and the greater the output difference, the greater the thermal stress generated in the silicon wafer. Resistance can be evaluated with higher sensitivity. However, if the output difference between the heating lamps is too large, the stress generated in the silicon wafer will increase, and the heat treatment itself may become an error such as warping, so the output difference between the heating lamps is appropriate. is preferably set to

また、後述する実施例に示すように、加熱ランプの出力を相違させる場合に、加熱ランプの延在方向に垂直な方向に、加熱ランプの出力を徐々に相違させるよりも、不連続に大きく相違させた場合の方が、シリコンウェーハに発生する熱応力が大きく、圧痕から発生するスリップ転位の長さが長くなり、シリコンウェーハのスリップ耐性を高感度に評価することできる。 In addition, as shown in the examples described later, when the output of the heating lamp is changed, the output of the heating lamp is discontinuously and greatly changed in the direction perpendicular to the extending direction of the heating lamp rather than gradually changing the output of the heating lamp. The thermal stress generated in the silicon wafer is greater, the length of the slip dislocation generated from the indentation is longer, and the slip resistance of the silicon wafer can be evaluated with high sensitivity.

シリコンウェーハに対する熱処理は、枚葉式のエピタキシャル成長装置を熱処理装置として用いて行うこともできる。枚葉式のエピタキシャル装置(例えば、アプライドマテリアルズ株式会社製Centura)では、同心円状(内側と外側に二段)に楕円形のハロゲンランプが配置されている(例えば、特開2015-002286公報の図1参照)。よって、内側のランプの出力と外側のランプの出力を相違させることによって、シリコンウェーハのウェーハ径方向に温度差を与えることができる。 The heat treatment of the silicon wafer can also be performed using a single-wafer epitaxial growth apparatus as the heat treatment apparatus. In a single-wafer type epitaxial apparatus (for example, Centura manufactured by Applied Materials Co., Ltd.), elliptical halogen lamps are arranged concentrically (inside and outside in two stages) (for example, Japanese Unexamined Patent Application Publication No. 2015-002286). See Figure 1). Therefore, by making the output of the inner lamp and the output of the outer lamp different, it is possible to give a temperature difference in the wafer radial direction of the silicon wafer.

<第3工程>
続いて、第3工程では、シリコンウェーハの所定の位置(圧痕の形成位置)において、圧痕から発生したスリップ転位の長さに基づいて、スリップ転位に対する耐性を評価する。具体的には、圧痕から発生したスリップ転位の長さが短いほど、スリップ転位に対する耐性が高いと評価することができる。なお、各圧痕から発生したスリップ転位の長さの平均値に基づいて、上記スリップ耐性を評価することもできる。
<Third step>
Subsequently, in the third step, resistance to slip dislocation is evaluated based on the length of slip dislocation generated from the indentation at a predetermined position (indentation formation position) of the silicon wafer. Specifically, it can be evaluated that the shorter the length of the slip dislocation generated from the indentation, the higher the resistance to the slip dislocation. The slip resistance can also be evaluated based on the average length of slip dislocations generated from each indentation.

こうして、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる。 Thus, the slip dislocation resistance of a silicon wafer can be evaluated with higher sensitivity than before.

以下、本発明の実施例について説明するが、本発明は実施例に限定されない。 Examples of the present invention will be described below, but the present invention is not limited to these examples.

<加熱条件の検討>
(発明例1)
まず、評価に供するシリコンウェーハ(直径:300mm、面方位:(001)、酸素濃度:10.3×1017atoms/cm3(ASTM F121-1979))を用意し、その表面に、図4に示すような、シリコンウェーハの外周端から5mmの4カ所に圧痕を形成した。その際、圧痕の形成は図1に示した圧痕形成装置を用いて行い、シリコンウェーハに負荷する荷重は100gfとした。
<Examination of heating conditions>
(Invention Example 1)
First, a silicon wafer (diameter: 300 mm, plane orientation: (001), oxygen concentration: 10.3×10 17 atoms/cm 3 (ASTM F121-1979)) to be evaluated was prepared, and the surface was coated with the As shown, indentations were formed at four locations 5 mm from the outer edge of the silicon wafer. At that time, the indentation was formed using the indentation forming apparatus shown in FIG. 1, and the load applied to the silicon wafer was 100 gf.

次に、圧痕を形成したシリコンウェーハを図3のような線状の加熱ランプを備えるRTA装置に導入してシリコンウェーハに対して熱処理を施した。雰囲気はArとした。熱処理中はウェーハを75rpmで回転させた。シリコンウェーハ中心付近の温度を1250℃まで50℃/秒で昇温させ、1250℃30秒の保持、その後50℃/秒で室温まで降温させた。その際、圧痕が形成されている側の加熱ランプについて、図5に示すように、11番目~18番目の加熱ランプの出力を100%として、1番目~10番目および19番目~28番目の加熱ランプの出力を80%とした。なお、圧痕が形成されていない側の加熱ランプについては、全ての加熱ランプの出力を100%とした。 Next, the silicon wafer having the indentations formed thereon was introduced into an RTA apparatus equipped with linear heating lamps as shown in FIG. 3 to heat-treat the silicon wafer. The atmosphere was Ar. The wafer was rotated at 75 rpm during the heat treatment. The temperature near the center of the silicon wafer was raised to 1250° C. at 50° C./second, held at 1250° C. for 30 seconds, and then lowered to room temperature at 50° C./second. At that time, for the heating lamps on the side where the indentation is formed, as shown in FIG. The lamp power was set at 80%. For the heating lamps on the side where the indentation is not formed, the output of all the heating lamps was set at 100%.

上記熱処理を施したシリコンウェーハをRTA装置から取り出し、光学顕微鏡を用いて各圧痕から発生したスリップ転位の長さを測定し、4つの圧痕について平均値を求めた。 The silicon wafer subjected to the heat treatment was taken out from the RTA apparatus, the length of slip dislocation generated from each indentation was measured using an optical microscope, and the average value was obtained for the four indentations.

(発明例2)
発明例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、1番目~10番目および19番目~28番目の加熱ランプの出力を60%とした。その他の条件は発明例1と全て同じである。
(Invention Example 2)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, the output of the 1st to 10th and 19th to 28th heating lamps was set to 60% during the heat treatment of the silicon wafer. All other conditions are the same as in Invention Example 1.

(発明例3)
発明例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、1番目~10番目および19番目~28番目の加熱ランプの出力を30%とした。その他の条件は発明例1と全て同じである。
(Invention example 3)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, the output of the 1st to 10th and 19th to 28th heating lamps was set to 30% during the heat treatment of the silicon wafers. All other conditions are the same as in Invention Example 1.

(比較例)
発明例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、1番目~10番目および19番目~28番目の加熱ランプの出力を0%とした。その他の条件は発明例1と全て同じである。
(Comparative example)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, the outputs of the 1st to 10th and 19th to 28th heating lamps were set to 0% during the heat treatment of the silicon wafers. All other conditions are the same as in Invention Example 1.

(従来例1)
発明例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、全ての加熱ランプの出力を100%とした。その他の条件は発明例1と全て同じである。
(Conventional example 1)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, the output of all heating lamps was set to 100% during the heat treatment of the silicon wafer. All other conditions are the same as in Invention Example 1.

図6は、加熱ランプの出力差と圧痕から発生したスリップ転位の長さとの関係を示している。図6から明らかなように、全ての加熱ランプの出力を100%とした従来例1に比べて、ウェーハ外周部付近の加熱ランプの出力を低減することによって、圧痕から発生したスリップ転位の長さが長くなることが分かる。また、ウェーハ中心部付近の加熱ランプの出力と、ウェーハ外周部付近の加熱ランプの出力との差が大きいほど、スリップ転位の長さが長いことが分かる。なお、比較例の条件では、RTA装置のインターロック機構が作動して熱処理ができなかった。しかしながら、もし熱処理できていた場合には、発明例3よりもスリップ転位が長くなるものと考えられる。 FIG. 6 shows the relationship between the output difference of the heating lamps and the length of the slip dislocation generated from the indentation. As is clear from FIG. 6, compared with Conventional Example 1 in which the output of all heating lamps is 100%, by reducing the output of the heating lamps near the outer periphery of the wafer, the length of the slip dislocation generated from the indentation is found to be longer. Further, it can be seen that the longer the length of the slip dislocation, the greater the difference between the output of the heat lamp near the center of the wafer and the output of the heat lamp near the outer periphery of the wafer. In addition, under the conditions of the comparative example, the interlock mechanism of the RTA apparatus was activated and the heat treatment could not be performed. However, if the heat treatment was successful, it is considered that the slip dislocations would be longer than in Invention Example 3.

従来例および発明例1~3について、シリコンウェーハの中心部と外周部との温度差を測定した。具体的には、温度制御用の中心付近の放射温度計の他に外周部監視用の放射温度計を設け、それぞれの温度を読み取って差を求めた。その結果、シリコンウェーハの中心部と外周部との温度差は、0.8℃(従来例)、4.3℃(発明例1)、8.6℃(発明例2)、11.8℃(発明例3)だった。 Regarding the conventional example and invention examples 1 to 3, the temperature difference between the central portion and the outer peripheral portion of the silicon wafer was measured. Specifically, in addition to the radiation thermometer near the center for temperature control, a radiation thermometer for monitoring the outer periphery was provided, and the difference was obtained by reading the respective temperatures. As a result, the temperature difference between the central portion and the outer peripheral portion of the silicon wafer was 0.8°C (conventional example), 4.3°C (invention example 1), 8.6°C (invention example 2), and 11.8°C. (Invention Example 3).

<酸素濃度が異なるシリコンウェーハの評価>
(発明例4)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が5.8×1017atoms/cm3のものを用いた。その他の条件は発明例3と全て同じである。
<Evaluation of Silicon Wafers with Different Oxygen Concentrations>
(Invention Example 4)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 5.8×10 17 atoms/cm 3 . All other conditions are the same as in Invention Example 3.

(発明例5)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が8.0×1017atoms/cm3のものを用いた。その他の条件は発明例3と全て同じである。
(Invention example 5)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 8.0×10 17 atoms/cm 3 . All other conditions are the same as in Invention Example 3.

(発明例6)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が11.3×1017atoms/cm3のものを用いた。その他の条件は発明例3と全て同じである。
(Invention example 6)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 11.3×10 17 atoms/cm 3 . All other conditions are the same as in Invention Example 3.

(発明例7)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が17.1×1017atoms/cm3のものを用いた。その他の条件は発明例3と全て同じである。
(Invention Example 7)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 17.1×10 17 atoms/cm 3 . All other conditions are the same as in Invention Example 3.

(従来例2)
従来例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が5.8×1017atoms/cm3のものを用いた。その他の条件は従来例1と全て同じである。
(Conventional example 2)
Similar to Conventional Example 1, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 5.8×10 17 atoms/cm 3 . All other conditions are the same as in Conventional Example 1.

(従来例3)
従来例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が8.0×1017atoms/cm3のものを用いた。その他の条件は従来例1と全て同じである。
(Conventional example 3)
Similar to Conventional Example 1, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 8.0×10 17 atoms/cm 3 . All other conditions are the same as in Conventional Example 1.

(従来例4)
従来例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が11.3×1017atoms/cm3のものを用いた。その他の条件は従来例1と全て同じである。
(Conventional example 4)
Similar to Conventional Example 1, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 11.3×10 17 atoms/cm 3 . All other conditions are the same as in Conventional Example 1.

(従来例5)
従来例1と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が17.1×1017atoms/cm3のものを用いた。その他の条件は従来例1と全て同じである。
(Conventional example 5)
Similar to Conventional Example 1, the slip resistance of the silicon wafer was evaluated. However, the silicon wafer used had an oxygen concentration of 17.1×10 17 atoms/cm 3 . All other conditions are the same as in Conventional Example 1.

図7は、発明例3~7および従来例1~5について、シリコンウェーハの酸素濃度と圧痕から発生したスリップ転位の長さとの関係を示している。発明例および従来例のいずれについても、シリコンウェーハの酸素濃度が増加すると、スリップ転位の長さは短くなる。この傾向は、シリコンウェーハの酸素濃度が高いほど転位の拡散が抑制されるという、一般的に知られている知見を再現している。しかし、従来例については、例えば従来例1と従来例3とを比較すると、シリコンウェーハの酸素濃度が異なっているにもかかわらず、スリップ転位の長さはほぼ同じである。また、従来例4と従来例5とを比較すると、シリコンウェーハの酸素濃度が異なっているにもかかわらず、いずれについてもスリップ転位は発生しない(つまり、スリップ転位の長さはゼロ)。つまり、従来例の評価方法は、従来例1と従来例3との間の酸素濃度の違いや、従来例4と従来例5との間の酸素濃度の違いを評価するのに十分な感度を有していない。これに対して、発明例については、シリコンウェーハの酸素濃度の増加とともにスリップ転位の長さは単調に減少しているため、各発明例間の酸素濃度の違いが評価結果に反映されている。以上から、本発明の方法では、従来の方法よりも、シリコンウェーハのスリップ耐性を高感度に評価できるといえる。 FIG. 7 shows the relationship between the oxygen concentration of silicon wafers and the length of slip dislocations generated from indentations in invention examples 3-7 and conventional examples 1-5. In both the invention example and the conventional example, the length of the slip dislocation becomes shorter when the oxygen concentration in the silicon wafer increases. This trend reproduces the generally known knowledge that the higher the oxygen concentration in the silicon wafer, the more the diffusion of dislocations is suppressed. However, as for the conventional example, when comparing the conventional example 1 and the conventional example 3, for example, the length of the slip dislocation is almost the same although the oxygen concentration of the silicon wafer is different. Further, when comparing Conventional Example 4 and Conventional Example 5, no slip dislocation occurs in either case (that is, the length of the slip dislocation is zero), although the silicon wafers have different oxygen concentrations. That is, the conventional evaluation method has sufficient sensitivity to evaluate the difference in oxygen concentration between Conventional Examples 1 and 3 and the difference in oxygen concentration between Conventional Examples 4 and 5. do not have. On the other hand, in the invention examples, the length of the slip dislocation monotonously decreases as the oxygen concentration of the silicon wafer increases, so the difference in oxygen concentration between the invention examples is reflected in the evaluation results. From the above, it can be said that the method of the present invention can evaluate the slip resistance of a silicon wafer with higher sensitivity than the conventional method.

<径方向で酸素濃度分布が異なるシリコンウェーハの評価>
(発明例8)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、中心付近の酸素濃度が12.0×1017atoms/cm3で、酸素濃度分布が、図8に示すようなシリコンウェーハを用いた。また、圧痕は、外周から5mm、の位置および外周端と中心との中央(以後、R/2)に形成した。その他の条件は発明例3と全て同じである。
<Evaluation of Silicon Wafers with Different Oxygen Concentration Distributions in the Radial Direction>
(Invention Example 8)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration near the center of 12.0×10 17 atoms/cm 3 and an oxygen concentration distribution shown in FIG. 8 was used. In addition, the indentation was formed at a position 5 mm from the outer circumference and at the center between the outer circumference edge and the center (hereinafter, R/2). All other conditions are the same as in Invention Example 3.

(発明例9)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、発明例8と同様に中心付近の酸素濃度が12.0×1017atoms/cm3であるが、図8に示すように、酸素濃度分布が発明例8と異なったシリコンウェーハを用いた。また、圧痕は、外周から5mm、およびR/2に形成した。その他の条件は発明例3と全て同じである。
(Invention example 9)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, similar to Invention Example 8, the oxygen concentration near the center was 12.0×10 17 atoms/cm 3 , but as shown in FIG. . Also, the indentation was formed at 5 mm from the outer circumference and R/2. All other conditions are the same as in Invention Example 3.

(発明例10)
発明例3と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、発明例8と同様に中心付近の酸素濃度が12.0×1017atoms/cm3であるが、図8に示すように、酸素濃度分布が発明例8、発明例9と異なったシリコンウェーハを用いた。また、圧痕は、外周から5mm、およびR/2に形成した。その他の条件は発明例3と全て同じである。
(Invention Example 10)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, although the oxygen concentration near the center is 12.0×10 17 atoms/cm 3 as in Invention Example 8, the oxygen concentration distribution differs from Invention Examples 8 and 9 as shown in FIG. Wafers were used. Also, the indentation was formed at 5 mm from the outer periphery and R/2. All other conditions are the same as in Invention Example 3.

図8に示すように、酸素濃度はウェーハ径方向でばらついている。例えば、外周端から5mmの位置では、発明例10で酸素濃度が最も高く、次いで発明例9、発明例8の順に高い。一方、R/2においては、発明例9で酸素濃度が最も高く、次いで発明例8、発明例10の順に高い。 As shown in FIG. 8, the oxygen concentration varies in the wafer radial direction. For example, at a position 5 mm from the outer peripheral edge, the oxygen concentration is the highest in Inventive Example 10, followed by Inventive Examples 9 and 8 in that order. On the other hand, in R/2, the oxygen concentration is the highest in Inventive Example 9, followed by Inventive Examples 8 and 10 in that order.

図9は、発明例8~10について、圧痕から発生したスリップ転位の長さを示している。ここで、(a)は外周端から5mm、(b)はR/2の結果である。図9(a)を見ると、スリップ転位の長さは発明例8が最も長く、次いで発明例9、発明例10の順に長い。これは、図8に示された外周端から5mmの位置での酸素濃度の高さとは逆の順序となっている。また、図9(b)を見ると、スリップ転位の長さは、発明例10が最も長く、次いで発明例8、発明例9の順に長い。この場合についても、図8に示されたR/2の位置での酸素濃度の高さとは逆の順序となっている。このように、本発明により、シリコンウェーハのスリップ耐性を正確に評価することができる。 FIG. 9 shows the lengths of slip dislocations generated from indentations in Examples 8 to 10 of the invention. Here, (a) is the result of 5 mm from the outer peripheral end, and (b) is the result of R/2. Looking at FIG. 9( a ), the slip dislocation length is the longest in Invention Example 8, followed by Invention Examples 9 and 10 in that order. This is in the reverse order of the height of the oxygen concentration at the position 5 mm from the outer edge shown in FIG. 9(b), the slip dislocation length is the longest in invention example 10, followed by invention examples 8 and 9 in that order. Also in this case, the order of the height of the oxygen concentration at the position R/2 shown in FIG. 8 is reversed. Thus, according to the present invention, it is possible to accurately evaluate the slip resistance of silicon wafers.

<加熱ランプの出力パターンの検討>
加熱ランプの出力パターンと圧痕から発生するスリップ転位の長さとの関係について調べた。具体的には、まず、シリコンウェーハ(直径:300mm、外周部酸素濃度:10.2×1017atoms/cm3)を6枚用意し、各シリコンウェーハの表面上に対して、図4に示したように、ウェーハ外周端から5mmの位置に4つの圧痕を形成した。次いで、6つのシリコンウェーハに対して、図10に示す6つの出力パターンで熱処理を施した。熱処理後、各シリコンウェーハについて、光学顕微鏡を用いて圧痕から発生したスリップ転位の長さを測定し、4つの圧痕についてスリップ転位の長さの平均値を求めた。その結果、スリップ転位の長さの平均値は、3.7mm(第1パターン)、4.7mm(第2パターン)、7.1mm(第3パターン)、4.9mm(第4パターン)、5.5mm(第5パターン)、14.9mm(第6パターン)となった。このように、加熱ランプの出力パターンを第6パターンとした場合に、スリップ転位の長さが最も長くなることが分かった。
<Examination of output pattern of heating lamp>
The relationship between the output pattern of the heating lamp and the length of the slip dislocation generated from the indentation was investigated. Specifically, first, six silicon wafers (diameter: 300 mm, outer peripheral oxygen concentration: 10.2×10 17 atoms/cm 3 ) were prepared, and on the surface of each silicon wafer, the concentration shown in FIG. As shown, four indentations were formed at positions 5 mm from the outer edge of the wafer. Then, the six silicon wafers were heat-treated with the six output patterns shown in FIG. After the heat treatment, for each silicon wafer, the length of slip dislocations generated from the indentations was measured using an optical microscope, and the average value of the slip dislocation lengths for the four indentations was obtained. As a result, the average slip dislocation length was 3.7 mm (first pattern), 4.7 mm (second pattern), 7.1 mm (third pattern), 4.9 mm (fourth pattern), 5 0.5 mm (fifth pattern) and 14.9 mm (sixth pattern). Thus, it was found that the length of the slip dislocation was the longest when the output pattern of the heating lamp was the sixth pattern.

本発明によれば、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができ、また、シリコンウェーハ上の様々な位置について、スリップ転位に対する耐性を評価することができるため、半導体ウェーハ製造業において有用である。 According to the present invention, the resistance to slip dislocations of a silicon wafer can be evaluated with higher sensitivity than before, and the resistance to slip dislocations can be evaluated for various positions on the silicon wafer. Useful in the semiconductor wafer manufacturing industry.

Claims (5)

シリコンウェーハのスリップ転位に対する耐性を評価する方法であって、
評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第1工程と、
圧痕を形成した前記シリコンウェーハを枚葉式の熱処理装置に導入して前記シリコンウェーハを石英支持ピンで支持し、前記シリコンウェーハを加熱して熱処理を施す第2工程と、
前記圧痕から発生したスリップ転位の長さに基づいて、前記シリコンウェーハの前記所定の位置でのスリップ転位に対する耐性を評価する第3工程と、
を有し、
前記第2工程は、前記熱処理装置における複数の加熱ランプの出力を相違させることによって、前記シリコンウェーハの中心部と外周部との温度差を8.6℃以上11.8℃以下とすることを特徴とするシリコンウェーハのスリップ転位に対する耐性の評価方法。
A method for evaluating the resistance of a silicon wafer to slip dislocations, comprising:
A first step of forming an indentation at a predetermined position on the surface of a silicon wafer to be evaluated;
a second step of introducing the silicon wafer having the indentations into a single-wafer heat treatment apparatus, supporting the silicon wafer with quartz support pins, and heating the silicon wafer for heat treatment;
a third step of evaluating resistance to slip dislocations at the predetermined position of the silicon wafer based on the length of the slip dislocations generated from the indentations;
has
In the second step, the temperature difference between the central portion and the outer peripheral portion of the silicon wafer is set to 8.6° C. or more and 11.8° C. or less by varying the output of a plurality of heat lamps in the heat treatment apparatus. A method for evaluating resistance to slip dislocations of a silicon wafer characterized by:
前記複数の加熱ランプは、前記シリコンウェーハのおもて面側および裏面側のそれぞれについて、互いに平行、かつ前記シリコンウェーハの表面に平行に配置されている、請求項に記載の評価方法。 2. The evaluation method according to claim 1 , wherein the plurality of heat lamps are arranged parallel to each other and parallel to the surface of the silicon wafer on each of the front surface side and the rear surface side of the silicon wafer. 前記第2工程は、前記複数の加熱ランプのうち、前記シリコンウェーハの一方の表面側の加熱ランプの出力のみを相違させて行う、請求項またはに記載の評価方法。 3. The evaluation method according to claim 1 or 2 , wherein said second step is performed by changing only the output of said heating lamp on one surface side of said silicon wafer among said plurality of heating lamps . 前記熱処理装置は、RTA(Rapid Thermal Annealing)装置またはエピタキシャル成長装置である、請求項1~のいずれか一項に記載の評価方法。 The evaluation method according to any one of claims 1 to 3 , wherein the heat treatment apparatus is an RTA (Rapid Thermal Annealing) apparatus or an epitaxial growth apparatus. 前記第2工程は、前記シリコンウェーハを、該シリコンウェーハの中心を通り、かつ該シリコンウェーハの表面に垂直な軸の周りに回転させながら行う、請求項1~のいずれか一項に記載の評価方法。 5. The method according to any one of claims 1 to 4 , wherein the second step is performed while rotating the silicon wafer around an axis passing through the center of the silicon wafer and perpendicular to the surface of the silicon wafer. Evaluation method.
JP2019079260A 2019-04-18 2019-04-18 Evaluation method of resistance to slip dislocation of silicon wafer Active JP7230661B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019079260A JP7230661B2 (en) 2019-04-18 2019-04-18 Evaluation method of resistance to slip dislocation of silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019079260A JP7230661B2 (en) 2019-04-18 2019-04-18 Evaluation method of resistance to slip dislocation of silicon wafer

Publications (2)

Publication Number Publication Date
JP2020178039A JP2020178039A (en) 2020-10-29
JP7230661B2 true JP7230661B2 (en) 2023-03-01

Family

ID=72937579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019079260A Active JP7230661B2 (en) 2019-04-18 2019-04-18 Evaluation method of resistance to slip dislocation of silicon wafer

Country Status (1)

Country Link
JP (1) JP7230661B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156011A (en) 1999-11-29 2001-06-08 Toshiba Ceramics Co Ltd Heat treatment equipment for semiconductor wafer
JP2003142545A (en) 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd Slip-resistance evaluation method
JP2008098589A (en) 2006-10-16 2008-04-24 Sumco Corp Method of supporting silicon wafer, jig for heat-treatment and heat-treated wafer
JP2012212740A (en) 2011-03-30 2012-11-01 Covalent Materials Corp Heat treatment method of silicon wafer
JP2017152436A (en) 2016-02-22 2017-08-31 株式会社Sumco Slip dislocation occurrence prediction method, manufacturing method of silicon wafer using that method, heat treatment method of silicon wafer, and silicon wafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206943A (en) * 1990-11-30 1992-07-28 Kyushu Electron Metal Co Ltd Susceptor temperature equalizing method
JP3563224B2 (en) * 1996-03-25 2004-09-08 住友電気工業株式会社 Semiconductor wafer evaluation method, heat treatment method, and heat treatment apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156011A (en) 1999-11-29 2001-06-08 Toshiba Ceramics Co Ltd Heat treatment equipment for semiconductor wafer
JP2003142545A (en) 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd Slip-resistance evaluation method
JP2008098589A (en) 2006-10-16 2008-04-24 Sumco Corp Method of supporting silicon wafer, jig for heat-treatment and heat-treated wafer
JP2012212740A (en) 2011-03-30 2012-11-01 Covalent Materials Corp Heat treatment method of silicon wafer
JP2017152436A (en) 2016-02-22 2017-08-31 株式会社Sumco Slip dislocation occurrence prediction method, manufacturing method of silicon wafer using that method, heat treatment method of silicon wafer, and silicon wafer

Also Published As

Publication number Publication date
JP2020178039A (en) 2020-10-29

Similar Documents

Publication Publication Date Title
JP3563224B2 (en) Semiconductor wafer evaluation method, heat treatment method, and heat treatment apparatus
US8026182B2 (en) Heat treatment jig and heat treatment method for silicon wafer
KR101537960B1 (en) Vertical heat treatment boat and silicon wafer heat treatment method using the same
TWI639192B (en) A method of quality checking for silicon wafers, a method of manufacturing silicon wafers using said method of quality checking, and silicon wafers
US7767596B2 (en) Wafer support pin for preventing slip dislocation during annealing of water and wafer annealing method using the same
TWI416600B (en) A heat treatment method for a vertical type heat treatment, and a heat treatment method using a semiconductor wafer of the crystal boat
JP6520754B2 (en) Method of predicting occurrence of slip dislocation, method of manufacturing silicon wafer using the method, method of heat treating silicon wafer, and silicon wafer
JP5470769B2 (en) Heat treatment method for silicon wafer
US20070240628A1 (en) Silicon wafer
JP3474261B2 (en) Heat treatment method
JP7230661B2 (en) Evaluation method of resistance to slip dislocation of silicon wafer
US9748112B2 (en) Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method
CN113281304B (en) Annealing furnace cooling rate calibration method
JPH1012689A (en) Method for inspecting semiconductor substrate and semiconductor substrate for monitoring used therefor
JPH04123435A (en) Manufacture of semiconductor device
JP6911818B2 (en) Method for determining manufacturing conditions for epitaxial wafers and method for manufacturing epitaxial wafers
JP7149321B2 (en) Wafer positioning method and semiconductor manufacturing equipment
JP2004172564A (en) Annealed wafer and its manufacturing method
JP5530856B2 (en) Wafer heat treatment method, silicon wafer production method, and heat treatment apparatus
JP2010040806A (en) Heat treatment method of silicon wafer
JP2002170865A (en) Arrangement method of three point support for silicon wafer heat treatment
JP2002100667A (en) Substrate support for heat treatment
JPH1154445A (en) Method of manufacturing semiconductor device and its manufacturing device
JP2003142545A (en) Slip-resistance evaluation method
JPH1098049A (en) Method for heat-treating sos substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7230661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150