JP7230602B2 - Insulated circuit board and its manufacturing method - Google Patents
Insulated circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP7230602B2 JP7230602B2 JP2019049596A JP2019049596A JP7230602B2 JP 7230602 B2 JP7230602 B2 JP 7230602B2 JP 2019049596 A JP2019049596 A JP 2019049596A JP 2019049596 A JP2019049596 A JP 2019049596A JP 7230602 B2 JP7230602 B2 JP 7230602B2
- Authority
- JP
- Japan
- Prior art keywords
- rib
- circuit layer
- circuit board
- ceramic substrate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、パワーモジュール用基板等の絶縁回路基板及びその製造方法に関する。 The present invention relates to an insulated circuit board such as a power module board and a method for manufacturing the same.
絶縁回路基板として、窒化アルミニウムを始めとするセラミックス基板からなる絶縁基板の一方の面に回路層が接合されるとともに、他方の面に金属層が接合されたパワーモジュール用基板が知られている。このようなパワーモジュール用基板は、回路層及び金属層にはアルミニウム又は銅が用いられるのが一般的である。 As an insulating circuit board, a power module board is known in which a circuit layer is bonded to one surface of an insulating substrate made of a ceramic substrate such as aluminum nitride, and a metal layer is bonded to the other surface. Such a power module substrate generally uses aluminum or copper for the circuit layer and the metal layer.
例えば、特許文献1及び特許文献2には、セラミックス基板の一方の面に銅板が接合され、他方の面にはアルミニウム板が接合された絶縁回路基板が開示されている。この場合、セラミックス基板と銅板とはAg-Cu-Ti系の活性金属を用いたろう材により接合され、セラミックス基板とアルミニウム板とはAl-Si系ろう材により接合されている。
このパワーモジュール用基板は、以下のように製造される。まず、セラミックス基板の一方の面に、セラミックスと銅板との接合に適するろう材としてAg-Cu-Ti等の活性金属ろう材を介して銅板を積層し、所定の圧力で加圧しながら、ろう材が溶融する温度以上に加熱し、これによりセラミックス基板と銅板とを接合する。次に、セラミックス基板の他方の面に、セラミックスとアルミニウム板との接合に適するAl-Si系ろう材を介してアルミニウム板を積層し、所定の圧力で加圧しながら、ろう材が溶融する温度以上に加熱し、これによりセラミックス基板とアルミニウム板とを接合する。
このような絶縁回路基板には、銅板(銅層)の上にはんだ材を介して半導体素子が搭載される。
For example,
This power module substrate is manufactured as follows. First, on one side of a ceramic substrate, a copper plate is laminated via an active metal brazing material such as Ag--Cu--Ti as a brazing material suitable for joining ceramics and a copper plate, and the brazing material is pressed under a predetermined pressure. is heated to a temperature higher than the melting temperature, thereby joining the ceramic substrate and the copper plate. Next, on the other surface of the ceramic substrate, an aluminum plate is laminated via an Al—Si brazing filler metal suitable for bonding between the ceramic and the aluminum plate, and while applying pressure at a predetermined pressure, the temperature exceeds the melting temperature of the brazing filler metal. to join the ceramic substrate and the aluminum plate.
In such an insulated circuit board, a semiconductor element is mounted on a copper plate (copper layer) via a solder material.
このような絶縁回路基板において、銅板とセラミックス基板との接合に用いられる溶融ろうが銅板の表面に染み出して銅板の側面を伝って這い上がる現象が生じる。表面に這い上がった溶融ろうは、いわゆるろうシミとなり、外観を損なう問題だけでなく、半導体素子を接合する際に用いるはんだ材の濡れ性の悪化につながることが懸念される。また、回路層にアルミニウム板を用いる場合も同様に、溶融ろうの這い上がりによるろうシミの問題がある。このろうシミの発生を抑制しようとすると、接合性を損なうおそれがある。 In such an insulated circuit board, a phenomenon occurs in which the molten solder used for joining the copper plate and the ceramic substrate seeps out to the surface of the copper plate and creeps up along the side surface of the copper plate. Molten solder that has crawled up to the surface becomes a so-called solder stain, which not only impairs the appearance, but also leads to deterioration in the wettability of the solder material used when joining semiconductor elements. Similarly, when an aluminum plate is used for the circuit layer, there is a problem of solder stains due to the molten solder creeping up. Attempts to suppress the occurrence of this wax stain may impair the bondability.
本発明は、このような事情に鑑みてなされたもので、金属板とセラミックス基板との接合性を損なうことなく、ろうシミの発生を抑制し、半導体素子のはんだ接合性を高めることができる絶縁回路基板及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances. It aims at providing a circuit board and its manufacturing method.
本発明の絶縁回路基板は、セラミックス基板の一方の面に回路層が形成された絶縁回路基板であって、前記回路層の前記セラミックス基板とは反対側の面には、半導体素子が搭載される搭載予定面を囲むリブが形成され、前記リブの高さが10μm以上30μm以下であり、前記リブの幅が100μm以上であり、かつ、前記リブの高さと前記リブの幅を乗じた値が2000μm2以上である。 An insulating circuit board of the present invention is an insulating circuit board in which a circuit layer is formed on one surface of a ceramic substrate, and a semiconductor element is mounted on the surface of the circuit layer opposite to the ceramic substrate. A rib is formed surrounding the mounting surface, the height of the rib is 10 μm or more and 30 μm or less, the width of the rib is 100 μm or more, and the value obtained by multiplying the height of the rib by the width of the rib is 2000 μm. 2 or more.
本発明では、回路層の半導体素子が搭載される搭載予定面を囲むようにリブが形成されていることから、絶縁回路基板の製造段階(接合工程)において、加圧板により回路層を加圧する際にリブが押圧されるので、溶融ろうが回路層の端面を伝って表面側に移動してもリブと加圧板との間に溶融ろうが侵入することを該リブにより抑制できる。したがって、金属板とセラミックス基板との接合性を損なうことなく、ろうシミの発生を抑制し、半導体素子のはんだ接合性を高めることができる。 In the present invention, since the ribs are formed so as to surround the mounting surface of the circuit layer on which the semiconductor element is to be mounted, in the manufacturing stage (bonding process) of the insulated circuit board, when the circuit layer is pressed by the pressure plate, Since the ribs are pressed against each other, the ribs can prevent the molten solder from entering between the ribs and the pressure plate even if the molten solder moves along the end surface of the circuit layer toward the surface side. Therefore, it is possible to suppress the occurrence of brazing stains and improve the solder bondability of the semiconductor element without impairing the bondability between the metal plate and the ceramic substrate.
リブの高さが10μm未満であると、絶縁回路基板の接合工程において加圧板がたわんで搭載予定面に接触することにより、リブを高い圧力で押圧するのが難しくなる。一方、リブの高さが30μmを超えると、同様に、接合工程において加圧板がたわむことで、リブ周辺部を高い圧力で押圧するのが難しい。リブの幅が100μm未満であると、接合工程において加圧板がたわむことで、搭載予定面に荷重が負荷されにくくなるため、接合性が低下する。 If the height of the rib is less than 10 μm, the pressure plate bends and comes into contact with the mounting surface during the bonding process of the insulated circuit board, making it difficult to press the rib with a high pressure. On the other hand, if the height of the rib exceeds 30 μm, the pressure plate similarly bends in the bonding process, making it difficult to press the rib periphery with a high pressure. If the width of the rib is less than 100 μm, the pressure plate will bend in the bonding process, making it difficult for a load to be applied to the surface to be mounted, resulting in poor bondability.
さらに、リブの高さとリブの幅とを乗じた値(リブの高さとリブの幅とにより形成される面の断面積)は、2000μm2以上の値に設定される。リブの高さとリブの幅とを乗じた値が2000μm2以上の値であるので、ろう材の成分がリブ内に拡散して搭載予定面に到達することがなく、ワイヤーボンディング等を行った際に、密着性が低下することを抑制できる。 Furthermore, the value obtained by multiplying the rib height by the rib width (the cross-sectional area of the surface formed by the rib height and the rib width) is set to a value of 2000 μm 2 or more. Since the value obtained by multiplying the rib height by the rib width is 2000 μm 2 or more, the components of the brazing filler metal do not diffuse into the ribs and reach the mounting surface, and when wire bonding or the like is performed, In addition, it is possible to suppress the decrease in adhesion.
本発明の絶縁回路基板の好ましい態様としては、前記リブは、前記回路層の端縁に沿って形成されているとよい。
上記態様では、リブが回路層の端縁に沿って形成されているので、回路層における半導体の搭載予定面を広い面積とすることができる。
As a preferred aspect of the insulated circuit board of the present invention, the rib may be formed along the edge of the circuit layer.
In the above aspect, since the ribs are formed along the edge of the circuit layer, the surface of the circuit layer on which the semiconductor is to be mounted can be made large.
本発明の絶縁回路基板の好ましい態様としては、前記回路層は、アルミニウム、アルミニウム合金、銅又は銅合金のいずれかにより構成されているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, the circuit layer may be made of aluminum, an aluminum alloy, copper, or a copper alloy.
本発明の絶縁回路基板の製造方法は、半導体素子が搭載される搭載予定面を囲むリブが形成された回路層用金属板を、ろう材を介してセラミックス基板の一方の面に配置して積層体を形成する積層体形成工程と、前記積層体を積層方向に加圧及び加熱することにより、前記セラミックス基板の一方の面に前記回路層用金属板を接合して回路層を形成する接合工程と、を備え、前記リブの高さが10μm以上30μm以下であり、前記リブの幅が100μm以上であり、かつ、前記リブの高さと前記リブの幅を乗じた値が2000μm
2
以上であり、前記接合工程では、前記リブに加圧板を当接させて前記積層体を加圧する。
In the method of manufacturing an insulated circuit board according to the present invention, a circuit layer metal plate having ribs surrounding a mounting surface on which a semiconductor element is to be mounted is arranged on one surface of a ceramic substrate via a brazing material and laminated. a laminate forming step of forming a body; and a joining step of joining the circuit layer metal plate to one surface of the ceramic substrate by applying pressure and heat to the laminate in the stacking direction to form a circuit layer. and wherein the rib height is 10 μm or more and 30 μm or less, the rib width is 100 μm or more, and the value obtained by multiplying the rib height by the rib width is 2000 μm or more , In the joining step, a pressing plate is brought into contact with the rib to press the laminate.
本発明では、回路層用金属板、ろう材及びセラミックス基板の積層体を加圧及び加熱する際に、搭載予定面を囲むリブが形成された回路層用金属板のリブに加圧板を当接させて加圧するので、溶融ろうが回路層用金属板の端面を伝っても加圧板とリブとにより、その表面に溶融ろうが広がることを抑制でき、ろうシミの発生を抑制できる。 In the present invention, when pressurizing and heating the laminate of the circuit layer metal plate, the brazing material and the ceramic substrate, the pressure plate is brought into contact with the ribs of the circuit layer metal plate formed with ribs surrounding the mounting surface. Therefore, even if the molten solder runs along the end surface of the circuit layer metal plate, the pressurizing plate and the ribs can prevent the molten solder from spreading on the surface, thereby suppressing solder stains.
本発明によれば、金属板とセラミックス基板との接合性を損なうことなく、ろうシミの発生を抑制し、半導体素子のはんだ接合性を高めることができる。 ADVANTAGE OF THE INVENTION According to this invention, the solder|soldering bondability of a semiconductor element can be improved by suppressing the generation|occurrence|production of a brazing stain, without impairing the bondability of a metal plate and a ceramic substrate.
以下、本発明の一実施形態について図面を用いて説明する。 An embodiment of the present invention will be described below with reference to the drawings.
[絶縁回路基板の概略構成]
図1は、本実施形態の絶縁回路基板1の断面図であり、図2は、絶縁回路基板1を回路層3側から見た平面図であり、図3は、絶縁回路基板1の回路層3の端部を拡大して示す断面図である。
[Schematic configuration of insulating circuit board]
1 is a cross-sectional view of the
絶縁回路基板1は、図2に示すように、平面視で縦寸法10mm以上100mm以下及び横寸法10mm以上100mm以下の矩形状に形成されている。このような絶縁回路基板1は、図1に示すように、矩形板状のセラミックス基板2と、セラミックス基板2の一方の面21aに形成された回路層3と、セラミックス基板2の他方の面21bに形成された金属層4とを備えている。これら回路層3及び金属層4は、セラミックス基板2よりも若干小さい矩形板状に形成されている。
As shown in FIG. 2, the
[セラミックス基板の構成]
セラミックス基板2は、窒化アルミニウム(AlN)、窒化珪素(Si3N4)、アルミナ(Al2O3)等からなるセラミックス材料により形成され、厚さが0.3mm~1.0mmとされている。また、セラミックス基板2は、平面視で矩形板状に形成され、回路層3及び金属層4のそれぞれよりも若干大きく形成されている。
[Structure of ceramic substrate]
The
[回路層の構成]
回路層3は、純度99.00%以上の純アルミニウム、アルミニウム合金、無酸素銅やタフピッチ銅等の純銅又は銅合金からなる金属板がセラミックス基板2にろう付けされることにより構成される。例えば、本実施形態では、回路層3は、無酸素銅により構成されている。
この回路層3のセラミックス基板2とは反対側の面31aには、図2に示すように、半導体素子(図示省略)が搭載される搭載予定面Ar1を囲む矩形枠状のリブ32が形成されている。この搭載予定面Ar1は、回路層3の略中心に配置され、絶縁回路基板1に搭載する半導体の種類等によりその形状は自由に設定可能である。また、リブ32は、回路層3の端縁に沿って形成されるとともに、搭載予定面Ar1と隙間を開けて形成されている。
[Configuration of circuit layer]
The
On the
図3に示すように、このリブ32の高さh1は、10μm以上30μm以下に設定されている。また、リブ32の幅w1は、100μm以上に設定される。
リブ32の高さh1が10μm未満であると、絶縁回路基板1の接合工程において加圧板61(図4(c)及び図5参照)がたわんで搭載予定面Ar1に接触することにより、リブ32を高圧で押圧することが難しくなり、リブ32の高さh1が30μmを超えると、接合工程において加圧板61がたわむことで、リブ32の周辺部を高い圧力で押圧するのが難しい。また、リブ32の幅が100μm未満であると、接合工程において加圧板61がたわむことで、搭載予定面Ar1に荷重が負荷されにくくなるため、接合性が低下する。
なお、リブ32の幅の上限は特に限定されないが、300μm以下とすることが好ましい。リブ32の幅が300μmを超えると、搭載予定面Ar1の面積が小さくなり、絶縁回路基板1自体を大きくする必要があることから、絶縁回路基板1の製造コストが大きくなるおそれがある。
As shown in FIG. 3, the height h1 of the
When the height h1 of the
Although the upper limit of the width of the
また、リブ32内を拡散して搭載予定面Ar1に到達することを防止するため、リブ32の高さh1及び幅w1のそれぞれを上記範囲内とするとともに、リブ32の高さh1とリブ32の幅w1とを乗じた値(リブ32の高さh1とリブ32の幅とにより形成される面の断面積)を、2000μm2以上の値に設定することで、溶融ろうの回路層3内への拡散を抑制している。
なお、図3に示すように、回路層3の端面31cには、固化した残存ろう51が位置している。
In addition, in order to prevent the inside of the
In addition, as shown in FIG. 3, the solidified
[金属層の構成]
金属層4は、純度99.00%以上の純アルミニウム、アルミニウム合金、無酸素銅やタフピッチ銅等の純銅又は銅合金からなる金属板がセラミックス基板2にろう付けされることにより構成される。本実施形態では、金属層4は、回路層3と同様に、無酸素銅により構成されている。
この回路層3のセラミックス基板2とは反対側の面41aには、図1に示すように、上記リブ32と同形状のリブ42が形成されている。
[Structure of metal layer]
The
A
[絶縁回路基板の製造方法]
次に、以上のように構成される絶縁回路基板1の製造方法について説明する。この製造方法は、回路層用金属板30及び金属層用金属板40を形成する金属板形成工程と、回路層用金属板30、セラミックス基板2及び金属層用金属板40をろう材50を介して積層して積層体100を形成する積層体形成工程と、積層体100をその積層方向に加圧及び加熱してセラミックス基板2に回路層用金属板30及び金属層用金属板40を接合して回路層3及び金属層4を形成する接合工程と、を備えている。
以下、各工程のそれぞれについて、工程順に説明する。
[Manufacturing method of insulated circuit board]
Next, a method for manufacturing the insulating
Each step will be described below in the order of steps.
(金属板形成工程)
回路層用金属板30及び金属層用金属板40のそれぞれは、無酸素銅により構成され、上述したリブ32及びリブ42が形成されている。これら回路層用金属板30及び金属層用金属板40のそれぞれは、各金属板30,40を形成しうる大きさのコイル状の金属素板を用意し、その金属素板をコイルから繰り出して間欠的に搬送しながらプレス機(図示省略)に送られる。このプレス機では、金属素板を各金属板30,40の外形に成形するため、ダイとパンチとの間に金属素板が送り込まれ、パンチが下降することにより金属素板が打ち抜かれて矩形板状の金属板が形成される。その後、金属板の一方の面にリブ32,42を形成するため、金属板の中央部分(搭載予定領域Ar1を含む部分)がエッチングされる。これにより、リブ32,42を有する回路層用金属板30及び金属層用金属板40が形成される。
(Metal plate forming step)
Each of the circuit
なお、金属板形成工程では、矩形板状の金属板の中央部分をエッチングすることによりリブ32,42を形成することとしたが、これに限らず、例えば、研磨等によりリブ32,42を形成してもよい。この際、パンチにより打ち抜かれた金属板の一方の面(パンチにより押圧された面)の周縁部はだれ面となり、他方の面の周縁部には、バリが発生することから、このバリを研磨等することにより、リブ32,42とすることとしてもよい。すなわち、回路層用金属板30及び金属層用金属板40の製造方法は、どのような方法であってもよい。
In the metal plate forming step, the
(積層体形成工程)
そして、図4(a)に示すように、半導体素子が搭載される搭載予定面Ar1を囲むリブ32が形成された回路層用金属板30をろう材50を介してセラミックス基板2の一方の面21aにリブ32をセラミックス基板2とは反対側を向けた状態で配置し、リブ42が形成された金属層用金属板40をろう材50を介してセラミックス基板2の他方の面21bにリブ42をセラミックス基板2とは反対方向側に向けた状態で配置する。そしてこれらを重ね合わせることにより、図4(b)に示すような積層体100を形成する。
なお、ろう材50は、箔状に形成されており、例えば、Ag-Ti系、Ag-Cu-Ti系の活性金属ろう材により構成されている。
(Laminate forming step)
Then, as shown in FIG. 4A, the circuit
The
(接合工程)
そして、図4(c)に示すように、積層体形成工程により形成された積層体100を加圧冶具の加圧板61,62により挟持し、積層方向に0.05MPa~1.0MPa、より好ましくは、0.5~0.8MPaで加圧した状態とする。この際、加圧板61の加圧面は、回路層用金属板30のリブ32の上面に当接し、加圧板62の加圧面は、リブ42の上面に当接している。すなわち、加圧板61,62のそれぞれは、リブ32,42の上面を加圧する。また、加圧板61,62のそれぞれは、例えばカーボンにより構成され、その加圧面には、グラファイトシートが配置されている。
(Joining process)
Then, as shown in FIG. 4(c), the
そして、積層体100を加圧した状態で、加圧板61,62ごと加熱炉(図示省略)内に配置し、真空雰囲気下で800℃以上930℃以下、より好ましくは800℃~830℃の温度で1分~60分間加熱することにより、セラミックス基板2と回路層用金属板30及び金属層用金属板40とを接合し、セラミックス基板2に回路層3及び金属層4を形成する。ここで、セラミックス基板2と回路層3及びセラミックス基板2と金属層4は、ろう材50が溶融することにより形成されるろう材層(図示しない)を介して接合されている。
ここで、積層体100を加圧した状態で、上記温度で加熱すると、図5に示すように、箔状のろう材50が溶融して溶融ろうとなり、セラミックス基板2と回路層用金属板30との間からその外周方向に染み出し、溶融ろうが回路層用金属板30の端面31cを這い上がるが、リブ32が加圧板61により加圧されているため、リブ32を超えて搭載予定面Ar1に到達することがない。このため、溶融ろうは、絶縁回路基板1の加熱後、冷却されると、リブ32の外周面(回路層3の端面31c)の近傍で固化し、残存ろう51となる。
Then, in a state where the
Here, when the laminate 100 is pressed and heated at the above temperature, as shown in FIG. and the molten solder creeps up the
なお、セラミックス基板2と金属層用金属板40との間からも溶融ろうが染み出し、溶融ろうが金属層用金属板40の端面に流れ出すが、リブ42が形成されているため、リブ42と加圧板62とにより、金属層用金属板40の面41aに到達することが抑制される。
It should be noted that the molten solder seeps out from between the
このようにしてセラミックス基板2の一方の面21aに回路層3が形成され、他方の面21bに金属層4が形成された絶縁回路基板1となる。このような絶縁回路基板1の回路層3における搭載予定面Ar1には、ろうシミが生じていないため、半導体素子(図示省略)がはんだ材により確実に固定され、パワーモジュール用基板等として好適に利用可能となる。
In this manner, the insulating
本実施形態の絶縁回路基板1では、回路層3の半導体素子が搭載される搭載予定面Ar1を囲むようにリブ32が形成されていることから、絶縁回路基板1の製造段階(接合工程)において、加圧板61により回路層3(回路層用金属板30)を加圧する際にリブ32が押圧されるので、溶融ろうが回路層3の端面を伝って表面側に移動してもリブ32と加圧板61との間に溶融ろうが侵入することを該リブ32により抑制できる。したがって、回路層用金属板30とセラミックス基板2との接合性を損なうことなく、ろうシミの発生を抑制し、半導体素子のはんだ接合性を高めることができる。また、リブ32が回路層3の端縁に沿って形成されているので、回路層3における半導体の搭載予定面Ar1を広い面積とすることができる。
In the insulating
さらに、本実施形態の絶縁回路基板1の製造方法では、回路層用金属板30、金属層用金属板40、ろう材50及びセラミックス基板2の積層体100を加圧及び加熱する際に、搭載予定面Ar1を囲むリブ32が形成された回路層用金属板30のリブ32に加圧板61を当接させて加圧するので、溶融ろうが回路層用金属板30の端面31cを伝っても加圧板61とリブ32とにより、その表面に溶融ろうが広がることを抑制でき、ろうシミの発生を抑制できる。
Furthermore, in the method for manufacturing the insulated
なお、本発明は上記実施形態に限定されることはなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、リブ32は、回路層3の端縁に沿って形成されていることとしたが、これに限らない。図6は、上記実施形態の第1変形例に係る絶縁回路基板1を回路層3A側から見た図である。
本変形例では、リブ32Aは、回路層3Aの面31aにおける搭載予定面Ar1とわずかな隙間を開けて形成され、その外周端と回路層3Aの端縁とは一致していない。すなわち、リブ32Aは、回路層3Aの端縁から離れた位置(中心側)に配置されている。このリブ32Aは、搭載予定面Ar1を囲む矩形枠状に形成され、その高さh1及び幅w1は、上記実施形態と同じ範囲に設定されている。また、リブ32Aの高さh1とリブ32Aの幅w1を乗じた値は、2000μm2以上の値に設定されている。このため、本変形例においても絶縁回路基板1の製造工程(接合工程)において、回路層3Aの端面31cを這い上がった溶融ろうが搭載予定面Ar1に侵入することを抑制できる。また、回路層3Aの端面31cとリブ32Aとの間が離れているため、回路層3Aの面31aにおけるリブ32Aの外側の領域に溶融ろうが溜まるため、溶融ろうが搭載予定面Ar1に侵入することを確実に抑制できる。
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the present invention.
For example, in the above-described embodiment, the
In this modification, the
また、上記第1変形例では、リブ32Aは、矩形枠状に形成されていることとしたが、これに限らない。図7は、上記実施形態の第2変形例に係る絶縁回路基板1を回路層3B側から見た図である。
本変形例では、リブ32Bは、上記第1変形例と同様に、回路層3Bの面31aにおける搭載予定面Ar1とわずかな隙間を開けて形成され、その外周端と回路層3Bの端縁とは一致していない。このリブ32Bは、搭載予定面Ar1を囲む円形枠状に形成され、その高さh1及び幅w1は、上記実施形態と同じ範囲に設定されている。また、リブ32Bの高さh1とリブ32Bの幅w1を乗じた値は、2000μm2以上の値に設定されている。このため、本変形例においても絶縁回路基板1の製造工程(接合工程)において、回路層3Bの端面31cを這い上がった溶融ろうが搭載予定面Ar1に侵入することを抑制できる。
Further, in the first modified example, the
In this modification, as in the first modification, the
上記実施形態では、金属層4を備えることとしたが、これに限らず、金属層4はなくてもよい。また、金属層4を備える場合でも、金属層4は、リブ42を有していなくてもよい。
Although the
上記実施形態では、回路層3及び金属層4は、無酸素銅により構成されることとしたが、これに限らず、少なくともいずれか一方が純アルミニウムやアルミニウム合金により構成されていてもよい。この場合、ろう材50として、Al-Si系のろう材を用いればよい。
Although the
セラミックス基板として、30mm四方の矩形板状で、厚さが0.325mmの窒化珪素板と、回路層用金属板として27mm四方の矩形状で、厚さが0.3mmの打ち抜き無酸素銅板を用いた。この無酸素銅板の中央には、15mm四方の矩形状の搭載予定面を設けた。実施例1~11及び比較例1~5については、無酸素銅板の搭載予定面に対し塩化鉄による湿式エッチングを行うことによってリブを形成した。なお、これら各リブは、回路層の端縁に沿って形成した。また、このリブの高さh1、幅w1及びリブの高さh1と幅w1とを乗じた値は、表1に示す通りとした。なお、比較例5については、リブを形成しなかった。 A silicon nitride plate having a rectangular shape of 30 mm square and a thickness of 0.325 mm was used as the ceramic substrate, and a punched oxygen-free copper plate having a rectangular shape of 27 mm square and a thickness of 0.3 mm was used as the metal plate for the circuit layer. board. A 15 mm square rectangular mounting surface was provided in the center of the oxygen-free copper plate. In Examples 1 to 11 and Comparative Examples 1 to 5, ribs were formed by wet etching with iron chloride on the surface of the oxygen-free copper plate to be mounted. Each rib was formed along the edge of the circuit layer. Table 1 shows the values obtained by multiplying the rib height h1 and the rib width w1 by the rib height h1 and the rib width w1. In Comparative Example 5, ribs were not formed.
搭載予定面をセラミックス基板とは反対側を向けた状態の無酸素銅板をAg-8.8質量%Tiからなる箔状のろう材を介してセラミックス基板上に積層して積層体を形成した後、表面にグラファイトシートが形成されたカーボン製の加圧板により積層方向に0.1MPaで加圧した状態で、830℃で60分、真空雰囲気化で加熱することにより、絶縁回路基板を製造した。そして、製造された絶縁回路基板の搭載予定面のろうシミの有無について評価し、その結果を表1に示した。 After forming a laminate by laminating an oxygen-free copper plate with the planned mounting surface facing away from the ceramic substrate on the ceramic substrate via a foil brazing material made of Ag-8.8% by mass Ti. An insulated circuit board was produced by heating at 830° C. for 60 minutes in a vacuum atmosphere while pressing the laminate at 0.1 MPa in the stacking direction with a carbon pressure plate having a graphite sheet formed on the surface. Then, the presence or absence of wax stains on the surface to be mounted of the manufactured insulated circuit board was evaluated, and the results are shown in Table 1.
[ろうシミ]
ろうシミの評価については、無酸素銅板の搭載予定面において、この搭載予定面の端部から1mm以上の長さでシミが生じているかを目視で確認し、このシミが1つ以上生じていた場合を不可「B」と評価し、それ以外を良好「A」と評価した。結果は、表1に示すとおりである。
[Wax stain]
Regarding the evaluation of wax stains, on the planned mounting surface of the oxygen-free copper plate, it was visually confirmed whether there was a stain with a length of 1 mm or more from the end of the planned mounting surface, and one or more such stains were found. A case was rated as unsatisfactory "B" and otherwise rated as good "A". The results are as shown in Table 1.
[接合性]
接合性の評価については、セラミックス基板と無酸素銅板の界面のボイドを超音波検査装置にて測定し、無酸素銅板の面積を100%とした時の界面のボイド面積率が3%以上である場合を不可「B」と評価し、3%未満である場合を良好「A」と評価とした。結果は、表1に示すとおりである。
[Joinability]
For evaluation of bondability, the voids at the interface between the ceramic substrate and the oxygen-free copper plate are measured with an ultrasonic inspection device, and the void area ratio at the interface is 3% or more when the area of the oxygen-free copper plate is taken as 100%. The case was evaluated as unsatisfactory "B", and the case of less than 3% was evaluated as good "A". The results are as shown in Table 1.
[Ag拡散]
Ag拡散の評価については、セラミックス基板と銅板との接合後にリブの表面(セラミックス基板とは反対側の表面)を光学顕微鏡(20倍)で観察し、無酸素銅板の色と異なる色(変色)が生じていた場合を不可「B」と評価し、生じていなかった場合を良好「A」と評価した。結果は、表1に示すとおりである。
[Ag diffusion]
Regarding the evaluation of Ag diffusion, after bonding the ceramic substrate and the copper plate, the surface of the rib (the surface opposite to the ceramic substrate) was observed with an optical microscope (20x), and the color (discoloration) different from the color of the oxygen-free copper plate was observed. A case in which a crack occurred was evaluated as unsatisfactory "B", and a case in which it did not occur was evaluated as good "A". The results are as shown in Table 1.
表1に示す通り、リブの高さが10μm以上30μm以下であり、リブの幅が100μm以上であり、かつ、リブの高さとリブの幅を乗じた値が2000μm2以上である実施例1~11については、ろうシミが認められず、ろうシミの評価が良好「A」であるとともに、接合性及びAg拡散の評価も良好「A」であった。 As shown in Table 1, the rib height is 10 μm or more and 30 μm or less, the rib width is 100 μm or more, and the value obtained by multiplying the rib height by the rib width is 2000 μm or more. With respect to No. 11, no wax stain was observed, and the solder stain was evaluated as good "A", and the bondability and Ag diffusion were also evaluated as good "A".
一方、リブの高さ又はリブの幅が上記範囲内であっても、リブの高さとリブの幅を乗じた値が2000μm2未満である比較例1~3のうち、比較例1については、リブの幅が50μmと小さく、かつ、リブの高さとリブの幅を乗じた値が1000μm2以下と小さすぎたため、接合性及びAg拡散の評価が不可「B」であった。また、比較例2については、リブの高さが5μmと小さく、かつ、リブの高さとリブの幅を乗じた値が1500μm2と小さかったため、Ag拡散の評価が不可「B」であった。また、比較例3については、リブの高さが5μmと小さく、リブ幅も50μmと小さく、かつ、これらを乗じた値も250μm2と極めて小さかったため、接合性の評価及びAg拡散の評価のいずれもが不可「B」であった。また、比較例4については、リブの高さが40μmと大きすぎたため、接合性の評価が不可「B」であった。また、リブが形成されていない比較例5については、接合性の評価は「A」であったものの、ろうシミが複数個所で認められ、かつ、無酸素銅板の変色も生じていたことから、ろうシミ及びAg拡散の評価がいずれも不可「B」であった。 On the other hand, among Comparative Examples 1 to 3 in which the value obtained by multiplying the rib height by the rib width is less than 2000 μm 2 even if the rib height or rib width is within the above range, in Comparative Example 1, The rib width was as small as 50 μm, and the value obtained by multiplying the rib height by the rib width was too small as 1000 μm 2 or less. In Comparative Example 2, the rib height was as small as 5 μm, and the value obtained by multiplying the rib height by the rib width was as small as 1500 μm 2 , so the Ag diffusion evaluation was "B". In addition, in Comparative Example 3, the rib height was as small as 5 μm, the rib width was as small as 50 μm, and the value obtained by multiplying these was extremely small as 250 μm 2 . It was "B" impossible. In Comparative Example 4, the rib height was too large, ie, 40 μm, so the bondability was evaluated as failing “B”. In Comparative Example 5, in which ribs were not formed, although the bondability was evaluated as "A", wax stains were observed at multiple locations, and discoloration of the oxygen-free copper plate occurred. Both wax stains and Ag diffusion were evaluated as unsatisfactory "B".
1 絶縁回路基板
2 セラミックス基板
21a 面
21b 面
3 回路層
4 金属層
30 回路層用金属板
31a 面
31c 端面
32 リブ
40 金属層用金属板
41a 面
42 リブ
50 ろう材
51 残存ろう
61 62 加圧板
100 積層体
1
Claims (4)
前記回路層の前記セラミックス基板とは反対側の面には、半導体素子が搭載される搭載予定面を囲むリブが形成され、
前記リブの高さが10μm以上30μm以下であり、前記リブの幅が100μm以上であり、かつ、前記リブの高さと前記リブの幅を乗じた値が2000μm2以上であることを特徴とする絶縁回路基板。 An insulated circuit board having a circuit layer formed on one surface of a ceramic substrate,
ribs are formed on the surface of the circuit layer opposite to the ceramic substrate, and surround a surface to be mounted on which a semiconductor element is to be mounted;
The insulation characterized in that the rib has a height of 10 μm or more and 30 μm or less, a width of the rib of 100 μm or more, and a value obtained by multiplying the rib height by the rib width is 2000 μm or more . circuit board.
前記積層体を積層方向に加圧及び加熱することにより、前記セラミックス基板の一方の面に前記回路層用金属板を接合して回路層を形成する接合工程と、を備え、
前記リブの高さが10μm以上30μm以下であり、前記リブの幅が100μm以上であり、かつ、前記リブの高さと前記リブの幅を乗じた値が2000μm 2 以上であり、
前記接合工程では、前記リブに加圧板を当接させて前記積層体を加圧することを特徴とする絶縁回路基板の製造方法。
a laminate forming step of forming a laminate by arranging a circuit layer metal plate having ribs surrounding a mounting surface on which a semiconductor element is to be mounted on one surface of a ceramic substrate via a brazing material;
a bonding step of bonding the circuit layer metal plate to one surface of the ceramic substrate to form a circuit layer by applying pressure and heat to the laminate in the stacking direction;
The rib height is 10 μm or more and 30 μm or less, the rib width is 100 μm or more, and the value obtained by multiplying the rib height by the rib width is 2000 μm or more ,
A method of manufacturing an insulated circuit board, wherein in the joining step, a pressure plate is brought into contact with the rib to press the laminate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049596A JP7230602B2 (en) | 2019-03-18 | 2019-03-18 | Insulated circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049596A JP7230602B2 (en) | 2019-03-18 | 2019-03-18 | Insulated circuit board and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020155444A JP2020155444A (en) | 2020-09-24 |
JP7230602B2 true JP7230602B2 (en) | 2023-03-01 |
Family
ID=72559619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019049596A Active JP7230602B2 (en) | 2019-03-18 | 2019-03-18 | Insulated circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7230602B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258416A (en) | 2006-03-23 | 2007-10-04 | Mitsubishi Materials Corp | Power module and substrate therefor and method of manufacturing substrate for power module |
-
2019
- 2019-03-18 JP JP2019049596A patent/JP7230602B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258416A (en) | 2006-03-23 | 2007-10-04 | Mitsubishi Materials Corp | Power module and substrate therefor and method of manufacturing substrate for power module |
Also Published As
Publication number | Publication date |
---|---|
JP2020155444A (en) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524716B2 (en) | Power module substrate with heat sink and method for manufacturing the same, power module with heat sink, and substrate for power module | |
TWI612622B (en) | Method for manufacturing substrate for power module | |
WO2007142261A1 (en) | Power element mounting substrate, method for manufacturing the power element mounting substrate, power element mounting unit, method for manufacturing the power element mounting unit, and power module | |
JP6455056B2 (en) | Manufacturing method and pressure device for power module substrate with heat sink | |
JP7024331B2 (en) | A method for manufacturing an insulated circuit board, a method for manufacturing an insulated circuit board with a heat sink, and a method for manufacturing a laminated structure of an insulated circuit board. | |
JP6024477B2 (en) | Manufacturing method of power module substrate with heat sink | |
JP6665664B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2018137396A (en) | Manufacturing method of substrate for power module | |
JPWO2019188885A1 (en) | Manufacturing method of joints for insulated circuit boards and joints for insulated circuit boards | |
WO2019167942A1 (en) | Insulating circuit board | |
JP7230602B2 (en) | Insulated circuit board and its manufacturing method | |
JP2014167984A (en) | Method of manufacturing substrate for power module with heat sink | |
JP5887939B2 (en) | Manufacturing method and manufacturing apparatus for power module substrate with heat sink | |
JP6614256B2 (en) | Insulated circuit board | |
JP6118583B2 (en) | Insulating substrate | |
JP2018056275A (en) | Circuit board-attached heat sink and method for manufacturing the same | |
JP2017224748A (en) | Heat sink with circuit board and method for manufacturing the same | |
JP2020129631A (en) | Insulation circuit board and manufacturing method thereof | |
JP7521451B2 (en) | Manufacturing method of insulating circuit board and insulating circuit board | |
JP2010225619A (en) | Circuit board, and circuit board manufacturing method | |
JP7490950B2 (en) | Manufacturing method for insulating circuit board | |
JP2018041867A (en) | Heat dissipation substrate and method of manufacturing heat dissipation substrate | |
JP7119689B2 (en) | Manufacturing method of insulated circuit board with heat sink and insulated circuit board with heat sink | |
JP7054073B2 (en) | Insulated circuit board with heat sink | |
JP7272018B2 (en) | Manufacturing method of insulated circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7230602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |