JP7225175B2 - ストレージ装置及びデータ処理方法 - Google Patents

ストレージ装置及びデータ処理方法 Download PDF

Info

Publication number
JP7225175B2
JP7225175B2 JP2020156106A JP2020156106A JP7225175B2 JP 7225175 B2 JP7225175 B2 JP 7225175B2 JP 2020156106 A JP2020156106 A JP 2020156106A JP 2020156106 A JP2020156106 A JP 2020156106A JP 7225175 B2 JP7225175 B2 JP 7225175B2
Authority
JP
Japan
Prior art keywords
data
compressed
processor
accelerator
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020156106A
Other languages
English (en)
Other versions
JP2022049848A (ja
Inventor
尚 長尾
朋宏 吉原
彰 山本
雄策 清田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2020156106A priority Critical patent/JP7225175B2/ja
Priority to CN202110188671.5A priority patent/CN114201105A/zh
Priority to US17/190,152 priority patent/US11210032B1/en
Priority to US17/561,814 priority patent/US20220121402A1/en
Publication of JP2022049848A publication Critical patent/JP2022049848A/ja
Priority to JP2023017247A priority patent/JP7411127B2/ja
Application granted granted Critical
Publication of JP7225175B2 publication Critical patent/JP7225175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661Format or protocol conversion arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3084Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method
    • H03M7/3091Data deduplication
    • H03M7/3095Data deduplication using variable length segments
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608Saving storage space on storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/064Management of blocks
    • G06F3/0641De-duplication techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60General implementation details not specific to a particular type of compression
    • H03M7/6011Encoder aspects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60General implementation details not specific to a particular type of compression
    • H03M7/6017Methods or arrangements to increase the throughput
    • H03M7/6029Pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、容量削減機能を有するストレージ装置に関する。
近年、IoT(Internet of Things)及びAI(Artifical Inteligence)に代表されるように、膨大なデータを分析することによって、新たな価値を生み出す技術が普及している。膨大なデータを格納するストレージ装置には、低いデータ保持コスト(容量当たりの価格)と高いI/O(Input/Output)性能が求められる。
データ保持コストは、ビットコスト(容量当たりの価格)及び格納するデータ量の積として算出される。格納するデータ量を削減することによってデータ保持コストの削減を実現する技術として、重複排除及び圧縮がある。重複排除は、ストレージ装置内の同じデータを検索し、一方のデータを削除し、他方のデータを参照するように制御する機能である。圧縮は、データのビット列を符号化することによって、短いビット列に置換する機能である。
近年、重複排除及び圧縮を組み合わせて、データ保持コストが低いストレージ装置が普及している。
しかし、ビット列の符号化は、演算負荷の大きい処理であるため、膨大なデータを扱うストレージ装置において、I/O性能の低下を引き起こす。
I/O性能の低下への対処として、例えば、特許文献1に記載の技術が知られている。特許文献1には、データの圧縮及び伸張を専用ハードウェアで高速に行うことができるアクセラレータをCPUバス上に搭載し、メモリに保持したデータ及びバス上で入出力されるデータの圧縮及び伸張をアクセラレータにオフロードし、CPUの負荷を減らすシステムが開示されている。
米国公開特許第2017/0147624号
重複排除及び圧縮のデータ削減効果は処理単位の大きさによって異なる。
重複排除では、処理単位が小さいほどデータ削減効果が高い。なぜならば、処理単位が小さいと、ストレージ装置内に同一データが存在する確率が高くなるためである。例えば、ABCDとDCBAというデータがあるとき、処理単位が4文字である場合、二つのデータは異なるデータとして扱われ、重複排除されない。一方で、処理単位が1文字であれば、A、B、C、Dの各部分が同じデータとして扱われ、重複排除できる。
一方で、圧縮では、処理単位が大きいほどデータ削減効果が高い。例えば、8kBのデータが8個ある状況を想定した場合、各データを個別に圧縮するよりも、8個のデータを一つに結合した64kBのデータを圧縮するほうがデータ削減率は高い。ストレージ装置で用いる可逆圧縮アルゴリズムは一般にスライド辞書方式であり、圧縮単位が大きいほどより広い辞書探索空間があり、文字列が一致する確率が高まるためである。
高いデータ削減効果を得るためには、処理単位が小さい重複排除と処理単位が大きい圧縮を組み合わせる必要がある。まず、データ列のうち、小さい処理単位で同じデータを検索し、重複排除する。次に、重複排除によって削除されたデータを除いたデータ列を圧縮する。ここで、重複排除によって削除したデータを除くために、プロセッサによるデータ列の操作が必要となり、I/O性能が低下する課題がある。
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、プロセッサ、アクセラレータ、メモリ、及び記憶装置を備えたストレージ装置であって、前記プロセッサは、前記メモリに格納される、複数のデータから構成されるデータ列に対して重複排除処理を実行し、当該重複排除処理の結果に基づいて、前記データ列を構成するデータの中から、前記記憶装置に格納するデータである圧縮対象データを特定し、前記データ列における前記圧縮対象データの位置を示す第1位置情報を、前記圧縮対象データに関する情報として生成し、前記圧縮対象データに関する情報を含む圧縮指示を、前記アクセラレータに送信し、前記アクセラレータは、前記圧縮指示を受信した場合、前記メモリから前記データ列を読み出し、前記第1位置情報に基づいて、前記データ列から複数の前記圧縮対象データを取得し、複数の前記圧縮対象データを圧縮することによって、前記記憶装置に格納する圧縮データを生成する。
本発明によれば、I/O性能を低下させることなく、データ削減効果が高いストレージ装置を実現できる。上記した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。
実施例1のストレージ装置が実行する処理の概要を説明する図である。 実施例1のストレージ装置が実行する処理の概要を説明する図である。 実施例1のストレージ装置の構成の一例を示す図である。 実施例1の圧縮データ管理情報の一例を示す図である。 実施例1の重複排除データ管理情報の一例を示す図である。 実施例1のプロセッサが実行するデータ削減処理の一例を説明するフローチャートである。 実施例1のアクセラレータが実行する圧縮処理の一例を説明するフローチャートである。 実施例1のプロセッサが実行するデータ列の読出処理の一例を説明するフローチャートである。 実施例1のアクセラレータが実行する伸張処理の一例を説明するフローチャートである。 実施例2のストレージ装置が実行する処理の概要を説明する図である。 実施例2のストレージ装置が実行する処理の概要を説明する図である。 実施例2の圧縮データ管理情報の一例を示す図である。 実施例2のホストデータ管理情報の一例を示す図である。 実施例2のプロセッサが実行するデータ削減処理の一例を説明するフローチャートである。 実施例2のプロセッサが実行するデータ削減処理の一例を説明するフローチャートである。 実施例2のアクセラレータが実行する圧縮処理の一例を説明するフローチャートである。 実施例2のプロセッサが実行するガベージコレクションの一例を説明するフローチャートである。
以下、本発明の実施例を、図面を用いて説明する。ただし、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
以下に説明する発明の構成において、同一又は類似する構成又は機能には同一の符号を付し、重複する説明は省略する。
本明細書等における「第1」、「第2」、「第3」等の表記は、構成要素を識別するために付するものであり、必ずしも、数又は順序を限定するものではない。
まず、実施例1のストレージ装置100が実行する処理の概要を図1及び図2を用いて説明する。図1及び図2は、実施例1のストレージ装置100が実行する処理の概要を説明する図である。
ストレージ装置100は、ホスト200(図3参照)に記憶領域を提供する装置であり、プロセッサ111、アクセラレータ112、及びメモリ113を含むストレージコントローラ101と、記憶媒体102とを備える。ホスト200は、提供される記憶領域を論理的なボリュームとして認識し、当該ボリュームを用いてデータの読出し及びデータの書込みを行う。
まず、図1を用いて実施例1のストレージ装置100が実行する書込処理の概要について説明する。ここでは、ホスト200が、アドレス(論理アドレス)順に整列された複数のデータから構成されるデータ列をボリュームに対して書き込んだ場合の処理について説明する。
まず、ホスト200が書き込んだデータ列はメモリ113に格納される。図1では、データ列XBYZが書き込まれた後、データ列ABCDが書き込まれたものとする。
なお、データ列XBYZは、データX、B、Y、Zから構成されるデータ列であり、データ列ABCDは、データA、B、C、Dから構成されるデータ列である。データ列の各データは論理アドレスの順に並べられている。
プロセッサ111は、メモリ113にデータ列ABCDが格納された後、所定の処理単位で、メモリ113に格納されるデータ列XBYZとデータ列ABCDとを比較する。処理単位は、例えば、データ列の最小データサイズ、すなわち、データX、Aといった単位でデータを比較する。プロセッサ111は、前述の比較の結果、データ列ABCDのデータBが他のデータ列XBYZのデータBと一致しているため、データBは記憶媒体102への格納が不要なデータであると判定する。プロセッサ111は、データA、C、Dが圧縮対象データであることを示す情報を生成する。
プロセッサ111は、アクセラレータ112に対して、メモリ113上のデータ列ABCDのアドレス及び圧縮対象データに関する情報とともに、圧縮を指示する。ここで、圧縮対象データに関する情報は、例えば、ビットマップ及びアドレス範囲のリスト等である。ビットマップは、データ列を構成するデータの数と同数のビット列であり、圧縮対象データに対応するビットに1が格納される。
アクセラレータ112は、データ列ABCDのアドレスに基づいて、メモリ113からデータ列ABCDを取得する。また、アクセラレータ112は、圧縮対象データに関する情報に基づいて、データ列ABCDからデータA、C、Dを取得し、取得したデータA、C、Dをアドレス順に並べてデータ列ACDを生成し、圧縮アルゴリズムに基づいてデータ列ACDを圧縮することによって圧縮データacdを生成する。アクセラレータ112は、圧縮データacdをメモリ113に格納する。その後、プロセッサ111は、メモリ113上の圧縮データacdを記憶媒体102に格納する。
重複排除では、プロセッサ111は小さい処理単位で重複するデータを検索する。これによって、重複したデータを効率的に検索し、削除できるため、データ削減効果を高めることができる。圧縮では、アクセラレータ112は、圧縮対象データを並べて生成されたデータ列、すなわち、重複排除より大きい処理単位のデータ(データ列)を圧縮する。これによって、圧縮率が高い圧縮データを生成できるため、データ削減効果を高めることができる。
以上が、書込処理の概要である。
次に、図2を用いて実施例1のストレージ装置100が実行する読出処理の概要について説明する。ここでは、ホスト200が、ストレージ装置100に対して、データ列ABCDの読出要求を送信した場合の処理について説明する。なお、読出要求には、ボリュームにおけるデータ列ABCDの論理アドレスが含まれる。
プロセッサ111は、記憶媒体102から、重複排除処理によって削除されたデータBを読み出し、メモリ113に格納する。また、プロセッサ111は、記憶媒体102から、圧縮データacdを読み出し、メモリ113に格納する。プロセッサ111は、アクセラレータ112に対して、メモリ113上の圧縮データacdのアドレス、メモリ113上のデータ列ABCDの格納位置(アドレス)、及び伸張されたデータA、C、Dの配置に関する情報とともに、伸張を指示する。ここで、伸張されたデータの配置に関する情報は、例えば、ビットマップ及びアドレスのリスト等である。ビットマップは、データ列を構成するデータの数と同数のビット列であり、データを配置する位置に対応するビットに1が格納される。
アクセラレータ112は、圧縮データacdのアドレスに基づいて、メモリ113から圧縮データacdを取得し、圧縮データacdを伸張することによってデータ列ACDを生成する。また、アクセラレータ112は、伸張されたデータの配置に関する情報に基づいて、データ列ACDのデータA、C、Dをメモリ113の所定のアドレスに格納する。
例えば、伸張されたデータの配置に関する情報がビットマップである場合、アクセラレータ112は、データ列ACDにおけるデータの順番にしたがって、1が格納されるビットに対応するデータ列の位置にデータを格納する。つまり、アクセラレータ112は、データ列ABCDのメモリ113の配置場所の1番目の位置にデータAを格納し、3番目の位置にデータCを格納し、4番目の位置にデータDを格納する。
なお、データBをメモリ113に格納した後に、データA、C、Dがメモリ113に格納されているが、メモリ113へのデータの格納順は異なっていてもよい。
以上が、読出処理の概要である。
次に、実施例1のストレージ装置100の詳細について説明する。
図3は、実施例1のストレージ装置100の構成の一例を示す図である。
ストレージ装置100は、SAN(Storage Area Network)及びLAN(Local Area Network)等のネットワークを介して、記憶領域を提供するホスト200と接続する。ホスト200は、例えば、パーソナルコンピュータ及びスマートフォン等である。
ストレージ装置100は、ストレージコントローラ101及び記憶媒体102を備える。
ストレージコントローラ101は、コマンドに応じた処理を実行する。ストレージコントローラ101は、プロセッサ111、アクセラレータ112、メモリ113、及びホストインタフェース114を有する。各ハードウェアは内部ネットワークを介して相互に接続される。
ホストインタフェース114は、ホスト200と接続するためのインタフェースである。ホストインタフェース114は、ストレージ装置100及びホスト200の間でコマンド及びデータの送受信処理を実行する。
プロセッサ111は、メモリ113に格納されるプログラムを実行する。実施例1のプロセッサ111は、コマンドに応じて各種処理を実行する演算部又は制御部として機能する。
アクセラレータ112は、本発明の特徴的な要素であり、プロセッサ111の指示に従って圧縮処理及び伸張処理を実行する。アクセラレータ112は、圧縮処理及び伸張処理を高速に実行できるように設計されたハードウェアであり、例えば、FPGA(Field Programmable Gate Array)を用いて実装される。
メモリ113は、DRAM(Dynamic Random Access Memory)等の記憶装置であり、プロセッサ111が実行するプログラム及びプログラムが使用する情報を格納する。また、メモリ113は、プログラムが使用するワークエリアとしても利用される。メモリ113は、揮発性のメモリ及び不揮発性のメモリのいずれでもよい。
本実施例のメモリ113は、圧縮データ管理情報300及び重複排除データ管理情報310を格納する。また、メモリ113は、演算部又は制御部を実現するプログラム(図示省略)を格納する。圧縮データ管理情報300及び重複排除データ管理情報310の詳細については、図4及び図5を用いて説明する。
記憶媒体102は、不揮発性の記憶装置である。記憶媒体102は、例えば、HDD(Hard Disk Drive)又はSSD(Solid State Drive)等の半導体メモリである。記憶媒体102は、内部ネットワークを介してストレージコントローラ101と接続し、プロセッサ111との間のコマンドの送受信処理、メモリ113との間のデータの送受信処理を実行する。なお、記憶媒体102は、内部ネットワークを介して、直接ストレージコントローラ101と接続しているが、内部ネットワークに接続された記憶媒体用のインタフェースを介して、ストレージコントローラ101と接続してもよい。
図4は、実施例1の圧縮データ管理情報300の一例を示す図である。
圧縮データ管理情報300は、圧縮データを管理するための情報である。圧縮データ管理情報300は、論理アドレス301、物理アドレス302、及びデータサイズ303から構成されるエントリを格納する。一つのエントリは、一つの圧縮データに対応する。
論理アドレス301は、ホスト200に提供されたボリュームにおける、データ列の格納場所を示す論理アドレスを格納するフィールドである。
物理アドレス302は、ストレージ装置100における、圧縮データの格納場所を示すアドレスを格納するフィールドである。ここで、圧縮データは、重複排除処理が実行されたデータ列を圧縮することによって生成されたデータである。
データサイズ303は、圧縮データのデータサイズを格納するフィールドである。
圧縮データのデータサイズは、もとのデータ列のサイズ及び格納される値等に依存する。したがって、各圧縮データのサイズは一般的に異なる。データ削減効果を高めるためには、隙間がないように圧縮データを記憶媒体102に格納する必要がある。そこで、プロセッサ111は、圧縮データ管理情報300を用いて、記憶媒体102上の圧縮データの配置を制御する。
なお、記憶媒体102の物理アドレスの代わりに、記憶媒体102がストレージコントローラ101に提供するアドレス、又は複数の記憶媒体102を用いた生成されたRAID(Redundant Arrays of Inexpensive Disks)ボリュームのアドレス、容量仮想化機構によって提供される外接のストレージ装置100のアドレスであってもよい。
図5は、実施例1の重複排除データ管理情報310の一例を示す図である。
重複排除データ管理情報310は、重複排除によってデータ列から削除されたデータを管理するための情報である。重複排除データ管理情報310は、論理アドレス311及び参照論理アドレス312から構成されるエントリを格納する。一つのエントリは、重複排除によって削除された一つのデータに対応する。
論理アドレス311は、ボリュームにおける、重複排除によってデータ列から削除されたデータの格納場所を示すアドレスを格納するフィールドである。
参照論理アドレス312は、ボリュームにおける、削除されたデータに一致するデータの格納場所を示すアドレスを格納するフィールドである。
重複排除の処理単位は、圧縮の処理単位より小さいため、あるデータ列に含まれるデータが、他のデータ列に含まれるデータと一致する場合がある。
図6は、実施例1のプロセッサ111が実行するデータ削減処理の一例を説明するフローチャートである。
プロセッサ111は、書込処理の実行時又は周期的にデータ削減処理を実行する。書込処理は、ストレージ装置100が、ホスト200からデータ列を受信した場合に実行される。ここでは、書込処理の実行時にデータ削減処理が実行されるものとして説明する。なお、書込処理では、ストレージ装置100は、メモリ113にデータ列を格納し、ホスト200に書込処理の完了通知を送信する。
プロセッサ111は、重複排除の処理単位に基づいてデータ列を分割する(ステップS101)。このとき、プロセッサ111は、圧縮対象データに関する情報を初期化する。例えば、プロセッサ111は、分割されたデータの数と同数のビット列(ビットマップ)を生成する。
次に、プロセッサ111は、分割されたデータの中からターゲットデータを選択する(ステップS102)。
次に、プロセッサ111は、ターゲットデータに一致するデータを検索する(ステップS103)。
例えば、プロセッサ111は、ターゲットデータからフィンガープリントと呼ばれる小サイズの検索キーワードを算出し、他のデータのフィンガープリントと比較する。ターゲットデータのフィンガープリントと同じフィンガープリントのデータが存在する場合、プロセッサ111は、検索されたデータを伸長し、ターゲットデータと伸長したデータとを比較する。
なお、比較するデータはメモリ113及び記憶媒体102に格納されるデータである。
次に、プロセッサ111は、検索の結果に基づいて、ターゲットデータに一致するデータが存在するか否かを判定する(ステップS104)。
ターゲットデータに一致するデータが存在する場合、プロセッサ111は、ターゲットデータに関するエントリを重複排除データ管理情報310に登録する(ステップS105)。その後、プロセッサ111はステップS107に進む。
具体的には、プロセッサ111は、重複排除データ管理情報310にエントリを追加し、追加されたエントリの論理アドレス311にターゲットデータの論理アドレスを格納し、追加されたエントリの参照論理アドレス312にターゲットデータに一致するデータの論理アドレスを格納する。
なお、ターゲットデータの論理アドレスは、ターゲットデータを含むデータ列のアドレス、ターゲットデータの先頭からの順番(オフセット)、及び重複排除の処理単位に基づいて算出できる。
ターゲットデータに一致するデータが存在しない場合、プロセッサ111は、ターゲットデータを圧縮対象データとして登録する(ステップS106)。その後、プロセッサはステップS107に進む。
例えば、プロセッサ111は、ビットマップのターゲットデータに対応するビットに1を設定する。
ステップS107では、プロセッサ111は、データ列の全てのデータについて処理が完了したか否かを判定する(ステップS107)。
データ列の全てのデータについて処理が完了していない場合、プロセッサ111は、ステップS102に戻り、同様の処理を実行する。
データ列の全てのデータについて処理が完了した場合、プロセッサ111は、アクセラレータ112に対して、メモリ113上のデータ列の格納位置(アドレス)及び圧縮対象データに関する情報を含む圧縮指示を送信する(ステップS108)。プロセッサ111は、アクセラレータ112から完了通知を受信するまで待ち状態に移行する。なお、完了通知には、メモリ113上の圧縮データの格納場所(アドレス)及び圧縮データのデータサイズが含まれる。
アクセラレータ112から完了通知を受信した場合、プロセッサ111は、記憶媒体102における圧縮データの格納場所を決定し(ステップS109)、その後、データ削減処理を終了する。具体的には、以下のような処理が実行される。
(S109-1)プロセッサ111は、圧縮データ管理情報300を参照し、論理アドレス301に、データ列の論理アドレスが格納されるエントリを検索する。該当するエントリが存在しない場合、プロセッサ111は、圧縮データ管理情報300にエントリを追加し、追加されたエントリの論理アドレス301にデータ列の論理アドレスを格納する。
(S109-2)プロセッサ111は、圧縮データ管理情報300の物理アドレス302を参照し、記憶媒体102の圧縮データが格納される記憶領域の最後尾の位置(アドレス)を特定する。プロセッサ111は、当該アドレスに基づいて、圧縮データを格納する記憶領域のアドレスを決定する。
(S109-3)プロセッサ111は、論理アドレス301に、データ列の論理アドレスが格納されるエントリの物理アドレス302に決定されたアドレスを格納し、また、当該エントリのデータサイズ303に、通知された圧縮データのデータサイズを格納する。これによって、圧縮データは記憶媒体102の記憶領域に前詰めに格納される。
以上がステップS109の処理の説明である。
周期的にデータ削減処理を実行する場合、プロセッサ111は、各データ列に対して図6で説明した処理を実行する。
プロセッサ111は、データ削減処理を実行された後、任意のタイミングで、記憶媒体102の決定されたアドレスに圧縮データを格納する。例えば、データ削減処理と圧縮データの格納処理が連続的に実行されてもよいし、周期的に圧縮データの格納処理が実行されてよい。周期的に圧縮データの格納処理を実行する場合、プロセッサ111は、メモリ113に格納される圧縮データを検索し、検索された圧縮データを記憶媒体102に格納する。
図7は、実施例1のアクセラレータ112が実行する圧縮処理の一例を説明するフローチャートである。
アクセラレータ112は、プロセッサ111から圧縮指示を受信した場合、圧縮処理を開始する。
アクセラレータ112は、プロセッサ111から通知されたメモリ113上のデータ列の格納位置(アドレス)からデータ列を取得する(ステップS201)。
アクセラレータ112は、プロセッサ111から通知された圧縮対象データに関する情報に基づいて、データ列から圧縮対象データを抽出する(ステップS202)。
例えば、圧縮対象データに関する情報がビットマップである場合、アクセラレータ112は、1が設定されたビットに対応する位置のデータを圧縮対象データとして抽出する。
アクセラレータ112は、圧縮対象データを論理アドレス順に並べることによってデータ列を生成する(ステップS203)。
次に、アクセラレータ112は、生成されたデータ列に対して圧縮アルゴリズムを適用することによって、圧縮データを生成する(ステップS204)。
次に、アクセラレータ112は、メモリ113に圧縮データを格納する(ステップS205)。
次に、アクセラレータ112は、メモリ113上の圧縮データの格納場所(アドレス)及び圧縮データのデータサイズを含む完了通知をプロセッサ111に送信する(ステップS206)。その後、アクセラレータ112は圧縮処理を終了する。
アクセラレータ112がデータ列を圧縮することによってプロセッサ111の処理負荷を低減できる。
図8は、実施例1のプロセッサ111が実行するデータ列の読出処理の一例を説明するフローチャートである。
ストレージ装置100は、ホスト200からデータ読出要求を受信した場合、又は、データ読出要求の傾向に基づいて予測されたデータを先読みする場合、データ列の読出処理を開始する。
ここでは、データ読出要求を受信した場合を例に読出処理を説明する。なお、データ読出要求には、ボリュームにおけるデータ列の論理アドレスが含まれる。
プロセッサ111は、論理アドレス、ホスト200が扱うデータ列のサイズ、及び重複排除の処理単位に基づいて、データ列を構成するデータのアドレスリストを生成する(ステップS301)。アドレスリストは、データ列を構成するデータが格納される先頭アドレス(論理アドレス)のリストである。このとき、プロセッサ111は、メモリ113上のデータ列の配置場所(アドレス範囲)を決定する。また、プロセッサ111は、伸張されたデータ列を構成するデータの配置に関する情報を初期化する。例えば、プロセッサ111は、アドレスリストに登録されているアドレスの数と同数のビット列(ビットマップ)を生成する。
次に、プロセッサ111は、リストの中からターゲットアドレスを選択する(ステップS302)。
プロセッサ111は、重複排除データ管理情報310を参照し、ターゲットアドレスに対応するデータが重複排除により削除されたか否かを判定する(ステップS303)。
具体的には、プロセッサ111は、論理アドレス311を参照して、ターゲットアドレス及びデータのサイズ(重複排除の処理単位)によって特定されたアドレス範囲に含まれる論理アドレスが設定されたエントリを検索する。プロセッサ111は、前述の条件に該当するエントリが存在する場合、ターゲットデータが重複排除により削除されたと判定する。
ターゲットアドレスに対応するデータが重複排除により削除されたデータであると判定された場合、プロセッサ111は、ターゲットアドレスに対応するデータを読み出し、メモリ113に格納する(ステップS304)。その後、プロセッサ111はステップS306に進む。具体的には、以下のような処理が実行される。
(S304-1)プロセッサ111は、ホスト200が扱うデータ列のサイズ、データ列の論理アドレス、及びターゲットデータの論理アドレスに基づいて、メモリ113上のターゲットアドレスに対応するデータの配置場所(アドレス)を決定する。
(S304-2)プロセッサ111は、ステップS303において検索されたエントリの参照論理アドレス312に対応するデータがメモリ113に格納されているか否かを判定する。
(S304-3)データがメモリ113に格納されている場合、プロセッサ111は、当該データを決定された配置場所にコピーする。
(S304-4)データがメモリ113に格納されていない場合、プロセッサ111は、圧縮データ管理情報300を参照し、論理アドレス301に、検索されたアドレスを含むアドレス範囲の先頭アドレスが格納されるエントリを検索する。プロセッサ111は、検索されたエントリの物理アドレス302に格納されるアドレスに基づいて、記憶媒体102から圧縮データを読み出し、メモリ113に格納する。プロセッサ111は、アクセラレータ112に、メモリ113上の圧縮データの格納場所(アドレス)及び伸張されたデータ列の配置場所を含む、伸張指示を送信する。アクセラレータ112から完了通知を受信した場合、プロセッサ111は、伸張されたデータ列に含まれる、ターゲットアドレスに対応するデータを、配置場所にコピーする。
なお、アクセラレータ112は、伸張指示を受信した場合、圧縮データを伸張し、伸張されたデータ列をメモリ113の指定された配置場所に格納する。
以上がステップS304の処理の説明である。
ターゲットアドレスに対応するデータが重複排除により削除されたデータではないと判定された場合、プロセッサ111は、ターゲットアドレスをデータ配置位置として登録する(ステップS305)。その後、プロセッサ111はステップS306に進む。
具体的には、プロセッサ111は、ビットマップのターゲットアドレスに対応するビットに1を設定する。
ステップS306では、プロセッサ111は、アドレスリストの全てのアドレスについて処理が完了したか否かを判定する(ステップS306)。
アドレスリストの全てのアドレスについて処理が完了していないと判定された場合、プロセッサ111は、ステップS302に戻り、同様の処理を実行する。
アドレスリストの全てのアドレスについて処理が完了したと判定された場合、プロセッサ111は、記憶媒体102からデータ列に関連する圧縮データを読み出す(ステップS307)。
具体的には、プロセッサ111は、圧縮データ管理情報300を参照し、論理アドレス301に、読出要求によって指定されたアドレス範囲のアドレスが格納されたエントリを検索する。プロセッサ111は、検索されたエントリの物理アドレス302に格納されるアドレスに基づいて、記憶媒体102から圧縮データを読み出し、メモリ113に格納する。
次に、プロセッサ111は、アクセラレータ112に対して、圧縮データのメモリ113上の格納場所(アドレス)、データ列の配置場所(アドレス)、及びデータ列の各データの配置場所を示す情報を含む伸張指示を送信する(ステップS308)。その後、プロセッサ111はデータ列の読出処理する。
プロセッサ111は、アクセラレータ112から完了通知を受信した後、任意のタイミングで、データ列をホスト200に送信する。
図9は、実施例1のアクセラレータ112が実行する伸張処理の一例を説明するフローチャートである。
アクセラレータ112は、プロセッサ111から伸張指示を受信した場合、伸張処理を開始する。
アクセラレータ112は、圧縮データのメモリ113上の配置場所に基づいて、メモリ113から圧縮データを取得する(ステップS401)。
次に、アクセラレータ112は、圧縮データに対して伸張アルゴリズムを適用することによって、圧縮データを伸張する(ステップS402)。
次に、アクセラレータ112は、データ列の配置場所(アドレス)及びデータ列の各データの配置場所を示す情報に基づいて、伸張されたデータ列に含まれるデータをメモリ113に配置する(ステップS403)。
例えば、データ列の各データの配置場所を示す情報がビットマップである場合、アクセラレータ112は、1が設定されたビットに対応する位置に、データ列に含まれるデータを配置する。なお、データ列に含まれるデータの順番にしたがってデータが配置される。
次に、アクセラレータ112は、完了通知をプロセッサ111に送信する(ステップS404)。その後、アクセラレータ112は伸張処理を終了する。
実施例1によれば、ストレージ装置100は、アクセラレータ112にデータのアライメントの調整処理とともに、圧縮処理及び伸張処理を実行させることによって、プロセッサ111の処理負荷を低減できる。また、圧縮処理及び重複排除処理の処理単位は、それぞれの処理に適した処理単位に調整できるため、データ削減効果を高めることができる。
実施例2では、ストレージ装置100は、複数のデータ列をまとめて圧縮する点が実施例1と異なる。以下、実施例1との差異を中心に実施例2について説明する。
まず、実施例1のストレージ装置100が実行する処理の概要を図10及び図11を用いて説明する。図10及び図11は、実施例2のストレージ装置100が実行する処理の概要を説明する図である。
まず、図10を用いて実施例1のストレージ装置100が実行する書込処理の概要について説明する。ここでは、ホスト200が、異なるボリュームに対してデータ列1000、1010、1020を書き込んだ場合の処理について説明する。なお、各データ列1000、1010、1020のサイズは同一であるものとする。
まず、ホスト200が書き込んだデータ列1000、1010、1020はメモリ113に格納される。プロセッサ111は、メモリ113にデータ列1000、1010、1020が格納された後、各データ列1000、1010、1020に対して重複排除処理を実行する。図10では、データ列1000はデータAが残り、データ列1010はデータB、Cが残り、データ列1020はデータDが残ったものとする。
プロセッサ111は、メモリ113に格納されるデータ列から、圧縮の処理単位分のデータを選択する。ここでは、4つ分のデータのサイズを圧縮の処理単位としている。したがって、データA、B、C、Dが選択される。プロセッサ111は、アクセラレータ112に対して、データA、B、C、Dの圧縮指示を送信する。
アクセラレータ112は、データA、B、C、Dからデータ列ABCDを生成し、当該データ列を圧縮することによって圧縮データabcdを生成する。アクセラレータ112は、圧縮データabcdをメモリ113に格納する。その後、プロセッサ111は、メモリ113上の圧縮データabcdを記憶媒体102に格納する。記憶媒体102には、圧縮データを隙間なく格納される。
ホスト200によってデータ列の一部のデータが更新された場合、本実施例の圧縮データの格納方式では、元の圧縮データは削除されず、更新されたデータを含むデータ列を圧縮した圧縮データが記憶媒体102に新たに格納される。これにともなって、論理アドレスに対応づけられる物理アドレスも更新される。論理アドレスとの対応づけが解除されたデータをガベージと呼ぶ。
ボリュームへのデータ列の書込に伴ってガベージが大量に発生する。そこで、実施例2のストレージ装置100は、ガベージコレクションと呼ばれる処理を実行することによって、ガベージを削除する。さらに、ストレージ装置100は、ガベージが削除された後、記憶媒体102の圧縮データを配置し直す。これによって、記憶媒体102へのホスト200が利用するボリュームへ提供する記憶領域を確保する。
以上が、書込処理の概要である。
次に、図11を用いて実施例1のストレージ装置100が実行するガベージコレクションの概要について説明する。ここでは、ホスト200が、ストレージ装置100に対して、データCに対応する更新データC’を含むデータ列が書き込まれた場合の処理について説明する。このとき、圧縮データabcdのデータCはガベージとなる。
プロセッサ111は、記憶媒体102から圧縮データabcdを読み出し、メモリ113に格納する。プロセッサ111は、アクセラレータ112に伸張指示を送信する。アクセラレータ112は、圧縮データabcdを伸張し、データ列ABCDをメモリ113に格納する。
プロセッサ111は、アクセラレータ112に対して、データCを除く、データA、B、Dの圧縮指示を送信する。アクセラレータ112は、データA、B、Dからデータ列ABCを生成し、圧縮アルゴリズムを適用することによって圧縮データabdを生成する。アクセラレータ112は、圧縮データabdをメモリ113に格納する。プロセッサ111は、記憶媒体102の圧縮データが格納される記憶領域の最後尾の位置の次の位置に圧縮データabdを書き込む。
以上が、ガベージコレクションの概要である。前述のように、アクセラレータ112は、データ列からガベージを取り除いたデータを再度圧縮する。プロセッサ111は直接データ列を処理する必要がないため、負荷を低減できる。
実施例2のストレージ装置100のハードウェア構成は実施例1と同一である。実施例2では、ストレージ装置100が保持する管理情報が異なる。
図12は、実施例2の圧縮データ管理情報1200の一例を示す図である。
圧縮データ管理情報1200は、圧縮データを管理するための情報である。圧縮データ管理情報300は、ブロック番号1201、物理アドレス1202、及びデータサイズ1203から構成されるエントリを格納する。一つのエントリは、一つの圧縮データに対応する。
ブロック番号1201は、圧縮データを識別するためのブロック番号を格納するフィールドである。実施例2では、複数のデータ列のデータをまとめて圧縮しているため、圧縮するデータの論理アドレスは連続していない。したがって、論理アドレスの代わりに、ブロック番号を用いて圧縮データを識別する。
物理アドレス1202及びデータサイズ1203は、物理アドレス302及びデータサイズ303と同一のフィールドである。
図13は、実施例2のホストデータ管理情報1300の一例を示す図である。
ホストデータ管理情報1300は、重複排除処理によってデータ列から削除されたデータを管理するための情報である。ホストデータ管理情報1300は、論理アドレス1301、ブロック番号1302、及びオフセット1303から構成されるエントリを格納する。一つのエントリは、重複排除処理によって削除された一つのデータに対応する。
論理アドレス1301は、論理アドレス311と同一のフィールドである。
ブロック番号1302は、データを含むデータ列を圧縮した圧縮データに付与されたブロック番号を格納するフィールドである。
オフセットは、圧縮前のデータ列におけるデータの位置を示す値を格納するフィールドである。
図14A及び図14Bは、実施例2のプロセッサ111が実行するデータ削減処理の一例を説明するフローチャートである。
プロセッサ111は、書込処理の実行時又は周期的にデータ削減処理を実行する。書込処理は、ストレージ装置100が、ホスト200からデータ列を受信した場合に実行される。ここでは、書込処理の実行時にデータ削減処理が実行されるものとして説明する。なお、書込処理では、ストレージ装置100は、メモリ113にデータ列を格納し、ホスト200に書込処理の完了通知を送信する。
プロセッサ111は、メモリ113に格納されるデータ列の中からターゲットデータ列を選択する(ステップS501)。
プロセッサ111は、重複排除の処理単位に基づいてデータ列を分割する(ステップS502)。
次に、プロセッサ111は、分割されたデータの中からターゲットデータを選択する(ステップS503)。
次に、プロセッサ111は、ターゲットデータに一致するデータを検索する(ステップS504)。データの検索方法はステップS103と同一である。
なお、比較するデータはメモリ113及び記憶媒体102に格納されるデータである。
次に、プロセッサ111は、検索の結果に基づいて、ターゲットデータに一致するデータが存在するか否かを判定する(ステップS505)。
ターゲットデータに一致するデータが存在する場合、プロセッサ111は、ターゲットデータに関する情報をホストデータ管理情報1300に登録する(ステップS506)。その後、プロセッサ111はステップS508に進む。
具体的には、プロセッサ111は、ホストデータ管理情報1300にエントリを追加し、追加されたエントリの論理アドレス1301にターゲットデータの論理アドレスを格納する。検索されたデータが含まれる圧縮データのブロック番号及び当該データのオフセットを、追加されたエントリのブロック番号1302及びオフセット1303に格納する。
ターゲットデータに一致するデータが存在しない場合、プロセッサ111は、ターゲットデータを圧縮対象データとして登録する(ステップS507)。その後、プロセッサはステップS508に進む。
具体的には、プロセッサ111は、メモリ113上のターゲットデータ列のアドレス及びターゲットデータ列におけるデータの位置(オフセット)を対応づけたデータをリストに登録する。
ステップS508では、プロセッサ111は、ターゲットデータ列の全てのデータの処理が完了したか否かを判定する(ステップS508)。
ターゲットデータ列の全てのデータの処理が完了していないと判定された場合、プロセッサ111は、ステップS503に戻り、同様の処理を実行する。
ターゲットデータ列の全てのデータの処理が完了したと判定された場合、プロセッサ111は、圧縮対象データのデータ量が閾値以上である否かを判定する(ステップS509)。
具体的には、プロセッサ111は、リストに登録されたデータの数及び重複排除の処理単位に基づいて圧縮対象のデータ量を算出する。プロセッサ111は、当該データ量が閾値より大きいか否かを判定する。ここで、閾値は圧縮の処理単位である。
圧縮対象データのデータ量が閾値より小さいと判定された場合、プロセッサ111は、ステップS501に戻り、同様の処理を実行する。
圧縮対象データのデータ量が閾値以上であると判定された場合、プロセッサ111は、アクセラレータ112に対して、リストを含む圧縮指示を送信する(ステップS510)。プロセッサ111は、アクセラレータ112から完了通知を受信するまで待ち状態に移行する。なお、完了通知には、メモリ113上の圧縮データの格納場所(アドレス)、圧縮前のデータ列における各データのオフセット、及び圧縮データのデータサイズが含まれる。
アクセラレータ112から完了通知を受信した場合、プロセッサ111は、記憶媒体102における圧縮データの格納場所を決定する(ステップS511)。具体的には、以下のような処理が実行される。
(S511-1)プロセッサ111は、圧縮データ管理情報1200の物理アドレス1202を参照し、記憶媒体102の圧縮データが格納される記憶領域の最後尾の位置(アドレス)を特定する。プロセッサ111は、当該アドレスに基づいて、圧縮データを格納する記憶領域のアドレスを決定する。
(S511-2)プロセッサ111は、圧縮データ管理情報1200にエントリを追加し、ブロック番号1201にブロック番号を格納する。プロセッサ111は、追加されたエントリの物理アドレス1202に、決定されたアドレスを格納する。また、プロセッサ111は、当該エントリのデータサイズ1203に、通知された圧縮データのデータサイズを格納する。
以上がステップS511の処理の説明である。
次に、プロセッサ111は、ホストデータ管理情報1300を更新する(ステップS512)。その後、プロセッサ111はデータ削減処理を終了する。具体的には以下のような処理が実行される。
(S512-1)プロセッサ111は、リストに登録された圧縮対象データの中からターゲットデータを選択する。
(S512-2)プロセッサ111は、ホストデータ管理情報1300を参照し、ターゲットデータに対応するエントリを検索する。具体的には、プロセッサ111は、論理アドレス1301に、ターゲットデータのアドレスが格納されるエントリを検索する。
(S512-3)プロセッサ111は、ホストデータ管理情報1300にターゲットデータに対応するエントリが存在しないと判定された場合、すなわち、ターゲットデータがボリュームに対して初めて書き込まれたデータである場合、プロセッサ111は、ホストデータ管理情報1300にエントリを追加する。プロセッサ111は、追加されたエントリの論理アドレス1301に、ターゲットデータの論理アドレスを格納する。また、プロセッサ111は、追加されたエントリのブロック番号1302に圧縮データのブロック番号を格納し、オフセット1303にターゲットデータのオフセットを格納する。
(S512-4)プロセッサ111は、ホストデータ管理情報1300にターゲットデータに対応するエントリが存在すると判定された場合、すなわち、データを更新する場合、プロセッサ111は、検索されたエントリのブロック番号1302に圧縮データのブロック番号を格納し、当該エントリのオフセット1303にターゲットデータのオフセットを格納する。
(S512-5)プロセッサ111は、全ての圧縮対象データの処理が完了したか否かを判定する。全ての圧縮対象データの処理が完了していない場合、プロセッサ111は、S512-1に戻り、同様の処理を実行する。全ての圧縮対象データの処理が完了した場合、プロセッサ111はステップS512の処理を終了する。
以上がステップS512の処理の説明である。ステップS512の処理の結果、更新されたデータのブロック番号1302及びオフセット1303は更新される。これにともなって、論理アドレスとの対応づけが解除された物理アドレスをガベージと呼び、ガベージでない物理アドレスを有効状態と呼ぶ。ガベージコレクションでは、有効状態の物理アドレスに格納された圧縮対象データを読み出し、前詰めに記憶媒体102に格納する。これによって、記憶媒体102の未使用の記憶領域を確保することができる。
プロセッサ111は、データ削減処理を実行された後、任意のタイミングで、記憶媒体102の決定されたアドレスに圧縮データを格納する。例えば、データ削減処理と圧縮データの格納処理が連続的に実行されてもよいし、周期的に圧縮データの格納処理が実行されてよい。周期的に圧縮データの格納処理を実行する場合、プロセッサ111は、メモリ113に格納される圧縮データを検索し、検索された圧縮データを記憶媒体102に格納する。
図15は、実施例2のアクセラレータ112が実行する圧縮処理の一例を説明するフローチャートである。
アクセラレータ112は、プロセッサ111から圧縮指示を受信した場合、圧縮処理を開始する。
アクセラレータ112は、プロセッサ111から通知されたリストに基づいて、メモリ113から圧縮対象データを取得する(ステップS601)。
アクセラレータ112は、圧縮対象データからデータ列を生成する(ステップS602)。このとき、アクセラレータ112は、データ列における各圧縮対象データの位置(オフセット)を示すデータを生成する。
次に、アクセラレータ112は、生成されたデータ列に対して圧縮アルゴリズムを適用することによって、圧縮データを生成する(ステップS603)。
次に、アクセラレータ112は、メモリ113に圧縮データを格納する(ステップS604)。
次に、アクセラレータ112は、メモリ113上の圧縮データの格納場所(アドレス)、圧縮前のデータ列における各データのオフセット、及び圧縮データのデータサイズを含む完了通知をプロセッサ111に送信する(ステップS605)。その後、アクセラレータ112は圧縮処理を終了する。
アクセラレータ112がデータ列を圧縮することによってプロセッサ111の処理負荷を低減できる。
実施例2のデータ読出処理は、実施例1と同様の処理であるため詳細な説明は省略する。
次に、実施例2のガベージコレクションについて説明する。
図16は、実施例2のプロセッサ111が実行するガベージコレクションの一例を説明するフローチャートである。
ガベージコレクションはガベージの発生時に実行してもよいし、周期的に実行してもよい。
プロセッサ111は、ターゲット物理アドレスを選択する(ステップS701)。本実施例では、データ量が大きいガベージ物理アドレスが選択される。これは、格納し直すデータ量を少なくするためである。
例えば、プロセッサ111は、有効状態からガベージに遷移する場合に、ガベージに遷移する物理アドレスに格納される圧縮データのデータ量をガベージ量として記憶する。プロセッサ111はガベージ量に基づいて物理アドレスを選択する。
プロセッサ111は、ターゲット物理アドレスに基づいて記憶媒体102から圧縮データを取得し、メモリ113に格納する(ステップS702)。
プロセッサ111は、アクセラレータ112に対して、メモリ113上の圧縮データのアドレスを含む伸張指示を送信する(ステップS703)。プロセッサ111は、アクセラレータ112から完了通知を受信するまで待ち状態に移行する。なお、完了通知には、メモリ113上のデータ列の格納場所(アドレス)が含まれる。
プロセッサ111は、伸張されたデータ列を構成するデータの中からターゲットデータを選択する(ステップS704)。このとき、プロセッサ111は、伸張されたデータ列に含まれるデータの数と同数のビット列(ビットマップ)を生成する。
プロセッサ111は、ターゲットデータは有効状態であるか否かを判定する(ステップS705)。すなわち、ターゲットデータを保持する必要があるか否かが判定される。有効状態でないターゲットデータは保持する必要がないと判定される。
具体的には、プロセッサ111は、圧縮データ管理情報1200を参照して、ターゲット物理アドレスに対応するエントリのブロック番号1201の値を取得する。プロセッサ111は、ホストデータ管理情報1300を参照し、ブロック番号1302に取得したブロック番号が格納され、かつ、オフセット1303に、データ列におけるターゲットデータのオフセットが格納されるエントリを検索する。前述のエントリが少なくとも一つ存在する場合、ターゲットデータは有効状態であると判定される。
ターゲットデータがガベージであると判定された場合、プロセッサ111はステップS707に進む。
ターゲットデータが有効状態であると判定された場合、プロセッサ111は、ターゲットデータを圧縮対象データとして登録する(ステップS706)。その後、プロセッサ111はステップS707に進む。
具体的には、プロセッサ111は、ビットマップのターゲットデータに対応するビットに1を設定する。
ステップS707では、プロセッサ111は、伸張されたデータ列の全てのデータについて処理が完了したか否かを判定する(ステップS707)。
伸張されたデータ列の全てのデータについて処理が完了していないと判定された場合、プロセッサ111は、ステップS704に戻り、同様の処理を実行する。
伸張されたデータ列の全てのデータについて処理が完了したと判定された場合、プロセッサ111は、アクセラレータ112に対して、メモリ113上のデータ列の格納位置(アドレス)及び圧縮対象データに関する情報を含む圧縮指示を送信する(ステップS708)。プロセッサ111は、アクセラレータ112から完了通知を受信するまで待ち状態に移行する。なお、完了通知には、メモリ113上の圧縮データの格納場所(アドレス)、圧縮前のデータ列における各データのオフセット、及び圧縮データのデータサイズが含まれる。
アクセラレータ112から完了通知を受信した場合、プロセッサ111は、記憶媒体102における圧縮データの格納場所を決定し(ステップS709)、その後、ガベージコレクションを終了する。具体的には、以下のような処理が実行される。
(S709-1)プロセッサ111は、圧縮データ管理情報1200にエントリを追加し、追加されたエントリのブロック番号1201に圧縮データのブロック番号を格納する。また、プロセッサ111は、追加されたエントリのデータサイズ1203に圧縮データのデータサイズを格納する。
(S709-2)プロセッサ111は、圧縮データ管理情報1200の物理アドレス1202を参照し、記憶媒体102の圧縮データが格納される記憶領域の最後尾の位置(アドレス)を特定する。プロセッサ111は、当該アドレスに基づいて、圧縮データを格納する記憶領域のアドレスを決定する。プロセッサ111は、追加されたエントリの物理アドレス1202に、決定されたアドレスを格納する。
(S709-3)プロセッサ111は、ホストデータ管理情報1300を参照して、論理アドレス1301に圧縮対象データの論理アドレスが格納されるエントリを検索する。プロセッサ111は、検索された全エントリのブロック番号1302に、圧縮データのブロック番号を格納する。プロセッサ111は、検索された各エントリのオフセット1303に、圧縮前のデータ列における各データのオフセットを格納する。
以上がステップS709の処理の説明である。
なお、アクセラレータ112が圧縮処理及び伸張処理を一連の処理として実行できる場合、伸張指示及び圧縮指示は逐次的に送信しなくてもよい。すなわち、アクセラレータ112は、S401、S402の処理の後、S601からS605の処理を実行する。この場合、プロセッサ111は、S701、S702、S704からS707の処理を実行し、その後、アクセラレータ112に処理の実行を送信する。これによって、同様の結果を得ることができる。
実施例2のストレージ装置100は、アクセラレータ112にデータのアライメントの調整処理とともに、圧縮処理及び伸張処理を実行させることによって、プロセッサ111の処理負荷を抑えることができる。また、圧縮処理及び重複排除処理の処理単位は、それぞれの処理に適した処理単位に調整できるため、データのデータ削減効果を高めることができる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。また、例えば、上記した実施例は本発明を分かりやすく説明するために構成を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成に追加、削除、置換することが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、本発明は、実施例の機能を実現するソフトウェアのプログラムコードによっても実現できる。この場合、プログラムコードを記録した記憶媒体をコンピュータに提供し、そのコンピュータが備えるプロセッサが記憶媒体に格納されたプログラムコードを読み出す。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコード自体、及びそれを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、CD-ROM、DVD-ROM、ハードディスク、SSD(Solid State Drive)、光ディスク、光磁気ディスク、CD-R、磁気テープ、不揮発性のメモリカード、ROMなどが用いられる。
また、本実施例に記載の機能を実現するプログラムコードは、例えば、アセンブラ、C/C++、perl、Shell、PHP、Python、Java(登録商標)等の広範囲のプログラム又はスクリプト言語で実装できる。
さらに、実施例の機能を実現するソフトウェアのプログラムコードを、ネットワークを介して配信することによって、それをコンピュータのハードディスクやメモリ等の記憶手段又はCD-RW、CD-R等の記憶媒体に格納し、コンピュータが備えるプロセッサが当該記憶手段や当該記憶媒体に格納されたプログラムコードを読み出して実行するようにしてもよい。
上述の実施例において、制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。
100 ストレージ装置
101 ストレージコントローラ
102 記憶媒体
111 プロセッサ
112 アクセラレータ
113 メモリ
114 ホストインタフェース
200 ホスト
300 圧縮データ管理情報
310 重複排除データ管理情報
1200 圧縮データ管理情報
1300 ホストデータ管理情報

Claims (10)

  1. プロセッサ、アクセラレータ、メモリ、及び記憶装置を備えたストレージ装置であって、
    前記プロセッサは、
    前記メモリに格納される、複数のデータから構成されるデータ列に対して重複排除処理を実行し、当該重複排除処理の結果に基づいて、前記データ列を構成するデータの中から、前記記憶装置に格納するデータである圧縮対象データを特定し、
    前記データ列における前記圧縮対象データの位置を示す第1位置情報を、前記圧縮対象データに関する情報として生成し、
    前記圧縮対象データに関する情報を含む圧縮指示を、前記アクセラレータに送信し、
    前記アクセラレータは、
    前記圧縮指示を受信した場合、前記メモリから前記データ列を読み出し、
    前記第1位置情報に基づいて、前記データ列から複数の前記圧縮対象データを取得し、
    複数の前記圧縮対象データを圧縮することによって、前記記憶装置に格納する圧縮データを生成することを特徴とするストレージ装置。
  2. 請求項1に記載のストレージ装置であって、
    前記重複排除処理によって削除されたデータと、当該データを取得するために参照する参照先とを対応づけた重複排除データ管理情報を保持し、
    前記プロセッサは、
    読出要求を受信した場合、前記重複排除データ管理情報に基づいて、前記読出要求の対象となる読出データ列を構成するデータであって、前記重複排除処理によって削除されたデータを参照先から取得し、前記メモリに格納し、
    前記読出データ列を構成するデータから生成された前記圧縮データを前記記憶装置から取得して、前記メモリに格納し、
    前記圧縮データを伸張したデータ列を構成する複数のデータの各々の前記読出データ列における位置を示す第2位置情報を含む伸張指示を、前記アクセラレータに送信し、
    前記アクセラレータは、
    前記第2位置情報を含む伸張指示を受信した場合、前記取得した圧縮データを伸張することによって第1データ列を生成し、
    前記第2位置情報に基づいて、前記読出データ列を構成するように、前記第1データ列を構成する複数のデータの各々を前記メモリに格納することを特徴とするストレージ装置。
  3. 請求項1に記載のストレージ装置であって、
    前記プロセッサは、
    複数のデータ列に対する前記重複排除処理の結果に基づいて、前記複数のデータ列の各々の前記圧縮対象データを特定し、
    前記複数のデータ列の各々における前記圧縮対象データの位置を示す第3位置情報を、前記圧縮対象データに関する情報として生成し、
    前記アクセラレータは、前記圧縮指示を受信した場合、前記メモリから前記複数のデータ列を読み出し、前記第3位置情報に基づいて、前記複数のデータ列から所定の数の前記圧縮対象データを取得することを特徴とするストレージ装置。
  4. 請求項3に記載のストレージ装置であって、
    第1データから構成されるデータ列から生成された第1圧縮データを格納し、
    前記プロセッサは、
    新たなデータ列の書込によって前記第1データを保持する必要がなくなった場合、前記第1圧縮データを前記記憶装置から読み出して前記メモリに格納し、
    前記第1圧縮データの伸張指示を前記アクセラレータに送信し、
    前記アクセラレータは、前記第1圧縮データの伸張指示を受信した場合、前記第1圧縮データを伸張することによって第2データ列を生成し、前記メモリに格納し、
    前記プロセッサは、前記第1データに関する情報を含む圧縮指示を前記アクセラレータに送信し、
    前記アクセラレータは、
    前記第1データに関する情報を含む圧縮指示を受信した場合、前記第2データ列を構成するデータの中から、前記第1データを除くデータを取得し、
    前記取得されたデータから構成される第3データ列を圧縮して、第2圧縮データを生成することを特徴とするストレージ装置。
  5. 請求項3に記載のストレージ装置であって、
    第1データから構成されるデータ列から生成された第1圧縮データを格納し、
    前記プロセッサは、
    新たなデータ列の書込によって前記第1データを保持する必要がなくなった場合、前記第1圧縮データを前記記憶装置から読み出して前記メモリに格納し、
    前記第1データに関する情報を含む再圧縮指示を前記アクセラレータに送信し、
    前記アクセラレータは、
    前記再圧縮指示を受け付けた場合、前記第1圧縮データを伸張することによって第2データ列を生成し、前記メモリに格納し、
    前記第2データ列を構成するデータの中から、前記第1データを除くデータを取得し、
    前記取得されたデータから構成される第3データ列を圧縮して、第2圧縮データを生成することを特徴とするストレージ装置。
  6. ストレージ装置が実行するデータ処理方法であって、
    前記ストレージ装置は、プロセッサ、アクセラレータ、メモリ、及び記憶装置を有し、
    前記データ処理方法は、
    前記プロセッサが、前記メモリに格納される、複数のデータから構成されるデータ列に対して重複排除処理を実行し、当該重複排除処理の結果に基づいて、前記データ列を構成するデータの中から、前記記憶装置に格納するデータである圧縮対象データを特定する第1のステップと、
    前記プロセッサが、前記データ列における前記圧縮対象データの位置を示す第1位置情報を、前記圧縮対象データに関する情報として生成する第2のステップと、
    前記プロセッサが、前記圧縮対象データに関する情報を含む圧縮指示を、前記アクセラレータに送信する第3のステップと、
    前記アクセラレータが、前記圧縮指示を受信した場合、前記メモリから前記データ列を読み出す第4のステップと、
    前記アクセラレータが、前記第1位置情報に基づいて、前記データ列から複数の前記圧縮対象データを取得する第5のステップと、
    前記アクセラレータが、複数の前記圧縮対象データを圧縮することによって、前記記憶装置に格納する圧縮データを生成する第6のステップと、
    を含むことを特徴とするデータ処理方法。
  7. 請求項6に記載のデータ処理方法であって、
    前記ストレージ装置は、前記重複排除処理によって削除されたデータと、当該データを取得するために参照する参照先とを対応づけた重複排除データ管理情報を保持し、
    前記データ処理方法は、
    前記プロセッサが、読出要求を受信した場合、前記重複排除データ管理情報に基づいて、前記読出要求の対象となる読出データ列を構成するデータであって、前記重複排除処理によって削除されたデータを参照先から取得し、前記メモリに格納するステップと、
    前記プロセッサが、前記読出データ列を構成するデータから生成された前記圧縮データを前記記憶装置から取得して、前記メモリに格納するステップと、
    前記プロセッサが、前記圧縮データを伸張したデータ列を構成する複数のデータの各々の前記読出データ列における位置を示す第2位置情報を含む伸張指示を、前記アクセラレータに送信するステップと、
    前記アクセラレータが、前記第2位置情報を含む伸張指示を受信した場合、前記取得した圧縮データを伸張することによって第1データ列を生成するステップと、
    前記アクセラレータが、前記第2位置情報に基づいて、前記読出データ列を構成するように、前記第1データ列を構成する複数のデータの各々を前記メモリに格納するステップと、を含むことを特徴とするデータ処理方法。
  8. 請求項6に記載のデータ処理方法であって、
    前記第1のステップは、前記プロセッサが、複数のデータ列に対する前記重複排除処理の結果に基づいて、前記複数のデータ列の各々の前記圧縮対象データを特定するステップを含み、
    前記第2のステップは、前記プロセッサが、前記複数のデータ列の各々における前記圧縮対象データの位置を示す第3位置情報を前記圧縮対象データに関する情報として生成するステップを含み、
    前記第4のステップは、前記アクセラレータが、前記メモリから前記複数のデータ列を読み出すステップを含み、
    前記第5のステップは、前記アクセラレータが、前記第3位置情報に基づいて、前記複数のデータ列から所定の数の前記圧縮対象データを取得するステップを含むことを特徴とするデータ処理方法。
  9. 請求項8に記載のデータ処理方法であって、
    前記ストレージ装置は、第1データから構成されるデータ列から生成された第1圧縮データを格納し、
    前記データ処理方法は、
    前記プロセッサが、新たなデータ列の書込によって前記第1データを保持する必要がなくなった場合、前記第1圧縮データを前記記憶装置から読み出して前記メモリに格納するステップと、
    前記プロセッサが、前記第1圧縮データの伸張指示を前記アクセラレータに送信するステップと、
    前記アクセラレータが、前記第1圧縮データの伸張指示を受信した場合、前記第1圧縮データを伸張することによって第2データ列を生成し、前記メモリに格納するステップと、
    前記プロセッサが、前記第1データに関する情報を含む圧縮指示を前記アクセラレータに送信するステップと、
    前記アクセラレータが、前記第1データに関する情報を含む圧縮指示を受信した場合、前記第2データ列を構成するデータの中から、前記第1データを除くデータを取得し、前記取得されたデータから構成される第3データ列を圧縮して、第2圧縮データを生成するステップと、を含むことを特徴とするデータ処理方法。
  10. 請求項8に記載のデータ処理方法であって、
    前記ストレージ装置は、第1データから構成されるデータ列から生成された第1圧縮データを格納し、
    前記データ処理方法は、
    前記プロセッサが、新たなデータ列の書込によって前記第1データを保持する必要がなくなった場合、前記第1圧縮データを前記記憶装置から読み出して前記メモリに格納するステップと、
    前記プロセッサが、前記第1データに関する情報を含む再圧縮指示を前記アクセラレータに送信するステップと、
    前記アクセラレータが、前記再圧縮指示を受け付けた場合、前記第1圧縮データを伸張することによって第2データ列を生成し、前記メモリに格納するステップと、
    前記アクセラレータが、前記第2データ列を構成するデータの中から、前記第1データを除くデータを取得し、前記取得されたデータから構成される第3データ列を圧縮して、第2圧縮データを生成するステップと、を含むことを特徴とするデータ処理方法。
JP2020156106A 2020-09-17 2020-09-17 ストレージ装置及びデータ処理方法 Active JP7225175B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020156106A JP7225175B2 (ja) 2020-09-17 2020-09-17 ストレージ装置及びデータ処理方法
CN202110188671.5A CN114201105A (zh) 2020-09-17 2021-02-19 存储装置和数据处理方法
US17/190,152 US11210032B1 (en) 2020-09-17 2021-03-02 Storage device and data processing method
US17/561,814 US20220121402A1 (en) 2020-09-17 2021-12-24 Storage device and data processing method
JP2023017247A JP7411127B2 (ja) 2020-09-17 2023-02-08 ストレージ装置及びデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156106A JP7225175B2 (ja) 2020-09-17 2020-09-17 ストレージ装置及びデータ処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023017247A Division JP7411127B2 (ja) 2020-09-17 2023-02-08 ストレージ装置及びデータ処理方法

Publications (2)

Publication Number Publication Date
JP2022049848A JP2022049848A (ja) 2022-03-30
JP7225175B2 true JP7225175B2 (ja) 2023-02-20

Family

ID=79168335

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020156106A Active JP7225175B2 (ja) 2020-09-17 2020-09-17 ストレージ装置及びデータ処理方法
JP2023017247A Active JP7411127B2 (ja) 2020-09-17 2023-02-08 ストレージ装置及びデータ処理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023017247A Active JP7411127B2 (ja) 2020-09-17 2023-02-08 ストレージ装置及びデータ処理方法

Country Status (3)

Country Link
US (2) US11210032B1 (ja)
JP (2) JP7225175B2 (ja)
CN (1) CN114201105A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020088211A1 (zh) * 2018-10-31 2020-05-07 华为技术有限公司 压缩数据、解压缩数据的方法和相关装置
US11917072B2 (en) * 2020-12-03 2024-02-27 International Business Machines Corporation Implementing opportunistic authentication of encrypted data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505440A (ja) 2009-02-25 2012-03-01 株式会社日立製作所 ストレージ装置、ストレージ装置でのデータ処理方法
JP2018073261A (ja) 2016-11-02 2018-05-10 富士通株式会社 情報処理装置、情報処理プログラム、及び情報処理方法
US10635315B1 (en) 2019-03-22 2020-04-28 EMC IP Holding Company LLC Performing compression and deduplication at different granularities

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171253B2 (en) * 2009-10-30 2012-05-01 Brocade Communications Systems, Inc. Virtual disk mapping
US20150227540A1 (en) * 2014-02-12 2015-08-13 Hitachi, Ltd. System and method for content-aware data compression
JP6666540B2 (ja) 2015-06-15 2020-03-18 富士通株式会社 ストレージ制御装置、及びプログラム
US10565182B2 (en) 2015-11-23 2020-02-18 Microsoft Technology Licensing, Llc Hardware LZMA compressor
US10310897B2 (en) * 2016-09-30 2019-06-04 Intel Corporation Hardware accelerators and methods for offload operations
JP2019079113A (ja) 2017-10-20 2019-05-23 株式会社日立製作所 ストレージ装置、データ管理方法、及びデータ管理プログラム
JP2019165081A (ja) 2018-03-19 2019-09-26 信越ポリマー株式会社 放熱構造体およびそれを装着したバッテリー
US11144207B2 (en) * 2019-11-07 2021-10-12 International Business Machines Corporation Accelerating memory compression of a physically scattered buffer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505440A (ja) 2009-02-25 2012-03-01 株式会社日立製作所 ストレージ装置、ストレージ装置でのデータ処理方法
JP2018073261A (ja) 2016-11-02 2018-05-10 富士通株式会社 情報処理装置、情報処理プログラム、及び情報処理方法
US10635315B1 (en) 2019-03-22 2020-04-28 EMC IP Holding Company LLC Performing compression and deduplication at different granularities

Also Published As

Publication number Publication date
JP7411127B2 (ja) 2024-01-10
US20220121402A1 (en) 2022-04-21
CN114201105A (zh) 2022-03-18
JP2023054829A (ja) 2023-04-14
US11210032B1 (en) 2021-12-28
JP2022049848A (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
JP7411127B2 (ja) ストレージ装置及びデータ処理方法
US9280487B2 (en) Methods and apparatus for data processing using data compression, linked lists and de-duplication techniques
JP3399520B2 (ja) 圧縮メイン・メモリの仮想非圧縮キャッシュ
US9792350B2 (en) Real-time classification of data into data compression domains
WO2015145647A1 (ja) ストレージ装置とデータ処理方法及びストレージシステム
KR20090117919A (ko) 플래시 드라이브 수명 연장
US10521122B2 (en) Storage apparatus and method of controlling same
US9367256B2 (en) Storage system having defragmentation processing function
US10592150B2 (en) Storage apparatus
US9696936B2 (en) Applying a maximum size bound on content defined segmentation of data
US11048623B2 (en) Memory controller including mapping tables to efficiently process an iteration command and a method of operating the same
US10921987B1 (en) Deduplication of large block aggregates using representative block digests
US20190042134A1 (en) Storage control apparatus and deduplication method
US9244830B2 (en) Hierarchical content defined segmentation of data
US9483483B2 (en) Applying a minimum size bound on content defined segmentation of data
US10365828B1 (en) Techniques for efficiently organizing storage of compressed extents
US20210034577A1 (en) File layer to block layer communication for selective data reduction
WO2016084228A1 (ja) ストレージ装置
US20220027282A1 (en) Flash memory controller mechanism capable of generating host-based cache information or flash-memory-based cache information to build and optimize binary tree with fewer nodes when cache stores data from host
US11748307B2 (en) Selective data compression based on data similarity
US11422975B2 (en) Compressing data using deduplication-like methods
US20240004549A1 (en) Memory system
CN116235140A (zh) 用于在数据去重中精简数据的块存储方法和系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230208

R150 Certificate of patent or registration of utility model

Ref document number: 7225175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150