JP7222697B2 - リング発振器ベースの物理的複製不可能機能に対する頻繁な変更攻撃に対する対策 - Google Patents
リング発振器ベースの物理的複製不可能機能に対する頻繁な変更攻撃に対する対策 Download PDFInfo
- Publication number
- JP7222697B2 JP7222697B2 JP2018240550A JP2018240550A JP7222697B2 JP 7222697 B2 JP7222697 B2 JP 7222697B2 JP 2018240550 A JP2018240550 A JP 2018240550A JP 2018240550 A JP2018240550 A JP 2018240550A JP 7222697 B2 JP7222697 B2 JP 7222697B2
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- mode
- values
- puf
- hash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2105—Dual mode as a secondary aspect
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2123—Dummy operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Description
まで減少する。実際のシステムでは、リング発振器のいくつかの周波数は、確実に区別するには近すぎることがあり、したがって、確実な動作のため及び高い安全性のために、数百のリング発振器が、PUFデバイス102に必要とされることがある。
A2. PUFデバイスは複数のリング発振器を含み、PUFデバイスの入力値は、複数のリング発振器のうちの対のリング発振器の識別子のシーケンスを含み、PUFデバイスを呼び出すように構成されている1つ又は複数の論理回路が、予め設定された複数の回数の各々について、シーケンス内の各対の識別子が、PUFデバイスに、リング発振器のそれぞれの対の発振周波数を比較させ、どちらが大きいかを示すビット値を出力させる、同一の入力値を適用するように構成されている1つ又は複数の論理回路を含み、ビット値が、対の識別子のシーケンスにわたって出力されるビット値のシーケンスのうちの1つであり、ビット値のシーケンスが入力値に対応する複数のPUF値のうちの1つである、段落A1に記載のシステム。
A3. それぞれのハッシュ値のすべてを検証するように構成されている1つ又は複数の論理回路が、それぞれのハッシュ値のうちの各ハッシュ値について、ハッシュ値を参照ハッシュ値と比較し、ハッシュ値が参照ハッシュ値と一致するかどうかを判定し、それによってハッシュ値が検証されるように構成されている1つ又は複数の論理回路を含む、段落A1に記載のシステム。
A4. コンピュータシステムを第1のモードで動作可能に構成されている1つ又は複数の論理回路が、コンピュータシステムに、少なくとも:ファームウェアとデータをコンピュータシステムのメモリ内にロードさせ;受け入れられた識別子を使用して、ファームウェアとデータのデータ認証を実行させ;鍵を用いてファームウェアとデータの復号操作を実行させる第1のモードで、コンピュータシステムを起動させるように構成されていることを含む、段落A1に記載のシステム。
A5. コンピュータシステムを第2のモードで動作可能に構成されている1つ又は複数の論理回路が、コンピュータシステムに、少なくともファームウェアとデータをコンピュータシステムのメモリ内にロードさせ;受け入れられた識別子がなくてもファームウェアとデータのデータ認証を実行させ、データ認証のいかなるエラーも無視させ;予め設定された無効な鍵を用いて、ファームウェアとデータの復号操作を実行させる第2のモードで、コンピュータシステムを起動させるよう構成されていることを含む、段落A4に記載のシステム。
A6. 受け入れられた識別子が、コンピュータシステムのルート暗号鍵の構成要素として使用される、段落A1に記載のシステム。
A7. 第1のモードが通常動作モードである、段落A1に記載のシステム。
A8. 第2のモードが、通常動作モードを模擬する偽の動作モードである、段落A7に記載のシステム。
A9. コンピュータシステムを第2のモードで動作可能に構成されている1つ又は複数の論理回路が、コンピュータシステムに、予め設定された遅延の後にコンピュータシステムのユーザにセキュリティエラーを報告させる第2のモードで、コンピュータシステムを起動させるように構成されていることを含む、段落A5に記載のシステム。
B10. コンピュータシステムにおいてセキュリティを提供するためのシステムによって実装される方法であって、システムが、集積回路に実装され、物理的複製不可能機能(PUF)デバイスを備え、コンピュータシステムの起動時に、同一の入力値を用いて予め設定された複数の回数だけPUFデバイスを呼び出し、集積回路の候補識別子として使用される複数のPUF値を生成し;ハッシュ関数を候補識別子に適用し、それぞれのハッシュ値を生成し;ハッシュ関数の適用から集積回路の受け入れられた識別子までの参照ハッシュ値に、不揮発性メモリからアクセスし;参照ハッシュ値を使用して、それぞれの複数のハッシュ値のすべてを検証し;それぞれの複数のハッシュ値のうちのそれぞれのハッシュ値が検証されるときに、コンピュータシステムを第1のモードで動作可能にする、又はそうでなければ、それぞれのハッシュ値のいずれも検証されないときに、コンピュータシステムを第2のモードで動作可能にすることであって、それぞれのハッシュ値が、受け入れられた識別子と一致し、それによって受け入れられた識別子と解釈される候補識別子のうちの1つの候補識別子に対するものである、第1のモードで動作可能にする、又はそうでなければ、第2のモードで動作可能にする、方法。
B11. PUFデバイスが複数のリング発振器を含み、PUFデバイスの入力値が、複数のリング発振器のうちの対のリング発振器の識別子のシーケンスを含み、PUFデバイスを呼び出すことが、予め設定された複数回の各々について、シーケンス内の各対の識別子が、PUFデバイスに、リング発振器のそれぞれの対の発振周波数を比較させ、どちらが大きいかを示すビット値を出力させる、同一の入力値を適用することを含み、ビット値が、対の識別子のシーケンスにわたって出力されるビット値のシーケンスのうちの1つであり、ビット値のシーケンスが入力値に対応する複数のPUF値のうちの1つである、段落B10に記載の方法。
B12. それぞれのハッシュ値のすべてを検証することが、それぞれのハッシュ値のうちの各ハッシュ値について、ハッシュ値を参照ハッシュ値と比較し、ハッシュ値が参照ハッシュ値と一致するかどうかを判定し、それによってハッシュ値が検証されること含む、段落B10に記載の方法。
B13. コンピュータシステムを第1のモードで動作可能に構成されている1つ又は複数の論理回路が、コンピュータシステムに、少なくとも:ファームウェアとデータをコンピュータシステムのメモリ内にロードさせ;受け入れられた識別子を使用して、ファームウェアとデータのデータ認証を実行させ;鍵を用いてファームウェアとデータの復号操作を実行させる第1のモードで、コンピュータシステムを起動させることを含む、段落B10に記載の方法。
B14. コンピュータシステムを第2のモードで動作可能にすることは、コンピュータシステムに、少なくとも:ファームウェアとデータをコンピュータシステムのメモリ内にロードさせ;受け入れられた識別子がなくてもファームウェアとデータのデータ認証を実行させ、データ認証のいかなるエラーも無視させ;予め設定された無効な鍵を用いて、ファームウェアとデータの復号操作を実行させる第2のモードで、コンピュータシステムを起動させることを含む、段落B13に記載の方法。
B15. 受け入れられた識別子が、コンピュータシステムのルート暗号鍵の構成要素として使用される、段落B10に記載の方法。
B16. 第1のモードが通常動作モードである、段落B10に記載の方法。
B17. 第2のモードが、通常動作モードを模擬する偽の動作モードである、段落B16に記載の方法。
B18. コンピュータシステムを第2のモードで動作可能にすることが、コンピュータシステムに、予め設定された遅延の後にコンピュータシステムのユーザにセキュリティエラーを報告させる第2のモードで、コンピュータシステムを起動させることを含む、段落B14に記載の方法。
Claims (15)
- コンピュータシステムにおいてセキュリティを提供するためのシステムであって、集積回路に実装され、物理的複製不可能機能(PUF)デバイスと、前記コンピュータシステムの起動時に、少なくとも
同一の入力値を用いて予め設定された複数の回数だけ前記PUFデバイスを呼び出し、前記集積回路の候補識別子として使用される複数のPUF値を生成し、
ハッシュ関数を前記候補識別子に適用し、それぞれのハッシュ値を生成し、
前記ハッシュ関数の適用から前記集積回路の受け入れられた識別子までの参照ハッシュ値に、不揮発性メモリからアクセスし、
前記参照ハッシュ値を使用して、それぞれの複数の前記ハッシュ値のすべてを検証し、
それぞれの複数の前記ハッシュ値のうちのそれぞれのハッシュ値が検証されるときに、前記コンピュータシステムを第1のモードで動作可能にする、又はそうでなければ、それぞれの前記ハッシュ値のいずれも検証されないときに、前記コンピュータシステムを第2のモードで動作可能にすることであって、それぞれの前記ハッシュ値が、前記受け入れられた識別子と一致し、それによって前記受け入れられた識別子と解釈される前記候補識別子のうちの1つの候補識別子に対するものである、前記コンピュータシステムを第1のモードで動作可能にする、又はそうでなければ、第2のモードで動作可能にする
よう構成されている1つ又は複数の論理回路とを備えるシステム。 - 前記PUFデバイスが複数のリング発振器を含み、前記PUFデバイスの前記入力値が、前記複数のリング発振器のうちの対のリング発振器の識別子のシーケンスを含み、
前記PUFデバイスを呼び出すように構成されている前記1つ又は複数の論理回路が、前記予め設定された複数の回数の各々について、前記シーケンス内の各対の識別子が、前記PUFデバイスに、前記リング発振器のそれぞれの対の発振周波数を比較させ、どちらが大きいかを示すビット値を出力させる、前記同一の入力値を適用するように構成されている前記1つ又は複数の論理回路を含み、前記ビット値が、前記対の識別子のシーケンスにわたって出力されるビット値のシーケンスのうちの1つであり、前記ビット値のシーケンスが前記入力値に対応する前記複数のPUF値のうちの1つである、請求項1に記載のシステム。 - それぞれの前記ハッシュ値のすべてを検証するように構成されている前記1つ又は複数の論理回路が、それぞれの前記ハッシュ値のうちの各ハッシュ値について、前記ハッシュ値を前記参照ハッシュ値と比較し、前記ハッシュ値が前記参照ハッシュ値と一致するかどうかを判定し、それによって前記ハッシュ値が検証されるように構成されている前記1つ又は複数の論理回路を含む、請求項1又は2に記載のシステム。
- 前記コンピュータシステムを前記第1のモードで動作可能に構成されている前記1つ又は複数の論理回路が、前記コンピュータシステムに、少なくとも
ファームウェアとデータを前記コンピュータシステムのメモリ内にロードさせ、
前記受け入れられた識別子を使用して、前記ファームウェアとデータのデータ認証を実行させ、
鍵を用いて前記ファームウェアとデータの復号操作を実行させる
前記第1のモードで、前記コンピュータシステムを起動させるように構成されていることを含む、請求項1から3のいずれか一項に記載のシステム。 - 前記コンピュータシステムを前記第2のモードで動作可能に構成されている前記1つ又は複数の論理回路が、前記コンピュータシステムに、少なくとも
前記ファームウェアとデータを前記コンピュータシステムの前記メモリ内にロードさせ、
前記受け入れられた識別子がなくても前記ファームウェアとデータの前記データ認証を実行させ、前記データ認証のいかなるエラーも無視させ、
予め設定された無効な鍵を用いて、前記ファームウェアとデータの前記復号操作を実行させる
前記第2のモードで、前記コンピュータシステムを起動させるように構成されていることを含む、請求項4に記載のシステム。 - 前記受け入れられた識別子が、前記コンピュータシステムのルート暗号鍵の構成要素として使用される、請求項1から5のいずれか一項に記載のシステム。
- 前記第1のモードが通常動作モードである、請求項1から6のいずれか一項に記載のシステム。
- 前記第2のモードが、前記通常動作モードを模擬する偽の動作モードである、請求項7に記載のシステム。
- 前記コンピュータシステムを前記第2のモードで動作可能に構成されている前記1つ又は複数の論理回路が、前記コンピュータシステムに、予め設定された遅延の後に前記コンピュータシステムのユーザにセキュリティエラーを報告させる前記第2のモードで、前記コンピュータシステムを起動させるように構成されていることを含む、請求項5に記載のシステム。
- コンピュータシステムにおいてセキュリティを提供するための、請求項1から9のいずれか一項に記載のシステムによって実装される方法であって、前記システムが、集積回路に実装され、前記コンピュータシステムの起動時に、
同一の入力値を用いて予め設定された複数の回数だけ前記PUFデバイスを呼び出し、前記集積回路の候補識別子として使用される複数のPUF値を生成し、
ハッシュ関数を前記候補識別子に適用し、それぞれのハッシュ値を生成し、
前記ハッシュ関数の適用から前記集積回路の受け入れられた識別子までの参照ハッシュ値に、不揮発性メモリからアクセスし、
前記参照ハッシュ値を使用して、それぞれの複数の前記ハッシュ値のすべてを検証し、
それぞれの複数の前記ハッシュ値のうちのそれぞれのハッシュ値が検証されるときに、前記コンピュータシステムを第1のモードで動作可能にする、又はそうでなければ、それぞれの前記ハッシュ値のいずれも検証されないときに、前記コンピュータシステムを第2のモードで動作可能にすることであって、それぞれの前記ハッシュ値が、前記受け入れられた識別子と一致し、それによって前記受け入れられた識別子と解釈される前記候補識別子のうちの1つの候補識別子に対するものである、前記コンピュータシステムを第1のモードで動作可能にする、又はそうでなければ、前記コンピュータシステムを第2のモードで動作可能にする
物理的複製不可能機能(PUF)デバイスを備える、方法。 - 前記PUFデバイスが複数のリング発振器を含み、前記PUFデバイスの前記入力値が、前記複数のリング発振器のうちの対のリング発振器の識別子のシーケンスを含み、
前記PUFデバイスを呼び出すことが、前記予め設定された複数の回数の各々について、前記シーケンス内の各対の識別子が、前記PUFデバイスに、前記リング発振器のそれぞれの対の発振周波数を比較させ、どちらが大きいかを示すビット値を出力させる、前記同一の入力値を適用することを含み、前記ビット値が、前記対の識別子のシーケンスにわたって出力されるビット値のシーケンスのうちの1つであり、前記ビット値の前記シーケンスが前記入力値に対応する前記複数のPUF値のうちの1つである、請求項10に記載の方法。 - それぞれの前記ハッシュ値のすべてを検証することが、それぞれの前記ハッシュ値のうちの各ハッシュ値について、前記ハッシュ値を前記参照ハッシュ値と比較し、前記ハッシュ値が前記参照ハッシュ値と一致するかどうかを判定し、それによって前記ハッシュ値が検証されることを含む、請求項10又は11に記載の方法。
- 前記コンピュータシステムを前記第1のモードで動作可能にすることが、前記コンピュータシステムに、少なくとも
ファームウェアとデータを前記コンピュータシステムのメモリ内にロードさせ、
前記受け入れられた識別子を使用して、前記ファームウェアとデータのデータ認証を実行させ、
鍵を用いて前記ファームウェアとデータの復号操作を実行させる
前記第1のモードで、前記コンピュータシステムを起動させることを含む、請求項10から12のいずれか一項に記載の方法。 - 前記コンピュータシステムを前記第2のモードで動作可能にすることが、前記コンピュータシステムに、少なくとも
前記ファームウェアとデータを前記コンピュータシステムの前記メモリ内にロードさせ、
前記受け入れられた識別子がなくても前記ファームウェアとデータの前記データ認証を実行させ、前記データ認証のいかなるエラーも無視させ、
予め設定された無効な鍵を用いて、前記ファームウェアとデータの前記復号操作を実行させる
前記第2のモードで、前記コンピュータシステムを起動させることを含む、請求項13に記載の方法。 - 前記受け入れられた識別子が、前記コンピュータシステムのルート暗号鍵の構成要素として使用される、請求項10から14のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/853,181 US10915635B2 (en) | 2017-12-22 | 2017-12-22 | Countermeasures to frequency alteration attacks on ring oscillator based physical unclonable functions |
US15/853,181 | 2017-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019146158A JP2019146158A (ja) | 2019-08-29 |
JP7222697B2 true JP7222697B2 (ja) | 2023-02-15 |
Family
ID=65003101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018240550A Active JP7222697B2 (ja) | 2017-12-22 | 2018-12-25 | リング発振器ベースの物理的複製不可能機能に対する頻繁な変更攻撃に対する対策 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10915635B2 (ja) |
EP (1) | EP3503466B1 (ja) |
JP (1) | JP7222697B2 (ja) |
CN (1) | CN110022214B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11082241B2 (en) * | 2018-03-30 | 2021-08-03 | Intel Corporation | Physically unclonable function with feed-forward addressing and variable latency output |
US10404454B1 (en) | 2018-04-25 | 2019-09-03 | Blockchain Asics Llc | Cryptographic ASIC for derivative key hierarchy |
US10778451B2 (en) * | 2018-07-30 | 2020-09-15 | United States Of America As Represented By The Secretary Of The Navy | Device and method for hardware timestamping with inherent security |
US11487872B2 (en) * | 2018-12-07 | 2022-11-01 | Hewlett Packard Enterprise Development Lp | Detection of hardware security attacks |
US11442492B2 (en) * | 2019-03-04 | 2022-09-13 | Intel Corporation | Clock glitch mitigation apparatus and method |
US11269999B2 (en) * | 2019-07-01 | 2022-03-08 | At&T Intellectual Property I, L.P. | Protecting computing devices from malicious tampering |
US20210258173A1 (en) * | 2020-02-18 | 2021-08-19 | International Business Machines Corporation | Gain cell memory based physically unclonable function |
CN114614987B (zh) * | 2020-12-03 | 2023-07-07 | 北京京东方技术开发有限公司 | 一种集成电路及其数字指纹生成电路、方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008056612A1 (fr) | 2006-11-06 | 2008-05-15 | Panasonic Corporation | Appareil de sécurité d'informations |
WO2012164721A1 (ja) | 2011-06-02 | 2012-12-06 | 三菱電機株式会社 | 鍵情報生成装置及び鍵情報生成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009533742A (ja) | 2006-04-11 | 2009-09-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データベースなしのノイジーな低電力puf認証 |
US20130051552A1 (en) * | 2010-01-20 | 2013-02-28 | Héléna Handschuh | Device and method for obtaining a cryptographic key |
CN102948113A (zh) | 2010-06-07 | 2013-02-27 | 三菱电机株式会社 | 信号处理系统 |
US20120183135A1 (en) * | 2011-01-19 | 2012-07-19 | Verayo, Inc. | Reliable puf value generation by pattern matching |
US8750502B2 (en) * | 2012-03-22 | 2014-06-10 | Purdue Research Foundation | System on chip and method for cryptography using a physically unclonable function |
DE102012219112A1 (de) * | 2012-10-19 | 2014-04-24 | Siemens Aktiengesellschaft | Verwenden einer PUF zur Prüfung einer Authentisierung, insbesondere zum Schutz vor unberechtigtem Zugriff auf eine Funktion eines ICs oder Steuergerätes |
US9787480B2 (en) * | 2013-08-23 | 2017-10-10 | Qualcomm Incorporated | Applying circuit delay-based physically unclonable functions (PUFs) for masking operation of memory-based PUFs to resist invasive and clone attacks |
US10958435B2 (en) * | 2015-12-21 | 2021-03-23 | Electro Industries/ Gauge Tech | Providing security in an intelligent electronic device |
JP6882678B2 (ja) * | 2017-06-30 | 2021-06-02 | 富士通株式会社 | 衝突検出システムおよび衝突検出方法 |
-
2017
- 2017-12-22 US US15/853,181 patent/US10915635B2/en active Active
-
2018
- 2018-12-18 EP EP18213294.4A patent/EP3503466B1/en active Active
- 2018-12-21 CN CN201811569856.5A patent/CN110022214B/zh active Active
- 2018-12-25 JP JP2018240550A patent/JP7222697B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008056612A1 (fr) | 2006-11-06 | 2008-05-15 | Panasonic Corporation | Appareil de sécurité d'informations |
WO2012164721A1 (ja) | 2011-06-02 | 2012-12-06 | 三菱電機株式会社 | 鍵情報生成装置及び鍵情報生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110022214B (zh) | 2023-10-27 |
CN110022214A (zh) | 2019-07-16 |
EP3503466A1 (en) | 2019-06-26 |
EP3503466B1 (en) | 2021-09-22 |
US20190384915A1 (en) | 2019-12-19 |
US10915635B2 (en) | 2021-02-09 |
JP2019146158A (ja) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7222697B2 (ja) | リング発振器ベースの物理的複製不可能機能に対する頻繁な変更攻撃に対する対策 | |
US9965249B2 (en) | Stochastic processing | |
US9953166B2 (en) | Method for securely booting target processor in target system using a secure root of trust to verify a returned message authentication code recreated by the target processor | |
US9514300B2 (en) | Systems and methods for enhanced security in wireless communication | |
JP5031029B2 (ja) | 複数のプロセッサにまたがるセキュア・ブートのシステム、方法およびプログラム | |
US10491401B2 (en) | Verification of code signature with flexible constraints | |
US8386791B2 (en) | Secure data processing method based particularly on a cryptographic algorithm | |
US11243744B2 (en) | Method for performing a trustworthiness test on a random number generator | |
US10628575B2 (en) | System and method to cause an obfuscated non-functional device to transition to a starting functional state using a specified number of cycles | |
US20160055331A1 (en) | Detecting exploits against software applications | |
US20150242606A1 (en) | Device having secure jtag and debugging method for the same | |
JP2013142917A (ja) | パスワード認証回路と方法 | |
Schink et al. | Security and trust in open source security tokens | |
Krahmer et al. | Correction fault attacks on randomized crystals-dilithium | |
Dai et al. | A framework to eliminate backdoors from response-computable authentication | |
Mohammad et al. | Required policies and properties of the security engine of an SoC | |
US11748481B1 (en) | Verifying the integrity of a computing platform | |
US20220043900A1 (en) | Method and device for authenticating an fpga configuration | |
Leiserson | Side channels and runtime encryption solutions with Intel SGX | |
US20240020422A1 (en) | Process and circuit for verifying the integrity of a software application | |
Sami et al. | SAP: Silicon Authentication Platform for System-on-Chip Supply Chain Vulnerabilities | |
Feller et al. | Requirements for Trustworthiness | |
US9747471B2 (en) | Secure switch between modes | |
Ledwaba | Determining the Performance Costs in Establishing Cryptography Services as Part of a Secure Endpoint Device for the Industrial Internet of Things | |
Hiller et al. | Guest Editorial: Hardware/Software Cross-Layer Technologies for Trustworthy and Secure Computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7222697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |