JP7215075B2 - Transmission line structure - Google Patents

Transmission line structure Download PDF

Info

Publication number
JP7215075B2
JP7215075B2 JP2018201223A JP2018201223A JP7215075B2 JP 7215075 B2 JP7215075 B2 JP 7215075B2 JP 2018201223 A JP2018201223 A JP 2018201223A JP 2018201223 A JP2018201223 A JP 2018201223A JP 7215075 B2 JP7215075 B2 JP 7215075B2
Authority
JP
Japan
Prior art keywords
waveguide
impedance
pattern
plane
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018201223A
Other languages
Japanese (ja)
Other versions
JP2020068489A (en
Inventor
祐太郎 三木
一郎 桑山
傑 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018201223A priority Critical patent/JP7215075B2/en
Publication of JP2020068489A publication Critical patent/JP2020068489A/en
Application granted granted Critical
Publication of JP7215075B2 publication Critical patent/JP7215075B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Description

本開示は、伝送路構造に関する。 The present disclosure relates to transmission line structures.

ミリ波アンテナ等のように非常に高い周波数用のアンテナへの入力には、導波路(中空方形導波路など)が用いられることが多い。また、ミリ波アンテナ等のように非常に高い周波数用のアンテナとしては、廉価性から、プリント基板アンテナが採用される。プリント基板アンテナへの給電は、プリント基板に形成されたマイクロストリップラインが用いられることが多い。 Waveguides (such as hollow rectangular waveguides) are often used for inputs to very high frequency antennas such as millimeter wave antennas. Also, as an antenna for very high frequencies such as a millimeter wave antenna, a printed circuit board antenna is adopted because of its low cost. A microstrip line formed on a printed circuit board is often used to feed power to the printed circuit board antenna.

K. Seo, “Planar Microstrip-To-Waveguide Transition in Millimeter-Wave Band,”Advancement in Microstrip Antennas with RecentApplications, ed. A. Kishk, pp.249-277, 2013.[平成30年9月25日検索],インターネット<URL:https://www.intechopen.com/books/advancement-in-microstrip-antennas-with-recent-applications>K. Seo, “Planar Microstrip-To-Waveguide Transition in Millimeter-Wave Band,” Advancement in Microstrip Antennas with RecentApplications, ed. A. Kishk, pp.249-277, 2013.[Retrieved on September 25, 2018] , Internet <URL: https://www.intechopen.com/books/advancement-in-microstrip-antennas-with-recent-applications>

このため、給電のための伝送路は、導波路とマイクロストリップラインとによって構成されることになる。その結果、導波路-マイクロストリップライン間でモードを変換する変換器(導波路-マイクロストリップライン変換器)が必要となる。 Therefore, a transmission line for feeding power is composed of a waveguide and a microstrip line. As a result, a converter (waveguide-microstripline converter) is required to convert the mode between the waveguide and the microstripline.

アンテナの広帯域性を確保するには、導波路-マイクロストリップライン変換器も、広帯域性を有する必要がある。例えば、ミリ波レーダでは、76GHz帯では、帯域が1GHzであるが、79GHz帯では、4GHz帯となる。したがって、より広帯域な導波路-マイクロストリップライン変換器が望まれる。しかし、そのような広帯域化は容易ではない。 In order to ensure the broadband performance of the antenna, the waveguide-microstrip line converter must also have broadband performance. For example, in millimeter-wave radar, the band is 1 GHz in the 76 GHz band, and 4 GHz in the 79 GHz band. Therefore, a broader bandwidth waveguide-to-microstripline converter is desirable. However, such broadening of the band is not easy.

ここで、非特許文献1は、ミリ波帯における導波路-マイクロストリップライン変換のための構造を開示している。非特許文献1に開示された構造は、マイクロストリップラインが形成されたプリント基板に導波路が接続されたものである。非特許文献1では、プリント基板の上に取り付けられたバックショートと呼ばれる金属製の部品によって、導波路-マイクロストリップライン変換を実現している。しかし、非特許文献1の構造では、バックショートという部品が必要であり、コスト増加を招く。また、バックショートをプリント基板に取り付ける必要があり、製造作業が煩雑になる。 Here, Non-Patent Document 1 discloses a structure for waveguide-microstrip line conversion in the millimeter wave band. In the structure disclosed in Non-Patent Document 1, a waveguide is connected to a printed circuit board on which microstrip lines are formed. In Non-Patent Document 1, waveguide-microstrip line conversion is realized by a metal component called a back short mounted on a printed circuit board. However, the structure of Non-Patent Document 1 requires a component called a back short, which causes an increase in cost. Moreover, it is necessary to attach the back short to the printed circuit board, which complicates the manufacturing work.

本発明者らは、バックショートのような部品を用いることなく広帯域な導波路-マイクロストリップライン変換などを実現するのに適した、新規な伝送路構造を見出した。 The present inventors have found a novel transmission line structure suitable for realizing broadband waveguide-microstrip line conversion without using a component such as a back short.

本開示のある側面は、伝送路構造に関する。伝送路構造は、第1導波路と、前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、を備える。 An aspect of the present disclosure relates to a transmission line structure. The transmission line structure includes a first waveguide and a transformer waveguide provided on one end side of the first waveguide in the waveguide direction and having an H-plane narrower than the H-plane of the first waveguide. and a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide.

本開示によれば、広帯域性の確保が容易な伝送路構造が得られる。 According to the present disclosure, it is possible to obtain a transmission line structure that facilitates ensuring broadband performance.

図1は、アンテナ装置の平面図である。FIG. 1 is a plan view of an antenna device. 図2は、アンテナ装置の断面図である。FIG. 2 is a cross-sectional view of the antenna device. 図3は、図2のIII-III線断面図である。FIG. 3 is a cross-sectional view taken along line III-III of FIG. 図4は、図2のIV-IV線断面図である。FIG. 4 is a cross-sectional view taken along line IV-IV of FIG. 図5は、図2のV-V線断面図である。FIG. 5 is a cross-sectional view taken along line VV of FIG. 図6は、図2のVI-VI線断面図である。FIG. 6 is a sectional view taken along line VI-VI of FIG. 図7は、図2の変形例の断面図である。FIG. 7 is a cross-sectional view of a modification of FIG. 図8は、図2の等価回路断面図である。FIG. 8 is a cross-sectional view of the equivalent circuit of FIG. 図9は、図2の変形例の断面図である。9 is a cross-sectional view of a modification of FIG. 2. FIG. 図10は、第2実施形態に係るアンテナ装置の平面図である。FIG. 10 is a plan view of the antenna device according to the second embodiment. 図11は、第2実施形態に係るアンテナ装置の平面図である。FIG. 11 is a plan view of the antenna device according to the second embodiment. 第1実施形態のシミュレーション結果を示すポーラチャートである。4 is a polar chart showing simulation results of the first embodiment. 第1実施形態のシミュレーション結果を示すVSWR特性図である。It is a VSWR characteristic chart which shows the simulation result of 1st Embodiment. 図14Aは、第3実施形態においてスタブ無しの場合の反射特性のポーラチャートである。図14Bは、第3実施形態(スタブ有)の場合の反射特性のポーラチャートである。FIG. 14A is a polar chart of reflection characteristics without a stub in the third embodiment. FIG. 14B is a polar chart of reflection characteristics in the case of the third embodiment (with stub). 図15Aは、第3実施形態においてスタブ無しの場合の反射特性のVSWR特性図である。図15Bは、第3実施形態(スタブ有)の場合の反射特性のVSWR特性図である。FIG. 15A is a VSWR characteristic diagram of reflection characteristics without a stub in the third embodiment. FIG. 15B is a VSWR characteristic diagram of reflection characteristics in the case of the third embodiment (with stub). 図16Aは、第3実施形態においてスタブ無しの場合の通過特性図である。図16Bは、第3実施形態(スタブ有)の場合の通過特性図である。FIG. 16A is a pass characteristic diagram without a stub in the third embodiment. FIG. 16B is a pass characteristic diagram for the third embodiment (with stub).

[1.実施形態の概要] [1. Outline of Embodiment]

(1)実施形態の伝送路構造は、第1導波路と、前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、を備える。この伝送路構造によれば、第1導波路が、インピーダンスの低い第2導波路に変換されるため、第2導波路をマイクロストリップラインに接続した場合の広帯域性の確保が容易となる。 (1) The transmission line structure of the embodiment includes a first waveguide and a transformer having an H-plane provided at one end in the waveguide direction of the first waveguide and narrower than the H-plane of the first waveguide. an impedance adjusting section including a waveguide; and a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide. And prepare. According to this transmission line structure, since the first waveguide is converted into the second waveguide with low impedance, it becomes easy to ensure broadband performance when the second waveguide is connected to the microstrip line.

(2)伝送路構造は、プリント基板に形成されたマイクロストリップラインと、前記プリント基板に形成された、前記第2導波路と前記マイクロストリップラインとの変換器と、
を更に備えることができる。前記第2導波路は、前記プリント基板に形成されているのが好ましい。この場合、変換器における広帯域性の確保が容易である。
(2) The transmission line structure includes a microstrip line formed on a printed circuit board, a converter between the second waveguide and the microstrip line formed on the printed circuit board,
can be further provided. Preferably, the second waveguide is formed on the printed circuit board. In this case, it is easy to ensure broadband performance in the converter.

(3)伝送路構造は、前記プリント基板に形成され、前記マイクロストリップラインによって給電されるアンテナを更に備えるのが好ましい。この場合、第2伝送路、マイクロストリップライン、変換器、及びアンテナが、プリント基板に形成された一体的構造が得られる。 (3) Preferably, the transmission line structure further includes an antenna formed on the printed circuit board and fed by the microstrip line. In this case, an integral structure is obtained in which the second transmission line, the microstrip line, the transducer and the antenna are formed on the printed circuit board.

(4)前記第2導波路は、第1導電体パターンとグランド面となる第2導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路であるのが好ましい。この場合、薄くインピーダンスの低い第2導波路が容易に得られる。 (4) Preferably, the second waveguide is a substrate integrated waveguide in which post walls are formed by a plurality of vias connecting the first conductor pattern and the second conductor pattern serving as a ground plane. In this case, a thin second waveguide with low impedance can be easily obtained.

(5)前記インピーダンス調整部は、前記基板集積導波路において前記ポスト壁を構成する複数の前記ビアによって囲まれた範囲内に設けられた1又は複数のインピーダンス調整用ビアを含むのが好ましい。この場合、インピーダンス調整が容易となる。 (5) Preferably, the impedance adjusting section includes one or a plurality of impedance adjusting vias provided within a range surrounded by the plurality of vias forming the post walls in the substrate integrated waveguide. In this case, impedance adjustment becomes easy.

(6)前記第1導電体パターンは、前記基板集積導波路の出力端となるパターン端を有し、前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアの中心から、前記パターン端までの長さが、0.1λg(λgは前記基板集積導波路における波長)以下であるのが好ましい。この場合、出力端ビアからパターン端までの間が、電磁波の漏洩パスとなるのを抑制できる。 (6) The first conductor pattern has a pattern end that becomes the output end of the substrate integrated waveguide, and the center of the output end via closest to the pattern end among the plurality of vias forming the post wall. , the length to the pattern end is preferably 0.1 λg (λg is the wavelength in the substrate integrated waveguide) or less. In this case, it is possible to suppress the leakage path of the electromagnetic wave from the output end via to the pattern end.

(7)前記第1導電体パターンは、前記基板集積導波路の出力端となるパターン端と、
前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアと、前記パターン端と、の間をショートにするスタブと、を有するのが好ましい。この場合、出力端ビアからパターン端までの間が、ショートになることで、出力端ビアからパターン端までの間が、漏洩パスとなることを抑制できる。
(7) the first conductor pattern has a pattern end that becomes an output end of the substrate integrated waveguide;
It is preferable to have an output end via closest to the pattern end among the plurality of vias forming the post wall and a stub for short-circuiting between the pattern end. In this case, it is possible to suppress the leakage path from the output end via to the pattern end by short-circuiting from the output end via to the pattern end.

(8)前記スタブは、前記出力端ビアと前記パターン端との間をショートにする位置に形成された、オープンスタブであるのが好ましい。この場合、出力端ビアからパターン端までの間を容易にショートにすることができる。 (8) Preferably, the stub is an open stub formed at a position for shorting between the output end via and the pattern end. In this case, it is possible to easily short-circuit from the output end via to the pattern end.

(9)スタブによって出力端ビアからパターン端までの間をショートにする場合、前記出力端ビアの中心から、前記パターン端までの長さが、0.1λg(λgは前記基板集積導波路における波長)よりも大きくてもよい。出力端ビアからパターン端までの長さが大きくても、出力端ビアからパターン端までの間が、ショートになることで、出力端ビアからパターン端までの間が、漏洩パスとなることを抑制できる。 (9) When a stub is used to short the output end via to the pattern end, the length from the center of the output end via to the pattern end is 0.1λg (λg is the wavelength in the substrate integrated waveguide ). Even if the length from the output end via to the pattern end is long, the short circuit between the output end via and the pattern end suppresses the leakage path from the output end via to the pattern end. can.

(10)前記第2導波路のインピーダンスは、前記第1導波路のインピーダンスの1/45以上であって、前記第1導波路の前記インピーダンスの1/1.2以下であるのが好ましい。 (10) The impedance of the second waveguide is preferably 1/45 or more of the impedance of the first waveguide and 1/1.2 or less of the impedance of the first waveguide.

(11)前記第2導波路の前記インピーダンスは、前記第1導波路の前記インピーダンスの1/20以上であるのが好ましい。 (11) Preferably, the impedance of the second waveguide is 1/20 or more of the impedance of the first waveguide.

(12)前記第2導波路の前記インピーダンスは、前記第1導波路の前記インピーダンスの1/1.3以下であるのが好ましい。 (12) Preferably, the impedance of the second waveguide is 1/1.3 or less of the impedance of the first waveguide.

[2 実施形態の詳細] [2 Details of Embodiment]

[2.1 第1実施形態に係る伝送路構造を有するアンテナ装置] [2.1 Antenna Device Having Transmission Line Structure According to First Embodiment]

図1から図6は、第1実施形態に係る伝送路構造を有するアンテナ装置10を示している。アンテナ装置10は、例えば、ミリ波レーダ用であり、電磁波の受信又は送信に用いられる。以下の説明において、アンテナ装置10は、一例として、76.5GHz(波長λ:3.92mm)用であるものとする。 1 to 6 show an antenna device 10 having a transmission line structure according to the first embodiment. The antenna device 10 is for millimeter wave radar, for example, and is used for receiving or transmitting electromagnetic waves. In the following description, as an example, the antenna device 10 is for 76.5 GHz (wavelength λ: 3.92 mm).

図2に示すように、実施形態に係るアンテナ装置10は、アンテナ30が形成されるプリント基板13と、プリント基板13に取り付けられた導波路ブロック11と、を備えている。アンテナ装置10は、導波路ブロック11及びプリント基板13に形成された伝送路20と、プリント基板13に形成されたアンテナ30と、を備える。実施形態の伝送路20は、第1導波路40、トランス導波路51、スリット55、第2導波路60、変換器70、及びマイクロストリップライン80を備える。 As shown in FIG. 2 , the antenna device 10 according to the embodiment includes a printed board 13 on which an antenna 30 is formed, and a waveguide block 11 attached to the printed board 13 . The antenna device 10 includes a transmission line 20 formed on a waveguide block 11 and a printed board 13 and an antenna 30 formed on the printed board 13 . The transmission line 20 of the embodiment comprises a first waveguide 40 , a transformer waveguide 51 , a slit 55 , a second waveguide 60 , a converter 70 and a microstripline 80 .

図2に示すように、プリント基板13は、第1導電体パターン15と、第2導電体パターン17と、誘電体基材19と、を備える。第1導電体パターン15は、誘電体基材19における一面側(図2において上側)に設けられている。第2導電体パターン17は、誘電体基材19における、第1導電体パターン15の反対面側(図2において下側)に設けられている。第2導電体パターン17は、グランド面である。 As shown in FIG. 2 , the printed circuit board 13 includes a first conductor pattern 15 , a second conductor pattern 17 and a dielectric base material 19 . The first conductor pattern 15 is provided on one side (upper side in FIG. 2) of the dielectric base material 19 . The second conductor pattern 17 is provided on the dielectric substrate 19 on the side opposite to the first conductor pattern 15 (lower side in FIG. 2). The second conductor pattern 17 is a ground plane.

図4に示すように、第2導電体パターン17は、誘電体基材19において、第1導電体パターン15の反対面の全面(スリット55の範囲を除く)に形成されている。なお、以下の説明において、誘電体基材19は、一例として、非誘電率εr:3.2、誘電正接tanδ:0.001、基板厚さ:0.127mmであるものとする。 As shown in FIG. 4, the second conductor pattern 17 is formed on the entire surface of the dielectric base material 19 opposite to the first conductor pattern 15 (excluding the range of the slit 55). In the following description, the dielectric base material 19 has, as an example, a dielectric constant εr of 3.2, a dielectric loss tangent tan δ of 0.001, and a substrate thickness of 0.127 mm.

図1に示すように、実施形態において、第1導電体パターン15は、第2導波路60を構成するパターン65と、変換器(テーパ部)70を構成するパターンと、マイクロストリップライン80を構成するパターンと、アンテナ30を構成するパターンと、を含む。この結果、実施形態のプリント基板13は、第2導波路60と、変換器70と、マイクロストリップライン80と、アンテナ30と、を一体的に備えていることになる。 As shown in FIG. 1, in the embodiment, the first conductor pattern 15 comprises a pattern 65 forming the second waveguide 60, a pattern forming the transducer (tapered portion) 70, and a microstrip line 80. and a pattern that configures the antenna 30 . As a result, the printed circuit board 13 of the embodiment integrally includes the second waveguide 60, the converter 70, the microstrip line 80, and the antenna 30. FIG.

図2に示すように、導波路ブロック11は、プリント基板13の第2導電体パターン17側に取り付けられている。導波路ブロック11は、その内部に、第1導波路40として機能する開口と、トランス導波路51として機能する開口と、を備えている。 As shown in FIG. 2, the waveguide block 11 is attached to the printed circuit board 13 on the second conductor pattern 17 side. The waveguide block 11 has an opening functioning as the first waveguide 40 and an opening functioning as the transformer waveguide 51 therein.

第1導波路40としては、例えば、導波路に関する標準規格に定められた標準導波路を用いることができる。例えば、第1導波路40は、EIA規格の型名WR-10の中空方形導波路(内径呼寸法:1.27mm×2.54mm)である。第1導波路40のインピーダンスは、例えば、368.2Ωである。図2において、第1導波路40の導波方向(電磁波が伝送される方向)は、y方向(図2の上下方向)である。図2おいて、第1導波路40は、導波路終端を上端に有し、導波路始端を図外に有する。なお、図1に示すように、プリント基板13は、y方向と直交するxz平面に平行に設けられている。すなわち、第1導波路40の導波方向は、プリント基板13の面方向に対して交差、より具体的には直交、している。 As the first waveguide 40, for example, a standard waveguide defined in the standards for waveguides can be used. For example, the first waveguide 40 is a hollow rectangular waveguide (nominal inner diameter: 1.27 mm×2.54 mm) of EIA standard model name WR-10. The impedance of the first waveguide 40 is, for example, 368.2Ω. In FIG. 2, the waveguide direction (the direction in which electromagnetic waves are transmitted) of the first waveguide 40 is the y direction (vertical direction in FIG. 2). In FIG. 2, the first waveguide 40 has a waveguide terminating end at its upper end and a waveguide starting end outside the drawing. In addition, as shown in FIG. 1, the printed circuit board 13 is provided parallel to the xz plane orthogonal to the y direction. That is, the waveguide direction of the first waveguide 40 intersects, more specifically, perpendicular to the surface direction of the printed circuit board 13 .

図6に示すように、第1導波路40は、xy平面に平行に形成された、広壁であるE面を備える。また、第1導波路40は、yz平面に平行に形成された、狭壁であるH面を備える。H面は、E面に対して直交する。 As shown in FIG. 6, the first waveguide 40 has a wide-walled E-plane formed parallel to the xy-plane. The first waveguide 40 also has an H plane, which is a narrow wall, formed parallel to the yz plane. The H-plane is orthogonal to the E-plane.

図2に示すトランス導波路51は、第1導波路40の導波路終端である導波方向一端側(図2において上端側)において、第1導波路40を形成する開口と連通するように形成されている。トランス導波路51は、インピーダンス調整部50として機能する。インピーダンス調整部50は、第1導波路40と第2導波路60とを整合させる。トランス導波路51のインピーダンスは、第1導波路40と第2導波路60の各々のインピーダンスの間の任意の値に設定される。 The transformer waveguide 51 shown in FIG. 2 is formed so as to communicate with the opening forming the first waveguide 40 at one end in the waveguide direction (upper end in FIG. 2) which is the end of the first waveguide 40 . It is The transformer waveguide 51 functions as the impedance adjuster 50 . The impedance adjuster 50 matches the first waveguide 40 and the second waveguide 60 . The impedance of transformer waveguide 51 is set to an arbitrary value between the impedances of first waveguide 40 and second waveguide 60 .

トランス導波路51は、導波方向(y方向)において約λ/4の長さを持つ。トランス導波路51は、中空方形導波路である。トランス導波路51は、第1導波路40より小さいインピーダンスを持つように、z方向において、第1導波路40よりも幅狭である。図5及び図6に示すように、トランス導波路51は、第1導波路40のE面と同一幅のE面を有する。また、トランス導波路51は、第1導波路40のH面よりも幅狭のH面を有する。すなわち、トランス導波路51のH面は、第1導波路40のH面に比べて、z方向の寸法が狭い。なお、トランス導波路51においても、E面はxy平面に平行であり、H面はyz平面に平行である。 The transformer waveguide 51 has a length of about λ/4 in the waveguide direction (y direction). The transformer waveguide 51 is a hollow rectangular waveguide. The transformer waveguide 51 is narrower than the first waveguide 40 in the z-direction so as to have a lower impedance than the first waveguide 40 . As shown in FIGS. 5 and 6, the transformer waveguide 51 has an E-plane with the same width as the E-plane of the first waveguide 40 . Also, the transformer waveguide 51 has an H-plane narrower than the H-plane of the first waveguide 40 . That is, the H-plane of the transformer waveguide 51 has a smaller dimension in the z-direction than the H-plane of the first waveguide 40 . Also in the transformer waveguide 51, the E plane is parallel to the xy plane, and the H plane is parallel to the yz plane.

幅狭のH面を有するトランス導波路51は、図7に示すように、第1導波路40のz方向幅内において、z方向中央付近に配置されてもよい。ただし、トランス導波路51は、図2に示すように、一方のE面が、第1導波路40の一方のE面と面一になるように配置されているのが好ましい。図2のトランス導波路51の配置であると、第1導波路40及びトランス導波路51の加工が容易となる。 The transformer waveguide 51 having a narrow H-plane may be arranged near the center in the z-direction within the width of the first waveguide 40 in the z-direction, as shown in FIG. However, the transformer waveguide 51 is preferably arranged so that one E-plane is flush with one E-plane of the first waveguide 40, as shown in FIG. The arrangement of the transformer waveguide 51 in FIG. 2 facilitates the processing of the first waveguide 40 and the transformer waveguide 51 .

トランス導波路51の導波路終端(図2において上端)は、プリント基板13の第2導電体パターン17に形成されたスリット55を介して、プリント基板13に形成された第2導波路60に接続されている。 A waveguide terminal end (upper end in FIG. 2) of the transformer waveguide 51 is connected to a second waveguide 60 formed on the printed circuit board 13 through a slit 55 formed in the second conductor pattern 17 of the printed circuit board 13. It is

図1に示すように、第2導波路60は、基板集積導波路(Substrate Integrated Waveguide;SIW)として構成されている。基板集積導波路は、プリント基板に形成された導波路である。基板集積導波路は、複数のビア61,63によってポスト壁が構成されている。図1に示すように、第1導電体パターン15は、第2導波路60を構成するため、平面視において方形状の第2導波路パターン65を有する。ビア61,63は、第2導波路パターン65内において、第1導電体パターン15とグランド面となる第2導電体パターン17とを接続するために、誘電体基材19を貫通するよう形成されている(図3参照)。なお、ビアは、スルーホールと呼ばれることもある。ここでは、「ビア」という用語は、スルーホールも含む概念として使用される。 As shown in FIG. 1, the second waveguide 60 is configured as a substrate integrated waveguide (SIW). A substrate integrated waveguide is a waveguide formed on a printed circuit board. The substrate integrated waveguide has a plurality of vias 61 and 63 forming post walls. As shown in FIG. 1, the first conductor pattern 15 has a square second waveguide pattern 65 in a plan view to constitute the second waveguide 60 . The vias 61 and 63 are formed in the second waveguide pattern 65 so as to penetrate the dielectric substrate 19 in order to connect the first conductor pattern 15 and the second conductor pattern 17 serving as the ground plane. (See Figure 3). A via is also called a through hole. Here, the term "via" is used as a concept that also includes through holes.

なお、図1において、第2導波路60の導波方向は、z方向(図1及び図2の左右方向)である。図1において、第2導波路60は、スリット55が入力端であり、マイクロストリップライン80側の前端65Aが第2導波路終端(出力端)である。すなわち、第2導波路60は、第1導波路40のE面に交差する方向であるz方向に延びる。第2導波路60を第1導波路40のE面に対して交差する方向に延ばすことで、マイクロストリップライン80と同一面に第2導波路60を形成することができる。 In FIG. 1, the waveguide direction of the second waveguide 60 is the z direction (horizontal direction in FIGS. 1 and 2). In FIG. 1, the slit 55 is the input end of the second waveguide 60, and the front end 65A on the microstrip line 80 side is the second waveguide termination (output end). That is, the second waveguide 60 extends in the z-direction, which is the direction intersecting the E-plane of the first waveguide 40 . The second waveguide 60 can be formed on the same plane as the microstrip line 80 by extending the second waveguide 60 in a direction intersecting the E-plane of the first waveguide 40 .

ポスト壁を構成するビア61,63は、導波方向後側に形成されたビア61と、導波方向(z方向)にみて幅方向(x方向)両側に形成されたビア63と、を含む。図1に示すように、ビア61は、第2導波路パターン65の後端65Dの辺に沿って設けられている。ビア63は、第2導波路パターン65の左端65Bの辺及び右端65Cの辺に沿って設けられている。 The vias 61 and 63 forming the post walls include a via 61 formed on the rear side in the waveguide direction and vias 63 formed on both sides in the width direction (x direction) when viewed in the waveguide direction (z direction). . As shown in FIG. 1, the via 61 is provided along the side of the rear end 65D of the second waveguide pattern 65. As shown in FIG. The vias 63 are provided along the left edge 65B and the right edge 65C of the second waveguide pattern 65 .

なお、第2導波路60は、x方向の幅L2が、第1導波路40及びトランス導波路51と同一である2.54mmになるよう形成される。また、誘電体基材19の厚さが0.127mmであるため、第2導波路60は、内径が0.127mm×2.54mmのSIWになっている。第2導波路60のインピーダンスは、例えば、14.4Ωである。 The second waveguide 60 is formed such that the width L2 in the x direction is 2.54 mm, which is the same as that of the first waveguide 40 and transformer waveguide 51 . Also, since the dielectric base material 19 has a thickness of 0.127 mm, the second waveguide 60 is an SIW with an inner diameter of 0.127 mm×2.54 mm. The impedance of the second waveguide 60 is, for example, 14.4Ω.

図4に示すように、前述のスリット55は、ポスト壁を構成する複数のビア61,63によって囲まれた範囲内に設けられている。スリット55は、その長手方向が、x方向に一致するように形成されている。また、図5に示すように、スリット55は、トランス導波路51の開口の範囲に位置するように形成されている。 As shown in FIG. 4, the aforementioned slit 55 is provided within a range surrounded by a plurality of vias 61 and 63 forming post walls. The slit 55 is formed such that its longitudinal direction coincides with the x direction. Moreover, as shown in FIG. 5, the slit 55 is formed so as to be positioned within the range of the opening of the transformer waveguide 51 .

ここで、図8は、図1~図6に示す伝送路構造の変形例を示している。図8に示す第2導波路60では、ビア61によって、パターン後端65D側のポスト壁が構成されているのではなく、誘電体基材19の後端の側面に形成された導電体膜101によってポスト壁が構成されている。図8の伝送路構造の回路と図2の伝送路構造の回路とは等価である。この場合、導電体膜101の近傍に、トランス導波路51と第2導波路60とを接続するスリット55を形成することになる。 Here, FIG. 8 shows a modification of the transmission line structure shown in FIGS. In the second waveguide 60 shown in FIG. 8, the via 61 does not constitute the post wall on the pattern rear end 65D side, but the conductive film 101 formed on the side surface of the rear end of the dielectric substrate 19. The post wall is constructed by The circuit of the transmission line structure of FIG. 8 and the circuit of the transmission line structure of FIG. 2 are equivalent. In this case, a slit 55 connecting the transformer waveguide 51 and the second waveguide 60 is formed near the conductor film 101 .

さらに、図9は、図8に示す導電体膜101の位置にビア61が形成された伝送路構造を示している。図9も、図2及び図8と等価な回路構造を示している。図9のビア61は、図2のビア61よりも、スリット55の近くに形成されている。図9の構造と図2の構造とを比較すると、図2の方が、製造が容易となる。すなわち、図9では、ビア61とスリット55とが非常に近接している。ビア61及びスリット55は、第2導電体パターン17の加工が必要となる部分であるため、ビア61及びスリット55が近接していると、加工が困難となる。 Furthermore, FIG. 9 shows a transmission line structure in which a via 61 is formed at the position of the conductor film 101 shown in FIG. FIG. 9 also shows a circuit structure equivalent to FIGS. The via 61 in FIG. 9 is formed closer to the slit 55 than the via 61 in FIG. Comparing the structure of FIG. 9 with the structure of FIG. 2, the structure of FIG. 2 is easier to manufacture. That is, in FIG. 9, the via 61 and the slit 55 are very close to each other. Since the vias 61 and the slits 55 are portions that require processing of the second conductive pattern 17, processing becomes difficult if the vias 61 and the slits 55 are close to each other.

これに対して、図2に示すように、ビア61をλg/2(λgは前記基板集積導波路における波長)ほど離すと、図9の構造と等価でありつつ、ビア61とスリット55との距離L1を大きくできるため、加工が容易となる。なお、ビア61とスリット55との距離は、(λg/2)×N(Nは、1以上の整数)でもよいが、Nは小さいほうが、広帯域性の確保に有利である。 On the other hand, as shown in FIG. 2, if the via 61 is separated by λg/2 (λg is the wavelength in the substrate integrated waveguide), the structure of the via 61 and the slit 55 is equivalent to that of FIG. Since the distance L1 can be increased, processing becomes easier. The distance between the via 61 and the slit 55 may be (λg/2)×N (N is an integer equal to or greater than 1).

また、スリット55は、図8に示すように、トランス導波路51の後端面(図8の左側面)に近接しているほうがよい。ただし、この場合、スリット55がトランス導波路51の開口周辺に位置しつつ、トランス導波路51の開口内に位置する必要があり、高い組み立て精度が要求されることになる。すなわち、プリント基板13と導波路ブロック11との組み立て誤差により、スリット55が、トランス導波路51の開口外に位置すると特性が著しく劣化する。比較的大きな組み立て誤差を許容するため、スリット55は、図2に及び図5に示すように、トランス導波路51の開口の幅方向中央付近にあるのが好ましい。 Moreover, as shown in FIG. 8, the slit 55 should be close to the rear end surface (left side surface in FIG. 8) of the transformer waveguide 51 . However, in this case, the slit 55 needs to be positioned in the opening of the transformer waveguide 51 while being positioned around the opening of the transformer waveguide 51, which requires high assembly accuracy. That is, if the slit 55 is positioned outside the opening of the transformer waveguide 51 due to an assembly error between the printed circuit board 13 and the waveguide block 11, the characteristics are significantly degraded. In order to allow a relatively large assembly error, the slit 55 is preferably located near the center of the opening of the transformer waveguide 51 in the width direction, as shown in FIGS.

図1、図3及び図4に示すように、実施形態においては、インピーダンス調整部50として、前述のトランス導波路51のほか、第2導波路60(プリント基板13)内に形成されたビア(インピーダンス調整用ビア)53を備えている。ビア53により、インピーダンスのより大きな調整が可能となる。ビア53は、ポスト壁を構成する複数のビア61,63によって囲まれた範囲内に設けられている。実施形態において、ビア53は、スリット55と、第2導波路終端65Aの間に設けられている。ビア53は、第1導電体パターン15とグランド面となる第2導電体パターン17とを接続するために、誘電体基材19を貫通するよう形成されている。 As shown in FIGS. 1, 3, and 4, in the embodiment, as the impedance adjustment section 50, in addition to the transformer waveguide 51 described above, vias ( impedance adjusting vias) 53 are provided. Vias 53 allow greater adjustment of impedance. The via 53 is provided within a range surrounded by a plurality of vias 61 and 63 forming post walls. In an embodiment, via 53 is provided between slit 55 and second waveguide termination 65A. The vias 53 are formed to penetrate the dielectric substrate 19 in order to connect the first conductor pattern 15 and the second conductor pattern 17 serving as the ground plane.

実施形態において、ビア53は、インピーダンス調整を容易にするため、スリット55の近傍に設けられている。ビア53におけるインピーダンス調整要素としては、例えば、ビア53の径、又は、ビア53とスリット55との間隔である。ビア53は、1個でもよいが、図示のように2個又はそれ以上とすることで、インピーダンス調整が容易となる。すなわち、複数のビア53が設けられている場合、複数のビア53の間隔をもインピーダンス調整要素として利用することができる。なお、複数のビア53を並べる方向は、スリット55の長手方向(x方向)と平行であるのが好ましい。 In the embodiment, vias 53 are provided near slits 55 to facilitate impedance adjustment. The impedance adjustment factor in the via 53 is, for example, the diameter of the via 53 or the distance between the via 53 and the slit 55 . Although the number of vias 53 may be one, the number of vias 53 may be two or more as shown in the drawing, thereby facilitating impedance adjustment. That is, when a plurality of vias 53 are provided, the spacing between the plurality of vias 53 can also be used as an impedance adjustment factor. The direction in which the plurality of vias 53 are arranged is preferably parallel to the longitudinal direction (x direction) of the slits 55 .

図1に示すように、第1導電体パターン15は、第2導波路パターン65の前端65Aに形成された変換器70を構成するパターンを備えている。変換器70を構成するパターンは、テーパ状である。変換器70は、第2導波路60とマイクロストリップライン80との間でモード変換をする。 As shown in FIG. 1, the first conductor pattern 15 has a pattern forming a transducer 70 formed at the front end 65A of the second waveguide pattern 65. As shown in FIG. The pattern that makes up transducer 70 is tapered. Converter 70 performs mode conversion between second waveguide 60 and microstripline 80 .

第1導電体パターン15は、変換器70を構成するパターンに連続してマイクロストリップライン80を構成するパターンを有している。マイクロストップラインのインピーダンスは、例えば、67Ωである。マイクロストリップライン80は、プリント基板13に形成されたアンテナ30に接続されている。アンテナ30は、例えば、パッチアンテナであり、マイクロストリップライン80により給電される。 The first conductor pattern 15 has a pattern that forms a microstrip line 80 that is continuous with the pattern that forms the transducer 70 . The impedance of the microstop line is, for example, 67Ω. Microstrip line 80 is connected to antenna 30 formed on printed circuit board 13 . Antenna 30 is, for example, a patch antenna and is fed by microstrip line 80 .

第2導波路60及びマイクロストリップライン80は、いずれもプリント基板13に設けられているため、プリント基板13に形成されたテーパ状のパターンによる変換器70によって、変換器70における広帯域性の確保は容易である。 Since the second waveguide 60 and the microstrip line 80 are both provided on the printed circuit board 13, the tapered pattern of the converter 70 formed on the printed circuit board 13 ensures wideband performance in the converter 70. Easy.

第1導波路40のような中空導波路と、プリント基板13に形成されたマイクロストリップライン80と、の間でモード変換をする場合には、中空導波路のインピーダンスが大きいために、広帯域化は容易ではない。この結果、広帯域化のため、例えば、非特許文献1に記載のバックショートのような別部品が必要となる。これに対して、本実施形態では、中空方形導波路である第1導波路40が、トランス導波路51を介して、マイクロストリップライン80と同様に薄く低インピーダンスである第2導波路60に変換されている。この結果、変換器70は、薄い第2導波路60とマイクロストリップライン80との間のモード変換を行えばよいため、変換器70における広帯域性の確保は容易である。したがって、第2導波路-マイクロストリップライン80の変換器70は、プリント基板13に形成されたテーパ状のパターンで足りる。 When mode conversion is performed between a hollow waveguide such as the first waveguide 40 and the microstrip line 80 formed on the printed circuit board 13, since the impedance of the hollow waveguide is large, it is difficult to broaden the band. It's not easy. As a result, in order to widen the band, for example, a separate component such as a back short described in Non-Patent Document 1 is required. On the other hand, in the present embodiment, the first waveguide 40, which is a hollow rectangular waveguide, is converted into the second waveguide 60, which is thin and low-impedance like the microstrip line 80, through the transformer waveguide 51. It is As a result, since the converter 70 only needs to perform mode conversion between the thin second waveguide 60 and the microstrip line 80, it is easy to ensure broadband performance in the converter 70. FIG. Therefore, the tapered pattern formed on the printed circuit board 13 suffices for the converter 70 of the second waveguide-microstrip line 80 .

一方、本実施形態の伝送路20は、中空導波路である第1導波路40とプリント基板13に形成された第2導波路60とを有する。したがって、第1導波路40と第2導波路60との整合をとるためインピーダンス調整部50が必要となる。しかも、中空導波路である第1導波路40のインピーダンスは比較的大きい(例えば、368.2Ω)のに対して、プリント基板13に形成されているため薄い第2導波路60のインピーダンスは比較的小さい(例えば、14.4Ω)。 On the other hand, the transmission line 20 of this embodiment has a first waveguide 40 which is a hollow waveguide and a second waveguide 60 formed on the printed circuit board 13 . Therefore, the impedance adjuster 50 is required to match the first waveguide 40 and the second waveguide 60 . Moreover, the impedance of the first waveguide 40, which is a hollow waveguide, is relatively large (for example, 368.2Ω), whereas the impedance of the second waveguide 60, which is thin because it is formed on the printed circuit board 13, is relatively high. Small (eg, 14.4Ω).

第2導波路60のインピーダンスは、マイクロストリップライン80との関係上、小さいほうが好ましい。かかる観点から、第2導波路60のインピーダンスは、例えば、第1導波路40のインピーダンスの1/1.2以下である。第2導波路60のインピーダンスが、第1導波路40のインピーダンスの1/1.2以下になると、トランス導波路51のようなインピーダンス調整部50が必要となることが多い。第2導波路60のインピーダンスは、第1導波路40のインピーダンスの1/1.3以下であってもよく、1/2以下であってもよく、1/5以下であってもよく、1/10以下であってもよい。 It is preferable that the impedance of the second waveguide 60 is small in relation to the microstrip line 80 . From this point of view, the impedance of the second waveguide 60 is, for example, 1/1.2 or less of the impedance of the first waveguide 40 . When the impedance of the second waveguide 60 becomes 1/1.2 or less of the impedance of the first waveguide 40, the impedance adjuster 50 such as the transformer waveguide 51 is often required. The impedance of the second waveguide 60 may be 1/1.3 or less, 1/2 or less, 1/5 or less, or 1/1.3 or less of the impedance of the first waveguide 40 . /10 or less may be sufficient.

第2導波路60のインピーダンスは、小さすぎると、インピーダンス調整部50を設けても整合が困難になるため、小さすぎない方が好ましい。かかる観点からは、第2導波路60のインピーダンスは、例えば、第1導波路40のインピーダンスの1/45以上である。第2導波路60のインピーダンスは、第1導波路40のインピーダンスの1/30以上であってもよく、1/20以上であってもよい。 If the impedance of the second waveguide 60 is too small, matching becomes difficult even if the impedance adjuster 50 is provided, so it is preferable that the impedance is not too small. From this point of view, the impedance of the second waveguide 60 is, for example, 1/45 or more of the impedance of the first waveguide 40 . The impedance of the second waveguide 60 may be 1/30 or more, or 1/20 or more, of the impedance of the first waveguide 40 .

上記のように、第1導波路40と第2導波路60とのインピーダンス比が大きくても、本実施形態によればインピーダンス調整部50により、第1導波路40と第2導波路60との整合が確保される。しかも、インピーダンス調整部50が、トランス導波路51だけでなく、ビア53を有することで、大きなインピーダンス比にも対応することができる。 As described above, even if the impedance ratio between the first waveguide 40 and the second waveguide 60 is large, according to the present embodiment, the impedance adjuster 50 adjusts the impedance between the first waveguide 40 and the second waveguide 60. Alignment is ensured. Moreover, since the impedance adjustment section 50 has not only the transformer waveguide 51 but also the via 53, it is possible to cope with a large impedance ratio.

インピーダンス比の一例として、第2導波路60のインピーダンスは、例えば、第1導波路40のインピーダンスの1/45以上であって、1/1.3以下とすることができる。この場合、周波数76.5GHz帯の±2GHz帯域において、VSWR<1.3への調整が可能となり、広帯域性を容易に確保できる。 As an example of the impedance ratio, the impedance of the second waveguide 60 can be, for example, 1/45 or more and 1/1.3 or less of the impedance of the first waveguide 40 . In this case, in the ±2 GHz band of the frequency band of 76.5 GHz, adjustment to VSWR<1.3 is possible, and wideband performance can be easily ensured.

インピーダンス比の他の例として、第2導波路60のインピーダンスは、例えば、第1導波路40のインピーダンスの1/20以上であって、1/1.2以下とすることができる。この場合、周波数76.5GHz帯の±2GHz帯域において、VSWR<1.2への調整が可能となり、広帯域性を容易に確保することができる。 As another example of the impedance ratio, the impedance of the second waveguide 60 can be, for example, 1/20 or more and 1/1.2 or less of the impedance of the first waveguide 40 . In this case, it is possible to adjust to VSWR<1.2 in the ±2 GHz band of the frequency band of 76.5 GHz, and it is possible to easily ensure wideband performance.

[2.2 第2実施形態] [2.2 Second Embodiment]

図10は、第2実施形態に係る伝送路構造を有するアンテナ装置を示している。第2実施形態において、第1実施形態と異なる点は、第2導波路パターン65の大きさである。第2実施形態において、第2導波路パターン65は、その左端65B,右端65C,後端65Dがプリント基板13の周縁に達する大きさに形成されている。すなわち、ポスト壁を構成するビア63からパターン左端65Bまでの距離は、第1実施形態(図1)では、L12である一方、第2実施形態(図10)では、L22であり、L12<L22である。また、ポスト壁を構成するビア63からパターン右端65Cまでの距離は、第1実施形態(図1)では、L13である一方、第2実施形態(図10)では、L23であり、L13<L23である。さらに、ポスト壁を構成するビア61からパターン後端65Dまでの距離は、第1実施形態(図1)では、L14である一方、第2実施形態(図10)では、L24であり、L14<L24である。 FIG. 10 shows an antenna device having a transmission line structure according to the second embodiment. The second embodiment differs from the first embodiment in the size of the second waveguide pattern 65 . In the second embodiment, the second waveguide pattern 65 is formed in such a size that its left end 65B, right end 65C and rear end 65D reach the periphery of the printed circuit board 13 . That is, the distance from the via 63 forming the post wall to the pattern left end 65B is L12 in the first embodiment (FIG. 1), while it is L22 in the second embodiment (FIG. 10), where L12<L22. is. Further, the distance from the via 63 forming the post wall to the pattern right end 65C is L13 in the first embodiment (FIG. 1), while it is L23 in the second embodiment (FIG. 10), where L13<L23. is. Further, the distance from the via 61 constituting the post wall to the pattern rear end 65D is L14 in the first embodiment (FIG. 1), while it is L24 in the second embodiment (FIG. 10), where L14< It is L24.

図10に示す第2実施形態ように、第1導電体パターン15が、第2導波路60として必要な大きさよりも大きくても、第1実施形態と同様の特性が得られる。 As in the second embodiment shown in FIG. 10, even if the first conductor pattern 15 is larger than the size required for the second waveguide 60, the same characteristics as in the first embodiment can be obtained.

なお、ビア63のうち、第2導波路60の出力端(パターン端)65Aに最も近いビア(出力端ビア)63の中心からパターン端65Aまでの長さL11,L21は、第1実施形態及び第2実施形態ともに同じである。L11,L21は、例えば、0.3mmである。ここでは、出力端ビア63の中心から、パターン端65Aまでの長さL11,L21が、0.1λg(λgは前基板集積導波路における波長)以下となっている。0.1λg以下とすることで、出力端ビア63からパターン端65Aの間において、第2導波路60内から第2導波路60外への電磁波の漏洩を防止できる。 In the via 63, the lengths L11 and L21 from the center of the via (output end via) 63 closest to the output end (pattern end) 65A of the second waveguide 60 to the pattern end 65A are The second embodiment is the same. L11 and L21 are, for example, 0.3 mm. Here, the lengths L11 and L21 from the center of the output end via 63 to the pattern end 65A are 0.1λg (λg is the wavelength in the front substrate integrated waveguide) or less. By setting it to 0.1λg or less, electromagnetic waves can be prevented from leaking from the inside of the second waveguide 60 to the outside of the second waveguide 60 between the output end via 63 and the pattern end 65A.

また、第2実施形態では、L22,L23を大きくしたことに対応して、パターン端65Aからの電磁波の進入を防止するため、追加的にビア67が、パターン端65Aに沿って設けられている。ビア67は省略してもよい。 In addition, in the second embodiment, in order to prevent electromagnetic waves from entering from the pattern end 65A, corresponding to the fact that L22 and L23 are increased, additional vias 67 are provided along the pattern end 65A. . Vias 67 may be omitted.

なお、第2実施形態において、説明を省略した点については、第1実施形態と同様である。 In addition, in 2nd Embodiment, it is the same as that of 1st Embodiment about the point which description was abbreviate|omitted.

[2.3 第3実施形態] [2.3 Third Embodiment]

図11は、第3実施形態に係る伝送路構造を有するアンテナ装置を示している。第3実施形態において、第1実施形態と異なる点は、第2導波路パターン65の大きさが異なることと、第2導波路パターン65に形成されたスタブ110の存在である。 FIG. 11 shows an antenna device having a transmission line structure according to the third embodiment. The third embodiment differs from the first embodiment in that the size of the second waveguide pattern 65 is different and the stub 110 formed in the second waveguide pattern 65 is present.

第3実施形態の第2導波路パターン65は、第1実施形態の第2導波路パターン65よりも大きく形成されている。すなわち、図11のL31は図1のL11よりも長く、図11のL32は図1のL12よりも長く、図11のL3は図1のL13よりも長くなっている。第2導波路パターン65を大きく形成することで、ビア63から第2導波路パターン65のパターン端65A,65B,65Cまでの長さを大きくでき、第2導波路パターン65の製造が容易となる。 The second waveguide pattern 65 of the third embodiment is formed larger than the second waveguide pattern 65 of the first embodiment. 11 is longer than L11 in FIG. 1, L32 in FIG. 11 is longer than L12 in FIG. 1, and L3 in FIG. 11 is longer than L13 in FIG. By forming the second waveguide pattern 65 large, the length from the via 63 to the pattern ends 65A, 65B, and 65C of the second waveguide pattern 65 can be increased, and the manufacturing of the second waveguide pattern 65 is facilitated. .

第3実施形態では、第2実施形態とは異なり、ビア63のうち、第2導波路パターン端65Aに最も近い出力端ビア63の中心からパターン端65Aまでの長さL31を、0.1λg(λgは前基板集積導波路における波長)よりも大きい、0.65mmとしている。このため、出力端ビア63からパターン端65Aの間は、第2導波路60内から第2導波路60外への電磁波の漏洩パスとなるおそれがある。 In the third embodiment, unlike the second embodiment, the length L31 from the center of the output end via 63 closest to the second waveguide pattern end 65A to the pattern end 65A among the vias 63 is set to 0.1λg ( λg is 0.65 mm, which is larger than the wavelength in the integrated waveguide on the previous substrate. Therefore, there is a possibility that an electromagnetic wave leaks from the inside of the second waveguide 60 to the outside of the second waveguide 60 between the output end via 63 and the pattern end 65A.

そこで、第3実施形態では、出力端ビア63からパターン端65Aの間が漏洩パスとなるのを抑制するための構造が採用されている。この構造は、出力端ビア63からパターン端65Aの間に実際のビア63を設けるのではなく、出力端ビア63からパターン端65Aの間に仮想的なビア63Aを配置するための構造である。この構造は、第2導波路パターン65に形成されたスタブ110を有している。第3実施形態において、スタブ110はオープンスタブとして構成されている。オープンスタブ110は、λg/4の線路長を有する。オープンスタブ110は、先端がオープンであり、根元がショートである。また、根元のショートである位置から、λg/2離れた位置にも、ショートとなる。 Therefore, in the third embodiment, a structure is adopted to suppress the leakage path from the output end via 63 to the pattern end 65A. This structure is for arranging a virtual via 63A between the output end via 63 and the pattern end 65A instead of providing an actual via 63 between the output end via 63 and the pattern end 65A. This structure has a stub 110 formed in the second waveguide pattern 65 . In the third embodiment, stub 110 is configured as an open stub. The open stub 110 has a line length of λg/4. The open stub 110 has an open tip and a short base. Also, a short circuit occurs at a position separated by λg/2 from the base short circuit position.

したがって、第2導波路パターン65のパターン端(図8では、パターン端65B,65C)において、仮想ビア63Aを配置したい位置(出力端ビア63からパターン端65Aの間)からλg/2離れた位置に、オープンスタブ110の根元を形成することで、仮想ビア63Aを配置したい位置がショートとなる。ショートは、ビア63と同様にポスト壁を構成することができる。なお、図11において、スタブ110は、屈曲状に形成されているが、直線状であってもよい。スタブを屈曲状に形成した場合、プリント基板13の大型化を抑制できる。また、スタブ110としては、ショートスタブを採用してもよい。 Therefore, at the pattern ends (pattern ends 65B and 65C in FIG. 8) of the second waveguide pattern 65, a position λg/2 away from the position where the virtual via 63A is desired to be arranged (between the output end via 63 and the pattern end 65A) Furthermore, by forming the base of the open stub 110, the position where the virtual via 63A is desired to be short-circuited. A short can constitute a post wall similar to via 63 . In addition, although the stub 110 is formed in a curved shape in FIG. 11, it may be formed in a straight shape. When the stub is formed in a curved shape, it is possible to suppress an increase in the size of the printed circuit board 13 . Also, a short stub may be employed as the stub 110 .

[2.4 シミュレーション結果] [2.4 Simulation results]

図12及び図13は、第1実施形態の伝送路構造の反射特性のシミュレーション結果を示している。図12は、反射特性のポーラチャートを示し、図13は、VSWR(電圧定在波比)を示している。なお、シミュレーションでは、ビア61,63の直径を0.2mmとし、ビア61,63間の間隔(中心間隔)を0.7mmとした。また、図1に示すL11,L12,L13,L14が、約0.1λgになるように、それぞれ、0.3mmに設定した。 12 and 13 show simulation results of reflection characteristics of the transmission line structure of the first embodiment. FIG. 12 shows a polar chart of reflection characteristics, and FIG. 13 shows VSWR (voltage standing wave ratio). In the simulation, the diameter of the vias 61 and 63 was set to 0.2 mm, and the spacing (center spacing) between the vias 61 and 63 was set to 0.7 mm. Also, L11, L12, L13, and L14 shown in FIG. 1 were each set to 0.3 mm so as to be about 0.1λg.

図13に示すように、VSWRが、1.2以下となる範囲は、73.48GHzから82.28GHzの範囲(8.8GHzの範囲)であり、広帯域性が確保できていることがわかる。 As shown in FIG. 13, the range in which the VSWR is 1.2 or less is the range from 73.48 GHz to 82.28 GHz (range of 8.8 GHz), and it can be seen that the wideband property is ensured.

図14から図16は、第3実施形態の伝送路構造の反射特性及び通過特性のシミュレーション結果を示している。図14から図16において、図14A,15A,16Aは、第3実施形態からスタブ110を省略した場合のシミュレーション結果を示し、図14B,15B,16Bは、第3実施形態のシミュレーション結果を示している。シミュレーションでは、ビア61,63の直径を0.3mmとし、ビア61,63間の間隔を0.8mmとした。また、図11に示すL31,L32,L33をそれぞれ、0.65mmに設定した。0.65mmは、0.1λgよりも大きい。 14 to 16 show simulation results of reflection characteristics and transmission characteristics of the transmission line structure of the third embodiment. 14 to 16, FIGS. 14A, 15A, and 16A show simulation results when the stub 110 is omitted from the third embodiment, and FIGS. 14B, 15B, and 16B show simulation results of the third embodiment. there is In the simulation, the diameter of vias 61 and 63 was set to 0.3 mm, and the spacing between vias 61 and 63 was set to 0.8 mm. Also, L31, L32, and L33 shown in FIG. 11 are each set to 0.65 mm. 0.65 mm is greater than 0.1 λg.

反射特性のポーラチャート(図14A,図14B)、反射特性のVSWR(図15A,図15B)、通過特性(図16A,図16B)ともに、スタブ110を省略した場合(図14A,15A,16A)よりも、スタブを備えている場合(図14B,15B,16B)の方が、特性が向上している。 Polar charts of reflection characteristics (FIGS. 14A and 14B), VSWR of reflection characteristics (FIGS. 15A and 15B), and transmission characteristics (FIGS. 16A and 16B) when the stub 110 is omitted (FIGS. 14A, 15A and 16A) 14B, 15B, and 16B, the characteristics are improved.

[3.付記] [3. Note]

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。 It should be noted that the embodiments disclosed this time should be considered as examples in all respects and not restrictive. The scope of the present invention is indicated by the scope of the claims rather than the above-described meaning, and is intended to include meanings equivalent to the scope of the claims and all modifications within the scope.

10 :アンテナ装置
11 :導波路ブロック
13 :プリント基板
15 :第1導電体パターン
17 :第2導電体パターン
19 :誘電体基材
20 :伝送路
30 :アンテナ
40 :第1導波路
50 :インピーダンス調整部
51 :トランス導波路
53 :ビア
55 :スリット
60 :第2導波路
61 :ビア
63 :ビア
63A :仮想ビア
65 :第2導波路パターン
65A :前端
65B :左端
65C :右端
65D :後端
67 :ビア
70 :変換器
80 :マイクロストリップライン
101 :導電体膜
110 :オープンスタブ
Reference Signs List 10: Antenna Device 11: Waveguide Block 13: Printed Circuit Board 15: First Conductor Pattern 17: Second Conductor Pattern 19: Dielectric Substrate 20: Transmission Line 30: Antenna 40: First Waveguide 50: Impedance Adjustment Portion 51: transformer waveguide 53: via 55: slit 60: second waveguide 61: via 63: via 63A: virtual via 65: second waveguide pattern 65A: front end 65B: left end 65C: right end 65D: rear end 67: Via 70 : Transducer 80 : Microstrip line 101 : Conductive film 110 : Open stub

Claims (10)

第1導波路と、
前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、
スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、
を備え、
前記第2導波路は、第1導電体パターンとグランド面となる第2導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路であり、
前記インピーダンス調整部は、前記基板集積導波路において前記ポスト壁を構成する複数の前記ビアによって囲まれた範囲内に設けられた1又は複数のインピーダンス調整用ビアを含む
伝送路構造。
a first waveguide;
an impedance adjustment section including a transformer waveguide provided on one end side of the first waveguide in the waveguide direction and having an H-plane narrower than the H-plane of the first waveguide;
a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide;
with
The second waveguide is a substrate integrated waveguide in which post walls are formed by a plurality of vias connecting the first conductor pattern and the second conductor pattern serving as a ground plane,
A transmission line structure in which the impedance adjustment section includes one or a plurality of impedance adjustment vias provided within a range surrounded by the plurality of vias forming the post wall in the substrate integrated waveguide.
プリント基板に形成されたマイクロストリップラインと、
前記プリント基板に形成された、前記第2導波路と前記マイクロストリップラインとの変換器と、
を更に備え、
前記第2導波路は、前記プリント基板に形成されている
請求項1に記載の伝送路構造。
a microstrip line formed on a printed circuit board;
a transition between the second waveguide and the microstripline formed on the printed circuit board;
further comprising
The transmission line structure according to claim 1, wherein the second waveguide is formed on the printed circuit board.
前記プリント基板に形成され、前記マイクロストリップラインによって給電されるアンテナを更に備える
請求項2に記載の伝送路構造。
3. The transmission line structure according to claim 2, further comprising an antenna formed on said printed circuit board and fed by said microstrip line.
第1導波路と、
前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、
スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、
を備え、
前記第2導波路は、第1導電体パターンとグランド面となる第2導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路であり、
前記第1導電体パターンは、前記基板集積導波路の出力端となるパターン端を有し、
前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアの中心から、前記パターン端までの長さが、0.1λg(λgは前記基板集積導波路における波長)以下である
伝送路構造。
a first waveguide;
an impedance adjustment section including a transformer waveguide provided on one end side of the first waveguide in the waveguide direction and having an H-plane narrower than the H-plane of the first waveguide;
a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide;
with
The second waveguide is a substrate integrated waveguide in which post walls are formed by a plurality of vias connecting the first conductor pattern and the second conductor pattern serving as a ground plane,
the first conductor pattern has a pattern end that serves as an output end of the substrate integrated waveguide;
The length from the center of the output end via closest to the pattern end among the plurality of vias constituting the post wall to the pattern end is 0.1λg (λg is the wavelength in the substrate integrated waveguide) or less. A transmission line structure.
第1導波路と、
前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、
スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、
を備え、
前記第2導波路は、第1導電体パターンとグランド面となる第2導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路であり、
前記第1導電体パターンは、
前記基板集積導波路の出力端となるパターン端と、
前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアと、前記パターン端と、の間をショートにするスタブと、
を有する
伝送路構造。
a first waveguide;
an impedance adjustment section including a transformer waveguide provided on one end side of the first waveguide in the waveguide direction and having an H-plane narrower than the H-plane of the first waveguide;
a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide;
with
The second waveguide is a substrate integrated waveguide in which post walls are formed by a plurality of vias connecting the first conductor pattern and the second conductor pattern serving as a ground plane,
The first conductor pattern is
a pattern end serving as an output end of the substrate integrated waveguide;
a stub for short-circuiting between the output end via closest to the pattern end among the plurality of vias constituting the post wall and the pattern end;
A transmission line structure having
前記スタブは、前記出力端ビアと前記パターン端との間をショートにする位置に形成された、オープンスタブである
請求項5に記載の伝送路構造。
6. The transmission line structure according to claim 5, wherein the stub is an open stub formed at a position for short-circuiting between the output end via and the pattern end.
前記出力端ビアの中心から、前記パターン端までの長さが、0.1λg(λgは前記基板集積導波路における波長)よりも大きい
請求項5又は6に記載の伝送路構造。
7. The transmission line structure according to claim 5, wherein a length from the center of said output end via to said pattern edge is greater than 0.1[lambda]g ([lambda]g is the wavelength in said substrate integrated waveguide).
第1導波路と、
前記第1導波路の導波方向一端側に設けられ、前記第1導波路のH面よりも幅狭のH面を有するトランス導波路を含むインピーダンス調整部と、
スリットを介して前記トランス導波路に接続され、前記第1導波路よりもインピーダンスが低く、前記第1導波路のE面に交差する方向に延びる第2導波路と、
を備え、
前記第2導波路のインピーダンスは、前記第1導波路のインピーダンスの1/45以上であって、前記第1導波路の前記インピーダンスの1/1.2以下である
伝送路構造。
a first waveguide;
an impedance adjustment section including a transformer waveguide provided on one end side of the first waveguide in the waveguide direction and having an H-plane narrower than the H-plane of the first waveguide;
a second waveguide connected to the transformer waveguide via a slit, having a lower impedance than the first waveguide, and extending in a direction intersecting the E-plane of the first waveguide;
with
The transmission line structure, wherein the impedance of the second waveguide is 1/45 or more of the impedance of the first waveguide and 1/1.2 or less of the impedance of the first waveguide.
前記第2導波路の前記インピーダンスは、前記第1導波路の前記インピーダンスの1/20以上である
請求項8に記載の伝送路構造。
9. The transmission line structure according to claim 8, wherein said impedance of said second waveguide is 1/20 or more of said impedance of said first waveguide.
前記第2導波路の前記インピーダンスは、前記第1導波路の前記インピーダンスの1/1.3以下である
請求項8又は9に記載の伝送路構造。
10. The transmission line structure according to claim 8, wherein the impedance of the second waveguide is 1/1.3 or less of the impedance of the first waveguide.
JP2018201223A 2018-10-25 2018-10-25 Transmission line structure Active JP7215075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018201223A JP7215075B2 (en) 2018-10-25 2018-10-25 Transmission line structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018201223A JP7215075B2 (en) 2018-10-25 2018-10-25 Transmission line structure

Publications (2)

Publication Number Publication Date
JP2020068489A JP2020068489A (en) 2020-04-30
JP7215075B2 true JP7215075B2 (en) 2023-01-31

Family

ID=70388731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018201223A Active JP7215075B2 (en) 2018-10-25 2018-10-25 Transmission line structure

Country Status (1)

Country Link
JP (1) JP7215075B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115298225A (en) 2020-04-06 2022-11-04 旭化成株式会社 Hydrogenated conjugated diene polymer, hydrogenated conjugated diene polymer composition, rubber composition, and method for producing hydrogenated conjugated diene polymer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009512A (en) 2000-06-27 2002-01-11 New Japan Radio Co Ltd Converter for high frequency line
JP2010118857A (en) 2008-11-12 2010-05-27 Toyota Central R&D Labs Inc Transmission line using integrated waveguide
US20150364804A1 (en) 2014-06-13 2015-12-17 Freescale Semiconductor, Inc. Radio frequency coupling structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009512A (en) 2000-06-27 2002-01-11 New Japan Radio Co Ltd Converter for high frequency line
JP2010118857A (en) 2008-11-12 2010-05-27 Toyota Central R&D Labs Inc Transmission line using integrated waveguide
US20150364804A1 (en) 2014-06-13 2015-12-17 Freescale Semiconductor, Inc. Radio frequency coupling structure

Also Published As

Publication number Publication date
JP2020068489A (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US6794950B2 (en) Waveguide to microstrip transition
US5428364A (en) Wide band dipole radiating element with a slot line feed having a Klopfenstein impedance taper
US10923831B2 (en) Waveguide-fed planar antenna array with enhanced circular polarization
JP3990735B2 (en) Antenna element
EP2899807A1 (en) Dual-polarized antenna
WO2011092918A1 (en) Broadband antenna
EP2278657A1 (en) Power divider
JPH11284430A (en) Short-circuit antenna manufactured by microstrip technology and device containing the same
JP5566169B2 (en) Antenna device
US11303004B2 (en) Microstrip-to-waveguide transition including a substrate integrated waveguide with a 90 degree bend section
JP5676722B1 (en) Planar antenna and radar device
US9564868B2 (en) Balun
Boutejdar et al. A compact wideband monopole antenna using single open loop resonator for wireless communication applications
JP7215075B2 (en) Transmission line structure
JP2000196344A (en) Antenna device
Yuasa et al. A millimeter wave wideband differential line to waveguide transition using short ended slot line
JP4799238B2 (en) Aperture antenna
JP4713367B2 (en) Aperture antenna
JP3737445B2 (en) Waveguide-microstrip line converter and converter parts
Khan et al. Aperture coupled stacked patch thin film antenna for automotive radar at 77 GHz
JP4439423B2 (en) antenna
Khan et al. Hybrid Thin Film Multilayer Antenna Automotive Radar at 77 GHz
CN114498019B (en) Antenna patch, patch antenna, antenna array and electronic equipment
WO2024009339A1 (en) Microstrip line-waveguide converter
JP2005311994A (en) Double frequency resonant microstrip antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210521

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150