JP7214772B2 - バイアスされたランダムビットストリームを生成するためのシステム及び方法並びに量子通信システム及び方法 - Google Patents

Description

本明細書で説明される実施形態は、一般に、バイアスされたランダムビットストリームを生成するためのシステム及び方法並びに量子通信システム及び方法に関する。

モデル化、シミュレーション及び暗号作成ツールは、多くの場合、ランダムな値又はビットの文字列を必要とする。例えば、ランダムビットの文字列は、多くの場合、データ暗号鍵を生成すること、ランダムプロセスをシミュレートすること、複雑な自然現象をモデル化することに必要とされる。これらのランダムビットの文字列は、全ての出力値が同じ出現の機会を得ている（例えば、各出力ビットが「１」又は「０」である等しい機会が存在する）という意味で、バイアスがないこと、又は、出力値が同じ出現の機会を得ていない（例えば、平均で「０」の２倍の「１」が存在することになる）という意味で、バイアスがあることが必要な場合がある。したがって、実施形態の実装の１つの特定の例が、ランダムな値の文字列（random strings of values）の処理であり得る。

コンピュータは、決定論的システムであるので、ランダムな値又はビットの文字列を作り出すことには本質的に適さない。それを行うための２つの主なアプローチがあり、すなわち、擬似乱数発生器（ＰＲＮＧ）及び真の乱数発生器（ＴＲＮＧ）である。

ＴＲＮＧは、物理現象からそれらの「ランダム性」を導出する。一般に、ＴＲＮＧは、測定値から導出されるランダムな値又はビットの文字列を作り出すために、ランダムな自然発生からの測定値を使用することによって、これを行う。測定される現象の例は、大気雑音、放射性崩壊及び半透鏡を通る光子の透過を含む。出力は、本質的にランダムである自然の過程によって決定されるので、出力は真にランダムである。

ＰＲＮＧは、ある程度はランダムに見え得る値又はビットの文字列を作成する、コンピュータ実装されるアルゴリズム、数式又はその他の方法である。一見ランダムな値の文字列を出力するＰＲＮＧアルゴリズムの例は、線形合同法（linear congruential generators）、ラグ付きフィボナッチ法（lagged Fibonacci generators）、線形帰還シフトレジスタ及び計算難度の仮定（computational hardness assumptions）に基づくアルゴリズムを含む。

ＰＲＮＧ（コンピュータ実装されるアルゴリズムであることが多い）は、一般に、より効率的であり、ＴＲＮＧよりも高いビットレートを有し得、したがって、多くの場合、値又はビットの大きな文字列が必要とされる多くのアプリケーションにおいて使用される。しかしながら、そのようなＰＲＮＧはランダムに見える出力を作り出し得るが、全てのＰＲＮＧは、まさにそれらの定義によって、真にランダムではない。

バイアスされたランダムビットの文字列は、いくつかの暗号化技法、例えば、量子鍵配送（ＱＫＤ：Quantum Key Distribution）で使用される。ＱＫＤは、量子ビット、すなわちキュービットを使用した安全な方法で、２つの当事者がランダムな秘密鍵又は暗号を作成及び共有することを可能にする。ＱＫＤは、理論上、鍵の送信者（しばしば「アリス」と呼ばれる）及び受信者（しばしば「ボブ」と呼ばれる）が、盗聴者（しばしば「イブ」と呼ばれる）が通信を傍受し、鍵の安全性が損なわれているかどうかに気付くことを可能にする。これは、キュービットが、測定された特性に影響を及ぼすことなしには、測定され得ないという事実に依拠する。したがって、イブの干渉に起因する受信されたキュービットのいかなるそのような変化も、アリス及びボブによって検出され得る。

図１は、一実施形態に係るシステムの概略図である。 図２は、複数の出力ビットストリームを有する、一実施形態に係るシステムの概略図である。 図３は、１つの出力ストリームがバイアスのない出力ストリームである状態で複数の出力ビットストリームを有する、一実施形態に係るシステムの概略図である。 図４は、複数の出力ビットストリームを有する、一実施形態に係るシステムの概略図であり、ここで、出力ビットは、論理ＡＮＤ演算を使用して作り出される。 図５は、一実施形態に係る方法のための同期表である。 図６は、一実施形態に係る量子通信システムの概略図である。

一実施形態では、バイアスされたランダムビットストリームを生成するためのシステムが提供され、前記バイアスされたビットストリームは、ビット「０」及びビット「１」についての異なる所定の出現確率を有し、前記システムは、下記を備える。
真のランダムビットストリームを出力するように構成された真の乱数発生器ユニットと、
擬似ランダムビットストリームを出力するように構成された擬似乱数発生器ユニットと、前記擬似ランダムビットストリームは、ｎビットのワードを備え、ここで、ｎは、少なくとも２の整数であり、
処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットからのビットを、前記擬似乱数発生器ユニットからのｎビットのワードと組み合わせるように構成された組合せユニットと、
関数を使用して、前記処理されたｎビットのワードから出力ビット値を生成するように構成された出力ユニット、ここにおいて、前記関数は、所定の出現確率になるように、ビット「０」値及びビット「１」値の出現確率を制御するために選択される。

上記システムは、バイアスされたランダムビットの文字列を生成するために使用され得る。システムの一応用例としては、量子通信が挙げられる。ランダム変数のバイアスされた文字列についてのさらなる可能な応用例は、まれな出来事（例えば、砂漠での雨）をモデル化すること、コンピュータ上でカードゲームをシミュレーションすること、及びランダムウォーク型の問題（例えば、量子散乱）をモデル化することを含む。このようなシミュレーションは、リアルタイムで行われ得る。これらの例は、暗号、予報（forecasting）、ゲーミング及びリサーチの分野における他の用途と共に、下記のプロパティを備えた値又はビットの文字列を必要とする。
（ａ）ビットの文字列は、一定の評価可能なランダム性の品質（a certain assessable quality of randomness）を満たさなければならない。
（ｂ）ビットの文字列は、ＴＲＮＧによって生成される匹敵する（comparable）（例えば、同じ値／ビットレート及びバイアスの）値又はビットの文字列と統計的に区別できないものでなければならない。
（ｃ）出力におけるこれらビットの出現頻度（すなわち、バイアス）は、ユーザによって選択されたものに近似しなければならない。

本明細書で説明される実施形態は、要件（ａ）～（ｃ）を満たすように試みる。

一実施形態では、下記を備える、デジタルランダムビットストリームを生成するためのシステムが提供され、前記ストリームは、特定のビット値を持つビットの所定の割合を特徴とする。
真にランダムなｗビットのワードストリームを生成するために、物理プロセスサンプリングする１つ以上のＴＲＮＧユニットと、
擬似ランダムなｎビットのワードストリームを生成するために、順序論理を実装する１つ以上のＰＲＮＧユニットと、
デジタル排他的ＯＲ演算を行うための１つ以上の組合せユニットと、
入力としてデジタルバイナリワードを受信し、単一のビットを出力する１つ以上の出力ユニットと、
他の全てのユニットの動作を同期させる１つのユニット、
１つ以上のＰＲＮＧユニットは、システムから送出されるストリームにおける特定の値を持つビットの所定の割合に従ってその幅が選択され得る並列ビットストリームを出力するように構成され、
１つ以上の組合せユニットは、入力として、ＴＲＮＧユニットによって生成された１ビットと、ＰＲＮＧユニットによって生成された１つのｎビットのワードとを受信するように構成され、
１つ以上の組合せユニットは、ＴＲＮＧユニットから受信された入力ビットと、ＰＲＮＧユニットから受信されたワードにおける各ビットとの間の排他的ＯＲ演算の結果にそのビット値が対応するバイナリストリームを出力するように構成され、
出力ユニットは、入力として、対応する組合せユニットによって出力されたｎビットのワードを受信し、１ビットを出力するように構成され、その値は、ユニットにおいてプログラムされ得る関数によって決定され、出力ユニットにおいてプログラムされる関数は、システムから送出されるストリームにおける特定の値を持つビットの所定の割合に従って選択される。

一実施形態では、組合せユニットは、前記ｎビットのワードの各ビットを、前記真の乱数発生器ユニットからの同じビットと排他的ＯＲするように構成された排他的ＯＲゲートを備える。

出力ユニットは、前記ワードを表すワード値を出力することと、前記ワード値を閾値と比較することと、を行うように構成されたプロセッサを備え得、プロセッサは、前記閾値より上のワード値に第１のビット値を割り振り、前記閾値より下のワード値に第２のビット値を割り振るようにさらに構成されており、前記第１のビット値はビット「１」及びビット「０」から選択され、前記第２のビット値はビット「１」及びビット「０」のうちの他方であり、前記閾値及び前記ｎの値は所定の出現確率になるようにビット「０」値及びビット「１」値の出現確率を制御するために選択されている。

出力ユニットは、関数を実装するために、組合せ論理コンポーネントを備え得る。例えば、ＬＵＴが、閾値を実装するために使用され得る。さらなる実施形態では、関数は、所定のＸｉワードをビット０又は１のいずれかに対応付けるルックアップテーブル（ＬＵＴ）を使用する。例えば、ｎ＝４では、｛００００｝→０，｛１１１１｝→０であり、一方、その他全ての組合せ｛１０００｝，｛０１００｝，．．．→１である。

さらなる実施形態では、出力ユニットは、ｎビットのワードについての単一のビット値を作り出すために、前記ワードのビット値を論理的に組み合わせるように構成された複数の論理ユニットを備え得、ここで、ｎは、所定の出現確率になるように、ビット「０」値及びビット「１」値の出現確率を制御するために選択される。例えば、複数の論理ユニットは、ｎビットのワード内のビット値を組み合わせるように構成された複数のＡＮＤゲートを備える。

システムは、複数の並列のランダムビットストリームを出力するように構成され得、真の乱数発生器ユニットは、複数の並列の真のランダムビットストリームを出力するように構成され、組合せユニットは、処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットの前記ビットストリームのうちの１つからのビットを、前記擬似乱数発生器ユニットからのｎビットのワードと組み合わせるように構成され、前記出力ユニットは、並列の出力ビットストリームを作り出すために、各処理されたｎビットのワードから出力ビット値を生成するように構成されている。並列ビットストリームが存在する場合には、ｎの値は、各ビットストリームに対して別々に設定され得る。

一実施形態では、組合せユニットは、処理されたワードの複数の並列ビットストリームを作り出すために、前記複数の擬似ランダムビットストリームの各ビットストリームが、真の乱数発生器ユニットによって作り出された複数の並列の真のランダムビットストリームからのビットストリームと組み合わされるように構成され、出力ユニットは、前記処理されたワードの並列ビットストリームから出力ビット値を生成するように構成される。

真の乱数発生器ユニットは、量子乱数発生器を備え得る。量子乱数発生器は、利得切替ダイオードレーザを備え得る。

擬似乱数発生器ユニットは、乱数を生成するように適合されたアルゴリズムを実行するプロセッサを備え得る。

一実施形態では、前記組合せユニットは、ＦＰＧＡ、ＡＳＩＣ等のような、デジタルコンポーネントを備え得る。出力ユニットもまた、ＦＰＧＡ、ＡＳＩＣ等のような、デジタルコンポーネントを備え得る。同じデジタルコンポーネントが、出力ユニット及び組合せユニットの一部を形成し得る。

擬似乱数発生器ユニットは、乱数のビットストリームをそれぞれ出力する複数の擬似乱数発生器を備え得るか、又は単一の発生器が全てのストリームを提供し得る。

さらなる実施形態では、バイアスされたランダムビットストリームを生成するための方法が提供され、前記バイアスされたビットストリームは、ビット「０」及びビット「１」についての異なる所定の出現確率を有し、前記方法は、以下を備える。
真のランダムビットストリームを出力するように構成された真の乱数発生器ユニットを使用することと、
擬似ランダムビットストリームを生成することと、前記擬似ランダムビットストリームは、ｎビットのワードを備え、ここで、ｎは、少なくとも２の整数であり、
処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットからのビットを、前記擬似乱数発生器ユニットからのｎビットのワードと組み合わせることと、
関数を使用して、前記処理されたｎビットのワードから出力ビット値を生成すること、ここにおいて、前記関数は、所定の出現確率になるように、ビット「０」値及びビット「１」値の出現確率を制御するために選択される。

一実施形態では、上記システムは、量子暗号のために使用され得る。量子暗号は、量子鍵配送（ＱＫＤ）を実施するために、異なるプロトコルの大きな集合を備える。いくつかのプロトコルは、予測不能な起源のものであるが、それと同時に、等しくない出現確率を有する、ランダムビットの使用を必要とする。いくつかのケースでは、同じプロトコル内で、いくつかのタスクは、一様分布から抽出したビットを必要とし、他のタスクは、一様でない分布から抽出したビットを必要とする。

予測不能なランダムビットを得るために、上述されたような物理（真の）乱数発生器（ＴＲＮＧ）が、通常、ＱＫＤシステムにおいて用いられる。しかしながら、ＴＲＮＧは、通常、バイアスのないストリーム、すなわち、２つの可能性のあるビット値についての同じ出現確率を有するストリームを生成するように最適化される。最も予測不能なＴＲＮＧは、量子過程からランダムビットを抽出する（ＱＲＮＧ）。これらのＱＲＮＧは、一般に、クロックサイクル当たり限られた数のビットを作り出し、それは、最先端のＱＫＤシステムに匹敵するレートでは、バイアスされた出現確率を有するランダム変数を生成するために使用されることができない。

しかしながら、上記で説明されたシステムは、決定論的にバイアスされた乱数発生器（ＤＢ－ＲＮＧ：deterministically biased random number generator）を提供し、これは、ＴＲＮＧのビットストリームと、１つ以上のＰＲＮＧからの１つ以上のビットストリームとを好適に組み合わせることによって、任意にバイアスされた、すなわち、一様でないビットストリームを生成する。ＰＲＮＧは、バイアスを作成するために使用され、一方、ＴＲＮＧは、予測不能性を保持するために使用される。

一実施形態では、ＰＲＮＧは、限定はしないが、デジタルプログラマブルデバイスで実装され、それらが、ＴＲＮＧによって（任意の）時間単位当たりに生成される各ビットについて、１つ以上のビットを生成するように動作される。ＰＲＮＧがＴＲＮＧの生成レートにマッチするので、バイアスされたビットストリームは、ビットを格納又は蓄積することを必要とせずに、リアルタイムで出力され得る。

一実施形態では、量子通信システムのための送信ユニットが提供され、送信ユニットは、以下を備える。
受信ユニットに送信するための複数の量子ビットを生成するように構成された量子ビット源と、
量子ビットの一部の強度を変調するように配置された強度変調器と、
量子ビットの一部の位相を変調するように配置された位相変調器、
強度変調器及び位相変調器は、上記で説明されたようなシステムから、バイアスされた出力文字列を受信するように構成される。

一実施形態では、量子通信システムのための受信ユニットが提供され、受信ユニットは、以下を備える。
受信された量子ビットを検出するための少なくとも１つの検出器と、
測定のために、受信された量子ビットの一部の位相を変調するように配置された位相変調器、
位相変調器は、上記で説明されたようなシステムから、バイアスされた出力文字列を受信するように構成される。

さらなる実施形態では、以下を備える量子通信システムが提供される。
受信ユニットに送信するための複数の量子ビットを生成するように構成された量子ビット源と、
量子ビットの一部の強度を変調するように配置された強度変調器と、
量子ビットの一部の位相を変調するように配置された位相変調器と、
を備える送信ユニットと、
受信された量子ビットを検出するための少なくとも１つの検出器と、
測定のために、受信された量子ビットの一部の位相を変調するように配置された位相変調器と、
を備える受信ユニット、
送信ユニットにおける強度変調器及び位相変調器のうちの少なくとも１つ、並びに、受信ユニットにおける位相変調器は、上記で説明されたようなシステムから、バイアスされた出力文字列を受信するように構成される。

図１は、一実施形態に係るバイアスされた乱数ストリームを生成するためのシステムを示す図である。システムは、ｍビット幅のランダムワード

を出力するように構成され、ここで、ビットｂが値１をとるイベントは、特定の目標確率ｐ（ｂ＝１）＝ｙを有する。ビットｂは、クロックサイクルごとに生成される。本明細書で使用される場合、ｍは、少なくとも２の整数である。

システムは、真の乱数発生器ＴＲＮＧ１を備え、これは、一実施形態では、物理現象からその「ランダム性」を導出する。ＴＲＮＧは、測定値から導出されるランダムな値又はビットの文字列を作り出すために、ランダムな自然発生からの測定を行うように構成され得る。例えば、測定される現象は、大気雑音、放射性崩壊及び半透鏡を通る光子の透過などである。ＴＲＮＧはまた、量子乱数発生器（ＱＲＮＧ）であり得る。ＱＲＮＧでは、ランダム性の源は、物理的であり、測定の予測不能性に依拠し、特に、予測不能性は、量子力学的性質に依拠する。ＱＲＮＧは、利得切替ダイオードレーザを使用して実装され得る。利得切替ダイオードレーザでは、レージング閾値が、量子力学的過程である自然放出によって統制され、これにより、放出されたパルスの位相がランダムになる。ダイオードレーザを繰り返しオン及びオフに切り替えることによって、各々がランダム位相を有する光パルスのストリームが生成され得る。光パルスのストリーム中の各光パルスのランダム位相を測定することによって、乱数のシーケンスが得られ得る。

出力は、本質的にランダムである自然過程によって決定されるので、出力は真にランダムである。この実施形態では、ＴＲＮＧ１は、バイナリストリーム（クロックサイクルごとに１ビット）を生成する、Ｑ_ｉ＝ｑ_ｉ，０。

図１のシステムはまた、擬似乱数発生器ＰＲＮＧ３を備える。ＰＲＮＧは、ある程度はランダムに見え得る値又はビットの文字列を作成する、コンピュータ実装されるアルゴリズム、数式又はその他の方法であり得る。一見ランダムな値の文字列を出力するＰＲＮＧアルゴリズムの例は、線形合同法、ラグ付きフィボナッチ法、線形帰還シフトレジスタ及び計算難度の仮定に基づくアルゴリズムを含む。この実施形態では、ＰＲＮＧは、バイアスのないビットストリームを出力するように構成される。この例では、ＰＲＮＧ３によって出力されるバイアスのないビットストリームは、バイアスのない擬似乱数発生器（ＰＲＮＧ）によって、クロックサイクルごとに、ｎビット幅のワード

の形で出力される。

次いで、ＴＲＮＧ１及びＰＲＮＧの出力は、ワードＬ_ｉ及びビットｑ_ｉ，０から、処理されたｎビット幅のワードＸ_ｉを生成するように構成された組合せユニット５へと入力される。これがどのようにして達成されるかは、図３及び図４を参照して説明される。一実施形態では、これは、Ｌ_ｉの各ビットとＱ_ｉのビットｑ_ｉ，０との論理排他的ＯＲ

をとること、すなわち、

によって達成される。この演算を行うために、組合せユニットは、各々がワードＬ_ｉのビット及びビットｑ_ｉ，０の入力を受信するように構成された複数の排他的ＯＲゲートを備え得る。この演算を達成するために、組合せユニット５は、ＦＰＧＡであり得る。

システムは、ｎビット幅のワード

を受信することと、各入力ワードＬ_ｉに対応する単一のビットｂ_ｉを出力することと、を行うように構成された出力ユニット７をさらに備える。一実施形態では、出力ユニット７は、ｂ_ｉ＝０又はｂ_ｉ＝１のいずれかを出力する所定の関数ｆにワードＸ_ｉを入力する。

関数ｆは、目標確率ｐ（ｂ＝１）に従って事前に定義され、すなわち、ｆ：Ｘ_ｉ→ｂ_ｉは、Ｘ_ｉの２^ｎの起こり得る結果のうち、０≦ｔ＜２^ｎをビット値ｂ_ｉ＝０に、及び残りの２^ｎ－ｔをｂ_ｉ＝１にマップする。一実施形態では、これは、ワードＬ_ｉについての値を決定することによって行われ得、例えば、ワードの値をそのビット値から計算して、閾値ｋと比較し、その結果、ワード値＞ｔである場合は、ｂ＝１であり、そうでない場合は、ｂ＝０であり、あるいは、その逆も同様である。当然ながら、他の関数も使用され得る。

関数ｆは、ワードＢのｍビット全てが生成されるまで、変更されるべきではない。ｔ＞２^ｎ－１である場合、

であり、Ｂは、ビット値０にバイアスされ、ｔ＜２^ｎ－１である場合、Ｂは、ビット値１にバイアスされ、一方、ｔ＝２^ｎ－１である場合、Ｂは、バイアスされないことになる。より具体的には、

が得られ、したがって、値ｎ及びｔは、目標値ｐ（ｂ＝１）＝ｙに正確に一致するか又は密接に近似するように選択され得る。

組合せユニットについてのさらなる実施形態もまた可能である。例えば、第２の実施形態では、ランダムなｍビット幅のワード

を出力することが望ましく、ここで、ビットｂが値０をとるイベントは、１よりも可能性が高く、すなわち、確率

を有する。

このような実施形態では、ＴＲＮＧ１、ＰＲＮＧ３及び組合せユニット５は、上記で説明されたのと同様の方法で動作する。しかしながら、ここで、出力ユニット７は、Ｘ_ｉビットの論理ＡＮＤ簡約（reduction）（Λ）をとることによって、目標ビットｂ_ｉを得る、すなわち、

である。

であると仮定される場合には、

という結果になる。これは、この場合、

であることを意味する。

図１の上記説明は、１つのｍビット幅のワード

を出力することが望ましい、簡略化されたケースを仮定した。しかしながら、複数のｍビット幅のワード

の並列ストリームを出力するようにシステムを構成することも可能である。

このようなシステムは、図１に示される。この実施形態では、ｗ個のランダムなｍビット幅のワード

の集合が、

で生成されるべきであると仮定され、ここで、ビットｂ^ｋが値０をとるイベントは、１よりも可能性が高く、すなわち、確率

を有する。

図１を参照して上記で説明されたように、ＰＲＮＧユニット１０２は、擬似ランダムワードを生成するために使用される。しかしながら、図２では、ｗ個のｎビット幅のワード

の集合が、並列に生成される。各ユニットがストリームを出力する複数のＰＲＮＧユニットが使用されるか、又は図３を参照して説明されるように、単一のＰＲＮＧユニットが存在することが可能である。

それら同じ目標ビット

については、物理ＴＲＮＧ１０１が、ｗビット幅のワード１０３

を生成するために使用される。

次いで、複数の組合せユニット１０５が、各

のビットとＱ_ｉのビットｑ_ｉ，ｋとの論理排他的ＯＲ

をとること、すなわち、

によって、ｗ個のｎビット幅の処理されたワード

の集合を生成するために使用され得る。

次いで、目標ビット

が、出力ユニット１０７を使用して、

におけるビットの論理ＡＮＤ簡約（Λ）をとること、すなわち、

によって得られ、出力ユニット１０７が、単一のビット１０８

を出力する。

以上のことから、システムは、異なる確率を有する複数のストリームを生成するために使用され得ることが分かり得る。例えば、ストリームＢ^{（ｋ－１）}が確率ｐ（ｂ^{（ｋ－１）}＝１）＜ｐ（ｂ^ｋ＝１）を必要とする場合には、ワード

を生成するだけで十分となる。図３に示されるように、ＴＲＮＧ１によって作り出されたビットのうちの１つ（又は複数）が、バイアスのないビットストリームとして直接出力されることも可能である。図３は、Ｂ^０が、ＴＲＮＧ１０１の出力から直接とられる場合の配置（arrangement）を示す。

図２を参照して説明された上記例では、出力ユニットは、論理ＡＮＤ簡約を使用する。しかしながら、出力ユニット７は、関数が使用される、例えば、閾値「ｔ」が選択される、最初に説明された方法を使用することもできる。

図２及び図３を参照して説明された上記実施形態では、並列ビットストリームの各々についてのビットの出現確率は、他のビットストリームとは独立に制御され得る。ｎの値が並列ビットストリームの各々について変更され得ると共に、（適切な場合には）ｔの値も各ビットストリームについて独立に変更され得る。

図４は、図３に基づくシステムの概略図であるが、ここで、出力ユニットは、論理ＡＮＤ簡約を使用する。

上記の例示として、図５は、ＴＲＮＧとＰＲＮＧとの間の同期を示す表である。第１の列は、クロックサイクルを示す。第１のクロックサイクルにおいて、ＴＲＮＧは、複数のビットを出力する。この例では、ＴＲＮＧは、第１のクロックサイクルにおいて、ｗ個のビットを出力し、各ビットは、ｋでインデックス付けされている。次いで、ｗ個のビットの各々は、ＰＲＮＧからのワードと組み合わされる。この例では、ｗ個のＰＲＮＧが存在し、したがって、各ＰＲＮＧについて、クロックサイクルごとにＴＲＮＧからのビットがある。上記方法に従って、ビット

が、説明されたように、各ＰＲＮＧからのワードと、そのそれぞれのＴＲＮＧビットとを組み合わせることから出力される。

上記実施形態では、ＤＢ－ＲＮＧデータフローが、より短いレイテンシ時間でパイプライン化（pipelined）され得る。加えて、より単純なデジタル処理を伴うことにより、最大クロックレートは、より高くなり得る。

ＴＲＮＧが、必要とされる（上記では、可能なｗ個のビット）よりも少ない数のビットを作り出す場合、速度を維持するために、残りのビットを提供しなければならない。１つの解決策が、１つのＴＲＮＧを使用するが、複数のサイクルからのビットを格納し、必要とされるビットの数に達するまで、メモリにおいてこれらビットを蓄積することである。しかしながら、この解決策は、それが１つのサイクルからの出力ビットを作り出すために、２つ以上のサイクルにわたるＴＲＮＧの出力を必要とするので、遅延を引き起こすことになる。別の実施形態では、単一のＴＲＮＧからの２つのビットが、さらなるビットを提供するために、ＸＯＲゲートによって組み合わされ得る。このような解決策は、ＴＲＮＧが必要とされるよりも１つ少ないビットを作り出した場合に適切となる。このスキームは、たとえＴＲＮＧが必要とされるよりも少ないビットを作り出したとしても、依然としてリアルタイムでのバイアスされたビットの生成が行われることを可能にするであろうという利点を有する。さらに、ＴＲＮＧによるそれら出力から余分なビットを作り出すことは、メモリにおいてビットを蓄積する必要性を回避する。

サイクルにおいて出力されるべきビットの必要な数は、ビットの意図された用途によって決定される。以下で説明される一実施形態では、ビットの出力ストリームが、量子通信において使用される。いくつかの量子通信プロトコルは、送られることになるビットに対する制御、基底、そしてまた、強度変調器の制御を達成するために、一定の数のランダムビットがサイクル当たりに提供されることを必要とする。強度変調器に対する制御は、盗聴者の存在を検出し得る、いわゆる「デコイ状態プロトコル」といったプロトコルが使用されることを可能にする。デコイ状態を備えるＢＢ８４プロトコルの効率的な形態では、１ビットが、送られることになるビットを提供するために必要とされ、１ビットが、基底の選択のためのものであり、２ビットが、強度の選択のためのものである。

次に、図１から図４を参照して説明されたシステムが、量子通信システムにおいて実装される。図６は、量子通信システムの一例である。

図６は、量子鍵配送（ＱＫＤ）システムの概略図を示す。ＱＫＤは、量子ビット、すなわちキュービットを使用した安全な方法で、２つの当事者がランダムな秘密鍵又は暗号を作成及び共有することを可能にする。ＱＫＤは、理論上、鍵の送信者（しばしば「アリス」と呼ばれる）及び受信者（しばしば「ボブ」と呼ばれる）が、盗聴者（しばしば「イブ」と呼ばれる）が通信を傍受し、鍵の安全性が損なわれているかどうかに気付くことを可能にする。

これは、キュービットが、測定された特性に影響を及ぼすことなしには、測定され得ないという事実に依拠する。したがって、イブの干渉に起因する受信されたキュービットのそのようないかなる変化も、アリス及びボブによって検出され得る。

量子ビットは、光パルス又は単一光子パルスに符号化され得る。量子ビット源は、光パルス又は単一光子の光源であり得る。光パルス源は、本明細書で説明される実施形態に従って実装され得る。

ＱＫＤシステムは、光を使用し得る。本明細書で開示される実施形態は、光強度値を制御し得る。本明細書で開示される実施形態は、ＱＫＤプロトコルによって規定される符号化及び／又は復号の基底を制御し得る。特定の例は、デコイ状態を備えるＢＢ８４プロトコルであり得、本開示に係る実施形態は、「信号」、「デコイ」及び「真空」状態にそれぞれ対応し得る３つの値ｕ、ｖ及びｗを出力し得る。これらの出力値の各々が、異なる出力頻度で生じることが望ましくあり得る。したがって、本明細書で説明されるような文字列プロセッサが、そのようなＱＫＤシステムにおいて使用され得る。別の例は、一実施形態において、２つの基底、Ｚ及びＸ、が使用され得る、いわゆる「高効率ＢＢ８４プロトコル」である。これらの基底は、異なる出現確率で選択され得る。したがって、以下に説明されるようなＲＮＧが使用され得る。また、デコイ状態とともに高効率ＢＢ８４プロトコルを併せて有することも可能である。このケースでは、複数の出力シンボル（Ｚｕ、Ｚｖ、Ｚｗ、Ｘｕ、Ｘｖ、Ｘｗ）が、異なる確率で選択されなければならず、以下に説明されるＲＮＧが使用され得る。

ＱＫＤシステムは、送信ユニット（アリス）及び受信ユニット（ボブ）において、２つのフィールドプログラマグルゲートアレイ（ＦＰＧＡ）文字列プロセッサ１２８２及び１２８４を備える。

図６では、デコイ状態ＢＢ８４プロトコルの標準的又は高効率バージョンを実装するためのＱＫＤセットアップが図示される。図６の実施形態は、暗号化された鍵を受信機（ボブ）に送っている、送信機（アリス）を例示する。光源１２８６、すなわち光子源が、光パルスを生成し、次いで、それを強度変調器１２８８に通過させる。強度変調器１２８８は、デコイ状態法を実装し、各光パルス又は光子は、「信号」、「デコイ」又は「真空」にそれぞれ対応するいくつかの所定の強度｛ｕ，ｖ，ｗ｝のうちの１つにランダムに変調され、これらの所定の強度は、ユーザによって決定された出現頻度｛ｆ_ｕ，ｆ_ｖ，ｆ_ｗ｝で生じる。上記で図１から図４を参照して説明されたような乱数発生器を備える文字列プロセッサが、強度変調器１２８８を制御するために使用され、３つの出力（各々がある特定の強度に対応する）に、品質保証されたレベルのランダム性と所定のバイアスとを与える。文字列プロセッサは、上記で説明されたような組合せ関数及び出力関数を実施するためのＦＰＧＡを備え得る。

次いで、強度変調されたパルスは、入力ビームスプリッタ１２９０によって分割される。１つの経路－「第１の経路」－は、ビームスプリッタ９０の後に位相変調器１２９２を通過する。位相変調器１２９２は、特定の位相で光子をランダムに変調し、したがって、（この実施形態では）２つの基底｛Ｚ，Ｘ｝のうちの１つで光子を出力する。２つの基底間の出現比率は、バイアスされるか、又はバイアスされない場合があり、ユーザによって予め決定され得る。前者のケースでは、ＢＢ８４プロトコルの高効率バージョンが実現され、後者のケースでは、ＢＢ８４プロトコルの標準的なバージョンが実現される。本明細書で開示される発明は、バイアスのないケースを些細な特殊なケース（trivial particular case）として、両方のケースをカバーし得る。文字列プロセッサ、すなわち、一実施形態に係るＦＰＧＡ文字列プロセッサ１２８２が、基底選択のために位相変調器１２９２を制御するために使用される。図５の位相変調器１２９２における基底選択を制御するＦＰＧＡ１２８２は、強度変調器１２８８を制御するＦＰＧＡ１２８２と同等である。代替として、異なる文字列プロセッサ、すなわち、一実施形態に係る異なるＦＰＧＡが、位相変調器１２９２を制御するために使用され得る。

入力ビームスプリッタ１２９０からの第２の経路は、光学的遅延１２９３を通る（sent through）。

次いで、第１及び第２の経路からの光パルス又は光子は、光伝送路１２９４並びに２つの偏光ビームスプリッタ１２９６及び１２９８を介して、受信機（ボブ）に送られる。アリスの偏光ビームスプリッタ１２９６は、２つの異なる経路からの偏光パルス又は光子を回転及び組み合わせ、それらを、光伝送路１２９４を経由して送る。パルス又は光子は偏光されているので、ボブの偏光ビームスプリッタ１２９８は、それらを分離して、彼の干渉計の２つの経路にそれらを向かわせ、今度は、アリスの位相変調器１２９２を経由して送られたパルス又は光子を、光学的遅延１２００を経由して送り、アリスの位相変調器１２９２を経由して送られていないパルス又は光子を、位相変調器１２０２を経由して送る。このようにして、パルス又は光子は、最終的なビームスプリッタ１２０４に同時に到達し得、干渉し得る。

ボブの位相変調器１２０２は、位相変調値を選択することによって、受信されたパルス又は光子を測定するために２つの基底のうちの１つをランダムに選択する。アリスの位相変調器１２９２と同様に、ボブの位相変調器１２０２は、特定の位相で光子をランダムに変調し、したがって、（この実施形態では）２つの基底｛Ｚ，Ｘ｝のうちの１つで、光子を検出器１２０８及び１２１０を通じて効果的に測定する。２つの基底間の出現比率は、バイアスされ、アリスの位相変調器１２９２での出現比率と等しくなるように、ユーザによって予め決定される。さらなる文字列プロセッサ、すなわち、一実施形態に係るＦＰＧＡ文字列プロセッサ１２８４が、基底選択のためにこの第２の位相変調器１２０２を制御するために使用され得る。

次いで、受信機における２つの経路は、出力ビームスプリッタ１２０４において再び組み合わされる。２つの光学的遅延１２９３及び１２００が組み合わさって、両方の全体的な経路が同じ遅延を経験することを確実にすることを保証するために、可変遅延線１２０６が、受信機における遅延を微調整する。

次いで、光子検出器１２０８及び１２１０が、２つの経路上のパルス又は光子間の干渉の結果を測定するために使用され、これらの結果から、鍵が導出され得る。例えば、検出器１２０８がクリックした場合、鍵ビット値０が割り当てられ得、一方、検出器１２１０がクリックした場合、鍵ビット値１が割り当てられ得る。

上記では、アリスの位相変調器１２９２及びボブの位相変調器１２０２は、量子ビットをそれぞれ符号化及び復号するように構成される。

次に、一例が、Ｔ１２ ＱＫＤプロトコルにおいて使用されるバイアスされたビットストリームの生成のための方法の動作を例示するために提示される。上述されたように、このプロトコルは、真にランダムなｗ＝４ストリーム｛Ｂ^０，Ｂ^１，Ｂ^２，Ｂ^３｝を必要とする。各繰り返しｉにおいて、Ｂ^０及びＢ^１からの１ビットが、２つのイベントをそれぞれ選択するために使用され、すなわち、ビット値｛０，１｝の選択及びキュービットコーディング基底｛Ｚ，Ｘ｝の選択である。ストリームＢ^２及びＢ^３は、３つの可能性のある強度、いわゆる、信号、真空及びデコイを選択するために使用される。

この実施形態では、ビット選択のイベントを除いて、その他全ての選択は、大きくバイアスされることを必要とする。異なるイベントについての便宜的な確率（convenient probabilities）のリストが、下記表の第１の列に示されている。ビットストリーム及びイベントを選択するために使用されるコーディングは、それぞれ第２及び第３の列において報告されている。

異なるイベントについての目標確率に従って、ユーザは、それぞれのイベントについて以下の関数を予め定義する。
－ 基底選択：ｎ＝４，ｔ＝１３，ｆ_{ｂａｓｉｓ}：Ｘ^１→ｂ^１、これにより、Ｘ^１の１０進表現

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^１）＝０であり、

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^１）＝１である。
－ 真空選択：ｎ＝４，ｔ＝１５，ｆ_{ｖａｃｕｕｍ}：Ｘ^２→ｂ^２、これにより、Ｘ^２の１０進表現

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^２）＝０であり、

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^２）＝１である。
－ デコイ選択：ｎ＝４，ｔ＝１５，ｆ_{ｄｅｃｏｙ}：Ｘ^３→ｂ^３、これにより、Ｘ^３の１０進表現

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^３）＝０であり、

である場合、ｆ_{ｂａｓｉｓ}（Ｘ^３）＝１である。

次いで、各繰り返しｉにおいて：
－ ＱＲＮＧ Ｑ_ｉ＝｛ｑ_ｉ，０ ｑ_ｉ，１ ｑ_ｉ，２ ｑ_ｉ，３｝。ビットｑ_ｉ，０は、キュービット値を選択するために直接使用され、すなわち、

である。ＱＲＮＧは、バイアスされていないので、

である。
－ ＰＲＮＧ１は、

を生成する。これらのビットの各々は、ビットｑ_ｉ，１とＸＯＲされ、このようにして、

を生成する。次いで、基底を選択するビット値

が、ｆ_{ｂａｓｉｓ}を

に適用することによって得られる。

であることは明らかである。
－ ＰＲＮＧ２及びＰＲＮＧ３は、それぞれ

を生成する。２つのワードは、それぞれビットｑ_ｉ，２及びｑ_ｉ，３とＸＯＲされ、このようにして、

を生成する。ｆ_{ｖａｃｕｕｍ}及びｆ_{ｄｅｃｏｙ}を

に適用することによって、ビット

が得られる。この段階において、

である。

真空イベントは、確率

で選択される。デコイイベントは、確率

で選択される。信号イベントは、確率

で選択される。

上記方法を使用して、３つの関数ｆ_{ｂａｓｉｓ}、ｆ_{ｖａｃｕｕｍ}及びｆ_{ｄｅｃｏｙ}は、便宜的に設定され得る。

上記例は、出力ビットの出現確率を制御するために、出力関数を使用した。下記例は、出力ユニットにおいて論理ＡＮＤ簡約を使用する。

ビットストリームの生成は、量子乱数発生器ＱＲＮＧと３つのＰＲＮＧとによって達成され得る。以下のスキームを参照すると、各繰り返しｉにおいて：
－ ＱＲＮＧ Ｑ_ｉ＝｛ｑ_ｉ，０ ｑ_ｉ，１ ｑ_ｉ，２ ｑ_ｉ，３｝。ビットｑ_ｉ，０は、キュービット値を選択するために直接使用され、すなわち、

である。ＱＲＮＧは、バイアスされていないので、

である。
－ ＰＲＮＧ１は、

を生成する。これらのビットの各々は、ビットｑ_ｉ，１とＸＯＲされ、このようにして、

を生成する。次いで、基底を選択するビット値

が、

におけるビットのＡＮＤ簡約をとることによって得られる。

であることは明らかである。
－ ＰＲＮＧ２及びＰＲＮＧ３は、それぞれ

を生成する。２つのワードは、それぞれビットｑ_ｉ，２及びｑ_ｉ，３とＸＯＲされ、このようにして、

を生成する。

におけるビットのＡＮＤ簡約をとることによって、ビット

が得られる。この段階において、

である。
－ 真空イベントは、確率

で選択される。デコイイベントは、確率

で選択される。信号イベントは、確率

で選択される。

ある特定の実施形態が説明されてきたが、これらの実施形態は、例としてのみ提示されたものであり、本発明の範囲を限定するようには意図されない。実際、本明細書に説明された、新規のデバイス及び方法は、様々な他の形態で具現化され得、さらに、本明細書に説明されたデバイス、方法及び製品の形態における様々な省略、置き換え及び変更が、本発明の趣旨から逸脱することなく行われ得る。添付の特許請求の範囲及びそれらの均等物は、本発明の範囲及び趣旨内に含まれるものとして、そのような形態又は修正を網羅するように意図される。

Claims (18)

1. バイアスされたランダムビットストリームを生成するためのシステムであって、前記バイアスされたビットストリームは、ビット「０」及びビット「１」についての異なる所定の出現確率を有し、前記システムは、
   真のランダムビットストリームを出力するように構成された真の乱数発生器ユニットと、
   擬似ランダムビットストリームを出力するように構成された擬似乱数発生器ユニットと、前記擬似ランダムビットストリームは、ｎビットのワードを備え、ｎは２以上の整数であり、
   処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットからのビットを、前記擬似乱数発生器ユニットからのｎビットのワードと組み合わせるように構成された組合せユニットと、
   関数を使用して、前記処理されたｎビットのワードから出力ビット値を生成するように構成された出力ユニットと、
   を備え、
   前記関数は、前記所定の出現確率になるように、前記ビット「０」値及びビット「１」値の前記出現確率を制御するために選択され、
   前記出力ユニットは、ｎビットのワードについての単一のビット値を作り出すために、前記ワードの前記ビット値を論理的に組み合わせるように構成された複数の論理ユニットを備え、ｎは、前記所定の出現確率になるように、ビット「０」値及びビット「１」値の前記出現確率を制御するために選択され、
   前記複数の論理ユニットは、前記ｎビットのワード内の前記ビット値を組み合わせるように構成された複数のＡＮＤゲートを備える、
   システム。
2. 前記組合せユニットは、前記ｎビットのワードの各ビットを、前記真の乱数発生器ユニットからの同じビットと排他的ＯＲするように構成された排他的ＯＲゲートを備える、請求項１に記載のシステム。
3. 前記出力ユニットは、前記ワードを表すワード値を出力することと、前記ワード値を閾値と比較することと、を行うように構成されたプロセッサを備え、前記プロセッサは、前記閾値より上のワード値に第１のビット値を割り振り、前記閾値より下のワード値に第２のビット値を割り振るようにさらに構成されており、前記第１のビット値はビット「１」及びビット「０」から選択され、前記第２のビット値はビット「１」及びビット「０」のうちの他方であり、前記閾値及び前記ｎの値は前記所定の出現確率になるように、ビット「０」値及びビット「１」値の前記出現確率を制御するために選択されている、請求項１又は２に記載のシステム。
4. 前記出力ユニットは、ルックアップテーブルを使用することによって、前記ワードを表すワード値を出力するように構成されたプロセッサを備える、請求項１乃至３のいずれか１項に記載のシステム。
5. 複数の並列のランダムビットストリームを出力するように構成され、前記真の乱数発生器ユニットは、複数の並列の真のランダムビットストリームを出力するように構成され、前記組合せユニットは、処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットの前記ビットストリームのうちの１つからのビットを、前記擬似乱数発生器ユニットからのｎビットのワードと組み合わせるように構成され、前記出力ユニットは、並列の出力ビットストリームを作り出すために、各処理されたｎビットのワードから出力ビット値を生成するように構成されている、請求項１乃至４のいずれか１項に記載のシステム。
6. 前記擬似乱数発生器ユニットは、複数の並列の擬似ランダムビットストリームを出力するように構成され、各前記擬似ランダムビットストリームは、ｎビットのワードを備え、前記擬似乱数発生器ユニットは、ｎが前記並列のランダムビットストリームの各々について独立に設定されることを可能にするように構成される、請求項５に記載のシステム。
7. 前記組合せユニットは、処理されたワードの複数の並列ビットストリームを作り出すために、複数の前記擬似ランダムビットストリームの各ビットストリームが、前記真の乱数発生器ユニットによって作り出された前記複数の並列の真のランダムビットストリームからのビットストリームと組み合わされるように構成されており、前記出力ユニットは、前記処理されたワードの並列ビットストリームから出力ビット値を生成するように構成される、請求項６に記載のシステム。
8. 複数の前記真のランダムビットストリームからの少なくとも１ビットが、前記真の乱数発生器から直接作り出された２つのビットストリームをＸＯＲすることによって作り出される、請求項５乃至７のいずれか１項に記載のシステム。
9. 前記真の乱数発生器ユニットは、量子乱数発生器を備える、請求項１乃至８のいずれか１項に記載のシステム。
10. 前記量子乱数発生器は、利得切替ダイオードレーザを備える、請求項９に記載のシステム。
11. 前記擬似乱数発生器ユニットは、乱数を生成するように適合されたアルゴリズムを実行するプロセッサを備える、請求項１乃至１０のいずれか１項に記載のシステム。
12. 前記組合せユニットは、ＦＰＧＡ又はＡＳＩＣを備える、請求項１乃至１１のいずれか１項に記載のシステム。
13. 前記出力ユニットは、ＦＰＧＡ又はＡＳＩＣを備える、請求項１１に記載のシステム。
14. 前記擬似乱数発生器ユニットは、乱数のビットストリームをそれぞれ出力する複数の擬似乱数発生器を備え得る、請求項５乃至７のいずれか１項に記載のシステム。
15. 量子通信システムのための送信ユニットであって、前記送信ユニットは、
    受信ユニットに送信するための複数の量子ビットを生成するように構成された量子ビット源と、
    前記量子ビットの一部の強度を変調するように配置された強度変調器と、
    前記量子ビットの一部の位相を変調するように配置された位相変調器と、
    を備え、
    前記強度変調器及び前記位相変調器は、請求項１乃至１４のいずれか１項に記載のシステムから、バイアスされた出力文字列を受信するように構成される、送信ユニット。
16. 量子通信システムのための受信ユニットであって、前記受信ユニットは、
    受信された量子ビットを検出するための少なくとも１つの検出器と、
    測定のために、前記受信された量子ビットの一部の位相を変調するように配置された位相変調器と、
    を備え、
    前記位相変調器は、請求項１乃至１４のいずれか１項に記載のシステムから、バイアスされた出力文字列を受信するように構成される、受信ユニット。
17. 量子通信システムであって、
    受信ユニットに送信するための複数の量子ビットを生成するように構成された量子ビット源と、
    前記量子ビットの一部の強度を変調するように配置された強度変調器と、
    前記量子ビットの一部の位相を変調するように配置された位相変調器と、
    を備える送信ユニットと、
    受信された量子ビットを検出するための少なくとも１つの検出器と、
    測定のために、前記受信された量子ビットの一部の位相を変調するように配置された位相変調器と、
    を備える受信ユニットと、
    を備え、
    前記送信ユニットにおける前記強度変調器及び前記位相変調器のうちの少なくとも１つ、並びに、前記受信ユニットにおける前記位相変調器は、請求項１乃至１４のいずれか１項に記載のシステムから、バイアスされた出力文字列を受信するように構成される、量子通信システム。
18. バイアスされたランダムビットストリームを生成するための方法であって、前記バイアスされたビットストリームは、ビット「０」及びビット「１」についての異なる所定の出現確率を有し、前記方法は、
    真のランダムビットストリームを出力するように構成された真の乱数発生器ユニットを使用することと、
    擬似ランダムビットストリームを生成することと、前記擬似ランダムビットストリームは、ｎビットのワードを備え、ｎは２以上の整数であり、
    処理されたｎビットのワードを出力するために、前記真の乱数発生器ユニットからのビットを、擬似乱数発生器ユニットからのｎビットのワードと組み合わせることと、
    関数を使用して、前記処理されたｎビットのワードから出力ビット値を生成することと、
    を備え
    前記関数は、前記所定の出現確率になるように、ビット「０」値及びビット「１」値の前記出現確率を制御するために選択され、
    前記出力ビット値を生成することは、ｎビットのワードについての単一のビット値を作り出すために、前記ワードの前記ビット値を論理的に組み合わせるように構成された複数の論理ユニットを使用し、ｎは、前記所定の出現確率になるように、ビット「０」値及びビット「１」値の前記出現確率を制御するために選択され、
    前記複数の論理ユニットは、前記ｎビットのワード内の前記ビット値を組み合わせるように構成された複数のＡＮＤゲートを使用する、
    方法。

Images