JP7206719B2 - Distortion compensation device and distortion compensation method - Google Patents
Distortion compensation device and distortion compensation method Download PDFInfo
- Publication number
- JP7206719B2 JP7206719B2 JP2018170216A JP2018170216A JP7206719B2 JP 7206719 B2 JP7206719 B2 JP 7206719B2 JP 2018170216 A JP2018170216 A JP 2018170216A JP 2018170216 A JP2018170216 A JP 2018170216A JP 7206719 B2 JP7206719 B2 JP 7206719B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- unit
- filter coefficients
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明は、歪補償装置および歪補償方法に関する。 The present invention relates to a distortion compensation device and a distortion compensation method.
近年、マルチメディアサービス等の需要により、ネットワークを介して伝送される情報量が増大しているため、大容量の伝送方式が求められている。そして、伝送容量を大きくするための技術の1つとして、OFDM(Orthogonal Frequency Division Multiplexing)を用いる無線通信システムが実用化されている。OFDMを用いる無線通信システムは、例えば、第4世代の移動通信システム、または、4Gシステムとも呼ばれる。4Gシステムの標準規格としては、LTE(Long Term Evolution)やLTE-Advanced(LTE-A)などが挙げられる。OFDMを用いる無線通信システムでは、互いに直交するサブキャリアに対して用途に応じた様々な多値変調方式の信号を重畳して伝送する。 2. Description of the Related Art In recent years, demand for multimedia services and the like has increased the amount of information transmitted via networks. As one technique for increasing transmission capacity, a radio communication system using OFDM (Orthogonal Frequency Division Multiplexing) has been put into practical use. A radio communication system using OFDM is also called, for example, a fourth generation mobile communication system or a 4G system. 4G system standards include LTE (Long Term Evolution) and LTE-Advanced (LTE-A). In a radio communication system using OFDM, signals of various multi-level modulation schemes are superimposed on mutually orthogonal subcarriers and transmitted.
上記無線通信システムにおいて、信号を送信する送信側には電力増幅器が使用される。電力増幅器の入出力特性は、出力が小さい場合は線形性を有し、出力が大きくなると飽和して非線形性を有する。例えば、電力増幅器を飽和領域近くの高効率で動作させる場合、電力増幅器の入出力特性は非線形性を有する。この非線形性により、相互変調歪(IMD:InterModulation Distortion)が生じる。IMDは、振幅変調-振幅変調(AM-AM)型の歪(すなわち、「振幅歪」)、および、振幅変調-位相変調(AM-PM)型の歪(すなわち、「位相歪」)で規定される。IMDが生じると、隣接チャネルへ不要な歪成分が漏洩し、送信信号の周波数帯域内および帯域外に歪が発生する(以後、送信信号の周波数帯域内を「帯域内」、送信信号の周波数帯域外を「帯域外」と記載する)。その結果、混信の原因になる。 In the radio communication system, a power amplifier is used on the transmitting side for transmitting signals. The input/output characteristics of the power amplifier have linearity when the output is small, and saturate and have nonlinearity when the output increases. For example, when the power amplifier is operated at high efficiency near the saturation region, the input/output characteristics of the power amplifier have nonlinearity. This nonlinearity causes intermodulation distortion (IMD). IMD is defined as amplitude modulation-amplitude modulation (AM-AM) type distortion (ie, "amplitude distortion") and amplitude modulation-phase modulation (AM-PM) type distortion (ie, "phase distortion") be done. When IMD occurs, unwanted distortion components leak to adjacent channels, causing distortion within and outside the frequency band of the transmission signal (hereafter, within the frequency band of the transmission signal out-of-band is referred to as “out-of-band”). As a result, it causes interference.
そこで、電力増幅器のIMDを補償する手法として、ディジタルプリディストーション(DPD;Digital Pre-Distortion)が挙げられる。DPDとは、電力増幅器に入力される前の信号に対して、電力増幅器の非線形性の歪特性とは逆特性の歪成分として、歪補償係数を重畳する処理である。歪補償係数は、電力増幅器に入力される信号の瞬時電力に基づいて、LUT(Look Up Table)から参照される。 Therefore, digital pre-distortion (DPD: Digital Pre-Distortion) can be cited as a technique for compensating for the IMD of the power amplifier. DPD is a process of superimposing a distortion compensation coefficient as a distortion component having a characteristic opposite to the nonlinear distortion characteristic of the power amplifier on the signal before being input to the power amplifier. The distortion compensation coefficient is referenced from a LUT (Look Up Table) based on the instantaneous power of the signal input to the power amplifier.
しかしながら、電力増幅器のIMDには、瞬時電力に基づいた帯域内および帯域外のIMDだけでなく、メモリ効果から生じる帯域内のIMDが存在する。これは、電力増幅器の出力が、電力増幅器に現在入力される信号(瞬時電力)の値だけでなく、電力増幅器に過去に入力された信号の値(履歴)に依存することにより生じる歪である。そこで、メモリ効果から生じる歪も補償するために、DPDにメモリ多項式を採用する場合がある(非特許文献1~4を参照)。しかし、DPDにメモリ多項式を採用する場合、歪を補償するときの演算量が膨大になり、演算等の信号処理による消費電力が増大する。 However, in power amplifier IMD, there is in-band IMD resulting from memory effects, as well as in-band and out-of-band IMD based on instantaneous power. This is distortion caused by the fact that the output of the power amplifier depends not only on the value of the signal (instantaneous power) currently input to the power amplifier, but also on the value (history) of signals input to the power amplifier in the past. . Therefore, memory polynomials are sometimes employed in DPDs in order to also compensate for distortion caused by memory effects (see Non-Patent Documents 1-4). However, when memory polynomials are used in the DPD, the amount of computation required for compensating for distortion becomes enormous, resulting in increased power consumption due to signal processing such as computation.
本願に開示の技術は、歪を補償するときの信号処理による消費電力の増大を抑制する。 The technology disclosed in the present application suppresses an increase in power consumption due to signal processing when compensating for distortion.
1つの態様では、歪補償装置は、フィルタ部と、第1信号変換部と、オーバーサンプリング部と、歪補償部と、電力増幅器と、制御部と、を有する。フィルタ部は、送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、複数のサブキャリア信号にそれぞれ複数のフィルタ係数を重畳する。第1信号変換部は、複数のフィルタ係数がそれぞれ重畳された複数のサブキャリア信号を周波数領域から時間領域に変換する。オーバーサンプリング部は、時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号として出力する。歪補償部は、入力信号に歪補償係数を重畳して出力信号として出力する。電力増幅器は、出力信号を増幅して出力する。制御部は、入力信号又は複数のサブキャリア信号と電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、複数の誤差信号と複数のサブキャリア信号とを用いた演算式により複数のフィルタ係数を生成するフィルタ係数生成部とを有し、複数のフィルタ係数をフィルタ部に出力し、且つ、入力信号と複数の誤差信号の合計値とを用いた演算式により歪補償係数を生成して歪補償部に出力する。 In one aspect, a distortion compensation device includes a filter section, a first signal conversion section, an oversampling section, a distortion compensation section, a power amplifier, and a control section. The filter unit receives as input a plurality of subcarrier signals assigned to each frequency with respect to a transmission signal, and superimposes a plurality of filter coefficients on each of the plurality of subcarrier signals. The first signal transforming section transforms a plurality of subcarrier signals on which a plurality of filter coefficients are respectively superimposed, from a frequency domain to a time domain. The oversampling unit oversamples the signal converted into the time domain and outputs the result as an input signal. The distortion compensator superimposes the distortion compensation coefficient on the input signal and outputs it as an output signal. The power amplifier amplifies and outputs an output signal. The control unit uses an error signal generation unit that generates a plurality of error signals from differences between an input signal or a plurality of subcarrier signals and a feedback signal from the power amplifier, and a plurality of error signals and a plurality of subcarrier signals. a filter coefficient generator that generates a plurality of filter coefficients according to an arithmetic expression, outputs the plurality of filter coefficients to the filter unit , and uses an arithmetic expression using an input signal and a total value of a plurality of error signals A distortion compensation coefficient is generated and output to the distortion compensator .
1つの側面では、歪を補償するときの信号処理による消費電力の増大を抑制することができる。 In one aspect, it is possible to suppress an increase in power consumption due to signal processing when compensating for distortion.
以下に、本願の開示する歪補償装置および歪補償方法の実施例を、図面に基づいて詳細に説明する。なお、以下の実施例は開示の技術を限定するものではない。 Exemplary embodiments of the distortion compensating device and the distortion compensating method disclosed in the present application will be described in detail below with reference to the drawings. It should be noted that the following examples do not limit the technology disclosed.
ここで、本実施例に係る歪補償装置について説明する前に、参考例における歪補償装置について説明する。 Here, before describing the distortion compensating device according to the present embodiment, the distortion compensating device according to the reference example will be described.
[参考例]
図19は、参考例における送信装置300の構成の一例を示すブロック図である。送信装置300は、送信信号に発生するIMDを補償する歪補償装置を備える。
[Reference example]
FIG. 19 is a block diagram showing an example of the configuration of the
図19に示すように、送信装置300は、逆フーリエ変換(IFFT:Inverse Fast Fourier Transform)部301、および、オーバーサンプリング部302を有する。更に、送信装置300は、メモリ多項式を用いたディジタルプリディストーション(DPD)部303を有する。以下、メモリ多項式を用いたDPD部303を「M-P DPD部303」と記載する。
As shown in FIG. 19 , transmitting
更に、送信装置300は、デジタルアナログ変換器(DAC)304、アップコンバータ305、高電力増幅器(HPA)306、方向性結合器307、ダウンコンバータ308、アナログデジタル変換器(ADC)309、および、制御部310を有する。
Further, the
IFFT部301は、マッピングされた送信信号(ベクトル)dを入力する。送信信号dは、デジタル信号であり、かつ、周波数の異なるN個のサブキャリアに割り当てられた信号(以下、「サブキャリア信号」と記載する)である。ここで、N個のサブキャリア信号dをサブキャリア信号d0~dN-1と記載する。
IFFT部301は、N個のサブキャリア信号d0~dN-1の変調シンボルに対して、IFFTを行なう。これにより、N個のサブキャリア信号のシンボルが、周波数領域の変調シンボルから、時間領域の有効シンボルに変換される。IFFT部301は、IFFTが行なわれた信号をOFDM信号としてオーバーサンプリング部302に出力する。
IFFT
オーバーサンプリング部302は、IFFT部301から出力されたOFDM信号を入力し、入力したOFDM信号に対して係数L(例えばL=4)でオーバーサンプリングを行なう。オーバーサンプリング部302は、オーバーサンプリングを行なったOFDM信号を入力信号x(n)としてM-P DPD部303および制御部310に出力する。
ここで、入力信号x(n)は、式(1)により表される。式(1)において、jは、虚数単位を表す。Δfは、サブキャリア間隔であり、1/NTを表す。NTは、シンボル長を表す。 Here, the input signal x(n) is represented by Equation (1). In formula (1), j represents an imaginary unit. Δf is the subcarrier spacing and represents 1/NT. NT represents the symbol length.
M-P DPD部303は、オーバーサンプリング部302から出力された入力信号x(n)を入力し、入力した入力信号x(n)に対して、メモリ多項式を用いたDPDを行なう(非特許文献1~4を参照)。
The
具体的には、M-P DPD部303は、制御部310から出力された歪補償係数akqを受け取る。そして、M-P DPD部303は、入力信号x(n)に歪補償係数akqを重畳(乗算)する。歪補償係数akqは、HPA306の非線形性の歪特性とは逆特性の歪成分に相当する。M-P DPD部303は、歪補償係数akqが重畳された入力信号x(n)を出力信号z(n)としてDAC304に出力する。
Specifically,
ここで、出力信号z(n)は、式(2)により表される。式(2)において、akqは、上述の歪補償係数である。Kは、仮定する非線形歪の最高次の次数であり、Qは、メモリの深さ(時間軸方向)を表す。メモリ多項式を用いたDPDにおいて、例えば、Q=2、K=5である(非特許文献1)。 Here, the output signal z(n) is represented by Equation (2). In Equation (2), a kq is the distortion compensation coefficient described above. K is the highest order of nonlinear distortion to be assumed, and Q represents the depth of memory (in the direction of the time axis). In DPD using a memory polynomial, for example, Q=2 and K=5 (Non-Patent Document 1).
また、式(2)を展開した場合、出力信号z(n)は、式(3)により表される。 Further, when the equation (2) is expanded, the output signal z(n) is represented by the equation (3).
DAC304は、M-P DPD部303から出力されたデジタル信号である出力信号z(n)を入力する。DAC304は、入力した出力信号z(n)をアナログ信号に変換し、アップコンバータ305に出力する。
アップコンバータ305は、DAC304から出力された信号を入力する。アップコンバータ305は、入力した信号をアップコンバートすることにより、無線周波数(RF)の信号に変換し、HPA306に出力する。
HPA306は、アップコンバータ305から出力された信号の電力を増幅し、方向性結合器307に出力する。ここで、HPA306では相互変調歪(IMD)が発生するが、M-P DPD部303(Q=2)が、オーバーサンプリング後の入力信号x(n)に歪補償係数akqを重畳している。このため、HPA306から出力される信号は、瞬時電力に基づいた帯域内および帯域外のIMDと、メモリ効果から生じる帯域内のIMDとが補償された信号となる。
方向性結合器307は、HPA306から出力された信号をアンテナに出力する。アンテナは、方向性結合器307から出力された信号を送信する。また、方向性結合器307は、HPA306から出力された信号を分配し、ダウンコンバータ308に出力する。
ダウンコンバータ308は、方向性結合器307から出力された信号を入力する。ダウンコンバータ308は、入力した信号をダウンコンバートし、ADC309に出力する。
Down
ADC309は、ダウンコンバータ308から出力された信号を入力する。ADC309は、入力した信号をデジタル信号に変換し、フィードバック信号y(n)として制御部310に出力する。
制御部310は、オーバーサンプリング部302から出力された入力信号x(n)を入力し、ADC309から出力されたフィードバック信号y(n)を入力する。制御部310は、入力した入力信号x(n)とフィードバック信号y(n)との差分を算出し、誤差信号ε(n)として生成する。
ここで、誤差信号ε(n)は、式(4)により表される。 Here, the error signal ε(n) is represented by Equation (4).
制御部310は、LMS(Least Mean Square)アルゴリズム等を用いた適応信号処理によって誤差信号ε(n)が最小となるように、歪補償係数akqを算出する。制御部310は、算出した歪補償係数akqをM-P DPD部303に出力する。
ここで、歪補償係数akqは、式(5)により表される。式(5)において、*は、複素共役であり、μkは、アルゴリズムの収束速度と残留誤差との間のトレードオフを制御するために用いられるステップサイズパラメータである。 Here, the distortion compensation coefficient a kq is represented by Equation (5). (5), * is the complex conjugate and μ k is a step-size parameter used to control the trade-off between convergence speed and residual error of the algorithm.
このように、M-P DPD部303および制御部310は、送信装置300の送信信号に発生するIMDを補償する。すなわち、参考例における歪補償装置は、少なくともM-P DPD部303および制御部310を含む。ここで、HPA306のような電力増幅器のIMDには、瞬時電力に基づいた帯域内および帯域外のIMDだけでなく、メモリ効果から生じる帯域内のIMDが存在する。これは、電力増幅器の出力が、電力増幅器に現在入力される信号(瞬時電力)の値だけでなく、電力増幅器に過去に入力された信号の値(履歴)に依存することにより生じる歪である。そこで、メモリ効果から生じる歪も補償するために、参考例における歪補償装置のように、DPDにメモリ多項式を採用する場合がある。しかし、DPDにメモリ多項式を採用する場合、歪を補償するときの演算量が膨大になり、演算等の信号処理による消費電力が増大する。
Thus,
そこで、本実施例に係る歪補償装置では、帯域内のIMDが高域側と低域側とでインバランスであることに着目し、送信信号に対して周波数毎に重みを重畳する。例えば、後述のサブバンド有限インパルス応答(FIR)フィルタが、送信信号に対して周波数毎に割り当てられた複数のサブキャリア信号を入力し、複数のサブキャリア信号に対して、重みとしてフィルタ係数を重畳する。これにより、結果的に、メモリ効果から生じる帯域内のIMDを補償することができる。 Therefore, in the distortion compensation apparatus according to the present embodiment, focusing on the fact that the IMD in the band is imbalanced between the high frequency side and the low frequency side, a weight is superimposed on the transmission signal for each frequency. For example, a subband finite impulse response (FIR) filter, which will be described later, inputs a plurality of subcarrier signals assigned for each frequency to a transmission signal, and superimposes filter coefficients as weights on the plurality of subcarrier signals. do. This can in turn compensate for in-band IMD resulting from memory effects.
また、本実施例に係る歪補償装置では、メモリ効果から生じる帯域内のIMDを後述のサブバンドFIRフィルタが補償することにより、歪を補償するときの演算量が低減される。これにより、本実施例に係る歪補償装置では、参考例における歪補償装置と比べて、すなわち、DPDにメモリ多項式を採用する場合と比べて、演算等の信号処理による消費電力を低減することが可能である。 Further, in the distortion compensator according to the present embodiment, a sub-band FIR filter, which will be described later, compensates for in-band IMD caused by a memory effect, thereby reducing the amount of computation when compensating for distortion. As a result, in the distortion compensator according to the present embodiment, compared with the distortion compensator in the reference example, that is, compared with the case where the memory polynomial is adopted in the DPD, power consumption due to signal processing such as calculation can be reduced. It is possible.
また、本実施例に係る歪補償装置では、後述のメモリレス(すなわち、メモリ効果レス)のDPD部が入力信号x(n)に歪補償係数akqを重畳することにより、瞬時電力に基づいた帯域内および帯域外のIMDを補償する。これにより、本実施例に係る歪補償装置では、参考例における歪補償装置と同レベルのエラーベクトル振幅(EVM)および隣接チャネル漏洩電力比(ACLR:Adjacent Channel Leakage Ratio)を維持することができる。 Further, in the distortion compensation apparatus according to the present embodiment, a memoryless (that is, memory effectless) DPD section described later superimposes the distortion compensation coefficient a kq on the input signal x(n), thereby Compensate for in-band and out-of-band IMD. As a result, the distortion compensator according to the present embodiment can maintain the same level of error vector magnitude (EVM) and adjacent channel leakage ratio (ACLR) as those of the distortion compensator of the reference example.
図1は、実施例1に係る送信装置100の構成の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of the configuration of a
図1に示すように、送信装置100は、サブバンドFIRフィルタ101、IFFT部102、オーバーサンプリング部103、および、CFR(Crest Factor Reduction)部104を有する。サブバンドFIRフィルタ101は、「フィルタ部」の一例である。IFFT部102は、「第1信号変換部」の一例である。
As shown in FIG. 1 , transmitting
更に、送信装置100は、メモリレスのDPD部105を有する。メモリレスのDPD部105は、メモリ効果の影響を補償しない通常のDPDを行なう。以下、メモリレスのDPD部105を「M-L DPD部105」と記載する。M-L DPD部105は、「歪補償部」の一例である。
Furthermore, the transmitting
更に、送信装置100は、DAC106、アップコンバータ107、HPA108、方向性結合器109、ダウンコンバータ110、ADC111、および、制御部112を有する。この送信装置100は、送信信号に発生するIMDを補償する歪補償装置を備える。すなわち、送信装置100は、少なくともサブバンドFIRフィルタ101、M-L DPD部105および制御部112を含む歪補償装置を備える。
Furthermore, transmitting
サブバンドFIRフィルタ101は、マッピングされた送信信号(ベクトル)dを入力する。マッピングされた送信信号dは、デジタル信号であり、かつ、周波数の異なるN個のサブキャリアに割り当てられた信号(以下、「サブキャリア信号」と記載する)である。ここで、N個のサブキャリア信号dをサブキャリア信号d0~dN-1と記載し、k番目のサブキャリア信号dをサブキャリア信号dkと記載する。
A
また、サブバンドFIRフィルタ101は、制御部112から出力された重みであるN個のフィルタ係数wを入力する。ここで、N個のフィルタ係数wをフィルタ係数w0~wN-1と記載し、k番目のフィルタ係数wをフィルタ係数wkと記載する。
サブバンドFIRフィルタ101は、N個のサブキャリア信号d0~dN-1にそれぞれN個のフィルタ係数w0~wN-1を重畳(乗算)する。
図2および図3は、実施例1に係る歪補償装置のサブバンドFIRフィルタ101の構成の一例を示す図である。
2 and 3 are diagrams showing an example of the configuration of the
サブバンドFIRフィルタ101は、図2に示すような1タップ構成である。この場合、サブバンドFIRフィルタ101は、N個の乗算器120を有する。例えば、N個の乗算器120のうちのk番目の乗算器120は、N個のサブキャリア信号d0~dN-1のうちのk番目のサブキャリア信号dkと、N個のフィルタ係数w0~wN-1のうちのk番目のフィルタ係数wkとを入力する。そして、k番目の乗算器120は、k番目のサブキャリア信号dkにk番目のフィルタ係数wkを乗算する。
または、サブバンドFIRフィルタ101は、図3に示すようなmタップ構成でもよい。この場合、サブバンドFIRフィルタ101は、mタップの乗算器121、(m-1)個の遅延器122、および、(m-1)個の加算器123を有している。mタップの乗算器121は、0番目から(m-1)番目まで並列に設けられている。(m-1)個の遅延器122は、直列に接続され、信号を時間τで遅延する。(m-1)個の遅延器122の出力は、それぞれ、mタップの乗算器121のうちの1番目から(m-1)番目までの乗算器121の入力に接続されている。(m-1)個の加算器123は直列に接続されている。k番目のサブキャリア信号dkには、m個の乗算器121によりフィルタ係数wkとしてフィルタ係数wk(0)~wk(m-1)が乗算され、m個の乗算器121の出力は(m-1)個の加算器123により合成される。
Alternatively,
図1において、サブバンドFIRフィルタ101は、N個のフィルタ係数w0~wN-1がそれぞれ重畳されたN個のサブキャリア信号d0~dN-1をIFFT部102に出力する。
In FIG. 1,
IFFT部102は、サブバンドFIRフィルタ101から出力されたN個のサブキャリア信号を入力する。IFFT部102は、N個のサブキャリア信号の変調シンボルに対して、IFFTを行なう。これにより、N個のサブキャリア信号のシンボルが、周波数領域の変調シンボルから、時間領域の有効シンボルに変換される。IFFT部102は、IFFTが行なわれた信号をOFDM信号としてオーバーサンプリング部103に出力する。
オーバーサンプリング部103は、IFFT部102から出力されたOFDM信号を入力し、入力したOFDM信号に対して係数Lでオーバーサンプリングを行なう。オーバーサンプリング部103は、オーバーサンプリングを行なったOFDM信号を入力信号x(n)として、CFR部104を介してM-L DPD部105および制御部112に出力する。入力信号x(n)がCFR部104を通過することにより、入力信号x(n)のピーク電力がクリッピング等により抑圧される。
M-L DPD部105は、オーバーサンプリング部103からCFR部104を介して出力された入力信号x(n)を入力し、入力した入力信号x(n)に歪補償係数akを重畳する。
具体的には、M-L DPD部105は、制御部112から出力された歪補償係数akを受け取る。そして、M-L DPD部105は、入力信号x(n)に歪補償係数akを重畳(乗算)する。歪補償係数akは、HPA108の非線形性の歪特性とは逆特性の歪成分に相当する。M-L DPD部105は、歪補償係数akが重畳された入力信号x(n)を出力信号z(n)としてDAC106に出力する。
Specifically,
ここで、メモリレスのDPDでは、上述の式(2)のQは0となるため(Q=0)、本実施例では、上述の式(2)、(3)の歪補償係数akqを歪補償係数akと記載する。 Here, in the memoryless DPD, Q in the above equation (2) is 0 (Q=0), so in this embodiment, the distortion compensation coefficient a kq in the above equations (2) and (3) is set to The distortion compensation coefficient ak is described.
DAC106は、M-L DPD部105から出力されたデジタル信号である出力信号z(n)を入力する。DAC106は、入力した出力信号z(n)をアナログ信号に変換し、アップコンバータ107に出力する。
アップコンバータ107は、DAC106から出力された信号を入力する。アップコンバータ107は、入力した信号をアップコンバートすることにより、無線周波数(RF)の信号に変換し、HPA108に出力する。
HPA108は、アップコンバータ107から出力された信号の電力を増幅し、方向性結合器109に出力する。ここで、HPA108では相互変調歪(IMD)が発生するが、サブバンドFIRフィルタ101が、N個のサブキャリア信号d0~dN-1にそれぞれN個のフィルタ係数w0~wN-1を重畳している。このため、HPA108から出力される信号は、結果的に、メモリ効果から生じる帯域内のIMDが補償された信号となる。また、M-L DPD部105(Q=0)が、オーバーサンプリング後の入力信号x(n)に歪補償係数akを重畳している。このため、HPA108から出力される信号は、瞬時電力に基づいた帯域内および帯域外のIMDが補償された信号となる。
方向性結合器109は、HPA108から出力された信号をアンテナに出力する。アンテナは、方向性結合器109から出力された信号を送信する。また、方向性結合器109は、HPA108から出力された信号を分配し、ダウンコンバータ110に出力する。
ダウンコンバータ110は、方向性結合器109から出力された信号を入力する。ダウンコンバータ110は、入力した信号をダウンコンバートし、ADC111に出力する。
Down
ADC111は、ダウンコンバータ110から出力された信号を入力する。ADC111は、入力した信号をデジタル信号に変換し、フィードバック信号y(n)として制御部112に出力する。
制御部112は、CFR部104から出力された入力信号x(n)を入力する。また、制御部112は、ADC111から出力されたフィードバック信号y(n)を入力する。制御部112は、上述の式(4)を用いて、入力信号x(n)とフィードバック信号y(n)との差分を算出し、誤差信号ε(n)として生成する。そして、制御部112は、LMSアルゴリズム等を用いた適応信号処理によって誤差信号ε(n)が最小となるように、上述の式(5)を用いて、歪補償係数akを算出する。制御部112は、算出した歪補償係数akをM-L DPD部105に出力する。
The
ここで、メモリレスのDPDでは、上述の式(2)のQは0となるため(Q=0)、本実施例では、上述の式(5)の歪補償係数akqを歪補償係数akと記載する。 Here, in the memoryless DPD, since Q in the above equation (2) is 0 (Q=0), in the present embodiment, the distortion compensation coefficient a kq in the above equation (5) is replaced by the distortion compensation coefficient a be described as k .
また、制御部112は、マッピングされた送信信号(ベクトル)dを入力する。上述のように、送信信号dは、周波数の異なるN個のサブキャリアに割り当てられたサブキャリア信号d0~dN-1である。そして、制御部112は、送信信号dであるN個のサブキャリア信号d0~dN-1と、フィードバック信号y(n)とを用いた演算式(後述の式(6)、式(7))により、N個のフィルタ係数w0~wN-1を生成する。
Also, the
制御部112は、例えば、図4に示す構成により、N個のフィルタ係数w0~wN-1を生成する。
The
図4は、実施例1に係る歪補償装置の制御部112の構成の一例を示す図である。図4に示すように、制御部112は、フーリエ変換(FFT:Fast Fourier Transform)部131、誤差信号生成部132、および、フィルタ係数生成部133を有する。FFT部131は、「第2信号変換部」の一例である。
FIG. 4 is a diagram illustrating an example of the configuration of the
FFT部131は、ADC111から出力されたフィードバック信号y(n)を入力する。そして、FFT部131は、フィードバック信号y(n)を時間領域から周波数領域に変換し、周波数領域に変換された信号d^
0~d^
N-1を誤差信号生成部132に出力する。
FFT section 131 receives feedback signal y(n) output from
誤差信号生成部132は、送信信号dであるN個のサブキャリア信号d0~dN-1を入力する。また、誤差信号生成部132は、FFT部131から出力された信号d^ 0~d^ N-1を入力する。この誤差信号生成部132は、N個の減算器を有する。N個の減算器は、N個のサブキャリア信号d0~dN-1と信号d^ 0~d^ N-1との差分を算出し、それぞれN個の誤差信号ε0(n)~εN-1(n)として出力する。 The error signal generator 132 receives N subcarrier signals d 0 to d N−1 as the transmission signal d. Also, the error signal generator 132 inputs the signals d 0 to d ̂ N−1 output from the FFT unit 131 . This error signal generator 132 has N subtractors. The N subtractors calculate differences between the N subcarrier signals d 0 to d N−1 and the signals d̂ 0 to d̂ N−1 , and produce N error signals ε 0 ( n ) to Output as ε N−1 (n).
ここで、N個の誤差信号ε0(n)~εN-1(n)のうちのk番目の誤差信号εk(n)は、式(6)により表される。 Here, the k-th error signal ε k (n) among the N error signals ε 0 (n) to ε N−1 (n) is represented by Equation (6).
フィルタ係数生成部133は、送信信号dであるN個のサブキャリア信号d0~dN-1を入力する。また、フィルタ係数生成部133は、誤差信号生成部132から出力されたN個の誤差信号ε0(n)~εN-1(n)を入力する。フィルタ係数生成部133は、N個の誤差信号ε0(n)~εN-1(n)とN個のサブキャリア信号d0~dN-1とを用いた演算式により、N個のフィルタ係数w0~wN-1を生成する。フィルタ係数生成部133は、生成したN個のフィルタ係数w0~wN-1をサブバンドFIRフィルタ101に出力する。
Filter coefficient generator 133 receives N subcarrier signals d 0 to d N−1 as transmission signal d. The filter coefficient generator 133 also receives the N error signals ε 0 (n) to ε N−1 (n) output from the error signal generator 132 . Filter coefficient generation section 133 generates N Generate filter coefficients w 0 to w N−1 . Filter coefficient generation section 133 outputs the generated N filter coefficients w 0 to w N−1 to
ここで、N個のフィルタ係数w0~wN-1のうちのk番目のフィルタ係数wkは、式(7)により表される。式(7)において、*は、複素共役であり、μkは、アルゴリズムの収束速度と残留誤差との間のトレードオフを制御するために用いられるステップサイズパラメータである。 Here, the k-th filter coefficient w k among the N filter coefficients w 0 to w N−1 is represented by Equation (7). In equation (7), * is the complex conjugate and μ k is a step-size parameter used to control the trade-off between convergence speed and residual error of the algorithm.
図5は、実施例1に係る歪補償装置の処理(歪補償方法)の一例を示すフローチャートである。 FIG. 5 is a flowchart illustrating an example of processing (distortion compensation method) of the distortion compensation device according to the first embodiment.
まず、FIRフィルタ処理(ステップS101)が行なわれる。この処理において、サブバンドFIRフィルタ101は、送信信号dに対して周波数毎に割り当てられたN個のサブキャリア信号d0~dN-1を入力し、N個のサブキャリア信号d0~dN-1にそれぞれN個のフィルタ係数w0~wN-1を重畳する。
First, FIR filter processing (step S101) is performed. In this process,
次に、IFFT処理(ステップS102)が行なわれる。この処理において、IFFT部102は、N個のフィルタ係数w0~wN-1がそれぞれ重畳されたN個のサブキャリア信号d0~dN-1を周波数領域から時間領域に変換する。
Next, IFFT processing (step S102) is performed. In this process,
次に、オーバーサンプリング処理(ステップS103)が行なわれる。この処理において、オーバーサンプリング部103は、時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号x(n)として、CFR部104を介してM-L DPD部105および制御部112に出力する。
Next, an oversampling process (step S103) is performed. In this process,
次に、DPD処理(ステップS104)が行なわれる。この処理において、M-L DPD部105は、入力信号x(n)に歪補償係数akを重畳して出力信号z(n)としてDAC106に出力する。
Next, DPD processing (step S104) is performed. In this process, the
次に、増幅出力処理(ステップS105)が行なわれる。この処理において、DAC106は、出力信号z(n)をアナログ信号に変換し、アップコンバータ107を介してHPA108に出力する。HPA108は、アップコンバータ107から出力された信号の電力を増幅して出力する。方向性結合器109は、HPA108から出力された信号をアンテナに出力すると共に、ダウンコンバータ110を介してADC111に出力する。ADC111は、ダウンコンバータ110から出力された信号をデジタル信号に変換し、フィードバック信号y(n)として制御部112に出力する。
Next, an amplified output process (step S105) is performed. In this process,
次に、係数生成処理(ステップS106)が行なわれる。この処理において、制御部112は、N個のサブキャリア信号d0~dN-1とフィードバック信号y(n)とを用いた演算式(上述の式(6)、式(7)を参照)により、N個のフィルタ係数w0~wN-1を生成して、サブバンドFIRフィルタ101に出力する。制御部112は、入力信号x(n)とフィードバック信号y(n)とを用いた演算式(上述の式(4)、式(5)を参照)により歪補償係数akを生成してM-L DPD部105に出力する。
Next, coefficient generation processing (step S106) is performed. In this process, the
以上の説明により、実施例1に係る歪補償装置では、サブバンドFIRフィルタ101が、送信信号dに対して周波数毎に割り当てられたN個のサブキャリア信号d0~dN-1を入力し、N個のサブキャリア信号d0~dN-1にそれぞれフィルタ係数w0~wN-1を重畳する。これにより、結果的に、メモリ効果から生じる帯域内のIMDを補償することができる。
As described above, in the distortion compensation apparatus according to the first embodiment, the
また、実施例1に係る歪補償装置では、メモリ効果から生じる帯域内のIMDをサブバンドFIRフィルタ101が補償することにより、歪を補償するときの演算量が低減される。これにより、実施例1に係る歪補償装置では、参考例における歪補償装置300と比べて、すなわち、DPDにメモリ多項式を採用する場合と比べて、演算等の信号処理による消費電力を低減することができる。
Further, in the distortion compensation apparatus according to the first embodiment, the
また、実施例1に係る歪補償装置では、M-L DPD部105が、オーバーサンプリング後の入力信号x(n)に歪補償係数akを重畳することにより、瞬時電力に基づいた帯域内および帯域外のIMDを補償する。これにより、実施例1に係る歪補償装置では、参考例における歪補償装置と同レベルのEVMおよびACLRを維持することができる。
Further, in the distortion compensation apparatus according to the first embodiment, the
実施例1に係る歪補償装置では、制御部112は、図4に示す構成により、N個のフィルタ係数w0~wN-1を生成しているが、これに限定されない。例えば、実施例2に係る歪補償装置では、制御部112は、以下の構成により、N個のフィルタ係数w0~wN-1を生成してもよい。実施例2では、実施例1と同じ部分には同じ符号を付し、その説明を省略する。
In the distortion compensator according to the first embodiment, the
図6は、実施例2に係る歪補償装置の制御部112の構成の一例を示す図である。図6に示すように、制御部112は、図4の構成に対して、更に、バンドパスフィルタ(BPF)134、および、デシメーション部135を有する。BPF134は、「帯域制限部」の一例である。
FIG. 6 is a diagram showing an example of the configuration of the
BPF134は、ADC111から出力されたフィードバック信号y(n)を入力する。そして、BPF134は、フィードバック信号y(n)に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。
The
デシメーション部135は、BPF134を通過したフィードバック信号y(n)に対して間引きを行なう。そして、デシメーション部135は、間引きが行なわれたフィードバック信号y(n)をFFT部131に出力する。
The decimation unit 135 thins out the feedback signal y(n) that has passed through the
FFT部131は、デシメーション部135から出力されたフィードバック信号y(n)を入力する。そして、FFT部131は、フィードバック信号y(n)を時間領域から周波数領域に変換し、周波数領域に変換された信号d^
0~d^
N-1を誤差信号生成部132に出力する。誤差信号生成部132は、送信信号dであるN個のサブキャリア信号d0~dN-1と、FFT部131から出力された信号d^
0~d^
N-1との差分を算出し、それぞれN個の誤差信号ε0(n)~εN-1(n)として出力する。フィルタ係数生成部133は、送信信号dであるN個のサブキャリア信号d0~dN-1と、誤差信号生成部132から出力されたN個の誤差信号ε0(n)~εN-1(n)とを用いた演算式(上述の式(7))により、N個のフィルタ係数w0~wN-1を生成する。フィルタ係数生成部133は、生成したN個のフィルタ係数w0~wN-1をサブバンドFIRフィルタ101に出力する。
The FFT section 131 receives the feedback signal y(n) output from the decimation section 135 . FFT section 131 transforms feedback signal y ( n ) from the time domain to the frequency domain, and outputs signals d ̂ 0 to ̂ N−1 transformed into the frequency domain to error signal generating section 132 . The error signal generation unit 132 calculates the difference between the N subcarrier signals d 0 to d N−1 as the transmission signal d and the signals d ^ 0 to d ^ N−1 output from the FFT unit 131. , are output as N error signals ε 0 (n) to ε N−1 (n). Filter coefficient generating section 133 generates N subcarrier signals d 0 to d N−1 which are transmission signal d, and N error signals ε 0 (n) to ε N− output from error signal generating section 132 . 1 (n) and N filter coefficients w 0 to w N−1 are generated by the arithmetic expression (formula (7) above). Filter coefficient generation section 133 outputs the generated N filter coefficients w 0 to w N−1 to
信号がオーバーサンプリングされたままである場合、サンプリング周波数が高く、その後の信号処理の規模がオーバーサンプリングしない場合よりも大きくなる。このため、BPF134を通過したフィードバック信号y(n)に対して間引きが行なわれる。これにより、図6に示す制御部112は、図4の構成に対して、FFT部131のサイズを低減することができる。
If the signal remains oversampled, the sampling frequency will be higher and the magnitude of subsequent signal processing will be greater than without oversampling. Therefore, the feedback signal y(n) that has passed through the
実施例1、2に係る歪補償装置では、制御部112は、図4、6に示す構成により、N個のフィルタ係数w0~wN-1を生成しているが、これに限定されない。例えば、実施例3に係る歪補償装置では、制御部112は、以下の構成により、N個のフィルタ係数w0~wN-1を生成してもよい。実施例3では、実施例1、2と同じ部分には同じ符号を付し、その説明を省略する。
In the distortion compensation apparatuses according to the first and second embodiments, the
図7は、実施例3に係る歪補償装置の制御部112の構成の一例を示す図である。図7に示すように、制御部112は、誤差信号生成部141、FFT部142、および、フィルタ係数生成部143を有する。FFT部142は、「第2信号変換部」の一例である。
FIG. 7 is a diagram illustrating an example of the configuration of the
誤差信号生成部141は、オーバーサンプリング部103から出力された入力信号x(n)を入力する。また、誤差信号生成部141は、ADC111から出力されたフィードバック信号y(n)を入力する。この誤差信号生成部141は、減算器である。誤差信号生成部141は、入力信号x(n)とフィードバック信号y(n)との差分を算出し、誤差信号εとして出力する。
The
FFT部142は、誤差信号生成部141から出力された誤差信号εを入力する。そして、FFT部142は、誤差信号εを時間領域から周波数領域に変換し、周波数領域に変換されたN個の信号ε0(n)~εN-1(n)を誤差信号としてフィルタ係数生成部143に出力する。
The FFT unit 142 inputs the error signal ε output from the error
フィルタ係数生成部143は、送信信号dであるN個のサブキャリア信号d0~dN-1を入力する。また、フィルタ係数生成部143は、FFT部142から出力されたN個の誤差信号ε0(n)~εN-1(n)を入力する。フィルタ係数生成部143は、N個の誤差信号ε0(n)~εN-1(n)とN個のサブキャリア信号d0~dN-1とを用いた演算式(上述の式(7)を参照)により、N個のフィルタ係数w0~wN-1を生成する。フィルタ係数生成部143は、生成したN個のフィルタ係数w0~wN-1をサブバンドFIRフィルタ101に出力する。
Filter coefficient generator 143 receives N subcarrier signals d 0 to d N−1 as transmission signal d. The filter coefficient generator 143 also receives the N error signals ε 0 (n) to ε N−1 (n) output from the FFT unit 142 . The filter coefficient generation unit 143 uses an arithmetic expression (the above - described expression ( 7)) to generate N filter coefficients w 0 to w N−1 . Filter coefficient generator 143 outputs the generated N filter coefficients w 0 to w N−1 to
実施例1~3に係る歪補償装置では、制御部112は、入力信号x(n)とフィードバック信号y(n)とを用いた演算式(上述の式(4)、式(5))により、歪補償係数akを生成しているが、これに限定されない。例えば、実施例4に係る歪補償装置では、制御部112は、実施例1~3に示したN個の誤差信号ε0(n)~εN-1(n)を用いて、歪補償係数akを生成してもよい。実施例4では、実施例1~3と同じ部分には同じ符号を付し、その説明を省略する。
In the distortion compensation devices according to Examples 1 to 3, the
この場合、制御部112は、誤差信号生成部132(図4、図6)またはFFT部142(図7)により生成されたN個の誤差信号ε0(n)~εN-1(n)の合計値を誤差信号ε(n)として生成する。
In this case, the
ここで、誤差信号ε(n)は、上述の式(4)に代えて、式(8)により表される。 Here, the error signal ε(n) is represented by Equation (8) instead of Equation (4) above.
そして、制御部112は、LMSアルゴリズム等を用いた適応信号処理によって誤差信号ε(n)が最小となるように、上述の式(5)を用いて、歪補償係数akを算出する。
Then, the
実施例1~4に係る歪補償装置では、サブバンドFIRフィルタ101は、例えば1タップ構成である場合、N個の乗算器120を有している。この場合、乗算器120の数Nが多ければ多いほど、制御部112からN個の乗算器120にN個のフィルタ係数w0~wN-1を供給する信号の数も多くなり、サブバンドFIRフィルタ101の回路規模が増大する。実施例5に係る歪補償装置では、サブバンドFIRフィルタ101の回路規模を削減する方法について説明する。
In the distortion compensation apparatuses according to Examples 1 to 4, the
まず、実施例5に係る歪補償装置では、サブバンドFIRフィルタ101の回路規模を削減するために、フィルタ係数の数を削減する。
First, in the distortion compensation apparatus according to the fifth embodiment, the number of filter coefficients is reduced in order to reduce the circuit scale of
図8および図9は、実施例5に係る歪補償装置において、グループ分けされたサブキャリア信号の一例を示す図である。図8および図9において、横軸は、周波数fであり、サブキャリアの数Nを表す。縦軸は、サブキャリア信号を表す。 8 and 9 are diagrams showing examples of grouped subcarrier signals in the distortion compensator according to the fifth embodiment. 8 and 9, the horizontal axis represents the frequency f and the number N of subcarriers. The vertical axis represents subcarrier signals.
一般的に、各サブキャリアには、すなわち、各サブキャリア信号d0~dN-1には、独自のフィルタ係数が割り当てられる。しかしながら、サブキャリア間の周波数間隔(サブキャリア間隔)は比較的小さい。例えば、LTE信号におけるサブキャリア間隔は15kHzである。したがって、隣接サブキャリアの重みには相関性があり、隣接サブキャリアに同じ値のフィルタ係数を割り当て可能であることは想定できる。 Typically, each subcarrier, ie each subcarrier signal d 0 to d N−1 , is assigned a unique filter coefficient. However, the frequency spacing between subcarriers (subcarrier spacing) is relatively small. For example, the subcarrier spacing in LTE signals is 15 kHz. Therefore, it can be assumed that the weights of adjacent subcarriers are correlated and that adjacent subcarriers can be assigned the same value of filter coefficients.
そこで、実施例5に係る歪補償装置では、図8に示すように、N個のサブキャリア、すなわち、N個のサブキャリア信号d0~dN-1を、隣接するX個のサブキャリア毎にMグループに分ける。この場合、N、X、Mは、M=N/Xを満たす整数である。そして、実施例5に係る歪補償装置では、Mグループの各々において隣接するX個のサブキャリア毎に同じ値に設定されたM個のフィルタ係数w[0]~w[M-1]を生成する。 Therefore, in the distortion compensation apparatus according to the fifth embodiment, as shown in FIG. 8, N subcarriers, that is, N subcarrier signals d 0 to d N−1 are generated for each X adjacent subcarriers. divided into M groups. In this case, N, X and M are integers satisfying M=N/X. Then, the distortion compensation apparatus according to the fifth embodiment generates M filter coefficients w[0] to w[M−1] set to the same value for each of X adjacent subcarriers in each of the M groups. do.
例えば、LTE信号が20MHzの信号である場合、図9に示すように、N、X、Mは、それぞれ、1200、150、8である。すなわち、1200個のサブキャリア信号d0~dN-1は、隣接する150個のサブキャリア毎に8グループに分けられる。この場合、各グループにおいて隣接する150個のサブキャリア毎に同じ値に設定された8個のフィルタ係数w[0]~w[7]が生成される。 For example, if the LTE signal is a 20 MHz signal, N, X and M are 1200, 150 and 8, respectively, as shown in FIG. That is, 1200 subcarrier signals d 0 to d N−1 are divided into 8 groups of 150 adjacent subcarriers. In this case, eight filter coefficients w[0] to w[7] set to the same value are generated for every 150 adjacent subcarriers in each group.
そこで、制御部112が実施例1、2に示す構成である場合を想定する。この場合、誤差信号生成部132は、上記Mと、Mグループのサブキャリア信号dkと、Mグループ毎にFFT部131により周波数領域に変換された信号d^
kとを用いた演算式により、M個の誤差信号εk(n)を生成する。
Therefore, it is assumed that the
ここで、M個の誤差信号εk(n)は、式(9)により表される。式(9)において、誤差信号εk(n)は、X隣接サブキャリア(-X/2からX/2までのサブキャリアインデックス)毎に同じ重み(同じ値)となる。 Here, the M error signals ε k (n) are represented by Equation (9). In equation (9), the error signal ε k (n) has the same weight (same value) for each X adjacent subcarriers (subcarrier indices from -X/2 to X/2).
フィルタ係数生成部133は、M個の誤差信号εk(n)とMグループのサブキャリア信号dkとを用いた演算式(上述の式(7))により、上述のN個のフィルタ係数w0~wN-1として、M個のフィルタ係数w[0]~w[M-1]を生成する。フィルタ係数生成部133は、生成したM個のフィルタ係数w[0]~w[M-1]をサブバンドFIRフィルタ101に出力する。
The filter coefficient generation unit 133 generates the N filter coefficients w 0 to w N-1 to generate M filter coefficients w[0] to w[M-1]. Filter coefficient generation section 133 outputs the generated M filter coefficients w[0] to w[M−1] to
サブバンドFIRフィルタ101は、送信信号dに対して周波数毎に割り当てられたN個のサブキャリア信号d0~dN-1を入力する。N個のサブキャリア信号d0~dN-1は、隣接するX個のサブキャリア毎にMグループに分けられている。また、サブバンドFIRフィルタ101は、制御部112から出力されたM個のフィルタ係数w[0]~w[M-1]を入力する。そして、サブバンドFIRフィルタ101は、Mグループのサブキャリア信号dkにそれぞれM個のフィルタ係数w[0]~w[M-1]を重畳(乗算)する。
図10は、実施例5に係る歪補償装置のサブバンドFIRフィルタ101の構成の一例を示す図である。図10に示すように、X=2とした場合、サブバンドFIRフィルタ101は、グループ内のサブキャリア信号dk-1、dk、dk+1に同じ値のフィルタ係数wkを重畳(乗算)する。
FIG. 10 is a diagram showing an example of the configuration of the
以上の説明により、実施例5に係る歪補償装置では、フィルタ係数の数をN個からM個に減らすことにより、フィルタ係数の数をX倍削減することができる。例えば、フィルタ係数の数が1200個から8個に減るため、フィルタ係数の数が150倍削減される。このため、実施例5に係る歪補償装置では、サブバンドFIRフィルタ101の回路規模を削減することができる。
As described above, in the distortion compensation apparatus according to the fifth embodiment, by reducing the number of filter coefficients from N to M, the number of filter coefficients can be reduced by X times. For example, since the number of filter coefficients is reduced from 1200 to 8, the number of filter coefficients is reduced by a factor of 150. Therefore, in the distortion compensation device according to the fifth embodiment, the circuit scale of the
実施例6に係る歪補償装置では、実施例5に示すサブバンドFIRフィルタ101における各グループの乗算器120をLUTに置き換えることにより、サブバンドFIRフィルタ101の回路規模を更に削減する。
In the distortion compensator according to the sixth embodiment, the circuit scale of the
送信信号d、すなわち、サブキャリア信号dkは、振幅を有する。その振幅値は、変調に依存する。QPSK(Quadrature Phase Shift Keying)変調用のサブキャリア信号dk、および、16QAM(Quadrature Amplitude Modulation)変調用のサブキャリア信号dkをそれぞれ図11および図12に示す。 The transmission signal d , ie the subcarrier signal dk, has an amplitude. Its amplitude value depends on the modulation. A subcarrier signal d k for QPSK (Quadrature Phase Shift Keying) modulation and a subcarrier signal d k for 16QAM (Quadrature Amplitude Modulation) modulation are shown in FIGS. 11 and 12, respectively.
図11は、QPSKコンスタレーションの一例を示す図である。図11において、横軸は、サブキャリア信号dkのI成分であり、縦軸は、サブキャリア信号dkのQ成分である。図11に示すように、QPSK変調においては、サブキャリア信号dkは、dk={I,Q}={±1,±1}により、合計4個の組み合わせが可能である。 FIG. 11 is a diagram showing an example of a QPSK constellation. In FIG. 11, the horizontal axis is the I component of the subcarrier signal dk , and the vertical axis is the Q component of the subcarrier signal dk . As shown in FIG. 11, in QPSK modulation, a total of four possible combinations of subcarrier signals d k are obtained by d k ={I, Q}={±1,±1}.
図12は、16QAMコンスタレーションの一例を示す図である。図12において、横軸は、サブキャリア信号dkのI成分であり、縦軸は、サブキャリア信号dkのQ成分である。図12に示すように、16QAM変調においては、サブキャリア信号dkは、dk={I,Q}={±3,±3}で、合計16個の組み合わせが可能である。 FIG. 12 is a diagram showing an example of a 16QAM constellation. In FIG. 12, the horizontal axis is the I component of the subcarrier signal dk , and the vertical axis is the Q component of the subcarrier signal dk . As shown in FIG. 12, in 16QAM modulation, subcarrier signals d k are d k ={I, Q}={±3,±3}, and a total of 16 combinations are possible.
したがって、実施例6に係る歪補償装置では、Mグループの各々の乗算積について、全ての組み合わせ(QPSK変調では4個、16QAM変調では16個)を事前に算出しておき、その後、サブキャリア信号dkに適用することができる。 Therefore, in the distortion compensation apparatus according to the sixth embodiment, all combinations (4 in QPSK modulation, 16 in 16QAM modulation) are calculated in advance for each multiplication product of M groups, and then subcarrier signals d k .
例えば、各グループMxにおいて隣接する150個のサブキャリア(X=150)のフィルタ係数をw[Mx]とし、送信信号dとしてQPSK変調用のサブキャリア信号dkを仮定する。この場合、乗算積dk・w[Mx]は、以下の4つの乗算積により表すことができる。
P1=dk・w={+1,+1}・w
P2=dk・w={+1,-1}・w
P3=dk・w={-1,+1}・w
P4=dk・w={-1,-1}・w
For example, let w[Mx] be the filter coefficients of 150 adjacent subcarriers (X=150) in each group Mx, and assume subcarrier signal dk for QPSK modulation as transmission signal d . In this case, the multiplication product dk ·w[Mx] can be represented by the following four multiplication products.
P 1 =d k ·w={+1, +1}·w
P 2 =d k ·w={+1,−1}·w
P 3 =d k ·w={−1,+1}·w
P 4 =d k ·w={−1,−1}·w
グループMx内の150個のサブキャリアの乗算積dk・w[Mx]は、事前に算出された4個の信号P={P1、P2、P3、P4}を用いて、サブキャリア信号dkにより選択可能である。4個の信号Pは、LUTに書き込み可能である。この場合、LUTのアドレスAddrは、以下の式により算出することができる。
Addr=((2・I+Q)+3)/2
The multiplication product dkw [Mx] of the 150 subcarriers in group Mx is obtained using four pre - computed signals P = {P1, P2 , P3, P4} It is selectable by the carrier signal dk . Four signals P can be written to the LUT. In this case, the address Addr of the LUT can be calculated by the following formula.
Addr=((2·I+Q)+3)/2
図13は、実施例6に係るLUTのアドレスの一例を示す図である。上式により、送信信号d、すなわち、サブキャリア信号dkのI成分、Q成分がそれぞれ-1、-1である場合、LUTのアドレスAddrは「0」となる。同様に、I成分、Q成分がそれぞれ-1、+1である場合、LUTのアドレスAddrは「1」となる。I成分、Q成分がそれぞれ+1、-1である場合、LUTのアドレスAddrは「2」となる。I成分、Q成分がそれぞれ+1、+1である場合、LUTのアドレスAddrは「3」となる。 FIG. 13 is a diagram illustrating an example of LUT addresses according to the sixth embodiment. According to the above equation, when the transmission signal d , that is, the I component and the Q component of the subcarrier signal dk are -1 and -1, respectively, the address Addr of the LUT is "0". Similarly, when the I component and the Q component are -1 and +1, respectively, the address Addr of the LUT is "1". When the I component and the Q component are +1 and -1, respectively, the address Addr of the LUT is "2". When the I component and the Q component are +1 and +1, respectively, the address Addr of the LUT is "3".
したがって、実施例6に係る歪補償装置では、サブバンドFIRフィルタ101における各グループMxの乗算器120をLUTに置き換えることができる。グループMx毎の乗算数は、QPSK変調では4個であり、16QAM変調では16個であり、64QAM変調では64個である。
Therefore, in the distortion compensation device according to the sixth embodiment, the
図14は、実施例6に係る歪補償装置のサブバンドFIRフィルタ101の構成の一例を示す図である。サブバンドFIRフィルタ101は、M個のLUT150を有する。M個のLUT150の各々には、各グループMx内の乗算積dk・w[Mx]がマッピングされている。
FIG. 14 is a diagram showing an example of the configuration of the
ここで、各グループMxにおいて、新たにフィルタ係数w[Mx]が得られた場合、LUT150の内容が更新される。 Here, in each group Mx, when a new filter coefficient w[Mx] is obtained, the contents of the LUT 150 are updated.
そこで、制御部112が実施例1、2に示す構成である場合を想定する。この場合、誤差信号生成部132は、上記Mと、Mグループのサブキャリア信号dkと、Mグループ毎にFFT部131により周波数領域に変換された信号d^
kとを用いた演算式(上述の式(9))により、M個の誤差信号εk(n)を生成する。
Therefore, it is assumed that the
フィルタ係数生成部133は、M個の誤差信号εk(n)とMグループのサブキャリア信号dkとを用いた演算式(上述の式(7))により、M個のフィルタ係数w[Mx]を生成する。フィルタ係数生成部133は、生成したM個のフィルタ係数w[Mx]をそれぞれサブバンドFIRフィルタ101のM個のLUT150に格納する。これにより、LUT150の内容が更新される。
Filter coefficient generator 133 generates M filter coefficients w[Mx ] is generated. The filter coefficient generator 133 stores the generated M filter coefficients w[Mx] in the M LUTs 150 of the
サブバンドFIRフィルタ101は、制御部112により更新されたM個のテーブル150を参照して、Mグループのサブキャリア信号dkにそれぞれM個のフィルタ係数w[Mx]を重畳(乗算)する。
以上の説明により、実施例6に係る歪補償装置では、サブバンドFIRフィルタ101における各グループの乗算器120をLUTに置き換えることにより、サブバンドFIRフィルタ101の回路規模を更に削減することができる。
As described above, the distortion compensation apparatus according to the sixth embodiment can further reduce the circuit scale of the
実施例1~5に係る歪補償装置では、サブバンドFIRフィルタ101は、サブキャリア信号の振幅に関わらず、N個のサブキャリア信号d0~dN-1にそれぞれフィルタ係数w0~wN-1を重畳しているが、これに限定されない。実施例7に係る歪補償装置では、サブバンドFIRフィルタ101は、N個のサブキャリア信号d0~dN-1に、それぞれのサブキャリア信号の振幅に応じたフィルタ係数w0,i~wN-1,iを重畳する。
In the distortion compensation apparatuses according to the first to fifth embodiments,
図15は、実施例7に係る歪補償装置のサブバンドFIRフィルタ101の構成の一例を示す図である。図15において、図1及び図2と同じ部分には同じ符号を付し、その説明を省略する。
FIG. 15 is a diagram showing an example of the configuration of the
実施例7では、サブバンドFIRフィルタ101がLUT160を有する。LUT160は、サブキャリア信号dkの振幅に対応付けてフィルタ係数wk,iを記憶する。そして、LUT160は、サブバンドFIRフィルタ101へN個のサブキャリア信号d0~dN-1が入力されると、それぞれの振幅に対応するフィルタ係数w0,i~wN-1,iを対応する乗算器120へ出力する。
In Example 7,
サブキャリア信号dkの変調方式がBPSK(Binary Phase Shift Keying)又はQPSKである場合にはサブキャリア信号dkの振幅は不変であるが、16QAM及び64QAMなどの変調多値数が大きい変調方式が用いられる場合、サブキャリア信号dkの振幅は常に同じではない。 When the modulation method of the subcarrier signal dk is BPSK (Binary Phase Shift Keying) or QPSK, the amplitude of the subcarrier signal dk is unchanged, but a modulation method with a large number of modulation values such as 16QAM and 64QAM is used. If used, the amplitudes of the subcarrier signals dk are not always the same.
具体的には、例えば図16に示すように、変調方式が16QAMの場合、変調によって得られるシンボルの振幅は|dk|0、|dk|1、|dk|2の3通りである。同様に、変調方式が例えば64QAMの場合、変調によって得られるシンボルの振幅は10通りである。このように、変調方式によっては、サブキャリア信号dkの振幅が変化するため、LUT160は、それぞれの振幅に対応するフィルタ係数を記憶する。
Specifically, for example, as shown in FIG. 16, when the modulation scheme is 16QAM, there are three amplitudes of symbols obtained by modulation: | dk | 0 , | dk | 1 , and | dk | 2 . . Similarly, if the modulation scheme is 64QAM, for example, there are 10 symbol amplitudes obtained by modulation. Thus, depending on the modulation scheme, the amplitude of the subcarrier signal dk changes, so the
図17は、LUT160の一例を示す図である。図17は、サブキャリア信号dkの変調方式が16QAMである場合のLUT160の一例を示す。上述したように、変調方式が16QAMである場合には、変調により得られるシンボルの振幅は3通りであるため、3つの異なる振幅|dk|0、|dk|1、|dk|2にそれぞれフィルタ係数wk,0、wk,1、wk,2が対応付けて記憶されている。そして、LUT160は、入力されたサブキャリア信号dkの振幅に応じたフィルタ係数を乗算器120へ出力する。
FIG. 17 is a diagram showing an example of the
また、実施例7に係る制御部112は、入力されたサブキャリア信号d0~dN-1それぞれの振幅に対応するフィルタ係数w0,i~WN-1,iを生成し、サブキャリア信号d0~dN-1それぞれの振幅に対応付けてLUT160に格納する。制御部112がフィルタ係数w0,i~WN-1,iを生成する方法は、実施例1~6と同様である。
Further, the
以上の説明により、実施例7に係る歪補償装置では、サブキャリア信号の振幅ごとにフィルタ係数を記憶しており、サブキャリア信号の振幅に応じたフィルタ係数をサブキャリア信号に重畳する。このため、サブキャリア信号の特性に応じて歪補償をすることができ、変調多値数が大きい変調方式が用いられる場合の歪補償性能を向上することができる。すなわち、例えば16QAM、64QAM又は256QAMなどの変調方式が用いられる場合に、EVM及びACLRを改善することができる。 As described above, the distortion compensation apparatus according to the seventh embodiment stores a filter coefficient for each amplitude of a subcarrier signal, and superimposes a filter coefficient corresponding to the amplitude of the subcarrier signal on the subcarrier signal. Therefore, distortion compensation can be performed according to the characteristics of subcarrier signals, and distortion compensation performance can be improved when a modulation scheme with a large modulation multilevel number is used. That is, EVM and ACLR can be improved when modulation schemes such as 16QAM, 64QAM or 256QAM are used.
[他の実施例]
本実施例で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
[Other embodiments]
Each component of each part illustrated in this embodiment does not necessarily need to be physically configured as illustrated. In other words, the specific form of distribution and integration of each part is not limited to the one shown in the figure, and all or part of it can be functionally or physically distributed and integrated in arbitrary units according to various loads and usage conditions. can be configured as
さらに、各装置で行われる各種処理は、CPU(Central Processing Unit)(又はMPU(Micro Processing Unit)、MCU(Micro Controller Unit)等のマイクロ・コンピュータ)上で、その全部又は任意の一部を実行するようにしてもよい。また、各種処理は、CPU(又はMPU、MCU等のマイクロ・コンピュータ)で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしてもよい。 Furthermore, the various processes performed by each device are executed in whole or in part on a CPU (Central Processing Unit) (or a microcomputer such as an MPU (Micro Processing Unit) or MCU (Micro Controller Unit)). You may make it Also, various processes may be executed in whole or in arbitrary part on a program analyzed and executed by a CPU (or a microcomputer such as an MPU or MCU) or on hardware based on wired logic.
本実施例の歪補償装置を備える送信装置は、例えば、次のようなハードウェア構成により実現することができる。 A transmission device equipped with the distortion compensation device of this embodiment can be realized by, for example, the following hardware configuration.
図18は、歪補償装置を備える送信装置のハードウェア構成の一例を示す図である。図18に示すように、送信装置200は、プロセッサ201と、メモリ202と、アナログ回路203とを有している。プロセッサ201の一例としては、CPU、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)等が挙げられる。また、メモリ202の一例としては、SDRAM(Synchronous Dynamic Random Access Memory)等のRAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ等が挙げられる。
FIG. 18 is a diagram illustrating an example of a hardware configuration of a transmission device including a distortion compensator. As shown in FIG. 18 , transmitting
そして、実施例の送信装置100で行われる各種処理は、不揮発性記憶媒体等の各種メモリに格納されたプログラムをプロセッサで実行することによって実現されてもよい。すなわち、送信装置100のデジタル処理部によって実行される各処理に対応するプログラムがメモリ202に記録され、各プログラムがプロセッサ201で実行されてもよい。送信装置100のデジタル処理部は、例えば、サブバンドFIRフィルタ101、IFFT部102、オーバーサンプリング部103、CFR部104、M-L DPD部105、および、制御部112を含む。この場合、送信装置100のDAC106、アップコンバータ107、HPA108、方向性結合器109、ダウンコンバータ110、および、ADC111は、アナログ回路203によって実現される。
Various types of processing performed by the transmitting
なお、ここでは、実施例の送信装置100で行われる各種処理がプロセッサ201によって実行されるものとしたが、これに限定されるものではなく、複数のプロセッサによって実行されてもよい。
Although the various processes performed by the
100 送信装置
101 サブバンドFIRフィルタ
102 IFFT部
103 オーバーサンプリング部
104 CFR部
105 M-L DPD部
106 DAC
107 アップコンバータ
108 HPA
109 方向性結合器
110 ダウンコンバータ
111 ADC
112 制御部
120 乗算器
121 乗算器
122 遅延器
123 加算器
131 FFT部
132 誤差信号生成部
133 フィルタ係数生成部
134 BPF
135 デシメーション部
141 誤差信号生成部
142 FFT部
143 フィルタ係数生成部
150 LUT
160 LUT
200 送信装置
201 プロセッサ
202 メモリ
203 アナログ回路
300 送信装置
301 IFFT部
302 オーバーサンプリング部
303 M-P DPD部
304 DAC
305 アップコンバータ
306 HPA
307 方向性結合器
308 ダウンコンバータ
309 ADC
310 制御部
100
107 Up
109
112
135
160 LUTs
200 transmitter 201
307
310 control unit
Claims (9)
前記複数のフィルタ係数がそれぞれ重畳された前記複数のサブキャリア信号を周波数領域から時間領域に変換し、入力信号として出力する第1信号変換部と、
前記入力信号に歪補償係数を重畳して出力信号として出力する歪補償部と、
前記出力信号を増幅して出力する電力増幅器と、
前記入力信号又は前記複数のサブキャリア信号と前記電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、前記複数の誤差信号と前記複数のサブキャリア信号とを用いた演算式により前記複数のフィルタ係数を生成するフィルタ係数生成部とを有し、前記複数のフィルタ係数を前記フィルタ部に出力し、且つ、前記入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成して前記歪補償部に出力する制御部と、
を有することを特徴とする歪補償装置。 a filter unit that inputs a plurality of subcarrier signals assigned to each frequency with respect to a transmission signal, and superimposes a plurality of filter coefficients on each of the plurality of subcarrier signals;
a first signal transforming unit that transforms the plurality of subcarrier signals on which the plurality of filter coefficients are respectively superimposed, from the frequency domain to the time domain, and outputs the signal as an input signal;
a distortion compensator that superimposes a distortion compensation coefficient on the input signal and outputs it as an output signal;
a power amplifier that amplifies and outputs the output signal;
an error signal generating unit configured to generate a plurality of error signals as differences between the input signal or the plurality of subcarrier signals and a feedback signal from the power amplifier ; and the plurality of error signals and the plurality of subcarrier signals . a filter coefficient generation unit that generates the plurality of filter coefficients according to the arithmetic expression used, outputs the plurality of filter coefficients to the filter unit, and outputs the total value of the input signal and the plurality of error signals a control unit that generates the distortion compensation coefficient by an arithmetic expression using and outputs it to the distortion compensation unit ;
A distortion compensator comprising:
前記フィードバック信号を時間領域から周波数領域に変換する第2信号変換部をさらに有し、
前記誤差信号生成部は、前記複数のサブキャリア信号と前記周波数領域に変換された信号との差分をそれぞれ前記複数の誤差信号として生成する、
ことを特徴とする請求項1に記載の歪補償装置。 The control unit
further comprising a second signal transforming unit that transforms the feedback signal from the time domain to the frequency domain;
The error signal generation unit generates differences between the plurality of subcarrier signals and the signals transformed into the frequency domain as the plurality of error signals , respectively.
2. The distortion compensator according to claim 1, wherein:
前記フィードバック信号に対して特定の周波数帯域の信号を通過させる帯域制限部と、
前記帯域制限部を通過した前記フィードバック信号に対して間引きを行ない、前記間引きが行なわれた前記フィードバック信号を前記第2信号変換部に出力するデシメーション部と、
を有することを特徴とする請求項2に記載の歪補償装置。 The control unit
a band limiter that passes a signal in a specific frequency band with respect to the feedback signal;
a decimation unit that thins the feedback signal that has passed through the band limiting unit and outputs the thinned feedback signal to the second signal conversion unit;
3. The distortion compensating device according to claim 2, wherein:
前記制御部は、
前記誤差信号を時間領域から周波数領域に変換して、複数の誤差信号を生成する第2信号変換部をさらに有する
ことを特徴とする請求項1に記載の歪補償装置。 The error signal generator generates an error signal indicating a difference between the input signal and the feedback signal,
The control unit
further comprising a second signal transforming unit transforming the error signal from the time domain to the frequency domain to generate a plurality of error signals
2. The distortion compensator according to claim 1, wherein:
前記制御部は、前記抑圧部によってピーク電力が抑圧された入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成する、
ことを特徴とする請求項1に記載の歪補償装置。 further comprising a suppression unit that suppresses peak power of the input signal;
The control unit generates the distortion compensation coefficient by an arithmetic expression using the input signal whose peak power is suppressed by the suppressing unit and the total value of the plurality of error signals.
2. The distortion compensator according to claim 1 , wherein:
前記制御部は、
Mを用いた演算式により、前記複数の誤差信号として、各グループにおいて前記隣接するX個のサブキャリア毎に同じ値に設定されたM個の誤差信号を生成し、
前記M個の誤差信号と前記Mグループのサブキャリア信号とを用いた演算式により、前記複数のフィルタ係数としてM個のフィルタ係数を生成し、
前記フィルタ部は、前記Mグループのサブキャリア信号にそれぞれ前記M個のフィルタ係数を重畳する、
ことを特徴とする請求項1から5のいずれか一項に記載の歪補償装置。 N subcarrier signals, which are the plurality of subcarrier signals, are divided into M groups for each X adjacent subcarriers (N, X, M are integers satisfying M=N/X),
The control unit
generating M error signals set to the same value for each of the X adjacent subcarriers in each group as the plurality of error signals by an arithmetic expression using M;
generating M filter coefficients as the plurality of filter coefficients by an arithmetic expression using the M error signals and the M groups of subcarrier signals;
The filter unit superimposes the M filter coefficients on each of the M groups of subcarrier signals.
6. The distortion compensation device according to any one of claims 1 to 5 , characterized in that:
各グループ内の乗算積がマッピングされたM個のテーブル、
を有し、
前記制御部は、前記M個のフィルタ係数をそれぞれ前記M個のテーブルに格納し、
前記フィルタ部は、前記制御部により更新された前記M個のテーブルを参照して、前記Mグループのサブキャリア信号にそれぞれ前記M個のフィルタ係数を重畳する、
ことを特徴とする請求項6に記載の歪補償装置。 The filter section is
M tables with mapped multiplication products within each group;
has
The control unit stores the M filter coefficients in the M tables,
The filter unit refers to the M tables updated by the control unit, and superimposes the M filter coefficients on each of the M groups of subcarrier signals.
7. The distortion compensator according to claim 6 , wherein:
サブキャリア信号の振幅に対応するフィルタ係数を記憶し、前記複数のサブキャリア信号それぞれの振幅に対応して記憶されたフィルタ係数を出力する記憶部を含み、
前記複数のサブキャリア信号にそれぞれ前記記憶部から出力されるフィルタ係数を重畳する
ことを特徴とする請求項1に記載の歪補償装置。 The filter section is
a storage unit that stores filter coefficients corresponding to amplitudes of subcarrier signals and outputs the stored filter coefficients corresponding to amplitudes of the plurality of subcarrier signals;
2. The distortion compensator according to claim 1, wherein filter coefficients outputted from said storage unit are respectively superimposed on said plurality of subcarrier signals.
前記複数のフィルタ係数がそれぞれ重畳された前記複数のサブキャリア信号を周波数領域から時間領域に変換し、
前記時間領域に変換された信号に対してオーバーサンプリングを行ない、入力信号として出力し、
歪補償機構に、前記入力信号に歪補償係数を重畳して出力信号として電力増幅器に出力する処理を行わせ、
前記入力信号又は前記複数のサブキャリア信号と前記電力増幅器からのフィードバック信号との差分をそれぞれ複数の誤差信号として生成する誤差信号生成部と、前記複数の誤差信号と前記複数のサブキャリア信号とを用いた演算式により前記複数のフィルタ係数を生成し、
前記複数のフィルタ係数を前記フィルタ機構に出力し、且つ、前記入力信号と前記複数の誤差信号の合計値とを用いた演算式により前記歪補償係数を生成して前記歪補償機構に出力する、
処理を実行することを特徴とする歪補償方法。 inputting a plurality of subcarrier signals assigned for each frequency to a transmission signal into a filter mechanism, superimposing a plurality of filter coefficients on each of the plurality of subcarrier signals ;
transforming the plurality of subcarrier signals on which the plurality of filter coefficients are respectively superimposed, from the frequency domain to the time domain;
oversampling the signal converted to the time domain and outputting it as an input signal;
causing the distortion compensating mechanism to superimpose a distortion compensating coefficient on the input signal and output the result as an output signal to a power amplifier;
an error signal generating unit configured to generate a plurality of error signals as differences between the input signal or the plurality of subcarrier signals and a feedback signal from the power amplifier ; and the plurality of error signals and the plurality of subcarrier signals . Generate the plurality of filter coefficients by the arithmetic expression used,
outputting the plurality of filter coefficients to the filter mechanism, generating the distortion compensation coefficient by an arithmetic expression using the input signal and the sum of the plurality of error signals, and outputting the distortion compensation coefficient to the distortion compensation mechanism ;
A distortion compensation method characterized by performing processing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/169,442 US10505570B2 (en) | 2017-10-31 | 2018-10-24 | Distortion compensating device and distortion compensation method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017211099 | 2017-10-31 | ||
JP2017211099 | 2017-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019083510A JP2019083510A (en) | 2019-05-30 |
JP7206719B2 true JP7206719B2 (en) | 2023-01-18 |
Family
ID=66670676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018170216A Active JP7206719B2 (en) | 2017-10-31 | 2018-09-12 | Distortion compensation device and distortion compensation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7206719B2 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001211135A (en) | 2000-01-27 | 2001-08-03 | Fujitsu General Ltd | Ofdm transmission device |
JP2005086440A (en) | 2003-09-08 | 2005-03-31 | Sony Corp | Method and device for transmitting ofdm signal |
JP2006157256A (en) | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Transmission circuit, wireless communication circuit, wireless base station apparatus, and wireless terminal |
JP2008258713A (en) | 2007-04-02 | 2008-10-23 | Hitachi Kokusai Electric Inc | Power amplifying device |
US20090129257A1 (en) | 2005-03-31 | 2009-05-21 | Alexander Maltsev | System and method for compensation of non-linear transmitter distortion |
CN101547178A (en) | 2009-04-30 | 2009-09-30 | 西安电子科技大学 | Linearization device and linearization method in broad-band communication system |
JP2011188093A (en) | 2010-03-05 | 2011-09-22 | Nec Corp | Ofdm modulator |
JP2012531095A (en) | 2009-06-18 | 2012-12-06 | アルカテル−ルーセント | High efficiency transmitter for wireless communication |
CN105207628A (en) | 2015-09-08 | 2015-12-30 | 西安电子科技大学 | Frequency domain linearization technique for power amplifier in OFDM (orthogonal frequency division multiplexing) system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009090825A1 (en) * | 2008-01-15 | 2009-07-23 | Mitsubishi Electric Corporation | Predistorter |
US9001928B2 (en) * | 2013-03-28 | 2015-04-07 | Texas Instruments Incorporated | Transmitter first/second digital predistortion and first/second adaption circuitry with feedback |
-
2018
- 2018-09-12 JP JP2018170216A patent/JP7206719B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001211135A (en) | 2000-01-27 | 2001-08-03 | Fujitsu General Ltd | Ofdm transmission device |
JP2005086440A (en) | 2003-09-08 | 2005-03-31 | Sony Corp | Method and device for transmitting ofdm signal |
JP2006157256A (en) | 2004-11-26 | 2006-06-15 | Matsushita Electric Ind Co Ltd | Transmission circuit, wireless communication circuit, wireless base station apparatus, and wireless terminal |
US20090129257A1 (en) | 2005-03-31 | 2009-05-21 | Alexander Maltsev | System and method for compensation of non-linear transmitter distortion |
JP2008258713A (en) | 2007-04-02 | 2008-10-23 | Hitachi Kokusai Electric Inc | Power amplifying device |
CN101547178A (en) | 2009-04-30 | 2009-09-30 | 西安电子科技大学 | Linearization device and linearization method in broad-band communication system |
JP2012531095A (en) | 2009-06-18 | 2012-12-06 | アルカテル−ルーセント | High efficiency transmitter for wireless communication |
JP2011188093A (en) | 2010-03-05 | 2011-09-22 | Nec Corp | Ofdm modulator |
CN105207628A (en) | 2015-09-08 | 2015-12-30 | 西安电子科技大学 | Frequency domain linearization technique for power amplifier in OFDM (orthogonal frequency division multiplexing) system |
Also Published As
Publication number | Publication date |
---|---|
JP2019083510A (en) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101077349B1 (en) | Linearization of rf power amplifiers using an adaptive subband predistorter | |
Liu et al. | Augmented Hammerstein predistorter for linearization of broad-band wireless transmitters | |
JP5236661B2 (en) | Method and system for linearizing baseband predistortion in multi-channel wideband communication system | |
JP4835241B2 (en) | Digital predistortion transmitter | |
KR101714784B1 (en) | Method and apparatus for reducing peak to average power ratio by using peak windowing | |
KR100959032B1 (en) | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks | |
JP5516269B2 (en) | Amplifying apparatus and predistortion control method | |
KR101024829B1 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
JP5402817B2 (en) | Power amplifier memory effect canceller, wireless transmitter | |
Tarver et al. | Design and implementation of a neural network based predistorter for enhanced mobile broadband | |
US10554183B2 (en) | Distortion compensation apparatus and distortion compensation method | |
TW201921895A (en) | Method and apparatus for digital pre-distortion with reduced oversampling output ratio | |
WO2003017466A2 (en) | An adaptive pre-distortion method and apparatus for digital rf transmitters | |
JP2022502885A (en) | Baseband linearization systems and methods for Class G high frequency power amplifiers | |
WO2006066452A1 (en) | A method and system for out of band predistortion linearization | |
JP4836866B2 (en) | Communication device | |
Liszewski et al. | Low-complexity FPGA implementation of Volterra predistorters for power amplifiers | |
JP7206719B2 (en) | Distortion compensation device and distortion compensation method | |
JP2012191451A (en) | Power amplification device, transmitter and power amplification device control method | |
KR20050064485A (en) | Predistortion apparatus and method for compensating non-linearility of the power amplifier | |
Yadav et al. | Nonlinearity effect of high power amplifiers in communication systems | |
US10505570B2 (en) | Distortion compensating device and distortion compensation method | |
KR100487209B1 (en) | Predistortion apparatus and method for compensating non-linearility of the power amplifier using look-up table | |
Lozhkin et al. | New low power digital sub-band predistorter for OFDM signals | |
Al-Ja'afari et al. | Compensation of the nonlinear power amplifier by using scpwl predistorter with genetic algorithm in ofdm technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7206719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |