JP7193926B2 - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関するものである。

従来、アバランシェフォトダイオード（以下、ＡＰＤとも記す）を用いることによって単一光子の検出を可能とする受光素子が知られている。アバランシェフォトダイオードに降伏電圧（Ｂｒｅａｋｄｏｗｎ電圧）より大きな逆バイアス電圧を印加すると、単一光子の入射による生成キャリアがアバランシェ増倍を起こして、大きな電流が発生する。この電流を基に単一光子を検出することが可能となる。本明細書中では、上記の様なＡＰＤを指して、ＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）と呼ぶこととする。

ＳＰＡＤを用いた受光素子においては、リニアリティの課題が知られている。リニアリティ悪化の一要因としては、照度が高い状態つまり単位時間当たりの受光量が多い状態では、複数の信号パルスが重なってしまうため、光子のカウント値が実際の入射光子の数よりも低下してしまうことがある。

この様な課題に対して、特許文献１に記載の受光素子では、ＳＰＡＤから発せられる信号パルスの幅を積分することによって、入射光量の増加に対して常に単調増加する出力が得られるようにしている。そのために、特許文献１の受光素子の構成は、電圧信号を電流信号に変換する電圧電流変換手段を画素毎に備え、さらに複数画素の電流信号を積分する積分手段を備えている。この構成により、特許文献１の受光素子は、上記の要因によるリニアリティの悪化を改善している。

特開２０１４－８１２５３号公報

ところでＳＰＡＤでは、アバランシェ増倍が起きた時に結晶欠陥に捕獲されたキャリアが時間経過後に放出されると、再びアバランシェ増倍が起きることによってアフターパルスと呼ばれる偽信号パルスが発生することがある。このアフターパルスが誤ってカウントされてしまうと、ＳＰＡＤに実際に入射した光子数よりもカウント値が上昇し、リニアリティ悪化を招く。そして、特許文献１の受光素子では、この様なアフターパルスに起因するリニアリティ悪化には対応できていなかった。

本発明は上述した課題に鑑みてなされたものであり、その目的は、単一光子受光素子を用いた撮像装置において、リニアリティをさらに改善することである。

本発明に係わる撮像装置は、複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタとをそれぞれ有するように構成された撮像素子と、前記信号パルスのパルス幅を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御手段と、を備え、前記制御手段は、高ゲイン時の前記信号パルスのパルス幅が低ゲイン時の前記信号パルスのパルス幅よりも相対的に長くなるように制御することを特徴とする。

また、本発明に係わる撮像装置は、複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタと、前記信号パルスの発生から所定の期間の前記信号パルスをカウントしないように前記カウンタを制御するカウンタ制御部とをそれぞれ有するように構成された撮像素子と、前記所定の期間を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御手段と、を備え、前記制御手段は、高ゲイン時の前記所定の期間が低ゲイン時の前記所定の期間よりも相対的に長くなるように制御することを特徴とする。

本発明によれば、単一光子受光素子を用いた撮像装置において、リニアリティをさらに改善することが可能となる。

本発明の第１の実施形態における撮像素子の構成を示す図。 本発明の第１の実施形態の撮像装置の構成を示すブロック図。 第１の実施形態における撮像素子の制御方法を示すフローチャート。 画素における経過時間とアフターパルス発生確率の関係を示す図。 画素における任意の照度と光子カウントレートの関係を示す図。 撮像素子における第２の画素構成例を示す図。 撮像素子における第３の画素構成例を示す図。 撮像素子における第４の画素構成例を示す図。 第２の実施形態における撮像素子の制御方法を示すフローチャート。 第２の実施形態における撮像素子の駆動方法を示すタイミングチャート。 第２の実施形態の変形例１における撮像領域の分割方法を示す図。 第２の実施形態の変形例２におけるカラーフィルタの配置パターンを示す図。 第２の実施形態の変形例３における撮像領域の分割方法を示す図。 撮像素子の半導体チップ構造を示す模式図。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。なお、以下の説明では、デジタル信号パルスのＨｉｇｈレベル、Ｌｏｗレベルを、各々「Ｈｉｇｈ」、「Ｌｏｗ」とも表記する。

（第１の実施形態）
以下、図１～図８を参照して、本発明の第１の実施形態について説明する。
図１は、第１の実施形態の撮像素子１００の構成を示す図である。図１において、撮像素子１００は、画素部１１０、電圧制御部１３０、タイミング制御部（以下、ＴＧとも記す）１４０、列メモリ１５０、デジタルフロントエンド（以下、ＤＦＥとも記す）１６０を備える。

画素部１１０は、４つの画素１２０ａ～１２０ｄ、列出力線１２６Ａ～１２６Ｂ、温度計測部１７０を備える。図１では、説明を分かりやすくするため、４つの画素１２０ａ～１２０ｄを示したが、実際にはさらに多くの画素１２０が、行列状に配置されて画素部１１０を構成する。また、図１では、説明を分かりやすくするため、２つの列出力線１２６Ａ～１２６Ｂを示したが、実際にはさらに多くの列出力線１２６が、行列状に配置された画素部１１０の列毎に配置されている。

１つの画素１２０は、ＳＰＡＤ（センサ部）１２１、クエンチ素子１２２、インバータ１２３、カウンタ１２４、読み出しスイッチ１２５を有する。ＳＰＡＤ１２１は、単一光子を検出するためにガイガーモードで動作させるアバランシェフォトダイオードである。ガイガーモードとは、降伏電圧より大きな逆バイアス電圧を印加して動作させるＡＰＤの動作モードである。ＳＰＡＤ１２１では、そのカソードに降伏電圧Ｖｂｒより大きな電圧Ｖｂｉａｓが印加されてガイガーモードになると、単一光子の入射で発生したキャリアがアバランシェ増倍を起こし大きな電流を発生させる。ここで、電圧Ｖｂｉａｓは例えば＋２０Ｖである。

クエンチ素子１２２は、ＳＰＡＤ１２１のアバランシェ増倍を停止させるための抵抗素子である。本実施形態では、クエンチ素子１２２としてＰ型のＭＯＳトランジスタ（以下、ＰＭＯＳ）の抵抗成分を利用している。また、クエンチ素子１２２のＰＭＯＳのゲート端子には、電圧Ｖｑｎｃが印加される構成である。そして、本実施形態の撮像素子１００は、電圧制御部１３０が電圧Ｖｑｎｃの値を後述する撮像装置２００の撮影条件に応じて変化させることに特徴がある。画素１２０の様に、クエンチ素子１２２にＰＭＯＳを用いた場合、電圧Ｖｑｎｃの値が小さい程クエンチ素子の抵抗成分は小さくなり、また電圧Ｖｑｎｃの値が大きい程クエンチ素子の抵抗成分も大きくなる様に変化する。但し、クエンチ素子１２２としては、Ｎ型のＭＯＳトランジスタ（以下、ＮＭＯＳ）を利用することもできる。クエンチ素子１２２にＮＭＯＳを用いた場合、Ｖｑｎｃが大きい程クエンチ素子の抵抗成分は小さくなり、またＶｑｎｃが小さい程クエンチ素子の抵抗成分も大きくなる様に変化する。以下の説明では、クエンチ素子にＰＭＯＳを用いた構成を基に説明するが、ＮＭＯＳを用いた場合でも電圧Ｖｑｎｃの制御値を変えれば、同様に本実施形態の効果は得られる。

ＳＰＡＤ１２１に光子が入射してアバランシェ増倍で電流が発生すると、クエンチ素子１２２では電圧降下が発生する。この電圧降下によってＳＰＡＤ１２１のカソードの電圧が、電圧Ｖｂｉａｓから降伏電圧Ｖｂｒ以下まで振られると、アバランシェ増倍が停止する。その後、クエンチ素子１２２を介してＳＰＡＤ１２１のカソードが充電されると電圧が再び電圧Ｖｂｉａｓに戻る。この様にして、ＳＰＡＤ１２１は、そのカソード（即ち、図１に示したノードＰＬＳａ）に、単一光子の入射に応じて１つの電圧信号パルスを発生させることができる。この時、クエンチ素子１２２の抵抗値の大きさによって電圧信号パルスの幅は変化する。即ち電圧制御部１３０は、電圧Ｖｑｎｃを変化させることによって、光子の入射に伴ってノードＰＬＳａに発生する電圧信号パルスの幅を変化させることができる。

バッファ段としてのインバータ１２３は、前述した様にＳＰＡＤ１２１で発生した電圧信号パルスを入力として受けて、その出力端子（即ち、図１に示したノードＰＬＳｄ）に波形整形された信号パルスを出力する。勿論、ノードＰＬＳｄに現れる波形整形された信号パルスの幅も、電圧Ｖｑｎｃに応じて変化する。

カウンタ１２４は、インバータ１２３が出力した信号パルスを入力として受けて、その立ち上がりエッジをカウントする。上記のようにバッファ段としてインバータを用いたのは、カウンタが立ち上がりエッジをカウントする構成であるからである。なお、極性を反転させないバッファを用いる場合、カウンタ１２４はバッファが出力した信号パルスの立ち下がりエッジをカウントすればよい。

カウンタ１２４は、例えば１６ｂｉｔ分のパルス数（１０進数で６５５３５カウント）をカウントできるように構成されている。以下の説明で、「カウント値」とは、カウンタ１２４によってカウントされた値を指すこととする。また、カウンタ１２４では、ＴＧ１４０が出力する信号パルスＲＥＳを受けて、カウント値のリセット動作と、カウント動作の開始タイミングが制御される。

読み出しスイッチ１２５は、ＴＧ１４０が行毎に順次出力する信号パルスＳＥＬｎ（ｎは画素配列の行数を示す）がＬｏｗ→Ｈｉｇｈと変化するとＯＮ状態となり、カウンタ１２４に保持されたカウント値が、列出力線１２６を介して、列メモリ１５０に書き込まれる。ＴＧ１４０は、前述した様に、行列配置された画素の行を順次選択して、行毎の信号パルスＳＥＬｎを出力する。また、ＴＧ１４０は、カウンタ１２４のカウント値のリセット動作と、カウント動作の開始タイミングを制御する信号パルスＲＥＳを出力する。

列メモリ１５０では、信号パルスＳＥＬｎによってＴＧ１４０が選択した行の各画素１２０のカウント値が列出力線１２６を介して書き込まれ、これら列毎のカウント値を保持する。また、ＴＧ１４０が、列メモリ１５０に保持されている各画素１２０のカウント値を列毎に順次選択することによって、列メモリ１５０は、各画素１２０のカウント値をＤＦＥ１６０に順次出力する。ＤＦＥ１６０は、列メモリ１５０から出力された各画素１２０のカウント値に対して、ゲイン処理、信号の並べ替えなどのデジタル処理を行い、その信号をさらに撮像素子１００の外部へと出力する。

図２は、撮像素子１００を備えた撮像装置２００の全体構成を示すブロック図である。図２において、第１の実施形態の撮像装置２００は、撮像素子１００、全体制御・演算部２０１、メモリ部２０２、表示部２０３、記録部２０４、操作部２０５、光学系２０６、絞り制御部２０７、ゲイン制御部２０８、画像処理部２０９、測光素子２１０、照度解析部２１１を備える。

画像処理部２０９は、撮像素子１００内のＤＦＥ１６０から出力された画素１２０のカウント値を各画素アドレスの輝度値として、静止画像あるいは動画像1フレーム分の画像データを生成する。また、画像を生成する過程において、ゲイン処理、信号の並べ替え、欠陥画素の補正、ノイズリダクション、色変換、ホワイトバランス補正、ガンマ補正、解像度変換、データ圧縮などの処理を、さらに行うこともきる。
全体制御・演算部２０１は、周知のＣＰＵなどを内蔵し、撮像装置２００全体を統括的に制御する。また、全体制御・演算部２０１は、画像処理部２０９で処理された後の画像データを記録部２０４や表示部２０３に出力する。メモリ部２０２は、全体制御・演算部２０１の演算処理用メモリであり、連続撮影等においてはバッファーメモリとしても使用される。

表示部２０３は、全体制御・演算部２０１から受けた画像信号を表示する。記録部２０４は、メモリカードやハードディスクなどの記録媒体である。操作部２０５は、レリーズボタン、スイッチ、電子ダイヤルなどの操作部材からの入力を電気的に受け付けるものである。

光学系２０６は、フォーカスレンズ、ズームレンズ、絞りなどを含んで構成される。撮像素子１００は、光学系２０６を透過した光を受光し、前述した様に、各画素１２０のカウント値を画像処理部２０９に出力する。絞り制御部２０７は、撮像装置２００のユーザが任意で設定するＦ値、または照度解析部２１１から得られる照度情報に基づき、光学系２０６の絞り径の大きさを制御する。

ゲイン制御部２０８は、ユーザが任意で設定するＩＳＯ感度、または照度解析部２１１から得られる照度情報に基づき、画像処理部２０９のゲイン処理で印加されるゲインの値を制御する。測光素子２１０は、撮像装置２００の各撮影条件を決めるために、撮像素子１００の照度を測定するための測光センサである。照度解析部２１１は、測光素子２１０の出力信号を解析して撮像素子１００の照度を算出し、その照度情報を全体制御・演算部２０１に出力する。

なお、絞り制御部２０７は絞り制御値を、ゲイン制御部２０８はゲイン制御値を、照度解析部２１１は照度情報を、それぞれ撮像素子１００内の電圧制御部１３０に対して出力可能な構成となっている。そして、電圧制御部１３０は、これらの情報に基づいてＶｑｎｃを変化させることができる。特に本実施形態では、電圧制御部１３０が、ゲイン制御部２０８のゲインの制御値によってＶｑｎｃを変化させる制御方法について説明する。

図３は、第１の実施形態における、撮影時の制御方法を示すフローチャートである。第１の実施形態の撮像素子１００では、電圧制御部１３０が撮像装置２００のＩＳＯ感度設定（ゲイン設定）に応じて、電圧Ｖｑｎｃの値を制御する。

ステップＳ３０１では、まずユーザが設定したＩＳＯ感度を判断してＩＳＯ１００である場合はステップＳ３０２に進み、ＩＳＯ２００である場合はステップＳ３０３に進み、ＩＳＯ４００である場合はステップＳ３０４に進む。

ステップＳ３０２～Ｓ３０４では、ゲイン制御部２０８が、画像処理部２０９におけるゲイン処理で用いられるゲインの値を制御する。なお、ゲイン処理をＤＦＥ１６０において実行することもできるが、以下の説明では、画像処理部２０９がゲイン処理する例について説明する。ここで、撮像装置２００にとってのＩＳＯ感度とは、画像データ生成時に画素のカウント値に対してゲイン処理するゲインの値と等価である。即ち、ＩＳＯ１００を１倍ゲインの基準として考えると、ＩＳＯ２００では２倍ゲイン、ＩＳＯ４００では４倍ゲインを、画像処理部２０９においてカウント値に対してゲイン処理するということになる。そのため、ステップＳ３０２では１倍ゲインに制御され、ステップＳ３０３では２倍ゲインに制御され、ステップＳ３０４では４倍ゲインに制御される。また、ここで設定されたゲイン制御値は撮像素子１００内の電圧制御部１３０にも送られる。

ステップＳ３０５～Ｓ３０７では、電圧制御部１３０がゲイン制御値に応じて電圧Ｖｑｎｃの値を制御する。ここでは、１倍ゲインのときに電圧Ｖｑｎｃ＝０．０Ｖ、２倍ゲインのときには電圧Ｖｑｎｃ＝１．０Ｖ、４倍ゲインのときには電圧Ｖｑｎｃ＝２．０Ｖとすることで、低ＩＳＯ感度時の信号パルス幅を相対的に短く、高ＩＳＯ感度時の信号パルス幅を相対的に長く制御する。図３では、ＩＳＯ感度として、ＩＳＯ１００、ＩＳＯ２００、ＩＳＯ４００の３つを例として示したが、更に高いＩＳＯ感度についても同様に制御してもよい。この駆動制御方法によれば、高ＩＳＯ感度時の信号パルス幅を長く制御することで、後述するアフターパルスの誤カウントが低減してリニアリティを改善できる。詳細は、図４、図５を参照して後述する。

ステップＳ３０８では、ユーザによってレリーズボタンが押下されたか否かを判断する。レリーズボタンが押下されない限りはステップＳ３０１に戻り、ステップＳ３０１～Ｓ３０７を所定の時間周期で繰り返す。ユーザによってレリーズボタンが押下された場合は、ステップＳ３０９に進む。

ステップＳ３０９では、各画素１２０のカウント値を得るために図１で説明した様に撮像素子１００を駆動させる。この時、電圧制御部１３０はＶｑｎｃをステップＳ３０５～Ｓ３０７で決定した電圧に制御して、撮像素子１００は駆動される。

ステップＳ３１０では、撮像素子１００内のＤＦＥ１６０から出力された各画素１２０のカウント値が画像処理部２０９に入力され、さらに画像処理部２０９ではステップＳ３０２～Ｓ３０４で決定したゲインに従ってゲイン処理を行い、画像データが生成される。

ステップＳ３１１では、全体制御・演算部２０１が、生成された画像データを表示部２０３に出力し撮影した画像を表示させる。また、記録部２０４に画像データを記録する。

上記の様に、第１の実施形態の撮像素子１００では、高ＩＳＯ感度時の信号パルス幅を相対的に長くする様に、電圧制御部１３０が電圧Ｖｑｎｃの値を制御する。この駆動制御方法によれば、アフターパルスの誤カウントが低減されてリニアリティが改善される。この改善できる理由について、図４、図５を参照して以下に説明する。

図４は、画素１２０における経過時間とアフターパルス発生確率の関係を示すグラフである。アフターパルスとは、アバランシェ増倍が起きた時に結晶欠陥に捕獲されたキャリアが時間経過後に放出された時に、再びアバランシェ増倍が起きることによって発生する偽信号パルスである。横軸は、ＳＰＡＤ１２１に光子が入射して信号パルスが発生した後の経過時間を示している。図４に示す様に、アフターパルスの発生確率は、信号パルス発生後から時間の経過に伴って指数関数的に下がる。このアフターパルスが誤カウントされてしまうと、カウント値が実際の入射光子数よりも上昇して、リニアリティが悪化することになる。但し、ノードＰＬＳｄに発生した信号パルスがＨｉｇｈからＬｏｗに戻る前に、ＳＰＡＤ１２１の内部で再びアバランシェ増倍が起きても、誤カウントはされない。従って、信号パルス幅を長く制御することによって、アフターパルスを誤カウントする確率を低減できる。

図５は、撮像素子１００の任意の照度とカウントレートとの関係を示す両対数グラフである。横軸の照度は、ＳＰＡＤ１２１に単位時間当たりに入射する実際の光子数と比例する値である。縦軸のカウントレートは、カウンタ１２４の単位時間当たりのカウント増加量である。理想的には図５に破線で示す様に、カウントレートは照度に比例する。しかし、図４で説明した様に、アフターパルスが誤カウントされるとカウント値は実際の入射光子数よりも上昇する。このため、図５に実線で示す様に、低～中照度の領域ではカウントレートが理想値よりもやや上昇する。但し、信号パルス幅を長く（即ち電圧Ｖｑｎｃの値を大きく）制御すると、アフターパルスの誤カウントが低減できるので、より理想値に近いカウントレートで動作させることができる。従って、信号パルス幅を長く制御することによって、低～中照度領域のリニアリティを改善できることになる。

ところで、背景技術の欄でも説明したように、ノードＰＬＳｄに発生した信号パルスがＨｉｇｈからＬｏｗに戻る前に続けて新たな光子が入射すると、カウント値は実際の入射光子の数よりも低下する。このため、図５に示す様に、光子が頻繁に入射する高照度側でカウントレートが単調増加する範囲は信号パルス幅に応じて変化し、特に信号パルス幅が長い（即ち電圧Ｖｑｎｃの値が大きい）時は、カウント値が低下し易い。しかし、撮影条件が高ＩＳＯ感度である場合、一般的に被写体が低輝度で撮像素子の照度は低い。従って、図３で示した様に、高ＩＳＯ感度時の信号パルス幅を長く制御しても影響が少ない。

以上、図１～図５を用いて説明した様に、本実施形態の撮像素子１００は、電圧制御部１３０が電圧Ｖｑｎｃの値を撮像装置２００の撮影条件に応じて制御することによって、光子の入射に伴って発生する信号パルスの幅を制御する。そして、リニアリティを改善した良好な画質を得ることができる。

なお、上記説明においては、撮影条件としてＩＳＯ感度を例に挙げて、電圧制御部１３０が信号パルス幅を制御する駆動方法について説明したが、本発明はこれに限定されるものではない。例えば、絞り制御部２０７の絞り制御値に応じて、電圧制御部１３０が信号パルス幅を制御してもよい。また、撮像素子１００を駆動する際の露光時間の設定値に応じて、電圧制御部１３０が信号パルス幅を制御してもよい。

ここで、画素１２０の構成は、図１で説明した画素１２０の構成に限定されない。ここで、図６～図８を参照して、撮像素子１００に適用できるその他の画素構成例について説明する。

まず、図６は、撮像素子１００における第２の画素構成例を示している。図１と同じ構成要素については同じ記号を付し、説明を省略する。

図６における画素６２０は、クエンチ素子６２１～６２３、ＳＰＡＤ１２１、インバータ１２３、カウンタ１２４、読み出しスイッチ１２５を有する。以下、クエンチ素子６２１～６２３は、それぞれＰＭＯＳとして説明する。画素６２０の構成は、電圧ＶｂｉａｓとＳＰＡＤ１２１の間に３つのクエンチ素子６２１～６２３が並列接続されていることが特徴である。そして、クエンチ素子６２１～６２３の各ゲートに印加する電圧（ゲート電圧）をＨｉｇｈまたはＬｏｗのいずれかに制御することで、クエンチ素子６２１～６２３の合成抵抗値を変化させることができる。そして、合成抵抗値を変化させることによって、図１の画素１２０と同様に、信号パルスの幅を変化させることができる。

この第２の画素構成例では、図１における電圧制御部１３０の代わりに、撮像素子１００が制御信号生成部６１０を備えている。制御信号生成部６１０は、撮像装置２００の撮影条件に応じて、クエンチ素子６２１～６２３のゲートに対して３ｂｉｔのデジタル信号パルスＣｔｒｌ［２：０］を出力する。信号パルスＣｔｒｌの各ｂｉｔの信号は、Ｃｔｒｌ［０］がクエンチ素子６２１の、Ｃｔｒｌ［１］がクエンチ素子６２２の、Ｃｔｒｌ［２］がクエンチ素子６２３の、各ゲート端子に入力される。

ここで、例えば、撮影条件がＩＳＯ１００であった場合、制御信号生成部６１０は、Ｃｔｒｌ［２：０］の３ｂｉｔ全てをＬｏｗとする。また例えば、撮影条件がＩＳＯ２００であった場合、制御信号生成部６１０は、Ｃｔｒｌ［２：０］の３ｂｉｔのうち１ｂｉｔをＨｉｇｈ、２ｂｉｔをＬｏｗとする。また例えば、撮影条件がＩＳＯ４００であった場合、制御信号生成部６１０は、Ｃｔｒｌ［２：０］の３ｂｉｔのうち２ｂｉｔをＨｉｇｈ、１ｂｉｔをＬｏｗとする。この様に制御信号生成部６１０が、撮影条件に応じて、各画素６２０のクエンチ素子６２１～６２３を駆動することによって、図１の画素構成と同様の効果が得られる。

次に、図７は、撮像素子１００における第３の画素構成例を示している。図１と同じ構成要素については同じ記号を付し、説明を省略する。

図７における画素７２０は、ＳＰＡＤ１２１、クエンチ素子１２２、カウンタ１２４、読み出しスイッチ１２５、インバータ７３０を有する。但し、クエンチ素子１２２は、ゲート端子に一定の電圧（例えば０．０Ｖ）が印加されて駆動される。インバータ７３０は、ＰＭＯＳ７３１と、ＮＭＯＳ７３２と、ＮＭＯＳ７３３を含む。ＰＭＯＳ７３１とＮＭＯＳ７３２のゲートは、ノードＰＬＳａに接続されて、インバータ７３０の入力端子を成している。ＰＭＯＳ７３１のドレインとＮＭＯＳ７３２のドレインは、ノードＰＬＳｄと接続されて、インバータ７３０の出力端子を成す。

この第３の画素構成例では、図１における電圧制御部１３０の代わりに、撮像素子１００が電圧制御部７１０を備えている。電圧制御部７１０は、撮像装置２００の撮影条件に応じて、ＮＭＯＳ７３３のゲートに電圧Ｖｄｌｙを出力する。

既知のインバータ回路の構成では、ＰＭＯＳ７３１とＮＭＯＳ７３２があれば論理的には駆動可能であるが、インバータ７３０ではＮＭＯＳ７３３をさらに有することによって、その出力信号パルス（ＰＬＳｄ）の立ち下がりの応答を遅くできる構成となっている。即ち、ノードＰＬＳｄがＨｉｇｈ→Ｌｏｗと変化する時の、ノードＰＬＳｄにチャージされていた電荷がＧＮＤに排出される過程で、ＮＭＯＳ７３３が抵抗成分として存在することによって立ち下がりの応答（応答特性）が遅くなる。ＮＭＯＳ７３３のドレイン－ソース間の抵抗は、ゲートに印加される電圧Ｖｄｌｙによって変化し、電圧Ｖｄｌｙの値が大きい程抵抗成分は小さくなり、また電圧Ｖｄｌｙの値が小さい程抵抗成分も大きくなる様に変化する。従って、電圧制御部７１０が電圧Ｖｄｌｙを撮像装置２００の撮影条件に応じて変化させることによって、光子の入射に伴ってノードＰＬＳｄに発生する信号パルスの幅を変化させることができる。

ここで、例えば、撮影条件がＩＳＯ１００であった場合、電圧制御部７１０は、電圧Ｖｄｌｙを相対的に大きい電圧（例えば２．０Ｖ）に設定する。また例えば、撮影条件がＩＳＯ４００であった場合、電圧制御部７１０は、電圧Ｖｄｌｙを相対的に小さい電圧（例えば０．０Ｖ）に設定する。この様に電圧制御部７１０が、撮影条件に応じて、電圧Ｖｄｌｙを設定し駆動することによって、図１の画素構成と同様の効果が得られる。なお、画素７２０におけるインバータ７３０の代わりに極性を反転させないバッファを用いる場合でも、同様に電流を調整すればよい。さらに、図７に示すインバータ７３０の構成は一例に過ぎず、その他様々な構成が適用され得る。

次に、図８は、撮像素子１００における第４の画素構成例を示している。図１と同じ構成要素については同じ記号を付し、説明を省略する。

図８における画素８２０は、ＳＰＡＤ１２１、クエンチ素子１２２、インバータ１２３、読み出しスイッチ１２５、カウンタ８２１、カウンタ制御部８２２を有する。但し、クエンチ素子１２２は、ゲート端子に一定の電圧（例えば０．０Ｖ）が印加されて駆動される。

この第４の画素構成例では、図１における電圧制御部１３０の代わりに、撮像素子１００が制御信号生成部８１０を備えている。制御信号生成部８１０は、撮像装置２００の撮影条件に応じて、カウンタ制御部８２２に対して時間Ｔｄを設定する。

画素８２０の構成は、カウンタ８２１がＥＮＡＢＬＥ端子を備えており、さらにカウンタ制御部８２２を備えることに特徴がある。カウンタ制御部８２２は、ノードＰＬＳｄの信号パルスがＬｏｗ→Ｈｉｇｈに変化したタイミングから、その後時間Ｔｄの間カウンタ８２１のカウント動作を一時停止させるためにＤＩＳＡＢＬＥ信号を出力する。つまり、カウンタ８２１は信号パルスをカウントした後、一定時間Ｔｄの間は次の信号パルスをカウントできない構成となっている。従って、１つのパルスをカウントした後から時間Ｔｄが経過するまでの間、次の光子が入射して信号パルスが発生したり、あるいはアフターパルスが発生したりしても、これは無視される。

ここで、例えば、撮影条件がＩＳＯ１００であった場合、制御信号生成部８１０は、カウンタ制御部８２２に対して、時間Ｔｄを短く設定する。また例えば、撮影条件がＩＳＯ４００であった場合、制御信号生成部８１０は、カウンタ制御部８２２に対して、時間Ｔｄを長く設定する。この様に制御信号生成部８２２が、撮影条件に応じて、カウンタ制御部の時間Ｔｄを設定し駆動することによって、図１の画素構成と同様の効果が得られる。

（第２の実施形態）
次に、図９～図１３を参照して、本発明の第２の実施形態の撮像素子１００の制御方法について説明する。第２の実施形態における撮像素子１００の構成については、第１の実施形態と同様であるため、説明は省略する。本実施形態では、第１の実施形態と異なる制御に絞って説明する。

図９は、第２の実施形態における、撮影時の制御方法を示すフローチャートである。第２の実施形態の撮像素子１００では、電圧制御部１３０が画素部１１０の照度に応じて、電圧Ｖｑｎｃの値を制御する。即ち、第１の実施形態では、撮像装置２００の撮影条件に応じて電圧Ｖｑｎｃの値を変化させたのに対して、第２の実施形態では、撮像素子１００の状態である照度そのものを参照して電圧Ｖｑｎｃの値を変化させている。

ステップＳ９０１では、撮像素子１００の照度を計測するために、測光素子２１０を駆動する。ステップＳ９０２では、測光素子２１０の出力信号を照度解析部２１１が解析することによって、撮像素子１００の照度を算出する。ステップＳ９０３では、照度解析部２１１から得られる照度情報を判断して、１００ルクス以上である場合はステップＳ９０４に進み、１０ルクス以上かつ１００ルクス未満である場合はステップＳ９０５に進み、１０ルクス未満である場合はステップＳ９０６に進む。

ステップＳ９０４～Ｓ９０６では、電圧制御部１３０が照度情報に応じて電圧Ｖｑｎｃの値を制御する。ここでは、照度１００ルクス以上の場合には電圧Ｖｑｎｃ＝０．０Ｖ、照度１０ルクス以上１００ルクス未満の場合には電圧Ｖｑｎｃ＝１．０Ｖ、照度１０ルクス未満の場合には電圧Ｖｑｎｃ＝２．０Ｖとする。これにより、照度が高い時の信号パルス幅を相対的に短く、照度が低い時の信号パルス幅を相対的に長く制御する。図９では、照度として、３つに区切ったテーブルを例として示したが、より細かくテーブルを刻んでもよいし、更に高い、あるいは低い領域の照度についても同様に制御してもよい。

ステップＳ９０７では、ユーザによってレリーズボタンが押下されたか否かを判断する。レリーズボタンが押下されない限りはステップＳ９０１に戻り、ステップＳ９０１～Ｓ９０６を所定の時間周期で繰り返す。ユーザによってレリーズボタンが押下された場合は、ステップＳ９０８に進む。

ステップＳ９０８では、各画素１２０のカウント値を得るために図１で説明した様に撮像素子１００を駆動させる。この時、電圧制御部１３０はＶｑｎｃをステップＳ９０４～Ｓ９０６で決定した電圧に制御して、撮像素子１００は駆動される。ステップＳ９０９では、撮像素子１００のＤＦＥ１６０から出力された各画素１２０のカウント値が画像処理部２０９に入力され、さらに画像処理部２０９でＩＳＯ感度設定に基づくゲイン処理を行い、画像データが生成される。

ステップＳ９１０では、全体制御・演算部２０１が、生成された画像データを表示部２０３に出力し、撮影した画像を表示させる。また、記録部２０４に画像データを記録する。

上記の様に、第２の実施形態の撮像素子１００では、撮像素子１００が低照度状態である場合、信号パルス幅を長く（即ち電圧Ｖｑｎｃの値を大きく）制御することによって、アフターパルスの誤カウントが低減してリニアリティが改善される。撮像素子１００が低照度状態であれば、カウントレートが単調増加する照度範囲が狭まっても影響が少ない。また、撮像素子１００が高照度状態である場合、信号パルス幅を短く（即ち電圧Ｖｑｎｃの値を小さく）して、カウントレートが高照度側まで単調増加する様に制御している。この様な制御方法によって、この第２の実施形態の撮像素子１００では、リニアリティを改善することができる。

なお、上記の第２の実施形態の説明においては、撮像素子の状態として照度を例に挙げて、信号パルス幅を制御する駆動方法について説明したが、本発明はこれに限定されるものではない。例えば、画素１２０のカウント値を基に照度を推定して、推定された照度を基に電圧Ｖｑｎｃの値を変化せてもよい。例えば、本撮影の駆動の前に、予備撮影として、所定の露光時間で光子をカウントした後のカウント値を読み出すことで、照度解析部２１１が撮像素子１００の照度を推定することができる。

また、予備撮影を行わずに、静止画連続撮影時または動画撮影時の前のフレームのカウント値を用いて、照度解析部２１１が照度を推定することもできる。そのため、第２の実施形態において測光素子２１０は必ずしも必要ではない。そして、この様な駆動制御によって、１フレーム期間における所定の蓄積時間の途中で、電圧Ｖｑｎｃの値を変化させることもできる。図１０を用いて、その例について説明する。

図１０は、本実施形態の撮像素子１００の1フレーム期間のタイミングチャートを示している。

時刻ｔ１００１から時刻ｔ１００２の期間で、全体制御・演算部２０１が同期パルスＶＤをＨｉｇｈにすると、ＴＧ１４０は信号パルスＲＥＳをＨｉｇｈにする。この時、カウンタ１２４がリセットされる。また時刻ｔ１００１で、電圧制御部１３０は、電圧Ｖｑｎｃを０．０Ｖに制御する。

時刻ｔ１００３から時刻ｔ１００６は、蓄積期間である。蓄積期間において、光子カウンタ１２４は、ノードＰＬＳｄの信号パルスの立ち上がりを検出してその数をカウントする。具体的には、時刻ｔ１００３で、ＴＧ１４０は、信号パルスＲＥＳをＬｏｗにする。この時、カウンタ１２４は、リセットが解除されて、ＳＰＡＤ１２１に入射した光子に伴って出力される信号パルスのカウントを開始する。図１０のカウント値が示す信号パルスの中に記した数字０～９、及びアルファベットは、画素１２０の光子カウント値を１６進数で例示している。

蓄積期間の途中、所定の時刻ｔ１００４から時刻ｔ１００５の期間で、ＴＧ１４０が信号パルスＳＥＬｎをＨｉｇｈにする。この時、画素１２０に時刻ｔ１００３から時刻ｔ１００４の期間に入射した光子数であるカウント値が読み出されて全体制御・演算部２０１に出力される。全体制御・演算部２０１では、時刻ｔ１００３から時刻ｔ１００４の期間に入射した光子数であるカウント値に基づいて、照度解析部２１１が撮像素子の照度を推定して電圧制御部１３０に出力する。但しカウンタ１２４は、時刻ｔ１００４までのカウント値はリセットせずに、時刻ｔ１００６までカウントを継続する。

時刻ｔ１００５で、電圧制御部１３０は、推定された照度に従って、図９で説明した様に電圧Ｖｑｎｃの値を変化させる。図１０では、時刻ｔ１００５において、照度が１０ルクス未満と推定されたことにより電圧Ｖｑｎｃ＝２．０Ｖに制御する例を示している。従って、時刻ｔ１００５以降から時刻ｔ１００６までの蓄積期間は、リニアリティを改善させた駆動とすることができる。

時刻ｔ１００６で、ＴＧ１４０が信号パルスＳＥＬｎをＨｉｇｈにすると、蓄積期間中にカウンタ１２４がカウントしたカウント値が列メモリ１５０に読み出され、さらに後段のＤＦＥ１６０に出力される。時刻ｔ１００７までに、全ての行が走査されて、画素１２０のカウント値が読み出されると、１フレーム期間が終了する。

この様に、１フレーム期間における所定の蓄積時間の途中で、カウント値に基づいて照度を推定することによって、予備撮影や前のフレームのカウント値を参照せずとも、電圧Ｖｑｎｃの値を変化させて信号パルスの幅を制御することができる。

また、例えば撮像素子１００の温度に応じて、信号パルス幅を制御してもよい。つまり、電圧制御部１３０は、温度計測部１７０が出力した撮像素子１００の温度情報に基づいて、電圧Ｖｑｎｃの値を制御する構成にすることもできる。アフターパルスの原因である「結晶欠陥にキャリアが捕獲→放出される」現象は、撮像素子がより高温の状態で活発に起きる。従って、撮像素子１００が高温の状態では、アフターパルスによるリニアリティやランダムノイズの悪化が起き易くなる。そこで、電圧制御部１３０が、撮像素子１００の温度状態をさらに加味してＶｑｎｃを制御すれば、温度毎にリニアリティを改善したさらに良好な画質を得ることができる。

ところで、図９では、撮像素子１００の照度として、画素部１１０の面内で一つの値（例えば画素部全体の平均的な照度）を参照して、電圧Ｖｑｎｃの値を制御する例を説明した。その一方で、図１における電圧制御部１３０を画素部１１０内の所定領域または画素毎に複数備えることによって、所定領域または画素毎で異なる信号パルス幅に制御することもできる。ここで、図１１～図１３を参照して、所定領域または画素毎に異なる信号パルス幅の制御を行う第２の実施形態の変形例１～変形例３について説明する。

図１１は、第２の実施形態の変形例１による領域分割方法を例示している。図１１における外枠の撮像領域１１０１が画素部１１０の領域と対応しており、背景の画は撮影するシーンの例である。分割領域１１０２は、撮像領域１１０１を分割した１つの領域を示している。分割領域１１０２の中にも、さらに複数の画素１２０が行列状に配置されていることになる。分割領域１１０２は、水平方向７つ、垂直方向５つに領域分割した例を図示したが実際にはさらに細分化してあってもよい。図１１において、分割領域１１０２の中に記した（０，０）、（０，１）、（０，２）…は、分割領域１１０１の中のアドレスを示している。

第２の実施形態の変形例１は、測光素子２１０が分割領域１１０２毎の照度を測定し、電圧制御部１３０が各分割領域１１０２の照度に応じて、図９と同様に電圧Ｖｑｎｃの値を制御することが特徴である。例えば、分割領域（０，０）の照度が５００ルクスである場合、電圧制御部１３０は、図９に従って、分割領域（０，０）内の複数の画素１２０に対して電圧Ｖｑｎｃを０．０Ｖに制御する。また、例えば、分割領域（１，１）の照度が５０ルクスである場合、電圧制御部１３０は、分割領域（１，１）内の複数の画素１２０に対して電圧Ｖｑｎｃを１．０Ｖに制御する。

この様に、第２の実施形態の変形例１では、測光素子２１０が分割領域１１０２毎の照度を測定し、電圧制御部１３０が各分割領域１１０２の照度に応じて、電圧Ｖｑｎｃの値を制御する。この駆動制御によって、輝度差のある被写体が撮影シーンの中に混在していても、各領域でリニアリティを改善した良好な画質を得ることができる。

図１２は、第２の実施形態の変形例２を説明するための、撮像素子１００の画素部１１０におけるカラーフィルタの配置を示した図である。図１２における外枠の撮像領域１２０１が、画素部１１０の領域と対応している。カラーフィルタ１２０２ａ～１２０２ｄは、それぞれ単位画素１２０の光が入射する側に配置された透過型フィルタである。図１２において、Ｒ、Ｇ、Ｂを付した各々のカラーフィルタが異なる波長の光を透過する材料を用いて構成されている。ここで、Ｒは主に波長６００～７００ｎｍの赤色の光を透過し、Ｇは主に波長５００～５７０ｎｍの緑色の光を透過し、Ｂは主に波長４５０～５００ｎｍの青色の光を透過する様に構成されている。図１２では、カラーフィルタ配置の例として、ベイヤー配列として知られる配置パターンを示した。

第２の実施形態の変形例２は、各画素１２０に配置されたカラーフィルタ１２０２の透過する波長に応じて、電圧制御部１３０が電圧Ｖｑｎｃの値を制御することが特徴である。カラーフィルタは透過させる波長によって透過率が異なる。従って、電圧制御部１３０が、カラーフィルタの色毎の透過率をさらに加味して電圧Ｖｑｎｃの値を制御すれば、カラーフィルタの色毎にリニアリティを改善したさらに良好な画質を得ることができる。

図１３は、第２の実施形態の変形例３による領域分割方法を例示している。図１３における外枠の撮像領域１３０１が、画素部１１０の領域と対応している。図１３（ａ）における分割領域１３０２ａ、１３０３ａ、１３０４ａは、撮像領域１３０１を同心円状の３つの領域に分割した領域である。同様に、図１３（ｂ）における分割領域１３０２ｂ、１３０３ｂ、１３０４ｂは、図１３（ａ）よりも大径の同心円で３つに分割された領域である。各分割領域１３０２ａ～１３０４ａ、１３０２ｂ～１３０４ｂの中にも、さらに複数の画素１２０が行列状に配置されていることになる。図１３では、同心円状に３つに領域分割した例を図示したが実際にはさらに細分化してあってもよい。

第２の実施形態の変形例３では、撮像領域１３０１の光軸中心から周辺に向かって照度が低下する所謂周辺光量落ちに鑑みて、電圧制御部１３０が、像高によって区切られた領域毎に電圧Ｖｑｎｃの値を制御することが特徴である。例えば、電圧制御部１３０は、分割領域１３０２ａに含まれる画素１２０に対して電圧Ｖｑｎｃを０．０Ｖに制御し、分割領域１３０３ａに含まれる画素１２０に対して電圧Ｖｑｎｃを１．０Ｖに制御し、分割領域１３０４ａに含まれる画素１２０に対して電圧Ｖｑｎｃを２．０Ｖに制御する。この駆動制御によって、画面の中央から周辺部の各領域でリニアリティを改善した良好な画質を得ることができる。

さらに、光学系２０６の絞りの制御値（Ｆ値）に応じて領域分割方法を変えてもよい。即ち、絞りを絞った（Ｆ値が大きい）撮影条件では、周辺光量落ちが軽減されるため、図１３（ｂ）の様なＦ値に応じた領域分割方法を適用すれば、さらに画質を良くすることができる。例えば、電圧制御部１３０は、分割領域１３０２ｂに含まれる画素１２０に対して電圧Ｖｑｎｃを０．０Ｖに制御し、分割領域１２０３ｂに含まれる画素１２０に対して電圧Ｖｑｎｃを１．０Ｖに制御し、分割領域１３０４ｂに含まれる画素１２０に対して電圧Ｖｑｎｃを２．０Ｖに制御する。

なお、第２の実施形態の変形例１～変形例３では、領域ごとに電圧Ｖｑｎｃの値を制御するように説明したが、各画素を図８に示したように構成し、領域ごとにカウンタ制御部８２２によりカウンタ８２１を制御するようにしてもよい。

最後に、第１及び第２の実施形態の撮像素子１００の半導体チップの構成例について、説明する。図１４は、撮像素子１００の半導体チップ構造の例を示す模式図である。

図１４（ａ）は、撮像素子１００が、２つの半導体チップの積層によって構成されていることを示す図である。また、図１４（ｂ）は、画素１２０の各構成要素が、２つの半導体チップのどちらに配置されているのかを説明した図である。

撮像素子１００は、１つの画素１２０が多くの構成要素を含んでおり、特にカウンタ１２４は、多ｂｉｔのデータを保持する構成であるため、回路規模が大きくなる。従って、撮像素子１００は、複数の半導体チップを画素単位で接続した積層構造で実現されることが好ましい。

図１４（ａ）に示すように、撮像素子１００は、不図示の光学系を通過した光を受ける上部基板１４０１と、主にデジタル系の回路を含む下部基板１４０２から構成されている。上部基板１４０１側の画素部１４０３は、図１４（ｂ）に示すように、各画素１２０のＳＰＡＤ１２１と、クエンチ素子１２２と、インバータ１２３を含んでいる。一方、下部基板１４０２側の画素部１４０４は、各画素１２０のカウンタ１２４、読み出しスイッチ１２５、列出力線１２６を含んでいる。また、ＴＧ１４０、列メモリ１５０、ＤＦＥ１６０は、上部基板１４０１の周辺回路部１４０５または下部基板１４０２の周辺回路部１４０６のいずれかに含まれている。図１４では、一例として、これら（ＴＧ１４０、列メモリ１５０、ＤＦＥ１６０）が、下部基板１４０２の周辺回路部１４０６に配置されている例を示している。

この様に構成することで、撮像素子１００は、ＳＰＡＤ１２１に光子を入射させるための十分な開口面積を上部基板１４０１側の画素部１４０３に確保しつつ、下部基板１４０２側ではカウンタ１２４に多ｂｉｔの信号データを保持させるための回路面積を確保することができる。また、インバータ１２３は上部基板１４０１側の画素部１４０３に配置することによって、上部基板１４０１から下部基板１４０２への信号伝送は波形整形された信号パルス（ノードＰＬＳｄ）で比較的ロバストに伝送可能である。

但し、撮像素子１００の半導体チップ構造は、目的・用途に応じて自由に変えることができる。例えば、３つ以上の半導体チップの積層構造としてもよく、あるいは単一チップで構成してもよい。また、複数の各半導体チップは、異なるプロセスルールに従って製造されてもよい。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００：撮像素子、１１０：画素部、１３０：電圧制御部、１４０：ＴＧ、１５０：列メモリ、１６０：ＤＦＥ、１７０：温度計測部、１２０ａ～１２０ｄ：画素、１２１：ＳＰＡＤ、１２２：クエンチ素子、１２３：インバータ、１２４：カウンタ、１２５読み出しスイッチ、１２６Ａ～１２６Ｂ：列出力線

Claims (14)

1. 複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタとをそれぞれ有するように構成された撮像素子と、
   前記信号パルスのパルス幅を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御手段と、を備え、
   前記制御手段は、高ゲイン時の前記信号パルスのパルス幅が低ゲイン時の前記信号パルスのパルス幅よりも相対的に長くなるように制御することを特徴とする撮像装置。
2. 前記撮像装置は複数の前記制御手段を備え、複数の前記制御手段は、前記ゲインの大きさに応じて、撮像領域ごとに前記信号パルスのパルス幅を変えることを特徴とする請求項１に記載の撮像装置。
3. 複数の前記制御手段は、前記ゲインの大きさに応じて、前記画素ごとに前記信号パルスのパルス幅を変えることを特徴とする請求項２に記載の撮像装置。
4. 前記センサ部は、アバランシェフォトダイオードとクエンチ素子とを含み、前記制御手段は、前記クエンチ素子に加える電圧を変えることによって、前記信号パルスのパルス幅を変えることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記センサ部は、アバランシェフォトダイオードとクエンチ素子とを含み、前記制御手段は、前記クエンチ素子の抵抗値を変えることによって前記信号パルスのパルス幅を変えることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
6. 前記クエンチ素子は、複数のＭＯＳトランジスタを含み、前記制御手段は、前記ＭＯＳトランジスタのゲート電圧を各々変えることによって前記クエンチ素子の抵抗値を変えることを特徴とする請求項５に記載の撮像装置。
7. 前記センサ部は、前記信号パルスを出力するバッファを含み、前記制御手段は、前記バッファの応答特性を変えることによって前記信号パルスのパルス幅を変えることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
8. 複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタと、前記信号パルスの発生から所定の期間の前記信号パルスをカウントしないように前記カウンタを制御するカウンタ制御部とをそれぞれ有するように構成された撮像素子と、
   前記所定の期間を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御手段と、を備え、
   前記制御手段は、高ゲイン時の前記所定の期間が低ゲイン時の前記所定の期間よりも相対的に長くなるように制御することを特徴とする撮像装置。
9. 前記撮像装置は複数の前記制御手段を備え、複数の前記制御手段は、前記ゲインの大きさに応じて、撮像領域ごとに前記所定の期間を変えることを特徴とする請求項８に記載の撮像装置。
10. 複数の前記制御手段は、前記ゲインの大きさに応じて、前記画素ごとに前記所定の期間を変えることを特徴とする請求項９に記載の撮像装置。
11. 複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタとをそれぞれ有するように構成された撮像素子を備える撮像装置を制御する方法であって、
    前記信号パルスのパルス幅を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御工程を有し、
    前記制御工程では、高ゲイン時の前記信号パルスのパルス幅が低ゲイン時の前記信号パルスのパルス幅よりも相対的に長くなるように制御することを特徴とする撮像装置の制御方法。
12. 複数の画素を備え、それぞれの画素が、単一光子の受光に応じて信号パルスを出力するセンサ部と、前記信号パルスをカウントしてカウント値を出力するカウンタと、前記信号パルスの発生から所定の期間の前記信号パルスをカウントしないように前記カウンタを制御するカウンタ制御部とをそれぞれ有するように構成された撮像素子を備える撮像装置を制御する方法であって、
    前記所定の期間を、前記撮像素子から出力される前記カウント値にゲインを乗ずる際のゲインの大きさに応じて制御する制御工程を有し、
    前記制御工程では、高ゲイン時の前記所定の期間が低ゲイン時の前記所定の期間よりも相対的に長くなるように制御することを特徴とする撮像装置の制御方法。
13. 請求項１１または１２に記載の制御方法をコンピュータに実行させるためのプログラム。
14. 請求項１１または１２に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images