JP7191598B2 - amplifier - Google Patents
amplifier Download PDFInfo
- Publication number
- JP7191598B2 JP7191598B2 JP2018167243A JP2018167243A JP7191598B2 JP 7191598 B2 JP7191598 B2 JP 7191598B2 JP 2018167243 A JP2018167243 A JP 2018167243A JP 2018167243 A JP2018167243 A JP 2018167243A JP 7191598 B2 JP7191598 B2 JP 7191598B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- amplifier
- differential amplifier
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Description
本発明は、増幅装置に係り、特に、２線式のマイクアンプとしての増幅装置におけるノイズ特性の向上等を図ったものに関する。 TECHNICAL FIELD The present invention relates to an amplifier, and more particularly to an amplifier as a two-wire microphone amplifier that is designed to improve noise characteristics.
電子回路においては、電源とグランドに対して入出力端子が別個に備えられるのが一般的な構成である。
しかしながら、例えば、携帯電話の送話用のマイクロフォンとして使用されるエレクトレットコンデンサマイクロフォン（ＥＣＭ：Electret Condenser Microphones）用の増幅装置にあっては、従来からトランジスタ１個で入力信号を電流変換し、電源に出力信号を重畳させて伝送するという構成が採られている。
In an electronic circuit, it is a general configuration that input/output terminals are separately provided for power supply and ground.
However, for example, in an amplifier for an electret condenser microphone (ECM) used as a microphone for transmitting a mobile phone, conventionally, an input signal is current-converted by a single transistor, and the power supply is A configuration is adopted in which the output signal is superimposed and transmitted.
図５には、このようなＥＣＭアンプの構成例が示されている。
ＥＣＭマイクアンプ６１は、マイクロフォントランスデューサＴＲの出力信号を増幅するＭＯＳトランジスタＭ５－１を中心に構成されている。
ＥＣＭマイクアンプ６１の外部に設けられた機器６２は、安定した電源から負荷抵抗器ＲＬを介して電源供給可能に構成されると共に、出力端子ＯＵＴは、負荷抵抗器ＲＬの一端とＥＣＭマイクアンプ６１の電源印加端子６１ａとの接続点とされる構成が採られている。
FIG. 5 shows a configuration example of such an ECM amplifier.
The
A
このような使用形態においては、ＥＣＭマイクアンプ６１から見れば電源と出力が共通になり、電源とグランドの２本の配線で信号伝送が可能（２線式）となる利点がある。
なお、同様の技術は、例えば、特許文献１等に開示されている。
In such a mode of use, the
A similar technique is disclosed, for example, in
近年、小型マイクロフォンは、ＥＣＭに比べて耐熱性に優れ、リフロー実装が可能なＭＥＭＳ(Micro-Electrical-Mechanical Systems)マイクロフォンがＥＣＭに取って代わりつつある。
一般的なＭＥＭＳマイクロフォンの場合、電源、グランド、及び、出力に、それぞれ配線が用いられて（３線式）、信号伝送が行われる構成が殆どである。
In recent years, compact microphones are replacing ECMs with MEMS (Micro-Electrical-Mechanical Systems) microphones, which are superior in heat resistance to ECMs and can be reflow-mounted.
In the case of general MEMS microphones, most of them have a configuration in which wiring is used for power supply, ground, and output (three-wire system) to perform signal transmission.
ところが、イヤフォンとマイクが融合したイヤセットなどは、配線数が少なくできる２線式が好まれる。
ＥＣＭは２線式で用いることができるが、そのサイズは比較的大きく、装置の小型化の要請にそぐわないため、３線式のＭＥＭＳマイクロフォンを、図６に示された構成を採ることで２線式の動作に変換して使用されることもある。
すなわち、図６において、イヤセット６３は、増幅器Ａ６－１を中心に構成された３線式のマイクロフォンモジュール６４と、その出力側に設けられた抵抗器Ｒ６－１，Ｒ６－２及びコンデンサＣ６－１を有して構成されている。
However, for an ear set in which an earphone and a microphone are combined, a two-wire system is preferred because the number of wires can be reduced.
The ECM can be used in a two-wire system, but its size is relatively large and does not meet the demand for miniaturization of the device. It may be used by converting it into the operation of the expression.
That is, in FIG. 6, the
イヤセット６３の外部に設けられた機器６２は、安定した電源から負荷抵抗器ＲＬを介して電源供給可能に構成されている。そして、マイクロフォンモジュール６４の電源端子６４ａが負荷抵抗器ＲＬの一端に接続されると共に、この接続点が出力端子ＯＵＴとされている。さらに、マイクロフォンモジュール６４の出力端子６４ｂ側に抵抗器Ｒ６－１，Ｒ６－２及びコンデンサＣ６－１を設けることで、２線式の動作に変換してイヤセット６３として使用されるようになっている。
The
しかしながら、３線式ＭＥＭＳマイクを用いて２線式出力に変換した場合、ノイズが増大する傾向にあるという問題がある。
このノイズ増大は、次述するような原因によるものである。
すなわち、先ず、図６の構成においては、定常的に抵抗器Ｒ６－１に流れる電流で動作点が決定される一方、音声信号に追従して抵抗器Ｒ６－１及びＲ６－２の並列接続部分に流れる電流が消費電流として増減される動作となる。
However, when a three-wire MEMS microphone is used and converted to a two-wire output, there is a problem that noise tends to increase.
This noise increase is due to the following causes.
That is, first, in the configuration of FIG. 6, while the operating point is determined by the current that steadily flows through the resistor R6-1, the parallel connection portion of the resistors R6-1 and R6-2 follows the audio signal. In this operation, the current flowing through the capacitor increases or decreases as the consumption current.
この動作で増減する電流については、低ノイズである出力信号から生成されるため、比較的低ノイズとなる。
しかし、全体の出力電流には、通常の消費電流も含まれるため、消費電流に含まれる電流ノイズも加算される結果となる。通常、ＭＥＭＳマイクは、マイクアンプ部の他に、ＭＥＭＳトランスデューサに対する電圧供給を担うＢＩＡＳ電圧発生部も備える構成となっており、出力ノイズと比較しても大きなノイズが生ずる。
The current that fluctuates in this operation is generated from a low-noise output signal, and therefore has relatively low noise.
However, since the total output current also includes normal consumption current, the result is that the current noise included in the consumption current is also added. In general, a MEMS microphone is configured to include a BIAS voltage generation section that supplies voltage to the MEMS transducer in addition to the microphone amplifier section, and noise that is large compared to output noise is generated.
そのため、先の２線式構成で得られるＳＮＲ(Signal-to-Noise Ratio)は、３線式から数ｄＢ低下したレベルとなる。
また、上述のように、別途、ＢＩＡＳ電圧発生部等の外付け部品、回路が必要となることによるコストや基板面積の増加という問題もある。
このような問題に対する方策の一つとして、例えば、図７に示されたような構成を採ることが考えられる。
Therefore, the SNR (Signal-to-Noise Ratio) obtained in the above two-wire configuration is at a level several dB lower than that in the three-wire configuration.
In addition, as described above, there is also the problem of an increase in cost and substrate area due to the need for external parts and circuits such as the BIAS voltage generator.
As one of measures against such a problem, for example, adopting a configuration as shown in FIG. 7 is conceivable.
この図７に示された回路は、先に図５に示された回路構成を基本として、ＭＯＳトランジスタＭ７－１の前段に差動増幅器Ａ７－１を、いわゆるボルテージフォロアとして動作するよう設けたものである。
かかる構成によって、上述した外付け回路を設ける構成と等価な動作を確保することは可能であるが、ノイズの改善には至らない。
The circuit shown in FIG. 7 is based on the circuit configuration shown in FIG. 5, and is provided with a differential amplifier A7-1 in the preceding stage of the MOS transistor M7-1 so as to operate as a so-called voltage follower. is.
With such a configuration, it is possible to secure an operation equivalent to the above-described configuration in which an external circuit is provided, but it does not lead to an improvement in noise.
これらの問題を簡単に解決する方策としては、例えば、図８に示された回路構成を採ることが考えられる。
図８に示された回路は、図７に示された回路構成同様、終段のＭＯＳトランジスタＭ８－１の前段に差動増幅器Ａ８－１が設けられた構成を有し、電源端子から帰還を掛けて差動増幅器Ａ８－１のゲインによりノイズ圧縮を可能としたものである。
As a measure to easily solve these problems, it is conceivable to employ the circuit configuration shown in FIG. 8, for example.
The circuit shown in FIG. 8, like the circuit configuration shown in FIG. 7, has a configuration in which a differential amplifier A8-1 is provided in the preceding stage of the MOS transistor M8-1 at the final stage, and feedback is provided from the power supply terminal. The gain of the differential amplifier A8-1 enables noise compression.
かかる構成においては、ノイズ圧縮が可能であるという利点がある反面、電源電圧の変化に追従して消費電流が増減してしまい、アプリケーションによっては動作電圧範囲が狭い特性となってしまうという欠点がある。 Such a configuration has the advantage of being able to suppress noise, but has the disadvantage that the current consumption fluctuates in response to changes in the power supply voltage, resulting in a narrow operating voltage range depending on the application. .
本発明は、上記実状に鑑みてなされたもので、電源電圧の大小に関わらず安定した出力電流の確保を可能とすると共に良好なノイズ特性の増幅装置を提供するものである。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an amplifying device that can ensure a stable output current regardless of the magnitude of the power supply voltage and that has excellent noise characteristics.
上記本発明の目的を達成するため、本発明に係る増幅装置は、
入力信号が一方の差動入力端子に印加される差動アンプと、当該差動アンプの出力信号が制御端子に印加される出力トランジスタとを有して構成されてなる増幅装置であって、
前記一方の差動入力端子には、第２のコンデンサを介して入力信号が印加可能とされる一方、前記差動アンプの他方の差動入力端子は、第３のコンデンサを介してグランドに接続され,
前記差動アンプの前記一方の差動入力端子は第１の抵抗器を介して基準電圧が印加されると共に、第１のコンデンサを介して前記出力トランジスタの第１の端子に接続される一方、前記出力トランジスタの第２の端子は第２の抵抗器を介して前記差動アンプの他方の差動入力端子に接続され、
前記出力トランジスタの第１の端子は、電源端子に接続される一方、前記出力トランジスタの第２の端子は、第３の抵抗器を介してグランド端子に接続され、
前記電源端子には、外部に設けられた負荷抵抗器を介して電源電圧が印加され、
前記負荷抵抗器と前記電源端子との接続点には、出力端子が接続され、増幅された音声信号が出力可能とされてなるものである。
In order to achieve the above object of the present invention, an amplifier device according to the present invention includes:
An amplifier device comprising a differential amplifier to which an input signal is applied to one differential input terminal and an output transistor to which an output signal of the differential amplifier is applied to a control terminal,
An input signal can be applied to the one differential input terminal through a second capacitor, while the other differential input terminal of the differential amplifier is connected to the ground through a third capacitor. been,
The one differential input terminal of the differential amplifier is applied with a reference voltage through a first resistor and is connected to the first terminal of the output transistor through a first capacitor, a second terminal of the output transistor is connected to the other differential input terminal of the differential amplifier through a second resistor ;
a first terminal of the output transistor is connected to a power supply terminal and a second terminal of the output transistor is connected to a ground terminal via a third resistor;
A power supply voltage is applied to the power supply terminal through an externally provided load resistor,
An output terminal is connected to a connection point between the load resistor and the power supply terminal, so that an amplified audio signal can be output .
本発明によれば、入力信号が印加される差動アンプの一方の差動入力端子に出力トランジスタからの帰還を施すようにしたので、消費電流によるノイズも帰還されることで、差動アンプのゲインによるノイズ圧縮が行われ、ノイズ特性が向上されるという効果を奏するものである。
さらに、差動アンプの一方の差動入力端子は基準電圧に固定されるため、差動アンプの他方の差動入力端子も同一の電圧となるように出力トランジスタの電流を流すことで動作点が決定する帰還回路を設けたので、電源電圧によらず出力電流の安定化を図ることができる。
According to the present invention, feedback from the output transistor is applied to one differential input terminal of the differential amplifier to which the input signal is applied. Noise is compressed by the gain, and the noise characteristic is improved.
Furthermore, since one differential input terminal of the differential amplifier is fixed to the reference voltage, the operating point can be adjusted by flowing the current of the output transistor so that the other differential input terminal of the differential amplifier also has the same voltage. Since a feedback circuit is provided to determine the output current, it is possible to stabilize the output current regardless of the power supply voltage.
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の回路構成例について、図１を参照しつつ説明する。
増幅装置としてのマイクロフォンモジュール５１は、差動アンプ（図１においては「Ａ１」と表記）１と、出力ＮＭＯＳトランジスタ（図１においては「Ｍ１」と表記）２を主たる構成要素として構成されている。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 4. FIG.
The members, arrangement, etc., described below do not limit the present invention, and can be modified in various ways within the spirit and scope of the present invention.
First, a first circuit configuration example will be described with reference to FIG.
A
差動アンプ１は、一方の差動入力端子（例えば、非反転入力端子）が、第１のコンデンサ（図１においては「Ｃ１」と表記）１５を介して電源端子３１に接続されており、後述するように外部からの電源電圧が印加されるようになっている。
さらに、差動アンプ１の一方の入力端子には、第２のコンデンサ（図１においては「Ｃ２」と表記）１６を介して図示されないマイクロフォントランスデューサにより得られた音声信号が入力されるものとなっている。
One differential input terminal (for example, a non-inverting input terminal) of the
Further, one input terminal of the
またさらに、差動アンプ１の一方の入力端子には、第１の抵抗器（図１においては「Ｒ１」と表記）１１を介して基準電圧ＶREFが印加される。
一方、差動アンプ１の他方の入力端子（例えば、反転入力端子）は、第３のコンデンサ（図１においては「Ｃ３」と表記）１７を介してグランド端子３２に接続されている。
Furthermore, a reference voltage VREF is applied to one input terminal of the
On the other hand, the other input terminal (for example, the inverting input terminal) of the
また、差動アンプ１の他方の入力端子は、第２の抵抗器（図１においては「Ｒ２」と表記）１２を介して出力ＮＭＯＳトランジスタ２のソースに接続されている。
出力ＮＭＯＳトランジスタ２のゲート（制御端子）には、差動アンプ１の出力端子が接続されている。
The other input terminal of the
The output terminal of the
出力ＮＭＯＳトランジスタ２のドレイン（第１の端子）は、電源端子３１に接続される一方、ソース（第２の端子）は第３の抵抗器（図１においては「Ｒ３」と表記）１３を介してグランド端子３２に接続されている。
なお、差動アンプ１の電源端子（図示せず）は電源端子３１に、また、差動アンプ１のグランド端子（図示せず）は、グランド端子３２に、それぞれ接続されている。
The drain (first terminal) of the
A power terminal (not shown) of the
マイクロフォンモジュール５１の電源端子３１には、外部に設けられた負荷抵抗器（図１においては「ＲＬ」と表記）１４を介して電源電圧ＶＤＤが印加されるようになっている。
また、負荷抵抗器１４と電源端子３１との接続点には、出力端子３３が接続されて、増幅された音声信号が出力可能とされている。
A power supply voltage VDD is applied to a
An
上述の構成において、通過周波数は１／（２π×Ｒ２×Ｃ３）以上で、１／｛２π×Ｒ１×（Ｃ１＋Ｃ２）｝となる。
なお、ここで、Ｒ１は第１の抵抗器１１の抵抗値、Ｒ２は第２の抵抗器１２の抵抗値、Ｃ１は第１のコンデンサ１５の容量、Ｃ２は第２のコンデンサ１６の容量、Ｃ３は第３のコンデンサ１７の容量である。
In the above configuration, the pass frequency is greater than or equal to 1/(2π*R2*C3) and becomes 1/{2π*R1*(C1+C2)}.
Here, R1 is the resistance value of the
かかる構成においては、入力信号が第２のコンデンサ１６を介して差動アンプ１の一方の入力端子に印加される一方、出力ＮＭＯＳトランジスタ２と接続された第１のコンデンサ１５を介した帰還回路によって消費電流によるノイズも一方の入力端子に帰還され、差動アンプ１のゲインにより入力信号からのノイズと共に圧縮されるため、従来に比してＳＮＲの向上がなされることとなる。
In such a configuration, the input signal is applied to one input terminal of the
また、差動アンプ１の一方の入力端子は、基準電圧に固定されるため、他方の入力端子も同じ電圧になるよう出力ＮＭＯＳトランジスタ２に電流を流すことで動作点が定まるように第２及び第３の抵抗器１２，１３を用いてなる帰還回路により、電源電圧の大小に関わらず出力電流が安定した動作が確保されることとなる。
なお、より詳細な動作について、後述する第３の回路構成例において説明する。
In addition, since one input terminal of the
A more detailed operation will be described in a third circuit configuration example, which will be described later.
次に、第２の回路構成例について、図２を参照しつつ説明する。
なお、図１に示された第１の回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
先の図１に示された第１の回路構成は、差動アンプ１が反転増幅を行う構成となっているのに対して、第２の回路構成例は、非反転増幅を行う構成とした点が異なる。
Next, a second circuit configuration example will be described with reference to FIG.
Components that are the same as those in the first circuit configuration example shown in FIG. It is assumed that
In the first circuit configuration shown in FIG. 1, the
まず、差動アンプ１の一方の入力端子は、第１の回路構成例における第２のコンデンサ１６（図１参照）に代えて、第４のコンデンサ（図２においては「Ｃ４」と表記）１８の一端が接続され、この第４のコンデンサ１８の他端は、グランド端子３２に接続されたものとなっている。
First, one input terminal of the
また、差動アンプ１の他方の入力端子は、第１の回路構成例における第３のコンデンサ１７（図１参照）に代えて、第５のコンデンサ（図２においては「Ｃ５」と表記）１９を介して図示されないマイクロフォントランスデューサにより得られた音声信号が入力されるものとなっている。
なお、基本的な動作は、非反転増幅が行われる点を除けば、第１の回路構成例と同様であるので、ここでの再度の詳細な説明を省略することとする。
The other input terminal of the
Since the basic operation is the same as that of the first circuit configuration example except that non-inverting amplification is performed, detailed description will be omitted here.
次に、第３の回路構成例について、図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
まず、先に図１に示された第１の回路構成においては、第１乃至第３のコンデンサ１５～１７を集積回路内に実装する場合、これらの容量は数ｐＦに設定されるため、第１及び第２の抵抗器１１，１２は、周波数帯域に見合った高抵抗を選択しなければならない。
Next, a third circuit configuration example will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed descriptions thereof are omitted, and different points are mainly described below.
First, in the first circuit configuration shown in FIG. 1, when the first to
この第３の回路構成例は、上述の高抵抗を得るために、第１及び第２の抵抗器１１，１２に代えてダイオードを用いた構成を有するものである。
以下、具体的に説明する。
まず、第１の抵抗器１１（図１参照）に代えて、逆並列接続された第１及び第２のダイオード（図３においては、それぞれ「Ｄ１」、「Ｄ２」と表記）３，４が、また、第２の抵抗器１２（図１参照）に代えて、逆並列接続された第３及び第４のダイオード（図３においては、それぞれ「Ｄ３」、「Ｄ４」と表記）５，６が、それぞれ次述するように設けられている。
This third circuit configuration example has a configuration using diodes instead of the first and
A specific description will be given below.
First, instead of the first resistor 11 (see FIG. 1), first and second diodes (represented as "D1" and "D2", respectively, in FIG. 3) 3 and 4 connected in anti-parallel are , In place of the second resistor 12 (see FIG. 1), third and fourth diodes (represented as "D3" and "D4" respectively in FIG. 3) 5, 6 connected in antiparallel are provided as described below.
すなわち、第１のダイオード３のアノードと第２のダイオード４のカソードが共に差動アンプ１の一方の入力端子に接続されている。一方、第１のダイオード３のカソードと第２のダイオード４のアノードは、相互に接続されて基準電圧ＶREFが印加されるようになっている。
That is, both the anode of the
また、第３のダイオード５のアノードと第４のダイオード６のカソードが共に、差動アンプ１の他方の入力端子に接続されている。一方、第３のダイオード５のカソードと第４のダイオード６のアノードは、共に出力ＮＭＯＳトランジスタ２のソースに接続されている。
Both the anode of the
かかる構成における回路の動作点は、第１及び第２のダイオード３，４を介して基準電圧ＶREFに固定された一方の差動入力端子と他方の差動入力端子が同電位に帰還されることで決定される。すなわち、出力ＮＭＯＳトランジスタ２には、ＶREF／Ｒ３で表される電流が流れる状態となる。なお、ここで、Ｒ３は、第３の抵抗器１３の抵抗値とする。
The operating point of the circuit in such a configuration is that one differential input terminal fixed to the reference voltage VREF through the first and
そして、この出力ＮＭＯＳトランジスタ２に流れる電流と回路全体の消費電流との和が負荷抵抗器１４を流れることで出力端子３３の電位が決定する。
入力信号は、第２のコンデンサ１６を介して一方の差動入力端子に入力されるが、通過周波数帯の信号が入力される場合、他方の差動入力端子には第３及び第４のダイオード５，６と第３のコンデンサ１７で構成されるフィルタの効果により信号が減衰され、電圧が固定された状態と見ることができるので、回路全体として反転アンプとして動作する。
The sum of the current flowing through the
An input signal is input to one of the differential input terminals via the
すなわち、入力信号により変化した第２のコンデンサ１６の電荷量と第１のコンデンサ１５の変化する電荷量が等しくなるように動作するため、回路全体としてＣ２／Ｃ１のゲインを有する反転アンプとなる。なお、ここで、Ｃ１は第１のコンデンサ１５の容量、Ｃ２は第２のコンデンサ１６の容量である。
That is, since the amount of charge in the
また、消費電流に含まれるノイズは、出力端子３３に出現しようとするが、出力端子３３から第１のコンデンサ１５を介して帰還されて出力ＮＭＯＳトランジスタ２の電流で補正されるため、差動アンプ１のゲインが大きければ入力信号のノイズと差動アンプ１のノイズの和程度に抑圧することができる。
Noise contained in the current consumption tends to appear at the
また、第１乃至第４のダイオード３～６もノイズ源になり得るが、ダイオードのＯＦＦ抵抗はＧΩオーダーの抵抗となり、第１乃至第３のコンデンサ１５～１７によりフィルタとして作用するため可聴帯域でのノイズは十分に低減される。
In addition, the first to
この回路構成は、差動アンプ１のそれぞれの差動入力端子に、それぞれ別個の経路で帰還がなされる点に特徴がある。
一般的なシングルエンドのアンプ構成で出力を２つの差動入力端子に帰還する場合、どちらか一方が正帰還となり発散してしまう。
しかし、本発明の実施の形態における回路構成にあっては、出力ＮＭＯＳトランジスタ２のソースとドレインのそれぞれから帰還しているため、どちらの経路で見ても負帰還として作用するようになっている。
This circuit configuration is characterized in that each differential input terminal of the
When the output is fed back to two differential input terminals in a general single-ended amplifier configuration, one of them becomes positive feedback and diverges.
However, in the circuit configuration according to the embodiment of the present invention, feedback is provided from the source and drain of the
さらに、入力信号の周波数帯域によっていずれの経路が作用するかを分離することで、動作点とゲインを分離して決定することができ、それによってノイズ低減と消費電流の安定化が図られるものとなっている。 Furthermore, by separating which path works depending on the frequency band of the input signal, it is possible to determine the operating point and gain separately, thereby reducing noise and stabilizing current consumption. It's becoming
なお、上述した図３の構成についての動作説明は、図１、図２に示された回路構成例についても、第１乃至第４のダイオード３～６に代えて、第１及び第２の抵抗器１１，１２が用いられる点を除けば、基本的な動作については同様に適用できるものである。
Note that the above description of the operation of the configuration of FIG. 3 is similar to that of the circuit configuration examples shown in FIGS. The basic operation is similarly applicable except that the
次に、第４の回路構成例について、図４を参照しつつ説明する。
なお、図１、図２、又は、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第４の回路構成例は、図２に示された第２の回路構成における第１及び第２の抵抗器１１，１２を第１乃至第４のダイオード３～６に代えた点が異なるもので、他の構成部分については、第２の回路構成例と同一である。
Next, a fourth circuit configuration example will be described with reference to FIG.
1, 2, or 3 are denoted by the same reference numerals, detailed description thereof is omitted, and the following description focuses on the points of difference. I decided to.
This fourth circuit configuration example differs from the second circuit configuration shown in FIG. 2 in that the first and
なお、先の図３に示された第３の回路構成例は、反転増幅回路であるのに対して、この第４の回路構成例は、非反転増幅回路である点で異なるが、第３の回路構成例で説明したように、出力ＮＭＯＳトランジスタ２のソースとドレインのそれぞれから帰還が施されて、いずれの経路も負帰還として作用する回路動作は、この第４の回路構成例の場合においても基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。
While the third circuit configuration example shown in FIG. 3 is an inverting amplifier circuit, this fourth circuit configuration example is different in that it is a non-inverting amplifier circuit. As explained in the circuit configuration example of 1, the circuit operation in which feedback is applied from the source and the drain of the
電源電圧の大小に関わらず安定した出力電流の確保と良好なノイズ特性が所望される増幅装置に適用できる。 It can be applied to an amplifier device in which a stable output current and good noise characteristics are desired regardless of the magnitude of the power supply voltage.
１…差動アンプ
２…出力ＮＭＯＳトランジスタ
１４…負荷抵抗器
５１…マイクロフォンモジュール
REFERENCE SIGNS
Claims (3)
前記一方の差動入力端子には、第２のコンデンサを介して入力信号が印加可能とされる一方、前記差動アンプの他方の差動入力端子は、第３のコンデンサを介してグランドに接続され,
前記差動アンプの前記一方の差動入力端子は第１の抵抗器を介して基準電圧が印加されると共に、第１のコンデンサを介して前記出力トランジスタの第１の端子に接続される一方、前記出力トランジスタの第２の端子は第２の抵抗器を介して前記差動アンプの他方の差動入力端子に接続され、
前記出力トランジスタの第１の端子は、電源端子に接続される一方、前記出力トランジスタの第２の端子は、第３の抵抗器を介してグランド端子に接続され、
前記電源端子には、外部に設けられた負荷抵抗器を介して電源電圧が印加され、
前記負荷抵抗器と前記電源端子との接続点には、出力端子が接続され、増幅された音声信号が出力可能とされてなることを特徴とする増幅装置。 An amplifier device comprising a differential amplifier to which an input signal is applied to one differential input terminal and an output transistor to which an output signal of the differential amplifier is applied to a control terminal,
An input signal can be applied to the one differential input terminal through a second capacitor, while the other differential input terminal of the differential amplifier is connected to the ground through a third capacitor. been,
The one differential input terminal of the differential amplifier is applied with a reference voltage through a first resistor and is connected to the first terminal of the output transistor through a first capacitor, a second terminal of the output transistor is connected to the other differential input terminal of the differential amplifier through a second resistor ;
a first terminal of the output transistor is connected to a power supply terminal and a second terminal of the output transistor is connected to a ground terminal via a third resistor;
A power supply voltage is applied to the power supply terminal through an externally provided load resistor,
An amplifying device, wherein an output terminal is connected to a connection point between the load resistor and the power supply terminal so as to output an amplified audio signal .
前記差動アンプの一方の差動入力端子は、第４のコンデンサを介してグランドに接続される一方、前記差動アンプの他方の差動入力端子は、第５のコンデンサを介して前記入力信号が印加可能とされ、
前記差動アンプの前記一方の差動入力端子は第１の抵抗器を介して基準電圧が印加されると共に、第１のコンデンサを介して前記出力トランジスタの第１の端子に接続される一方、前記出力トランジスタの第２の端子は第２の抵抗器を介して前記差動アンプの他方の差動入力端子に接続され、
前記出力トランジスタの第１の端子は、電源端子に接続される一方、前記出力トランジスタの第２の端子は、第３の抵抗器を介してグランド端子に接続され、
前記電源端子には、外部に設けられた負荷抵抗器を介して電源電圧が印加され、
前記負荷抵抗器と前記電源端子との接続点には、出力端子が接続され、増幅された音声信号が出力可能とされてなることを特徴とする増幅装置。 An amplifier device comprising a differential amplifier to which an input signal is applied to one differential input terminal and an output transistor to which the output signal of the differential amplifier is applied to a control terminal,
One differential input terminal of the differential amplifier is connected to ground via a fourth capacitor, while the other differential input terminal of the differential amplifier is connected to the input signal via a fifth capacitor. can be applied,
The one differential input terminal of the differential amplifier is applied with a reference voltage through a first resistor and is connected to the first terminal of the output transistor through a first capacitor, a second terminal of the output transistor is connected to the other differential input terminal of the differential amplifier through a second resistor ;
a first terminal of the output transistor is connected to a power supply terminal and a second terminal of the output transistor is connected to a ground terminal via a third resistor;
A power supply voltage is applied to the power supply terminal through an externally provided load resistor,
An amplifying device, wherein an output terminal is connected to a connection point between the load resistor and the power supply terminal so as to output an amplified audio signal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018167243A JP7191598B2 (en) | 2018-09-06 | 2018-09-06 | amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018167243A JP7191598B2 (en) | 2018-09-06 | 2018-09-06 | amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020043399A JP2020043399A (en) | 2020-03-19 |
| JP7191598B2 true JP7191598B2 (en) | 2022-12-19 |
Family
ID=69798774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018167243A Active JP7191598B2 (en) | 2018-09-06 | 2018-09-06 | amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7191598B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041441A (en) | 2004-07-30 | 2006-02-09 | New Japan Radio Co Ltd | Semiconductor device |
| JP2006067166A (en) | 2004-08-26 | 2006-03-09 | Sanyo Electric Co Ltd | Amplifying device |
| US20060147060A1 (en) | 2004-12-30 | 2006-07-06 | Plantronics, Inc. A Delaware Corporation | Multifunction preamplifier microphone |
| JP2015507877A (en) | 2012-01-05 | 2015-03-12 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | Differential microphone and driving method of differential microphone |
| US20180090928A1 (en) | 2016-09-28 | 2018-03-29 | Infineon Technologies Ag | System and method for power supply ripple compensation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6133708Y2 (en) * | 1979-02-16 | 1986-10-02 |
-
2018
- 2018-09-06 JP JP2018167243A patent/JP7191598B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041441A (en) | 2004-07-30 | 2006-02-09 | New Japan Radio Co Ltd | Semiconductor device |
| JP2006067166A (en) | 2004-08-26 | 2006-03-09 | Sanyo Electric Co Ltd | Amplifying device |
| US20060147060A1 (en) | 2004-12-30 | 2006-07-06 | Plantronics, Inc. A Delaware Corporation | Multifunction preamplifier microphone |
| JP2015507877A (en) | 2012-01-05 | 2015-03-12 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | Differential microphone and driving method of differential microphone |
| US20180090928A1 (en) | 2016-09-28 | 2018-03-29 | Infineon Technologies Ag | System and method for power supply ripple compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020043399A (en) | 2020-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5092009B2 (en) | Low dropout linear regulator (LDO), method for providing LDO, and method for operating LDO | |
| US7622994B2 (en) | Bias circuit with increased power supply rejection | |
| US8958576B2 (en) | Dynamically biased amplifier | |
| US8254598B2 (en) | Programmable integrated microphone interface circuit | |
| US7259627B1 (en) | True differential microphone amplifier | |
| US9288574B2 (en) | Circuit for use with a loudspeaker for portable equipments | |
| US20090110213A1 (en) | Programmable integrated microphone interface circuit | |
| KR20140036790A (en) | Mems microphone using noise filter | |
| US10712304B2 (en) | MEMS sensors | |
| US10582309B2 (en) | MEMS transducer amplifiers | |
| KR100733288B1 (en) | Microphone amplifier | |
| US9253569B2 (en) | System and method for a cancelation circuit | |
| JP2011205320A (en) | Differential transimpedance amplifier | |
| US9681211B2 (en) | System and method for a microphone amplifier | |
| JP2011109642A (en) | Initial-stage amplifier circuit and electronic apparatus employing the same | |
| JP7191598B2 (en) | amplifier | |
| KR20130044576A (en) | Sound detect circuit and amplifier circuit thereof | |
| JP6310317B2 (en) | Microphone bias circuit, audio interface circuit, electronic equipment | |
| TWI612528B (en) | Sensing device | |
| KR101183986B1 (en) | A read-out circuit with high impedance | |
| US20230399223A1 (en) | Capacitive Linearization Method Applied to MEMS Microphones Systems | |
| JP2008271449A (en) | Attenuator | |
| US20220052660A1 (en) | Transconductor circuitry with adaptive biasing | |
| WO2022117548A1 (en) | Audio processing device and method for amplification of an audio signal | |
| KR20120006732A (en) | Power supply device having amplifier for reducing power supply noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7191598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |