JP7176986B2 - SURFACE STRESS SENSOR, SURFACE STRESS SENSOR INSPECTION METHOD, SURFACE STRESS SENSOR MANUFACTURER - Google Patents
SURFACE STRESS SENSOR, SURFACE STRESS SENSOR INSPECTION METHOD, SURFACE STRESS SENSOR MANUFACTURER Download PDFInfo
- Publication number
- JP7176986B2 JP7176986B2 JP2019053434A JP2019053434A JP7176986B2 JP 7176986 B2 JP7176986 B2 JP 7176986B2 JP 2019053434 A JP2019053434 A JP 2019053434A JP 2019053434 A JP2019053434 A JP 2019053434A JP 7176986 B2 JP7176986 B2 JP 7176986B2
- Authority
- JP
- Japan
- Prior art keywords
- membrane
- substrate
- forming
- detection
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、従来のピエゾ抵抗カンチレバー型表面応力センサと比較して消費電流及びアセンブリコストを低減した膜型の表面応力センサ(MSS)と、表面応力センサの検査方法と、表面応力センサの製造方法に関する。 The present invention provides a membrane-type surface stress sensor (MSS) that reduces current consumption and assembly costs compared to conventional piezoresistive cantilever surface stress sensors, a surface stress sensor inspection method, and a surface stress sensor manufacturing method. Regarding.
人間の五感に相当する情報を収集するセンサ、特に、人間が化学物質を受容して感じる味覚や嗅覚のセンサに用いる技術として、例えば、特許文献1に開示されているピエゾ抵抗表面センサがある。
特許文献1に開示されているピエゾ抵抗表面センサは、測定対象物によって生じる検知用部材の機械的変形や応力を、ピエゾ抵抗の抵抗値変化で検出する膜型の表面応力センサである。特許文献1に開示されているピエゾ抵抗表面センサでは、四つの抵抗で形成されたフルブリッジ回路(フルホイートストンブリッジ)により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する。
As a technology used for a sensor that collects information corresponding to the five human senses, in particular, a sensor for the sense of taste and smell that humans feel when they receive chemical substances, for example, there is a piezoresistive surface sensor disclosed in
The piezoresistive surface sensor disclosed in
しかしながら、フルブリッジ回路では、ブリッジ抵抗に対してバイアス電圧を印加しているため、表面応力センサの消費電流が大きい。また、表面応力センサには、出力端子の他に、バイアス電圧を印加するための端子を設ける必要がある。 However, in the full-bridge circuit, since a bias voltage is applied to the bridge resistors, the current consumption of the surface stress sensor is large. Moreover, the surface stress sensor must be provided with a terminal for applying a bias voltage in addition to the output terminal.
本発明は、従来の未解決の問題に着目してなされたものであり、ピエゾ抵抗表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサと、表面応力センサの検査方法と、表面応力センサの製造方法を提供することを目的とする。 The present invention has been made by focusing on the unsolved problems of the prior art. An object of the present invention is to provide an inspection method and a method of manufacturing a surface stress sensor.
上記目的を達成するために、本発明の一態様に係る表面応力センサは、導電性のメンブレンと、導電性の枠部材と、少なくとも一対の導電性の連結部と、導電性の支持基材と、受容体と、絶縁部を備える。メンブレンは、印加された表面応力によって撓む。枠部材は、メンブレンの厚さ方向から見てメンブレンと離間しており、メンブレンを包囲する。連結部は、メンブレンの厚さ方向から見てメンブレンを挟む少なくとも二箇所の位置に配置されており、メンブレンと枠部材とを連結する。支持基材は、枠部材に接続されてメンブレン及び連結部との間に空隙を設けて配置されており、メンブレンの厚さ方向から見て、メンブレン及び連結部と重なる。受容体は、メンブレンの支持基材と対向する面と反対側の面である表面の中心を含む領域の上に形成されており、吸着した物質に応じた変形を生じる。絶縁部は、枠部材と支持基材との間に設けられており、枠部材と支持基材とを電気的に絶縁する。また、連結部は、受容体の変形に追随したメンブレンの変形によって撓む。これに加え、メンブレン及び連結部と支持基材との間の静電容量が、連結部の撓みによって変化する。 To achieve the above object, a surface stress sensor according to one aspect of the present invention includes a conductive membrane, a conductive frame member, at least a pair of conductive connecting portions, and a conductive support base material. , a receptor, and an insulator. The membrane flexes due to applied surface stress. The frame member is spaced apart from the membrane when viewed in the thickness direction of the membrane and surrounds the membrane. The connecting portions are arranged at at least two positions sandwiching the membrane when viewed in the thickness direction of the membrane, and connect the membrane and the frame member. The supporting substrate is connected to the frame member and arranged with a gap between the membrane and the connecting portion, and overlaps the membrane and the connecting portion when viewed from the thickness direction of the membrane. The receptor is formed on a region including the center of the surface of the membrane opposite to the surface facing the supporting substrate, and deforms according to the adsorbed substance. The insulating portion is provided between the frame member and the supporting base material, and electrically insulates the frame member from the supporting base material. Also, the connecting portion bends due to the deformation of the membrane that follows the deformation of the receiver. In addition, the capacitance between the membrane and connection and the supporting substrate changes with the bending of the connection.
また、本発明の他の態様に係る表面応力センサの検査方法は、メンブレンと電気的に接続される第一端子と、支持基材と電気的に接続される第二端子とを備える表面応力センサに対し、メンブレンの動作を検査する検査方法である。表面応力センサの検査方法は、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、を備える。第二電圧印加工程は、第一端子と第二端子との間に第二の電圧を印加する工程である。検査時静電容量検知工程は、第一端子と第二端子との間に第二の電圧を印加した状態における静電容量である検査時静電容量を検知する工程である。判定工程は、検査時静電容量検知工程で検知した検査時静電容量と、第一端子と第二端子との間に第二の電圧とは異なる第一の電圧を印加した状態の静電容量である基準静電容量と、に基づいてメンブレンの動作を判定する工程である。 Further, a method for inspecting a surface stress sensor according to another aspect of the present invention is a surface stress sensor including a first terminal electrically connected to a membrane and a second terminal electrically connected to a support base. is an inspection method for inspecting the operation of the membrane. A method for inspecting a surface stress sensor includes a second voltage application step, an inspection-time capacitance detection step, and a judgment step. The second voltage applying step is a step of applying a second voltage between the first terminal and the second terminal. The test-time capacitance detection step is a step of detecting a test-time capacitance, which is the capacitance in a state where the second voltage is applied between the first terminal and the second terminal. In the determination step, the capacitance during inspection detected in the capacitance detection step during inspection and the electrostatic capacitance in a state where a first voltage different from the second voltage is applied between the first terminal and the second terminal a reference capacitance, which is capacitance, and determining the operation of the membrane.
また、本発明の他の態様に係る表面応力センサの製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材の一方の面に凹部を形成し、一方の面に絶縁部を形成する工程である。さらに、積層体形成工程は、支持基材のうち絶縁部を形成した部分を覆うように検出基材を貼り合わせることで、支持基材と検出基材との間に空隙部が設けられた積層体を形成する工程である。第一電極形成工程は、検出基材及び絶縁部の一部を除去して、検出基材の支持基材と対向する面と反対の面である表面から支持基材まで貫通する貫通孔を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔を埋設することで表面から支持基材まで到達する第一電極を形成する工程である。低抵抗領域形成工程は、検出基材の表面のうち予め設定した領域にイオンを注入したあと、第一電極を形成した積層体を熱処理することで、第一電極から支持基材に不純物を固相拡散させて、検出基材のイオンを注入した領域に第一の低抵抗領域を形成するとともに、支持基材に第二の低抵抗領域を形成する工程である。除去工程は、検出基材の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外の領域を除去することで、メンブレン、枠部材、少なくとも一対の連結部を形成する工程である。配線層形成工程は、メンブレンと電気的に接続された第一端子と、支持基材と電気的に接続された第二端子を、含む配線層を形成する工程である。 A method of manufacturing a surface stress sensor according to another aspect of the present invention includes a laminate forming step, a first electrode forming step, a low resistance region forming step, a removing step, and a wiring layer forming step. The laminate forming step is a step of forming a concave portion on one surface of the supporting substrate and forming an insulating portion on one surface. Further, in the laminate forming step, the detection base material is attached so as to cover the part of the support base material where the insulating part is formed, thereby forming a laminate in which a gap is provided between the support base material and the detection base material. It is the process of forming the body. In the first electrode forming step, a part of the detection base material and the insulating part is removed to form a through hole penetrating from the surface of the detection base material opposite to the surface facing the support base material to the support base material. It is a process to do. Further, the step of forming the first electrode is a step of filling the through holes with an electrode material containing impurities to form the first electrode reaching from the surface to the supporting substrate. In the low-resistance region forming step, ions are implanted into a predetermined region on the surface of the detection base material, and then the laminate with the first electrode formed thereon is heat-treated to fix impurities from the first electrode to the support base material. phase diffusion to form a first low-resistance region in the ion-implanted region of the sensing substrate and a second low-resistance region in the supporting substrate; The removing step is a step of forming a membrane, a frame member, and at least a pair of connecting portions by removing a region around a preset region including the center of the detection substrate and other than the first low-resistance region. be. The wiring layer forming step is a step of forming a wiring layer including first terminals electrically connected to the membrane and second terminals electrically connected to the supporting base material.
また、本発明の他の態様に係る表面応力センサの製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材に絶縁性の犠牲層を積層し、さらに、犠牲層に検出基材を積層して積層体を形成する工程である。第一電極形成工程は、検出基材の一部を除去して、検出基材の支持基材と対向する面と反対の面である表面から支持基材まで貫通する貫通孔を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔を埋設することで表面から支持基材まで到達する第一電極を形成する工程である。低抵抗領域形成工程は、検出基材の表面のうち予め設定した領域にイオンを注入したあと、第一電極を形成した積層体を熱処理することで、第一電極から支持基材に不純物を固相拡散させて、検出基材のイオンを注入した領域に第一の低抵抗領域を形成するとともに、支持基材に第二の低抵抗領域を形成する工程である。ホール形成工程は、検出基材のうち検出基材の中心を含む予め設定した領域に、犠牲層まで貫通するホールを形成する工程である。空隙部形成工程は、ホールを介したエッチングにより、検出基材の中心を含む予め設定した領域と支持基材との間に配置された犠牲層を除去して支持基材と検出基材との間に空隙部を設ける工程である。さらに、空隙部形成工程は、検出基材と支持基材との間のうち犠牲層を残留させた位置に設けられ、且つ検出基材と支持基材とを電気的に絶縁する絶縁部を形成する工程である。ホール封止工程は、検出基材の支持基材と対向する面と反対側の面に酸化膜を形成してホールを封止する工程である。除去工程は、検出基材の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外の領域を除去することで、メンブレン、枠部材、少なくとも一対の連結部を形成する工程である。配線層形成工程は、メンブレンと電気的に接続された第一端子と、支持基材と電気的に接続された第二端子を、含む配線層を形成する工程である。 A method for manufacturing a surface stress sensor according to another aspect of the present invention includes a laminate forming step, a first electrode forming step, a low resistance region forming step, a hole forming step, a gap forming step, and a hole sealing step. It includes a stopping step, a removing step, and a wiring layer forming step. The laminate forming step is a step of laminating an insulating sacrificial layer on the support base material and further laminating the detection base material on the sacrificial layer to form a laminate. The first electrode forming step is a step of removing a part of the detection base material and forming a through hole penetrating from the surface of the detection base material opposite to the surface facing the support base material to the support base material. be. Further, the step of forming the first electrode is a step of filling the through holes with an electrode material containing impurities to form the first electrode reaching from the surface to the supporting substrate. In the low-resistance region forming step, ions are implanted into a predetermined region on the surface of the detection base material, and then the laminate with the first electrode formed thereon is heat-treated to fix impurities from the first electrode to the support base material. phase diffusion to form a first low-resistance region in the ion-implanted region of the sensing substrate and a second low-resistance region in the supporting substrate; The hole forming step is a step of forming a hole penetrating to the sacrificial layer in a preset region including the center of the detection substrate in the detection substrate. In the gap forming step, a sacrificial layer disposed between a predetermined region including the center of the detection base material and the support base material is removed by etching through the hole to separate the support base material and the detection base material. This is a step of providing a gap between them. Further, in the gap forming step, an insulating portion is formed between the detection substrate and the support substrate at a position where the sacrificial layer remains and electrically insulates the detection substrate and the support substrate. It is a process to do. The hole sealing step is a step of forming an oxide film on the surface of the detection substrate opposite to the surface facing the support substrate to seal the hole. The removing step is a step of forming a membrane, a frame member, and at least a pair of connecting portions by removing a region around a preset region including the center of the detection substrate and other than the first low-resistance region. be. The wiring layer forming step is a step of forming a wiring layer including first terminals electrically connected to the membrane and second terminals electrically connected to the supporting base material.
本発明の一態様によれば、メンブレン及び連結部と支持基材との間で静電容量の変化を検出することで、対象物を検知することが可能となる。
これにより、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサと、表面応力センサの検査方法と、表面応力センサの製造方法を提供することが可能となる。
According to one aspect of the present invention, it is possible to detect an object by detecting a change in capacitance between the membrane/connecting portion and the support base material.
As a result, a surface stress sensor capable of reducing current consumption and assembly cost compared to a surface sensor that detects an object to be measured by detecting a change in the resistance value of a piezoresistor, and an inspection method for the surface stress sensor. , it is possible to provide a method for manufacturing a surface stress sensor.
図面を参照して、本発明の実施形態を以下において説明する。以下の説明で参照する図面の記載において、同一、または類似の部分には、同一、または類似の符号を付している。ただし、図面は模式的なものであり、厚さと平面寸法との関係、厚さの比率等は、現実のものとは異なることに留意すべきである。したがって、具体的な厚さや寸法は、以下の説明を参酌して判断すべきものである。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Embodiments of the invention are described below with reference to the drawings. In the description of the drawings referred to in the following description, the same or similar parts are given the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between thickness and planar dimensions, the ratio of thicknesses, etc. are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined with reference to the following description. In addition, it goes without saying that there are portions with different dimensional relationships and ratios between the drawings.
さらに、以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることが可能である。また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を90度回転すれば「左右」と「上下」とは交換して読まれ、紙面を180度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。 Further, the embodiments shown below are examples of configurations for embodying the technical idea of the present invention. It does not specify the layout, etc., to the following. Various changes can be made to the technical idea of the present invention within the technical scope defined by the claims. Further, the directions of "left and right" and "up and down" in the following description are merely definitions for convenience of description, and do not limit the technical idea of the present invention. Therefore, for example, if the page is rotated 90 degrees, "left and right" and "up and down" are read interchangeably, and if the page is rotated 180 degrees, "left" becomes "right" and "right" becomes "left". Of course it will be.
(第一実施形態)
以下、本発明の第一実施形態について、図面を参照しつつ説明する。
(構成)
図1から図6を用いて、第一実施形態の構成を説明する。
図1から図4中に表す表面応力センサ1は、例えば、味覚や嗅覚を検出するセンサに用いるセンサである。また、表面応力センサ1は、パッケージ基板2と、接続部4と、支持基材10と、検出基材20と、絶縁部6と、第一端子50と、第二端子52と、第一電極54と、容量変化検出部100を備える。なお、図2中では、説明のために、パッケージ基板2及び接続部4の図示を省略している。
(First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings.
(Constitution)
The configuration of the first embodiment will be described with reference to FIGS. 1 to 6. FIG.
A
(パッケージ基板)
パッケージ基板2は、例えば、金属、ポリマー、セラミック材等を用いて形成されており、例えば、ミリメートルオーダーの厚さで形成されている。
(接続部)
接続部4は、パッケージ基板2の一方の面(図1中では、上側の面)に配置されており、例えば、接着剤や半田等を用いて形成されている。
第一実施形態では、一例として、接続部4の形状を、円形に形成した場合について説明する。
(package substrate)
The
(connection part)
The connecting
In the first embodiment, as an example, a case where the shape of the
(支持基材)
支持基材10は、導電性であり、表面応力センサ1の固定電極として機能する。
また、支持基材10は、パッケージ基板2の一方の面に配置されており、接続部4を介して、パッケージ基板2に取り付けられている。
第一実施形態では、一例として、支持基材10の中心が、接続部4を配置する位置と重なる場合について説明する。
(Support base material)
The
Further, the supporting
In the first embodiment, as an example, the case where the center of the supporting
支持基材10の面積(図1中では、支持基材10を上下方向から見た支持基材10の面積)は、接続部4の面積よりも大きい。
支持基材10の厚さ(図1中では、支持基材10の上下方向への長さ)は、80[μm]以上に設定されている。なお、支持基材10の厚さは、80[μm]以上750[μm]以下の範囲内に設定してもよい。
The area of the support base 10 (in FIG. 1, the area of the
The thickness of the supporting base material 10 (the vertical length of the supporting
支持基材10を形成する材料としては、例えば、ケイ素(Si:シリコン)、サファイア、ガリウムヒ素、ガラス、石英のうちいずれかを含む材料を用いることが可能である。
第一実施形態では、一例として、支持基材10を形成する材料に、n型シリコンを用いた場合について説明する。
n型シリコンとは、単結晶シリコンに対し、例えば、ヒ素、リン、アンチモン等の5価元素を、不純物として添加したものである。
As a material for forming the
In the first embodiment, as an example, a case where n-type silicon is used as the material forming the
The n-type silicon is obtained by adding a pentavalent element such as arsenic, phosphorus, or antimony to single-crystal silicon as an impurity.
これにより、第一実施形態では、支持基材10の線膨張係数を、5.0×10-6/℃以下としている。
以下に、支持基材10を形成する材料として用いることが可能な材料の、線膨張係数を記載する。
ケイ素の線膨張係数は、常温以上1000℃以下の環境下で、3.9×10-6/℃以下である。
サファイアの線膨張係数は、0℃以上1000℃以下の環境下で、9.0×10-6/℃以下である。
Accordingly, in the first embodiment, the coefficient of linear expansion of the supporting
The linear expansion coefficients of materials that can be used as materials for forming the
The linear expansion coefficient of silicon is 3.9×10 −6 /° C. or less under an environment of normal temperature to 1000° C. or less.
The coefficient of linear expansion of sapphire is 9.0×10 −6 /° C. or less in an environment of 0° C. or higher and 1000° C. or lower.
ガリウムヒ素(GaAs)の線膨張係数は、0K以上300K以下の環境下で、6.0×10-6/℃以下である。
ガラス(フロートガラス)の線膨張係数は、0℃以上300℃以下の環境下で、8.5×10-6/℃以下~9.0×10-6/℃以下である。
石英の線膨張係数は、0℃以上300℃以下の環境下で、0.59×10-6/℃以下である。なお、石英の線膨張係数は、300℃の近辺にピークが有る。
Gallium arsenide (GaAs) has a coefficient of linear expansion of 6.0×10 −6 /° C. or less under an environment of 0 K or more and 300 K or less.
The coefficient of linear expansion of glass (float glass) is 8.5×10 −6 /° C. or less to 9.0×10 −6 /° C. or less in an environment of 0° C. or higher and 300° C. or lower.
The linear expansion coefficient of quartz is 0.59×10 −6 /° C. or less in an environment of 0° C. or higher and 300° C. or lower. Note that the coefficient of linear expansion of quartz has a peak near 300.degree.
(検出基材)
検出基材20は、導電性であり、表面応力センサ1の可動電極として機能する。
また、検出基材20は、支持基材10の一方の面(図1中では、上側の面)に積層されており、メンブレン22と、枠部材24と、連結部26とが一体となって形成されている。
第一実施形態では、一例として、検出基材20を形成する材料に、n型シリコンを用いた場合について説明する。
また、検出基材20を形成する材料は、支持基材10の線膨張係数と、検出基材20の線膨張係数との差が、1.2×10-5/℃以下となる材料を用いる。
第一実施形態では、検出基材20を形成する材料と、支持基材10を形成する材料とを、同一の材料とした場合について説明する。
(Detection substrate)
The
In addition, the
In the first embodiment, as an example, the case where n-type silicon is used as the material forming the
In addition, as the material forming the
In the first embodiment, the case where the same material is used for the material forming the
(メンブレン)
メンブレン22は、板状に形成されている。
第一実施形態では、一例として、メンブレン22を、円板状に形成した場合について説明する。なお、メンブレン22は、例えば、多角形状や、曲線で囲まれた形状に形成してもよい。
また、メンブレン22はn型半導体層である。
(membrane)
The
In the first embodiment, as an example, a case where the
Also, the
メンブレン22の一方の面(図1中では、上側の面)には、受容体30(レセプター)が塗布されている。なお、以降の説明では、メンブレン22の一方の面を、「メンブレン22の表面」と記載する場合がある。
受容体30は、受容体形成領域の上に形成されている。
受容体形成領域は、メンブレン22の表面の中心を含む領域であり、予め設定する。なお、受容体30を塗布する面積は、広いほうが好ましいため、受容体形成領域は、広いほうが好ましい。
受容体30(レセプター)は、例えば、ポリエチレンイミンを用いて形成されており、測定対象物(ガス)の分子が吸着することで歪みが発生する。
One surface of the membrane 22 (the upper surface in FIG. 1) is coated with a receptor 30 (receptor). In the following description, one surface of the
A
The receptor forming area is an area including the center of the surface of the
The receptor 30 (receptor) is formed using, for example, polyethyleneimine, and strain is generated by adsorption of molecules of the measurement object (gas).
受容体30に測定対象物の分子が吸着して、受容体30に歪みが発生すると、メンブレン22に表面応力が印加され、メンブレン22が撓む。したがって、メンブレン22は、受容体30にガスの分子が吸着すると、印加された表面応力によって撓む。
なお、受容体30の構成は、ガスの分子が吸着することで歪みが発生する構成に限定するものではなく、例えば、磁気によって歪みが発生する構成としてもよい。すなわち、受容体30の構成は、表面応力センサ1の検出対象に応じて、適宜変更してもよい。
When molecules of the object to be measured are adsorbed to the
The structure of the
(枠部材)
枠部材24は、井桁状に形成されており、メンブレン22の厚さ方向から見て、隙間を空けてメンブレン22を包囲している。
メンブレン22の厚さ方向から見た視点とは、表面応力センサ1を上方から見た視点(図1では、矢印IIの方向から見た視点)である。
メンブレン22の厚さ方向から見て、枠部材24の中心は、メンブレン22の中心と重なっている。
また、枠部材24は、絶縁部6を間に挟んで、支持基材10のうち、パッケージ基板2と対向する面と反対側の面(図1中では、上側の面)の側に配置されている。
(Frame member)
The
The viewpoint when viewed from the thickness direction of the
The center of the
The
第一実施形態では、一例として、枠部材24及び支持基材10の形状を、メンブレン22の厚さ方向から見て、支持基材10の外周面と枠部材24の外周面とが、面一である形状に形成した場合について説明する。
すなわち、枠部材24と支持基材10は、メンブレン22の厚さ方向から見て、同じ形状の四辺形である。これは、例えば、枠部材24と支持基材10とを接続した後に、枠部材24及び支持基材10に対してダイシング加工を行うことで実現する。すなわち、メンブレン22の厚さ方向から見て、枠部材24の中心は、支持基材10の中心と重なっている。
In the first embodiment, as an example, when the shapes of the
That is, the
したがって、支持基材10は、メンブレン22の厚さ方向から見て、メンブレン22及び枠部材24と重なっている。
さらに、接続部4は、メンブレン22の厚さ方向から見て、メンブレン22の少なくとも一部と重なる位置に配置されている。
また、メンブレン22の厚さ方向から見て、接続部4の面積は、メンブレン22の面積よりも小さい。
また、パッケージ基板2は、支持基材10のメンブレン22と対向する面と反対側の面(図1中では、下側の面)に接続されている。
Therefore, the supporting
Furthermore, the connecting
In addition, the area of the
The
(連結部)
連結部26は、メンブレン22の厚さ方向から見て、帯状に形成されている。
また、連結部26は、メンブレン22の厚さ方向から見て、メンブレン22の中心を通過する仮想的な直線VL1及びVL2と重なる位置に配置されており、メンブレン22と枠部材24とを連結している。
(Connecting part)
The connecting portion 26 is formed in a strip shape when viewed from the thickness direction of the
In addition, the connecting portion 26 is arranged at a position overlapping imaginary straight lines VL1 and VL2 passing through the center of the
第一実施形態では、一例として、メンブレン22と枠部材24とが、二対である四つの連結部26a~26dで連結されている場合について説明する。
四つの連結部26a~26dは、直線VL1と重なる位置に配置されている一対の連結部26a及び連結部26bと、直線VL1と直交する直線VL2と重なる位置に配置されている一対の連結部26c及び連結部26dを含む。
In the first embodiment, as an example, a case where the
The four connecting
すなわち、一対の連結部26a及び連結部26bと、一対の連結部26c及び連結部26dは、メンブレン22の厚さ方向から見て、メンブレン22を挟む少なくとも二箇所の位置に配置されており、メンブレン22と枠部材24とを連結する。
第一実施形態では、一例として、連結部26a及び連結部26bの幅が、連結部26c及び連結部26dの幅よりも狭い場合について説明する。
That is, the pair of connecting
In the first embodiment, as an example, the case where the width of the connecting
メンブレン22及び四つの連結部26a~26dと、支持基材10との間には、空隙部40が設けられている。
したがって、支持基材10は、枠部材24に接続されてメンブレン22及び連結部26との間に空隙(空隙部40)を設けて配置されている。これに加え、支持基材10は、メンブレン22の厚さ方向から見て、メンブレン22及び連結部26と重なる。
A
Therefore, the supporting
なお、表面応力センサ1を溶液中で使用する場合には、空隙部40が溶液で満たされてもよい。
空隙部40は、検出基材20の加工途中においてメンブレン22が支持基材10の側へ撓む際に、メンブレン22が支持基材10に張り付くことを防ぐ空間として機能する。
また、空隙部40は、メンブレン22及び連結部26と支持基材10との間で、静電容量を形成するための空間として機能する。
In addition, when the
The void 40 functions as a space that prevents the
In addition, the void 40 functions as a space for forming capacitance between the
(絶縁部)
絶縁部6は、支持基材10と枠部材24との間に設けられており、支持基材10と検出基材20とを、電気的に絶縁している。
また、絶縁部6は、例えば、シリコン酸化膜で形成されている。
絶縁部6の一部は、メンブレン22の厚さ方向から見て、第二端子52を包囲している。また、絶縁部6のうち、メンブレン22の厚さ方向から見て第二端子52を包囲している部分以外は、支持基材10と枠部材24との間に配置されている。
(Insulating part)
The insulating
Moreover, the insulating
A portion of the insulating
(第一端子)
第一端子50は、Al等の金属材料を用いて形成されており、メンブレン22と電気的に接続されている。
(第二端子)
第二端子52は、第一電極54を介して、Al等の金属材料を用いて形成されており、支持基材10と電気的に接続されている。
(first terminal)
The
(Second terminal)
The
(第一電極)
第一電極54は、不純物を含有する電極材料を用いて形成されており、検出基材20のうち、支持基材10と対向する面と反対の面である表面(検出基材20の表面)から、支持基材10まで到達する電極である。
(first electrode)
The
(容量変化検出部)
以下、容量変化検出部100の詳細な構成について説明する。
容量変化検出部100は、メンブレン22及び連結部26と支持基材10との間の静電容量の変化を検出する。
また、容量変化検出部100は、図5中に示すように、電源110と、電流検出回路120と、記憶部130と、差分演算部140と、感度補正部170を備える。
(Capacitance change detector)
A detailed configuration of the capacitance
The capacitance
5, the capacitance
電源110は、電流検出回路120を介して第一端子50に接続されており、メンブレン22及び連結部26に直流電圧と交流電圧を印加する。さらに、電源110は、第二端子52に接続されており、支持基材10に直流電圧と交流電圧を印加する。したがって、電源110は、メンブレン22及び連結部26と支持基材10との間に、直流電圧と交流電圧を印加する。
電流検出回路120は、メンブレン22及び連結部26と支持基材10との間の静電容量に応じた現在の電流を検出する。
A
また、電流検出回路120は、図6中に示すように、オペアンプ120aと、抵抗120bと、キャパシタ120cと、乗算器120dと、ローパスフィルタ120eと、A/Dコンバータ120fを備える。
オペアンプ120aは、反転入力端子が第二端子52に接続されており、非反転入力端子が接地されている。
抵抗120b及びキャパシタ120cは、オペアンプ120aと並列に接続されている。
乗算器120dは、電源110と、オペアンプ120aの出力端子に接続されている。
ローパスフィルタ120eの入力側は、乗算器120dの出力側に接続されている。
A/Dコンバータ120fの入力側は、ローパスフィルタ120eの出力側に接続されている。A/Dコンバータ120fの出力側は、記憶部130と差分演算部140に接続されている。
6, the
The
A
The
The input side of the low-
The input side of the A/
記憶部130は、予め、測定対象物(ガス)の分子が受容体30に吸着していない状態(測定対象物非検知時)における、メンブレン22及び連結部26と支持基材10との間の静電容量C0に応じた電流を記憶している。
静電容量C0は、以下の式(1)で与えられる。
The
The capacitance C0 is given by the following equation (1).
式(1)において、ε0は真空中の誘電率、εrは空隙部40の比誘電率、dはメンブレン22及び連結部26と支持基材10との間の距離、Aはメンブレン22及び連結部26と支持基材10とが対向している部分の面積である。
In formula (1), ε0 is the dielectric constant in vacuum, εr is the relative dielectric constant of the void 40, d is the distance between the
また、記憶部130は、基準静電容量と、検査時静電容量と、感度補正値と、を記憶する。
基準静電容量は、第一端子50と第二端子52との間に第一の電圧を印加した状態における静電容量である。
検査時静電容量は、第一端子50と第二端子52との間に第一の電圧とは異なる第二の電圧を印加した状態における静電容量である。
感度補正値は、基準静電容量と検査時静電容量から算出される感度の補正値である。
In addition, the
The reference capacitance is the capacitance when the first voltage is applied between the
The capacitance under test is the capacitance when a second voltage different from the first voltage is applied between the
The sensitivity correction value is a sensitivity correction value calculated from the reference capacitance and the testing capacitance.
差分演算部140は、記憶部130が記憶している静電容量C0と、測定対象物(ガス)の分子が受容体30に吸着している状態(測定対象物検知時)の、メンブレン22及び連結部26と支持基材10との間の静電容量C1に応じた電流との差分を演算する。
静電容量C1は、以下の式(2)で与えられる。
The
The capacitance C1 is given by equation ( 2 ) below.
式(2)において、Δdは、測定対象物を検知、すなわち、受容体30にガスの分子が吸着したときに、メンブレン22の変形によって連結部26が撓むことで増加した、メンブレン22及び連結部26と支持基材10と間の距離である。
具体的に、測定対象物を検知、すなわち、受容体30にガスの分子が吸着すると、受容体30が変形し、メンブレン22に表面応力が印加されて、受容体30の変形に追随したメンブレン22が変形する(撓む)。メンブレン22が変形すると、メンブレン22の変形によって連結部26が撓むことで、メンブレン22及び連結部26と支持基材10と間の距離が、dからΔdに増加する。
In Equation (2), Δd is the value of the
Specifically, when the object to be measured is detected, that is, when gas molecules are adsorbed on the
メンブレン22及び連結部26と支持基材10と間の距離が、dからΔdに増加すると、メンブレン22及び連結部26と支持基材10との間の静電容量は、C0からC1に変化する。
差分演算部140が演算した差分は、図外のコンピュータ等へ出力される。コンピュータ等では、静電容量の変化(C1-C0)に応じた電流値の変化を読み取ることで、測定対象物を検知する。
したがって、測定対象物を検知すると、測定対象物の組成に応じて、メンブレン22及び連結部26と支持基材10との間の静電容量が変化する。このため、静電容量の変化(C1-C0)を検出することで、メンブレン22の撓みによって生じる表面応力を検出することが可能となり、測定対象物を検知することが可能となる。
As the distance between
The difference calculated by the
Therefore, when the object to be measured is detected, the capacitance between the
また、差分演算部140は、基準静電容量と検査時静電容量との差分を演算する。そして、差分演算部140は、基準静電容量と検査時静電容量との差分と、記憶部130が記憶している感度補正値を、図外のコンピュータ等へ出力する。コンピュータ等では、基準静電容量と検査時静電容量との差分を用いて、メンブレン22の動作が不良であるか否かを判定する。さらに、感度補正部170では、記憶部130が記憶している感度補正値に応じて、差分演算部140からの出力結果を補正する。
Further, the
(表面応力センサの検査方法)
図1から図6を参照しつつ、図7から図9を用いて、表面応力センサ1の検査方法を説明する。
表面応力センサ1の検査は、例えば、表面応力センサ1の工場検査時(製造時や出荷時等)や、ユーザの使用時に行う。
(Inspection method for surface stress sensor)
A method for inspecting the
The
まず、図1から図6を参照しつつ、図7を用いて、工場検査時のうち、製造時等に行う表面応力センサ1の検査方法(以降の説明では、「第一検査方法」と記載する場合がある)の一例について説明する。なお、第一検査方法は、例えば、メンブレン22を形成する工程や、シート状に形成した支持基材10と検出基材20との複数の積層体を切断する工程(ダイシング)や、受容体30を塗布する工程等で生じた不良を検出するために行う。
図7に示すように、第一検査方法では、ステップS10において、電源110から第一端子50と第二端子52との間に第一の電圧を印加した状態で、例えば、電流検出回路120を用いて、オフセット電圧を測定する。
第一の電圧は、例えば、微小振幅する交流電圧である。
次に、ステップS11において、電流検出回路120を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
ここで、「オフセット電圧」とは、メンブレン22が変形していない(平板状)状態において、第一端子50と第二端子52との間の静電容量を容量変化検出部100が出力する電圧であり、通常は0[V]である。
First, referring to FIGS. 1 to 6, using FIG. 7, a method of inspecting the
As shown in FIG. 7, in the first inspection method, in step S10, a first voltage is applied between the
The first voltage is, for example, an AC voltage with minute amplitude.
Next, in step S11, the
Here, the “offset voltage” is the voltage output by the capacitance
次に、ステップS12において、電源110から第一端子50と第二端子52との間に、第一の電圧とは異なる第二の電圧を印加する。
第二の電圧は、例えば、直流電圧と、微小振幅する交流電圧である。
その後、ステップS13において、第一端子50と第二端子52との間に第二の電圧を印加した状態で、電流検出回路120を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
Next, in step S<b>12 , a second voltage different from the first voltage is applied from the
The second voltage is, for example, a DC voltage and an AC voltage with minute amplitude.
After that, in step S13, with the second voltage applied between the
そして、ステップS14において、ステップS11で測定した基準静電容量と、ステップS13で測定した検査時静電容量との変化に応じて、メンブレン22の動作が不良であるか否かを判定する。その後、第一検査方法を終了する。
なお、メンブレン22の動作が不良であると判定した表面応力センサ1に対しては、例えば、構造を修正する等の処理を行う。
Then, in step S14, it is determined whether or not the
For the
以上により、表面応力センサ1の検査方法(第一検査方法)は、表面応力センサ1に対し、メンブレン22の動作を検査する検査方法であり、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、を備える。また、表面応力センサ1の検査方法(第一検査方法)では、第一端子50と第二端子52との間に、直流電圧と微小振幅する交流電圧を印加した際の電流を検出することで、静電容量の変化を検知し、不良を検出する。
As described above, the inspection method (first inspection method) for the
第二電圧印加工程(ステップS12)は、第一端子50と第二端子52との間に、予め設定した第二の電圧を印加する工程である。
検査時静電容量検知工程(ステップS13)は、検査時静電容量を検知する工程である。検査時静電容量は、第一端子50と第二端子52との間に第二の電圧を印加した状態における静電容量である。
The second voltage applying step (step S12) is a step of applying a preset second voltage between the
The test-time capacitance detection step (step S13) is a step of detecting the test-time capacitance. The testing capacitance is the capacitance in a state where the second voltage is applied between the
判定工程(ステップS14)は、検査時静電容量検知工程で検知した検査時静電容量と、第一端子50と第二端子52との間に予め設定した第一の電圧を印加した状態の抵抗値である基準静電容量と、に基づいて、メンブレン22の動作を判定する工程である。
判定工程では、例えば、検査時静電容量と基準静電容量との差分が、予め設定した差分閾値を超えている場合に、メンブレン22の動作が異常であると判定する。差分閾値は、例えば、1.0×10-15[F]に設定する。
In the determination step (step S14), the capacitance during inspection detected in the capacitance detection step during inspection, and the state in which a preset first voltage is applied between the
In the determination step, for example, when the difference between the inspection-time capacitance and the reference capacitance exceeds a preset difference threshold value, it is determined that the
さらに、表面応力センサ1の検査方法(第一検査方法)は、第一電圧印加工程と、測定工程と、を備える。
第一電圧印加工程(ステップS11)は、第二電圧印加工程の前工程であり、第一端子50と第二端子52との間に、第二の電圧とは異なる第一の電圧を印加する工程である。
測定工程(ステップS12)は、第一電圧印加工程で第一端子50と第二端子52との間に第一の電圧を印加した状態で、基準静電容量を測定する工程である。
Furthermore, the inspection method (first inspection method) for the
The first voltage application step (step S11) is a step preceding the second voltage application step, and applies a first voltage different from the second voltage between the
The measuring step (step S12) is a step of measuring the reference capacitance while applying the first voltage between the
次に、図1から図7を参照しつつ、図8を用いて、工場検査時のうち、出荷時等に行う表面応力センサ1の検査方法(以降の説明では、「第二検査方法」と記載する場合がある)の一例について説明する。なお、第二検査方法は、例えば、表面応力センサ1を、含有成分検知装置や検査システム等に取り付けた状態等で生じた不良を検出するために行う。
含有成分検知装置とは、受容体30に付着した流体が含有する成分を検知する装置である。検査システムとは、メンブレン22の動作を検査するシステムである。
図8に示すように、第二検査方法では、ステップS20において、電源110から第一端子50と第二端子52との間に第一の電圧を印加した状態で、例えば、電流検出回路120を用いて、オフセット電圧を測定する。
Next, while referring to FIGS. 1 to 7, a method of inspecting the
The contained component detection device is a device that detects a component contained in the fluid adhering to the
As shown in FIG. 8, in the second inspection method, in step S20, a first voltage is applied between the
次に、ステップS21において、電流検出回路120を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
その後、ステップS22において、電源110から第一端子50と第二端子52との間に、第一の電圧とは異なる第二の電圧を印加する。
Next, in step S21, the
After that, in step S<b>22 , a second voltage different from the first voltage is applied from the
次に、ステップS23において、第一端子50と第二端子52との間に第二の電圧を印加した状態で、電流検出回路120を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
そして、ステップS24において、ステップS21で測定した基準静電容量と、ステップS23で測定した検査時静電容量との変化に応じて、メンブレン22の動作が不良であるか否かを判定する。
Next, in step S23, with the second voltage applied between the
Then, in step S24, it is determined whether or not the
ステップS24において、メンブレン22の動作が不良であると判定すると、第二検査方法を終了する。なお、メンブレン22の動作が不良であると判定した表面応力センサ1に対しては、例えば、構造を修正する等の処理を行う。
一方、ステップS24において、メンブレン22の動作が不良ではないと判定すると、ステップS25において、ステップS21で測定した基準静電容量と、ステップS23で測定した検査時静電容量との変化に応じた感度の補正値である感度補正値を算出する。
If it is determined in step S24 that the operation of the
On the other hand, if it is determined in step S24 that the operation of the
次に、ステップS26において、ステップS25で算出した感度補正値を、記憶部130に記憶する。
そして、ステップS27において、ステップ26で記憶部130に記憶した感度補正値を用いて、感度補正部150を調整する。その後、第二検査方法を終了する。
Next, in step S26, the sensitivity correction value calculated in step S25 is stored in the
Then, in step S27, the
以上により、表面応力センサ1の検査方法(第二検査方法)は、第一検査方法に加え、さらに、補正値算出工程と、補正値記憶工程と、感度補正部調整工程と、を備える。
補正値算出工程(ステップS25)は、判定工程(ステップS24)でメンブレンの動作が基準値よりも良好であると判定した場合に、基準静電容量検知工程(ステップS21)で検知した基準静電容量と検査時静電容量検知工程(ステップS23)で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する工程である。
As described above, the inspection method (second inspection method) for the
In the correction value calculation step (step S25), when it is determined in the determination step (step S24) that the operation of the membrane is better than the reference value, the reference electrostatic capacitance detected in the reference capacitance detection step (step S21) This is a step of calculating a sensitivity correction value, which is a sensitivity correction value corresponding to the capacitance during inspection detected in the capacitance and capacitance during inspection step (step S23).
補正値記憶工程(ステップS26)は、補正値算出工程で算出した感度補正値を記憶する工程である。
感度補正部調整工程(ステップS27)は、補正値記憶工程で記憶した感度補正値を用いて、感度補正部150を調整する工程である。
The correction value storage step (step S26) is a step of storing the sensitivity correction value calculated in the correction value calculation step.
The sensitivity correction unit adjustment step (step S27) is a step of adjusting the
次に、図1から図8を参照しつつ、図9を用いて、ユーザの使用時に行う表面応力センサ1の検査方法(以降の説明では、「第三検査方法」と記載する場合がある)の一例について説明する。なお、第三検査方法は、例えば、表面応力センサ1の使用時に、落下や振動等による構造破壊によって発生する動作不良を検出するために行う。
図9に示すように、第三検査方法では、ステップS30において、電源110から第一端子50と第二端子52との間に第一の電圧を印加した状態で、例えば、電流検出回路120を用いて、オフセット電圧を測定する。
Next, referring to FIGS. 1 to 8, and using FIG. 9, a method of inspecting the
As shown in FIG. 9, in the third inspection method, in step S30, a first voltage is applied between the
次に、ステップS31において、電流検出回路120を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
その後、ステップS32において、電源110から第一端子50と第二端子52との間に、第一の電圧とは異なる第二の電圧を印加する。
Next, in step S31, the
After that, in step S<b>32 , a second voltage different from the first voltage is applied from the
次に、ステップS33において、第一端子50と第二端子52との間に第二の電圧を印加した状態で、電流検出回路120を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
そして、ステップS34において、ステップS31で測定した基準静電容量と、ステップS33で測定した検査時静電容量との変化に応じて、メンブレン22の動作が不良であるか否かを判定する。
Next, in step S33, with the second voltage applied between the
Then, in step S34, it is determined whether or not the
ステップS34において、メンブレン22の動作が不良ではないと判定すると、第三検査方法を終了する。
一方、ステップS34において、メンブレン22の動作が不良であると判定すると、ステップS35において、メンブレン22の動作の不良度合いを判定する。なお、ステップS35では、例えば、検査時静電容量と基準静電容量との差分が、予め設定した良否閾値を超えている場合に、不良度合いが高いと判定する。良否閾値は、例えば、5.0×10-16[F]に設定する。また、工場出荷時の検査で取得した検査時静電容量と基準静電容量との差分を記憶部130に記憶しておき、ユーザの使用時の検査時静電容量と基準静電容量との差分と比較を行うことで判定することも可能である。
第一実施形態では、一例として、良否閾値を、絶対的な閾値である静電容量変化(出力変化)量として、工場検査時の半分の値としたが、これに限定するものではない。すなわち、例えば、良否閾値を、相対的な閾値としてもよい。この場合、相対的な閾値は、例えば、工場出荷時からの感度低下量(例えば、50%低下)で規定してもよい。
If it is determined in step S34 that the operation of the
On the other hand, if it is determined in step S34 that the
In the first embodiment, as an example, the pass/fail threshold is set to half the value of the factory inspection as the capacitance change (output change) amount, which is an absolute threshold, but it is not limited to this. That is, for example, the pass/fail threshold may be a relative threshold. In this case, the relative threshold may be defined by, for example, the amount of sensitivity reduction (eg, 50% reduction) from the factory shipment.
ステップS35において、不良度合いが高いと判定すると、第三検査方法を終了する。なお、動作の不良度合いが高いと判定したメンブレン22を備える表面応力センサ1に対しては、例えば、メーカーにおいて構造を修正する等の処理を行う。
一方、ステップS35において、不良度合いが低いと判定すると、ステップS36において、ステップS33で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する。なお、動作の不良度合いが低いと判定したメンブレン22は、例えば、表面応力センサ1に要求される最低限の性能を発揮することが可能な状態のメンブレン22である。
If it is determined in step S35 that the degree of defect is high, the third inspection method ends. For the
On the other hand, if it is determined in step S35 that the degree of defect is low, in step S36, a sensitivity correction value, which is a sensitivity correction value corresponding to the capacitance during inspection detected in step S33, is calculated. The
次に、ステップS37において、ステップS36で算出した感度補正値を、記憶部130に記憶する。
そして、ステップS38において、ステップS37で記憶部130に記憶した感度補正値を用いて、感度補正部150を調整する。その後、第三検査方法を終了する。
Next, in step S37, the sensitivity correction value calculated in step S36 is stored in the
Then, in step S38, the
以上により、表面応力センサ1の検査方法(第三検査方法)は、第二検査方法に加え、さらに、不良度合い判定工程を備える。
不良度合い判定工程(ステップS35)は、検査時静電容量と基準静電容量と、に基づいて、メンブレン22の動作の不良度合いを判定する工程である。
表面応力センサ1の製造時等においては、メンブレン22に応力が残留している場合や、受容体30を乾燥させた時に発生するメンブレン22の延伸により、メンブレン22が凸形状になっている(変形している)場合がある。
As described above, the inspection method (third inspection method) for the
The defect degree determination step (step S35) is a step of determining the degree of defect in the operation of the
When the
上述したように、オフセット電圧を0[V]とすることで、差動アンプの入力レンジを小さくすることが可能となる。
このため、第二検査方法によって、表面応力センサ1の出荷前に、オフセット電圧が0[V]となるメンブレン22と支持基材10との間の電圧を記憶部130に記憶させる。これにより、出荷後の測定モードである第三検査方法では、記憶させた電圧を印可することが可能となる。
As described above, by setting the offset voltage to 0 [V], it is possible to reduce the input range of the differential amplifier.
Therefore, by the second inspection method, the voltage between the
(表面応力センサの製造方法)
図1から図6を参照しつつ、図10から図18を用いて、表面応力センサ1の製造方法を説明する。なお、図10から図18の断面図は、図2のX-X線断面図に対応する。
表面応力センサ1の製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程と、受容体形成工程を備える。
(Manufacturing method of surface stress sensor)
A method of manufacturing the
The method of manufacturing the
(積層体形成工程)
積層体形成工程では、まず、図10(a)に示すように、支持基材10の材料となる第一シリコン基板60の一方の面に、リソグラフィー及びエッチング技術を用いて凹部62(トレンチ)を形成する。凹部62の深さは、例えば、7[μm]に設定する。なお、第一シリコン基板60は、導電性のn型シリコン基板である。
次に、図10(b)に示すように、第一シリコン基板60の一方の面に第一のシリコン酸化膜68aを成膜することで、絶縁部6を形成する。
さらに、第一シリコン基板60のうち絶縁部6を形成した部分を覆うように、検出基材20の材料となる第二シリコン基板64を、接着等、各種の接合技術を用いて貼り合わせることで、図10(c)に示すように、積層体66(Cavityウェーハ)を形成する。なお、第二シリコン基板64は、導電性のn型シリコン基板である。したがって、第一シリコン基板60と第二シリコン基板64は、同じ導電型を有する半導体基板である。
(Laminate forming step)
In the laminate forming step, first, as shown in FIG. 10A, a concave portion 62 (trench) is formed on one surface of a
Next, as shown in FIG. 10B, the insulating
Furthermore, by bonding the
上記のように、積層体形成工程を行うことで、積層体66の所定の位置には、上下左右を絶縁部6と第二シリコン基板64によって囲まれた空隙部40が形成される。
以上により、積層体形成工程では、支持基材10の一方の面に凹部62を形成し、支持基材10の一方の面に絶縁部6を形成し、さらに、支持基材10のうち絶縁部6を形成した部分を覆うように検出基材20を貼り合わせる。これにより、支持基材10と検出基材20との間に空隙部40が設けられた積層体66を形成する。
By performing the layered body forming process as described above, a
As described above, in the laminate forming step, the
(第一電極形成工程)
第一電極形成工程では、まず、図11(a)に示すように、第二シリコン基板64の第一シリコン基板60と対向する面と反対側の面である表面に、第二のシリコン酸化膜68bを成膜する。第二のシリコン酸化膜68bの厚さは、例えば、400[nm]に設定する。
次に、図11(b)に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜68bに、二箇所の第一のトレンチ56aを形成する。なお、第一のトレンチ56aの幅(図11(b)中では、左右方向の長さ)は、例えば、0.5[mm]に設定する。
(First electrode forming step)
In the first electrode forming step, first, as shown in FIG. 11A, a second silicon oxide film is formed on the surface of the
Next, as shown in FIG. 11B, lithography and etching techniques are used to form two
さらに、図11(c)に示すように、第二のシリコン酸化膜68bをマスクとして、エッチング技術を用いて、第二シリコン基板64に、二箇所の第一のトレンチ56aとそれぞれ重なる二箇所の第二のトレンチ56bを形成する。
次に、図12(a)に示すように、積層体66を熱酸化(例えば、300[nm])することで、二箇所の第一のトレンチ56a及び第二のトレンチ56bを、第三のシリコン酸化膜68cで封止する。
これにより、第一電極54を形成した後に、第二シリコン基板64と第一シリコン基板60とが短絡することを防ぐ。次に、図12(b)及び図12(c)に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜68b及び第二シリコン基板64のうち、二箇所の第一のトレンチ56a及び第二のトレンチ56bの間の部分を除去する。これにより、第一電極54を形成するための貫通孔58を形成する。
Further, as shown in FIG. 11(c), using the second
Next, as shown in FIG. 12A, the
This prevents the
さらに、図13(a)に示すように、第一シリコン基板60に形成されていた第一のシリコン酸化膜68aをエッチングして除去する。このとき、第二のシリコン酸化膜68bの厚さは、50[nm]程度となる。
次に、図13(b)に示すように、不純物を含有する電極材料として、n型ポリシリコン96を成膜する。このとき、貫通孔58の内部に、n型ポリシリコン96を充填する。
さらに、図13(c)に示すように、エッチング(または、化学機械研磨)により、不要なn型ポリシリコン96を除去する。これにより、貫通孔58の内部に、n型ポリシリコンで形成された第一電極54が設けられる。
以上により、第一電極形成工程では、検出基材20及び絶縁部6の一部を除去して、検出基材20の支持基材10と対向する面と反対の面である表面から支持基材10まで貫通する貫通孔58を形成する。さらに、第一電極形成工程では、不純物を含有する電極材料で貫通孔58を埋設することで、検出基材20の表面から支持基材10まで到達する第一電極54を形成する。
Further, as shown in FIG. 13A, the first
Next, as shown in FIG. 13B, an n-
Further, as shown in FIG. 13(c), unnecessary n-
As described above, in the first electrode forming step, the
(低抵抗領域形成工程)
低抵抗領域形成工程では、図14に示すように、フォトレジストのパターン(図示せず)を用いて、第一の低抵抗領域72aにイオンを注入する。
第一の低抵抗領域72aは、第二シリコン基板64の表面のうち予め設定した領域である。具体的に、第一の低抵抗領域72aは、後に第一端子50を形成する領域である。
イオン注入後、イオンの活性化と、n型ポリシリコン96から支持基材10への不純物(キャリア)の固相拡散を目的として、積層体66に熱処理(アニール処理)を施す。
(Low resistance region forming step)
In the low-resistance region forming step, as shown in FIG. 14, ions are implanted into the first low-
The first low-
After the ion implantation, the laminate 66 is subjected to heat treatment (annealing) for the purpose of ion activation and solid-phase diffusion of impurities (carriers) from the n-
熱処理により、支持基材10の一部に第二の低抵抗領域72b(n++)が形成される。
第二の低抵抗領域72bは、第一シリコン基板60の第二シリコン基板64と対抗する面のうち予め設定した領域である。具体的に、第二の低抵抗領域72bは、後に第二端子52を形成する領域である。積層体66に熱処理を施した後は、図14中に示すように、第二のシリコン酸化膜68bを除去する。
以上により、低抵抗領域形成工程では、検出基材20の表面のうち予め設定した領域にイオンを注入したあと、第一電極54を形成した積層体66を熱処理する。これにより、第一電極54から支持基材10に不純物を固相拡散させて、検出基材20のイオンを注入した領域に第一の低抵抗領域72aを形成するとともに、支持基材10の一部に第二の低抵抗領域72bを形成する。
A second low-
The second low-
As described above, in the low-resistance area forming step, after ions are implanted into a preset area on the surface of the
(配線層形成工程)
配線層形成工程では、図15に示すように、第二シリコン基板64の上側の面に対し、シリコン窒化膜74と第四のシリコン酸化膜68dとを順に積層する。そして、通常のリソグラフィー及び酸化膜エッチングにより、図16に示すように、第四のシリコン酸化膜68d及びシリコン窒化膜74へ、第一の低抵抗領域72a及び第二の低抵抗領域72bまで到達するホール76を形成する。
次に、図16に示すように、第二のシリコン酸化膜68bの上へ、Ti及びTiNで形成した積層膜78をスパッタリングによって形成し、熱処理を施す。積層膜78は、Al等の金属膜がSiへ異常拡散することを防止する役割を持つ、いわゆるバリアメタルであり、熱処理を施すことによって、ホール76の底部に存在するSiとTiの界面がシリサイド化して、低抵抗な接続を形成することが可能となる。
(Wiring layer forming step)
In the wiring layer forming step, as shown in FIG. 15, a
Next, as shown in FIG. 16, a
さらに、図17に示すように、積層膜78の上へ、スパッタリングによって、Al等の金属膜80を積層する。
次に、フォトリソグラフィー及びエッチング技術を用いて金属膜80をパターニングすることにより、図18に示すような配線層82を形成する。
Further, as shown in FIG. 17, a
Next, by patterning the
その後、検出基材の中心を含む予め設定した領域(後にメンブレンとなる領域)であるメンブレン設定領域84以外を覆うようなフォトレジストのパターン(図示せず)を形成する。さらに、エッチング技術によって、メンブレン設定領域84に形成されている第三のシリコン酸化膜68c及び第二のシリコン酸化膜68bを除去する。そして、メンブレン設定領域84以外を覆うようなフォトレジストのパターン(図示せず)を形成して、図18に示すように、メンブレン設定領域84のシリコン窒化膜74を除去する。
以上により、配線層形成工程では、メンブレン22と電気的に接続された第一端子50と、支持基材10と電気的に接続された第二端子52とを含む配線層82を形成する。
After that, a photoresist pattern (not shown) is formed so as to cover areas other than the membrane setting area 84, which is a preset area including the center of the detection substrate (an area that will later become the membrane). Furthermore, the third
As described above, in the wiring layer forming step, the
(除去工程)
除去工程では、メンブレン設定領域84の一部をエッチングにて切り取ることで、二対である四つの連結部26a~26dをパターニングする。
以上により、除去工程では、検出基材20の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外72aの領域を除去することで、メンブレン22、枠部材24、連結部26を形成する。
(受容体形成工程)
受容体形成工程では、メンブレン22の中心を含む予め設定した領域に、PEI溶液等の溶媒を塗布することで、吸着した物質に応じた変形を生じる受容体30を形成する。
(Removal process)
In the removing step, a portion of the membrane setting region 84 is cut off by etching, thereby patterning four connecting
As described above, in the removing step, the
(Receptor formation step)
In the receptor forming step, a solvent such as a PEI solution is applied to a preset region including the center of the
(動作・作用)
図1から図18を参照しつつ、図19を用いて、第一実施形態の動作と作用を説明する。
表面応力センサ1を、例えば、嗅覚センサとして用いる際には、匂い成分を含んだガスの雰囲気中に受容体30を配置し、ガスが含む匂い成分を、測定対象物として受容体30に吸着させる。
受容体30にガス(測定対象物)の分子が吸着して、受容体30に歪みが発生すると、メンブレン22に表面応力が印加され、図19に示すように、メンブレン22が撓む。
(Action/action)
The operation and action of the first embodiment will be described using FIG. 19 while referring to FIGS. 1 to 18 .
For example, when the
When molecules of gas (measuring object) are adsorbed to the
枠部材24は井桁状に形成されてメンブレン22を包囲しており、連結部26は、メンブレン22と枠部材24を両端部で連結している。このため、連結部26のうち、メンブレン22に連結している端部は自由端となっており、枠部材24に連結している端部は固定端となっている。
したがって、メンブレン22が撓むと、連結部26に、受容体30に発生した歪みに応じた撓みが起きる。そして、連結部26に起きた撓みに応じて、メンブレン22及び連結部26と支持基材10との間の静電容量C0が変化(C1-C0)する。そして、静電容量の変化(C1-C0)に応じた電流値の変化を読み取ることで、測定対象物を検知する。
なお、上述した第一実施形態は、本発明の一例であり、本発明は、上述した第一実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
The
Therefore, when the
The first embodiment described above is an example of the present invention, and the present invention is not limited to the first embodiment described above. Various modifications are possible according to the design and the like within the scope of not departing from the technical idea.
(第一実施形態の効果)
第一実施形態の表面応力センサ1であれば、以下に記載する効果を奏することが可能となる。
(1)印加された表面応力によって撓む導電性のメンブレン22と、メンブレン22を包囲する導電性の枠部材24と、メンブレン22と枠部材24とを連結する導電性の連結部26を備える。さらに、枠部材24に接続されてメンブレン22及び連結部26との間に空隙(空隙部40)を設けて配置され、且つメンブレン22及び連結部26と重なる導電性の支持基材10を備える。
(Effect of the first embodiment)
With the
(1) It has a
これに加え、メンブレン22の表面の中心を含む領域の上に形成され、且つ吸着した物質に応じた変形を生じる受容体30と、枠部材24と支持基材10とを電気的に絶縁する絶縁部6を備える。そして、連結部26が、受容体30の変形に追随したメンブレン22の変形によって撓み、メンブレン22及び連結部26と支持基材10との間の静電容量が、連結部26の撓みによって変化する。
このため、メンブレン22が撓むと、連結部26に、受容体30に発生した歪みに応じた撓みが起きる。そして、連結部26に起きた撓みに応じて、メンブレン22及び連結部26と支持基材10との間の静電容量C0が変化(C1-C0)する。そして、静電容量の変化(C1-C0)に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
In addition to this, an insulation that electrically insulates the
Therefore, when the
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、
ピエゾ抵抗の抵抗値変化を検出する構成と比較して、表面応力センサ1の構成を簡略化することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサ1を提供することが可能となる。
Also, using the change in voltage detected by a full bridge circuit formed by four resistors,
The configuration of the
As a result, it is possible to provide the
(2)メンブレン22と電気的に接続される第一端子50と、支持基材10と電気的に接続される第二端子52をさらに備える。
その結果、連結部26に起きた撓みに応じて変化した、メンブレン22及び連結部26と支持基材10との間の静電容量を、第一端子50と第二端子52を介して検出することが可能となる。
(2) It further includes a
As a result, the capacitance between the
(3)メンブレン22及び連結部26と支持基材10との間の静電容量の変化を検出する容量変化検出部100をさらに備える。
その結果、コンピュータ等、容量変化検出部100が検出した静電容量の変化を用いて測定対象物を検知する構成を付加することで、測定対象物を検知することが可能となる。
(3) It further includes a
As a result, by adding a configuration such as a computer that detects the measurement target using the change in capacitance detected by the capacitance
また、第一実施形態の表面応力センサ1の検査方法であれば、以下に記載する効果を奏することが可能となる。
(4)第一端子50と第二端子52との間に第二の電圧を印加する第二電圧印加工程と、第一端子50と第二端子52との間に第二の電圧を印加した状態における静電容量である検査時静電容量を検知する検査時静電容量検知工程を備える。これに加え、検査時静電容量検知工程で検知した検査時静電容量と、第一端子50と第二端子52との間に第二の電圧とは異なる第一の電圧を印加した状態の静電容量である基準静電容量と、に基づいてメンブレン22の動作を判定する判定工程を備える。
その結果、測定対象物を含む流体の受容体30への付着や、機械的な応力の印加を必要とせずに、メンブレン22の動作の不良を検出することが可能となる。
Moreover, with the inspection method of the
(4) a second voltage applying step of applying a second voltage between the
As a result, it is possible to detect a malfunction of the
(5)第二電圧印加工程の前工程として、第一端子50と第二端子52との間に第一の電圧を印加する第一電圧印加工程と、第一電圧印加工程で第一端子50と第二端子52との間に第一の電圧を印加した状態で基準静電容量を測定する測定工程と、をさらに備える。
その結果、表面応力センサ1の不良を検出するために用いる基準静電容量を、測定対象物を含む流体の受容体30への付着や、機械的な応力の印加を必要とせずに検出することが可能となる。
(5) As a pre-process of the second voltage applying process, a first voltage applying process of applying a first voltage between the
As a result, the reference capacitance used for detecting a defect in the
(6)判定工程でメンブレン22の動作が基準値よりも良好であると判定した場合に、検査時静電容量検知工程で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する補正値算出工程を備える。これに加え、補正値算出工程で算出した感度補正値を記憶する補正値記憶工程と、補正値記憶工程で記憶した感度補正値を用いて感度補正部150を調整する感度補正部調整工程を備える。
その結果、表面応力センサ1の不良が検出された後に、感度補正部150を調整することで、感度補正部150を補正した後に行う測定対象物を検知する精度を、向上させることが可能となる。
(6) Sensitivity correction, which is a sensitivity correction value corresponding to the capacitance during inspection detected in the capacitance detection step during inspection when it is determined in the determination step that the operation of the
As a result, by adjusting the
また、第一実施形態の表面応力センサの製造方法であれば、以下に記載する効果を奏することが可能となる。
(7)積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程を備える。
積層体形成工程は、支持基材10の一方の面に凹部62を形成し、一方の面に絶縁部6を形成する工程である。さらに、積層体形成工程は、支持基材10のうち絶縁部6を形成した部分を覆うように検出基材20を貼り合わせることで、支持基材10と検出基材20との間に空隙部40が設けられた積層体66を形成する工程である。第一電極形成工程は、検出基材20及び絶縁部6の一部を除去して、検出基材20の支持基材10と対向する面と反対の面である表面から支持基材10まで貫通する貫通孔58を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔58を埋設することで表面から支持基材10まで到達する第一電極54を形成する工程である。低抵抗領域形成工程は、検出基材20の表面のうち予め設定した領域にイオンを注入したあと、第一電極54を形成した積層体66を熱処理することで、第一電極54から支持基材10に不純物を固相拡散させて、検出基材20のイオンを注入した領域に第一の低抵抗領域72aを形成するとともに、支持基材10の一部に第二の低抵抗領域72bを形成する工程である。除去工程は、検出基材20の中心を含む予め設定した領域の周囲であって第一の低抵抗領域72a以外の領域を除去することで、メンブレン22、枠部材24、少なくとも一対の連結部26を形成する工程である。配線層形成工程は、メンブレン22と電気的に接続された第一端子50と、支持基材10と電気的に接続された第二端子52を含む配線層82を形成する工程である。
Moreover, with the method for manufacturing the surface stress sensor of the first embodiment, it is possible to obtain the effects described below.
(7) A laminate forming step, a first electrode forming step, a low resistance region forming step, a removing step, and a wiring layer forming step.
The laminate forming step is a step of forming the
このため、メンブレン22が撓むと、連結部26に、受容体30に発生した歪みに応じた撓みが起きる。そして、連結部26に起きた撓みに応じて、メンブレン22及び連結部26と支持基材10との間の静電容量C0が変化(C1-C0)する。そして、静電容量の変化(C1-C0)に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する構成と比較して、構成を簡略化した表面応力センサ1を製造することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な、表面応力センサの製造方法を提供することが可能となる。
Therefore, when the
In addition, the
As a result, it is intended to provide a method of manufacturing a surface stress sensor that can reduce current consumption and assembly costs compared to a surface sensor that detects an object to be measured by detecting changes in the resistance value of piezoresistors. becomes possible.
(第一実施形態の変形例)
(1)第一実施形態では、支持基材10及び検出基材20を形成する材料として、導電性の材料であるn型シリコンを用いたが、支持基材10及び検出基材20を形成する材料は、これに限定するものではない。
すなわち、例えば、図20に示すように、半導体基材または絶縁性基材で形成した基材層150に、導電性の材料で形成した導体層160を積層することで、支持基材10及び検出基材20を形成してもよい。
なお、図20に示す構成の表面応力センサ1を製造する場合には、例えば、支持基材10を形成する基材層150と、検出基材20を形成する基材層150のそれぞれに導体層160を形成する。その後、支持基材10を形成する基材層150と、検出基材20を形成する基材層150とを貼り合わせる。
(Modification of first embodiment)
(1) In the first embodiment, n-type silicon, which is a conductive material, was used as the material forming the supporting
That is, for example, as shown in FIG. 20, by laminating a
In the case of manufacturing the
したがって、メンブレン22、枠部材24、連結部26及び支持基材10のうち少なくとも一つは、半導体基材または絶縁性基材に導体が積層されて形成された積層基材により形成してもよい。
この場合、支持基材10及び検出基材20を形成する材料の選択肢が増加するため、表面応力センサ1の適用対象を拡大することが可能となる。
Therefore, at least one of the
In this case, the choice of materials for forming the supporting
(2)第一実施形態では、絶縁部6の一部が第二端子52を包囲し、絶縁部6のうち第二端子52を包囲している部分以外が、支持基材10と枠部材24との間に配置されている構成としたが、これに限定するものではない。
すなわち、例えば、図21及び図22に示すように、枠部材24が、支持基材10と対向する面と反対側の面から支持基材10と対向する面まで貫通する貫通部24aを備える構成としてもよい。
この構成であれば、メンブレン22の厚さ方向から見て、枠部材24の一部から、絶縁部6の一部が露出する構成となり、支持基材10と対向する枠部材24の面積を減少させることが可能となる。
(2) In the first embodiment, a portion of the insulating
That is, for example, as shown in FIGS. 21 and 22, the
With this configuration, a portion of the insulating
ところで、第一実施形態の構成では、メンブレン22及び連結部26と支持基材10との間の静電容量と、枠部材24と支持基材10との間の静電容量が、並列に接続された状態で存在する。そして、絶縁部6の誘電率は、空隙部40の誘電率よりも大きく、枠部材24と支持基材10との距離は、メンブレン22と支持基材10との距離よりも小さい。さらに、測定対象物の検知時に、枠部材24は変形しない。したがって、検出基材20のうち枠部材24の静電容量は、検出基材20のうちメンブレン22の静電容量よりも大きくなり、枠部材24と支持基材10との間の静電容量は、オフセットの原因となる。
これに対し、図21及び図22に示す構成であれば、支持基材10と対向する枠部材24の面積を減少させることが可能となるため、枠部材24と支持基材10との間の静電容量に対し、オフセットを低減させることが可能となる。
By the way, in the configuration of the first embodiment, the electrostatic capacitance between the
On the other hand, with the configuration shown in FIGS. 21 and 22, the area of the
(3)第一実施形態では、絶縁部6の一部が第二端子52を包囲し、絶縁部6のうち第二端子52を包囲している部分以外が、支持基材10と枠部材24との間に配置されている構成としたが、これに限定するものではない。
すなわち、例えば、図23及び図24に示すように、貫通部24aを、第一端子50とメンブレン22との間の部分を除き、枠部材24の内側24b、メンブレン22及び連結部26と、枠部材24の外側24cとの間に形成されている構成としてもよい。
この構成であれば、図21及び図22に示す構成と比較して、支持基材10と対向する枠部材24の面積をさらに減少させることが可能となるため、枠部材24と支持基材10との間の静電容量に対し、オフセットをさらに低減させることが可能となる。
(3) In the first embodiment, a portion of the insulating
That is, for example, as shown in FIGS. 23 and 24, the penetrating
With this configuration, compared with the configurations shown in FIGS. It is possible to further reduce the offset with respect to the capacitance between
(4)第一実施形態では、支持基材10及び検出基材20を形成する材料として、導電性の材料であるn型シリコンを用いたが、支持基材10及び検出基材20を形成する材料は、これに限定するものではない。
すなわち、支持基材10及び検出基材20を形成する材料として、導電性の材料であるp型シリコンを用いてもよい。また、支持基材10を形成する材料としてn型シリコンを用い、検出基材20を形成する材料としてp型シリコンを用いてもよい。同様に、支持基材10を形成する材料としてp型シリコンを用い、検出基材20を形成する材料としてn型シリコンを用いてもよい。
(4) In the first embodiment, n-type silicon, which is a conductive material, was used as the material forming the
That is, p-type silicon, which is a conductive material, may be used as the material forming the
(5)第一実施形態では、支持基材10の材料となる第一シリコン基板60の一方の面に凹部62を形成することで、メンブレン22と支持基材10との間に空隙部40を形成したが、これに限定するものではない。すなわち、検出基材20の材料となる第二シリコン基板64の支持基材10と対向する面に凹部を形成することで、メンブレン22と支持基材10との間に空隙部40を形成してもよい。
(5) In the first embodiment, the
(6)第一実施形態では、接続部4の面積を、メンブレン22の厚さ方向から見て、メンブレン22の面積よりも小さい値としたが、これに限定するものではなく、接続部4の面積を、メンブレン22の面積以上としてもよい。
(7)第一実施形態では、接続部4の形状を円形としたが、これに限定するものではなく、接続部4の形状を、例えば、方形としてもよい。また、接続部4を、複数形成してもよい。
(6) In the first embodiment, the area of the
(7) In the first embodiment, the shape of the
(8)第一実施形態では、検出基材20を形成する材料と、支持基材10を形成する材料とを、同一の材料としたが、これに限定するものではなく、検出基材20を形成する材料と、支持基材10を形成する材料とを、異なる材料としてもよい。
この場合、検出基材20の線膨張係数と支持基材10の線膨張係数との差を、1.2×10-5/℃以下とすることで、パッケージ基板2の変形に応じた、検出基材20の変形量と支持基材10の変形量との差を減少させることが可能となる。これにより、メンブレン22の撓みを抑制することが可能となる。
(8) In the first embodiment, the material forming the
In this case, by setting the difference between the linear expansion coefficient of the
(9)第一実施形態では、支持基材10の線膨張係数を、5.0×10-6/℃以下としたが、これに限定するものではなく、支持基材10の線膨張係数を、1.0×10-5/℃以下としてもよい。
この場合であっても、支持基材10の剛性を向上させることが可能となり、温度変化等に起因するパッケージ基板2の変形に対する、検出基材20の変形量を減少させることが可能となる。
(9) In the first embodiment, the coefficient of linear expansion of the supporting
Even in this case, it is possible to improve the rigidity of the
(10)第一実施形態では、表面応力センサ1の検査方法が、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、第一電圧印加工程と、測定工程を備える構成としたが、これに限定するものではない。すなわち、基準静電容量が既知であれば、表面応力センサ1の検査方法が、第一電圧印加工程と測定工程を備えていない構成としてもよい。この場合、判定工程では、第一の電圧は0[V]に設定し、第二の電圧は、表面応力センサ1の構成に応じた値に設定する。
(10) In the first embodiment, the inspection method of the
(11)第一実施形態では、第一電極形成工程において、不純物を含有する電極材料で貫通孔58を埋設することで、検出基材20の表面から支持基材10まで到達する第一電極54を形成したが、これに限定するものではない。
すなわち、第一電極形成工程において、例えば、不純物を含有しない電極材料(ノンドープポリシリコン等)で貫通孔58を埋設したあとに、貫通孔58内の電極材料に不純物を注入することで、第一電極54を形成してもよい。
(11) In the first embodiment, in the first electrode forming step, by filling the through
That is, in the first electrode forming step, for example, after filling the through
(第二実施形態)
以下、本発明の第二実施形態について、図面を参照しつつ説明する。
(構成)
図1から図10を参照しつつ、図25を用いて、第二実施形態の構成を説明する。
第二実施形態の構成は、図25に示すように、枠部材24が、接続層90を介して、支持基材10のパッケージ基板2と対向する面と反対側の面(図25中では、上側の面)に接続されている点を除き、上述した第一実施形態と同様である。
接続層90は、二酸化ケイ素(SiO2)等を用いて形成されている。
その他の構成は、上述した第一実施形態と同様であるため、説明を省略する。
(Second embodiment)
A second embodiment of the present invention will be described below with reference to the drawings.
(Constitution)
The configuration of the second embodiment will be described using FIG. 25 while referring to FIGS. 1 to 10 .
In the configuration of the second embodiment, as shown in FIG. 25, the
The
Since other configurations are the same as those of the above-described first embodiment, description thereof is omitted.
(表面応力センサの製造方法)
図1から図24を参照しつつ、図26から図34を用いて、表面応力センサ1の製造方法を説明する。なお、図26から図34の断面図は、図2のX-X線断面図に対応する。
表面応力センサ1の製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。
(Manufacturing method of surface stress sensor)
A method of manufacturing the
A method for manufacturing the
(積層体形成工程)
積層体形成工程では、まず、図26に示すように、支持基材10の材料となる第一シリコン基板60へ、シリコン酸化膜を用いて形成した絶縁性の犠牲層92を積層する。さらに、犠牲層92へ、検出基材20の材料となる第二シリコン基板64を積層する。なお、犠牲層92としては、シリコン酸化膜の他に、シリコン窒化膜やアルミニウム、チタン、銅、タングステン等の金属膜を用いてもよい。
以上により、積層体形成工程では、支持基材10に絶縁性の犠牲層92を積層し、さらに、絶縁性の犠牲層92に検出基材20を積層して積層体66を形成する。
(Laminate forming step)
In the laminated body forming step, first, as shown in FIG. 26, an insulating
As described above, in the laminate forming step, the insulating
(第一電極形成工程)
第一電極形成工程では、まず、図27(a)に示すように、第二シリコン基板64の第一シリコン基板60と対向する面と反対側の面である表面に、第二のシリコン酸化膜68bを成膜する。
次に、図27(b)に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜68bに、二箇所の第一のトレンチ56aを形成する。なお、第一のトレンチ56aの幅(図27(b)中では、左右方向の長さ)は、例えば、0.5[mm]に設定する。
(First electrode forming step)
In the first electrode forming step, first, as shown in FIG. 27A, a second silicon oxide film is formed on the surface of the
Next, as shown in FIG. 27B, lithography and etching techniques are used to form two
さらに、図27(c)に示すように、第二のシリコン酸化膜68bをマスクとして、エッチング技術を用いて、第二シリコン基板64に、二箇所の第一のトレンチ56aとそれぞれ重なる二箇所の第二のトレンチ56bを形成する。
次に、図28(a)に示すように、積層体66を熱酸化(例えば、300[nm])することで、二箇所の第一のトレンチ56a及び第二のトレンチ56bを、第三のシリコン酸化膜68cで封止する。
これにより、第一電極54を形成した後に、第二シリコン基板64と第一シリコン基板60とが短絡することを防ぐ。次に、図28(b)及び図28(c)に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜68b及び第二シリコン基板64のうち、二箇所の第一のトレンチ56a及び第二のトレンチ56bの間の部分を除去する。これにより、第一電極54を形成するための貫通孔58を形成する。
Further, as shown in FIG. 27(c), using the second
Next, as shown in FIG. 28A, the
This prevents the
さらに、図29(a)に示すように、第一シリコン基板60に形成されていた犠牲層92のうち貫通孔58と連続する部分と、第二シリコン基板64に形成されていた第一のシリコン酸化膜68aをエッチングして除去する。このとき、第一のシリコン酸化膜68aの厚さは、50[nm]程度となる。
次に、図29(b)に示すように、不純物を含有する電極材料として、n型ポリシリコン96を成膜する。このとき、貫通孔58の内部に、n型ポリシリコン96を充填する。
さらに、図29(c)に示すように、エッチング(または、化学機械研磨)により、不要なn型ポリシリコン96を除去する。これにより、貫通孔58の内部に、n型ポリシリコンで形成された第一電極54が設けられる。
Furthermore, as shown in FIG. 29A, the portion of the
Next, as shown in FIG. 29B, an n-
Further, as shown in FIG. 29(c), unnecessary n-
以上により、第一電極形成工程では、検出基材20及び絶縁部6の一部を除去して、検出基材20の支持基材10と対向する面と反対の面である表面から支持基材10まで貫通する貫通孔58を形成する。さらに、第一電極形成工程では、不純物を含有する電極材料で貫通孔58を埋設することで、検出基材20の表面から支持基材10まで到達する第一電極54を形成する。
As described above, in the first electrode forming step, the
(低抵抗領域形成工程)
低抵抗領域形成工程では、図30に示すように、フォトレジストのパターン(図示せず)を用いて、第一の低抵抗領域72aにイオンを注入する。
第一の低抵抗領域72aは、第二シリコン基板64の表面のうち予め設定した領域である。具体的に、第一の低抵抗領域72aは、後に第一端子50を形成する領域である。
その後、イオンの活性化と、n型ポリシリコン96から支持基材10への不純物(キャリア)の固相拡散を目的として、積層体66に熱処理(アニール処理)を施す。
(Low resistance region forming step)
In the low-resistance region forming step, as shown in FIG. 30, ions are implanted into the first low-
The first low-
Thereafter, the laminate 66 is subjected to a heat treatment (annealing treatment) for the purpose of ion activation and solid-phase diffusion of impurities (carriers) from the n-
熱処理により、支持基材10の一部に第二の低抵抗領域72b(n++)が形成される。
第二の低抵抗領域72bは、第一シリコン基板60の第二シリコン基板64と対向する面のうち予め設定した領域である。具体的に、第二の低抵抗領域72bは、後に第二端子52を形成する領域である。
以上により、低抵抗領域形成工程では、検出基材20の表面のうち予め設定した領域にイオンを注入したあと、第一電極54を形成した積層体66を熱処理する。これにより、第一電極54から支持基材10に不純物を固相拡散させて、検出基材20のイオンを注入した領域に第一の低抵抗領域72aを形成するとともに、支持基材10の一部に第二の低抵抗領域72bを形成する。
A second low-
The second low-
As described above, in the low-resistance area forming step, after ions are implanted into a preset area on the surface of the
(ホール形成工程)
ホール形成工程では、一般的なフォトリソグラフィーの技術により、第二シリコン基板64の上側の面に、ホールのパターン(図示せず)を形成する。
次に、ホールのパターンをマスクとしてドライエッチングを施し、図31に示すように、第二シリコン基板64へホール76を形成する。ホール76の直径は、例えば、0.28[μm]に設定して、犠牲層92に到達する深さに設定する。
以上により、ホール形成工程では、検出基材20のうち、検出基材20の中心を含む予め設定した領域に、犠牲層92まで貫通するホール76を形成する。
(Hole forming process)
In the hole forming step, a hole pattern (not shown) is formed on the upper surface of the
Next, dry etching is performed using the hole pattern as a mask to form
As described above, in the hole forming step, the
(空隙部形成工程)
空隙部形成工程では、HFVaporを、ホール76を通して第一シリコン基板60の側に浸透させることで、犠牲層92のみを選択的にエッチングし、図32に示すように、第一シリコン基板60と第二シリコン基板64との間に、空隙部40を形成する。空隙部40を形成した後は、図32中に示すように、第二シリコン基板64の上側の面に形成した第二のシリコン酸化膜68bを除去する。
ここで、HFのWetエッチングを使わない理由は、空隙部40を形成した後の乾燥時に、純水等の表面張力で空隙部40が潰れる不具合(スティクションとも呼称される)の発生を回避するためである。
(Gap forming step)
In the gap forming step, HF Vapor is allowed to permeate the
Here, the reason why HF wet etching is not used is to avoid the occurrence of a problem (also called stiction) in which the
また、空隙部形成工程では、第一シリコン基板60と第二シリコン基板64との間に、空隙部40を形成することで、第一シリコン基板60と第二シリコン基板64との間のうち犠牲層92を残留させた位置に、絶縁部6を形成する。
絶縁部6は、第一シリコン基板60と第二シリコン基板64とを電気的に絶縁する。
Further, in the gap forming step, by forming the
The insulating
以上により、空隙部形成工程では、ホール76を介したエッチングにより、検出基材20の中心を含む予め設定した領域と支持基材10との間に配置された犠牲層92を除去して、支持基材10と検出基材20との間に空隙部40を設ける。これに加え、空隙部形成工程では、検出基材20と支持基材10との間のうち犠牲層92を残留させた位置に設けられ、且つ検出基材20と支持基材10とを電気的に絶縁する絶縁部6を形成する。
As described above, in the gap forming step, etching through the
(ホール封止工程)
ホール封止工程では、図33に示すように、酸化膜94によってホール76を封止する。
ホール76を封止する方法としては、例えば、熱酸化処理とCVD等を組み合わせることが有効であるが、ホール76の直径が小さい場合には、CVDのみを用いることも可能である。
以上により、ホール封止工程では、検出基材20の支持基材10と対向する面と反対側の面に、酸化膜94を形成してホール76を封止する。
(Hole sealing process)
In the hole sealing step, the
As a method for sealing the
As described above, in the hole sealing step, the
(配線層形成工程)
配線層形成工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
以上により、配線層形成工程では、図34に示すように、メンブレン22と電気的に接続された第一端子50と、支持基材10と電気的に接続された第二端子52とを含む配線層82を形成する。
(Wiring layer forming step)
Since the wiring layer forming process is performed in the same procedure as in the above-described first embodiment, the description thereof is omitted.
As described above, in the wiring layer forming step, as shown in FIG. A
(除去工程)
除去工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
(受容体形成工程)
受容体形成工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
(Removal process)
Since the removal step is performed in the same procedure as in the above-described first embodiment, the explanation thereof will be omitted.
(Receptor formation step)
Since the receptor forming step is performed in the same procedure as in the above-described first embodiment, the explanation thereof is omitted.
(動作・作用)
第二実施形態の動作と作用は、上述した第一実施形態と同様であるため、その説明を省略する。
なお、上述した第二実施形態は、本発明の一例であり、本発明は、上述した第二実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
(Action/action)
The operation and effects of the second embodiment are the same as those of the above-described first embodiment, so description thereof will be omitted.
In addition, the second embodiment described above is an example of the present invention, and the present invention is not limited to the second embodiment described above. Various modifications are possible according to the design and the like within the scope of not departing from the technical idea.
(第二実施形態の効果)
第二実施形態の表面応力センサの製造方法であれば、以下に記載する効果を奏することが可能となる。
(1)積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材10に絶縁性の犠牲層92を積層し、さらに、犠牲層92に検出基材20を積層して積層体66を形成する工程である。第一電極形成工程は、検出基材20の一部を除去して、検出基材20の支持基材10と対向する面と反対の面である表面から支持基材10まで貫通する貫通孔58を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔58を埋設することで表面から支持基材10まで到達する第一電極54を形成する工程である。低抵抗領域形成工程は、検出基材20の表面のうち予め設定した領域にイオンを注入したあと、第一電極54を形成した積層体66を熱処理することで、第一電極54から支持基材10に不純物を固相拡散させて、検出基材20のイオンを注入した領域に第一の低抵抗領域72aを形成するとともに、支持基材10の一部に第二の低抵抗領域72bを形成する工程である。ホール形成工程は、検出基材20のうち検出基材20の中心を含む予め設定した領域に、犠牲層92まで貫通するホール76を形成する工程である。空隙部形成工程は、ホールを介したエッチングにより、検出基材20の中心を含む予め設定した領域と支持基材10との間に配置された犠牲層92を除去して支持基材10と検出基材20との間に空隙部40を設ける工程である。これに加え、空隙部形成工程は、検出基材20と支持基材10との間のうち犠牲層92を残留させた位置に設けられ、且つ検出基材20と支持基材10とを電気的に絶縁する絶縁部6を形成する工程である。ホール封止工程は、検出基材20の支持基材10と対向する面と反対側の面に酸化膜を形成してホール76を封止する工程である。除去工程は、検出基材20の中心を含む予め設定した領域の周囲であって第一の低抵抗領域72a以外の領域を除去することで、メンブレン22、枠部材24、少なくとも一対の連結部26を形成する工程である。配線層形成工程は、メンブレン22と電気的に接続された第一端子50と、支持基材10と電気的に接続された第二端子52を含む配線層82を形成する工程である。
(Effect of Second Embodiment)
With the method for manufacturing the surface stress sensor of the second embodiment, it is possible to obtain the effects described below.
(1) A laminate forming step, a first electrode forming step, a low resistance region forming step, a hole forming step, a gap portion forming step, a hole sealing step, a removing step, and a wiring layer forming step. . The laminate formation step is a step of laminating an insulating
このため、メンブレン22が撓むと、連結部26に、受容体30に発生した歪みに応じた撓みが起きる。そして、連結部26に起きた撓みに応じて、メンブレン22及び連結部26と支持基材10との間の静電容量C0が変化(C1-C0)する。そして、静電容量の変化(C1-C0)に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する構成と比較して、構成を簡略化した表面応力センサ1を製造することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な、表面応力センサの製造方法を提供することが可能となる。
Therefore, when the
In addition, the
As a result, it is intended to provide a method of manufacturing a surface stress sensor that can reduce current consumption and assembly costs compared to a surface sensor that detects an object to be measured by detecting changes in the resistance value of piezoresistors. becomes possible.
1…表面応力センサ、2…パッケージ基板、4…接続部、6…絶縁部、10…支持基材、20…検出基材、22…メンブレン、24…枠部材、24a…貫通部、24b…枠部材24の内側、24c…枠部材24の外側、26…連結部、30…受容体、31…受容体形成領域、40…空隙部、50…第一端子、52…第二端子、54…第一電極、56a…第一のトレンチ、56b…第二のトレンチ、58…貫通孔、60…第一シリコン基板、62…凹部、64…第二シリコン基板、66…積層体、68…シリコン酸化膜、72…低抵抗領域、74…シリコン窒化膜、76…ホール、78…積層膜、80…金属膜、82…配線層、84…メンブレン設定領域、88…フォトレジスト、90…接続層、92…犠牲層、94…酸化膜、96…n型ポリシリコン、100…容量変化検出部、110…電源、120…電流検出回路、120a…、オペアンプ120b…抵抗、120c…キャパシタ、120d…乗算器、120e…ローパスフィルタ、120f…A/Dコンバータ、130…記憶部、140…差分演算部、150…基材層、160…導体層、170…感度補正部、VL1…メンブレンの中心を通過する仮想的な直線、VL2…直線VL1と直交する直線
DESCRIPTION OF
Claims (10)
前記メンブレンの厚さ方向から見て当該メンブレンと離間し、且つ前記メンブレンを包囲する導電性の枠部材と、
前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されて当該メンブレンと前記枠部材とを連結する少なくとも一対の導電性の連結部と、
前記枠部材に接続されて前記メンブレン及び前記連結部との間に空隙を設けて配置され、且つ前記厚さ方向から見て、前記メンブレン及び前記連結部と重なる導電性の支持基材と、
前記メンブレンの前記支持基材と対向する面と反対側の面である表面の中心を含む領域の上に形成され、且つ吸着した物質に応じた変形を生じる受容体と、
前記枠部材と前記支持基材との間に設けられ、前記枠部材と前記支持基材とを電気的に絶縁する絶縁部と、を備え、
前記連結部は、前記受容体の変形に追随した前記メンブレンの変形によって撓み、
前記メンブレン及び前記連結部と前記支持基材との間の静電容量が、前記連結部の撓みによって変化する表面応力センサ。 a conductive membrane that flexes with applied surface stress;
a conductive frame member that is spaced apart from the membrane when viewed in the thickness direction of the membrane and surrounds the membrane;
at least a pair of conductive connecting portions arranged at at least two positions sandwiching the membrane when viewed in the thickness direction and connecting the membrane and the frame member;
a conductive support base that is connected to the frame member, is arranged with a gap between the membrane and the connecting portion, and overlaps the membrane and the connecting portion when viewed from the thickness direction;
a receptor formed on a region including the center of the surface of the membrane opposite to the surface facing the supporting substrate and deforming according to the adsorbed substance;
an insulating portion provided between the frame member and the supporting base material for electrically insulating the frame member and the supporting base material;
the connecting portion is bent by deformation of the membrane following deformation of the receptor;
A surface stress sensor in which the electrostatic capacitance between the membrane and the connection portion and the supporting base material changes according to the bending of the connection portion.
前記貫通部は、前記第一端子と前記メンブレンとの間の部分を除き、前記枠部材の内側、前記メンブレン及び前記連結部と、前記枠部材の外側との間に形成されている請求項4に記載した表面応力センサ。 further comprising a first terminal electrically connected to the membrane,
5. The through portion is formed between the inner side of the frame member, the membrane and the connecting portion, and the outer side of the frame member, except for the portion between the first terminal and the membrane. A surface stress sensor as described in .
前記第一端子と前記第二端子との間に第二の電圧を印加する第二電圧印加工程と、
前記第一端子と前記第二端子との間に前記第二の電圧を印加した状態における前記静電容量である検査時静電容量を検知する検査時静電容量検知工程と、
前記検査時静電容量検知工程で検知した検査時静電容量と、前記第一端子と前記第二端子との間に前記第二の電圧とは異なる第一の電圧を印加した状態における前記静電容量である基準静電容量と、に基づいて前記メンブレンの動作を判定する判定工程と、を備える表面応力センサの検査方法。 An inspection method for inspecting the operation of the membrane for the surface stress sensor according to claim 6,
a second voltage applying step of applying a second voltage between the first terminal and the second terminal;
a testing capacitance detection step of detecting a testing capacitance that is the capacitance in a state where the second voltage is applied between the first terminal and the second terminal;
The static capacitance in a state in which a first voltage different from the second voltage is applied between the testing capacitance detected in the testing capacitance detection step and the first terminal and the second terminal and a determination step of determining the operation of the membrane based on a reference capacitance that is a capacitance.
前記検出基材及び前記絶縁部の一部を除去して、前記検出基材の前記支持基材と対向する面と反対の面である表面から前記支持基材まで貫通する貫通孔を形成し、さらに、不純物を含有する電極材料で前記貫通孔を埋設することで前記表面から前記支持基材まで到達する第一電極を形成する第一電極形成工程と、
前記検出基材の前記表面のうち予め設定した領域にイオンを注入し、前記第一電極を形成した前記積層体を熱処理することで、前記第一電極から前記支持基材に前記不純物を固相拡散させて、前記検出基材の前記イオンを注入した領域に第一の低抵抗領域を形成するとともに、前記支持基材の前記検出基材と対抗する面のうち予め設定した領域に第二の低抵抗領域を形成する低抵抗領域形成工程と、
前記検出基材の中心を含む予め設定した領域の周囲であって前記第一の低抵抗領域以外の領域を除去することで、印加された表面応力によって撓むメンブレン、前記メンブレンの厚さ方向から見て隙間を空けてメンブレンを包囲する枠部材、前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されてメンブレンと前記枠部材とを連結する少なくとも一対の連結部、を形成する除去工程と、
前記メンブレンと電気的に接続された第一端子と、前記支持基材と電気的に接続された第二端子を、含む配線層を形成する配線層形成工程と、を備える表面応力センサの製造方法。 Forming a concave portion on one surface of a supporting substrate, forming an insulating portion on the one surface, and bonding a detection substrate so as to cover a portion of the supporting substrate on which the insulating portion is formed. A layered body forming step of forming a layered body in which a gap is provided between the supporting substrate and the detecting substrate;
removing a part of the detection substrate and the insulating portion to form a through hole penetrating from the surface of the detection substrate opposite to the surface facing the support substrate to the support substrate; a first electrode forming step of forming a first electrode reaching from the surface to the supporting substrate by filling the through hole with an electrode material containing impurities;
By implanting ions into a predetermined region of the surface of the detection base material and heat-treating the laminate on which the first electrode is formed, the impurity is solidified from the first electrode to the support base material. diffusion to form a first low-resistance region in the ion-implanted region of the detection substrate, and a second low-resistance region in a preset region of the surface of the support substrate facing the detection substrate. a low resistance region forming step of forming a low resistance region;
By removing a region other than the first low resistance region around a preset region including the center of the detection substrate, the membrane is bent by the applied surface stress, from the thickness direction of the membrane Forming a frame member surrounding the membrane with a gap when viewed, and at least a pair of connecting portions arranged at at least two positions sandwiching the membrane when viewed in the thickness direction and connecting the membrane and the frame member. a removal step to
A method of manufacturing a surface stress sensor, comprising a wiring layer forming step of forming a wiring layer including first terminals electrically connected to the membrane and second terminals electrically connected to the supporting base. .
前記検出基材の一部を除去して、前記検出基材の前記支持基材と対向する面と反対の面である表面から前記支持基材まで貫通する貫通孔を形成し、さらに、不純物を含有する電極材料で前記貫通孔を埋設することで前記表面から前記支持基材まで到達する第一電極を形成する第一電極形成工程と、
前記検出基材の前記表面のうち予め設定した領域にイオンを注入し、前記第一電極を形成した前記積層体を熱処理することで、前記第一電極から前記支持基材に前記不純物を固相拡散させて、前記検出基材の前記イオンを注入した領域に第一の低抵抗領域を形成するとともに、前記支持基材の前記検出基材と対抗する面のうち予め設定した領域に第二の低抵抗領域を形成する低抵抗領域形成工程と、
前記検出基材のうち検出基材の中心を含む予め設定した領域に、前記犠牲層まで貫通するホールを形成するホール形成工程と、
前記ホールを介したエッチングにより、前記検出基材の中心を含む予め設定した領域と前記支持基材との間に配置された前記犠牲層を除去して支持基材と検出基材との間に空隙部を設けるとともに、前記検出基材と前記支持基材との間のうち前記犠牲層を残留させた位置に設けられ、且つ前記検出基材と前記支持基材とを電気的に絶縁する絶縁部を形成する空隙部形成工程と、
前記検出基材の前記支持基材と対向する面と反対側の面に酸化膜を形成して前記ホールを封止するホール封止工程と、
前記検出基材の中心を含む予め設定した領域の周囲であって前記第一の低抵抗領域以外の領域を除去することで、印加された表面応力によって撓むメンブレン、前記メンブレンの厚さ方向から見て隙間を空けてメンブレンを包囲する枠部材、前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されてメンブレンと前記枠部材とを連結する少なくとも一対の連結部、を形成する除去工程と、
前記メンブレンと電気的に接続された第一端子と、前記支持基材と電気的に接続された第二端子を、含む配線層を形成する配線層形成工程と、を備える表面応力センサの製造方法。 a laminate forming step of laminating an insulating sacrificial layer on a supporting substrate and further laminating a detection substrate on the sacrificial layer to form a laminate;
removing a part of the detection substrate to form a through-hole penetrating from the surface of the detection substrate opposite to the surface facing the support substrate to the support substrate; a first electrode forming step of forming a first electrode reaching from the surface to the supporting substrate by filling the through holes with an electrode material contained;
By implanting ions into a predetermined region of the surface of the detection base material and heat-treating the laminate on which the first electrode is formed, the impurity is solidified from the first electrode to the support base material. diffusion to form a first low-resistance region in the ion-implanted region of the detection substrate, and a second low-resistance region in a preset region of the surface of the support substrate facing the detection substrate. a low resistance region forming step of forming a low resistance region;
a hole forming step of forming a hole penetrating to the sacrificial layer in a predetermined region including the center of the detection substrate of the detection substrate;
Etching through the hole removes the sacrificial layer disposed between the support substrate and a preset region including the center of the detection substrate, thereby removing the sacrificial layer between the support substrate and the detection substrate. An insulation that is provided between the detection base material and the support base material at a position where the sacrificial layer remains, and that electrically insulates the detection base material from the support base material. A gap forming step for forming a part;
a hole sealing step of forming an oxide film on the surface of the detection substrate opposite to the surface facing the support substrate to seal the hole;
By removing a region other than the first low resistance region around a preset region including the center of the detection substrate, the membrane is bent by the applied surface stress, from the thickness direction of the membrane Forming a frame member surrounding the membrane with a gap when viewed, and at least a pair of connecting portions arranged at at least two positions sandwiching the membrane when viewed in the thickness direction and connecting the membrane and the frame member. a removal step to
A method of manufacturing a surface stress sensor, comprising a wiring layer forming step of forming a wiring layer including first terminals electrically connected to the membrane and second terminals electrically connected to the supporting base. .
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064094 | 2018-03-29 | ||
JP2018064094 | 2018-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019174462A JP2019174462A (en) | 2019-10-10 |
JP7176986B2 true JP7176986B2 (en) | 2022-11-22 |
Family
ID=68168793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019053434A Active JP7176986B2 (en) | 2018-03-29 | 2019-03-20 | SURFACE STRESS SENSOR, SURFACE STRESS SENSOR INSPECTION METHOD, SURFACE STRESS SENSOR MANUFACTURER |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7176986B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001014842A1 (en) | 1999-08-20 | 2001-03-01 | Hitachi, Ltd. | Semiconductor pressure sensor and pressure sensing device |
JP2015045657A (en) | 2010-05-24 | 2015-03-12 | 独立行政法人物質・材料研究機構 | Surface stress sensor |
JP2016070739A (en) | 2014-09-29 | 2016-05-09 | 京セラ株式会社 | Sensor |
JP2017187447A (en) | 2016-04-08 | 2017-10-12 | アルプス電気株式会社 | Sensor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63175482A (en) * | 1987-01-16 | 1988-07-19 | Nissan Motor Co Ltd | Pressure sensor |
JPH07181089A (en) * | 1993-12-22 | 1995-07-18 | Nitta Ind Corp | Capacitive sensor |
-
2019
- 2019-03-20 JP JP2019053434A patent/JP7176986B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001014842A1 (en) | 1999-08-20 | 2001-03-01 | Hitachi, Ltd. | Semiconductor pressure sensor and pressure sensing device |
JP2015045657A (en) | 2010-05-24 | 2015-03-12 | 独立行政法人物質・材料研究機構 | Surface stress sensor |
JP2016070739A (en) | 2014-09-29 | 2016-05-09 | 京セラ株式会社 | Sensor |
JP2017187447A (en) | 2016-04-08 | 2017-10-12 | アルプス電気株式会社 | Sensor device |
Also Published As
Publication number | Publication date |
---|---|
JP2019174462A (en) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10775248B2 (en) | MEMS strain gauge sensor and manufacturing method | |
TWI648527B (en) | An improved pressure sensor structure | |
JP6195011B2 (en) | Improved pressure sensor structure | |
US6642594B2 (en) | Single chip multiple range pressure transducer device | |
EP2554981B1 (en) | Integrated circuit with a gas sensor and method of manufacturing such an integrated circuit | |
US11187666B2 (en) | Method for manufacturing a relative humidity sensor and relative humidity sensor | |
US20150135853A1 (en) | Mems pressure sensor field shield layout for surface charge immunity in oil filled packaging | |
KR20120069722A (en) | Capacitance sensor | |
WO2000039551A1 (en) | Pressure sensor | |
JP4452526B2 (en) | Strain detecting element and pressure sensor | |
JP7176986B2 (en) | SURFACE STRESS SENSOR, SURFACE STRESS SENSOR INSPECTION METHOD, SURFACE STRESS SENSOR MANUFACTURER | |
JP4867792B2 (en) | Wafer level package structure and sensor device | |
CN101943623A (en) | Pressure sensor and method for manufacturing the same | |
US20220205963A1 (en) | Gas sensor, component detection apparatus including gas sensor, inspection system including gas sensor, gas sensor inspection method, and gas sensor manufacturing method | |
US20220196585A1 (en) | Sensor for measuring a gas property | |
JPH1022511A (en) | Semiconductor pressure sensor and its manufacture | |
JPH0979928A (en) | Semiconductor pressure sensor device | |
JP3596935B2 (en) | Semiconductor pressure sensor | |
JP3420808B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JP2008170271A (en) | External force detection sensor | |
WO2018235415A1 (en) | Physical quantity sensor | |
JP2007093242A (en) | Pressure sensor | |
JP6947710B2 (en) | Surface stress sensor and its manufacturing method | |
JP5194510B2 (en) | Sensor device | |
JP2009198327A (en) | Mems sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7176986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |