JP7158985B2 - セキュアなパブリッククラウドのための暗号メモリオーナーシップテーブル - Google Patents
セキュアなパブリッククラウドのための暗号メモリオーナーシップテーブル Download PDFInfo
- Publication number
- JP7158985B2 JP7158985B2 JP2018190245A JP2018190245A JP7158985B2 JP 7158985 B2 JP7158985 B2 JP 7158985B2 JP 2018190245 A JP2018190245 A JP 2018190245A JP 2018190245 A JP2018190245 A JP 2018190245A JP 7158985 B2 JP7158985 B2 JP 7158985B2
- Authority
- JP
- Japan
- Prior art keywords
- guest
- workload
- address
- physical address
- hardware physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
- G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0623—Securing storage systems in relation to content
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
エージェントがメモリに読み込まれ、実行できるようになると、エージェントはVMMに代わって、VMCS及び他の制御構造の作成及び変更を続けることができる。
[実施例]
[他の可能性のあるクレーム]
(項目1)
プロセッサと、
上記プロセッサに結合されたメモリと
を備える装置であって、
上記プロセッサは、信頼できないワークロードマネージャを実行して、少なくとも1つのゲストワークロードの実行を管理し、
上記信頼できないワークロードマネージャは、(i)上記少なくとも1つのゲストワークロードのうちのあるゲストワークロードに上記メモリのある領域を割り振り、(ii)上記メモリの上記領域のそれぞれのメモリ位置と関連付けられたそれぞれの元のハードウェア物理アドレスを、上記ゲストワークロードによって提供されたそれぞれの元のゲストアドレスに割り当て、
上記ゲストワークロードは、上記ゲストワークロードに割り振られたメモリの上記領域のそれぞれの元のゲストアドレスから上記ゲストワークロードのそれぞれの上記元のハードウェア物理アドレスへのそれぞれのマッピングを格納し、
上記ゲストワークロードから、要求されたゲストアドレスを用いて上記メモリにアクセスする要求を受け取ったことに応答して、上記プロセッサはさらに、(i)上記信頼できないワークロードマネージャから、上記要求されたゲストアドレスに対応するワークロードマネージャ提供の変換後のハードウェア物理アドレスを取得し、(ii)格納されたマッピングが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレス用に存在するかどうかを判定し、(iii)上記格納されたマッピングを探し出したことに応答して、上記格納されたマッピングの格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致するかどうかを判定し、(iv)上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致した場合、上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする、装置。
(項目2)
上記プロセッサはさらに、
上記格納されたマッピングの格納された期待ハードウェア物理アドレスが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致するかどうかを判定し、
上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にすることは、上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致し、且つ上記格納されたマッピングの上記格納された期待ハードウェア物理アドレスが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致した場合、上記ゲストワークロードを有効にすることを含む、項目1に記載の装置。
(項目3)
上記ゲストワークロードはさらに、
(i)上記ゲストワークロードによって上記メモリの上記領域のそれぞれのメモリ位置に書き込まれたコンテンツを、上記ゲストワークロード用のコンシューマ提供のキーで暗号化させ、
(ii)上記ゲストワークロードのそれぞれのマッピングを上記コンシューマ提供のキーで暗号化させる、項目1に記載の装置。
(項目4)
上記ゲストワークロードのマッピングを上記コンシューマ提供のキーで暗号化させることは、上記マッピングのそれぞれの上記元のゲストアドレスを、上記マッピングのそれぞれの上記元のハードウェア物理アドレスに結び付ける、項目3に記載の装置。
(項目5)
上記ゲストワークロードによって書き込まれた上記コンテンツを上記コンシューマ提供のキーで暗号化させることはさらに、上記マッピングのそれぞれの上記元のゲストアドレスを、上記マッピングのそれぞれの上記元のハードウェア物理アドレスの暗号化されたコンテンツに結び付ける、項目3に記載の装置。
(項目6)
上記ゲストワークロードはさらに、メモリオーナーシップテーブルのそれぞれのエントリとして、それぞれのマッピングを格納する、項目1に記載の装置。
(項目7)
上記ゲストワークロードはさらに、上記ゲストワークロードのそれぞれの元のゲストアドレスから上記メモリオーナーシップテーブルの上記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを格納し、
上記プロセッサはさらに、上記ゲストワークロードからの、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする要求に応答して、(i)それぞれの上記元のゲストアドレスに対応する上記メモリオーナーシップテーブルのエントリを識別し、(ii)上記メモリオーナーシップテーブルの上記エントリの期待される元の仮想アドレスがそれぞれの上記元の仮想アドレスと一致することを、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする前に確認する、項目6に記載の装置。
(項目8)
上記ゲストワークロードはさらに、上記ゲストワークロードの期待レジスタ値を格納して、上記プロセッサが上記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定することを可能にし、
上記プロセッサは、ワークロードマネージャ提供のレジスタ値が上記ゲストワークロードの上記期待レジスタ値と一致することを、上記ゲストワークロードの上記ページディレクトリ及び上記ページテーブルにアクセスする前に確認する、項目1に記載の装置。
(項目9)
上記ゲストワークロードはさらに、(i)元の制御構造ハードウェア物理アドレスから上記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの制御構造マッピングを格納し、(ii)上記制御構造マッピングと共に制御構造標識を格納し、上記元の制御構造ハードウェア物理アドレスのコンテンツが上記ゲストワークロードの制御構造を含む場合、上記制御構造標識は真(TRUE)に設定され、
上記プロセッサはさらに、上記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが上記ゲストワークロードの上記期待される制御構造ハードウェア物理アドレスと一致すること、且つ上記制御構造標識が真であることを、上記ゲストワークロードの上記制御構造を上記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認する、項目1に記載の装置。
(項目10)
上記ゲストワークロードはさらに、特定の元のハードウェア物理アドレスの期待コンテンツ確認値を格納し、上記期待コンテンツ確認値は、上記特定の元のハードウェア物理アドレスのコンテンツをハッシュすることによって決定され、
上記プロセッサは、上記期待コンテンツ確認値が上記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、上記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認する、項目1に記載の装置。
(項目11)
命令を含む少なくとも1つのコンピュータ可読媒体であって、実行された場合、
信頼できないワークロードマネージャを実行して、少なくとも1つのゲストワークロードの実行を管理することと、
上記信頼できないワークロードマネージャによって管理されるゲストワークロードから、要求されたゲストアドレスを用いてメモリにアクセスする要求を受け取ることと、
上記信頼できないワークロードマネージャから、上記要求されたゲストアドレスに対応するワークロードマネージャ提供の変換後のハードウェア物理アドレスを取得することと、
格納されたマッピングが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレス用に存在するかどうかを判定することと、
上記格納されたマッピングを探し出したことに応答して、上記格納されたマッピングの格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致するかどうかを判定することと、
上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致した場合、上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にすることと
をプロセッサに行わせる命令を備える、少なくとも1つのコンピュータ可読媒体。
(項目12)
上記命令はさらに、
上記格納されたマッピングの格納された期待ハードウェア物理アドレスが、上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致するかどうかを上記プロセッサに判定させる命令を含み、
上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にすることは、上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致し、且つ上記格納されたマッピングの上記格納された期待ハードウェア物理アドレスが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致した場合、上記ゲストワークロードを有効にすることを含む、項目11に記載の少なくとも1つのコンピュータ可読媒体。
(項目13)
上記命令はさらに、
上記ゲストワークロードのそれぞれの元のゲストアドレスから上記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを含むメモリオーナーシップテーブルのエントリを識別することと、
上記メモリオーナーシップテーブルの上記エントリの期待される元のゲスト仮想アドレスが上記エントリのそれぞれの上記元の仮想アドレスと一致することを、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする前に確認することと
を上記プロセッサに行わせる、項目10に記載の少なくとも1つのコンピュータ可読媒体。
(項目14)
上記命令はさらに、
上記ゲストワークロードの格納された期待レジスタ値を識別して、上記プロセッサが上記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定することを可能にすることと、
ワークロードマネージャ提供のレジスタ値が上記ゲストワークロードの上記格納された期待レジスタ値と一致することを、上記ゲストワークロードの上記ページディレクトリ及び上記ページテーブルにアクセスする前に確認することと
を上記プロセッサに行わせる、請求項11に記載の少なくとも1つのコンピュータ可読媒体。
(項目15)
上記命令はさらに、
(i)元の制御構造ハードウェア物理アドレスから上記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの格納された制御構造マッピングと、(ii)上記制御構造マッピングと関連付けられた格納された制御構造標識とを識別することであって、上記元の制御構造ハードウェア物理アドレスのコンテンツが上記ゲストワークロードの制御構造を含む場合、上記制御構造標識は真に設定される、識別することと、
上記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが上記ゲストワークロードの上記期待される制御構造ハードウェア物理アドレスと一致すること、且つ上記制御構造標識が真であることを、上記ゲストワークロードの上記制御構造を上記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認することと
を上記プロセッサに行わせる、項目11に記載の少なくとも1つのコンピュータ可読媒体。
(項目16)
上記命令はさらに、
特定の元のハードウェア物理アドレスの期待コンテンツ確認値を識別することと、
上記期待コンテンツ確認値が上記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、上記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認することと
を上記プロセッサに行わせる、項目11に記載の少なくとも1つのコンピュータ可読媒体。
(項目17)
命令を含む少なくとも1つのコンピュータ可読媒体であって、実行された場合、
信頼できないワークロードマネージャによって管理された複数のゲストワークロードのうちのあるゲストワークロードをプロセッサに実行させる命令を備え、
上記ゲストワークロードは、(i)上記信頼できないワークロードマネージャから、メモリの領域の割り振りを受け取り、(ii)上記メモリの上記領域のそれぞれのメモリ位置にそれぞれの元のゲストアドレスを提供し、(iii)それぞれの上記元のゲストアドレスに割り当てられたそれぞれの元のハードウェア物理アドレスを受け取り、(iv)それぞれの上記元のゲストアドレスからそれぞれの上記元のハードウェア物理アドレスへのそれぞれのマッピングを格納する、少なくとも1つのコンピュータ可読媒体。
(項目18)
上記ゲストワークロードはさらに、
(i)上記ゲストワークロードによって上記メモリの上記領域のそれぞれのメモリ位置に書き込まれたコンテンツを、上記ゲストワークロード用のコンシューマ提供のキーで暗号化させ、
(ii)上記ゲストワークロードのそれぞれのマッピングを上記コンシューマ提供のキーで暗号化させる、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目19)
上記ゲストワークロードのマッピングを上記コンシューマ提供のキーで暗号化させることは、上記マッピングのそれぞれの上記元のゲストアドレスを、上記マッピングのそれぞれの上記元のハードウェア物理アドレスに結び付ける、項目18に記載の少なくとも1つのコンピュータ可読媒体。
(項目20)
上記ゲストワークロードによって書き込まれた上記コンテンツを上記コンシューマ提供のキーで暗号化させることはさらに、上記マッピングのそれぞれの上記元のゲストアドレスを、上記マッピングのそれぞれの上記元のハードウェア物理アドレスの暗号化されたコンテンツに結び付ける、項目18に記載の少なくとも1つのコンピュータ可読媒体。
(項目21)
上記ゲストワークロードはさらに、メモリオーナーシップテーブルのそれぞれのエントリとして、それぞれのマッピングを格納する、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目22)
上記ゲストワークロードはさらに、上記ゲストワークロードのそれぞれの元のゲストアドレスから上記メモリオーナーシップテーブルの上記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを格納し、
上記プロセッサはさらに、上記ゲストワークロードからの、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする要求に応答して、(i)それぞれの上記元のゲストアドレスに対応する上記メモリオーナーシップテーブルのエントリを識別し、(ii)上記メモリオーナーシップテーブルの上記エントリの期待される元の仮想アドレスがそれぞれの上記元の仮想アドレスと一致することを、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする前に確認する、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目23)
上記ゲストワークロードはさらに、上記ゲストワークロードの期待レジスタ値を格納して、上記プロセッサが上記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定することを可能にし、
上記プロセッサは、ワークロードマネージャ提供のレジスタ値が上記ゲストワークロードの上記期待レジスタ値と一致することを、上記ゲストワークロードの上記ページディレクトリ及び上記ページテーブルにアクセスする前に確認する、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目24)
上記ゲストワークロードはさらに、(i)元の制御構造ハードウェア物理アドレスから上記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの制御構造マッピングを格納し、(ii)上記制御構造マッピングと共に制御構造標識を格納し、上記元の制御構造ハードウェア物理アドレスのコンテンツが上記ゲストワークロードの制御構造を含む場合、上記制御構造標識は真(TRUE)に設定され、
上記プロセッサはさらに、上記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが上記ゲストワークロードの上記期待される制御構造ハードウェア物理アドレスと一致すること、且つ上記制御構造標識が真であることを、上記ゲストワークロードの上記制御構造を上記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認する、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目25)
上記ゲストワークロードはさらに、特定の元のハードウェア物理アドレスの期待コンテンツ確認値を格納し、上記期待コンテンツ確認値は、上記特定の元のハードウェア物理アドレスのコンテンツをハッシュすることによって決定され、
上記プロセッサは、上記期待コンテンツ確認値が上記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、上記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認する、項目17に記載の少なくとも1つのコンピュータ可読媒体。
(項目26)
プロセッサによって実行されるコンピュータ実装方法であって、
信頼できないワークロードマネージャを実行して、少なくとも1つのゲストワークロードの実行を管理する段階と、
上記少なくとも1つのゲストワークロードのうちのあるゲストワークロードから、要求されたゲストアドレスを用いてメモリにアクセスする要求を受け取る段階と、
上記信頼できないワークロードマネージャから、上記要求されたゲストアドレスに対応するワークロードマネージャ提供の変換後のハードウェア物理アドレスを取得する段階と、
格納されたマッピングが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレス用に存在するかどうかを判定する段階と、
上記格納されたマッピングを探し出したことに応答して、上記格納されたマッピングの格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致するかどうかを判定する段階と、
上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致した場合、上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする段階と
を備えるコンピュータ実装方法。
(項目27)
上記格納されたマッピングの格納された期待ハードウェア物理アドレスが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致するかどうかを判定する段階をさらに備え、
上記ゲストワークロードが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする段階は、上記格納されたマッピングの上記格納された期待ゲストアドレスが上記要求されたゲストアドレスと一致し、且つ上記格納されたマッピングの上記格納された期待ハードウェア物理アドレスが上記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致した場合、上記ゲストワークロードを有効にする段階を含む、項目26に記載のコンピュータ実装方法。
(項目28)
上記ゲストワークロードのそれぞれの元のゲストアドレスから上記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを含むメモリオーナーシップテーブルのエントリを識別する段階と、
上記メモリオーナーシップテーブルの上記エントリの期待される元のゲスト仮想アドレスが上記エントリのそれぞれの上記元の仮想アドレスと一致することを、それぞれの上記元のゲストアドレスに格納されたデータにアクセスする前に確認する段階と
をさらに備える、項目26に記載のコンピュータ実装方法。
(項目29)
上記ゲストワークロードの格納された期待レジスタ値を識別して、上記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定する段階と、
ワークロードマネージャ提供のレジスタ値が上記ゲストワークロードの上記格納された期待レジスタ値と一致することを、上記ゲストワークロードの上記ページディレクトリ及び上記ページテーブルにアクセスする前に確認する段階と
をさらに備える、項目26に記載のコンピュータ実装方法。
(項目30)
(i)元の制御構造ハードウェア物理アドレスから上記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの格納された制御構造マッピングと、(ii)上記制御構造マッピングと関連付けられた格納された制御構造標識とを識別する段階であって、上記元の制御構造ハードウェア物理アドレスのコンテンツが上記ゲストワークロードの制御構造を含む場合、上記制御構造標識は真に設定される、段階と、
上記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが上記ゲストワークロードの上記期待される制御構造ハードウェア物理アドレスと一致すること、且つ上記制御構造標識が真であることを、上記ゲストワークロードの上記制御構造を上記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認する段階と
をさらに備える、項目26に記載のコンピュータ実装方法。
(項目31)
特定の元のハードウェア物理アドレスの期待コンテンツ確認値を識別する段階と、
上記期待コンテンツ確認値が上記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、上記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認する段階と
をさらに備える、項目26に記載のコンピュータ実装方法。
Claims (19)
- プロセッサと、
前記プロセッサに結合されたメモリと
を備える装置であって、
前記プロセッサは、信頼できないワークロードマネージャを実行して、少なくとも1つのゲストワークロードの実行を管理し、
前記信頼できないワークロードマネージャは、(i)前記少なくとも1つのゲストワークロードのうちのあるゲストワークロードに前記メモリのある領域を割り振り、(ii)前記メモリの前記領域のそれぞれのメモリ位置と関連付けられたそれぞれの元のハードウェア物理アドレスを、前記ゲストワークロードによって提供されたそれぞれの元のゲストアドレスに割り当て、
前記ゲストワークロードは、前記ゲストワークロードに割り振られた前記メモリの前記領域のそれぞれの元のゲストアドレスから前記ゲストワークロードのそれぞれの前記元のハードウェア物理アドレスへのそれぞれのマッピングを格納し、
前記ゲストワークロードから、要求されたゲストアドレスを用いて前記メモリにアクセスする要求を受け取ったことに応答して、前記プロセッサはさらに、(i)前記信頼できないワークロードマネージャから、前記要求されたゲストアドレスに対応するワークロードマネージャ提供の変換後のハードウェア物理アドレスを取得し、(ii)格納されたマッピングが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレス用に存在するかどうかを判定し、(iii)前記格納されたマッピングを探し出したことに応答して、前記格納されたマッピングの格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致するかどうかを判定し、(iv)前記格納されたマッピングの前記格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致した場合、前記ゲストワークロードが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする、装置。 - 前記プロセッサはさらに、
前記格納されたマッピングの格納された期待ハードウェア物理アドレスが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致するかどうかを判定し、
前記ゲストワークロードが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にすることは、前記格納されたマッピングの前記格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致し、且つ前記格納されたマッピングの前記格納された期待ハードウェア物理アドレスが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致した場合、前記ゲストワークロードを有効にすることを含む、請求項1に記載の装置。 - 前記ゲストワークロードはさらに、
(i)前記ゲストワークロードによって前記メモリの前記領域のそれぞれのメモリ位置に書き込まれたコンテンツを、前記ゲストワークロード用のコンシューマ提供のキーで暗号化させ、
(ii)前記ゲストワークロードのそれぞれのマッピングを前記コンシューマ提供のキーで暗号化させる、請求項1又は2に記載の装置。 - 前記ゲストワークロードのマッピングを前記コンシューマ提供のキーで暗号化させることは、前記マッピングのそれぞれの前記元のゲストアドレスを、前記マッピングのそれぞれの前記元のハードウェア物理アドレスに結び付ける、請求項3に記載の装置。
- 前記ゲストワークロードによって書き込まれた前記コンテンツを前記コンシューマ提供のキーで暗号化させることはさらに、前記マッピングのそれぞれの前記元のゲストアドレスを、前記マッピングのそれぞれの前記元のハードウェア物理アドレスの暗号化されたコンテンツに結び付ける、請求項3に記載の装置。
- 前記ゲストワークロードはさらに、メモリオーナーシップテーブルのそれぞれのエントリとして、それぞれのマッピングを格納する、請求項1から5のいずれか一項に記載の装置。
- 前記ゲストワークロードはさらに、前記ゲストワークロードのそれぞれの元のゲストアドレスから前記メモリオーナーシップテーブルの前記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを格納し、
前記プロセッサはさらに、前記ゲストワークロードからの、それぞれの前記元のゲストアドレスに格納されたデータにアクセスする要求に応答して、(i)それぞれの前記元のゲストアドレスに対応する前記メモリオーナーシップテーブルのエントリを識別し、(ii)前記メモリオーナーシップテーブルの前記エントリの期待される元の仮想アドレスがそれぞれの前記元の仮想アドレスと一致することを、それぞれの前記元のゲストアドレスに格納されたデータにアクセスする前に確認する、請求項6に記載の装置。 - 前記ゲストワークロードはさらに、前記ゲストワークロードの期待レジスタ値を格納して、前記プロセッサが前記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定することを可能にし、
前記プロセッサは、ワークロードマネージャ提供のレジスタ値が前記ゲストワークロードの前記期待レジスタ値と一致することを、前記ゲストワークロードの前記ページディレクトリ及び前記ページテーブルにアクセスする前に確認する、請求項1から7のいずれか一項に記載の装置。 - 前記ゲストワークロードはさらに、(i)元の制御構造ハードウェア物理アドレスから前記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの制御構造マッピングを格納し、(ii)前記制御構造マッピングと共に制御構造標識を格納し、前記元の制御構造ハードウェア物理アドレスのコンテンツが前記ゲストワークロードの制御構造を含む場合、前記制御構造標識は真(TRUE)に設定され、
前記プロセッサはさらに、前記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが前記ゲストワークロードの前記期待される制御構造ハードウェア物理アドレスと一致すること、且つ前記制御構造標識が真であることを、前記ゲストワークロードの前記制御構造を前記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認する、請求項1から8のいずれか一項に記載の装置。
- 前記ゲストワークロードはさらに、特定の元のハードウェア物理アドレスの期待コンテンツ確認値を格納し、前記期待コンテンツ確認値は、前記特定の元のハードウェア物理アドレスのコンテンツをハッシュすることによって決定され、
前記プロセッサは、前記期待コンテンツ確認値が前記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、前記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認する、請求項1から9のいずれか一項に記載の装置。 - 信頼できないワークロードマネージャを実行して、少なくとも1つのゲストワークロードの実行を管理する段階と、
前記少なくとも1つのゲストワークロードのうちのあるゲストワークロードから、要求されたゲストアドレスを用いてメモリにアクセスする要求を受け取る段階と、
前記信頼できないワークロードマネージャから、前記要求されたゲストアドレスに対応するワークロードマネージャ提供の変換後のハードウェア物理アドレスを取得する段階と、
格納されたマッピングが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレス用に存在するかどうかを判定する段階と、
前記格納されたマッピングを探し出したことに応答して、前記格納されたマッピングの格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致するかどうかを判定する段階と、
前記格納されたマッピングの前記格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致した場合、前記ゲストワークロードが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする段階と
を備えるコンピュータ実装方法。 - 前記格納されたマッピングの格納された期待ハードウェア物理アドレスが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致するかどうかを判定する段階をさらに備え、
前記ゲストワークロードが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスのコンテンツにアクセスすることを可能にする段階は、前記格納されたマッピングの前記格納された期待ゲストアドレスが前記要求されたゲストアドレスと一致し、且つ前記格納されたマッピングの前記格納された期待ハードウェア物理アドレスが前記ワークロードマネージャ提供の変換後のハードウェア物理アドレスと一致した場合、前記ゲストワークロードを有効にする段階を含む、請求項11に記載のコンピュータ実装方法。 - 前記ゲストワークロードのそれぞれの元のゲストアドレスから前記ゲストワークロードのそれぞれの元の仮想アドレスへの仮想マッピングを含むメモリオーナーシップテーブルのエントリを識別する段階と、
前記メモリオーナーシップテーブルの前記エントリの期待される元のゲスト仮想アドレスが前記エントリのそれぞれの前記元の仮想アドレスと一致することを、それぞれの前記元のゲストアドレスに格納されたデータにアクセスする前に確認する段階と
をさらに備える、請求項11又は12に記載のコンピュータ実装方法。 - 前記ゲストワークロードの格納された期待レジスタ値を識別して、前記ゲストワークロードのページディレクトリ及びページテーブルの位置を特定する段階と、
ワークロードマネージャ提供のレジスタ値が前記ゲストワークロードの前記格納された期待レジスタ値と一致することを、前記ゲストワークロードの前記ページディレクトリ及び前記ページテーブルにアクセスする前に確認する段階と
をさらに備える、請求項11から13のいずれか一項に記載のコンピュータ実装方法。 - (i)元の制御構造ハードウェア物理アドレスから前記ゲストワークロードの期待される制御構造ハードウェア物理アドレスへの格納された制御構造マッピングと、(ii)前記制御構造マッピングと関連付けられた格納された制御構造標識とを識別する段階であって、前記元の制御構造ハードウェア物理アドレスのコンテンツが前記ゲストワークロードの制御構造を含む場合、前記制御構造標識は真に設定される、段階と、
前記ゲストワークロードのワークロードマネージャ提供の制御構造ハードウェア物理アドレスが前記ゲストワークロードの前記期待される制御構造ハードウェア物理アドレスと一致すること、且つ前記制御構造標識が真であることを、前記ゲストワークロードの前記制御構造を前記ワークロードマネージャ提供の制御構造ハードウェア物理アドレスから読み込む前に確認する段階と
をさらに備える、請求項11から14のいずれか一項に記載のコンピュータ実装方法。 - 特定の元のハードウェア物理アドレスの期待コンテンツ確認値を識別する段階と、
前記期待コンテンツ確認値が前記特定の元のハードウェア物理アドレスのコンテンツのハッシュ値と一致することを、前記特定の元のハードウェア物理アドレスに格納されたデータにアクセスする前に確認する段階と
をさらに備える、請求項11から15のいずれか一項に記載のコンピュータ実装方法。 - 請求項11から16のいずれか一項に記載のコンピュータ実装方法をマシンに実行させるためのプログラム。
- 請求項11から16のいずれか一項に記載のコンピュータ実装方法を実行する手段を備えた、コンピュータ実装装置。
- 請求項17に記載のプログラムを格納するコンピュータ可読記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022163723A JP7428770B2 (ja) | 2017-11-10 | 2022-10-12 | コンピュータプログラム、コンピュータ可読記憶媒体及び装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/808,986 US10671737B2 (en) | 2017-11-10 | 2017-11-10 | Cryptographic memory ownership table for secure public cloud |
US15/808,986 | 2017-11-10 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022163723A Division JP7428770B2 (ja) | 2017-11-10 | 2022-10-12 | コンピュータプログラム、コンピュータ可読記憶媒体及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019091430A JP2019091430A (ja) | 2019-06-13 |
JP7158985B2 true JP7158985B2 (ja) | 2022-10-24 |
Family
ID=65230509
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018190245A Active JP7158985B2 (ja) | 2017-11-10 | 2018-10-05 | セキュアなパブリッククラウドのための暗号メモリオーナーシップテーブル |
JP2022163723A Active JP7428770B2 (ja) | 2017-11-10 | 2022-10-12 | コンピュータプログラム、コンピュータ可読記憶媒体及び装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022163723A Active JP7428770B2 (ja) | 2017-11-10 | 2022-10-12 | コンピュータプログラム、コンピュータ可読記憶媒体及び装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10671737B2 (ja) |
JP (2) | JP7158985B2 (ja) |
CN (1) | CN109783188B (ja) |
DE (1) | DE102018123710A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11693792B2 (en) | 2018-01-04 | 2023-07-04 | Google Llc | Infernal storage in cloud disk to support encrypted hard drive and other stateful features |
US10802983B2 (en) * | 2018-05-31 | 2020-10-13 | Vmware, Inc. | Programmable block storage addressing using embedded virtual machines |
US11106441B2 (en) | 2018-09-14 | 2021-08-31 | Microsoft Technology Licensing, Llc | Secure device-bound edge workload delivery |
US11341281B2 (en) * | 2018-09-14 | 2022-05-24 | International Business Machines Corporation | Providing differential privacy in an untrusted environment |
US11741196B2 (en) | 2018-11-15 | 2023-08-29 | The Research Foundation For The State University Of New York | Detecting and preventing exploits of software vulnerability using instruction tags |
US11283800B2 (en) | 2019-03-08 | 2022-03-22 | International Business Machines Corporation | Secure interface control secure storage hardware tagging |
US11455398B2 (en) * | 2019-03-08 | 2022-09-27 | International Business Machines Corporation | Testing storage protection hardware in a secure virtual machine environment |
US11176054B2 (en) | 2019-03-08 | 2021-11-16 | International Business Machines Corporation | Host virtual address space for secure interface control storage |
US11068310B2 (en) | 2019-03-08 | 2021-07-20 | International Business Machines Corporation | Secure storage query and donation |
US11550903B1 (en) * | 2019-04-26 | 2023-01-10 | Joseph Alan Epstein | System and method for trustworthiness, reputation, provenance, and measurement of software |
US11720384B2 (en) * | 2020-06-05 | 2023-08-08 | Nxp B.V. | Program code protection in a data processing system |
WO2022076352A1 (en) | 2020-10-05 | 2022-04-14 | Redcom Laboratories, Inc. | zkMFA: ZERO-KNOWLEDGE BASED MULTI-FACTOR AUTHENTICATION SYSTEM |
US11782744B2 (en) * | 2020-10-08 | 2023-10-10 | Nxp B.V. | Data processing system and method for accessing data in the data processing system |
CN114490450B (zh) * | 2020-11-12 | 2024-10-11 | 华为技术有限公司 | 一种地址转换关系的配置方法及计算机系统 |
CN112817780B (zh) * | 2021-02-01 | 2022-03-11 | 上海交通大学 | 一种实现安全与高性能进程间通信的方法和系统 |
US20230098991A1 (en) * | 2021-05-19 | 2023-03-30 | Jason Nieh | Systems, methods, and media for protecting applications from untrusted operating systems |
US11809607B2 (en) | 2021-08-05 | 2023-11-07 | International Business Machines Corporation | Customization of multi-part metadata of a secure guest |
US11829495B2 (en) | 2021-08-05 | 2023-11-28 | International Business Machines Corporation | Confidential data provided to a secure guest via metadata |
CN114124883B (zh) * | 2021-10-12 | 2023-09-12 | 鸬鹚科技(深圳)有限公司 | 基于云存储地址的数据访问方法、装置、计算机设备及介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090248950A1 (en) | 2008-03-25 | 2009-10-01 | Masaru Tamaki | User data protection method in server apparatus, server apparatus and computer program |
US20130054934A1 (en) | 2011-08-29 | 2013-02-28 | International Business Machines Corporation | Method and Apparatus for Performing Mapping Within a Data Processing System Having Virtual Machines |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069413B1 (en) * | 2003-01-29 | 2006-06-27 | Vmware, Inc. | Method and system for performing virtual to physical address translations in a virtual machine monitor |
CN100472452C (zh) * | 2006-06-23 | 2009-03-25 | 联想(北京)有限公司 | 一种虚拟机系统及其硬件设备的切换方法 |
US20080065854A1 (en) * | 2006-09-07 | 2008-03-13 | Sebastina Schoenberg | Method and apparatus for accessing physical memory belonging to virtual machines from a user level monitor |
US8738932B2 (en) | 2009-01-16 | 2014-05-27 | Teleputers, Llc | System and method for processor-based security |
US8954959B2 (en) * | 2010-09-16 | 2015-02-10 | Red Hat Israel, Ltd. | Memory overcommit by using an emulated IOMMU in a computer system without a host IOMMU |
CN103597451B (zh) * | 2011-03-31 | 2017-06-13 | 英特尔公司 | 用于高可用性的存储器镜像和冗余生成 |
CN102855450B (zh) * | 2011-06-28 | 2015-10-28 | 上海网技信息技术有限公司 | 用于对虚拟计算环境进行隔离保护的方法及系统 |
US9804870B2 (en) * | 2011-10-28 | 2017-10-31 | Intel Corporation | Instruction-set support for invocation of VMM-configured services without VMM intervention |
US8819455B2 (en) | 2012-10-05 | 2014-08-26 | Intel Corporation | Parallelized counter tree walk for low overhead memory replay protection |
US9355032B2 (en) * | 2012-10-08 | 2016-05-31 | International Business Machines Corporation | Supporting multiple types of guests by a hypervisor |
US9286152B2 (en) | 2013-06-14 | 2016-03-15 | Microsoft Technology Licensing, Llc | Securely obtaining memory content after device malfunction |
US9563455B2 (en) | 2013-10-28 | 2017-02-07 | Intel Corporation | Virtualization exceptions |
US9213653B2 (en) | 2013-12-05 | 2015-12-15 | Intel Corporation | Memory integrity |
CN103731353B (zh) * | 2013-12-26 | 2017-07-14 | 华为技术有限公司 | 虚拟机的物理地址获取方法 |
KR101541350B1 (ko) * | 2014-03-04 | 2015-08-05 | 주식회사 윈스 | 클라우드 서비스 네트워크에서 트래픽 제어를 통한 클라우드 보안 서비스 제공 방법 및 시스템 |
US9792222B2 (en) * | 2014-06-27 | 2017-10-17 | Intel Corporation | Validating virtual address translation by virtual machine monitor utilizing address validation structure to validate tentative guest physical address and aborting based on flag in extended page table requiring an expected guest physical address in the address validation structure |
US9335943B2 (en) | 2014-06-30 | 2016-05-10 | Intel Corporation | Method and apparatus for fine grain memory protection |
US9684605B2 (en) * | 2015-02-23 | 2017-06-20 | Intel Corporation | Translation lookaside buffer for guest physical addresses in a virtual machine |
US9772962B2 (en) * | 2015-05-28 | 2017-09-26 | Red Hat Israel, Ltd. | Memory sharing for direct memory access by a device assigned to a guest operating system |
US9904782B2 (en) * | 2015-10-27 | 2018-02-27 | Mcafee, Llc | Synchronous execution of designated computing events using hardware-assisted virtualization |
US10255196B2 (en) * | 2015-12-22 | 2019-04-09 | Intel Corporation | Method and apparatus for sub-page write protection |
US10185679B2 (en) * | 2016-02-24 | 2019-01-22 | Red Hat Israel, Ltd. | Multi-queue device assignment to virtual machine groups |
US10169244B2 (en) * | 2016-07-29 | 2019-01-01 | Advanced Micro Devices, Inc. | Controlling access to pages in a memory in a computing device |
US10013199B2 (en) * | 2016-11-15 | 2018-07-03 | Red Hat Israel, Ltd. | Translation bypass by host IOMMU for systems with virtual IOMMU |
-
2017
- 2017-11-10 US US15/808,986 patent/US10671737B2/en active Active
-
2018
- 2018-09-26 DE DE102018123710.3A patent/DE102018123710A1/de active Pending
- 2018-10-05 JP JP2018190245A patent/JP7158985B2/ja active Active
- 2018-10-10 CN CN201811176656.3A patent/CN109783188B/zh active Active
-
2020
- 2020-03-26 US US16/830,379 patent/US11520906B2/en active Active
- 2020-07-21 US US16/934,089 patent/US11651085B2/en active Active
-
2022
- 2022-10-12 JP JP2022163723A patent/JP7428770B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090248950A1 (en) | 2008-03-25 | 2009-10-01 | Masaru Tamaki | User data protection method in server apparatus, server apparatus and computer program |
JP2009230596A (ja) | 2008-03-25 | 2009-10-08 | Hitachi Ltd | サーバ装置のユーザデータ保護方法、サーバ装置及びコンピュータプログラム |
US20130054934A1 (en) | 2011-08-29 | 2013-02-28 | International Business Machines Corporation | Method and Apparatus for Performing Mapping Within a Data Processing System Having Virtual Machines |
WO2013031446A1 (ja) | 2011-08-29 | 2013-03-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 論理アドレスを物理アドレスに変換する装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109783188A (zh) | 2019-05-21 |
JP2023015049A (ja) | 2023-01-31 |
US10671737B2 (en) | 2020-06-02 |
JP2019091430A (ja) | 2019-06-13 |
DE102018123710A1 (de) | 2019-05-16 |
US20200349266A1 (en) | 2020-11-05 |
US11520906B2 (en) | 2022-12-06 |
US11651085B2 (en) | 2023-05-16 |
CN109783188B (zh) | 2024-04-09 |
US20200293668A1 (en) | 2020-09-17 |
JP7428770B2 (ja) | 2024-02-06 |
US20190042764A1 (en) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7158985B2 (ja) | セキュアなパブリッククラウドのための暗号メモリオーナーシップテーブル | |
US11775447B2 (en) | System, apparatus and method for page granular, software controlled multiple key memory encryption | |
US11520611B2 (en) | Secure public cloud using extended paging and memory integrity | |
US11163911B2 (en) | Secure public cloud with protected guest-verified host control | |
US11989332B2 (en) | Secure public cloud with protected guest-verified host control | |
US9989043B2 (en) | System and method for processor-based security | |
US11841806B1 (en) | System, apparatus and method for integrity protecting tenant workloads in a multi-tenant computing environment | |
US9904805B2 (en) | Cryptographic cache lines for a trusted execution environment | |
US10684945B2 (en) | System, apparatus and method for providing key identifier information in a non-canonical address space | |
Jin et al. | Architectural support for secure virtualization under a vulnerable hypervisor | |
JP2019532438A (ja) | 処理システムにおけるダイレクトメモリアクセス認可 | |
US10545883B2 (en) | Verification bit for one-way encrypted memory | |
US20240220429A1 (en) | Secure direct memory access | |
Chhabra | Towards Performance, System and Security Issues in Secure Processor Architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7158985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |