JP7153272B2 - 電気特性測定装置及び電気特性測定方法 - Google Patents
電気特性測定装置及び電気特性測定方法 Download PDFInfo
- Publication number
- JP7153272B2 JP7153272B2 JP2019056966A JP2019056966A JP7153272B2 JP 7153272 B2 JP7153272 B2 JP 7153272B2 JP 2019056966 A JP2019056966 A JP 2019056966A JP 2019056966 A JP2019056966 A JP 2019056966A JP 7153272 B2 JP7153272 B2 JP 7153272B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- measuring
- resistor
- pulsed light
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、電気特性測定装置及び電気特性測定方法に関し、例えば、ＭＩＳ構造のメモリ、ロジック、イメージセンサを構成する半導体ウェーハにおいて誘電体膜の絶縁特性等を非破壊、非接触に測定する電気特性測定装置及び電気特性測定方法に関する。
半導体デバイス、特にＭＩＳ（Metal InsulatorSemiconductor）構造を有するメモリ、ロジック、イメージセンサなどにおいて、誘電体膜（絶縁膜）の絶縁特性は、トランジスタ・キャパシタ・フォトダイオードの動作性能、品質に大きな影響を及ぼすことが知られている。
従来の誘電体膜の絶縁特性測定法としては、例えば特許文献１、２、３、及び非特許文献１に示されたものが公知である。
特許文献１（特許第４８４４１０１号）には、半導体基板上に形成された誘電体膜と電極からなる複数のＭＩＳ型半導体素子の評価方法が開示されている。
特許文献１に開示される評価方法では、同一基板上の複数の半導体素子における絶縁膜の絶縁破壊の検出を、半導体基板表面を複数の半導体素子を含む複数の測定領域に分け、この複数の測定領域においてそれぞれ行う。複数の測定領域において順次絶縁破壊の検出を行うにあたり、各測定領域において、測定領域内に流れる電流値が常時同一値となるように電流が印加される。
特許文献１に開示される評価方法では、同一基板上の複数の半導体素子における絶縁膜の絶縁破壊の検出を、半導体基板表面を複数の半導体素子を含む複数の測定領域に分け、この複数の測定領域においてそれぞれ行う。複数の測定領域において順次絶縁破壊の検出を行うにあたり、各測定領域において、測定領域内に流れる電流値が常時同一値となるように電流が印加される。
即ち、複数の素子に同時に電流ストレス印加をする際に、評価中に絶縁破壊が発生した素子に対しても、電流を印加し続ける。また、測定領域内に含まれる素子数が異なる場合でも、領域内に流れる電流値が同一となるよう電流を印加する。
絶縁破壊を起こした素子への電流ストレス印加を絶縁破壊発生直後に逐次止めると、それによって測定系全体に流れる電流値が絶縁破壊前後で変化することになる。
このように特許文献１に開示された評価方法では、測定領域単位での絶縁破壊の検出を行うことで、１素子ずつ測定する場合よりも迅速に評価を行うものである。
このように特許文献１に開示された評価方法では、測定領域単位での絶縁破壊の検出を行うことで、１素子ずつ測定する場合よりも迅速に評価を行うものである。
また、特許文献２（特許第４０４０４４６号）には、半導体基板上に形成された誘電体膜と電極、ソース、ドレイン領域からなるＭＩＳ型半導体装置のゲートリーク電流の評価方法が開示されている。
特許文献２に開示される評価方法は、（ａ）ＭＩＳ型半導体装置の閾値電圧の初期値を測定する工程と、（ｂ）ゲートリーク電流の初期値を測定する工程と、（ｃ）基板とゲート電極との間に試験電圧を印加した状態である時間経過させる工程と、（ｄ）基板とゲート電極との間に測定電圧を印加してゲートリーク電流を測定する工程と、（ｅ）ＭＩＳ型半導体装置の閾値電圧を測定しその初期値からの変動量を求める工程と、（ｆ）閾値電圧の変動量に基づいてゲートリーク電流の補正値を求める工程とからなるものである。
このような評価方法によれば、閾値電圧の変動量に基づいて補正されたゲートリーク電流の補正値を求めるため、閾値電圧の変動量による影響を排除して、ゲートリーク電流の変動を観測することが可能となる。
また、特許文献３（特開２００３－９２３１９）には、ＭＩＳ型キャパシタの電気特性量を評価する方法が開示されている。
この特許文献３に開示される評価方法は、理想的なＭＩＳキャパシタについて測定されたＣ－Ｖ特性に基づき、基板表面容量Ｃsと基板表面電位φsとについてフラットバンド状態より蓄積状態側において、シリコン酸化膜換算電界Ｅox依存性を考慮した量子補正項を導入した表現式を用いて、理想Ｃ－Ｖ特性を作成する。
この特許文献３に開示される評価方法は、理想的なＭＩＳキャパシタについて測定されたＣ－Ｖ特性に基づき、基板表面容量Ｃsと基板表面電位φsとについてフラットバンド状態より蓄積状態側において、シリコン酸化膜換算電界Ｅox依存性を考慮した量子補正項を導入した表現式を用いて、理想Ｃ－Ｖ特性を作成する。
そして、評価すべきＭＩＳキャパシタのＣ－Ｖ特性を測定し、前記理想Ｃ－Ｖ特性と前記評価すべきＭＩＳキャパシタについて測定されたＣ－Ｖ特性とを比較して、そのＣ－Ｖ特性の相違から評価すべきＭＩＳキャパシタのゲート誘電体膜及びその界面の電気的特性を高精度且つ短時間に評価する方法である。
また、非特許文献１には、半導体基板上に形成された誘電体膜の電気伝導率を非破壊で評価する方法が開示される。
具体的には、パルス光伝導法（pulse photoconductivitymethod ：ＰＰＣＭ）を用いた評価方法が提案される。
具体的には、パルス光伝導法（pulse photoconductivitymethod ：ＰＰＣＭ）を用いた評価方法が提案される。
非特許文献１で述べられているパルス光伝導法の原理をシリコンウェーハ表面に形成された酸化膜（ＳｉＯ２）の電気伝導率測定を例にとって説明する。
パルス光伝導法を用いた測定装置の等価回路を図８に示し、測定シーケンスのタイミング図を図９に示す。
パルス光伝導法を用いた測定装置の等価回路を図８に示し、測定シーケンスのタイミング図を図９に示す。
図８に等価回路を示す測定装置では、シリコンウェーハの試料（酸化膜抵抗Ｒｏｘと酸化膜容量Ｃｏｘ）１２の上面（酸化膜側）に対し所定のギャップ（容量Ｃｇａｐ）を空けて電極（図示せず）が設置され、この電極からパルス電圧印加部１１より試料１２に対し矩形波状のパルス電圧が印加される。
尚、前記電極内には、光ファイバが通され、前記パルス電圧の印加と同時に、試料１２に対し紫外線（ＵＶ）のパルス光を照射できるように構成されている。
尚、前記電極内には、光ファイバが通され、前記パルス電圧の印加と同時に、試料１２に対し紫外線（ＵＶ）のパルス光を照射できるように構成されている。
一方、試料１２の下面（シリコン）側には試料を保持する為の金属製の試料ステージ（図示せず）と、それに接続された、試料中のフォトキャリアの移動に伴う過渡的な信号応答を拾うための同軸ケーブル（寄生容量Ｃｆ）１３とが設けられている。同軸ケーブルの他端の測定部１５はプリアンプ（内部抵抗Ｒｉｎ）１４を介してオシロスコープ（図示せず）に接続されている。
また、前記寄生容量Ｃｆと並列に充電抵抗（充電用抵抗）Ｒｃが接続され、それにより試料１２を充電可能となされている。
また、測定部１５には、負荷抵抗（測定用抵抗）ＲＬが接続されている。測定時においては、前記充電抵抗Ｒｃを測定回路から除くと同時に負荷抵抗ＲＬに切り替えることで、試料１２の内部電界を緩和し、測定可能な状態を作るように構成されている。
また、測定部１５には、負荷抵抗（測定用抵抗）ＲＬが接続されている。測定時においては、前記充電抵抗Ｒｃを測定回路から除くと同時に負荷抵抗ＲＬに切り替えることで、試料１２の内部電界を緩和し、測定可能な状態を作るように構成されている。
このような回路においては図９のシーケンスに示すように、パルス電圧印加部１１が試料１２に矩形波パルスの電圧を印加して試料１２を充電後、充電抵抗Ｒｃから負荷抵抗ＲＬに切り替えると、試料１２中の内部電界は、経時的に減少していく。
その過程において試料１２の酸化膜（誘電体膜）上から、パルス状の紫外光を照射する。このパルス光はトリガ入力となり、酸化膜の下にあるシリコン中で電子を光励起させ、励起させた光電子が電界に従って酸化膜からリーク電流を流す。このリーク電流が光信号として測定部１５（オシロスコープ）において観測される。
尚、パルス光（トリガ入力）を照射するタイミングｔｄに対する光信号ΔＶ（ｔｄ）は、式１で与えられる。
その過程において試料１２の酸化膜（誘電体膜）上から、パルス状の紫外光を照射する。このパルス光はトリガ入力となり、酸化膜の下にあるシリコン中で電子を光励起させ、励起させた光電子が電界に従って酸化膜からリーク電流を流す。このリーク電流が光信号として測定部１５（オシロスコープ）において観測される。
尚、パルス光（トリガ入力）を照射するタイミングｔｄに対する光信号ΔＶ（ｔｄ）は、式１で与えられる。
ここで、Ｃｇａｐ：試料と電極間の容量、Ｃｉｎｓｕｌ：試料の容量、ΔＶ（ｔｄ）：光信号、Ｑｐｈｏｔｏ（ｔｄ）：光励起キャリア、ΔＱ（ｔｄ）：電圧信号、Ｃｆ：測定回路の浮遊容量、ｌ：試料の厚さ、τ：試料の時定数である。
このようにして、パルス光を照射するタイミングｔｄ（電圧を印加してからパルス光を照射するまでの時間）を変えて複数回測定し、時定数（電圧と時間との関係）を算出する。誘電体膜（ＳｉＯ２）の誘電率が固有値であるとすると、時定数が分かることで誘電体膜の電気伝導率を算出することができる。
誘電体膜の誘電率εinsulと電気伝導率σｉｎｓｕｌと光伝導信号ΔＶ（ｔｄ）との関係は、下記式２で表すことができる。
誘電体膜の誘電率εinsulと電気伝導率σｉｎｓｕｌと光伝導信号ΔＶ（ｔｄ）との関係は、下記式２で表すことができる。
（ｌｏｇΔＶ（ｔｄ））／Δｔは、光伝導信号強度の時間依存性（時間に対する信号強度の傾き）であり、それを計測することで、電気伝導率σｉｎｓｕｌを求めることができる。
また、前記したようなパルス光伝導法を用いた評価方法としては、特許文献４（特開２０１７－１９９７７５号）に開示されている。
特許文献４に開示された方法は、パルス光伝導法により、半導体ウェーハに形成された酸化膜の電気伝導率を計測し、その結果から酸化膜中の金属不純物濃度を推定するものである。
特許文献４に開示された方法は、パルス光伝導法により、半導体ウェーハに形成された酸化膜の電気伝導率を計測し、その結果から酸化膜中の金属不純物濃度を推定するものである。
また、非特許文献２においては、パルス光伝導法により、非破壊で、光照射による光励起キャリア数を数えることで界面準位密度を求める方法が開示されている。
Y. Nishi，T. Hirano，Y. Soh，H. Kubota，K. Kobayashi， A. Yoshino and K.Kanayama :Japanese Journal of Applied Physics，Vol. 50，(2011) 116602
Masaaki Furuta, Kojiro Shimizu, Takahiro Maeta, Moriya Miyashita,Koji Izunome, and Hiroshi Kubota: Japanese Journal of Applied Physics, Vol.57,(2018) 031301
特許文献１、２、３の方法は、いずれも半導体基板に誘電体膜、電極からなるＭＩＳ構造を形成する必要があり、評価サンプルを準備するのに時間を要し、破壊検査するものである。即ちシリコンウェーハを酸化、多結晶シリコン堆積、パターンニング、エッチング、という長い工程が必要で、サンプル形成に一週間以上の時間が必要される。
しかしながら、半導体デバイスの製造現場では、プロセスで形成した誘電体膜の絶縁特性を迅速に評価して、プロセス装置の状態などに迅速にフィードバックすることが求められており、このように長い時間がかかっていては、実用に適さないという課題があった。
しかしながら、半導体デバイスの製造現場では、プロセスで形成した誘電体膜の絶縁特性を迅速に評価して、プロセス装置の状態などに迅速にフィードバックすることが求められており、このように長い時間がかかっていては、実用に適さないという課題があった。
また、特許文献４、非特許文献１、２に示されたパルス光伝導法は、非破壊で誘電体膜の電気伝導率が測定できるという利点があるが、測定条件の設定、回路の切換えなどで１点あたり１時間程度の時間を要し、測定時間の短縮が求められていた。
本願発明者は、上記したような従来技術のうち、特にパルス光伝導法を用いることにより誘電体膜の電気伝導率を非破壊に且つ高精度に評価できることに着目し、その技術をベースに、測定時間をより短縮することを課題に鋭意研究を重ねてきた。
本発明は、前記したような事情の下になされたものであり、誘電体膜が形成された半導体ウェーハの電気特性測定において、パルス光伝導法を用い、測定効率を向上することのできる電気特性測定装置及び電気特性測定方法を提供することを目的とする。
前記課題を解決するためになされた、本発明に係る電気特性測定装置は、誘電体膜が形成された半導体ウェーハの試料から生じる光伝導信号をパルス光伝導法により測定する電気特性測定装置であって、前記試料の誘電体膜に対し所定のギャップを空けて配置された電極と、前記電極から前記試料に対し矩形波状のパルス電圧を印加するパルス電圧印加手段と、前記電極の位置から前記試料に対し紫外線のパルス光を照射するパルス光照射手段と、前記試料を挟んで前記電極とは反対側において、前記試料を保持する為の金属製の試料ステージに接続された測定回路のケーブルと、前記印加された電圧により前記試料を充電するため、前記測定回路のケーブル寄生容量と並列に設けられた充電用抵抗と、前記充電用抵抗のオンオフを切り替える充電リレーと、前記測定回路において前記試料ステージが一端に接続された前記ケーブルの他端側に接続された測定用抵抗と、前記パルス光照射手段の動作と前記充電リレーの動作とを制御する制御部とを備え、前記制御部は、前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替えることに特徴を有する。
このような構成によれば、パルス光伝導法を用いた電気特性測定において、試料への充電と電界緩和の切り替えを、光トリガ入力のタイミングに合わせたリレー制御により自動的に行うようにしたため、光トリガ入力の遅延時間の異なる場合の複数の光信号観測を短時間且つ容易に行うことができる。そのため、半導体ウェーハの電気特性の測定時間を従来よりも大幅に短縮することができる。
また、前記課題を解決するためになされた、本発明に係る電気特性測定方法は、前記電気特性測定装置を用いて、パルス光伝導法により試料から生じる光伝導信号を測定する電気特性測定方法であって、前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程と、前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替える工程と、前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程と、を備えることに特徴を有する。
尚、前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程から、前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程まで、を１測定サイクルとして、所定回数の測定サイクルを繰り返し、前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射開始させるタイミングを、各測定サイクルにおいてずらすことが望ましい。
また、前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替える工程において、前記パルス光の照射のタイミングに対し、所定時間早いタイミングで前記充電リレーをオフに切り替える制御を行うことが望ましい。
また、前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程の前に、予め測定した印加電圧と光信号電圧の関係に基づき、任意の印加電圧の閾値を境に変曲点を検出し、その変曲点以上の印加電圧を強反転状態として印加電圧を設定することが望ましい。
また、前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程の後、測定した光伝導信号に基づき、試料に形成された誘電体膜の電気伝導率、或いは、誘電体膜と半導体からなる界面の界面準位密度を求める工程を備えることが望ましい。
このような方法によれば、パルス光伝導法を用いた電気特性測定において、試料への充電と電界緩和の切り替えを、光トリガ入力のタイミングに合わせたリレー制御により自動的に行うようにしたため、光トリガ入力の遅延時間の異なる場合の複数の光信号観測を短時間且つ容易に行うことができる。そのため、半導体ウェーハの電気特性の測定時間を従来よりも大幅に短縮することができる。
本発明によれば、誘電体膜が形成された半導体ウェーハの電気特性測定において、パルス光伝導法を用い、測定効率を向上することのできる電気特性測定装置及び電気特性測定方法を提供することができる。
以下、本発明に係る実施の形態について図面を用いて説明する。
図１は、本発明に係る電気特性測定装置の構成を模式的に示すブロック図である。図２は、図１の電気特性測定装置の等価回路である。
尚、図１、図２において、図８で示した回路と同じ構成部材については同じ符号で示す。
図１は、本発明に係る電気特性測定装置の構成を模式的に示すブロック図である。図２は、図１の電気特性測定装置の等価回路である。
尚、図１、図２において、図８で示した回路と同じ構成部材については同じ符号で示す。
図１の電気特性測定装置１は、シリコンウェーハ（半導体ウェーハ）１２ａ上に酸化膜（誘電体膜）１２ｂが形成された試料１２に対し、例えば酸化膜（誘電体膜）１２ｂの電気伝導率、或いは酸化膜（誘電体膜）１２ｂとシリコンウェーハ１２ａとの界面順位密度を測定するために用いられる。
この電気特性測定装置１は、前記試料１２の上面（酸化膜側）に対し所定のギャップ（容量Ｃｇａｐ）を空けて設置する電極２と、この電極２から試料１２に対し矩形波状のパルス電圧を印加するためのパルス電圧印加部１１（パルス電圧印加手段）とを備える。
また、前記電極２は円筒状に形成され、その内部に光ファイバ３が通されている。電気特性測定装置１は、前記光ファイバ３にパルス状の紫外線（ＵＶ）光を供給する紫外線パルス発光部４（パルス光照射手段）を備える。
また、試料１２の下面（シリコンウェーハ側）には、前記試料を保持する為の金属製の試料ステージ（図示せず）と、それに接続された、試料中のフォトキャリアの移動に伴う過渡的な信号応答を拾うための同軸ケーブル（寄生容量Ｃｆ）１３とが設けられている。
また、同軸ケーブル１３の他端側に測定部１５を有し、測定部１５の信号はプリアンプ（内部抵抗Ｒｉｎ）１４により増幅されている。また、測定部１５はオシロスコープ７に接続され、測定波形を確認できるように構成されている。
また、同軸ケーブル１３の他端側に測定部１５を有し、測定部１５の信号はプリアンプ（内部抵抗Ｒｉｎ）１４により増幅されている。また、測定部１５はオシロスコープ７に接続され、測定波形を確認できるように構成されている。
また、電気特性測定装置１は、図２の等価回路に示すように、前記寄生容量Ｃｆと並列に接続された充電抵抗（充電用抵抗）Ｒｃと、この充電抵抗Ｒｃをオンオフするための充電リレー１６とを備えている。充電抵抗Ｒｃがオンになると試料１２を充電可能となる。
また、測定部１５には、負荷抵抗（測定用抵抗）ＲＬが接続されている。測定時においては、前記充電リレー１６の切替操作により、前記充電抵抗Ｒｃを測定回路から除くと同時に負荷抵抗ＲＬに切り替えることで、試料１２の内部電界を緩和し、測定可能な状態を作ることができる。
また、測定部１５には、負荷抵抗（測定用抵抗）ＲＬが接続されている。測定時においては、前記充電リレー１６の切替操作により、前記充電抵抗Ｒｃを測定回路から除くと同時に負荷抵抗ＲＬに切り替えることで、試料１２の内部電界を緩和し、測定可能な状態を作ることができる。
また、図１に示すように電気特性測定装置１は、前記充電リレー１６のスイッチング制御を行うコンピュータからなる制御部２０を備える。
前記制御部２０は、例えば演算部２０ａと、充電リレー１６の動作を制御するコンピュータプログラムを記録した記憶部２０ｂとを有する。即ち、記憶部２０ｂに記憶されたコンピュータプログラムを演算部２０ａに実行させることにより充電リレー１６のスイッチング動作を制御する。
前記制御部２０は、例えば演算部２０ａと、充電リレー１６の動作を制御するコンピュータプログラムを記録した記憶部２０ｂとを有する。即ち、記憶部２０ｂに記憶されたコンピュータプログラムを演算部２０ａに実行させることにより充電リレー１６のスイッチング動作を制御する。
続いて、図３を用いて、電気特性測定装置１の動作について説明する。図３は、電気特性測定装置１の動作シーケンスを示すタイミング図である。
電気特性測定装置１における基本的な測定シーケンスは、図３に示すように、試料１２に対し電圧印加して試料１２を充電し、充電リレー１６をオフにして試料１２の電界を緩和する。
電気特性測定装置１における基本的な測定シーケンスは、図３に示すように、試料１２に対し電圧印加して試料１２を充電し、充電リレー１６をオフにして試料１２の電界を緩和する。
また、電圧印加開始タイミング（ｔ０）から予め設定している遅延時間ｔｄのタイミングで紫外線光（光トリガ入力）をパルス照射する。
ここで、試料１２からのリーク電流（光信号）を測定するには、試料１２の電界を緩和するタイミングと、紫外線光のパルス照射（光トリガ入力）のタイミングを同時に行う必要がある。
制御部２０は、前記充電リレー１６のスイッチング制御を行う際、光トリガ入力のタイミングｔｄに基づいて、図３のリレー制御を破線で示すように、リレーの動作時間を考慮した遅延時間ｔｒで制御する。
ここで、試料１２からのリーク電流（光信号）を測定するには、試料１２の電界を緩和するタイミングと、紫外線光のパルス照射（光トリガ入力）のタイミングを同時に行う必要がある。
制御部２０は、前記充電リレー１６のスイッチング制御を行う際、光トリガ入力のタイミングｔｄに基づいて、図３のリレー制御を破線で示すように、リレーの動作時間を考慮した遅延時間ｔｒで制御する。
測定の流れは図４のフローに従う。図４は、電気特性測定装置１におけるリレー制御アルゴリズムのフローである。
先ず、図４のフローに示すように、例えばｆ＝１Ｈｚで測定周期を設定する（ステップＳ１）。
次いで、光トリガ入力（紫外線光パルス入力）の遅延時間ｔｄの範囲（ｔｄ１～ｔｄｎ）と、間隔を設定する（ステップＳ２）。
先ず、図４のフローに示すように、例えばｆ＝１Ｈｚで測定周期を設定する（ステップＳ１）。
次いで、光トリガ入力（紫外線光パルス入力）の遅延時間ｔｄの範囲（ｔｄ１～ｔｄｎ）と、間隔を設定する（ステップＳ２）。
また、充電リレー１６の動作時間を考慮して、遅延時間ｔｄの前に動作させる充電リレー１６の遅延時間ｔｒを設定する（ステップＳ３）。例えば、ｔｒ１＝ｔｄ１－１．０ｄｅｇ、ｔｒ２＝ｔｄ２－１．０ｄｅｇ、・・・ｔｒｎ＝ｔｄｎ－１．０ｄｅｇとする。
また、充電リレー１６をオフにしている時間を矩形波のパルス幅で調整するため、デューティー比（例えば９９．５％）として設定する（ステップＳ４）。
次いで、制御部２０の制御により電極間に与えるパルス電圧、光を照射するトリガ入力、リレー制御信号を出力し（ステップＳ５）、光伝導信号を観測する（ステップＳ６）。
また、光トリガ入力の遅延タイミングｔｄ１～ｔｄｎまで、ステップＳ５、Ｓ６の工程（１測定サイクル）を所定回数（ｎ回）繰り返し行う（ステップＳ７）。
次いで、制御部２０の制御により電極間に与えるパルス電圧、光を照射するトリガ入力、リレー制御信号を出力し（ステップＳ５）、光伝導信号を観測する（ステップＳ６）。
また、光トリガ入力の遅延タイミングｔｄ１～ｔｄｎまで、ステップＳ５、Ｓ６の工程（１測定サイクル）を所定回数（ｎ回）繰り返し行う（ステップＳ７）。
このように充電リレー１６を設け、これを開閉することにより、短絡時に充電時間を短縮し、開放時に光信号を増幅させる作用効果が生じる。これにより、意図した通り確実にリレーの開閉タイミング制御が可能となると共に測定効率と測定精度を向上させることができる。
尚、ＭＩＳ構造の半導体素子にあっては、電極に印加する電圧の大きさに応じて、ＳｉＯ２とＳｉ界面とは、蓄積状態、空乏状態、反転状態と変化する。パルス光伝導法における電圧は、空乏状態・反転状態となる方向に印加する必要がある（ｐ型半導体ならば電極側が正、ｎ型半導体ならば電極側が負）。
即ち、印加した電圧は、電極－ＳｉＯ２間の空気、ＳｉＯ２、Ｓｉの空乏層の拡がりに消費される。空乏状態では、印加電圧によって空乏層幅が変化することから、評価対象である酸化膜にかかる電界（酸化膜内電界強度）が変化してしまい、印加電圧の僅かな変動が信号電圧の大きな変動となり、測定誤差が大きくなる。
強反転状態であれば、印加電圧が変動しても空乏層は変化しない為、酸化膜内電界強度は印加電圧に応じて線形に変化する。そのため、強反転状態では、空乏状態に比べて、測定誤差が小さくなる。従って、印加電圧がＳｉＯ２とＳｉ界面が反転状態となるような条件設定が、正確なパルス光伝導法の測定には必須である。
本実施の形態においては、測定前に図５にグラフで示すように、印加電圧と光信号のピーク電圧の関係をプロットする。このグラフにおいては、任意の印加電圧の閾値を境に変曲点が存在し、その変曲点以上の印加電圧において強反転状態となることを見出すことができる。即ち、この強反転状態に相当する印加電圧とすることにより、正確なパルス光伝導法を実施することができる。
以上のように本発明に係る実施の形態によれば、パルス光伝導法を用いた電気特性測定において、試料への充電と電界緩和の切り替えを、光トリガ入力のタイミングに合わせたリレー制御により自動的に行うようにしたため、光トリガ入力の遅延時間ｔｄの異なる場合の複数の光信号観測を短時間且つ容易に行うことができる。そのため、半導体ウェーハの電気特性の測定時間を従来よりも大幅に短縮することができる。
本発明に係る電気特性測定装置及び電気特性測定方法について、実施例に基づきさらに説明する。本実施例では、前記実施の形態に基づき以下の実験を行った。
（実施例１）
実施例１では、実機確認により充電リレー制御機能を検証した。
図６（ａ）は、測定周波数１．０Ｈｚ、遅延時間（ｔｄ）１３．９ｍｓとした場合のリレー制御動作を実機確認した結果を示すタイミング図である。このタイミング図は、充電リレーの制御信号、印加電圧信号（電界印加）、測定信号、光トリガ入力信号をそれぞれ示す。
また、図６（ｂ）は、図６（ａ）の条件に対し、光トリガ信号の入力遅延時間（ｔｄ）を、２７．７ｍｓとした場合の結果である。
実施例１では、実機確認により充電リレー制御機能を検証した。
図６（ａ）は、測定周波数１．０Ｈｚ、遅延時間（ｔｄ）１３．９ｍｓとした場合のリレー制御動作を実機確認した結果を示すタイミング図である。このタイミング図は、充電リレーの制御信号、印加電圧信号（電界印加）、測定信号、光トリガ入力信号をそれぞれ示す。
また、図６（ｂ）は、図６（ａ）の条件に対し、光トリガ信号の入力遅延時間（ｔｄ）を、２７．７ｍｓとした場合の結果である。
図６（ａ）、（ｂ）に示すようにトリガ入力のタイミングに合わせてリレー開閉動作していることを確認することができた。
即ち、本発明に係る電気特性測定方法により、測定効率及び測定精度を向上することができると確認した。
即ち、本発明に係る電気特性測定方法により、測定効率及び測定精度を向上することができると確認した。
（実施例２）
実施例２では、強反転状態の確認シーケンスについて検証した。
試料としてＮ型シリコンの上に厚さ８ｎｍの酸化膜を形成した試料を用いて強反転状態を確認するシーケンスを以下の手順で実施した。
実施例２では、強反転状態の確認シーケンスについて検証した。
試料としてＮ型シリコンの上に厚さ８ｎｍの酸化膜を形成した試料を用いて強反転状態を確認するシーケンスを以下の手順で実施した。
（１）光信号強度が得られる任意のギャップ幅で、印加電圧を０．２Ｖから変曲点（印加電圧の閾値）まで０．２Ｖ刻みで大きくしていき、それぞれの場合の光信号のピーク値を取得する。
（２）横軸印加電圧、縦軸光信号強度の電圧値のグラフを作成する。
（３）前記グラフ上で、線形の傾きが大きくなる点（変曲点）を確認する。
（２）横軸印加電圧、縦軸光信号強度の電圧値のグラフを作成する。
（３）前記グラフ上で、線形の傾きが大きくなる点（変曲点）を確認する。
このシーケンスを本測定の前に行い、強反転状態を確認した。その結果を図７に示す。電圧を大きくしていくと６．８Ｖ付近から、印加電圧に対する光信号強度のグラフに変曲点が見られ、６．８Ｖ以上ではでは印加電圧依存性が大きくなっていることがわかる。よって、この場合であれば６．８Ｖで強反転状態になったといえる。このシーケンスを用いることで、３分程度で強反転状態を確認できた。
本実施例の結果、光パルス伝導法を用いた測定回路に充電リレー機能を追加し、さらに強反転確認シーケンスを導入することにより、測定時間を大幅に短縮できることを確認した。
１ 電気特性測定装置
２ 電極
３ 光ファイバ
４ 紫外線パルス発光部（パルス光照射手段）
７ オシロスコープ
１１ パルス電圧印加部（パルス電圧印加手段）
１２ 試料
１３ 同軸ケーブル
１４ プリアンプ
１５ 測定点
１６ 充電リレー
２０ 制御部
２ 電極
３ 光ファイバ
４ 紫外線パルス発光部（パルス光照射手段）
７ オシロスコープ
１１ パルス電圧印加部（パルス電圧印加手段）
１２ 試料
１３ 同軸ケーブル
１４ プリアンプ
１５ 測定点
１６ 充電リレー
２０ 制御部
Claims (6)
- 誘電体膜が形成された半導体ウェーハの試料から生じる光伝導信号をパルス光伝導法により測定する電気特性測定装置であって、
前記試料の誘電体膜に対し所定のギャップを空けて配置された電極と、前記電極から前記試料に対し矩形波状のパルス電圧を印加するパルス電圧印加手段と、前記電極の位置から前記試料に対し紫外線のパルス光を照射するパルス光照射手段と、前記試料を挟んで前記電極とは反対側において、前記試料を保持する為の金属製の試料ステージに接続された測定回路のケーブルと、前記印加された電圧により前記試料を充電するため、前記測定回路のケーブル寄生容量と並列に設けられた充電用抵抗と、前記充電用抵抗のオンオフを切り替える充電リレーと、前記測定回路において前記試料ステージが一端に接続された前記ケーブルの他端側に接続された測定用抵抗と、前記パルス光照射手段の動作と前記充電リレーの動作とを制御する制御部とを備え、
前記制御部は、前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替えることを特徴とする電気特性測定装置。 - 前記請求項１に記載された電気特性測定装置を用いて、パルス光伝導法により試料から生じる光伝導信号を測定する電気特性測定方法であって、
前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程と、
前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替える工程と、
前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程と、を備えることを特徴とする電気特性測定方法。 - 前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程から、
前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程まで、を１測定サイクルとして、所定回数の測定サイクルを繰り返し、
前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射開始させるタイミングを、各測定サイクルにおいてずらすことを特徴とする請求項２に記載された電気特性測定方法。 - 前記印加された電圧により前記試料が充電された後、前記パルス光照射手段により前記試料に紫外線のパルス光を照射させるとともに、該照射のタイミングに基づいて前記充電リレーにより前記充電用抵抗をオフにして前記測定用抵抗のみに切り替える工程において、
前記パルス光の照射のタイミングに対し、所定時間早いタイミングで前記充電リレーをオフに切り替える制御を行うことを特徴とする請求項２または請求項３に記載された電気特性測定方法。 - 前記パルス電圧印加手段により前記試料の誘電体膜側に矩形波状のパルス電圧を印加する工程の前に、
予め測定した印加電圧と光信号電圧の関係に基づき、任意の印加電圧の閾値を境に変曲点を検出し、その変曲点以上の印加電圧を強反転状態として印加電圧を設定することを特徴とする請求項２乃至請求項４のいずれかに記載された電気特性測定方法。 - 前記試料から生じる光伝導信号を前記測定用抵抗で測定する工程の後、
測定した光伝導信号に基づき、試料に形成された誘電体膜の電気伝導率、或いは、誘電体膜と半導体からなる界面の界面準位密度を求める工程を備えることを特徴とする請求項２乃至請求項５のいずれかに記載された電気特性測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019056966A JP7153272B2 (ja) | 2019-03-25 | 2019-03-25 | 電気特性測定装置及び電気特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019056966A JP7153272B2 (ja) | 2019-03-25 | 2019-03-25 | 電気特性測定装置及び電気特性測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020161556A JP2020161556A (ja) | 2020-10-01 |
| JP7153272B2 true JP7153272B2 (ja) | 2022-10-14 |
Family
ID=72643676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019056966A Active JP7153272B2 (ja) | 2019-03-25 | 2019-03-25 | 電気特性測定装置及び電気特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7153272B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060066323A1 (en) | 2004-09-28 | 2006-03-30 | Solid State Measurements, Inc. | Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer |
| JP2017199775A (ja) | 2016-04-27 | 2017-11-02 | グローバルウェーハズ・ジャパン株式会社 | 金属汚染濃度分析方法 |
-
2019
- 2019-03-25 JP JP2019056966A patent/JP7153272B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060066323A1 (en) | 2004-09-28 | 2006-03-30 | Solid State Measurements, Inc. | Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer |
| JP2017199775A (ja) | 2016-04-27 | 2017-11-02 | グローバルウェーハズ・ジャパン株式会社 | 金属汚染濃度分析方法 |
Non-Patent Citations (2)
| Title |
|---|
| Masaaki Furuta et al，Noncontact evaluation for interface states by photocarrier counting，Japanese Journal of Applied Physics，57，日本，2018年 |
| Yuya Nishi et al，Nondestructive Measurement of Nonlinear Conduction of Nanoscale Materials, Nanoscale SiO2, and K0.3MoO3 by Pulse Photoconductive Method，Japanese Journal of Applied Physics，50，日本，2011年 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020161556A (ja) | 2020-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680621B2 (en) | Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current | |
| JP2004500707A (ja) | コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法 | |
| Lin et al. | A single pulse charge pumping technique for fast measurements of interface states | |
| Suñé et al. | Nondestructive multiple breakdown events in very thin SiO2 films | |
| Servati et al. | Modeling of the static and dynamic behavior of hydrogenated amorphous silicon thin-film transistors | |
| Hatta et al. | Energy distribution of positive charges in gate dielectric: Probing technique and impacts of different defects | |
| US6047243A (en) | Method for quantifying ultra-thin dielectric reliability: time dependent dielectric wear-out | |
| Andreev et al. | Multilevel current stress technique for investigation thin oxide layers of MOS structures | |
| US6771092B1 (en) | Non-contact mobile charge measurement with leakage band-bending and dipole correction | |
| Zhang et al. | Two-Pulse $ C $–$ V $: A New Method for Characterizing Electron Traps in the Bulk of $\hbox {SiO} _ {2}/\hbox {high-}\kappa $ Dielectric Stacks | |
| Gao et al. | As-grown-generation model for positive bias temperature instability | |
| Wilson et al. | The present status and recent advancements in corona-Kelvin non-contact electrical metrology of dielectrics for IC-manufacturing | |
| Lagowski et al. | Contact potential difference methods for full wafer characterization of oxidized silicon | |
| KR100413134B1 (ko) | 박막 트랜지스터의 전기적 특성의 모델링 | |
| JP7153272B2 (ja) | 電気特性測定装置及び電気特性測定方法 | |
| Young et al. | The Pulsed I d-V g methodology and Its Application to the Electron Trapping Characterization of High-κ gate Dielectrics | |
| Huang et al. | Lateral nonuniformity of effective oxide charges in MOS capacitors with Al/sub 2/O/sub 3/gate dielectrics | |
| JPH0450674A (ja) | 絶縁破壊評価用試験素子 | |
| JP2609728B2 (ja) | Ｍｉｓ界面評価法及び装置 | |
| Drummond et al. | Measurement of effective carrier lifetime at the semiconductor–dielectric interface by Photoconductive Decay (PCD) Method | |
| Ryan et al. | On the contribution of bulk defects on charge pumping current | |
| US12027430B1 (en) | Semiconductor doping characterization method using photoneutralization time constant of corona surface charge | |
| Palumbo et al. | Electrical correlation of double-diffused metal–oxide–semiconductor transistors exposed to gamma photons, protons, and hot carriers | |
| JP6867627B2 (ja) | 界面準位密度測定装置 | |
| Nishi et al. | Nondestructive measurement of nonlinear conduction of nanoscale materials, nanoscale SiO2, and K0. 3MoO3 by pulse photoconductivity method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7153272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |