JP7151403B2 - Analysis device, analysis method, and analysis program - Google Patents

Analysis device, analysis method, and analysis program Download PDF

Info

Publication number
JP7151403B2
JP7151403B2 JP2018215039A JP2018215039A JP7151403B2 JP 7151403 B2 JP7151403 B2 JP 7151403B2 JP 2018215039 A JP2018215039 A JP 2018215039A JP 2018215039 A JP2018215039 A JP 2018215039A JP 7151403 B2 JP7151403 B2 JP 7151403B2
Authority
JP
Japan
Prior art keywords
digital signal
waveform
input
buffer circuit
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018215039A
Other languages
Japanese (ja)
Other versions
JP2019164752A (en
Inventor
和希 村田
信夫 中根
美代子 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JP2019164752A publication Critical patent/JP2019164752A/en
Application granted granted Critical
Publication of JP7151403B2 publication Critical patent/JP7151403B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、解析装置、解析方法、および解析プログラムに関する。 The present invention relates to an analysis device, an analysis method, and an analysis program.

従来、デジタル信号伝送技術に関係する、半導体集積回路の入出力バッファ設計と、半導体集積回路のパッケージ設計と、プリント基板設計とにおいて、出力バッファから入力バッファまでの回路網に対して、キルヒホッフの法則を用いて立式した時間を変数とする回路方程式を解くことで、回路網中の任意の節点での過渡応答を求める動的な信号波形解析技術が知られている。 Conventionally, in the input/output buffer design of a semiconductor integrated circuit, the package design of a semiconductor integrated circuit, and the printed circuit board design related to digital signal transmission technology, Kirchhoff's law is applied to the circuit network from the output buffer to the input buffer. A dynamic signal waveform analysis technique is known in which a transient response at an arbitrary node in a circuit network is obtained by solving a circuit equation with time as a variable formulated using .

しかしながら、従来の動的な信号波形解析技術では、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析に時間を要するという問題があった。また、解析対象が多くなると、さらに解析時間を要するため、解析範囲を限定せざるを得ず、網羅的に確認することが困難であるという問題があった。 However, the conventional dynamic signal waveform analysis technique has a problem that it takes time to analyze the digital signal waveform considering the detailed wiring shape after the completion of the design. In addition, as the number of objects to be analyzed increases, more analysis time is required, so there is no choice but to limit the analysis range, and there is a problem that exhaustive confirmation is difficult.

なお、下記特許文献1には、デジタル信号伝送技術に関係するプリント配線基板の配線設計のやり直し過程を無くす目的で、設計前の段階において、配線長制約、接続バッファ数制約、終端方式制約等を作成する方法が開示されている。しかしながら、下記特許文献1に開示されている技術では、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析を、高速且つ網羅的に実施することができない。 In addition, in the following patent document 1, in order to eliminate the process of redoing the wiring design of the printed wiring board related to the digital signal transmission technology, wiring length restrictions, connection buffer number restrictions, termination method restrictions, etc. are set at the pre-design stage. A method of making is disclosed. However, with the technique disclosed in Patent Document 1 below, it is not possible to perform digital signal waveform analysis in consideration of detailed wiring shapes after the completion of design at high speed and comprehensively.

本発明は、上述した従来技術の課題を解決するため、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析を、高速且つ網羅的に実施できるようにすることを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-described problems of the prior art by enabling high-speed and exhaustive digital signal waveform analysis in consideration of detailed wiring shapes after design completion.

上述した課題を解決するために、本発明の解析装置は、出力バッファ回路の動作周期および動作パターンの入力を受け付ける第1入力部と、出力バッファ回路および入力バッファ回路の特性を示す、第1のモデルの入力を受け付ける第2入力部と、プリント基板および半導体パッケージの特性を示す、第2のモデルの入力を受け付ける第3入力部と、出力バッファ回路の動作周期および動作パターンと、第1のモデルと、第2のモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する算出部と、算出部によって算出された各種算出値に基づいて、デジタル信号波形を生成するデジタル信号波形生成部とを備える。 In order to solve the above-described problems, the analysis apparatus of the present invention provides a first input section for receiving input of an operation period and an operation pattern of an output buffer circuit, and a first input section for indicating the characteristics of the output buffer circuit and the input buffer circuit. a second input unit for receiving input of a model; a third input unit for receiving input of a second model indicating characteristics of a printed circuit board and a semiconductor package; an operation cycle and operation pattern of an output buffer circuit; and a second model, a calculator for calculating various calculated values for generating a digital signal waveform, and a digital signal for generating a digital signal waveform based on the various calculated values calculated by the calculator and a waveform generator.

本発明によれば、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析を、高速且つ網羅的に実施することができる。 According to the present invention, it is possible to perform digital signal waveform analysis in consideration of detailed wiring shapes after design is completed, at high speed and comprehensively.

本発明の第1実施形態に係るプリント基板の概略構成を示す図である。It is a figure showing a schematic structure of a printed circuit board concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る解析装置の機能構成を示す図である。It is a figure showing functional composition of an analysis device concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る解析装置によって生成されるデジタル信号波形の構成を示す図である。4 is a diagram showing the configuration of a digital signal waveform generated by the analysis device according to the first embodiment of the present invention; FIG. 本発明の第1実施形態に係る解析装置による処理の手順を示すフローチャートである。4 is a flow chart showing the procedure of processing by the analysis device according to the first embodiment of the present invention; 本発明の第1実施形態に係る解析装置による理想的な振幅量の算出方法を説明するための図である。It is a figure for demonstrating the calculation method of the ideal amplitude amount by the analysis apparatus which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る解析装置による実際の振幅量の算出方法を説明するための図である。It is a figure for demonstrating the calculation method of the actual amplitude amount by the analysis apparatus which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る解析装置による出力バッファ回路の特性に応じた傾きの算出方法を説明するための図である。FIG. 4 is a diagram for explaining a method of calculating a slope according to characteristics of an output buffer circuit by the analysis device according to the first embodiment of the present invention; 本発明の第1実施形態に係る解析装置による出力バッファ回路内部の遅延値の算出方法を説明するための図である。FIG. 4 is a diagram for explaining a method of calculating a delay value inside the output buffer circuit by the analysis device according to the first embodiment of the present invention; 発明の第1実施形態に係る解析装置による半導体パッケージにおける伝送線路の遅延値の算出方法を説明するための図である。FIG. 4 is a diagram for explaining a method of calculating a delay value of a transmission line in a semiconductor package by the analysis device according to the first embodiment of the invention; 本発明の第1実施形態に係る解析装置によるデジタル信号波形の変動量の算出方法を説明するための図である。FIG. 4 is a diagram for explaining a method of calculating a fluctuation amount of a digital signal waveform by the analysis device according to the first embodiment of the present invention; 本発明の第1実施形態に係る解析装置によるデジタル信号波形の傾きの変動量の算出方法を説明するための図である。FIG. 4 is a diagram for explaining a method of calculating a variation in inclination of a digital signal waveform by the analysis device according to the first embodiment of the present invention; 本発明の第1実施形態に係る解析装置によるデジタル信号波形の判定方法を説明するための図である。FIG. 4 is a diagram for explaining a method of determining a digital signal waveform by the analysis device according to the first embodiment of the present invention; 本発明の第2実施形態に係る解析装置の機能構成を示す図である。It is a figure which shows the functional structure of the analysis apparatus which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る解析装置によるデジタル信号波形の傾きの算出方法を説明するための図である。FIG. 10 is a diagram for explaining a method of calculating the slope of the digital signal waveform by the analysis device according to the second embodiment of the present invention; 2つの伝送線路間に生じるクロストークノイズを説明するための概念図である。FIG. 2 is a conceptual diagram for explaining crosstalk noise that occurs between two transmission lines; 本発明の第3実施形態に係る解析装置の機能構成を示す図である。It is a figure which shows the functional structure of the analysis apparatus which concerns on 3rd Embodiment of this invention. ノイズ源となる伝送経路における信号の入力波形と、ノイズを受ける伝送経路におけるNEXT波形とを示す図である。FIG. 3 is a diagram showing an input waveform of a signal on a transmission path that is a noise source and a NEXT waveform on a transmission path that receives noise; ノイズ源となる伝送経路における信号の出力波形と、ノイズを受ける伝送経路におけるFEXT波形とを示す図である。FIG. 3 is a diagram showing an output waveform of a signal on a transmission path that is a noise source and a FEXT waveform on a transmission path that receives noise; 図15に示すSignalAおよびSignalBのそれぞれについて、入力端側および出力端側の各々のデジタル信号波形の一例を示す図である。FIG. 16 is a diagram showing an example of digital signal waveforms on the input end side and the output end side for each of SignalA and SignalB shown in FIG. 15;

〔第1実施形態〕
以下、図面を参照して、本発明の第1実施形態について説明する。
[First embodiment]
A first embodiment of the present invention will be described below with reference to the drawings.

(プリント基板10の概略構成)
図1は、本発明の第1実施形態に係るプリント基板10の概略構成を示す図である。図1に示すように、本発明の第1実施形態に係るプリント基板10は、半導体パッケージ11と、半導体パッケージ15とを備えている。半導体パッケージ11は、半導体集積回路12を備えており、当該半導体集積回路12には、複数の出力バッファ回路13が設けられている。一方、半導体パッケージ15は、半導体集積回路16を備えており、当該半導体集積回路16には、複数の入力バッファ回路17が設けられている。複数の出力バッファ回路13の各々は、複数の入力バッファ回路17の各々に対して、プリント基板10および半導体パッケージ11,15上に形成された配線パターンからなる伝送線路14によって接続されている。伝送線路14は、特に、高速デジタル信号伝送に使用される配線パターンである。
(Schematic configuration of printed circuit board 10)
FIG. 1 is a diagram showing a schematic configuration of a printed circuit board 10 according to a first embodiment of the invention. As shown in FIG. 1, a printed circuit board 10 according to the first embodiment of the present invention includes a semiconductor package 11 and a semiconductor package 15. As shown in FIG. The semiconductor package 11 includes a semiconductor integrated circuit 12 , and the semiconductor integrated circuit 12 is provided with a plurality of output buffer circuits 13 . On the other hand, the semiconductor package 15 includes a semiconductor integrated circuit 16 , and the semiconductor integrated circuit 16 is provided with a plurality of input buffer circuits 17 . Each of the plurality of output buffer circuits 13 is connected to each of the plurality of input buffer circuits 17 by transmission lines 14 formed of wiring patterns formed on the printed circuit board 10 and the semiconductor packages 11 and 15 . The transmission line 14 is a wiring pattern particularly used for high-speed digital signal transmission.

このように構成されたプリント基板10において、送信側の半導体集積回路12の出力バッファ回路13に入力されたデジタル信号は、出力バッファ回路13内を通過し、半導体集積回路12の端子から、半導体パッケージ11へと出力される。このとき、デジタル信号波形は、出力バッファ回路13の特性に応じた振幅量および傾きを有する。そして、半導体パッケージ11へ出力されたデジタル信号は、伝送線路14を通過し、受信側の半導体集積回路16に設けられた入力バッファ回路17に入力される。入力バッファ回路17に入力されたデジタル信号波形は、伝送線路14における反射波、近接する他の伝送線路14からのクロストーク等の影響により、ノイズが重畳された波形となり得る。 In the printed circuit board 10 configured as described above, a digital signal input to the output buffer circuit 13 of the semiconductor integrated circuit 12 on the transmission side passes through the output buffer circuit 13 and is sent from the terminal of the semiconductor integrated circuit 12 to the semiconductor package. 11. At this time, the digital signal waveform has an amplitude amount and a slope corresponding to the characteristics of the output buffer circuit 13 . The digital signal output to the semiconductor package 11 passes through the transmission line 14 and is input to the input buffer circuit 17 provided in the semiconductor integrated circuit 16 on the receiving side. The digital signal waveform input to the input buffer circuit 17 may become a waveform in which noise is superimposed due to the effects of reflected waves in the transmission line 14, crosstalk from other nearby transmission lines 14, and the like.

ここで、ノイズが重畳されていない理想的なデジタル信号波形は、周期のほぼ全期間において、安定したHigh電圧およびLow電圧を維持する。しかしながら、実際のデジタル信号波形は、入力バッファ回路17および出力バッファ回路(以下、「入出力バッファ回路」と示す)の特性、伝送線路14における各種ノイズ等の影響により、High電圧期間およびLow電圧期間が短くなる場合があり、振幅が小さくなる場合もある。また、デジタル信号が入力バッファ回路17に到達するタイミングも、各種ノイズおよび伝送線路14の長さによって変化する場合がある。 Here, an ideal digital signal waveform with no superimposed noise maintains a stable High voltage and Low voltage for almost the entire period of the cycle. However, due to the characteristics of the input buffer circuit 17 and the output buffer circuit (hereinafter referred to as "input/output buffer circuit") and the effects of various noises in the transmission line 14, the actual digital signal waveform may vary between high voltage period and low voltage period. may be shorter, and in some cases the amplitude may be smaller. Also, the timing at which the digital signal reaches the input buffer circuit 17 may change depending on various noises and the length of the transmission line 14 .

本実施形態の解析装置100は、設計段階において、これらの影響を考慮したデジタル信号波形解析を実施し、回路が正常に動作するものであることを確認することが可能な装置である。特に、本実施形態の解析装置100は、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析を、高速且つ網羅的に実施することができるというものである。以下、この点について、具体的に説明する。 The analysis device 100 of the present embodiment is a device capable of performing digital signal waveform analysis in consideration of these influences in the design stage and confirming that the circuit operates normally. In particular, the analysis apparatus 100 of the present embodiment can perform digital signal waveform analysis in consideration of detailed wiring shapes after completion of design at high speed and comprehensively. This point will be specifically described below.

(解析装置100の機能構成)
図2は、本発明の第1実施形態に係る解析装置100の機能構成を示す図である。図2に示す解析装置100は、図1に示したプリント基板10におけるデジタル信号波形を解析することが可能な装置である。
(Functional configuration of analysis device 100)
FIG. 2 is a diagram showing the functional configuration of the analysis device 100 according to the first embodiment of the invention. The analysis device 100 shown in FIG. 2 is a device capable of analyzing the digital signal waveform in the printed circuit board 10 shown in FIG.

図2に示すように、解析装置100は、第1入力部102、第2入力部104、第3入力部106、算出部108、デジタル信号波形生成部110、およびデジタル信号波形判定部112を備える。 As shown in FIG. 2, the analysis device 100 includes a first input section 102, a second input section 104, a third input section 106, a calculation section 108, a digital signal waveform generation section 110, and a digital signal waveform determination section 112. .

第1入力部102は、デジタル信号波形の解析条件として、出力バッファ回路13の動作周期および動作データパターンの入力を受け付ける。なお、第1入力部102が入力を受け付けるデータは、解析装置100が備えるデータベース等の記憶部に記憶されているものであってもよく、外部の情報処理装置(例えば、サーバ等)が備えるデータベース等の記憶部に記憶されているものであってもよい。 The first input unit 102 receives an input of an operation cycle and an operation data pattern of the output buffer circuit 13 as digital signal waveform analysis conditions. Note that the data that the first input unit 102 receives input may be stored in a storage unit such as a database provided in the analysis device 100, or may be stored in a database provided in an external information processing device (for example, a server or the like). etc., may be stored in a storage unit.

第2入力部104は、入出力バッファ回路の特性を示す第1のモデルとして、IBIS(Input/Output Buffer Information Specification)モデルの入力を受け付ける。なお、第2入力部104が入力を受け付けるデータは、解析装置100が備えるデータベース等の記憶部に記憶されているものであってもよく、外部の情報処理装置(例えば、サーバ等)が備えるデータベース等の記憶部に記憶されているものであってもよい。 The second input unit 104 receives an input of an IBIS (Input/Output Buffer Information Specification) model as a first model representing the characteristics of the input/output buffer circuit. The data to be input by the second input unit 104 may be stored in a storage unit such as a database provided in the analysis device 100, or may be stored in a database provided in an external information processing device (for example, a server or the like). etc., may be stored in a storage unit.

第3入力部106は、半導体パッケージ11,15およびプリント基板10の特性を示すモデルとして、Sparameter(Scattering parameters)モデルの入力を受け付ける。なお、第3入力部106が入力を受け付けるデータは、解析装置100が備えるデータベース等の記憶部に記憶されているものであってもよく、外部の情報処理装置(例えば、サーバ等)が備えるデータベース等の記憶部に記憶されているものであってもよい。 The third input unit 106 receives an input of a sparameter (scattering parameters) model as a model representing the characteristics of the semiconductor packages 11 and 15 and the printed circuit board 10 . The data to be input by the third input unit 106 may be stored in a storage unit such as a database provided in the analysis device 100, or may be stored in a database provided in an external information processing device (for example, a server or the like). etc., may be stored in a storage unit.

算出部108は、第1入力部102が入力を受け付けた出力バッファ回路13の動作周期および動作データパターンと、第2入力部104が入力を受け付けたIBISモデルと、第3入力部106が入力を受け付けたSparameterモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する。 Calculation unit 108 calculates the operation period and operation data pattern of output buffer circuit 13 whose input is received by first input unit 102, the IBIS model whose input is received by second input unit 104, and the IBIS model whose input is received by third input unit 106. Various calculation values for generating a digital signal waveform are calculated based on the received Spameter model.

具体的には、算出部108は、IBISモデルに示されている、入出力バッファ回路の特性に基づいて、出力バッファ回路13の出力インピーダンスと、出力バッファ回路13の特性に応じたデジタル信号波形の傾きと、出力バッファ回路13内部での遅延値と、チップ内部終端抵抗値と、入出力端子容量とを算出する。 Specifically, the calculator 108 calculates the output impedance of the output buffer circuit 13 and the digital signal waveform corresponding to the characteristics of the output buffer circuit 13 based on the characteristics of the input/output buffer circuit shown in the IBIS model. The slope, the delay value inside the output buffer circuit 13, the chip internal termination resistance value, and the input/output terminal capacitance are calculated.

また、算出部108は、Sparameterモデルに示されている、伝送線路14の特性に基づいて、伝送線路14における遅延値と、伝送線路14における減衰量とを算出する。 Further, the calculation unit 108 calculates a delay value in the transmission line 14 and an attenuation amount in the transmission line 14 based on the characteristics of the transmission line 14 shown in the Spameter model.

デジタル信号波形生成部110は、算出部108によって算出された各種算出値に基づいて、デジタル信号波形を生成する。 The digital signal waveform generator 110 generates a digital signal waveform based on various calculated values calculated by the calculator 108 .

デジタル信号波形判定部112は、デジタル信号波形生成部110によって生成されたデジタル信号波形について、High電圧値、Low電圧、High電圧期間、およびLow電圧期間の各々について、適正値であるか否かを判定する。 The digital signal waveform determination unit 112 determines whether or not each of the high voltage value, the low voltage, the high voltage period, and the low voltage period of the digital signal waveform generated by the digital signal waveform generation unit 110 is an appropriate value. judge.

なお、上記した解析装置100の各機能は、例えば、解析装置100において、各種記憶装置(例えば、ROM(Read Only Memory)、RAM(Random Access Memory)、HDD(Hard Disk Drive)等)記憶されたプログラムを、CPU(Central Processing Unit)が実行することにより実現される。このプログラムは、予め解析装置100に導入された状態で提供されてもよく、外部から提供されて解析装置100に導入されるようにしてもよい。後者の場合、このプログラムは、外部記憶媒体(例えば、USB(Universal Serial Bus)メモリ、メモリカード、CD-ROM等)によって提供されてもよく、ネットワーク(例えば、インターネット等)上のサーバからダウンロードすることによって提供されるようにしてもよい。 Note that each function of the analysis device 100 described above is stored in, for example, various storage devices (eg, ROM (Read Only Memory), RAM (Random Access Memory), HDD (Hard Disk Drive), etc.) in the analysis device 100. A program is implemented by a CPU (Central Processing Unit) executing the program. This program may be provided in a state in which it has been installed in analysis apparatus 100 in advance, or may be provided from the outside and installed in analysis apparatus 100 . In the latter case, the program may be provided by an external storage medium (e.g., USB (Universal Serial Bus) memory, memory card, CD-ROM, etc.) and downloaded from a server on a network (e.g., Internet, etc.). may be provided by

(解析装置100によって生成されるデジタル信号波形の構成)
図3は、本発明の第1実施形態に係る解析装置100(デジタル信号波形生成部110)によって生成されるデジタル信号波形の構成を示す図である。
(Structure of digital signal waveform generated by analysis device 100)
FIG. 3 is a diagram showing the configuration of a digital signal waveform generated by the analysis device 100 (digital signal waveform generation section 110) according to the first embodiment of the present invention.

図3において、出力バッファ回路13から出力されるデジタル信号波形301は、理想的な振幅量W1を有する。また、伝送線路14を通過して入力バッファ回路17に到達したデジタル信号波形301は、出力バッファ回路13内部の遅延値と、伝送線路14における遅延値とを合算した総遅延値T1と、理想的な周期T2とを持つ。 In FIG. 3, a digital signal waveform 301 output from the output buffer circuit 13 has an ideal amplitude W1. Further, the digital signal waveform 301 that has passed through the transmission line 14 and reached the input buffer circuit 17 has a total delay value T1 obtained by summing the delay value inside the output buffer circuit 13 and the delay value in the transmission line 14, and an ideal delay value T1. period T2.

一方、図3において、伝送線路14を通過して入力バッファ回路17に到達したデジタル信号波形302は、出力バッファ回路13の特性に応じた傾きを有し、チップ内部終端抵抗値と出力バッファ回路13の出力インピーダンスとに応じて分圧された実際の振幅量W2を有する。 On the other hand, in FIG. 3, the digital signal waveform 302 that has passed through the transmission line 14 and reached the input buffer circuit 17 has a slope corresponding to the characteristics of the output buffer circuit 13. and the actual amplitude W2 divided according to the output impedance of .

また、伝送線路14を通過して入力バッファ回路17に到達したデジタル信号波形303は、伝送線路14における減衰量によって、デジタル信号波形302に対して遅延値と傾きと振幅量とが変動したものとなる。 Also, the digital signal waveform 303 that has passed through the transmission line 14 and reached the input buffer circuit 17 is assumed to have a delay value, a slope, and an amplitude that have varied with respect to the digital signal waveform 302 due to the amount of attenuation in the transmission line 14 . Become.

したがって、本実施形態の解析装置100(デジタル信号波形生成部110)は、理想的な振幅量W1と、実際の振幅量W2と、出力バッファ回路13の特性に応じた傾きと、出力バッファ回路13内部の遅延値と、伝送線路14における遅延値と、伝送線路14における減衰量(振幅変動量)とに基づいて、これらすべてのパラメータの影響を受けた、デジタル信号波形303を生成することができるのである。 Therefore, the analysis apparatus 100 (digital signal waveform generation unit 110) of the present embodiment has the ideal amplitude W1, the actual amplitude W2, the slope corresponding to the characteristics of the output buffer circuit 13, and the output buffer circuit 13 Based on the internal delay value, the delay value in the transmission line 14, and the attenuation (amplitude fluctuation amount) in the transmission line 14, the digital signal waveform 303 affected by all these parameters can be generated. of.

(解析装置100による処理の手順)
図4は、本発明の第1実施形態に係る解析装置100による処理の手順を示すフローチャートである。
(Procedure of processing by analysis device 100)
FIG. 4 is a flow chart showing the procedure of processing by the analysis device 100 according to the first embodiment of the present invention.

まず、第1入力部102が、デジタル信号波形の解析条件として、出力バッファ回路13の動作周期および動作データパターンの入力を受け付ける(ステップS401)。次に、第2入力部104が、入出力バッファ回路の特性を示す第1のモデルとして、IBISモデルの入力を受け付ける(ステップS402)。次に、第3入力部106が、半導体パッケージ11,15およびプリント基板10の特性を示すモデルとして、Sparameterモデルの入力を受け付ける(ステップS403)。 First, the first input unit 102 receives an input of an operation cycle and an operation data pattern of the output buffer circuit 13 as digital signal waveform analysis conditions (step S401). Next, the second input unit 104 receives the input of the IBIS model as the first model representing the characteristics of the input/output buffer circuit (step S402). Next, the third input unit 106 receives an input of a Spameter model as a model representing the characteristics of the semiconductor packages 11 and 15 and the printed circuit board 10 (step S403).

続いて、算出部108が、ステップS401で入力を受け付けた出力バッファ回路13の動作周期および動作データパターンと、ステップS402で入力を受け付けたIBISモデルと、ステップS403で入力を受け付けたSparameterモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する(ステップS404)。 Subsequently, the calculation unit 108 calculates the operation cycle and operation data pattern of the output buffer circuit 13 whose input was received in step S401, the IBIS model whose input was received in step S402, and the Spameter model whose input was received in step S403. Based on this, various calculated values for generating a digital signal waveform are calculated (step S404).

そして、デジタル信号波形生成部110が、ステップS404で算出された各種算出値に基づいて、デジタル信号波形を生成する(ステップS405)。さらに、デジタル信号波形判定部112が、ステップS405で生成されたデジタル信号波形について、High電圧値、Low電圧値、High電圧期間、およびLow電圧期間の各々について、適正値であるか否かを判定する(ステップS406)。その後、解析装置100は、図4に示す一連の処理を終了する。 Then, the digital signal waveform generator 110 generates a digital signal waveform based on various calculated values calculated in step S404 (step S405). Furthermore, the digital signal waveform determination unit 112 determines whether or not each of the High voltage value, Low voltage value, High voltage period, and Low voltage period of the digital signal waveform generated in step S405 is an appropriate value. (step S406). After that, the analysis device 100 ends the series of processes shown in FIG.

(理想的な振幅量W1の算出方法)
図5は、本発明の第1実施形態に係る解析装置100による理想的な振幅量W1の算出方法を説明するための図である。図5(a)は、IBISモデルに示されている、出力バッファ回路13の電流対電圧特性のプルダウン特性を示す。図5(b)は、IBISモデルに示されている、出力バッファ回路13の電流対電圧特性のプルアップ特性を示す。
(How to calculate the ideal amplitude W1)
FIG. 5 is a diagram for explaining a method of calculating the ideal amplitude W1 by the analysis device 100 according to the first embodiment of the present invention. FIG. 5(a) shows the pull-down characteristics of the current versus voltage characteristics of the output buffer circuit 13 shown in the IBIS model. FIG. 5(b) shows the pull-up characteristics of the current versus voltage characteristics of the output buffer circuit 13 shown in the IBIS model.

理想的な振幅W1におけるLow電圧Vl_idealは、プルダウン特性の0Aに対応する電圧となる。例えば、図5(a)に示す例では、プルダウン特性の0Aに対応する電圧「0V」が、Low電圧Vl_idealとなる。 The Low voltage Vl_ideal at the ideal amplitude W1 is a voltage corresponding to 0A of pull-down characteristics. For example, in the example shown in FIG. 5A, the voltage "0 V" corresponding to 0 A of the pull-down characteristic becomes the Low voltage Vl_ideal.

理想的な振幅W1におけるHigh電圧Vh_idealは、プルアップ特性の0Aに対応する電圧となる。例えば、図5(b)に示す例では、プルアップ特性の0Aに対応する電圧「1.35V」が、High電圧Vh_idealとなる。 The High voltage Vh_ideal at the ideal amplitude W1 is a voltage corresponding to 0A of pull-up characteristics. For example, in the example shown in FIG. 5B, the voltage "1.35 V" corresponding to 0 A of the pull-up characteristic becomes the High voltage Vh_ideal.

したがって、解析装置100(算出部108)は、Low電圧Vl_ideal(0V)とHigh電圧Vh_ideal(1.35V)との差分を、理想的な振幅量W1として算出する。 Therefore, analysis device 100 (calculation unit 108) calculates the difference between Low voltage Vl_ideal (0 V) and High voltage Vh_ideal (1.35 V) as ideal amplitude W1.

(実際の振幅量W2の算出方法)
図6は、本発明の第1実施形態に係る解析装置100による実際の振幅量W2の算出方法を説明するための図である。図6(a)は、IBISモデルに示されている、出力バッファ回路13および入力バッファ回路17の電流対電圧特性のプルダウン特性を示す。図6(b)は、IBISモデルに示されている、出力バッファ回路13および入力バッファ回路17の電流対電圧特性のプルアップ特性を示す。図6(a)および図6(b)において、実線は、入力バッファ回路17の電流対電圧特性を示す。図6(a)および図6(b)において、点線は、出力バッファ回路13の電流対電圧特性を示す。
(Method for calculating actual amplitude W2)
FIG. 6 is a diagram for explaining a method of calculating the actual amplitude W2 by the analysis device 100 according to the first embodiment of the present invention. FIG. 6(a) shows pull-down characteristics of the current-to-voltage characteristics of the output buffer circuit 13 and the input buffer circuit 17 shown in the IBIS model. FIG. 6(b) shows the pull-up characteristics of the current-to-voltage characteristics of the output buffer circuit 13 and the input buffer circuit 17 shown in the IBIS model. 6(a) and 6(b), the solid line indicates the current-voltage characteristic of the input buffer circuit 17. FIG. 6(a) and 6(b), the dotted line indicates the current-voltage characteristic of the output buffer circuit 13. FIG.

図6(a)に示すように、出力バッファ回路13の電流対電圧特性(プルダウン特性)に対し、入力バッファ回路17の電流対電圧特性(プルダウン特性)を重ねたときの交点の電圧値が、実際の振幅におけるLow電圧Vl_realとなる。また、上記交点の電流値が、実際の振幅におけるLow出力時の出力電流Il_realとなる。例えば、図6(a)に示す例では、上記交点の電圧値「0.22V」が、Low電圧Vl_idealとなり、上記交点の電流値「-6mA」が、出力電流Il_realとなる。 As shown in FIG. 6A, the voltage value at the intersection of the current versus voltage characteristic (pull-down characteristic) of the output buffer circuit 13 and the current versus voltage characteristic (pull-down characteristic) of the input buffer circuit 17 is It becomes the Low voltage Vl_real in the actual amplitude. Also, the current value at the intersection is the output current Il_real at the time of Low output in the actual amplitude. For example, in the example shown in FIG. 6A, the voltage value "0.22 V" at the intersection point is the Low voltage Vl_ideal, and the current value "-6 mA" at the intersection point is the output current Il_real.

また、図6(b)に示すように、出力バッファ回路13の電流対電圧特性(プルアップ特性)に対し、入力バッファ回路17の電流対電圧特性(プルアップ特性)を重ねたときの交点の電圧値が、実際の振幅におけるHigh電圧Vh_realとなる。また、上記交点の電流値が、実際の振幅におけるHigh出力時の出力電流Ih_realとなる。例えば、図6(b)に示す例では、上記交点の電圧値「1.14V」が、High電圧Vh_realとなり、上記交点の電流値「6mA」が、出力電流Ih_realとなる。 Also, as shown in FIG. 6B, the intersection of the current versus voltage characteristic (pull-up characteristic) of the input buffer circuit 17 and the current versus voltage characteristic (pull-up characteristic) of the output buffer circuit 13 is The voltage value becomes the High voltage Vh_real in the actual amplitude. Also, the current value at the intersection is the output current Ih_real at the time of High output in the actual amplitude. For example, in the example shown in FIG. 6B, the voltage value "1.14 V" at the intersection point is the High voltage Vh_real, and the current value "6 mA" at the intersection point is the output current Ih_real.

したがって、解析装置100(算出部108)は、Low電圧Vl_real(0.22V)とHigh電圧Vh_real(1.14V)との差分を、実際の振幅量W2として算出する。 Therefore, analysis device 100 (calculation unit 108) calculates the difference between Low voltage Vl_real (0.22 V) and High voltage Vh_real (1.14 V) as actual amplitude W2.

なお、伝送線路14上に終端抵抗が設けられている場合は、抵抗器の端子における電流対電圧特性を、図5に示す出力バッファ回路13の特性に重ねることによって得られた交点の電圧を、Low電圧Vl_idealおよびHigh電圧Vh_realとすればよい。 If a terminating resistor is provided on the transmission line 14, the voltage at the intersection obtained by superimposing the current-voltage characteristics at the terminals of the resistor on the characteristics of the output buffer circuit 13 shown in FIG. Low voltage Vl_ideal and High voltage Vh_real may be used.

(出力バッファ回路13の特性に応じた傾きの算出方法)
図7は、本発明の第1実施形態に係る解析装置100による出力バッファ回路13の特性に応じた傾きの算出方法を説明するための図である。図7(a)は、IBISモデルに示されている、出力バッファ回路13の出力端子における立ち上がり時の電流対電圧特性を示す。図7(b)は、IBISモデルに示されている、出力バッファ回路13の出力端子における立ち下がり時の電流対電圧特性を示す。
(Slope calculation method according to the characteristics of the output buffer circuit 13)
FIG. 7 is a diagram for explaining a method of calculating the slope according to the characteristics of the output buffer circuit 13 by the analysis device 100 according to the first embodiment of the present invention. FIG. 7(a) shows the rising current-voltage characteristic at the output terminal of the output buffer circuit 13, which is shown in the IBIS model. FIG. 7(b) shows the current versus voltage characteristics at the output terminal of the output buffer circuit 13 at the falling edge shown in the IBIS model.

図7に示すように、IBISモデルには、出力バッファ回路13の出力端子における電圧対時間特性が示されている。解析装置100の算出部108は、この電圧対時間特性から、ある一定期間における電圧変動量を算出し、当該電圧変動量に基づいて、出力バッファ回路13の特性に応じた傾きを算出することができる。または、解析装置100の算出部108は、この電圧対時間特性から、ある一定の電位差における遷移時間を導出し、当該遷移時間に基づいて、出力バッファ回路13の特性に応じた傾きを算出することができる。例えば、図7に示す例では、算出部108は、振幅の20%から80%までの遷移時間として、立ち上がり時は0.55V/100PS、立ち下がり時は0.55v/110PSを得ることができる。なお、算出部108は、立ち上がり時の傾きと立ち下がり時の傾きとを、それぞれ別個に算出してもよく、立ち上がり時の傾きと立ち下がり時の傾きとを、同一の値としてもよい。また、IBISモデルに出力バッファ回路13の出力波形の傾きが示されている場合、算出部108は、その傾きを算出結果としてもよい。 As shown in FIG. 7, the IBIS model shows the voltage versus time characteristics at the output terminal of the output buffer circuit 13 . The calculation unit 108 of the analysis device 100 can calculate the amount of voltage fluctuation in a certain period from this voltage versus time characteristic, and calculate the slope corresponding to the characteristic of the output buffer circuit 13 based on the amount of voltage fluctuation. can. Alternatively, the calculation unit 108 of the analysis device 100 derives the transition time at a certain potential difference from the voltage versus time characteristic, and calculates the slope according to the characteristics of the output buffer circuit 13 based on the transition time. can be done. For example, in the example shown in FIG. 7, the calculation unit 108 can obtain 0.55 V/100 PS at the rising edge and 0.55 V/110 PS at the trailing edge as the transition time from 20% to 80% of the amplitude. . Note that the calculation unit 108 may calculate the rising slope and the trailing slope separately, or may set the rising slope and the trailing slope to the same value. Further, when the slope of the output waveform of the output buffer circuit 13 is indicated in the IBIS model, the calculator 108 may use the slope as the calculation result.

(出力バッファ回路13内部の遅延値の算出方法)
図8は、本発明の第1実施形態に係る解析装置100による出力バッファ回路13内部の遅延値の算出方法を説明するための図である。図8(a)は、IBISモデルに示されている、出力バッファ回路13の出力端子における立ち上がり時の電流対電圧特性を示す。図8(b)は、IBISモデルに示されている、出力バッファ回路13の出力端子における立ち下がり時の電流対電圧特性を示す。
(Calculation method of delay value inside output buffer circuit 13)
FIG. 8 is a diagram for explaining a method of calculating the delay value inside the output buffer circuit 13 by the analysis device 100 according to the first embodiment of the present invention. FIG. 8(a) shows the rising current-voltage characteristic at the output terminal of the output buffer circuit 13, which is shown in the IBIS model. FIG. 8(b) shows the current versus voltage characteristics at the output terminal of the output buffer circuit 13 at the falling edge shown in the IBIS model.

図8に示すように、IBISモデルには、出力バッファ回路13の出力端子における電圧対時間特性が示されている。解析装置100の算出部108は、この電圧対時間特性から、出力バッファ回路13内部の遅延値を算出することができる。例えば、算出部108は、この電圧対時間特性において振幅の半分の電位になるまで時間を、チップ内部遅延Tioとする。なお、算出部108は、立ち上がり時の遅延値と立ち下がり時の遅延値とを、それぞれ別個に算出してもよく、立ち上がり時の遅延値と立ち下がり時の遅延値とを、同一の値としてもよい。 As shown in FIG. 8, the IBIS model shows the voltage versus time characteristics at the output terminal of the output buffer circuit 13 . The calculation unit 108 of the analysis device 100 can calculate the delay value inside the output buffer circuit 13 from this voltage versus time characteristic. For example, the calculation unit 108 sets the time until the potential reaches half the amplitude in this voltage versus time characteristic as the chip internal delay Tio. Note that the calculation unit 108 may calculate the delay value at the rising edge and the delay value at the trailing edge separately. good too.

なお、IBISモデルには、半導体パッケージモデルとして、伝送線路14のRLC値を記載することができる。算出部108は、このRLC値から、下記数式(1)を用いて半導体パッケージ11における遅延値Tpkg[s]を導出することができる。 The IBIS model can describe the RLC value of the transmission line 14 as a semiconductor package model. The calculator 108 can derive the delay value Tpkg[s] in the semiconductor package 11 from this RLC value using the following formula (1).

Tpkg=√LC・・・(1) Tpkg=√LC (1)

なお、半導体パッケージモデルとしてSparameterモデルがある場合、算出部108は、後述するSparameter解析処理により、半導体パッケージ11における遅延値を算出してもよい。 Note that when there is a sparameter model as a semiconductor package model, the calculation unit 108 may calculate a delay value in the semiconductor package 11 by a sparameter analysis process, which will be described later.

(半導体パッケージ11における伝送線路14の遅延値の算出方法)
図9は、本発明の第1実施形態に係る解析装置100による半導体パッケージ11における伝送線路14の遅延値の算出方法を説明するための図である。
(Method for calculating delay value of transmission line 14 in semiconductor package 11)
FIG. 9 is a diagram for explaining a method of calculating the delay value of the transmission line 14 in the semiconductor package 11 by the analysis device 100 according to the first embodiment of the present invention.

Sparameterモデルは、伝送線路14の周波数特性が複素数で記載されている。例えば、解析装置100の算出部108は、この伝送線路14の周波数特性に基づいて、半導体パッケージ11における伝送線路14の遅延値として、位相遅延値または群遅延値を算出することができる。 The Spameter model describes the frequency characteristics of the transmission line 14 using complex numbers. For example, the calculator 108 of the analysis device 100 can calculate a phase delay value or a group delay value as the delay value of the transmission line 14 in the semiconductor package 11 based on the frequency characteristics of the transmission line 14 .

例えば、解析装置100の算出部108は、伝送線路14の一端に入力された周波数f[Hz]の交流波が伝送線路14の他端に到達した際の位相S21Phase[deg]から、下記数式(2)を用いて、位相遅延値Tpd[s]を算出することができる。 For example, the calculation unit 108 of the analysis device 100 calculates the following formula ( 2) can be used to calculate the phase delay value Tpd[s].

Tpd=(-1/f)*(S21Phase/360)・・・(2) Tpd=(−1/f)*(S21Phase/360) (2)

また、例えば、解析装置100の算出部108は、下記数式(3)を用いて、郡遅延値Tgd[s]を算出することができる。 Also, for example, the calculation unit 108 of the analysis device 100 can calculate the group delay value Tgd[s] using the following formula (3).

Tgd=(-1/Δf)*(ΔS21Phase/360)・・・(3) Tgd=(−1/Δf)*(ΔS21Phase/360) (3)

このように、半導体パッケージモデルとしてのSparameterモデルから導出された位相遅延値Tpdまたは郡遅延値Tgdは、半導体パッケージ11における伝送線路14の遅延値Tpkgとなる。なお、解析装置100の算出部108は、同様の算出方法により、プリント基板モデルとしてのSparameterモデルから、プリント基板10における伝送線路14の遅延値Tpcbとして、位相遅延値Tpdまたは郡遅延値Tgdを算出することができる。 Thus, the phase delay value Tpd or the group delay value Tgd derived from the Spameter model as the semiconductor package model becomes the delay value Tpkg of the transmission line 14 in the semiconductor package 11 . Calculation unit 108 of analysis apparatus 100 calculates phase delay value Tpd or group delay value Tgd as delay value Tpcb of transmission line 14 in printed circuit board 10 from a Spameter model as a printed circuit board model using a similar calculation method. can do.

(デジタル信号波形の変動量の算出方法)
図10は、本発明の第1実施形態に係る解析装置100によるデジタル信号波形の変動量の算出方法を説明するための図である。図10(a)は、振幅変動量ΔVl_lineの算出方法を説明するための図である。図10(b)は、振幅変動量ΔVh_lineの算出方法を説明するための図である。
(Method for calculating fluctuation amount of digital signal waveform)
FIG. 10 is a diagram for explaining a method of calculating the fluctuation amount of the digital signal waveform by the analysis device 100 according to the first embodiment of the present invention. FIG. 10(a) is a diagram for explaining a method of calculating the amplitude fluctuation amount ΔVl_line. FIG. 10(b) is a diagram for explaining a method of calculating the amplitude fluctuation amount ΔVh_line.

入力バッファ回路17に到達したデジタル信号波形の振幅は、伝送線路14の抵抗値と伝送線路14内の電流値とによって変化する。例えば、解析装置100の算出部108は、Sparameterモデルの0Hzにおける|S21|から、下記数式(4)を用いて、伝送線路14の抵抗値Rline[Ω]を算出する。但し、|S21(0)|は、0HzにおけるS21の絶対値を示す。また、Zportは、Sparameterモデルのポートインピーダンスを示す。 The amplitude of the digital signal waveform reaching the input buffer circuit 17 changes depending on the resistance value of the transmission line 14 and the current value in the transmission line 14 . For example, the calculation unit 108 of the analysis device 100 calculates the resistance value Rline [Ω] of the transmission line 14 from |S21| at 0 Hz of the Spameter model using the following formula (4). However, |S21(0)| indicates the absolute value of S21 at 0 Hz. Also, Zport indicates the port impedance of the Spameter model.

Rline=2*Zport/|S21(0)|-2*Zport・・・(4) Rline=2*Zport/|S21(0)|-2*Zport (4)

さらに、解析装置100の算出部108は、下記数式(5)を用いて、伝送線路14の両端の電位差Vlineを算出する。但し、Ilineは、伝送線路14内の電流を示す。 Furthermore, the calculator 108 of the analysis device 100 calculates the potential difference Vline between both ends of the transmission line 14 using the following formula (5). where Iline indicates the current in the transmission line 14;

Vline=Iline*Rline
=Iline*2*Zport/|S21(0)|-2*Zport・・・(5)
Vline=Iline*Rline
=Iline*2*Zport/|S21(0)|-2*Zport (5)

なお、IBIS解析処理ではIBISモデルの入出力バッファの電流対電圧特性から、デジタル信号波形の振幅量を求めたが、伝送線路14を考慮すると、伝送線路14の抵抗値Rlineによって、デジタル信号波形の振幅量が変動する。 In the IBIS analysis process, the amplitude of the digital signal waveform was obtained from the current-voltage characteristics of the input/output buffer of the IBIS model. Amplitude fluctuates.

プルダウンでは、伝送線路14の抵抗値Rlineによって、出力バッファ端と入力バッファ端との間で、電位差Vd_lineが生じ、出力電流Il_realが減少してより0に近くなる。この電位差Vd_lineと、出力電流Il_realを上記数式(5)のIlineに代入して得られる電位差Vlineとが等しくなるとき、入力バッファ端での電位とLow電圧Vl_realとの差が振幅変動量ΔVl_lineとなる。 In pull-down, a potential difference Vd_line is generated between the output buffer end and the input buffer end due to the resistance value Rline of the transmission line 14, and the output current Il_real decreases to become closer to zero. When this potential difference Vd_line is equal to the potential difference Vline obtained by substituting the output current Il_real for Iline in the above equation (5), the difference between the potential at the input buffer end and the Low voltage Vl_real becomes the amplitude fluctuation amount ΔVl_line. .

また、プルアップでは、伝送線路14の抵抗値Rlineによって出力バッファ端と入力バッファ端との間で、電位差Vd_lineが生じ、出力電流Il_realが減少してより0に近くなる。この電位差Vd_lineと、出力電流Il_realを上記数式(5)のIlineに代入して得られる電位差Vlineとが等しくなるとき、入力バッファ端での電位とHigh電圧Vh_realとの差が振幅変動量ΔVh_lineとなる。 Also, in the pull-up, a potential difference Vd_line is generated between the output buffer end and the input buffer end due to the resistance value Rline of the transmission line 14, and the output current Il_real decreases and becomes closer to zero. When this potential difference Vd_line is equal to the potential difference Vline obtained by substituting the output current Il_real for Iline in the above equation (5), the difference between the potential at the input buffer end and the high voltage Vh_real becomes the amplitude fluctuation amount ΔVh_line. .

(デジタル信号波形の傾きの変動量の算出方法)
図11は、本発明の第1実施形態に係る解析装置100によるデジタル信号波形の傾きの変動量の算出方法を説明するための図である。図11は、理想的な矩形波および傾きを持つ矩形波の周波数スペクトルを示す。図11において実線で示すように、理想的な矩形波の周波数スペクトルは、両対数グラフで-20DB/decの直線となり、下記数式(6)で表される。但し、Vpulse(f)は、理想的な矩形波のスペクトルを結んだ線を示す。また、Fbaseは、矩形波の基本周波数を示す。
(Method for Calculating Variation in Slope of Digital Signal Waveform)
FIG. 11 is a diagram for explaining a method of calculating the amount of change in the slope of the digital signal waveform by the analysis apparatus 100 according to the first embodiment of the present invention. FIG. 11 shows the frequency spectrum of an ideal square wave and a square wave with a slope. As indicated by the solid line in FIG. 11, the frequency spectrum of the ideal square wave is a straight line of −20 DB/dec in a log-log graph, and is represented by the following formula (6). However, Vpulse(f) indicates a line connecting ideal square wave spectra. Also, Fbase indicates the fundamental frequency of the rectangular wave.

Figure 0007151403000001
Figure 0007151403000001

一方、傾きを持つ矩形波は、図11において破線で示すように、ある周波数からスペクトルが小さくなる。この境となる周波数をknee frequencyといい、一般的には理想的な矩形波のスペクトルよりも3dB小さくなる周波数とする。Knee frequencyは、下記数式(7)で簡易的に求めることができる。但し、Fkneeは、knee frequencyを示す。また、Trfは、矩形波の立ち上がり時間または立ち下がり時間を示す。 On the other hand, a rectangular wave with a slope has a spectrum that becomes smaller from a certain frequency, as indicated by the dashed line in FIG. This boundary frequency is called a knee frequency, and is generally a frequency that is 3 dB lower than the spectrum of an ideal rectangular wave. Knee frequency can be simply calculated by the following formula (7). However, Fknee indicates knee frequency. Trf indicates the rise time or fall time of the rectangular wave.

Fknee = 0.35 / Trf・・・(7) Fknee=0.35/Trf (7)

IBISから出力される波形は、傾きTrf_ibisを持ち、伝送線路14の一端に入力される。この波形のknee frequencyをFknee_inとした場合、Fknee_inは、下記数式(8)を用いて算出することができる。 A waveform output from IBIS has a slope Trf_ibis and is input to one end of the transmission line 14 . Assuming that the knee frequency of this waveform is Fknee_in, Fknee_in can be calculated using the following formula (8).

Fknee_in=0.35/Trf_ibis・・・(8) Fknee_in=0.35/Trf_ibis (8)

伝送線路14に入力された波形は、伝搬するにつれて減衰しつつ、伝送線路14の他端から出力される。伝送線路14における減衰は、Sparameterモデルの|S21|で表される。伝送線路14から出力される波形の周波数スペクトルは下記数式(9)で表される。但し、|S21(f)|は、周波数fにおけるS21の絶対値を示す。 A waveform input to the transmission line 14 is output from the other end of the transmission line 14 while being attenuated as it propagates. The attenuation in the transmission line 14 is represented by |S21| of the Spameter model. The frequency spectrum of the waveform output from the transmission line 14 is represented by the following formula (9). |S21(f)| indicates the absolute value of S21 at frequency f.

Figure 0007151403000002
Figure 0007151403000002

伝送線路14から入力された波形のknee frequencyをFknee_inとする。また、伝送線路14から出力された波形のknee frequencyをFknee_outとする。Fknee_outは、|S21(f)|=-3dBになる周波数と考えられる。ただし、|S21(f)|=-3dBとなる周波数が、Fknee_inより大きい場合は、Fknee_out=Fknee_inとなる。下記数式(10)により、|S21(Fspara)|=-3dBであるときの、伝送線路14から出力される波形の立ち上がりまたは立ち下がり時間Trf_lineを算出することができる。 Let Fknee_in be the knee frequency of the waveform input from the transmission line 14 . Also, let Fknee_out be the knee frequency of the waveform output from the transmission line 14 . Fknee_out is considered the frequency at which |S21(f)|=-3 dB. However, when the frequency at which |S21(f)|=-3 dB is greater than Fknee_in, Fknee_out=Fknee_in. The rise or fall time Trf_line of the waveform output from the transmission line 14 when |S21(Fspara)|=-3 dB can be calculated from the following formula (10).

Figure 0007151403000003
Figure 0007151403000003

(デジタル信号波形の判定方法)
図12は、本発明の第1実施形態に係る解析装置100によるデジタル信号波形の判定方法を説明するための図である。
(Determination method of digital signal waveform)
FIG. 12 is a diagram for explaining a method of determining a digital signal waveform by the analysis device 100 according to the first embodiment of the present invention.

図12において、伝送線路14を通過して入力バッファに到達したデジタル信号波形401は、解析装置100のデジタル信号波形判定部112により、H信号として認識される電位402よりも高い電位になっているか判定される。さらに、デジタル信号波形401は、デジタル信号波形判定部112により、L信号として認識される電位403よりも低い電位になっているか判定される。 In FIG. 12, does the digital signal waveform 401 that has passed through the transmission line 14 and reached the input buffer have a potential higher than the potential 402 recognized as an H signal by the digital signal waveform determination unit 112 of the analysis device 100? be judged. Further, the digital signal waveform determination unit 112 determines whether the digital signal waveform 401 has a potential lower than the potential 403 recognized as the L signal.

さらに、デジタル信号波形401は、デジタル信号波形判定部112により、H信号として認識される期間が、予め定められた時間T3以上になっているか判定される。さらに、デジタル信号波形401は、デジタル信号波形判定部112により、L信号として認識される期間が、予め定められた時間T3以上になっているか判定される。 Furthermore, the digital signal waveform determination unit 112 determines whether the period during which the digital signal waveform 401 is recognized as an H signal is equal to or longer than a predetermined time T3. Further, the digital signal waveform 401 is determined by the digital signal waveform determination unit 112 whether the period during which it is recognized as the L signal is equal to or longer than a predetermined time T3.

なお、電位402,403および時間T3は、解析装置100に対して入力された値を用いてもよく、IBISモデル内に記載された値を用いてもよい。 Note that the potentials 402 and 403 and the time T3 may use the values input to the analysis device 100 or the values described in the IBIS model.

〔第2実施形態〕
次に、本発明の第2実施形態について説明する。以下、第1実施形態からの変更点について説明する。
[Second embodiment]
Next, a second embodiment of the invention will be described. The changes from the first embodiment will be described below.

(解析装置100Aの機能構成)
図13は、本発明の第2実施形態に係る解析装置100Aの機能構成を示す図である。第2実施形態に係る解析装置100Aは、第3入力部106の代わりに第3入力部106Aを備える点、および、算出部108の代わりに算出部108Aを備える点で、第1実施形態に係る解析装置100と異なる。
(Functional configuration of analysis device 100A)
FIG. 13 is a diagram showing the functional configuration of an analysis device 100A according to the second embodiment of the invention. The analysis apparatus 100A according to the second embodiment has the third input unit 106A instead of the third input unit 106, and the calculation unit 108A instead of the calculation unit 108. It differs from the analysis device 100 .

第3入力部106Aは、半導体パッケージ11,15およびプリント基板10の特性を示すSparameterモデルの代わりに、伝送経路14の物理情報の入力を受け付ける。なお、第3入力部106Aが入力を受け付けるデータは、解析装置100が備えるデータベース等の記憶部に記憶されているものであってもよく、外部の情報処理装置(例えば、サーバ等)が備えるデータベース等の記憶部に記憶されているものであってもよい。 The third input unit 106A accepts input of physical information of the transmission path 14 instead of the Spameter model representing the characteristics of the semiconductor packages 11 and 15 and the printed circuit board 10 . Note that the data that the third input unit 106A accepts input may be stored in a storage unit such as a database provided in the analysis device 100, or may be stored in a database provided in an external information processing device (for example, a server or the like). etc., may be stored in a storage unit.

算出部108Aは、伝送線路14の物理情報に基づく物理情報解析処理を行うことで、伝送線路14における遅延値と、伝送線路14における減衰量(振幅変動量)と、デジタル信号波形の傾きとを算出する。これにより、解析装置100Aは、第1実施形態に係る解析装置100と同様に、デジタル信号波形を静的に生成することができる。 The calculation unit 108A performs physical information analysis processing based on the physical information of the transmission line 14 to calculate the delay value in the transmission line 14, the attenuation amount (amplitude fluctuation amount) in the transmission line 14, and the slope of the digital signal waveform. calculate. Thereby, the analysis device 100A can statically generate a digital signal waveform, like the analysis device 100 according to the first embodiment.

(伝送線路14における遅延値の算出方法)
第3入力部106Aを介して入力される、伝送経路14の物理情報は、伝送線路14の長さ、伝送線路14の幅、伝送線路14の厚さ、伝送線路14の導体の導電率、伝送線路14の周囲の誘電体の誘電正接、伝送線路14の周囲の誘電体の実効比誘電率を含む。
(Calculation method of delay value in transmission line 14)
The physical information of the transmission line 14 input via the third input section 106A includes the length of the transmission line 14, the width of the transmission line 14, the thickness of the transmission line 14, the conductivity of the conductor of the transmission line 14, the transmission It includes the dielectric loss tangent of the dielectric around the line 14 and the effective dielectric constant of the dielectric around the transmission line 14 .

例えば、解析装置100Aの算出部108Aは、下記数式(11)により、伝送線路14における遅延値Td[s]を算出する。但し、εは、真空中の誘電率を示す。また、εは、材料の比誘電率を示す。また、μは、真空中の透磁率を示す。また、μは、材料の比透磁率を示す。また、Lenは、配線長[m]を示す。 For example, the calculation unit 108A of the analysis device 100A calculates the delay value Td[s] in the transmission line 14 according to Equation (11) below. However, ε0 indicates the permittivity in vacuum. Also, εr indicates the dielectric constant of the material. Also, μ 0 indicates magnetic permeability in a vacuum. Also, μr indicates the relative magnetic permeability of the material. Len indicates the wiring length [m].

Td=(√εεμμ)*Len・・・(11) Td=(√ε 0 ε r μ 0 μ r )*Len (11)

なお、ほとんどの配線用材料の比透磁率μは1であり、したがって、μとεとμとのそれぞれに数値を代入して上記数式(11)を整理すると、下記数式(12)が導き出される。 Note that most wiring materials have a relative magnetic permeability μr of 1. Therefore, by substituting numerical values for μr , ε0 , and μ0 and arranging the above equation (11), the following equation (12) is obtained. ) is derived.

Figure 0007151403000004
Figure 0007151403000004

また、例えば、解析装置100Aの算出部108Aは、物理情報解析処理により、伝送線路14における減衰量(振幅変動量)を算出する。この際、算出部108Aは、下記数式(13)により、伝送線路14の抵抗値Rline[Ω]を算出する。但し、Lenは、伝送線路14の長さ[m]を示す。また、Wは、伝送線路14の幅[m]を示す。また、Tは、伝送線路14の厚さ[m]を示す。また、σは、伝送線路14の導体の導電率を示す。 Further, for example, the calculation unit 108A of the analysis device 100A calculates the attenuation amount (amplitude fluctuation amount) in the transmission line 14 by physical information analysis processing. At this time, the calculation unit 108A calculates the resistance value Rline [Ω] of the transmission line 14 by the following formula (13). However, Len indicates the length [m] of the transmission line 14 . Also, W indicates the width [m] of the transmission line 14 . Also, T indicates the thickness [m] of the transmission line 14 . σ indicates the conductivity of the conductor of the transmission line 14 .

Rline=Len/σWT・・・(13) Rline=Len/σWT (13)

なお、算出部108Aは、伝送線路14の抵抗値Rline以外の算出値については、第1実施形態で説明したSparameter解析処理と同じ算出方法によって算出することができる。 Note that the calculation unit 108A can calculate values other than the resistance value Rline of the transmission line 14 using the same calculation method as the Spameter analysis process described in the first embodiment.

(デジタル信号波形の傾きの算出方法)
図14は、本発明の第2実施形態に係る解析装置100Aによるデジタル信号波形の傾きの算出方法を説明するための図である。図14において、デジタル信号波形501およびデジタル信号波形502の傾きに着目すると、デジタル信号波形502は、伝送線路14での減衰により、デジタル信号波形501よりも傾きが減少している。デジタル信号波形502の傾きSlewRateは、下記数式(14)によって算出することができる。但し、dVは、IBIS出力波形の電圧変動量を示す。また、dtは、IBIS出力波形の遷移時間を示す。また、dt'は、伝送線路14での遷移時間増加量を示す。
(Method for calculating slope of digital signal waveform)
FIG. 14 is a diagram for explaining a method of calculating the slope of the digital signal waveform by the analysis device 100A according to the second embodiment of the present invention. Focusing on the slopes of the digital signal waveform 501 and the digital signal waveform 502 in FIG. The slope SlewRate of the digital signal waveform 502 can be calculated by the following formula (14). However, dV indicates the voltage fluctuation amount of the IBIS output waveform. Also, dt indicates the transition time of the IBIS output waveform. Also, dt′ indicates the amount of increase in transition time in the transmission line 14 .

SlewRate=dV/(dt+dt')・・・(14) SlewRate=dV/(dt+dt') (14)

なお、デジタル信号波形501,502のdVおよびdtは、IBIS解析処理における傾き導出によって算出することができる。また、デジタル信号波形501,502のdt'は、下記数式(15)に示す一般的な近似式を用いて算出することができる。但し、dt'は、伝送線路14での遷移時間増加量[ns]を示す。また、Lenは、伝送線路14の長さ[mm]を示す。また、tan(δ)は、伝送線路14の周囲の誘電体の誘電正接を示す。また、εrは、伝送線路14の周囲の誘電体の実効比誘電率を示す。 Note that dV and dt of the digital signal waveforms 501 and 502 can be calculated by deriving the slope in the IBIS analysis process. Also, dt' of the digital signal waveforms 501 and 502 can be calculated using a general approximation formula shown in Equation (15) below. However, dt' indicates the amount of increase in transition time [ns] in the transmission line 14. FIG. Len indicates the length [mm] of the transmission line 14 . Also, tan(δ) indicates the dielectric loss tangent of the dielectric around the transmission line 14 . Also, εr indicates the effective dielectric constant of the dielectric around the transmission line 14 .

dt'=0.01063×tan(δ)×√εr×Len・・・(15) dt′=0.01063×tan(δ)×√εr×Len (15)

例えば、誘電正接0.02、実効比誘電率4.2、伝送線路の長さ25[mm]とすると、dt'≒0.1[ns]となる。このdt'を上記数式(14)に代入すれば、デジタル信号波形502の傾きSlewRateが求められる。 For example, if the dielectric loss tangent is 0.02, the effective dielectric constant is 4.2, and the length of the transmission line is 25 [mm], then dt'≈0.1 [ns]. By substituting this dt' into the above formula (14), the slope SlewRate of the digital signal waveform 502 can be obtained.

以上説明したように、上記各実施形態の解析装置100,100Aは、出力バッファ回路13の動作周期および動作パターンと、出力バッファ回路13および入力バッファ回路17の特性を示すIBISモデル(第1のモデル)と、プリント基板10および半導体パッケージ11の特性を示すSparameterモデル(第2のモデル)とに基づいて、デジタル信号波形を生成するための各種算出値を算出し、算出された各種算出値に基づいて、デジタル信号波形を生成する。これにより、上記各実施形態の解析装置100,100Aによれば、動的な解析を実施することなく、デジタル信号波形を確認することができる。したがって、上記各実施形態の解析装置100,100Aによれば、設計完了後の詳細な配線形状を考慮したデジタル信号波形解析を、高速且つ網羅的に実施することができる。 As described above, the analysis devices 100 and 100A of each of the above-described embodiments use the IBIS model (first model ) and a Spameter model (second model) representing the characteristics of the printed circuit board 10 and the semiconductor package 11, various calculated values for generating a digital signal waveform are calculated, and based on the calculated various calculated values to generate a digital signal waveform. Thus, according to the analysis devices 100 and 100A of the above-described embodiments, it is possible to check the digital signal waveform without performing dynamic analysis. Therefore, according to the analysis apparatuses 100 and 100A of the above-described embodiments, it is possible to comprehensively perform digital signal waveform analysis in consideration of the detailed wiring shape after the completion of design at high speed.

〔第3実施形態〕
次に、本発明の第3実施形態について説明する。以下、第1実施形態からの変更点について説明する。
[Third embodiment]
Next, a third embodiment of the invention will be described. The changes from the first embodiment will be described below.

上記各実施形態の解析装置100,100Aは、これまでに説明した解析手法だけでは、高速デジタル信号の主要なノイズであるクロストークノイズによるデジタル信号波形への影響を考慮できず楽観的な解析結果となるため、不具合を見逃す虞がある。そこで、第3実施形態に係る解析装置100Bは、上記第1実施形態の解析装置100に対し、以下に説明するとおり、クロストークノイズによる影響を考慮して、デジタル信号波形を生成する機能を追加で設けた構成を有することにより、より高精度なデジタル信号波形を生成することができる。 The analysis devices 100 and 100A of the above-described embodiments cannot consider the influence of crosstalk noise, which is the main noise of high-speed digital signals, on digital signal waveforms with only the analysis methods described so far, resulting in optimistic analysis results. Therefore, there is a possibility that the defect may be overlooked. Therefore, the analysis device 100B according to the third embodiment adds a function of generating a digital signal waveform in consideration of the influence of crosstalk noise, as described below, to the analysis device 100 of the first embodiment. By having the configuration provided in 1, it is possible to generate a digital signal waveform with higher accuracy.

図15は、2つの伝送線路間に生じるクロストークノイズを説明するための概念図である。図15に示す例において、伝送線路1および伝送線路2は、それぞれリターン導体4との間の自己キャパシタンスCと、自己インダクタンスLとを持つ。また、伝送線路1伝送線路2との間には、相互インダクタンスLmおよび相互キャパシタンスCmが存在する。一般的には、クロストークノイズ波形は、これらのLC値と、入力信号の振幅と、立ち上がりまたは立ち下り時間Trf等のパラメータで決まることが知られている。従来のIBIS解析処理およびSparameter解析処理では、伝送線路のLC値を導出する手段が無く、クロストークノイズを考慮することができなかった。 FIG. 15 is a conceptual diagram for explaining crosstalk noise that occurs between two transmission lines. In the example shown in FIG. 15, transmission line 1 and transmission line 2 each have a self-capacitance C and a self-inductance L with the return conductor 4 . Further, mutual inductance Lm and mutual capacitance Cm exist between transmission line 1 and transmission line 2 . It is generally known that the crosstalk noise waveform is determined by parameters such as these LC values, the amplitude of the input signal, and the rising or falling time Trf. In conventional IBIS analysis processing and Spameter analysis processing, there is no means for deriving the LC value of the transmission line, and crosstalk noise cannot be considered.

そこで、第3実施形態に係る解析装置100Bは、Sparameter解析処理において、伝送線路のSparameterからLC値を算出する。そして、解析装置100Bは、クロストークノイズ波形作成処理において、LC値と、入力信号の振幅と、立ち上がりまたは立ち下がり時間と、伝送線路遅延値とを用いて、クロストークノイズ波形を作成する。さらに、解析装置100Bは、波形合成処理において、クロストークノイズ波形を、デジタル信号波形に足し合わせる。これにより、解析装置100Bは、クロストークノイズを考慮したデジタル信号波形を生成することができる。 Therefore, the analysis apparatus 100B according to the third embodiment calculates the LC value from the sparameter of the transmission line in the sparameter analysis process. Then, in the crosstalk noise waveform creation process, the analysis apparatus 100B creates a crosstalk noise waveform using the LC value, the amplitude of the input signal, the rise or fall time, and the transmission line delay value. Furthermore, the analysis device 100B adds the crosstalk noise waveform to the digital signal waveform in the waveform synthesizing process. As a result, the analysis device 100B can generate a digital signal waveform in consideration of crosstalk noise.

(解析装置100Bの機能構成)
図16は、本発明の第3実施形態に係る解析装置100Bの機能構成を示す図である。第3実施形態に係る解析装置100Bは、LC値算出部114、クロストークノイズ波形生成部116、および波形合成部118をさらに備える点で、第1実施形態に係る解析装置100と異なる。
(Functional configuration of analysis device 100B)
FIG. 16 is a diagram showing the functional configuration of an analysis device 100B according to the third embodiment of the invention. The analysis device 100B according to the third embodiment differs from the analysis device 100 according to the first embodiment in that it further includes an LC value calculator 114, a crosstalk noise waveform generator 116, and a waveform synthesizer 118. FIG.

LC値算出部114は、伝送線路のSparameterから、LC値を算出する。 The LC value calculator 114 calculates the LC value from the transmission line sparameter.

クロストークノイズ波形生成部116は、LC値算出部114によって算出されたLC値と、入力信号の振幅と、立ち上がりまたは立ち下がり時間と、伝送線路遅延値とを用いて、クロストークノイズ波形を生成する。 Crosstalk noise waveform generator 116 generates a crosstalk noise waveform using the LC value calculated by LC value calculator 114, the amplitude of the input signal, the rise or fall time, and the transmission line delay value. do.

波形合成部118は、デジタル信号波形生成部110によって生成されたデジタル信号波形に対し、クロストークノイズ波形生成部116によって生成されたクロストークノイズ波形を合成することにより、クロストークノイズを考慮したデジタル信号波形を生成する。 The waveform synthesizing unit 118 synthesizes the crosstalk noise waveform generated by the crosstalk noise waveform generating unit 116 with the digital signal waveform generated by the digital signal waveform generating unit 110, thereby generating a digital waveform in consideration of crosstalk noise. Generate a signal waveform.

(LC値算出部114によるLC値の算出方法)
以下、LC値算出部114による、伝送線路のSparameterからの、LC値算出方法を説明する。まず、LC値算出部114は、Sparameterから、下記数式(16)および(17)により、特性インピーダンスZcと伝搬定数γとを導出する。但し、ZはSparameterの基準インピーダンス、S11は反射特性、S21は挿入損失を表す。
(Calculation method of LC value by LC value calculation unit 114)
A method of calculating the LC value from the sparameter of the transmission line by the LC value calculating unit 114 will be described below. First, the LC value calculator 114 derives the characteristic impedance Zc and the propagation constant γ from the sparameter by the following formulas (16) and (17). However, Zo represents the reference impedance of the parameter, S11 represents the reflection characteristic, and S21 represents the insertion loss.

Figure 0007151403000005
Figure 0007151403000005

Figure 0007151403000006
Figure 0007151403000006

次に、LC値算出部114は、特性インピーダンスZcおよび伝搬定数γから、下記数式(18)および(19)により、LC値を導出する。 Next, the LC value calculator 114 derives the LC value from the characteristic impedance Zc and the propagation constant γ using the following formulas (18) and (19).

L(ω)=Im{γZ}/ω・・・(18) L(ω)=Im{γZ c }/ω (18)

C(ω)=Im{γ/Z}/ω・・・(19) C(ω)=Im { γ/Zc}/ω (19)

(クロストークノイズ波形生成部116によるクロストークノイズ波形の生成方法)
図17は、ノイズ源となる伝送経路における信号の入力波形と、ノイズを受ける伝送経路におけるNEXT波形とを示す図である。図18は、ノイズ源となる伝送経路における信号の出力波形と、ノイズを受ける伝送経路におけるFEXT波形とを示す図である。
(Method of Generating Crosstalk Noise Waveform by Crosstalk Noise Waveform Generation Unit 116)
FIG. 17 is a diagram showing an input waveform of a signal on a transmission path that is a noise source and a NEXT waveform on a transmission path that receives noise. FIG. 18 is a diagram showing an output waveform of a signal on a transmission path that is a noise source and a FEXT waveform on a transmission path that receives noise.

クロストークノイズ波形は、ノイズ源となる信号を伝送線路のどの端に入力するかによって変化する。例えば、図15に示す例において、伝送線路1の左端にノイズ源となる信号を入力した場合、ノイズを受ける伝送線路2では、左端と右端でノイズ波形が異なる。ノイズ源の入力に近い端に表れるクロストークノイズは、NEXT(Near End XTalk)と呼ばれ、遠い端に現れるクロストークノイズは、FEXT(Far End XTalk)と呼ばれる。 The crosstalk noise waveform changes depending on which end of the transmission line the noise source signal is input to. For example, in the example shown in FIG. 15, when a noise source signal is input to the left end of the transmission line 1, the noise waveform differs between the left end and the right end of the transmission line 2 receiving noise. Crosstalk noise appearing at the end near the input of the noise source is called NEXT (Near End XTalk), and crosstalk noise appearing at the far end is called FEXT (Far End XTalk).

図17に示す入力波形において、Vinは、ノイズ源となる信号の入力波形の振幅を示す。また、SRinは、ノイズ源となる信号の入力波形の傾きを示す。また、Tinit_aは、ノイズ源となる信号の初期遅延時間を示す。また、Trfinは、ノイズ源となる信号の入力波形のHLの遷移期間を示す。また、UIaは、ノイズ源となる信号のユニットインターバルを示す。 In the input waveform shown in FIG. 17, Vin indicates the amplitude of the input waveform of the signal that becomes the noise source. SRin indicates the slope of the input waveform of the signal that becomes the noise source. Also, Tinit_a indicates the initial delay time of a signal that is a noise source. Trfin indicates the HL transition period of the input waveform of the signal that is the noise source. Also, UIa indicates a unit interval of a signal that is a noise source.

また、図18に示す出力波形において、Tdlyaは、ノイズ源となる信号配線の伝送線路遅延時間を示す。また、Trfoutは、ノイズ源となる信号の出力波形のHLの遷移期間を示す。 Further, in the output waveform shown in FIG. 18, Tdlya indicates the transmission line delay time of the signal wiring that becomes a noise source. Trfout indicates the HL transition period of the output waveform of the signal that is the noise source.

なお、図17および図18に示す各パラメータ値は、解析条件として入力されるか、もしくは、IBIS解析処理またはSparameter解析処理によって算出される。 Each parameter value shown in FIG. 17 and FIG. 18 is input as analysis conditions or calculated by IBIS analysis processing or Spameter analysis processing.

また、図17に示すNEXT波形において、Vnextは、NEXTの電圧を示す。また、SRnext1は、NEXTの第一の遷移期間の傾きを示す。また、SRnext2は、NEXTの第二の遷移期間の傾きを示す。また、Tnextは、NEXTの期間を示す。また、tn1およびtn2は、NEXTの開始時間を示す。 In the NEXT waveform shown in FIG. 17, Vnext indicates the voltage of NEXT. SRnext1 indicates the slope of the first transition period of NEXT. SRnext2 indicates the slope of the second transition period of NEXT. Also, Tnext indicates the period of NEXT. Also, tn1 and tn2 indicate the start times of NEXT.

図18に示すNEXT波形において、VfextはFEXTの電圧を示す。また、SRfext1は、FEXTの第一の遷移期間の傾きを示す。また、SRfext2は、FEXTの第二の遷移期間の傾きを示す。また、Tfextは、FEXTの期間を示す。また、tf1およびtf2は、FEXTの開始時間を示す。また、Tdlybは、ノイズを受ける信号配線の伝送線路遅延時間を表す。 In the NEXT waveform shown in FIG. 18, Vfext indicates the voltage of FEXT. SRfext1 indicates the slope of the first transition period of FEXT. SRfext2 indicates the slope of the second transition period of FEXT. Also, Tfext indicates the period of FEXT. Also, tf1 and tf2 indicate the start times of FEXT. Tdlyb represents the transmission line delay time of the signal wiring receiving noise.

クロストークノイズ波形生成部116は、クロストークノイズ波形作成処理において、Vnext、SRnext1、SRnext2、Tnext、tn1、tn2、Vfext、SRfext1、SRfext2、Tfext、tf1、およびtf2を算出することにより、クロストークノイズ波形を生成することができる。 Crosstalk noise waveform generation section 116 calculates Vnext, SRnext1, SRnext2, Tnext, tn1, tn2, Vfext, SRfext1, SRfext2, Tfext, tf1, and tf2 in the crosstalk noise waveform generation process to generate crosstalk noise. Waveforms can be generated.

具体的には、クロストークノイズ波形生成部116は、下記数式(20)により、Vnextを算出する。但し、Vnextは、下記関係式(21)を満たす。また、下記数式(20)において、C、Cm、L、およびLmは、LC値算出部114によって算出された値が用いられる。 Specifically, the crosstalk noise waveform generator 116 calculates Vnext by the following formula (20). However, Vnext satisfies the following relational expression (21). Also, in the following formula (20), values calculated by the LC value calculator 114 are used for C, Cm, L, and Lm.

Figure 0007151403000007
Figure 0007151403000007

Figure 0007151403000008
Figure 0007151403000008

また、クロストークノイズ波形生成部116は、下記数式(22)により、SRnext1を算出する。 Further, crosstalk noise waveform generation section 116 calculates SRnext1 by the following formula (22).

SRnext1=SRin・・・(22) SRnext1=SRin (22)

また、クロストークノイズ波形生成部116は、下記数式(23)により、Tnextを算出する。 Further, the crosstalk noise waveform generator 116 calculates Tnext by the following formula (23).

Tnext=2Td・・・(23) Tnext=2Td (23)

また、クロストークノイズ波形生成部116は、下記数式(24)により、tn1を算出する。 Also, the crosstalk noise waveform generator 116 calculates tn1 by the following formula (24).

tn1=Tinit_a・・・(24) tn1=Tinit_a (24)

また、クロストークノイズ波形生成部116は、下記数式(25)により、tn2を算出する。 Also, the crosstalk noise waveform generator 116 calculates tn2 by the following formula (25).

tn2=Tinit_a+UIa・・・(25) tn2=Tinit_a+UIa (25)

また、クロストークノイズ波形生成部116は、下記数式(26)により、Vfextを算出する。但し、Vfextは、下記関係式(27)を満たす。また、下記数式(26)において、C、Cm、L、およびLmは、LC値算出部114によって算出された値が用いられる。 Also, the crosstalk noise waveform generator 116 calculates Vfext by the following formula (26). However, Vfext satisfies the following relational expression (27). Also, in the following formula (26), values calculated by the LC value calculator 114 are used for C, Cm, L, and Lm.

Figure 0007151403000009
Figure 0007151403000009

Figure 0007151403000010
Figure 0007151403000010

また、クロストークノイズ波形生成部116は、下記数式(28)により、Tfextを算出する。 Also, the crosstalk noise waveform generator 116 calculates Tfext by the following formula (28).

Tfext=Trfout/2・・・(28) Tfext=Trfout/2 (28)

また、クロストークノイズ波形生成部116は、下記数式(29)により、tf1を算出する。 Also, the crosstalk noise waveform generator 116 calculates tf1 by the following formula (29).

tf1=Tinit_a+Tdlyb・・・(29) tf1=Tinit_a+Tdlyb (29)

また、クロストークノイズ波形生成部116は、下記数式(30)により、tf2を算出する。 Also, the crosstalk noise waveform generator 116 calculates tf2 by the following formula (30).

tf2=Tinit_a+Tdlyb+UIa・・・(30) tf2=Tinit_a+Tdlyb+UIa (30)

なお、Tdは、2本の伝送配線が並走する区間の伝送線路遅延時間を表す。但し、Tdの代わりに、TdlyaおよびTdlybのうちの大きいほうの値を使用して、より悲観的なノイズ波形を作成してもよい。 Note that Td represents a transmission line delay time in a section in which two transmission lines run in parallel. However, instead of Td, the larger of Tdlya and Tdlyb may be used to create a more pessimistic noise waveform.

また、クロストークノイズ波形生成部116は、従来のSparameter解析処理における傾き変動量の導出手法を用いて、スルーレートVin/Trf_lineを、SRfext1およびSRfext2として導出する。但し、Trf_lineには、ノイズの影響を受ける伝送線路の挿入損失を代入する。また、SRfext1は、ノイズ源の伝送線路における波形のスルーレートと正負が反転したものとなる。なお、Vinは、従来のSparamter解析処理における振幅変動量の導出手法を用いて、より精度の高い値を用いてもよい。 Further, the crosstalk noise waveform generator 116 derives the slew rate Vin/Trf_line as SRfext1 and SRfext2 using the method of deriving the amount of tilt variation in the conventional Spameter analysis process. However, the insertion loss of the transmission line affected by noise is substituted for Trf_line. SRfext1 is obtained by inverting the slew rate of the waveform in the noise source transmission line. For Vin, a more accurate value may be used by using a method of deriving the amount of amplitude variation in the conventional Sparamter analysis process.

同様に、クロストークノイズ波形生成部116は、従来のSparameter解析処理における傾き変動量の導出手法を用いて、SRnext2を算出する。但し、パラメータS21には、ノイズの影響を受ける伝送線路の挿入損失を2倍して代入する。また、SRnext2は、ノイズ源の伝送線路におけるスルーレートと正負が反転したものとなる。 Similarly, the crosstalk noise waveform generation unit 116 calculates SRnext2 using the method of deriving the tilt variation amount in the conventional Spameter analysis process. However, the insertion loss of the transmission line affected by noise is doubled and substituted for the parameter S21. Also, SRnext2 is obtained by inverting the slew rate of the noise source transmission line.

クロストークノイズ波形生成部116は、このように算出された各パラメータを用いて、FEXT波形およびNEXT波形を有するクロストークノイズ波形を生成する。そして、波形合成部118は、クロストークノイズ波形生成部116によって生成されたクロストークノイズ波形を、デジタル信号波形生成部110によって生成されたデジタル信号波形に対して合成する。これにより、波形合成部118は、クロストークノイズを考慮したデジタル信号波形を生成する。 Crosstalk noise waveform generation section 116 generates a crosstalk noise waveform having a FEXT waveform and a NEXT waveform using each parameter thus calculated. Waveform synthesis section 118 then synthesizes the crosstalk noise waveform generated by crosstalk noise waveform generation section 116 with the digital signal waveform generated by digital signal waveform generation section 110 . Thereby, the waveform synthesizing section 118 generates a digital signal waveform in consideration of crosstalk noise.

なお、n本の伝送配線があるとき、ある1本の伝送配線は他の全ての伝送配線にクロストークノイズをもたらす。1本の伝送配線につき、n-1のクロストークノイズが存在する。したがって、n本の伝送配線があるとき、全クロストークノイズ数は、n(n-1)となる。このため、n本の伝送配線を持つSparamterでは、n(n-1)のクロストークノイズ波形が作成される。 Note that when there are n transmission lines, one transmission line causes crosstalk noise to all other transmission lines. There are n-1 crosstalk noises per transmission line. Therefore, when there are n transmission lines, the total number of crosstalk noises is n(n-1). Therefore, a Sparamter having n transmission lines generates n(n−1) crosstalk noise waveforms.

(波形合成部118によるクロストークノイズ波形の合成方法の具体例)
図19は、図15に示すSignalAおよびSignalBのそれぞれについて、入力端側および出力端側の各々のデジタル信号波形の一例を示す図である。図19において、クロストークノイズの影響を考慮しないデジタル信号波形を実線で示す。また、クロストークノイズの影響を受けたデジタル信号波形を破線で示す。また、クロストークノイズの影響を受けたデジタル信号波形におけるアイパターンの内側部分をハッチングで示す。
(Specific example of method for synthesizing crosstalk noise waveform by waveform synthesizing unit 118)
FIG. 19 is a diagram showing an example of digital signal waveforms on the input end side and the output end side for SignalA and SignalB shown in FIG. 15, respectively. In FIG. 19, a solid line indicates a digital signal waveform without considering the influence of crosstalk noise. A dashed line indicates a digital signal waveform affected by crosstalk noise. Also, the inner portion of the eye pattern in the digital signal waveform affected by crosstalk noise is indicated by hatching.

図19に示すように、SignalAとSignalBとの間で、相互にクロストークノイズが発生する。このため、SignalAは、SignalBからのクロストークノイズの影響を受けたものとなる。また、SignalBは、SignalAからのクロストークノイズの影響を受けたものとなる。 As shown in FIG. 19, mutual crosstalk noise occurs between SignalA and SignalB. Therefore, SignalA is affected by crosstalk noise from SignalB. Also, SignalB is affected by crosstalk noise from SignalA.

既に説明したとおり、第3実施形態に係る解析装置100Bは、クロストークノイズ波形を生成し、当該クロストークノイズ波形をデジタル信号波形に合成する。例えば、解析装置100Bは、SignalAに対し、SignalBからのクロストークノイズに相当するクロストークノイズ波形を合成する。また、例えば、解析装置100Bは、SignalBに対し、SignalAからのクロストークノイズに相当するクロストークノイズ波形を合成する。 As already described, the analysis device 100B according to the third embodiment generates a crosstalk noise waveform and synthesizes the crosstalk noise waveform into a digital signal waveform. For example, the analysis device 100B synthesizes a crosstalk noise waveform corresponding to the crosstalk noise from SignalB with respect to SignalA. Also, for example, the analysis device 100B synthesizes a crosstalk noise waveform corresponding to the crosstalk noise from SignalA to SignalB.

これにより、第3実施形態に係る解析装置100Bは、SignalAおよびSignalBの各々に対し、実際に影響を受けたクロストークノイズと、デジタル信号波形に合成されたクロストークノイズ波形とを相殺し、その結果、クロストークノイズの影響を受けた後のデジタル信号波形を、理想的なデジタル信号波形(図19に示す、クロストークノイズの影響を考慮しないデジタル信号波形)とすることができる。 As a result, the analysis apparatus 100B according to the third embodiment cancels out the crosstalk noise that was actually affected by each of SignalA and SignalB, and the crosstalk noise waveform that is synthesized with the digital signal waveform. As a result, the digital signal waveform affected by the crosstalk noise can be an ideal digital signal waveform (the digital signal waveform in which the influence of crosstalk noise is not taken into account, as shown in FIG. 19).

以上、本発明の好ましい実施形態について詳述したが、本発明はこれらの実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。 Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to these embodiments, and various modifications or Change is possible.

10 プリント基板
11,15 半導体パッケージ
12,16 半導体集積回路
13 出力バッファ回路
14 伝送線路
17 入力バッファ回路
100,100A,100B 解析装置
102 第1入力部
104 第2入力部
106,106A 第3入力部
108,108A 算出部
110 デジタル信号波形生成部
112 デジタル信号波形判定部
114 LC値算出部
116 クロストークノイズ波形生成部
118 波形合成部
Reference Signs List 10 printed circuit board 11, 15 semiconductor package 12, 16 semiconductor integrated circuit 13 output buffer circuit 14 transmission line 17 input buffer circuit 100, 100A, 100B analysis device 102 first input section 104 second input section 106, 106A third input section 108 , 108A calculator 110 digital signal waveform generator 112 digital signal waveform determiner 114 LC value calculator 116 crosstalk noise waveform generator 118 waveform synthesizer

特開2002-92059号公報JP-A-2002-92059

Claims (11)

プリント基板が備える半導体パッケージ上に設けられた、出力バッファ回路と入力バッファ回路との間のデジタル信号伝送におけるデジタル信号波形を解析する解析装置であって、
前記出力バッファ回路の動作周期および動作パターンの入力を受け付ける第1入力部と、
前記出力バッファ回路および前記入力バッファ回路の特性を示す、第1のモデルの入力を受け付ける第2入力部と、
前記プリント基板および前記半導体パッケージの特性を示す、第2のモデルの入力を受け付ける第3入力部と、
前記出力バッファ回路の動作周期および動作パターンと、前記第1のモデルと、前記第2のモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する算出部と、
前記算出部によって算出された各種算出値に基づいて、前記デジタル信号波形を生成するデジタル信号波形生成部と
前記第2のモデルに基づいて、前記プリント基板および前記半導体パッケージにおける、キャパシタンス値およびインダクタンス値を含むLC値を算出するLC値算出部と、
前記LC値算出部によって算出された前記LC値に基づいて、クロストークノイズ波形を生成するクロストークノイズ波形生成部と
を備え、
前記クロストークノイズ波形生成部は、前記クロストークノイズ波形として、NEXT波形およびFEXT波形の少なくともいずれか一方を生成する
ことを特徴とする解析装置。
An analysis device for analyzing a digital signal waveform in digital signal transmission between an output buffer circuit and an input buffer circuit provided on a semiconductor package provided on a printed circuit board,
a first input unit that receives an input of an operation period and an operation pattern of the output buffer circuit;
a second input receiving a first model input that characterizes the output buffer circuit and the input buffer circuit;
a third input unit that receives input of a second model that indicates characteristics of the printed circuit board and the semiconductor package;
a calculation unit that calculates various calculation values for generating a digital signal waveform based on the operation cycle and operation pattern of the output buffer circuit, the first model, and the second model;
a digital signal waveform generator that generates the digital signal waveform based on various calculated values calculated by the calculator ;
an LC value calculator that calculates LC values including capacitance values and inductance values in the printed circuit board and the semiconductor package based on the second model;
a crosstalk noise waveform generator that generates a crosstalk noise waveform based on the LC value calculated by the LC value calculator;
with
The crosstalk noise waveform generator generates at least one of a NEXT waveform and a FEXT waveform as the crosstalk noise waveform.
An analysis device characterized by:
前記第1のモデルは、IBISモデルである
ことを特徴とする請求項1に記載の解析装置。
The analysis device according to claim 1, wherein the first model is an IBIS model.
前記第2のモデルは、Sparameterモデルである
ことを特徴とする請求項1または2に記載の解析装置。
The analysis device according to claim 1 or 2, wherein the second model is a Sparameter model.
前記算出部は、
前記各種算出値として、前記デジタル信号波形に関する振幅量、傾き、遅延値、および減衰量を算出し、
前記デジタル信号波形生成部は、
前記算出部によって算出された前記振幅量、前記傾き、前記遅延値、および前記減衰量
に基づいて、前記デジタル信号波形を生成する
ことを特徴とする請求項1から3のいずれか一項に記載の解析装置。
The calculation unit
Calculating the amplitude amount, slope, delay value, and attenuation amount regarding the digital signal waveform as the various calculated values,
The digital signal waveform generator,
4. The digital signal waveform according to any one of claims 1 to 3, wherein the digital signal waveform is generated based on the amplitude amount, the slope, the delay value, and the attenuation amount calculated by the calculator. analysis equipment.
前記算出部は、
前記第1のモデルに示されている半導体の外部との入出力端子における電流値と電圧値との関係に基づいて、前記振幅量を算出し、
前記第1のモデルに示されている前記出力バッファ回路に信号を入力した時点からの出力端子における電圧値対時間に基づいて、前記傾きと、前記出力バッファ回路における前記遅延値とを算出し、
前記第2のモデルに基づいて、前記半導体パッケージおよび前記プリント基板における前記遅延値を算出し、
前記第2のモデルに基づいて、前記半導体パッケージおよび前記プリント基板における前記減衰量を算出する
ことを特徴とする請求項4に記載の解析装置。
The calculation unit
calculating the amount of amplitude based on the relationship between the current value and the voltage value at the input/output terminal with the outside of the semiconductor shown in the first model;
calculating the slope and the delay value in the output buffer circuit based on the voltage value versus time at the output terminal from the time when the signal is input to the output buffer circuit shown in the first model;
calculating the delay value in the semiconductor package and the printed circuit board based on the second model;
5. The analysis apparatus according to claim 4, wherein the attenuation amount in the semiconductor package and the printed circuit board is calculated based on the second model.
前記デジタル信号波形生成部によって生成された前記デジタル信号波形を判定するデジタル信号波形判定部
をさらに備えることを特徴とする請求項1からのいずれか一項に記載の解析装置。
The analysis apparatus according to any one of claims 1 to 5 , further comprising a digital signal waveform determination section that determines the digital signal waveform generated by the digital signal waveform generation section.
前記デジタル信号波形判定部は、
前記デジタル信号波形が、前記入力バッファ回路がH信号として認識する電位よりも高い電位になっている期間が、予め定められた時間以上になっているか否かを判定し、
前記デジタル信号波形が、前記入力バッファ回路がL信号として認識する電位よりも低い電位になっている期間が、予め定められた時間以上になっているか否かを判定する
ことを特徴とする請求項に記載の解析装置。
The digital signal waveform determination unit
determining whether or not a period during which the digital signal waveform is at a potential higher than a potential recognized as an H signal by the input buffer circuit is equal to or longer than a predetermined time;
3. It is determined whether or not a period during which the digital signal waveform has a potential lower than a potential recognized as an L signal by the input buffer circuit is longer than or equal to a predetermined time. 7. The analysis device according to 6 .
記デジタル信号波形生成部によって生成された前記デジタル信号波形に対し、前記クロストークノイズ波形生成部によって生成された前記クロストークノイズ波形を合成する波形合成部
をさらに備えることを特徴とする請求項1からのいずれか一項に記載の解析装置。
3. The apparatus as claimed in claim 1, further comprising a waveform synthesizing section that synthesizes the crosstalk noise waveform generated by the crosstalk noise waveform generation section with the digital signal waveform generated by the digital signal waveform generation section. 8. The analysis device according to any one of 1 to 7 .
前記クロストークノイズ波形生成部は、
ノイズ源の伝送線路における入力波形と、前記LC値算出部によって算出された前記LC値とに基づいて、ノイズを受ける伝送線路における前記NEXT波形を生成し、
前記ノイズ源の伝送線路における出力波形と、前記LC値算出部によって算出された前記LC値とに基づいて、前記ノイズを受ける伝送線路における前記FEXT波形を生成する
ことを特徴とする請求項1から8のいずれか一項に記載の解析装置。
The crosstalk noise waveform generator,
generating the NEXT waveform in the noise-receiving transmission line based on the input waveform in the noise source transmission line and the LC value calculated by the LC value calculation unit;
The FEXT waveform in the transmission line receiving the noise is generated based on the output waveform in the transmission line of the noise source and the LC value calculated by the LC value calculator. 9. The analysis device according to any one of 8 .
プリント基板が備える半導体パッケージ上に設けられた、出力バッファ回路と入力バッファ回路との間のデジタル信号伝送におけるデジタル信号波形を解析する解析方法であって、
前記出力バッファ回路の動作周期および動作パターンの入力を受け付ける第1入力工程と、
前記出力バッファ回路および前記入力バッファ回路の特性を示す、第1のモデルの入力を受け付ける第2入力工程と、
前記プリント基板および前記半導体パッケージの特性を示す、第2のモデルの入力を受け付ける第3入力工程と、
前記出力バッファ回路の動作周期および動作パターンと、前記第1のモデルと、前記第2のモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する算出工程と、
前記算出工程において算出された各種算出値に基づいて、前記デジタル信号波形を生成するデジタル信号波形生成工程と
前記第2のモデルに基づいて、前記プリント基板および前記半導体パッケージにおける、キャパシタンス値およびインダクタンス値を含むLC値を算出するLC値算出工程と、
前記LC値算出工程において算出された前記LC値に基づいて、クロストークノイズ波形を生成するクロストークノイズ波形生成工程と
を含み、
前記クロストークノイズ波形生成工程は、前記クロストークノイズ波形として、NEXT波形およびFEXT波形の少なくともいずれか一方を生成する
ことを特徴とする解析方法。
An analysis method for analyzing a digital signal waveform in digital signal transmission between an output buffer circuit and an input buffer circuit provided on a semiconductor package provided on a printed circuit board,
a first input step of receiving input of an operation period and an operation pattern of the output buffer circuit;
a second input step of receiving a first model input that characterizes the output buffer circuit and the input buffer circuit;
a third input step of receiving an input of a second model representing characteristics of the printed circuit board and the semiconductor package;
a calculation step of calculating various calculated values for generating a digital signal waveform based on the operation cycle and operation pattern of the output buffer circuit, the first model, and the second model;
a digital signal waveform generation step of generating the digital signal waveform based on various calculated values calculated in the calculation step ;
an LC value calculation step of calculating LC values including capacitance values and inductance values in the printed circuit board and the semiconductor package based on the second model;
a crosstalk noise waveform generation step of generating a crosstalk noise waveform based on the LC value calculated in the LC value calculation step;
including
The crosstalk noise waveform generation step generates at least one of a NEXT waveform and a FEXT waveform as the crosstalk noise waveform.
An analysis method characterized by:
プリント基板が備える半導体パッケージ上に設けられた、出力バッファ回路と入力バッファ回路との間のデジタル信号伝送におけるデジタル信号波形を解析する解析プログラムであって、
コンピュータを、
前記出力バッファ回路の動作周期および動作パターンの入力を受け付ける第1入力部、
前記出力バッファ回路および前記入力バッファ回路の特性を示す、第1のモデルの入力を受け付ける第2入力部、
前記プリント基板および前記半導体パッケージの特性を示す、第2のモデルの入力を受け付ける第3入力部、
前記出力バッファ回路の動作周期および動作パターンと、前記第1のモデルと、前記第2のモデルとに基づいて、デジタル信号波形を生成するための各種算出値を算出する算出部、
前記算出部によって算出された各種算出値に基づいて、前記デジタル信号波形を生成するデジタル信号波形生成部
前記第2のモデルに基づいて、前記プリント基板および前記半導体パッケージにおける、キャパシタンス値およびインダクタンス値を含むLC値を算出するLC値算出部、および、
前記LC値算出部によって算出された前記LC値に基づいて、クロストークノイズ波形を生成するクロストークノイズ波形生成部
として機能させ、
前記クロストークノイズ波形生成部は、前記クロストークノイズ波形として、NEXT波形およびFEXT波形の少なくともいずれか一方を生成する
プログラム。
An analysis program for analyzing a digital signal waveform in digital signal transmission between an output buffer circuit and an input buffer circuit provided on a semiconductor package provided on a printed circuit board,
the computer,
a first input unit that receives an input of an operation period and an operation pattern of the output buffer circuit;
a second input receiving a first model input that characterizes the output buffer circuit and the input buffer circuit;
a third input unit that receives input of a second model that indicates characteristics of the printed circuit board and the semiconductor package;
a calculation unit that calculates various calculation values for generating a digital signal waveform based on the operation cycle and operation pattern of the output buffer circuit, the first model, and the second model;
a digital signal waveform generation unit that generates the digital signal waveform based on various calculated values calculated by the calculation unit ;
an LC value calculator that calculates LC values including capacitance values and inductance values in the printed circuit board and the semiconductor package based on the second model; and
A crosstalk noise waveform generator that generates a crosstalk noise waveform based on the LC value calculated by the LC value calculator.
function as
The crosstalk noise waveform generator generates at least one of a NEXT waveform and a FEXT waveform as the crosstalk noise waveform.
program.
JP2018215039A 2018-03-15 2018-11-15 Analysis device, analysis method, and analysis program Active JP7151403B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018048321 2018-03-15
JP2018048321 2018-03-15

Publications (2)

Publication Number Publication Date
JP2019164752A JP2019164752A (en) 2019-09-26
JP7151403B2 true JP7151403B2 (en) 2022-10-12

Family

ID=68066242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018215039A Active JP7151403B2 (en) 2018-03-15 2018-11-15 Analysis device, analysis method, and analysis program

Country Status (1)

Country Link
JP (1) JP7151403B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035984A (en) 1998-05-14 2000-02-02 Fujitsu Ltd Noise checking method and device
JP2009003654A (en) 2007-06-20 2009-01-08 Fujitsu Microelectronics Ltd Crosstalk noise-analyzing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035984A (en) 1998-05-14 2000-02-02 Fujitsu Ltd Noise checking method and device
JP2009003654A (en) 2007-06-20 2009-01-08 Fujitsu Microelectronics Ltd Crosstalk noise-analyzing method

Also Published As

Publication number Publication date
JP2019164752A (en) 2019-09-26

Similar Documents

Publication Publication Date Title
Ismail et al. Equivalent Elmore delay for RLC trees
Agarwal et al. Modeling and analysis of crosstalk noise in coupled RLC interconnects
US7073140B1 (en) Method and system for performing crosstalk analysis
US6088523A (en) Method and apparatus for simulating an electrical circuit design using approximate circuit element tapers
US20060167666A1 (en) Method for extracting the equivalent model of couple transmission line in high-speed circuit
US7082587B2 (en) Method of estimating path delays in an IC
JP2001022813A (en) Analysis method for unnecessary radiation
US8032342B2 (en) Segmentation and interpolation of current waveforms
US20020147575A1 (en) Method and system for modeling dielectric losses in a transmission line
US6581196B2 (en) Automated crosstalk identification system
JP7151403B2 (en) Analysis device, analysis method, and analysis program
Mita et al. Propagation delay of an RC-chain with a ramp input
JP5040463B2 (en) Crosstalk noise analysis method
US7398504B2 (en) Program, method and apparatus for analyzing transmission signals
KR20100077405A (en) Method for modeling signal transient characteristic of multi-coupled frequency-variant transmission lines
JP2008097392A (en) Analysis method electromagnetic interference noise
Sahoo et al. Accurate crosstalk analysis for RLC on-chip VLSI interconnect
Mao et al. Synthesis of coupled transmission lines
US20060190229A1 (en) Method of modeling a portion of an electrical circuit using a pole-zero approximation of an s-parameter transfer function of the circuit portion
Sayil Interconnect Noise
Kar et al. An accurate crosstalk noise estimation method for two simultaneously switched on-chip VLSI distributed RLCG global interconnects
Mutnury Macromodeling of nonlinear driver and receiver circuits
Choudhary et al. Wave propagation based analytical delay and cross talk noise model for distributed on-chip RLCG interconnects
Sayıl et al. A multiline model for time-efficient estimation of crosstalk
KADIM Examination of Non-Uniform Distribution of Current on Worst-Case Crosstalk Noise for Distributed RLC Interconnect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R151 Written notification of patent or utility model registration

Ref document number: 7151403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151