JP7147632B2 - LED drive circuit - Google Patents
LED drive circuit Download PDFInfo
- Publication number
- JP7147632B2 JP7147632B2 JP2019037531A JP2019037531A JP7147632B2 JP 7147632 B2 JP7147632 B2 JP 7147632B2 JP 2019037531 A JP2019037531 A JP 2019037531A JP 2019037531 A JP2019037531 A JP 2019037531A JP 7147632 B2 JP7147632 B2 JP 7147632B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- duty
- converter
- control unit
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Description
本発明は、ＬＥＤ光源を駆動対象とする回路に関する。 The present invention relates to a circuit for driving an LED light source.
昇圧スイッチング電源によりＬＥＤを定電流制御する場合、昇圧比が高い領域では、ＰＷＭ制御におけるデューティ比の変化に対する出力電圧の変化が大きくなる。すると、デューティ比の変化に対するＬＥＤの駆動電流の変化も大きくなるため、フィードバック経路の一巡ゲインが上昇して発振に至る可能性が高くなるという問題がある。一方、フィードバック制御を安定化させるためにゲインを下げると、負荷変動や電源電圧変動に対する応答性が悪化するため、最適化が難しいという問題があった。 When the constant current control of the LED is performed by the step-up switching power supply, the change in the output voltage becomes large with respect to the change in the duty ratio in the PWM control in the region where the step-up ratio is high. Then, since the change in the drive current of the LED with respect to the change in the duty ratio also increases, there is a problem that the loop gain of the feedback path increases and the possibility of causing oscillation increases. On the other hand, if the gain is lowered to stabilize the feedback control, the responsiveness to load fluctuations and power supply voltage fluctuations deteriorates, making optimization difficult.
特に、光源を切替えるため、直列に接続したＬＥＤの直列個数を切り替えたり、異なる電圧のＬＥＤの点灯を切り替える場合は、それぞれの点灯状態に応じて昇圧比が異なるので、何れの負荷状態においても安定性が必要となり、ゲインを上げて過渡応答性を向上させることが更に難しくなる。 In particular, when switching the number of series-connected LEDs or switching the lighting of LEDs with different voltages in order to switch the light source, the step-up ratio differs according to the lighting state of each, so the stable operation can be achieved under any load condition. It becomes more difficult to improve the transient response by increasing the gain.
従来技術として、例えば特許文献１には、ＰＷＭ制御による点灯時にＬＥＤに通電する駆動電流が立ち上がるまでの期間はゲインを高く設定し、電流が流れるに従い制御ゲインを段階的に低下させることで、過渡応答特性の改善と発振抑制を実現させる構成が開示されている。
As a conventional technology, for example, in
しかしながら、特許文献１の構成では、定常領域でのフィードバックゲインは変化しないので、やはり発振が生じるおそれがある。
However, in the configuration of
本発明は上記事情に鑑みてなされたものであり、その目的は、ＤＣ－ＤＣコンバータの昇圧比が高い領域においても、発振を抑制して安定的に駆動できるＬＥＤ駆動回路を提供することにある。 The present invention has been made in view of the above circumstances, and its object is to provide an LED drive circuit that can stably drive by suppressing oscillation even in a region where the step-up ratio of the DC-DC converter is high. .
請求項１記載のＬＥＤ駆動回路によれば、電流検出部は、ＤＣ－ＤＣコンバータよりＬＥＤ光源に供給される駆動電流を検出する。制御部は、検出された駆動電流が駆動対象に応じた目標電流となるようにエラーアンプを用いて制御し、そのエラーアンプの出力信号に基づいてＤＣ－ＤＣコンバータのスイッチング動作を制御する。加えて、制御部は、ＤＣ－ＤＣコンバータが昇圧動作を行う際に、スイッチング素子のデューティが増大するのに応じて、電流検出部，エラーアンプ及びＤＣ－ＤＣコンバータを含むフィードバック経路のゲインを低下させるように制御する。
According to the LED drive circuit of
このように構成すれば、ＤＣ－ＤＣコンバータの昇圧比が上昇することに伴いスイッチング素子のデューティが増大した際に、制御部がフィードバック経路のゲインを低下させることで発振が抑制されるので、ＬＥＤ光源を安定的に駆動できる。 With this configuration, when the duty of the switching element increases as the step-up ratio of the DC-DC converter increases, the control unit reduces the gain of the feedback path to suppress oscillation, so that the LED The light source can be stably driven.
また、制御部は、デューティを決定するためにデジタルデータを用い、ゲインを２段階以上変化させ、降圧，昇降圧，昇圧の各動作モードの領域を連続的に扱う際に、昇圧モードのみ、又は昇降圧モード及び昇圧モードについてのみゲインを低下させる。
具体的には、請求項３に記載したように、制御部は、前記データの値をビットシフト演算することで前記ゲインを変化させる。このように構成すれば、ＤＣ－ＤＣコンバータの昇圧比が上昇した際に、簡単な構成によってフィードバック経路のゲインを低下させることができる。
In addition , the control unit uses digital data to determine the duty, changes the gain in two or more stages , and when continuously handling the regions of each of the buck, buck-boost, and boost operation modes, only the boost mode or The gain is reduced only for buck-boost and boost modes.
Specifically, as described in
（第１実施形態）
図１に示すように、本実施形態のＬＥＤ駆動回路１は、ＬＥＤ光源２を駆動対象とする。ＬＥＤ光源２のアノードは、ＤＣ－ＤＣコンバータ３の正側出力端子にシャント抵抗４を介して接続されている。ＬＥＤ光源２のカソードは、ＤＣ－ＤＣコンバータ３の負側端子に接続されている。
(First embodiment)
As shown in FIG. 1, the
ＤＣ－ＤＣコンバータ３は、正側入力端子と負側端子との間に接続されるインダクタ１１，ダイオード１２及びコンデンサ１３の直列回路と、前記ダイオード１２のアノードと負側端子との間に接続されるＮチャネルＭＯＳＦＥＴ１４とを備えている。すなわち、ＤＣ－ＤＣコンバータ３は昇圧型であり、ＦＥＴ１４は制御部５により駆動制御される。
The DC-
制御部５は、電流検出部に相当する差動アンプ１５によりシャント抵抗４に通電される電流を検出する。差動アンプ１５の各入力端子はシャント抵抗４の両端に接続されている。差動アンプ１５の出力端子は、エラーアンプ１６の反転入力端子に接続されている。同非反転入力端子には、目標電流値設定部１７より制御目標とする電流値に相当した電圧が付与される。
The
エラーアンプ１６より出力される誤差電圧ｅｒｒは、フィードバック演算部１８に入力され、デューティ値Ｄに変換されて次段の駆動パルス生成部１９に入力される。駆動パルス生成部１９は、デューティ値Ｄに応じたＰＷＭ信号を生成し、駆動部２０を介してＦＥＴ１４のゲートに出力する。また、デューティ値Ｄはゲイン切替部２１に入力されており、ゲイン切替部２１は、デューティ値Ｄに応じて演算した制御ゲインＧをフィードバック演算部１８に入力する。以上において、エラーアンプ１６からゲイン切替部２１までの構成は、スイッチング制御部２２を構成している。
The error voltage err output from the
次に、本実施形態の作用について説明する。ＤＣ－ＤＣコンバータ３について、スイッチング信号のデューティをＤとすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係は、図２に示すように、
Ｖｏｕｔ≒Ｖｉｎ／（１－Ｄ） …（１）
となり、Ｄ’＝１－Ｄとすると、
Ｖｏｕｔ≒Ｖｉｎ／Ｄ’ …（２）
となる。よって、微小なデューティの変化量ΔＤ’に対する出力電圧Ｖｏｕｔの変化は、１／Ｄ’２に比例する。
Next, the operation of this embodiment will be described. Assuming that the duty of the switching signal in the DC-
Vout≈Vin/(1-D) (1)
Assuming that D'=1-D,
Vout≈Vin/D' (2)
becomes. Therefore, the change in the output voltage Vout with respect to the minute duty change amount ΔD' is proportional to 1/D' 2 .
ここで、負荷としてのＬＥＤ光源２を、簡単のため図３に示すような等価モデル，電圧源ＶＦ’と抵抗素子ＲＬとの直列回路に置き換える。また、シャント抵抗４の抵抗値を、Ｒｓとする。この場合、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係は、
Ｖｏｕｔ＝Ｉｏｕｔ×（Ｒｓ＋ＲＬ）＋ＶＦ’ …（３）
となり、（３）式を変形させると
Ｉｏｕｔ＝（Ｖｏｕｔ－ＶＦ’）／（Ｒｓ＋ＲＬ） …（４）
となる。
Here, the
Vout=Iout×(Rs+RL)+VF′ (3)
By transforming the formula (3), Iout=(Vout-VF')/(Rs+RL) (4)
becomes.
また、電流検出部１５における検出電流は、
Ｖｉｓｅｎｓｅ１＝Ｉｏｕｔ×Ｒｓ …（５）
となる。よって、フィードバック演算部１８で付与される制御ゲインをＧとすると、図１に破線で示す制御系ループの一巡ゲインは、
Ｇ∝１／Ｄ’２×Ｒｓ／（Ｒｓ＋ＲＬ） …（６）
となる。
Also, the detected current in the
Visense1=Iout×Rs (5)
becomes. Therefore, if the control gain given by the
G∝1/D′ 2 ×Rs/(Rs+RL) (6)
becomes.
ここで、ゲイン切替部２１が、デューティ値Ｄに基づいて制御ゲインＧを
Ｇ＝Ｄ’×Ｇ’ …（７）
となるように設定すると、制御系ループの一巡ゲインは、
１／Ｄ’×Ｒｓ／（Ｒｓ＋ＲＬ） …（８）
に比例するようになる。
Here, the gain switching unit 21 sets the control gain G based on the duty value D as follows: G=D'×G' (7)
Then, the loop gain of the control system loop is
1/D'×Rs/(Rs+RL) (8)
becomes proportional to
よって制御ゲインをデューティ値ＤによらずＧに設定すると、一巡ゲインは１／Ｄ’２に比例するため、値Ｄ’が小さくなるのに伴い一巡ゲインは大幅に上昇する。これに対して、本実施形態では、一巡ゲインは１／Ｄ’に比例するのでゲインの上昇を抑制できる。 Therefore, if the control gain is set to G regardless of the duty value D, the open-loop gain is proportional to 1/D' 2 , so the gain increases significantly as the value D' decreases. On the other hand, in the present embodiment, since the loop gain is proportional to 1/D', the increase in gain can be suppressed.
ここで、ＤＣ－ＤＣコンバータ３を昇圧動作させる場合のデューティと、入力電圧Ｖｉｎ，出力電圧Ｖｏｕｔと関係は（２）式になるから、本実施形態の制御系ループの一巡ゲインＧ’は、
Ｖｏｕｔ／Ｖｉｎ×Ｒｓ／（Ｒｓ＋ＲＬ） …（９）
に比例すると書き直すことができる。
Here, the relationship between the duty when the DC-
Vout/Vin×Rs/(Rs+RL) (9)
can be rewritten as proportional to
更に、図４に示すように、ＬＥＤ光源２がＮ個のＬＥＤ素子を直列接続した構成であれば、制御系ループの一巡ゲインは、Ｖｏｕｔ≒Ｎ×Ｖｆであるから、
Ｇ’∝Ｎ×Ｖｆ／Ｖｉｎ×Ｒｓ／（Ｒｓ＋Ｎ×ＲＬ） …（１０）
となる。ここで、Ｒｓ≪ＲＬとすると、（１０）式は
Ｇ’∝Ｎ×Ｖｆ／Ｖｉｎ×Ｒｓ／（Ｎ×ＲＬ）
＝Ｖｆ／Ｖｉｎ×Ｒｓ／ＲＬ …（１１）
となり、ＬＥＤ光源２の素子直列数Ｎによらず一巡ゲインＧ’は一定になる。
Furthermore, as shown in FIG. 4, if the
G′∝N×Vf/Vin×Rs/(Rs+N×RL) (10)
becomes. Here, if Rs<<RL, the formula (10) is G'∝N×Vf/Vin×Rs/(N×RL)
=Vf/Vin×Rs/RL (11)
Thus, the loop gain G' is constant regardless of the number N of series elements of the LED
すなわち、駆動対象とするＬＥＤ光源２の素子直列数が異なる場合であっても、一巡ゲインＧ’を略一定に維持できるので、制御の安定性を確保しながらゲインＧ’を極力大きくすることができ、制御の応答性の改善や制御電流精度の向上を図ることができる。
That is, even if the number of series elements of the LED
以上のように本実施形態によれば、ＬＥＤ駆動回路１の差動アンプ１５は、ＤＣ－ＤＣコンバータ３よりＬＥＤ光源２に供給される駆動電流を検出する。スイッチング制御部２２は、検出された駆動電流が駆動対象に応じた目標電流となるようにエラーアンプ１６を用いて制御し、エラーアンプ１６の出力信号に基づいてＤＣ－ＤＣコンバータ３のスイッチング動作を制御する。
As described above, according to this embodiment, the
加えて、スイッチング制御部２２のゲイン切替部２１は、ＤＣ－ＤＣコンバータ３が昇圧動作を行う際にＦＥＴ１４に与えるスイッチング信号のＰＷＭデューティが増大するのに応じて、差動アンプ１５，エラーアンプ１６及びＤＣ－ＤＣコンバータ３を含むフィードバック経路のゲインＧ’を低下させるように制御する。
In addition, the gain switching unit 21 of the switching
このように構成すれば、ＤＣ－ＤＣコンバータ３の昇圧比が上昇することに伴いＰＷＭデューティが増大した際に、ゲイン切替部２１がフィードバック経路のゲインＧ’を低下させることで発振が抑制されるので、ＬＥＤ光源２を安定的に駆動できる。
With this configuration, when the PWM duty increases as the step-up ratio of the DC-
（第２実施形態）
第２実施形態は、ＤＣ－ＤＣコンバータのバリエーションを示す。図５Ａに示すＤＣ－ＤＣコンバータ３１Ａは、正側入力端子と負側端子との間に接続されるＮチャネルＭＯＳＦＥＴ３２及び逆方向のダイオード３３の直列回路３４と、正側出力端子と負側端子との間に接続される逆方向のダイオード３５及びＮチャネルＭＯＳＦＥＴ３６の直列回路３７とを備える。インダクタ１１は、各直列回路３４，３７の共通接続点間に接続されている。すなわち、ＤＣコンバータ３１Ａは昇降圧型である。尚、図中に破線で示す「負荷」は、シャント抵抗回路４以降の負荷側の構成に対応する。
(Second embodiment)
The second embodiment shows a variation of the DC-DC converter. The DC-
図５Ｂに示すＤＣ－ＤＣコンバータ３１Ｂも、昇降圧型である。電源側から負荷側にかけて、直列回路３７，コンデンサ３８，直列回路３４を並列に接続し、インダクタ１１を正側入力端子と直列回路３７の共通接続点との間に接続する。そして、もう１つのインダクタ３９を、直列回路３４の共通接続点と正側出力端子との間に接続する。
The DC-
図５Ｃに示すＤＣ－ＤＣコンバータ３１Ｃは、昇圧型又は擬似昇降圧型である。直列回路３７を負側の電源線に挿入し、インダクタ１１を正側端子と直列回路３７の共通接続点との間に接続する。出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｉｎ／（１－Ｄ）－Ｖｉｎ＝Ｄ×Ｖｉｎ／（１－Ｄ） …（１２）
となる。
The DC-
Vout=Vin/(1−D)−Vin=D×Vin/(1−D) (12)
becomes.
図５Ｄに示すＤＣ－ＤＣコンバータ３１Ｄは、昇降圧型のフライバックコンバータである。トランス４０の１次巻線４１と負側入力端子との間にＦＥＴ３２を接続し、これらの直列回路と並列にコンデンサ４３を接続する。２次巻線４２と正側出力端子との間には、順方向のダイオード３５を接続する。トランス４０の巻数比をＮ１：Ｎ２とすると、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｎ２／Ｎ１×Ｄ×Ｖｉｎ／（１－Ｄ） …（１３）
となる。
A DC-
Vout=N2/N1×D×Vin/(1−D) (13)
becomes.
昇降圧動作の場合、昇圧用スイッチング素子を駆動するデューティをＤ，降圧用スイッチング素子を駆動するデューティをｄとすると、入力電圧Ｖｉｎ，出力電圧Ｖｏｕｔの関係は
Ｖｏｕｔ≒Ｖｉｎ×ｄ／（１－Ｄ） …（１４）
となり、図６に示すようになる。ここで、Ｄ’＝１－Ｄとすると、
Ｖｏｕｔ＝Ｖｉｎ×ｄ／Ｄ’ …（１５）
となる。
In the case of step-up/step-down operation, if the duty for driving the step-up switching element is D, and the duty for driving the step-down switching element is d, the relationship between the input voltage Vin and the output voltage Vout is Vout≈Vin×d/(1−D ) … (14)
and becomes as shown in FIG. Here, if D'=1-D,
Vout=Vin×d/D′ (15)
becomes.
昇圧用のデューティＤを制御することを考えると、微小なデューティの変化量ΔＤ’に対する出力電圧Ｖｏｕｔの変化は１／Ｄ’２に比例することになり、昇圧動作と同様の効果を得ることができる。 Considering the control of the boosting duty D, the change in the output voltage Vout with respect to the minute duty variation ΔD' is proportional to 1/D' 2 , and the same effect as the boosting operation can be obtained. can.
（第３実施形態）
図７に示すように、第３実施形態では、スイッチング制御部５０におけるゲイン切替部５１の詳細構成を示す。尚、フィードバック演算部５２は、ゲイン切替部５１及び駆動パルス生成部５３に入力するデューティを、８ビットのデジタルデータＤ＿Ｄｕｔｙとしている。ゲイン切替部５１では、先ずＤ’（＝１－Ｄ）に相当するＤ’＿Ｄｕｔｙを次式により求める（Ｓ１）。
Ｄ’＿Ｄｕｔｙ＝２５６－Ｄ＿Ｄｕｔｙ …（１６）
(Third Embodiment)
As shown in FIG. 7, in the third embodiment, the detailed configuration of the gain switching section 51 in the switching
D'_Duty=256-D_Duty (16)
次に、ビットシフト演算と加算とにより、ゲインＧ（＝Ｄ’×Ｇ’）を求める（Ｓ２）。一例として、Ｇ’＝０．７５であれば、次式のように右１ビットシフト演算と、右２ビットシフト演算の結果を加算してゲインＧを求める。
Ｇ＝（Ｄ’＿Ｄｕｔｙ≫１）＋（Ｄ’＿Ｄｕｔｙ≫２） …（１７）
Next, a gain G (=D'×G') is obtained by bit shift operation and addition (S2). As an example, if G'=0.75, the gain G is obtained by adding the results of the right 1-bit shift operation and the right 2-bit shift operation as in the following equation.
G=(D'_Duty>>1)+(D'_Duty>>2) (17)
ここで、デューティの８ビットデータとゲインＧとの関係は、図８に示すように、デューティ値が低い領域ではゲインＧを上限値Ｇ＿ＭＡＸで抑え、デューティ値がある程度上昇するとゲインＧが漸減するように設定する。そこで、ゲインＧを上限値Ｇ＿ＭＡＸと比較し（Ｓ３）、上限値Ｇ＿ＭＡＸを超える場合は（ＹＥＳ）Ｇ＝Ｇ＿ＭＡＸとすることで（Ｓ４）演算のオーバーフロー対策を行う。尚、ゲイン切替部５１の構成は、ハードウェア又はソフトウェアで実現しても良いし、ハードウェアとソフトウェアとの協働によって実現しても良い。 Here, as shown in FIG. 8, the relationship between the 8-bit duty data and the gain G is such that the gain G is suppressed at the upper limit value G_MAX in a region where the duty value is low, and the gain G gradually decreases when the duty value rises to a certain extent. set to Therefore, the gain G is compared with the upper limit value G_MAX (S3), and if it exceeds the upper limit value G_MAX (YES), G=G_MAX is set (S4) to take measures against arithmetic overflow. The configuration of the gain switching unit 51 may be implemented by hardware or software, or may be implemented by cooperation between hardware and software.
以上のように第３実施形態によれば、スイッチング制御部５０は、ＦＥＴ１４をスイッチング駆動するデューティを決定するためにデジタルデータＤ＿Ｄｕｔｙを用い、フィードバック経路のゲインＧを２段階以上変化させる。具体的には、デューティＤ’に相当するデータＤ’＿Ｄｕｔｙの値をビットシフト演算することでゲインＧを変化させる。このように構成すれば、ＤＣ－ＤＣコンバータ３の昇圧比が上昇した際に、簡単な構成によってゲインＧを低下させることができる。
As described above, according to the third embodiment, the switching
（第４実施形態）
図９に示す第５実施形態のスイッチング制御部５４は、第３実施形態のスイッチング制御部５０におけるゲイン切替部５１をゲイン切替部５５に置き換えたものである。第４実施形態では、図１０に示すように、ゲインＧを２段階で変化させる。そのため、ゲイン切替部５５は、データＤ＿Ｄｕｔｙを８ビットデータの中央値１２７と比較し（Ｓ５）、Ｄ＿Ｄｕｔｙ≦１２７であれば（ＮＯ）ゲインＧをＧ１に設定し（Ｓ６）、Ｄ＿Ｄｕｔｙ＞１２７であれば（ＹＥＳ）ゲインＧをＧ２（＜Ｇ１）に設定する（Ｓ７）。
(Fourth embodiment)
A switching
（第５実施形態）
図１１に示す第５実施形態のスイッチング制御部６０は、第４実施形態と同様の制御を、アナログ信号を処理することで行う。フィードバック演算部６１は、ゲイン切替部６２及び駆動パルス生成部６３に入力するデューティを、値域が０Ｖから電源電圧ＶＣＣまで変化するアナログ信号Ａ＿Ｄｕｔｙとしている。
(Fifth embodiment)
The switching
そして、ゲイン切替部６２は、信号Ａ＿Ｄｕｔｙを値域の中央値ＶＣＣ／２と比較し（Ｓ８）、Ａ＿Ｄｕｔｙ≦ＶＣＣ／２であれば（ＮＯ）ゲインＧをＧ１に設定し（Ｓ６）、Ａ＿Ｄｕｔｙ＞ＶＣＣ／２であれば（ＹＥＳ）ゲインＧをＧ２（＜Ｇ１）に設定する（Ｓ７）。 Then, the gain switching unit 62 compares the signal A_Duty with the median value VCC/2 of the value range (S8), and if A_Duty≦VCC/2 (NO), sets the gain G to G1 (S6), and sets A_Duty>VCC /2 (YES), the gain G is set to G2 (<G1) (S7).
（第６実施形態）
図１３に示す第６実施形態のスイッチング制御部６４は、第５実施形態のゲイン切替部６２によって、エラーアンプ１６に替わるエラーアンプ６５にゲイン切替信号を出力し、アンプ６５のゲインをＧ１，Ｇ２の２段階に切り替える。この場合、フィードバック演算部６６は、エラーアンプ６５より入力される誤差電圧ｅｒｒに応じてアナログ信号Ａ＿Ｄｕｔｙを生成する。図１４は、エラーアンプ６５の具体構成例のバリエーションである。図１４Ａに示すエラーアンプ６５Ａは、電圧出力アンプ６７の出力端子とグランドとの間に、抵抗素子６８及び６９の直列回路を接続し、抵抗素子６８の両端にセレクタ７０の入力端子を接続する。そして、ゲイン切替信号により抵抗素子６８の端子の何れかを選択するように切り換える。
(Sixth embodiment)
The switching
図１４Ｂに示すエラーアンプ６５Ｂは、電圧出力アンプ６７の出力電圧を次段のアンプ７１の非反転入力端子に入力する。アンプ７１の反転入力端子とグランドとの間に抵抗素子７２及び７３の直列回路を接続し、抵抗素子７３の両端にＮチャネルＭＯＳＦＥＴ７４を接続する。そして、ゲイン切替信号をＦＥＴ７４のゲートに与えてそのオンオフを切り替える。図１４Ｃに示すエラーアンプ６５Ｃは、アンプ７１の反転入力端子とグランドとの間に抵抗素子７５及びＦＥＴ７４の直列回路を接続すると共に、抵抗素子７６を接続する。
The
図１４Ｄに示すエラーアンプ６５Ｄは、図１４Ａに示す構成の電圧出力アンプ６８を電流出力アンプ７７に置き換えたものである。図１４Ｅに示すエラーアンプ６５Ｅは、図１４Ｄに示す構成からセレクタ７０を削除し、抵抗素子６９に並列にＦＥＴ７４を接続している。図１４Ｆに示すエラーアンプ６５Ｆは、電流出力アンプ７７の出力端子との間に、抵抗素子７５及びＦＥＴ７４の直列回路を接続すると共に、抵抗素子７６を接続している。
An
（第７実施形態）
第７実施形態は、例えば図５Ａに示すＤＣ－ＤＣコンバータ３１Ａのように昇降圧動作が可能に構成されている場合に、デューティのデータＤ＿Ｄｕｔｙの値域を例えば「７６８」まで拡張する。そして、ＤＣ－ＤＣコンバータ３１Ａが昇圧動作を行う場合にだけゲインＧを低下させるように制御する。
(Seventh embodiment)
The seventh embodiment expands the value range of the duty data D_Duty to, for example, "768" when the DC-
図１５に示すように、ＤＣ－ＤＣコンバータ３１Ａの動作モードを、降圧モード，昇降圧モード，昇圧モードに分ける。動作モードが遷移する際の昇圧用スイッチング素子，高圧用スイッチング素子のデューティの変化にはヒステリシス特性を持たせている。降圧モード，昇降圧モード間の遷移はデータ値「２５６」付近で行い、昇降圧モード，昇圧モード間の遷移はデータ値「５１２」付近で行う。そして、ゲインＧを次式で決定することで、
Ｇ＝１６：（Ｄ＿Ｄｕｔｙ＝０～５１２）
Ｇ＝（７６８－Ｄ＿Ｄｕｔｙ）／１６：（Ｄ＿Ｄｕｔｙ＝５１３～７６８）
…（１８）
昇圧動作モードではゲインＧを低下させる。
As shown in FIG. 15, the operation modes of the DC-
G=16: (D_Duty=0 to 512)
G=(768-D_Duty)/16: (D_Duty=513-768)
…(18)
The gain G is reduced in the boost operation mode.
（第８実施形態）
第８実施形態は、第７実施形態と同様に、昇降圧動作が可能なＤＣ－ＤＣコンバータ３１Ａを用いる場合に、ＤＣ－ＤＣコンバータ３１Ａが昇降圧モード及び昇圧モードの場合にゲインＧを低下させるように制御する。但し、データＤ＿Ｄｕｔｙの値域は例えば「５１２」までとしている。
(Eighth embodiment)
In the eighth embodiment, similarly to the seventh embodiment, when the DC-
図１６に示すように、降圧モード，昇降圧モード間の遷移はデータ値「１９２」付近で行う。そして、ゲインＧを次式で決定することで、
Ｇ＝１５：（Ｄ＿Ｄｕｔｙ＝０～１９２）
Ｇ＝（５１２－Ｄ＿Ｄｕｔｙ）／３２＋（５１２－Ｄ＿Ｄｕｔｙ）／１６
：（Ｄ＿Ｄｕｔｙ＝１９３～５１２） …（１９）
昇降圧モード及び昇圧モードでゲインＧを低下させる。
As shown in FIG. 16, the transition between the step-down mode and step-up/step-down mode is performed near the data value "192". Then, by determining the gain G by the following equation,
G=15: (D_Duty=0 to 192)
G=(512−D_Duty)/32+(512−D_Duty)/16
: (D_Duty=193 to 512) …(19)
The gain G is reduced in the buck-boost mode and the boost mode.
以上のように第７，第８実施形態によれば、拡張したデューティ値によって降圧，昇降圧，昇圧の各動作モードの領域を連続的に扱う場合において、昇降圧及び昇圧モードについてのみゲインを低下させることができる。これにより、降圧モードについてはゲインを高く設定できるので、過渡応答特性を犠牲にすることなく昇圧・昇降圧モードで動作する際の発振を防止できる。 As described above, according to the seventh and eighth embodiments, when the regions of the buck, buck-boost, and boost operation modes are continuously handled by the extended duty value, the gain is reduced only in the buck-boost and boost modes. can be made As a result, the gain can be set high in the step-down mode , so that oscillation can be prevented during operation in the step-up/step-down/step-down mode without sacrificing the transient response characteristics.
尚、降圧モードについては、スイッチングのデューティ値が変化してもフィードバック経路の一巡ゲインは変化しないため、ゲインを固定することが望ましいが、発振を生じない範囲であればゲインを変化させても良い。 In the step-down mode, since the loop gain of the feedback path does not change even if the switching duty value changes, it is desirable to fix the gain, but the gain may be changed as long as it does not cause oscillation. .
（第９～第１２実施形態）
第９～第１２実施形態は、例えば第３実施形態のゲイン切替部５１にて行われる、ゲインがゼロになることを防止する処理を示す。すなわち、ゲインがゼロになるとデューティを最大値から低下させることができなくなるため、予め設定可能な最小ゲインをαと定め、常にゲインがα以上となるように演算する。
(Ninth to twelfth embodiments)
The ninth to twelfth embodiments show processing for preventing the gain from becoming zero, which is performed, for example, by the gain switching unit 51 of the third embodiment. That is, since the duty cannot be lowered from the maximum value when the gain becomes zero, α is defined as the minimum gain that can be set in advance, and calculation is performed so that the gain is always greater than or equal to α.
図１７に示す第９実施形態では、ステップＳ１に続いて、ステップＳ２と同様にビットシフト演算と加算とを用いてＧ（＝Ｄ’×Ｇ’）相当の演算を、次式により行う（Ｓ１０）。ここでも、Ｇ’＝０．２５とする。
Ｇ＝（Ｄ’＿Ｄｕｔｙ≫２）＋α …（２０）
それから、ステップＳ３に移行する。
In the ninth embodiment shown in FIG. 17, after step S1, a calculation corresponding to G (=D'×G') is performed by the following equation using bit shift calculation and addition in the same manner as in step S2 (S10 ). Again, G'=0.25.
G=(D'_Duty>>2)+α (20)
Then, the process proceeds to step S3.
図１８に示す第１０実施形態では、ステップＳ１０に替わるステップＳ１１において、次式の演算を行う。
Ｇ＝（Ｄ’＿Ｄｕｔｙ≫２） …（２１）
そして、ステップＳ３で「ＮＯ」と判断すると、ゲインＧが最小値α未満か否かを判断する（Ｓ１２）。ゲインＧが最小値α以上であれば（ＮＯ）ゲインＧをそのままとし、ゲインＧが最小値α未満であれば（ＹＥＳ）ゲインＧを最小値αに変更する（Ｓ１３）。
In the tenth embodiment shown in FIG. 18, the following equation is calculated in step S11 instead of step S10.
G=(D'_Duty>>2) (21)
If "NO" is determined in step S3, it is determined whether or not the gain G is less than the minimum value α (S12). If the gain G is equal to or greater than the minimum value α (NO), the gain G remains unchanged, and if the gain G is less than the minimum value α (YES), the gain G is changed to the minimum value α (S13).
図１９に示す第１１実施形態では、ステップＳ１０に替わるステップＳ１４において、次式の演算を行う。
Ｇ＝（Ｄ’＿Ｄｕｔｙ≫２）＋（Ｄ’＿Ｄｕｔｙ［１］
ｏｒ（Ｄ’＿Ｄｕｔｙ［０］） …（２２）
上式の右辺第２項は、Ｄ’＿Ｄｕｔｙ第１ビット又は第０ビットの値を加算することを示す。すなわち、小数点以下となるビット値を論理和演算した上で加算する。
In the eleventh embodiment shown in FIG. 19, the following equation is calculated in step S14 instead of step S10.
G=(D′_Duty>>2)+(D′_Duty[1]
or (D'_Duty[0]) (22)
The second term on the right side of the above equation indicates that the value of the D'_Duty 1st bit or 0th bit is added. That is, the bit values below the decimal point are logically summed and then added.
図２０に示す第１２実施形態では、ステップＳ１に替わるステップＳ１５において、次式の演算を行う。ここでは、α＝１とする。
Ｄ’＿Ｄｕｔｙ＝２５６＋４－Ｄ＿Ｄｕｔｙ …（２３）
上式の右辺第２項の「４」は、「１」２ビット左シフトした値に相当する。それから、Ｓ１１，Ｓ３，Ｓ４を実行する。
In the twelfth embodiment shown in FIG. 20, the following equation is calculated in step S15 instead of step S1. Here, α=1.
D'_Duty=256+4-D_Duty (23)
"4" in the second term on the right side of the above equation corresponds to a value obtained by left-shifting "1" by two bits. Then, S11, S3 and S4 are executed.
（その他の実施形態）
ゲインについては、３段階以上に変化させても良い。
１ビット又は３ビット以上の右ビットシフト演算を行っても良い。
第７，第８実施形態において、動作モードの切り替わりにヒステリシス特性を付与することは、必要に応じて行えば良い。
(Other embodiments)
The gain may be changed in three or more steps.
A right bit shift operation of 1 bit or 3 or more bits may be performed.
In the seventh and eighth embodiments, the hysteresis characteristic may be added to the switching of the operation mode as required.
第９～第１２実施形態を、第４実施形態の構成に適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
The ninth to twelfth embodiments may be applied to the configuration of the fourth embodiment.
Although the present disclosure has been described with reference to examples, it is understood that the present disclosure is not limited to such examples or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.
図面中、１はＬＥＤ駆動回路、２はＬＥＤ光源、３はＤＣ－ＤＣコンバータ、４はシャント抵抗、５は制御部、１４はＮチャネルＭＯＳＦＥＴ、１５は差動アンプ、１６はエラーアンプ、２１はゲイン切替部、２２はスイッチング制御部である。
In the drawings, 1 is an LED drive circuit, 2 is an LED light source, 3 is a DC-DC converter, 4 is a shunt resistor, 5 is a control unit, 14 is an N-channel MOSFET, 15 is a differential amplifier, 16 is an error amplifier, and 21 is A
Claims (4)
スイッチング素子（１４）を有し、少なくとも昇圧動作を行うＤＣ－ＤＣコンバータ（３）と、
前記ＤＣ－ＤＣコンバータより前記ＬＥＤ光源に供給される駆動電流を検出する電流検出部（１５）と、
検出された駆動電流が、駆動対象に応じた目標電流となるように制御するためのエラーアンプを有し、前記エラーアンプの出力信号に基づいて前記ＤＣ－ＤＣコンバータのスイッチング動作を制御する制御部（５０、５４）とを備え、
前記制御部は、前記ＤＣ－ＤＣコンバータが昇圧動作を行う際に前記スイッチング素子のデューティが増大するのに応じて、前記電流検出部，前記エラーアンプ及び前記ＤＣ－ＤＣコンバータを含むフィードバック経路のゲインを低下させるように制御する際に、前記デューティを決定するためにデューティ値のデジタルデータを用い、前記ゲインを２段階以上変化させ、
降圧，昇降圧，昇圧の各動作モードの領域を連続的に扱う際に、昇圧モードのみ、又は昇降圧モード及び昇圧モードについてのみゲインを低下させるＬＥＤ駆動回路。 The LED light source (2) is driven,
a DC-DC converter (3) having a switching element (14) and performing at least a step-up operation;
a current detection unit (15) for detecting a driving current supplied from the DC-DC converter to the LED light source;
A control unit having an error amplifier for controlling the detected drive current to become a target current corresponding to the object to be driven, and controlling the switching operation of the DC-DC converter based on the output signal of the error amplifier. (50, 54 ),
The control unit controls a gain of a feedback path including the current detection unit, the error amplifier, and the DC-DC converter in response to an increase in duty of the switching element when the DC-DC converter performs a step-up operation. When controlling to reduce the duty, use digital data of the duty value to determine the duty, and change the gain in two or more stages,
An LED drive circuit that reduces the gain only in a boost mode or only in a buck-boost mode and a boost mode when continuously handling regions of buck, buck-boost, and boost operation modes .
前記降圧モード、又は前記降圧モード及び昇降圧モードでは前記ゲインを前記上限値で抑える請求項１記載のＬＥＤ駆動回路。 The control unit outputs digital data corresponding to D'×G'(G' is a constant) for D'(D'=1−D) where D is the duty value in the boost mode. set an upper limit for
2. The LED driving circuit according to claim 1 , wherein the gain is suppressed at the upper limit value in the step-down mode, or in the step-down mode and step-up/step-down mode .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019037531A JP7147632B2 (en) | 2019-03-01 | 2019-03-01 | LED drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019037531A JP7147632B2 (en) | 2019-03-01 | 2019-03-01 | LED drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020141538A JP2020141538A (en) | 2020-09-03 |
| JP7147632B2 true JP7147632B2 (en) | 2022-10-05 |
Family
ID=72280730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019037531A Active JP7147632B2 (en) | 2019-03-01 | 2019-03-01 | LED drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7147632B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000139073A (en) | 1998-11-02 | 2000-05-16 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| JP2010049523A (en) | 2008-08-22 | 2010-03-04 | Mitsubishi Electric Corp | Constant current switching power supply device, method of driving the same, light source drive device, method of driving the same, and image display device |
| JP2011172321A (en) | 2010-02-16 | 2011-09-01 | Koito Mfg Co Ltd | Step-up/down dc-dc converter and vehicular lighting fixture |
| JP2013149479A (en) | 2012-01-19 | 2013-08-01 | Tdk Corp | Light emitting element driving device |
| JP2015061470A (en) | 2013-09-20 | 2015-03-30 | ミネベア株式会社 | Motor drive control device and method of controlling motor drive control device |
-
2019
- 2019-03-01 JP JP2019037531A patent/JP7147632B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000139073A (en) | 1998-11-02 | 2000-05-16 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| JP2010049523A (en) | 2008-08-22 | 2010-03-04 | Mitsubishi Electric Corp | Constant current switching power supply device, method of driving the same, light source drive device, method of driving the same, and image display device |
| JP2011172321A (en) | 2010-02-16 | 2011-09-01 | Koito Mfg Co Ltd | Step-up/down dc-dc converter and vehicular lighting fixture |
| JP2013149479A (en) | 2012-01-19 | 2013-08-01 | Tdk Corp | Light emitting element driving device |
| JP2015061470A (en) | 2013-09-20 | 2015-03-30 | ミネベア株式会社 | Motor drive control device and method of controlling motor drive control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020141538A (en) | 2020-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928670B2 (en) | LED driver with multiple feedback loops | |
| US7671575B1 (en) | Transient load response for a voltage regulator with a load current based control loop | |
| TWI542254B (en) | Methods and circuits for generating output voltage to led strings | |
| US7019507B1 (en) | Methods and circuits for programmable current limit protection | |
| JP4510022B2 (en) | Power supply device and electronic device using the same | |
| US8148919B2 (en) | Circuits and methods for driving light sources | |
| US20050007167A1 (en) | PWM switching regulator control circuit | |
| US10426005B2 (en) | Dimming driver circuit and control method thereof | |
| US11594971B2 (en) | Control circuit and control method for switching regulator | |
| US20080180039A1 (en) | Led drive circuit | |
| US10381926B2 (en) | Digitally compensated hysteretic power supply with enhanced resolution | |
| US11671024B2 (en) | Regulated switched mode power supplies having adjustable output voltages | |
| JP2009038218A (en) | Light emitting diode drive circuit | |
| JP2015047040A (en) | Switching power supply circuit | |
| US11588403B2 (en) | Buck-boost converting circuit | |
| US20100194362A1 (en) | Regulator with pulse width modulation circuit | |
| US8912724B2 (en) | LED emitting device and driving method thereof | |
| JP2006149067A (en) | Dc-dc converter | |
| JP7147632B2 (en) | LED drive circuit | |
| JP6978914B2 (en) | Power supply unit and light irradiation system equipped with it | |
| US7239533B2 (en) | DC power supply apparatus | |
| JP4467395B2 (en) | Power supply | |
| US11594969B2 (en) | Non-inverting buck-boost converter | |
| JP2022061263A (en) | Lighting device and lighting fixture | |
| JP5168082B2 (en) | Buck-boost DC-DC converter control circuit and buck-boost DC-DC converter control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220905 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7147632 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |