JP7146625B2

JP7146625B2 - switching power supply

Info

Publication number: JP7146625B2
Application number: JP2018243254A
Authority: JP
Inventors: 公義三添
Original assignee: 日清紡マイクロデバイス株式会社
Priority date: 2018-12-26
Filing date: 2018-12-26
Publication date: 2022-10-04
Anticipated expiration: 2038-12-26
Also published as: JP2020108208A

Description

本発明は、スイッチング電源装置に関する。 The present invention relates to a switching power supply device.

スイッチング電源装置の従来例としては、例えばフリップフロップ回路の出力でスイッチング素子をオン・オフさせることにより出力電圧を調整するＰＦＭ制御を行う構成のものがある（例えば、特許文献１参照）。 As a conventional example of a switching power supply, for example, there is a configuration that performs PFM control in which an output voltage is adjusted by turning on/off a switching element with the output of a flip-flop circuit (see, for example, Patent Document 1).

この従来例において、一定時間オンした後、オフになったときにエラーアンプの出力電圧を時間経過とともに上昇する基準電圧と比較して、エラーアンプの出力電圧が基準電圧より低くなったときにオンする動作が示されている。この従来例では、出力電圧のリップル成分（リップル電圧）によって次のオンタイミングを決定し、スイッチング素子をオンさせるようになっている。 In this conventional example, the output voltage of the error amplifier is compared with a reference voltage that rises over time when the output voltage of the error amplifier is turned off after being turned on for a certain period of time, and when the output voltage of the error amplifier becomes lower than the reference voltage, the operation is shown. In this conventional example, the next turn-on timing is determined by the ripple component (ripple voltage) of the output voltage, and the switching element is turned on.

特開２０１１－１７６９９０号公報JP 2011-176990 A

上述した従来例の構成では、出力コンデンサのＥＳＲ（Equivalent Series Resistance）が低く、出力電圧のリップル成分が小さい場合であっても、安定動作が可能であるとの記載がある。しかしながら、出力電圧にノイズなどによって急激な変化が発生した場合などに、エラーアンプの出力が基準電圧より低くなり、誤ったタイミングでオンしてしまう課題が生じる。 It is stated that the configuration of the conventional example described above is capable of stable operation even when the ESR (Equivalent Series Resistance) of the output capacitor is low and the ripple component of the output voltage is small. However, when there is a sudden change in the output voltage due to noise or the like, the output of the error amplifier becomes lower than the reference voltage, causing a problem of turning on at the wrong timing.

本発明は、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能なスイッチング電源装置を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a switching power supply capable of stable switching operation without being turned on at wrong timing other than the timing at which it should be turned on.

本発明は、スイッチングトランジスタと、前記スイッチングトランジスタをオンさせるドライバ回路と、前記スイッチングトランジスタのオンオフのタイミングを制御するオンオフ制御部と、を有し、前記オンオフ制御部は、前記スイッチングトランジスタがオフすると充電され、前記スイッチングトランジスタがオンすると放電される第１のキャパシタと、前記第１のキャパシタの充電電圧を出力する経路に挿入される抵抗と、前記経路に前記抵抗を介して出力端が接続されるアンプと、前記抵抗と前記アンプとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧が入力されるコンパレータと、を備え、前記アンプは、入力電圧の差に応じた電流を出力するアンプであり、前記スイッチングトランジスタのスイッチング動作による出力電圧と所定の設定電圧との差に応じた出力電流を出力するものであり、前記コンパレータは、前記第１の入力端の入力電圧が前記オンタイミング閾値電圧以上となった場合に、前記スイッチングトランジスタをオンさせるオン信号を出力する、スイッチング電源装置を提供する。 The present invention includes a switching transistor, a driver circuit that turns on the switching transistor, and an on/off control unit that controls on/off timing of the switching transistor, and the on/off control unit charges when the switching transistor is turned off. a first capacitor that is discharged when the switching transistor is turned on; a resistor inserted in a path for outputting the charged voltage of the first capacitor; and an output end connected to the path via the resistor. an amplifier; and a comparator having a first input terminal connected between the resistor and the amplifier and receiving an on-timing threshold voltage for determining on-timing at a second input terminal, the amplifier. is an amplifier that outputs a current corresponding to the difference in input voltage, and outputs an output current corresponding to the difference between the output voltage resulting from the switching operation of the switching transistor and a predetermined set voltage; and the comparator: Provided is a switching power supply device that outputs an on-signal for turning on the switching transistor when the input voltage of the first input terminal becomes equal to or higher than the on-timing threshold voltage.

また、本発明は、上記のスイッチング電源装置であって、前記オンオフ制御部は、前記スイッチングトランジスタがオンすると充電され、前記スイッチングトランジスタがオフすると放電される第２のキャパシタと、前記第２のキャパシタの充電電圧に基づいて前記スイッチングトランジスタをオフさせるオフ信号を出力し、前記スイッチングトランジスタを一定時間オンさせるコンスタントオン回路と、を備える、スイッチング電源装置を提供する。 Further, the present invention is the switching power supply device described above, wherein the on/off control unit includes a second capacitor that is charged when the switching transistor is turned on and is discharged when the switching transistor is turned off; and a constant-on circuit for outputting an off signal for turning off the switching transistor based on the charging voltage of , and turning on the switching transistor for a certain period of time.

また、本発明は、上記のスイッチング電源装置であって、前記オンオフ制御部は、前記オンタイミングとして、前記出力電圧が高くなる程、前記アンプの出力電流が大きくなって前記オン信号を出力するまでのオフ時間が長くなり、前記出力電圧が低くなる程、前記アンプの出力電流が小さくなって前記オフ時間が短くなるタイミングで、前記オン信号を出力する、スイッチング電源装置を提供する。 Further, according to the present invention, there is provided the above-described switching power supply device, wherein the on/off control unit outputs the on signal as the on timing increases as the output voltage increases and the output current of the amplifier increases. To provide a switching power supply device outputting an ON signal at a timing when an OFF time of an amplifier becomes longer and an output current of an amplifier becomes smaller and the OFF time becomes shorter as the output voltage becomes lower.

また、本発明は、上記のスイッチング電源装置であって、前記アンプは、トランスコンダクタンスアンプにより構成され、前記アンプの第１の入力端に前記出力電圧に比例する電圧が入力され、第２の入力端に前記設定電圧に比例する基準電圧が入力される、スイッチング電源装置を提供する。 Further, according to the present invention, there is provided the above-described switching power supply device, wherein the amplifier is a transconductance amplifier, a voltage proportional to the output voltage is input to a first input terminal of the amplifier, and a second input terminal is a transconductance amplifier. Provided is a switching power supply device to which a reference voltage proportional to the set voltage is input to one end.

また、本発明は、上記のスイッチング電源装置であって、前記第１のキャパシタの一端には、前記第１のキャパシタを充電する充電回路と、前記スイッチングトランジスタのオンタイミングでオンして前記第１のキャパシタに充電された電荷を放電するスイッチとが接続され、前記第１のキャパシタの充電電圧を出力する経路において、前記第１のキャパシタの一端にバッファの入力端が接続され、前記バッファの出力端に前記抵抗の一端が接続され、前記抵抗の他端に前記アンプの出力端と前記コンパレータの第１の入力端とが接続されている、スイッチング電源装置を提供する。 Further, according to the present invention, in the above switching power supply device, a charging circuit for charging the first capacitor is connected to one end of the first capacitor, and the first capacitor is turned on at the timing when the switching transistor is turned on. and a switch for discharging the charge stored in the capacitor, and in a path for outputting the charged voltage of the first capacitor, an input end of a buffer is connected to one end of the first capacitor, and an output of the buffer A switching power supply device is provided in which one end of the resistor is connected to one end thereof, and the output end of the amplifier and the first input end of the comparator are connected to the other end of the resistor.

本発明によれば、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能なスイッチング電源装置を提供できる。 According to the present invention, it is possible to provide a switching power supply capable of stable switching operation without being turned on at an erroneous timing other than the timing at which it should be turned on.

第１の実施形態のスイッチング電源装置の構成を示すブロック図である。1 is a block diagram showing the configuration of a switching power supply device according to a first embodiment; FIG. 第２の実施形態のスイッチング電源装置の構成を示すブロック図である。FIG. 3 is a block diagram showing the configuration of a switching power supply device according to a second embodiment; FIG. 第３の実施形態のスイッチング電源装置の構成を示すブロック図である。FIG. 11 is a block diagram showing the configuration of a switching power supply device according to a third embodiment; 本実施形態のスイッチング電源装置におけるオンオフ動作の一例を示すタイミングチャートである。4 is a timing chart showing an example of on/off operations in the switching power supply device of the present embodiment;

以下、本発明に係るスイッチング電源装置を具体的に開示した実施形態（以下、「本実施形態」という）について、図面を参照して詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment specifically disclosing a switching power supply device according to the present invention (hereinafter referred to as "this embodiment") will be described in detail below with reference to the drawings.

本実施形態では、スイッチング電源装置の構成例として、コンスタントオン方式のスイッチング電源回路を用いた構成例を例示する。 In the present embodiment, as a configuration example of the switching power supply device, a configuration example using a constant-on switching power supply circuit is illustrated.

（第１の実施形態）
図１は、第１の実施形態のスイッチング電源装置の構成を示すブロック図である。第１の実施形態のスイッチング電源装置は、昇圧型のスイッチング電源回路に適用した構成例である。 (First embodiment)
FIG. 1 is a block diagram showing the configuration of the switching power supply device of the first embodiment. The switching power supply device of the first embodiment is a configuration example applied to a step-up switching power supply circuit.

スイッチング電源装置１０は、電源入力端子ＶＰ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰには電源５１から供給される直流電源電圧Ｖ_ＩＮがキャパシタＣ_ＩＮにて安定化されて入力される。電源入力端子ＶＰと出力端子ＬＸとの間にはインダクタＬ１が接続され、出力端子ＬＸにはダイオードＤ１を介して負荷５２が接続され、負荷５２に出力電圧Ｖ_ＯＵＴが供給される。ダイオードＤ１のカソード側の電源出力ラインには、等価直列抵抗（ＥＳＲ）Ｒ_ＥＳＲを含むキャパシタＣ_ＯＵＴが接続され、キャパシタＣ_ＯＵＴの他端がグランドに接地される。グランド端子ＧＮＤはグランドに接続される。また、電源出力ラインにはキャパシタＣ_ＯＵＴと並列に、分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ２の他端がグランドに接地される。抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧Ｖ_ＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。 The switching power supply device 10 has a power _input terminal VP, an output terminal LX, a ground terminal GND, and an output voltage detection _input terminal FB. is stabilized at and input. An inductor L1 is connected between a power supply input terminal VP and an output terminal LX, a load 52 is connected to the output terminal LX via a diode D1, and an output voltage _VOUT is supplied to the load 52. A capacitor C _OUT including an equivalent series resistance (ESR) R _ESR is connected to the power supply output line on the cathode side of the diode D1, and the other end of the capacitor C _OUT is grounded. A ground terminal GND is connected to the ground. Resistors RB1 and RB2, which are voltage dividing circuits, are connected in series to the power supply output line in parallel with the capacitor _COUT , and the other end of the resistor RB2 is grounded. A connection node between the resistors RB1 and RB2 is connected to the output voltage detection input terminal FB, and a voltage proportional to the output voltage _VOUT is fed back to the output voltage detection input terminal FB.

スイッチング電源装置１０は、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０の出力部のスイッチング素子であるスイッチングトランジスタＭＮのオンオフ制御を行う回路である。オンオフ制御部１１の構成及び動作については後述する。内部レギュレータ１２は、安定化電源回路により構成され、電源入力端子ＶＰからの電源供給を受けて所定の電圧を生成し、スイッチング電源装置１０の各部の内部回路に対して電圧を供給する。電流発生回路１３は、電源入力端子ＶＰからの電源供給を受けて所定の電流を発生し、オンオフ制御部１１のコンスタントオン回路２１に充電電流を供給する回路である。 The switching power supply device 10 includes an on/off control section 11 , an internal regulator 12 and a current generation circuit 13 . The on/off control section 11 is a circuit that performs on/off control of the switching transistor MN, which is a switching element of the output section of the switching power supply device 10 . The configuration and operation of the on/off control section 11 will be described later. The internal regulator 12 is composed of a stabilized power supply circuit, receives power supply from the power input terminal VP, generates a predetermined voltage, and supplies the voltage to the internal circuits of each part of the switching power supply device 10 . The current generation circuit 13 is a circuit that receives power supply from the power supply input terminal VP, generates a predetermined current, and supplies charging current to the constant-on circuit 21 of the on/off control section 11 .

また、スイッチング電源装置１０は、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｎｃｈドライバ）１６、過電流検出回路１７、スイッチングトランジスタＭＮ、抵抗Ｒｓを有する。オンオフ制御部１１の出力端にはＲＳフリップフロップ１４が接続され、Ｒ入力端子にオフ信号（ｏｆｆ）が、Ｓ入力端子にオン信号（ｏｎ）がそれぞれ入力される。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５、ドライバ回路１６が順に接続され、ドライバ回路１６の出力端にスイッチングトランジスタＭＮのゲートが接続される。スイッチングトランジスタＭＮのドレインは出力端子ＬＸに接続され、ソースは抵抗Ｒｓを介してグランド端子ＧＮＤに接続されて接地される。 The switching power supply device 10 also has an RS flip-flop 14, a logic circuit 15, a driver circuit (Nch driver) 16, an overcurrent detection circuit 17, a switching transistor MN, and a resistor Rs. An RS flip-flop 14 is connected to the output terminal of the on/off control section 11, and an off signal (off) is input to the R input terminal, and an on signal (on) is input to the S input terminal. A logic circuit 15 and a driver circuit 16 are connected in this order to the Q output terminal of the RS flip-flop 14, and the output terminal of the driver circuit 16 is connected to the gate of the switching transistor MN. The drain of the switching transistor MN is connected to the output terminal LX, and the source is connected to the ground terminal GND via the resistor Rs and grounded.

スイッチングトランジスタＭＮは、例えばＮチャンネル型のＭＯＳＦＥＴにより構成され、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＮのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＮのオン、オフの割合によって出力電圧Ｖ_ＯＵＴが調整され、負荷５２に供給される。また、スイッチングトランジスタＭＮのソースには過電流検出回路１７が接続され、過電流検出回路１７の出力端がロジック回路１５に接続される。ロジック回路１５は、レベルシフタ、保護回路等を有し、過電流検出回路１７の出力に基づき、例えば所定値以上の過電流が検出された場合に、電源出力に至る回路を遮断し、スイッチングトランジスタＭＮへのゲートドライブ信号の供給を停止して回路を保護する。 The switching transistor MN is composed of, for example, an N-channel MOSFET, and performs a so-called switching operation of turning it on and off in accordance with a gate drive signal input to its gate. A drain current associated with the switching operation of the switching transistor MN is output from the output terminal LX, and the output voltage _VOUT is adjusted according to the ON/OFF ratio of the switching transistor MN and supplied to the load 52 . An overcurrent detection circuit 17 is connected to the source of the switching transistor MN, and the output terminal of the overcurrent detection circuit 17 is connected to the logic circuit 15 . The logic circuit 15 has a level shifter, a protection circuit, etc. Based on the output of the overcurrent detection circuit 17, for example, when an overcurrent exceeding a predetermined value is detected, the circuit leading to the power supply output is cut off, and the switching transistor MN to protect the circuit by stopping the supply of the gate drive signal to

次に、オンオフ制御部１１の構成及び動作の一例について説明する。オンオフ制御部１１は、コンスタントオン回路（Ｔｏｎ）２１、充電回路２２、スイッチＳＷ１、第１のキャパシタＣＴＯＦＦ、第２のキャパシタＣＴＯＮ、バッファＢＵＦ１、抵抗Ｒ１、エラーアンプＡＭＰ、第１の電圧源Ｖ_ＲＥＦ１、コンパレータＣＯＭＰ１、第２の電圧源Ｖ_ｏｎ１を有する。 Next, an example of the configuration and operation of the on/off control section 11 will be described. The on/off control unit 11 includes a constant-on circuit (Ton) 21, a charging circuit 22, a switch SW1, a first capacitor CTOFF, a second capacitor _CTON , a buffer BUF1, a resistor R1, an error amplifier AMP, and a first voltage source VREF1. , a comparator COMP1, and a second voltage source _Von1 .

コンスタントオン回路２１は、一定のオン時間（コンスタントオンタイム）を設定する回路である。コンスタントオン回路２１は、電流発生回路１３、第２のキャパシタＣＴＯＮ、ＲＳフリップフロップ１４のＲ入力端子及びＱ出力端子と接続される。コンスタントオン回路２１は、電流発生回路１３から充電電流を受け、ＲＳフリップフロップ１４のＱ出力端子の出力によるオンタイミングで第２のキャパシタＣＴＯＮの充電を開始する。コンスタントオン回路２１は、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１を所定のコンスタントオン閾値電圧ＶＴＯＮと比較し、充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮに達した場合にオフ信号をＲＳフリップフロップ１４のＲ入力端子に出力する。Ｑ出力端子の出力によるオフタイミングで第２のキャパシタＣＴＯＮを放電させる。 The constant-on circuit 21 is a circuit that sets a constant on-time (constant on-time). The constant-on circuit 21 is connected to the current generating circuit 13 , the second capacitor CTON, the R input terminal and the Q output terminal of the RS flip-flop 14 . The constant-on circuit 21 receives the charging current from the current generating circuit 13 and starts charging the second capacitor CTON at the ON timing of the output from the Q output terminal of the RS flip-flop 14 . The constant-on circuit 21 compares the charging voltage VC1 of the second capacitor CTON with a predetermined constant-on threshold voltage VTON, and outputs an off signal to the R of the RS flip-flop 14 when the charging voltage VC1 reaches the constant-on threshold voltage VTON. Output to the input terminal. The second capacitor CTON is discharged at the off timing by the output of the Q output terminal.

充電回路２２は、第１のキャパシタＣＴＯＦＦ、スイッチＳＷ１、バッファＢＵＦ１と接続される。充電回路２２は、充電電流を出力し、第１のキャパシタＣＴＯＦＦを充電する。スイッチＳＷ１は、ＲＳフリップフロップ１４のＱ出力端子の出力によるオンタイミングでオンし、第１のキャパシタＣＴＯＦＦに充電された電荷をグランドに放電する。また、スイッチＳＷ１は、ＲＳフリップフロップ１４のＱ出力端子の出力によるオフタイミングでオフし、充電回路２２により第１のキャパシタＣＴＯＦＦを充電させる。 The charging circuit 22 is connected with the first capacitor CTOFF, the switch SW1, and the buffer BUF1. The charging circuit 22 outputs a charging current to charge the first capacitor CTOFF. The switch SW1 is turned on at the on timing of the output from the Q output terminal of the RS flip-flop 14, and discharges the charge charged in the first capacitor CTOFF to the ground. Also, the switch SW1 is turned off at an off timing according to the output from the Q output terminal of the RS flip-flop 14, and the charging circuit 22 charges the first capacitor CTOFF.

第１のキャパシタＣＴＯＦＦは、バッファＢＵＦ１、抵抗Ｒ１を介してエラーアンプＡＭＰの出力端に接続されるとともに、コンパレータＣＯＭＰ１の非反転入力端に接続される。 The first capacitor CTOFF is connected to the output terminal of the error amplifier AMP via the buffer BUF1 and the resistor R1, and to the non-inverting input terminal of the comparator COMP1.

エラーアンプＡＭＰは、２つの入力電圧の差分を電流に変換し、入力電圧の差に応じた電流を出力するアンプである。エラーアンプＡＭＰは、例えばトランスコンダクタンスアンプ（ｇｍアンプ）を用いて構成される。エラーアンプＡＭＰは、出力端に接続される経路から出力電流を吸い込む形の構成を採用すればよい。エラーアンプＡＭＰは、非反転入力端に基準電圧Ｖ_ＲＥＦ１を発生する第１の電圧源Ｖ_ＲＥＦ１が接続され、反転入力端に出力電圧検知入力端子ＦＢが接続される。エラーアンプＡＭＰは、スイッチング電源装置１０の出力電圧Ｖ_ＯＵＴに比例する電圧と基準電圧Ｖ_ＲＥＦ１との差分に対応する電流、すなわち出力電圧Ｖ_ＯＵＴの設定値（制御目標値）に対する差に相当する電流を出力電流として吸い込む。 The error amplifier AMP is an amplifier that converts a difference between two input voltages into a current and outputs a current corresponding to the difference between the input voltages. The error amplifier AMP is configured using, for example, a transconductance amplifier (gm amplifier). The error amplifier AMP may adopt a configuration that draws an output current from a path connected to the output terminal. The error amplifier AMP has a non-inverting input terminal connected to a first voltage source V _REF1 that generates a reference voltage V _REF1 and an inverting input terminal connected to an output voltage detection input terminal FB. The error amplifier AMP supplies a current corresponding to the difference between the voltage proportional to the output voltage V _OUT of the switching power supply 10 and the reference voltage V _REF1 , that is, the current corresponding to the difference from the set value (control target value) of the output voltage V _OUT . as the output current.

このとき、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２を出力するバッファＢＵＦ１及び抵抗Ｒ１の経路に、図中矢印の方向に吸い込む形でエラーアンプＡＭＰの出力電流Ｉｆｂが流れ込み、抵抗Ｒ１において出力電流Ｉｆｂによる電圧降下が生じる。したがって、コンパレータＣＯＭＰ１の非反転入力端には、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２から、エラーアンプＡＭＰの出力電流Ｉｆｂにより抵抗Ｒ１において降下した降下電圧ＶＲ１だけ下がった電圧（ＶＣ２－ＶＲ１）が入力される。なお、エラーアンプＡＭＰの出力部に電流増幅回路を設け、エラーアンプＡＭＰの出力電流Ｉｆｂに比例する電流が流れるようにしてもよい。 At this time, the output current Ifb of the error amplifier AMP flows into the path of the buffer BUF1 and the resistor R1, which outputs the charging voltage VC2 of the first capacitor CTOFF, in the direction of the arrow in FIG. A voltage drop occurs. Therefore, a voltage (VC2-VR1) is input to the non-inverting input terminal of the comparator COMP1, which is the voltage drop VR1 dropped across the resistor R1 from the charging voltage VC2 of the first capacitor CTOFF due to the output current Ifb of the error amplifier AMP. be done. A current amplifier circuit may be provided at the output portion of the error amplifier AMP so that a current proportional to the output current Ifb of the error amplifier AMP flows.

コンパレータＣＯＭＰ１の反転入力端には、オンタイミング閾値電圧Ｖｏｎ１を発生する第２の電圧源Ｖ_ｏｎ１が接続され、オンタイミングを判定するためのオンタイミング閾値電圧Ｖｏｎ１が入力される。コンパレータＣＯＭＰ１は、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２から抵抗Ｒ１における降下電圧ＶＲ１を差し引いた電圧を、オンタイミング閾値電圧Ｖｏｎ１と比較し、オンタイミング閾値電圧Ｖｏｎ１以上となった場合にオン信号をＲＳフリップフロップ１４のＳ入力端子に出力する。 A second voltage source Von1 that generates an on-timing threshold voltage _Von1 is connected to the inverting input terminal of the comparator COMP1, and the on-timing threshold voltage Von1 for determining on-timing is input. The comparator COMP1 compares the voltage obtained by subtracting the voltage drop VR1 across the resistor R1 from the charging voltage VC2 of the first capacitor CTOFF with the on-timing threshold voltage Von1, and outputs an on-signal to RS when the on-timing threshold voltage Von1 or more is reached. Output to the S input terminal of the flip-flop 14 .

ＲＳフリップフロップ１４は、Ｓ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ハイレベルの出力信号がロジック回路１５を介してドライバ回路１６に入力される。これにより、上記期間にドライバ回路１６からスイッチングトランジスタＭＮのゲートにゲートドライブ信号が供給され、スイッチング動作のオンオフタイミングが制御される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧Ｖ_ＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＮのオフ時間が制御される。 In the RS flip-flop 14, the output of the Q output terminal is high level during the period from when the ON signal is input to the S input terminal to when the OFF signal is input to the R input terminal, and the high level output signal is output from the logic circuit 15. is input to the driver circuit 16 via the . As a result, the gate drive signal is supplied from the driver circuit 16 to the gate of the switching transistor MN during the above period, and the on/off timing of the switching operation is controlled. At this time, the ON/OFF control unit 11 controls the output timing of the ON signal in accordance with the increase or decrease in the output voltage _VOUT , thereby controlling the OFF time of the switching transistor MN.

（第２の実施形態）
図２は、第２の実施形態のスイッチング電源装置の構成を示すブロック図である。第２の実施形態のスイッチング電源装置は、降圧型のスイッチング電源回路に適用した構成例である。なお、図１に示した第１の実施形態と同様の構成要素については説明を省略し、第１の実施形態の構成と異なる部分を中心に説明する。 (Second embodiment)
FIG. 2 is a block diagram showing the configuration of the switching power supply device of the second embodiment. The switching power supply device of the second embodiment is a configuration example applied to a step-down switching power supply circuit. Note that the description of the same components as those of the first embodiment shown in FIG. 1 will be omitted, and the description will focus on the parts that differ from the configuration of the first embodiment.

スイッチング電源装置１０Ａは、電源入力端子ＶＰ，ＶＰＷ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰ，ＶＰＷには電源５１から供給される直流電源電圧Ｖ_ＩＮがキャパシタＣ_ＩＮにて安定化されて入力される。出力端子ＬＸにはインダクタＬ１を介して負荷５２が接続され、負荷５２に出力電圧Ｖ_ＯＵＴが供給される。インダクタＬ１が接続される電源出力ラインには、インダクタＬ１の出力端子ＬＸ側の一端にダイオードＤ１のカソードが接続され、負荷５２側の他端に等価直列抵抗（ＥＳＲ）Ｒ_ＥＳＲを含むキャパシタＣ_ＯＵＴが接続され、ダイオードＤ１のアノード及びキャパシタＣ_ＯＵＴの他端がグランドに接地される。また、電源出力ラインには分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧Ｖ_ＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。 The switching power supply device 10A has power input terminals VP and VPW, an output terminal LX, a ground terminal GND, and an output voltage detection _input terminal FB. is stabilized by capacitor C _IN and input. A load 52 is connected to the output terminal LX via an inductor L1, and the load 52 is supplied with the output voltage _VOUT . In the power supply output line to which the inductor L1 is connected, one end of the inductor L1 on the output terminal LX side is connected to the cathode of the diode D1, and the other end on the load 52 side is a capacitor _COUT including an equivalent series resistance (ESR) R _ESR . are connected, and the anode of diode D1 and the other end of capacitor C _OUT are grounded. Resistors RB1 and RB2, which are voltage dividing circuits, are connected in series to the power supply output line, and a connection node between the resistors RB1 and RB2 is connected to an output voltage detection input terminal FB, and a voltage proportional to the output voltage _VOUT is output. It is fed back to the voltage detection input terminal FB.

スイッチング電源装置１０Ａは、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０Ａの出力部のスイッチング素子であるスイッチングトランジスタＭＰのオンオフ制御を行う回路である。また、スイッチング電源装置１０Ａは、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｐｃｈドライバ）１８、スイッチングトランジスタＭＰを有する。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５、ドライバ回路１８が順に接続され、ドライバ回路１８の出力端にスイッチングトランジスタＭＰのゲートが接続される。スイッチングトランジスタＭＰのドレインは出力端子ＬＸに接続され、ソースは電源入力端子ＶＰＷに接続されて直流電源電圧Ｖ_ＩＮが供給される。スイッチングトランジスタＭＰは、例えばＰチャンネル型のＭＯＳＦＥＴにより構成され、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＰのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＰのオン、オフの割合によって出力電圧Ｖ_ＯＵＴが調整され、負荷５２に供給される。 The switching power supply device 10A includes an on/off control section 11, an internal regulator 12, and a current generation circuit 13. FIG. The on/off control section 11 is a circuit that performs on/off control of the switching transistor MP, which is a switching element of the output section of the switching power supply device 10A. The switching power supply device 10A also has an RS flip-flop 14, a logic circuit 15, a driver circuit (Pch driver) 18, and a switching transistor MP. A logic circuit 15 and a driver circuit 18 are connected in this order to the Q output terminal of the RS flip-flop 14, and the output terminal of the driver circuit 18 is connected to the gate of the switching transistor MP. The drain of the switching transistor MP is connected to the output terminal LX, and the source is connected to the power input terminal VPW to receive the DC power supply voltage _VIN . The switching transistor MP is composed of, for example, a P-channel MOSFET, and performs a so-called switching operation of turning on and off in accordance with a gate drive signal input to its gate. A drain current associated with the switching operation of the switching transistor MP is output from the output terminal LX, and the output voltage V _OUT is adjusted according to the ON/OFF ratio of the switching transistor MP and supplied to the load 52 .

図２に示した降圧型のスイッチング電源装置１０Ａにおいても、図１に示した昇圧型のスイッチング電源装置１０と同様に、オンオフ制御部１１によってスイッチングトランジスタＭＰのスイッチング動作のオンオフタイミングが制御される。具体的には、オンオフ制御部１１においてＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ドライバ回路１８からスイッチングトランジスタＭＰのゲートにゲートドライブ信号が供給される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧Ｖ_ＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＰのオフ時間が制御される。 In the step-down switching power supply 10A shown in FIG. 2 as well, the on/off timing of the switching operation of the switching transistor MP is controlled by the on/off control section 11, similarly to the step-up switching power supply 10 shown in FIG. Specifically, in the ON/OFF control unit 11, the output of the Q output terminal is at a high level during the period from when the ON signal is input to the S input terminal of the RS flip-flop 14 to when the OFF signal is input to the R input terminal. A gate drive signal is supplied from the driver circuit 18 to the gate of the switching transistor MP. At this time, the ON/OFF control unit 11 controls the output timing of the ON signal in accordance with the increase or decrease in the output voltage _VOUT , thereby controlling the OFF time of the switching transistor MP.

（第３の実施形態）
図３は、第３の実施形態のスイッチング電源装置の構成を示すブロック図である。第３の実施形態のスイッチング電源装置は、降圧型の同期整流方式のスイッチング電源回路に適用した構成例である。なお、図１に示した第１の実施形態と同様の構成要素については説明を省略し、第１の実施形態の構成と異なる部分を中心に説明する。 (Third embodiment)
FIG. 3 is a block diagram showing the configuration of the switching power supply device of the third embodiment. The switching power supply device of the third embodiment is a configuration example applied to a step-down synchronous rectification type switching power supply circuit. Note that the description of the same components as those of the first embodiment shown in FIG. 1 will be omitted, and the description will focus on the parts that differ from the configuration of the first embodiment.

スイッチング電源装置１０Ｂは、電源入力端子ＶＰ，ＶＰＷ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰ，ＶＰＷには電源５１から供給される直流電源電圧Ｖ_ＩＮがキャパシタＣ_ＩＮにて安定化されて入力される。出力端子ＬＸにはインダクタＬ１を介して負荷５２が接続され、負荷５２に出力電圧Ｖ_ＯＵＴが供給される。インダクタＬ１が接続される電源出力ラインには、負荷５２側の他端に等価直列抵抗（ＥＳＲ）Ｒ_ＥＳＲを含むキャパシタＣ_ＯＵＴが接続され、キャパシタＣ_ＯＵＴの他端がグランドに接地される。また、電源出力ラインには分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧Ｖ_ＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。 The switching power supply device 10B has power input terminals VP and VPW, an output terminal LX, a ground terminal GND, and an output voltage detection _input terminal FB. is stabilized by capacitor C _IN and input. A load 52 is connected to the output terminal LX via an inductor L1, and the load 52 is supplied with the output voltage _VOUT . A capacitor C _OUT including an equivalent series resistance (ESR) R _ESR is connected to the other end of the load 52 side of the power supply output line to which the inductor L1 is connected, and the other end of the capacitor C _OUT is grounded. Resistors RB1 and RB2, which are voltage dividing circuits, are connected in series to the power supply output line, and a connection node between the resistors RB1 and RB2 is connected to an output voltage detection input terminal FB, and a voltage proportional to the output voltage _VOUT is output. It is fed back to the voltage detection input terminal FB.

スイッチング電源装置１０Ｂは、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０Ｂの出力部のスイッチング素子であるスイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのオンオフ制御を行う回路である。また、スイッチング電源装置１０Ｂは、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｎｃｈドライバ）１６、ドライバ回路（Ｐｃｈドライバ）１８、スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮ、逆流検出回路１９を有する。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５を介してドライバ回路１６及びドライバ回路１８が接続され、ドライバ回路１６の出力端にスイッチングトランジスタＭＮのゲートが接続され、ドライバ回路１８の出力端にスイッチングトランジスタＭＰのゲートが接続される。スイッチングトランジスタＭＰのドレインとスイッチングトランジスタＭＮのドレインは出力端子ＬＸに接続され、スイッチングトランジスタＭＰのソースは電源入力端子ＶＰＷに接続されて直流電源電圧Ｖ_ＩＮが供給される。スイッチングトランジスタＭＮのソースは抵抗Ｒｓを介してグランド端子ＧＮＤに接続されて接地される。 The switching power supply device 10B includes an on/off control section 11, an internal regulator 12, and a current generating circuit 13. FIG. The on/off control unit 11 is a circuit that performs on/off control of the switching transistor MP and the switching transistor MN, which are the switching elements of the output unit of the switching power supply device 10B. The switching power supply device 10B also has an RS flip-flop 14, a logic circuit 15, a driver circuit (Nch driver) 16, a driver circuit (Pch driver) 18, a switching transistor MP and a switching transistor MN, and a reverse current detection circuit 19. A driver circuit 16 and a driver circuit 18 are connected to the Q output terminal of the RS flip-flop 14 via a logic circuit 15. The output terminal of the driver circuit 16 is connected to the gate of the switching transistor MN. A gate of the switching transistor MP is connected. The drain of the switching transistor MP and the drain of the switching transistor MN are connected to the output terminal LX, and the source of the switching transistor MP is connected to the power supply input terminal VPW to receive the DC power supply voltage _VIN . The source of the switching transistor MN is grounded by being connected to the ground terminal GND via the resistor Rs.

スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮは、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのオン、オフの割合によって出力電圧Ｖ_ＯＵＴが調整され、負荷５２に供給される。また、スイッチングトランジスタＭＮのソースには逆流検出回路１９が接続され、逆流検出回路１９の出力端がロジック回路１５に接続される。ロジック回路１５は、レベルシフタ、スイッチング停止機能等を有し、逆流検出回路１９の出力に基づき、例えばスイッチングトランジスタＭＮのドレイン電流がドレインから出力端子ＬＸへ流れる状態から、出力端子ＬＸからドレインへの流れの逆流電流が検出された場合に、スイッチングトランジスタＭＮへのゲートドライブ信号の供給を停止し、スイッチングトランジスタＭＮをオフして、負荷５２が軽負荷の場合における入出力電力の変換効率を上げる。 The switching transistor MP and the switching transistor MN perform a so-called switching operation of turning on and off according to a gate drive signal input to the gate. A drain current associated with the switching operations of the switching transistor MP and the switching transistor MN is output from the output terminal LX, and the output voltage _VOUT is adjusted according to the ON/OFF ratio of the switching transistor MP and the switching transistor MN and supplied to the load 52. . A backflow detection circuit 19 is connected to the source of the switching transistor MN, and the output end of the backflow detection circuit 19 is connected to the logic circuit 15 . The logic circuit 15 has a level shifter, a switching stop function, etc. Based on the output of the reverse current detection circuit 19, for example, the drain current of the switching transistor MN flows from the drain to the output terminal LX to the drain from the output terminal LX. is detected, the supply of the gate drive signal to the switching transistor MN is stopped, the switching transistor MN is turned off, and the input/output power conversion efficiency is increased when the load 52 is light.

図３に示した降圧型の同期整流方式のスイッチング電源装置１０Ｂにおいても、図１に示した昇圧型のスイッチング電源装置１０と同様に、オンオフ制御部１１によってスイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのスイッチング動作のオンオフタイミングが制御される。具体的には、オンオフ制御部１１においてＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ドライバ回路１８からスイッチングトランジスタＭＰのゲート、及びドライバ回路１６からスイッチングトランジスタＭＮのゲートにそれぞれゲートドライブ信号が供給される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧Ｖ_ＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＰ、ＭＮのオフ時間が制御される。 In the step-down synchronous rectification type switching power supply device 10B shown in FIG. 3, similarly to the step-up switching power supply device 10 shown in FIG. on/off timing is controlled. Specifically, in the ON/OFF control unit 11, the output of the Q output terminal is at a high level during the period from when the ON signal is input to the S input terminal of the RS flip-flop 14 to when the OFF signal is input to the R input terminal. A gate drive signal is supplied from the driver circuit 18 to the gate of the switching transistor MP and from the driver circuit 16 to the gate of the switching transistor MN. At this time, the ON/OFF control unit 11 controls the output timing of the ON signal in accordance with the increase or decrease in the output voltage _VOUT , thereby controlling the OFF times of the switching transistors MP and MN.

（実施形態の動作）
次に、本実施形態のスイッチング電源装置の動作を説明する。ここでは第１～第３の実施形態に共通のオンオフ制御部１１の動作を中心に説明する。なお、以下の説明では第１の実施形態の構成における動作を例示する。 (Operation of embodiment)
Next, the operation of the switching power supply device of this embodiment will be described. Here, the operation of the on/off control unit 11 common to the first to third embodiments will be mainly described. Note that the following description will exemplify the operation in the configuration of the first embodiment.

図４は、本実施形態のスイッチング電源装置におけるオンオフ動作の一例を示すタイミングチャートである。 FIG. 4 is a timing chart showing an example of on/off operations in the switching power supply device of this embodiment.

まず、スイッチングトランジスタのオン時間制御について説明する。
オンオフ制御部１１は、コンスタントオン回路２１におけるコンスタントオン閾値電圧ＶＴＯＮと第２のキャパシタＣＴＯＮの充電特性によって、第２のキャパシタＣＴＯＮの充電時間を一定時間に規定する。これにより、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンするオン時間を一定時間に設定する。 First, the on-time control of the switching transistor will be described.
The on/off control unit 11 regulates the charging time of the second capacitor CTON to a constant time based on the constant-on threshold voltage VTON in the constant-on circuit 21 and the charging characteristics of the second capacitor CTON. As a result, the on/off control unit 11 sets the ON time during which the switching transistor MN is turned on to a constant time.

ＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されると、ＲＳフリップフロップ１４のＱ出力がハイレベルとなり、スイッチングトランジスタＭＮにゲートドライブ信号が供給されてオンする。スイッチングトランジスタＭＮがオンすると、第２のキャパシタＣＴＯＮの充電が開始され、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１が上昇していく。このとき、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンしたタイミングで、コンスタントオン回路２１により第２のキャパシタＣＴＯＮを一定電流で充電する。なお、第２のキャパシタＣＴＯＮを充電する充電電流は、スイッチング電源装置に入力される直流電源電圧Ｖ_ＩＮに比例するような値に設定しておく。 When an ON signal is input to the S input terminal of the RS flip-flop 14, the Q output of the RS flip-flop 14 becomes high level, and a gate drive signal is supplied to the switching transistor MN to turn it on. When the switching transistor MN is turned on, charging of the second capacitor CTON starts, and the charging voltage VC1 of the second capacitor CTON rises. At this time, the on/off control unit 11 charges the second capacitor CTON with a constant current by the constant-on circuit 21 at the timing when the switching transistor MN is turned on. The charging current for charging the second capacitor CTON is set to a value proportional to the DC power supply voltage _VIN input to the switching power supply device.

そして、スイッチングトランジスタＭＮがオンしてから所定のオン時間が経過し、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮに達したタイミングで、コンスタントオン回路２１からオフ信号が出力される。このとき、オンオフ制御部１１は、コンスタントオン回路２１において第２のキャパシタＣＴＯＮの充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮになるのを検出し、オフ信号を出力する。ＲＳフリップフロップ１４のＲ入力端子にオフ信号が入力されると、ＲＳフリップフロップ１４のＱ出力がローレベルとなり、スイッチングトランジスタＭＮへのゲートドライブ信号が停止されてオフする。このとき、オンオフ制御部１１は、オフ信号をＲＳフリップフロップ１４に入力してスイッチングトランジスタＭＮに出力するゲートドライブ信号をオフし、スイッチングトランジスタＭＮをオフさせる。また、スイッチングトランジスタＭＮがオフしている期間は、第２のキャパシタＣＴＯＮは放電状態となる。 Then, when a predetermined on-time elapses after the switching transistor MN turns on and the charging voltage VC1 of the second capacitor CTON reaches the constant-on threshold voltage VTON, the constant-on circuit 21 outputs an off signal. . At this time, the ON/OFF control unit 11 detects that the charging voltage VC1 of the second capacitor CTON reaches the constant ON threshold voltage VTON in the constant ON circuit 21, and outputs an OFF signal. When an off signal is input to the R input terminal of the RS flip-flop 14, the Q output of the RS flip-flop 14 becomes low level, stopping the gate drive signal to the switching transistor MN and turning it off. At this time, the on/off control unit 11 inputs the off signal to the RS flip-flop 14 to turn off the gate drive signal output to the switching transistor MN, thereby turning off the switching transistor MN. Further, the second capacitor CTON is in a discharged state while the switching transistor MN is off.

次に、スイッチングトランジスタのオフ時間制御について説明する。
スイッチングトランジスタＭＮがオフすると、スイッチＳＷ１がオフして充電回路２２による第１のキャパシタＣＴＯＦＦの充電が開始され、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が上昇していく。このとき、オンオフ制御部１１は、スイッチングトランジスタＭＮがオフしている期間、充電回路２２の出力により第１のキャパシタＣＴＯＦＦを充電する。そして、オンオフ制御部１１は、この充電電圧ＶＣ２をバッファＢＵＦ１を介して出力し、充電電圧ＶＣ２から抵抗Ｒ１で生じる降下電圧ＶＲ１により低下した電圧ＶＣ２－ＶＲ１をコンパレータＣＯＭＰ１の非反転入力端に入力する。このとき、バッファＢＵＦ１の出力経路には、エラーアンプＡＭＰの出力としてエラーアンプＡＭＰ側に出力電流Ｉｆｂ又は出力電流Ｉｆｂに比例した電流ｍ・Ｉｆｂが流れ込み、抵抗Ｒ１において出力電流Ｉｆｂの大きさに応じた電圧降下が生じる。抵抗Ｒ１における降下電圧ＶＲ１は、ＶＲ１＝ｒ１×ｋ×ｉｆｂで表される（ｒ１は抵抗Ｒ１の抵抗値、ｋは所定の定数、ｉｆｂは出力電流Ｉｆｂの電流値）。 Next, off-time control of the switching transistor will be described.
When the switching transistor MN is turned off, the switch SW1 is turned off, the charging circuit 22 starts charging the first capacitor CTOFF, and the charging voltage VC2 of the first capacitor CTOFF rises. At this time, the on/off control unit 11 charges the first capacitor CTOFF with the output of the charging circuit 22 while the switching transistor MN is off. Then, the on/off control unit 11 outputs the charging voltage VC2 through the buffer BUF1, and inputs the voltage VC2-VR1, which is reduced from the charging voltage VC2 by the voltage drop VR1 generated by the resistor R1, to the non-inverting input terminal of the comparator COMP1. . At this time, the output current Ifb or the current m·Ifb proportional to the output current Ifb flows into the output path of the buffer BUF1 as the output of the error amplifier AMP, and the resistor R1 responds to the magnitude of the output current Ifb. voltage drop occurs. A drop voltage VR1 across the resistor R1 is represented by VR1=r1×k×ifb (r1 is the resistance value of the resistor R1, k is a predetermined constant, and ifb is the current value of the output current Ifb).

ここで、オンオフ制御部１１は、コンパレータＣＯＭＰ１によって所定のオンタイミング閾値電圧Ｖｏｎ１と比較し、オンタイミングを検出する。コンパレータＣＯＭＰ１の非反転入力端の電圧がオンタイミング閾値電圧Ｖｏｎ１以上になったタイミングで、コンパレータＣＯＭＰ１からオン信号が出力される。このとき、オンオフ制御部１１は、コンパレータＣＯＭＰ１において、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２に対してエラーアンプＡＭＰの出力電流Ｉｆｂに比例した降下電圧ＶＲ１を差し引いた電圧ＶＣ２－ＶＲ１が、オンタイミング閾値電圧Ｖｏｎ１以上になるのを検出し、オン信号を出力する。 Here, the on/off control unit 11 compares the voltage with a predetermined on-timing threshold voltage Von1 by the comparator COMP1 to detect the on-timing. An ON signal is output from the comparator COMP1 at the timing when the voltage at the non-inverting input terminal of the comparator COMP1 becomes equal to or higher than the ON timing threshold voltage Von1. At this time, in the comparator COMP1, the on-off control unit 11 subtracts the drop voltage VR1 proportional to the output current Ifb of the error amplifier AMP from the charging voltage VC2 of the first capacitor CTOFF, and the voltage VC2-VR1 is equal to the on-timing threshold. It detects that the voltage becomes Von1 or higher, and outputs an ON signal.

ＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されると、ＲＳフリップフロップ１４のＱ出力がハイレベルとなり、ゲートドライブ信号がスイッチングトランジスタＭＮへ出力されてオンする。このとき、オンオフ制御部１１は、オン信号をＲＳフリップフロップ１４に入力してスイッチングトランジスタＭＮに出力するゲートドライブ信号をオンし、スイッチングトランジスタＭＮをオンさせる。スイッチングトランジスタＭＮがオンになると、スイッチＳＷ１がオンになって第１のキャパシタＣＴＯＦＦに充電された電荷を放電する。 When an ON signal is input to the S input terminal of the RS flip-flop 14, the Q output of the RS flip-flop 14 becomes high level, and the gate drive signal is output to the switching transistor MN to turn it on. At this time, the on/off control unit 11 inputs the on signal to the RS flip-flop 14 to turn on the gate drive signal output to the switching transistor MN, thereby turning on the switching transistor MN. When the switching transistor MN is turned on, the switch SW1 is turned on to discharge the charge charged in the first capacitor CTOFF.

ここで、出力電圧Ｖ_ＯＵＴとオフ時間との関係を図４の動作例を用いて説明する。図４では、図中左側が負荷が軽くて出力電圧が高い状態、右側が負荷が重くて出力電圧が低い状態の例を示している。 Here, the relationship between the output voltage V _OUT and the OFF time will be described using the operation example of FIG. In FIG. 4, the left side shows an example of a light load and high output voltage, and the right side shows a heavy load and low output voltage.

出力電圧Ｖ_ＯＵＴが高い場合、すなわちリップル成分が大きく、出力電圧Ｖ_ＯＵＴが高くなる程、エラーアンプＡＭＰの出力電流Ｉｆｂは多くなり、この出力電流Ｉｆｂに比例する電流が抵抗Ｒ１に流れて抵抗Ｒ１における電圧降下は大きくなる。この場合、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が大きくならないとオンタイミング閾値電圧Ｖｏｎ１に達しないので、充電時間が長くなる。したがって、スイッチングトランジスタがオフしてからオン信号が出力されるまでの時間が長くなり、オフ時間が長くなって、スイッチング動作のデューティは小さくなる。 When the output voltage _VOUT is high, that is, when the ripple component is large and the output voltage _VOUT is high, the output current Ifb of the error amplifier AMP increases and a current proportional to this output current Ifb flows through the resistor R1. voltage drop at In this case, the charge voltage VC2 of the first capacitor CTOFF does not reach the on-timing threshold voltage Von1 unless the charge voltage VC2 increases, so the charging time becomes longer. Therefore, the time from when the switching transistor is turned off until the on signal is output becomes longer, the off time becomes longer, and the duty of the switching operation becomes smaller.

一方、出力電圧Ｖ_ＯＵＴが低くなった場合、すなわちリップル成分が小さく、出力電圧Ｖ_ＯＵＴが低くなる程、エラーアンプＡＭＰの出力電流Ｉｆｂは小さくなり、抵抗Ｒ１における電圧降下も小さくなる。この場合、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２があまり高くないときに（充電電圧が低い状態でも）オンタイミング閾値電圧Ｖｏｎ１に達するので、充電時間は短くなる。したがって、スイッチングトランジスタがオフしてからオン信号が出力されるまでの時間が短くなり、オフ時間が短くなって、スイッチング動作のデューティは大きくなる。 On the other hand, when the output voltage _VOUT becomes low, that is, when the ripple component becomes small and the output voltage _VOUT becomes low, the output current Ifb of the error amplifier AMP becomes small and the voltage drop across the resistor R1 also becomes small. In this case, the on-timing threshold voltage Von1 is reached when the charging voltage VC2 of the first capacitor CTOFF is not very high (even if the charging voltage is low), so the charging time is shortened. Therefore, the time from when the switching transistor is turned off to when the on signal is output is shortened, the off time is shortened, and the duty of the switching operation is increased.

上記のようなオンオフ時間の制御により、オン時間は一定にしているため、負荷が軽い場合（出力電圧が高い場合）にスイッチング周波数は低くなり、負荷が重い場合（出力電圧が低い場合）はスイッチング周波数が高くなるスイッチング動作を行うことになる。 Since the on-time is kept constant by controlling the on-off time as described above, when the load is light (when the output voltage is high), the switching frequency becomes low, and when the load is heavy (when the output voltage is low), the switching frequency becomes low. A switching operation with a higher frequency is performed.

また、本実施形態の構成では、スイッチングトランジスタがオフした直後は第１のキャパシタＣＴＯＦＦはまだ十分に充電されず、充電電圧ＶＣ２が低い状態であるため、すぐにオン信号が出力されることがない。すなわち、第１のキャパシタＣＴＯＦＦの充電時間がブランキングタイムを兼ねている。このため、スイッチング動作のオフ時に発生するノイズの影響を受けることなく、ノイズによる誤動作を抑制できる。 In addition, in the configuration of this embodiment, immediately after the switching transistor is turned off, the first capacitor CTOFF is not yet sufficiently charged and the charging voltage VC2 is in a low state, so the ON signal is not immediately output. . That is, the charging time of the first capacitor CTOFF also serves as the blanking time. Therefore, malfunction due to noise can be suppressed without being affected by noise generated when the switching operation is turned off.

本実施形態によれば、スイッチングトランジスタがオフした一定期間は第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が上昇していないので、スイッチング電源装置の出力に生じるノイズなどの急激な変動を感知せず、安定したスイッチング動作ができる。また、１周期の期間で出力電圧Ｖ_ＯＵＴが低下するときのみオンするように、オンオフ制御部１１によりオンタイミングを検出するので、出力電圧のリップル成分が小さくても安定したスイッチング動作ができる。したがって、オンすべきタイミング以外での誤ったタイミングでオンすることを防止して誤動作を抑制でき、リップル電圧が小さい場合であってもオンすべき正しいタイミングでオンさせることができ、安定したスイッチング動作を行うことが可能になる。 According to the present embodiment, the charging voltage VC2 of the first capacitor CTOFF does not rise during the certain period in which the switching transistor is turned off. switching operation is possible. In addition, since the ON/OFF control unit 11 detects the ON timing so that the ON/OFF control unit 11 turns ON only when the output voltage _VOUT drops during one period, stable switching operation can be performed even if the ripple component of the output voltage is small. Therefore, it is possible to prevent it from turning on at an erroneous timing other than the timing at which it should be turned on, thereby suppressing malfunction. It becomes possible to do

以上説明したように、本実施形態では、スイッチングトランジスタＭＮと、スイッチングトランジスタをオンさせるドライバ回路１６と、スイッチングトランジスタＭＮのオンオフのタイミングを制御するオンオフ制御部１１と、を有する。オンオフ制御部１１は、スイッチングトランジスタＭＮがオフすると充電され、スイッチングトランジスタＭＮがオンすると放電される第１のキャパシタＣＴＯＦＦと、第１のキャパシタＣＴＯＦＦの充電電圧を出力する経路に挿入される抵抗Ｒ１と、この経路に抵抗Ｒ１を介して出力端が接続されるエラーアンプＡＭＰと、抵抗Ｒ１とエラーアンプＡＭＰとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧Ｖｏｎ１が入力されるコンパレータＣＯＭＰ１と、を備える。エラーアンプＡＭＰは、例えばトランスコンダクタンスアンプ等の入力電圧の差に応じた電流を出力するアンプであり、スイッチングトランジスタＭＮのスイッチング動作による出力電圧Ｖ_ＯＵＴに比例する電圧と所定の設定電圧に対応する基準電圧Ｖ_ＲＥＦ１との差に応じた出力電流を出力する。コンパレータＣＯＭＰ１は、第１の入力端の入力電圧がオンタイミング閾値電圧Ｖｏｎ１以上となった場合に、スイッチングトランジスタＭＮをオンさせるオン信号を出力する。 As described above, the present embodiment includes the switching transistor MN, the driver circuit 16 that turns on the switching transistor, and the on/off control section 11 that controls the on/off timing of the switching transistor MN. The on/off control unit 11 includes a first capacitor CTOFF that is charged when the switching transistor MN is turned off and discharged when the switching transistor MN is turned on, and a resistor R1 inserted in a path for outputting the charged voltage of the first capacitor CTOFF. , an error amplifier AMP whose output terminal is connected to this path via a resistor R1, a first input terminal connected between the resistor R1 and the error amplifier AMP, and a second input terminal for judging ON timing. and a comparator COMP1 to which an on-timing threshold voltage Von1 is input. The error amplifier AMP is, for example, a transconductance amplifier or the like that outputs a current corresponding to the difference in _input voltage. It outputs an output current corresponding to the difference from the voltage _VREF1 . The comparator COMP1 outputs an on-signal for turning on the switching transistor MN when the input voltage at the first input terminal becomes equal to or higher than the on-timing threshold voltage Von1.

また、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンすると充電され、スイッチングトランジスタＭＮがオフすると放電される第２のキャパシタＣＴＯＮと、第２のキャパシタＣＴＯＮの充電電圧に基づいてスイッチングトランジスタＭＮをオフさせるオフ信号を出力し、スイッチングトランジスタＭＮを一定時間オンさせるコンスタントオン回路２１と、を備える。 The on/off control unit 11 also turns off the switching transistor MN based on the second capacitor CTON, which is charged when the switching transistor MN is turned on and discharged when the switching transistor MN is turned off, and based on the charged voltage of the second capacitor CTON. and a constant-on circuit 21 that outputs an off signal and turns on the switching transistor MN for a certain period of time.

また、オンオフ制御部１１は、出力電圧Ｖ_ＯＵＴが高くなる程、エラーアンプＡＭＰの出力電流が大きくなってオン信号を出力するまでのオフ時間が長くなり、出力電圧Ｖ_ＯＵＴが低くなる程、エラーアンプＡＭＰの出力電流が小さくなってオフ時間が短くなるように、オン信号を出力する。 In addition, the on/off control unit 11 increases the output current of the error amplifier AMP as the output voltage V _OUT increases, and the OFF time until the ON signal is output becomes longer _. An ON signal is output so that the output current of the amplifier AMP becomes small and the OFF time becomes short.

これにより、出力電圧の高低に応じて、すなわち出力電圧のリップル成分の大小に応じて、スイッチングトランジスタのオフ時間を調整できる。また、上記構成では、キャパシタの充電電圧とエラーアンプの出力電流による抵抗の電圧降下とを用いてオフタイミングを制御するため、ノイズへの耐性も高く、リップル電圧が小さい場合であっても誤動作を抑制できる。このため、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作を実現できる。 As a result, the OFF time of the switching transistor can be adjusted according to the level of the output voltage, that is, according to the magnitude of the ripple component of the output voltage. In addition, in the above configuration, since the off-timing is controlled using the voltage drop across the resistor due to the charge voltage of the capacitor and the output current of the error amplifier, the resistance to noise is high, and malfunctions can be prevented even when the ripple voltage is small. can be suppressed. Therefore, a stable switching operation can be realized without turning on at an erroneous timing other than the timing at which it should be turned on.

以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。 Various embodiments have been described above with reference to the drawings, but it goes without saying that the present invention is not limited to such examples. It is obvious that a person skilled in the art can conceive of various modifications or modifications within the scope described in the claims, and these also belong to the technical scope of the present invention. Understood. Moreover, each component in the above embodiments may be combined arbitrarily without departing from the scope of the present invention.

本発明は、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能となる効果を有し、例えばコンスタントオン方式スイッチング電源等のスイッチング電源装置に有用である。 INDUSTRIAL APPLICABILITY The present invention has the effect of enabling stable switching operation without turning on at wrong timing other than the timing at which it should be turned on, and is useful for switching power supply devices such as constant-on switching power supplies.

１０、１０Ａ、１０Ｂ：スイッチング電源装置
１１：オンオフ制御部
１２：内部レギュレータ
１３：電流発生回路
１４：ＲＳフリップフロップ
１５：ロジック回路
１６：ドライバ回路（Ｎｃｈドライバ）
１７：過電流検出回路
１８：ドライバ回路（Ｐｃｈドライバ）
１９：逆流検出回路
ＭＮ、ＭＰ：スイッチングトランジスタ
２１：コンスタントオン回路
２２：充電回路
ＡＭＰ：エラーアンプ
ＢＵＦ１：バッファ
ＣＯＭＰ１：コンパレータ
ＣＴＯＦＦ：第１のキャパシタ
ＣＴＯＮ：第２のキャパシタ
ＳＷ１：スイッチ
Ｖ_ＲＥＦ１：第１の電圧源
Ｖ_ｏｎ１：第２の電圧源
Ｒ１，Ｒｓ：抵抗 10, 10A, 10B: switching power supply device 11: ON/OFF control unit 12: internal regulator 13: current generation circuit 14: RS flip-flop 15: logic circuit 16: driver circuit (Nch driver)
17: Overcurrent detection circuit 18: Driver circuit (Pch driver)
19: reverse current detection circuit MN, MP: switching transistor 21: constant-on circuit 22: charging circuit AMP: error amplifier BUF1: buffer COMP1: comparator CTOFF: first capacitor CTON: second capacitor SW1: switch V _REF1 : first voltage source V _on1 : second voltage source R1, Rs: resistor

Claims

a switching transistor;
a driver circuit for turning on the switching transistor;
an on/off control unit that controls on/off timing of the switching transistor;
The on/off control unit is
a first capacitor that is charged when the switching transistor is turned off and is discharged when the switching transistor is turned on;
a resistor inserted in a path for outputting the charging voltage of the first capacitor;
an amplifier having an output end connected to the path via the resistor;
a comparator having a first input terminal connected between the resistor and the amplifier and receiving an on-timing threshold voltage for determining on-timing at a second input terminal;
The amplifier is an amplifier that outputs a current corresponding to the difference between the input voltages, and outputs an output current that corresponds to the difference between the output voltage resulting from the switching operation of the switching transistor and a predetermined set voltage,
The comparator outputs an on-signal for turning on the switching transistor when the input voltage of the first input terminal is equal to or higher than the on-timing threshold voltage.
switching power supply.

The switching power supply device according to claim 1,
The on/off control unit is
a second capacitor that is charged when the switching transistor is turned on and discharged when the switching transistor is turned off;
a constant-on circuit that outputs an off signal to turn off the switching transistor based on the charged voltage of the second capacitor and turns on the switching transistor for a certain period of time;
switching power supply.

The switching power supply device according to claim 1 or 2,
The on/off control unit is
As the ON timing, the higher the output voltage, the larger the output current of the amplifier, and the longer the OFF time until the ON signal is output. outputting the on-signal at the timing when the off-time becomes shorter and the off-time becomes shorter;
switching power supply.

The switching power supply device according to any one of claims 1 to 3,
The amplifier is configured by a transconductance amplifier, a voltage proportional to the output voltage is input to a first input terminal of the amplifier, and a reference voltage proportional to the set voltage is input to a second input terminal of the amplifier.
switching power supply.

The switching power supply device according to any one of claims 1 to 4,
One end of the first capacitor is connected to a charging circuit for charging the first capacitor, and a switch that is turned on at the ON timing of the switching transistor to discharge the charge charged in the first capacitor. ,
In the path for outputting the charged voltage of the first capacitor, one end of the first capacitor is connected to the input end of a buffer, the output end of the buffer is connected to one end of the resistor, and the other end of the resistor is connected to the output end of the buffer. an output terminal of the amplifier and a first input terminal of the comparator are connected;
switching power supply.