JP7137976B2 - Substrate processing method and substrate processing apparatus - Google Patents

Substrate processing method and substrate processing apparatus Download PDF

Info

Publication number
JP7137976B2
JP7137976B2 JP2018127730A JP2018127730A JP7137976B2 JP 7137976 B2 JP7137976 B2 JP 7137976B2 JP 2018127730 A JP2018127730 A JP 2018127730A JP 2018127730 A JP2018127730 A JP 2018127730A JP 7137976 B2 JP7137976 B2 JP 7137976B2
Authority
JP
Japan
Prior art keywords
module
processing
substrate
cor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018127730A
Other languages
Japanese (ja)
Other versions
JP2020009835A (en
Inventor
渉 中込
達也 向山
茂 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018127730A priority Critical patent/JP7137976B2/en
Priority to TW108121423A priority patent/TWI838381B/en
Priority to PCT/JP2019/025154 priority patent/WO2020008954A1/en
Priority to KR1020217002507A priority patent/KR102571843B1/en
Publication of JP2020009835A publication Critical patent/JP2020009835A/en
Application granted granted Critical
Publication of JP7137976B2 publication Critical patent/JP7137976B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Description

本開示は、基板処理方法及び基板処理装置に関する。 The present disclosure relates to a substrate processing method and a substrate processing apparatus.

特許文献1には、搬入出部に隣接して設けられた2つのロードロック室と、各ロードロック室にそれぞれ隣接して設けられたPHT処理装置と、各PHT処理装置に隣接して設けられたCOR処理装置と、を備えたガス処理装置が開示されている。特許文献1に記載のガス処理装置によれば、プロセスコントローラからの指令により、複数枚のウェハが連続的に各処理装置に搬送されるように制御される。 In Patent Document 1, two load lock chambers provided adjacent to a loading/unloading section, PHT processing apparatuses provided adjacent to the respective load lock chambers, and PHT processing apparatuses provided adjacent to the respective PHT processing apparatuses. A COR processor is disclosed. According to the gas processing apparatus described in Patent Document 1, a plurality of wafers are controlled to be continuously transferred to each processing apparatus according to instructions from the process controller.

特開2008-160000号公報Japanese Patent Application Laid-Open No. 2008-160000

本開示にかかる技術は、基板処理装置において同一の基板に対してCOR処理及び加熱処理を繰り返し行うにあたり、かかる繰り返し処理を効率よく行う。 The technology according to the present disclosure efficiently performs such repeated processing when repeatedly performing COR processing and heat processing on the same substrate in a substrate processing apparatus.

本開示の一態様は、基板処理装置を用いて基板を処理する基板処理方法であって、前記基板処理装置は、基板にCOR処理を行うCORモジュールと、基板に加熱処理を行う加熱モジュールと、基板に冷却処理を行う冷却モジュールと、を有し、前記基板処理方法は、前記CORモジュールにおいて減圧雰囲気下で基板にCOR処理を行うCOR処理工程と、その後、前記加熱モジュールに基板を搬送し、当該加熱モジュールにおいて減圧雰囲気下で基板を加熱処理する加熱処理工程と、その後、前記冷却モジュールに基板を搬送し、当該冷却モジュールにおいて大気雰囲気下で基板を冷却処理する冷却処理工程と、を有し、同一の基板に対して前記COR処理工程、前記加熱処理工程及び前記冷却処理工程を含む処理サイクルを繰り返し行い、前記処理サイクルは、前記COR処理工程の前に、基板を回転させて水平方向の向きを調節する位置調節工程を有し、前記処理サイクル毎に、前記位置調節工程において基準位置からの基板の向きを所定角度変動させ、前記所定角度は、360度を前記処理サイクルの繰り返し数で除して決定される。 One aspect of the present disclosure is a substrate processing method for processing a substrate using a substrate processing apparatus, wherein the substrate processing apparatus includes a COR module for performing COR processing on a substrate, a heating module for performing heat processing on the substrate, a cooling module for performing a cooling process on the substrate, the substrate processing method comprising: a COR processing step of performing a COR process on the substrate under a reduced pressure atmosphere in the COR module; thereafter, transferring the substrate to the heating module; a heating process for heating the substrate in the heating module under a reduced pressure atmosphere; and a cooling process for transferring the substrate to the cooling module and cooling the substrate in the cooling module in the atmospheric atmosphere. and repeatedly performing a processing cycle including the COR processing step, the heating processing step and the cooling processing step on the same substrate, wherein the processing cycle comprises rotating the substrate in a horizontal direction before the COR processing step. and changing the orientation of the substrate from the reference position by a predetermined angle in the position adjustment step for each processing cycle, and the predetermined angle is 360 degrees. is determined by dividing by

本開示によれば、基板処理装置において同一の基板に対してCOR処理及び加熱処理を繰り返し行うにあたり、かかる繰り返し処理を効率よく行うことができる。 According to the present disclosure, when repeatedly performing COR processing and heat processing on the same substrate in a substrate processing apparatus, such repeated processing can be performed efficiently.

本実施形態にかかる基板処理装置の構成の概略を示す平面図である。It is a top view which shows the outline of a structure of the substrate processing apparatus concerning this embodiment. 第1の実施形態にかかるウェハの搬送レシピを模式的に示す説明図である。FIG. 4 is an explanatory diagram schematically showing a wafer transfer recipe according to the first embodiment; 第2の実施形態にかかるウェハの搬送レシピを模式的に示す説明図である。FIG. 7 is an explanatory diagram schematically showing a wafer transfer recipe according to the second embodiment; 第3の実施形態にかかるウェハの搬送レシピを模式的に示す説明図である。FIG. 11 is an explanatory diagram schematically showing a wafer transfer recipe according to the third embodiment;

半導体デバイスの製造プロセスにおいては、半導体ウェハ(以下、「ウェハ」という場合がある。)を収納した処理モジュールを減圧状態にし、当該ウェハに所定の処理を行う様々な処理工程が行われている。また、これら複数の処理工程は、例えば共通の搬送モジュールの周りに処理モジュールを複数配置した基板処理装置を用いて行われる。 2. Description of the Related Art In a semiconductor device manufacturing process, various processing steps are performed in which a processing module containing a semiconductor wafer (hereinafter sometimes referred to as a "wafer") is placed in a decompressed state and a predetermined processing is performed on the wafer. Further, these multiple processing steps are performed using a substrate processing apparatus in which a plurality of processing modules are arranged around a common transfer module, for example.

基板処理装置で行われる前記所定の処理としては、特許文献1に開示されているように、例えばCOR(Chemical Oxide Removal)処理やPHT(Post Heat Treatment)処理等が挙げられる。COR処理は、ウェハ上に形成された酸化膜と処理ガスとを反応させる処理である。PHT処理は、COR処理において生成された生成物を加熱して気化させる加熱処理である。そして、これらCOR処理とPHT処理を連続的に行うことにより、ウェハ上に形成された酸化膜のエッチングが行われる。 Examples of the predetermined processing performed in the substrate processing apparatus include COR (Chemical Oxide Removal) processing, PHT (Post Heat Treatment) processing, and the like, as disclosed in Japanese Unexamined Patent Application Publication No. 2002-200012. The COR process is a process of reacting an oxide film formed on a wafer with a processing gas. The PHT process is a heat process that heats and vaporizes the products produced in the COR process. By continuously performing these COR processing and PHT processing, the oxide film formed on the wafer is etched.

ところで、COR処理は低温環境下(例えば20℃程度)で行われる場合がある。このような低温環境下でCOR処理を行う場合、一度のCOR処理でエッチングできる厚みは制限される。このため、所望のエッチング厚みを達成するために、同一のウェハに対してCOR処理とPHT処理を複数回繰り返し行う場合がある。 By the way, COR processing may be performed in a low temperature environment (for example, about 20° C.). When COR processing is performed in such a low-temperature environment, the thickness that can be etched by one COR processing is limited. Therefore, in order to achieve a desired etching thickness, the same wafer may be repeatedly subjected to COR processing and PHT processing multiple times.

また、このように処理を繰り返し行う場合、PHT処理で加熱されたウェハに対して、再び低温環境下のCOR処理を行うためには、当該加熱されたウェハを冷却してから、COR処理を行うCORモジュールに搬送する必要がある。以下、このウェハの冷却処理を、「CST(Cooling Storage)処理」という。かかる場合、ウェハの冷却処理を行うCSTモジュールは、冷却効率の観点から大気圧下に配置される。 In addition, when the process is repeated in this way, in order to perform the COR process again in a low-temperature environment on the wafer heated by the PHT process, the heated wafer is cooled and then the COR process is performed. It needs to be transported to the COR module. Hereinafter, this wafer cooling process is referred to as "CST (Cooling Storage) process". In such a case, the CST module for cooling the wafer is placed under atmospheric pressure from the viewpoint of cooling efficiency.

このように、COR処理、PHT処理及びCST処理から成る処理サイクルを繰り返し行うことが要求される場合がある。しかしながら、従来、この繰り返しサイクルを効率的に行うことまでは考慮されていない。 Thus, repeated processing cycles consisting of COR processing, PHT processing and CST processing may be required. Conventionally, however, no consideration has been given to efficiently performing this repeating cycle.

そこで、本開示にかかる技術は、基板処理装置においてCOR処理、PHT処理等を繰り返し行うにあたり、かかる繰り返し処理を効率よく行う。具体的には、複数回施される処理サイクルを、複数の装置をまたぐことなく、一の基板処理装置で行う。そして、基板処理装置では、複数のモジュールに複数回ウェハを搬送する、いわゆるマルチビジット搬送を行うことで、複数回の処理サイクルを実現する。 Therefore, the technology according to the present disclosure efficiently performs such repetitive processing when repeatedly performing COR processing, PHT processing, and the like in a substrate processing apparatus. Specifically, a plurality of processing cycles are performed in one substrate processing apparatus without straddling a plurality of apparatuses. In the substrate processing apparatus, a plurality of processing cycles is realized by performing so-called multi-visit transfer, in which wafers are transferred to a plurality of modules a plurality of times.

以下、本実施形態にかかる基板処理装置の構成について、図面を参照しながら説明する。なお、本明細書において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 The configuration of the substrate processing apparatus according to this embodiment will be described below with reference to the drawings. In this specification, elements having substantially the same functional configuration are denoted by the same reference numerals, thereby omitting redundant description.

<基板処理装置>
図1は、本実施形態にかかる基板処理装置の構成の概略を示す平面図である。本実施形態においては、基板処理装置1が、基板としてのウェハWにCOR処理、PHT処理、及びCST処理を行うための各種処理モジュールを備える場合について説明する。なお、本開示の基板処理装置のモジュール構成はこれに限られず、任意に選択され得る。
<Substrate processing equipment>
FIG. 1 is a plan view showing a schematic configuration of a substrate processing apparatus according to this embodiment. In this embodiment, a substrate processing apparatus 1 is provided with various processing modules for performing COR processing, PHT processing, and CST processing on a wafer W as a substrate. Note that the module configuration of the substrate processing apparatus of the present disclosure is not limited to this, and may be arbitrarily selected.

図1に示すように基板処理装置1は、大気部10と減圧部11がロードロックモジュール20a、20bを介して一体に接続された構成を有している。大気部10は、大気圧雰囲気下においてウェハWに所定の処理を行う複数の大気モジュールを備える。減圧部11は、減圧雰囲気下においてウェハWに所定の処理を行う複数の減圧モジュールを備える。 As shown in FIG. 1, the substrate processing apparatus 1 has a configuration in which an atmosphere section 10 and a decompression section 11 are integrally connected via load lock modules 20a and 20b. The atmospheric part 10 includes a plurality of atmospheric modules that perform predetermined processing on the wafer W under atmospheric pressure. The decompression unit 11 includes a plurality of decompression modules that perform predetermined processing on the wafer W in a decompressed atmosphere.

ロードロックモジュール20aは、大気部10の後述するローダーモジュール30から搬送されたウェハWを、減圧部11の後述するトランスファモジュール40に引き渡すため、ウェハWを一時的に保持する。ロードロックモジュール20aは、2枚のウェハWを重なるように保持する上部ストッカ21aと下部ストッカ21bを有している。 The load lock module 20 a temporarily holds the wafer W transferred from the loader module 30 of the atmosphere section 10 , which will be described later, to the transfer module 40 of the decompression section 11 , which will be described later. The load lock module 20a has an upper stocker 21a and a lower stocker 21b that hold two wafers W so as to overlap each other.

また、ロードロックモジュール20aは、ゲートバルブ22aが設けられたゲート22bを介して後述するローダーモジュール30に接続されている。このゲートバルブ22aにより、ロードロックモジュール20aとローダーモジュール30の間の気密性の確保と互いの連通を両立する。また、ロードロックモジュール20aは、ゲートバルブ23aが設けられたゲート23bを介して後述するトランスファモジュール40に接続されている。このゲートバルブ23aにより、ロードロックモジュール20aとトランスファモジュール40の間の気密性の確保と互いの連通を両立する。 Also, the load lock module 20a is connected to a loader module 30, which will be described later, through a gate 22b provided with a gate valve 22a. This gate valve 22a ensures airtightness and communication between the load lock module 20a and the loader module 30 at the same time. Also, the load lock module 20a is connected to a transfer module 40, which will be described later, via a gate 23b provided with a gate valve 23a. The gate valve 23a ensures airtightness and communication between the load lock module 20a and the transfer module 40 at the same time.

さらに、ロードロックモジュール20aにはガスを供給する給気部(図示せず)とガスを排出する排気部(図示せず)が接続され、当該給気部と排気部によって内部が大気圧雰囲気と減圧雰囲気に切り替え可能に構成されている。すなわちロードロックモジュール20aは、大気圧雰囲気の大気部10と、減圧雰囲気の減圧部11との間で、適切にウェハWの受け渡しができるように構成されている。 Further, an air supply unit (not shown) for supplying gas and an exhaust unit (not shown) for discharging gas are connected to the load lock module 20a, and the air supply unit and the exhaust unit create an atmosphere of atmospheric pressure. It is configured to be switchable to a reduced pressure atmosphere. That is, the load lock module 20a is configured so that the wafer W can be transferred appropriately between the atmosphere section 10 having an atmospheric pressure atmosphere and the decompression section 11 having a decompression atmosphere.

なお、ロードロックモジュール20bはロードロックモジュール20aと同様の構成を有している。すなわち、ロードロックモジュール20bは、上部ストッカ24aと下部ストッカ24b、ローダーモジュール30側のゲートバルブ25aとゲート25b、トランスファモジュール40側ゲートバルブ26aとゲート26bを有している。 The load lock module 20b has the same configuration as the load lock module 20a. That is, the load lock module 20b has an upper stocker 24a and a lower stocker 24b, a gate valve 25a and a gate 25b on the loader module 30 side, and a gate valve 26a and a gate 26b on the transfer module 40 side.

大気部10は、ウェハ搬送機構(図示せず)を備えたローダーモジュール30と、複数のウェハWを保管可能なフープ31を載置するロードポート32と、ウェハWを冷却するCSTモジュール33と、ウェハWの水平方向の向きを調節するオリエンタモジュール34とを有している。 The atmospheric part 10 includes a loader module 30 having a wafer transfer mechanism (not shown), a load port 32 for mounting a FOUP 31 capable of storing a plurality of wafers W, a CST module 33 for cooling the wafers W, an orienter module 34 for adjusting the horizontal orientation of the wafer W;

ローダーモジュール30は内部が矩形の筐体からなり、筐体の内部は大気圧雰囲気に維持されている。ローダーモジュール30の筐体の長辺を構成する一側面には、複数、例えば3つのロードポート32が並設されている。ローダーモジュール30の筐体の長辺を構成する他側面には、ロードロックモジュール20a、20bとCSTモジュール33が並設されている。ローダーモジュール30の筐体の短辺を構成する一側面には、オリエンタモジュール34が配設されている。なお、CSTモジュール33とオリエンタモジュール34の配置や数は、本実施形態に限定されるものではなく、任意に設計できる。また、ローダーモジュール30は、筐体の内部においてその長手方向に移動可能なウェハ搬送機構(図示せず)を有している。ウェハ搬送機構はロードポート32に載置されたフープ31、ロードロックモジュール20a、20b、CSTモジュール33、及びオリエンタモジュール34との間でウェハWを搬送できる。なお、ウェハ搬送機構の構成は、後述するウェハ搬送機構50の構成と同様である。 The loader module 30 has a rectangular housing inside, and the inside of the housing is maintained at atmospheric pressure. A plurality of, for example, three load ports 32 are arranged side by side on one side surface that constitutes the long side of the housing of the loader module 30 . The load lock modules 20a and 20b and the CST module 33 are arranged side by side on the other side surface constituting the long side of the housing of the loader module 30. As shown in FIG. An orienter module 34 is arranged on one side of the housing of the loader module 30 that constitutes the short side. The arrangement and number of the CST modules 33 and the orienter modules 34 are not limited to those of this embodiment, and can be designed arbitrarily. The loader module 30 also has a wafer transfer mechanism (not shown) that can move in the longitudinal direction inside the housing. The wafer transfer mechanism can transfer the wafer W between the FOUP 31 placed on the load port 32, the load lock modules 20a and 20b, the CST module 33, and the orienter module . The configuration of the wafer transfer mechanism is the same as the configuration of the wafer transfer mechanism 50, which will be described later.

フープ31は複数の、例えば1ロット25枚のウェハWを等間隔で多段に重なるようにして収容する。また、ロードポート32に載置されたフープ31の内部は、例えば、大気や窒素ガス等で満たされて密閉されている。 The FOUP 31 accommodates a plurality of wafers W, for example 25 wafers per lot, stacked at equal intervals in multiple stages. Further, the inside of the FOUP 31 placed on the load port 32 is filled with air, nitrogen gas, or the like, for example, and sealed.

CSTモジュール33は、ロードロックモジュール20bに隣接して配置され、ローダーモジュール30に接続されている。CSTモジュール33は、複数、例えばフープ31に収容される枚数以上のウェハWを等間隔で多段に重なるようにして収容することができ、当該複数のウェハWを冷却する。具体的にCSTモジュール33は、後述のPHTモジュール42において加熱されたウェハWの冷却処理を行う。 The CST module 33 is arranged adjacent to the load lock module 20b and connected to the loader module 30. As shown in FIG. The CST module 33 can accommodate a plurality of wafers W, for example, more than the number of wafers W that can be accommodated in the FOUP 31 so as to be stacked in multiple stages at equal intervals, and cools the plurality of wafers W. As shown in FIG. Specifically, the CST module 33 cools the wafer W heated in the PHT module 42, which will be described later.

オリエンタモジュール34は、ウェハWを回転させて水平方向の向きの調節を行う。具体的に、オリエンタモジュール34は、後述する処理サイクルを繰り返し行うにあたり、当該処理サイクル毎に、基準位置(例えばノッチ位置)からの水平方向からの向きが同じになるように調節される。 The orienter module 34 rotates the wafer W for horizontal orientation adjustment. Specifically, the orienter module 34 is adjusted so that the orientation from the horizontal direction from the reference position (for example, the notch position) is the same for each processing cycle when repeating the processing cycle described later.

減圧部11は、2枚のウェハWを同時に搬送するトランスファモジュール40と、トランスファモジュール40から搬送されたウェハWにCOR処理を行うCORモジュール41と、PHT処理を行うPHTモジュール42とを有している。トランスファモジュール40、CORモジュール41、及びPHTモジュール42の内部は、それぞれ減圧雰囲気に維持される。 The decompression unit 11 has a transfer module 40 for simultaneously transferring two wafers W, a COR module 41 for performing COR processing on the wafers W transferred from the transfer module 40, and a PHT module 42 for performing PHT processing. there is The insides of the transfer module 40, the COR module 41, and the PHT module 42 are each maintained in a reduced pressure atmosphere.

減圧部11においては、ウェハWに対して一連の処理、本実施形態においてはCOR処理とPHT処理が順次行われる。かかる一連の処理を行う一のCORモジュール41及び一のPHTモジュール42は、一の「減圧モジュール群」を構成しており、すなわち、減圧部11においては一の減圧モジュール群によって一連の処理が行われる。 In the decompression unit 11, the wafer W undergoes a series of processes, in this embodiment, a COR process and a PHT process. One COR module 41 and one PHT module 42 that perform such a series of processes constitute one "decompression module group". will be

トランスファモジュール40には、前記減圧モジュール群が複数、本実施形態においては例えば3つ、当該トランスファモジュール40の長手方向に沿って設けられている。以下の説明においては、かかる3つの減圧モジュール群を、大気部10側から順に減圧モジュール群A、B、Cとする。また、減圧モジュール群A、B、Cを構成するCORモジュール及びPHTモジュールをそれぞれ、CORモジュール41A、41B、41C及びPHTモジュール42A、42B、42Cとする。なお、減圧モジュール群を構成するCORモジュール41とPHTモジュール42の組み合わせは任意に設定できる。例えば後述の第2の実施形態のように、CORモジュール41BとPHTモジュール42Aから、減圧モジュール群Baを構成してもよい。 The transfer module 40 is provided with a plurality of decompression module groups, for example, three groups in this embodiment, along the longitudinal direction of the transfer module 40 . In the following description, these three decompression module groups are referred to as decompression module groups A, B, and C in order from the atmosphere section 10 side. Also, the COR modules and PHT modules that constitute the decompression module groups A, B, and C are referred to as COR modules 41A, 41B, 41C and PHT modules 42A, 42B, 42C, respectively. The combination of the COR module 41 and the PHT module 42 that constitute the decompression module group can be set arbitrarily. For example, as in a second embodiment described later, the decompression module group Ba may be composed of the COR module 41B and the PHT module 42A.

トランスファモジュール40は内部が矩形の筐体からなり、ロードロックモジュール20aに搬入されたウェハWを一の減圧モジュール群に搬送し、順次COR処理とPHT処理を施した後、ロードロックモジュール20bを介して大気部10に搬出する。 The transfer module 40 has a rectangular housing inside, and transfers the wafer W loaded into the load lock module 20a to one decompression module group. to the atmospheric part 10.

CORモジュール41の内部には、2枚のウェハWを水平方向に並べて載置する2つのステージ43a、43bが設けられている。CORモジュール41は、ステージ43a、43bにウェハWを並べて載置することにより、2枚のウェハWに対して同時にCOR処理を行う。また、CORモジュール41には、処理ガスやパージガス等を供給する給気部(図示せず)とガスを排出する排気部(図示せず)が接続されている。 Inside the COR module 41 are provided two stages 43a and 43b on which two wafers W are horizontally arranged and placed. The COR module 41 performs COR processing on two wafers W at the same time by placing the wafers W side by side on the stages 43a and 43b. The COR module 41 is also connected to an air supply section (not shown) for supplying processing gas, purge gas, etc. and an exhaust section (not shown) for discharging gas.

PHTモジュール42の内部には、2枚のウェハWを水平方向に並べて載置する2つのステージ44a、44bが設けられている。PHTモジュール42は、ステージ44a、44bにウェハWを並べて載置することにより、2枚のウェハWに対して同時にPHT処理を行う。また、PHTモジュール42には、ガスを供給する給気部(図示せず)とガスを排出する排気部(図示せず)が接続されている。 Inside the PHT module 42 are provided two stages 44a and 44b on which two wafers W are placed horizontally. The PHT module 42 performs PHT processing on two wafers W at the same time by placing the wafers W side by side on the stages 44a and 44b. The PHT module 42 is connected to an air supply section (not shown) for supplying gas and an exhaust section (not shown) for discharging gas.

トランスファモジュール40の内部には、ウェハWを搬送するウェハ搬送機構50が設けられている。ウェハ搬送機構50は、2枚のウェハWを重なるように保持して移動する搬送アーム51a、51bと、搬送アーム51a、51bを回転可能に支持する回転台52と、回転台52を搭載した回転載置台53とを有している。また、トランスファモジュール40の内部には、トランスファモジュール40の長手方向に延伸するガイドレール54が設けられている。回転載置台53はガイドレール54上に設けられ、ウェハ搬送機構50をガイドレール54に沿って移動可能に構成されている。 A wafer transfer mechanism 50 for transferring the wafer W is provided inside the transfer module 40 . The wafer transfer mechanism 50 includes transfer arms 51a and 51b that hold and move two wafers W so as to overlap each other, a turntable 52 that rotatably supports the transfer arms 51a and 51b, and a rotary table 52 mounted thereon. and a transfer table 53 . A guide rail 54 extending in the longitudinal direction of the transfer module 40 is provided inside the transfer module 40 . Rotating table 53 is provided on guide rail 54 so that wafer transfer mechanism 50 can move along guide rail 54 .

トランスファモジュール40は、上述したようにゲートバルブ23a、26aを介してロードロックモジュール20a、20bに接続されている。また、トランスファモジュール40には、ゲートバルブ55aが設けられたゲート55bを介してCORモジュール41が接続されている。かかるゲートバルブ55aにより、トランスファモジュール40とCORモジュール41の間の気密性の確保と互いの連通を両立する。さらに、トランスファモジュール40には、ゲートバルブ56aが設けられたゲート56bを介してPHTモジュール42が接続されている。かかるゲートバルブ56aにより、トランスファモジュール40とPHTモジュール42の間の気密性の確保と互いの連通を両立する。 Transfer module 40 is connected to load lock modules 20a, 20b via gate valves 23a, 26a as described above. A COR module 41 is connected to the transfer module 40 via a gate 55b provided with a gate valve 55a. Such a gate valve 55a ensures airtightness and communication between the transfer module 40 and the COR module 41 at the same time. Furthermore, the PHT module 42 is connected to the transfer module 40 via a gate 56b provided with a gate valve 56a. Such a gate valve 56a ensures airtightness and communication between the transfer module 40 and the PHT module 42 at the same time.

トランスファモジュール40では、ロードロックモジュール20aにおいて上部ストッカ21aと下部ストッカ21bに重なるように保持された2枚のウェハWを、搬送アーム51aでも重なるように受け取り、CORモジュール41に搬送する。また、COR処理が施された2枚のウェハWを、搬送アーム51aが重なるように保持し、PHTモジュール42に搬送する。また更に、PHT処理が施された2枚のウェハWを、搬送アーム51bが重なるように保持し、ロードロックモジュール20bに搬出する。 In the transfer module 40 , the two wafers W held so as to overlap the upper stocker 21 a and the lower stocker 21 b in the load lock module 20 a are received so as to overlap with the transfer arm 51 a and transferred to the COR module 41 . Also, the two wafers W subjected to the COR process are held so that the transfer arms 51 a overlap each other, and are transferred to the PHT module 42 . Furthermore, the two wafers W subjected to the PHT process are held so that the transfer arms 51b overlap each other, and are unloaded to the load lock module 20b.

以上の基板処理装置1には制御部60が設けられている。制御部60は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、基板処理装置1におけるウェハWの処理を制御するプログラムが格納されている。また、プログラム格納部には、各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じて基板処理装置1の各構成部にウェハWを搬送するためのプログラム、即ち、搬送レシピが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から制御部60にインストールされたものであってもよい。 A controller 60 is provided in the substrate processing apparatus 1 described above. The control unit 60 is, for example, a computer, and has a program storage unit (not shown). A program for controlling the processing of the wafer W in the substrate processing apparatus 1 is stored in the program storage unit. The program storage unit stores a control program for controlling various processes by the processor and a program for transporting the wafer W to each component of the substrate processing apparatus 1 according to the processing conditions, that is, a transport recipe. It is The program may be recorded in a computer-readable storage medium and installed in the control unit 60 from the storage medium.

<第1の実施形態>
本実施形態にかかる基板処理装置1は以上のように構成されており、次に、基板処理装置1におけるウェハ処理について、ウェハWの搬送レシピに沿って説明する。図2は、第1の実施形態にかかるウェハWの搬送レシピを模式的に示した説明図である。なお、本実施形態においてウェハ処理は、フープ31に収容された1ロット(25枚)のウェハWに対して、連続的に2枚葉で処理を行う。ここで、図2におけるW~W25は、かかる1ロット(25枚)のウェハWに対して、ウェハ処理が行われる順番に1~25の番号を付したものである。また、図2におけるWは、2枚葉で行われるウェハ処理においてウェハW25と対になって処理されるダミーウェハである。また更に、図中の太枠線は、連続的に行われるウェハ処理の処理単位を囲んで示したものである。以下の説明においては、このウェハ処理の処理単位を処理グループといい、本実施形態ではウェハW~W25及びダミーウェハWが1つの処理グループを構成している。
<First Embodiment>
The substrate processing apparatus 1 according to the present embodiment is configured as described above. Next, wafer processing in the substrate processing apparatus 1 will be described according to the transfer recipe of the wafer W. FIG. FIG. 2 is an explanatory diagram schematically showing the transfer recipe of the wafer W according to the first embodiment. In this embodiment, wafer processing is performed by continuously processing two wafers W of one lot (25 wafers) housed in the FOUP 31 . Here, W 1 to W 25 in FIG. 2 are numbered from 1 to 25 in the order in which the wafers W in one lot (25 wafers) are processed. Further, WD in FIG. 2 is a dummy wafer paired with the wafer W25 in the double-wafer processing. Furthermore, the thick frame lines in the drawing enclose and indicate processing units of wafer processing that are continuously performed. In the following description, this processing unit of wafer processing is called a processing group, and in this embodiment, wafers W 1 to W 25 and dummy wafer W D constitute one processing group.

先ず、1ロット(25枚)のウェハWを収納したフープ31がロードポート32に載置される。その後、ローダーモジュール30によって、フープ31から2枚のウェハW、Wが取り出され、ロードロックモジュール20aに搬入される。ロードロックモジュール20aに2枚のウェハWが搬入されると、ゲートバルブ22aが閉じられ、ロードロックモジュール20a内が密閉され、減圧される。その後、ゲートバルブ23aが開放され、ロードロックモジュール20aの内部とトランスファモジュール40の内部が連通される。 First, the FOUP 31 accommodating one lot (25 wafers) of wafers W is placed on the load port 32 . After that, the two wafers W 1 and W 2 are taken out from the FOUP 31 by the loader module 30 and loaded into the load lock module 20a. When the two wafers W are loaded into the load lock module 20a, the gate valve 22a is closed to seal the inside of the load lock module 20a and reduce the pressure. After that, the gate valve 23a is opened, and the inside of the load lock module 20a and the inside of the transfer module 40 are communicated with each other.

次に、ロードロックモジュール20aとトランスファモジュール40が連通すると、ウェハ搬送機構50の搬送アーム51aによって2枚のウェハW、Wが重なるように保持され、ロードロックモジュール20aからトランスファモジュール40に搬入される。続いて、ウェハ搬送機構50がCORモジュール41Aの前まで移動する。 Next, when the load lock module 20a and the transfer module 40 are communicated with each other, the two wafers W1 and W2 are held by the transfer arm 51a of the wafer transfer mechanism 50 so as to overlap each other, and are transferred from the load lock module 20a to the transfer module 40. be done. Subsequently, the wafer transfer mechanism 50 moves to the front of the COR module 41A.

次に、ゲートバルブ55aが開放され、2枚のウェハW、Wを保持する搬送アーム51aがCORモジュール41Aに進入する。そして、搬送アーム51aからステージ43a、43bのそれぞれに、1枚ずつウェハW、Wが載置される。その後、搬送アーム51aはCORモジュール41Aから退出する。 Next, the gate valve 55a is opened, and the transfer arm 51a holding the two wafers W1 and W2 enters the COR module 41A. Then, the wafers W 1 and W 2 are placed one by one on the stages 43a and 43b from the carrier arm 51a. After that, the transfer arm 51a is withdrawn from the COR module 41A.

次に、搬送アーム51aがCORモジュール41Aから退出すると、ゲートバルブ55aが閉じられ、CORモジュール41Aにおいて2枚のウェハW、Wに対してCOR処理が行われる(図2のステップ1)。 Next, when the transfer arm 51a leaves the COR module 41A, the gate valve 55a is closed and the two wafers W1 and W2 are subjected to COR processing in the COR module 41A (step 1 in FIG. 2).

次に、CORモジュール41AにおけるCOR処理が終了すると、ゲートバルブ55aが開放され、搬送アーム51aがCORモジュール41Aに進入する。そして、ステージ43a、43bから搬送アーム51aに2枚のウェハW、Wが受け渡され、搬送アーム51aで2枚のW、Wが重なるように保持される。その後、搬送アーム51aはCORモジュール41Aから退出し、ゲートバルブ55aが閉じられる。 Next, when the COR processing in the COR module 41A is completed, the gate valve 55a is opened and the transfer arm 51a enters the COR module 41A. Then, the two wafers W 1 and W 2 are transferred from the stages 43a and 43b to the transfer arm 51a, and are held by the transfer arm 51a so that the two wafers W 1 and W2 are overlapped. After that, the transfer arm 51a is withdrawn from the COR module 41A, and the gate valve 55a is closed.

次に、ウェハ搬送機構50がPHTモジュール42Aの前まで移動する。続いて、ゲートバルブ56aが開放され、2枚のウェハW、Wを保持する搬送アーム51aがPHTモジュール42Aに進入する。そして、搬送アーム51aからステージ44a、44bのそれぞれに、1枚ずつウェハW、Wが載置される。その後、搬送アーム51aはPHTモジュール42Aから退出する。続いて、ゲートバルブ56aが閉じられ、2枚のウェハW、Wに対してPHT処理が行われる(図2のステップ2)。 Next, the wafer transfer mechanism 50 moves to the front of the PHT module 42A. Subsequently, the gate valve 56a is opened, and the transfer arm 51a holding the two wafers W1 and W2 enters the PHT module 42A. Then, the wafers W 1 and W 2 are placed one by one on the stages 44a and 44b from the transfer arm 51a. After that, the transfer arm 51a is withdrawn from the PHT module 42A. Subsequently, the gate valve 56a is closed, and PHT processing is performed on the two wafers W1 and W2 (step 2 in FIG. 2).

またこの際、フープ31から次の2枚のウェハW、Wが取り出され、ロードロックモジュール20aに搬入され、トランスファモジュール40を介してCORモジュール41Aに搬送される。続いて、2枚のウェハW、Wに対してCOR処理が行われる(図2のステップ2)。 At this time, the next two wafers W 3 and W 4 are taken out from the FOUP 31, loaded into the load lock module 20a, and transported through the transfer module 40 to the COR module 41A. Subsequently, COR processing is performed on the two wafers W 3 and W 4 (step 2 in FIG. 2).

次に、ウェハW、WのPHT処理が終了すると、ゲートバルブ56aが開放され、搬送アーム51bがPHTモジュール42Aに進入する。そして、ステージ44a、44bから搬送アーム51bに2枚のウェハW、Wが受け渡され、搬送アーム51bで2枚のウェハW、Wが保持される。その後、搬送アーム51bはPHTモジュール42Aから退出し、ゲートバルブ56aが閉じられる。 Next, when the PHT processing of the wafers W 1 and W 2 is completed, the gate valve 56a is opened and the carrier arm 51b enters the PHT module 42A. Then, the two wafers W 1 and W 2 are transferred from the stages 44a and 44b to the transfer arm 51b, and the two wafers W 1 and W2 are held by the transfer arm 51b. After that, the transfer arm 51b is withdrawn from the PHT module 42A, and the gate valve 56a is closed.

その後、ゲートバルブ26aが開放され、ウェハ搬送機構50によって2枚のウェハW、Wがロードロックモジュール20bに搬入される。ロードロックモジュール20b内にウェハW、Wが搬入されると、ゲートバルブ26aが閉じられ、ロードロックモジュール20b内が密閉され、大気開放される。その後、ローダーモジュール30によって、2枚のウェハW、WがCSTモジュール33に収納され、CST処理が行われる。(図2のステップ3)。 After that, the gate valve 26a is opened, and the wafer transfer mechanism 50 loads the two wafers W1 and W2 into the load lock module 20b. When the wafers W 1 and W 2 are loaded into the load lock module 20b, the gate valve 26a is closed to seal the inside of the load lock module 20b and open it to the atmosphere. After that, the two wafers W 1 and W 2 are loaded into the CST module 33 by the loader module 30 and subjected to CST processing. (Step 3 in FIG. 2).

この際、COR処理が終了した2枚のウェハW、Wが搬送アーム51aによりPHTモジュール42Aに搬送される。続いて、2枚のウェハW、Wに対してPHT処理が行われる(図2のステップ3)。また更に、フープ31から次の2枚のウェハW、Wが取り出され、ロードロックモジュール20aに搬入され、トランスファモジュール40を介してCORモジュール41Aに搬送される。続いて、2枚のウェハW、Wに対してCOR処理が行われる(図2のステップ3)。 At this time, the two wafers W 3 and W 4 for which the COR process has been completed are transferred to the PHT module 42A by the transfer arm 51a. Subsequently, PHT processing is performed on the two wafers W 3 and W 4 (step 3 in FIG. 2). Furthermore, the next two wafers W 5 and W 6 are taken out from the FOUP 31, loaded into the load lock module 20a, and transferred via the transfer module 40 to the COR module 41A. Subsequently, COR processing is performed on the two wafers W 5 and W 6 (step 3 in FIG. 2).

CSTモジュール33に搬送された2枚のウェハW、Wは、所定時間(例えば1分)のCST処理が完了すると、ローダーモジュール30によってロードポート32に載置されたフープ31に収納され、他のウェハW~W25の処理が完了するまで待機状態となる。 The two wafers W 1 and W 2 transferred to the CST module 33 are stored in the FOUP 31 placed on the load port 32 by the loader module 30 when the CST processing for a predetermined time (for example, 1 minute) is completed. A standby state is established until the processing of the other wafers W 3 to W 25 is completed.

このように、一連のCOR処理、PHT処理、及びCST処理から成る「処理サイクル」が、全てのウェハW~W25及びダミーウェハWに対して順次行われる(図2のステップ4~15)。 In this way, a "processing cycle" consisting of a series of COR processing, PHT processing, and CST processing is sequentially performed on all wafers W 1 to W 25 and dummy wafer W D (steps 4 to 15 in FIG. 2). .

ウェハWに対する一連の処理サイクルは以上のとおりであるが、上述したように、一度の処理サイクルにおけるウェハWのエッチング量には制限がある。このため、一のウェハWに対して当該処理サイクルを繰り返し行い、所望のエッチング量を得る必要がある。 A series of processing cycles for the wafer W is as described above. However, as described above, the etching amount of the wafer W in one processing cycle is limited. Therefore, it is necessary to repeat the processing cycle for one wafer W to obtain a desired etching amount.

そこで、一連の処理サイクルが終了し、フープ31に収納された2枚のウェハW、Wは、最後の2枚のウェハW25、WのCORモジュール41AにおけるCOR処理が終了し、PHTモジュール42Aに搬送される際に、再度CORモジュール41Aに搬送される。すなわち、処理グループを構成する1ロット内全てのウェハWのCOR処理が終了し、CORモジュール41Aを再度利用できるようになるタイミングで、ウェハW、WがCORモジュール41Aに再搬入され、COR処理される(図2のステップ14)。 Then, a series of processing cycles is completed, and the COR processing in the COR module 41A of the last two wafers W25 and WD is completed for the two wafers W1 and W2 stored in the FOUP 31, and the PHT is completed. When transported to the module 42A, it is transported again to the COR module 41A. That is, at the timing when the COR processing of all wafers W in one lot constituting the processing group is completed and the COR module 41A can be used again, the wafers W 1 and W 2 are reloaded into the COR module 41A and CORed. processed (step 14 in FIG. 2).

このように、1ロット内の最後のウェハW25とダミーウェハWのCOR処理が終了し、PHTモジュール42に搬送されるタイミングで、再度、一連の処理サイクルを開始することにより、効率よく処理サイクルを繰り返すことができる。 In this way, the series of processing cycles are started again at the timing when the last wafer W 25 and the dummy wafer WD in one lot are transferred to the PHT module 42 after the COR processing is completed. can be repeated.

なお、同一の処理サイクルを実行することができる他の減圧モジュール群が設けられている場合、かかる他の減圧モジュール群を用いて処理サイクルを繰り返すように制御されてもよい。すなわち、例えば図2のステップ27に示すように、繰り返される次の処理サイクルを、減圧モジュール群Aではなく、減圧モジュール群Bにおいて実行するように制御してもよい。このように、他の減圧モジュール群において処理サイクルを再開する場合であっても、上述したように効率よく次の処理サイクルを開始することができる。 If another decompression module group capable of executing the same processing cycle is provided, the processing cycle may be repeated using the other decompression module group. That is, for example, as shown in step 27 of FIG. 2, the next repeated processing cycle may be controlled to be executed in decompression module group B instead of decompression module group A. FIG. Thus, even when the processing cycle is restarted in another decompression module group, the next processing cycle can be efficiently started as described above.

処理サイクルを繰り返す回数は任意であるが、本実施形態では例えば6回である。そして、2枚のウェハW、Wに対して所定回数の処理サイクルが終了する(図2のステップ68)と、ローダーモジュール30において2枚のウェハW、Wはフープ31に収納され、待機状態となる。そして、全てのウェハW~W25に対しての所定回数の処理サイクルが終了し(図2のステップ80)、最後のウェハW25がフープ31に収納されると、基板処理装置1における一連のウェハ処理が終了する。 The number of times the processing cycle is repeated is arbitrary, but in this embodiment, it is six times, for example. After a predetermined number of processing cycles are completed for the two wafers W 1 and W 2 (step 68 in FIG. 2), the two wafers W 1 and W 2 are stored in the FOUP 31 in the loader module 30 . , is in a standby state. After a predetermined number of processing cycles for all the wafers W 1 to W 25 have been completed (step 80 in FIG. 2), and the last wafer W 25 is accommodated in the FOUP 31, the series of processes in the substrate processing apparatus 1 is completed. wafer processing is completed.

以上、本実施形態によれば、基板処理装置1で一連の処理サイクルを繰り返すにあたり、PHT処理において昇温されたウェハWを一度冷却してからCORモジュール41に搬入するため、効率よく処理サイクルを繰り返すことができる。 As described above, according to the present embodiment, in repeating a series of processing cycles in the substrate processing apparatus 1, the wafer W heated in the PHT processing is cooled once and then carried into the COR module 41. Therefore, the processing cycle can be efficiently performed. can be repeated.

また、本実施形態によれば、CSTモジュール33でCST処理が行われたウェハWは、その後フープ31に待機する。このため、例えばCSTモジュール33でウェハWが十分に冷却されない場合でも、フープ31での大気中に当該ウェハWが冷却され、後続のCOR処理への影響を小さくすることができる。 Further, according to the present embodiment, the wafer W subjected to the CST processing in the CST module 33 waits in the FOUP 31 thereafter. Therefore, even if the wafer W is not sufficiently cooled in the CST module 33, for example, the wafer W is cooled in the atmosphere in the FOUP 31, and the influence on subsequent COR processing can be reduced.

なお、本実施形態においては、CSTモジュール33、及び次の処理サイクルを行うまでの待機場所としてのロードポート32は大気部10、すなわち大気圧雰囲気下に設けられたが、CSTモジュール33、及び待機場所の配置はこれに限られない。例えば、CSTモジュール33、及びウェハWの待機場所としてのバッファ空間は減圧部11の任意の場所に設けられてもよい。これにより、一の処理サイクルを行う間に大気圧雰囲気下と減圧雰囲気下との間で往復する必要がなくなり、搬送効率を向上させることができる。 In this embodiment, the CST module 33 and the load port 32 as a standby place until the next processing cycle are performed are provided in the atmospheric part 10, that is, under the atmospheric pressure atmosphere. Placement is not limited to this. For example, the CST module 33 and the buffer space as a waiting place for the wafer W may be provided at any place in the decompression unit 11 . This eliminates the need to reciprocate between the atmosphere under atmospheric pressure and the atmosphere under reduced pressure during one processing cycle, thereby improving the transfer efficiency.

ただし、CSTモジュール33の内部が大気雰囲気に維持される場合、減圧雰囲気下に維持する場合と比べて冷却効率が高い。また、ウェハWのCSTモジュール33に対する搬送時間及びCSTモジュール33におけるCST処理にかかる時間は、COR処理及びPHT処理にかかる時間に比べて短い。以上の観点を鑑みると、CSTモジュール33は大気部10、すなわち、大気圧雰囲気下に設けられることが好ましい。 However, when the inside of the CST module 33 is maintained in an air atmosphere, the cooling efficiency is higher than when it is maintained in a reduced pressure atmosphere. Also, the time required for transporting the wafer W to the CST module 33 and the time required for the CST process in the CST module 33 are shorter than the time required for the COR process and the PHT process. In view of the above points of view, it is preferable that the CST module 33 is provided in the atmospheric part 10, that is, in an atmosphere of atmospheric pressure.

また、本実施形態においてウェハWは、所定回数の処理サイクルの全てにおいて、同一の水平方向の向き、すなわち、基準位置(例えばノッチ位置)からの同一角度の向きで処理が行われていた。ここで、例えばCORモジュール33の特性によっては、ウェハW面内でエッチング量に偏りが生じる場合がある。かかる場合に、上述したようにウェハWに対して同一の水平方向の向きで処理が繰り返されると、最終的にウェハWに施されるエッチングが面内不均一となってしまうおそれがある。そこで、ウェハWに対して繰り返しの処理サイクルが行われる場合、当該処理サイクル毎に、オリエンタモジュール34によって基準位置からのウェハWの水平方向の向きを所定角度変動させるように調節してもよい。 Further, in this embodiment, the wafer W is processed in the same horizontal direction, that is, in the same angular direction from the reference position (for example, the notch position) in all of the predetermined number of processing cycles. Here, depending on the characteristics of the COR module 33, for example, the etching amount may be uneven within the wafer W surface. In such a case, if the wafer W is repeatedly processed in the same horizontal direction as described above, there is a risk that the etching finally applied to the wafer W will become non-uniform within the plane. Therefore, when the wafer W undergoes repeated processing cycles, the orientation of the wafer W in the horizontal direction from the reference position may be adjusted by a predetermined angle by the orienter module 34 for each processing cycle.

ここで、所定角度とは、所定回数の処理サイクルが全て終了した際に、ちょうどウェハWが合計1回転されるように設定されることが好ましい。例えば、図2に示すように本実施形態においては、一連の処理サイクルは合計6回繰り返される。かかる場合、360度/(所定の回数6回)=60度、各処理サイクルが実行される前にウェハWを回転させることが好ましい。これにより、ウェハWに対するエッチングを面内均一にすることができる。 Here, the predetermined angle is preferably set such that the wafer W is rotated exactly once in total when the predetermined number of processing cycles is completed. For example, as shown in FIG. 2, in this embodiment, a series of processing cycles are repeated six times in total. In such a case, it is preferable to rotate the wafer W by 360 degrees/(6 predetermined times)=60 degrees before each processing cycle is performed. Thereby, the etching of the wafer W can be made uniform within the surface.

<第2の実施形態>
上記第1の実施形態においては、1ロット内の最後のウェハWのCOR処理が終了した際に、1ロット内の最初のウェハWの次の処理サイクルを開始するように制御した。一方で、図1に示すように基板処理装置1が、同一のウェハ処理を実行可能な減圧モジュール群を複数備えている場合、既に処理サイクルを実行している一の減圧モジュール群と、他の減圧モジュール群を並行稼働するように制御してもよい。例えば図2に示す第1の実施形態においては、減圧モジュール群Cはステップ53から、減圧モジュール群Bの動作の終了後に稼働するように制御されたが、当該ステップ53よりも前に減圧モジュール群Bと並行して稼働させることができる。
<Second embodiment>
In the first embodiment, when the COR process for the last wafer W in one lot is completed, the next processing cycle for the first wafer W in one lot is started. On the other hand, when the substrate processing apparatus 1 has a plurality of decompression module groups capable of executing the same wafer processing as shown in FIG. A group of decompression modules may be controlled to operate in parallel. For example, in the first embodiment shown in FIG. can be run in parallel with B.

図3は、第2の実施形態にかかるウェハWの搬送レシピを模式的に示した説明図である。なお、図3において上記第1の実施形態と同一の動作については(例えば図3のステップ42まで)、その説明を省略する。 FIG. 3 is an explanatory diagram schematically showing the transfer recipe of the wafer W according to the second embodiment. In FIG. 3, descriptions of the same operations as in the first embodiment (for example, up to step 42 in FIG. 3) will be omitted.

ここで、第2の実施形態においては、第1の実施形態の減圧モジュール群B(CORモジュール41BとPHTモジュール42B)に代えて、CORモジュール41BとPHTモジュール42Aから構成される減圧モジュール群Baを用いる。かかる場合、減圧モジュール群Aと減圧モジュール群BaではPHTモジュール42Aが共通しており、当該減圧モジュール群Aと減圧モジュール群Baを並行稼働させることはできない。 Here, in the second embodiment, instead of the decompression module group B (the COR module 41B and the PHT module 42B) of the first embodiment, a decompression module group Ba composed of the COR module 41B and the PHT module 42A is used. use. In such a case, the PHT module 42A is common to the decompression module group A and the decompression module group Ba, and the decompression module group A and the decompression module group Ba cannot be operated in parallel.

一方、図3に示すステップ43では、基板処理装置1に減圧モジュール群Ba、Cが設けられているため、これら減圧モジュール群Baと減圧モジュール群Cを並行稼働させることができる。かかるステップ43とは、1ロット内の最初の2枚のウェハW、Wの4回目の処理サイクルが終了し、CSTモジュール33から搬出されるタイミングである。この際、同一の処理サイクルを実行可能な減圧モジュール群Cが稼働していない状態であるため、かかる減圧モジュール群Cを利用して、ウェハW、Wに対する次の処理サイクルを開始させる。すなわち、上記第1の実施形態において処理待ち状態(例えば図2のステップ43~ステップ52)にあったウェハW、Wの、次の処理サイクルの開始のタイミングを早めることができる。 On the other hand, in step 43 shown in FIG. 3, since the pressure reduction module groups Ba and C are provided in the substrate processing apparatus 1, these pressure reduction module groups Ba and C can be operated in parallel. Such step 43 is the timing at which the first two wafers W 1 and W 2 in one lot are unloaded from the CST module 33 after completing the fourth processing cycle. At this time, since the decompression module group C capable of executing the same processing cycle is not in operation, the decompression module group C is used to start the next processing cycle for the wafers W1 and W2. That is, the timing of starting the next processing cycle for the wafers W 1 and W 2 that were in the processing waiting state (for example, steps 43 to 52 in FIG. 2) in the first embodiment can be advanced.

このように、第2の実施形態によれば、空き状態であった他の減圧モジュール群を並行して稼働させ、ウェハWの処理待ち状態を短縮することにより、ウェハ処理を更に効率的に行うことができる。例えば図3によれば、減圧モジュール群Ba及び減圧モジュール群Cを並行稼働させることにより、第1の実施形態と比べて10ステップの短縮を図ることができる。 As described above, according to the second embodiment, the other depressurization module groups that have been idle are operated in parallel to shorten the waiting state for processing the wafer W, thereby performing wafer processing more efficiently. be able to. For example, according to FIG. 3, by operating the decompression module group Ba and the decompression module group C in parallel, it is possible to shorten the process by 10 steps compared to the first embodiment.

なお、図3の例によれば、減圧モジュール群Ba、Cを並行稼働させたが、減圧モジュール群Baに代えて減圧モジュール群Bを用いる場合には、減圧モジュール群A及び減圧モジュール群Bを並行稼働させてもよい。また、減圧モジュール群A、Bの並行稼働、及び減圧モジュール群B、Cの並行稼働を一度に行うように制御してもよい。これにより、更にウェハ処理の効率を良くすることができる。 According to the example of FIG. 3, the decompression module groups Ba and C are operated in parallel. They can be operated in parallel. Also, the parallel operation of the decompression module groups A and B and the parallel operation of the decompression module groups B and C may be controlled to be performed at once. Thereby, the efficiency of wafer processing can be further improved.

また更に、第2の実施形態においては、ウェハWの搬送経路として、減圧モジュール群A、Ba、Cのそれぞれに対して連続して2回ずつ、すなわち、減圧モジュール群A、A、Ba、Ba、C、Cの順番で処理サイクルを行っていた。しかしながら、ウェハWの搬送経路はこれに限られるものではなく、例えば減圧モジュール群A、Ba、C、A、Ba、Cの順番で処理サイクルを行うように制御してもよい。このように制御を行うことにより、前記減圧モジュール群の並行稼働の効果を更に好適に享受することができる。 Furthermore, in the second embodiment, the transfer route of the wafer W is set twice for each of the decompression module groups A, Ba, and C, that is, the decompression module groups A, A, Ba, Ba , C, and C in this order. However, the transfer route of the wafer W is not limited to this, and may be controlled so that the processing cycle is performed in the order of the decompression module groups A, Ba, C, A, Ba, C, for example. By performing control in this manner, the effect of parallel operation of the decompression module group can be more preferably enjoyed.

<第3の実施形態>
上記第1の実施形態及び第2の実施形態によれば、一の処理サイクルが完了したウェハWは、大気圧雰囲気下に設けられたフープ31おいて、他のウェハWの処理サイクルが終了し次の処理サイクルが開始されるまで待機状態となっていた。この点、ウェハWの表面の酸化を抑制するためには、当該ウェハWの表面が大気圧雰囲気に曝露される時間をできるだけ短くするのが好ましい。
<Third Embodiment>
According to the first and second embodiments described above, the wafer W that has completed one processing cycle is placed in the FOUP 31 provided under the atmospheric pressure atmosphere, and the processing cycle of another wafer W has been completed. It was in a waiting state until the next processing cycle started. In this respect, in order to suppress the oxidation of the surface of the wafer W, it is preferable to shorten the time during which the surface of the wafer W is exposed to the atmospheric pressure atmosphere as much as possible.

そこで、上記第1の実施形態及び第2の実施形態においては各ロット(25枚)単位を処理グループとしてウェハ処理を行ったが、かかるロット単位を、更に所定枚数の処理グループに分割し、ウェハ処理を行うようにしてもよい。図4は、第3の実施形態にかかるウェハWの搬送レシピを模式的に示した説明図である。 Therefore, in the above-described first and second embodiments, each lot (25 wafers) is treated as a processing group for wafer processing. You may make it process. FIG. 4 is an explanatory diagram schematically showing a transfer recipe for wafers W according to the third embodiment.

図4に示すように1ロット25枚のウェハWを、更に所定枚数、本実施形態においては6枚ずつの処理グループに分割してウェハ処理を行う。このように、ウェハWの処理グループを、1ロット(25枚)よりも少ないグループに分割することにより一のウェハWに対する複数回の処理サイクルを連続的に行うことができるため、ウェハWの大気圧雰囲気への曝露時間を短くすることができる。例えば図4の例によれば、2枚のウェハW、WはCSTモジュール33におけるCST処理が完了した後(図4のステップ3)、すぐにCORモジュール41に搬入されるため(図4のステップ4)、待機時間を短縮することができる。 As shown in FIG. 4, 1 lot of 25 wafers W is further divided into processing groups of a predetermined number of wafers, 6 wafers in this embodiment, and wafer processing is performed. In this way, by dividing the processing group of wafers W into groups smaller than one lot (25 wafers), a plurality of processing cycles for one wafer W can be continuously performed. Exposure time to barometric atmosphere can be shortened. For example, according to the example of FIG. 4, the two wafers W 1 and W 2 are loaded into the COR module 41 immediately after the CST processing in the CST module 33 is completed (step 3 in FIG. 4) (see FIG. 4). step 4), the waiting time can be shortened.

なお、本実施形態における所定枚数、すなわちグループ化されるウェハWの枚数は、以下により決定することができる。 The predetermined number of wafers W to be grouped in this embodiment can be determined as follows.

CSTモジュール33におけるCST処理の終了後、フープ31における待機時間を最適化するためには、当該CST処理の終了後、直ちにCORモジュール41に搬入されるように制御されることが望ましい。 In order to optimize the waiting time in the FOUP 31 after the CST processing in the CST module 33 is completed, it is desirable that the CST processing is completed and immediately loaded into the COR module 41 .

CST処理工程から、次の処理サイクルにおけるCOR処理工程に処理待ちなく移行するための処理グループの枚数は、一の処理サイクルにおいて実行される工程数、及び一のモジュール内において処理できるウェハWの枚数に応じて求めることができる。ここで例えば、本実施形態によれば、一の処理サイクルにおいて実行される処理工程は、COR処理工程、PHT処理工程、及びCST処理工程の合計3つの処理工程である。また、CORモジュール41とPHTモジュール42はそれぞれ、2枚葉でウェハ処理を行う。そこで、本実施形態では「処理工程数3×2枚葉=6枚」を、処理グループを構成する枚数とすれば、CST処理工程からCOR処理工程に処理待ちなく移行することができる。これにより、処理途中のウェハWが大気圧雰囲気に曝露され、表面が酸化されることを抑制することができる。なお、CSTモジュール33は、1ロットの25枚以上のウェハWを収容することができ、ウェハWの待ち時間に影響するものではない。 The number of processing groups for shifting from the CST processing step to the COR processing step in the next processing cycle without waiting for processing is the number of steps executed in one processing cycle and the number of wafers W that can be processed in one module. can be obtained according to Here, for example, according to the present embodiment, the processing steps executed in one processing cycle are a total of three processing steps, ie, the COR processing step, the PHT processing step, and the CST processing step. Also, the COR module 41 and the PHT module 42 each process two wafers. Therefore, in this embodiment, if "the number of processing steps is 3 x 2 wafers = 6 sheets" is set to the number of wafers constituting a processing group, it is possible to shift from the CST processing step to the COR processing step without waiting for processing. As a result, it is possible to prevent the surface of the wafer W from being exposed to the atmospheric pressure during processing and from being oxidized. Note that the CST module 33 can accommodate 25 or more wafers W in one lot, and the waiting time of the wafers W is not affected.

しかも、このように所定枚数のウェハWの処理グループに分けることによって、例えば当該処理グループを処理中に一のモジュールで異常が発生しても、影響を受けるウェハWの数を抑えることができる。 Moreover, by dividing the wafers W into processing groups of a predetermined number in this way, even if an abnormality occurs in one module during processing of the processing group, the number of wafers W affected can be suppressed.

なお、本実施形態における、1ロット(25枚)の基板の所定枚数のグループへの分割は、上記第2の実施形態における複数の減圧モジュール群の並行稼働と同時に実行してもよい。例えば、図4のステップ13~ステップ19等に示すように、一のグループの基板と他のグループの基板を、減圧モジュール群A、Cを用いて並行稼働するように制御してもよい。これにより、第1の実施形態から14ステップ、第2の実施形態から更に4ステップの短縮を図ることができる。 Note that the division of one lot (25 substrates) into groups of a predetermined number of substrates in the present embodiment may be performed simultaneously with the parallel operation of the plurality of decompression module groups in the second embodiment. For example, as shown in steps 13 to 19 of FIG. 4, one group of substrates and another group of substrates may be controlled to operate in parallel using decompression module groups A and C. FIG. As a result, 14 steps can be shortened from the first embodiment, and further 4 steps can be shortened from the second embodiment.

また、本開示によれば、例えば処理グループの数が奇数になった場合であっても、ダミーウェハWを用いることにより、各モジュール内においてウェハ処理に偏りが生じることはない。 Further, according to the present disclosure, even if the number of processing groups is an odd number, by using dummy wafers WD , wafer processing is not unevenly distributed in each module.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The embodiments described above may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.

例えば、上述した減圧モジュール群A、B、Cは、CORモジュール及びPHTモジュールにより構成される例で説明を行ったが、適宜、任意の処理装置に変更され得る。例えば減圧モジュール群は、CORモジュールの代わりに、リモートプラズマを用いたエッチングを行うRSTモジュールを備えたものであってもよい。このようにCORモジュールと異なるRSTモジュールを用いた場合でも、各モジュールにおける処理雰囲気が安定した状態で処理を行うことができる。 For example, although the decompression module groups A, B, and C described above are configured by the COR module and the PHT module, they may be changed to any processing device as appropriate. For example, the decompression module group may include an RST module for etching using remote plasma instead of the COR module. Thus, even when the RST module different from the COR module is used, the processing can be performed in a stable processing atmosphere in each module.

また、例えば、上述した各モジュールにおいては、ウェハWが2枚葉で処理されるように構成されたが、例えば1枚葉、又は3枚葉以上で処理されるように構成されてもよい。 Further, for example, each module described above is configured to process two wafers W, but may be configured to process one wafer or three or more wafers.

なお、以下のような構成も本開示の技術的範囲に属する。
(1)基板処理装置を用いて基板を処理する基板処理方法であって、前記基板処理装置は、基板にCOR処理を行うCORモジュールと、基板に加熱処理を行う加熱モジュールと、基板に冷却処理を行う冷却モジュールと、を有し、前記基板処理方法は、前記CORモジュールにおいて減圧雰囲気下で基板にCOR処理を行うCOR処理工程と、その後、前記加熱モジュールに基板を搬送し、当該加熱モジュールにおいて減圧雰囲気下で基板を加熱処理する加熱処理工程と、その後、前記冷却モジュールに基板を搬送し、当該冷却モジュールにおいて大気雰囲気下で基板を冷却処理する冷却処理工程と、を有し、前記COR処理工程、前記加熱処理工程及び前記冷却処理工程を含む処理サイクルを繰り返し行う、基板処理方法。
このように、一の基板に対して複数回の処理サイクルを繰り返し行うので、必要な基板の処理性能を適切、効率的に満たすことができる。
Note that the following configuration also belongs to the technical scope of the present disclosure.
(1) A substrate processing method for processing a substrate using a substrate processing apparatus, the substrate processing apparatus comprising a COR module for performing a COR process on a substrate, a heating module for performing a heat treatment on the substrate, and a cooling process on the substrate. The substrate processing method includes a COR processing step of performing COR processing on the substrate under a reduced pressure atmosphere in the COR module, and then conveying the substrate to the heating module, in the heating module a heating step of heating the substrate in a reduced-pressure atmosphere; and a cooling step of transferring the substrate to the cooling module and cooling the substrate in the cooling module in the atmospheric atmosphere. A substrate processing method, wherein a processing cycle including a step, the heat treatment step and the cooling treatment step is repeatedly performed.
In this manner, since a plurality of processing cycles are repeated for one substrate, the required processing performance of the substrate can be appropriately and efficiently satisfied.

(2)前記基板処理装置は、一の前記CORモジュールと一の前記加熱モジュールを含む減圧モジュール群を複数有し、一の減圧モジュール群における処理と他の減圧モジュール群における処理とを並行して行う、(1)に記載の基板処理方法。
このように、複数の減圧モジュール群を含み、かかる減圧モジュール群を並行して稼働させることにより、基板処理を効率的に行い、スループットを向上させることができる。
(2) The substrate processing apparatus has a plurality of decompression module groups each including one COR module and one heating module, and performs processing in one decompression module group and processing in another decompression module group in parallel. The substrate processing method according to (1), wherein
Thus, by including a plurality of decompression module groups and operating the decompression module groups in parallel, it is possible to efficiently perform substrate processing and improve throughput.

(3)前記処理サイクルは、所定枚数の基板で構成されたグループ毎に行われる、(1)又は(2)に記載の基板処理方法。
このように、適切なグループ化を行うことにより、基板処理を効率的に行うことが可能になる。
(3) The substrate processing method according to (1) or (2), wherein the processing cycle is performed for each group composed of a predetermined number of substrates.
By grouping appropriately in this way, substrate processing can be performed efficiently.

(4)前記グループにおける基板の所定枚数は、前記処理サイクルの工程数と、前記CORモジュール又は前記加熱モジュールで処理される基板の枚数とに応じて決定される、(3)に記載の基板処理方法。
かかるグルーピングを行うことにより、装置内における処理待ち基板の発生を抑制することができ、基板処理の効率を高めることができる。
(4) The substrate processing according to (3), wherein the predetermined number of substrates in the group is determined according to the number of steps in the processing cycle and the number of substrates processed in the COR module or the heating module. Method.
By performing such grouping, it is possible to suppress the occurrence of substrates waiting to be processed in the apparatus, and to increase the efficiency of substrate processing.

(5)前記グループにおける基板の所定枚数は、1ロットに含まれる基板の枚数である、(3)に記載の基板処理方法。
かかるグルーピングを行うことにより、基板処理にかかる冷却処理を適切に行うことができ、基板処理の効率を高めることができる。
(5) The substrate processing method according to (3), wherein the predetermined number of substrates in the group is the number of substrates included in one lot.
By performing such grouping, it is possible to appropriately perform the cooling process related to the substrate processing, and to improve the efficiency of the substrate processing.

(6)前記処理サイクルは、前記COR処理工程の前に、基板を回転させて水平方向の向きを調節する位置調節工程を有し、前記処理サイクル毎に、前記位置調節工程において基準位置からの基板の向きを所定角度変動させ、前記所定角度は、360度を前記処理サイクルの繰り返し数で除して決定される、(1)~(5)のいずれかに記載の基板処理方法。
これにより、基板処理の面内均一性を向上させることができる。
(6) The processing cycle includes a position adjustment step of rotating the substrate to adjust its orientation in the horizontal direction before the COR processing step. The substrate processing method according to any one of (1) to (5), wherein the orientation of the substrate is changed by a predetermined angle, and the predetermined angle is determined by dividing 360 degrees by the number of repetitions of the processing cycle.
Thereby, the in-plane uniformity of substrate processing can be improved.

(7)基板を処理する基板処理装置であって、減圧雰囲気下で基板にCOR処理を行うCORモジュールと、減圧雰囲気下で基板に加熱処理を行う加熱モジュールと、大気雰囲気下で基板に冷却処理を行う冷却モジュールと、前記COR処理、前記加熱処理及び前記冷却処理を順に行う処理サイクルを繰り返し行うように、前記CORモジュール、前記加熱モジュール及び前記冷却モジュールを制御する制御部と、を有する、基板処理装置。 (7) A substrate processing apparatus for processing substrates, comprising a COR module for performing COR processing on substrates in a reduced pressure atmosphere, a heating module for performing heat processing on substrates in a reduced pressure atmosphere, and a cooling processing on substrates in an atmospheric atmosphere. and a control unit that controls the COR module, the heating module, and the cooling module so as to repeat a processing cycle in which the COR processing, the heating processing, and the cooling processing are sequentially performed. processing equipment.

1 基板処理装置
33 CSTモジュール(冷却モジュール)
41 CORモジュール
42 PHTモジュール(加熱モジュール)
W ウェハ
1 substrate processing apparatus 33 CST module (cooling module)
41 COR module 42 PHT module (heating module)
W wafer

Claims (6)

基板処理装置を用いて基板を処理する基板処理方法であって、
前記基板処理装置は、
基板にCOR処理を行うCORモジュールと、
基板に加熱処理を行う加熱モジュールと、
基板に冷却処理を行う冷却モジュールと、を有し、
前記基板処理方法は、
前記CORモジュールにおいて減圧雰囲気下で基板にCOR処理を行うCOR処理工程と、
その後、前記加熱モジュールに基板を搬送し、当該加熱モジュールにおいて減圧雰囲気下で基板を加熱処理する加熱処理工程と、
その後、前記冷却モジュールに基板を搬送し、当該冷却モジュールにおいて大気雰囲気下で基板を冷却処理する冷却処理工程と、を有し、
同一の基板に対して前記COR処理工程、前記加熱処理工程及び前記冷却処理工程を含む処理サイクルを繰り返し行い、
前記処理サイクルは、前記COR処理工程の前に、基板を回転させて水平方向の向きを調節する位置調節工程を有し、
前記処理サイクル毎に、前記位置調節工程において基準位置からの基板の向きを所定角度変動させ、
前記所定角度は、360度を前記処理サイクルの繰り返し数で除して決定される、基板処理方法。
A substrate processing method for processing a substrate using a substrate processing apparatus,
The substrate processing apparatus is
a COR module for performing COR processing on a substrate;
a heating module that heats the substrate;
a cooling module for cooling the substrate,
The substrate processing method includes
a COR treatment step of performing COR treatment on the substrate under a reduced pressure atmosphere in the COR module;
Thereafter, a heat treatment step of transporting the substrate to the heating module and heat-treating the substrate in the heating module under a reduced pressure atmosphere;
After that, a cooling treatment step of transferring the substrate to the cooling module and cooling the substrate in the cooling module in an air atmosphere,
repeating a treatment cycle including the COR treatment step, the heat treatment step and the cooling treatment step on the same substrate ;
The processing cycle includes a position adjustment step of rotating the substrate to adjust its horizontal orientation before the COR processing step,
changing the orientation of the substrate from the reference position by a predetermined angle in the position adjustment step for each processing cycle;
The substrate processing method , wherein the predetermined angle is determined by dividing 360 degrees by the number of repetitions of the processing cycle .
前記基板処理装置は、一の前記CORモジュールと一の前記加熱モジュールを含む減圧モジュール群を複数有し、
一の減圧モジュール群における処理と他の減圧モジュール群における処理とを並行して行う、請求項1に記載の基板処理方法。
The substrate processing apparatus has a plurality of decompression module groups each including one COR module and one heating module,
2. The substrate processing method according to claim 1, wherein processing in one decompression module group and processing in another decompression module group are performed in parallel.
前記処理サイクルは、所定枚数の基板で構成されたグループ毎に行われる、請求項1又は2に記載の基板処理方法。 3. The substrate processing method according to claim 1, wherein said processing cycle is performed for each group consisting of a predetermined number of substrates. 前記グループにおける基板の所定枚数は、前記処理サイクルの工程数と、前記CORモジュール又は前記加熱モジュールで処理される基板の枚数とに応じて決定される、請求項3に記載の基板処理方法。 4. The substrate processing method according to claim 3, wherein the predetermined number of substrates in said group is determined according to the number of steps in said processing cycle and the number of substrates to be processed in said COR module or said heating module. 前記グループにおける基板の所定枚数は、1ロットに含まれる基板の枚数である、請求項3に記載の基板処理方法。 4. The substrate processing method according to claim 3, wherein the predetermined number of substrates in said group is the number of substrates included in one lot. 基板を処理する基板処理装置であって、
減圧雰囲気下で基板にCOR処理を行うCORモジュールと、
減圧雰囲気下で基板に加熱処理を行う加熱モジュールと、
大気雰囲気下で基板に冷却処理を行う冷却モジュールと、
同一の基板に対して前記COR処理、前記加熱処理及び前記冷却処理を順に行う処理サイクルを繰り返し行うように、前記CORモジュール、前記加熱モジュール及び前記冷却モジュールを制御する制御部と、を有し、
前記処理サイクルは、前記COR処理工程の前に、基板を回転させて水平方向の向きを調節する位置調節工程を有し、
前記制御部は、
前記処理サイクル毎に、前記位置調節工程において基準位置からの基板の向きを所定角度変動させ、
前記所定角度を、360度を前記処理サイクルの繰り返し数で除して決定する、基板処理装置。
A substrate processing apparatus for processing a substrate,
a COR module that performs COR processing on a substrate under a reduced pressure atmosphere;
a heating module that heats the substrate under a reduced pressure atmosphere;
a cooling module for cooling the substrate in an atmospheric atmosphere;
a control unit that controls the COR module, the heating module, and the cooling module so as to repeatedly perform a processing cycle in which the COR processing, the heating processing, and the cooling processing are sequentially performed on the same substrate ;
The processing cycle includes a position adjustment step of rotating the substrate to adjust its horizontal orientation before the COR processing step,
The control unit
changing the orientation of the substrate from the reference position by a predetermined angle in the position adjustment step for each processing cycle;
The substrate processing apparatus , wherein the predetermined angle is determined by dividing 360 degrees by the number of repetitions of the processing cycle .
JP2018127730A 2018-07-04 2018-07-04 Substrate processing method and substrate processing apparatus Active JP7137976B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018127730A JP7137976B2 (en) 2018-07-04 2018-07-04 Substrate processing method and substrate processing apparatus
TW108121423A TWI838381B (en) 2018-07-04 2019-06-20 Substrate processing method and substrate processing device
PCT/JP2019/025154 WO2020008954A1 (en) 2018-07-04 2019-06-25 Substrate processing method and substrate processing apparatus
KR1020217002507A KR102571843B1 (en) 2018-07-04 2019-06-25 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018127730A JP7137976B2 (en) 2018-07-04 2018-07-04 Substrate processing method and substrate processing apparatus

Publications (2)

Publication Number Publication Date
JP2020009835A JP2020009835A (en) 2020-01-16
JP7137976B2 true JP7137976B2 (en) 2022-09-15

Family

ID=69059600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018127730A Active JP7137976B2 (en) 2018-07-04 2018-07-04 Substrate processing method and substrate processing apparatus

Country Status (3)

Country Link
JP (1) JP7137976B2 (en)
KR (1) KR102571843B1 (en)
WO (1) WO2020008954A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022053047A (en) * 2020-09-24 2022-04-05 東京エレクトロン株式会社 Transfer method and processing system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135517A (en) 2006-11-28 2008-06-12 Tokyo Electron Ltd Controller and controlling method of substrate processor, and storage medium storing control program
WO2012140837A1 (en) 2011-04-13 2012-10-18 パナソニック株式会社 Plasma processing device and plasma processing method
JP2017092144A (en) 2015-11-05 2017-05-25 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus
JP2017126734A (en) 2016-01-13 2017-07-20 東京エレクトロン株式会社 Substrate processing method, substrate processing device, and substrate processing system
JP2017147417A (en) 2016-02-19 2017-08-24 東京エレクトロン株式会社 Substrate processing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5084250B2 (en) 2006-12-26 2012-11-28 東京エレクトロン株式会社 Gas processing apparatus, gas processing method, and storage medium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135517A (en) 2006-11-28 2008-06-12 Tokyo Electron Ltd Controller and controlling method of substrate processor, and storage medium storing control program
WO2012140837A1 (en) 2011-04-13 2012-10-18 パナソニック株式会社 Plasma processing device and plasma processing method
JP2017092144A (en) 2015-11-05 2017-05-25 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus
JP2017126734A (en) 2016-01-13 2017-07-20 東京エレクトロン株式会社 Substrate processing method, substrate processing device, and substrate processing system
JP2017147417A (en) 2016-02-19 2017-08-24 東京エレクトロン株式会社 Substrate processing method

Also Published As

Publication number Publication date
KR102571843B1 (en) 2023-08-28
KR20210024108A (en) 2021-03-04
WO2020008954A1 (en) 2020-01-09
JP2020009835A (en) 2020-01-16
TW202015135A (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US11062931B2 (en) Semiconductor apparatus with inner wafer carrier buffer and method
JP6131320B2 (en) Substrate processing apparatus, program, and semiconductor device manufacturing method
JPH1084029A (en) Treatment system
JP6600588B2 (en) Substrate transport mechanism cleaning method and substrate processing system
US11557493B2 (en) Substrate cleaning apparatus and substrate cleaning method
JP4494523B2 (en) Inline type wafer transfer apparatus and substrate transfer method
JP7137976B2 (en) Substrate processing method and substrate processing apparatus
CN106716617B (en) Substrate transfer method and processing system
WO2020059574A1 (en) Vacuum process device and substrate transporting method
JP7137977B2 (en) SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD
KR101817216B1 (en) Apparatus and method for treating a substrate
JP7175151B2 (en) Conveying method
JP2020145329A (en) Substrate storage device
WO2022065077A1 (en) Conveyance method and processing system
JP7445509B2 (en) Substrate processing equipment and substrate transport method
WO2021054167A1 (en) Transport device and transport method
WO2023002860A1 (en) Door mechanism, substrate processing device, and substrate cleaning method
JPH11145251A (en) Substrate processor
JPH10189612A (en) Semiconductor heat-treating device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7137976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150