JP7136937B2 - 少なくとも2つの被乗数を乗算するための計算ユニット、方法及びコンピュータプログラム - Google Patents
少なくとも2つの被乗数を乗算するための計算ユニット、方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP7136937B2 JP7136937B2 JP2020570826A JP2020570826A JP7136937B2 JP 7136937 B2 JP7136937 B2 JP 7136937B2 JP 2020570826 A JP2020570826 A JP 2020570826A JP 2020570826 A JP2020570826 A JP 2020570826A JP 7136937 B2 JP7136937 B2 JP 7136937B2
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- unit
- base
- machine learning
- learning system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/4833—Logarithmic number system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Software Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Image Analysis (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Die Bonding (AREA)
Description
独国特許出願公開第102013220432号明細書は、組み込まれた制御モジュール用のモデル計算ユニットを開示している。この制御モジュールには、データに基づいた関数モデル、特にガウス過程モデルを計算するために、純粋なハードウェアに基づく実装によって、指数機能、加算機能及び乗算機能が少なくとも1つの内部ループ及び外部ループにおいて備えられている。
第1の態様においては、本発明は、独立請求項1に記載されている計算ユニットに関する。計算ユニットは、少なくとも2つの被乗数の乗算を実行するように構成されている。被乗数は、それぞれ第1の指数と第1の底とを有している。被乗数、特に第1の底は、それぞれ第2の底と第2及び第3の指数とを有している。
Claims (21)
- 少なくとも2つの被乗数(c,d)の乗算を実行するように構成されている計算ユニットであって、
前記被乗数(c,d)は、それぞれ第1の指数
前記第1の底(Bc,Bd)は、それぞれ第2の底と第2及び第3の指数(zc,zd)とを有しており、
前記計算ユニットは、少なくとも1つのビットシフトユニットと、算術ユニットと、メモリとを含み、
前記ビットシフトユニットは、2進数を事前に設定可能な桁数だけシフトさせ、前記算術ユニットは、前記第3の指数(zc,zd)の一方から他方の減算を実行し、
前記ビットシフトユニットは、前記被乗数(c,d)の前記第1の指数のうちの1つの指数
前記算術ユニットは、前記第1のシフトの結果を、前記被乗数(c,d)の他の第1の指数
前記加算の結果は、前記第3の指数(zc,zd)のうちの小さい方の指数(zb)に関連して、整数部(英語:integer part)と小数部(英語:fractional part)とに分けられ、
前記小数部の2進数が、前記メモリから読み取られ、さらに、
前記ビットシフトユニットは、前記小数部の前記2進数を、前記整数部の値の桁数だけシフトさせる第2のシフトを実行する、
計算ユニット。 - 前記ビットシフトユニットは、前記第3の指数(zc,zd)の減算の値に関連して、複数の「0」で右側を埋めることによって、前記第1のシフトを実行する、請求項1に記載の計算ユニット。
- 前記メモリは、少なくとも2nのエントリを有しており、ここで、nは、前記第3の指数(zc,zd)のうちの小さい方の指数の絶対値に等しく、
前記小数部は、前記メモリから前記小数部の二値を読み取るために、アドレスとして使用される、請求項1又は2に記載の計算ユニット。 - 前記計算ユニットはさらに、それぞれ少なくとも2つの被乗数の複数の乗算の結果を累積する累積ユニットを含む、請求項1乃至3のいずれか一項に記載の計算ユニット。
- 前記累積ユニットは、加算器ツリーによって実現されている、請求項4に記載の計算ユニット。
- 前記第2のシフトの結果を指数表現に変換する換算ユニット(411)を有している、請求項1乃至5のいずれか一項に記載の計算ユニット。
- 前記換算ユニット(411)は、プライオリティエンコーダである、請求項6に記載の計算ユニット。
- 計算ユニット上で少なくとも2つの被乗数(c,d)を乗算する方法(10)であって、前記被乗数(c,d)は、それぞれ第1の指数
前記第1の底(Bc,Bd)は、それぞれ第2の底と第2及び第3の指数(zc,zd)とを有している、方法において、
・前記被乗数(c,d)の前記第1の指数
・前記第3の指数(zc,zd)の一方から他方を前記算術ユニットが減算するステップと、
・前記被乗数(c,d)の前記第1の指数のうちの1つの指数
・前記第1のシフトの結果を、前記被乗数(c,d)の他の第1の指数
・前記加算の結果を、前記第3の指数(zc,zd)のうちの小さい方の指数(zb)に関連して、整数部(英語:integer part)と小数部(英語:fractional part)とに前記算術ユニットが分けるステップと、
・前記小数部の2進数を、前記整数部の値の桁数だけシフトさせる第2のシフトを前記ビットシフトユニットが実行するステップと、
を含む、
少なくとも2つの被乗数(c,d)を乗算する方法(10)。 - 前記小数部の前記2進数を前記メモリから読み取り、
前記小数部を、前記小数部の前記2進数を読み取るために、メモリのアドレスとして使用する、請求項8に記載の方法。 - 前記メモリは、ルックアップテーブルである、請求項9に記載の方法。
- 前記第2のシフトの結果を、指数と事前に設定可能な底とに分解する、請求項8乃至10のいずれか一項に記載の方法。
- 各前記第2の底は、値2を有しており、各前記第2の指数は、値2を有している、請求項8乃至11のいずれか一項に記載の方法。
- 前記提供された指数を、最大10ビットを使用して表す、請求項8乃至12のいずれか一項に記載の方法。
- 機械学習システムの動作方法であって、
前記機械学習システムの複数のパラメータ及び中間変数を指数表現によって被乗数としてメモリに格納し、
格納された前記被乗数の乗算を、請求項8乃至13のいずれか一項に記載の方法に従って実行する
機械学習システムの動作方法。 - 前記機械学習システムのトレーニングの際に、少なくとも、前記機械学習システムの前記中間変数及び前記パラメータの前記指数表現に対する前記第1の底(B c ,B d )及び前記第2の底を求める、請求項14に記載の動作方法。
- 前記機械学習システムのトレーニングの後に、少なくとも、前記機械学習システムの前記中間変数及び前記パラメータの前記指数表現に対する前記第1の底(B c ,B d )及び前記第2の底を求める、請求項14に記載の動作方法。
- 伝達された量子化誤差に関連して前記第1の底(B c ,B d )及び前記第2の底を求め、
前記伝達された量子化誤差は、2つの被乗数と量子化された指数との乗算の結果と、前記2つの被乗数と実数の指数との乗算の結果との差を表す、請求項15又は16に記載の動作方法。 - 前記指数表現の求められた前記第1の底(B c ,B d )及び前記第2の底に関連して前記指数を求め、求められた前記指数を量子化し、
前記指数の前記量子化の際、10ビットによる前記指数の量子化の分解能から始めて、量子化誤差を表す変数が事前に設定可能な変数よりも小さい場合に、前記分解能を1ビットずつ段階的に減らす、請求項15乃至17のいずれか一項に記載の動作方法。 - 前記機械学習システムの入力変数は、センサによって検出された変数であり、
前記機械学習システムの出力変数に関連して制御変数を求める、請求項14乃至18のいずれか一項に記載の動作方法。 - コンピュータ上における実行の際に、前記コンピュータに、請求項8乃至13のいずれか一項に記載の方法又は請求項14乃至19のいずれか一項に記載の動作方法を実施させるための命令を含むコンピュータプログラム。
- 請求項20に記載のコンピュータプログラムが格納されている機械可読メモリ素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018209901.4A DE102018209901A1 (de) | 2018-06-19 | 2018-06-19 | Recheneinheit, Verfahren und Computerprogramm zum Multiplizieren zumindest zweier Multiplikanden |
DE102018209901.4 | 2018-06-19 | ||
PCT/EP2019/063119 WO2019242968A1 (de) | 2018-06-19 | 2019-05-21 | Recheneinheit, verfahren und computerprogramm zum multiplizieren zumindest zweier multiplikanden |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021528756A JP2021528756A (ja) | 2021-10-21 |
JP7136937B2 true JP7136937B2 (ja) | 2022-09-13 |
Family
ID=66770423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020570826A Active JP7136937B2 (ja) | 2018-06-19 | 2019-05-21 | 少なくとも2つの被乗数を乗算するための計算ユニット、方法及びコンピュータプログラム |
Country Status (7)
Country | Link |
---|---|
US (1) | US11537361B2 (ja) |
EP (1) | EP3811199B1 (ja) |
JP (1) | JP7136937B2 (ja) |
CN (1) | CN112292663B (ja) |
DE (1) | DE102018209901A1 (ja) |
TW (1) | TWI819005B (ja) |
WO (1) | WO2019242968A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220413804A1 (en) * | 2021-06-28 | 2022-12-29 | Micron Technology, Inc. | Efficient complex multiply and accumulate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067182A (ja) | 2001-08-28 | 2003-03-07 | Matsushita Electric Works Ltd | 演算装置および演算方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555768A (en) * | 1983-06-07 | 1985-11-26 | Rca Corporation | Digital signal processing system employing logarithms to multiply and divide |
JPH0283728A (ja) * | 1988-09-21 | 1990-03-23 | Hitachi Ltd | 浮動小数点乗算装置 |
DE4123186A1 (de) * | 1990-07-13 | 1992-01-23 | Aisuke Katayama | Multiplikationseinrichtung vom typ fuer unterteilte produkte, die zum ausfuehren einer multiplikation numerischer werte mit vielen stellen bei hoher genauigkeit faehig ist |
JPH0540605A (ja) | 1991-08-02 | 1993-02-19 | Toshiba Corp | 浮動小数点乗算装置 |
JP3950920B2 (ja) * | 1994-11-17 | 2007-08-01 | 株式会社ルネサステクノロジ | 積和演算器及びデータ処理装置 |
US5880984A (en) * | 1997-01-13 | 1999-03-09 | International Business Machines Corporation | Method and apparatus for performing high-precision multiply-add calculations using independent multiply and add instruments |
DE10107376A1 (de) * | 2001-02-16 | 2002-08-29 | Infineon Technologies Ag | Verfahren und Vorrichtung zum modularen Multiplizieren und Rechenwerk zum modularen Multiplizieren |
US8150902B2 (en) * | 2009-06-19 | 2012-04-03 | Singular Computing Llc | Processing with compact arithmetic processing element |
US8667042B2 (en) * | 2010-09-24 | 2014-03-04 | Intel Corporation | Functional unit for vector integer multiply add instruction |
DE102013209657A1 (de) * | 2013-05-24 | 2014-11-27 | Robert Bosch Gmbh | FMA-Einheit, insbesondere zur Verwendung in einer Modellberechnungseinheit zur rein hardwarebasierten Berechnung von Funktionsmodellen |
DE102013220432A1 (de) | 2013-10-10 | 2015-04-16 | Robert Bosch Gmbh | Modellberechnungseinheit für einen integrierten Steuerbaustein zur Berechnung von LOLIMOT |
US9778908B2 (en) * | 2014-07-02 | 2017-10-03 | Via Alliance Semiconductor Co., Ltd. | Temporally split fused multiply-accumulate operation |
US10664751B2 (en) * | 2016-12-01 | 2020-05-26 | Via Alliance Semiconductor Co., Ltd. | Processor with memory array operable as either cache memory or neural network unit memory |
GB201607713D0 (en) * | 2016-05-03 | 2016-06-15 | Imagination Tech Ltd | Convolutional neural network |
US10621486B2 (en) * | 2016-08-12 | 2020-04-14 | Beijing Deephi Intelligent Technology Co., Ltd. | Method for optimizing an artificial neural network (ANN) |
-
2018
- 2018-06-19 DE DE102018209901.4A patent/DE102018209901A1/de active Pending
-
2019
- 2019-05-21 WO PCT/EP2019/063119 patent/WO2019242968A1/de unknown
- 2019-05-21 US US17/051,429 patent/US11537361B2/en active Active
- 2019-05-21 JP JP2020570826A patent/JP7136937B2/ja active Active
- 2019-05-21 CN CN201980041325.5A patent/CN112292663B/zh active Active
- 2019-05-21 EP EP19728587.7A patent/EP3811199B1/de active Active
- 2019-06-17 TW TW108120879A patent/TWI819005B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067182A (ja) | 2001-08-28 | 2003-03-07 | Matsushita Electric Works Ltd | 演算装置および演算方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102018209901A1 (de) | 2019-12-19 |
US11537361B2 (en) | 2022-12-27 |
JP2021528756A (ja) | 2021-10-21 |
TWI819005B (zh) | 2023-10-21 |
CN112292663A (zh) | 2021-01-29 |
KR20210021540A (ko) | 2021-02-26 |
TW202001547A (zh) | 2020-01-01 |
CN112292663B (zh) | 2023-12-12 |
WO2019242968A1 (de) | 2019-12-26 |
EP3811199A1 (de) | 2021-04-28 |
EP3811199B1 (de) | 2023-08-23 |
US20210224037A1 (en) | 2021-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11216721B2 (en) | Method for calculating a neuron layer of a multi-layer perceptron model with simplified activation function | |
JP6977864B2 (ja) | 推論装置、畳み込み演算実行方法及びプログラム | |
EP3627397B1 (en) | Processing method and apparatus | |
US11429838B2 (en) | Neural network device for neural network operation, method of operating neural network device, and application processor including the neural network device | |
KR20190062129A (ko) | 컨볼루션 신경망 계산을 위한 저전력 하드웨어 가속 방법 및 시스템 | |
JP7414930B2 (ja) | 情報処理装置、情報処理方法 | |
CN111696149A (zh) | 针对基于cnn的立体匹配算法的量化方法 | |
CN111260020A (zh) | 卷积神经网络计算的方法和装置 | |
JP7136937B2 (ja) | 少なくとも2つの被乗数を乗算するための計算ユニット、方法及びコンピュータプログラム | |
WO2018196750A1 (zh) | 处理乘加运算的装置和处理乘加运算的方法 | |
EP4293575A1 (en) | Hardware implementation of an attention-based neural network | |
JP2022022876A (ja) | 畳み込みニューラルネットワーク処理装置 | |
CN112215347A (zh) | 用于确定神经网络的成对连续层之间的传递函数的方法和计算工具 | |
CN112183726A (zh) | 一种神经网络全量化方法及系统 | |
KR102677741B1 (ko) | 2개 이상의 피승수를 곱하기 위한 계산 유닛, 방법 및 컴퓨터 프로그램 | |
KR102208274B1 (ko) | 특히 함수 모델을 순수 하드웨어에 기초하여 연산하기 위한 함수 모델 유닛 내에서 사용하기 위한 fma 유닛 | |
CN115019150B (zh) | 目标检测定点模型建立方法、装置及可读存储介质 | |
JP7475164B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP2019079183A (ja) | 演算装置及び車載制御装置 | |
CN113419779A (zh) | 可扩展多精度数据流水线系统和方法 | |
CN111860095A (zh) | 一种状态检测模型训练方法及装置、状态检测方法及装置 | |
WO2023004799A1 (zh) | 电子设备及神经网络量化方法 | |
US20230267313A1 (en) | Electronic device for performing convolution calculation and operation method therefor | |
CN116205275A (zh) | 量化参数模型的训练方法及装置、电子设备、存储介质 | |
WO2022221885A2 (en) | Quantization range estimation for quantized training |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7136937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |