JP7114659B2 - ニューラルネットワーク方法及び装置 - Google Patents
ニューラルネットワーク方法及び装置 Download PDFInfo
- Publication number
- JP7114659B2 JP7114659B2 JP2020134566A JP2020134566A JP7114659B2 JP 7114659 B2 JP7114659 B2 JP 7114659B2 JP 2020134566 A JP2020134566 A JP 2020134566A JP 2020134566 A JP2020134566 A JP 2020134566A JP 7114659 B2 JP7114659 B2 JP 7114659B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- weight
- plane
- elements
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/088—Non-supervised learning, e.g. competitive learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/004—Artificial life, i.e. computing arrangements simulating life
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Evolutionary Biology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Neurology (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Bioinformatics & Computational Biology (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Image Analysis (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Description
Claims (28)
- プロセッサ実施データ処理方法において、
入力特徴マップの複数の入力平面のうち、第1入力チャネルに対応する第1入力平面を受信するステップと、
ウェイトカーネルの複数のウェイト平面のうち、前記第1入力チャネルに対応する第1ウェイト平面を受信するステップと、
前記第1入力平面内の第1入力エレメントの少なくとも一部と、前記第1ウェイト平面内の第1ウェイトエレメントの少なくとも一部との間の乗算演算から乗算結果を累積して第1累積データを生成するステップと、
前記第1累積データに基づいて出力特徴マップの複数の出力平面のうち第1出力チャネルに対応する第1出力平面を生成するステップと、
前記第1ウェイトエレメントのうち、0に対応しないノンゼロウェイトエレメントの数を決定するステップと、
予め決定された方式の演算を行う複数の演算タイプのうち、前記決定されたノンゼロウェイトエレメントの数に対応する演算タイプを選択するステップと、
を含み、
前記複数の入力平面のそれぞれ、及び前記複数のウェイト平面のそれぞれは入力チャネルに各々対応し、
前記複数の出力平面のそれぞれは、出力チャネルに各々対応する、データ処理方法。 - 前記第1出力平面を生成するステップは、前記第1累積データを含んでいる各入力チャネルに関する各累積データの合計に基づいて前記第1出力平面を生成するステップを含む、請求項1に記載のデータ処理方法。
- 前記入力平面のうち第2入力チャネルに対応する第2入力平面を受信するステップと、
前記複数のウェイト平面のうち前記第2入力チャネルに対応する第2ウェイト平面を受信するステップと、
前記第2入力平面内の第2入力エレメントの少なくとも一部と、前記第2ウェイト平面内の第2ウェイトエレメントの少なくとも一部との間の乗算結果を累積して第2累積データを生成するステップと、
をさらに含む、請求項1又は2に記載のデータ処理方法。 - 前記第1出力平面を生成するステップは、前記第1累積データと前記第2累積データの合計に基づいて前記第1出力平面を生成するステップを含む、請求項3に記載のデータ処理方法。
- 前記第1累積データを生成するステップは、
前記第1入力平面から前記第1ウェイトエレメントの前記一部に対応する第1入力エレメントベクトルを抽出するステップと、
前記第1入力エレメントベクトルと前記第1ウェイトエレメントの前記一部との間の乗算演算の乗算結果に対応する第1加重された入力エレメントベクトルを生成するステップと、
前記第1加重された入力エレメントベクトルを累積して前記第1累積データを生成するステップと、
を含む、請求項1乃至4のいずれか一項に記載のデータ処理方法。 - 前記第1入力エレメントベクトルを抽出するステップは、
前記第1ウェイトエレメントの前記一部のインデックスに基づいて、前記第1入力エレメントベクトルに対応するオフセットを決定するステップと、
前記決定されたオフセットに基づいて、前記第1入力平面から前記第1入力エレメントベクトルを抽出するステップと、
を含む、請求項5に記載のデータ処理方法。 - 前記第1入力エレメントベクトルのサイズ及び前記第1加重された入力エレメントベクトルのサイズは、SIMD演算単位に対応する、請求項5に記載のデータ処理方法。
- 前記第1累積データが生成されるとき、前記第1ウェイトエレメントの前記一部のうち、0の値に対応するゼロウェイトエレメントと、前記第1入力エレメントの前記一部との間の乗算演算は省略される、請求項1乃至7のいずれか一項に記載のデータ処理方法。
- 前記第1累積データを生成するステップは、前記選択された演算タイプに基づいて前記第1入力エレメントの前記一部と、前記第1ウェイトエレメントの前記一部に対応する前記ノンゼロウェイトエレメントとの間の前記乗算演算の前記乗算結果を累積して前記第1累積データを生成するステップを含む、請求項1に記載のデータ処理方法。
- 前記第1累積データを生成するステップは、
前記ノンゼロウェイトエレメントのインデックスに基づいて、前記第1入力平面から前記ノンゼロウェイトエレメントに対応する第1入力エレメントベクトルを抽出するステップと、
前記第1入力エレメントベクトルと、前記第1ウェイトエレメントの前記一部に対応する前記ノンゼロウェイトエレメントとの間の乗算演算の乗算結果に対応する第1加重された入力エレメントベクトルを生成するステップと、
前記第1加重された入力エレメントベクトルを累積して前記第1累積データを生成するステップと、
を含む、請求項1に記載のデータ処理方法。 - 前記ウェイト平面それぞれのウェイトエレメントそれぞれに前記第1入力平面の複数のエレメントを個別的に乗算するステップをさらに含む、請求項1乃至10のいずれか一項に記載のデータ処理方法。
- ハードウェアに請求項1乃至請求項11のいずれか一項に記載の方法を実行させるためのコンピュータプログラム。
- データ処理装置において、
入力特徴マップの複数の入力平面のうち、第1入力チャネルに対応する第1入力平面を受信し、ウェイトカーネルの複数のウェイト平面のうち、前記第1入力チャネルに対応する第1ウェイト平面を受信し、前記第1入力平面内の第1入力エレメントの少なくとも一部と、前記第1ウェイト平面内の第1ウェイトエレメントの少なくとも一部との間の乗算演算から乗算結果を累積して第1累積データを生成し、前記第1累積データに基づいて出力特徴マップの複数の出力平面のうち、第1出力チャネルに対応する第1出力平面を生成し、前記第1ウェイトエレメントのうち、0に対応しないノンゼロウェイトエレメントの数を決定し、予め決定された方式の演算を行う複数の演算タイプのうち、前記決定されたノンゼロウェイトエレメントの数に対応する演算タイプを選択する1つ以上のプロセッサを含み、
前記複数の入力平面のそれぞれ、及び前記複数のウェイト平面のそれぞれは入力チャネルに各々対応し、
前記複数の出力平面のそれぞれは、出力チャネルに各々対応する、
データ処理装置。 - 前記プロセッサは、前記第1累積データを含んでいる各入力チャネルに関する各累積データの合計に基づいて前記第1出力平面を生成する、請求項13に記載のデータ処理装置。
- 前記プロセッサは、前記入力平面のうち第2入力チャネルに対応する第2入力平面を受信し、前記複数のウェイト平面のうち前記第2入力チャネルに対応する第2ウェイト平面を受信し、前記第2入力平面内の第2入力エレメントの少なくとも一部と、前記第2ウェイト平面内の第2ウェイトエレメントの少なくとも一部との間の乗算結果を累積して第2累積データを生成する、請求項13または14に記載のデータ処理装置。
- 前記プロセッサは、前記第1累積データ及び前記第2累積データの合計に基づいて前記第1出力平面を生成するステップを含む、請求項15に記載のデータ処理装置。
- 前記プロセッサは、前記第1入力平面から前記第1ウェイトエレメントの前記一部に対応する第1入力エレメントベクトルを抽出し、前記第1入力エレメントベクトルと前記第1ウェイトエレメントの前記一部との間の乗算演算の乗算結果に対応する第1加重された入力エレメントベクトルを生成し、前記第1加重された入力エレメントベクトルを累積して前記第1累積データを生成する、請求項13乃至16のいずれか一項に記載のデータ処理装置。
- 前記プロセッサは、前記第1ウェイトエレメントの前記一部のインデックスに基づいて前記第1入力エレメントベクトルに対応するオフセットを決定し、前記決定されたオフセットに基づいて前記第1入力平面から前記第1入力エレメントベクトルを抽出する、請求項17に記載のデータ処理装置。
- 前記第1入力エレメントベクトルのサイズ及び前記第1加重された入力エレメントベクトルのサイズは、SIMD演算単位に対応する、請求項17に記載のデータ処理装置。
- 前記第1累積データが生成されるとき、前記第1ウェイトエレメントの前記一部のうち、0の値に対応するゼロウェイトエレメントと、前記第1入力エレメントの前記一部との間の乗算演算は省略される、請求項13乃至19のいずれか一項に記載のデータ処理装置。
- 前記プロセッサは、前記選択された演算タイプに基づいて前記第1入力エレメントの前記一部と、前記第1ウェイトエレメントの前記一部に対応する前記ノンゼロウェイトエレメントとの間の前記乗算演算の前記乗算結果を累積して前記第1累積データを生成する、請求項13に記載のデータ処理装置。
- 前記プロセッサは、前記ノンゼロウェイトエレメントのインデックスに基づいて、前記第1入力平面で前記ノンゼロウェイトエレメントに対応する第1入力エレメントベクトルを抽出し、前記第1入力エレメントベクトルと、前記第1ウェイトエレメントの前記一部に対応する前記ノンゼロウェイトエレメントとの間の乗算演算の乗算結果に対応する第1加重された入力エレメントベクトルを生成し、前記第1加重された入力エレメントベクトルを累積して前記第1累積データを生成する、請求項13に記載のデータ処理装置。
- 前記1つ以上のプロセッサによって実行されれば、前記1つ以上のプロセッサが前記第1入力平面の受信、前記第1ウェイト平面の受信、前記第1累積データの生成、及び前記第1出力平面の生成を行う命令語を格納するメモリをさらに含む、請求項13乃至22のいずれか一項に記載のデータ処理装置。
- 電子装置のプロセッサによって行われる、プロセッサ実施方法において、
複数の入力エレメントを含むニューラルネットワークのレイヤの入力平面を受信するステップと、
複数のウェイトエレメントを含み、前記レイヤの前記入力平面に対応するウェイト平面を受信するステップと、
前記ウェイト平面の各ウェイトエレメントと、前記入力平面の前記複数の入力エレメントの対応入力エレメントとの間の乗算演算を行って取得された乗算結果エレメントを累積して出力平面を生成するステップと、
前記ウェイトエレメントのうち、0に対応しないノンゼロウェイトエレメントの数を決定するステップと、
予め決定された方式の演算を行う複数の演算タイプのうち、前記決定されたノンゼロウェイトエレメントの数に対応する演算タイプを選択するステップと、
を含む方法。 - 前記複数のウェイトエレメントのうち、0の値に対応するゼロウェイトエレメントが存在する場合、前記ゼロウェイトエレメントと前記ゼロウェイトエレメントに対応する入力エレメントとの間の乗算演算が省略される、請求項24に記載の方法。
- 前記ニューラルネットワークのレイヤに関する畳み込み演算は、SIMD基盤で行われる、請求項24または25に記載の方法。
- 前記入力平面及び前記ウェイト平面は1つの入力チャネルに対応し、
前記出力平面は1つの出力チャネルに対応する、請求項24乃至26のいずれか一項に記載の方法。 - 前記入力平面は、前記レイヤの入力特徴マップに対応する複数の入力平面のうちの1つであり、
前記ウェイト平面は、前記レイヤのウェイトカーネルに対応する複数のウェイト平面のうちの1つであり、
前記複数の入力平面から前記入力平面を除いた少なくとも1つの他の入力平面、及び前記複数のウェイト平面から前記ウェイト平面を除いた少なくとも1つの他のウェイト平面に基づいて生成された少なくとも1つの他の出力平面、及び前記出力平面に基づいて前記レイヤの出力特徴マップが決定される、請求項24乃至27のいずれか一項に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0098810 | 2019-08-13 | ||
KR20190098810 | 2019-08-13 | ||
KR10-2019-0127258 | 2019-10-14 | ||
KR1020190127258A KR20210019917A (ko) | 2019-08-13 | 2019-10-14 | 뉴럴 네트워크를 위한 데이터 처리 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021034039A JP2021034039A (ja) | 2021-03-01 |
JP7114659B2 true JP7114659B2 (ja) | 2022-08-08 |
Family
ID=71783857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020134566A Active JP7114659B2 (ja) | 2019-08-13 | 2020-08-07 | ニューラルネットワーク方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210049474A1 (ja) |
EP (1) | EP3789928A3 (ja) |
JP (1) | JP7114659B2 (ja) |
CN (1) | CN112396085A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220114209A (ko) * | 2021-02-08 | 2022-08-17 | 삼성전자주식회사 | 연사 영상 기반의 영상 복원 방법 및 장치 |
US11941111B2 (en) * | 2021-07-31 | 2024-03-26 | International Business Machines Corporation | Exploiting fine-grained structured weight sparsity in systolic arrays |
KR20230064137A (ko) | 2021-11-03 | 2023-05-10 | 삼성전자주식회사 | 터치 센서에 대한 노이즈를 예측하는 디스플레이 장치 및 컴퓨팅 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018028908A (ja) | 2016-08-11 | 2018-02-22 | ビバンテ コーポレーション | ゼロ係数スキップ畳み込みニューラルネットワークエンジン |
JP2018077842A (ja) | 2016-11-07 | 2018-05-17 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 畳み込み神経網処理方法及び装置 |
JP2019008421A (ja) | 2017-06-21 | 2019-01-17 | コニカミノルタ株式会社 | 処理方法、プログラム、情報処理装置、および画像処理装置 |
US20190079764A1 (en) | 2017-09-08 | 2019-03-14 | Oracle International Corporation | Efficient direct convolution using simd instructions |
JP2019087252A (ja) | 2017-11-07 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ニューラルネットワークにおいてデコンボルーション演算を実行する装置及びその方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8301576B2 (en) * | 2005-10-27 | 2012-10-30 | Ca, Inc. | Weighted pattern learning for neural networks |
US10489479B1 (en) * | 2016-09-12 | 2019-11-26 | Habana Labs Ltd. | Matrix multiplication engine |
KR20180073118A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 컨볼루션 신경망 처리 방법 및 장치 |
US10824938B2 (en) * | 2017-04-24 | 2020-11-03 | Intel Corporation | Specialized fixed function hardware for efficient convolution |
GB2568082B (en) * | 2017-11-03 | 2021-06-16 | Imagination Tech Ltd | Hierarchical mantissa bit length selection for hardware implementation of deep neural network |
KR20190066473A (ko) * | 2017-12-05 | 2019-06-13 | 삼성전자주식회사 | 뉴럴 네트워크에서 컨볼루션 연산을 처리하는 방법 및 장치 |
US11544559B2 (en) * | 2019-01-08 | 2023-01-03 | Neuralmagic Inc. | System and method for executing convolution in a neural network |
-
2020
- 2020-04-23 US US16/856,112 patent/US20210049474A1/en active Pending
- 2020-06-12 CN CN202010534666.0A patent/CN112396085A/zh active Pending
- 2020-07-23 EP EP20187317.1A patent/EP3789928A3/en active Pending
- 2020-08-07 JP JP2020134566A patent/JP7114659B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018028908A (ja) | 2016-08-11 | 2018-02-22 | ビバンテ コーポレーション | ゼロ係数スキップ畳み込みニューラルネットワークエンジン |
JP2018077842A (ja) | 2016-11-07 | 2018-05-17 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 畳み込み神経網処理方法及び装置 |
JP2019008421A (ja) | 2017-06-21 | 2019-01-17 | コニカミノルタ株式会社 | 処理方法、プログラム、情報処理装置、および画像処理装置 |
US20190079764A1 (en) | 2017-09-08 | 2019-03-14 | Oracle International Corporation | Efficient direct convolution using simd instructions |
JP2019087252A (ja) | 2017-11-07 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ニューラルネットワークにおいてデコンボルーション演算を実行する装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112396085A (zh) | 2021-02-23 |
US20210049474A1 (en) | 2021-02-18 |
EP3789928A3 (en) | 2021-04-21 |
JP2021034039A (ja) | 2021-03-01 |
EP3789928A2 (en) | 2021-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7114659B2 (ja) | ニューラルネットワーク方法及び装置 | |
US11580386B2 (en) | Convolutional layer acceleration unit, embedded system having the same, and method for operating the embedded system | |
CN108615072B (zh) | 在硬件中执行平均池化 | |
CN109871936B (zh) | 用于处理神经网络中的卷积运算的方法和装置 | |
US20210224125A1 (en) | Operation Accelerator, Processing Method, and Related Device | |
JP2022037022A (ja) | ハードウェアにおけるカーネルストライドの実行 | |
KR102562320B1 (ko) | 비트 연산 기반의 뉴럴 네트워크 처리 방법 및 장치 | |
TW201830297A (zh) | 用於類神經網路計算的旋轉資料 | |
JP2019537139A5 (ja) | ||
KR20180073118A (ko) | 컨볼루션 신경망 처리 방법 및 장치 | |
JP2018518730A (ja) | ニューラルネットワークプロセッサにおけるバッチ処理 | |
US20220083857A1 (en) | Convolutional neural network operation method and device | |
JP7403638B2 (ja) | 高速なスパースニューラルネットワーク | |
JP2015197702A (ja) | 情報処理装置、情報処理方法 | |
KR20210079785A (ko) | 뉴럴 네트워크의 컨볼루션 연산 처리 방법 및 장치 | |
US11593628B2 (en) | Dynamic variable bit width neural processor | |
US20230196113A1 (en) | Neural network training under memory restraint | |
US11568323B2 (en) | Electronic device and control method thereof | |
KR20220059194A (ko) | 대상 객체에 적응적인 객체 추적 방법 및 장치 | |
US11562554B1 (en) | Workload reduction for non-maximum suppression operation | |
CN114792387A (zh) | 图像恢复方法和设备 | |
US11435941B1 (en) | Matrix transpose hardware acceleration | |
US11573765B2 (en) | Fused convolution and batch normalization for neural networks | |
WO2020112152A1 (en) | Systems and related methods for reducing the resource consumption of a convolutional neural network | |
US11636569B1 (en) | Matrix transpose hardware acceleration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7114659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |