JP7109973B2 - semiconductor equipment - Google Patents
semiconductor equipment Download PDFInfo
- Publication number
- JP7109973B2 JP7109973B2 JP2018077298A JP2018077298A JP7109973B2 JP 7109973 B2 JP7109973 B2 JP 7109973B2 JP 2018077298 A JP2018077298 A JP 2018077298A JP 2018077298 A JP2018077298 A JP 2018077298A JP 7109973 B2 JP7109973 B2 JP 7109973B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- insulator
- transistor
- conductor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
本発明の一態様は、半導体装置に関する。 One embodiment of the present invention relates to a semiconductor device.
また、本発明の一形態は半導体装置に関する。なお、本発明の一形態は上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。 One embodiment of the present invention also relates to a semiconductor device. Note that one aspect of the present invention is not limited to the above technical field. The technical field of the invention disclosed in this specification and the like relates to products, methods, or manufacturing methods. Alternatively, one aspect of the invention relates to a process, machine, manufacture, or composition of matter.
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、蓄電装置、制御システム、半導体回路及び電子機器は、半導体装置を有する場合がある。 Note that a semiconductor device in this specification and the like refers to all devices that can function by utilizing semiconductor characteristics. Display devices, light-emitting devices, storage devices, electro-optical devices, power storage devices, control systems, semiconductor circuits, and electronic devices may include semiconductor devices.
近年、車両の高性能化に伴い、センサやアクチュエータをいった装置が車両などに多数搭載されている。これらの装置は、信号を処理するための半導体装置によって電気的に制御される(例えば特許文献1を参照)。 2. Description of the Related Art In recent years, many devices such as sensors and actuators have been installed in vehicles as the performance of vehicles has improved. These devices are electrically controlled by semiconductor devices for processing signals (see, for example, US Pat.
信号処理を行うための回路を備えた半導体装置は、トランジスタ等の素子で構成される。車両等に搭載される半導体装置は、例えば高温のエンジンから熱の影響を受ける。チャネル形成領域がシリコンで構成されるトランジスタ(Siトランジスタ)では、信号処理を行うトランジスタが高温にさらされることで電気特性が変動する。電気特性の変動は、データの保持や、書き込みおよび読み出し、を行う記憶装置で起こる場合、問題となる。 2. Description of the Related Art A semiconductor device including a circuit for signal processing is composed of elements such as transistors. A semiconductor device mounted on a vehicle or the like is affected by heat from, for example, a high-temperature engine. In a transistor whose channel formation region is made of silicon (Si transistor), electrical characteristics change when the transistor performing signal processing is exposed to high temperatures. Variation in electrical characteristics is a problem when it occurs in memory devices that hold, write, and read data.
熱の影響に対して電気特性の変動が小さいトランジスタとして、チャネル形成領域が金属酸化物(酸化物半導体ともいう)で構成されるトランジスタ(OSトランジスタ)がある。OSトランジスタで構成される半導体装置は、200℃といった高温下においてもスイッチング特性を維持することができる。 As a transistor whose electrical characteristics change little due to the influence of heat, there is a transistor (OS transistor) whose channel formation region is formed using a metal oxide (also referred to as an oxide semiconductor). A semiconductor device including an OS transistor can maintain switching characteristics even at a high temperature of 200.degree.
しかしながら、OSトランジスタは高温下において、オン時に流れる電流(オン電流)は変化しにくいものの、オフ時に流れるリーク電流(オフ電流)が緩やかに増加する。そのため、高温下で良好なスイッチング特性を維持するためには、高電圧駆動(振幅電圧を大きくする)が望ましい。一方で、高温下でOSトランジスタに高電圧を印加すると、OSトランジスタの劣化が加速されてしまうといった別の問題が生じる。また高温下でのOSトランジスタの劣化を抑制するために、低電圧駆動(振幅電圧を小さくする)によるOSトランジスタの制御を行う場合、十分なオン電流が得られないといった問題が生じる。 However, at high temperatures, the current flowing in the OS transistor (on-current) does not easily change, but the leak current (off-current) flowing in the off-state gradually increases. Therefore, in order to maintain good switching characteristics at high temperatures, high voltage driving (increasing amplitude voltage) is desirable. On the other hand, if a high voltage is applied to the OS transistor at high temperature, another problem arises such that deterioration of the OS transistor is accelerated. Further, in the case where the OS transistor is controlled by low-voltage driving (reduced amplitude voltage) in order to suppress deterioration of the OS transistor at high temperatures, there arises a problem that a sufficient on-current cannot be obtained.
上述の諸問題を鑑み、本発明の一態様は、信頼性に優れた半導体装置を提供することを課題の一とする。または本発明の一態様は、低消費電力化に優れた半導体装置を提供することを課題の一とする。 In view of the above problems, an object of one embodiment of the present invention is to provide a highly reliable semiconductor device. Another object of one embodiment of the present invention is to provide a semiconductor device with excellent low power consumption.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 The description of these problems does not preclude the existence of other problems. Note that one embodiment of the present invention does not necessarily solve all of these problems. Problems other than these are self-evident from the descriptions of the specification, drawings, claims, etc., and it is possible to extract problems other than these from the descriptions of the specification, drawings, claims, etc. is.
本発明の一態様は、センサと、システム制御回路と、電源制御回路と、記憶装置と、を有し、センサは、取得した第1の信号をシステム制御回路に出力する機能を有し、システム制御回路は、第1の信号に応じて、電源制御回路が出力する複数の電圧レベルを切り替えるための第2の信号を出力する機能を有し、電源制御回路は、第2の信号に応じて電圧レベルのいずれか一を記憶装置に出力する機能を有し、記憶装置は、チャネル形成領域に金属酸化物を有するトランジスタで構成される半導体装置である。 One aspect of the present invention includes a sensor, a system control circuit, a power supply control circuit, and a storage device, wherein the sensor has a function of outputting an acquired first signal to the system control circuit; The control circuit has a function of outputting a second signal for switching between a plurality of voltage levels output by the power control circuit according to the first signal, and the power control circuit outputs A semiconductor device has a function of outputting one of voltage levels to a memory device, and the memory device is a semiconductor device including a transistor having a metal oxide in a channel formation region.
本発明の一態様は、センサと、システム制御回路と、電源制御回路と、記憶装置と、プロセッサと、を有し、センサは、取得した第1の信号をシステム制御回路に出力する機能を有し、システム制御回路は、第1の信号に応じて、電源制御回路が出力する複数の電圧レベルを切り替えるための第2の信号、およびプロセッサをアクティブ状態または休止状態を切り替えるための第3の信号を出力する機能を有し、電源制御回路は、第2の信号または第3の信号に応じて電圧レベルのいずれか一を記憶装置に出力する機能を有し、記憶装置は、チャネル形成領域に金属酸化物を有するトランジスタで構成される半導体装置である。 One aspect of the present invention includes a sensor, a system control circuit, a power supply control circuit, a storage device, and a processor, and the sensor has a function of outputting an acquired first signal to the system control circuit. and the system control circuit generates a second signal for switching between the plurality of voltage levels output by the power supply control circuit and a third signal for switching the processor between the active state and the hibernation state in response to the first signal. , the power control circuit has a function of outputting one of the voltage levels to the memory device according to the second signal or the third signal, and the memory device has a function of A semiconductor device including a transistor including a metal oxide.
本発明の一態様において、トランジスタは、トランジスタのソースに印加される電位、およびトランジスタのドレインに印加される電位より、低い電位が印加されるゲート電極を有する半導体装置が好ましい。 In one embodiment of the present invention, the transistor preferably has a gate electrode to which a potential lower than the potential applied to the source of the transistor and the potential applied to the drain of the transistor is included.
本発明の一態様において、金属酸化物は、In(インジウム)またはZn(亜鉛)の一方または双方を含む半導体装置が好ましい。 In one embodiment of the present invention, the metal oxide is preferably a semiconductor device containing one or both of In (indium) and Zn (zinc).
本発明の一態様において、金属酸化物は、Ga(ガリウム)を含む半導体装置が好ましい。 In one embodiment of the present invention, the semiconductor device preferably contains Ga (gallium) as the metal oxide.
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。 Note that another aspect of the present invention is described in the description and drawings in the following embodiments.
本発明の一態様は、信頼性に優れた半導体装置を提供することができる。または本発明の一態様は、低消費電力化に優れた半導体装置を提供することができる。 One embodiment of the present invention can provide a highly reliable semiconductor device. Alternatively, one embodiment of the present invention can provide a semiconductor device with excellent low power consumption.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not preclude the existence of other effects. Note that one embodiment of the present invention does not need to have all of these effects. Effects other than these are self-evident from the descriptions of the specification, drawings, claims, etc., and it is possible to extract effects other than these from the descriptions of the specification, drawings, claims, etc. is.
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments will be described with reference to the drawings. Those skilled in the art will readily appreciate, however, that the embodiments can be embodied in many different forms and that various changes in form and detail can be made therein without departing from the spirit and scope thereof. . Therefore, the present invention should not be construed as being limited to the description of the following embodiments.
なお本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。 In this specification and the like, the ordinal numbers "first", "second", and "third" are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. Also, for example, the component referred to as "first" in one of the embodiments of this specification etc. is the component referred to as "second" in another embodiment or the scope of claims It is possible. Further, for example, the component referred to as "first" in one of the embodiments of this specification etc. may be omitted in other embodiments or the scope of claims.
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。 In the drawings, the same elements, elements having similar functions, elements made of the same material, elements formed at the same time, etc. may be denoted by the same reference numerals, and repeated description thereof may be omitted.
また、本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorともいう)などに分類される。 Moreover, in this specification and the like, a metal oxide is a metal oxide in a broad expression. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors), and the like.
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「OSトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。 For example, when a metal oxide is used for a channel formation region of a transistor, the metal oxide is sometimes called an oxide semiconductor. That is, when a metal oxide has at least one of amplifying action, rectifying action, and switching action, the metal oxide can be called a metal oxide semiconductor. That is, a transistor including a metal oxide in a channel formation region can be called an "oxide semiconductor transistor" or an "OS transistor." Similarly, the above-described “transistor using an oxide semiconductor” is also a transistor including a metal oxide in a channel formation region.
(実施の形態1)
本発明の一態様である半導体装置の構成について説明する。
(Embodiment 1)
A structure of a semiconductor device which is one embodiment of the present invention is described.
図1は、半導体装置のブロック図である。半導体装置100は、センサ101、システム制御回路102(単に制御回路ともいう)、電源制御回路103、記憶装置104および演算装置105を有する。
FIG. 1 is a block diagram of a semiconductor device. The
センサ101は、環境温度の測定ができるセンサ(温度センサ)の機能を有する。センサ101は、システム制御回路102の制御に応じて温度に応じたデータ信号Dtをシステム制御回路102に出力する機能を有する。データ信号Dtは、第1の信号、または温度データともいう。
The
なおセンサ101は、半導体装置100周辺の温度をセンシングし、温度に応じたデータ信号Dtを出力する機能を有する。センサ101としては、例えば、白金、ニッケルまたは銅などの測温抵抗体、サーミスタ、熱電対、IC温度センサなどを用いることができる。
Note that the
システム制御回路102は、データ信号Dtを定期的に取得する機能を有する。システム制御回路102は、データ信号Dtに応じて、電源制御回路103が出力する複数の電圧レベルを切り替えるためのデータ信号Dc1を出力する機能を有する。例えば、データ信号Dtによって環境温度が高いと判定される場合、電源制御回路103が出力する複数の電圧レベルを記憶装置104の状態に応じて切り替える構成とする。またシステム制御回路102は、データ信号Dtは、第2の信号、または切り替え信号ともいう。
The
なお環境温度が高いとは、83℃以上、あるいは121℃以上、あるいは、144℃以上、あるいは192℃以上のことをいう。 A high ambient temperature means 83° C. or higher, 121° C. or higher, 144° C. or higher, or 192° C. or higher.
またシステム制御回路102は、演算装置105のアクティブ状態または休止状態を切り替えるためのデータ信号Dc1を出力する機能を有する。なお演算装置105のアクティブ状態または休止状態を切り替える(パワーゲーティングともいう)ためのデータ信号は、データ信号Dc1とは異なる信号としてもよい。
The
電源制御回路103は、記憶装置104に与える、複数の電源電圧を切り替える機能を有する。複数の電源電圧としては、記憶装置104でのデータ保持のための電圧と、データアクセスを高速で行うための電圧と、の2種類の電圧レベルを例示して説明する。電源制御回路103における2種類の電圧レベルの切り替えは、環境温度が高い場合に信頼性の向上、および、消費電力の低減に対して、特に有効である。本発明の一態様において、その他の電圧を設定する構成としてもよい。
The
環境温度が高い場合、記憶装置104をOSトランジスタで構成する場合であっても、オフ時に流れるリーク電流(オフ電流)が緩やかに増加する。そのため、上述したように良好なスイッチング特性を維持するためには、高電圧駆動が望ましい。一方で、高温環境下で高い電圧をトランジスタに印加し続けると、トランジスタの電気特性、例えば閾値電圧等が加速度的に劣化することになる。そのため、本実施の形態の構成では、高温環境下において、データアクセス時に高電圧駆動とし、データ保持時に低電圧駆動とするよう記憶装置104に与える電源電圧を電源制御回路103で切り替える構成とする。
When the ambient temperature is high, even if the
上記構成とすることで、高電圧を高温環境下でOSトランジスタを印加すると、OSトランジスタの劣化が加速してしまうことを抑制できる。また、高温環境下で低電圧駆動とすることによるOSトランジスタの制御を行う場合に十分なオン電流が得られない場合であっても、データアクセス時には高電圧駆動に切り替える構成とするため、データの書き込みおよび読み出しが高速で行うことができる。 With the above structure, acceleration of deterioration of the OS transistor when a high voltage is applied to the OS transistor in a high-temperature environment can be suppressed. In addition, even if a sufficient on-current cannot be obtained when controlling the OS transistor by low-voltage driving in a high-temperature environment, the configuration switches to high-voltage driving during data access, so data is not affected. Writing and reading can be performed at high speed.
データアクセスのための電圧は、電圧VDDHとグラウンド電圧GND(0V)とで与えられる電圧とする。またデータ保持のための電圧は、電圧VDDLとグラウンド電圧GNDとで与えられる電圧とする。電圧VDDHは、電圧VDDLより大きい電圧とする。電圧VDDLは、グラウンド電圧GNDより大きい電圧とする。環境温度に応じて、当該電圧レベルの切り替えを行う構成とすることで、高温環境下でのオフ電流の増大に伴う消費電力の増加、および記憶装置104における高温環境下でのスイッチング特性の低下とに伴う信頼性の低下、を抑制することができる。
A voltage for data access is a voltage given by voltage VDDH and ground voltage GND (0 V). The voltage for data retention is assumed to be the voltage given by the voltage VDDL and the ground voltage GND. The voltage VDDH is assumed to be higher than the voltage VDDL. The voltage VDDL is assumed to be higher than the ground voltage GND. By adopting a configuration in which the voltage level is switched according to the environmental temperature, power consumption increases due to an increase in off-state current in a high-temperature environment, and switching characteristics of the
記憶装置104は、演算装置105との間で入出力されるデータの保持を行う機能を有する。記憶装置104は、チャネル形成領域に金属酸化物を有するトランジスタ(以下、OSトランジスタ)で構成される。OSトランジスタは、nチャネル型のトランジスタとして説明する。
The
OSトランジスタで回路が構成される記憶装置104は、高温環境下においてもトランジスタのスイッチング特性を維持することができる。そのため、信頼性に優れた半導体装置とすることができる。またSiトランジスタなどと比べて、高温環境下においてもスイッチング特性を維持できるため、別途冷却手段等が必要なく、半導体装置の小型化および低消費電力化を図ることができる。加えてOSトランジスタは、積層して設けることで、レイアウト面積の縮小を図ることができる。なお、OSトランジスタの詳細は後述する実施の形態2等で説明を行う。
The
OSトランジスタで回路が構成される記憶装置104は、スタティックRAM型(SRAM型)の回路構成を有する記憶装置であることが好ましい。SRAM型の回路では、ダイナミックRAM型(DRAM型)などと比べて、データの書き込みおよび読み出しを高速で行うことができ、演算装置105との間で良好なデータの授受を可能にすることができる。
The
演算装置105は、記憶装置104との間で入出力されるデータを用いた演算処理を行う機能を有する。演算装置105は、記憶装置104と同様に、OSトランジスタで構成される。OSトランジスタは、nチャネル型のトランジスタとして説明する。演算装置105は、プロセッサということもある。
The
演算装置105は、データの演算処理を行う際に必要なデータの読み出しおよび書き込みを記憶装置との間で行う。そのため、上述した電源制御回路103における2種類の電圧レベルの切り替えは、演算装置105を動作させるか否かに応じて切り替える構成とすることが好ましい。
The
本実施の形態の構成の半導体装置100では、センサ101で取得した環境温度に関するデータ信号に応じて、システム制御回路102が出力するデータ信号によって記憶装置104に与える電源電圧の大きさを異ならせる構成とすることができる。複数の電源電圧としては、記憶装置104でのデータ保持のための電圧と、データアクセスを高速で行うための電圧と、の電圧レベルとする。高温環境下において、データアクセス時に高電圧駆動とし、データ保持時に低電圧駆動とするよう記憶装置104に与える電源電圧を電源制御回路103で切り替える構成とする。
In the
上記構成とすることで、高電圧を高温環境下でOSトランジスタを印加すると、OSトランジスタの劣化が加速してしまうことを抑制できる。また、高温環境下で低電圧駆動とすることによるOSトランジスタの制御を行う場合に十分なオン電流が得られない場合であっても、データアクセス時には高電圧駆動に切り替える構成とするため、データの書き込みおよび読み出しが高速で行うことができる。 With the above structure, acceleration of deterioration of the OS transistor when a high voltage is applied to the OS transistor in a high-temperature environment can be suppressed. In addition, even if a sufficient on-current cannot be obtained when controlling the OS transistor by low-voltage driving in a high-temperature environment, the configuration switches to high-voltage driving during data access, so data is not affected. Writing and reading can be performed at high speed.
本実施の形態の構成とすることで、環境温度の変化が著しい車両内のパワーデバイスなどを制御する際、制御するための半導体装置を温度変化の大きい装置に近傍に配置しても、消費電力の増加の抑制に加えて、良好なスイッチング特性を維持可能な半導体装置とすることができる。加えて高温環境下でのトランジスタ特性の劣化を抑制することができるため、信頼性に優れた半導体装置とすることができる。 By adopting the configuration of the present embodiment, when controlling a power device or the like in a vehicle where the environmental temperature changes significantly, even if the semiconductor device for controlling is arranged near the device with a large temperature change, the power consumption is reduced. In addition to suppressing an increase in , a semiconductor device capable of maintaining good switching characteristics can be provided. In addition, since deterioration of transistor characteristics in a high-temperature environment can be suppressed, a highly reliable semiconductor device can be obtained.
図2は、半導体装置100を構成する各回路に適用可能な、OSトランジスタのゲート-ソース間電圧(Vgs)に対するソース-ドレイン間を流れる電流(Ids)、および電界効果移動度を表すグラフである。
FIG. 2 is a graph showing the current (Ids) flowing between the source and the drain with respect to the gate-source voltage (Vgs) of the OS transistor and the field effect mobility, which are applicable to each circuit constituting the
図2に示すグラフでは、温度が27℃、83℃、121℃、144℃、192℃における電気特性の変動を図示している。図2に示すように温度が27℃では、ゲートーソース間電圧(Vgs)が0V時におけるソース-ドレイン間を流れる電流(Ids)が測定下限以下となる程度に小さい。 The graph shown in FIG. 2 illustrates variations in electrical properties at temperatures of 27° C., 83° C., 121° C., 144° C., and 192° C. FIG. As shown in FIG. 2, when the temperature is 27° C., the current (Ids) flowing between the source and the drain when the voltage between the gate and the source (Vgs) is 0 V is small enough to be below the lower limit of measurement.
一方で図2に図示するように電圧Vgsの変化に対する電流Idsの変化は、Vgsが大きい場合に変動が小さいものの、Vgsが0Vに近づくとともに高温になるほど変動が大きくなる。つまりVgsが0Vのときに流れる電流が高温になるほど大きくなる。OSトランジスタでは、200℃以上となってもスイッチング特性を維持できるものの、Siトランジスタでは高温下で特性変動がより大きいためスイッチング特性を維持することが困難である。 On the other hand, as shown in FIG. 2, the change in current Ids with respect to the change in voltage Vgs is small when Vgs is large, but increases as Vgs approaches 0 V and as the temperature rises. That is, the current flowing when Vgs is 0V increases as the temperature rises. Although the OS transistor can maintain its switching characteristics even at 200° C. or higher, it is difficult for the Si transistor to maintain its switching characteristics because its characteristics fluctuate more at high temperatures.
図3(A)は、図2で説明した、温度変化に対する電気特性の変化を模式的に示すグラフである。上述したようにOSトランジスタは、高温環境下においてVgsが0Vのときに流れる電流が増加する。このトランジスタの電気特性の変動によって、良好なスイッチング特性を維持できず、半導体装置の信頼性が低下してしまう。一方で高温環境下において、高い電源電圧でもってトランジスタの制御を行うことは、トランジスタの電気特性の劣化を加速させ、半導体装置の性能を著しく低下させることになる。 FIG. 3A is a graph schematically showing changes in electrical characteristics with respect to temperature changes described in FIG. As described above, the OS transistor has an increased current flow when Vgs is 0 V in a high temperature environment. Due to the variation in the electrical characteristics of the transistor, good switching characteristics cannot be maintained, and the reliability of the semiconductor device is lowered. On the other hand, controlling a transistor with a high power supply voltage in a high-temperature environment accelerates the deterioration of the electrical characteristics of the transistor and significantly degrades the performance of the semiconductor device.
本実施の形態の構成の半導体装置100における電源制御回路103の動作によって、記憶装置104に印加される電源電圧は、図3(B)に模式的に示す電圧となる。つまり、高温環境下において、データアクセス時に高電圧駆動とするように電源電圧を図3(B)の範囲106となるように設定し、データ保持時に低電圧駆動とするように電源電圧を図3(B)の範囲107となるように設定する。すなわち、データ保持のための電圧を電圧VDDLとグラウンド電圧GNDとで与えられる電圧とし、データアクセスのための電圧を電圧VDDHとグラウンド電圧GNDとで与えられる電圧とする。
The power supply voltage applied to the
次いで、上述した電源制御回路103の動作に伴う、記憶装置104内の動作について説明する。図4(A)は、記憶装置104内の記憶素子の回路図である。図4(A)では、SRAM型の記憶素子を図示している。図4(A)では、ビット線BL、反転ビット線BLBに接続されたスイッチ111、データを保持するためのインバータ回路112でインバータループを構成している回路図を図示している。
Next, the operation in the
図4(B)は、図4(A)で図示したスイッチ111をトランジスタ113、114に置き換えた回路図である。トランジスタ113、114は、は、nチャネル型のトランジスタで構成される。トランジスタ113、114は、ワード線WLに与えるワード信号によってオンまたはオフが制御される。
FIG. 4B is a circuit diagram in which the
また図4(C)は、図4(A)で図示したインバータ回路112をトランジスタ113乃至116に置き換えた回路図である。図4(C)は、nチャネル型のトランジスタで構成される回路であり、入力端子INの信号を反転した信号とて出力端子OUTに出力する擬似的なインバータ回路である。
FIG. 4C is a circuit diagram in which the
図5(A)には、電源制御回路103の具体的な回路構成について図示している。図5(A)に図示する電源制御回路103は、トランジスタ121、122およびインバータ回路123を有する。トランジスタ121のゲートおよびインバータ回路123の入力端子には、データ信号Dc1が入力される。トランジスタの122のゲートには、インバータ回路123の出力端子から出力されるデータ信号Dc1の論理が反転した信号が入力される。トランジスタ121のソース又はドレインの一方には、電圧VDDHが与えられる。トランジスタ122のソース又はドレインの一方には、電圧VDDLが与えられる。トランジスタ121のソース又はドレインの他方、およびトランジスタ122のソース又はドレインの他方は、記憶装置104に接続される。当該構成とすることで、データ信号Dc1に応じて記憶装置104の電源電圧の切り替えを行うことができる。
FIG. 5A shows a specific circuit configuration of the power
電源制御回路103で切り替えられた電源電圧は、記憶装置104が有するインバータ回路123の電源電圧として与えられる。例えば図5(B)に示すように、高温環境下では、データアクセス時に高電圧駆動となるように電源電圧VDDHを与える。また図5(C)に示すように、高温環境下では、データ保持時に低電圧駆動となるように電源電圧VDDLを与える。データ保持時において電源電圧VDDLは、インバータ回路112の入出力論理がノイズ等の要因によって、誤った論理変化を発生しない程度まで低下させることができる。
The power supply voltage switched by the power
図5(B)、(C)の構成をデータアクセス時とデータ保持時とで切り替えることにより、インバータ回路112で入出力される信号の振幅電圧を切り替えることができる。
By switching the configurations of FIGS. 5B and 5C between when data is accessed and when data is held, the amplitude voltage of the signal input to and output from the
データアクセス時における、インバータ回路112の入力端子に与えられるローレベルの信号をSL_ACCとすると、高温環境下においては、図6(A)に示すようにトランジスタ115に印加されるVgsが大きくなり、流れる電流IHが増大して、ハイレベルの信号SH_ACCが出力端子OUTより出力される。データアクセス時における、インバータ回路112の入力端子に与えられる信号がSH_ACCとすると、高温環境下においては、図6(B)に示すようにトランジスタ116に印加されるVgsが大きくなり、流れる電流IHが増大して、SL_ACCが出力端子OUTより出力される。
Let SL_ACC be a low-level signal applied to the input terminal of the
同様に、データ保持時における、インバータ回路112の入力端子に与えられるローレベルの信号をSL_STB、とすると、高温環境下においては、図6(C)に示すようにトランジスタ115に印加されるVgsが図6(A)の状態よりも小さくなり、流れる電流ILが減少するものの、ハイレベルの信号SH_STBが出力端子OUTより出力される。データ保持時における、インバータ回路112の入力端子に与えられるハイレベルの信号をSH_STBとすると、高温環境下においては、図6(B)に示すようにトランジスタ116に印加されるVgsが大きくなり、流れる電流ILが図6(B)の状態よりも減少するものの、SL_STBが出力端子OUTより出力される。
Similarly, when the low-level signal applied to the input terminal of the
また図7は、図6で説明した信号SL_ACC、信号SH_ACC、信号SL_STB、信号SH_STBにおける電位の大小関係を表す波形図である。図7に図示するように、信号SL_ACCおよび信号SH_ACCは、図3(B)における範囲106の振幅電圧を有する信号に相当する。また信号SL_STBおよび信号SH_STBは、図3(B)における範囲107の振幅電圧を有する信号に相当する。データアクセス時に高電圧駆動とし、データ保持時に低電圧駆動とするよう記憶装置104に与える電源電圧を電源制御回路103で切り替える構成となる。
FIG. 7 is a waveform diagram showing the magnitude relationship of the potentials of the signal SL_ACC , signal SH_ACC , signal SL_STB , and signal SH_STB described with reference to FIG. As illustrated in FIG. 7, signal SL_ACC and signal SH_ACC correspond to signals having amplitude voltages in
上記構成とすることで、高電圧を高温環境下でOSトランジスタに印加すると、OSトランジスタの劣化が加速してしまうことを抑制できる。また、高温環境下で低電圧駆動とすることによるOSトランジスタの制御を行う場合に十分なオン電流が得られない場合であっても、データアクセス時には高電圧駆動に切り替える構成とするため、データの書き込みおよび読み出しが高速で行うことができる。 With the above structure, acceleration of deterioration of the OS transistor when a high voltage is applied to the OS transistor in a high-temperature environment can be suppressed. In addition, even if a sufficient on-current cannot be obtained when controlling the OS transistor by low-voltage driving in a high-temperature environment, the configuration switches to high-voltage driving during data access, so data is not affected. Writing and reading can be performed at high speed.
なお上述した電源電圧の切り替えを行うことで電気特性の変動を抑制することができるものの、高温環境下でのオフ電流の増加を抑制することが難しい。つまり、OSトランジスタは、高温になるほど、しきい値電圧がマイナスにシフトし、サブスレッショルド係数が増大する。その結果、ソースに対するゲートの電圧が0Vの時のソースとドレインとの間に流れる電流(カットオフ電流ともいう)が増加する。 Note that although the change in electrical characteristics can be suppressed by switching the power supply voltage as described above, it is difficult to suppress an increase in off current in a high-temperature environment. In other words, the higher the temperature of the OS transistor, the more the threshold voltage shifts negatively and the subthreshold coefficient increases. As a result, the current flowing between the source and the drain when the voltage of the gate with respect to the source is 0 V (also called cutoff current) increases.
そこで、トランジスタが非導通時(オフ状態)にゲートに印加する電位を、トランジスタのソースまたはドレインに印加される電位より低い電位とすることで、高温の動作環境においても、ソースとドレインとの間に流れる電流を低い状態とする。具体的には、電源制御回路103において、VDDHとVDDLの2種類の電圧の他、トランジスタが非導通時(オフ状態)にゲートに印加する電位を、グラウンド電位(VSS)の他にVSSより低い、低電源電位VLLとすることで、高温の動作環境においても、ソースとドレインとの間に流れる電流を低い状態とする。
Therefore, by setting the potential applied to the gate when the transistor is non-conducting (off state) to be lower than the potential applied to the source or drain of the transistor, the potential between the source and the drain can be reduced even in a high-temperature operating environment. to a low state. Specifically, in the power
すなわち、OSトランジスタが非導通時(オフ状態)にゲートに印加する電位を、ソースまたはドレインに印加される電位より低い電位とすることで、高温の動作環境においても、OSトランジスタのオフ電流が非常に小さいという性質を利用することができる。 That is, when the potential applied to the gate when the OS transistor is off (off state) is lower than the potential applied to the source or drain, the off current of the OS transistor is very low even in a high-temperature operating environment. It is possible to use the property that
例えば図8(A)に図示するように電源制御回路103において、グラウンド電位GND(VSS)の他にVSSより低い、低電源電位VLLを用意し、記憶装置104に与える電圧を細かく切り替える構成とすることが好適である。
For example, as shown in FIG. 8A, in the power
図8(A)の構成とすることにより、図7とは異なる複数の電圧レベルをデータアクセス時あるいはデータ保持時に応じて切り替えて用いることができる。例えば図8(B)は、図7と同様の信号SL_ACC、信号SH_ACC、信号SL_STB、信号SH_STBにおける電位の大小関係を表す波形図であるが、図7と異なる点として、信号SL_STBおよび信号SH_STBのローレベルの信号をグラウンド電位(VSS)よりも小さい低減電電位VLLとなるよう切り替える構成としている。 With the structure in FIG. 8A, a plurality of voltage levels different from those in FIG. 7 can be switched according to data access or data retention. For example, FIG. 8B is a waveform diagram showing the magnitude relationship of the potentials of the signal S L_ACC , the signal S H_ACC , the signal S L_STB , and the signal S H_STB as in FIG. The low level signals of L_STB and signal SH_STB are switched to a low potential VLL which is lower than the ground potential (VSS).
上記構成とすることで、高温の動作環境においても、OSトランジスタのオフ電流が非常に小さいという性質を利用することができる。 With the above structure, it is possible to utilize the property that the off-state current of the OS transistor is very small even in a high-temperature operating environment.
図9(A)は図1とは異なる構成について説明するためのブロック図である。システム制御回路102によるシステム制御構成は、電源制御回路103の制御信号Dc1とは異なるパワーゲーティング用の信号Dc2を演算装置105のパワーゲーティング動作と組み合わせる構成としてもよい。例えばパワーゲーティング時に上述したデータ保持時と同じ電源電圧を記憶装置104に与える構成とし、非パワーゲーティング時に上述したデータアクセス時と同じ電源電圧を記憶装置104に与える構成とすることも有効である。
FIG. 9A is a block diagram for explaining a configuration different from that of FIG. The system control configuration by the
図9(B)は、図1とは異なる構成について説明するためのブロック図である。演算装置105は、センサ101や記憶装置104が集まるブロックとは、別構成としてもよい。
FIG. 9B is a block diagram for explaining a configuration different from that in FIG. The
図10では、上記半導体装置が制御システム用のICに組み込まれる一例を示す。 FIG. 10 shows an example in which the above semiconductor device is incorporated into an IC for a control system.
図10(A)に、半導体装置を組み込んだICの一例を示す。図10(A)に示すIC7000Aは、リード7001及び回路部7003Aを有する。IC7000Aは、例えばプリント基板7002に実装される。このようなICチップが複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されることで電子部品が実装された基板(実装基板7004)が完成する。回路部7003Aには、上記実施の形態で示した各種の回路が1のダイあるいは複数のダイに分割されて設けられている。回路部7003Aは、OSトランジスタ層7031、配線層7032に大別される。
FIG. 10A shows an example of an IC incorporating a semiconductor device. An
なおOSトランジスタ層は、単層でもよいし、配線層を挟んで積層する構成としてもよい。具体的に図10(B)に、半導体装置を組み込んだICの別の例を示す。図10(B)に示すIC7000Bは、リード7001及び回路部7003Bを有する。IC7000Bは、例えばプリント基板7002に実装される。このようなICチップが複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されることで電子部品が実装された基板(実装基板7004)が完成する。回路部7003Bには、上記実施の形態で示した各種の回路が1のダイ、あるいは複数のダイに分割されて設けられている。回路部7003Aは、OSトランジスタ層7031、配線層7032、OSトランジスタ層7033に大別される。OSトランジスタ層7031は、配線層7032を介して、OSトランジスタ層7033に接続される。OSトランジスタ層7033上には、別の配線層を介して、さらに別のOSトランジスタ層を配置する構成とすることも可能である。複数のOSトランジスタ層を積層して設けることができるため、回路部7003Bの小型化が容易である。
Note that the OS transistor layer may be a single layer, or may be stacked with a wiring layer interposed therebetween. Specifically, FIG. 10B shows another example of an IC incorporating a semiconductor device. An
図10(A)、(B)では、IC7000A、7000BのパッケージにQFP(Quad Flat Package)を適用しているが、パッケージの態様はこれに限定されない。
In FIGS. 10A and 10B, a QFP (Quad Flat Package) is applied to the packages of the
以上のように、本実施の形態の構成の半導体装置100では、センサ101で取得した環境温度に応じてシステム制御回路102が出力するデータ信号を切り替えて、記憶装置104に与える電源電圧の大きさを異ならせる構成とすることができる。複数の電源電圧としては、記憶装置104でのデータ保持のための電圧と、データアクセスを高速で行うための電圧と、の電圧レベルとする。高温環境下において、データアクセス時に高電圧駆動とし、データ保持時に低電圧駆動とするよう記憶装置104に与える電源電圧を電源制御回路103で切り替える構成とする。
As described above, in the
上記構成とすることで、高電圧を高温環境下でOSトランジスタを印加すると、OSトランジスタの劣化が加速してしまうことを抑制できる。また、高温環境下で低電圧駆動とすることによるOSトランジスタの制御を行う場合に十分なオン電流が得られない場合であっても、データアクセス時には高電圧駆動に切り替える構成とするため、データの書き込みおよび読み出しが高速で行うことができる。 With the above structure, acceleration of deterioration of the OS transistor when a high voltage is applied to the OS transistor in a high-temperature environment can be suppressed. In addition, even if a sufficient on-current cannot be obtained when controlling the OS transistor by low-voltage driving in a high-temperature environment, the configuration switches to high-voltage driving during data access, so data is not affected. Writing and reading can be performed at high speed.
本実施の形態の構成とすることで、環境温度の変化が著しい車両内のパワーデバイスなどを制御する際、制御するための半導体装置を温度変化の大きい装置に近傍に配置しても、消費電力の増加の抑制に加えて、良好なスイッチング特性を維持可能な半導体装置とすることができる。加えて高温環境下でのトランジスタ特性の劣化を抑制することができるため、信頼性に優れた半導体装置とすることができる。 By adopting the configuration of the present embodiment, when controlling a power device or the like in a vehicle where the environmental temperature changes significantly, even if the semiconductor device for controlling is arranged near the device with a large temperature change, the power consumption is reduced. In addition to suppressing an increase in , a semiconductor device capable of maintaining good switching characteristics can be provided. In addition, since deterioration of transistor characteristics in a high-temperature environment can be suppressed, a highly reliable semiconductor device can be obtained.
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with the structures, methods, and the like described in other embodiments.
(実施の形態2)
本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なOSトランジスタの構成例について説明する。
(Embodiment 2)
In this embodiment, a structural example of an OS transistor that can be applied to the semiconductor devices described in the above embodiments will be described.
<トランジスタの構造例>
図11(A)乃至(C)は、一例として図示するOSトランジスタであるトランジスタ500の断面図である。図11(A)はトランジスタ500のチャネル長方向の断面図であり、図11(B)はトランジスタ500のチャネル幅方向の断面図であり、図11(C)はトランジスタ300のチャネル幅方向の断面図である。
<Example of transistor structure>
11A to 11C are cross-sectional views of a
トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、200℃といった高温環境下においても、良好なスイッチング特性を取り得ることができるため、高温環境下においても信頼性に優れた半導体装置とすることが可能である。加えて、オフ電流の低減を図ることが可能であるため、高温環境下においても低消費電力化が図られた半導体装置とすることが可能である。
The
図11(A)乃至(C)に示す断面図では、絶縁体512、絶縁体514、および絶縁体516が、順に積層して設けられている。絶縁体512、絶縁体514、および絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
In the cross-sectional views of FIGS. 11A to 11C, an
例えば、絶縁体514には、例えば、下層の基板などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
For the
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。また、水素に対するバリア性を有する膜として、例えば、絶縁体514には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
As an example of a film having a barrier property against hydrogen, silicon nitride formed by a CVD method can be used. As a film having a barrier property against hydrogen, for example, the
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
In particular, aluminum oxide has a high shielding effect of preventing the penetration of both oxygen and impurities such as hydrogen and moisture, which cause variations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the
また、例えば、絶縁体512、および絶縁体516には、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、および絶縁体516として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
Further, for example, by using a material with a relatively low dielectric constant as an interlayer film for the
絶縁体516の上方には、トランジスタ500が設けられている。
A
図11(A)、(B)に示すように、トランジスタ500は、絶縁体516の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に、互いに離して配置された導電体542a、および導電体542bと、導電体542aおよび導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の中に配置された導電体560と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、導電体560と、の間に配置された絶縁体550と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、絶縁体550と、の間に配置された酸化物530cと、を有する。
11A and 11B, the
また、図11(A)、(B)に示すように、酸化物530a、酸化物530b、導電体542a、および導電体542bと、絶縁体580の間に絶縁体544が配置されることが好ましい。また、図11(A)、(B)に示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図11(A)、(B)に示すように、絶縁体580、導電体560、および絶縁体550の上に絶縁体574が配置されることが好ましい。
11A and 11B, an
なお、以下において、酸化物530a、酸化物530b、および酸化物530cをまとめて酸化物530という場合がある。また、導電体542aおよび導電体542bをまとめて導電体542という場合がある。
Note that the
なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、および酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図11(A)(B)に示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
Note that although the
ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542aおよび導電体542bは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542aおよび導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
Here, the
さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542aまたは導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542aおよび導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
Furthermore, since
絶縁体550は、ゲート絶縁膜としての機能を有する。
The
ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。
Here, the
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3、または3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が好ましい。 Specifically, an oxide material from which part of oxygen is released by heating is preferably used as the insulator having the excess oxygen region. The oxide that desorbs oxygen by heating means that the desorption amount of oxygen in terms of oxygen atoms is 1.0×10 18 atoms/cm 3 or more, preferably 1, in TDS (Thermal Desorption Spectroscopy) analysis. It is an oxide film having a concentration of 0.0×10 19 atoms/cm 3 or more, more preferably 2.0×10 19 atoms/cm 3 or 3.0×10 20 atoms/cm 3 or more. The surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
In addition, when the
絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。
Since the
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh-k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。
In particular, an insulator containing an oxide of one or both of aluminum and hafnium, which is an insulating material having a function of suppressing diffusion of impurities and oxygen (through which oxygen hardly penetrates), is preferably used. As the insulator containing oxide of one or both of aluminum and hafnium, aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used. When the
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。 Alternatively, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators. Alternatively, these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high-k材料の絶縁体と絶縁体520とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体520、絶縁体522、および絶縁体524が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
Note that the
トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。また、酸化物530として、In-Ga酸化物、In-Zn酸化物を用いてもよい。
In the
酸化物530においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
A metal oxide that functions as a channel formation region in the
酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。
Since the
なお、酸化物530は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530aまたは酸化物530bに用いることができる金属酸化物を、用いることができる。
Note that the
また、酸化物530aおよび酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530aおよび酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。
In addition, it is preferable that the energies of the conduction band bottoms of the
ここで、酸化物530a、酸化物530b、および酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、および酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
Here, the energy level at the bottom of the conduction band changes smoothly at the junction of the
具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn-Ga-Zn酸化物の場合、酸化物530aおよび酸化物530cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化ガリウムなどを用いるとよい。
Specifically, the
このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。
At this time, the main path of carriers is the
酸化物530b上には、ソース電極、およびドレイン電極として機能する導電体542(導電体542a、および導電体542b)が設けられる。導電体542としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
A conductor 542 (a
また、図11(A)に示すように、酸化物530の、導電体542との界面とその近傍には、低抵抗領域として、領域543(領域543a、および領域543b)が形成される場合がある。このとき、領域543aはソース領域またはドレイン領域の一方として機能し、領域543bはソース領域またはドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。
Further, as shown in FIG. 11A, regions 543 (
酸化物530と接するように上記導電体542を設けることで、領域543の酸素濃度が低減する場合がある。また、領域543に導電体542に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543のキャリア密度が増加し、領域543は、低抵抗領域となる。
By providing the conductor 542 so as to be in contact with the
絶縁体544は、導電体542を覆うように設けられ、導電体542の酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。
An
絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
As the
特に、絶縁体544として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、導電体542が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
In particular, as the
絶縁体550は、ゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面および側面)接して配置することが好ましい。絶縁体550は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析(TDS分析)にて、酸素分子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3、または3.0×1020atoms/cm3である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下の範囲が好ましい。
The
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。 Specifically, silicon oxide having excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies Silicon oxide can be used. In particular, silicon oxide and silicon oxynitride are preferable because they are stable against heat.
加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。
By providing an insulator from which oxygen is released by heating as the
また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。
Further, a metal oxide may be provided between the
ゲート電極として機能する導電体560は、図11(A)、(B)では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
Although the
導電体560aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
The
また、導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
A conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the
絶縁体580は、絶縁体544を介して、導電体542上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
The
絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。
The opening of the
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。
When miniaturizing a semiconductor device, it is required to shorten the gate length, but it is necessary to prevent the conductivity of the
絶縁体574は、絶縁体580の上面、導電体560の上面、および絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法で成膜することで、絶縁体550および絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。
The
例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
For example, the
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。 In particular, aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even in a thin film having a thickness of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide film formed by the sputtering method can function not only as an oxygen supply source but also as a barrier film against impurities such as hydrogen.
また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
An
また、絶縁体581、絶縁体574、絶縁体580、および絶縁体544に形成された開口に、導電体540aおよび導電体540bを配置する。導電体540aおよび導電体540bは、導電体560を挟んで対向して設ける。導電体540aおよび導電体540bは、トランジスタ500と接続するプラグ、または配線としての機能を有する。
In addition, the
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。 With the use of this structure, variation in electrical characteristics can be suppressed and reliability can be improved in a semiconductor device including a transistor including an oxide semiconductor. Alternatively, a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, a semiconductor device with reduced power consumption can be provided. Alternatively, a semiconductor device including a transistor including an oxide semiconductor can be miniaturized or highly integrated.
なお、本実施の形態に示す半導体装置のトランジスタ500は、上記の構造に限られるものではない。以下、トランジスタ500に用いることができる構造例について説明する。
Note that the
<トランジスタの構造例1>
図12(A)、(B)および(C)を用いてトランジスタ510Aの構造例を説明する。図12(A)はトランジスタ510Aの上面図である。図12(B)は、図12(A)に一点鎖線L1-L2で示す部位の断面図である。図12(C)は、図12(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図12(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<Transistor Structure Example 1>
A structural example of the
図12(A)、(B)および(C)では、トランジスタ510Aと、層間膜として機能する絶縁体511、絶縁体512、絶縁体514、絶縁体516、絶縁体580、絶縁体582、および絶縁体584を示している。また、トランジスタ510Aと電気的に接続し、コンタクトプラグとして機能する導電体546(導電体546a、および導電体546b)を示している。
12A, 12B, and 12C, the
トランジスタ510Aは、ゲート電極として機能する導電体560(導電体560a、および導電体560b)と、ゲート絶縁膜として機能する絶縁体550と、チャネルが形成される領域を有する酸化物530(酸化物530a、酸化物530b、および酸化物530c)と、ソースまたはドレインの一方として機能する導電体542aと、ソースまたはドレインの他方として機能する導電体542bと、絶縁体574とを有する。
The
また、図12に示すトランジスタ510Aでは、酸化物530c、絶縁体550、および導電体560が、絶縁体580に設けられた開口部内に、絶縁体574を介して配置される。また、酸化物530c、絶縁体550、および導電体560は、導電体542a、および導電体542bとの間に配置される。
Further, in the
絶縁体511、および絶縁体512は、層間膜として機能する。
The
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。 The interlayer film may be silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba, Sr). Insulators such as TiO 3 (BST) can be used in single layers or stacks. Alternatively, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators. Alternatively, these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
例えば、絶縁体511は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体511は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。また、例えば、絶縁体511として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体511よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。
For example, the
例えば、絶縁体512は、絶縁体511よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
For example,
トランジスタ510Aにおいて、導電体560は、ゲート電極として機能する場合がある。
In
絶縁体514、および絶縁体516は、絶縁体511または絶縁体512と同様に、層間膜として機能する。例えば、絶縁体514は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体514よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。また、例えば、絶縁体516は、絶縁体514よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
The
また、絶縁体522は、バリア性を有することが好ましい。絶縁体522がバリア性を有することで、トランジスタ510Aの周辺部からトランジスタ510Aへの水素等の不純物の混入を抑制する層として機能する。
Further, the
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh-k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
The
例えば、絶縁体521は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high-k材料の絶縁体と絶縁体522とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
For example,
チャネル形成領域として機能する領域を有する酸化物530は、酸化物530aと、酸化物530a上の酸化物530bと、酸化物530b上の酸化物530cと、を有する。酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。酸化物530として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物530cは、絶縁体580に設けられた開口部内に、絶縁体574を介して設けられることが好ましい。絶縁体574がバリア性を有する場合、絶縁体580からの不純物が酸化物530へと拡散することを抑制することができる。
Note that the
導電体542は、一方がソース電極として機能し、他方がドレイン電極として機能する。 One of the conductors 542 functions as a source electrode and the other functions as a drain electrode.
導電体542aと、導電体542bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
The
また、図12では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。 Also, although a single-layer structure is shown in FIG. 12, a laminated structure of two or more layers may be used. For example, a tantalum nitride film and a tungsten film are preferably stacked. Alternatively, a titanium film and an aluminum film may be stacked. A two-layer structure in which an aluminum film is stacked over a tungsten film, a two-layer structure in which a copper film is stacked over a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked over a titanium film, a two-layer structure in which a copper film is stacked over a titanium film, A two-layer structure in which copper films are stacked may be used.
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。 In addition, a three-layer structure in which a titanium film or a titanium nitride film is laminated, an aluminum film or a copper film is laminated on the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is formed thereon, a molybdenum film or a There is a three-layer structure including a molybdenum nitride film, an aluminum film or a copper film laminated on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film formed thereon. Note that a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
また、導電体542上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体574を成膜する際に、導電体542が酸化することを抑制することができる。
A barrier layer may be provided over the conductor 542 . The barrier layer preferably uses a substance having barrier properties against oxygen or hydrogen. With this structure, oxidation of the conductor 542 can be suppressed when the
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。 A metal oxide, for example, can be used for the barrier layer. In particular, it is preferable to use an insulating film having a barrier property against oxygen and hydrogen, such as aluminum oxide, hafnium oxide, and gallium oxide. Alternatively, silicon nitride formed by a CVD method may be used.
バリア層を有することで、導電体542の材料選択の幅を広げることができる。例えば、導電体542に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。 By having the barrier layer, the selection of materials for the conductor 542 can be expanded. For example, the conductor 542 can be made of a material having low oxidation resistance but high conductivity, such as tungsten or aluminum. Alternatively, for example, a conductor that can be easily formed into a film or processed can be used.
絶縁体550は、ゲート絶縁膜として機能する。絶縁体550は、絶縁体580に設けられた開口部内に、酸化物530c、および絶縁体574を介して設けられることが好ましい。
The
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体550は、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、high-k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
As transistors are miniaturized and highly integrated, thinning of the gate insulating film may cause problems such as leakage current. In that case, the
ゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
A
導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。
Since the
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530として用いることができる酸化物半導体を用いることができる。その場合、導電体560bをスパッタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
As the conductive material having a function of suppressing diffusion of oxygen, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. An oxide semiconductor that can be used as the
導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
A conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the
絶縁体580と、トランジスタ510Aとの間に絶縁体574を配置する。絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
An
絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。
With the
絶縁体580、絶縁体582、および絶縁体584は、層間膜として機能する。
The
絶縁体582は、絶縁体514と同様に、水または水素などの不純物が、外部からトランジスタ510Aに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
Like the
また、絶縁体580、および絶縁体584は、絶縁体516と同様に、絶縁体582よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ510Aは、絶縁体580、絶縁体582、および絶縁体584に埋め込まれた導電体546などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体546の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。 As a material of the conductor 546, a single layer or a stacked layer of a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material can be used. For example, it is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity. Alternatively, it is preferably made of a low-resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
例えば、導電体546としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。 For example, the conductor 546 has a layered structure of tantalum nitride or the like, which is a conductor having a barrier property against hydrogen and oxygen, and tungsten, which has high conductivity, so that the conductivity of the wiring is increased. Diffusion of impurities from the outside can be suppressed while holding.
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。 With the above structure, a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided. Alternatively, a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided. Alternatively, it is possible to provide a semiconductor device in which variation in electrical characteristics is suppressed, stable electrical characteristics are obtained, and reliability is improved.
<トランジスタの構造例2>
図13(A)、(B)および(C)を用いてトランジスタ510Bの構造例を説明する。図13(A)はトランジスタ510Bの上面図である。図13(B)は、図13(A)に一点鎖線L1-L2で示す部位の断面図である。図13(C)は、図13(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図13(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<Transistor structure example 2>
A structural example of the
トランジスタ510Bはトランジスタ510Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
トランジスタ510Bは、導電体542(導電体542a、および導電体542b)と、酸化物530c、絶縁体550、および導電体560と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
The
ゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
A
導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。
Since the
また、導電体560の上面および側面、絶縁体550の側面、および酸化物530cの側面を覆うように、絶縁体574を設けることが好ましい。なお、絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
Further, an
絶縁体574を設けることで、導電体560の酸化を抑制することができる。また、絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物がトランジスタ510Bへ拡散することを抑制することができる。
By providing the
また、導電体546と、絶縁体580との間に、バリア性を有する絶縁体576(絶縁体576a、および絶縁体576b)を配置してもよい。絶縁体576を設けることで、絶縁体580の酸素が導電体546と反応し、導電体546が酸化することを抑制することができる。
An insulator 576 (an
また、バリア性を有する絶縁体576を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体546に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。 In addition, by providing the insulator 576 having a barrier property, the selection range of conductor materials used for plugs and wirings can be widened. For example, a semiconductor device with low power consumption can be provided by using a metal material having a property of absorbing oxygen and having high conductivity for the conductor 546 . Specifically, a material such as tungsten or aluminum that has low oxidation resistance but high conductivity can be used. Alternatively, for example, a conductor that can be easily formed into a film or processed can be used.
<トランジスタの構造例3>
図14(A)、(B)および(C)を用いてトランジスタ510Cの構造例を説明する。図14(A)はトランジスタ510Cの上面図である。図14(B)は、図14(A)に一点鎖線L1-L2で示す部位の断面図である。図14(C)は、図14(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<Transistor structure example 3>
A structural example of the
トランジスタ510Cはトランジスタ510Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
図14に示すトランジスタ510Cは、導電体542aと酸化物530bの間に導電体547aが配置され、導電体542bと酸化物530bの間に導電体547bが配置されている。ここで、導電体542a(導電体542b)は、導電体547a(導電体547b)の上面および導電体560側の側面を越えて延在し、酸化物530bの上面に接する領域を有する。ここで、導電体547は、導電体542に用いることができる導電体を用いればよい。さらに、導電体547の膜厚は、少なくとも導電体542より厚いことが好ましい。
A
図14に示すトランジスタ510Cは、上記のような構成を有することにより、トランジスタ510Aよりも、導電体542を導電体560に近づけることができる。または、導電体542aの端部および導電体542bの端部と、導電体560を重ねることができる。これにより、トランジスタ510Cの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
With the above structure, the
また、導電体547a(導電体547b)は、導電体542a(導電体542b)と重畳して設けられることが好ましい。このような構成にすることで、導電体546a(導電体546b)を埋め込む開口を形成するエッチングにおいて、導電体547a(導電体547b)がストッパとして機能し、酸化物530bがオーバーエッチングされるのを防ぐことができる。
The
また、図14に示すトランジスタ510Cは、絶縁体544の上に接して絶縁体545を配置する構成にしてもよい。絶縁体544としては、水または水素などの不純物や、過剰な酸素が、絶縁体580側からトランジスタ510Cに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体545としては、絶縁体544に用いることができる絶縁体を用いることができる。また、絶縁体544としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
In addition, the
<トランジスタの構造例4>
図15(A)、(B)および(C)を用いてトランジスタ510Dの構造例を説明する。図15(A)はトランジスタ510Dの上面図である。図15(B)は、図15(A)に一点鎖線L1-L2で示す部位の断面図である。図15(C)は、図15(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<Transistor structure example 4>
A structural example of the
トランジスタ510Dは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図15(A)乃至(C)では、酸化物530c上に絶縁体550を有し、絶縁体550上に金属酸化物552を有する。また、金属酸化物552上に導電体560を有し、導電体560上に絶縁体570を有する。また、絶縁体570上に絶縁体571を有する。
15A to 15C, an
金属酸化物552は、酸素拡散を抑制する機能を有することが好ましい。絶縁体550と、導電体560との間に、酸素の拡散を抑制する金属酸化物552を設けることで、導電体560への酸素の拡散が抑制される。つまり、酸化物530へ供給する酸素量の減少を抑制することができる。また、酸素による導電体560の酸化を抑制することができる。
The
なお、金属酸化物552は、ゲートの一部としての機能を有してもよい。例えば、酸化物530として用いることができる酸化物半導体を、金属酸化物552として用いることができる。その場合、導電体560をスパッタリング法で成膜することで、金属酸化物552の電気抵抗値を低下させて導電層とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
Note that the
また、金属酸化物552は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体550に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物552は、比誘電率が高いhigh-k材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚(EOT)の薄膜化が可能となる。
In some cases, the
トランジスタ510Dにおいて、金属酸化物552を単層で示したが、2層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
Although the
金属酸化物552を有することで、ゲート電極として機能する場合は、導電体560からの電界の影響を弱めることなく、トランジスタ510Dのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体550と、金属酸化物552との物理的な厚みにより、導電体560と、酸化物530との間の距離を保つことで、導電体560と酸化物530との間のリーク電流を抑制することができる。従って、絶縁体550、および金属酸化物552との積層構造を設けることで、導電体560と酸化物530との間の物理的な距離、および導電体560から酸化物530へかかる電界強度を、容易に適宜調整することができる。
When the
具体的には、金属酸化物552として、酸化物530に用いることができる酸化物半導体を低抵抗化することで、金属酸化物552として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
Specifically, the
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物552は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
In particular, it is preferable to use an insulating layer containing one or both oxides of aluminum and hafnium, such as aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate). In particular, hafnium aluminate has higher heat resistance than hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat history in the subsequent steps. Note that the
絶縁体570は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体570よりも上方からの酸素で導電体560が酸化するのを抑制することができる。また、絶縁体570よりも上方からの水または水素などの不純物が、導電体560および絶縁体550を介して、酸化物230に混入することを抑制することができる。
For the
絶縁体571はハードマスクとして機能する。絶縁体571を設けることで、導電体560の加工の際、導電体560の側面が概略垂直、具体的には、導電体560の側面と基板表面のなす角を、75度以上100度以下、好ましくは80度以上95度以下とすることができる。
なお、絶縁体571に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体570は設けなくともよい。
Note that the
絶縁体571をハードマスクとして用いて、絶縁体570、導電体560、金属酸化物552、絶縁体550、および酸化物530cの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物530b表面の一部を露出させることができる。
Using the
また、トランジスタ510Dは、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域531aおよび領域531bの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物530b表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
The
また、酸化物530b表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物530bに拡散させて領域531aおよび領域531bを形成することもできる。
In addition, after exposing part of the surface of the
酸化物530bの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域531aおよび領域531bを「不純物領域」または「低抵抗領域」という場合がある。
A region of the
絶縁体571および/または導電体560をマスクとして用いることで、領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することができる。よって、領域531aおよび/または領域531bと、導電体560が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域(領域531aまたは領域531b)の間にオフセット領域が形成されない。領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
By using the
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体575の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体575も絶縁体571などと同様にマスクとして機能する。よって、酸化物530bの絶縁体575と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
Note that an offset region may be provided between the channel formation region and the source/drain region in order to further reduce the off current. The offset region is a region having a high electric resistivity, and is a region where the above-described impurity element is not introduced. The formation of the offset region can be achieved by introducing the impurity element described above after the
また、トランジスタ510Dは、絶縁体570、導電体560、金属酸化物552、絶縁体550、および酸化物530cの側面に絶縁体575を有する。絶縁体575は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体575に用いると、後の工程で絶縁体575中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体575は、酸素を拡散する機能を有することが好ましい。
In addition, the
また、トランジスタ510Dは、絶縁体575、酸化物530上に絶縁体574を有する。絶縁体574は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体574として、酸化アルミニウムを用いるとよい。
In addition, the
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体574が酸化物230および絶縁体575から水素および水を吸収することで、酸化物230および絶縁体575の水素濃度を低減することができる。
Note that an oxide film formed by sputtering may extract hydrogen from a structure to be formed. Therefore, the
<トランジスタの構造例5>
図16(A)乃至図16(C)を用いてトランジスタ510Eの構造例を説明する。図16(A)はトランジスタ510Eの上面図である。図16(B)は、図16(A)に一点鎖線L1-L2で示す部位の断面図である。図16(C)は、図16(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図16(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
<Transistor structure example 5>
A structural example of the
トランジスタ510Eは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図16(A)乃至図16(C)では、導電体542を設けずに、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物530bと、絶縁体574の間に、絶縁体573を有する。
In FIGS. 16A-16C, the conductor 542 is not provided, and a portion of the exposed
図16に示す、領域531(領域531a、および領域531b)は、酸化物530bに下記の元素が添加された領域である。領域531は、例えば、ダミーゲートを用いることで形成することができる。
Regions 531 (
具体的には、酸化物530b上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物530bを低抵抗化する元素を添加するとよい。つまり、酸化物530が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域531が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
Specifically, it is preferable to provide a dummy gate over the
なお、酸化物530を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定すればよい。
As an element for reducing the resistance of the
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。 Boron and phosphorus are particularly preferred because they allow the use of equipment in amorphous silicon or low temperature polysilicon production lines. Existing equipment can be diverted, and equipment investment can be suppressed.
続いて、酸化物530b、およびダミーゲート上に、絶縁体573となる絶縁膜、および絶縁体574となる絶縁膜を成膜してもよい。絶縁体573となる絶縁膜、および絶縁体574となる絶縁膜を積層して設けることで、領域531と、酸化物530cおよび絶縁体550とが重畳する領域を設けることができる。
Subsequently, an insulating film to be the
具体的には、絶縁体574となる絶縁膜上に絶縁体580となる絶縁膜を設けた後、絶縁体580となる絶縁膜にCMP(Chemical Mechanical Polishing)処理を行うことで、絶縁体580となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体573の一部も除去するとよい。従って、絶縁体580に設けられた開口部の側面には、絶縁体574、および絶縁体573が露出し、当該開口部の底面には、酸化物530bに設けられた領域531の一部が露出する。次に、当該開口部に酸化物530cとなる酸化膜、絶縁体550となる絶縁膜、および導電体560となる導電膜を順に成膜した後、絶縁体580が露出するまでCMP処理などにより、酸化物530cとなる酸化膜、絶縁体550となる絶縁膜、および導電体560となる導電膜の一部を除去することで、図16に示すトランジスタを形成することができる。
Specifically, after an insulating film to be the
なお、絶縁体573、および絶縁体574は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
Note that the
図16に示すトランジスタは、既存の装置を転用することができ、さらに、導電体542を設けないため、コストの低減を図ることができる。 An existing device can be used for the transistor shown in FIG. 16, and the cost can be reduced because the conductor 542 is not provided.
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。 Note that this embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.
(実施の形態3)
本実施の形態では、上記実施の形態で説明した半導体装置を用いることができる製品イメージ、および電子装置の一例について説明する。
(Embodiment 3)
In this embodiment, an example of a product image and an electronic device in which the semiconductor device described in the above embodiment can be used will be described.
本発明の一形態に係わる半導体装置は、様々な電子機器に搭載することができる。特に、本発明の一形態に係わる半導体装置は、高温環境下での取り扱いが想定される電子装置内の制御システム用のICとして用いることができる。電子装置の例としては、例えば車両などの移動体の他、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。 A semiconductor device according to one embodiment of the present invention can be mounted in various electronic devices. In particular, a semiconductor device according to one embodiment of the present invention can be used as an IC for a control system in an electronic device that is expected to be handled in a high-temperature environment. Examples of electronic devices include, for example, moving bodies such as vehicles, vacuum cleaners, microwave ovens, microwave ovens, rice cookers, water heaters, IH cookers, water servers, cooling and heating appliances including air conditioners, washing machines, dryers, audiovisual equipment and the like.
図17に、電子装置の例を示す。 FIG. 17 shows an example of an electronic device.
図17(A)は移動体の一例である自動車5700を示す図である。上記実施の形態で説明した半導体装置は、自動車5700内のセンサやアクチュエータをいった装置を制御する制御システムに用いることができる。
FIG. 17A is a diagram showing an
図17(B)は移動体の一例である電動二輪車5800を示す図である。上記実施の形態で説明した半導体装置は、電動二輪車5800内のセンサやアクチュエータをいった装置を制御する制御システム、あるいはバッテリーのマネジメントシステムに用いることができる。
FIG. 17B is a diagram showing an electric two-wheeled
なお、上述では、移動体の一例として自動車、電動二輪車について説明しているが、移動体は自動車、電動二輪車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一形態に係わる半導体装置を適用することができる。 In the above description, an automobile and an electric two-wheeled vehicle are described as examples of the mobile object, but the mobile object is not limited to an automobile and an electric two-wheeled vehicle. Examples of mobile objects include trains, monorails, ships, and flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, and rockets). can be applied.
図17(C)は、電子装置の一例である電子レンジ5900を示している。上記実施の形態で説明した半導体装置は、電子レンジ5900内の電流を流すためのパワーデバイスを制御するための制御用IC等に用いることができる。
FIG. 17C shows a
図17(D)は、電子装置の一例である電気冷凍冷蔵庫6000を示している。上記実施の形態で説明した半導体装置は、電気冷凍冷蔵庫6000内の電流を流すためのパワーデバイスを制御するための制御用IC等に用いることができる。
FIG. 17D shows an electric refrigerator-
本一例では、電子装置として電子レンジ、電気冷凍冷蔵庫について説明したが、その他の電子装置としては、例えば、掃除機、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。 In this example, a microwave oven and an electric refrigerator-freezer are described as electronic devices, but other electronic devices include, for example, a vacuum cleaner, a microwave oven, a rice cooker, a water heater, an IH cooker, a water server, and an air conditioner. Appliances, washing machines, dryers, audiovisual equipment, etc.
本発明の一形態に係わる半導体装置は、温度の高い環境においても信頼性に優れた動作を可能にするとともに、低消費電力化を図ることができる。上記の各種電子装置に、本発明の一形態に係わる半導体装置を用いることにより、温度の高い環境においても低い環境においても確実に動作することができる、信頼性の高い電子装置を提供することができる。また、電子装置の低消費電力化を図ることができる。 A semiconductor device according to one embodiment of the present invention can operate with high reliability even in a high-temperature environment and can achieve low power consumption. By using the semiconductor device according to one embodiment of the present invention in the various electronic devices described above, it is possible to provide highly reliable electronic devices that can reliably operate in both high-temperature and low-temperature environments. can. In addition, low power consumption of the electronic device can be achieved.
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。 Note that this embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.
(本明細書等の記載に関する付記)
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
(Additional remarks regarding descriptions in this specification, etc.)
Description of the above embodiment and each configuration in the embodiment will be added below.
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。 The structure described in each embodiment can be combined with any structure described in another embodiment as appropriate to be one embodiment of the present invention. Moreover, when a plurality of configuration examples are shown in one embodiment, the configuration examples can be combined as appropriate.
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。 In addition, the content (may be part of the content) described in one embodiment may be another content (may be part of the content) described in the embodiment, and/or one or more The contents described in another embodiment (or part of the contents) can be applied, combined, or replaced.
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。 In addition, the content described in the embodiment means the content described using various drawings or the content described using sentences described in the specification in each embodiment.
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。 It should be noted that a drawing (may be a part) described in one embodiment refers to another part of the drawing, another drawing (may be a part) described in the embodiment, and/or one or more By combining the figures (or part of them) described in another embodiment, more figures can be configured.
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。 Also, in this specification and the like, in block diagrams, constituent elements are classified by function and shown as blocks independent of each other. However, in an actual circuit or the like, it is difficult to separate the constituent elements by function, and there may be cases where one circuit is related to a plurality of functions or a single function is related to a plurality of circuits. As such, the blocks in the block diagrams are not limited to the elements described in the specification and may be interchanged as appropriate depending on the context.
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。 In the drawings, sizes, layer thicknesses, and regions are shown as arbitrary sizes for convenience of explanation. Therefore, it is not necessarily limited to that scale. Note that the drawings are shown schematically for clarity, and are not limited to the shapes or values shown in the drawings. For example, variations in signal, voltage, or current due to noise, or variations in signal, voltage, or current due to timing shift can be included.
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」(又は第1電極、又は第1端子)と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」(又は第2電極、又は第2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。 In this specification and the like, when describing the connection relationship of a transistor, one of a source and a drain is referred to as “one of the source or the drain” (or the first electrode or the first terminal). The other is described as "the other of source or drain" (or second electrode or second terminal). This is because the source and drain of a transistor change depending on the structure or operating conditions of the transistor. Note that the names of the source and the drain of a transistor can be appropriately changed to a source (drain) terminal, a source (drain) electrode, or the like, depending on the situation.
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。 In addition, the terms “electrode” and “wiring” in this specification and the like do not functionally limit these constituent elements. For example, an "electrode" may be used as part of a "wiring" and vice versa. Furthermore, the terms "electrode" and "wiring" include the case where a plurality of "electrodes" and "wiring" are integrally formed.
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧(接地電圧)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。 In this specification and the like, voltage and potential can be interchanged as appropriate. A voltage is a potential difference from a reference potential. For example, if the reference potential is a ground voltage, the voltage can be translated into a potential. Ground potential does not necessarily mean 0V. Note that the potential is relative, and the potential applied to the wiring or the like may be changed depending on the reference potential.
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。 Note that in this specification and the like, terms such as “film” and “layer” can be interchanged depending on the case or situation. For example, it may be possible to change the term "conductive layer" to the term "conductive film." Or, for example, it may be possible to change the term "insulating film" to the term "insulating layer".
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。 In this specification and the like, a switch has a function of being in a conducting state (on state) or a non-conducting state (off state) and controlling whether or not current flows. Alternatively, a switch has a function of selecting and switching a path through which current flows.
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。 In this specification and the like, the channel length means, for example, a region in which a semiconductor (or a portion of the semiconductor in which current flows when the transistor is on) overlaps with a gate in a top view of a transistor, or a channel is formed. The distance between the source and the drain in the area where the
本明細書等において、チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。 In this specification and the like, the channel width refers to, for example, a region where a semiconductor (or a portion of the semiconductor in which current flows when the transistor is on) overlaps with a gate electrode, or a region where a channel is formed. is the length of the part where the drain and the drain face each other.
本明細書等において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在するとき、AとBとの電気信号の授受を可能とするものをいう。 In this specification and the like, "A and B are connected" includes not only direct connection between A and B, but also electrical connection. Here, "A and B are electrically connected" means that when there is an object having some kind of electrical action between A and B, an electric signal can be exchanged between A and B. What to say.
100 半導体装置
101 センサ
102 システム制御回路
103 電源制御回路
104 記憶装置
105 演算装置
106 範囲
107 範囲
111 スイッチ
112 インバータ回路
113 トランジスタ
114 トランジスタ
115 トランジスタ
116 トランジスタ
121 トランジスタ
122 トランジスタ
123 インバータ回路
230 酸化物
300 トランジスタ
500 トランジスタ
510A トランジスタ
510B トランジスタ
510C トランジスタ
510D トランジスタ
510E トランジスタ
511 絶縁体
512 絶縁体
514 絶縁体
516 絶縁体
520 絶縁体
521 絶縁体
522 絶縁体
524 絶縁体
530 酸化物
530a 酸化物
530b 酸化物
530c 酸化物
531 領域
531a 領域
531b 領域
540a 導電体
540b 導電体
542 導電体
542a 導電体
542b 導電体
543 領域
543a 領域
543b 領域
544 絶縁体
545 絶縁体
546 導電体
546a 導電体
546b 導電体
547 導電体
547a 導電体
547b 導電体
550 絶縁体
552 金属酸化物
560 導電体
560a 導電体
560b 導電体
570 絶縁体
571 絶縁体
573 絶縁体
574 絶縁体
575 絶縁体
576 絶縁体
576a 絶縁体
576b 絶縁体
580 絶縁体
581 絶縁体
582 絶縁体
584 絶縁体
5700 自動車
5800 電動二輪車
5900 電子レンジ
6000 電気冷凍冷蔵庫
7000A IC
7000B IC
7001 リード
7002 プリント基板
7003A 回路部
7003B 回路部
7004 実装基板
7031 OSトランジスタ層
7032 配線層
7033 OSトランジスタ層
100
7000B IC
7001
Claims (4)
前記センサは、取得した第1のデータ信号を前記システム制御回路に出力する機能を有し、
前記システム制御回路は、前記第1のデータ信号に応じて、前記電源制御回路が出力する複数の電圧レベルを切り替えるための第2のデータ信号、および前記プロセッサをアクティブ状態または休止状態を切り替えるための第3のデータ信号を出力する機能を有し、
前記電源制御回路は、前記第2のデータ信号または前記第3のデータ信号に応じて前記電圧レベルのいずれか一を前記記憶装置に出力する機能を有し、
前記記憶装置は、チャネル形成領域に金属酸化物を有するトランジスタで構成されること、を特徴とする半導体装置。 a sensor, a system control circuit, a power supply control circuit, a storage device, and a processor;
The sensor has a function of outputting the acquired first data signal to the system control circuit,
The system control circuit generates a second data signal for switching between a plurality of voltage levels output by the power supply control circuit, and a second data signal for switching the processor between an active state and a sleep state, according to the first data signal. having a function of outputting a third data signal,
the power control circuit has a function of outputting one of the voltage levels to the storage device according to the second data signal or the third data signal;
1. A semiconductor device, wherein said memory device comprises a transistor having a metal oxide in a channel formation region.
前記トランジスタは、前記トランジスタのソースに印加される電位、および前記トランジスタのドレインに印加される電位より、低い電位が印加されるゲート電極を有することを特徴とする半導体装置。 In claim 1,
A semiconductor device, wherein the transistor has a gate electrode to which a potential lower than a potential applied to the source of the transistor and a potential applied to the drain of the transistor are applied.
前記金属酸化物は、In(インジウム)またはZn(亜鉛)の一方または双方を含むことを特徴とする半導体装置。 In claim 1 or claim 2,
A semiconductor device, wherein the metal oxide contains one or both of In (indium) and Zn (zinc).
前記金属酸化物は、Ga(ガリウム)を含むことを特徴とする、半導体装置。 In any one of claims 1 to 3,
The semiconductor device, wherein the metal oxide contains Ga (gallium).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077298A JP7109973B2 (en) | 2018-04-13 | 2018-04-13 | semiconductor equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077298A JP7109973B2 (en) | 2018-04-13 | 2018-04-13 | semiconductor equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186443A JP2019186443A (en) | 2019-10-24 |
JP7109973B2 true JP7109973B2 (en) | 2022-08-01 |
Family
ID=68337567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018077298A Active JP7109973B2 (en) | 2018-04-13 | 2018-04-13 | semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7109973B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214296A (en) | 2012-03-07 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2013251884A (en) | 2012-01-23 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2014063557A5 (en) | 2013-02-12 | 2016-03-03 | ||
JP2016103803A (en) | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | Semiconductor integrated circuit |
JP2016119003A (en) | 2014-12-22 | 2016-06-30 | 株式会社東芝 | Semiconductor integrated circuit |
JP2017533493A (en) | 2014-09-11 | 2017-11-09 | クアルコム,インコーポレイテッド | System and method for external access detection and recovery of system-on-chip subsystems |
JP2018056558A (en) | 2016-09-23 | 2018-04-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063557A (en) * | 2012-02-24 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | Storage element and semiconductor element |
JP6003420B2 (en) * | 2012-09-06 | 2016-10-05 | 富士通株式会社 | Circuit system and semiconductor device |
WO2018033834A1 (en) * | 2016-08-19 | 2018-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for controlling power supply in semiconductor device |
-
2018
- 2018-04-13 JP JP2018077298A patent/JP7109973B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251884A (en) | 2012-01-23 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2013214296A (en) | 2012-03-07 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2014063557A5 (en) | 2013-02-12 | 2016-03-03 | ||
JP2017533493A (en) | 2014-09-11 | 2017-11-09 | クアルコム,インコーポレイテッド | System and method for external access detection and recovery of system-on-chip subsystems |
JP2016103803A (en) | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | Semiconductor integrated circuit |
JP2016119003A (en) | 2014-12-22 | 2016-06-30 | 株式会社東芝 | Semiconductor integrated circuit |
JP2018056558A (en) | 2016-09-23 | 2018-04-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2019186443A (en) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7277631B2 (en) | semiconductor equipment | |
KR20230149794A (en) | Semiconductor device | |
JP6401483B2 (en) | Method for manufacturing semiconductor device | |
US9871143B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6121709B2 (en) | Semiconductor memory device | |
JP7198884B2 (en) | Manufacturing method of display device | |
US8686486B2 (en) | Memory device | |
KR20230116067A (en) | Method for manufacturing semiconductor device | |
JP7221215B2 (en) | Storage device | |
CN117912516A (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2023175881A (en) | Semiconductor device | |
CN111819670B (en) | Laminate and semiconductor device | |
WO2021033075A1 (en) | Memory cell and storage device | |
JP7480113B2 (en) | Semiconductor device and electrical device having the semiconductor device | |
JP7109973B2 (en) | semiconductor equipment | |
JP2022183244A (en) | Semiconductor device | |
JP7297683B2 (en) | semiconductor equipment | |
WO2020084400A1 (en) | Production method for metal oxide, and production method for semiconductor device | |
CN113196666A (en) | Logic circuit and semiconductor device formed using unipolar transistor | |
JP7511715B2 (en) | Semiconductor Device | |
WO2023079398A1 (en) | Semiconductor device and electronic apparatus | |
WO2023237961A1 (en) | Semiconductor device, storage device, and method for manufacturing semiconductor device | |
WO2020075022A1 (en) | Transistor, semiconductor device, and electronic apparatus | |
KR20230174174A (en) | Manufacturing method of semiconductor device | |
KR20240091053A (en) | Semiconductor devices and electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7109973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |